JP7175100B2 - Error rate estimation device and error rate estimation method - Google Patents

Error rate estimation device and error rate estimation method Download PDF

Info

Publication number
JP7175100B2
JP7175100B2 JP2018082467A JP2018082467A JP7175100B2 JP 7175100 B2 JP7175100 B2 JP 7175100B2 JP 2018082467 A JP2018082467 A JP 2018082467A JP 2018082467 A JP2018082467 A JP 2018082467A JP 7175100 B2 JP7175100 B2 JP 7175100B2
Authority
JP
Japan
Prior art keywords
voltage
error rate
noise
waveform
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018082467A
Other languages
Japanese (ja)
Other versions
JP2019193045A (en
Inventor
幸佑 山田
弘晃 小竹
正裕 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018082467A priority Critical patent/JP7175100B2/en
Publication of JP2019193045A publication Critical patent/JP2019193045A/en
Application granted granted Critical
Publication of JP7175100B2 publication Critical patent/JP7175100B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、エラーレート推定装置、及び、エラーレート推定方法に関する。 The present invention relates to an error rate estimation device and an error rate estimation method.

現在、通信線と第１の電源線と第２の電源線とを含む３芯ケーブルにより複数の設備機器を相互に接続し、簡単な構成で通信と電力の供給とを実現する技術が知られている。この技術では、複数の設備機器は、第１の電源線と第２の電源線とを介して、交流電源から交流電力の供給を受ける。また、複数の設備機器は、通信線と第２の電源線とを用いたベースバンド伝送により相互に通信する。 Currently, there is known a technique for interconnecting a plurality of equipment with a three-core cable including a communication line, a first power line, and a second power line to achieve communication and power supply with a simple configuration. ing. In this technology, a plurality of equipment receives supply of AC power from an AC power supply via a first power line and a second power line. In addition, the plurality of equipment communicate with each other by baseband transmission using the communication line and the second power supply line.

例えば、特許文献１には、このような３芯ケーブルにより相互に接続された室外機及び室内機を備える空気調和装置が記載されている。特許文献１に記載された技術では、通信線と第１の電源線と第２の電源線との距離が非常に近くなるため、第１の電源線から通信線に誘導ノイズが誘導されることがある。このような誘導ノイズが発生すると、信号波形が歪み、ベースバンド伝送におけるエラーレートが高くなる。ここで、例えば、安定したベースバンド伝送が実現可能か否かを判断するために、エラーレートを知りたいという要望がある。 For example, Patent Literature 1 describes an air conditioner that includes an outdoor unit and an indoor unit interconnected by such a three-core cable. In the technique described in Patent Document 1, since the distances between the communication line, the first power line, and the second power line become very close, induced noise is induced from the first power line to the communication line. There is When such induced noise occurs, the signal waveform is distorted and the error rate in baseband transmission increases. Here, for example, there is a desire to know the error rate in order to determine whether or not stable baseband transmission can be realized.

特開平１１－１９３９５０号公報JP-A-11-193950

しかしながら、特許文献１には、エラーレートを推定する技術は全く記載されていない。また、例えば、３芯ケーブルの種類及び長さからエラーレートを推定する方法では、推定の精度を高めることができない可能性が高い。このため、エラーレートを精度良く推定する技術が望まれている。 However, Patent Document 1 does not describe any technique for estimating the error rate. Also, for example, in a method of estimating the error rate from the type and length of the three-core cable, there is a high possibility that the accuracy of estimation cannot be improved. Therefore, a technique for estimating the error rate with high accuracy is desired.

本発明は、上記問題に鑑みてなされたものであり、エラーレートを精度良く推定するエラーレート推定装置、及び、エラーレート推定方法を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide an error rate estimating apparatus and an error rate estimating method that accurately estimate an error rate.

上記目的を達成するために、本発明に係るエラーレート推定装置は、
通信線と第１の電源線と第２の電源線とにより相互に接続され、前記第１の電源線と前記第２の電源線とを介して交流電源から交流電力の供給を受ける複数の設備機器による前記通信線と前記第２の電源線とを用いたベースバンド伝送におけるエラーレートを推定するエラーレート推定装置であって、
前記通信線と前記第２の電源線との間の電圧の波形を測定する波形測定手段と、
前記波形測定手段により測定された前記電圧の波形である測定電圧波形から、前記第１の電源線から前記通信線に誘導された誘導ノイズの幅であるノイズ幅と、前記誘導ノイズが誘導された周期であるノイズ周期とを測定するノイズ測定手段と、
前記ノイズ測定手段により測定された前記ノイズ幅と前記ノイズ周期とに基づいて、前記ベースバンド伝送におけるビットエラーレートを推定するエラーレート推定手段と、
前記エラーレート推定手段により推定された前記ビットエラーレートと、前記ビットエラーレートから推定されるフレームエラーレートとのうち少なくとも一方のエラーレートを示す情報を表示する表示手段と、を備え、
前記複数の設備機器のうち送信側の設備機器は、第１の電圧と前記第１の電圧よりも低い電圧である第２の電圧とのうちいずれか一方の電圧を、前記通信線と前記第２の電源線との間に印加し、
前記複数の設備機器のうち受信側の設備機器は、前記通信線と前記第２の電源線との間の電圧と、前記第１の電圧と前記第２の電圧との中間の電圧である閾値電圧と、の比較結果からビット判定し、
前記ノイズ測定手段は、前記測定電圧波形と、前記送信側の設備機器により前記通信線と前記第２の電源線との間に印加された電圧の波形である印加電圧波形と、の差分の波形である差分波形において、前記第１の電圧と前記閾値電圧との差分の電圧であるマージン電圧を超える振幅を有する期間をノイズ期間として、前記ノイズ期間の長さを前記ノイズ幅として測定し、前記ノイズ期間の周期を前記ノイズ周期として測定する。 In order to achieve the above object, an error rate estimation device according to the present invention includes:
A plurality of facilities interconnected by a communication line, a first power line, and a second power line, and supplied with AC power from an AC power supply through the first power line and the second power line An error rate estimating device for estimating an error rate in baseband transmission using the communication line and the second power line by a device,
waveform measuring means for measuring a voltage waveform between the communication line and the second power supply line;
From the measured voltage waveform, which is the waveform of the voltage measured by the waveform measuring means, the noise width, which is the width of the induced noise induced from the first power supply line to the communication line, and the induced noise are induced. a noise measuring means for measuring a noise period that is a period;
error rate estimation means for estimating a bit error rate in the baseband transmission based on the noise width and the noise period measured by the noise measurement means;
display means for displaying information indicating at least one of the bit error rate estimated by the error rate estimation means and the frame error rate estimated from the bit error rate ;
Among the plurality of equipment, the transmission-side equipment supplies either one of a first voltage and a second voltage lower than the first voltage to the communication line and the first voltage. 2 power supply line,
The equipment on the receiving side among the plurality of equipment has a threshold that is an intermediate voltage between the voltage between the communication line and the second power supply line and the first voltage and the second voltage. Bit judgment is made from the comparison result between the voltage and
The noise measuring means measures a waveform of a difference between the measured voltage waveform and an applied voltage waveform which is a waveform of the voltage applied between the communication line and the second power supply line by the equipment on the transmission side. In the differential waveform, a period having an amplitude exceeding a margin voltage, which is the voltage difference between the first voltage and the threshold voltage, is measured as a noise period, and the length of the noise period is measured as the noise width, and The period of the noise period is measured as the noise period .

本発明では、通信線と第２の電源線との間の電圧の波形から、第１の電源線から通信線に誘導された誘導ノイズの幅であるノイズ幅と、誘導ノイズが誘導された周期であるノイズ周期と、が測定され、ノイズ幅とノイズ周期とに基づいて、エラーレートが推定される。従って、本発明によれば、エラーレートを精度良く推定することができる。 In the present invention, from the waveform of the voltage between the communication line and the second power supply line, the noise width, which is the width of the induced noise induced from the first power supply line to the communication line, and the induced period of the induced noise is measured, and the error rate is estimated based on the noise width and the noise period. Therefore, according to the present invention, it is possible to accurately estimate the error rate.

本発明の実施形態１に係るエラーレート推定装置が適用される通信システムの構成を示す図FIG. 1 shows the configuration of a communication system to which the error rate estimation device according to Embodiment 1 of the present invention is applied; 設備機器における通信機能に関わる構成を示す図Diagram showing the configuration related to the communication function in equipment 本発明の実施形態１に係るエラーレート推定装置の物理的な構成を示す図FIG. 1 shows a physical configuration of an error rate estimating device according to Embodiment 1 of the present invention; 測定電圧波形を示す図Diagram showing measured voltage waveform 印加電圧波形を示す図Diagram showing applied voltage waveform 差分波形を示す図Diagram showing differential waveform 部分波形を示す図Diagram showing partial waveform 本発明の実施形態１に係るエラーレート推定装置が実行するエラーレート推定処理を示すフローチャート3 is a flowchart showing error rate estimation processing executed by the error rate estimation device according to the first embodiment of the present invention; 表示画面を示す図Diagram showing the display screen 本発明の実施形態２に係るエラーレート推定装置が実行するビット判定処理の説明図FIG. 4 is an explanatory diagram of bit determination processing executed by the error rate estimation device according to the second embodiment of the present invention;

本発明の実施形態を、図面を参照して説明する。 Embodiments of the present invention will be described with reference to the drawings.

（実施形態１）
まず、図１を参照して、本発明の実施形態１に係るエラーレート推定装置１００が適用される通信システム１０００について説明する。通信システム１０００は、エラーレートの推定対象となる通信システムである。通信システム１０００は、設備機器２００と設備機器３００とケーブル５００とを備え、設備機器２００と設備機器３００とがケーブル５００を介してベースバンド伝送により相互に通信する通信システムである。本実施形態では、通信システム１０００は、室外機と室内機とが相互に通信しながら空調対象の空間の空調を実行する空調システムであるものとする。 (Embodiment 1)
First, a communication system 1000 to which the error rate estimation apparatus 100 according to Embodiment 1 of the present invention is applied will be described with reference to FIG. A communication system 1000 is a communication system whose error rate is to be estimated. The communication system 1000 includes equipment 200, equipment 300, and cable 500, and the equipment 200 and equipment 300 communicate with each other via the cable 500 by baseband transmission. In this embodiment, the communication system 1000 is assumed to be an air-conditioning system in which an outdoor unit and an indoor unit communicate with each other to air-condition a space to be air-conditioned.

設備機器２００は、ケーブル５００を介して設備機器３００と通信する機器である。本実施形態では、設備機器２００は、室外機であるものとする。設備機器３００は、ケーブル５００を介して設備機器２００と通信する機器である。本実施形態では、設備機器３００は、室内機であるものとする。ケーブル５００は、通信線５０１と電源線５０２と電源線５０３とを芯線として有する３芯ケーブルである。通信線５０１は、ベースバンド伝送における信号電圧が印加される電線である。電源線５０２は、交流電源４００における電源電位に設定される電線である。電源線５０２は、第１の電源線に対応する。電源線５０３は、交流電源４００における接地電位に設定される電線である。電源線５０３は、第２の電源線に対応する。 The equipment 200 is equipment that communicates with the equipment 300 via the cable 500 . In this embodiment, the equipment 200 shall be an outdoor unit. The equipment 300 is equipment that communicates with the equipment 200 via the cable 500 . In this embodiment, the equipment 300 shall be an indoor unit. The cable 500 is a three-core cable having a communication line 501, a power line 502, and a power line 503 as core wires. A communication line 501 is an electric wire to which a signal voltage in baseband transmission is applied. The power line 502 is an electric wire that is set to a power potential in the AC power supply 400 . The power line 502 corresponds to the first power line. A power line 503 is a line that is set to a ground potential in the AC power supply 400 . The power line 503 corresponds to the second power line.

設備機器２００と設備機器３００とは、通信線５０１と電源線５０２と電源線５０３とにより相互に接続される。設備機器２００と設備機器３００とは、電源線５０２と電源線５０３とを介して交流電源４００から交流電力の供給を受ける。設備機器２００と設備機器３００とは、通信線５０１と電源線５０３とを用いてベースバンド伝送により相互に通信する。 The equipment 200 and the equipment 300 are interconnected by a communication line 501 , a power line 502 and a power line 503 . The equipment 200 and the equipment 300 are supplied with AC power from the AC power supply 400 via the power lines 502 and 503 . The equipment 200 and the equipment 300 communicate with each other by baseband transmission using the communication line 501 and the power line 503 .

交流電源４００は、電源線５０２と電源線５０３とを介して、設備機器２００と設備機器３００とに交流電力を供給する。この交流電力における交流電圧の実効値は、例えば、１００Ｖ又は２００Ｖである。また、この交流電力の周波数は、例えば、５０Ｈｚ又は６０Ｈｚである。交流電源４００は、例えば、電力会社により提供される商用電源である。 The AC power supply 400 supplies AC power to the equipment 200 and the equipment 300 via the power lines 502 and 503 . The effective value of the AC voltage in this AC power is 100V or 200V, for example. Also, the frequency of this AC power is, for example, 50 Hz or 60 Hz. AC power supply 400 is, for example, a commercial power supply provided by a power company.

ここで、図２を参照して、設備機器２００における通信機能に関わる構成について簡単に説明する。なお、設備機器３００における通信機能に関わる構成は、基本的に、設備機器２００における通信機能に関わる構成と同様であるため、説明を省略する。図２に示すように、設備機器２００は、通信機能に関わる構成として、交流負荷２０１と、直流電源２０２と、通信モジュール２０３とを備える。 Here, with reference to FIG. 2, the configuration related to the communication function in the equipment 200 will be briefly described. Note that the configuration related to the communication function in the equipment 300 is basically the same as the configuration related to the communication function in the equipment 200, so description thereof will be omitted. As shown in FIG. 2, the equipment 200 includes an AC load 201, a DC power supply 202, and a communication module 203 as components related to the communication function.

交流負荷２０１は、電源線５０２と電源線５０３とを介して供給される交流電力を動力源とする負荷である。交流負荷２０１は、例えば、冷媒を圧縮する圧縮機、又は、空気を送風する送風機である。直流電源２０２は、電源線５０２と電源線５０３とを介して供給される交流電力を直流電力に変換し、直流の電源電圧であるＶｃｃを生成する電源である。Ｖｃｃは、例えば、２４Ｖ、１２Ｖ、又は、５Ｖである。直流電源２０２は、例えば、整流回路と平滑回路と変圧回路とを備える。 The AC load 201 is a load whose power source is AC power supplied through power lines 502 and 503 . The AC load 201 is, for example, a compressor that compresses refrigerant or a fan that blows air. The DC power supply 202 is a power supply that converts AC power supplied via the power supply line 502 and the power supply line 503 into DC power and generates a DC power supply voltage Vcc. Vcc is, for example, 24V, 12V, or 5V. The DC power supply 202 includes, for example, a rectifier circuit, a smoothing circuit, and a transformer circuit.

通信モジュール２０３は、直流電源２０２により生成された直流の電源電圧を用いて、通信相手の通信モジュールと通信する。通信モジュール２０３は、送信回路２０４と受信回路２０５とを備える。送信回路２０４は、送信対象のフレームを構成するビットパターンに従って、通信線５０１と電源線５０３との間に印加する電圧を切り替えることにより、送信対象のフレームを送信する回路である。受信回路２０５は、通信線５０１と電源線５０３との間の電圧を測定することにより、受信対象のフレームを構成するビットパターンを特定し、受信対象のフレームを受信する回路である。 The communication module 203 uses the DC power supply voltage generated by the DC power supply 202 to communicate with the communication module of the communication partner. The communication module 203 comprises a transmitter circuit 204 and a receiver circuit 205 . The transmission circuit 204 is a circuit that transmits a frame to be transmitted by switching the voltage applied between the communication line 501 and the power line 503 according to the bit pattern forming the frame to be transmitted. The receiving circuit 205 is a circuit that measures the voltage between the communication line 501 and the power supply line 503 to specify the bit pattern that constitutes the frame to be received, and receives the frame to be received.

本実施形態では、ベースバンド伝送における伝送路符号としてＮＲＺ（Non Return to Zero）を用いるＮＲＺ方式を採用するものとする。ＮＲＺ方式では、１ビット分の符号を表す期間（以下、適宜「１ビット期間」という。）は、通信線５０１と電源線５０３との間の電圧は、Ｖ１（Ｖ）又は０（Ｖ）に維持される。なお、本実施形態では、電源線５０３は接地電位に設定されるため、通信線５０１は、Ｖ１（Ｖ）の電位又は接地電位に設定される。また、本実施形態では、通信速度は、６２５ｂｐｓ（bit per second）であるものとする。 In this embodiment, an NRZ system using NRZ (Non Return to Zero) as a transmission line code in baseband transmission is adopted. In the NRZ system, the voltage between the communication line 501 and the power supply line 503 is V1 (V) or 0 (V) during a period representing a code for one bit (hereinafter referred to as "one bit period"). maintained. In this embodiment, since the power line 503 is set to the ground potential, the communication line 501 is set to the potential of V1 (V) or the ground potential. Also, in this embodiment, the communication speed is assumed to be 625 bps (bits per second).

次に、エラーレート推定装置１００について説明する。まず、図３を参照して、エラーレート推定装置１００の物理的な構成について説明する。エラーレート推定装置１００は、物理的には、ＣＰＵ（Central Processing Unit）１１、ＲＯＭ（Read Only Memory）１２、ＲＡＭ（Random Access Memory）１３、フラッシュメモリ１４、ＲＴＣ（Real Time Clock）１５、タッチスクリーン１６、Ａ／Ｄ（Analog/Digital）変換器１７、通信インターフェース１８を備える。エラーレート推定装置１００が備える各構成要素は、バスを介して相互に接続される。 Next, error rate estimation device 100 will be described. First, referring to FIG. 3, the physical configuration of error rate estimation apparatus 100 will be described. The error rate estimation device 100 physically includes a CPU (Central Processing Unit) 11, a ROM (Read Only Memory) 12, a RAM (Random Access Memory) 13, a flash memory 14, an RTC (Real Time Clock) 15, and a touch screen. 16, an A/D (Analog/Digital) converter 17, and a communication interface 18. Each component included in error rate estimation apparatus 100 is interconnected via a bus.

ＣＰＵ１１は、エラーレート推定装置１００の全体の動作を制御する。なお、ＣＰＵ１１は、ＲＯＭ１２に格納されているプログラムに従って動作し、ＲＡＭ１３をワークエリアとして使用する。ＲＯＭ１２には、エラーレート推定装置１００の全体の動作を制御するためのプログラム及びデータが記憶される。ＲＡＭ１３は、ＣＰＵ１１のワークエリアとして機能する。つまり、ＣＰＵ１１は、ＲＡＭ１３にプログラム及びデータを一時的に書き込み、これらのプログラム及びデータを適宜参照する。 CPU 11 controls the overall operation of error rate estimation device 100 . The CPU 11 operates according to programs stored in the ROM 12 and uses the RAM 13 as a work area. ROM 12 stores programs and data for controlling the overall operation of error rate estimating apparatus 100 . The RAM 13 functions as a work area for the CPU 11 . That is, the CPU 11 temporarily writes programs and data in the RAM 13 and refers to these programs and data as needed.

フラッシュメモリ１４は、各種の情報を記憶する不揮発性メモリである。ＲＴＣ１５は、計時用のデバイスである。ＲＴＣ１５は、例えば、電池を内蔵し、エラーレート推定装置１００の電源がオフの間も計時を継続する。ＲＴＣ１５は、例えば、水晶発振子を備える発振回路を備える。 The flash memory 14 is a nonvolatile memory that stores various information. The RTC 15 is a timekeeping device. The RTC 15, for example, has a built-in battery, and continues clocking even while the error rate estimating apparatus 100 is powered off. The RTC 15 comprises, for example, an oscillator circuit comprising a crystal oscillator.

タッチスクリーン１６は、ユーザによりなされたタッチ操作を検知し、検知の結果を示す信号をＣＰＵ１１に供給する。また、タッチスクリーン１６は、ＣＰＵ１１などから供給された画像信号に基づく画像を表示する。このように、タッチスクリーン１６は、エラーレート推定装置１００のユーザインターフェースとして機能する。 The touch screen 16 detects a touch operation made by the user and supplies a signal indicating the detection result to the CPU 11 . Also, the touch screen 16 displays an image based on an image signal supplied from the CPU 11 or the like. Thus, the touch screen 16 functions as a user interface for the error rate estimation device 100. FIG.

Ａ／Ｄ変換器１７は、アナログ信号をデジタル信号に変換する。通信インターフェース１８は、エラーレート推定装置１００を通信ネットワークに接続するためのインターフェースである。エラーレート推定装置１００は、通信ネットワークを介して通信ネットワークに接続された各種の装置と通信することが可能である。通信インターフェース１８は、例えば、ＮＩＣ（Network Interface Card）などのＬＡＮ（Local Area Network）インターフェースを備える。 The A/D converter 17 converts analog signals into digital signals. Communication interface 18 is an interface for connecting error rate estimation device 100 to a communication network. Error rate estimation device 100 can communicate with various devices connected to a communication network via a communication network. The communication interface 18 includes, for example, a LAN (Local Area Network) interface such as a NIC (Network Interface Card).

次に、図１を参照して、エラーレート推定装置１００の機能について説明する。エラーレート推定装置１００は、通信線５０１と電源線５０２と電源線５０３とにより相互に接続された設備機器２００及び設備機器３００による通信線５０１と電源線５０３とを用いたベースバンド伝送におけるエラーレートを推定する。エラーレート推定装置１００は、通信線５０１と電源線５０３との間の電圧の波形に基づいて、ビットエラーレートを推定し、更に、ビットエラーレートに基づいて、フレームエラーレートを推定する。ビットエラーレートは、１ビットの符号が誤って伝送される確率である。フレームエラーレートは、１つのフレームが備える複数ビットの符号のうち少なくとも１つの符号が誤って伝送される確率である。以下、適宜、ビットエラーレートとフレームエラーレートとを総称する場合、単に、エラーレートという。 Next, functions of the error rate estimation device 100 will be described with reference to FIG. The error rate estimating apparatus 100 calculates the error rate in baseband transmission using the communication line 501 and the power line 503 by the equipment 200 and the equipment 300 interconnected by the communication line 501, the power line 502, and the power line 503. to estimate Error rate estimation apparatus 100 estimates a bit error rate based on the voltage waveform between communication line 501 and power supply line 503, and further estimates a frame error rate based on the bit error rate. The bit error rate is the probability that a 1-bit code is erroneously transmitted. The frame error rate is the probability that at least one of multiple-bit codes included in one frame is erroneously transmitted. Hereinafter, when the bit error rate and the frame error rate are collectively referred to as an error rate, they are simply referred to as an error rate.

通信システム１０００では、通信線５０１と電源線５０２と電源線５０３とが１つのケーブル５００にまとめられ、交流電力の供給に用いられる電源線５０２及び電源線５０３のうち電源線５０３が通信線５０１とともに通信に用いられる。このため、通信システム１０００では、電力供給と通信とに用いられる電線の総数が少なく、簡単な構成で電力供給と通信とが実現される。 In the communication system 1000, a communication line 501, a power line 502, and a power line 503 are integrated into one cable 500, and among the power lines 502 and 503 used for supplying AC power, the power line 503 is combined with the communication line 501. Used for communication. Therefore, in the communication system 1000, the total number of wires used for power supply and communication is small, and power supply and communication are realized with a simple configuration.

しかしながら、通信システム１０００では、通信線５０１と電源線５０２と電源線５０３との距離が非常に近い。このため、例えば、電源線５０２と電源線５０３との間に印加された交流電圧により、電源線５０２から通信線５０１に誘導ノイズが誘導される可能性が高い。この誘導ノイズの影響により、通信線５０１の電位が変動し、その結果、エラーレートが上昇する可能性がある。一方、エラーレートが高すぎる場合、何らかの対策を講じることが望ましい。そこで、エラーレート推定装置１００は、エラーレートを推定し、何らかの対策を講じるべきか否かを判断する材料として、エラーレートを示す情報を表示する。 However, in the communication system 1000, the distances between the communication line 501, the power line 502, and the power line 503 are very short. Therefore, for example, there is a high possibility that induced noise is induced from the power line 502 to the communication line 501 by an AC voltage applied between the power line 502 and the power line 503 . The influence of this induced noise may cause the potential of the communication line 501 to fluctuate, resulting in an increase in error rate. On the other hand, if the error rate is too high, it is desirable to take some countermeasures. Therefore, the error rate estimating apparatus 100 estimates the error rate and displays information indicating the error rate as a material for determining whether or not to take some countermeasures.

図１に示すように、エラーレート推定装置１００は、機能的には、波形測定部１０１と、ノイズ測定部１０３とエラーレート推定部１０４とを備える制御部１０２と、記憶部１０５と、操作受付部１０６と、表示部１０７と、通信部１０８と、を備える。波形測定部１０１は、例えば、波形測定手段に対応する。ノイズ測定部１０３は、例えば、ノイズ測定手段に対応する。エラーレート推定部１０４は、例えば、エラーレート推定手段に対応する。 As shown in FIG. 1, the error rate estimation apparatus 100 functionally includes a waveform measurement unit 101, a control unit 102 including a noise measurement unit 103 and an error rate estimation unit 104, a storage unit 105, and an operation reception unit. A unit 106 , a display unit 107 , and a communication unit 108 are provided. The waveform measurement unit 101 corresponds to, for example, waveform measurement means. The noise measurement unit 103 corresponds to, for example, noise measurement means. The error rate estimation unit 104 corresponds to error rate estimation means, for example.

波形測定部１０１は、通信線５０１と電源線５０３との間の電圧の波形を測定する。波形測定部１０１は、例えば、通信線５０１と電源線５０３とに接続されたプローブから供給される電圧信号を予め定められたサンプリング周期でサンプリングすることにより、上記電圧の波形を測定する。この電圧の波形を、以下、適宜、「測定電圧波形」という。測定電圧波形を示す情報は、波形測定部１０１から制御部１０２に供給され、制御部１０２により記憶部１０５に保存される。波形測定部１０１の機能は、例えば、Ａ／Ｄ変換器１７の機能により実現される。 Waveform measurement section 101 measures the waveform of the voltage between communication line 501 and power supply line 503 . The waveform measurement unit 101 measures the waveform of the voltage by, for example, sampling a voltage signal supplied from a probe connected to the communication line 501 and the power supply line 503 at a predetermined sampling period. This voltage waveform is hereinafter referred to as a "measured voltage waveform" as appropriate. Information indicating the measured voltage waveform is supplied from the waveform measuring section 101 to the control section 102 and stored in the storage section 105 by the control section 102 . The function of the waveform measuring section 101 is realized by the function of the A/D converter 17, for example.

制御部１０２は、エラーレート推定装置１００の全体を制御する。また、制御部１０２は、エラーレート推定処理における演算量の多い処理を実行する。制御部１０２の機能は、例えば、ＣＰＵ１１とＲＯＭ１２とＲＡＭ１３とが協働することにより実現される。 The control unit 102 controls the entire error rate estimation apparatus 100 . In addition, the control unit 102 executes processing with a large amount of calculation in the error rate estimation processing. The functions of the control unit 102 are realized by cooperation of the CPU 11, the ROM 12, and the RAM 13, for example.

ノイズ測定部１０３は、測定電圧波形から、ノイズ幅とノイズ周期とを測定する。このノイズ幅は、電源線５０２から通信線５０１に誘導された誘導ノイズの幅である。このノイズ周期は、この誘導ノイズが誘導された周期である。なお、電源線５０２と電源線５０３とに接続される交流電源４００が商用電源である場合、商用電源の周期に対応する周期で、誘導ノイズが発生すると考えられる。典型的には、交流電圧における正のピークと負のピークとにおいて、誘導ノイズが発生すると考えられる。この場合、ノイズ周期は、交流電源４００の周期の半分の値となる。 The noise measuring section 103 measures the noise width and the noise period from the measured voltage waveform. This noise width is the width of induced noise induced from the power supply line 502 to the communication line 501 . The noise period is the period in which the induced noise was induced. Note that if the AC power supply 400 connected to the power supply line 502 and the power supply line 503 is a commercial power supply, it is conceivable that induction noise is generated with a period corresponding to the period of the commercial power supply. Typically, induced noise is considered to occur at positive and negative peaks in the AC voltage. In this case, the noise period is half the period of the AC power supply 400 .

ただし、通信システム１０００が設置された環境、通信モジュール２０３の種類、ケーブル５００の種類、及び、ケーブル５００の長さなどの条件によっては、交流電圧における正のピークと負のピークとのうちの一方のピークのみで誘導ノイズが発生したり、１つのピークに対して２つ以上の誘導ノイズが発生したり、交流電源４００の周期の整数倍の周期で誘導ノイズが発生したりする可能性も考えられる。そこで、エラーレート推定装置１００が、交流電源４００の周期を特定可能な場合であっても、上記条件に応じたノイズ周期を測定することが望ましい。 However, depending on conditions such as the environment in which the communication system 1000 is installed, the type of the communication module 203, the type of the cable 500, and the length of the cable 500, one of the positive peak and the negative peak in the AC voltage It is also possible that induction noise is generated only at the peak of , two or more induction noises are generated for one peak, and induction noise is generated with a cycle that is an integer multiple of the cycle of the AC power supply 400. be done. Therefore, even if the error rate estimating apparatus 100 can specify the period of the AC power supply 400, it is desirable to measure the noise period according to the above conditions.

また、ノイズ幅は、通信システム１０００が設置された環境、通信モジュール２０３の種類、ケーブル５００の種類、及び、ケーブル５００の長さなどの条件に依存すると考えられる。そこで、エラーレート推定装置１００は、上記条件に応じたノイズ幅を測定する。一方、上記条件が変わらなければ、ノイズ周期とノイズ幅とが変わらない可能性が高い。このため、測定されたノイズ周期と測定されたノイズ幅とに基づいて推定されたエラーレートは、上記条件が変わらなければ有効であると考えられる。 Also, the noise width is considered to depend on conditions such as the environment in which the communication system 1000 is installed, the type of the communication module 203, the type of the cable 500, the length of the cable 500, and the like. Therefore, error rate estimation apparatus 100 measures the noise width according to the above conditions. On the other hand, if the above conditions do not change, there is a high possibility that the noise cycle and noise width will not change. Therefore, the estimated error rate based on the measured noise period and the measured noise width is considered valid if the above conditions do not change.

なお、ノイズ周期にばらつきがある場合、例えば、測定された複数のノイズ周期の平均値を採用することができる。また、ノイズ幅にばらつきがある場合、例えば、測定された複数のノイズ幅の平均値を採用することができる。ノイズ測定部１０３の機能は、例えば、ＣＰＵ１１とＲＯＭ１２とＲＡＭ１３とが協働することにより実現される。 If the noise period varies, for example, an average value of a plurality of measured noise periods can be used. Also, if the noise width varies, for example, an average value of a plurality of measured noise widths can be used. The function of the noise measuring section 103 is realized by cooperation of the CPU 11, the ROM 12, and the RAM 13, for example.

エラーレート推定部１０４は、ノイズ測定部１０３により推定されたノイズ幅とノイズ周期とに基づいて、エラーレートを推定する。なお、基本的に、ノイズ周期が短いほどエラーレートが高くなり、ノイズ幅が広いほどエラーレートが高くなると考えられる。また、基本的に、ノイズ幅は、誘導ノイズ全体のうち、ビット判定に影響を及ぼす程度の振幅を有する部分の幅である。エラーレート推定部１０４の機能は、例えば、ＣＰＵ１１とＲＯＭ１２とＲＡＭ１３とが協働することにより実現される。 Error rate estimation section 104 estimates an error rate based on the noise width and noise period estimated by noise measurement section 103 . Basically, the shorter the noise period, the higher the error rate, and the wider the noise width, the higher the error rate. Also, basically, the noise width is the width of a portion of the entire induced noise that has an amplitude that affects bit determination. The function of the error rate estimating unit 104 is realized by cooperation of the CPU 11, the ROM 12, and the RAM 13, for example.

記憶部１０５は、エラーレート推定処理に関する各種の情報を記憶する。例えば、記憶部１０５は、通信システム１０００において採用されているビット判定方法を示す情報、通信システム１０００により送受信されるフレームのビットパターン及び送信タイミングを示す情報、通信速度を示す情報、及び、エラーレートを示す情報を記憶する。記憶部１０５の機能は、例えば、フラッシュメモリ１４の機能により実現される。 The storage unit 105 stores various information related to error rate estimation processing. For example, the storage unit 105 stores information indicating the bit determination method employed in the communication system 1000, information indicating the bit pattern and transmission timing of frames transmitted and received by the communication system 1000, information indicating the communication speed, and error rate Stores information indicating The function of the storage unit 105 is realized by the function of the flash memory 14, for example.

操作受付部１０６は、エラーレート推定処理に関する各種の操作をユーザから受け付ける。例えば、操作受付部１０６は、エラーレート推定処理の開始を指示する操作、通信システム１０００において採用されているビット判定方法を指定する操作、通信システム１０００により送受信されるフレームのビットパターン及び送信タイミングを指定する操作、通信速度を指定する操作、及び、エラーレートを示す情報の表示を指示する操作を、ユーザから受け付ける。操作受付部１０６の機能は、例えば、タッチスクリーン１６の機能により実現される。 The operation accepting unit 106 accepts various operations related to error rate estimation processing from the user. For example, the operation receiving unit 106 receives an operation for instructing the start of error rate estimation processing, an operation for specifying a bit determination method employed in the communication system 1000, a bit pattern and transmission timing of frames transmitted and received by the communication system 1000. An operation to specify, an operation to specify a communication speed, and an operation to instruct display of information indicating an error rate are accepted from the user. The function of the operation reception unit 106 is realized by the function of the touch screen 16, for example.

表示部１０７は、エラーレート推定処理に関する各種の情報を表示する。例えば、表示部１０７は、エラーレート推定部１０４により推定されたエラーレートを示す情報を表示する。また、表示部１０７は、操作受付部１０６により各種の操作を受け付けるための画面を表示する。表示部１０７の機能は、例えば、ＣＰＵ１１とタッチスクリーン１６とが協働することにより実現される。 The display unit 107 displays various information regarding the error rate estimation process. For example, the display unit 107 displays information indicating the error rate estimated by the error rate estimation unit 104. FIG. Further, the display unit 107 displays a screen for accepting various operations from the operation accepting unit 106 . The functions of the display unit 107 are realized by cooperation between the CPU 11 and the touch screen 16, for example.

通信部１０８は、エラーレート推定処理に関する各種の情報を、通信ネットワークに接続された各種の装置との間で、送受信する。例えば、通信部１０８は、ビット判定方法を示す情報、送受信されるフレームのビットパターン及び送信タイミングを示す情報、及び、通信速度を示す情報を、設備機器２００、設備機器３００、又は、設備機器２００と設備機器３００とを制御する制御装置から受信する。また、例えば、通信部１０８は、エラーレートを示す情報を、通信ネットワークに接続された表示装置に送信する。通信部１０８の機能は、例えば、ＣＰＵ１１と通信インターフェース１８とが協働することにより実現される。 The communication unit 108 transmits and receives various types of information regarding error rate estimation processing to and from various devices connected to the communication network. For example, the communication unit 108 transmits information indicating the bit determination method, information indicating the bit pattern and transmission timing of frames to be transmitted and received, and information indicating the communication speed to the equipment 200, the equipment 300, or the equipment 200. and the equipment 300 from the control device. Also, for example, the communication unit 108 transmits information indicating the error rate to the display device connected to the communication network. The function of the communication unit 108 is realized by cooperation between the CPU 11 and the communication interface 18, for example.

ここで、エラーレート推定部１０４は、ノイズ幅と、ノイズ周期と、ベースバンド伝送において採用されるビット判定方法と、に基づいて、ベースバンド伝送におけるビットエラーレートを推定する。また、エラーレート推定部１０４は、ビットエラーレートと、フレーム長と、に基づいて、フレームエラーレートを推定する。フレーム長は、１フレームに含まれるビット数である。例えば、エラーレート推定部１０４は、以下に示す式（１）に基づいて、フレームエラーレートを算出する。なお、ＦＥＲはフレームエラーレートを表し、ＢＥＲはビットエラーレートを表し、Ｎはフレーム長を表す。
ＦＥＲ＝１－（１－ＢＥＲ）＾Ｎ・・・（１） Here, error rate estimating section 104 estimates the bit error rate in baseband transmission based on the noise width, noise period, and bit determination method employed in baseband transmission. Also, the error rate estimator 104 estimates the frame error rate based on the bit error rate and the frame length. The frame length is the number of bits contained in one frame. For example, the error rate estimator 104 calculates the frame error rate based on Equation (1) below. Note that FER represents a frame error rate, BER represents a bit error rate, and N represents a frame length.
FER=1−(1−BER)^N (1)

表示部１０７は、ビットエラーレートとフレームエラーレートとのうち少なくとも一方のエラーレートを示す情報を表示する。つまり、表示部１０７は、ビットエラーレートのみを示す情報を表示してもよいし、フレームエラーレートのみを示す情報を表示してもよいし、ビットエラーレートとフレームエラーレートとの双方を示す情報を表示してもよい。また、表示部１０７は、フレーム長毎にフレームエラーレートを示す情報を表示してもよい。 The display unit 107 displays information indicating at least one of the bit error rate and the frame error rate. That is, the display unit 107 may display information indicating only the bit error rate, may display information indicating only the frame error rate, or may display information indicating both the bit error rate and the frame error rate. may be displayed. Also, the display unit 107 may display information indicating the frame error rate for each frame length.

ここで、設備機器２００と設備機器３００とのうち送信側の設備機器は、第１の電圧と第１の電圧よりも低い電圧である第２の電圧とのうちいずれか一方の電圧を、通信線５０１と電源線５０３との間に印加する。第１の電圧は、例えば、５Ｖである。第２の電圧は、例えば、０Ｖである。設備機器２００と設備機器３００とのうち受信側の設備機器は、通信線５０１と電源線５０３との間の電圧と、閾値電圧との比較結果からビット判定する。閾値電圧は、第１の電圧と第２の電圧との中間の電圧である。閾値電圧は、例えば、２．５Ｖである。例えば、受信側の設備機器は、通信線５０１と電源線５０３との間の電圧が閾値電圧を超える場合、ビットが‘１’であると判定し、通信線５０１と電源線５０３との間の電圧が閾値電圧を超えない場合、ビットが‘０’であると判定する。 Here, among the equipment 200 and the equipment 300, the equipment on the transmission side transmits either one of the first voltage and the second voltage that is lower than the first voltage. It is applied between line 501 and power supply line 503 . The first voltage is, for example, 5V. The second voltage is, for example, 0V. Of the equipment 200 and the equipment 300, the equipment on the receiving side performs bit determination based on the comparison result between the voltage between the communication line 501 and the power supply line 503 and the threshold voltage. The threshold voltage is a voltage intermediate between the first voltage and the second voltage. The threshold voltage is, for example, 2.5V. For example, when the voltage between the communication line 501 and the power line 503 exceeds the threshold voltage, the equipment on the receiving side determines that the bit is '1', and determines that the bit is '1'. If the voltage does not exceed the threshold voltage, the bit is determined to be '0'.

ノイズ測定部１０３は、差分波形において、マージン電圧を超える振幅を有する期間をノイズ期間に設定する。そして、ノイズ測定部１０３は、このノイズ期間の長さをノイズ幅として測定し、このノイズ期間の周期をノイズ周期として測定する。差分波形は、測定電圧波形と印加電圧波形との差分の波形である。印加電圧波形は、送信側の設備機器により通信線５０１と電源線５０３との間に印加された電圧の波形である。マージン電圧は、第１の電圧と閾値電圧との差分の電圧であり、第２の電圧と閾値電圧との差分の電圧でもある。例えば、第１の電圧が５Ｖであり、第２の電圧が０Ｖであり、閾値電圧が２．５Ｖである場合、マージン電圧は２．５Ｖである。 The noise measurement unit 103 sets a period in which the differential waveform has an amplitude exceeding the margin voltage as a noise period. Then, the noise measuring section 103 measures the length of this noise period as the noise width, and measures the period of this noise period as the noise period. A difference waveform is a difference waveform between the measured voltage waveform and the applied voltage waveform. The applied voltage waveform is the waveform of the voltage applied between the communication line 501 and the power line 503 by equipment on the transmission side. The margin voltage is the voltage difference between the first voltage and the threshold voltage, and is also the voltage difference between the second voltage and the threshold voltage. For example, if the first voltage is 5V, the second voltage is 0V, and the threshold voltage is 2.5V, the margin voltage is 2.5V.

図４と図５と図６とを参照して、測定電圧波形と印加電圧波形と差分波形とについて説明する。まず、図５に示すように、印加電圧波形は、送信するビットパターンに従って１ビット期間毎に第１の電圧又は第２の電圧を有する波形である。Ｔｂｉｔは、１ビット期間を表す。Ｖｔｈは、閾値電圧を表す。Ｖ１は、第１の電圧である５Ｖを表す。０Ｖは、第２の電圧を表す。図５には、印加電圧波形が、‘０’、‘１’、‘０’、‘１’、‘１’、‘０’、‘１’という７ビットのビットパターン通りに電圧が印加された様子が示されている。なお、図５において、下向きの矢印は、受信側の設備機器においてビットレベルを判定する位置（以下、適宜「判定位置」という。）を示している。本実施形態では、図５に示すように、１ビット当たり１回だけビットレベルを判定する例について説明する。なお、判定位置は、１ビット期間における中心であるものとする。受信側の設備機器は、例えば、フレームの最初のビットであるスタートビットの検出位置から、判定位置を特定することができる。 Measured voltage waveforms, applied voltage waveforms, and difference waveforms will be described with reference to FIGS. 4, 5, and 6. FIG. First, as shown in FIG. 5, the applied voltage waveform is a waveform having a first voltage or a second voltage for each bit period according to the bit pattern to be transmitted. Tbit represents one bit period. Vth represents a threshold voltage. V1 represents a first voltage of 5V. 0V represents the second voltage. In FIG. 5, the applied voltage waveform was applied according to a 7-bit bit pattern of '0', '1', '0', '1', '1', '0', '1'. situation is shown. In FIG. 5, the downward arrow indicates the position at which the bit level is determined in the equipment on the receiving side (hereinafter referred to as the "determination position" as appropriate). In this embodiment, as shown in FIG. 5, an example will be described in which the bit level is determined only once per bit. It is assumed that the determination position is the center of one bit period. The equipment on the receiving side can identify the determination position from the detection position of the start bit, which is the first bit of the frame, for example.

なお、エラーレート推定装置１００は、送信側の設備機器が送信するフレームのビットパターンを特定することができれば、印加電圧波形を特定することができる。例えば、記憶部１０５にこのビットパターンを示す情報が記憶されている場合、エラーレート推定装置１００は、このビットパターンを示す情報に基づいて、印加電圧波形を特定することができる。或いは、エラーレート推定装置１００は、測定電圧波形から印加電圧波形を推定してもよい。つまり、誘導ノイズの波形は、基本的に、正方向又は負の方向に山なりの形状であり、印加電圧波形のように矩形状の波形ではなく、ある程度推定可能な形状であると推定されるためである。 Note that the error rate estimation apparatus 100 can identify the applied voltage waveform if it can identify the bit pattern of the frame transmitted by the equipment on the transmission side. For example, when information indicating this bit pattern is stored in the storage unit 105, the error rate estimating apparatus 100 can specify the applied voltage waveform based on the information indicating this bit pattern. Alternatively, the error rate estimation device 100 may estimate the applied voltage waveform from the measured voltage waveform. In other words, the waveform of the induced noise is basically in the shape of mountains in the positive or negative direction, and is not a rectangular waveform like the applied voltage waveform. It's for.

また、エラーレート推定装置１００は、アイドル状態を検出し、アイドル状態において測定電圧波形を取得してもよい。この場合、印加電圧波形は、０Ｖの電圧が継続した電圧波形となる。なお、アイドル状態は、設備機器２００及び設備機器３００のいずれもフレームを送信していない状態であり、設備機器２００及び設備機器３００により通信線５０１と電源線５０３との間に電圧が印加されていない状態である。 Also, the error rate estimation apparatus 100 may detect an idle state and acquire a measured voltage waveform in the idle state. In this case, the applied voltage waveform becomes a voltage waveform in which the voltage of 0V continues. Note that the idle state is a state in which neither the equipment 200 nor the equipment 300 transmits frames, and the equipment 200 and the equipment 300 apply voltage between the communication line 501 and the power supply line 503. There is no state.

図４に示すように、測定電圧波形は、印加電圧波形に、誘導ノイズの電圧の波形であるノイズ波形を加算した波形である。本実施形態では、２つの電圧波形の時間軸を合わせて各電圧波形に含まれる電圧を加算して１つの電圧波形を得ることを、２つの電圧波形を加算するという。また、２つの電圧波形の時間軸を合わせて各電圧波形に含まれる電圧を減算して１つの電圧波形を得ることを、２つの電圧波形の差分をとるという。 As shown in FIG. 4, the measured voltage waveform is a waveform obtained by adding a noise waveform, which is a voltage waveform of induced noise, to the applied voltage waveform. In the present embodiment, adding the two voltage waveforms means that the time axes of the two voltage waveforms are aligned and the voltages included in the respective voltage waveforms are added to obtain one voltage waveform. Obtaining one voltage waveform by aligning the time axes of two voltage waveforms and subtracting the voltage contained in each voltage waveform is referred to as taking the difference between the two voltage waveforms.

図４に、Ｂｉｔ３と表記された１ビット期間において正の誘導ノイズが誘導され、Ｂｉｔ６と表記された１ビット期間において負の誘導ノイズが誘導された例を示す。ここで、Ｂｉｔ３と表記された１ビット期間では、送信側の設備機器により通信線５０１と電源線５０３との間に印加された電圧は０Ｖである。また、Ｂｉｔ３と表記された１ビット期間における判定位置における正の誘導ノイズの振幅が、マージン電圧であるＶｍよりも大きいＶ２である。この場合、Ｂｉｔ３と表記された１ビット期間における判定位置における測定電圧波形上の電圧は、閾値電圧であるＶｔｈよりも大きいＶ２となる。従って、受信側の設備機器は、Ｂｉｔ３と表記された１ビット期間におけるビット判定において、符号が‘１’であると誤判定する。 FIG. 4 shows an example in which positive induced noise is induced in one bit period labeled Bit3 and negative induced noise is induced in one bit period labeled Bit6. Here, the voltage applied between the communication line 501 and the power supply line 503 by the equipment on the transmission side is 0V in the 1-bit period indicated by Bit3. Also, the amplitude of the positive induced noise at the decision position in the 1-bit period denoted by Bit3 is V2, which is larger than the margin voltage Vm. In this case, the voltage on the measured voltage waveform at the determination position in the 1-bit period represented by Bit3 is V2, which is higher than the threshold voltage Vth. Therefore, the equipment on the receiving side erroneously determines that the code is '1' in the bit determination in the 1-bit period represented by Bit3.

一方、Ｂｉｔ６と表記された１ビット期間では、送信側の設備機器により通信線５０１と電源線５０３との間に印加された電圧は０Ｖである。また、Ｂｉｔ６と表記された１ビット期間における判定位置における負の誘導ノイズの振幅が、マージン電圧であるＶｍよりも大きいＶ３である。この場合、Ｂｉｔ６と表記された１ビット期間における判定位置における測定電圧波形上の電圧は、－Ｖｔｈよりも小さい－Ｖ３となる。しかしながら、－Ｖ３がＶｔｈよりも小さい電圧であることにかわりはないため、受信側の設備機器は、Ｂｉｔ６と表記された１ビット期間におけるビット判定において、符号が‘０’であると正しく判定する。 On the other hand, in the 1-bit period indicated by Bit6, the voltage applied between the communication line 501 and the power line 503 by the equipment on the transmission side is 0V. Also, the amplitude of the negative induced noise at the decision position in the 1-bit period represented by Bit6 is V3, which is larger than the margin voltage Vm. In this case, the voltage on the measured voltage waveform at the decision position in the 1-bit period represented by Bit6 is -V3, which is smaller than -Vth. However, since -V3 is still a voltage smaller than Vth, the equipment on the receiving side correctly determines that the code is '0' in the bit determination in the 1-bit period represented by Bit6. .

このように、判定位置における誘導ノイズの振幅がマージン電圧よりも大きい場合、誤判定されるか否かは、符号の値と誘導ノイズの正負との関係による。具体的には、符号が‘１’で誘導ノイズが正である場合、及び、符号が‘０’で誘導ノイズが負である場合、誤判定されない。一方、符号が‘１’で誘導ノイズが負である場合、及び、符号が‘０’で誘導ノイズが正である場合、誤判定される。本実施形態では、正の誘導ノイズが発生する確率と負の誘導ノイズが発生する確率とが同じであり、符号が‘１’である確率と符号が‘０’である確率とが同じであるものとみなし、判定位置における誘導ノイズの振幅がマージン電圧よりも大きい場合、５０％の確率で誤判定されるものとみなす。一方、判定位置における誘導ノイズの振幅がマージン電圧よりも小さい場合、誤判定されない。 As described above, when the amplitude of the induced noise at the determination position is larger than the margin voltage, whether or not an erroneous determination is made depends on the relationship between the sign value and the positive/negative of the induced noise. Specifically, when the code is '1' and the induced noise is positive, and when the code is '0' and the induced noise is negative, no erroneous determination is made. On the other hand, when the code is '1' and the induced noise is negative, and when the code is '0' and the induced noise is positive, an erroneous determination is made. In the present embodiment, the probability that positive induction noise occurs and the probability that negative induction noise occurs are the same, and the probability that the sign is '1' and the probability that the sign is '0' are the same. If the amplitude of the induced noise at the determination position is greater than the margin voltage, it is assumed that the determination is erroneous with a probability of 50%. On the other hand, if the amplitude of the induced noise at the determination position is smaller than the margin voltage, no erroneous determination is made.

図６に示すように、差分波形は、測定電圧波形と印加電圧波形との差分の波形であり、誘導ノイズの電圧の波形である。差分波形において、マージン電圧であるＶｍを超える振幅を有する期間であるＰｎ１及びＰｎ２がノイズ期間である。Ｐｎ１は、ｔ１からｔ２までの期間である。Ｐｎ２は、ｔ３からｔ４までの期間である。そして、Ｐｎ１及びＰｎ２の長さがノイズ幅として求められる。なお、Ｐｎ１の長さとＰｎ２の長さとが異なる場合、Ｐｎ１の長さとＰｎ２の長さとの平均値がノイズ幅として求められる。また、Ｐｎ１の中心からＰｎ２の中心までの長さであるＴｎがノイズ周期として求められる。なお、３つ以上のノイズ期間が検出された場合、隣接するノイズ期間の中心間の長さの平均値をノイズ周期として採用することができる。 As shown in FIG. 6, the differential waveform is the waveform of the difference between the measured voltage waveform and the applied voltage waveform, and is the voltage waveform of the induced noise. In the differential waveform, periods Pn1 and Pn2, which have an amplitude exceeding the margin voltage Vm, are noise periods. Pn1 is the period from t1 to t2. Pn2 is the period from t3 to t4. Then, the lengths of Pn1 and Pn2 are obtained as noise widths. When the length of Pn1 and the length of Pn2 are different, the average value of the length of Pn1 and the length of Pn2 is obtained as the noise width. Also, Tn, which is the length from the center of Pn1 to the center of Pn2, is obtained as the noise period. Note that when three or more noise periods are detected, the average value of the center-to-center lengths of adjacent noise periods can be used as the noise period.

ここで、上述したように、受信側の設備機器は、通信線５０１と電源線５０３との間の電圧と閾値電圧とを１つのビットに対して１回比較し、１回の比較結果からビット判定する。エラーレート推定部１０４は、部分波形の先頭から部分波形の末尾に至るまで、判定位置を予め定められたシフト量だけシフトさせながら、判定位置がノイズ期間と重なるか否かを判定したときに、判定位置とノイズ期間とが重なると判定される割合の半分の割合を、ビットエラーレートとして推定する。部分波形は、差分波形のうちノイズ周期分の波形である。 Here, as described above, the facility equipment on the receiving side compares the voltage between the communication line 501 and the power line 503 with the threshold voltage once for one bit, and from the result of one comparison, the bit judge. When the error rate estimating unit 104 determines whether or not the determination position overlaps the noise period while shifting the determination position by a predetermined shift amount from the beginning of the partial waveform to the end of the partial waveform, A bit error rate is estimated as a half of the rate at which it is determined that the determination position and the noise period overlap. A partial waveform is a waveform corresponding to a noise period in the differential waveform.

図７に部分波形を示す。ここでは、差分波形のうちｔ１からｔ３までの期間の波形を部分波形として採用する。ただし、部分波形は、差分波形から抽出されるノイズ周期分の波形であればよい。例えば、部分波形は、差分波形のうちｔ２からｔ４までの期間の波形でもよい。図７に示すように、部分波形には１つのノイズ期間が含まれる。そして、判定位置がノイズ期間と重なる場合、５０％の確率で誤判定される。一方、判定位置がノイズ期間と重ならない場合、誤判定されない。 FIG. 7 shows partial waveforms. Here, among the difference waveforms, the waveform in the period from t1 to t3 is adopted as the partial waveform. However, the partial waveform may be a waveform corresponding to the noise period extracted from the difference waveform. For example, the partial waveform may be the waveform of the period from t2 to t4 of the differential waveform. As shown in FIG. 7, the partial waveform contains one noise period. Then, when the determination position overlaps with the noise period, an erroneous determination has a probability of 50%. On the other hand, if the decision position does not overlap the noise period, no erroneous decision is made.

なお、差分波形は、部分波形の繰り返しであることが予想される。従って、１つの部分波形において、判定位置をシフトしながら判定位置とノイズ期間とが重なるか否かを判定することにより、ビットエラーレートを見積もることが可能である。例えば、シフト量をノイズ周期の１／１０００にした場合、１０００個の判定位置において判定位置とノイズ期間とが重なるか否かを判定し、１０００回分の判定結果が得られる。ここで、例えば、１０００回の判定のうち４回だけ、判定位置とノイズ期間とが重なると判定されるものとする。この場合、４個の判定位置のうち５０％の判定位置、つまり、２個の判定位置において、誤判定されると推定される。従って、この場合、ビットエラーレートは、０．００２と推定される。 Note that the differential waveform is expected to be a repetition of partial waveforms. Therefore, it is possible to estimate the bit error rate by determining whether or not the determination position overlaps the noise period while shifting the determination position in one partial waveform. For example, if the shift amount is set to 1/1000 of the noise period, it is determined whether or not the determination position overlaps the noise period at 1000 determination positions, and 1000 determination results are obtained. Here, for example, it is assumed that the determination position overlaps the noise period only four times out of 1000 determinations. In this case, it is estimated that 50% of the four determination positions, ie, two determination positions, are erroneously determined. Therefore, in this case the bit error rate is estimated to be 0.002.

次に、図８に示すフローチャートを参照して、エラーレート推定装置１００が実行するエラーレート推定処理について説明する。エラーレート推定処理は、エラーレート推定装置１００の電源が投入されると開始される。 Next, error rate estimation processing executed by the error rate estimation device 100 will be described with reference to the flowchart shown in FIG. The error rate estimation process is started when the error rate estimation device 100 is powered on.

まず、エラーレート推定装置１００は、通信関連情報を取得する（ステップＳ１０１）。例えば、エラーレート推定装置１００は、操作受付部１０６を介して、ユーザから通信関連情報を取得する。あるいは、エラーレート推定装置１００は、通信部１０８を介して、通信ネットワークに接続された各種の装置から通信関連情報を取得する。通信関連情報は、例えば、設備機器２００又は設備機器３００が送信するフレームのビットパターン及び送信タイミングを示す情報、通信速度を示す情報、又は、ビット判定方法を示す情報である。ビット判定方法は、例えば、１つのビットに対して設けられる判定位置の個数である。ななお、判定位置の個数が複数である場合、例えば、多数決判定により、ビットの符号が判定される。 First, the error rate estimation device 100 acquires communication-related information (step S101). For example, error rate estimation apparatus 100 acquires communication-related information from the user via operation reception unit 106 . Alternatively, error rate estimation apparatus 100 acquires communication-related information from various devices connected to a communication network via communication unit 108 . The communication-related information is, for example, information indicating the bit pattern and transmission timing of frames transmitted by the equipment 200 or 300, information indicating the communication speed, or information indicating the bit determination method. The bit determination method is, for example, the number of determination positions provided for one bit. It should be noted that if there are a plurality of determination positions, for example, the sign of the bit is determined by majority decision.

エラーレート推定装置１００は、ステップＳ１０１の処理を完了すると、電圧波形を測定する（ステップＳ１０２）。例えば、エラーレート推定装置１００は、波形測定部１０１を制御して、電圧波形を測定する。エラーレート推定装置１００は、ステップＳ１０２の処理を完了すると、電圧波形を測定した期間がアイドル状態であるか否かを判別する（ステップＳ１０３）。エラーレート推定装置１００は、測定電圧波形に基づいて、アイドル状態であるか否かを判別することができる。 After completing the process of step S101, the error rate estimation apparatus 100 measures the voltage waveform (step S102). For example, error rate estimation apparatus 100 controls waveform measurement section 101 to measure a voltage waveform. After completing the process of step S102, the error rate estimation apparatus 100 determines whether or not the period during which the voltage waveform was measured was in an idle state (step S103). Error rate estimating apparatus 100 can determine whether or not it is in an idle state based on the measured voltage waveform.

エラーレート推定装置１００は、アイドル状態であると判別すると（ステップＳ１０３：ＹＥＳ）、アイドル状態における印加電圧波形を特定する（ステップＳ１０４）。この印加電圧波形は、０Ｖの電圧が継続した電圧波形である。エラーレート推定装置１００は、アイドル状態でないと判別すると（ステップＳ１０３：ＮＯ）、ビットパターンを特定する（ステップＳ１０５）。なお、印加電圧波形は、基本的に、矩形波の組み合わせであり、誘導ノイズの電圧波形は、基本的に、矩形ではない。従って、エラーレート推定装置１００は、測定電圧波形から、印加電圧波形と誘導ノイズの電圧波形とを分離することは可能である。なお、誘導ノイズの電圧波形は、差分波形である。 When the error rate estimating apparatus 100 determines that it is in the idle state (step S103: YES), it identifies the applied voltage waveform in the idle state (step S104). This applied voltage waveform is a voltage waveform in which a voltage of 0V continues. When error rate estimating apparatus 100 determines that it is not in an idle state (step S103: NO), it specifies a bit pattern (step S105). Note that the applied voltage waveform is basically a combination of rectangular waves, and the voltage waveform of the induced noise is basically not rectangular. Therefore, the error rate estimating apparatus 100 can separate the applied voltage waveform and the induced noise voltage waveform from the measured voltage waveform. Note that the voltage waveform of the induced noise is a differential waveform.

エラーレート推定装置１００は、ステップＳ１０５の処理を完了すると、ビットパターンから印加電圧波形を特定する（ステップＳ１０６）。エラーレート推定装置１００は、ステップＳ１０４の処理又はステップＳ１０６の処理を完了すると、差分波形を特定する（ステップＳ１０７）。 After completing the process of step S105, the error rate estimation apparatus 100 identifies the applied voltage waveform from the bit pattern (step S106). The error rate estimating apparatus 100 identifies the differential waveform after completing the process of step S104 or the process of step S106 (step S107).

エラーレート推定装置１００は、ステップＳ１０７の処理を完了すると、ノイズ期間を特定する（ステップＳ１０８）。エラーレート推定装置１００は、ステップＳ１０８の処理を完了すると、ノイズ幅を特定する（ステップＳ１０９）。エラーレート推定装置１００は、ステップＳ１０９の処理を完了すると、ノイズ周期を特定する（ステップＳ１１０）。 After completing the process of step S107, the error rate estimation apparatus 100 identifies the noise period (step S108). After completing the process of step S108, the error rate estimation apparatus 100 identifies the noise width (step S109). After completing the process of step S109, the error rate estimation apparatus 100 identifies the noise period (step S110).

エラーレート推定装置１００は、ステップＳ１１０の処理を完了すると、ビットエラーレートを推定する（ステップＳ１１１）。例えば、エラーレート推定装置１００は、差分波形から抽出された部分波形と、ノイズ幅と、ノイズ周期とに基づいて、ビットエラーレートを推定する。エラーレート推定装置１００は、ステップＳ１１１の処理を完了すると、上述した式（１）を用いて、フレームエラーレートを推定する（ステップＳ１１２）。エラーレート推定装置１００は、ステップＳ１１２の処理を完了すると、エラーレートを表示する（ステップＳ１１３）。 After completing the process of step S110, the error rate estimation apparatus 100 estimates the bit error rate (step S111). For example, error rate estimation apparatus 100 estimates the bit error rate based on the partial waveform extracted from the differential waveform, the noise width, and the noise period. After completing the process of step S111, the error rate estimating apparatus 100 estimates the frame error rate using the above equation (1) (step S112). After completing the process of step S112, the error rate estimation apparatus 100 displays the error rate (step S113).

図９に、エラーレートを示す情報を表示する画面である表示画面８００を示す。表示画面８００は、ビットエラーレートとフレームエラーレートとを示す情報を提示する画面である。表示画面８００は、フレーム長毎にフレームエラーレートを示す情報を提示する画面であってもよい。エラーレート推定装置１００は、ステップＳ１１３の処理を完了すると、エラーレート推定処理を完了する。 FIG. 9 shows a display screen 800 that is a screen for displaying information indicating an error rate. A display screen 800 is a screen that presents information indicating a bit error rate and a frame error rate. The display screen 800 may be a screen presenting information indicating the frame error rate for each frame length. After completing the process of step S113, the error rate estimation apparatus 100 completes the error rate estimation process.

以上説明したように、本実施形態では、通信線５０１と電源線５０３との間の電圧の波形から、電源線５０２から通信線５０１に誘導された誘導ノイズの幅であるノイズ幅と、誘導ノイズが誘導された周期であるノイズ周期と、が測定され、ノイズ幅とノイズ周期とに基づいて、エラーレートが推定される。従って、本実施形態によれば、エラーレートを精度良く推定することができる。 As described above, in this embodiment, from the waveform of the voltage between the communication line 501 and the power line 503, the noise width, which is the width of the induced noise induced from the power line 502 to the communication line 501, and the induced noise is the induced period, and the noise period is measured, and the error rate is estimated based on the noise width and the noise period. Therefore, according to this embodiment, the error rate can be accurately estimated.

（実施形態２）
実施形態１では、ビット判定のための比較が１ビットに対して１回である例について説明した。本発明においては、ビット判定のための比較が１ビットに対して複数回であってもよい。本実施形態では、ビット判定のための比較が１ビットに対して３回である例について説明する。なお、エラーレート推定装置１００における判定回数は、設備機器２００及び設備機器３００における判定回数と同じであれば、エラーレートの推定精度の向上が期待できる。 (Embodiment 2)
In the first embodiment, the example in which the comparison for bit determination is performed once for one bit has been described. In the present invention, comparison for bit determination may be performed multiple times for one bit. In this embodiment, an example in which comparison for bit determination is performed three times for one bit will be described. If the number of determinations in the error rate estimating apparatus 100 is the same as the number of determinations in the equipment 200 and the equipment 300, an improvement in error rate estimation accuracy can be expected.

本実施形態では、受信側の設備機器は、通信線５０１と電源線５０３との間の電圧と閾値電圧とを１つのビットに対して複数回比較し、複数回の比較結果を用いた多数決判定によりビット判定する。 In this embodiment, the equipment on the receiving side compares the voltage between the communication line 501 and the power line 503 and the threshold voltage multiple times for one bit, and makes a majority decision using the results of the multiple comparisons. Bit judgment by

ここで、エラーレート推定部１０４は、部分波形の先頭から部分波形の末尾に至るまで、複数の判定位置を予め定められたシフト量だけシフトさせながら、複数の判定位置のうち過半数の判定位置がノイズ期間と重なるか否かを判定したときに、過半数の判定位置がノイズ期間と重なると判定される割合の半分の割合を、ビットエラーレートとして推定する。 Here, the error rate estimating unit 104 shifts the plurality of determination positions by a predetermined shift amount from the beginning of the partial waveform to the end of the partial waveform, so that the majority of the plurality of determination positions are A bit error rate is estimated as half of the rate at which it is determined that a majority of the determination positions overlap with the noise period when determining whether or not it overlaps with the noise period.

図１０に、１つのビットに対する判定位置として、ｔ１１で示される判定位置と、ｔ１２で示される判定位置と、ｔ１３で示される判定位置との３つの判定位置が設定された例を示す。なお、図１０では、部分波形を簡略化し、ｔ１からｔ２までの期間がノイズ期間であり、ｔ２からｔ３までの期間が非ノイズ期間であることを模式的に示している。 FIG. 10 shows an example in which three decision positions are set as decision positions for one bit: a decision position indicated by t11, a decision position indicated by t12, and a decision position indicated by t13. Note that FIG. 10 simplifies the partial waveform and schematically shows that the period from t1 to t2 is the noise period and the period from t2 to t3 is the non-noise period.

ｔ１１で示される判定位置とｔ１２で示される判定位置とはノイズ期間と重なり、ｔ１３で示される判定位置はノイズ期間と重ならない。従って、図１０に示す判定位置群では、過半数の判定位置がノイズ期間と重なると判定される。以後、判定位置群を、予め定められたシフト量だけシフトして、同様に多数決判定される。例えば、シフト量がノイズ周期の１／１０００である場合、１０００回の多数決判定がなされる。そして、過半数の判定位置がノイズ期間と重なると判定された割合の半分の割合が、ビットエラーレートとして推定される。 The decision position indicated by t11 and the decision position indicated by t12 overlap with the noise period, and the decision position indicated by t13 does not overlap with the noise period. Therefore, in the determination position group shown in FIG. 10, it is determined that the majority of the determination positions overlap with the noise period. Thereafter, the determination position group is shifted by a predetermined shift amount, and the majority determination is similarly performed. For example, if the shift amount is 1/1000 of the noise period, 1000 majority decisions are made. Then, the bit error rate is estimated to be half of the ratio at which the majority of the determination positions are determined to overlap with the noise period.

なお、エラーレート推定装置１００における判定位置の個数及び間隔は、設備機器２００及び設備機器３００における判定位置の間隔及び間隔と同じであることが好適である。このように、エラーレート推定装置１００と設備機器２００と設備機器３００とで、ビットの判定条件を合わせることにより、ビットエラーレートの推定精度が高まることが期待できる。 The number and intervals of determination positions in the error rate estimation apparatus 100 are preferably the same as the intervals and intervals of determination positions in the equipment 200 and the equipment 300 . By matching the bit determination conditions for the error rate estimating apparatus 100, the equipment 200, and the equipment 300 in this way, it can be expected that the accuracy of bit error rate estimation will increase.

（変形例）
以上、本発明の実施形態を説明したが、本発明を実施するにあたっては、種々の形態による変形及び応用が可能である。本発明において、上記実施形態において説明した構成、機能、動作のどの部分を採用するのかは任意である。また、本発明において、上述した構成、機能、動作のほか、更なる構成、機能、動作が採用されてもよい。 (Modification)
Although the embodiments of the present invention have been described above, various modifications and applications are possible in carrying out the present invention. In the present invention, any part of the configurations, functions, and operations described in the above embodiments may be adopted. Further, in addition to the configurations, functions, and operations described above, further configurations, functions, and operations may be employed in the present invention.

例えば、実施形態１では、通信線５０１と電源線５０２と電源線５０３とが１つの３芯ケーブル５００に含まれる例について説明した。本発明は、通信線５０１と電源線５０２と電源線５０３とが別々のケーブルに含まれている場合にも適用可能である。かかる構成においても、通信線５０１と電源線５０２と電源線５０３との距離が近ければ、電源線５０２から通信線５０１に誘導ノイズが誘導されることがあるためである。 For example, in the first embodiment, an example in which the communication line 501, the power line 502, and the power line 503 are included in one three-core cable 500 has been described. The present invention can also be applied when the communication line 501, the power line 502, and the power line 503 are included in separate cables. This is because even in such a configuration, induced noise may be induced from the power supply line 502 to the communication line 501 if the distances between the communication line 501, the power supply line 502, and the power supply line 503 are short.

実施形態１では、通信システム１０００が空調システムであり、設備機器２００が室外機であり、設備機器３００が室内機である例について説明した。本発明において、通信システム１０００は、空調システムに限定されないことは勿論である。例えば、通信システム１０００が照明システムであり、設備機器２００が照明制御装置であり、設備機器３００が照明装置であってもよい。 In the first embodiment, an example has been described in which the communication system 1000 is the air conditioning system, the equipment 200 is the outdoor unit, and the equipment 300 is the indoor unit. In the present invention, the communication system 1000 is of course not limited to an air conditioning system. For example, the communication system 1000 may be a lighting system, the equipment 200 may be a lighting control device, and the equipment 300 may be a lighting device.

本発明に係るエラーレート推定装置１００の動作を規定する動作プログラムを既存のパーソナルコンピュータ又は情報端末装置に適用することで、当該パーソナルコンピュータ等を本発明に係るエラーレート推定装置１００として機能させることも可能である。また、このようなプログラムの配布方法は任意であり、例えば、ＣＤ－ＲＯＭ（Compact Disk Read-Only Memory）、ＤＶＤ（Digital Versatile Disk）、メモリカードなどのコンピュータ読み取り可能な記録媒体に格納して配布してもよいし、インターネットなどの通信ネットワークを介して配布してもよい。 By applying an operation program that defines the operation of the error rate estimation device 100 according to the present invention to an existing personal computer or information terminal device, the personal computer or the like can function as the error rate estimation device 100 according to the present invention. It is possible. Any method of distributing such a program may be used. For example, the program may be distributed by storing it in a computer-readable recording medium such as a CD-ROM (Compact Disk Read-Only Memory), a DVD (Digital Versatile Disk), or a memory card. or distributed via a communication network such as the Internet.

本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。 The present invention is capable of various embodiments and modifications without departing from the broader spirit and scope of the invention. Moreover, the above-described embodiments are for explaining the present invention, and do not limit the scope of the present invention. In other words, the scope of the present invention is indicated by the claims rather than the embodiments. Various modifications made within the scope of the claims and within the meaning of equivalent inventions are considered to be within the scope of the present invention.

本発明は、複数の設備機器が通信線と一対の電源線とで相互に接続された通信システムに適用可能である。 INDUSTRIAL APPLICABILITY The present invention is applicable to a communication system in which a plurality of equipment are interconnected by a communication line and a pair of power lines.

１１ ＣＰＵ、１２ ＲＯＭ、１３ ＲＡＭ、１４ フラッシュメモリ、１５ ＲＴＣ、１６ タッチスクリーン、１７ Ａ／Ｄ変換器、１８ 通信インターフェース、１００ エラーレート推定装置、１０１ 波形測定部、１０２ 制御部、１０３ ノイズ測定部、１０４ エラーレート推定部、１０５ 記憶部、１０６ 操作受付部、１０７ 表示部、１０８ 通信部、２００，３００ 設備機器、２０１ 交流負荷、２０２ 直流電源、２０３ 通信モジュール、２０４ 送信回路、２０５ 受信回路、４００ 交流電源、５００ ケーブル、５０１ 通信線、５０２，５０３ 電源線、８００ 表示画面、１０００ 通信システム 11 CPU, 12 ROM, 13 RAM, 14 flash memory, 15 RTC, 16 touch screen, 17 A/D converter, 18 communication interface, 100 error rate estimation device, 101 waveform measurement unit, 102 control unit, 103 noise measurement unit , 104 error rate estimation unit, 105 storage unit, 106 operation reception unit, 107 display unit, 108 communication unit, 200, 300 equipment, 201 AC load, 202 DC power supply, 203 communication module, 204 transmission circuit, 205 reception circuit, 400 AC power supply, 500 cable, 501 communication line, 502, 503 power supply line, 800 display screen, 1000 communication system

Claims (5)

通信線と第１の電源線と第２の電源線とにより相互に接続され、前記第１の電源線と前記第２の電源線とを介して交流電源から交流電力の供給を受ける複数の設備機器による前記通信線と前記第２の電源線とを用いたベースバンド伝送におけるエラーレートを推定するエラーレート推定装置であって、
前記通信線と前記第２の電源線との間の電圧の波形を測定する波形測定手段と、
前記波形測定手段により測定された前記電圧の波形である測定電圧波形から、前記第１の電源線から前記通信線に誘導された誘導ノイズの幅であるノイズ幅と、前記誘導ノイズが誘導された周期であるノイズ周期とを測定するノイズ測定手段と、
前記ノイズ測定手段により測定された前記ノイズ幅と前記ノイズ周期とに基づいて、前記ベースバンド伝送におけるビットエラーレートを推定するエラーレート推定手段と、
前記エラーレート推定手段により推定された前記ビットエラーレートと、前記ビットエラーレートから推定されるフレームエラーレートとのうち少なくとも一方のエラーレートを示す情報を表示する表示手段と、を備え、
前記複数の設備機器のうち送信側の設備機器は、第１の電圧と前記第１の電圧よりも低い電圧である第２の電圧とのうちいずれか一方の電圧を、前記通信線と前記第２の電源線との間に印加し、
前記複数の設備機器のうち受信側の設備機器は、前記通信線と前記第２の電源線との間の電圧と、前記第１の電圧と前記第２の電圧との中間の電圧である閾値電圧と、の比較結果からビット判定し、
前記ノイズ測定手段は、前記測定電圧波形と、前記送信側の設備機器により前記通信線と前記第２の電源線との間に印加された電圧の波形である印加電圧波形と、の差分の波形である差分波形において、前記第１の電圧と前記閾値電圧との差分の電圧であるマージン電圧を超える振幅を有する期間をノイズ期間として、前記ノイズ期間の長さを前記ノイズ幅として測定し、前記ノイズ期間の周期を前記ノイズ周期として測定する、
エラーレート推定装置。 A plurality of facilities interconnected by a communication line, a first power line, and a second power line, and supplied with AC power from an AC power supply through the first power line and the second power line An error rate estimating device for estimating an error rate in baseband transmission using the communication line and the second power line by a device,
waveform measuring means for measuring a voltage waveform between the communication line and the second power supply line;
From the measured voltage waveform, which is the waveform of the voltage measured by the waveform measuring means, the noise width, which is the width of the induced noise induced from the first power supply line to the communication line, and the induced noise are induced. a noise measuring means for measuring a noise period that is a period;
error rate estimation means for estimating a bit error rate in the baseband transmission based on the noise width and the noise period measured by the noise measurement means;
display means for displaying information indicating at least one of the bit error rate estimated by the error rate estimation means and the frame error rate estimated from the bit error rate ;
Among the plurality of equipment, the transmission-side equipment supplies either one of a first voltage and a second voltage lower than the first voltage to the communication line and the first voltage. 2 power supply line,
The equipment on the receiving side among the plurality of equipment has a threshold that is an intermediate voltage between the voltage between the communication line and the second power supply line and the first voltage and the second voltage. Bit judgment is made from the comparison result between the voltage and
The noise measuring means measures a waveform of a difference between the measured voltage waveform and an applied voltage waveform which is a waveform of the voltage applied between the communication line and the second power supply line by the equipment on the transmission side. In the differential waveform, a period having an amplitude exceeding a margin voltage, which is the voltage difference between the first voltage and the threshold voltage, is measured as a noise period, and the length of the noise period is measured as the noise width, and measuring the period of the noise period as the noise period ;
Error rate estimator. 前記エラーレート推定手段は、前記ビットエラーレートと、１フレームに含まれるビット数であるフレーム長と、に基づいて、前記フレームエラーレートを推定する、
請求項１に記載のエラーレート推定装置。 The error rate estimating means estimates the frame error rate based on the bit error rate and a frame length, which is the number of bits included in one frame.
The error rate estimating device according to claim 1 . 前記受信側の設備機器は、前記通信線と前記第２の電源線との間の電圧と前記閾値電圧とを１つのビットに対して１回比較し、１回の比較結果からビット判定し、
前記エラーレート推定手段は、前記差分波形のうち前記ノイズ周期分の波形である部分波形の先頭から前記部分波形の末尾に至るまで、判定位置を予め定められたシフト量だけシフトさせながら、前記判定位置が前記ノイズ期間と重なるか否かを判定したときに、前記判定位置と前記ノイズ期間とが重なると判定される割合の半分の割合を、前記ビットエラーレートとして推定する、
請求項１又は２に記載のエラーレート推定装置。 The equipment on the receiving side compares the voltage between the communication line and the second power supply line and the threshold voltage once for one bit, and performs bit determination from the result of one comparison,
The error rate estimating means shifts the determination position by a predetermined shift amount from the beginning of a partial waveform, which is a waveform corresponding to the noise period, to the end of the partial waveform of the difference waveform, while shifting the determination position by a predetermined shift amount. When determining whether or not the position overlaps with the noise period, estimating half the rate at which the determined position and the noise period overlap as the bit error rate.
3. The error rate estimating device according to claim 1 or 2 . 前記受信側の設備機器は、前記通信線と前記第２の電源線との間の電圧と前記閾値電圧とを１つのビットに対して複数回比較し、複数回の比較結果を用いた多数決判定によりビット判定し、
前記エラーレート推定手段は、前記差分波形のうち前記ノイズ周期分の波形である部分波形の先頭から前記部分波形の末尾に至るまで、複数の判定位置を予め定められたシフト量だけシフトさせながら、前記複数の判定位置のうち過半数の判定位置が前記ノイズ期間と重なるか否かを判定したときに、前記過半数の判定位置が前記ノイズ期間と重なると判定される割合の半分の割合を、前記ビットエラーレートとして推定する、
請求項１又は２に記載のエラーレート推定装置。 The equipment on the receiving side compares the voltage between the communication line and the second power supply line and the threshold voltage a plurality of times for one bit, and determines a majority decision using the comparison results of the plurality of times. bit judgment by
The error rate estimating means shifts a plurality of determination positions by a predetermined shift amount from the beginning of a partial waveform, which is a waveform corresponding to the noise period, to the end of the partial waveform of the differential waveform, When it is determined whether or not a majority of the determination positions of the plurality of determination positions overlap with the noise period, half the rate at which it is determined that the majority of the determination positions overlap with the noise period is defined as the bit estimated as the error rate,
3. The error rate estimating device according to claim 1 or 2 . 通信線と第１の電源線と第２の電源線とにより相互に接続され、前記第１の電源線と前記第２の電源線とを介して交流電源から交流電力の供給を受ける複数の設備機器による前記通信線と前記第２の電源線とを用いたベースバンド伝送におけるエラーレートを推定するエラーレート推定方法であって、
前記通信線と前記第２の電源線との間の電圧の波形を測定し、
測定された前記電圧の波形である測定電圧波形から、前記第１の電源線から前記通信線に誘導された誘導ノイズの幅であるノイズ幅と、前記誘導ノイズが誘導された周期であるノイズ周期とを測定し、
測定された前記ノイズ幅と前記ノイズ周期とに基づいて、前記ベースバンド伝送におけるビットエラーレートを推定し、
前記複数の設備機器のうち送信側の設備機器は、第１の電圧と前記第１の電圧よりも低い電圧である第２の電圧とのうちいずれか一方の電圧を、前記通信線と前記第２の電源線との間に印加し、
前記複数の設備機器のうち受信側の設備機器は、前記通信線と前記第２の電源線との間の電圧と、前記第１の電圧と前記第２の電圧との中間の電圧である閾値電圧と、の比較結果からビット判定し、
前記測定電圧波形と、前記送信側の設備機器により前記通信線と前記第２の電源線との間に印加された電圧の波形である印加電圧波形と、の差分の波形である差分波形において、前記第１の電圧と前記閾値電圧との差分の電圧であるマージン電圧を超える振幅を有する期間をノイズ期間として、前記ノイズ期間の長さを前記ノイズ幅として測定し、前記ノイズ期間の周期を前記ノイズ周期として測定する、
エラーレート推定方法。 A plurality of facilities interconnected by a communication line, a first power line, and a second power line, and supplied with AC power from an AC power supply through the first power line and the second power line An error rate estimation method for estimating an error rate in baseband transmission using the communication line and the second power line by a device,
measuring a voltage waveform between the communication line and the second power line;
From the measured voltage waveform, which is the waveform of the measured voltage, a noise width that is the width of the induced noise induced from the first power supply line to the communication line, and a noise period that is the period in which the induced noise is induced. and measure
estimating a bit error rate in the baseband transmission based on the measured noise width and the noise period;
Among the plurality of equipment, the transmission-side equipment supplies either one of a first voltage and a second voltage lower than the first voltage to the communication line and the first voltage. 2 power supply line,
The equipment on the receiving side among the plurality of equipment has a threshold that is an intermediate voltage between the voltage between the communication line and the second power supply line and the first voltage and the second voltage. Bit judgment is made from the comparison result between the voltage and
In the difference waveform, which is the waveform of the difference between the measured voltage waveform and the applied voltage waveform, which is the waveform of the voltage applied between the communication line and the second power supply line by the equipment on the transmission side, A period having an amplitude exceeding a margin voltage, which is a voltage difference between the first voltage and the threshold voltage, is defined as a noise period, the length of the noise period is measured as the noise width, and the cycle of the noise period is defined as the noise period. measured as the noise period ,
Error rate estimation method.
JP2018082467A 2018-04-23 2018-04-23 Error rate estimation device and error rate estimation method Active JP7175100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018082467A JP7175100B2 (en) 2018-04-23 2018-04-23 Error rate estimation device and error rate estimation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082467A JP7175100B2 (en) 2018-04-23 2018-04-23 Error rate estimation device and error rate estimation method

Publications (2)

Publication Number Publication Date
JP2019193045A JP2019193045A (en) 2019-10-31
JP7175100B2 true JP7175100B2 (en) 2022-11-18

Family

ID=68390981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082467A Active JP7175100B2 (en) 2018-04-23 2018-04-23 Error rate estimation device and error rate estimation method

Country Status (1)

Country Link
JP (1) JP7175100B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010096658A (en) 2008-10-17 2010-04-30 Honda Motor Co Ltd Device and method for evaluating noise environment
JP2014202459A (en) 2013-04-09 2014-10-27 三菱電機株式会社 Air conditioner
JP2016161188A (en) 2015-02-27 2016-09-05 ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー（ホンコン）リミテッド Air conditioner system and program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010096658A (en) 2008-10-17 2010-04-30 Honda Motor Co Ltd Device and method for evaluating noise environment
JP2014202459A (en) 2013-04-09 2014-10-27 三菱電機株式会社 Air conditioner
JP2016161188A (en) 2015-02-27 2016-09-05 ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー（ホンコン）リミテッド Air conditioner system and program

Also Published As

Publication number Publication date
JP2019193045A (en) 2019-10-31

Similar Documents

Publication Publication Date Title
US10992188B2 (en) Wireless power transmitter
US8575944B2 (en) Foreign object detection in inductive coupled devices
EP2619879B1 (en) Disaggregation apparatus for identifying an appliance in an electrical network
KR101250243B1 (en) Apparatus and Method for Measuring the Length of a Pipe
EP1471688A3 (en) Calibration of a device location measurement system that utilizes radio signal strengths
JP7175136B2 (en) Wiring length measuring device and wiring length measuring method
CN205594110U (en) Electric energy meter detection device that visits one house after another
US20180062416A1 (en) Rectifier Arbitration in Wireless Charging Systems
JP7175100B2 (en) Error rate estimation device and error rate estimation method
JP2017201298A (en) Energy demand-amount estimation method, estimation device and estimation program
EP2651078A1 (en) Method and apparatus for managing electronic appliance
CN109738740B (en) Attraction-type power supply device, output control method, medium, and electronic device
CN106304324A (en) A kind of localization method, electric equipment, location terminal and system
CN115328087A (en) Primary side information detection circuit, method and chip of secondary side PD controller
JP6263818B2 (en) Controller and device state determination system using the same
CN100589334C (en) Co-channel adjacent cell channel estimating method at the time of multi-cell union detection in TD SCDMA system
JP2005189102A (en) Energy-saving evaluation device and energy-saving evaluation system
US9306420B2 (en) Power management system and power management method
US20160195886A1 (en) Estimated consumption quantity calculation system, server, estimated consumption quantity calculation method, and computer-readable recording medium whereupon program is recorded
JP2002098728A (en) Electric leak detection device
US20120313432A1 (en) Power distribution system connecting apparatus
JP6223387B2 (en) Air conditioning apparatus, air conditioning system, and communication method
KR20230145210A (en) Wireless power systems with shared induction-loss scaling factors
CN109724213B (en) Air conditioner and control method thereof
CN110987945B (en) Defect detection method, defect detection device and detection method of touch display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221108

R150 Certificate of patent or registration of utility model

Ref document number: 7175100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150