JP2019193045A - Device and method for error rate estimation - Google Patents

Device and method for error rate estimation Download PDF

Info

Publication number
JP2019193045A
JP2019193045A JP2018082467A JP2018082467A JP2019193045A JP 2019193045 A JP2019193045 A JP 2019193045A JP 2018082467 A JP2018082467 A JP 2018082467A JP 2018082467 A JP2018082467 A JP 2018082467A JP 2019193045 A JP2019193045 A JP 2019193045A
Authority
JP
Japan
Prior art keywords
error rate
noise
voltage
waveform
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018082467A
Other languages
Japanese (ja)
Other versions
JP7175100B2 (en
Inventor
幸佑 山田
Yukihiro Yamada
幸佑 山田
弘晃 小竹
Hiroaki KOTAKE
弘晃 小竹
正裕 石原
Masahiro Ishihara
正裕 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018082467A priority Critical patent/JP7175100B2/en
Publication of JP2019193045A publication Critical patent/JP2019193045A/en
Application granted granted Critical
Publication of JP7175100B2 publication Critical patent/JP7175100B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To estimate an error rate with high accuracy.SOLUTION: A waveform measurement unit 101 measures a waveform of voltage between a communication line 501 and a power line 503. From the measuring voltage waveform which is a voltage waveform measured by the waveform measurement unit 101, a noise measurement unit 103 measures a noise width, which is the width of an induction noise induced from a power line 502 to the communication line 501, and a noise period which is a period in which the induction noise has been induced. Based on the noise width and the noise period measured by the noise measurement unit 103, an error rate estimation unit 104 estimates an error rate. A display unit 107 displays information indicative of the error rate estimated in the error rate estimation unit 104.SELECTED DRAWING: Figure 1

Description

本発明は、エラーレート推定装置、及び、エラーレート推定方法に関する。   The present invention relates to an error rate estimation device and an error rate estimation method.

現在、通信線と第1の電源線と第2の電源線とを含む3芯ケーブルにより複数の設備機器を相互に接続し、簡単な構成で通信と電力の供給とを実現する技術が知られている。この技術では、複数の設備機器は、第1の電源線と第2の電源線とを介して、交流電源から交流電力の供給を受ける。また、複数の設備機器は、通信線と第2の電源線とを用いたベースバンド伝送により相互に通信する。   Currently, a technology is known in which a plurality of equipment is connected to each other by a three-core cable including a communication line, a first power supply line, and a second power supply line, and communication and power supply are realized with a simple configuration. ing. In this technique, a plurality of facility devices are supplied with AC power from an AC power supply via a first power supply line and a second power supply line. The plurality of equipment devices communicate with each other by baseband transmission using the communication line and the second power supply line.

例えば、特許文献1には、このような3芯ケーブルにより相互に接続された室外機及び室内機を備える空気調和装置が記載されている。特許文献1に記載された技術では、通信線と第1の電源線と第2の電源線との距離が非常に近くなるため、第1の電源線から通信線に誘導ノイズが誘導されることがある。このような誘導ノイズが発生すると、信号波形が歪み、ベースバンド伝送におけるエラーレートが高くなる。ここで、例えば、安定したベースバンド伝送が実現可能か否かを判断するために、エラーレートを知りたいという要望がある。   For example, Patent Literature 1 describes an air conditioner including an outdoor unit and an indoor unit that are connected to each other by such a three-core cable. In the technique described in Patent Document 1, since the distance between the communication line, the first power supply line, and the second power supply line is very short, induced noise is induced from the first power supply line to the communication line. There is. When such inductive noise occurs, the signal waveform is distorted and the error rate in baseband transmission increases. Here, for example, there is a desire to know the error rate in order to determine whether stable baseband transmission is feasible.

特開平11−193950号公報JP 11-193950 A

しかしながら、特許文献1には、エラーレートを推定する技術は全く記載されていない。また、例えば、3芯ケーブルの種類及び長さからエラーレートを推定する方法では、推定の精度を高めることができない可能性が高い。このため、エラーレートを精度良く推定する技術が望まれている。   However, Patent Document 1 does not describe any technique for estimating the error rate. For example, in the method of estimating the error rate from the type and length of the three-core cable, there is a high possibility that the estimation accuracy cannot be increased. For this reason, a technique for accurately estimating the error rate is desired.

本発明は、上記問題に鑑みてなされたものであり、エラーレートを精度良く推定するエラーレート推定装置、及び、エラーレート推定方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide an error rate estimation device and an error rate estimation method for accurately estimating an error rate.

上記目的を達成するために、本発明に係るエラーレート推定装置は、
通信線と第1の電源線と第2の電源線とにより相互に接続され、前記第1の電源線と前記第2の電源線とを介して交流電源から交流電力の供給を受ける複数の設備機器による前記通信線と前記第2の電源線とを用いたベースバンド伝送におけるエラーレートを推定するエラーレート推定装置であって、
前記通信線と前記第2の電源線との間の電圧の波形を測定する波形測定手段と、
前記波形測定手段により測定された前記電圧の波形である測定電圧波形から、前記第1の電源線から前記通信線に誘導された誘導ノイズの幅であるノイズ幅と、前記誘導ノイズが誘導された周期であるノイズ周期とを測定するノイズ測定手段と、
前記ノイズ測定手段により測定された前記ノイズ幅と前記ノイズ周期とに基づいて、前記エラーレートを推定するエラーレート推定手段と、
前記エラーレート推定手段により推定された前記エラーレートを示す情報を表示する表示手段と、を備える。
In order to achieve the above object, an error rate estimation apparatus according to the present invention provides:
A plurality of facilities connected to each other by a communication line, a first power line, and a second power line and receiving AC power from an AC power source via the first power line and the second power line An error rate estimation device for estimating an error rate in baseband transmission using the communication line and the second power line by a device,
Waveform measuring means for measuring a waveform of a voltage between the communication line and the second power supply line;
From the measured voltage waveform which is the waveform of the voltage measured by the waveform measuring means, a noise width which is a width of induced noise induced from the first power supply line to the communication line, and the induced noise are induced. A noise measuring means for measuring a noise period which is a period;
Error rate estimating means for estimating the error rate based on the noise width and the noise period measured by the noise measuring means;
Display means for displaying information indicating the error rate estimated by the error rate estimation means.

本発明では、通信線と第2の電源線との間の電圧の波形から、第1の電源線から通信線に誘導された誘導ノイズの幅であるノイズ幅と、誘導ノイズが誘導された周期であるノイズ周期と、が測定され、ノイズ幅とノイズ周期とに基づいて、エラーレートが推定される。従って、本発明によれば、エラーレートを精度良く推定することができる。   In the present invention, from the waveform of the voltage between the communication line and the second power supply line, the noise width, which is the width of the induced noise induced from the first power supply line to the communication line, and the period in which the induced noise is induced. Are measured, and the error rate is estimated based on the noise width and the noise period. Therefore, according to the present invention, the error rate can be estimated with high accuracy.

本発明の実施形態1に係るエラーレート推定装置が適用される通信システムの構成を示す図The figure which shows the structure of the communication system with which the error rate estimation apparatus which concerns on Embodiment 1 of this invention is applied. 設備機器における通信機能に関わる構成を示す図Diagram showing the configuration related to the communication function in equipment 本発明の実施形態1に係るエラーレート推定装置の物理的な構成を示す図The figure which shows the physical structure of the error rate estimation apparatus which concerns on Embodiment 1 of this invention. 測定電圧波形を示す図Diagram showing measured voltage waveform 印加電圧波形を示す図Diagram showing applied voltage waveform 差分波形を示す図Diagram showing differential waveform 部分波形を示す図Diagram showing partial waveform 本発明の実施形態1に係るエラーレート推定装置が実行するエラーレート推定処理を示すフローチャートThe flowchart which shows the error rate estimation process which the error rate estimation apparatus which concerns on Embodiment 1 of this invention performs 表示画面を示す図Figure showing the display screen 本発明の実施形態2に係るエラーレート推定装置が実行するビット判定処理の説明図Explanatory drawing of the bit determination process which the error rate estimation apparatus which concerns on Embodiment 2 of this invention performs

本発明の実施形態を、図面を参照して説明する。   Embodiments of the present invention will be described with reference to the drawings.

(実施形態1)
まず、図1を参照して、本発明の実施形態1に係るエラーレート推定装置100が適用される通信システム1000について説明する。通信システム1000は、エラーレートの推定対象となる通信システムである。通信システム1000は、設備機器200と設備機器300とケーブル500とを備え、設備機器200と設備機器300とがケーブル500を介してベースバンド伝送により相互に通信する通信システムである。本実施形態では、通信システム1000は、室外機と室内機とが相互に通信しながら空調対象の空間の空調を実行する空調システムであるものとする。
(Embodiment 1)
First, a communication system 1000 to which the error rate estimation apparatus 100 according to Embodiment 1 of the present invention is applied will be described with reference to FIG. The communication system 1000 is a communication system for which an error rate is to be estimated. The communication system 1000 includes a facility device 200, a facility device 300, and a cable 500, and the facility device 200 and the facility device 300 communicate with each other by baseband transmission via the cable 500. In the present embodiment, the communication system 1000 is an air conditioning system that executes air conditioning of a space to be air conditioned while the outdoor unit and the indoor unit communicate with each other.

設備機器200は、ケーブル500を介して設備機器300と通信する機器である。本実施形態では、設備機器200は、室外機であるものとする。設備機器300は、ケーブル500を介して設備機器200と通信する機器である。本実施形態では、設備機器300は、室内機であるものとする。ケーブル500は、通信線501と電源線502と電源線503とを芯線として有する3芯ケーブルである。通信線501は、ベースバンド伝送における信号電圧が印加される電線である。電源線502は、交流電源400における電源電位に設定される電線である。電源線502は、第1の電源線に対応する。電源線503は、交流電源400における接地電位に設定される電線である。電源線503は、第2の電源線に対応する。   The facility device 200 is a device that communicates with the facility device 300 via the cable 500. In the present embodiment, it is assumed that the facility device 200 is an outdoor unit. The facility device 300 is a device that communicates with the facility device 200 via the cable 500. In the present embodiment, it is assumed that the facility device 300 is an indoor unit. The cable 500 is a three-core cable having a communication line 501, a power line 502, and a power line 503 as core lines. The communication line 501 is an electric wire to which a signal voltage in baseband transmission is applied. The power supply line 502 is an electric wire set at the power supply potential in the AC power supply 400. The power supply line 502 corresponds to the first power supply line. The power line 503 is an electric wire set to the ground potential in the AC power source 400. The power supply line 503 corresponds to the second power supply line.

設備機器200と設備機器300とは、通信線501と電源線502と電源線503とにより相互に接続される。設備機器200と設備機器300とは、電源線502と電源線503とを介して交流電源400から交流電力の供給を受ける。設備機器200と設備機器300とは、通信線501と電源線503とを用いてベースバンド伝送により相互に通信する。   The facility device 200 and the facility device 300 are connected to each other by a communication line 501, a power line 502, and a power line 503. The facility device 200 and the facility device 300 are supplied with AC power from the AC power source 400 via the power line 502 and the power line 503. The facility device 200 and the facility device 300 communicate with each other by baseband transmission using the communication line 501 and the power supply line 503.

交流電源400は、電源線502と電源線503とを介して、設備機器200と設備機器300とに交流電力を供給する。この交流電力における交流電圧の実効値は、例えば、100V又は200Vである。また、この交流電力の周波数は、例えば、50Hz又は60Hzである。交流電源400は、例えば、電力会社により提供される商用電源である。   The AC power source 400 supplies AC power to the facility device 200 and the facility device 300 via the power line 502 and the power line 503. The effective value of the AC voltage in this AC power is, for example, 100V or 200V. Moreover, the frequency of this alternating current power is 50 Hz or 60 Hz, for example. The AC power source 400 is a commercial power source provided by an electric power company, for example.

ここで、図2を参照して、設備機器200における通信機能に関わる構成について簡単に説明する。なお、設備機器300における通信機能に関わる構成は、基本的に、設備機器200における通信機能に関わる構成と同様であるため、説明を省略する。図2に示すように、設備機器200は、通信機能に関わる構成として、交流負荷201と、直流電源202と、通信モジュール203とを備える。   Here, with reference to FIG. 2, the structure regarding the communication function in the equipment 200 is demonstrated easily. The configuration related to the communication function in the facility device 300 is basically the same as the configuration related to the communication function in the facility device 200, and thus the description thereof is omitted. As illustrated in FIG. 2, the facility device 200 includes an AC load 201, a DC power source 202, and a communication module 203 as a configuration related to a communication function.

交流負荷201は、電源線502と電源線503とを介して供給される交流電力を動力源とする負荷である。交流負荷201は、例えば、冷媒を圧縮する圧縮機、又は、空気を送風する送風機である。直流電源202は、電源線502と電源線503とを介して供給される交流電力を直流電力に変換し、直流の電源電圧であるVccを生成する電源である。Vccは、例えば、24V、12V、又は、5Vである。直流電源202は、例えば、整流回路と平滑回路と変圧回路とを備える。   The AC load 201 is a load that uses AC power supplied via the power line 502 and the power line 503 as a power source. The AC load 201 is, for example, a compressor that compresses a refrigerant or a blower that blows air. The DC power supply 202 is a power supply that converts AC power supplied via the power supply line 502 and the power supply line 503 into DC power, and generates Vcc, which is a DC power supply voltage. Vcc is, for example, 24V, 12V, or 5V. The DC power source 202 includes, for example, a rectifier circuit, a smoothing circuit, and a transformer circuit.

通信モジュール203は、直流電源202により生成された直流の電源電圧を用いて、通信相手の通信モジュールと通信する。通信モジュール203は、送信回路204と受信回路205とを備える。送信回路204は、送信対象のフレームを構成するビットパターンに従って、通信線501と電源線503との間に印加する電圧を切り替えることにより、送信対象のフレームを送信する回路である。受信回路205は、通信線501と電源線503との間の電圧を測定することにより、受信対象のフレームを構成するビットパターンを特定し、受信対象のフレームを受信する回路である。   The communication module 203 communicates with the communication module of the communication partner using the DC power supply voltage generated by the DC power supply 202. The communication module 203 includes a transmission circuit 204 and a reception circuit 205. The transmission circuit 204 is a circuit that transmits a frame to be transmitted by switching a voltage applied between the communication line 501 and the power supply line 503 in accordance with a bit pattern constituting the frame to be transmitted. The reception circuit 205 is a circuit that specifies a bit pattern constituting a reception target frame by measuring a voltage between the communication line 501 and the power supply line 503 and receives the reception target frame.

本実施形態では、ベースバンド伝送における伝送路符号としてNRZ(Non Return to Zero)を用いるNRZ方式を採用するものとする。NRZ方式では、1ビット分の符号を表す期間(以下、適宜「1ビット期間」という。)は、通信線501と電源線503との間の電圧は、V1(V)又は0(V)に維持される。なお、本実施形態では、電源線503は接地電位に設定されるため、通信線501は、V1(V)の電位又は接地電位に設定される。また、本実施形態では、通信速度は、625bps(bit per second)であるものとする。   In the present embodiment, it is assumed that an NRZ method using NRZ (Non Return to Zero) as a transmission line code in baseband transmission is adopted. In the NRZ system, the voltage between the communication line 501 and the power supply line 503 is V1 (V) or 0 (V) during a period representing a code for 1 bit (hereinafter referred to as “1 bit period” as appropriate). Maintained. In this embodiment, since the power supply line 503 is set to the ground potential, the communication line 501 is set to the potential of V1 (V) or the ground potential. In the present embodiment, the communication speed is assumed to be 625 bps (bit per second).

次に、エラーレート推定装置100について説明する。まず、図3を参照して、エラーレート推定装置100の物理的な構成について説明する。エラーレート推定装置100は、物理的には、CPU(Central Processing Unit)11、ROM(Read Only Memory)12、RAM(Random Access Memory)13、フラッシュメモリ14、RTC(Real Time Clock)15、タッチスクリーン16、A/D(Analog/Digital)変換器17、通信インターフェース18を備える。エラーレート推定装置100が備える各構成要素は、バスを介して相互に接続される。   Next, the error rate estimation apparatus 100 will be described. First, the physical configuration of the error rate estimation apparatus 100 will be described with reference to FIG. The error rate estimation apparatus 100 physically includes a CPU (Central Processing Unit) 11, a ROM (Read Only Memory) 12, a RAM (Random Access Memory) 13, a flash memory 14, an RTC (Real Time Clock) 15, and a touch screen. 16, an A / D (Analog / Digital) converter 17, and a communication interface 18. The components included in the error rate estimation apparatus 100 are connected to each other via a bus.

CPU11は、エラーレート推定装置100の全体の動作を制御する。なお、CPU11は、ROM12に格納されているプログラムに従って動作し、RAM13をワークエリアとして使用する。ROM12には、エラーレート推定装置100の全体の動作を制御するためのプログラム及びデータが記憶される。RAM13は、CPU11のワークエリアとして機能する。つまり、CPU11は、RAM13にプログラム及びデータを一時的に書き込み、これらのプログラム及びデータを適宜参照する。   The CPU 11 controls the overall operation of the error rate estimation apparatus 100. The CPU 11 operates according to a program stored in the ROM 12 and uses the RAM 13 as a work area. The ROM 12 stores a program and data for controlling the overall operation of the error rate estimation apparatus 100. The RAM 13 functions as a work area for the CPU 11. That is, the CPU 11 temporarily writes programs and data in the RAM 13 and refers to these programs and data as appropriate.

フラッシュメモリ14は、各種の情報を記憶する不揮発性メモリである。RTC15は、計時用のデバイスである。RTC15は、例えば、電池を内蔵し、エラーレート推定装置100の電源がオフの間も計時を継続する。RTC15は、例えば、水晶発振子を備える発振回路を備える。   The flash memory 14 is a nonvolatile memory that stores various types of information. The RTC 15 is a time measuring device. The RTC 15 includes, for example, a battery, and keeps timing while the power of the error rate estimation apparatus 100 is off. The RTC 15 includes an oscillation circuit including a crystal oscillator, for example.

タッチスクリーン16は、ユーザによりなされたタッチ操作を検知し、検知の結果を示す信号をCPU11に供給する。また、タッチスクリーン16は、CPU11などから供給された画像信号に基づく画像を表示する。このように、タッチスクリーン16は、エラーレート推定装置100のユーザインターフェースとして機能する。   The touch screen 16 detects a touch operation performed by the user and supplies a signal indicating the detection result to the CPU 11. The touch screen 16 displays an image based on the image signal supplied from the CPU 11 or the like. As described above, the touch screen 16 functions as a user interface of the error rate estimation apparatus 100.

A/D変換器17は、アナログ信号をデジタル信号に変換する。通信インターフェース18は、エラーレート推定装置100を通信ネットワークに接続するためのインターフェースである。エラーレート推定装置100は、通信ネットワークを介して通信ネットワークに接続された各種の装置と通信することが可能である。通信インターフェース18は、例えば、NIC(Network Interface Card)などのLAN(Local Area Network)インターフェースを備える。   The A / D converter 17 converts an analog signal into a digital signal. The communication interface 18 is an interface for connecting the error rate estimation apparatus 100 to a communication network. The error rate estimation device 100 can communicate with various devices connected to the communication network via the communication network. The communication interface 18 includes a LAN (Local Area Network) interface such as a NIC (Network Interface Card).

次に、図1を参照して、エラーレート推定装置100の機能について説明する。エラーレート推定装置100は、通信線501と電源線502と電源線503とにより相互に接続された設備機器200及び設備機器300による通信線501と電源線503とを用いたベースバンド伝送におけるエラーレートを推定する。エラーレート推定装置100は、通信線501と電源線503との間の電圧の波形に基づいて、ビットエラーレートを推定し、更に、ビットエラーレートに基づいて、フレームエラーレートを推定する。ビットエラーレートは、1ビットの符号が誤って伝送される確率である。フレームエラーレートは、1つのフレームが備える複数ビットの符号のうち少なくとも1つの符号が誤って伝送される確率である。以下、適宜、ビットエラーレートとフレームエラーレートとを総称する場合、単に、エラーレートという。   Next, the function of the error rate estimation apparatus 100 will be described with reference to FIG. The error rate estimation apparatus 100 includes an error rate in baseband transmission using the communication line 501 and the power line 503 by the equipment 200 and the equipment 300 connected to each other by the communication line 501, the power line 502, and the power line 503. Is estimated. The error rate estimation apparatus 100 estimates the bit error rate based on the waveform of the voltage between the communication line 501 and the power supply line 503, and further estimates the frame error rate based on the bit error rate. The bit error rate is the probability that a 1-bit code is transmitted in error. The frame error rate is a probability that at least one code among a plurality of bits included in one frame is erroneously transmitted. Hereinafter, when the bit error rate and the frame error rate are collectively referred to as appropriate, they are simply referred to as an error rate.

通信システム1000では、通信線501と電源線502と電源線503とが1つのケーブル500にまとめられ、交流電力の供給に用いられる電源線502及び電源線503のうち電源線503が通信線501とともに通信に用いられる。このため、通信システム1000では、電力供給と通信とに用いられる電線の総数が少なく、簡単な構成で電力供給と通信とが実現される。   In the communication system 1000, the communication line 501, the power supply line 502, and the power supply line 503 are combined into one cable 500, and the power supply line 503 is used together with the communication line 501 among the power supply line 502 and the power supply line 503 used for supplying AC power. Used for communication. For this reason, in the communication system 1000, the total number of electric wires used for power supply and communication is small, and power supply and communication can be realized with a simple configuration.

しかしながら、通信システム1000では、通信線501と電源線502と電源線503との距離が非常に近い。このため、例えば、電源線502と電源線503との間に印加された交流電圧により、電源線502から通信線501に誘導ノイズが誘導される可能性が高い。この誘導ノイズの影響により、通信線501の電位が変動し、その結果、エラーレートが上昇する可能性がある。一方、エラーレートが高すぎる場合、何らかの対策を講じることが望ましい。そこで、エラーレート推定装置100は、エラーレートを推定し、何らかの対策を講じるべきか否かを判断する材料として、エラーレートを示す情報を表示する。   However, in the communication system 1000, the communication lines 501, the power lines 502, and the power lines 503 are very close to each other. For this reason, for example, there is a high possibility that induced noise is induced from the power supply line 502 to the communication line 501 by an AC voltage applied between the power supply line 502 and the power supply line 503. Due to the influence of this induction noise, the potential of the communication line 501 fluctuates, and as a result, the error rate may increase. On the other hand, if the error rate is too high, it is desirable to take some measures. Therefore, the error rate estimation apparatus 100 displays information indicating the error rate as a material for estimating the error rate and determining whether or not some measure should be taken.

図1に示すように、エラーレート推定装置100は、機能的には、波形測定部101と、ノイズ測定部103とエラーレート推定部104とを備える制御部102と、記憶部105と、操作受付部106と、表示部107と、通信部108と、を備える。波形測定部101は、例えば、波形測定手段に対応する。ノイズ測定部103は、例えば、ノイズ測定手段に対応する。エラーレート推定部104は、例えば、エラーレート推定手段に対応する。   As shown in FIG. 1, the error rate estimation apparatus 100 functionally includes a waveform measurement unit 101, a control unit 102 including a noise measurement unit 103 and an error rate estimation unit 104, a storage unit 105, and an operation reception. Unit 106, display unit 107, and communication unit 108. The waveform measuring unit 101 corresponds to, for example, a waveform measuring unit. The noise measuring unit 103 corresponds to, for example, a noise measuring unit. The error rate estimation unit 104 corresponds to, for example, error rate estimation means.

波形測定部101は、通信線501と電源線503との間の電圧の波形を測定する。波形測定部101は、例えば、通信線501と電源線503とに接続されたプローブから供給される電圧信号を予め定められたサンプリング周期でサンプリングすることにより、上記電圧の波形を測定する。この電圧の波形を、以下、適宜、「測定電圧波形」という。測定電圧波形を示す情報は、波形測定部101から制御部102に供給され、制御部102により記憶部105に保存される。波形測定部101の機能は、例えば、A/D変換器17の機能により実現される。   The waveform measurement unit 101 measures the voltage waveform between the communication line 501 and the power supply line 503. The waveform measurement unit 101 measures the waveform of the voltage by, for example, sampling a voltage signal supplied from a probe connected to the communication line 501 and the power supply line 503 at a predetermined sampling period. This voltage waveform is hereinafter referred to as “measurement voltage waveform” as appropriate. Information indicating the measurement voltage waveform is supplied from the waveform measurement unit 101 to the control unit 102 and is stored in the storage unit 105 by the control unit 102. The function of the waveform measuring unit 101 is realized by the function of the A / D converter 17, for example.

制御部102は、エラーレート推定装置100の全体を制御する。また、制御部102は、エラーレート推定処理における演算量の多い処理を実行する。制御部102の機能は、例えば、CPU11とROM12とRAM13とが協働することにより実現される。   The control unit 102 controls the entire error rate estimation apparatus 100. In addition, the control unit 102 executes a process with a large amount of calculation in the error rate estimation process. The function of the control part 102 is implement | achieved, for example, when CPU11, ROM12, and RAM13 cooperate.

ノイズ測定部103は、測定電圧波形から、ノイズ幅とノイズ周期とを測定する。このノイズ幅は、電源線502から通信線501に誘導された誘導ノイズの幅である。このノイズ周期は、この誘導ノイズが誘導された周期である。なお、電源線502と電源線503とに接続される交流電源400が商用電源である場合、商用電源の周期に対応する周期で、誘導ノイズが発生すると考えられる。典型的には、交流電圧における正のピークと負のピークとにおいて、誘導ノイズが発生すると考えられる。この場合、ノイズ周期は、交流電源400の周期の半分の値となる。   The noise measurement unit 103 measures a noise width and a noise period from the measurement voltage waveform. This noise width is the width of the induced noise induced from the power supply line 502 to the communication line 501. This noise cycle is a cycle in which this induced noise is induced. In addition, when the AC power supply 400 connected to the power supply line 502 and the power supply line 503 is a commercial power supply, it is considered that inductive noise is generated at a cycle corresponding to the cycle of the commercial power supply. Typically, inductive noise is considered to occur at the positive peak and the negative peak in the AC voltage. In this case, the noise period is half the period of the AC power supply 400.

ただし、通信システム1000が設置された環境、通信モジュール203の種類、ケーブル500の種類、及び、ケーブル500の長さなどの条件によっては、交流電圧における正のピークと負のピークとのうちの一方のピークのみで誘導ノイズが発生したり、1つのピークに対して2つ以上の誘導ノイズが発生したり、交流電源400の周期の整数倍の周期で誘導ノイズが発生したりする可能性も考えられる。そこで、エラーレート推定装置100が、交流電源400の周期を特定可能な場合であっても、上記条件に応じたノイズ周期を測定することが望ましい。   However, depending on the environment in which the communication system 1000 is installed, the type of the communication module 203, the type of the cable 500, the length of the cable 500, etc., one of the positive peak and the negative peak in the AC voltage There is also a possibility that inductive noise is generated only at the peak, two or more inductive noises are generated for one peak, or inductive noise is generated at a cycle that is an integral multiple of the cycle of the AC power supply 400. It is done. Therefore, even when the error rate estimation apparatus 100 can specify the period of the AC power supply 400, it is desirable to measure the noise period according to the above condition.

また、ノイズ幅は、通信システム1000が設置された環境、通信モジュール203の種類、ケーブル500の種類、及び、ケーブル500の長さなどの条件に依存すると考えられる。そこで、エラーレート推定装置100は、上記条件に応じたノイズ幅を測定する。一方、上記条件が変わらなければ、ノイズ周期とノイズ幅とが変わらない可能性が高い。このため、測定されたノイズ周期と測定されたノイズ幅とに基づいて推定されたエラーレートは、上記条件が変わらなければ有効であると考えられる。   Further, the noise width is considered to depend on conditions such as the environment in which the communication system 1000 is installed, the type of the communication module 203, the type of the cable 500, and the length of the cable 500. Therefore, the error rate estimation apparatus 100 measures the noise width according to the above conditions. On the other hand, if the above conditions do not change, there is a high possibility that the noise period and noise width will not change. For this reason, the error rate estimated based on the measured noise period and the measured noise width is considered to be effective if the above conditions do not change.

なお、ノイズ周期にばらつきがある場合、例えば、測定された複数のノイズ周期の平均値を採用することができる。また、ノイズ幅にばらつきがある場合、例えば、測定された複数のノイズ幅の平均値を採用することができる。ノイズ測定部103の機能は、例えば、CPU11とROM12とRAM13とが協働することにより実現される。   In addition, when there exists dispersion | variation in a noise period, the average value of the measured several noise period is employable, for example. Further, when the noise width varies, for example, an average value of a plurality of measured noise widths can be employed. The function of the noise measuring unit 103 is realized by, for example, the cooperation of the CPU 11, the ROM 12, and the RAM 13.

エラーレート推定部104は、ノイズ測定部103により推定されたノイズ幅とノイズ周期とに基づいて、エラーレートを推定する。なお、基本的に、ノイズ周期が短いほどエラーレートが高くなり、ノイズ幅が広いほどエラーレートが高くなると考えられる。また、基本的に、ノイズ幅は、誘導ノイズ全体のうち、ビット判定に影響を及ぼす程度の振幅を有する部分の幅である。エラーレート推定部104の機能は、例えば、CPU11とROM12とRAM13とが協働することにより実現される。   The error rate estimation unit 104 estimates the error rate based on the noise width and noise period estimated by the noise measurement unit 103. Basically, the shorter the noise period, the higher the error rate, and the wider the noise width, the higher the error rate. Basically, the noise width is the width of a portion of the entire induced noise having an amplitude that affects the bit determination. The function of the error rate estimation unit 104 is realized by the cooperation of the CPU 11, the ROM 12, and the RAM 13, for example.

記憶部105は、エラーレート推定処理に関する各種の情報を記憶する。例えば、記憶部105は、通信システム1000において採用されているビット判定方法を示す情報、通信システム1000により送受信されるフレームのビットパターン及び送信タイミングを示す情報、通信速度を示す情報、及び、エラーレートを示す情報を記憶する。記憶部105の機能は、例えば、フラッシュメモリ14の機能により実現される。   The storage unit 105 stores various types of information related to error rate estimation processing. For example, the storage unit 105 includes information indicating a bit determination method employed in the communication system 1000, information indicating a bit pattern and transmission timing of a frame transmitted and received by the communication system 1000, information indicating a communication speed, and an error rate. Is stored. The function of the storage unit 105 is realized by the function of the flash memory 14, for example.

操作受付部106は、エラーレート推定処理に関する各種の操作をユーザから受け付ける。例えば、操作受付部106は、エラーレート推定処理の開始を指示する操作、通信システム1000において採用されているビット判定方法を指定する操作、通信システム1000により送受信されるフレームのビットパターン及び送信タイミングを指定する操作、通信速度を指定する操作、及び、エラーレートを示す情報の表示を指示する操作を、ユーザから受け付ける。操作受付部106の機能は、例えば、タッチスクリーン16の機能により実現される。   The operation reception unit 106 receives various operations related to the error rate estimation process from the user. For example, the operation reception unit 106 specifies an operation for instructing the start of the error rate estimation process, an operation for designating a bit determination method adopted in the communication system 1000, a bit pattern and a transmission timing of a frame transmitted and received by the communication system 1000. An operation to specify, an operation to specify a communication speed, and an operation to instruct display of information indicating an error rate are received from the user. The function of the operation reception part 106 is implement | achieved by the function of the touch screen 16, for example.

表示部107は、エラーレート推定処理に関する各種の情報を表示する。例えば、表示部107は、エラーレート推定部104により推定されたエラーレートを示す情報を表示する。また、表示部107は、操作受付部106により各種の操作を受け付けるための画面を表示する。表示部107の機能は、例えば、CPU11とタッチスクリーン16とが協働することにより実現される。   The display unit 107 displays various information related to the error rate estimation process. For example, the display unit 107 displays information indicating the error rate estimated by the error rate estimation unit 104. The display unit 107 displays a screen for accepting various operations by the operation accepting unit 106. The function of the display unit 107 is realized by, for example, the cooperation of the CPU 11 and the touch screen 16.

通信部108は、エラーレート推定処理に関する各種の情報を、通信ネットワークに接続された各種の装置との間で、送受信する。例えば、通信部108は、ビット判定方法を示す情報、送受信されるフレームのビットパターン及び送信タイミングを示す情報、及び、通信速度を示す情報を、設備機器200、設備機器300、又は、設備機器200と設備機器300とを制御する制御装置から受信する。また、例えば、通信部108は、エラーレートを示す情報を、通信ネットワークに接続された表示装置に送信する。通信部108の機能は、例えば、CPU11と通信インターフェース18とが協働することにより実現される。   The communication unit 108 transmits and receives various types of information related to error rate estimation processing to and from various types of devices connected to the communication network. For example, the communication unit 108 transmits the information indicating the bit determination method, the information indicating the bit pattern and transmission timing of the transmitted / received frame, and the information indicating the communication speed to the facility device 200, the facility device 300, or the facility device 200. And the control device that controls the facility equipment 300. For example, the communication unit 108 transmits information indicating an error rate to a display device connected to the communication network. The function of the communication unit 108 is realized by, for example, the cooperation of the CPU 11 and the communication interface 18.

ここで、エラーレート推定部104は、ノイズ幅と、ノイズ周期と、ベースバンド伝送において採用されるビット判定方法と、に基づいて、ベースバンド伝送におけるビットエラーレートを推定する。また、エラーレート推定部104は、ビットエラーレートと、フレーム長と、に基づいて、フレームエラーレートを推定する。フレーム長は、1フレームに含まれるビット数である。例えば、エラーレート推定部104は、以下に示す式(1)に基づいて、フレームエラーレートを算出する。なお、FERはフレームエラーレートを表し、BERはビットエラーレートを表し、Nはフレーム長を表す。
FER=1−(1−BER)^N・・・(1)
Here, the error rate estimation unit 104 estimates the bit error rate in the baseband transmission based on the noise width, the noise period, and the bit determination method employed in the baseband transmission. Further, the error rate estimation unit 104 estimates the frame error rate based on the bit error rate and the frame length. The frame length is the number of bits included in one frame. For example, the error rate estimation unit 104 calculates a frame error rate based on the following equation (1). Note that FER represents a frame error rate, BER represents a bit error rate, and N represents a frame length.
FER = 1- (1-BER) ^ N (1)

表示部107は、ビットエラーレートとフレームエラーレートとのうち少なくとも一方のエラーレートを示す情報を表示する。つまり、表示部107は、ビットエラーレートのみを示す情報を表示してもよいし、フレームエラーレートのみを示す情報を表示してもよいし、ビットエラーレートとフレームエラーレートとの双方を示す情報を表示してもよい。また、表示部107は、フレーム長毎にフレームエラーレートを示す情報を表示してもよい。   The display unit 107 displays information indicating at least one of the bit error rate and the frame error rate. That is, the display unit 107 may display information indicating only the bit error rate, display information indicating only the frame error rate, or information indicating both the bit error rate and the frame error rate. May be displayed. The display unit 107 may display information indicating the frame error rate for each frame length.

ここで、設備機器200と設備機器300とのうち送信側の設備機器は、第1の電圧と第1の電圧よりも低い電圧である第2の電圧とのうちいずれか一方の電圧を、通信線501と電源線503との間に印加する。第1の電圧は、例えば、5Vである。第2の電圧は、例えば、0Vである。設備機器200と設備機器300とのうち受信側の設備機器は、通信線501と電源線503との間の電圧と、閾値電圧との比較結果からビット判定する。閾値電圧は、第1の電圧と第2の電圧との中間の電圧である。閾値電圧は、例えば、2.5Vである。例えば、受信側の設備機器は、通信線501と電源線503との間の電圧が閾値電圧を超える場合、ビットが‘1’であると判定し、通信線501と電源線503との間の電圧が閾値電圧を超えない場合、ビットが‘0’であると判定する。   Here, the transmission-side facility device among the facility device 200 and the facility device 300 communicates either one of the first voltage and the second voltage that is lower than the first voltage. The voltage is applied between the line 501 and the power supply line 503. The first voltage is, for example, 5V. The second voltage is, for example, 0V. Of the equipment 200 and equipment 300, the equipment on the receiving side makes a bit determination from the comparison result between the voltage between the communication line 501 and the power line 503 and the threshold voltage. The threshold voltage is an intermediate voltage between the first voltage and the second voltage. The threshold voltage is, for example, 2.5V. For example, when the voltage between the communication line 501 and the power supply line 503 exceeds the threshold voltage, the receiving-side equipment determines that the bit is “1”, and between the communication line 501 and the power supply line 503. If the voltage does not exceed the threshold voltage, it is determined that the bit is “0”.

ノイズ測定部103は、差分波形において、マージン電圧を超える振幅を有する期間をノイズ期間に設定する。そして、ノイズ測定部103は、このノイズ期間の長さをノイズ幅として測定し、このノイズ期間の周期をノイズ周期として測定する。差分波形は、測定電圧波形と印加電圧波形との差分の波形である。印加電圧波形は、送信側の設備機器により通信線501と電源線503との間に印加された電圧の波形である。マージン電圧は、第1の電圧と閾値電圧との差分の電圧であり、第2の電圧と閾値電圧との差分の電圧でもある。例えば、第1の電圧が5Vであり、第2の電圧が0Vであり、閾値電圧が2.5Vである場合、マージン電圧は2.5Vである。   The noise measurement unit 103 sets a period having an amplitude exceeding the margin voltage in the difference waveform as a noise period. The noise measuring unit 103 measures the length of the noise period as the noise width, and measures the period of the noise period as the noise period. The difference waveform is a difference waveform between the measurement voltage waveform and the applied voltage waveform. The applied voltage waveform is a waveform of a voltage applied between the communication line 501 and the power supply line 503 by the transmission side equipment. The margin voltage is a difference voltage between the first voltage and the threshold voltage, and is also a difference voltage between the second voltage and the threshold voltage. For example, when the first voltage is 5V, the second voltage is 0V, and the threshold voltage is 2.5V, the margin voltage is 2.5V.

図4と図5と図6とを参照して、測定電圧波形と印加電圧波形と差分波形とについて説明する。まず、図5に示すように、印加電圧波形は、送信するビットパターンに従って1ビット期間毎に第1の電圧又は第2の電圧を有する波形である。Tbitは、1ビット期間を表す。Vthは、閾値電圧を表す。V1は、第1の電圧である5Vを表す。0Vは、第2の電圧を表す。図5には、印加電圧波形が、‘0’、‘1’、‘0’、‘1’、‘1’、‘0’、‘1’という7ビットのビットパターン通りに電圧が印加された様子が示されている。なお、図5において、下向きの矢印は、受信側の設備機器においてビットレベルを判定する位置(以下、適宜「判定位置」という。)を示している。本実施形態では、図5に示すように、1ビット当たり1回だけビットレベルを判定する例について説明する。なお、判定位置は、1ビット期間における中心であるものとする。受信側の設備機器は、例えば、フレームの最初のビットであるスタートビットの検出位置から、判定位置を特定することができる。   The measurement voltage waveform, the applied voltage waveform, and the difference waveform will be described with reference to FIGS. 4, 5, and 6. First, as shown in FIG. 5, the applied voltage waveform is a waveform having a first voltage or a second voltage for each bit period in accordance with the bit pattern to be transmitted. Tbit represents one bit period. Vth represents a threshold voltage. V1 represents the first voltage of 5V. 0V represents the second voltage. In FIG. 5, the applied voltage waveform is applied in accordance with a 7-bit bit pattern of “0”, “1”, “0”, “1”, “1”, “0”, “1”. The situation is shown. In FIG. 5, a downward arrow indicates a position (hereinafter referred to as “determination position” as appropriate) for determining the bit level in the receiving-side equipment. In the present embodiment, as shown in FIG. 5, an example in which the bit level is determined only once per bit will be described. Note that the determination position is assumed to be the center in one bit period. For example, the receiving-side equipment can specify the determination position from the detection position of the start bit that is the first bit of the frame.

なお、エラーレート推定装置100は、送信側の設備機器が送信するフレームのビットパターンを特定することができれば、印加電圧波形を特定することができる。例えば、記憶部105にこのビットパターンを示す情報が記憶されている場合、エラーレート推定装置100は、このビットパターンを示す情報に基づいて、印加電圧波形を特定することができる。或いは、エラーレート推定装置100は、測定電圧波形から印加電圧波形を推定してもよい。つまり、誘導ノイズの波形は、基本的に、正方向又は負の方向に山なりの形状であり、印加電圧波形のように矩形状の波形ではなく、ある程度推定可能な形状であると推定されるためである。   In addition, if the error rate estimation apparatus 100 can identify the bit pattern of the frame transmitted by the transmission-side facility device, it can identify the applied voltage waveform. For example, when information indicating the bit pattern is stored in the storage unit 105, the error rate estimation apparatus 100 can specify the applied voltage waveform based on the information indicating the bit pattern. Alternatively, the error rate estimation apparatus 100 may estimate the applied voltage waveform from the measured voltage waveform. That is, the waveform of the induced noise is basically a mountain shape in the positive direction or the negative direction, and is not a rectangular waveform like the applied voltage waveform, but is estimated to have a shape that can be estimated to some extent. Because.

また、エラーレート推定装置100は、アイドル状態を検出し、アイドル状態において測定電圧波形を取得してもよい。この場合、印加電圧波形は、0Vの電圧が継続した電圧波形となる。なお、アイドル状態は、設備機器200及び設備機器300のいずれもフレームを送信していない状態であり、設備機器200及び設備機器300により通信線501と電源線503との間に電圧が印加されていない状態である。   Further, the error rate estimation apparatus 100 may detect an idle state and acquire a measured voltage waveform in the idle state. In this case, the applied voltage waveform is a voltage waveform in which a voltage of 0 V is continued. The idle state is a state in which neither the equipment device 200 nor the equipment device 300 transmits a frame, and a voltage is applied between the communication line 501 and the power supply line 503 by the equipment device 200 and the equipment device 300. There is no state.

図4に示すように、測定電圧波形は、印加電圧波形に、誘導ノイズの電圧の波形であるノイズ波形を加算した波形である。本実施形態では、2つの電圧波形の時間軸を合わせて各電圧波形に含まれる電圧を加算して1つの電圧波形を得ることを、2つの電圧波形を加算するという。また、2つの電圧波形の時間軸を合わせて各電圧波形に含まれる電圧を減算して1つの電圧波形を得ることを、2つの電圧波形の差分をとるという。   As shown in FIG. 4, the measured voltage waveform is a waveform obtained by adding a noise waveform that is a voltage waveform of induced noise to the applied voltage waveform. In the present embodiment, obtaining one voltage waveform by adding the voltages included in each voltage waveform by aligning the time axes of the two voltage waveforms is referred to as adding two voltage waveforms. Also, obtaining one voltage waveform by subtracting the voltage contained in each voltage waveform with the time axes of the two voltage waveforms aligned is referred to as taking the difference between the two voltage waveforms.

図4に、Bit3と表記された1ビット期間において正の誘導ノイズが誘導され、Bit6と表記された1ビット期間において負の誘導ノイズが誘導された例を示す。ここで、Bit3と表記された1ビット期間では、送信側の設備機器により通信線501と電源線503との間に印加された電圧は0Vである。また、Bit3と表記された1ビット期間における判定位置における正の誘導ノイズの振幅が、マージン電圧であるVmよりも大きいV2である。この場合、Bit3と表記された1ビット期間における判定位置における測定電圧波形上の電圧は、閾値電圧であるVthよりも大きいV2となる。従って、受信側の設備機器は、Bit3と表記された1ビット期間におけるビット判定において、符号が‘1’であると誤判定する。   FIG. 4 shows an example in which positive induced noise is induced in a 1-bit period expressed as Bit3 and negative induced noise is induced in a 1-bit period expressed as Bit6. Here, in the 1-bit period expressed as Bit3, the voltage applied between the communication line 501 and the power supply line 503 by the transmission side equipment is 0V. Further, the amplitude of the positive induction noise at the determination position in the 1-bit period expressed as Bit3 is V2 which is larger than the margin voltage Vm. In this case, the voltage on the measurement voltage waveform at the determination position in the 1-bit period expressed as Bit3 is V2 that is larger than the threshold voltage Vth. Therefore, the receiving-side facility device erroneously determines that the code is “1” in the bit determination in the 1-bit period expressed as Bit3.

一方、Bit6と表記された1ビット期間では、送信側の設備機器により通信線501と電源線503との間に印加された電圧は0Vである。また、Bit6と表記された1ビット期間における判定位置における負の誘導ノイズの振幅が、マージン電圧であるVmよりも大きいV3である。この場合、Bit6と表記された1ビット期間における判定位置における測定電圧波形上の電圧は、−Vthよりも小さい−V3となる。しかしながら、−V3がVthよりも小さい電圧であることにかわりはないため、受信側の設備機器は、Bit6と表記された1ビット期間におけるビット判定において、符号が‘0’であると正しく判定する。   On the other hand, in the 1-bit period expressed as Bit6, the voltage applied between the communication line 501 and the power supply line 503 by the transmission side equipment is 0V. The amplitude of the negative induced noise at the determination position in the 1-bit period expressed as Bit6 is V3 that is larger than the margin voltage Vm. In this case, the voltage on the measurement voltage waveform at the determination position in the 1-bit period expressed as Bit6 is −V3, which is smaller than −Vth. However, since -V3 is not a voltage smaller than Vth, the receiving-side equipment correctly determines that the sign is “0” in the bit determination in the 1-bit period expressed as Bit6. .

このように、判定位置における誘導ノイズの振幅がマージン電圧よりも大きい場合、誤判定されるか否かは、符号の値と誘導ノイズの正負との関係による。具体的には、符号が‘1’で誘導ノイズが正である場合、及び、符号が‘0’で誘導ノイズが負である場合、誤判定されない。一方、符号が‘1’で誘導ノイズが負である場合、及び、符号が‘0’で誘導ノイズが正である場合、誤判定される。本実施形態では、正の誘導ノイズが発生する確率と負の誘導ノイズが発生する確率とが同じであり、符号が‘1’である確率と符号が‘0’である確率とが同じであるものとみなし、判定位置における誘導ノイズの振幅がマージン電圧よりも大きい場合、50%の確率で誤判定されるものとみなす。一方、判定位置における誘導ノイズの振幅がマージン電圧よりも小さい場合、誤判定されない。   As described above, when the amplitude of the induced noise at the determination position is larger than the margin voltage, whether or not an erroneous determination is made depends on the relationship between the sign value and the sign of the induced noise. Specifically, when the sign is ‘1’ and the induced noise is positive, and when the sign is ‘0’ and the induced noise is negative, no erroneous determination is made. On the other hand, when the sign is ‘1’ and the induced noise is negative, and when the sign is ‘0’ and the induced noise is positive, an erroneous determination is made. In the present embodiment, the probability that a positive induced noise occurs is the same as the probability that a negative induced noise occurs, and the probability that the sign is “1” and the probability that the sign is “0” are the same. If the amplitude of the induced noise at the determination position is larger than the margin voltage, it is determined that the determination is erroneous with a probability of 50%. On the other hand, when the amplitude of the induced noise at the determination position is smaller than the margin voltage, no erroneous determination is made.

図6に示すように、差分波形は、測定電圧波形と印加電圧波形との差分の波形であり、誘導ノイズの電圧の波形である。差分波形において、マージン電圧であるVmを超える振幅を有する期間であるPn1及びPn2がノイズ期間である。Pn1は、t1からt2までの期間である。Pn2は、t3からt4までの期間である。そして、Pn1及びPn2の長さがノイズ幅として求められる。なお、Pn1の長さとPn2の長さとが異なる場合、Pn1の長さとPn2の長さとの平均値がノイズ幅として求められる。また、Pn1の中心からPn2の中心までの長さであるTnがノイズ周期として求められる。なお、3つ以上のノイズ期間が検出された場合、隣接するノイズ期間の中心間の長さの平均値をノイズ周期として採用することができる。   As shown in FIG. 6, the difference waveform is a difference waveform between the measurement voltage waveform and the applied voltage waveform, and is a voltage waveform of induced noise. In the differential waveform, Pn1 and Pn2 which are periods having an amplitude exceeding the margin voltage Vm are noise periods. Pn1 is a period from t1 to t2. Pn2 is a period from t3 to t4. And the length of Pn1 and Pn2 is calculated | required as a noise width. When the length of Pn1 and the length of Pn2 are different, the average value of the length of Pn1 and the length of Pn2 is obtained as the noise width. Also, Tn, which is the length from the center of Pn1 to the center of Pn2, is obtained as the noise period. When three or more noise periods are detected, the average value of the lengths between the centers of adjacent noise periods can be adopted as the noise period.

ここで、上述したように、受信側の設備機器は、通信線501と電源線503との間の電圧と閾値電圧とを1つのビットに対して1回比較し、1回の比較結果からビット判定する。エラーレート推定部104は、部分波形の先頭から部分波形の末尾に至るまで、判定位置を予め定められたシフト量だけシフトさせながら、判定位置がノイズ期間と重なるか否かを判定したときに、判定位置とノイズ期間とが重なると判定される割合の半分の割合を、ビットエラーレートとして推定する。部分波形は、差分波形のうちノイズ周期分の波形である。   Here, as described above, the receiving-side equipment compares the voltage between the communication line 501 and the power supply line 503 and the threshold voltage once for one bit, and determines the bit from the result of one comparison. judge. When the error rate estimation unit 104 determines whether the determination position overlaps the noise period while shifting the determination position by a predetermined shift amount from the beginning of the partial waveform to the end of the partial waveform, A rate that is half of the rate at which the determination position and the noise period are determined to overlap is estimated as the bit error rate. The partial waveform is a waveform corresponding to the noise period in the differential waveform.

図7に部分波形を示す。ここでは、差分波形のうちt1からt3までの期間の波形を部分波形として採用する。ただし、部分波形は、差分波形から抽出されるノイズ周期分の波形であればよい。例えば、部分波形は、差分波形のうちt2からt4までの期間の波形でもよい。図7に示すように、部分波形には1つのノイズ期間が含まれる。そして、判定位置がノイズ期間と重なる場合、50%の確率で誤判定される。一方、判定位置がノイズ期間と重ならない場合、誤判定されない。   FIG. 7 shows a partial waveform. Here, the waveform of the period from t1 to t3 among the differential waveforms is adopted as the partial waveform. However, the partial waveform may be a waveform corresponding to the noise period extracted from the differential waveform. For example, the partial waveform may be a waveform in a period from t2 to t4 in the differential waveform. As shown in FIG. 7, the partial waveform includes one noise period. If the determination position overlaps with the noise period, an erroneous determination is made with a probability of 50%. On the other hand, when the determination position does not overlap with the noise period, no erroneous determination is made.

なお、差分波形は、部分波形の繰り返しであることが予想される。従って、1つの部分波形において、判定位置をシフトしながら判定位置とノイズ期間とが重なるか否かを判定することにより、ビットエラーレートを見積もることが可能である。例えば、シフト量をノイズ周期の1/1000にした場合、1000個の判定位置において判定位置とノイズ期間とが重なるか否かを判定し、1000回分の判定結果が得られる。ここで、例えば、1000回の判定のうち4回だけ、判定位置とノイズ期間とが重なると判定されるものとする。この場合、4個の判定位置のうち50%の判定位置、つまり、2個の判定位置において、誤判定されると推定される。従って、この場合、ビットエラーレートは、0.002と推定される。   Note that the difference waveform is expected to be a repetition of a partial waveform. Accordingly, it is possible to estimate the bit error rate by determining whether or not the determination position and the noise period overlap while shifting the determination position in one partial waveform. For example, when the shift amount is 1/1000 of the noise period, it is determined whether or not the determination position and the noise period overlap at 1000 determination positions, and 1000 determination results are obtained. Here, for example, it is assumed that it is determined that the determination position and the noise period overlap only 4 times out of 1000 determinations. In this case, it is estimated that an erroneous determination is made at 50% of the four determination positions, that is, at the two determination positions. Therefore, in this case, the bit error rate is estimated to be 0.002.

次に、図8に示すフローチャートを参照して、エラーレート推定装置100が実行するエラーレート推定処理について説明する。エラーレート推定処理は、エラーレート推定装置100の電源が投入されると開始される。   Next, an error rate estimation process executed by the error rate estimation apparatus 100 will be described with reference to the flowchart shown in FIG. The error rate estimation process is started when the error rate estimation apparatus 100 is turned on.

まず、エラーレート推定装置100は、通信関連情報を取得する(ステップS101)。例えば、エラーレート推定装置100は、操作受付部106を介して、ユーザから通信関連情報を取得する。あるいは、エラーレート推定装置100は、通信部108を介して、通信ネットワークに接続された各種の装置から通信関連情報を取得する。通信関連情報は、例えば、設備機器200又は設備機器300が送信するフレームのビットパターン及び送信タイミングを示す情報、通信速度を示す情報、又は、ビット判定方法を示す情報である。ビット判定方法は、例えば、1つのビットに対して設けられる判定位置の個数である。ななお、判定位置の個数が複数である場合、例えば、多数決判定により、ビットの符号が判定される。   First, the error rate estimation apparatus 100 acquires communication related information (step S101). For example, the error rate estimation apparatus 100 acquires communication related information from the user via the operation reception unit 106. Alternatively, the error rate estimation device 100 acquires communication related information from various devices connected to the communication network via the communication unit 108. The communication related information is, for example, information indicating a bit pattern and transmission timing of a frame transmitted by the facility device 200 or the facility device 300, information indicating a communication speed, or information indicating a bit determination method. The bit determination method is, for example, the number of determination positions provided for one bit. If there are a plurality of determination positions, the sign of the bit is determined by, for example, majority determination.

エラーレート推定装置100は、ステップS101の処理を完了すると、電圧波形を測定する(ステップS102)。例えば、エラーレート推定装置100は、波形測定部101を制御して、電圧波形を測定する。エラーレート推定装置100は、ステップS102の処理を完了すると、電圧波形を測定した期間がアイドル状態であるか否かを判別する(ステップS103)。エラーレート推定装置100は、測定電圧波形に基づいて、アイドル状態であるか否かを判別することができる。   When the error rate estimation apparatus 100 completes the process of step S101, the error rate estimation apparatus 100 measures the voltage waveform (step S102). For example, the error rate estimation apparatus 100 controls the waveform measurement unit 101 to measure a voltage waveform. When the error rate estimation apparatus 100 completes the process of step S102, the error rate estimation apparatus 100 determines whether or not the period during which the voltage waveform is measured is in an idle state (step S103). The error rate estimation apparatus 100 can determine whether or not the idle state is based on the measured voltage waveform.

エラーレート推定装置100は、アイドル状態であると判別すると(ステップS103:YES)、アイドル状態における印加電圧波形を特定する(ステップS104)。この印加電圧波形は、0Vの電圧が継続した電圧波形である。エラーレート推定装置100は、アイドル状態でないと判別すると(ステップS103:NO)、ビットパターンを特定する(ステップS105)。なお、印加電圧波形は、基本的に、矩形波の組み合わせであり、誘導ノイズの電圧波形は、基本的に、矩形ではない。従って、エラーレート推定装置100は、測定電圧波形から、印加電圧波形と誘導ノイズの電圧波形とを分離することは可能である。なお、誘導ノイズの電圧波形は、差分波形である。   When it is determined that the error rate estimation apparatus 100 is in the idle state (step S103: YES), the applied voltage waveform in the idle state is specified (step S104). This applied voltage waveform is a voltage waveform in which a voltage of 0 V continues. If it is determined that the error rate estimation apparatus 100 is not in the idle state (step S103: NO), the bit rate is specified (step S105). The applied voltage waveform is basically a combination of rectangular waves, and the voltage waveform of induced noise is basically not rectangular. Therefore, the error rate estimation apparatus 100 can separate the applied voltage waveform and the voltage waveform of induced noise from the measured voltage waveform. Note that the voltage waveform of the induced noise is a differential waveform.

エラーレート推定装置100は、ステップS105の処理を完了すると、ビットパターンから印加電圧波形を特定する(ステップS106)。エラーレート推定装置100は、ステップS104の処理又はステップS106の処理を完了すると、差分波形を特定する(ステップS107)。   When the error rate estimation apparatus 100 completes the process of step S105, the error rate estimation apparatus 100 specifies the applied voltage waveform from the bit pattern (step S106). When the error rate estimation apparatus 100 completes the process of step S104 or the process of step S106, the error rate estimation apparatus 100 specifies a differential waveform (step S107).

エラーレート推定装置100は、ステップS107の処理を完了すると、ノイズ期間を特定する(ステップS108)。エラーレート推定装置100は、ステップS108の処理を完了すると、ノイズ幅を特定する(ステップS109)。エラーレート推定装置100は、ステップS109の処理を完了すると、ノイズ周期を特定する(ステップS110)。   When the error rate estimation apparatus 100 completes the process of step S107, the error rate estimation apparatus 100 specifies a noise period (step S108). When the error rate estimation apparatus 100 completes the process of step S108, the error rate estimation apparatus 100 specifies the noise width (step S109). When the error rate estimation apparatus 100 completes the process of step S109, the error rate estimation apparatus 100 specifies a noise period (step S110).

エラーレート推定装置100は、ステップS110の処理を完了すると、ビットエラーレートを推定する(ステップS111)。例えば、エラーレート推定装置100は、差分波形から抽出された部分波形と、ノイズ幅と、ノイズ周期とに基づいて、ビットエラーレートを推定する。エラーレート推定装置100は、ステップS111の処理を完了すると、上述した式(1)を用いて、フレームエラーレートを推定する(ステップS112)。エラーレート推定装置100は、ステップS112の処理を完了すると、エラーレートを表示する(ステップS113)。   When the error rate estimating apparatus 100 completes the process of step S110, the error rate estimating apparatus 100 estimates the bit error rate (step S111). For example, the error rate estimation apparatus 100 estimates the bit error rate based on the partial waveform extracted from the differential waveform, the noise width, and the noise period. When the error rate estimation apparatus 100 completes the process of step S111, the error rate estimation apparatus 100 estimates the frame error rate using the above-described equation (1) (step S112). When the error rate estimation apparatus 100 completes the process of step S112, the error rate estimation apparatus 100 displays the error rate (step S113).

図9に、エラーレートを示す情報を表示する画面である表示画面800を示す。表示画面800は、ビットエラーレートとフレームエラーレートとを示す情報を提示する画面である。表示画面800は、フレーム長毎にフレームエラーレートを示す情報を提示する画面であってもよい。エラーレート推定装置100は、ステップS113の処理を完了すると、エラーレート推定処理を完了する。   FIG. 9 shows a display screen 800 that is a screen for displaying information indicating an error rate. The display screen 800 is a screen that presents information indicating a bit error rate and a frame error rate. The display screen 800 may be a screen that presents information indicating a frame error rate for each frame length. When the error rate estimation apparatus 100 completes the process of step S113, the error rate estimation process is completed.

以上説明したように、本実施形態では、通信線501と電源線503との間の電圧の波形から、電源線502から通信線501に誘導された誘導ノイズの幅であるノイズ幅と、誘導ノイズが誘導された周期であるノイズ周期と、が測定され、ノイズ幅とノイズ周期とに基づいて、エラーレートが推定される。従って、本実施形態によれば、エラーレートを精度良く推定することができる。   As described above, in the present embodiment, the noise width that is the width of the induced noise induced from the power line 502 to the communication line 501 from the waveform of the voltage between the communication line 501 and the power line 503, and the induced noise A noise period, which is a period in which is induced, is measured, and an error rate is estimated based on the noise width and the noise period. Therefore, according to the present embodiment, the error rate can be estimated with high accuracy.

(実施形態2)
実施形態1では、ビット判定のための比較が1ビットに対して1回である例について説明した。本発明においては、ビット判定のための比較が1ビットに対して複数回であってもよい。本実施形態では、ビット判定のための比較が1ビットに対して3回である例について説明する。なお、エラーレート推定装置100における判定回数は、設備機器200及び設備機器300における判定回数と同じであれば、エラーレートの推定精度の向上が期待できる。
(Embodiment 2)
In the first embodiment, the example in which the comparison for bit determination is performed once for one bit has been described. In the present invention, comparison for bit determination may be performed a plurality of times for one bit. In the present embodiment, an example in which comparison for bit determination is performed three times for one bit will be described. If the number of determinations in the error rate estimation apparatus 100 is the same as the number of determinations in the equipment device 200 and the equipment device 300, an improvement in accuracy of error rate estimation can be expected.

本実施形態では、受信側の設備機器は、通信線501と電源線503との間の電圧と閾値電圧とを1つのビットに対して複数回比較し、複数回の比較結果を用いた多数決判定によりビット判定する。   In this embodiment, the receiving-side equipment compares the voltage between the communication line 501 and the power supply line 503 and the threshold voltage multiple times for one bit, and makes a majority decision using the multiple comparison results. The bit is determined by

ここで、エラーレート推定部104は、部分波形の先頭から部分波形の末尾に至るまで、複数の判定位置を予め定められたシフト量だけシフトさせながら、複数の判定位置のうち過半数の判定位置がノイズ期間と重なるか否かを判定したときに、過半数の判定位置がノイズ期間と重なると判定される割合の半分の割合を、ビットエラーレートとして推定する。   Here, the error rate estimation unit 104 shifts the plurality of determination positions by a predetermined shift amount from the beginning of the partial waveform to the end of the partial waveform, and the majority of the determination positions among the plurality of determination positions. When it is determined whether or not it overlaps with the noise period, a half of the ratio at which the majority of determination positions are determined to overlap with the noise period is estimated as the bit error rate.

図10に、1つのビットに対する判定位置として、t11で示される判定位置と、t12で示される判定位置と、t13で示される判定位置との3つの判定位置が設定された例を示す。なお、図10では、部分波形を簡略化し、t1からt2までの期間がノイズ期間であり、t2からt3までの期間が非ノイズ期間であることを模式的に示している。   FIG. 10 shows an example in which three determination positions of a determination position indicated by t11, a determination position indicated by t12, and a determination position indicated by t13 are set as determination positions for one bit. In FIG. 10, the partial waveform is simplified, and it is schematically shown that the period from t1 to t2 is a noise period, and the period from t2 to t3 is a non-noise period.

t11で示される判定位置とt12で示される判定位置とはノイズ期間と重なり、t13で示される判定位置はノイズ期間と重ならない。従って、図10に示す判定位置群では、過半数の判定位置がノイズ期間と重なると判定される。以後、判定位置群を、予め定められたシフト量だけシフトして、同様に多数決判定される。例えば、シフト量がノイズ周期の1/1000である場合、1000回の多数決判定がなされる。そして、過半数の判定位置がノイズ期間と重なると判定された割合の半分の割合が、ビットエラーレートとして推定される。   The determination position indicated by t11 and the determination position indicated by t12 overlap with the noise period, and the determination position indicated by t13 does not overlap with the noise period. Therefore, in the determination position group shown in FIG. 10, it is determined that a majority of the determination positions overlap with the noise period. Thereafter, the determination position group is shifted by a predetermined shift amount, and the majority decision is similarly made. For example, when the shift amount is 1/1000 of the noise period, the majority decision is made 1000 times. Then, a rate that is half of the rate at which the majority of the determination positions are determined to overlap the noise period is estimated as the bit error rate.

なお、エラーレート推定装置100における判定位置の個数及び間隔は、設備機器200及び設備機器300における判定位置の間隔及び間隔と同じであることが好適である。このように、エラーレート推定装置100と設備機器200と設備機器300とで、ビットの判定条件を合わせることにより、ビットエラーレートの推定精度が高まることが期待できる。   Note that the number and interval of determination positions in the error rate estimation apparatus 100 are preferably the same as the interval and interval of determination positions in the equipment device 200 and the equipment device 300. As described above, it is expected that the bit error rate estimation accuracy is improved by matching the bit determination conditions in the error rate estimation apparatus 100, the facility device 200, and the facility device 300.

(変形例)
以上、本発明の実施形態を説明したが、本発明を実施するにあたっては、種々の形態による変形及び応用が可能である。本発明において、上記実施形態において説明した構成、機能、動作のどの部分を採用するのかは任意である。また、本発明において、上述した構成、機能、動作のほか、更なる構成、機能、動作が採用されてもよい。
(Modification)
As mentioned above, although embodiment of this invention was described, when implementing this invention, a deformation | transformation and application with a various form are possible. In the present invention, which part of the configuration, function, and operation described in the above embodiment is adopted is arbitrary. Further, in the present invention, in addition to the configuration, function, and operation described above, further configuration, function, and operation may be employed.

例えば、実施形態1では、通信線501と電源線502と電源線503とが1つの3芯ケーブル500に含まれる例について説明した。本発明は、通信線501と電源線502と電源線503とが別々のケーブルに含まれている場合にも適用可能である。かかる構成においても、通信線501と電源線502と電源線503との距離が近ければ、電源線502から通信線501に誘導ノイズが誘導されることがあるためである。   For example, in the first embodiment, an example in which the communication line 501, the power line 502, and the power line 503 are included in one three-core cable 500 has been described. The present invention is also applicable when the communication line 501, the power line 502, and the power line 503 are included in separate cables. Even in such a configuration, if the distances between the communication line 501, the power line 502, and the power line 503 are short, induced noise may be induced from the power line 502 to the communication line 501.

実施形態1では、通信システム1000が空調システムであり、設備機器200が室外機であり、設備機器300が室内機である例について説明した。本発明において、通信システム1000は、空調システムに限定されないことは勿論である。例えば、通信システム1000が照明システムであり、設備機器200が照明制御装置であり、設備機器300が照明装置であってもよい。   In the first embodiment, an example in which the communication system 1000 is an air conditioning system, the equipment device 200 is an outdoor unit, and the equipment device 300 is an indoor unit has been described. Of course, in the present invention, the communication system 1000 is not limited to an air conditioning system. For example, the communication system 1000 may be a lighting system, the equipment device 200 may be a lighting control device, and the equipment device 300 may be a lighting device.

本発明に係るエラーレート推定装置100の動作を規定する動作プログラムを既存のパーソナルコンピュータ又は情報端末装置に適用することで、当該パーソナルコンピュータ等を本発明に係るエラーレート推定装置100として機能させることも可能である。また、このようなプログラムの配布方法は任意であり、例えば、CD−ROM(Compact Disk Read-Only Memory)、DVD(Digital Versatile Disk)、メモリカードなどのコンピュータ読み取り可能な記録媒体に格納して配布してもよいし、インターネットなどの通信ネットワークを介して配布してもよい。   By applying an operation program that defines the operation of the error rate estimation apparatus 100 according to the present invention to an existing personal computer or information terminal device, the personal computer or the like may function as the error rate estimation apparatus 100 according to the present invention. Is possible. Further, such a program distribution method is arbitrary. For example, the program is stored and distributed in a computer-readable recording medium such as a CD-ROM (Compact Disk Read-Only Memory), a DVD (Digital Versatile Disk), or a memory card. Alternatively, it may be distributed via a communication network such as the Internet.

本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。   Various embodiments and modifications can be made to the present invention without departing from the broad spirit and scope of the present invention. Further, the above-described embodiment is for explaining the present invention, and does not limit the scope of the present invention. That is, the scope of the present invention is shown not by the embodiments but by the claims. Various modifications within the scope of the claims and within the scope of the equivalent invention are considered to be within the scope of the present invention.

本発明は、複数の設備機器が通信線と一対の電源線とで相互に接続された通信システムに適用可能である。   The present invention is applicable to a communication system in which a plurality of facility devices are connected to each other by a communication line and a pair of power supply lines.

11 CPU、12 ROM、13 RAM、14 フラッシュメモリ、15 RTC、16 タッチスクリーン、17 A/D変換器、18 通信インターフェース、100 エラーレート推定装置、101 波形測定部、102 制御部、103 ノイズ測定部、104 エラーレート推定部、105 記憶部、106 操作受付部、107 表示部、108 通信部、200,300 設備機器、201 交流負荷、202 直流電源、203 通信モジュール、204 送信回路、205 受信回路、400 交流電源、500 ケーブル、501 通信線、502,503 電源線、800 表示画面、1000 通信システム 11 CPU, 12 ROM, 13 RAM, 14 Flash memory, 15 RTC, 16 Touch screen, 17 A / D converter, 18 Communication interface, 100 Error rate estimation device, 101 Waveform measurement unit, 102 Control unit, 103 Noise measurement unit 104 error rate estimation unit, 105 storage unit, 106 operation reception unit, 107 display unit, 108 communication unit, 200, 300 equipment, 201 AC load, 202 DC power supply, 203 communication module, 204 transmission circuit, 205 reception circuit, 400 AC power supply, 500 cable, 501 communication line, 502,503 power supply line, 800 display screen, 1000 communication system

Claims (7)

通信線と第1の電源線と第2の電源線とにより相互に接続され、前記第1の電源線と前記第2の電源線とを介して交流電源から交流電力の供給を受ける複数の設備機器による前記通信線と前記第2の電源線とを用いたベースバンド伝送におけるエラーレートを推定するエラーレート推定装置であって、
前記通信線と前記第2の電源線との間の電圧の波形を測定する波形測定手段と、
前記波形測定手段により測定された前記電圧の波形である測定電圧波形から、前記第1の電源線から前記通信線に誘導された誘導ノイズの幅であるノイズ幅と、前記誘導ノイズが誘導された周期であるノイズ周期とを測定するノイズ測定手段と、
前記ノイズ測定手段により測定された前記ノイズ幅と前記ノイズ周期とに基づいて、前記エラーレートを推定するエラーレート推定手段と、
前記エラーレート推定手段により推定された前記エラーレートを示す情報を表示する表示手段と、を備える、
エラーレート推定装置。
A plurality of facilities connected to each other by a communication line, a first power line, and a second power line and receiving AC power from an AC power source via the first power line and the second power line An error rate estimation device for estimating an error rate in baseband transmission using the communication line and the second power line by a device,
Waveform measuring means for measuring a waveform of a voltage between the communication line and the second power supply line;
From the measured voltage waveform which is the waveform of the voltage measured by the waveform measuring means, a noise width which is a width of induced noise induced from the first power supply line to the communication line, and the induced noise are induced. A noise measuring means for measuring a noise period which is a period;
Error rate estimating means for estimating the error rate based on the noise width and the noise period measured by the noise measuring means;
Display means for displaying information indicating the error rate estimated by the error rate estimation means,
Error rate estimation device.
前記エラーレート推定手段は、前記ノイズ幅と、前記ノイズ周期と、に基づいて、前記ベースバンド伝送におけるビットエラーレートを推定し、
前記表示手段は、前記エラーレート推定手段により推定された前記ビットエラーレートと、前記ビットエラーレートから推定されるフレームエラーレートとのうち少なくとも一方のエラーレートを示す情報を表示する、
請求項1に記載のエラーレート推定装置。
The error rate estimation means estimates a bit error rate in the baseband transmission based on the noise width and the noise period,
The display means displays information indicating an error rate of at least one of the bit error rate estimated by the error rate estimation means and a frame error rate estimated from the bit error rate;
The error rate estimation apparatus according to claim 1.
前記エラーレート推定手段は、前記ビットエラーレートと、1フレームに含まれるビット数であるフレーム長と、に基づいて、前記フレームエラーレートを推定する、
請求項2に記載のエラーレート推定装置。
The error rate estimation means estimates the frame error rate based on the bit error rate and a frame length that is the number of bits included in one frame.
The error rate estimation apparatus according to claim 2.
前記複数の設備機器のうち送信側の設備機器は、第1の電圧と前記第1の電圧よりも低い電圧である第2の電圧とのうちいずれか一方の電圧を、前記通信線と前記第2の電源線との間に印加し、
前記複数の設備機器のうち受信側の設備機器は、前記通信線と前記第2の電源線との間の電圧と、前記第1の電圧と前記第2の電圧との中間の電圧である閾値電圧と、の比較結果からビット判定し、
前記ノイズ測定手段は、前記測定電圧波形と、前記送信側の設備機器により前記通信線と前記第2の電源線との間に印加された電圧の波形である印加電圧波形と、の差分の波形である差分波形において、前記第1の電圧と前記閾値電圧との差分の電圧であるマージン電圧を超える振幅を有する期間をノイズ期間として、前記ノイズ期間の長さを前記ノイズ幅として測定し、前記ノイズ期間の周期を前記ノイズ周期として測定する、
請求項2又は3に記載のエラーレート推定装置。
Of the plurality of facility devices, the transmission-side facility device uses either the first voltage or the second voltage that is lower than the first voltage as the communication line and the first voltage. Between the two power lines,
Among the plurality of facility devices, the facility device on the receiving side is a threshold value that is a voltage between the communication line and the second power supply line and an intermediate voltage between the first voltage and the second voltage. The bit is judged from the comparison result with the voltage,
The noise measuring means is a difference waveform between the measured voltage waveform and an applied voltage waveform that is a waveform of a voltage applied between the communication line and the second power line by the transmission-side equipment. In the difference waveform, a period having an amplitude exceeding a margin voltage, which is a difference voltage between the first voltage and the threshold voltage, is measured as a noise period, and the length of the noise period is measured as the noise width, Measuring the period of the noise period as the noise period;
The error rate estimation apparatus according to claim 2 or 3.
前記受信側の設備機器は、前記通信線と前記第2の電源線との間の電圧と前記閾値電圧とを1つのビットに対して1回比較し、1回の比較結果からビット判定し、
前記エラーレート推定手段は、前記差分波形のうち前記ノイズ周期分の波形である部分波形の先頭から前記部分波形の末尾に至るまで、判定位置を予め定められたシフト量だけシフトさせながら、前記判定位置が前記ノイズ期間と重なるか否かを判定したときに、前記判定位置と前記ノイズ期間とが重なると判定される割合の半分の割合を、前記ビットエラーレートとして推定する、
請求項4に記載のエラーレート推定装置。
The receiving-side facility device compares the voltage between the communication line and the second power supply line and the threshold voltage once for one bit, and determines the bit from the result of one comparison,
The error rate estimation means shifts the determination position by a predetermined shift amount from the beginning of a partial waveform that is a waveform corresponding to the noise period of the difference waveform to the end of the partial waveform, and performs the determination. When it is determined whether or not the position overlaps with the noise period, a ratio of half of the ratio determined that the determination position and the noise period overlap is estimated as the bit error rate.
The error rate estimation apparatus according to claim 4.
前記受信側の設備機器は、前記通信線と前記第2の電源線との間の電圧と前記閾値電圧とを1つのビットに対して複数回比較し、複数回の比較結果を用いた多数決判定によりビット判定し、
前記エラーレート推定手段は、前記差分波形のうち前記ノイズ周期分の波形である部分波形の先頭から前記部分波形の末尾に至るまで、複数の判定位置を予め定められたシフト量だけシフトさせながら、前記複数の判定位置のうち過半数の判定位置が前記ノイズ期間と重なるか否かを判定したときに、前記過半数の判定位置が前記ノイズ期間と重なると判定される割合の半分の割合を、前記ビットエラーレートとして推定する、
請求項4に記載のエラーレート推定装置。
The receiving-side equipment compares the voltage between the communication line and the second power supply line and the threshold voltage a plurality of times for one bit, and makes a majority decision using a plurality of comparison results. The bit is judged by
The error rate estimation means shifts a plurality of determination positions by a predetermined shift amount from the beginning of a partial waveform that is a waveform corresponding to the noise period of the difference waveform to the end of the partial waveform, When determining whether or not a majority of the determination positions of the plurality of determination positions overlap with the noise period, a ratio of half of the ratio determined that the majority of determination positions overlap with the noise period is the bit. Estimate as error rate,
The error rate estimation apparatus according to claim 4.
通信線と第1の電源線と第2の電源線とにより相互に接続され、前記第1の電源線と前記第2の電源線とを介して交流電源から交流電力の供給を受ける複数の設備機器による前記通信線と前記第2の電源線とを用いたベースバンド伝送におけるエラーレートを推定するエラーレート推定方法であって、
前記通信線と前記第2の電源線との間の電圧の波形を測定し、
測定された前記電圧の波形である測定電圧波形から、前記第1の電源線から前記通信線に誘導された誘導ノイズの幅であるノイズ幅と、前記誘導ノイズが誘導された周期であるノイズ周期とを測定し、
測定された前記ノイズ幅と前記ノイズ周期とに基づいて、前記エラーレートを推定する、
エラーレート推定方法。
A plurality of facilities connected to each other by a communication line, a first power line, and a second power line and receiving AC power from an AC power source via the first power line and the second power line An error rate estimation method for estimating an error rate in baseband transmission using the communication line and the second power line by a device,
Measuring a voltage waveform between the communication line and the second power line;
A noise width that is a width of induced noise induced from the first power supply line to the communication line from a measured voltage waveform that is a waveform of the measured voltage, and a noise period that is a period in which the induced noise is induced And measure
Estimating the error rate based on the measured noise width and the noise period;
Error rate estimation method.
JP2018082467A 2018-04-23 2018-04-23 Error rate estimation device and error rate estimation method Active JP7175100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018082467A JP7175100B2 (en) 2018-04-23 2018-04-23 Error rate estimation device and error rate estimation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082467A JP7175100B2 (en) 2018-04-23 2018-04-23 Error rate estimation device and error rate estimation method

Publications (2)

Publication Number Publication Date
JP2019193045A true JP2019193045A (en) 2019-10-31
JP7175100B2 JP7175100B2 (en) 2022-11-18

Family

ID=68390981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082467A Active JP7175100B2 (en) 2018-04-23 2018-04-23 Error rate estimation device and error rate estimation method

Country Status (1)

Country Link
JP (1) JP7175100B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010096658A (en) * 2008-10-17 2010-04-30 Honda Motor Co Ltd Device and method for evaluating noise environment
JP2014202459A (en) * 2013-04-09 2014-10-27 三菱電機株式会社 Air conditioner
JP2016161188A (en) * 2015-02-27 2016-09-05 ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー(ホンコン)リミテッド Air conditioner system and program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010096658A (en) * 2008-10-17 2010-04-30 Honda Motor Co Ltd Device and method for evaluating noise environment
JP2014202459A (en) * 2013-04-09 2014-10-27 三菱電機株式会社 Air conditioner
JP2016161188A (en) * 2015-02-27 2016-09-05 ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー(ホンコン)リミテッド Air conditioner system and program

Also Published As

Publication number Publication date
JP7175100B2 (en) 2022-11-18

Similar Documents

Publication Publication Date Title
EP2619879B1 (en) Disaggregation apparatus for identifying an appliance in an electrical network
US10992188B2 (en) Wireless power transmitter
KR101250243B1 (en) Apparatus and Method for Measuring the Length of a Pipe
JP7175136B2 (en) Wiring length measuring device and wiring length measuring method
US20170070793A1 (en) Apparatus and method for obtaining power usage information
EP3109645A1 (en) Current measurement device, control method and control program for same, recording medium, and power measurement device
US20140100805A1 (en) Status estimation apparatus, status estimation method
JP2017201298A (en) Energy demand-amount estimation method, estimation device and estimation program
JP5859026B2 (en) Energy usage estimation device and energy usage estimation method
JP6045621B2 (en) Connection relationship identification system and connection relationship identification method
CN111103554B (en) Power failure detection method, device, circuit system and computer storage medium
CN109738740B (en) Attraction-type power supply device, output control method, medium, and electronic device
JP2010181159A (en) Device for measuring electric power
JP2019193045A (en) Device and method for error rate estimation
JP6263818B2 (en) Controller and device state determination system using the same
US20160266182A1 (en) Operation apparatus
US20120313432A1 (en) Power distribution system connecting apparatus
CN104951635B (en) A kind of transformer noise predictor method for determining noise at full capacity
JP6045524B2 (en) AC corrosion risk measurement evaluation method and measurement evaluation system for buried metal bodies
JP2009168726A (en) Electric power measuring device
KR20230145210A (en) Wireless power systems with shared induction-loss scaling factors
JP2015040317A (en) Method of measuring cathode corrosion protection condition of buried pipeline
KR101337384B1 (en) Communication apparatus and terminal for powerline system, and communication method for the same
KR101632931B1 (en) Method and system for measuring based on two wire power line communication using low voltage
JP6417152B2 (en) Device power estimation method and system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221108

R150 Certificate of patent or registration of utility model

Ref document number: 7175100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150