JP7173093B2 - game machine - Google Patents

game machine Download PDF

Info

Publication number
JP7173093B2
JP7173093B2 JP2020084941A JP2020084941A JP7173093B2 JP 7173093 B2 JP7173093 B2 JP 7173093B2 JP 2020084941 A JP2020084941 A JP 2020084941A JP 2020084941 A JP2020084941 A JP 2020084941A JP 7173093 B2 JP7173093 B2 JP 7173093B2
Authority
JP
Japan
Prior art keywords
substrate
pad
small chip
game
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020084941A
Other languages
Japanese (ja)
Other versions
JP2021178019A (en
Inventor
憲靖 平工
鉉 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=78510073&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP7173093(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP2020084941A priority Critical patent/JP7173093B2/en
Publication of JP2021178019A publication Critical patent/JP2021178019A/en
Priority to JP2022175937A priority patent/JP2022190045A/en
Application granted granted Critical
Publication of JP7173093B2 publication Critical patent/JP7173093B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、遊技機に関するものである。 The present invention relates to gaming machines.

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、所定の抽選条件が成立したことに基づいて抽選が行われ、当該抽選の結果に応じて遊技者に特典が付与される構成が知られている。また、当該抽選の結果を遊技者に予測させたり、認識させたりするための演出が行われる構成が一般的である。これらの遊技機は、遊技を進行させるための電子部品や演出を実行するための電子部品が実装されている基板を備えている。 Pachinko machines, slot machines, and the like are known as types of gaming machines. In these gaming machines, it is known that a lottery is held based on the establishment of a predetermined lottery condition, and a privilege is given to the player according to the result of the lottery. In addition, it is common that an effect is performed to make the player predict or recognize the result of the lottery. These gaming machines are provided with a board on which electronic parts for advancing games and electronic parts for executing effects are mounted.

パチンコ機について具体的には、例えば遊技領域に設けられた入球部に遊技球が入球したことに基づいて抽選が行われ、表示装置の表示面にて絵柄の変動表示が行われ、抽選にて当選結果となった場合には表示面にて特定絵柄の組み合わせ等が最終停止表示され、遊技者にとって有利な特別遊技状態に移行する構成等が知られている。そして、特別遊技状態に移行した場合には、例えば遊技領域に設けられた入球装置等の開閉が開始され、当該入球装置への入球に基づき遊技球の払出等が行われるようになっている(例えば特許文献1参照)。 Specifically, for a pachinko machine, for example, a lottery is performed based on the entry of a game ball into a ball entry section provided in the game area, and a variable display of patterns is performed on the display surface of the display device, and the lottery is performed. A configuration is known in which, when a winning result is obtained in , a combination of specific patterns or the like is finally displayed on the display surface, and a transition is made to a special game state advantageous to the player. When the state shifts to the special game state, for example, opening and closing of a ball entry device or the like provided in the game area is started, and game balls are paid out based on the entry of the ball into the ball entry device. (See Patent Document 1, for example).

特開2012-170465号公報JP 2012-170465 A

ここで、上記例示等のような遊技機においては、電子部品を基板に好適に実装する必要があり、この点について未だ改良の余地がある。 Here, in the gaming machines such as those exemplified above, it is necessary to mount the electronic components on the board in a suitable manner, and there is still room for improvement in this respect.

本発明は、上記例示した事情等に鑑みてなされたものであり、電子部品を基板に好適に実装することが可能な遊技機を提供することを目的とするものである。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a gaming machine in which electronic components can be suitably mounted on a substrate.

上記課題を解決すべく請求項1記載の発明は、所定基板を備えた遊技機において、
前記所定基板には、第1所定電子部品と、当該第1所定電子部品よりも小さい第2所定電子部品と、が実装されており、
前記所定基板において前記第1所定電子部品の複数の電極が電気的に接続される複数の接続部間にはレジストが設けられており、
前記所定基板において前記第2所定電子部品の複数の電極が電気的に接続される複数の接続部間には前記レジストが設けられておらず、
前記所定基板において前記第1所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示が設けられており、
前記所定基板において前記第2所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示が設けられていないことを特徴とする。
In order to solve the above problems, the invention according to claim 1 is a gaming machine provided with a predetermined substrate,
A first predetermined electronic component and a second predetermined electronic component smaller than the first predetermined electronic component are mounted on the predetermined substrate,
a resist is provided between a plurality of connecting portions to which the plurality of electrodes of the first predetermined electronic component are electrically connected on the predetermined substrate;
The resist is not provided between a plurality of connecting portions to which the plurality of electrodes of the second predetermined electronic component are electrically connected on the predetermined substrate,
An outline display defining the area is provided around the area where the first predetermined electronic component is mounted on the predetermined substrate,
The predetermined board is characterized in that the area around the area on which the second predetermined electronic component is mounted is not provided with an outline display that defines the area.

本発明によれば、電子部品を基板に好適に実装することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to mount an electronic component suitably on a board|substrate.

第1の実施形態におけるパチンコ機の正面図である。1 is a front view of a pachinko machine according to a first embodiment; FIG. パチンコ機の主要な構成を展開して示す斜視図である。1 is a perspective view showing the main configuration of a pachinko machine in an expanded state; FIG. パチンコ機の主要な構成を展開して示す斜視図である。1 is a perspective view showing the main configuration of a pachinko machine in an expanded state; FIG. 遊技盤の構成を示す正面図である。It is a front view which shows the structure of a game board. 遊技領域を流下した遊技球の排出に関する構成を説明するための説明図である。It is an explanatory view for explaining the configuration related to the discharge of the game ball that has flowed down the game area. 主制御装置の正面図である。It is a front view of a main controller. 装飾カバー及び装飾基板を取り除いた状態におけるパチンコ機の正面図である。1 is a front view of a pachinko machine with a decorative cover and a decorative substrate removed; FIG. (a)第1装飾基板の一方側の板面である第1実装面を示す平面図であり、(b)第1装飾基板に実装されているバイパスコンデンサの周辺領域を拡大して示す第1装飾基板の第1実装面の平面図であり、(c)第1装飾基板に実装されている小型チップ抵抗器の周辺領域を拡大して示す第1装飾基板の第1実装面の平面図である。(a) is a plan view showing a first mounting surface that is one side plate surface of the first decoration substrate; FIG. 4C is a plan view of the first mounting surface of the decoration substrate, and (c) is a plan view of the first mounting surface of the first decoration substrate showing an enlarged peripheral region of the small chip resistor mounted on the first decoration substrate; be. 図8(a)のA-A線断面図である。FIG. 8(a) is a cross-sectional view taken along line AA of FIG. 8(a); (a)第2装飾基板の一方側の板面である第1実装面を示す平面図であり、(b)第2装飾基板に実装されているバイパスコンデンサの周辺領域を拡大して示す第2装飾基板の第1実装面の平面図であり、(c)第2装飾基板に実装されている小型チップ抵抗器の周辺領域を拡大して示す第2装飾基板の第1実装面の平面図である。(a) is a plan view showing a first mounting surface that is one side plate surface of the second decorative substrate; FIG. 4C is a plan view of the first mounting surface of the decoration substrate, and (c) is a plan view of the first mounting surface of the second decoration substrate showing an enlarged peripheral region of the small chip resistor mounted on the second decoration substrate; be. 第1装飾基板における第1発光回路部の配線図である。4 is a wiring diagram of a first light emitting circuit section in the first decorative substrate; FIG. (a)バイパスコンデンサの周辺を拡大して示す第1装飾基板の第1実装面側の斜視図であり、(b)小型チップ抵抗器の周辺を拡大して示す第1装飾基板の第1実装面側の斜視図である。(a) is a perspective view of the first mounting surface side of the first decoration substrate showing an enlarged periphery of the bypass capacitor; (b) a first mounting of the first decoration substrate showing an enlarged periphery of the small chip resistor; It is a perspective view of the surface side. (a)バイパスコンデンサの周辺領域を拡大して示す第1装飾基板の第1実装面の平面図であり、(b)当該周辺領域のパッドとソルダーレジストとの関係を説明するための説明図であり、(c)発生し得るバイパスコンデンサの移動態様を説明するための説明図であり、(d)比較例において発生し得るバイパスコンデンサの移動態様を説明するための説明図である。(a) is a plan view of the first mounting surface of the first decorative substrate showing an enlarged peripheral region of the decoupling capacitor; (b) is an explanatory diagram for explaining the relationship between the pads in the peripheral region and the solder resist; (c) is an explanatory diagram for explaining the movement of the decoupling capacitor that can occur, and (d) is an explanatory diagram for explaining the movement of the decoupling capacitor that can occur in the comparative example. (a)小型チップ抵抗器の周辺領域を拡大して示す第1装飾基板の第1実装面の平面図であり、(b)当該周辺領域のパッドとソルダーレジストとの関係を説明するための説明図であり、(c)発生し得る小型チップ抵抗器の移動態様を説明するための説明図であり、(d)比較例において発生し得る小型チップ抵抗器の移動態様を説明するための説明図である。(a) is a plan view of the first mounting surface of the first decorative substrate showing an enlarged peripheral area of the small chip resistor; (b) is an explanation for explaining the relationship between the pads in the peripheral area and the solder resist; It is a figure, (c) is an explanatory diagram for explaining the movement mode of the small chip resistor that can occur, (d) is an explanatory diagram for explaining the movement mode of the small chip resistor that can occur in the comparative example is. (a)第1装飾基板の第2実装面を示す平面図であり、(b)第1発光回路部の裏側領域を拡大して示す第1装飾基板の第2実装面の平面図である。(a) is a plan view showing the second mounting surface of the first decoration substrate, and (b) is a plan view of the second mounting surface of the first decoration substrate showing an enlarged rear side area of the first light emitting circuit section. (a)第1装飾基板の断面図であり、(b)比較例における第1装飾基板の断面図である。(a) is a cross-sectional view of a first decorative substrate, and (b) is a cross-sectional view of a first decorative substrate in a comparative example. (a)集合基板の第1板面を示す平面図であり、(b)集合基板の谷割りを説明するための説明図であり、(c)集合基板の山割りを説明するための説明図である。(a) is a plan view showing the first plate surface of the aggregate substrate, (b) is an explanatory diagram for explaining the trough division of the aggregate substrate, and (c) is an explanatory diagram for explaining the mountain division of the aggregate substrate. is. (a)集合基板の分割に使用する分割治具の斜視図であり、(b)分割治具の正面図であり、(c)分割治具を用いて集合基板を分割する様子を説明するための説明図である。(a) is a perspective view of a dividing jig used for dividing an aggregate substrate, (b) is a front view of the dividing jig, and (c) is for explaining how the aggregate substrate is divided using the dividing jig. is an explanatory diagram of . パチンコ機の電気的構成を示すブロック図である。1 is a block diagram showing an electrical configuration of a pachinko machine; FIG. 当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。It is an explanatory view for explaining the contents of various counters used for winning or losing lottery. 主側CPUにて実行されるメイン処理を示すフローチャートである。It is a flowchart which shows the main process performed by main side CPU. 主側CPUにて実行されるタイマ割込み処理を示すフローチャートである。It is a flowchart which shows the timer interrupt processing performed by main side CPU. 主側CPUにて実行される特図特電制御処理を示すフローチャートである。It is a flowchart which shows the special figure special electric control processing performed by main side CPU. 主側CPUにて実行される特図変動開始処理を示すフローチャートである。It is a flow chart showing a special figure variation start process executed by the main side CPU. (a)第2の実施形態における第1装飾基板の第1実装面を示す平面図であり、(b)第1装飾基板に実装されているバイパスコンデンサの周辺領域を拡大して示す第1装飾基板の第1実装面の平面図である。(a) is a plan view showing the first mounting surface of the first decoration substrate in the second embodiment; (b) the first decoration showing an enlarged peripheral region of the decoupling capacitor mounted on the first decoration substrate; 4 is a plan view of the first mounting surface of the substrate; FIG. 第3の実施形態における発光基板の第1発光面の平面図である。FIG. 11 is a plan view of a first light emitting surface of a light emitting substrate according to a third embodiment; 発光基板の第2発光面の平面図である。FIG. 4 is a plan view of the second light emitting surface of the light emitting substrate; (a)第4の実施形態における発光基板の第1発光面の平面図であり、(b)バイパスコンデンサの周辺領域を拡大して示す発光基板の第1発光面の平面図である。(a) A plan view of a first light emitting surface of a light emitting substrate in a fourth embodiment, and (b) a plan view of the first light emitting surface of the light emitting substrate showing an enlarged peripheral region of a bypass capacitor. (a)発光基板の第2発光面の平面図であり、(b)電源端子及びGND端子の周辺領域を拡大して示す発光基板の第2発光面の平面図である。(a) is a plan view of a second light emitting surface of a light emitting substrate, and (b) is a plan view of the second light emitting surface of the light emitting substrate showing an enlarged peripheral region of a power supply terminal and a GND terminal.

<第1の実施形態>
以下、遊技機の一種であるパチンコ機10の第1の実施形態を、図面に基づいて詳細に説明する。図1はパチンコ機10の正面図であり、図2及び図3はパチンコ機10の主要な構成を展開して示す斜視図である。なお、図2では便宜上パチンコ機10の遊技領域内の構成を省略しているとともに図3では後述する主制御装置60のパチンコ機10後方側の構成を省略している。
<First Embodiment>
A first embodiment of a pachinko machine 10, which is a type of game machine, will be described in detail below with reference to the drawings. FIG. 1 is a front view of the pachinko machine 10, and FIGS. 2 and 3 are perspective views showing the main components of the pachinko machine 10 in an expanded state. 2 omits the configuration within the game area of the pachinko machine 10 for the sake of convenience, and FIG. 3 omits the configuration behind the pachinko machine 10 of the main controller 60, which will be described later.

パチンコ機10は、図1に示すように、当該パチンコ機10の外殻を形成する外枠11と、この外枠11に対して前方に回動可能に取り付けられた遊技機本体12と、を有する。外枠11は木製の板材を四辺に連結し構成されるものであって矩形枠状をなしている。パチンコ機10は、外枠11を島設備に取り付け固定することにより、遊技ホールに設置される。なお、パチンコ機10において外枠11は必須の構成ではなく、遊技ホールの島設備に外枠11が備え付けられた構成としてもよい。 The pachinko machine 10, as shown in FIG. have. The outer frame 11 is formed by connecting wooden plates on four sides and has a rectangular frame shape. A pachinko machine 10 is installed in a game hall by fixing an outer frame 11 to an island facility. Incidentally, the pachinko machine 10 does not have to have the outer frame 11, and the pachinko machine 10 may have a structure in which the outer frame 11 is attached to the island facilities of the game hall.

遊技機本体12は、図2及び図3に示すように、内枠13と、その内枠13の前方に配置される前扉枠14と、内枠13の後方に配置される裏パックユニット15と、を備えている。遊技機本体12のうち内枠13が外枠11に回動可能に支持されている。詳細には、正面視で左側を回動基端側とし右側を回動先端側として内枠13が前方へ回動可能とされている。 As shown in FIGS. 2 and 3, the gaming machine body 12 includes an inner frame 13, a front door frame 14 arranged in front of the inner frame 13, and a back pack unit 15 arranged behind the inner frame 13. and have. The inner frame 13 of the game machine body 12 is rotatably supported by the outer frame 11 . More specifically, the inner frame 13 can be rotated forward with the left side as the rotation base end side and the right side as the rotation tip side in a front view.

内枠13には、前扉枠14が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として前方へ回動可能とされている。また、内枠13には、裏パックユニット15が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として後方へ回動可能とされている。 A front door frame 14 is rotatably supported by the inner frame 13, and is rotatable forward with the left side as the rotation base end side and the right side as the rotation tip side in a front view. In addition, the back pack unit 15 is rotatably supported by the inner frame 13, and is rotatable rearward with the left side as the rotation base end and the right side as the rotation tip side in a front view.

なお、遊技機本体12には、その回動先端部に施錠装置が設けられており、遊技機本体12を外枠11に対して開放不能に施錠状態とする機能を有しているとともに、前扉枠14を内枠13に対して開放不能に施錠状態とする機能を有している。これらの各施錠状態は、パチンコ機10前面にて露出させて設けられたシリンダ錠17に解錠キーを用いて解錠操作を行うことにより、それぞれ解除される。 The gaming machine main body 12 is provided with a locking device at its turning tip, and has a function of locking the gaming machine main body 12 to the outer frame 11 so that it cannot be opened. It has a function of locking the door frame 14 with respect to the inner frame 13 so that it cannot be opened. Each of these locked states is released by unlocking the cylinder lock 17 exposed on the front surface of the pachinko machine 10 using an unlock key.

<前面側の構成>
次に、遊技機本体12の前面側の構成について説明する。
<Configuration of the front side>
Next, the configuration of the front side of the gaming machine body 12 will be described.

内枠13は、外形が外枠11とほぼ同一形状をなす樹脂ベース21を主体に構成されている。樹脂ベース21の中央部には略楕円形状の窓孔23が形成されている。樹脂ベース21には遊技盤24が着脱可能に取り付けられている。遊技盤24は合板よりなり、遊技盤24の前面に形成された遊技領域PAが樹脂ベース21の窓孔23を通じて内枠13の前面側に露出した状態となっている。 The inner frame 13 is mainly composed of a resin base 21 that has substantially the same outer shape as the outer frame 11 . A substantially elliptical window hole 23 is formed in the central portion of the resin base 21 . A game board 24 is detachably attached to the resin base 21 . The game board 24 is made of plywood, and the game area PA formed on the front surface of the game board 24 is exposed to the front side of the inner frame 13 through the window holes 23 of the resin base 21 .

<遊技盤の構成>
ここで、遊技盤24の構成を図4に基づいて説明する。図4は遊技盤24の正面図である。
<Game board configuration>
Here, the configuration of the game board 24 will be described with reference to FIG. FIG. 4 is a front view of the game board 24. FIG.

遊技盤24には、遊技領域PAの外縁の一部を区画するようにして内レール部25と外レール部26とが取り付けられており、これら内レール部25と外レール部26とにより誘導手段としての誘導レールが構成されている。樹脂ベース21において窓孔23の下方に取り付けられた遊技球発射機構27(図2参照)から発射された遊技球は誘導レールにより遊技領域PAの上部に案内されるようになっている。 An inner rail portion 25 and an outer rail portion 26 are attached to the game board 24 so as to partition a part of the outer edge of the game area PA. The guide rail is configured as A game ball shot from a game ball shooting mechanism 27 (see FIG. 2) attached below the window hole 23 in the resin base 21 is guided to the upper part of the game area PA by guide rails.

ちなみに、遊技球発射機構27は、誘導レールに向けて延びる発射レール27aと、後述する上皿54aに貯留されている遊技球を発射レール27a上に供給する球送り装置27bと、発射レール27a上に供給された遊技球を誘導レールに向けて発射させる電動アクチュエータであるソレノイド27cと、を備えている。前扉枠14に設けられた発射操作装置(又は操作ハンドル)28が回動操作されることによりソレノイド27cが駆動制御され、遊技球が発射される。 Incidentally, the game ball launching mechanism 27 includes a launch rail 27a extending toward the guide rail, a ball feeder 27b that supplies game balls stored in an upper tray 54a, which will be described later, onto the launch rail 27a, and a and a solenoid 27c, which is an electric actuator that shoots the game ball supplied to the guide rail toward the guide rail. When a shooting operation device (or operation handle) 28 provided on the front door frame 14 is rotated, a solenoid 27c is driven and controlled to shoot a game ball.

遊技盤24には、前後方向に貫通する大小複数の開口部が形成されている。各開口部には一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34、スルーゲート35、可変表示ユニット36、特図ユニット37及び普図ユニット38等がそれぞれ設けられている。一般入賞口31は合計で4個設けられており、それ以外はそれぞれ1個ずつ設けられている。 The game board 24 is formed with a plurality of large and small openings penetrating in the front-rear direction. Each opening is provided with a general winning port 31, a special electric winning device 32, a first operating port 33, a second operating port 34, a through gate 35, a variable display unit 36, a special figure unit 37, a general figure unit 38, etc. ing. A total of four general winning openings 31 are provided, and the others are provided one each.

スルーゲート35への入球が発生したとしても遊技球の払い出しは実行されない。一方、一般入賞口31、特電入賞装置32、第1作動口33及び第2作動口34への入球が発生すると、所定数の遊技球の払い出しが実行される。当該賞球個数について具体的には、第1作動口33への1個の遊技球の入球が発生した場合又は第2作動口34への1個の遊技球の入球が発生した場合には、1個の賞球の払い出しが実行され、一般入賞口31への1個の遊技球の入球が発生した場合には、10個の賞球の払い出しが実行され、特電入賞装置32への1個の遊技球の入球が発生した場合には、15個の賞球の払い出しが実行される。 Even if a ball enters the through gate 35, no game ball is put out. On the other hand, when a ball enters the general winning hole 31, the special electric winning device 32, the first operating hole 33 and the second operating hole 34, a predetermined number of game balls are paid out. Specifically, regarding the number of prize balls, when one game ball enters the first operation port 33 or when one game ball enters the second operation port 34 , one prize ball is paid out, and when one game ball enters the general winning hole 31, 10 prize balls are paid out and sent to the special electric prize winning device 32 When one game ball is entered, 15 prize balls are paid out.

なお、上記賞球個数は任意であり、例えば、第2作動口34の方が第1作動口33よりも賞球個数が少ない構成としてもよく、第2作動口34の方が第1作動口33よりも賞球個数が多い構成としてもよい。 In addition, the number of prize balls is arbitrary, for example, the second operation port 34 may have a smaller number of prize balls than the first operation port 33, and the second operation port 34 may be the first operation port. The number of prize balls may be larger than 33.

その他に、遊技盤24の最下部にはアウト口24aが設けられており、各種入賞口等に入らなかった遊技球はアウト口24aを通って遊技領域PAから排出される。また、遊技盤24には、遊技球の落下方向を適宜分散、調整等するために多数の釘24bが植設されているとともに、風車等の各種部材が配設されている。 In addition, an out port 24a is provided at the bottom of the game board 24, and game balls that do not enter various winning ports are discharged from the game area PA through the out port 24a. Further, the game board 24 is provided with a large number of nails 24b for appropriately dispersing and adjusting the falling direction of game balls, and various members such as windmills.

ここで、入球とは所定の開口部を遊技球が通過することを意味し、開口部を通過した後に遊技領域PAから排出される態様だけではなく、開口部を通過した後に遊技領域PAから排出されることなく遊技領域PAの流下を継続する態様も含まれる。但し、以下の説明では、アウト口24aへの遊技球の入球と明確に区別するために、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びスルーゲート35への遊技球の入球を、入賞とも表現する。 Here, the entry ball means that the game ball passes through a predetermined opening, and not only is the game ball discharged from the game area PA after passing through the opening, but also from the game area PA after passing through the opening. A mode in which the liquid continues to flow down the game area PA without being discharged is also included. However, in the following description, in order to clearly distinguish from the entry of game balls into the out port 24a, the general winning port 31, the special electric winning device 32, the first operating port 33, the second operating port 34, and the through gate 35 The entry of a game ball into the game ball is also expressed as winning.

第1作動口33及び第2作動口34は、作動口装置としてユニット化されて遊技盤24に設置されている。第1作動口33及び第2作動口34は共に上向きに開放されている。また、第1作動口33が上方となるようにして両作動口33,34は鉛直方向に並んでいる。第2作動口34には、左右一対の可動片よりなるガイド片としての普電役物34aが設けられている。普電役物34aの閉鎖状態では遊技球が第2作動口34に入賞できず、普電役物34aが開放状態となることで第2作動口34への入賞が可能となる。 The first operating port 33 and the second operating port 34 are unitized as an operating port device and installed on the game board 24 . Both the first working port 33 and the second working port 34 are open upward. Further, the two operating ports 33 and 34 are vertically aligned with the first operating port 33 facing upward. The second operating port 34 is provided with a universal electrical accessory 34a as a guide piece consisting of a pair of left and right movable pieces. A game ball cannot enter the second operating port 34 when the universal electrical role 34a is closed, and the winning to the second operating port 34 becomes possible when the universal electrical role 34a is in the open state.

第2作動口34よりも遊技球の流下方向の上流側に、スルーゲート35が設けられている。スルーゲート35は縦方向に貫通した図示しない貫通孔を有しており、スルーゲート35に入賞した遊技球は入賞後に遊技領域PAを流下する。これにより、スルーゲート35に入賞した遊技球が第2作動口34へ入賞することが可能となっている。 A through gate 35 is provided upstream of the second operation port 34 in the direction in which the game ball flows. The through-gate 35 has a through-hole (not shown) penetrating in the vertical direction, and a game ball entering the through-gate 35 flows down the game area PA after winning. As a result, the game ball that has entered the through gate 35 can enter the second operating port 34. - 特許庁

スルーゲート35への入賞に基づき第2作動口34の普電役物34aが閉鎖状態から開放状態に切り換えられる。具体的には、スルーゲート35への入賞をトリガとして内部抽選が行われるとともに、遊技領域PAにおいて遊技球が通過しない領域である右下の隅部に設けられた普図ユニット38の普図表示部38aにて絵柄の変動表示が行われる。そして、内部抽選の結果が電役開放当選であり当該結果に対応した停止結果が表示されて普図表示部38aの変動表示が終了された場合に普電開放状態へ移行する。普電開放状態では、普電役物34aが所定の態様で開放状態となる。 Based on the winning of the through gate 35, the universal electrical accessory 34a of the second operating port 34 is switched from the closed state to the open state. Specifically, the internal lottery is performed with the winning of the through gate 35 as a trigger, and the general figure unit 38 provided in the lower right corner which is the area where the game ball does not pass in the game area PA. Variation display of the pattern is performed in the section 38a. Then, when the result of the internal lottery is the electric power open winning, the stop result corresponding to the result is displayed, and the variable display of the universal diagram display section 38a ends, the state shifts to the electric power open state. In the common electric open state, the common electric accessory 34a is opened in a predetermined manner.

なお、普図表示部38aは、LEDによる複数の表示用セグメントが所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機EL表示装置、CRT又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、普図表示部38aにて変動表示される絵柄としては、複数種の文字が変動表示される構成、複数種の記号が変動表示される構成、複数種のキャラクタが変動表示される構成又は複数種の色が切り換え表示される構成などが考えられる。 In addition, the normal figure display unit 38a is composed of a segment display device in which a plurality of LED display segments are arranged in a predetermined manner. It may be constituted by other types of display devices such as displays, CRTs or dot matrix displays. In addition, as the pattern variably displayed in the normal figure display unit 38a, a configuration in which a plurality of types of characters are variably displayed, a configuration in which a plurality of types of symbols are variably displayed, a configuration in which a plurality of types of characters are variably displayed, or A configuration in which a plurality of types of colors are switched and displayed can be considered.

普図ユニット38において、普図表示部38aに隣接した位置には、普図保留表示部38bが設けられている。遊技球がスルーゲート35に入賞した個数は最大4個まで保留され、普図保留表示部38bの点灯によってその保留個数が表示されるようになっている。 In the normal pattern unit 38, a normal pattern holding display portion 38b is provided at a position adjacent to the normal pattern display portion 38a. The number of winning game balls in the through gate 35 is reserved up to four, and the reserved number is displayed by lighting of the normal figure reservation display section 38b.

第1作動口33又は第2作動口34への入賞をトリガとして当たり抽選が行われる。そして、当該抽選結果は特図ユニット37及び可変表示ユニット36の図柄表示装置41における表示演出を通じて明示される。 A winning lottery is performed with the winning of the first operating port 33 or the second operating port 34 as a trigger. Then, the result of the lottery is clearly shown through the display effect on the special figure unit 37 and the symbol display device 41 of the variable display unit 36. - 特許庁

特図ユニット37について詳細には、特図ユニット37には特図表示部37aが設けられている。特図表示部37aの表示領域は図柄表示装置41の表示面41aよりも狭い。特図表示部37aでは、第1作動口33への入賞又は第2作動口34への入賞をトリガとして当たり抽選が行われることで絵柄の変動表示又は所定の表示が行われる。そして、抽選結果に対応した結果が表示される。なお、特図表示部37aは、LEDによる複数の表示用セグメントが所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機EL表示装置、CRT又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、特図表示部37aにて表示される絵柄としては、複数種の文字が表示される構成、複数種の記号が表示される構成、複数種のキャラクタが表示される構成又は複数種の色が表示される構成などが考えられる。 In detail, the special figure unit 37 is provided with a special figure display section 37a. The display area of the special figure display portion 37a is narrower than the display surface 41a of the pattern display device 41. In the special figure display section 37a, a variable display or a predetermined display of the pattern is performed by performing a winning lottery with the winning of the first operation opening 33 or the winning of the second operation opening 34 as a trigger. Then, a result corresponding to the lottery result is displayed. In addition, the special figure display unit 37a is configured by a segment display device in which a plurality of LED display segments are arranged in a predetermined manner, but is not limited to this, a liquid crystal display device, an organic EL It may be constituted by other types of display devices such as displays, CRTs or dot matrix displays. In addition, as the pattern displayed in the special figure display unit 37a, a configuration in which multiple types of characters are displayed, a configuration in which multiple types of symbols are displayed, a configuration in which multiple types of characters are displayed, or multiple types of colors is displayed.

特図ユニット37において、特図表示部37aに隣接した位置には、特図保留表示部37bが設けられている。遊技球が第1作動口33又は第2作動口34に入賞した個数は最大4個まで保留され、特図保留表示部37bの点灯によってその保留個数が表示されるようになっている。 In the special figure unit 37, a special figure reservation display section 37b is provided at a position adjacent to the special figure display section 37a. The number of game balls won in the first operation port 33 or the second operation port 34 is reserved up to four, and the number of reservations is displayed by lighting the special figure reservation display part 37b.

図柄表示装置41について詳細には、図柄表示装置41は、液晶ディスプレイを備えた液晶表示装置として構成されており、後述する表示制御装置により表示内容が制御される。なお、図柄表示装置41は、液晶表示装置に限定されることはなく、プラズマディスプレイ装置、有機EL表示装置又はCRTといった表示画面を有する他の表示装置であってもよく、ドットマトリクス表示器であってもよい。 More specifically, the pattern display device 41 is configured as a liquid crystal display device having a liquid crystal display, and display contents are controlled by a display control device, which will be described later. The pattern display device 41 is not limited to a liquid crystal display device, and may be a plasma display device, an organic EL display device, or another display device having a display screen such as a CRT, or a dot matrix display device. may

図柄表示装置41では、第1作動口33への入賞又は第2作動口34への入賞に基づき特図表示部37aにて絵柄の変動表示又は所定の表示が行われる場合にそれに合わせて図柄の変動表示又は所定の表示が行われる。例えば、図柄表示装置41の表示面41aには、複数の表示領域として上段・中段・下段の3つの図柄列が設定され、各図柄列において「1」~「9」の数字が付された主図柄が昇順又は降順で配列された状態でスクロール表示される。このスクロール表示においては、最初に全図柄列におけるスクロール表示が開始され、上図柄列→下図柄列→中図柄列の順にスクロール表示から待機表示に切り換えられ、最終的に各図柄列にて所定の図柄を静止表示した状態で終了される。そして、遊技結果が大当たり結果となる遊技回では、図柄表示装置41の表示面41aにおいて予め設定されている有効ライン上に所定の図柄の組み合わせが停止表示される。具体的には、後述する最有利大当たり結果となる場合には同一の奇数図柄の組み合わせが停止表示され、後述する低確大当たり結果となる場合には同一の偶数図柄の組み合わせが停止表示され、後述する低入賞高確大当たり結果となる場合には同一の図柄の組み合わせではないものの低入賞高確大当たり結果ではない場合には停止表示されない図柄の組み合わせが停止表示される。 In the design display device 41, when the fluctuation display or the predetermined display of the pattern is performed in the special figure display unit 37a based on the winning to the first operation port 33 or the winning to the second operation port 34, the pattern is displayed according to it A variable display or a predetermined display is performed. For example, on the display surface 41a of the pattern display device 41, three pattern rows of upper, middle and lower rows are set as a plurality of display areas. The symbols are scroll-displayed in ascending or descending order. In this scroll display, scroll display is first started in all symbol rows, then the scroll display is switched to standby display in the order of upper symbol row→lower symbol row→middle symbol row. The game ends with the design still displayed. Then, in a game turn in which the game result is a jackpot result, a combination of predetermined symbols is stopped and displayed on the preset effective line on the display surface 41 a of the symbol display device 41 . Specifically, when the maximum winning jackpot result described later is obtained, the combination of the same odd numbered symbols is stopped and displayed, and when the low probability jackpot result described later is obtained, the combination of the same even numbered symbols is stopped and displayed. In the case of a low winning high probability big winning result, the combination of symbols which are not the same combination of symbols but not the low winning high probability big winning result are stop-displayed.

なお、図柄表示装置41では、第1作動口33又は第2作動口34への入賞をトリガとした表示演出だけではなく、当たり当選となった後に移行する開閉実行モード中の表示演出などが行われる。また、いずれかの作動口33,34への入賞に基づいて、特図表示部37a及び図柄表示装置41にて表示が開始され、所定の結果を表示して終了されるまでが遊技回の1回に相当する。また、図柄表示装置41における図柄の変動表示の態様は上記のものに限定されることはなく任意であり、図柄列の数、図柄列における図柄の変動表示の方向、各図柄列の図柄数などは適宜変更可能である。また、図柄表示装置41にて変動表示される絵柄は上記のような図柄に限定されることはなく、例えば絵柄として数字のみが変動表示される構成としてもよい。 In the symbol display device 41, not only the display effect triggered by the winning of the first operation port 33 or the second operation port 34, but also the display effect during the opening/closing execution mode that shifts after winning is performed. will be In addition, based on the winning of any of the operation ports 33, 34, the display is started on the special figure display unit 37a and the symbol display device 41, and the predetermined result is displayed and the end is one of the game rounds. times. In addition, the pattern display device 41 may arbitrarily display the patterns in any manner without being limited to the above. can be changed as appropriate. Further, the patterns displayed variably on the pattern display device 41 are not limited to the above-described patterns, and for example, only numbers may be variably displayed as the patterns.

第1作動口33への入賞又は第2作動口34への入賞に基づく当たり抽選にて大当たり当選となった場合には、特電入賞装置32への入賞が可能となる開閉実行モードへ移行する。特電入賞装置32は、遊技盤24の背面側へと通じる図示しない大入賞口を備えているとともに、当該大入賞口を開閉する開閉扉32aを備えている。開閉扉32aは、閉鎖状態及び開放状態のいずれかに配置される。具体的には、開閉扉32aは、通常は遊技球が入賞できない閉鎖状態になっており、内部抽選において開閉実行モードへの移行に当選した場合に遊技球が入賞可能な開放状態に切り換えられるようになっている。ちなみに、開閉実行モードとは、当たり結果となった場合に移行することとなるモードである。なお、閉鎖状態では入賞が不可ではないが開放状態よりも入賞が発生しづらい状態となる構成としてもよい。 When a big win is won in a winning lottery based on the winning to the first operating port 33 or the winning to the second operating port 34, it shifts to the opening/closing execution mode in which the winning to the special electric prize winning device 32 is possible. The special electric prize winning device 32 includes a large prize winning opening (not shown) leading to the back side of the game board 24, and an opening/closing door 32a for opening and closing the big winning opening. The opening/closing door 32a is arranged in either a closed state or an open state. Specifically, the opening/closing door 32a is normally in a closed state in which game balls cannot win prizes, and is switched to an open state in which game balls can win prizes when the internal lottery wins the transition to the opening/closing execution mode. It has become. Incidentally, the open/close execution mode is a mode to be shifted to when a winning result is obtained. It should be noted that although it is not impossible to win a prize in the closed state, it may be configured to be in a state in which it is more difficult to win a prize than in the open state.

<遊技球の排出に関する構成>
図5は、遊技領域PAを流下した遊技球の排出に関する構成を説明するための説明図である。
<Configuration for discharge of game balls>
FIG. 5 is an explanatory diagram for explaining a configuration relating to ejection of game balls that have flowed down the game area PA.

既に説明したとおり、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aのいずれかに入球した遊技球は遊技領域PAから排出される。換言すれば、遊技球発射機構27から発射されて遊技領域PAに流入した遊技球は一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aのいずれかに入球することにより遊技領域PAから排出されることとなる。一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aのいずれかに入球した遊技球は遊技盤24の背面側に導かれる。 As already explained, a game ball entering any one of the general winning opening 31, the special electric winning device 32, the first operating opening 33, the second operating opening 34 and the out opening 24a is discharged from the game area PA. In other words, the game ball launched from the game ball launching mechanism 27 and flowed into the game area PA is any of the general winning port 31, the special electric winning device 32, the first operating port 33, the second operating port 34, and the out port 24a It will be discharged from the game area PA by entering the ball into. A game ball entering any one of the general prize winning port 31, the special electric prize winning device 32, the first operating port 33, the second operating port 34 and the out port 24a is led to the back side of the game board 24.例文帳に追加

遊技盤24の背面には、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aのそれぞれに対応させて排出通路部42~48が形成されている。排出通路部42~48に流入した遊技球はその流入した排出通路部42~48を流下することにより、遊技盤24の背面側において遊技盤24の下端部に導かれ図示しない排出球回収部にて回収される。そして、排出球回収部にて回収された遊技球は、遊技ホールにおいてパチンコ機10が設置された島設備の球循環装置に排出される。 On the back surface of the game board 24, discharge passage portions 42 to 48 are formed corresponding to the general prize winning port 31, the special electric prize winning device 32, the first operating port 33, the second operating port 34 and the out port 24a, respectively. . The game balls that have flowed into the discharge passages 42 to 48 are led to the lower end of the game board 24 on the back side of the game board 24 by flowing down the discharge passages 42 to 48 into which they flowed in, and are sent to a discharge ball recovery section (not shown). is recovered. Then, the game balls collected by the discharge ball collecting section are discharged to the ball circulation device of the island facility where the pachinko machine 10 is installed in the game hall.

各排出通路部42~48には遊技球を検知するための各種検知センサ42a~48aが設けられている。これら排出通路部42~48及び検知センサ42a~48aについて以下に説明する。一般入賞口31は既に説明したとおり4個設けられているため、それら4個のそれぞれに対応させて排出通路部42~44が存在している。この場合、最も左の一般入賞口31に対応する第1排出通路部42及びその右隣りの一般入賞口31に対応する第2排出通路部43のそれぞれに対しては1個ずつ検知センサ42a,43aが設けられている。具体的には、第1排出通路部42の途中位置に検知範囲が存在するようにして第1入賞口検知センサ42aが設けられているとともに、第2排出通路部43の途中位置に検知範囲が存在するように第2入賞口検知センサ43aが設けられている。最も左の一般入賞口31に入球した遊技球は第1排出通路部42を通過する途中で第1入賞口検知センサ42aにて検知され、その右隣りの一般入賞口31に入球した遊技球は第2排出通路部43を通過する途中で第2入賞口検知センサ43aにて検知される。また、右側2個の一般入賞口31に対しては途中位置で合流するように形成された第3排出通路部44が設けられている。当該第3排出通路部44は、2個の一般入賞口31のそれぞれに対応する入口側領域を有しているとともに、それら入口側領域が途中で合流することで1個の出口側領域を有している。第3排出通路部44における出口側領域の途中位置に検知範囲が存在するように第3入賞口検知センサ44aが設けられている。右側2個のいずれかの一般入賞口31に入球した遊技球は第3排出通路部44を通過する途中で第3入賞口検知センサ44aにて検知される。 Various detection sensors 42a to 48a for detecting game balls are provided in the discharge passages 42 to 48, respectively. These discharge passage portions 42 to 48 and detection sensors 42a to 48a will be described below. Since four general prize winning openings 31 are provided as already explained, there are discharge passage portions 42 to 44 corresponding to each of these four openings. In this case, one detection sensor 42a is provided for each of the first discharge passage portion 42 corresponding to the leftmost general prize winning port 31 and the second discharge passage portion 43 corresponding to the general prize winning port 31 adjacent thereto. 43a is provided. Specifically, the first winning opening detection sensor 42a is provided so that the detection range exists in the middle of the first discharge passage portion 42, and the detection range is in the middle of the second discharge passage portion 43. A second winning hole detection sensor 43a is provided so as to exist. The game ball entering the leftmost general winning hole 31 is detected by the first winning hole detection sensor 42a while passing through the first discharge passage part 42, and enters the general winning hole 31 on the right side. The ball is detected by the second winning opening detection sensor 43a while passing through the second discharge passage portion 43. FIG. In addition, a third discharge passage portion 44 is formed so as to join the two general prize winning openings 31 on the right side at a midway position. The third discharge passage portion 44 has an entrance side area corresponding to each of the two general winning openings 31, and has one exit side area by joining the entrance side areas in the middle. is doing. A third winning opening detection sensor 44a is provided so that a detection range exists in the middle of the exit side area of the third discharge passage portion 44 . A game ball that enters one of the two right-side general winning holes 31 is detected by the third winning hole detection sensor 44a while passing through the third discharge passage portion 44. - 特許庁

特電入賞装置32に対応させて第4排出通路部45が存在している。第4排出通路部45の途中位置に検知範囲が存在するようにして特電検知センサ45aが設けられており、特電入賞装置32に入球した遊技球は第4排出通路部45を通過する途中で特電検知センサ45aにて検知される。第1作動口33に対応させて第5排出通路部46が存在している。第5排出通路部46の途中位置に検知範囲が存在するようにして第1作動口検知センサ46aが設けられており、第1作動口33に入球した遊技球は第5排出通路部46を通過する途中で第1作動口検知センサ46aにて検知される。第2作動口34に対応させて第6排出通路部47が存在している。第6排出通路部47の途中位置に検知範囲が存在するようにして第2作動口検知センサ47aが設けられており、第2作動口34に入球した遊技球は第6排出通路部47を通過する途中で第2作動口検知センサ47aにて検知される。アウト口24aに対応させて第7排出通路部48が存在している。第7排出通路部48の途中位置に検知範囲が存在するようにしてアウト口検知センサ48aが設けられており、アウト口24aに入球した遊技球は第7排出通路部48を通過する途中でアウト口検知センサ48aにて検知される。 A fourth discharge passage portion 45 exists corresponding to the special electric prize winning device 32 . A special electric detection sensor 45a is provided so that a detection range exists in the middle of the fourth discharge passage portion 45, and the game ball entering the special electric prize winning device 32 passes through the fourth discharge passage portion 45. It is detected by the special electric detection sensor 45a. A fifth discharge passage portion 46 exists corresponding to the first operation port 33 . A first operation opening detection sensor 46a is provided so that a detection range exists in the middle of the fifth discharge passage portion 46, and the game ball entering the first operation opening 33 passes through the fifth discharge passage portion 46. It is detected by the first operation port detection sensor 46a while passing through. A sixth discharge passage portion 47 exists corresponding to the second operation port 34 . A second operation opening detection sensor 47a is provided so that a detection range exists in the middle of the sixth discharge passage portion 47, and the game ball entering the second operation opening 34 passes through the sixth discharge passage portion 47. It is detected by the second operation opening detection sensor 47a while it is passing through. A seventh discharge passage portion 48 is present corresponding to the out port 24a. An out-port detection sensor 48a is provided so that a detection range exists in the middle of the seventh discharge passage portion 48, and the game ball entering the out port 24a passes through the seventh discharge passage portion 48. It is detected by the outlet detection sensor 48a.

なお、各種検知センサ42a~48aのうちいずれか1個の検知センサ42a~48aにて検知対象となった遊技球は他の検知センサ42a~48aの検知対象となることはない。また、スルーゲート35に対してもゲート検知センサ49aが設けられており、遊技領域PAを流下する途中でスルーゲート35を通過する遊技球はゲート検知センサ49aにて検知される。 A game ball that is detected by any one of the various detection sensors 42a to 48a will not be detected by the other detection sensors 42a to 48a. A gate detection sensor 49a is also provided for the through gate 35, and the game ball passing through the through gate 35 on the way down the game area PA is detected by the gate detection sensor 49a.

各種検知センサ42a~49aとしては、いずれも電磁誘導型の近接センサが用いられているが、遊技球を個別に検知できるのであれば使用するセンサは任意である。また、各種検知センサ42a~49aは後述する主制御装置60に電気的に接続されており、各種検知センサ42a~49aの検知結果は主制御装置60に出力される。具体的には、各種検知センサ42a~49aは、遊技球を検知していない状況ではLOWレベル信号を出力し、遊技球を検知している状況ではHIレベル信号を出力する。なお、これに限定されることはなくHI及びLOWの関係が逆であってもよい。 Electromagnetic induction type proximity sensors are used as the various detection sensors 42a to 49a, but any sensor can be used as long as the game balls can be detected individually. Further, the various detection sensors 42a-49a are electrically connected to a main controller 60 which will be described later, and detection results of the various detection sensors 42a-49a are output to the main controller 60. FIG. Specifically, the various detection sensors 42a to 49a output a LOW level signal when no game ball is detected, and output a HI level signal when a game ball is detected. Note that the relationship between HI and LOW may be reversed without being limited to this.

図2に示すように、上記構成の遊技盤24が樹脂ベース21に取り付けられてなる内枠13の前面側全体を覆うようにして前扉枠14が設けられている。前扉枠14には、図1に示すように、遊技領域PAのほぼ全域を前方から視認することができるようにした窓部51が形成されている。窓部51は、略楕円形状をなし、窓パネル52が嵌め込まれている。窓パネル52は、ガラスによって無色透明に形成されているが、これに限定されることはなく合成樹脂によって無色透明に形成されていてもよく、パチンコ機10前方から窓パネル52を通じて遊技領域PAを視認可能であれば有色透明に形成されていてもよい。 As shown in FIG. 2, the front door frame 14 is provided so as to cover the entire front side of the inner frame 13 in which the game board 24 having the above configuration is attached to the resin base 21 . As shown in FIG. 1, the front door frame 14 is formed with a window portion 51 through which substantially the entire game area PA can be viewed from the front. The window portion 51 has a substantially elliptical shape, and a window panel 52 is fitted therein. The window panel 52 is made of glass in a colorless and transparent manner, but is not limited to this, and may be made of a synthetic resin in a colorless and transparent manner. As long as it is visible, it may be colored and transparent.

窓部51の上方には、遊技状態に応じた効果音などが出力される左右一対のスピーカ部53が設けられている。また、窓部51の下方には、手前側へ膨出した上側膨出部54と下側膨出部55とが上下に並設されている。上側膨出部54内側には上方に開口した上皿54aが設けられており、下側膨出部55内側には同じく上方に開口した下皿55aが設けられている。上皿54aは、後述する払出装置より払い出された遊技球を一旦貯留し、一列に整列させながら遊技球発射機構27側へ導くための機能を有する。また、下皿55aは、上皿54a内にて余剰となった遊技球を貯留する機能を有する。 Above the window portion 51, a pair of left and right speaker portions 53 are provided for outputting sound effects and the like according to the game state. An upper bulging portion 54 bulging forward and a lower bulging portion 55 are vertically arranged below the window portion 51 . An upper plate 54a that opens upward is provided inside the upper bulging portion 54, and a lower plate 55a that likewise opens upward is provided inside the lower bulging portion 55. As shown in FIG. The upper plate 54a has a function of temporarily storing game balls paid out from a payout device, which will be described later, and guiding them toward the game ball launching mechanism 27 while aligning them in a line. In addition, the lower tray 55a has a function of storing surplus game balls in the upper tray 54a.

図1に示すように、前扉枠14の前面において、窓部51の左側下部には第1装飾基板56が設けられているとともに、窓部51の上側の左右方向略中央には第2装飾基板57が設けられている。各装飾基板56,57には複数のLEDチップが実装されており、これらの装飾基板56,57では遊技状態に対応する発光演出が行われる。前扉枠14には、第1装飾基板56の前方を覆う第1装飾カバー58及び第2装飾基板57の前方を覆う第2装飾カバー59が設けられている。これらの装飾カバー58,59は、LEDチップから放出される光を透過する透明又は半透明の樹脂により形成されており、パチンコ機10前方に向けて膨出している。なお、装飾基板56,57及び装飾カバー58,59の詳細については後述する。 As shown in FIG. 1, on the front surface of the front door frame 14, a first decoration substrate 56 is provided on the left lower portion of the window portion 51, and a second decoration substrate 56 is provided on the upper side of the window portion 51 in the center in the left-right direction. A substrate 57 is provided. A plurality of LED chips are mounted on each of the decoration substrates 56 and 57, and these decoration substrates 56 and 57 perform light emitting effects corresponding to the game state. The front door frame 14 is provided with a first decorative cover 58 that covers the front of the first decorative board 56 and a second decorative cover 59 that covers the front of the second decorative board 57 . These decorative covers 58 and 59 are made of a transparent or translucent resin that transmits light emitted from the LED chips, and protrude toward the front of the pachinko machine 10 . Details of the decorative substrates 56 and 57 and the decorative covers 58 and 59 will be described later.

次に、遊技機本体12の背面側の構成について説明する。 Next, the configuration of the rear side of the gaming machine main body 12 will be described.

図2に示すように、内枠13(具体的には、遊技盤24)の背面には、遊技の主たる制御を司る主制御装置60が搭載されている。図6は主制御装置60の正面図である。 As shown in FIG. 2, a main control device 60 is mounted on the back surface of the inner frame 13 (specifically, the game board 24) for main control of the game. FIG. 6 is a front view of the main controller 60. FIG.

<主制御装置60の構成>
主制御装置60は、図6に示すように、主制御基板61が基板ボックス60aに収容されてなる。主制御基板61の一方の板面である素子搭載面には、MPU62が搭載されている。基板ボックス60aは当該基板ボックス60aの外部から当該基板ボックス60a内に収容されたMPU62を目視することが可能となるように透明に形成されている。なお、基板ボックス60aは無色透明に形成されているが、基板ボックス60aの外部から当該基板ボックス60a内に収容されたMPU62を目視することが可能であれば有色透明に形成されていてもよい。主制御装置60は基板ボックス60aにおいて主制御基板61の素子搭載面と対向する対向壁部60bがパチンコ機10後方を向くようにして樹脂ベース21の背面に搭載されている。したがって、遊技機本体12を外枠11に対してパチンコ機10前方に開放させて樹脂ベース21の背面を露出させることにより、基板ボックス60aの対向壁部60bを目視することが可能となるとともに当該対向壁部60bを通じてMPU62を目視することが可能となる。
<Configuration of main controller 60>
As shown in FIG. 6, the main controller 60 has a main control board 61 housed in a board box 60a. An MPU 62 is mounted on the element mounting surface, which is one plate surface of the main control board 61 . The board box 60a is formed transparent so that the MPU 62 accommodated in the board box 60a can be visually observed from the outside of the board box 60a. Although the board box 60a is formed colorless and transparent, it may be formed colored and transparent as long as the MPU 62 accommodated in the board box 60a can be visually observed from the outside of the board box 60a. The main controller 60 is mounted on the rear surface of the resin base 21 in the board box 60a such that the facing wall portion 60b facing the element mounting surface of the main control board 61 faces the pachinko machine 10 rearward. Therefore, by opening the game machine main body 12 to the front of the pachinko machine 10 with respect to the outer frame 11 and exposing the back surface of the resin base 21, it becomes possible to see the opposing wall portion 60b of the board box 60a and It is possible to see the MPU 62 through the opposing wall portion 60b.

基板ボックス60aは複数のケース体60cを前後に組合せることにより形成されているが、これら複数のケース体60cには、これらケース体60cの分離を阻止するとともにこれらケース体60cの分離に際してその痕跡を残すための結合部60eが設けられている。結合部60eは、略直方体形状の基板ボックス60aにおける一辺に複数並設されている。これにより、一部の結合部60eを利用してケース体60cの分離を阻止している状態において当該一部の結合部60eを破壊してケース体60cを分離したとしても、その後に別の結合部60eを結合状態とすることでケース体60cの分離を再度阻止することが可能となる。また、ケース体60cの分離に際して結合部60eが破壊されてその痕跡が残ることにより、結合部60eを目視確認することでケース体60cの分離が不正に行われているか否かを把握することが可能となる。また、基板ボックス60aにおいて結合部60eが並設された一辺とは逆の一辺にはケース体60c間の境界を跨ぐようにして封印シール60fが貼り付けられている。封印シール60fはその引き剥がしに際して粘着層がケース体60cに残る。これにより、ケース体60cの分離に際して封印シール60fが剥がされた場合にはその痕跡を残すことが可能となる。 The board box 60a is formed by assembling a plurality of case bodies 60c back and forth, and the plurality of case bodies 60c prevents the separation of the case bodies 60c and leaves traces of the case bodies 60c when the case bodies 60c are separated. A coupling portion 60e is provided for leaving the . A plurality of coupling portions 60e are arranged side by side on one side of the substantially rectangular parallelepiped board box 60a. As a result, in a state in which separation of the case body 60c is prevented by using some of the joints 60e, even if the case body 60c is separated by destroying the part of the joints 60e, another joint is subsequently performed. By bringing the portion 60e into the coupled state, it is possible to prevent the separation of the case body 60c again. In addition, since the connecting portion 60e is destroyed and a trace remains when the case body 60c is separated, it is possible to grasp whether or not the case body 60c is illegally separated by visually checking the connecting portion 60e. It becomes possible. In addition, a sealing seal 60f is attached to one side of the substrate box 60a opposite to the one side on which the connecting portions 60e are arranged so as to straddle the boundary between the case bodies 60c. When the sealing seal 60f is peeled off, the adhesive layer remains on the case body 60c. As a result, when the sealing seal 60f is peeled off when the case body 60c is separated, it is possible to leave a trace.

上記構成の主制御装置60において主制御基板61には、パチンコ機10の設定状態を「設定1」から「設定6」の範囲で変更する契機を生じさせるために遊技ホールの管理者が所有する設定キーが挿入されてON操作される設定キー挿入部68aと、設定キー挿入部68aに対するON操作後においてパチンコ機10の設定状態を順次変更させるために操作される更新ボタン68bと、主制御装置60のMPU62に設けられた後述する主側RAM65のデータをクリアするために操作されるリセットボタン68cと、遊技履歴の管理結果を報知するための第1~第3報知用表示装置69a~69cと、が設けられている。なお、パチンコ機10の設定状態は「設定1」~「設定6」の6段階に限定されることはなく複数段階であれば任意である。 In the main control device 60 having the above configuration, the main control board 61 is owned by the manager of the game hall in order to generate an opportunity to change the setting state of the pachinko machine 10 within the range of "setting 1" to "setting 6". A setting key insertion unit 68a into which a setting key is inserted and turned ON, an update button 68b operated to sequentially change the setting state of the pachinko machine 10 after the ON operation to the setting key insertion unit 68a, and a main control unit. A reset button 68c operated to clear the data of a main side RAM 65 provided in the MPU 62 of 60, which will be described later, and first to third notification display devices 69a to 69c for notifying the management results of the game history. , is provided. Incidentally, the setting state of the pachinko machine 10 is not limited to the six stages of "setting 1" to "setting 6", and any number of stages may be used.

これら設定キー挿入部68a、更新ボタン68b、リセットボタン68c、及び第1~第3報知用表示装置69a~69cはいずれも主制御基板61の素子搭載面に設けられている。また、主制御基板61の素子搭載面は既に説明したとおり基板ボックス60aの対向壁部60bと対向しているが、設定キー挿入部68a、更新ボタン68b及びリセットボタン68cは対向壁部60bにより覆われていない。つまり、対向壁部60bには設定キー挿入部68a、更新ボタン68b及びリセットボタン68cのそれぞれと対向する領域が個別の開口部とされている。これにより、基板ボックス60aの開放を要することなく、設定キー挿入部68aに設定キーを挿入することが可能であり、更新ボタン68bを押圧操作することが可能であり、リセットボタン68cを押圧操作することが可能である。 These setting key insertion portion 68a, update button 68b, reset button 68c, and first to third notification display devices 69a to 69c are all provided on the element mounting surface of the main control board 61. FIG. As already explained, the device mounting surface of the main control board 61 faces the opposing wall portion 60b of the board box 60a. not been That is, the opposed wall portion 60b has individual openings in areas opposed to the setting key insertion portion 68a, the update button 68b, and the reset button 68c. As a result, it is possible to insert a setting key into the setting key insertion portion 68a without opening the board box 60a, to press the update button 68b, and to press the reset button 68c. It is possible.

設定キー挿入部68aに設定キーを挿入して所定方向に回転操作することにより設定キー挿入部68aがON操作された状態となる。その状態でパチンコ機10への動作電力の供給を開始させることで(すなわち主制御装置60のMPU62への動作電力の供給を開始させることで)、パチンコ機10の設定状態を変更することが可能な変更可能状態となる。そして、この状態において更新ボタン68bを1回押圧操作する度にパチンコ機10の設定状態が「設定1」~「設定6」の範囲において昇順で1段階ずつ変更される。なお、「設定6」の状態で更新ボタン68bが操作された場合には「設定1」に更新される。また、設定キー挿入部68aに挿入している設定キーをON操作の位置から所定方向とは反対方向に回転操作して初期位置に復帰させることにより設定キー挿入部68aがOFF操作された状態となる。設定キー挿入部68aがOFF操作された状態となることで上記変更可能状態が終了し、その時点における設定値の状態で遊技を行うことが可能な状態となる。つまり、変更可能状態が終了した後に更新ボタン68bを操作しても設定値を変更することはできない。 By inserting the setting key into the setting key inserting portion 68a and rotating it in a predetermined direction, the setting key inserting portion 68a is turned on. By starting the supply of operating power to the pachinko machine 10 in that state (that is, by starting the supply of operating power to the MPU 62 of the main controller 60), the setting state of the pachinko machine 10 can be changed. changeable state. In this state, each time the update button 68b is pressed once, the setting state of the pachinko machine 10 is changed step by step in the range of "setting 1" to "setting 6" in ascending order. When the update button 68b is operated in the state of "setting 6", the state is updated to "setting 1". The setting key insertion portion 68a is turned off by rotating the setting key inserted in the setting key insertion portion 68a from the ON operation position in a direction opposite to the predetermined direction to return to the initial position. Become. When the setting key insertion portion 68a is turned off, the changeable state ends, and the game can be played with the set values at that time. In other words, even if the update button 68b is operated after the changeable state ends, the setting value cannot be changed.

設定キー挿入部68aに対するON操作はパチンコ機10への動作電力の供給開始時(すなわち主制御装置60のMPU62への動作電力の供給開始時)のみ有効とされる。したがって、主制御装置60のMPU62において動作電力の供給開始時の処理が終了した後に設定キー挿入部68aに対するON操作を行ったとしても設定値を変更することはできない。 The ON operation for the setting key insertion portion 68a is valid only when the supply of operating power to the pachinko machine 10 is started (that is, when the supply of operating power to the MPU 62 of the main controller 60 is started). Therefore, even if the setting key inserting portion 68a is turned ON after the MPU 62 of the main controller 60 has completed the operation power supply start process, the setting value cannot be changed.

パチンコ機10の設定状態は当該パチンコ機10における単位時間当たりの有利度を定めるものであり、「設定n」(nは「1」~「6」の整数)のnが大きい値ほど(すなわち設定値が高いほど)有利度が高くなる。詳細は後述するが大当たり結果の当選確率を決定する当否抽選モードとして相対的に当選確率が低くなる低確率モードと相対的に当選確率が高くなる高確率モードとが存在しており、設定値が高いほど低確率モードにおける大当たり結果の当選確率が高くなるように設定されている。一方、いずれの設定値であっても高確率モードにおける大当たり結果の当選確率は一定となっている。 The setting state of the pachinko machine 10 determines the advantage per unit time in the pachinko machine 10, and the larger the value of "setting n" (n is an integer from "1" to "6") (that is, setting The higher the value, the higher the advantage. Although the details will be described later, there are a low probability mode in which the winning probability is relatively low and a high probability mode in which the winning probability is relatively high as a winning lottery mode that determines the winning probability of the jackpot result, and the set value is It is set so that the higher the value, the higher the winning probability of the jackpot result in the low probability mode. On the other hand, the winning probability of the jackpot results in the high probability mode is constant regardless of the set value.

リセットボタン68cは上記のとおり主側RAM65のデータをクリアするために操作されるが、当該データのクリアを発生させるためにはリセットボタン68cを押圧操作した状態でパチンコ機10への動作電力の供給を開始させる必要がある(すなわち主制御装置60のMPU62への動作電力の供給を開始させる必要がある)。リセットボタン68cに対するON操作はパチンコ機10への動作電力の供給開始時(すなわち主制御装置60のMPU62への動作電力の供給開始時)のみ有効とされる。したがって、主制御装置60のMPU62において動作電力の供給開始時の処理が終了した後にリセットボタン68cを押圧操作したとしても主側RAM65のデータのクリアを行うことはできない。 The reset button 68c is operated to clear the data in the main RAM 65 as described above, but in order to clear the data, the operating power must be supplied to the pachinko machine 10 while the reset button 68c is pressed. (that is, it is necessary to start supplying operating power to the MPU 62 of the main controller 60). The ON operation for the reset button 68c is valid only when the supply of operating power to the pachinko machine 10 is started (that is, when the supply of operating power to the MPU 62 of the main controller 60 is started). Therefore, even if the reset button 68c is pressed after the MPU 62 of the main controller 60 completes the operation power supply start process, the data in the main RAM 65 cannot be cleared.

第1~第3報知用表示装置69a~69cはいずれも、LEDによる表示用セグメントが7個配列されたセグメント表示器であるが、これに限定されることはなく多色発光タイプの単一の発光体であってもよく、液晶表示装置であってもよく、有機ELディスプレイであってもよい。第1~第3報知用表示装置69a~69cはいずれもその表示面が主制御基板61の素子搭載面が向く方向を向くようにして設置されているとともに、基板ボックス60aの対向壁部60bにより覆われている。この場合に、基板ボックス60aが透明に形成されていることにより、基板ボックス60aの外部から当該基板ボックス60a内に収容された第1~第3報知用表示装置69a~69cの表示面を目視することが可能となる。また、既に説明したとおり主制御装置60は基板ボックス60aにおいて主制御基板61の素子搭載面と対向する対向壁部60bがパチンコ機10後方を向くようにして樹脂ベース21の背面に搭載されているため、遊技機本体12を外枠11に対してパチンコ機10前方に開放させて樹脂ベース21の背面をパチンコ機10前方に露出させた場合には、対向壁部60bを通じて第1~第3報知用表示装置69a~69cの表示面を目視することが可能となる。 Each of the first to third notification display devices 69a to 69c is a segment display device in which seven LED display segments are arranged. It may be a light emitter, a liquid crystal display device, or an organic EL display. Each of the first to third notification display devices 69a to 69c is installed so that its display surface faces the direction in which the element mounting surface of the main control board 61 faces. covered. In this case, since the substrate box 60a is transparent, the display surfaces of the first to third notification display devices 69a to 69c housed in the substrate box 60a can be viewed from the outside of the substrate box 60a. becomes possible. As already explained, the main controller 60 is mounted on the rear surface of the resin base 21 in the substrate box 60a so that the facing wall portion 60b facing the element mounting surface of the main control substrate 61 faces the rear of the pachinko machine 10. Therefore, when the game machine main body 12 is opened to the front of the pachinko machine 10 with respect to the outer frame 11 and the back surface of the resin base 21 is exposed to the front of the pachinko machine 10, the first to third notifications are made through the opposing wall portion 60b. It is possible to view the display surfaces of the display devices 69a to 69c.

第1報知用表示装置69aの表示面においては「0」~「9」の数字だけではなく、アルファベット文字を含めた各種文字が表示される。一方、第2報知用表示装置69b及び第3報知用表示装置69cにおいては「0」~「9」の数字が表示される。第1~第3報知用表示装置69a~69cを利用して遊技履歴の管理結果が報知される。また、パチンコ機10の設定状態を変更することが可能な変更可能状態においては現状の設定値に対応する値が第3報知用表示装置69cにて表示される。なお、当該設定値に対応する値が第1報知用表示装置69aにて表示される構成としてもよく、第2報知用表示装置69bにて表示される構成としてもよい。また、変更可能状態となる前における設定値が第1~第3報知用表示装置69a~69cのうちの一の報知用表示装置にて表示されるとともに現状の設定値が第1~第3報知用表示装置69a~69cのうちの他の一の報知用表示装置にて表示される構成としてもよい。 On the display surface of the first notification display device 69a, not only numbers "0" to "9" but also various characters including alphabetic characters are displayed. On the other hand, the numbers "0" to "9" are displayed on the second notification display device 69b and the third notification display device 69c. The management result of the game history is notified using the first to third notification display devices 69a to 69c. Further, in a changeable state in which the setting state of the pachinko machine 10 can be changed, a value corresponding to the current setting value is displayed on the third notification display device 69c. The value corresponding to the set value may be displayed on the first notification display device 69a, or may be displayed on the second notification display device 69b. In addition, the setting value before entering the changeable state is displayed on one of the first to third notification display devices 69a to 69c, and the current setting value is displayed on the first to third notification display devices. It is also possible to adopt a configuration in which the information is displayed on another notification display device out of the display devices 69a to 69c.

内枠13の背面において主制御装置60の上方には、音声発光制御装置81が設けられている。音声発光制御装置81は、主制御装置60からの指示に従い音出力制御、発光制御及び表示制御装置82の制御を実行する。また、音声発光制御装置81は、第1装飾基板56及び第2装飾基板57に実装されているLEDチップの発光制御を実行する。 A sound emission control device 81 is provided above the main control device 60 on the back of the inner frame 13 . The audio light emission control device 81 executes sound output control, light emission control, and control of the display control device 82 according to instructions from the main control device 60 . In addition, the sound emission control device 81 executes emission control of the LED chips mounted on the first decoration substrate 56 and the second decoration substrate 57 .

図3に示すように、主制御装置60及び音声発光制御装置81を含めて内枠13の背面側を覆うようにして裏パックユニット15が設置されている。裏パックユニット15は、透明性を有する合成樹脂により形成された裏パック72を備えており、当該裏パック72に払出機構部73及び制御装置集合ユニット74が取り付けられている。 As shown in FIG. 3, the back pack unit 15 is installed so as to cover the back side of the inner frame 13 including the main controller 60 and the sound emission control device 81 . The back pack unit 15 includes a back pack 72 made of a transparent synthetic resin, and a payout mechanism 73 and a controller assembly unit 74 are attached to the back pack 72 .

払出機構部73は、遊技ホールの島設備から供給される遊技球が逐次補給されるタンク75と、当該タンク75に貯留された遊技球を払い出すための払出装置76と、を備えている。払出装置76より払い出された遊技球は、当該払出装置76の下流側に設けられた払出通路を通じて、上皿54a又は下皿55aに排出される。なお、払出機構部73には、例えば交流24ボルトの主電源が供給されるとともに、電源のON操作及びOFF操作を行うための電源スイッチを有する裏パック基板が搭載されている。 The payout mechanism part 73 includes a tank 75 to which game balls supplied from the island facilities of the game hall are sequentially replenished, and a payout device 76 for paying out the game balls stored in the tank 75 . The game balls paid out from the payout device 76 are discharged to the upper tray 54a or the lower tray 55a through a payout passage provided on the downstream side of the payout device 76.例文帳に追加The payout mechanism 73 is supplied with a main power supply of, for example, 24 volts AC, and is equipped with a back pack board having a power switch for turning the power ON and OFF.

制御装置集合ユニット74は、払出装置76を制御する機能を有する払出制御装置77と、各種制御装置等で要する所定の電力が生成されて出力されるとともに遊技者による発射操作装置28の操作に伴う遊技球の打ち出しの制御が行われる電源・発射制御装置78と、を備えている。これら払出制御装置77と電源・発射制御装置78とは、払出制御装置77がパチンコ機10後方となるように前後に重ねて配置されている。 The control device assembly unit 74 includes a payout control device 77 having a function of controlling a payout device 76, and a predetermined electric power required by various control devices, etc., is generated and output, and is accompanied by the operation of the shooting operation device 28 by the player. A power supply/shooting control device 78 for controlling the launching of game balls is provided. The payout control device 77 and the power supply/launch control device 78 are arranged one on top of the other in such a manner that the payout control device 77 is behind the pachinko machine 10 .

図7は装飾カバー58,59及び装飾基板56,57を取り除いた状態におけるパチンコ機10の正面図である。図1に示すように、第1装飾カバー58には、当該第1装飾カバー58の背面の上部、左下部及び右下部をパチンコ機10後方に起立させて、円柱状のカバー固定ボス58a~58cが一体形成されている。また、第2装飾カバー59には、当該第2装飾カバー59の背面の左部及び右部をパチンコ機10後方に起立させて、円柱状のカバー固定ボス59a,59bが一体形成されている。これらのカバー固定ボス58a~58c,59a,59bの起立先の端部にはネジ穴(図示略)が形成されている。図7に示すように、前扉枠14には、これらのカバー固定ボス58a~58c,59a,59bに対応させて、前扉枠14を前後に貫通する貫通孔14a~14eが形成されている。図1に示すように、第1装飾カバー58及び第2装飾カバー59は、カバー固定ボス58a~58c,59a,59bが前扉枠14の背面側からネジ固定されることにより前扉枠14に固定されている。 FIG. 7 is a front view of the pachinko machine 10 with the decorative covers 58 and 59 and the decorative substrates 56 and 57 removed. As shown in FIG. 1, the first decorative cover 58 has the upper, lower left and lower right portions of the back surface of the first decorative cover 58 erected to the rear of the pachinko machine 10 to form cylindrical cover fixing bosses 58a to 58c. are integrally formed. Further, the second decorative cover 59 is integrally formed with columnar cover fixing bosses 59a and 59b by erecting the left and right portions of the rear surface of the second decorative cover 59 toward the rear of the pachinko machine 10. As shown in FIG. Threaded holes (not shown) are formed at the ends of the raised ends of these cover fixing bosses 58a to 58c, 59a, and 59b. As shown in FIG. 7, the front door frame 14 is formed with through holes 14a to 14e that pass through the front door frame 14 in the front-rear direction so as to correspond to the cover fixing bosses 58a to 58c, 59a, and 59b. . As shown in FIG. 1, the first decorative cover 58 and the second decorative cover 59 are attached to the front door frame 14 by fixing the cover fixing bosses 58a to 58c, 59a, and 59b from the rear side of the front door frame 14 with screws. Fixed.

<装飾基板56,57の構成>
次に、装飾基板56,57の構成について説明する。
<Structure of Decorative Substrates 56 and 57>
Next, the configuration of the decorative substrates 56 and 57 will be described.

図8(a)は第1装飾基板56の一方側の板面である第1実装面84を示す平面図であり、図8(b)は第1装飾基板56に実装されているバイパスコンデンサ85の周辺領域86を拡大して示す第1装飾基板56の第1実装面84の平面図であり、図8(c)は第1装飾基板56に実装されている小型チップ抵抗器87の周辺領域88を拡大して示す第1装飾基板56の第1実装面84の平面図であり、図9は図8(a)のA-A線断面図である。また、図10(a)は第2装飾基板57の一方側の板面である第1実装面89を示す平面図であり、図10(b)は第2装飾基板57に実装されているバイパスコンデンサ97の周辺領域98を拡大して示す第2装飾基板57の第1実装面89の平面図であり、図10(c)は第2装飾基板57に実装されている小型チップ抵抗器101の周辺領域102を拡大して示す第2装飾基板57の第1実装面89の平面図である。 FIG. 8(a) is a plan view showing a first mounting surface 84 which is one plate surface of the first decoration substrate 56, and FIG. 8(b) is a decoupling capacitor 85 mounted on the first decoration substrate 56. FIG. 8C is a plan view of the first mounting surface 84 of the first decorative substrate 56 showing an enlarged peripheral area 86 of the peripheral area 86 of the small chip resistor 87 mounted on the first decorative substrate 56. FIG. 9 is a plan view of the first mounting surface 84 of the first decorative substrate 56 showing an enlarged view of 88, and FIG. 9 is a cross-sectional view taken along the line AA of FIG. 8(a). 10(a) is a plan view showing the first mounting surface 89, which is one plate surface of the second decoration substrate 57, and FIG. 10(b) is a bypass mounted on the second decoration substrate 57. FIG. FIG. 10(c) is a plan view of the first mounting surface 89 of the second decoration substrate 57 showing an enlarged peripheral region 98 of the capacitor 97, and FIG. FIG. 10 is a plan view of the first mounting surface 89 of the second decorative substrate 57 showing an enlarged peripheral area 102;

装飾基板56,57は、導電層と絶縁層とが交互に積層された構造を有する4層基板である。絶縁層としては、ガラスクロスの基材に熱硬化性エポキシ樹脂を含浸させた複合材などが用いられる。導電層は、絶縁層の上又は下に配置された銅箔プレートをエッチングすることにより形成されている。 The decorative substrates 56 and 57 are four-layer substrates having a structure in which conductive layers and insulating layers are alternately laminated. As the insulating layer, a composite material obtained by impregnating a glass cloth base material with a thermosetting epoxy resin is used. The conductive layer is formed by etching a copper foil plate placed over or under the insulating layer.

図9に示すように、第1装飾基板56は、導電層として、第1装飾基板56の第1実装面84側に配置されている第1配線層91と、第1装飾基板56の他方側の板面である第2実装面95側に配置されている第2配線層92と、を備えている。また、第1装飾基板56は、第1配線層91及び第2配線層92の間に配置されている導電層として、GNDプレーン層93(グランドプレーン層又はグラウンドプレーン層)と、電源プレーン層94と、を備えている。第1配線層91及び第2配線層92には、銅箔プレートをエッチングすることによりランド及び配線パターンが形成されている。 As shown in FIG. 9, the first decoration substrate 56 includes a first wiring layer 91 arranged on the first mounting surface 84 side of the first decoration substrate 56 and the other side of the first decoration substrate 56 as conductive layers. and a second wiring layer 92 arranged on the side of a second mounting surface 95 which is a plate surface of. The first decorative substrate 56 includes a GND plane layer 93 (a ground plane layer or a ground plane layer) and a power plane layer 94 as conductive layers arranged between the first wiring layer 91 and the second wiring layer 92 . and have. Lands and wiring patterns are formed on the first wiring layer 91 and the second wiring layer 92 by etching a copper foil plate.

図示は省略するが、第2装飾基板57は、第1装飾基板56と同様に、導電層として、第1実装面89側に配置されている第1配線層と、第2装飾基板57の他方側の板面である第2実装面側に配置されている第2配線層と、を備えている。また、第2装飾基板57は、第1装飾基板56と同様に、第1配線層及び第2配線層の間に配置されている導電層として、GNDプレーン層(グランドプレーン層又はグラウンドプレーン層)と、電源プレーン層と、を備えている。第1配線層及び第2配線層には、銅箔プレートをエッチングすることによりランド及び配線パターンが形成されている。 Although illustration is omitted, the second decoration substrate 57, like the first decoration substrate 56, has a first wiring layer disposed on the first mounting surface 89 side and the other side of the second decoration substrate 57 as a conductive layer. and a second wiring layer disposed on the side of the second mounting surface, which is the side plate surface. The second decorative substrate 57, like the first decorative substrate 56, has a GND plane layer (ground plane layer or ground plane layer) as a conductive layer disposed between the first wiring layer and the second wiring layer. and a power plane layer. Lands and wiring patterns are formed on the first wiring layer and the second wiring layer by etching a copper foil plate.

図1に示すように、第1装飾基板56の右側上部には、湾曲している窓部51の左下部に対応する階段状凹部56aが形成されている。また、第1装飾基板56の左側下部には、第1装飾カバー58のカバー固定ボス58bを避けるための切欠部56bが形成されている。第1装飾基板56に切欠部56bが設けられていることにより、カバー固定ボス58bを避けつつ、第1装飾カバー58後方の広い領域に第1装飾基板56を設けることが可能となっている。 As shown in FIG. 1, the upper right portion of the first decorative substrate 56 is formed with a stepped recess 56a corresponding to the lower left portion of the curved window portion 51. As shown in FIG. A notch portion 56b is formed in the lower left portion of the first decoration board 56 to avoid the cover fixing boss 58b of the first decoration cover 58. As shown in FIG. Since the cutout portion 56b is provided in the first decoration board 56, the first decoration board 56 can be provided in a wide area behind the first decoration cover 58 while avoiding the cover fixing bosses 58b.

第1装飾基板56は、階段状凹部56a及び切欠部56bを有する異形基板である。第1装飾基板56は、矩形及び略矩形の基板ではない。図8(a)に示すように、第1装飾基板56の第1方向DR1(図8(a)における上下方向)における寸法は、第1装飾基板56の当該第1方向DR1に直交する第2方向DR2(図8(a)における左右方向)における寸法よりも大きい。 The first decorative substrate 56 is a deformed substrate having a stepped concave portion 56a and a notch portion 56b. The first decorative substrate 56 is not a rectangular or substantially rectangular substrate. As shown in FIG. 8(a), the dimension of the first decoration substrate 56 in the first direction DR1 (vertical direction in FIG. 8(a)) is the second dimension perpendicular to the first direction DR1 of the first decoration substrate 56. It is larger than the dimension in the direction DR2 (horizontal direction in FIG. 8A).

図10(a)に示すように、第2装飾基板57は横長略楕円形に成形されている。第2装飾基板57は、矩形及び略矩形の基板ではない。第2装飾基板57の長軸方向LD(図10(a)における左右方向)における寸法は、第2装飾基板57の短軸方向SD(図10(a)における上下方向)における寸法よりも大きい。 As shown in FIG. 10(a), the second decorative substrate 57 is formed in a horizontally elongated substantially elliptical shape. The second decoration substrate 57 is not a rectangular or substantially rectangular substrate. The dimension of the second decoration substrate 57 in the major axis direction LD (horizontal direction in FIG. 10(a)) is larger than the dimension of the second decoration substrate 57 in the minor axis direction SD (vertical direction in FIG. 10(a)).

図8(a)に示すように、階段状凹部56aの上下方向略中央には突出部56cが設けられている。第1装飾基板56の上端部左側、突出部56c、下端部左側及び下端部右側には、第1装飾基板56を厚さ方向に貫通させて、第1装飾基板56を前扉枠14の前面にネジ固定可能とする固定貫通孔56d~56gが形成されている。また、図10(a)に示すように、第2装飾基板57の左部及び右部には、第2装飾基板57を厚さ方向に貫通させて、第2装飾基板57を前扉枠14にネジ固定可能とする固定貫通孔57a,57bが形成されている。 As shown in FIG. 8A, a protruding portion 56c is provided substantially in the center of the stepped recessed portion 56a in the vertical direction. The first decoration board 56 is passed through the left side of the upper end of the first decoration board 56 , the left side of the lower end, and the right side of the lower end of the first decoration board 56 in the thickness direction. Fixing through-holes 56d to 56g are formed so that they can be fixed with screws. Further, as shown in FIG. 10( a ), the second decoration substrate 57 is passed through the left and right portions of the second decoration substrate 57 in the thickness direction so that the second decoration substrate 57 is attached to the front door frame 14 . Fixing through-holes 57a and 57b are formed for screw fixation.

図7に示すように、前扉枠14には、当該前扉枠14の前面に、装飾基板56,57(図8(a)及び図10(a))を固定可能とする円柱状の基板固定ボス103~108が一体形成されている。基板固定ボス103~108は、前扉枠14の前面からパチンコ機10前方に起立しており、当該基板固定ボス103~108の起立先の端部には装飾基板56,57をネジ固定可能とするネジ孔103a~108aが形成されている。装飾基板56,57は、パチンコ機10前方から基板固定ボス103~108にネジ固定されることにより、第1実装面84,89(図8(a)及び図10(a))がパチンコ機10前方を向くようにして、図1に示すように前扉枠14の前面に固定されている。 As shown in FIG. 7, the front door frame 14 is provided with a columnar substrate to which decoration substrates 56 and 57 (FIGS. 8A and 10A) can be fixed on the front surface of the front door frame 14. Fixed bosses 103 to 108 are integrally formed. The board fixing bosses 103 to 108 stand in front of the pachinko machine 10 from the front surface of the front door frame 14, and decorative boards 56 and 57 can be screwed to the ends of the board fixing bosses 103 to 108. Screw holes 103a to 108a are formed. The decoration boards 56 and 57 are screwed onto the board fixing bosses 103 to 108 from the front of the pachinko machine 10 so that the first mounting surfaces 84 and 89 (FIGS. 8(a) and 10(a)) are attached to the pachinko machine 10. It faces forward and is fixed to the front surface of the front door frame 14 as shown in FIG.

既に説明したとおり、装飾基板56,57に搭載されているLEDチップの発光制御、及びスピーカ部53の音出力制御は、音声発光制御装置81(図3)にて行われる。図8(a)に示すように、第1装飾基板56には、第1実装面84とは逆側の板面である第2実装面95(図9)に、第1コネクタ111及び第2コネクタ112が実装されている。また、図10(a)に示すように、第2装飾基板57には、第1実装面89とは逆側の板面である第2実装面に、第3コネクタ113、第4コネクタ114及び第5コネクタ115が実装されている。 As already explained, the light emission control of the LED chips mounted on the decorative substrates 56 and 57 and the sound output control of the speaker section 53 are performed by the audio light emission control device 81 (FIG. 3). As shown in FIG. 8A, the first decorative board 56 has a first connector 111 and a second connector 111 on a second mounting surface 95 (FIG. 9), which is a board surface opposite to the first mounting surface 84. As shown in FIG. A connector 112 is mounted. Further, as shown in FIG. 10A, the second decorative board 57 has a third connector 113, a fourth connector 114, and a third connector 113, a fourth connector 114, and a connector on the second mounting surface opposite to the first mounting surface 89. A fifth connector 115 is mounted.

第1コネクタ111には、音声発光制御装置81(図3)と第1装飾基板56とを電気的に接続するハーネス(図示略)が装着されている。第2コネクタ112及び第3コネクタ113には、第1装飾基板56と第2装飾基板57とを電気的に接続するハーネス(図示略)が装着されている。また、第4コネクタ114及び第5コネクタ115には、第2装飾基板57と左右一対のスピーカ部53とを電気的に接続するハーネス(図示略)が装着されている。音声発光制御装置81は、第1装飾基板56に対して、第1装飾基板56に実装されているLEDチップの発光制御を行うための情報を出力する。また、音声発光制御装置81は、第1装飾基板56を介して第2装飾基板57に対して、第2装飾基板57に実装されているLEDチップの発光制御を行うための情報及びスピーカ部53の音出力制御を行うための情報を出力する。 A harness (not shown) for electrically connecting the sound emission control device 81 ( FIG. 3 ) and the first decoration board 56 is attached to the first connector 111 . Harnesses (not shown) for electrically connecting the first decoration board 56 and the second decoration board 57 are attached to the second connector 112 and the third connector 113 . Harnesses (not shown) for electrically connecting the second decorative board 57 and the pair of left and right speaker portions 53 are attached to the fourth connector 114 and the fifth connector 115 . The sound emission control device 81 outputs information for performing emission control of the LED chips mounted on the first decoration substrate 56 to the first decoration substrate 56 . In addition, the sound emission control device 81 transmits information for controlling light emission of the LED chips mounted on the second decoration substrate 57 to the second decoration substrate 57 via the first decoration substrate 56 and the speaker unit 53 . output information for sound output control.

図7に示すように、前扉枠14には、第1~第5コネクタ111~115(図8(a)及び図10(a))に対応させて、前扉枠14を前後に貫通する第1~第5コネクタ挿通孔14f~14jが形成されている。装飾基板56,57(図8(a)及び図10(a))は、コネクタ111~115が対応するコネクタ挿通孔14f~14jに挿通されて前扉枠14の背面側に露出している状態で、前扉枠14に固定されている。第1~第5コネクタ111~115に対するハーネス(図示略)の着脱は、前扉枠14の背面側から行われる。 As shown in FIG. 7, the front door frame 14 has first to fifth connectors 111 to 115 (FIGS. 8(a) and 10(a)) which penetrate the front door frame 14 in the front-rear direction. First to fifth connector insertion holes 14f to 14j are formed. The decorative boards 56 and 57 (FIGS. 8A and 10A) are exposed on the rear side of the front door frame 14 with the connectors 111 to 115 inserted through the corresponding connector insertion holes 14f to 14j. , and is fixed to the front door frame 14 . Harnesses (not shown) are attached to and detached from the first to fifth connectors 111 to 115 from the rear side of the front door frame 14 .

図8(a)に示すように第1装飾基板56には、第1発光回路部121、第2発光回路部122及び第3発光回路部123が設けられている。また、図10(a)に示すように第2装飾基板57には、第4発光回路部124が設けられている。これらの発光回路部121~124は、複数のLEDチップを発光制御するための回路を備えている。 As shown in FIG. 8A, the first decorative substrate 56 is provided with a first light emitting circuit section 121, a second light emitting circuit section 122 and a third light emitting circuit section 123. As shown in FIG. Further, as shown in FIG. 10(a), the second decorative substrate 57 is provided with a fourth light emitting circuit section 124. As shown in FIG. These light emitting circuit units 121 to 124 are equipped with circuits for controlling light emission of a plurality of LED chips.

発光回路部121~124の具体的な構成について、第1発光回路部121の構成を例に挙げて説明する。 Specific configurations of the light emitting circuit units 121 to 124 will be described by taking the configuration of the first light emitting circuit unit 121 as an example.

図11は第1装飾基板56における第1発光回路部121の配線図である。図11に示すように、第1発光回路部121には、LEDドライバ126、バイパスコンデンサ85、16個のLEDチップ127~142及び8個の小型チップ抵抗器87,143~149が含まれている。また、図示は省略するが、第2~第4発光回路部122~124にもLEDドライバ、バイパスコンデンサ、複数のLEDチップ及び複数の小型チップ抵抗器が含まれている。なお、各発光回路部121~124に含まれるLEDチップの数は任意であり、各発光回路部121~124に含まれる小型チップ抵抗器の数はLEDドライバとLEDチップとの接続態様に応じて決まる。 FIG. 11 is a wiring diagram of the first light emitting circuit section 121 on the first decoration board 56. As shown in FIG. As shown in FIG. 11, the first light emitting circuit section 121 includes an LED driver 126, a bypass capacitor 85, 16 LED chips 127-142 and 8 small chip resistors 87, 143-149. . Although not shown, the second to fourth light emitting circuit units 122 to 124 also include LED drivers, bypass capacitors, multiple LED chips, and multiple small chip resistors. The number of LED chips included in each of the light emitting circuit units 121 to 124 is arbitrary, and the number of small chip resistors included in each of the light emitting circuit units 121 to 124 depends on the connection mode between the LED driver and the LED chip. Determined.

図11に示すように、LEDドライバ126は、電源端子151と、クロック端子152と、データ端子153と、GND端子154(グランド端子又はグラウンド端子)と、第1~第8出力端子155~162と、を備えている。クロック端子152には、音声発光制御装置81から受信するクロック信号を入力する配線パターン164が電気的に接続されているとともに、データ端子153には、音声発光制御装置81から受信する点灯制御データを入力する配線パターン165が電気的に接続されている。また、GND端子154にはLEDドライバ126をGNDプレーン層93(図9)に電気的に接続するための第2配線パターン172bが接続されているとともに、電源端子151には、LEDドライバ126の駆動電源を供給する第4配線パターン172dが電気的に接続されている。 As shown in FIG. 11, the LED driver 126 includes a power terminal 151, a clock terminal 152, a data terminal 153, a GND terminal 154 (ground terminal or ground terminal), and first to eighth output terminals 155 to 162. , is equipped with A wiring pattern 164 for inputting a clock signal received from the sound emission control device 81 is electrically connected to the clock terminal 152 , and lighting control data received from the sound emission control device 81 is inputted to the data terminal 153 . An input wiring pattern 165 is electrically connected. A second wiring pattern 172b for electrically connecting the LED driver 126 to the GND plane layer 93 (FIG. 9) is connected to the GND terminal 154. A fourth wiring pattern 172d for supplying power is electrically connected.

なお、本明細書における「端子」とは、対応するパッド(又はパット)と電気的に接続するために電子部品(後述する小型チップ部品を含む。)に設けられた線状の金属部(例えば、LEDドライバ126における電源端子151及びGND端子154(図8(b))である。また、本明細書における「電極」とは、狭義には、対応するパッド(又はパット)と電気的に面で接続させるために電子部品(後述する小型チップ部品を含む。)に設けられた金属部(例えば、バイパスコンデンサ85における後述する第1電極85a及び第2電極85b(図8(b)))であり、上記「端子」を含まない。一方、本明細書における「電極」とは、広義には、対応するパッド(又はパット)と電気的に接続するために電子部品(後述する小型チップ部品を含む。)に設けられた金属部であり、上記「端子」を含む。 In this specification, the term "terminal" refers to a linear metal part (for example, , the power terminal 151 and the GND terminal 154 (FIG. 8(b)) in the LED driver 126. Further, the term "electrode" in this specification means, in a narrow sense, the corresponding pad (or pad) and the electrical plane. At a metal part (for example, a first electrode 85a and a second electrode 85b (FIG. 8B)) provided in an electronic component (including a small chip component described later) for connecting with a bypass capacitor 85 On the other hand, the term “electrode” in this specification broadly refers to an electronic component (a small chip component to be described later) for electrically connecting to a corresponding pad (or pad). ) and includes the above-mentioned "terminal".

LEDドライバ126は、音声発光制御装置81から受信する点灯制御データに基づいて、第1~第8出力端子155~162に接続されているLEDチップ127~142の発光制御を行う。LEDドライバ126の各出力端子155~162には、上述した16個のLEDチップ127~142のうち2つのLEDチップと、上述した8つの小型チップ抵抗器87,143~149のうち1つの小型チップ抵抗器とが電気的に接続されている。小型チップ抵抗器87,143~149は、LEDチップ127~142に流れる電流を制限するために設けられている。小型チップ抵抗器87,143~149が設けられていることによりLEDチップ127~142を許容電流以下で駆動することができる。 The LED driver 126 performs light emission control of the LED chips 127 to 142 connected to the first to eighth output terminals 155 to 162 based on the lighting control data received from the audio light emission control device 81 . Two LED chips out of the sixteen LED chips 127-142 and one small chip out of the eight small chip resistors 87, 143-149 are connected to each output terminal 155-162 of the LED driver 126. is electrically connected to the resistor. Small chip resistors 87, 143-149 are provided to limit the current flowing through the LED chips 127-142. By providing the small chip resistors 87 and 143 to 149, the LED chips 127 to 142 can be driven below the allowable current.

図12(a)はバイパスコンデンサ85の周辺を拡大して示す第1装飾基板56の第1実装面84側の斜視図であり、図12(b)は小型チップ抵抗器87の周辺を拡大して示す第1装飾基板56の第1実装面84側の斜視図である。図12(a)に示すように、バイパスコンデンサ85は、表面実装型のチップコンデンサであり、具体的には誘電体と電極とを多数積み重ねた積層セラミックコンデンサである。バイパスコンデンサ85は、略直方体であり、長手方向の両端部に一対の金属製の第1電極85a及び第2電極85bを備えている。 FIG. 12(a) is a perspective view of the first mounting surface 84 side of the first decoration board 56 showing an enlarged periphery of the bypass capacitor 85, and FIG. 12(b) is an enlarged view of the periphery of the small chip resistor 87. is a perspective view of the first mounting surface 84 side of the first decorative substrate 56 shown in FIG. As shown in FIG. 12(a), the bypass capacitor 85 is a surface-mounted chip capacitor, specifically, a laminated ceramic capacitor in which a large number of dielectrics and electrodes are stacked. The bypass capacitor 85 has a substantially rectangular parallelepiped shape and includes a pair of metal first and second electrodes 85a and 85b at both ends in the longitudinal direction.

バイパスコンデンサ85は、当該バイパスコンデンサ85の厚さ方向に直交する平面に沿う長手方向(以下、「バイパスコンデンサ85の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。本明細書において、小型チップ部品とは、当該小型チップ部品の長手方向(以下、「小型チップ部品の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である電子部品である。小型チップ部品の長手方向の寸法が0.9mm以下であることにより、第1装飾基板56において当該小型チップ部品が占有する面積を抑えることができる。これにより、第1装飾基板56において当該小型チップ部品以外の電子部品を実装する領域の面積を広く確保することができる。また、第1装飾基板56と電子部品の実装密度が高い基板との間で実装される電子部品を小型チップ部品に共通化することができる。小型チップ部品の長手方向の寸法が0.1mm以上であることにより、小型チップ部品と第1装飾基板56との接続箇所における機械的強度及び当該小型チップ部品自体の機械的強度が低下し過ぎてしまうことを防止できる。ここで、小型チップ部品の接続箇所には、小型チップ部品の電極に電気的に接続されるパッド、電極とパッドとを電気的に接続する半田フィレット、及びパッドから引き出されている配線パターンを含む。小型チップ部品の長手方向の寸法が0.1mm以上であることにより、小型チップ部品の実装漏れの有無を目視で確認することが困難となってしまうことを防止できる。小型チップ部品の長手方向の寸法は、0.3mm以上であり0.8mm以下であることが好ましい。小型チップ部品の長手方向の寸法が0.8mm以下であることにより、第1装飾基板56において当該小型チップ部品が占有する面積を低減することができる。小型チップ部品の長手方向の寸法が0.3mm以上であることにより、小型チップ部品と第1装飾基板56との接続箇所における機械的強度及び小型チップ部品自体の機械的強度を高めることができる。また、小型チップ部品の実装漏れの有無を確認するための工程を容易化することができる。小型チップ部品の長手方向の寸法は、0.4mm以上であり0.7mm以下であることがさらに好ましい。小型チップ部品の長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該小型チップ部品が占有する面積をさらに低減することができる。小型チップ部品の長手方向の寸法が0.4mm以上であることにより、小型チップ部品と第1装飾基板56との接続箇所における機械的強度及び小型チップ部品自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。また、小型チップ部品の長手方向の寸法が0.4mm以上であることにより、小型チップ部品の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。 The decoupling capacitor 85 has a dimension of 0.1 mm or more and 0.9 mm or less in a longitudinal direction along a plane orthogonal to the thickness direction of the decoupling capacitor 85 (hereinafter, also referred to as a "longitudinal direction of the decoupling capacitor 85"). It is a small chip component. In this specification, a small chip component is an electronic component whose longitudinal direction (hereinafter also referred to as "longitudinal direction of the small chip component") is 0.1 mm or more and 0.9 mm or less. is. Since the longitudinal dimension of the small chip component is 0.9 mm or less, the area occupied by the small chip component on the first decorative substrate 56 can be suppressed. As a result, it is possible to secure a large area for mounting electronic components other than the small chip component on the first decorative substrate 56 . In addition, small chip components can be commonly used as electronic components mounted between the first decorative substrate 56 and a substrate having a high mounting density of electronic components. Since the longitudinal dimension of the small chip component is 0.1 mm or more, the mechanical strength at the joint between the small chip component and the first decorative substrate 56 and the mechanical strength of the small chip component itself are excessively reduced. You can prevent it from slipping. Here, the connecting portion of the small chip component includes a pad electrically connected to the electrode of the small chip component, a solder fillet electrically connecting the electrode and the pad, and a wiring pattern drawn out from the pad. . By setting the longitudinal dimension of the small chip component to 0.1 mm or more, it is possible to prevent difficulty in visually confirming whether or not there is a mounting omission of the small chip component. The longitudinal dimension of the small chip component is preferably 0.3 mm or more and 0.8 mm or less. Since the longitudinal dimension of the small chip component is 0.8 mm or less, the area occupied by the small chip component on the first decorative substrate 56 can be reduced. By setting the longitudinal dimension of the small chip component to 0.3 mm or more, the mechanical strength of the small chip component and the mechanical strength of the small chip component itself can be increased. In addition, it is possible to simplify the process for confirming the presence or absence of mounting omissions of small chip components. More preferably, the longitudinal dimension of the small chip component is 0.4 mm or more and 0.7 mm or less. Since the longitudinal dimension of the small chip component is 0.7 mm or less, the area occupied by the small chip component on the first decorative substrate 56 can be further reduced. By setting the longitudinal dimension of the small chip component to 0.4 mm or more, the mechanical strength at the connection point between the small chip component and the first decorative substrate 56 and the mechanical strength of the small chip component itself are increased, It is possible to reduce the possibility of breakage of the small chip component itself, as well as reduce the possibility of breakage of the small chip component itself. Moreover, since the dimension of the small chip component in the longitudinal direction is 0.4 mm or more, it is possible to enhance the confirmation accuracy when visually confirming whether or not there is a mounting omission of the small chip component.

バイパスコンデンサ85は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ85の長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該バイパスコンデンサ85が占有する面積を低減することができる。バイパスコンデンサ85の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ85と第1装飾基板56との接続箇所における機械的強度及びバイパスコンデンサ85自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ85自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ85の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ85の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、バイパスコンデンサ85の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、バイパスコンデンサ85の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 The bypass capacitor 85 has a longitudinal dimension of approximately 0.6 mm along a plane orthogonal to the thickness direction, and a lateral dimension along a plane orthogonal to the thickness direction (hereinafter also referred to as "transverse direction"). ) and the dimension in the thickness direction are approximately 0.3 mm. Since the longitudinal dimension of the decoupling capacitor 85 is 0.7 mm or less, the area occupied by the decoupling capacitor 85 in the first decoration board 56 can be reduced. By setting the longitudinal dimension of the bypass capacitor 85 to 0.4 mm or more, the mechanical strength of the connection point between the bypass capacitor 85 and the first decorative board 56 and the mechanical strength of the bypass capacitor 85 itself are increased, can be reduced, and the possibility of the bypass capacitor 85 itself being damaged can be reduced. Moreover, since the longitudinal dimension of the decoupling capacitor 85 is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming whether or not the decoupling capacitor 85 is mounted. The longitudinal dimension of the bypass capacitor 85 may be smaller than 0.6 mm (for example, 0.4 mm), and the transverse dimension of the bypass capacitor 85 may be smaller than 0.3 mm. (for example, a configuration of 0.2 mm) or a configuration in which the dimension in the thickness direction is smaller than 0.3 mm (for example, a configuration of 0.2 mm).

第1装飾基板56には、第1実装面84側に、バイパスコンデンサ85の第1電極85aに対応する第1パッド171a(又は第1パット)と、第2電極85bに対応する第2パッド171b(又は第2パット)とが設けられている。第1パッド171a及び第2パッド171bは一対である。第1パッド171aからは2本の配線パターン172a,172bが引き出されているとともに、第2パッド171bからは2本の配線パターン172c,172dが引き出されている。これらのパッド171a,171b及び配線パターン172a~172dは、1枚の銅箔プレートをエッチングすることにより一体的に形成されている。 A first pad 171a (or a first pad) corresponding to the first electrode 85a of the bypass capacitor 85 and a second pad 171b corresponding to the second electrode 85b are provided on the first mounting surface 84 side of the first decoration substrate 56. (or second pad) is provided. The first pad 171a and the second pad 171b are a pair. Two wiring patterns 172a and 172b are drawn out from the first pad 171a, and two wiring patterns 172c and 172d are drawn out from the second pad 171b. These pads 171a, 171b and wiring patterns 172a-172d are integrally formed by etching a single copper foil plate.

バイパスコンデンサ85は、電極85a,85bが対応するパッド171a,171bに半田付けされることにより第1装飾基板56の第1実装面84側に実装されている。第1パッド171aの上には、第1電極85aと第1パッド171aとを電気的に接続する半田フィレット173aが形成されているとともに、第2パッド171bの上には、第2電極85bと第2パッド171bとを電気的に接続する半田フィレット173bが形成されている。半田フィレット173a,173bは、パッド171a,171b上に塗布された半田ペーストが加熱されて溶融半田となり、その後に冷却されて固化することにより形成されている。バイパスコンデンサ85の長手方向において、第1電極85aは第1パッド171aの略中央に固定されているとともに、第2電極85bは第2パッド171bの略中央に固定されている。 The bypass capacitor 85 is mounted on the first mounting surface 84 side of the first decorative substrate 56 by soldering the electrodes 85a and 85b to the corresponding pads 171a and 171b. A solder fillet 173a that electrically connects the first electrode 85a and the first pad 171a is formed on the first pad 171a, and a second electrode 85b and the second electrode 85b are formed on the second pad 171b. A solder fillet 173b is formed to electrically connect the second pad 171b. The solder fillets 173a and 173b are formed by heating the solder paste applied on the pads 171a and 171b to melt the solder and then cooling and solidifying the paste. In the longitudinal direction of the bypass capacitor 85, the first electrode 85a is fixed substantially in the center of the first pad 171a, and the second electrode 85b is fixed substantially in the center of the second pad 171b.

図8(b)に示すように、バイパスコンデンサ85の第1電極85aに接続されている第1パッド171aから引き出された第1配線パターン172aは第1装飾基板56に設けられたビアホール174を介してGNDプレーン層93(図9)に電気的に接続されているとともに、当該第1パッド171aから引き出された第2配線パターン172bはLEDドライバ126のGND端子154に電気的に接続されている。また、バイパスコンデンサ85の第2電極85bに電気的に接続されている第2パッド171bから引き出された第3配線パターン172cは第1装飾基板56に設けられたビアホール175を介して電源プレーン層94(図9)に電気的に接続されているとともに、当該第2パッド171bから引き出された第4配線パターン172dはLEDドライバ126の電源端子151に電気的に接続されている。このように、第1パッド171aはLEDドライバ126のGND端子154とGNDプレーン層93との間に配置されているとともに、第2パッド171bはLEDドライバ126の電源端子151と電源プレーン層94との間に配置されている。 As shown in FIG. 8B, the first wiring pattern 172a drawn out from the first pad 171a connected to the first electrode 85a of the bypass capacitor 85 is connected through the via hole 174 provided in the first decorative substrate 56. The second wiring pattern 172b drawn out from the first pad 171a is electrically connected to the GND terminal 154 of the LED driver 126 while being electrically connected to the GND plane layer 93 (FIG. 9). A third wiring pattern 172c drawn out from a second pad 171b electrically connected to a second electrode 85b of the bypass capacitor 85 is connected to the power plane layer 94 through a via hole 175 provided in the first decorative substrate 56. ( FIG. 9 ), and the fourth wiring pattern 172 d drawn out from the second pad 171 b is electrically connected to the power supply terminal 151 of the LED driver 126 . Thus, the first pad 171a is arranged between the GND terminal 154 of the LED driver 126 and the GND plane layer 93, and the second pad 171b is arranged between the power terminal 151 of the LED driver 126 and the power plane layer 94. placed in between.

バイパスコンデンサ85は、電荷を蓄積可能であり、LEDドライバ126の駆動電源に含まれているノイズ成分の山部分を充電で小さくするとともに当該ノイズ成分の谷部分を放電で小さくする。このように、バイパスコンデンサ85は、LEDドライバ126の駆動電源に含まれているノイズ成分を吸収する。 The bypass capacitor 85 is capable of accumulating electric charge, and reduces peaks of noise components contained in the driving power supply of the LED driver 126 by charging and reduces valleys of the noise components by discharging. Thus, the bypass capacitor 85 absorbs noise components contained in the drive power supply for the LED driver 126 .

LEDドライバ126の電源端子151と電源プレーン層94との間にバイパスコンデンサ85が配置されていることにより、音声発光制御装置81からLEDドライバ126に供給される駆動電源に含まれているノイズ成分のLEDドライバ126への影響を低減することができる。図8(b)に示すように、バイパスコンデンサ85は、当該バイパスコンデンサ85とLEDドライバ126の電源端子151との間に他のICなどの電子部品が存在しないように、電源端子151に近づけて配置されている。これにより、LEDドライバ126の電源端子151に供給される駆動電源に含まれているノイズ成分がバイパスコンデンサ85に吸収される可能性を高めることができるとともに、LEDドライバ126が当該ノイズ成分の影響を受けて誤作動してしまう可能性を低減することができる。バイパスコンデンサ85と電源端子151との間に他のICが存在していない構成であるため、LEDドライバ126から発生したノイズ成分をバイパスコンデンサ85に吸収させて、当該ノイズ成分が他のICを誤作動させてしまうことを防止できる。また、バイパスコンデンサ85と電源端子151との間に他の電子部品が存在していない構成であるため、LEDドライバ126から発生したノイズ成分をバイパスコンデンサ85に吸収させて、当該ノイズ成分が他の電子部品を誤作動させてしまうことを防止できる。 By disposing the bypass capacitor 85 between the power terminal 151 of the LED driver 126 and the power plane layer 94, the noise component contained in the driving power supplied from the sound emission control device 81 to the LED driver 126 is reduced. The influence on the LED driver 126 can be reduced. As shown in FIG. 8B, the bypass capacitor 85 is placed close to the power terminal 151 so that there is no electronic component such as another IC between the bypass capacitor 85 and the power terminal 151 of the LED driver 126. are placed. As a result, it is possible to increase the possibility that the noise component contained in the drive power supplied to the power supply terminal 151 of the LED driver 126 is absorbed by the bypass capacitor 85, and the LED driver 126 can reduce the influence of the noise component. Possibility of receiving and malfunctioning can be reduced. Since there is no other IC between the bypass capacitor 85 and the power supply terminal 151, the noise component generated from the LED driver 126 is absorbed by the bypass capacitor 85, and the noise component misleads the other IC. You can prevent it from working. In addition, since there is no other electronic component between the bypass capacitor 85 and the power supply terminal 151, the noise component generated from the LED driver 126 is absorbed by the bypass capacitor 85, and the noise component is It is possible to prevent electronic components from malfunctioning.

図12(b)に示すように、小型チップ抵抗器87は、バイパスコンデンサ85(図12(a))と同様に、略直方体であり、長手方向の両端部に一対の金属製の第1電極87a及び第2電極87bを備えている。小型チップ抵抗器87は、バイパスコンデンサ85と同様に、当該小型チップ抵抗器87の厚さ方向に直交する平面に沿う長手方向(以下、「小型チップ抵抗器87の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。小型チップ抵抗器87は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。小型チップ抵抗器87の長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該小型チップ抵抗器87が占有する面積を低減することができる。小型チップ抵抗器87の長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器87と第1装飾基板56との接続箇所における機械的強度及び小型チップ抵抗器87自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、小型チップ抵抗器87自体が破損してしまう可能性を低減することができる。また、小型チップ抵抗器87の長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器87の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、小型チップ抵抗器87の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、小型チップ抵抗器87の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 As shown in FIG. 12(b), the small chip resistor 87, like the bypass capacitor 85 (FIG. 12(a)), has a substantially rectangular parallelepiped shape, and has a pair of metal first electrodes at both ends in the longitudinal direction. 87a and a second electrode 87b. Similar to the bypass capacitor 85, the small chip resistor 87 has a longitudinal direction along a plane orthogonal to the thickness direction of the small chip resistor 87 (hereinafter also referred to as "longitudinal direction of the small chip resistor 87"). It is a small chip part with dimensions of 0.1 mm or more and 0.9 mm or less. The small chip resistor 87 has a longitudinal dimension of approximately 0.6 mm along a plane orthogonal to the thickness direction, and a lateral dimension along a plane orthogonal to the thickness direction (hereinafter also referred to as "transverse direction"). ) and the dimension in the thickness direction are approximately 0.3 mm. Since the longitudinal dimension of the small chip resistor 87 is 0.7 mm or less, the area occupied by the small chip resistor 87 on the first decorative substrate 56 can be reduced. Since the longitudinal dimension of the small chip resistor 87 is 0.4 mm or more, the mechanical strength of the small chip resistor 87 and the mechanical strength of the small chip resistor 87 itself is increased. can be increased, the possibility of damage to the connection portion can be reduced, and the possibility of damage to the small chip resistor 87 itself can be reduced. Further, since the longitudinal dimension of the small chip resistor 87 is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming whether or not there is a mounting omission of the small chip resistor 87 . Note that the small chip resistor 87 may have a configuration in which the longitudinal dimension of the small chip resistor 87 is smaller than 0.6 mm (for example, a configuration of 0.4 mm), and the small chip resistor 87 may have a lateral dimension of 0.3 mm. (for example, 0.2 mm) or smaller than 0.3 mm (for example, 0.2 mm) in the thickness direction.

第1装飾基板56には、第1実装面84側に、小型チップ抵抗器87の第1電極87aに対応する第1パッド176a(又は第1パット)と、第2電極87bに対応する第2パッド176b(又は第2パット)とが設けられている。第1パッド176a及び第2パッド176bは一対である。第1パッド176aからは1本の配線パターン181aが引き出されているとともに、第2パッド176bからは1本の配線パターン181bが引き出されている。これらのパッド176a,176b及び配線パターン181a,181bは、1枚の銅箔プレートをエッチングすることにより一体的に形成されている。 On the first mounting surface 84 side of the first decorative substrate 56, a first pad 176a (or a first pad) corresponding to the first electrode 87a of the small chip resistor 87 and a second pad corresponding to the second electrode 87b are provided. A pad 176b (or a second pad) is provided. The first pad 176a and the second pad 176b are a pair. One wiring pattern 181a is drawn from the first pad 176a, and one wiring pattern 181b is drawn from the second pad 176b. These pads 176a, 176b and wiring patterns 181a, 181b are integrally formed by etching a single copper foil plate.

小型チップ抵抗器87は、電極87a,87bが対応するパッド176a,176bに半田付けされることにより第1装飾基板56の第1実装面84側に実装されている。第1パッド176aの上には、第1電極87aと第1パッド176aとを電気的に接続する半田フィレット177aが形成されているとともに、第2パッド176bの上には、第2電極87bと第2パッド176bとを電気的に接続する半田フィレット177bが形成されている。半田フィレット177a,177bは、パッド176a,176b上に塗布された半田ペーストが加熱されて溶融半田となり、その後に冷却されて固化することにより形成されている。小型チップ抵抗器87の長手方向において、第1電極87aは第1パッド176aの略中央に固定されているとともに、第2電極87bは第2パッド176bの略中央に固定されている。 The small chip resistor 87 is mounted on the first mounting surface 84 side of the first decorative substrate 56 by soldering the electrodes 87a and 87b to the corresponding pads 176a and 176b. A solder fillet 177a that electrically connects the first electrode 87a and the first pad 176a is formed on the first pad 176a, and a second electrode 87b and the second electrode 87b are formed on the second pad 176b. A solder fillet 177b is formed to electrically connect the second pad 176b. The solder fillets 177a and 177b are formed by heating the solder paste applied on the pads 176a and 176b to form molten solder, which is then cooled and solidified. In the longitudinal direction of the small chip resistor 87, the first electrode 87a is fixed substantially in the center of the first pad 176a, and the second electrode 87b is fixed substantially in the center of the second pad 176b.

図8(c)に示すように、LEDチップ142は表面実装型のチップ部品である。LEDチップ142は、略直方体であり、長手方向の両端に一対の金属製の第1電極142a及び第2電極142bを備えている。また、第1装飾基板56には、これら第1電極142aに対応する銅製の第1パッド178a(又は第1パット)と、第2電極142bに対応する銅製の第2パッド178b(又は第2パット)とが設けられている。第1パッド178a及び第2パッド178bは一対である。 As shown in FIG. 8C, the LED chip 142 is a surface-mounted chip component. The LED chip 142 has a substantially rectangular parallelepiped shape and has a pair of metal first and second electrodes 142a and 142b at both ends in the longitudinal direction. Also, on the first decoration substrate 56, copper first pads 178a (or first pads) corresponding to the first electrodes 142a and copper second pads 178b (or second pads) corresponding to the second electrodes 142b are provided. ) are provided. The first pad 178a and the second pad 178b are a pair.

小型チップ抵抗器87の第1パッド176aから引き出されている第1配線パターン181aはLEDチップ142の第2パッド178bに電気的に接続されている。また、小型チップ抵抗器87の第2パッド176bから引き出されている第2配線パターン181bはLEDドライバ126の第8出力端子162に電気的に接続されている。 A first wiring pattern 181 a drawn out from a first pad 176 a of the small chip resistor 87 is electrically connected to a second pad 178 b of the LED chip 142 . Also, the second wiring pattern 181b drawn out from the second pad 176b of the small chip resistor 87 is electrically connected to the eighth output terminal 162 of the LED driver 126. As shown in FIG.

上述したとおり、装飾基板56,57には、コネクタ111~115、LEDドライバ126、LEDチップ127~142、バイパスコンデンサ85,97及び小型チップ抵抗器87,101,143~149などの電子部品が実装されている。これらの電子部品のうち小型チップ部品(バイパスコンデンサ85,97及び小型チップ抵抗器87,101,143~149)の外寸は他の電子部品の外寸よりも小さく、小型チップ部品の電極とパッド(又はパット)との接触面積は、他の電子部品における電極とパッド(又はパット)との接触面積よりも小さい。このため、装飾基板56,57に実装されている各種電子部品のうち小型チップ部品と装飾基板56,57との接続箇所は、他の電子部品と装飾基板56,57との接続箇所と比較して、機械的強度が低い。本明細書において、小型チップ部品と装飾基板56,57との接続箇所には、小型チップ部品の電極に電気的に接続されているパッドと、小型チップ部品の電極とパッドとを電気的に接続する半田フィレットと、パッドから引き出されている配線パターンと、を含む。具体的には、バイパスコンデンサ85と第1装飾基板56との接続箇所には、バイパスコンデンサ85の電極85a,85bに電気的に接続されているパッド171a,171bと、バイパスコンデンサ85の電極85a,85bとパッド171a,171bとを電気的に接続する半田フィレット173a,173bと、パッド171a,171bから引き出されている配線パターン172a~172dと、を含む。また、小型チップ抵抗器87と第1装飾基板56との接続箇所には、小型チップ抵抗器87の電極87a,87bに電気的に接続されているパッド176a,176bと、小型チップ抵抗器87の電極87a,87bとパッド176a,176bとを電気的に接続する半田フィレット177a,177bと、パッド176a,176bから引き出されている配線パターン181a,181bと、を含む。 As described above, electronic components such as connectors 111 to 115, LED drivers 126, LED chips 127 to 142, bypass capacitors 85 and 97, and small chip resistors 87, 101, 143 to 149 are mounted on the decorative substrates 56 and 57. It is Out of these electronic parts, the small chip parts (bypass capacitors 85, 97 and small chip resistors 87, 101, 143-149) are smaller in size than the other electronic parts. (or pads) is smaller than the contact area between electrodes and pads (or pads) in other electronic components. For this reason, among the various electronic components mounted on the decoration boards 56 and 57, the connection points between the small chip parts and the decoration boards 56 and 57 are compared with the connection points between the other electronic parts and the decoration boards 56 and 57. low mechanical strength. In this specification, at the connection points between the small chip parts and the decorative substrates 56 and 57, pads electrically connected to the electrodes of the small chip parts and electrodes of the small chip parts and the pads are electrically connected. It includes a solder fillet to be connected and a wiring pattern drawn out from the pad. Specifically, at the connection point between the bypass capacitor 85 and the first decoration board 56, pads 171a and 171b electrically connected to the electrodes 85a and 85b of the bypass capacitor 85, electrodes 85a and 85b of the bypass capacitor 85 are provided. It includes solder fillets 173a and 173b electrically connecting 85b and pads 171a and 171b, and wiring patterns 172a to 172d drawn out from the pads 171a and 171b. Also, at the connection points between the small chip resistor 87 and the first decorative substrate 56, pads 176a and 176b electrically connected to the electrodes 87a and 87b of the small chip resistor 87 and pads 176a and 176b of the small chip resistor 87 It includes solder fillets 177a and 177b electrically connecting electrodes 87a and 87b and pads 176a and 176b, and wiring patterns 181a and 181b drawn out from pads 176a and 176b.

LEDドライバ126及びLEDチップ127~142などの電子部品よりも小さい小型チップ部品(バイパスコンデンサ85,97及び小型チップ抵抗器87,101,143~149)を使用することにより装飾基板56,57においてコンデンサ及び抵抗器が占有する面積を低減することができる一方、装飾基板56,57に歪みが生じた場合に小型チップ部品と装飾基板56,57との接続箇所の破損が発生し易くなってしまうこと、及び小型チップ部品自体の破損が発生し易くなってしまうことが問題となる。本明細書において、小型チップ部品と装飾基板56,57との接続箇所の破損には、小型チップ部品の電極とパッド(又はパット)とを電気的に接続する半田フィレットにクラックが入る破損、当該半田フィレットが剥がれる破損、装飾基板56,57からパッドが剥がれる破損、及び装飾基板56,57からパッド周辺の配線パターンが剥がれる破損が含まれる。また、本明細書において、小型チップ部品自体の破損には、小型チップ部品にクラックが入る破損、及び小型チップ部品の内部構造(例えばバイパスコンデンサ85,97の積層構造)が破壊される破損が含まれる。 By using small chip components (bypass capacitors 85, 97 and small chip resistors 87, 101, 143-149) smaller than the electronic components such as the LED driver 126 and the LED chips 127-142, the capacitors in the decorative substrates 56, 57 And while the area occupied by the resistor can be reduced, when the decoration substrates 56 and 57 are distorted, the connection points between the small chip components and the decoration substrates 56 and 57 are likely to be damaged. , and damage to the small chip component itself becomes more likely to occur. In this specification, the damage to the connecting portions between the small chip components and the decorative substrates 56 and 57 includes cracks in the solder fillets that electrically connect the electrodes of the small chip components and the pads (or pads). The damage includes a solder fillet peeling damage, a pad peeling damage from the decorative substrates 56 and 57, and a wiring pattern peeling off from the decorative substrates 56 and 57 around the pads. In this specification, damage to the small chip component itself includes damage that cracks the small chip component and damage that destroys the internal structure of the small chip component (for example, the laminated structure of the bypass capacitors 85 and 97). be

小型チップ部品が実装された状態の装飾基板56,57に歪みが生じ得る場合として、装飾基板56,57が前扉枠14にネジ固定される場合、装飾基板56,57の第2実装面95に実装されているコネクタ111~115に対してハーネス(図示略)が着脱される場合、及び使用中に第1装飾基板56に実装されているLEDドライバ126やLEDチップ127~142などの電子部品が発熱し、当該熱によって装飾基板56,57に熱的応力が作用する場合が挙げられる。また、複数の装飾基板56,57を含む集合基板に小型チップ部品を含む電子部品を実装した後に当該集合基板を分割して複数の装飾基板56,57を取り出す製造法において、集合基板を分割する場合にも小型チップ部品が実装された状態の装飾基板56,57に歪みが生じ得る。これらの場合には、装飾基板56,57に対して曲げ応力が作用するおそれがあるとともに、装飾基板56,57に対してねじり応力が作用するおそれがある。 The second mounting surface 95 of the decorative boards 56 and 57 is screwed to the front door frame 14 as a case where the decorative boards 56 and 57 on which the small chip parts are mounted may be distorted. Electronic components such as the LED driver 126 and the LED chips 127 to 142 mounted on the first decorative substrate 56 when a harness (not shown) is attached to or detached from the connectors 111 to 115 mounted on the generates heat, and the heat exerts thermal stress on the decorative substrates 56 and 57 . Further, in the manufacturing method for separating the plurality of decorative substrates 56 and 57 after mounting electronic components including small chip components on the aggregate substrate including the plurality of decorative substrates 56 and 57, the aggregate substrate is divided. In this case, the decorative substrates 56 and 57 on which the small chip parts are mounted may be distorted. In these cases, bending stress may act on the decorative substrates 56 and 57, and torsional stress may act on the decorative substrates 56 and 57 as well.

図13(a)はバイパスコンデンサ85の周辺領域182(図8(b))を拡大して示す第1装飾基板56の第1実装面84の平面図であり、図13(b)は当該周辺領域182のパッド171a,171bとソルダーレジスト222との関係を説明するための説明図である。また、図13(c)は本実施形態において発生し得るバイパスコンデンサ85の移動態様を説明するための説明図であり、図13(d)は比較例において発生し得るバイパスコンデンサ85の移動態様を説明するための説明図である。なお、図13(b)ではソルダーレジスト222にハッチを付して表示している。 FIG. 13(a) is a plan view of the first mounting surface 84 of the first decoration substrate 56 showing an enlarged peripheral region 182 (FIG. 8(b)) of the bypass capacitor 85, and FIG. FIG. 11 is an explanatory diagram for explaining the relationship between pads 171a and 171b in a region 182 and a solder resist 222; FIG. 13(c) is an explanatory diagram for explaining the movement of the decoupling capacitor 85 that can occur in this embodiment, and FIG. 13(d) shows the movement of the decoupling capacitor 85 that can occur in the comparative example. It is an explanatory view for explaining. In addition, in FIG. 13B, the solder resist 222 is hatched.

図13(a)に示すように、バイパスコンデンサ85の第1電極85a及び第2電極85bに対応する第1パッド171a及び第2パッド171bは略矩形に成形されている。図13(b)に示すように、第1パッド171a及び第2パッド171bは、互いに同一形状及び同一サイズである。パッド171a,171bの縦寸法LA1は、略0.35mmであり、バイパスコンデンサ85の短手方向の寸法(略0.3mm)よりも大きい。一対のパッド171a,171bが互いに同一形状及び同一サイズであることにより、当該一対のパッド171a,171b上に塗布される半田ペーストの量を略同一とすることができる。なお、パッド171a,171bの縦寸法LA1がバイパスコンデンサ85の短手方向の寸法と同一である構成としてもよく、パッド171a,171bの縦寸法LA1がバイパスコンデンサ85の短手方向の寸法よりも小さい構成としてもよい。 As shown in FIG. 13A, a first pad 171a and a second pad 171b corresponding to the first electrode 85a and the second electrode 85b of the bypass capacitor 85 are shaped substantially rectangular. As shown in FIG. 13(b), the first pad 171a and the second pad 171b have the same shape and size. The vertical dimension LA1 of the pads 171a and 171b is approximately 0.35 mm, which is larger than the lateral dimension of the bypass capacitor 85 (approximately 0.3 mm). Since the pair of pads 171a and 171b have the same shape and size, the amount of solder paste applied to the pair of pads 171a and 171b can be substantially the same. The vertical dimension LA1 of the pads 171a and 171b may be the same as the widthwise dimension of the bypass capacitor 85, and the vertical dimension LA1 of the pads 171a and 171b may be smaller than the widthwise dimension of the bypass capacitor 85. may be configured.

パッド171a,171bの横寸法LA2は略0.32mmである。第1パッド171a及び第2パッド171bは、バイパスコンデンサ85(図13(a))の長手方向(第1方向DR1)に所定の間隔LA3(具体的には略0.28mm)で離間させて設けられている。第1パッド171aの第2パッド171b側の外縁と、第2パッド171bの第1パッド171a側の外縁との距離(所定の間隔LA3)は、バイパスコンデンサ85の長手方向における寸法(略0.6mm)の略1/3(0.2mm)~略1/2(略0.3mm)の範囲に設定されている。これにより、バイパスコンデンサ85の長手方向において、当該バイパスコンデンサ85の第1電極85aが第1パッド171aの略中央に位置するとともに第2電極85bが第2パッド171bの略中央に位置する態様で、当該バイパスコンデンサ85を第1装飾基板56に実装することができる。 A lateral dimension LA2 of the pads 171a and 171b is approximately 0.32 mm. The first pad 171a and the second pad 171b are separated from each other by a predetermined distance LA3 (specifically, about 0.28 mm) in the longitudinal direction (first direction DR1) of the bypass capacitor 85 (FIG. 13(a)). It is The distance (predetermined distance LA3) between the outer edge of the first pad 171a on the second pad 171b side and the outer edge of the second pad 171b on the first pad 171a side is the lengthwise dimension of the bypass capacitor 85 (approximately 0.6 mm). ) is set within a range of approximately 1/3 (0.2 mm) to approximately 1/2 (approximately 0.3 mm). As a result, in the longitudinal direction of the bypass capacitor 85, the first electrode 85a of the bypass capacitor 85 is positioned substantially in the center of the first pad 171a and the second electrode 85b is positioned substantially in the center of the second pad 171b. The bypass capacitor 85 can be mounted on the first decorative substrate 56 .

第1パッド171aと第2パッド171bとの間にソルダーレジスト222は塗布されていない。第1パッド171a及び第2パッド171bの間の狭い領域にソルダーレジスト222を塗布する構成とすると、ソルダーレジスト222の塗布領域にずれが生じた場合等にパッド171a,171bの一部又は全部がソルダーレジスト222に覆われる不良品の発生確率が高まってしまう。これに対して、第1パッド171aと第2パッド171bとの間にソルダーレジスト222を塗布しない構成であることにより、これらのパッド171a,171bの一部又は全部がソルダーレジスト222に覆われることを防止して、これらのパッド171a,171bの全域に半田ペーストを付着させることができる。これにより、第1パッド171aと第1電極85aとの接続面積を確保して第1パッド171aと第1電極85aとの接続箇所の機械的強度を確保することができるとともに、第2パッド171bと第2電極85bとの接続面積を確保して第2パッド171bと第2電極85bとの接続箇所の機械的強度を確保することができる。 No solder resist 222 is applied between the first pads 171a and the second pads 171b. If the solder resist 222 is applied to a narrow area between the first pad 171a and the second pad 171b, the pads 171a and 171b may be partially or entirely soldered if the solder resist 222 is displaced. The probability of occurrence of defective products covered with the resist 222 increases. On the other hand, since the solder resist 222 is not applied between the first pads 171a and the second pads 171b, part or all of these pads 171a and 171b are covered with the solder resist 222. It is possible to prevent this and allow the solder paste to adhere to the entire area of these pads 171a and 171b. As a result, it is possible to secure the connection area between the first pad 171a and the first electrode 85a and secure the mechanical strength of the connection portion between the first pad 171a and the first electrode 85a. It is possible to ensure the mechanical strength of the connecting portion between the second pad 171b and the second electrode 85b by ensuring the connection area with the second electrode 85b.

図13(a)に示すように、一対のパッド171a,171bはバイパスコンデンサ85の長手方向である第1方向DR1に離間させて設けられているため、リフロー工程において第1装飾基板56をリフロー炉に搬送する場合には、第1装飾基板56を当該第1方向DR1に直交する第2方向DR2に搬送することにより、当該一対のパッド171a,171b上に塗布されている半田ペーストの加熱を略同時に開始させることができる。 As shown in FIG. 13A, the pair of pads 171a and 171b are spaced apart in the first direction DR1, which is the longitudinal direction of the bypass capacitor 85, so that the first decorative substrate 56 is placed in a reflow furnace in the reflow process. , the heating of the solder paste applied on the pair of pads 171a and 171b is substantially reduced by transporting the first decorative substrate 56 in the second direction DR2 perpendicular to the first direction DR1. can be started at the same time.

パッド171a,171bに塗布された半田ペーストは、リフロー炉において加熱されて液状の溶融半田となる。溶融半田はバイパスコンデンサ85の電極85a,85bを浮かせて引き寄せる。半田ペーストにはフラックス成分が含まれており、溶融半田はパッド171a,171bの上で流動する。また、溶融半田からはガスが放出される。一対のパッド171a,171bのうち一方のパッド171aにおいて他方のパッド171bよりも先に半田ペーストが溶融した場合、バイパスコンデンサ85の一対の電極85a,85bのうち一方の電極85aのみが溶融半田と接触している状態となり、溶融半田の表面張力によりバイパスコンデンサ85の電極85a,85bに作用する力の均衡が崩れる。そして、バイパスコンデンサ85が第1装飾基板56の法線方向を軸として回転するバイパスコンデンサ85の回転が発生し易くなってしまうとともに、バイパスコンデンサ85が一方のパッド171aの上に一方の電極85aで略垂直に立ち上がる所謂チップ立ちが発生し易くなってしまう。このように、一対のパッド171a,171b間で半田ペーストが溶融するタイミングに差が生じた場合には、バイパスコンデンサ85の回転及びチップ立ちが発生し易くなってしまう。これに対して、リフロー工程において第1装飾基板56を第2方向DR2に搬送して一対のパッド171a,171b上に塗布されている半田ペーストの加熱を略同時に開始させることにより、当該一対のパッド171a,171b間において半田ペーストが溶融するタイミングを揃えることができるとともに、バイパスコンデンサ85の回転及びチップ立ちの発生を防止することができる。 The solder paste applied to the pads 171a and 171b is heated in a reflow furnace to become liquid molten solder. The molten solder floats the electrodes 85a and 85b of the bypass capacitor 85 and attracts them. The solder paste contains a flux component, and molten solder flows on the pads 171a and 171b. Also, gas is released from the molten solder. When the solder paste melts on one pad 171a of the pair of pads 171a and 171b before the solder paste melts on the other pad 171b, only one electrode 85a of the pair of electrodes 85a and 85b of the bypass capacitor 85 comes into contact with the melted solder. The surface tension of the molten solder destroys the balance of the forces acting on the electrodes 85 a and 85 b of the bypass capacitor 85 . Then, the bypass capacitor 85 is likely to rotate around the normal direction of the first decorative substrate 56, and the bypass capacitor 85 is placed on one pad 171a with one electrode 85a. A so-called chip rise, which rises substantially vertically, tends to occur. In this way, if there is a difference in the timing at which the solder paste melts between the pair of pads 171a and 171b, rotation of the bypass capacitor 85 and standing of the chip tend to occur. On the other hand, in the reflow process, the first decorative substrate 56 is conveyed in the second direction DR2, and the heating of the solder paste applied on the pair of pads 171a and 171b is started substantially at the same time. The timing at which the solder paste melts between 171a and 171b can be aligned, and the rotation of the bypass capacitor 85 and the occurrence of standing chips can be prevented.

図8(b)に示すように、バイパスコンデンサ85は、当該バイパスコンデンサ85の長手方向が第1方向DR1に平行となる態様で、第1装飾基板56に実装されている。図8(c)に示すように、小型チップ抵抗器87は、当該小型チップ抵抗器87の長手方向が第1方向DR1に平行となる態様で、第1装飾基板56に実装されている。図示は省略するが、小型チップ抵抗器143~149も、当該小型チップ抵抗器143~149の長手方向が第1方向DR1に平行となる態様で、第1装飾基板56に実装されている。このように、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149)は、当該小型チップ部品の長手方向が第1方向DR1に平行となる態様で、第1装飾基板56に実装されている。 As shown in FIG. 8B, the decoupling capacitor 85 is mounted on the first decoration board 56 in such a manner that the longitudinal direction of the decoupling capacitor 85 is parallel to the first direction DR1. As shown in FIG. 8(c), the small chip resistor 87 is mounted on the first decorative substrate 56 such that the longitudinal direction of the small chip resistor 87 is parallel to the first direction DR1. Although not shown, the small chip resistors 143 to 149 are also mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the small chip resistors 143 to 149 is parallel to the first direction DR1. Thus, the small chip components (the bypass capacitor 85 and the small chip resistors 87, 143 to 149) are mounted on the first decoration board 56 in such a manner that the longitudinal direction of the small chip components is parallel to the first direction DR1. It is

図8(b),(c)に示すように、バイパスコンデンサ85の電極85a,85bに対応するパッド171a,171bの離間方向、及び小型チップ抵抗器87の電極87a,87bに対応するパッド176a,176bの離間方向は、第1方向DR1である。複数の小型チップ部品においてパッド171a,171b,176a,176bの離間方向が共通している。このため、リフロー工程において第1装飾基板56を当該共通の離間方向(第1方向DR1)に直交する方向(第2方向DR2)又は略直交する方向に搬送することにより、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができるとともに、小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができる。これにより、複数の小型チップ部品の回転及びチップ立ちの発生を防止することができる。 As shown in FIGS. 8(b) and 8(c), the separation direction of the pads 171a and 171b corresponding to the electrodes 85a and 85b of the bypass capacitor 85 and the pads 176a and 176a corresponding to the electrodes 87a and 87b of the small chip resistor 87 The separation direction of 176b is the first direction DR1. The spacing directions of the pads 171a, 171b, 176a, 176b are common in a plurality of small chip components. For this reason, in the reflow process, the pair of decoupling capacitors 85 are separated by conveying the first decorative substrate 56 in a direction (second direction DR2) or substantially perpendicular to the common separation direction (first direction DR1). The timing of starting heating of the solder paste applied on the pair of pads 171a and 171b corresponding to the electrodes 85a and 85b can be aligned, and it corresponds to the pair of electrodes 87a and 87b of the small chip resistor 87. The timing at which the heating of the solder paste applied on the pair of pads 176a and 176b is started can be aligned. As a result, it is possible to prevent the rotation of a plurality of small chip components and the occurrence of standing chips.

バイパスコンデンサ85の電極85a,85bに対応するパッド171a,171bにおいて、配線パターン172a~172dが引き出されている箇所(配線パターン172a~172dの引き出し位置)は、熱が配線パターン172a~172dに逃げ易いため、配線パターン172a~172dが引き出されていない箇所と比較して、リフロー工程の加熱初期段階における温度上昇が遅れ易い。また、パッド171a,171bと比較して大面積であるGNDプレーン層93又は電源プレーン層94に接続されている第1配線パターン172a及び第3配線パターン172cは、当該GNDプレーン層93又は電源プレーン層94に接続されていない第2配線パターン172b及び第4配線パターン172dと比較して、加熱初期段階における温度上昇が遅れる。このため、第1パッド171aにおいてGNDプレーン層93に接続されている第1配線パターン172aが引き出されている箇所は、第2配線パターン172bが引き出されている箇所と比較して、加熱初期段階における温度上昇が遅れ易い。また、第2パッド171bにおいて電源プレーン層94に接続されている第3配線パターン172cが引き出されている箇所は、第4配線パターン172dが引き出されている箇所と比較して、加熱初期段階における温度上昇が遅れ易い。リフロー工程では、一対のパッド171a,171bから引き出されている配線パターン172a~172dの数、引き出し位置及び接続先の影響を受けて加熱初期段階におけるパッド171a,171b内の温度分布が変化する。また、一対のパッド171a,171bから引き出されている配線パターン172a~172dの引き出し方向も加熱初期段階におけるパッド171a,171b内の温度分布に影響を及ぼす可能性がある。詳細は後述するが、本実施形態における第1装飾基板56では、一対のパッド171a,171b間で加熱初期段階にパッド171a,171b内の温度分布に差が生じないように、一対のパッド171a,171bから引き出されている配線パターン172a~172dの数、引き出し位置、接続先及び引き出し方向が設定されている。 In the pads 171a and 171b corresponding to the electrodes 85a and 85b of the bypass capacitor 85, heat is likely to escape to the wiring patterns 172a to 172d at the positions where the wiring patterns 172a to 172d are drawn (leading positions of the wiring patterns 172a to 172d). Therefore, the temperature rise in the initial stage of heating in the reflow process tends to be delayed compared to the portions where the wiring patterns 172a to 172d are not drawn out. Also, the first wiring pattern 172a and the third wiring pattern 172c connected to the GND plane layer 93 or the power plane layer 94, which have a larger area than the pads 171a and 171b, are connected to the GND plane layer 93 or the power plane layer. Compared with the second wiring pattern 172b and the fourth wiring pattern 172d which are not connected to 94, the temperature rise in the initial stage of heating is delayed. For this reason, the portion where the first wiring pattern 172a connected to the GND plane layer 93 is led out in the first pad 171a is more likely in the initial stage of heating than the portion where the second wiring pattern 172b is led out. Temperature rise tends to be delayed. Further, the portion of the second pad 171b where the third wiring pattern 172c connected to the power plane layer 94 is drawn out has a higher temperature in the initial stage of heating than the portion where the fourth wiring pattern 172d is drawn out. Delayed rise. In the reflow process, the temperature distribution in the pads 171a and 171b at the initial stage of heating changes under the influence of the number of wiring patterns 172a to 172d drawn out from the pair of pads 171a and 171b, their drawing positions, and connection destinations. Also, the drawing direction of the wiring patterns 172a to 172d drawn from the pair of pads 171a and 171b may affect the temperature distribution in the pads 171a and 171b at the initial stage of heating. Although the details will be described later, in the first decoration substrate 56 of the present embodiment, the pair of pads 171a and 171b are heated so as not to cause a difference in temperature distribution in the pads 171a and 171b in the initial stage of heating. The number of wiring patterns 172a to 172d led out from 171b, lead positions, connection destinations, and lead directions are set.

図13(d)に示すように、比較例におけるバイパスコンデンサ183では、第1パッド184a(又は第1パット)の右端から右方に向けて第1配線パターン185aが引き出されているとともに、当該第1パッド184aの左端から左方に向けて第2配線パターン185bが引き出されている。比較例における第1配線パターン185aは、既に説明した本実施形態の第1配線パターン172aと同様に、ビアホール174を介してGNDプレーン層93(図9)に電気的に接続される配線パターンであるとともに、比較例における第2配線パターン185bは、既に説明した本実施形態における第2配線パターン172bと同様に、LEDドライバ126のGND端子154に電気的に接続される配線パターンである。また、第2パッド184b(又は第2パット)の下端から下方に向けて第3配線パターン185cが引き出されているとともに、当該第2パッド184bの左端から左方に向けて第4配線パターン185dが引き出されている。比較例における第3配線パターン185cは、既に説明した本実施形態の第3配線パターン172cと同様に、ビアホール175を介して電源プレーン層94(図9)に電気的に接続される配線パターンであるとともに、比較例における第4配線パターン172dは、既に説明した本実施形態の第4配線パターン172dと同様に、LEDドライバ126の電源端子151に電気的に接続される配線パターンである。第1パッド184aにおいて、第1配線パターン185a及び第2配線パターン185bが引き出されている箇所(第1パッド184aの右端部及び左端部)は、加熱初期段階における温度上昇が遅れ易い。特に、GNDプレーン層93に接続されている第1配線パターン185aが引き出されている箇所(第1パッド184aの左端部)の温度上昇が遅れ易い。また、第2パッド184bにおいて、第3配線パターン185c及び第4配線パターン185dが引き出されている箇所(第2パッド184bの下端部及び左端部)は、加熱初期段階における温度上昇が遅れ易い。特に、電源プレーン層94に接続されている第3配線パターン185cが引き出されている箇所(第2パッド184bの下端部)の温度上昇が遅れ易い。このため、リフロー工程の加熱初期段階では、第2パッド184bの右側上部の温度が上昇し易い。第2パッド184bの右側上部のみで半田ペーストが溶融している状態が発生すると、図13(d)に示すように、第2パッド184bの右側上部が回転の中心となるとともに第1装飾基板56の法線方向が回転軸となってバイパスコンデンサ183が回転し、当該バイパスコンデンサ183が傾いた状態で第1装飾基板56に実装されてしまうおそれがある。この場合には、第1パッド184aと第1電極183aとの半田フィレット186による接続面積が小さくなってしまうため、接続不良を引き起こすおそれがある。また、バイパスコンデンサ183の回転により第1パッド184aと第1電極183aとが電気的に接触していない状態でバイパスコンデンサ183が実装されてしまう可能性もある。さらにまた、第1パッド184aの上にバイパスコンデンサ183が1つの電極183aで立ち上がるチップ立ちが発生し易くなってしまう。このように、第1パッド184a及び第2パッド184bから引き出されている配線パターン185a~185dの引き出し位置が相違している比較例では、バイパスコンデンサ183の実装不良が発生し易くなってしまう。 As shown in FIG. 13D, in the bypass capacitor 183 in the comparative example, the first wiring pattern 185a is drawn rightward from the right end of the first pad 184a (or the first pad). A second wiring pattern 185b is drawn out leftward from the left end of the 1 pad 184a. The first wiring pattern 185a in the comparative example is a wiring pattern electrically connected to the GND plane layer 93 (FIG. 9) through the via hole 174, like the first wiring pattern 172a of the present embodiment already described. In addition, the second wiring pattern 185b in the comparative example is a wiring pattern electrically connected to the GND terminal 154 of the LED driver 126, like the second wiring pattern 172b in this embodiment already described. A third wiring pattern 185c extends downward from the lower end of the second pad 184b (or the second pad), and a fourth wiring pattern 185d extends leftward from the left end of the second pad 184b. pulled out. The third wiring pattern 185c in the comparative example is a wiring pattern electrically connected to the power plane layer 94 (FIG. 9) through the via hole 175, similar to the already described third wiring pattern 172c of the present embodiment. In addition, the fourth wiring pattern 172d in the comparative example is a wiring pattern electrically connected to the power terminal 151 of the LED driver 126, like the fourth wiring pattern 172d of the present embodiment already described. In the first pad 184a, the portion where the first wiring pattern 185a and the second wiring pattern 185b are drawn out (right end and left end of the first pad 184a) tends to be delayed in temperature rise in the initial stage of heating. In particular, the temperature rise of the portion where the first wiring pattern 185a connected to the GND plane layer 93 is drawn out (the left end portion of the first pad 184a) tends to be delayed. Also, in the second pad 184b, the portion where the third wiring pattern 185c and the fourth wiring pattern 185d are drawn out (lower end and left end of the second pad 184b) tends to be delayed in temperature rise in the initial stage of heating. In particular, the temperature rise of the portion where the third wiring pattern 185c connected to the power plane layer 94 is drawn out (lower end portion of the second pad 184b) tends to be delayed. Therefore, the temperature of the upper right portion of the second pad 184b is likely to rise in the initial heating stage of the reflow process. When the solder paste is melted only in the upper right portion of the second pad 184b, as shown in FIG. The decoupling capacitor 183 rotates about the normal direction of , and the decoupling capacitor 183 may be mounted on the first decoration board 56 in a tilted state. In this case, the connection area of the solder fillet 186 between the first pad 184a and the first electrode 183a becomes small, which may cause connection failure. Further, there is a possibility that the rotation of the bypass capacitor 183 causes the bypass capacitor 183 to be mounted in a state where the first pad 184a and the first electrode 183a are not in electrical contact. Furthermore, the chip stand-up in which the bypass capacitor 183 rises with one electrode 183a on the first pad 184a easily occurs. Thus, in the comparative example in which the wiring patterns 185a to 185d drawn out from the first pad 184a and the second pad 184b are drawn out at different positions, mounting defects of the bypass capacitor 183 are likely to occur.

これに対して、本実施形態における第1装飾基板56では、図13(a)に示すように、第1配線パターン172aが第1パッド171aから右方向に引き出されているとともに、第3配線パターン172cが第2パッド171bから右方向に引き出されている。また、第2配線パターン172bが第1パッド171aから左方向に引き出されているとともに、第4配線パターン172dが第2パッド171bから左方向に引き出されている。第1パッド171a及び第2パッド171bから同じ数(具体的には2本)の配線パターン172a~172dが引き出されている構成において、第1パッド171aの中心から見て第1配線パターン172aが引き出されている当該第1パッド171aの辺が存在する方向(右方向)は、第2パッド171bの中心から見て第3配線パターン172cが引き出されている当該第2パッド171bの辺が存在する方向(右方向)と同一の方向であるとともに、第1パッド171aの中心から見て第2配線パターン172bが引き出されている当該第1パッド171aの辺が存在する方向(左方向)は、第2パッド171bの中心から見て第4配線パターン172dが引き出されている当該第2パッド171bの辺が存在する方向(左方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布に差が生じることを防止できるとともに、バイパスコンデンサ85の回転及びチップ立ちの発生を防止できる。 On the other hand, in the first decorative substrate 56 of the present embodiment, as shown in FIG. 13A, the first wiring pattern 172a is drawn rightward from the first pad 171a, and the third wiring pattern 172c is drawn rightward from the second pad 171b. Further, the second wiring pattern 172b is drawn leftward from the first pad 171a, and the fourth wiring pattern 172d is drawn leftward from the second pad 171b. In a configuration in which the same number (specifically, two) of wiring patterns 172a to 172d are drawn from the first pad 171a and the second pad 171b, the first wiring pattern 172a is drawn from the center of the first pad 171a. The direction (rightward direction) in which the side of the first pad 171a with the third wiring pattern 172c extends is the direction in which the side of the second pad 171b from which the third wiring pattern 172c is drawn exists when viewed from the center of the second pad 171b. (right direction), and the direction (left direction) in which the side of the first pad 171a from which the second wiring pattern 172b is drawn exists when viewed from the center of the first pad 171a is the second direction. It is the same direction as the side of the second pad 171b from which the fourth wiring pattern 172d is drawn when viewed from the center of the pad 171b (leftward direction). As a result, it is possible to prevent a difference in temperature distribution between the pair of pads 171a and 171b in the initial stage of heating in the reflow process, and to prevent the bypass capacitor 85 from rotating and from standing up.

第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きいコンデンサ(図示略)が複数搭載されており、これらのコンデンサの一部では、コンデンサの第1電極に電気的に接続される第1パッド(又は第1パット)の中心から見て第1配線パターンが引き出されている当該第1パッドの辺が存在する方向が、当該コンデンサの第2電極に電気的に接続される第2パッド(第2パット)の中心から見て第3配線パターンが引き出されている当該第2パッドの辺が存在する方向とは異なっている。小型チップ部品であるバイパスコンデンサ85では、第1パッド171aの中心から見て第1配線パターン172aが引き出されている当該第1パッド171aの辺が存在する方向と、第2パッド171bの中心から見て第3配線パターン172cが引き出されている当該第2パッド171bの辺が存在する方向とを同一の方向とするとともに、第1パッド171aの中心から見て第2配線パターン172bが引き出されている当該第1パッド171aの辺が存在する方向と、第2パッド171bの中心から見て第4配線パターン172dが引き出されている当該第2パッド171bの辺が存在する方向(左方向)とを同一の方向とすることにより、当該バイパスコンデンサ85の回転及びチップ立ちの発生が防止されている。 A plurality of capacitors (not shown) having a longitudinal dimension along a plane perpendicular to the thickness direction larger than that of the small chip components are mounted on the first decorative substrate 56. The direction in which the side of the first pad from which the first wiring pattern is drawn out when viewed from the center of the first pad (or first pad) electrically connected to one electrode is the second electrode of the capacitor. is different from the direction in which the side of the second pad from which the third wiring pattern is drawn out exists when viewed from the center of the second pad (second pad) electrically connected to the second pad. In the bypass capacitor 85, which is a small chip component, the direction in which the side of the first pad 171a from which the first wiring pattern 172a is drawn exists when viewed from the center of the first pad 171a and the direction in which the side of the first pad 171a from which the first wiring pattern 172a is drawn out and the direction in which the side of the first pad 171a exists when viewed from the center of the second pad 171b. The direction in which the side of the second pad 171b from which the third wiring pattern 172c is drawn out is set to be the same direction, and the second wiring pattern 172b is drawn out when viewed from the center of the first pad 171a. The direction in which the side of the first pad 171a exists is the same as the direction in which the side of the second pad 171b from which the fourth wiring pattern 172d is drawn when viewed from the center of the second pad 171b (left direction). , the rotation of the bypass capacitor 85 and the occurrence of standing chips are prevented.

図8(b)に示すように、第1パッド171aにおいて、ビアホール174を介してGNDプレーン層93(図9)に電気的に接続されている第1配線パターン172aの引き出し位置は当該第1パッド171aの右端における上下方向略中央であるとともに、第2パッド171bにおいて、ビアホール175を介して電源プレーン層94(図9)に電気的に接続されている第3配線パターン172cの引き出し位置は当該第2パッド171bの右端における上下方向略中央である。GNDプレーン層93は第1パッド171aよりも広い面積を有しているとともに、電源プレーン層94は第2パッド171bよりも広い面積を有している。 As shown in FIG. 8B, in the first pad 171a, the lead position of the first wiring pattern 172a electrically connected to the GND plane layer 93 (FIG. 9) through the via hole 174 is the first pad. The drawing position of the third wiring pattern 172c, which is substantially in the vertical center of the right end of the wiring pattern 171a and is electrically connected to the power plane layer 94 (FIG. 9) through the via hole 175 in the second pad 171b, is located in the second pad 171b. 2 is approximately the center in the vertical direction at the right end of the pad 171b. The GND plane layer 93 has an area larger than that of the first pad 171a, and the power plane layer 94 has an area larger than that of the second pad 171b.

第1パッド171aが第1配線パターン172aを介して当該第1パッド171aよりも面積の広いGNDプレーン層93に電気的に接続されているとともに、第2パッド171bが第3配線パターン172cを介して当該第2パッド171bよりも面積の広い電源プレーン層94に電気的に接続されている構成において、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向(右方向)は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向(右方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。 The first pad 171a is electrically connected to the GND plane layer 93 having a larger area than the first pad 171a through the first wiring pattern 172a, and the second pad 171b is electrically connected through the third wiring pattern 172c. In the configuration electrically connected to the power supply plane layer 94 having a larger area than the second pad 171b, the first wiring pattern 172a among the four sides of the first pad 171a is located at the center of the first pad 171a. The direction (rightward direction) in which the drawn side exists is the direction in which the side in which the third wiring pattern 172c is drawn out when viewed from the center of the second pad 171b among the four sides of the second pad 171b exists ( to the right). This reduces the possibility of a difference in temperature distribution between the pair of pads 171a and 171b in the initial heating stage of the reflow process.

図13(a)に示すように、第1パッド171aの右端から右方に引き出されている第1配線パターン172aの幅寸法は、第2パッド171bの右端から右方に引き出されている第3配線パターン172cの幅寸法と略同一である。このため、これらの配線パターン172a,172cの幅寸法が異なる構成と比較して、リフロー工程の加熱初期段階において一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。また、第1パッド171aの左端から左方に引き出されている第2配線パターン172bの幅寸法は、第2パッド171bの左端から左方に引き出されている第4配線パターン172dの幅寸法と略同一である。このため、これらの配線パターン172b,172dの幅寸法が異なる構成と比較して、リフロー工程の加熱初期段階において一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。 As shown in FIG. 13A, the width dimension of the first wiring pattern 172a extending rightward from the right end of the first pad 171a is the third width dimension extending rightward from the right end of the second pad 171b. It is substantially the same as the width dimension of the wiring pattern 172c. Therefore, compared to a configuration in which these wiring patterns 172a and 172c have different width dimensions, the possibility of a difference in temperature distribution occurring in the pair of pads 171a and 171b in the initial stage of heating in the reflow process is reduced. The width dimension of the second wiring pattern 172b extending leftward from the left end of the first pad 171a is approximately the width dimension of the fourth wiring pattern 172d extending leftward from the left end of the second pad 171b. are identical. Therefore, compared to a configuration in which these wiring patterns 172b and 172d have different width dimensions, the possibility of a difference in temperature distribution occurring in the pair of pads 171a and 171b in the initial stage of heating in the reflow process is reduced.

既に説明したとおり、GNDプレーン層93に電気的に接続されている第1配線パターン172aは第1パッド171aの右端から引き出されているため、第1パッド171aの右辺は当該第1パッド171aの左辺よりも加熱初期段階における温度上昇が遅れ易い。また、電源プレーン層94に接続されている第3配線パターン172cは第2パッド171bの右端から引き出されているため、第2パッド171bの右辺は当該第2パッド171bの左辺よりも加熱初期段階における温度上昇が遅れ易い。第1パッド171aから引き出されている配線パターン172a,172cの数は第2パッド171bから引き出されている配線パターン172b,172dの数と同じである。また、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向と同一の方向であるとともに、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第2配線パターン172bが引き出されている辺が存在する方向は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第4配線パターン172dが引き出されている辺が存在する方向と同一の方向である。これにより、第1パッド171a上の溶融半田の表面張力によりバイパスコンデンサ85の第1電極85aに作用する力と、第2パッド171b上の溶融半田の表面張力によりバイパスコンデンサ85の第2電極85bに作用する力とを均衡させることができる。このため、仮に、一対のパッド171a,171bにおいて、半田ペーストの左側部のみが先に溶融した場合においても、図13(c)に示すように、バイパスコンデンサ85の移動態様を平行移動とし、バイパスコンデンサ85の回転を阻止することができる。これにより、第1パッド171aと第1電極85aとの半田フィレット173aによる接続面積の減少の程度を抑えることができるとともに、第2パッド171bと第2電極85bとの半田フィレット173bによる接続面積の減少の程度を抑えることができる。 As already explained, the first wiring pattern 172a electrically connected to the GND plane layer 93 is drawn out from the right end of the first pad 171a, so the right side of the first pad 171a is the left side of the first pad 171a. The temperature rise in the initial stage of heating tends to be delayed. In addition, since the third wiring pattern 172c connected to the power plane layer 94 is drawn out from the right end of the second pad 171b, the right side of the second pad 171b has a higher temperature in the initial stage of heating than the left side of the second pad 171b. Temperature rise tends to be delayed. The number of wiring patterns 172a and 172c drawn from the first pad 171a is the same as the number of wiring patterns 172b and 172d drawn from the second pad 171b. In addition, the direction in which the side from which the first wiring pattern 172a is drawn out of the four sides of the first pad 171a exists is the second of the four sides of the second pad 171b. It is the same direction as the side in which the third wiring pattern 172c is drawn out when viewed from the center of the pad 171b, and is the same direction as the side of the first pad 171a when viewed from the center of the first pad 171a. The direction in which the side from which the second wiring pattern 172b is led exists is the direction in which the side from which the fourth wiring pattern 172d is led out of the four sides of the second pad 171b exists when viewed from the center of the second pad 171b. in the same direction as As a result, the surface tension of the melted solder on the first pad 171a acts on the first electrode 85a of the bypass capacitor 85, and the surface tension of the melted solder on the second pad 171b acts on the second electrode 85b of the bypass capacitor 85. can be balanced with the forces acting. Therefore, even if only the left side of the solder paste in the pair of pads 171a and 171b melts first, the bypass capacitor 85 is moved in parallel as shown in FIG. Rotation of the capacitor 85 can be prevented. As a result, it is possible to suppress the reduction in the connection area due to the solder fillet 173a between the first pad 171a and the first electrode 85a, and the reduction in the connection area due to the solder fillet 173b between the second pad 171b and the second electrode 85b. can reduce the extent of

図14(a)は小型チップ抵抗器87の周辺領域187(図8(c))を拡大して示す第1装飾基板56の第1実装面84の平面図であり、図14(b)は当該周辺領域187のパッド176a,176bとソルダーレジスト222との関係を説明するための説明図である。また、図14(c)は本実施形態において発生し得る小型チップ抵抗器87の移動態様を説明するための説明図であり、図14(d)は比較例において発生し得る小型チップ抵抗器191の移動態様を説明するための説明図である。なお、図14(b)ではソルダーレジスト222にハッチを付して表示している。 FIG. 14(a) is a plan view of the first mounting surface 84 of the first decorative substrate 56 showing an enlarged peripheral region 187 (FIG. 8(c)) of the small chip resistor 87, and FIG. FIG. 4 is an explanatory diagram for explaining the relationship between pads 176a and 176b in the peripheral region 187 and the solder resist 222; Also, FIG. 14(c) is an explanatory diagram for explaining the mode of movement of the small chip resistor 87 that can occur in this embodiment, and FIG. is an explanatory diagram for explaining the movement mode of the . In addition, in FIG. 14B, the solder resist 222 is hatched.

図14(a)に示すように、小型チップ抵抗器87の第1電極87a及び第2電極87bに対応する第1パッド176a及び第2パッド176bは略矩形に成形されている。図14(b)に示すように、第1パッド176a及び第2パッド176bは、互いに同一形状及び同一サイズである。パッド176a,176bの縦寸法LB1は、略0.35mmであり、小型チップ抵抗器87の短手方向の寸法(略0.3mm)よりも大きい。一対のパッド176a,176bが互いに同一形状及び同一サイズであることにより、当該一対のパッド176a,176b上に塗布される半田ペーストの量を略同一とすることができる。なお、パッド176a,176bの縦寸法LB1が小型チップ抵抗器87の短手方向の寸法と同一である構成としてもよく、パッド176a,176bの縦寸法LB1が小型チップ抵抗器87の短手方向の寸法よりも小さい構成としてもよい。 As shown in FIG. 14(a), a first pad 176a and a second pad 176b corresponding to the first electrode 87a and the second electrode 87b of the small chip resistor 87 are formed in a substantially rectangular shape. As shown in FIG. 14(b), the first pad 176a and the second pad 176b have the same shape and size. The vertical dimension LB1 of the pads 176a and 176b is approximately 0.35 mm, which is larger than the widthwise dimension of the small chip resistor 87 (approximately 0.3 mm). Since the pair of pads 176a and 176b have the same shape and size, the amount of solder paste applied to the pair of pads 176a and 176b can be substantially the same. The vertical dimension LB1 of the pads 176a and 176b may be the same as the widthwise dimension of the small chip resistor 87. It is good also as a structure smaller than a dimension.

パッド176a,176bの横寸法LB2は略0.32mmである。第1パッド176a及び第2パッド176bは、小型チップ抵抗器87(図14(a))の長手方向(第1方向DR1)に所定の間隔LB3(具体的には略0.28mm)で離間させて設けられている。第1パッド176aの第2パッド176b側の外縁と、第2パッド176bの第1パッド176a側の外縁との距離(所定の間隔LB3)は、小型チップ抵抗器87の長手方向における寸法(略0.6mm)の略1/3(0.2mm)~略1/2(略0.3mm)の範囲に設定されている。これにより、小型チップ抵抗器87の長手方向において、当該小型チップ抵抗器87の第1電極87aが第1パッド176aの略中央に位置するとともに第2電極87bが第2パッド176bの略中央に位置する態様で、当該小型チップ抵抗器87を第1装飾基板56に実装することができる。 The lateral dimension LB2 of the pads 176a, 176b is approximately 0.32 mm. The first pad 176a and the second pad 176b are separated by a predetermined distance LB3 (specifically, about 0.28 mm) in the longitudinal direction (first direction DR1) of the small chip resistor 87 (FIG. 14(a)). are provided. The distance (predetermined interval LB3) between the outer edge of the first pad 176a on the second pad 176b side and the outer edge of the second pad 176b on the first pad 176a side is the dimension in the longitudinal direction of the small chip resistor 87 (substantially 0 It is set in the range of approximately 1/3 (0.2 mm) to approximately 1/2 (approximately 0.3 mm) of .6 mm). As a result, in the longitudinal direction of the small chip resistor 87, the first electrode 87a of the small chip resistor 87 is positioned substantially in the center of the first pad 176a, and the second electrode 87b is positioned substantially in the center of the second pad 176b. The small chip resistor 87 can be mounted on the first decoration substrate 56 in such a manner.

第1パッド176aと第2パッド176bとの間にソルダーレジスト222は塗布されていない。第1パッド176a及び第2パッド176bの間の狭い領域にソルダーレジスト222を塗布する構成とすると、ソルダーレジスト222の塗布領域にずれが生じた場合等にパッド176a,176bの一部又は全部がソルダーレジスト222に覆われる不良品の発生確率が高まってしまう。これに対して、第1パッド176aと第2パッド176bとの間にソルダーレジスト222を塗布しない構成であることにより、これらのパッド176a,176bの一部又は全部がソルダーレジスト222に覆われることを防止して、これらのパッド176a,176bの全域に半田ペーストを付着させることができる。これにより、第1パッド176aと第1電極87aとの接続面積を確保して第1パッド176aと第1電極87aとの接続箇所の機械的強度を確保することができるとともに、第2パッド176bと第2電極87bとの接続面積を確保して第2パッド176bと第2電極87bとの接続箇所の機械的強度を確保することができる。 No solder resist 222 is applied between the first pads 176a and the second pads 176b. If the solder resist 222 is applied to a narrow area between the first pad 176a and the second pad 176b, part or all of the pads 176a and 176b may not be soldered if the solder resist 222 is displaced. The probability of occurrence of defective products covered with the resist 222 increases. On the other hand, since the solder resist 222 is not applied between the first pad 176a and the second pad 176b, part or all of these pads 176a and 176b are covered with the solder resist 222. It is possible to prevent this and allow the solder paste to adhere to the entire area of these pads 176a, 176b. As a result, it is possible to secure the connection area between the first pad 176a and the first electrode 87a and secure the mechanical strength of the connection portion between the first pad 176a and the first electrode 87a. By securing a connection area with the second electrode 87b, the mechanical strength of the connection portion between the second pad 176b and the second electrode 87b can be secured.

図14(d)に示すように、比較例における小型チップ抵抗器191では、第1パッド192a(又は第1パット)の右端から右方に向けて第1配線パターン193aが引き出されているとともに、第2パッド192b(又は第2パット)の左端から左方に向けて第2配線パターン193bが引き出されている。比較例における第1配線パターン193aは、既に説明した本実施形態の第1配線パターン181aと同様に、LEDチップ142の第2電極142b(図8(c))に電気的に接続される配線パターンであるとともに、比較例における第2配線パターン193bは、既に説明した本実施形態における第2配線パターン181bと同様に、LEDドライバ126の第8出力端子162に電気的に接続される配線パターンである。第1配線パターン193aが引き出されている第1パッド192aの右辺は、配線パターンが引き出されていない左辺と比較して、リフロー工程の加熱初期段階における温度上昇が遅れ易い。また、第2配線パターン193bが引き出されている第2パッド192bの左辺は、配線パターンが引き出されていない右辺と比較して、加熱初期段階における温度上昇が遅れ易い。このため、加熱初期段階では、第1パッド192aにおける半田ペーストの左側部のみ及び第2パッド192bにおける半田ペーストの右側部のみが溶融している状態が発生し易く、図14(d)に示すように、第1装飾基板56の法線方向が回転軸となって小型チップ抵抗器191が回転し、当該小型チップ抵抗器191が傾いた状態で第1装飾基板56に実装されてしまうおそれがある。小型チップ抵抗器191が傾いた状態で実装されると、第1パッド184aと第1電極183aとの半田フィレット194による接続面積が小さくなってしまうとともに、第2パッド184bと第2電極183bとの半田フィレット195による接続面積が小さくなってしまう。また、小型チップ抵抗器191の回転により第1パッド192aと第1電極191aとが電気的に接触していない状態で小型チップ抵抗器191が実装されてしまう可能性もある。さらにまた、第1パッド192aの上に小型チップ抵抗器191が1つの電極191aで立ち上がるチップ立ちが発生し易くなってしまう。このように、一対のパッド192a,192bにおいて、配線パターン193a,193bの引き出し位置が相違している比較例では、小型チップ抵抗器191の実装不良が発生し易くなってしまう。 As shown in FIG. 14(d), in the small chip resistor 191 in the comparative example, the first wiring pattern 193a is drawn rightward from the right end of the first pad 192a (or the first pad). A second wiring pattern 193b is drawn leftward from the left end of the second pad 192b (or second pad). The first wiring pattern 193a in the comparative example is a wiring pattern electrically connected to the second electrode 142b (FIG. 8(c)) of the LED chip 142, similar to the already described first wiring pattern 181a of the present embodiment. In addition, the second wiring pattern 193b in the comparative example is a wiring pattern electrically connected to the eighth output terminal 162 of the LED driver 126, like the second wiring pattern 181b in the present embodiment already described. . The right side of the first pad 192a from which the first wiring pattern 193a is drawn tends to be delayed in temperature rise in the initial stage of heating in the reflow process compared to the left side from which the wiring pattern is not drawn. Also, the left side of the second pad 192b from which the second wiring pattern 193b is drawn tends to be delayed in temperature rise in the initial stage of heating compared to the right side from which the wiring pattern is not drawn. Therefore, in the initial stage of heating, a state in which only the left portion of the solder paste on the first pad 192a and only the right portion of the solder paste on the second pad 192b are likely to melt occurs, as shown in FIG. 14(d). In addition, the small chip resistor 191 rotates with the normal direction of the first decoration substrate 56 as the axis of rotation, and there is a risk that the small chip resistor 191 may be mounted on the first decoration substrate 56 in a tilted state. . If the small chip resistor 191 is mounted in an inclined state, the connection area of the solder fillet 194 between the first pad 184a and the first electrode 183a becomes small, and the connection area between the second pad 184b and the second electrode 183b becomes small. The connection area by the solder fillet 195 becomes small. Also, due to the rotation of the small chip resistor 191, the small chip resistor 191 may be mounted in a state where the first pad 192a and the first electrode 191a are not in electrical contact. Furthermore, the small chip resistor 191 is likely to rise on the first pad 192a with one electrode 191a. As described above, in the comparative example in which the wiring patterns 193a and 193b are drawn out at different positions in the pair of pads 192a and 192b, mounting defects of the small chip resistor 191 are likely to occur.

これに対して、本実施形態における第1装飾基板56では、図14(a)に示すように、第1パッド176aの右端から右方に向けて第1配線パターン181aが引き出されているとともに、第2パッド176bの右端から右方に向けて第2配線パターン181bが引き出されている。第1配線パターン181aの引き出し位置は第1パッド176aの右端における上下方向略中央であるとともに、第2配線パターン181bの引き出し位置は第2パッド176bの右端における上下方向略中央である。第1パッド176a及び第2パッド176bから同じ数(具体的には1本)の配線パターン181a,181bが引き出されている構成において、第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向(右方向)は、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向(右方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において一対のパッド176a,176b内の温度分布に差が生じることを防止できるとともに、小型チップ抵抗器87の回転及びチップ立ちの発生を防止できる。 On the other hand, in the first decorative substrate 56 of the present embodiment, as shown in FIG. 14A, the first wiring pattern 181a is drawn rightward from the right end of the first pad 176a. A second wiring pattern 181b is drawn rightward from the right end of the second pad 176b. The lead-out position of the first wiring pattern 181a is approximately the center in the vertical direction of the right end of the first pad 176a, and the lead-out position of the second wiring pattern 181b is approximately the center in the vertical direction of the right end of the second pad 176b. In a configuration in which the same number (specifically, one) of wiring patterns 181a and 181b are led out from the first pad 176a and the second pad 176b, the center of the first pad 176a among the four sides of the first pad 176a The direction (right direction) in which the side where the first wiring pattern 181a is led out when viewed from above is the direction in which the second wiring pattern 181b is led out of the four sides of the second pad 176b when viewed from the center of the second pad 176b. This direction is the same as the direction (to the right) in which the edge that is bounded exists. As a result, it is possible to prevent a difference in temperature distribution between the pair of pads 176a and 176b in the initial stage of heating in the reflow process, and to prevent the small chip resistor 87 from rotating and standing up.

第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きい抵抗器(図示略)が複数搭載されており、これらの抵抗器の一部では、抵抗器の第1電極に電気的に接続される第1パッド(又は第1パット)の4辺のうち当該第1パッドの中心から見て第1配線パターンが引き出されている辺が存在する方向が、当該抵抗器の第2電極に電気的に接続される第2パッド(又は第2パット)の4辺のうち当該第2パッドの中心から見て第2配線パターンが引き出されている辺が存在する方向とは異なっている。小型チップ部品である小型チップ抵抗器87では、第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向と、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向とを同一の方向とすることにより、当該小型チップ抵抗器87の回転及びチップ立ちの発生が防止されている。 A plurality of resistors (not shown) having a longitudinal dimension along a plane perpendicular to the thickness direction larger than that of the small chip parts are mounted on the first decorative substrate 56. Among the four sides of the first pad (or first pad) electrically connected to the first electrode of the device, the direction in which the side from which the first wiring pattern is drawn exists when viewed from the center of the first pad is , of the four sides of the second pad (or second pad) electrically connected to the second electrode of the resistor, there is a side from which the second wiring pattern is drawn when viewed from the center of the second pad. It is different from the direction to do. In the small chip resistor 87, which is a small chip component, the direction in which the side from which the first wiring pattern 181a is led out exists when viewed from the center of the first pad 176a among the four sides of the first pad 176a; By making the direction of the four sides of the pad 176b in the same direction as the side in which the second wiring pattern 181b is drawn out when viewed from the center of the second pad 176b, the small chip resistor 87 can be rotated. Also, the occurrence of standing chips is prevented.

第1パッド176aの右端は、第1配線パターン181aの引き出し位置であるため、第1パッド176aの左端よりも加熱初期段階における温度上昇が遅れ易い。また、第2パッド176bの右端は、第2配線パターン181bの引き出し位置であるため、第2パッド176bの左端よりも加熱初期段階における温度上昇が遅れ易い。第1パッド176aから引き出されている配線パターン181aの数は、第2パッド176bから引き出されている配線パターン181bの数と同じである。第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向(右方向)は、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向と同一の方向である。これにより、第1パッド176a上の溶融半田の表面張力により小型チップ抵抗器87の第1電極87aに作用する力と、第2パッド176b上の溶融半田の表面張力により小型チップ抵抗器87の第2電極87bに作用する力とを均衡させることができる。このため、仮に、一対の第1パッド176a及び第2パッド176bの半田ペーストにおける左側部のみが先に溶融した場合においても、図14(c)に示すように、小型チップ抵抗器87の移動態様を平行移動とし、小型チップ抵抗器87の回転を阻止することができる。これにより、第1パッド176aと第1電極87aとの半田フィレット177aによる接続面積の減少の程度を抑えることができるとともに、第2パッド176bと第2電極87bとの半田フィレット177bによる接続面積の減少の程度を抑えることができる。 Since the right end of the first pad 176a is the lead-out position of the first wiring pattern 181a, the temperature rise in the initial stage of heating tends to lag behind that of the left end of the first pad 176a. Further, since the right end of the second pad 176b is the lead-out position of the second wiring pattern 181b, the temperature rise in the initial stage of heating tends to lag behind the left end of the second pad 176b. The number of wiring patterns 181a drawn from the first pads 176a is the same as the number of wiring patterns 181b drawn from the second pads 176b. Of the four sides of the first pad 176a, the direction (right direction) in which the side from which the first wiring pattern 181a is drawn when viewed from the center of the first pad 176a exists The direction is the same as the direction in which the side from which the second wiring pattern 181b is drawn exists when viewed from the center of the second pad 176b. As a result, the surface tension of the melted solder on the first pads 176a acts on the first electrodes 87a of the small chip resistor 87, and the surface tension of the melted solder on the second pads 176b acts on the small chip resistor 87. can be balanced with the forces acting on the two electrodes 87b. Therefore, even if only the left portion of the solder paste of the pair of first pad 176a and second pad 176b melts first, the small chip resistor 87 moves as shown in FIG. 14(c). is a translational movement, and rotation of the small chip resistor 87 can be prevented. As a result, it is possible to suppress the reduction in the connection area due to the solder fillet 177a between the first pad 176a and the first electrode 87a, and the reduction in the connection area due to the solder fillet 177b between the second pad 176b and the second electrode 87b. can reduce the extent of

既に説明したとおり、小型チップ抵抗器87の第1電極87aと電気的に接続されている第1パッド176aは、第1配線パターン181aを介してLEDチップ142の第2電極142bと電気的に接続されている第2パッド178bに電気的に接続されている(図8(c)参照)。また、既に説明したとおり、小型チップ抵抗器87の第2電極87bと電気的に接続されている第2パッド176bは、第2配線パターン181bを介してLEDドライバ126(図8(a))の第8出力端子162(図11)と電気的に接続されているパッド(又はパット、図示略)に電気的に接続されている。図8(a)及び図8(c)に示すように、第1パッド176aから見て接続先の第2パッド178bは上方向に存在しているとともに、第2パッド176bから見て接続先の第8出力端子162に対応するパッド(又はパット、図示略)は左上方向に存在している。第8出力端子162に対応するパッド(図示略)において第2配線パターン181bが接続される箇所は、第2パッド176bからの第2配線パターン181bの引き出し方向(図8(a),(c)における右方向)を含む1軸の方向(図8(a),(c)における第2方向DR2)で見た場合に、第2パッド176bを基準として、当該第2パッド176bからの第2配線パターン181bの引き出し方向とは逆方向に存在している。第2配線パターン181bは、第1パッド176aからの第1配線パターン181aの引き出し方向と同一の方向(右方向)に第2パッド176bから引き出された後に、当該1軸の方向(第2方向DR2)で見た場合に第2パッド176bを基準として逆方向側に引き回されている。 As already explained, the first pad 176a electrically connected to the first electrode 87a of the small chip resistor 87 is electrically connected to the second electrode 142b of the LED chip 142 via the first wiring pattern 181a. is electrically connected to the second pad 178b (see FIG. 8(c)). As already explained, the second pad 176b electrically connected to the second electrode 87b of the small chip resistor 87 is connected to the LED driver 126 (FIG. 8A) through the second wiring pattern 181b. It is electrically connected to a pad (or pad, not shown) that is electrically connected to the eighth output terminal 162 (FIG. 11). As shown in FIGS. 8A and 8C, the second pad 178b, which is the connection destination when viewed from the first pad 176a, exists in the upward direction, and the connection destination, when viewed from the second pad 176b. A pad (or pad, not shown) corresponding to the eighth output terminal 162 exists in the upper left direction. A portion of the pad (not shown) corresponding to the eighth output terminal 162, to which the second wiring pattern 181b is connected, extends in the direction in which the second wiring pattern 181b is pulled out from the second pad 176b (FIGS. 8A and 8C). 8(a) and 8(c) (the second direction DR2 in FIGS. 8A and 8C), the second wiring from the second pad 176b is based on the second pad 176b It exists in the direction opposite to the drawing direction of the pattern 181b. The second wiring pattern 181b is pulled out from the second pad 176b in the same direction (right direction) as the direction in which the first wiring pattern 181a is pulled out from the first pad 176a. ), the second pad 176b is routed in the opposite direction with respect to the second pad 176b.

第2配線パターン181bが1軸の方向(第2方向DR2)で見た場合に第2パッド176bを基準として第2パッド176bからの第2配線パターン181bの引き出し方向とは逆方向に存在する箇所で接続先に接続される構成においても、第2配線パターン181bは、第1パッド176aからの第1配線パターン181aの引き出し方向と同一の方向に第2パッド176bから引き出されている。これにより、リフロー工程の加熱初期段階において一対の第1パッド176a及び第2パッド176b内の温度分布に差が生じる可能性を低減することができる。 A portion where the second wiring pattern 181b exists in a direction opposite to the direction in which the second wiring pattern 181b is pulled out from the second pad 176b with respect to the second pad 176b when viewed in the direction of one axis (second direction DR2) Also in the configuration in which the second wiring pattern 181b is connected to the connection destination by , the second wiring pattern 181b is drawn out from the second pad 176b in the same direction as the first wiring pattern 181a is drawn out from the first pad 176a. This can reduce the possibility of a difference in temperature distribution between the pair of first pad 176a and second pad 176b in the initial stage of heating in the reflow process.

図14(a)に示すように、第1パッド176aの右端から右方に引き出されている第1配線パターン181aの幅寸法は、第2パッド176bの右端から右方に引き出されている第2配線パターン181の幅寸法と略同一である。このため、パッド176a,176bから引き出されている配線パターン181a,181bの幅寸法が異なっている構成と比較して、リフロー工程の加熱初期段階において一対のパッド176a,176b内の温度分布に差が生じる可能性が低減されている。 As shown in FIG. 14A, the width dimension of the first wiring pattern 181a drawn out to the right from the right end of the first pad 176a is the second wiring pattern drawn out to the right from the right end of the second pad 176b. It is substantially the same as the width dimension of the wiring pattern 181 . Therefore, in comparison with the configuration in which the width dimensions of the wiring patterns 181a and 181b drawn out from the pads 176a and 176b are different, there is a difference in the temperature distribution within the pair of pads 176a and 176b in the initial heating stage of the reflow process. less likely to occur.

図8(a)~図8(c)を参照しながら既に説明したとおり、第1装飾基板56において、小型チップ部品は、当該小型チップ部品の長手方向が第1方向DR1(第1装飾基板56の長手方向)に平行となる態様で第1装飾基板56に実装されている。このため、小型チップ部品の長手方向が第1方向DR1(第1装飾基板56の長手方向)に直交する態様で第1装飾基板56に実装されている場合と比較して、第1装飾基板56に歪みが生じた場合に小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 As already described with reference to FIGS. 8(a) to 8(c), in the first decoration substrate 56, the small chip components are arranged such that the longitudinal direction of the small chip components is the first direction DR1 (first decoration substrate 56 is mounted on the first decorative substrate 56 so as to be parallel to the longitudinal direction of the . Therefore, compared to the case where the small chip components are mounted on the first decoration substrate 56 in such a manner that the longitudinal direction of the small chip component is orthogonal to the first direction DR1 (longitudinal direction of the first decoration substrate 56), the first decoration substrate 56 The maximum value of stress that can act on the connecting portion between the small chip component and the first decorative substrate 56 is reduced, and the maximum value of stress that can act on the small chip component itself is also reduced. ing.

上述したとおり、第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きいコンデンサ(図示略)が複数搭載されている。これらのコンデンサの一部は、当該コンデンサの長手方向が第1方向DR1に平行とはならない態様で第1装飾基板56に実装されている。小型チップ部品は、当該小型チップ部品の長手方向が第1方向DR1に直交する態様で第1装飾基板56に実装されていることにより保護されている。 As described above, the first decorative substrate 56 is mounted with a plurality of capacitors (not shown) having a longitudinal dimension along a plane perpendicular to the thickness direction larger than that of the small chip components. Some of these capacitors are mounted on the first decoration board 56 in such a manner that the longitudinal direction of the capacitors is not parallel to the first direction DR1. The small chip component is protected by being mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the small chip component is perpendicular to the first direction DR1.

図10(b)に示すように、バイパスコンデンサ97は、当該バイパスコンデンサ97の長手方向が第2装飾基板57の長軸方向LDに平行となる態様で第2装飾基板57に実装されている。また、図10(c)に示すように、小型チップ抵抗器101は、当該小型チップ抵抗器101の長手方向が第2装飾基板57の長軸方向LDに平行となる態様で第2装飾基板57に実装されている。このように、小型チップ部品(バイパスコンデンサ97及び小型チップ抵抗器101)は、当該小型チップ部品の長手方向が第2装飾基板57の長軸方向LDに平行となる態様で第2装飾基板57に実装されているため、小型チップ部品の長手方向が第2装飾基板57の長軸方向LDに直交する態様で第2装飾基板57に実装されている場合と比較して、第2装飾基板57に歪みが生じた場合に小型チップ部品と第2装飾基板57との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 As shown in FIG. 10B, the bypass capacitor 97 is mounted on the second decoration board 57 so that the longitudinal direction of the bypass capacitor 97 is parallel to the longitudinal direction LD of the second decoration board 57 . Further, as shown in FIG. 10(c), the small chip resistor 101 is mounted on the second decoration substrate 57 in such a manner that the longitudinal direction of the small chip resistor 101 is parallel to the long axis direction LD of the second decoration substrate 57. is implemented in In this way, the small chip parts (the bypass capacitor 97 and the small chip resistor 101) are mounted on the second decoration board 57 in such a manner that the longitudinal direction of the small chip parts is parallel to the long axis direction LD of the second decoration board 57. Therefore, compared to the case where the small chip components are mounted on the second decoration substrate 57 in such a manner that the longitudinal direction of the small chip component is orthogonal to the long axis direction LD of the second decoration substrate 57, the second decoration substrate 57 has The maximum value of stress that can act on the connecting portion between the small chip component and the second decorative substrate 57 when distortion occurs is reduced, and the maximum value of stress that can act on the small chip component itself is also reduced. there is

図8(b)に示すように、第1装飾基板56において、第1パッド171aから引き出されている第1配線パターン172a及び第2パッド171bから引き出されている第3配線パターン172cは、バイパスコンデンサ85の長手方向に直交する方向(バイパスコンデンサ85の短手方向の一方)に延びている。また、第1パッド171aから引き出されている第2配線パターン172b及び第2パッド171bから引き出されている第4配線パターン172dは、バイパスコンデンサ85の長手方向に直交する方向(バイパスコンデンサ85の短手方向の他方)に延びている。このように、バイパスコンデンサ85のパッド171a,171bから引き出されている配線パターン172a~172dは、当該バイパスコンデンサ85の長手方向に直交する方向(短手方向)に延びている。なお、バイパスコンデンサ85のパッド171a,171bから引き出されている配線パターン172a~172dが、当該バイパスコンデンサ85の長手方向に略直交する方向に延びている構成としてもよい。 As shown in FIG. 8(b), in the first decoration board 56, the first wiring pattern 172a drawn out from the first pad 171a and the third wiring pattern 172c drawn out from the second pad 171b serve as bypass capacitors. It extends in a direction orthogonal to the longitudinal direction of 85 (one of the short directions of bypass capacitor 85). Further, the second wiring pattern 172b drawn out from the first pad 171a and the fourth wiring pattern 172d drawn out from the second pad 171b are arranged in a direction orthogonal to the longitudinal direction of the bypass capacitor 85 (the short side of the bypass capacitor 85). direction). In this way, the wiring patterns 172a to 172d drawn out from the pads 171a and 171b of the bypass capacitor 85 extend in a direction perpendicular to the longitudinal direction of the bypass capacitor 85 (short side direction). The wiring patterns 172a to 172d drawn out from the pads 171a and 171b of the decoupling capacitor 85 may extend in a direction substantially perpendicular to the longitudinal direction of the decoupling capacitor 85. FIG.

既に説明したとおり、パッド171a,171b及び配線パターン172a~172dは一体的に形成されており、バイパスコンデンサ85の電極85a,85bは半田フィレット173a,173bによりパッド171a,171bに固定されている。パッド171a,171bから引き出されている配線パターン172a~172dがバイパスコンデンサ85の長手方向に平行となる方向に延びている構成とすると、当該長手方向に直交する方向又は略直交する方向に延びる折り線を基点として第1装飾基板56を折り曲げるような力が第1装飾基板56に作用する場合にバイパスコンデンサ85と第1装飾基板56との接続箇所の破損が発生し易くなってしまうとともに、バイパスコンデンサ85自体の破損が発生し易くなってしまう。また、当該構成では、第1装飾基板56の歪みによりバイパスコンデンサ85の周辺に作用する応力がバイパスコンデンサ85自体に伝わり易くなり、バイパスコンデンサ85の破損が発生し易くなってしまう。これに対して、パッド171a,171bから引き出されている配線パターン172a~172dがバイパスコンデンサ85の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力の最大値が低減されているとともに、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ85自体に作用し得る応力の最大値が低減されている。これにより、バイパスコンデンサ85と第1装飾基板56との接続箇所の破損を防止することができるとともに、バイパスコンデンサ85自体の破損を防止することができる。 As already explained, the pads 171a and 171b and the wiring patterns 172a to 172d are integrally formed, and the electrodes 85a and 85b of the bypass capacitor 85 are fixed to the pads 171a and 171b by solder fillets 173a and 173b. If the wiring patterns 172a to 172d drawn out from the pads 171a and 171b are configured to extend in a direction parallel to the longitudinal direction of the bypass capacitor 85, the folding lines extending in a direction orthogonal or substantially orthogonal to the longitudinal direction are used. When a force that bends the first decoration board 56 acts on the first decoration board 56 with the reference point of . 85 itself is likely to be damaged. Further, in this configuration, the stress acting on the periphery of the bypass capacitor 85 due to the distortion of the first decorative substrate 56 is likely to be transmitted to the bypass capacitor 85 itself, and the bypass capacitor 85 is likely to be damaged. On the other hand, the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction orthogonal or substantially orthogonal to the longitudinal direction of the decoupling capacitor 85. The maximum value of the stress that can act on the connecting portion between the bypass capacitor 85 and the first decoration board 56 when the first decoration board 56 is distorted is reduced. The maximum value of stress that can act on itself is reduced. As a result, it is possible to prevent damage to the connecting portion between the bypass capacitor 85 and the first decoration board 56, and to prevent damage to the bypass capacitor 85 itself.

上述したとおり、第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きいコンデンサ(図示略)が複数搭載されており、これらのコンデンサの一部では、コンデンサの電極に電気的に接続されるパッド(又はパット)から引き出されている配線パターンの引き出し方向が当該コンデンサの長手方向に直交する方向及び略直交する方向とは異なる方向に引き出されている。小型チップ部品であるバイパスコンデンサ85は、パッド171a,171bから引き出されている配線パターン172a~172dがバイパスコンデンサ85の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより保護されている。 As described above, the first decorative substrate 56 is equipped with a plurality of capacitors (not shown) having a longitudinal dimension along a plane perpendicular to the thickness direction larger than that of the small chip components. , the drawing direction of the wiring pattern drawn from the pad (or pad) electrically connected to the electrode of the capacitor is drawn in a direction perpendicular to or substantially perpendicular to the longitudinal direction of the capacitor. . The bypass capacitor 85, which is a small chip component, is protected by a configuration in which the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction orthogonal or substantially orthogonal to the longitudinal direction of the bypass capacitor 85. It is

既に説明したとおり、小型チップ抵抗器87のパッド176a,176bから引き出されている配線パターン181a,181bは、当該小型チップ抵抗器87の長手方向に直交する第2方向DR2(小型チップ抵抗器87の短手方向)に延びている。また、既に説明したとおり、小型チップ抵抗器87は、電極87a,87bとパッド176a,176bとを電気的に接触させる半田フィレット177a,177bによって配線パターン181a,181bに電気的に接続されている。パッド176a,176bから引き出されている配線パターン181a,181bが小型チップ抵抗器87の長手方向に平行となる方向に延びている構成とすると、第1装飾基板56の歪みによりバイパスコンデンサ85の周辺に作用する応力がバイパスコンデンサ85自体に伝わり易くなり、バイパスコンデンサ85の破損が発生し易くなってしまう。これに対して、小型チップ抵抗器87のパッド176a,176bから引き出されている配線パターン181a,181bが当該小型チップ抵抗器87の長手方向に直交する方向(小型チップ抵抗器87の短手方向)又は略直交する方向に延びている構成とすることにより、小型チップ抵抗器87に作用し得る応力の最大値を低減することができる。これにより、第1装飾基板56に歪みが生じた場合に小型チップ抵抗器87と第1装飾基板56との接続箇所の破損を防止することができる。 As already explained, the wiring patterns 181a and 181b drawn from the pads 176a and 176b of the small chip resistor 87 are arranged in the second direction DR2 perpendicular to the longitudinal direction of the small chip resistor 87. lateral direction). As already explained, the small chip resistor 87 is electrically connected to the wiring patterns 181a, 181b by solder fillets 177a, 177b that electrically contact the electrodes 87a, 87b and the pads 176a, 176b. If the wiring patterns 181a and 181b drawn out from the pads 176a and 176b extend in a direction parallel to the longitudinal direction of the small chip resistor 87, distortion of the first decoration substrate 56 causes the peripheral of the bypass capacitor 85 to become distorted. The acting stress is likely to be transmitted to the bypass capacitor 85 itself, and the bypass capacitor 85 is likely to be damaged. On the other hand, the wiring patterns 181a and 181b drawn out from the pads 176a and 176b of the small chip resistor 87 are arranged in a direction perpendicular to the longitudinal direction of the small chip resistor 87 (short side direction of the small chip resistor 87). Alternatively, the maximum value of stress that can act on the small chip resistor 87 can be reduced by adopting a configuration extending in substantially orthogonal directions. As a result, when the first decoration substrate 56 is distorted, the connecting portion between the small chip resistor 87 and the first decoration substrate 56 can be prevented from being damaged.

上述したとおり、第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きい抵抗器(図示略)が複数搭載されており、これらの抵抗器の一部では、抵抗器の電極に電気的に接続されるパッド(又はパット)から引き出されている配線パターンの引き出し方向が当該抵抗器の長手方向に直交する方向及び略直交する方向とは異なる方向に引き出されている。小型チップ部品である小型チップ抵抗器87は、パッド176a,176bから引き出されている配線パターン181a,181bが小型チップ抵抗器87の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより保護されている。 As described above, the first decorative substrate 56 is mounted with a plurality of resistors (not shown) having a longitudinal dimension along a plane perpendicular to the thickness direction larger than that of the small chip component. part, the drawing direction of the wiring pattern drawn from the pad (or pad) electrically connected to the electrode of the resistor is different from the direction perpendicular to or substantially perpendicular to the longitudinal direction of the resistor. pulled out. The small chip resistor 87, which is a small chip component, has a configuration in which wiring patterns 181a and 181b drawn from pads 176a and 176b extend in a direction perpendicular to or substantially perpendicular to the longitudinal direction of the small chip resistor 87. protected by

図8(a)~図8(c)に示すように、第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))は、第1実装面84側のみに実装されており、第2実装面95側には実装されていない。第1装飾基板56において、小型チップ部品が第1実装面84側に集約されている構成において、LEDチップ127~142(図11)及びLEDドライバ126も第1実装面84に実装されている。 As shown in FIGS. 8(a) to 8(c), on the first decorative substrate 56, small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are mounted on the first mounting surface. It is mounted only on the surface 84 side and is not mounted on the second mounting surface 95 side. The LED chips 127 to 142 (FIG. 11) and the LED driver 126 are also mounted on the first mounting surface 84 in the configuration in which the small chip components are concentrated on the first mounting surface 84 side of the first decorative substrate 56 .

図15(a)は第1装飾基板56の第2実装面95を示す平面図であり、図15(b)は第1発光回路部121の裏側領域205を拡大して示す第1装飾基板56の第2実装面95の平面図である。図15(b)に示すように、第2実装面95のLED裏側対応領域201に小型チップ部品は実装されていない。LED裏側対応領域201は、第1実装面84(図8(a))においてLEDチップ127~142(図9)が実装されている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域である。第1実装面84においてLEDチップ127~142が実装されている領域の裏側に位置する第2実装面95の領域に小型チップ部品が実装されていない構成であることにより、LEDチップ127~142の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響が低減されている。LED裏側対応領域201は、LEDチップ127~142の駆動時に発生する熱によって繰り返し加熱される領域であり、第1装飾基板56の熱による歪みが生じ易い領域である。LED裏側対応領域201に小型チップ部品が実装されている構成とすると、第1装飾基板56における発光演出が繰り返し実行されることによって小型チップ部品と第1装飾基板56との接続箇所に熱的応力の負荷が蓄積してしまうおそれがあるとともに、小型チップ部品自体に熱的応力の負荷が蓄積してしまうおそれがある。これに対して、小型チップ部品がLED裏側対応領域201を避けて実装されていることにより、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 15(a) is a plan view showing the second mounting surface 95 of the first decoration substrate 56, and FIG. 15(b) is an enlarged view of the rear side area 205 of the first light emitting circuit portion 121 of the first decoration substrate 56. FIG. 2 is a plan view of the second mounting surface 95 of FIG. As shown in FIG. 15(b), no small chip component is mounted on the LED back side corresponding area 201 of the second mounting surface 95. As shown in FIG. The area 201 corresponding to the LED back side is the area of the second mounting surface 95 located on the back side of the area where the LED chips 127 to 142 (FIG. 9) are mounted on the first mounting surface 84 (FIG. 8A) and 2 The distance from the outer edge of the area of the mounting surface 95 is within 1 mm. Small chip components are not mounted on the second mounting surface 95 located behind the area on the first mounting surface 84 where the LED chips 127 to 142 are mounted. The effect of thermal stress that may act on the first decorative substrate 56 due to heat generation on small chip components is reduced. The LED back side corresponding area 201 is an area that is repeatedly heated by heat generated when the LED chips 127 to 142 are driven, and is an area that is likely to be distorted by the heat of the first decorative substrate 56 . If a small chip component is mounted on the LED back side corresponding area 201, the repeated execution of the light emission effect on the first decoration substrate 56 causes thermal stress to the connection point between the small chip component and the first decoration substrate 56. In addition, there is a risk that a thermal stress load will be accumulated in the small chip component itself. On the other hand, since the small chip components are mounted so as to avoid the LED back side corresponding area 201, the light emission effect on the first decoration substrate 56 is repeatedly executed, resulting in the small chip components and the first decoration. It is possible to prevent damage to the connecting portion with the substrate 56 and prevent damage to the small chip component itself.

図15(b)に示すように、第2実装面95のドライバ裏側対応領域202に小型チップ部品は実装されていない。ドライバ裏側対応領域202は、第1実装面84(図8(a))においてLEDドライバ126(図8(a))が実装されている領域及びLEDドライバ126の端子に対応するパッド(又はパット)が設けられている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域である。第1実装面84においてLEDドライバ126が実装されている領域の裏側に位置する第2実装面95の領域に小型チップ部品が実装されていない構成であることにより、LEDドライバ126の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響が低減されている。ドライバ裏側対応領域202は、LEDドライバ126の駆動時に発生する熱によって繰り返し加熱される領域であり、第1装飾基板56の熱による歪みが生じ易い領域である。ドライバ裏側対応領域202に小型チップ部品が実装されている構成とすると、第1装飾基板56における発光演出が繰り返し実行されることによって小型チップ部品と第1装飾基板56との接続箇所に熱的応力の負荷が蓄積してしまうおそれがあるとともに、小型チップ部品自体に熱的応力の負荷が蓄積してしまうおそれがある。これに対して、小型チップ部品がドライバ裏側対応領域202を避けて実装されていることにより、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 As shown in FIG. 15(b), no small chip component is mounted on the driver back side corresponding area 202 of the second mounting surface 95. As shown in FIG. The driver back side corresponding area 202 is the area where the LED driver 126 (FIG. 8(a)) is mounted on the first mounting surface 84 (FIG. 8(a)) and pads (or pads) corresponding to the terminals of the LED driver 126. The area of the second mounting surface 95 located on the back side of the area provided with , and the area within 1 mm from the outer edge of the area of the second mounting surface 95 . Due to the configuration in which no small chip components are mounted on the area of the second mounting surface 95 located on the back side of the area where the LED driver 126 is mounted on the first mounting surface 84, the heat generated by the LED driver 126 causes the first The effect of thermal stress that may act on the decorative substrate 56 on small chip components is reduced. The driver back side corresponding area 202 is an area that is repeatedly heated by heat generated when the LED driver 126 is driven, and is an area that is likely to be distorted by the heat of the first decoration substrate 56 . If a small chip component is mounted on the driver rear side corresponding area 202, the repeated execution of the light emission effect on the first decoration board 56 causes thermal stress to the connecting portion between the small chip component and the first decoration board 56. In addition, there is a risk that a thermal stress load will be accumulated in the small chip component itself. On the other hand, since the small chip component is mounted so as to avoid the driver back side corresponding area 202, the light emission effect on the first decoration substrate 56 is repeatedly executed, resulting in the small chip component and the first decoration. It is possible to prevent damage to the connecting portion with the substrate 56 and prevent damage to the small chip component itself.

図8(a)~図8(c)に示すように、第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、LEDチップ142の外縁から1mm以上の距離を置いて配置されている。小型チップ部品をLEDチップ142の外縁から1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所が熱的応力によって破損してしまうことを防止することができるとともに、小型チップ部品自体が熱的応力によって破損してしまうことを防止することができる。 As shown in FIGS. 8(a) to 8(c), on the first decoration board 56, the small chip parts (the bypass capacitor 85 and the small chip resistor 87) are placed at a distance of 1 mm or more from the outer edge of the LED chip 142. placed. By arranging the small chip component 1 mm or more away from the outer edge of the LED chip 142, it is possible to prevent damage to the connecting portion between the small chip component and the first decorative substrate 56 due to thermal stress. It is possible to prevent the small chip component itself from being damaged by thermal stress.

図8(a)~図8(c)に示すように、第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、LEDドライバ126の外縁及びLEDドライバ126の端子に対応するパッドから1mm以上の距離を置いて配置されている。小型チップ部品をLEDドライバ126の外縁及びLEDドライバ126の端子に対応するパッドから1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所が熱的応力によって破損してしまうことを防止することができるとともに、小型チップ部品自体が熱的応力によって破損してしまうことを防止することができる。 As shown in FIGS. 8(a) to 8(c), on the first decoration board 56, the small chip components (the bypass capacitor 85 and the small chip resistor 87) are connected to the outer edge of the LED driver 126 and the terminals of the LED driver 126. are placed at a distance of 1 mm or more from the pads corresponding to the By arranging the small chip parts 1 mm or more away from the outer edge of the LED driver 126 and the pads corresponding to the terminals of the LED driver 126, the connection points between the small chip parts and the first decorative substrate 56 are not damaged by thermal stress. In addition, it is possible to prevent the small chip component itself from being damaged by thermal stress.

図8(a)~図8(c)に示すように、第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))は、貫通孔周辺領域211a~211dを避けて配置されている。貫通孔周辺領域211a~211dは、固定貫通孔56d~56gの外縁からの距離が5mm未満の領域である。第1装飾基板56を前扉枠14にネジ固定する際に、貫通孔周辺領域211a~211dには第1装飾基板56に歪みを生じさせる力が作用し得る。小型チップ部品を固定貫通孔56d~56gの外縁から5mm以上離して配置することにより、第1装飾基板56が前扉枠14にネジ固定される際に固定貫通孔56d~56g近傍に生じ得る第1装飾基板56の歪みが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 As shown in FIGS. 8(a) to 8(c), in the first decoration board 56, the small chip parts (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are arranged around the through holes. They are arranged to avoid areas 211a to 211d. The through-hole peripheral regions 211a-211d are regions whose distance from the outer edge of the fixed through-holes 56d-56g is less than 5 mm. When the first decoration substrate 56 is screwed to the front door frame 14, a force that causes the first decoration substrate 56 to be distorted may act on the through-hole peripheral regions 211a to 211d. By arranging the small chip parts away from the outer edge of the fixing through holes 56d to 56g by 5 mm or more, when the first decorative board 56 is screwed to the front door frame 14, the second part that may occur near the fixing through holes 56d to 56g. It is possible to prevent the connection point between the small chip part and the first decoration board 56 from being damaged due to the distortion of the first decoration board 56, and also prevent the small chip part itself from being damaged.

図8(a)に示すように、固定貫通孔56d~56gは、第1装飾基板56の角部に設けられている。このため、固定貫通孔56d~56gが第1装飾基板56の中央付近に設けられている構成と比較して、第1装飾基板56において小型チップ部品を実装できない領域の面積が低減されている。 As shown in FIG. 8(a), the fixing through holes 56d to 56g are provided at the corners of the first decorative substrate 56. As shown in FIG. Therefore, compared to the structure in which the fixing through-holes 56d to 56g are provided near the center of the first decoration board 56, the area of the first decoration board 56 where small chip components cannot be mounted is reduced.

既に説明したとおり、固定貫通孔56eは、階段状凹部56aの突出部56cに設けられている。これにより、小型チップ部品を搭載可能な領域を確保しながら第1装飾基板56を前扉枠14に対して安定的に固定することが可能となっている。 As already explained, the fixing through hole 56e is provided in the protrusion 56c of the stepped recess 56a. As a result, it is possible to stably fix the first decoration board 56 to the front door frame 14 while securing an area in which small chip components can be mounted.

小型チップ部品が第1実装面84に集約されている構成において、図15(a)に示すように、コネクタ111,112は第2実装面95に集約されている。図8(a)に示すように、第1実装面84において、小型チップ部品はコネクタ裏側対応領域203,204を避けて配置されている。コネクタ裏側対応領域203,204は、第2実装面95(図15(a))においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が5mm未満の領域である。第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域に小型チップ部品が実装されていない構成であることにより、コネクタ111,112へのハーネスの着脱に際して第1装飾基板56に作用し得る応力の小型チップ部品への影響が低減されている。コネクタ裏側対応領域203,204は、コネクタ111,112にハーネス(図示略)を装着する際に引張り応力が作用し易い領域であるとともに、コネクタ111,112からハーネスを引き抜く際に圧縮応力が作用し易い領域である。コネクタ裏側対応領域203,204に小型チップ部品が実装されている構成とすると、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所に応力が作用するおそれがあるとともに、小型チップ部品自体に応力が作用するおそれがある。これに対して、小型チップ部品がコネクタ裏側対応領域203,204を避けて配置されていることにより、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことが防止されているとともに、小型チップ部品自体が破損してしまうことが防止されている。 In the configuration in which the small chip components are concentrated on the first mounting surface 84, the connectors 111 and 112 are concentrated on the second mounting surface 95 as shown in FIG. 15(a). As shown in FIG. 8(a), on the first mounting surface 84, the small chip components are arranged avoiding the areas 203 and 204 corresponding to the back side of the connector. The connector back side corresponding areas 203 and 204 are the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95 (FIG. 15(a)) and the first mounting surface. The distance from the outer edge of the area 84 is less than 5 mm. Since no small chip components are mounted on the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95, the harness to the connectors 111 and 112 can be easily connected. The influence of the stress that may be applied to the first decoration substrate 56 to the small chip components during attachment and detachment is reduced. The connector back side corresponding regions 203 and 204 are regions where tensile stress is likely to act when a harness (not shown) is attached to the connectors 111 and 112, and where compressive stress acts when the harness is pulled out from the connectors 111 and 112. This is an easy area. If the small chip parts are mounted on the connector back side corresponding areas 203 and 204, there is a risk that stress will act on the connection points between the small chip parts and the first decoration board 56 when the harnesses are attached to and detached from the connectors 111 and 112. In addition, there is a risk that stress will act on the small chip component itself. On the other hand, since the small chip parts are arranged so as to avoid the areas 203 and 204 corresponding to the back side of the connector, the connection points between the small chip parts and the first decoration board 56 are not easily connected when the harnesses are attached to and detached from the connectors 111 and 112. Damage is prevented, and the small chip component itself is prevented from being damaged.

図8(a)に示すように、LEDドライバ126は、第1装飾基板56の外縁から10mm未満の領域を含む領域に配置されている一方、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))は、第1装飾基板56の外縁から10mm以上離して配置されている。既に説明したとおり、第1装飾基板56に実装されている各種電子部品のうち小型チップ部品と第1装飾基板56との接続箇所は、他の電子部品と第1装飾基板56との接続箇所と比較して、機械的強度が低い。小型チップ部品が第1装飾基板56の外縁から10mm以上離して配置されていることにより、第1装飾基板56を取り扱う際に作業者の手が小型チップ部品に触れる等して小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性が低減されているとともに、小型チップ部品自体が破損してしまう可能性が低減されている。 As shown in FIG. 8(a), the LED driver 126 is arranged in a region including a region less than 10 mm from the outer edge of the first decoration substrate 56, while small chip components (a bypass capacitor 85 and a small chip resistor 87 , 143 to 149 (FIG. 11)) are arranged at a distance of 10 mm or more from the outer edge of the first decoration substrate 56 . As already explained, the connection points between the small chip components among the various electronic components mounted on the first decoration board 56 and the first decoration board 56 are the same as the connection points between the other electronic components and the first decoration board 56 . Comparatively low mechanical strength. Since the small chip parts are arranged at a distance of 10 mm or more from the outer edge of the first decoration board 56, the small chip parts and the first decoration board 56 may be separated from each other by touching the small chip parts with the hand of the operator when handling the first decoration board 56. 1, the possibility of damage to the connecting portion with the decoration board 56 is reduced, and the possibility of damage to the small chip component itself is also reduced.

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))が貫通孔周辺領域211a~211d及び第1装飾基板56の外縁からの距離が10mm未満の領域を避けて配置されている構成において、固定貫通孔56d~56gは第1装飾基板56の外縁からの距離が10mm未満の領域に設けられている。このため、固定貫通孔56d~56gが第1装飾基板56の外縁から10mm以上離れた位置に設けられている構成と比較して、第1装飾基板56において小型チップ部品を搭載可能な領域の面積が広く確保されている。 Small chip parts (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are arranged avoiding the through-hole peripheral regions 211a to 211d and the region where the distance from the outer edge of the first decorative substrate 56 is less than 10 mm. In this configuration, the fixing through-holes 56d to 56g are provided in regions where the distance from the outer edge of the first decorative substrate 56 is less than 10 mm. For this reason, compared to the configuration in which the fixing through holes 56d to 56g are provided at positions separated from the outer edge of the first decoration substrate 56 by 10 mm or more, the area of the region in which the small chip components can be mounted on the first decoration substrate 56 is reduced. are widely ensured.

図8(b)に示すように、第1装飾基板56においてLEDドライバ126の周囲には、LEDドライバ126の搭載位置を把握可能とする外形シルク213と、搭載されている電子部品がLEDドライバ126であることを把握可能とする識別用シルク214(「IC1」という表示)と、が設けられている。また、図8(c)に示すように、LEDチップ142の周囲には、LEDチップ142の搭載位置を把握可能とする外形シルク215と、搭載されている電子部品がLEDチップ142であることを把握可能とする識別用シルク216(「LED16」という表示)と、が設けられている。図9に示すように、第1配線層91はソルダーレジスト222により被覆されている。外形シルク213及び識別用シルク214は、第1実装面84から凸となる態様で印刷されている。外形シルク213,215及び識別用シルク214,216の印刷は、第1装飾基板56に電子部品が実装される前に行われる。 As shown in FIG. 8(b), on the first decoration board 56, around the LED driver 126, there is an outline silk 213 that enables the mounting position of the LED driver 126 to be grasped, and the electronic components mounted on the LED driver 126. An identification silk 214 (indicated as "IC1") is provided so that it can be grasped that it is. Further, as shown in FIG. 8(c), around the LED chip 142, an outline silk 215 is provided around the LED chip 142 so that the mounting position of the LED chip 142 can be grasped, and an electronic component mounted is the LED chip 142. Identification silk 216 (displayed as "LED 16") is provided so that it can be grasped. As shown in FIG. 9, the first wiring layer 91 is covered with a solder resist 222. As shown in FIG. The outline silk 213 and the identification silk 214 are printed in a convex form from the first mounting surface 84 . The outline silks 213 and 215 and the identification silks 214 and 216 are printed before the electronic components are mounted on the first decoration board 56 .

第1装飾基板56に小型チップ部品を含む電子部品を実装した後に、電子部品の実装漏れが発生していないことを目視により確認する場合、作業者は外形シルク213,215が設けられている場所と電子部品(LEDドライバ126及びLEDチップ142)が実装されている場所とを比較することにより、電子部品が正確な位置に実装されているか否かを把握することができる。また、作業者は、識別用シルク214,216の表示内容に基づいて、実装されている電子部品(LEDドライバ126及びLEDチップ142)の種類を把握することができる。 After mounting electronic components including small chip components on the first decorative substrate 56, when visually confirming that there is no mounting omission of the electronic components, the operator must place a By comparing the positions where the electronic components (the LED driver 126 and the LED chip 142) are mounted, it is possible to grasp whether the electronic components are mounted at the correct positions. Also, the operator can grasp the type of the mounted electronic component (LED driver 126 and LED chip 142) based on the display contents of the identification silk screens 214 and 216. FIG.

図8(b)に示すように、バイパスコンデンサ85の周囲には、実装されている電子部品がバイパスコンデンサ85であることを確認可能とする識別用シルク217(「C1」という表示)のみが設けられており、バイパスコンデンサ85の搭載位置を把握可能とする外形シルクは設けられていない。既に説明したとおり、バイパスコンデンサ85の外寸(縦寸法、横寸法及び高さ寸法)は、小型チップ部品以外の電子部品(LEDドライバ126及びLEDチップ127~142等)の外寸と比較して小さい。このため、第1装飾基板56にバイパスコンデンサ85の外形シルクを印刷すると、電子部品の実装後に実際にはバイパスコンデンサ85の実装漏れが発生しているにも関わらず外形シルクのみを見てバイパスコンデンサ85が実装されていると作業者が誤って認識してしまうおそれがある。これに対して、バイパスコンデンサ85の周囲には外形シルクを設けない構成とすることにより、電子部品の実装後にバイパスコンデンサ85の実装漏れを把握し易くすることができる。また、バイパスコンデンサ85の周囲に識別用シルク217が設けられていることにより、当該識別用シルク217の周辺に搭載されている部品がバイパスコンデンサ85であることを把握可能とすることができる。 As shown in FIG. 8(b), only an identification silk 217 (indicated by "C1") is provided around the bypass capacitor 85 so that it is possible to confirm that the mounted electronic component is the bypass capacitor 85. However, there is no outer silk screen that enables the user to grasp the mounting position of the decoupling capacitor 85 . As already explained, the external dimensions (vertical dimension, horizontal dimension and height dimension) of the bypass capacitor 85 are compared with the external dimensions of the electronic components (the LED driver 126 and the LED chips 127 to 142, etc.) other than the small chip components. small. For this reason, when the outline silk of the bypass capacitor 85 is printed on the first decoration board 56, the decoupling capacitor 85 can be identified by looking only at the outline silk even though the bypass capacitor 85 actually leaks after the electronic component is mounted. There is a risk that the operator will mistakenly recognize that 85 is mounted. On the other hand, by adopting a configuration in which the outline silk is not provided around the decoupling capacitor 85, it is possible to easily grasp the mounting omission of the decoupling capacitor 85 after the electronic component is mounted. Further, since the identification silk 217 is provided around the decoupling capacitor 85 , it is possible to recognize that the component mounted around the identification silk 217 is the decoupling capacitor 85 .

既に説明したとおり、小型チップ抵抗器87の外寸は、バイパスコンデンサ85の外寸と同様に、小型チップ部品以外の電子部品の外寸と比較して小さい。図8(c)に示すように、小型チップ抵抗器87の周囲には、実装されている電子部品が小型チップ抵抗器87であることを確認可能とする識別用シルク218(「R8」という表示)のみが設けられており、小型チップ抵抗器87の搭載位置を確認可能とする外形シルクは設けられていない。これにより、小型チップ抵抗器87の実装漏れを把握し易くすることができる。また、小型チップ抵抗器87の周囲に識別用シルク218が設けられていることにより、当該識別用シルク218の周辺に搭載されている電子部品が小型チップ抵抗器87であることを把握可能とすることができる。なお、自動搭載装置を利用して電子部品を第1装飾基板56に搭載する場合、自動搭載装置は第1装飾基板56における基準位置からの座標制御により電子部品の搭載を行うため、小型チップ部品の周辺に外形シルクを設けない構成としても当該小型チップ部品の搭載位置がずれることはない。 As already explained, the outer dimensions of the small chip resistor 87, like the outer dimensions of the bypass capacitor 85, are smaller than the outer dimensions of electronic components other than the small chip components. As shown in FIG. 8(c), an identification silk 218 (indicated as "R8") is placed around the small chip resistor 87 to make it possible to confirm that the mounted electronic component is the small chip resistor 87. ) are provided, and the outline silk screen for confirming the mounting position of the small chip resistor 87 is not provided. As a result, it is possible to easily grasp the mounting omission of the small chip resistor 87 . Further, since the identification silk 218 is provided around the small chip resistor 87, it is possible to grasp that the electronic component mounted around the identification silk 218 is the small chip resistor 87. be able to. When electronic components are mounted on the first decorative substrate 56 using an automatic mounting device, the automatic mounting device mounts the electronic components by coordinate control from a reference position on the first decorative substrate 56. Even if the outline silk is not provided around the , the mounting position of the small chip component does not shift.

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)の周囲に設けられている識別用シルク217,218の文字寸法は、小型チップ部品よりも大きい電子部品(LEDドライバ126及びLEDチップ142)の周囲に設けられた識別用シルク214,216の文字寸法と同一の寸法である。これにより、小型チップ部品の周囲に設けられている識別用シルク217,218の目視による確認が容易化されている。 The character size of the identification silks 217 and 218 provided around the small chip parts (bypass capacitor 85 and small chip resistor 87) is larger than that of the electronic parts (LED driver 126 and LED chip 142). It has the same dimensions as the character dimensions of the identification silks 214 and 216 provided around it. This facilitates visual confirmation of the identification silks 217 and 218 provided around the small chip component.

図16(a)は本実施形態における第1装飾基板56の断面図であり、図16(b)は比較例における第1装飾基板224の断面図である。既に説明したとおり、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bは、バイパスコンデンサ85の長手方向に略0.28mmの間隔を置いて形成されている。また、既に説明したとおり、第1パッド171aと第2パッド171bとの間にソルダーレジスト222は塗布されていない(図16(a)参照)。第1装飾基板56に半田ペーストを塗布する工程では、開口部が形成されたメタルマスク226により第1装飾基板56の第1実装面84及び第2実装面95(図9)がマスキングされる。メタルマスク226は、例えば厚さ略150μmの金属薄板である。メタルマスク226には、第1装飾基板56のパッド(又はパット)に対応する位置に、当該メタルマスク226を厚さ方向に貫通する開口部が設けられている。半田ペーストは、メタルマスク226の開口部からパッドの上に塗布される。メタルマスク226の厚さは均一であることにより各パッドに半田ペーストを均一に塗布することが可能となっている。 FIG. 16(a) is a cross-sectional view of the first decoration substrate 56 in this embodiment, and FIG. 16(b) is a cross-sectional view of the first decoration substrate 224 in the comparative example. As already explained, the pair of pads 171a and 171b corresponding to the pair of electrodes 85a and 85b of the bypass capacitor 85 are formed in the longitudinal direction of the bypass capacitor 85 at intervals of approximately 0.28 mm. Moreover, as already explained, the solder resist 222 is not applied between the first pads 171a and the second pads 171b (see FIG. 16A). In the process of applying the solder paste to the first decoration substrate 56, the first mounting surface 84 and the second mounting surface 95 (FIG. 9) of the first decoration substrate 56 are masked with a metal mask 226 having openings. The metal mask 226 is, for example, a thin metal plate with a thickness of approximately 150 μm. The metal mask 226 is provided with openings penetrating through the metal mask 226 in the thickness direction at positions corresponding to the pads (or pads) of the first decoration substrate 56 . Solder paste is applied onto the pads through the openings in the metal mask 226 . Since the metal mask 226 has a uniform thickness, it is possible to uniformly apply the solder paste to each pad.

図16(b)に示すように、外形シルク225a,225bはソルダーレジスト222の表面に対して凸となるため、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87(図8(b)及び図8(c)))の周囲に外形シルク225a,225bが設けられている構成とすると、第1実装面84とメタルマスク226との間に外形シルク225a,225bが存在することとなり、第1実装面84とメタルマスク226との距離が拡大してしまう。当該構成においては、第1パッド171aと第2パッド171bとの間に存在する空隙に半田ペースト227が回り込み、第1パッド171aと第2パッド171bとが電気的に接続されてしまうおそれがある。特に、多数の第1装飾基板56に対して連続的に半田ペースト221を塗布する場合には、メタルマスク226の開口部の縁に溜まった半田ペースト221が当該開口部の裏側に回り込み易くなり、第1パッド171aと第2パッド171bとが電気的に接続され易くなってしまう。これに対して、本実施形態では、図16(a)に示すように、小型チップ部品の周囲に外形シルクは設けられていない。これにより、第1実装面84とメタルマスク226との距離が離れすぎてしまうことを防止することができるとともに、半田ペースト221がパッド171a,171b間に入り込んでしまう半田不良の発生を防止することができる。また、小型チップ部品の一部が外形シルクの上に載って半田不良の原因となってしまうことが防止されている。 As shown in FIG. 16(b), since the external silks 225a and 225b are convex with respect to the surface of the solder resist 222, small chip parts (bypass capacitor 85 and small chip resistor 87 (FIG. 8(b) and FIG. 8(b)) 8(c))), external silks 225a and 225b are provided around the first mounting surface 84, the external silks 225a and 225b are present between the first mounting surface 84 and the metal mask 226, and the first mounting The distance between the surface 84 and the metal mask 226 increases. In this configuration, the solder paste 227 may enter the gap between the first pad 171a and the second pad 171b and electrically connect the first pad 171a and the second pad 171b. In particular, when the solder paste 221 is continuously applied to a large number of the first decorative substrates 56, the solder paste 221 accumulated at the edge of the opening of the metal mask 226 tends to flow to the back side of the opening. The first pad 171a and the second pad 171b are likely to be electrically connected. On the other hand, in this embodiment, as shown in FIG. 16(a), no outline silk is provided around the small chip component. As a result, it is possible to prevent the first mounting surface 84 and the metal mask 226 from being too far apart, and to prevent the solder paste 221 from entering between the pads 171a and 171b. can be done. In addition, it is possible to prevent a part of the small chip component from being placed on the outline silk and causing a soldering defect.

次に、装飾基板56,57を製造する方法について説明する。 Next, a method for manufacturing the decorative substrates 56 and 57 will be described.

第1装飾基板56を効率的に製造する方法として、複数の第1装飾基板56を含む集合基板(電子部品が実装される前のプリント配線板)に電子部品を実装した後に当該集合基板を分割して電子部品が実装された状態の第1装飾基板56を一度に複数枚取り出す方法が考えられる。また、第2装飾基板57を効率的に製造する方法として、複数の第2装飾基板57を含む集合基板(電子部品が実装される前のプリント配線板)に電子部品を実装した後に当該集合基板を分割して電子部品が実装された状態の第2装飾基板57を一度に複数枚取り出す方法が考えられる。これらの方法で装飾基板56,57を製造することにより、電子部品が実装された状態の装飾基板56,57を1枚ずつ製造する場合と比較して、電子部品を実装する工程の実行回数を低減することができるとともに、装飾基板56,57の製造効率を高めることができる。以下では、装飾基板56,57を製造する方法について、第1装飾基板56を効率的に製造する方法を例に挙げて説明する。 As a method for efficiently manufacturing the first decoration substrate 56, after mounting electronic components on an aggregate substrate (printed wiring board before electronic components are mounted) including a plurality of first decoration substrates 56, the aggregate substrate is divided. Then, a plurality of first decorative substrates 56 with electronic components mounted thereon can be taken out at once. In addition, as a method for efficiently manufacturing the second decoration substrate 57, after mounting electronic components on an aggregate substrate (printed wiring board before electronic components are mounted) including a plurality of second decoration substrates 57, the aggregate substrate is manufactured. can be considered to take out a plurality of second decoration substrates 57 with electronic components mounted thereon. By manufacturing the decorative substrates 56 and 57 by these methods, the number of executions of the step of mounting the electronic components can be reduced compared to the case where the decorative substrates 56 and 57 with the electronic components mounted thereon are manufactured one by one. In addition, the manufacturing efficiency of the decorative substrates 56 and 57 can be improved. A method for manufacturing the decorative substrates 56 and 57 will be described below by taking a method for efficiently manufacturing the first decorative substrate 56 as an example.

図17(a)は集合基板231の一方側の板面である第1板面268を示す平面図であり、図17(b)は第1板面268が谷形状(凹)となるように集合基板231を割る谷割りを説明するための説明図であり、図17(c)は第1板面268が山形状(凸)となるように集合基板231を割る山割りを説明するための説明図である。なお、実際には集合基板231に含まれている第1装飾基板56のそれぞれに複数の電子部品が実装されているとともに配線パターン等も形成されているが、図17(a)~図17(c)では図面の煩雑化を避けるために簡略化して図示してある。 FIG. 17(a) is a plan view showing a first plate surface 268, which is a plate surface on one side of the collective substrate 231, and FIG. FIG. 17(c) is an explanatory view for explaining the trough division for dividing the aggregate substrate 231, and FIG. 17C is for explaining the ridge division for dividing the aggregate substrate 231 so that the first plate surface 268 has a mountain shape (convex shape). It is an explanatory diagram. In practice, a plurality of electronic components are mounted on each of the first decorative substrates 56 included in the collective substrate 231, and wiring patterns and the like are also formed. In c), the illustration is simplified in order to avoid complication of the drawing.

集合基板231は、既に説明した装飾基板56,57と同様に、導電層と絶縁層とが交互に積層された構造を有する4層基板である。図17(a)に示すように、集合基板231は、略正方形に成形された1枚のプリント配線板の一部を、側面に刃の付いたドリル状の刃具(ルータ)を回転させながら加工するルータ加工等によって切り抜くとともに当該プリント配線板に分割溝232~247及びスリット251~258を形成することにより作成される。 The collective substrate 231 is a four-layer substrate having a structure in which conductive layers and insulating layers are alternately laminated, like the decorative substrates 56 and 57 already described. As shown in FIG. 17(a), an assembly substrate 231 is formed by processing a portion of a single printed wiring board formed into a substantially square shape while rotating a drill-like cutting tool (router) having a blade on its side surface. The printed wiring board is cut out by router processing or the like, and divided grooves 232 to 247 and slits 251 to 258 are formed in the printed wiring board.

集合基板231は、分割溝232~247及びスリット251~258によって4つの第1装飾基板56と、7つの捨て基板261~267とに区画されている。集合基板231に分割溝232~247及びスリット251~258を形成する加工は、集合基板231に電子部品が搭載される前に行われる。集合基板231の分割は、分割溝232~247及びスリット251~258を利用して行われる。 The collective substrate 231 is partitioned into four first decoration substrates 56 and seven waste substrates 261-267 by dividing grooves 232-247 and slits 251-258. The process of forming the dividing grooves 232 to 247 and the slits 251 to 258 in the collective board 231 is performed before electronic components are mounted on the collective board 231 . Division of the collective substrate 231 is performed using division grooves 232 to 247 and slits 251 to 258 .

分割溝232~247は、例えば高速で回転する円盤状の刃を用いて集合基板231が切削加工されることにより直線状に形成されている。分割溝232~247は、その断面が集合基板231の板厚を減少させるV字形になっており、分割溝232~247の底部は最も板厚が小さい部分となっている。集合基板231において分割溝232~247が形成されている領域は、分割溝232~247が形成されていない領域と比較して、機械的強度が低くなっている。このため、分割溝232~247を基点として集合基板231を分割することにより、集合基板231を分割する際に第1装飾基板56に作用する応力を低減することができる。これにより、集合基板231を分割する際に小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149)と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用し得る応力を低減することができる。また、分割の基点が分割溝232~247からずれてしまうことを防止できる。なお、分割溝232~247の断面形状はV字形に限定されることはない。分割溝232~247の断面形状は、外力で集合基板231を容易に切り離し可能とする形状であれば、矩形であってもよく、U字形であってもよい。 The dividing grooves 232 to 247 are formed linearly by cutting the assembly substrate 231 using, for example, a disk-shaped blade that rotates at high speed. The division grooves 232 to 247 have a V-shaped cross section that reduces the thickness of the collective substrate 231, and the bottoms of the division grooves 232 to 247 are the thinnest portions. The area where the division grooves 232 to 247 are formed in the collective substrate 231 has lower mechanical strength than the area where the division grooves 232 to 247 are not formed. Therefore, by dividing the collective substrate 231 using the dividing grooves 232 to 247 as base points, the stress acting on the first decoration substrate 56 when dividing the collective substrate 231 can be reduced. As a result, it is possible to reduce the stress that may act on the connection points between the small chip parts (the bypass capacitor 85 and the small chip resistors 87, 143 to 149) and the first decoration board 56 when the collective board 231 is divided. At the same time, the stress that may act on the small chip component itself can be reduced. In addition, it is possible to prevent the base point of division from deviating from the division grooves 232-247. Note that the cross-sectional shape of the division grooves 232 to 247 is not limited to the V shape. The cross-sectional shape of the dividing grooves 232 to 247 may be rectangular or U-shaped as long as the shape allows the assembly substrate 231 to be easily separated by an external force.

分割溝232~247が直線状に形成されていることにより、分割溝232~247が曲線状に形成されている構成と比較して、集合基板231の分割の際に第1装飾基板56に作用し得る応力が低減されている。 Since the dividing grooves 232 to 247 are formed in a straight line, it acts on the first decorative substrate 56 when the aggregate substrate 231 is divided, compared with the configuration in which the dividing grooves 232 to 247 are formed in a curved shape. possible stress is reduced.

本実施形態において、分割溝232~247は、第1板面268と、当該第1板面268とは逆側の板面である第2板面269(図17(b))とを見分け易くして基板分割工程の作業性を向上させるために、集合基板231の第1板面268側のみに形成されている。スリット251~258は、例えば上述したルータ加工によって形成されている。スリット251~258は、細長い長孔状であり、分割溝232~247よりも幅広に形成されている。 In this embodiment, the dividing grooves 232 to 247 make it easy to distinguish between the first plate surface 268 and the second plate surface 269 (FIG. 17(b)) which is the plate surface on the opposite side of the first plate surface 268. It is formed only on the first plate surface 268 side of the collective board 231 in order to improve the workability of the board dividing process. The slits 251-258 are formed, for example, by the router processing described above. The slits 251-258 are long and narrow holes, and are wider than the dividing grooves 232-247.

図17(a)に示すように、集合基板231の左右方向中央には縦長略矩形の中央捨て基板261が設けられている。分割溝232,233を挟んで中央捨て基板261の左側には一対の第1装飾基板56が設けられているとともに、分割溝234,235を挟んで中央捨て基板261の右側には一対の第1装飾基板56が設けられている。4つの第1装飾基板56は面一であり、これらの第1装飾基板56の第1実装面84は集合基板231の第1板面268側に存在している。 As shown in FIG. 17( a ), a center waste substrate 261 having a vertically elongated substantially rectangular shape is provided at the center of the collective substrate 231 in the left-right direction. A pair of first decorative substrates 56 are provided on the left side of the central discarded substrate 261 with the dividing grooves 232 and 233 interposed therebetween, and a pair of first decorative substrates 56 are provided on the right side of the central discarded substrate 261 with the dividing grooves 234 and 235 interposed therebetween. A decorative substrate 56 is provided. The four first decoration substrates 56 are flush with each other, and the first mounting surfaces 84 of these first decoration substrates 56 are present on the first board surface 268 side of the collective substrate 231 .

既に説明したとおり、第1装飾基板56には階段状凹部56a及び切欠部56bが形成されている。左下の第1装飾基板56において、階段状凹部56aは中央捨て基板261側に設けられているとともに、切欠部56bは後述する左側捨て基板263側に設けられている。左上の第1装飾基板56において、階段状凹部56aは左側捨て基板263側に設けられているとともに、切欠部56bは中央捨て基板261側に設けられている。一対の第1装飾基板56の階段状凹部56aは対向している。これらの階段状凹部56aの間は切り抜かれており、階段状凹部56a同士は連結されていない。 As already explained, the first decorative substrate 56 is formed with a stepped concave portion 56a and a notch portion 56b. In the lower left first decoration board 56, the stepped recess 56a is provided on the side of the central discarded board 261, and the notch 56b is provided on the side of the left discarded board 263, which will be described later. In the first decorative board 56 on the upper left, the stepped recess 56a is provided on the left discarded board 263 side, and the notch 56b is provided on the central discarded board 261 side. The stepped recesses 56a of the pair of first decorative substrates 56 face each other. A space between these stepped recesses 56a is cut out, and the stepped recesses 56a are not connected to each other.

右下の第1装飾基板56において、階段状凹部56aは後述する右側捨て基板266側に設けられているとともに、切欠部56bは中央捨て基板261側に設けられている。右上の第1装飾基板56において、階段状凹部56aは中央捨て基板261側に設けられているとともに、切欠部56bは右側捨て基板266側に設けられている。一対の第1装飾基板56の階段状凹部56aは対向している。これらの階段状凹部56aの間は切り抜かれており、階段状凹部56a同士は連結されていない。 In the lower right first decoration board 56, the stepped recess 56a is provided on the right side discarded board 266, which will be described later, and the notch 56b is provided on the center discarded board 261 side. In the upper right first decorative board 56, the stepped recess 56a is provided on the central discarded board 261 side, and the notch 56b is provided on the right discarded board 266 side. The stepped recesses 56a of the pair of first decorative substrates 56 face each other. A space between these stepped recesses 56a is cut out, and the stepped recesses 56a are not connected to each other.

中央捨て基板261の左側において、一対の第1装飾基板56の下側、左側及び上側には、左下捨て基板262、縦長略矩形の左側捨て基板263及び左上捨て基板264が設けられている。左下捨て基板262は、分割溝236,237を介して左側捨て基板263及び中央捨て基板261と連結されているとともに、左上捨て基板264は、分割溝238,239を介して左側捨て基板263及び中央捨て基板261と連結されている。左下捨て基板262と左上の第1装飾基板56との間にはスリット251が形成されており、左下捨て基板262及び左上の第1装飾基板56は連結されていない。また、左上捨て基板264と右上の第1装飾基板56との間にはスリット252が形成されており、左上捨て基板264及び右上の第1装飾基板56は連結されていない。左側捨て基板263は、分割溝240,241を介して左下の第1装飾基板56及び左上の第1装飾基板56と連結されている。 On the left side of the central discarded substrate 261, a lower left discarded substrate 262, a substantially rectangular left discarded substrate 263 and an upper left discarded substrate 264 are provided on the lower, left and upper sides of the pair of first decorative substrates 56. FIG. The lower left discarded substrate 262 is connected to the left discarded substrate 263 and the central discarded substrate 261 via the dividing grooves 236 and 237, while the upper left discarded substrate 264 is connected via the dividing grooves 238 and 239 to the left discarded substrate 263 and the central discarded substrate 261 via the dividing grooves 238 and 239. It is connected to the discarded substrate 261 . A slit 251 is formed between the lower left disposal substrate 262 and the upper left first decoration substrate 56, and the lower left disposal substrate 262 and the upper left first decoration substrate 56 are not connected. A slit 252 is formed between the upper left discarded substrate 264 and the upper right first decoration substrate 56, and the upper left discarded substrate 264 and the upper right first decoration substrate 56 are not connected. The left discard board 263 is connected to the lower left first decoration board 56 and the upper left first decoration board 56 via the dividing grooves 240 and 241 .

中央捨て基板261の右側において、一対の第1装飾基板56の下側、右側及び上側には、右下捨て基板265、縦長略矩形の右側捨て基板266及び右上捨て基板267が設けられている。右下捨て基板265は、分割溝242,243を介して中央捨て基板261及び右側捨て基板266と連結されているとともに、右上捨て基板267は、分割溝244、245を介して中央捨て基板261及び右側捨て基板266と連結されている。右下捨て基板265と左下の第1装飾基板56との間にはスリット253が形成されており、右下捨て基板265及び左下の第1装飾基板56は連結されていない。また、右上捨て基板267と右下の第1装飾基板56との間にはスリット254が形成されており、右上捨て基板267及び右下の第1装飾基板56は連結されていない。右側捨て基板266は、分割溝246,247を介して左下の第1装飾基板56及び右下の第1装飾基板56と連結されている。 On the right side of the central discarded substrate 261, a lower right discarded substrate 265, a vertically elongated substantially rectangular right discarded substrate 266, and an upper right discarded substrate 267 are provided on the lower, right and upper sides of the pair of first decoration substrates 56, respectively. The lower right discarded substrate 265 is connected to the central discarded substrate 261 and the right discarded substrate 266 via the dividing grooves 242 and 243 , while the upper right discarded substrate 267 connects to the central discarded substrate 261 and the right discarded substrate 266 via the dividing grooves 244 and 245 . It is connected to the right discarded board 266 . A slit 253 is formed between the lower right disposal substrate 265 and the lower left first decoration substrate 56, and the lower right disposal substrate 265 and the lower left first decoration substrate 56 are not connected. Also, a slit 254 is formed between the upper right disposal substrate 267 and the lower right first decoration substrate 56, and the upper right disposal substrate 267 and the lower right first decoration substrate 56 are not connected. The right discarded board 266 is connected to the lower left first decorative board 56 and the lower right first decorative board 56 via the dividing grooves 246 and 247 .

このように、集合基板231の外周には全周に亘って捨て基板262~267が設けられており、4つの第1装飾基板56は捨て基板262~267によって囲われている。これにより、電子部品搭載後に第1装飾基板56に搭載されている電子部品に触れずに集合基板231を取り扱うことが可能となっている。よって、作業者の手が電子部品に接触するなどして電子部品が破損してしまうことが防止されている。なお、集合基板231に含まれる第1装飾基板56の数は「4」に限定されることはない。集合基板231に含まれている第1装飾基板56の数が「4」よりも多い構成(例えば「6」)としてもよく、集合基板231に含まれている第1装飾基板56の数が「4」よりも少ない構成(例えば「2」)としてもよい。 In this manner, the discarded substrates 262 to 267 are provided along the entire periphery of the collective substrate 231, and the four first decorative substrates 56 are surrounded by the discarded substrates 262 to 267. FIG. As a result, it is possible to handle the collective substrate 231 without touching the electronic components mounted on the first decorative substrate 56 after mounting the electronic components. Therefore, it is possible to prevent the electronic parts from being damaged by contacting the electronic parts with the operator's hand. Note that the number of the first decorative substrates 56 included in the collective substrate 231 is not limited to "4". The number of the first decoration substrates 56 included in the aggregate substrate 231 may be more than "4" (for example, "6"), and the number of the first decoration substrates 56 included in the aggregate substrate 231 may be "4". A configuration with less than 4” (for example, “2”) may also be used.

中央捨て基板261の左側に階段状凹部56aを対向させて一対の第1装飾基板56が設けられているとともに、中央捨て基板261の右側に階段状凹部56aを対向させて一対の第1装飾基板56が設けられていることにより、4つの第1装飾基板56を含む集合基板231の上下方向の寸法が低減されている。 A pair of first decorative substrates 56 are provided on the left side of the central discarded substrate 261 with the stepped concave portion 56a facing each other, and a pair of first decorative substrates 56 are provided on the right side of the central discarded substrate 261 with the stepped concave portion 56a facing each other. 56 is provided, the vertical dimension of the aggregate substrate 231 including the four first decoration substrates 56 is reduced.

次に、装飾基板56,57の製造工程について、第1装飾基板56の製造工程を例に挙げて説明する。 Next, the manufacturing process of the decorative substrates 56 and 57 will be described by taking the manufacturing process of the first decorative substrate 56 as an example.

第1装飾基板56の製造工程では、まず集合基板231の第2板面269(第2実装面95側、図17(b)参照)が上を向いている状態で、集合基板231の第2板面269に設けられたパッド(又はパット)に半田ペーストを塗布する半田塗布工程、コネクタ固定用の接着剤を塗布する接着剤塗布工程、自動搭載装置(図示略)を用いてコネクタ111,112(図8(a))を集合基板231の第2板面269側に搭載する部品搭載工程、集合基板231をリフロー炉に搬送して加熱するリフロー工程、及び集合基板231を常温まで冷却する冷却工程が行われる。これにより、集合基板231の第2板面269側にコネクタ111,112が実装される。接着剤が硬化することにより2回目のリフロー工程においてコネクタ111,112の落下が防止される。 In the manufacturing process of the first decorative board 56, first, the second plate surface 269 of the collective board 231 (on the side of the second mounting surface 95, see FIG. 17B) faces upward, and then the second plate surface 269 of the collective board 231 is mounted. A solder application process of applying solder paste to the pads (or pads) provided on the plate surface 269, an adhesive application process of applying an adhesive for fixing the connectors, and the connectors 111 and 112 using an automatic mounting device (not shown). (FIG. 8A) is mounted on the second plate surface 269 side of the aggregate substrate 231, a reflow step of transferring the aggregate substrate 231 to a reflow furnace and heating it, and a cooling of cooling the aggregate substrate 231 to room temperature. process is performed. As a result, the connectors 111 and 112 are mounted on the second board surface 269 side of the collective board 231 . The curing of the adhesive prevents the connectors 111 and 112 from dropping in the second reflow process.

その後、集合基板231の第1板面268が上を向いている状態として、集合基板231の第1板面268側(第1実装面84側)に設けられたランドの上に半田ペーストを塗布する半田塗布工程、自動搭載装置(図示略)を用いて小型チップ部品を含む電子部品を集合基板231の第1板面268側に搭載する部品搭載工程、集合基板231をリフロー炉に搬送して加熱するリフロー工程、集合基板231を常温まで冷却する冷却工程、電子部品実装後の集合基板231を分割する基板分割工程、及び第1装飾基板56について電子部品の実装漏れが無いかを目視で確認する実装確認工程等が行われる。これにより、集合基板231の第1板面268側に小型チップ部品を含む電子部品が実装される。 After that, with the first board surface 268 of the collective board 231 facing upward, solder paste is applied onto the land provided on the first board surface 268 side (first mounting surface 84 side) of the collective board 231. a component mounting process for mounting electronic components including small chip components on the first plate surface 268 side of the collective substrate 231 using an automatic mounting device (not shown); A reflow process for heating, a cooling process for cooling the collective board 231 to room temperature, a board dividing process for dividing the collective board 231 after electronic components are mounted, and a visual check for any missing electronic components in the first decorative board 56 . Then, a mounting confirmation process, etc. are performed. As a result, electronic components including small chip components are mounted on the first board surface 268 side of the collective board 231 .

図17(a)に示すように、左側捨て基板263及び右側捨て基板266には、集合基板231を厚さ方向に貫通させて、第1搭載基準孔271及び第2搭載基準孔272が形成されている。第1搭載基準孔271は、電子部品を第1板面268側に搭載する部品搭載工程において、集合基板231の位置合わせに利用されるとともに、第2搭載基準孔272は、電子部品を第2板面269側に搭載する部品搭載工程において、集合基板231の位置合わせに利用される。自動搭載装置は、集合基板231の位置合わせを行った後、座標制御により小型チップ部品の電極が対応するパッド(又はパット)に塗布された半田ペーストの上に載るように当該小型チップ部品を第1装飾基板56上にセットする。 As shown in FIG. 17A, a first mounting reference hole 271 and a second mounting reference hole 272 are formed in the left discarded substrate 263 and the right discarded substrate 266 so as to pass through the collective substrate 231 in the thickness direction. ing. The first mounting reference hole 271 is used for alignment of the assembly substrate 231 in the component mounting process for mounting the electronic component on the first plate surface 268 side, and the second mounting reference hole 272 is used to mount the electronic component on the second plate surface 268 side. It is used for alignment of the collective board 231 in the process of mounting components on the board surface 269 side. After aligning the assembly board 231, the automatic mounting apparatus sequentially places the small chip parts so that the electrodes of the small chip parts are placed on the solder paste applied to the corresponding pads (or pads) by coordinate control. 1 Set on the decoration substrate 56 .

集合基板231の分割方法としては、作業者が手作業により集合基板231を割る方法及びプレス機等を用いて機械的に集合基板231を切断する方法が知られている。このうち、手作業による分割方法を採用することにより、設備費用を抑えながら複数種類の集合基板に臨機応変に対応することが可能となる。 As a method of dividing the aggregate substrate 231, a method of manually splitting the aggregate substrate 231 by an operator and a method of mechanically cutting the aggregate substrate 231 using a press or the like are known. Of these methods, by adopting the manual division method, it is possible to flexibly deal with multiple types of aggregated substrates while suppressing equipment costs.

集合基板231の割り方として、分割溝232~247を基点として小型チップ部品が集約されている第1板面268が谷形状(凹)となるように集合基板231を割る谷割りと、当該第1板面268が山形状(凸)となるように集合基板231を割る山割りと、が考えられる。基板分割工程では、図17(b)に示すように、分割溝232~247を基点として第1板面268を谷形状(凹)とする谷割りで集合基板231が分割されて複数枚(具体的には4枚)の第1装飾基板56が取り出される。 The group substrate 231 is split by dividing the group substrate 231 so that the first board surface 268 where the small chip components are aggregated has a valley shape (concave) with the dividing grooves 232 to 247 as base points, and It can be considered that the collective board 231 is divided so that the plate surface 268 has a mountain shape (convex shape). In the substrate dividing step, as shown in FIG. 17B, the collective substrate 231 is divided into a plurality of substrates (specifically, by dividing the substrate 231 into a plurality of pieces (specifically In practice, four first decorative substrates 56 are taken out.

既に説明したとおり、第1装飾基板56において小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149)は、第1実装面84側に集約されている。集合基板231において小型チップ部品は、第1板面268側(第1実装面84側)に集約されており、第2板面269側(第2実装面95側)には実装されていない。また、既に説明したとおり、小型チップ部品と第1装飾基板56との接続箇所は、他の電子部品と第1装飾基板56との接続箇所よりも機械的強度が低い。図17(c)に示すように集合基板231を山割りする場合、集合基板231の第1板面268側(第1実装面84側)に作用し得る力は引張り応力となるとともに、第2板面269側(第2実装面95側)に作用し得る力は圧縮応力となる。一方、図17(b)に示すように集合基板231を谷割りする場合、集合基板231の第1板面268側(第1実装面84側)に作用し得る力は圧縮応力となるとともに、第2板面269側(第2実装面95側)に作用し得る力は引張り応力となる。 As already explained, the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149) of the first decoration board 56 are concentrated on the first mounting surface 84 side. Small chip components are integrated on the first plate surface 268 side (the first mounting surface 84 side) in the collective substrate 231, and are not mounted on the second plate surface 269 side (the second mounting surface 95 side). Further, as already explained, the connection points between the small chip components and the first decoration board 56 have lower mechanical strength than the connection points between the other electronic components and the first decoration board 56 . As shown in FIG. 17(c), when the aggregate substrate 231 is divided into ridges, the force that can act on the first plate surface 268 side (first mounting surface 84 side) of the aggregate substrate 231 is tensile stress, and the second The force that can act on the plate surface 269 side (the second mounting surface 95 side) is compressive stress. On the other hand, when the collective substrate 231 is divided into valleys as shown in FIG. A force that can act on the second plate surface 269 side (second mounting surface 95 side) is a tensile stress.

集合基板231を分割する際の応力は、谷形状(凹)となる板面よりも山形状(凸)となる板面に対して大きく作用する。小型チップ部品が集約されている第1板面268側(第1実装面84側)が谷形状(凹)となるように集合基板231を谷割りすることにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用し得る応力を低減することができる。これにより、小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減できるとともに、小型チップ部品自体が破損してしまう可能性を低減できる。このように、基板分割工程において小型チップ部品の接触不良が発生する可能性を低減することにより、第1装飾基板56の製造効率を向上させることができる。 The stress when dividing the collective substrate 231 acts more on the mountain-shaped (convex) plate surface than on the valley-shaped (concave) plate surface. By dividing the aggregate substrate 231 so that the first plate surface 268 side (first mounting surface 84 side) where the small chip components are aggregated has a valley shape (concave), small chips can be obtained when the aggregate substrate 231 is divided. It is possible to reduce the stress that may act on the connecting portion between the component and the first decoration board 56, and reduce the stress that may act on the small chip component itself. As a result, it is possible to reduce the possibility that the connecting portion between the small chip component and the first decorative substrate 56 will be damaged, and that the small chip component itself will be damaged. In this way, by reducing the possibility of poor contact between small chip components in the substrate dividing process, the manufacturing efficiency of the first decorative substrate 56 can be improved.

小型チップ部品のうちバイパスコンデンサ85として使用されている積層セラミックコンデンサは、引張り応力に弱く、バイパスコンデンサ85に引張り応力が作用した場合にはバイパスコンデンサ85自体にクラックが生じ易い。バイパスコンデンサ85を含む小型チップ部品が集約されている第1板面268側(第1実装面84側)が谷形状(凹)となるように集合基板231を谷割りすることにより、バイパスコンデンサ85に作用し得る力を圧縮応力として、バイパスコンデンサ85に引張り応力が作用することを回避できる。これにより、集合基板231の分割に際してバイパスコンデンサ85自体が破損してしまう可能性を低減できる。 Among the small chip parts, the laminated ceramic capacitor used as the bypass capacitor 85 is weak against tensile stress, and when the tensile stress acts on the bypass capacitor 85, the bypass capacitor 85 itself is likely to crack. By dividing the assembly substrate 231 into valleys (concave) on the side of the first plate surface 268 (the side of the first mounting surface 84) where the small chip components including the bypass capacitor 85 are concentrated, the bypass capacitor 85 is formed. By using the force that can act on the bypass capacitor 85 as a compressive stress, it is possible to avoid applying a tensile stress to the bypass capacitor 85 . This reduces the possibility that the bypass capacitors 85 themselves will be damaged when the collective substrate 231 is divided.

既に説明したとおり、分割溝232~247を基点として集合基板231を分割することにより、小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を最小限に抑えることができるとともに、小型チップ部品に作用し得る応力を最小限に抑えることができる。一方、分割の基点が分割溝232~247からずれてしまうと、これらの応力が増大してしまう。分割の基点が分割溝232~247からずれてしまうことを防止するとともに基板分割工程の作業性を向上させるために、分割治具が用いられる。 As already explained, by dividing the collective substrate 231 with the dividing grooves 232 to 247 as base points, it is possible to minimize the stress that may act on the connection points between the small chip components and the first decorative substrate 56. The stress that can be applied to small chip components can be minimized. On the other hand, if the base point of division deviates from the dividing grooves 232 to 247, these stresses will increase. A dividing jig is used to prevent the base point of dividing from being deviated from the dividing grooves 232 to 247 and to improve the workability of the substrate dividing process.

図18(a)は本実施形態における集合基板231の分割に使用される分割治具281の斜視図であり、図18(b)は分割治具281の正面図であり、図18(c)は分割治具281を用いて集合基板231を分割する様子を説明するための説明図である。図18(a)に示すように、分割治具281は、分割溝232~247に当接されて集合基板231を分割する際に支点となる金属製の薄刃282と、当該薄刃282を支持する基部283と、を備えている。基部283は、横長直方体状に成形された樹脂製の基台部283aと、基台部283aの一方側の板面から起立させて一体形成されている直方体状の起立部283bと、を備えている。 18(a) is a perspective view of a dividing jig 281 used for dividing the collective substrate 231 in this embodiment, FIG. 18(b) is a front view of the dividing jig 281, and FIG. 18(c). 4 is an explanatory diagram for explaining how the assembly board 231 is divided using the dividing jig 281. FIG. As shown in FIG. 18(a), the dividing jig 281 supports a metal thin blade 282 that abuts on the dividing grooves 232 to 247 and serves as a fulcrum when dividing the aggregate substrate 231, and the thin blade 282. a base 283; The base portion 283 includes a resin-made base portion 283a molded in the shape of a horizontally elongated rectangular parallelepiped, and a rectangular parallelepiped standing portion 283b integrally formed by standing up from one side plate surface of the base portion 283a. there is

薄刃282は、プレート状の刃部282aと、フランジ部282bとを備えている。薄刃282は、フランジ部282bが起立部283bにネジ固定されることにより基部283に固定されている。刃部282aは、起立部283bの上側平面から上方に突出しており、起立部283bの長手方向に延在している。 The thin blade 282 includes a plate-shaped blade portion 282a and a flange portion 282b. The thin blade 282 is fixed to the base portion 283 by screwing the flange portion 282b to the standing portion 283b. The blade portion 282a protrudes upward from the upper plane of the standing portion 283b and extends in the longitudinal direction of the standing portion 283b.

起立部283bの長手方向における略中央には、刃部282aが分割溝232~247に当接するように、刃部282aに対する集合基板231の位置合わせを補助するための突起部283cが一体形成されている。突起部283cは、起立部283bの上側平面から上方に、刃部282aよりも大きな突出寸法で突出している。図17(a)に示すように、左側捨て基板263の右部及び中央捨て基板261の左部において、一対の第1装飾基板56の間には突起部283cを挿通可能とする凹部284,285が設けられている。また、中央捨て基板261の右部及び右側捨て基板266の左部において、一対の第1装飾基板56の間には突起部283cを挿通可能とする凹部286,287が設けられている。 A projecting portion 283c for assisting alignment of the assembly substrate 231 with respect to the blade portion 282a is integrally formed at substantially the center of the standing portion 283b in the longitudinal direction so that the blade portion 282a abuts on the dividing grooves 232 to 247. there is The projecting portion 283c projects upward from the upper plane of the standing portion 283b with a projecting dimension larger than that of the blade portion 282a. As shown in FIG. 17(a), recesses 284 and 285 are provided between the pair of first decorative substrates 56 on the right side of the left discarded substrate 263 and the left portion of the central discarded substrate 261 so that the protrusion 283c can be inserted therethrough. is provided. Further, recesses 286 and 287 are provided between the pair of first decorative substrates 56 on the right side of the central discarded substrate 261 and the left portion of the right discarded substrate 266 so that the protrusion 283c can be inserted therethrough.

作業者は、図18(c)に示すように、集合基板231の第1板面268(第1実装面84)を下に向け、中央捨て基板261、左側捨て基板263及び右側捨て基板266のいずれか(図18(c)では中央捨て基板261)を起立部283bの上に固定する。このとき、突起部283cを捨て基板261,263,266に設けられた凹部284~287(図17(a))に挿通することにより分割の基点とする分割溝232~247が刃部282aに当接している状態を容易に作り出すことができる。当該状態において、第2板面269側に下向きの力を加えて起立部283bから右方にはみ出している部分を下方に押し込むことにより、第1板面268が谷形状(凹)となる態様で、分割溝232~247を基点として集合基板231を谷割りすることができる。 As shown in FIG. 18(c), the operator turns the first plate surface 268 (first mounting surface 84) of the collective substrate 231 downward, and disposes of the central discarded substrate 261, the left discarded substrate 263, and the right discarded substrate 266. One of them (in FIG. 18(c), the central discarded substrate 261) is fixed on the standing portion 283b. At this time, by inserting the projecting portion 283c into the concave portions 284 to 287 (FIG. 17(a)) provided in the waste substrates 261, 263, and 266, the dividing grooves 232 to 247, which are the base points of division, abut against the blade portion 282a. You can easily create a state of contact. In this state, a downward force is applied to the second plate surface 269 side to push downward the portion that protrudes to the right from the upright portion 283b, thereby forming the first plate surface 268 into a valley shape (concave). , and the dividing grooves 232 to 247 can be used as base points to divide the collective substrate 231 into valleys.

作業者は、例えば、まず集合基板231(図17(a))を、左側の一対の第1装飾基板56、左下捨て基板262、左側捨て基板263及び左上捨て基板264を含む第1ユニットと、右側の一対の第1装飾基板56、中央捨て基板261、右下捨て基板265、右側捨て基板266及び右上捨て基板267を含む第2ユニットと、に分割する。その後、第1ユニットにおいて、一対の第1装飾基板56と左側捨て基板263とを分割することにより2枚の第1装飾基板56を取り出すことができる。また、第2ユニットにおいて、一対の第1装飾基板56と中央捨て基板261とを分割するとともに、当該一対の第1装飾基板56と右側捨て基板266とを分割することにより、2枚の第1装飾基板56を取り出すことができる。なお、4つの第1装飾基板56を取り出すために集合基板231を分割する順番は任意である。 For example, a worker first prepares a collective substrate 231 (FIG. 17(a)) as a first unit including a pair of first decorative substrates 56 on the left side, a lower left discarded substrate 262, a left discarded substrate 263 and an upper left discarded substrate 264, A second unit including a pair of first decoration substrates 56 on the right side, a central discarded substrate 261 , a lower right discarded substrate 265 , a right discarded substrate 266 and an upper right discarded substrate 267 . After that, in the first unit, the pair of first decoration substrates 56 and the left discarded substrate 263 are separated, so that the two first decoration substrates 56 can be taken out. In addition, in the second unit, the pair of first decorative substrates 56 and the central discarded substrate 261 are separated, and the pair of first decorative substrates 56 and the right discarded substrate 266 are separated to obtain two first decorative substrates. The decorative substrate 56 can be taken out. The order of dividing the collective substrate 231 to take out the four first decorative substrates 56 is arbitrary.

分割の基点とする分割溝232~247に刃部282aを当接させた状態で、当該刃部282aを支点として集合基板231を谷割りすることにより、分割の基点が分割溝232~247からずれてしまうことを防止できる。これにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を最小限に抑えることができるとともに、小型チップ部品自体に作用し得る応力を最小限に抑えることができる。 With the blade portion 282a in contact with the division grooves 232 to 247 serving as the division base points, the substrate assembly 231 is divided into valleys using the blade portions 282a as fulcrums, so that the division base points are displaced from the division grooves 232 to 247. You can prevent it from being lost. As a result, it is possible to minimize the stress that may act on the connection points between the small chip components and the first decorative substrate 56 when dividing the collective substrate 231, and minimize the stress that may act on the small chip components themselves. can be suppressed.

第2実装面95を下方に押し込むことで集合基板231を谷割りする構成であることにより、第2実装面95を上方に引き上げることで集合基板231を谷割りする構成と比較して、作業者が集合基板231を分割するための力をかけ易くなっている。また、中央捨て基板261、左側捨て基板263及び右側捨て基板266において、凹部284~287(図17(a))が一対の第1装飾基板56の間に設けられていることにより、第1装飾基板56に搭載されている電子部品に作用する応力が増大してしまうことを防止しながら、分割治具281に集合基板231を固定することが可能となっている。 By pushing the second mounting surface 95 downward to divide the aggregate substrate 231 into valleys, compared to the configuration in which the aggregate substrate 231 is divided into valleys by pulling up the second mounting surface 95, the operator can is easy to apply force for dividing the aggregate substrate 231 . Further, in the central discarded substrate 261, the left discarded substrate 263, and the right discarded substrate 266, recesses 284 to 287 (FIG. 17(a)) are provided between the pair of first decoration substrates 56, so that the first decoration It is possible to fix the collective board 231 to the dividing jig 281 while preventing the stress acting on the electronic components mounted on the board 56 from increasing.

図8(a)を参照しながら既に説明したとおり、第1装飾基板56には固定貫通孔56d~56gが設けられており、小型チップ部品は貫通孔周辺領域211a~211dを避けて配置されている。このため、図18(c)に示すように、第1板面268(第1実装面84)を下に向けて中央捨て基板261、左側捨て基板263及び右側捨て基板266のいずれかを起立部283bに固定した状態で第2板面269側に下向きの力を加えて起立部283bからはみ出している部分を下方に押し込んで集合基板231を分割する際に、下方に押し込む箇所として当該固定貫通孔56d~56g付近を選択することができる。これにより、第1板面268側(第1実装面84側)に実装されている小型チップ部品に作用し得る応力を最小限に抑えることができる。 As already described with reference to FIG. 8(a), the first decorative substrate 56 is provided with fixing through holes 56d to 56g, and small chip components are arranged avoiding the through hole peripheral regions 211a to 211d. there is For this reason, as shown in FIG. 18(c), any one of the central discarded substrate 261, the left discarded substrate 263, and the right discarded substrate 266 is placed on the standing portion with the first plate surface 268 (first mounting surface 84) facing downward. 283b, a downward force is applied to the second plate surface 269 side to push downward the portion protruding from the standing portion 283b to divide the collective substrate 231, the fixing through hole is used as a portion to be pushed downward. Around 56d to 56g can be selected. As a result, the stress that may act on the small chip components mounted on the first board surface 268 side (the first mounting surface 84 side) can be minimized.

既に説明したとおり、分割溝232~247は、集合基板231の第1板面268側のみに形成されており、第2板面269側には形成されていない。このため、作業者は、分割溝232~247が形成されている側の板面(第1板面268)を下向きにして集合基板231を分割治具281にセットすればよく、誤って集合基板231が山割りされてしまう可能性が低減されている。 As already described, the dividing grooves 232 to 247 are formed only on the first plate surface 268 side of the collective substrate 231 and are not formed on the second plate surface 269 side. For this reason, the operator can set the collective substrate 231 on the dividing jig 281 with the plate surface (first plate surface 268) on which the dividing grooves 232 to 247 are formed facing downward. 231 is reduced.

図17(a)に示すように、集合基板231内に存在する16個の分割溝232~247は第1方向DR1に延在している。これらの分割溝232~247の延在方向は互いに平行である。また、図8(a)~図8(c)を参照しながら既に説明したとおり、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))は、当該小型チップ部品の長手方向が集合基板231内に存在する16個の分割溝232~247に平行となる態様で、第1装飾基板56に実装されている。このため、小型チップ部品の長手方向が分割溝232~247の延在方向に直交する構成と比較して、分割溝232~247を基点として集合基板231が分割される際に小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力が低減されているとともに、小型チップ部品自体に作用し得る応力が低減されている。 As shown in FIG. 17(a), 16 dividing grooves 232 to 247 present in the collective substrate 231 extend in the first direction DR1. The extending directions of these dividing grooves 232 to 247 are parallel to each other. Further, as already explained with reference to FIGS. 8(a) to 8(c), the small chip parts (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are are mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the substrate is parallel to the 16 dividing grooves 232 to 247 existing in the collective substrate 231. As shown in FIG. For this reason, compared to the configuration in which the longitudinal direction of the small chip components is perpendicular to the extending direction of the dividing grooves 232 to 247, when the aggregate substrate 231 is divided with the dividing grooves 232 to 247 as a base point, the small chip components and the second chip components are separated from each other. The stress that can act on the connecting portion with the 1 decoration board 56 is reduced, and the stress that can act on the small chip component itself is also reduced.

図17(a)に示すように、集合基板231において、バイパスコンデンサ85が搭載されている領域に対応する箇所にはスリット255~258が設けられている。既に説明したとおり、スリット255~258は、細長い長孔状であり、分割溝233,234,240,247よりも幅広に形成されている。分割溝232~247を基点として集合基板231が谷割りされる際にスリット255~258の周辺に作用し得る応力は、分割溝232~247の周辺に作用し得る応力よりも小さい。バイパスコンデンサ85の搭載領域の対応箇所にスリット255~258が設けられていることにより、集合基板231が分割される際にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力が低減されているとともに、バイパスコンデンサ85自体に作用し得る応力が低減されている。 As shown in FIG. 17(a), slits 255 to 258 are provided in the collective substrate 231 at locations corresponding to the regions where the decoupling capacitors 85 are mounted. As already explained, the slits 255 to 258 are long and narrow holes, and are wider than the dividing grooves 233 , 234 , 240 and 247 . The stress that can act around the slits 255 to 258 when the aggregate substrate 231 is divided with the division grooves 232 to 247 as the base point is smaller than the stress that can act around the division grooves 232 to 247 . Since the slits 255 to 258 are provided at the positions corresponding to the mounting area of the decoupling capacitor 85, the stress that may act on the connecting part between the decoupling capacitor 85 and the first decoration board 56 when the assembly board 231 is divided is reduced. In addition, the stress that may act on the bypass capacitor 85 itself is reduced.

図8(a),(b)に示すように、バイパスコンデンサ85は、LEDドライバ126よりも階段状凹部56a側に配置されている。図17(a)を参照しながら既に説明したとおり、集合基板231において階段状凹部56a側には分割溝233,234,240,247は設けられていない。バイパスコンデンサ85がLEDドライバ126を挟んで分割溝233,234,240,247の逆側に配置されていることにより、分割溝233,234,240,247を基点として集合基板231が分割される際にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ85自体に作用し得る応力を低減することができる。これにより、集合基板231を分割する際に、バイパスコンデンサ85と第1装飾基板56との接続箇所が破壊されてしまう可能性が低減されているとともに、バイパスコンデンサ85自体が破壊される可能性が低減されている。 As shown in FIGS. 8A and 8B, the bypass capacitor 85 is arranged closer to the stepped concave portion 56a than the LED driver 126 is. As already described with reference to FIG. 17A, the dividing grooves 233, 234, 240, and 247 are not provided on the stepped concave portion 56a side of the collective substrate 231. As shown in FIG. By arranging the bypass capacitor 85 on the opposite side of the dividing grooves 233, 234, 240, and 247 with the LED driver 126 interposed therebetween, when the collective substrate 231 is divided with the dividing grooves 233, 234, 240, and 247 as base points, In addition, the stress that can act on the connecting portion between the bypass capacitor 85 and the first decoration board 56 can be reduced, and the stress that can act on the bypass capacitor 85 itself can be reduced. As a result, when dividing the collective substrate 231, the possibility of breaking the connection point between the bypass capacitor 85 and the first decoration board 56 is reduced, and the possibility of breaking the bypass capacitor 85 itself is reduced. has been reduced.

図8(b),(c)を参照しながら既に説明したとおり、バイパスコンデンサ85の電極85a,85bに対応するパッド171a,171bの離間方向、及び小型チップ抵抗器87の電極87a,87bに対応するパッド176a,176bの離間方向は、第1方向DR1である。リフロー工程において集合基板231を当該共通の離間方向(第1方向DR1)に直交する方向(第2方向DR2)又は略直交する方向に搬送することにより、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができるとともに、小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができる。これにより、複数の小型チップ部品の回転及びチップ立ちの発生を防止することができる。図17(a)に示すように、左側捨て基板263の第1板面268側には、リフロー工程における集合基板231の搬送方向を確認可能とする認識マーク288が設けられている。また、図示は省略するが、左側捨て基板263の第2板面269側にも、リフロー工程における集合基板231の搬送方向を確認可能とする認識マークが設けられている。これにより、作業者が集合基板231の搬送方向を間違えてしまう可能性が低減されている。 As already explained with reference to FIGS. 8(b) and 8(c), the separation direction of the pads 171a and 171b corresponding to the electrodes 85a and 85b of the bypass capacitor 85 and the electrodes 87a and 87b of the small chip resistor 87 correspond to The separation direction of the pads 176a and 176b is the first direction DR1. In the reflow process, the pair of electrodes 85a and 85b of the bypass capacitor 85 are transported in a direction (second direction DR2) orthogonal to or substantially orthogonal to the common separation direction (first direction DR1). A pair of pads 176a corresponding to a pair of electrodes 87a, 87b of the small chip resistor 87 can be matched in timing to start heating the solder paste applied on the corresponding pair of pads 171a, 171b. , 176b can be started to be heated. As a result, it is possible to prevent the rotation of a plurality of small chip components and the occurrence of standing chips. As shown in FIG. 17A, on the first plate surface 268 side of the left discarded substrate 263, a recognition mark 288 is provided to enable confirmation of the transport direction of the collective substrate 231 in the reflow process. Although not shown, a recognition mark is also provided on the second plate surface 269 side of the left discarded substrate 263 to enable confirmation of the transport direction of the collective substrate 231 in the reflow process. As a result, the possibility of the worker mistaking the conveying direction of the collective board 231 is reduced.

図8(a)を参照しながら既に説明したとおり、LEDドライバ126が第1装飾基板56の外縁から10mm未満の領域を含む領域に配置されている構成において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))は第1装飾基板56の外縁から10mm以上離して配置されている。既に説明したとおり、第1装飾基板56に実装されている各種電子部品のうち小型チップ部品と第1装飾基板56との接続箇所は、他の電子部品と第1装飾基板56との接続箇所と比較して、機械的強度が低い。また、第1装飾基板56の外縁から10mm以内の領域は、集合基板231(図17)において分割溝232~247(図17)の近傍に存在している可能性のある領域であるとともに、集合基板231を谷割りするために力が加えられる可能性のある領域である。第1装飾基板56の外縁から10mm以上離して小型チップ部品が配置されていることにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 As already described with reference to FIG. 8A, in the configuration in which the LED driver 126 is arranged in a region including a region less than 10 mm from the outer edge of the first decorative substrate 56, small chip components (the bypass capacitor 85 and the small The chip resistors 87, 143-149 (FIG. 11)) are arranged at a distance of 10 mm or more from the outer edge of the first decorative substrate 56. FIG. As already explained, the connection points between the small chip components among the various electronic components mounted on the first decoration board 56 and the first decoration board 56 are the same as the connection points between the other electronic components and the first decoration board 56 . Comparatively low mechanical strength. Further, the area within 10 mm from the outer edge of the first decorative substrate 56 is an area that may exist in the vicinity of the dividing grooves 232 to 247 (FIG. 17) in the aggregate substrate 231 (FIG. 17). This is the area where force may be applied to crack the substrate 231 . Since the small chip components are arranged at a distance of 10 mm or more from the outer edge of the first decoration board 56, the maximum stress that can be applied to the connection points between the small chip components and the first decoration board 56 when the assembly board 231 is divided. is reduced, and the maximum value of stress that can act on the small chip component itself is also reduced.

<パチンコ機10の電気的構成>
図19は、パチンコ機10の電気的構成を示すブロック図である。
<Electrical Configuration of Pachinko Machine 10>
FIG. 19 is a block diagram showing the electrical configuration of the pachinko machine 10. As shown in FIG.

主制御装置60は、遊技の主たる制御を司る主制御基板61と、電源を監視する停電監視基板67と、を具備している。主制御基板61には、MPU62が搭載されている。MPU62には、制御部及び演算部を含む演算処理装置である主側CPU63の他に、主側ROM64及び主側RAM65が内蔵されている。なお、MPU62には、上記素子以外に、割込回路、タイマ回路、データ入出力回路、乱数発生器としての各種カウンタ回路などが内蔵されている。 The main control device 60 comprises a main control board 61 that controls the main game, and a power outage monitoring board 67 that monitors the power supply. An MPU 62 is mounted on the main control board 61 . The MPU 62 incorporates a main ROM 64 and a main RAM 65 in addition to a main CPU 63 which is an arithmetic processing device including a control section and a calculation section. In addition to the elements described above, the MPU 62 incorporates an interrupt circuit, a timer circuit, a data input/output circuit, various counter circuits as a random number generator, and the like.

主側ROM64は、NOR型フラッシュメモリ及びNAND型フラッシュメモリなどの記憶保持に外部からの電力供給が不要なメモリ(すなわち、不揮発性記憶手段)であり、読み出し専用として利用される。主側ROM64は、主側CPU63により実行される各種の制御プログラムや固定値データを記憶している。 The main ROM 64 is a memory such as a NOR flash memory and a NAND flash memory that does not require external power supply (that is, non-volatile storage means), and is used exclusively for reading. The main ROM 64 stores various control programs executed by the main CPU 63 and fixed value data.

主側RAM65は、SRAM及びDRAMなどの記憶保持に外部からの電力供給が必要なメモリ(すなわち、揮発性記憶手段)であり、読み書き両用として利用される。主側RAM65は、ランダムアクセスが可能であるとともに、同一のデータ容量で比較した場合に主側ROM64よりも読み出しに要する時間が早いものとなっている。主側RAM65は、主側ROM64内に記憶されている制御プログラムの実行に対して各種のデータなどを一時的に記憶する。 The main RAM 65 is a memory (that is, volatile storage means) such as SRAM and DRAM that requires power supply from the outside to retain data, and is used for both reading and writing. The main RAM 65 can be randomly accessed, and has a faster read time than the main ROM 64 when compared with the same data capacity. The main RAM 65 temporarily stores various data for execution of the control program stored in the main ROM 64 .

主側CPU63では遊技履歴を管理するための処理が実行される。主側CPU63は、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aへの遊技球の入球履歴を把握するとともに、その把握した入球履歴に応じて一般入賞口31、特電入賞装置32、第1作動口33及び第2作動口34への入球頻度を把握する。また、主側CPU63は後述する開閉実行モード及び高頻度サポートモードの発生頻度を把握する。 The main CPU 63 executes processing for managing the game history. The main side CPU 63 grasps the entry history of the game ball to the general winning hole 31, the special electric winning device 32, the first operation hole 33, the second operation hole 34 and the out hole 24a. Accordingly, the frequency of the ball entering the general winning opening 31, the special electric winning device 32, the first operating opening 33 and the second operating opening 34 is grasped. In addition, the main CPU 63 grasps the frequency of occurrence of an opening/closing execution mode and a high-frequency support mode, which will be described later.

MPU62には、入力ポート及び出力ポートがそれぞれ設けられている。MPU62の入力側には主制御装置60に設けられた停電監視基板67及び払出制御装置77が接続されている。停電監視基板67には動作電力を供給する機能を有する電源・発射制御装置78が接続されており、MPU62には停電監視基板67を介して動作電力が供給される。 The MPU 62 is provided with an input port and an output port. An input side of the MPU 62 is connected to a power failure monitoring board 67 and a payout control device 77 provided in the main control device 60 . A power supply/emission control device 78 having a function of supplying operating power is connected to the power failure monitoring board 67 , and operating power is supplied to the MPU 62 via the power failure monitoring board 67 .

MPU62の入力側には、各入球検知センサ42a~49aといった各種センサが接続されている。各入球検知センサ42a~49aには、既に説明したとおり、第1入賞口検知センサ42a、第2入賞口検知センサ43a、第3入賞口検知センサ44a、特電検知センサ45a、第1作動口検知センサ46a、第2作動口検知センサ47a、アウト口検知センサ48a及びゲート検知センサ49aが含まれる。これら入球検知センサ42a~49aの検知結果に基づいて、主側CPU63にて各入球部への入球判定が行われる。また、主側CPU63では第1作動口33への入賞に基づいて各種抽選が実行されるとともに第2作動口34への入賞に基づいて各種抽選が実行される。 Various sensors such as ball entry detection sensors 42a to 49a are connected to the input side of the MPU 62 . As already described, the respective ball entry detection sensors 42a to 49a include the first winning opening detection sensor 42a, the second winning opening detection sensor 43a, the third winning opening detection sensor 44a, the special electric detection sensor 45a, and the first operation opening detection. A sensor 46a, a second working opening detection sensor 47a, an outlet detection sensor 48a and a gate detection sensor 49a are included. Based on the detection results of these ball-entering detection sensors 42a to 49a, the main CPU 63 determines whether a ball is entering each ball-entering section. Further, in the main CPU 63, various lotteries are executed based on the winning of the first operating port 33, and various lotteries are executed based on the winning of the second operating port 34.

MPU62の入力側には、主制御基板61に設けられた設定キー挿入部68a、更新ボタン68b及びリセットボタン68cが設けられている。設定キー挿入部68aには図示しないセンサが設けられており、当該センサにより当該設定キー挿入部68aがON操作の位置及びOFF操作の位置のいずれに配置されているのかが検知される。そして、主側CPU63はそのセンサからの検知結果に基づいて設定キー挿入部68aがON操作の位置及びOFF操作の位置のいずれに配置されているのかを特定する。更新ボタン68bには図示しないセンサが設けられており、当該センサにより更新ボタン68bが押圧操作されているか否かが検知される。そして、主側CPU63はそのセンサからの検知結果に基づいて更新ボタン68bが押圧操作されているか否かを特定する。リセットボタン68cには図示しないセンサが設けられており、当該センサによりリセットボタン68cが押圧操作されているか否かが検知される。そして、主側CPU63はそのセンサからの検知結果に基づいてリセットボタン68cが押圧操作されているか否かを特定する。 The input side of the MPU 62 is provided with a setting key insertion portion 68a, an update button 68b and a reset button 68c provided on the main control board 61 . A sensor (not shown) is provided in the setting key inserting portion 68a, and the sensor detects whether the setting key inserting portion 68a is arranged at the ON operation position or the OFF operation position. Based on the detection result from the sensor, the main CPU 63 identifies whether the setting key insertion portion 68a is located at the ON operation position or the OFF operation position. The update button 68b is provided with a sensor (not shown), and the sensor detects whether or not the update button 68b is pressed. Then, the main CPU 63 determines whether or not the update button 68b is pressed based on the detection result from the sensor. The reset button 68c is provided with a sensor (not shown), and the sensor detects whether or not the reset button 68c is pressed. Then, the main CPU 63 determines whether or not the reset button 68c is pressed based on the detection result from the sensor.

MPU62の出力側には、停電監視基板67、払出制御装置77及び音声発光制御装置81が接続されている。払出制御装置77には、例えば、上記入球部のうち入球の発生が遊技球の払い出しに対応する賞球対応入球部に遊技球が入球したことに基づいて賞球コマンドが出力される。音声発光制御装置81には、変動用コマンド、種別コマンド及びオープニングコマンドなどの各種コマンドが出力される。 The output side of the MPU 62 is connected with a power failure monitor board 67, a payout control device 77 and a sound emission control device 81. A prize ball command is output to the payout control device 77 based on, for example, a game ball entering a prize ball corresponding ball entry portion among the ball entry portions where the occurrence of the ball entry corresponds to the payout of the game ball. be. Various commands such as a variation command, a type command, and an opening command are output to the sound emission control device 81 .

MPU62の出力側には、特電入賞装置32の開閉扉32aを開閉動作させる特電用の駆動部32b、第2作動口34の普電役物34aを開閉動作させる普電用の駆動部34b、特図ユニット37及び普図ユニット38が接続されている。ちなみに、特図ユニット37には、特図表示部37a及び特図保留表示部37bが設けられているが、これらの全てがMPU62の出力側に接続されている。同様に、普図ユニット38には、普図表示部38a及び普図保留表示部38bが設けられているが、これらの全てがMPU62の出力側に接続されている。主制御基板61には各種ドライバ回路が設けられており、当該ドライバ回路を通じてMPU62は各種駆動部及び各種表示部の駆動制御を実行する。 On the output side of the MPU 62, a special electric drive unit 32b that opens and closes the open/close door 32a of the special electric prize winning device 32, a general electric drive unit 34b that opens and closes the general electric accessory 34a of the second operation opening 34, A figure unit 37 and a general figure unit 38 are connected. Incidentally, the special figure unit 37 is provided with a special figure display section 37a and a special figure reservation display section 37b, but all of these are connected to the output side of the MPU62. Similarly, the normal map unit 38 is provided with a normal map display unit 38a and a normal map reservation display unit 38b, all of which are connected to the output side of the MPU62. Various driver circuits are provided on the main control board 61, and the MPU 62 executes drive control of various drive units and various display units through the driver circuits.

つまり、開閉実行モードにおいては特電入賞装置32が開閉されるように、主側CPU63において特電用の駆動部32bの駆動制御が実行される。また、普電役物34aの開放状態当選となった場合には、普電役物34aが開閉されるように、主側CPU63において普電用の駆動部34bの駆動制御が実行される。また、各遊技回に際しては、主側CPU63において特図表示部37aの表示制御が実行される。また、普電役物34aを開放状態とするか否かの抽選結果を明示する場合に、主側CPU63において普図表示部38aの表示制御が実行される。また、第1作動口33若しくは第2作動口34への入賞が発生した場合、又は特図表示部37aにおいて変動表示が開始される場合に、主側CPU63において特図保留表示部37bの表示制御が実行され、スルーゲート35への入賞が発生した場合、又は普図表示部38aにおいて変動表示が開始される場合に、主側CPU63において普図保留表示部38bの表示制御が実行される。 In other words, in the opening/closing execution mode, the driving control of the special electric driving unit 32b is executed in the main CPU 63 so that the special electric winning device 32 is opened and closed. In addition, when the general electric accessory 34a is won in the open state, the main side CPU 63 executes drive control of the general electric drive unit 34b so that the general electric accessory 34a is opened and closed. Moreover, display control of the special figure display part 37a is performed in main side CPU63 in the case of each game time. In addition, when the lottery result of whether or not to open the general electric accessory 34a is specified, the main side CPU 63 controls the display of the general pattern display unit 38a. Also, when the winning to the first operation port 33 or the second operation port 34 occurs, or when the variable display is started in the special figure display unit 37a, display control of the special figure reservation display unit 37b in the main side CPU63 is executed, and when winning to the through gate 35 occurs, or when variable display is started in the normal pattern display unit 38a, the main CPU 63 controls the display of the normal pattern reservation display unit 38b.

MPU62の出力側には第1~第3報知用表示装置69a~69cが接続されている。第1~第3報知用表示装置69a~69cでは、遊技履歴の管理結果の表示が行われる。また、パチンコ機10の設定状態の変更に際しては第3報知用表示装置69cにて現状の設定値の表示が行われる。第1~第3報知用表示装置69a~69cは主側CPU63により表示制御される。 First to third notification display devices 69a to 69c are connected to the output side of the MPU 62. FIG. The management results of the game history are displayed on the first to third notification display devices 69a to 69c. Further, when the setting state of the pachinko machine 10 is changed, the current setting value is displayed on the third notification display device 69c. The display of the first to third notification display devices 69 a to 69 c is controlled by the main CPU 63 .

停電監視基板67は、主制御基板61と電源・発射制御装置78とを中継し、電源・発射制御装置78から出力される最大電圧である直流安定24ボルトの電圧を監視する。払出制御装置77は、主制御装置60から受信した賞球コマンドに基づいて、払出装置76により賞球や貸し球の払出制御を行うものである。 The blackout monitoring board 67 relays between the main control board 61 and the power/launch control device 78 and monitors the maximum voltage output from the power/launch control device 78, which is a stable DC voltage of 24 volts. The payout control device 77 controls the payout of prize balls and rental balls by the payout device 76 based on the prize ball command received from the main controller 60 .

電源・発射制御装置78は、例えば、遊技ホール等における商用電源(外部電源)に接続されている。そして、その商用電源から供給される外部電力に基づいて主制御基板61や払出制御装置77等に対して各々に必要な動作電力を生成するとともに、その生成した動作電力を供給する。ちなみに、電源・発射制御装置78にはバックアップ用コンデンサなどの電断時用電源部が設けられており、パチンコ機10の電源がOFF状態の場合であっても当該電断時用電源部から主制御装置60の主側RAM65及び払出制御装置77に記憶保持用の電力が供給される。また、電源・発射制御装置78は遊技球発射機構27の発射制御を担うものであり、遊技球発射機構27は所定の発射条件が整っている場合に駆動される。また、払出機構部73には既に説明したとおり電源スイッチが設けられており、電源スイッチがON操作されることによりパチンコ機10への動作電力の供給が開始され、電源スイッチがOFF操作されることによりパチンコ機10への動作電力の供給が停止される。 The power/emission control device 78 is connected to, for example, a commercial power supply (external power supply) in a game hall or the like. Then, based on the external power supplied from the commercial power supply, the main control board 61, the payout control device 77, etc. are generated with the necessary operating power, and the generated operating power is supplied. Incidentally, the power supply/launch control device 78 is provided with a power supply unit for power failure such as a backup capacitor, and even if the power supply of the pachinko machine 10 is in the OFF state, the power supply unit for power failure is used as the main power supply. Electric power for memory retention is supplied to the main side RAM 65 and the payout control device 77 of the control device 60 . The power/shooting control device 78 controls the shooting of the game ball shooting mechanism 27, and the game ball shooting mechanism 27 is driven when predetermined shooting conditions are met. Further, as already explained, the payout mechanism 73 is provided with a power switch, and when the power switch is turned ON, the supply of operating power to the pachinko machine 10 is started, and the power switch is turned OFF. , the supply of operating power to the pachinko machine 10 is stopped.

音声発光制御装置81は、主制御装置60から受信した各種コマンドに基づいて、前扉枠14に設けられたスピーカ部53を駆動制御する。また、既に説明したとおり、音声発光制御装置81は、第1装飾基板56に実装されているLEDチップ127~142及び第2装飾基板57に実装されているLEDチップの発光制御を行う。さらにまた、音声発光制御装置81は、表示制御装置82を制御する。表示制御装置82は、音声発光制御装置81から受信したコマンドに基づいて、図柄表示装置41の表示制御を実行する。 The sound emission control device 81 drives and controls the speaker section 53 provided on the front door frame 14 based on various commands received from the main control device 60 . Further, as already explained, the sound emission control device 81 controls the emission of the LED chips 127 to 142 mounted on the first decoration board 56 and the LED chips mounted on the second decoration board 57 . Furthermore, the audio emission control device 81 controls the display control device 82 . The display control device 82 executes display control of the pattern display device 41 based on the command received from the sound emission control device 81 .

<主側CPU63にて各種抽選を行うための電気的構成>
次に、主側CPU63にて各種抽選を行うための電気的な構成について図20を用いて説明する。
<Electrical Configuration for Performing Various Lottery Draws by Main Side CPU 63>
Next, an electrical configuration for performing various lotteries by the main CPU 63 will be described with reference to FIG.

主側CPU63は遊技に際し各種カウンタ情報を用いて、大当たり発生抽選、特図表示部37aの表示の設定、図柄表示装置41の図柄表示の設定、普図表示部38aの表示の設定などを行うこととしており、具体的には、図20に示すように、当たり発生の抽選に使用する当たり乱数カウンタC1と、大当たり種別を判定する際に使用する大当たり種別カウンタC2と、図柄表示装置41が外れ変動する際のリーチ発生抽選に使用するリーチ乱数カウンタC3と、当たり乱数カウンタC1の初期値設定に使用する乱数初期値カウンタCINIと、特図表示部37a及び図柄表示装置41における表示継続時間を決定する変動種別カウンタCSと、を用いることとしている。さらに、第2作動口34の普電役物34aを普電開放状態とするか否かの抽選に使用する普電役物開放カウンタC4を用いることとしている。なお、上記各カウンタC1~C3,CINI,CS,C4は、主側RAM65の各種カウンタエリア65bに設けられている。 The main side CPU 63 uses various counter information during the game to set the jackpot occurrence lottery, the display setting of the special figure display section 37a, the setting of the symbol display of the symbol display device 41, the display setting of the normal figure display section 38a, and the like. Specifically, as shown in FIG. 20, the winning random number counter C1 used for the lottery of winning generation, the big winning type counter C2 used when judging the big winning type, and the pattern display device 41 fluctuate. The reach random number counter C3 used for the reach generation lottery when doing, the random number initial value counter CINI used for setting the initial value of the hit random number counter C1, and the display duration in the special figure display unit 37a and the pattern display device 41 are determined. A variation type counter CS is used. Furthermore, it is decided to use the general electric accessory open counter C4 used for the lottery of whether or not the general electrical accessory 34a of the second operation port 34 is in the general electrical open state. The counters C1 to C3, CINI, CS, and C4 are provided in the various counter areas 65b of the main RAM 65. FIG.

各カウンタC1~C3,CINI,CS,C4は、その更新の都度前回値に1が加算され、最大値に達した後に「0」に戻るループカウンタとなっている。各カウンタは短時間間隔で更新される。当たり乱数カウンタC1、大当たり種別カウンタC2及びリーチ乱数カウンタC3に対応した情報は、第1作動口33又は第2作動口34への入賞が発生した場合に、主側RAM65に取得情報記憶手段として設けられた保留格納エリア65aに格納される。 Each of the counters C1 to C3, CINI, CS, and C4 is a loop counter that adds 1 to the previous value each time it is updated and returns to "0" after reaching the maximum value. Each counter is updated at short intervals. Information corresponding to the hit random number counter C1, the jackpot type counter C2, and the reach random number counter C3 is provided in the main side RAM 65 as acquisition information storage means when a prize is won in the first operation opening 33 or the second operation opening 34. stored in the reserved storage area 65a.

保留格納エリア65aは、保留用エリアREと、実行エリアAEとを備えている。保留用エリアREは、第1保留エリアRE1、第2保留エリアRE2、第3保留エリアRE3及び第4保留エリアRE4を備えており、第1作動口33又は第2作動口34への入賞履歴に合わせて、当たり乱数カウンタC1、大当たり種別カウンタC2及びリーチ乱数カウンタC3の各数値情報の組合せが保留情報として、いずれかの保留エリアRE1~RE4に格納される。 The pending storage area 65a comprises a pending area RE and an execution area AE. The reservation area RE includes a first reservation area RE1, a second reservation area RE2, a third reservation area RE3, and a fourth reservation area RE4. In addition, a combination of each numerical value information of the hit random number counter C1, the jackpot type counter C2 and the reach random number counter C3 is stored as reserved information in one of the reserved areas RE1 to RE4.

この場合、第1保留エリアRE1~第4保留エリアRE4には、第1作動口33又は第2作動口34への入賞が複数回連続して発生した場合に、第1保留エリアRE1→第2保留エリアRE2→第3保留エリアRE3→第4保留エリアRE4の順に各数値情報が時系列的に格納されていく。このように4つの保留エリアRE1~RE4が設けられていることにより、第1作動口33又は第2作動口34への遊技球の入賞履歴が最大4個まで保留記憶されるようになっている。 In this case, in the first reservation area RE1 to the fourth reservation area RE4, when the winning to the first operation port 33 or the second operation port 34 occurs multiple times in succession, the first reservation area RE1 → the second Each numerical information is stored chronologically in order of reservation area RE2→third reservation area RE3→fourth reservation area RE4. By providing the four reservation areas RE1 to RE4 in this way, up to four winning histories of game balls to the first operation port 33 or the second operation port 34 are retained and stored. .

なお、保留記憶可能な数は、4個に限定されることはなく任意であり、2個、3個又は5個以上といったように他の複数であってもよく、単数であってもよい。 It should be noted that the number that can be reserved and stored is not limited to four, and may be any number, such as two, three, or five or more, or may be singular.

実行エリアAEは、特図表示部37aの変動表示を開始する際に、保留用エリアREの第1保留エリアRE1に格納された各数値情報を移動させるためのエリアであり、1遊技回の開始に際しては実行エリアAEに記憶されている各種数値情報に基づいて、当否判定などが行われる。 The execution area AE is an area for moving each numerical value information stored in the first reservation area RE1 of the reservation area RE when starting the variable display of the special figure display section 37a, and the start of one game round. At that time, the success or failure determination is performed based on various numerical information stored in the execution area AE.

上記各カウンタについて詳細に説明する。 Each of the above counters will be described in detail.

まず、普電役物開放カウンタC4について説明する。普電役物開放カウンタC4は、例えば、0~250の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。普電役物開放カウンタC4は定期的に更新され、スルーゲート35に遊技球が入賞したタイミングで主側RAM65の普電保留エリア65cに格納される。そして、所定のタイミングにおいて、その格納された普電役物開放カウンタC4の値によって普電役物34aを開放状態に制御するか否かの抽選が行われる。 First, the universal electrical role item release counter C4 will be described. For example, the universal electrical role item release counter C4 is configured to be incremented by 1 in order within the range of 0 to 250, and return to "0" after reaching the maximum value. The general electric role release counter C4 is periodically updated, and stored in the general electric reservation area 65c of the main side RAM 65 at the timing when the game ball wins the through gate 35. - 特許庁Then, at a predetermined timing, a lottery is performed as to whether or not to control the general electric role item 34a to the open state based on the stored value of the general electric role item opening counter C4.

本パチンコ機10では、普電役物34aによるサポートの態様が相互に異なるように複数種類のサポートモードが設定されている。詳細には、サポートモードには、遊技領域PAに同様の態様で遊技球の発射が継続されている状況で比較した場合に、第2作動口34の普電役物34aが単位時間当たりに開放状態となる頻度が相対的に高低となるように、高頻度サポートモードと低頻度サポートモードとが設定されている。 In this pachinko machine 10, a plurality of types of support modes are set so that the mode of support by the general electric role item 34a is different from each other. Specifically, in the support mode, when compared with the situation in which the game ball is continuously shot in the same manner in the game area PA, the general electric accessory 34a of the second operation port 34 opens per unit time. A high-frequency support mode and a low-frequency support mode are set so that the frequency of states is relatively high and low.

高頻度サポートモードと低頻度サポートモードとでは、普電役物開放カウンタC4を用いた普電開放抽選における普電開放状態当選となる確率は同一(例えば、共に4/5)となっているが、高頻度サポートモードでは低頻度サポートモードよりも、普電開放状態当選となった際に普電役物34aが開放状態となる回数が多く設定されており、さらに1回の開放時間が長く設定されている。この場合、高頻度サポートモードにおいて普電開放状態当選となり普電役物34aの開放状態が複数回発生する場合において、1回の開放状態が終了してから次の開放状態が開始されるまでの閉鎖時間は、1回の開放時間よりも短く設定されている。さらにまた、高頻度サポートモードでは低頻度サポートモードよりも、1回の普電開放抽選が行われてから次の普電開放抽選が行われる上で最低限確保される確保時間(すなわち、普図表示部38aにおける1回の表示継続時間)が短く設定されている。 In the high frequency support mode and the low frequency support mode, the probability of winning the general electric open state in the general electric open lottery using the general electric accessory open counter C4 is the same (for example, both are 4/5). , in the high frequency support mode, the number of times that the general electrical role 34a is in the open state when the general electrical open state is won is set more than in the low frequency support mode, and the open time for one time is set longer. It is In this case, in the high frequency support mode, when the general electric open state is won and the open state of the general electric accessory 34a occurs multiple times, the time from the end of one open state to the start of the next open state The closing time is set shorter than one opening time. Furthermore, in the high-frequency support mode, compared to the low-frequency support mode, the minimum secured time (i.e., the The duration of one display on the display section 38a) is set short.

上記のとおり、高頻度サポートモードでは、低頻度サポートモードよりも第2作動口34への入賞が発生する確率が高くなる。換言すれば、低頻度サポートモードでは、第2作動口34よりも第1作動口33への入賞が発生する確率が高くなるが、高頻度サポートモードでは、第1作動口33よりも第2作動口34への入賞が発生する確率が高くなる。そして、第2作動口34への入賞が発生した場合には、所定個数の遊技球の払出が実行されるため、高頻度サポートモードでは、遊技者は持ち球をあまり減らさないようにしながら遊技を行うことができる。 As described above, in the high-frequency support mode, the probability of winning the second operation port 34 is higher than in the low-frequency support mode. In other words, in the low frequency support mode, the probability of winning the first operation opening 33 is higher than in the second operation opening 34, but in the high frequency support mode, the second operation opening is higher than the first operation opening 33. The probability of winning a prize to the mouth 34 is increased. When a prize is won in the second operation port 34, a predetermined number of game balls are paid out. Therefore, in the high-frequency support mode, the player can play the game while not reducing the number of balls in his hand too much. It can be carried out.

なお、高頻度サポートモードを低頻度サポートモードよりも単位時間当たりに普電開放状態となる頻度を高くする上での構成は、上記のものに限定されることはなく、例えば普電開放抽選における普電開放状態当選となる確率を高くする構成としてもよい。また、1回の普電開放抽選が行われてから次の普電開放抽選が行われる上で確保される確保時間(例えば、スルーゲート35への入賞に基づき普図表示部38aにて実行される変動表示の時間)が複数種類用意されている構成においては、高頻度サポートモードでは低頻度サポートモードよりも、短い確保時間が選択され易い又は平均の確保時間が短くなるように設定されていてもよい。さらには、開放回数を多くする、開放時間を長くする、1回の普電開放抽選が行われてから次の普電開放抽選が行われる上で確保される確保時間を短くする、係る確保時間の平均時間を短くする及び当選確率を高くするのうち、いずれか1条件又は任意の組合せの条件を適用することで、低頻度サポートモードに対する高頻度サポートモードの有利性を高めてもよい。 In addition, the configuration for making the high-frequency support mode more frequent than the low-frequency support mode to be in the electric power open state per unit time is not limited to the above. A configuration may be adopted in which the probability of winning the electric power open state is increased. In addition, after one general electric open lottery is performed, the time secured for the next general electric open lottery is performed (for example, based on the winning of the through gate 35, it is executed in the universal diagram display unit 38a In a configuration where multiple types of variable display time) are prepared, in the high-frequency support mode, it is easier to select a shorter reserved time than in the low-frequency support mode, or is set so that the average reserved time is shorter. good too. In addition, the number of open times is increased, the open time is lengthened, and the secured time that is secured after one electric power open lottery is performed and the next electric power open lottery is performed is shortened. The advantage of the high-frequency support mode over the low-frequency support mode may be increased by applying any one condition or any combination of shortening the average time and increasing the winning probability.

ここで、既に説明したとおりパチンコ機10には「設定1」~「設定6」の設定状態が存在しているが、低頻度サポートモードにおける普電役物34aの開放頻度及び開放態様はいずれの設定値であっても同一であるとともに、高頻度サポートモードにおける普電役物34aの開放頻度及び開放態様もいずれの設定値であっても同一となっている。但し、これに限定されることはなく、低頻度サポートモード及び高頻度サポートモードの少なくとも一方について普電役物34aの開放頻度及び開放態様の少なくとも一方がパチンコ機10の設定状態に応じて変動する構成としてもよい。例えば設定値が高いほど、低頻度サポートモードにおいて普電役物34aの開放頻度が高くなる構成としてもよく、低頻度サポートモードにおいて普電役物34aが1回開放状態となる場合における第2作動口34への遊技球の入球確率が高くなる構成としてもよい。また、設定値が高いほど、高頻度サポートモードにおいて普電役物34aの開放頻度が高くなる構成としてもよく、高頻度サポートモードにおいて普電役物34aが1回開放状態となる場合における第2作動口34への遊技球の入球確率が高くなる構成としてもよい。 Here, as already explained, the pachinko machine 10 has the setting states of "setting 1" to "setting 6", but the opening frequency and opening mode of the general electric role 34a in the low frequency support mode Even the setting values are the same, and the opening frequency and the opening mode of the general electrical accessory 34a in the high-frequency support mode are also the same regardless of the setting values. However, it is not limited to this, and at least one of the opening frequency and opening mode of the general electric role 34a for at least one of the low frequency support mode and the high frequency support mode varies according to the setting state of the pachinko machine 10 may be configured. For example, the higher the set value, the higher the frequency of opening the general electrical accessory 34a in the low-frequency support mode. A configuration may be adopted in which the probability of a game ball entering the mouth 34 is increased. In addition, the higher the set value, the higher the frequency of opening the general electrical accessory 34a in the high-frequency support mode. A configuration may be adopted in which the ball entry probability of the game ball to the operation opening 34 is increased.

次に、当たり乱数カウンタC1について説明する。当たり乱数カウンタC1は、例えば0~7999の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。特に当たり乱数カウンタC1が1周した場合、その時点の乱数初期値カウンタCINIの値が当該当たり乱数カウンタC1の初期値として読み込まれる。なお、乱数初期値カウンタCINIは、当たり乱数カウンタC1と同様のループカウンタである(値=0~7999)。当たり乱数カウンタC1は定期的に更新され、遊技球が第1作動口33又は第2作動口34に入賞したタイミングで主側RAM65の保留格納エリア65aに格納される。 Next, the winning random number counter C1 will be described. The winning random number counter C1 is configured such that, for example, 1 is sequentially added within the range of 0 to 7999, and after reaching the maximum value, it returns to "0". In particular, when the winning random number counter C1 completes one cycle, the value of the random number initial value counter CINI at that time is read as the initial value of the winning random number counter C1. The random number initial value counter CINI is a loop counter similar to the winning random number counter C1 (value=0 to 7999). The hit random number counter C1 is periodically updated, and stored in the reservation storage area 65a of the main side RAM 65 at the timing when the game ball enters the first operation opening 33 or the second operation opening .

大当たり当選となる乱数の値は、主側ROM64に当否テーブルとして記憶されている。図19に示すように、主側ROM64には当否テーブル記憶エリア64aが設けられている。当否テーブル記憶エリア64aには、当否テーブルとして、低確率モード用の低確当否テーブルと、高確率モード用の高確当否テーブルとが記憶されている。 The values of random numbers for winning the jackpot are stored in the main ROM 64 as a success/failure table. As shown in FIG. 19, the main-side ROM 64 is provided with a success/failure table storage area 64a. In the right/wrong table storage area 64a, a low right/wrong table for the low probability mode and a high right/wrong table for the high probability mode are stored as right/wrong tables.

低確当否テーブルは、「設定1」~「設定6」の設定状態に1対1で対応させて設けられている。つまり、パチンコ機10の設定状態が「設定1」である場合に参照される設定1用の低確当否テーブルと、パチンコ機10の設定状態が「設定2」である場合に参照される設定2用の低確当否テーブルと、パチンコ機10の設定状態が「設定3」である場合に参照される設定3用の低確当否テーブルと、パチンコ機10の設定状態が「設定4」である場合に参照される設定4用の低確当否テーブルと、パチンコ機10の設定状態が「設定5」である場合に参照される設定5用の低確当否テーブルと、パチンコ機10の設定状態が「設定6」である場合に参照される設定6用の低確当否テーブルと、が存在している。 The low certainty table is provided in one-to-one correspondence with the setting states of "setting 1" to "setting 6". That is, the low accuracy table for setting 1 that is referred to when the setting state of the pachinko machine 10 is "setting 1" and the setting 2 that is referred to when the setting state of the pachinko machine 10 is "setting 2" A low accuracy table for setting, a low accuracy table for setting 3 that is referred to when the setting state of the pachinko machine 10 is "setting 3", and a case where the setting state of the pachinko machine 10 is "setting 4" A low accuracy table for setting 4 that is referred to, a low accuracy table for setting 5 that is referred to when the setting state of the pachinko machine 10 is "setting 5", and a setting state of the pachinko machine 10 is " There is a low validity table for setting 6 that is referenced if setting 6”.

これら低確当否テーブルは高い設定値ほど大当たり結果の当選確率が高くなるように設定されている。具体的には、設定1用の低確当否テーブルが参照された場合には1/320で大当たり結果となり、設定2用の低確当否テーブルが参照された場合には約1/308で大当たり結果となり、設定3用の低確当否テーブルが参照された場合には約1/278で大当たり結果となり、設定4用の低確当否テーブルが参照された場合には約1/286で大当たり結果となり、設定5用の低確当否テーブルが参照された場合には約1/276で大当たり結果となり、設定6用の低確当否テーブルが参照された場合には約1/267で大当たり結果となる。これにより、パチンコ機10の設定状態が高い設定値である方が低確率モードにおいて大当たり結果が発生し易くなり、遊技者にとって有利となる。 These low-probability tables are set so that the higher the setting value, the higher the winning probability of the jackpot result. Specifically, when the low certainty table for setting 1 is referred to, the result is a big hit at 1/320, and when the low certainty table for setting 2 is referred to, the result is about 1/308. When the low accuracy table for setting 3 is referred to, a big win result is obtained at about 1/278, and when the low accuracy table for setting 4 is referred, a big win result is obtained at about 1/286. When the low probability table for setting 5 is referred to, a big win result is obtained at about 1/276, and when the low probability table for setting 6 is referred to, a big win result is obtained at about 1/267. As a result, when the setting state of the pachinko machine 10 is set to a high setting value, it becomes easier for a large winning result to occur in the low-probability mode, which is advantageous for the player.

一方、高確当否テーブルは、「設定1」~「設定6」のいずれの設定状態であっても共通となるように1種類のみ設けられている。高確当否テーブルは「設定1」~「設定6」のいずれの設定状態であっても低確当否テーブルよりも大当たり結果の当選確率が高くなるように設定されている。具体的には、高確当否テーブルが参照された場合には約1/30で大当たり結果となる。これにより、パチンコ機10の設定状態に関係なく高確率モードを低確率モードよりも有利な状態とすることが可能となる。また、最も低い設定状態である「設定1」であっても高確率モードとなることで最も高い設定状態である「設定6」の低確率モードよりも大当たり結果となる確率を高くすることが可能となる。また、高確率モードについてはパチンコ機10の設定状態による有利又は不利が生じないようにすることが可能となるとともに、高確当否テーブルを主側ROM64にて予め記憶するための記憶容量を抑えることが可能となる。 On the other hand, only one type of high-probability table is provided so as to be common to any setting state of "setting 1" to "setting 6". The high-probability table is set so that the winning probability of the jackpot results is higher than that of the low-probability table in any setting state of "setting 1" to "setting 6". Specifically, when the high certainty table is referred to, the jackpot result is about 1/30. As a result, regardless of the setting state of the pachinko machine 10, the high-probability mode can be made more advantageous than the low-probability mode. In addition, even in the lowest setting state "setting 1", it is possible to increase the probability of a big hit result by entering the high probability mode than in the low probability mode of "setting 6" which is the highest setting state. becomes. In addition, the high probability mode can be prevented from being advantageous or disadvantageous depending on the setting state of the pachinko machine 10, and the memory capacity for pre-storing the high probability table in the main side ROM 64 can be suppressed. becomes possible.

大当たり種別カウンタC2は、0~29の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。大当たり種別カウンタC2は定期的に更新され、遊技球が第1作動口33又は第2作動口34に入賞したタイミングで保留格納エリア65aに格納される。 The jackpot type counter C2 is configured to be incremented by 1 in order within the range of 0 to 29, and return to "0" after reaching the maximum value. The jackpot type counter C2 is periodically updated, and stored in the reservation storage area 65a at the timing when the game ball wins the first operation opening 33 or the second operation opening .

本パチンコ機10では、複数の大当たり結果が設定されている。これら複数の大当たり結果は、(1)開閉実行モードにおける特電入賞装置32の開閉制御の態様、(2)開閉実行モード終了後の当否抽選手段における抽選モード、(3)開閉実行モード終了後の第2作動口34の普電役物34aにおけるサポートモード、という3つの条件に差異を設けることにより、複数の大当たり結果が設定されている。 In this pachinko machine 10, a plurality of jackpot results are set. These multiple jackpot results are (1) the aspect of the opening/closing control of the special electric prize winning device 32 in the opening/closing execution mode, (2) the lottery mode in the winning/losing lottery means after the opening/closing execution mode ends, and (3) the first prize after the opening/closing execution mode ends. A plurality of jackpot results are set by providing a difference in the three conditions of the support mode in the universal electrical accessory 34a of the second operation port 34.

開閉実行モードにおける特電入賞装置32の開閉制御の態様としては、開閉実行モードが開始されてから終了するまでの間における特電入賞装置32への入賞の発生頻度が相対的に高低となるように高頻度入賞モードと低頻度入賞モードとが設定されている。具体的には、高頻度入賞モード及び低頻度入賞モードのいずれであっても、予め定められた回数のラウンド遊技を上限として実行される。 As a mode of opening/closing control of the special electric prize winning device 32 in the opening/closing execution mode, the frequency of winning to the special electric prize winning device 32 from the start to the end of the opening/closing execution mode is relatively high. A frequency winning mode and a low frequency winning mode are set. Specifically, in both the high-frequency winning mode and the low-frequency winning mode, the round game is executed up to a predetermined number of times.

ラウンド遊技とは、予め定められた上限継続期間が経過すること、及び予め定められた上限個数の遊技球が特電入賞装置32に入賞することのいずれか一方の条件が満たされるまで継続する遊技のことである。また、大当たり結果が契機となった開閉実行モードにおけるラウンド遊技の回数は、その移行の契機となった大当たり結果の種類がいずれであっても固定ラウンド回数で同一となっている。具体的には、いずれの大当たり結果となった場合であっても、ラウンド遊技の上限回数は15ラウンドに設定されている。 A round game is a game that continues until either one of the elapse of a predetermined upper limit duration period and the predetermined upper limit number of game balls winning the special electric prize winning device 32 is satisfied. That is. In addition, the number of round games in the opening/closing execution mode triggered by the result of the big win is the same as the fixed number of rounds regardless of the type of the result of the big win triggered by the shift. Specifically, the upper limit number of round games is set to 15 rounds regardless of the jackpot result.

また、本パチンコ機10では、特電入賞装置32の1回の開放態様が、特電入賞装置32が開放されてから閉鎖されるまでの開放継続時間を相違させて、複数種類設定されている。詳細には、開放継続時間が長時間である29秒に設定された長時間態様と、開放継続時間が上記長時間よりも短い短時間である0.06秒に設定された短時間態様と、が設定されている。 In addition, in the pachinko machine 10, a plurality of types of one-time opening mode of the special electric prize winning device 32 are set with different opening durations from opening to closing of the special electric prize winning device 32.例文帳に追加Specifically, a long time mode in which the open duration is set to a long time of 29 seconds, and a short time mode in which the open duration is set to a short time shorter than the long time of 0.06 seconds, is set.

本パチンコ機10では、発射操作装置28が遊技者により操作されている状況では、0.6秒に1個の遊技球が遊技領域PAに向けて発射されるように遊技球発射機構27が駆動制御される。また、ラウンド遊技は終了条件の上限個数が9個に設定されている。そうすると、上記開放態様のうち長時間態様では、遊技球の発射周期と1回のラウンド遊技との積よりも長い時間の開放継続時間が設定されていることとなる。一方、短時間態様では、遊技球の発射周期と1回のラウンド遊技との積よりも短い時間、より詳細には、遊技球の発射周期よりも短い時間の開放継続時間が設定されている。したがって、長時間態様で1回の開放が行われた場合には、特電入賞装置32に対して、1回のラウンド遊技における上限個数分の入賞が発生することが期待され、短時間態様で1回の開放が行われた場合には、特電入賞装置32への入賞が発生しないこと又は入賞が発生するとしても1個程度となることが期待される。 In the pachinko machine 10, when the shooting operation device 28 is operated by the player, the game ball shooting mechanism 27 is driven so that one game ball is shot toward the game area PA every 0.6 seconds. controlled. In the round game, the upper limit number of end conditions is set to nine. Then, in the long time mode among the above open modes, the open continuation time is set to be longer than the product of the shooting cycle of the game ball and one round game. On the other hand, in the short-time mode, the opening duration is set to be shorter than the product of the game ball launch cycle and one round game, more specifically, shorter than the game ball launch cycle. Therefore, when one opening is performed in the long-time mode, it is expected that the special electric winning device 32 will win the maximum number of prizes in one round game, and one time in the short-time mode. When the opening is performed for the first time, it is expected that no prize will be won to the special electric prize winning device 32, or if there will be a prize, it will be about one.

高頻度入賞モードでは、各ラウンド遊技において長時間態様による特電入賞装置32の開放が1回行われる。一方、低頻度入賞モードでは、各ラウンド遊技において短時間態様による特電入賞装置32の開放が1回行われる。 In the high-frequency winning mode, the special electric winning device 32 is opened once in a long time mode in each round game. On the other hand, in the low-frequency winning mode, the special electric winning device 32 is opened once in a short time mode in each round game.

なお、高頻度入賞モード及び低頻度入賞モードにおける特電入賞装置32の開閉回数、ラウンド遊技の回数、1回の開放に対する開放継続時間及び1回のラウンド遊技における上限個数は、高頻度入賞モードの方が低頻度入賞モードよりも、開閉実行モードが開始されてから終了するまでの間における特電入賞装置32への入賞の発生頻度が高くなるのであれば、上記の値に限定されることはなく任意である。 In the high frequency winning mode and the low frequency winning mode, the number of times of opening and closing the special electric winning device 32, the number of round games, the opening duration for one opening, and the upper limit number in one round game is higher than the low-frequency winning mode, and is not limited to the above value, and is arbitrary is.

図19に示すように、主側ROM64には振分テーブル記憶エリア64bが設けられている。振分テーブル記憶エリア64bには、大当たり種別カウンタC2に対する大当たり結果の振分先が設定されている振分テーブルが記憶されている。振分テーブルにおいては大当たり結果となった場合における大当たり結果の振分先として、低確大当たり結果と、低入賞高確大当たり結果と、最有利大当たり結果とが設定されている。 As shown in FIG. 19, the main ROM 64 is provided with a distribution table storage area 64b. The distribution table storage area 64b stores a distribution table in which the distribution destination of the jackpot result for the jackpot type counter C2 is set. In the allocation table, low-probability jackpot results, low-win high-probability jackpot results, and maximum-benefit jackpot results are set as jackpot results to be distributed in the event of a jackpot result.

低確大当たり結果は、開閉実行モードが高頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが低確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。但し、この高頻度サポートモードは、移行後において遊技回数が終了基準回数(具体的には、100回)に達した場合に低頻度サポートモードに移行する。 A low-probability jackpot result is a jackpot result in which the opening/closing execution mode becomes a high-frequency prize-winning mode, and after the opening/closing execution mode ends, the winning/failure lottery mode becomes a low-probability mode and the support mode becomes a high-frequency support mode. However, this high-frequency support mode transitions to the low-frequency support mode when the number of games reaches the end reference number of times (specifically, 100 times) after transition.

低入賞高確大当たり結果は、開閉実行モードが低頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが高確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。これら高確率モード及び高頻度サポートモードは、当否抽選における抽選結果が大当たり状態当選となり、それによる大当たり状態に移行するまで継続する。 The result of the low winning high probability jackpot is that the opening and closing execution mode becomes the low frequency winning mode, and after the opening and closing execution mode ends, the lottery mode becomes the high probability mode and the support mode becomes the high frequency support mode. be. These high-probability mode and high-frequency support mode are continued until the lottery result in the success/failure lottery results in a big win state winning, and the game shifts to a big win state accordingly.

最有利大当たり結果は、開閉実行モードが高頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが高確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。これら高確率モード及び高頻度サポートモードは、当否抽選における抽選結果が大当たり状態当選となり、それによる大当たり状態に移行するまで継続する。 The maximum profit jackpot result is a jackpot result in which the opening/closing execution mode becomes a high-frequency prize winning mode, and after the opening/closing execution mode ends, the winning/failure lottery mode becomes a high-probability mode and the support mode becomes a high-frequency support mode. These high-probability mode and high-frequency support mode are continued until the lottery results in the win/fail lottery result in winning the big win state, and the game shifts to the big win state accordingly.

なお、上記各遊技状態との関係で通常遊技状態とは、開閉実行モードではなく、さらに当否抽選モードが低確率モードであり、サポートモードが低頻度サポートモードである状態をいう。また、遊技結果として、低入賞高確大当たり結果が設定されていない構成としてもよい。また、低入賞高確大当たり結果における開閉実行モードでは、ラウンド遊技の回数が低確大当たり結果及び最有利大当たり結果の場合よりも少ない回数である構成としてもよい。 In relation to each game state described above, the normal game state is not the open/close execution mode, but the win/fail lottery mode is the low probability mode, and the support mode is the low frequency support mode. In addition, as the game result, it is possible to adopt a configuration in which the low winning high probability jackpot result is not set. In addition, in the opening and closing execution mode in the low winning high probability jackpot result, the number of round games may be less than in the case of the low probability jackpot result and the maximum profit jackpot result.

振分テーブルでは、「0~29」の大当たり種別カウンタC2の値のうち、「0~9」が低確大当たり結果に対応しており、「10~14」が低入賞高確大当たり結果に対応しており、「15~29」が最有利大当たり結果に対応している。 In the distribution table, among the values of the jackpot type counter C2 of "0 to 29", "0 to 9" correspond to the low probability jackpot result, and "10 to 14" correspond to the low prize winning high probability jackpot result. , and "15 to 29" corresponds to the maximum winning jackpot result.

振分テーブルは、「設定1」~「設定6」のいずれの設定状態であっても共通となるように1種類のみ設けられている。これにより、大当たり結果の振分態様についてパチンコ機10の設定状態による有利又は不利が生じないようにすることが可能となるとともに、振分テーブルを主側ROM64にて予め記憶するための記憶容量を抑えることが可能となる。 Only one sorting table is provided so that it is common to any setting state of "setting 1" to "setting 6". As a result, it is possible to prevent the setting state of the pachinko machine 10 from causing an advantage or a disadvantage in terms of how the jackpot results are distributed, and at the same time, the memory capacity for pre-storing the distribution table in the main-side ROM 64 can be increased. can be suppressed.

なお、パチンコ機10の設定状態に応じて大当たり結果の振分態様が相違する構成としてもよい。例えば、高い設定値ほど最有利大当たり結果に振り分けられる確率を高くする構成としてもよく、高い設定値ほど最有利大当たり結果又は低入賞高確大当たり結果に振り分けられる確率を高くする構成としてもよい。この場合、高い設定値ほど大当たり結果となった後に高確率モードとなる確率を高くすることが可能となる。また、高い設定値ほど低入賞高確大当たり結果に振り分けられる確率を低くする構成としてもよく、高い設定値では低入賞高確大当たり結果に振り分けられないのに対して低い設定値では低入賞高確大当たり結果に振り分けられ得る構成としてもよい。この場合、高い設定値ほど高頻度入賞モードの開閉実行モードが発生する確率を高くすることが可能となる。 It should be noted that it is also possible to adopt a configuration in which the distribution mode of the jackpot result is different according to the setting state of the pachinko machine 10 . For example, the higher the set value, the higher the probability of being assigned to the maximum advantageous jackpot result, or the higher the set value, the higher the probability of being assigned to the maximum advantageous jackpot result or the low winning high probability jackpot result. In this case, the higher the set value, the higher the probability of entering the high-probability mode after a big win. In addition, the higher the set value, the lower the probability of being distributed to the low winning high probability jackpot result. It is good also as a structure which can be distributed to a jackpot result. In this case, the higher the set value, the higher the probability of occurrence of the opening/closing execution mode of the high-frequency winning mode.

次に、リーチ乱数カウンタC3について説明する。リーチ乱数カウンタC3は、例えば0~238の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。本パチンコ機10には、図柄表示装置41における表示演出の一種として期待演出が設定されている。期待演出とは、図柄の変動表示を行うことが可能な図柄表示装置41を備え、所定の大当たり結果となる遊技回では最終的な停止結果が付与対応結果となる遊技機において、図柄表示装置41における図柄の変動表示が開始されてから停止結果が導出表示される前段階で、前記付与対応結果となり易い変動表示状態であると遊技者に思わせるための表示状態をいう。なお、付与対応結果について具体的には、いずれかの有効ライン上に同一の数字が付された図柄の組合せが停止表示される。 Next, the reach random number counter C3 will be described. The reach random number counter C3 is configured such that it is incremented by 1 in order within the range of 0 to 238, for example, and returns to "0" after reaching the maximum value. In the pachinko machine 10, an expected effect is set as a kind of display effect in the pattern display device 41.例文帳に追加The expected effect is a gaming machine equipped with a symbol display device 41 capable of performing a variable display of symbols, and the symbol display device 41 in which the final stop result is the award corresponding result in a game round that results in a predetermined big win result. It is a display state for making the player think that it is a variable display state that is likely to result in the grant correspondence result in the stage before the stop result is derived and displayed after the symbol variable display is started in . Concretely, a combination of symbols with the same number on any of the activated lines is stopped and displayed with respect to the award correspondence result.

期待演出には、リーチ表示と、リーチ表示が発生する前段階などにおいてリーチ表示の発生や付与対応結果の発生を期待させるための予告表示との2種類が設定されている。 There are two types of expectation effects: a ready-to-win display and an advance notice display for expecting the occurrence of the ready-to-win display and the occurrence of the grant correspondence result in a stage before the occurrence of the ready-to-win display.

リーチ表示には、図柄表示装置41の表示面41aに表示される複数の図柄列のうち一部の図柄列について図柄を停止表示させることで、リーチ図柄の組合せを表示し、その状態で残りの図柄列において図柄の変動表示を行う表示状態が含まれる。また、上記のようにリーチ図柄の組合せを表示した状態で、残りの図柄列において図柄の変動表示を行うとともに、その背景画面において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものや、リーチ図柄の組合せを縮小表示させる又は非表示とした上で、表示面41aの略全体において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものが含まれる。 In the ready-to-win display, a combination of ready-to-win symbols is displayed by stopping and displaying the symbols of some of the plurality of symbol rows displayed on the display surface 41a of the symbol display device 41, and the remaining symbols are displayed in that state. It includes a display state in which symbols are variably displayed in the symbol row. In addition, in a state in which the combinations of ready-to-win patterns are displayed as described above, the patterns are displayed in the remaining pattern rows in a variable manner, and a predetermined character or the like is displayed as a moving image on the background screen to produce a ready-to-win effect. , the combination of the ready-to-win pattern is reduced or hidden, and then a predetermined character or the like is displayed as a moving image on substantially the entire display surface 41a to perform the ready-to-win effect.

予告表示には、図柄表示装置41の表示面41aにおいて図柄の変動表示が開始されてから、全ての図柄列にて図柄が変動表示されている状況において、又は一部の図柄列であって複数の図柄列にて図柄が変動表示されている状況において、図柄列上の図柄とは別にキャラクタを表示させる態様が含まれる。また、背景画面をそれまでの態様とは異なる所定の態様とするものや、図柄列上の図柄をそれまでの態様とは異なる所定の態様とするものも含まれる。かかる予告表示は、リーチ表示が行われる場合及びリーチ表示が行われない場合のいずれの遊技回においても発生し得るが、リーチ表示が行われる場合の方がリーチ表示が行われない場合よりも高確率で発生するように設定されている。 In the advance notice display, the symbols are variably displayed in all of the symbol rows after the symbol variability display is started on the display surface 41a of the symbol display device 41, or in a part of the symbol rows and a plurality of symbols are displayed. In the situation where the symbols are variably displayed in the symbol row, a mode is included in which characters are displayed separately from the symbols on the symbol row. It also includes a background screen in a predetermined mode different from the previous mode, and a pattern in the pattern row in a predetermined mode different from the previous mode. Such an advance notice display can occur in any game cycle when the reach display is performed or when the reach display is not performed. It is set to occur with probability.

リーチ表示は、最終的に同一の図柄の組合せが停止表示される遊技回では、リーチ乱数カウンタC3の値に関係なく実行される。また、同一の図柄の組合せが停止表示されない大当たり結果に対応した遊技回では、リーチ乱数カウンタC3の値に関係なく実行されない。また、外れ結果に対応した遊技回では、主側ROM64に記憶されたリーチ用テーブルを参照して所定のタイミングで取得したリーチ乱数カウンタC3がリーチ表示の発生に対応している場合に実行される。 The ready-to-win display is executed regardless of the value of the ready-to-win random number counter C3 in game rounds in which the same combination of symbols is finally stopped and displayed. Also, in a game cycle corresponding to a big hit result in which the same combination of symbols is not stop-displayed, the game is not executed regardless of the value of the reach random number counter C3. Also, in the game round corresponding to the result of losing, the reach random number counter C3 obtained at a predetermined timing by referring to the reach table stored in the main ROM 64 is executed when the reach display corresponds to the occurrence of the reach display. .

一方、予告表示を行うか否かの決定は、主制御装置60において行うのではなく、音声発光制御装置81において行われる。この場合、音声発光制御装置81は、いずれかの大当たり結果に対応した遊技回の方が、外れ結果に対応した遊技回に比べ、予告表示が発生し易いこと、及び出現率の低い予告表示が発生し易いことの少なくとも一方の条件を満たすように、予告表示用の抽選処理を実行する。ちなみに、この抽選結果は、図柄表示装置41にて遊技回用の演出が実行される場合に反映される。 On the other hand, the decision as to whether or not to perform the advance notice display is made not by the main controller 60 but by the sound emission control device 81 . In this case, the sound emission control device 81 determines that the game round corresponding to one of the jackpot results is more likely to generate the notice display than the game round corresponding to the result of losing, and that the notice display with a low appearance rate is more likely to occur. Lottery processing for advance notice display is executed so as to satisfy at least one of the conditions of being likely to occur. Incidentally, the result of the lottery is reflected when the symbol display device 41 executes an effect for a game cycle.

ここで、外れ結果となる遊技回においてリーチ表示の発生となる確率は「設定1」~「設定6」のいずれの設定状態であっても同一である。これにより、外れ結果となる遊技回においてリーチ表示が発生する確率に関してパチンコ機10の設定状態による有利又は不利が生じないようにすることが可能となる。但し、これに限定されることはなく、高い設定値ほど外れ結果となる遊技回においてリーチ表示が発生する確率が高くなる構成としてもよい。 Here, the probability of occurrence of the ready-to-win display in game rounds resulting in a loss is the same regardless of the setting state of "setting 1" to "setting 6". As a result, it is possible to prevent the setting state of the pachinko machine 10 from giving an advantage or a disadvantage with respect to the probability of occurrence of the ready-to-win display in game rounds resulting in a loss. However, the present invention is not limited to this, and a configuration may be adopted in which the higher the set value, the higher the probability of occurrence of the ready-to-win display in game rounds that result in an error.

次に、変動種別カウンタCSについて説明する。変動種別カウンタCSは、例えば0~198の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。変動種別カウンタCSは、特図表示部37aにおける表示継続時間と、図柄表示装置41における図柄の表示継続時間とを主側CPU63において決定する上で用いられる。変動種別カウンタCSは、後述するタイマ割込み処理が1回実行される毎に1回更新され、次回のタイマ割込み処理が実行されるまでの残余時間内でも繰り返し更新される。そして、特図表示部37aにおける変動表示の開始時及び図柄表示装置41による図柄の変動開始時における変動パターン決定に際して変動種別カウンタCSのバッファ値が取得される。 Next, the variation type counter CS will be described. The fluctuation type counter CS is configured to be incremented by 1 in order within the range of 0 to 198, for example, and return to "0" after reaching the maximum value. The variation type counter CS is used when the main side CPU 63 determines the display continuation time in the special figure display unit 37a and the display continuation time of the design in the design display device 41. The fluctuation type counter CS is updated once each time a timer interrupt process, which will be described later, is executed, and is repeatedly updated within the remaining time until the next timer interrupt process is executed. Then, the buffer value of the variation type counter CS is acquired when determining the variation pattern at the start of the variation display in the special figure display unit 37a and at the start of variation in the design by the design display device 41.

<主側CPU63の処理構成について>
次に、主側CPU63にて遊技を進行させるために実行される各処理を説明する。かかる主側CPU63の処理としては大別して、電源投入に伴い起動されるメイン処理と、定期的に(本実施の形態では4ミリ秒周期で)起動されるタイマ割込み処理とがある。
<Regarding the processing configuration of the main CPU 63>
Next, each process executed by the main CPU 63 to advance the game will be described. The processing of the main CPU 63 can be roughly classified into main processing that is activated upon power-on and timer interrupt processing that is periodically activated (at 4 millisecond cycles in this embodiment).

<メイン処理>
まず、図21のフローチャートを参照しながらメイン処理を説明する。
<Main processing>
First, the main processing will be described with reference to the flowchart of FIG.

メイン処理では、まず電源投入ウエイト処理を実行する(ステップS101)。当該電源投入ウエイト処理では、例えばメイン処理が起動されてからウエイト用の所定時間(具体的には1秒)が経過するまで次の処理に進行することなく待機する。かかる電源投入ウエイト処理の実行期間において図柄表示装置41の動作開始及び初期設定が完了することとなる。その後、主側RAM65のアクセスを許可する(ステップS102)。 In the main process, power-on wait process is first executed (step S101). In the power-on wait process, for example, the process waits without proceeding to the next process until a predetermined wait time (specifically, one second) elapses after the main process is activated. The start of operation and initial setting of the pattern display device 41 are completed during the execution period of the power-on wait process. Thereafter, access to the main RAM 65 is permitted (step S102).

その後、設定キー挿入部68aがON操作されているか否かを判定する(ステップS103)。設定キー挿入部68aがON操作されていない場合(ステップS103:NO)、リセットボタン68cが押圧操作されているか否かを判定する(ステップS104)。リセットボタン68cが押圧操作されている場合(ステップS104:YES)、主側RAM65においてパチンコ機10の設定状態を示す設定値の情報が設定されたエリアを除いて、主側RAM65の各エリアを「0」クリアするとともにその「0」クリアしたエリアに対して初期設定を行う(ステップS105)。つまり、設定キー挿入部68aのON操作を伴わずにリセットボタン68cを押圧操作しながらパチンコ機10への動作電力の供給が開始された場合には設定値の情報についてはパチンコ機10への動作電力の供給が停止される前の状態に維持したまま主側RAM65のクリア処理が実行されるとともにそのクリア処理が実行された記憶エリアに対して初期設定が行われる。これにより、設定値の変更を要することなく主側RAM65の他のエリアを初期化させることが可能となる。なお、ステップS105では主側CPU63の各種レジスタも「0」クリアした後に初期設定を行う。 After that, it is determined whether or not the setting key insertion portion 68a is turned on (step S103). If the setting key insertion portion 68a has not been turned ON (step S103: NO), it is determined whether or not the reset button 68c has been pressed (step S104). When the reset button 68c is pressed (step S104: YES), each area of the main RAM 65 except for the area where the setting value information indicating the setting state of the pachinko machine 10 is set in the main RAM 65. "0" is cleared, and initial setting is performed for the "0" cleared area (step S105). In other words, when the supply of operating power to the pachinko machine 10 is started while pressing the reset button 68c without turning ON the setting key inserting portion 68a, the operation of the pachinko machine 10 for the set value information The clearing process of the main RAM 65 is executed while maintaining the state before the power supply is stopped, and the memory area for which the clearing process has been executed is initialized. As a result, other areas of the main RAM 65 can be initialized without changing the set values. In step S105, the various registers of the main CPU 63 are also initialized after being cleared to "0".

リセットボタン68cが押圧操作されていない場合(ステップS104:NO)、停電フラグに「1」がセットされているか否かを判定する(ステップS106)。停電フラグは主側RAM65に設けられており、主側CPU63への動作電力の供給が停止される場合において予め定められた停電時処理が正常に実行された場合には当該停電フラグに「1」がセットされることとなる。停電フラグに「1」がセットされている場合には、チェックサムの算出結果が電源遮断時に保存したチェックサムと一致するか否かすなわち記憶保持されたデータの有効性を判定する(ステップS107)。ステップS105の処理を実行した場合、又はステップS107にて肯定判定をした場合、主側RAM65を確認することでパチンコ機10の設定値が正常か否かを判定する(ステップS108)。具体的には、設定値が「設定1」~「設定6」のいずれかである場合に正常であると判定し、「0」又は7以上である場合に異常であると判定する。 If the reset button 68c is not pressed (step S104: NO), it is determined whether or not the power failure flag is set to "1" (step S106). A power failure flag is provided in the main RAM 65, and when the predetermined power failure processing is normally executed when the supply of operating power to the main CPU 63 is stopped, the power failure flag is set to "1". will be set. If the power failure flag is set to "1", it is determined whether or not the checksum calculation result matches the checksum saved when the power was shut off, that is, the validity of the stored data is determined (step S107). . When the process of step S105 is executed, or when an affirmative determination is made in step S107, it is determined whether or not the setting value of the pachinko machine 10 is normal by confirming the main side RAM 65 (step S108). Specifically, if the setting value is any one of "setting 1" to "setting 6", it is determined to be normal, and if it is "0" or 7 or more, it is determined to be abnormal.

ステップS106~ステップS108のいずれかで否定判定をした場合には動作禁止処理を実行する。動作禁止処理では、ホール管理者等にエラーの発生を報知するためのエラー報知処理を実行した後に(ステップS109)、無限ループとなる。当該動作禁止処理は、後述する全部クリア処理(ステップS115)が実行されることにより解除される。 When a negative determination is made in any of steps S106 to S108, operation prohibition processing is executed. In the operation prohibition process, after executing an error notification process for notifying the hall manager or the like of the occurrence of an error (step S109), an infinite loop occurs. The operation prohibition process is canceled by executing the all clear process (step S115), which will be described later.

ステップS106~ステップS108の全てにおいて肯定判定をした場合には電源投入設定処理を実行する(ステップS110)。電源投入設定処理では、停電フラグの初期化といった主側RAM65の所定のエリアを初期値に設定するとともに、現状の遊技状態に対応したコマンドを音声発光制御装置81に送信する。 If affirmative determinations are made in all of steps S106 to S108, power-on setting processing is executed (step S110). In the power-on setting process, a predetermined area of the main side RAM 65 is set to an initial value such as initialization of a power failure flag, and a command corresponding to the current game state is transmitted to the sound emission control device 81 .

なお、主側CPU63はタイマ割込み処理を定期的に実行する構成であるが、メイン処理が開始された段階においてはタイマ割込み処理の発生が禁止されている。このタイマ割込み処理の発生が禁止された状態はステップS110の処理が完了してステップS111の処理が実行される前のタイミングで解除され、タイマ割込み処理の実行が許可される。これにより、主側CPU63への動作電力の供給が開始された場合にはステップS110の電源投入設定処理が終了して、ステップS111の処理が開始される前の段階までタイマ割込み処理は実行されない。よって、当該状況となるまでは主側CPU63にて遊技を進行させるための処理が開始されないこととなる。 Although the main CPU 63 is configured to periodically execute timer interrupt processing, generation of timer interrupt processing is prohibited at the stage when the main processing is started. The state in which the occurrence of the timer interrupt processing is prohibited is released at the timing before the processing of step S110 is completed and the processing of step S111 is executed, and execution of the timer interrupt processing is permitted. As a result, when the supply of operating power to the main CPU 63 is started, the power-on setting process of step S110 is completed, and the timer interrupt process is not executed until the stage before the process of step S111 is started. Therefore, the main CPU 63 does not start the process for advancing the game until the relevant situation is reached.

その後、ステップS111~ステップS114の残余処理に進む。つまり、主側CPU63はタイマ割込み処理を定期的に実行する構成であるが、1のタイマ割込み処理と次のタイマ割込み処理との間に残余時間が生じることとなる。この残余時間は各タイマ割込み処理の処理完了時間に応じて変動することとなるが、かかる不規則な時間を利用してステップS111~ステップS114の残余処理を繰り返し実行する。この点、当該ステップS111~ステップS114の残余処理は非定期的に実行される非定期処理であると言える。 After that, the remaining processing of steps S111 to S114 is performed. In other words, although the main CPU 63 is configured to periodically execute timer interrupt processing, there will be a residual time between one timer interrupt processing and the next timer interrupt processing. Although this remaining time varies according to the processing completion time of each timer interrupt processing, the remaining processing of steps S111 to S114 is repeatedly executed using such irregular time. In this respect, it can be said that the remaining processes of steps S111 to S114 are irregular processes that are executed irregularly.

残余処理では、まずステップS111にて、タイマ割込み処理の発生を禁止するために割込み禁止の設定を行う。続くステップS112では、乱数初期値カウンタCINIの更新を行う乱数初期値更新処理を実行するとともに、ステップS113にて変動種別カウンタCSの更新を行う変動用カウンタ更新処理を実行する。これらの更新処理では、主側RAM65の対応するカウンタから現状の数値情報を読み出し、その読み出した数値情報を1加算する処理を実行した後に、読み出し元のカウンタに上書きする処理を実行する。この場合、カウンタ値が最大値を超えた際にそれぞれ「0」にクリアする。その後、ステップS114にて、タイマ割込み処理の発生を禁止している状態から許可する状態へ切り換える割込み許可の設定を行う。ステップS114の処理を実行した場合、ステップS111に戻り、ステップS111~ステップS114の処理を繰り返す。 In the remaining process, first, in step S111, interrupt prohibition is set to prohibit the occurrence of timer interrupt processing. In subsequent step S112, a random number initial value update process for updating the random number initial value counter CINI is executed, and in step S113, a fluctuation counter update process for updating the fluctuation type counter CS is executed. In these updating processes, the current numerical information is read out from the corresponding counter of the main RAM 65, and after executing the process of adding 1 to the read numerical information, the process of overwriting the reading source counter is executed. In this case, they are cleared to "0" when the counter value exceeds the maximum value. After that, in step S114, interrupt permission is set to switch from the state in which the occurrence of timer interrupt processing is prohibited to the state in which it is permitted. If the process of step S114 has been executed, the process returns to step S111, and the processes of steps S111 to S114 are repeated.

一方、設定キー挿入部68aがON操作されている場合(ステップS103:YES)には、全部クリア処理を実行する(ステップS115)。全部クリア処理では、主側RAM65においてパチンコ機10の設定状態を示す設定値の情報が設定されたエリアも含めて、主側RAM65の全てのエリアを「0」クリアするとともにその「0」クリアしたエリアに対して初期設定を行う。つまり、パチンコ機10の設定状態を変更するための操作が行われている場合にはリセットボタン68cが押圧操作されていなくても主側RAM65の全てのエリアが「0」クリアされるとともにそのクリア処理が実行された記憶エリアに対して初期設定が行われる。また、ステップS115では主側CPU63の各種レジスタも「0」クリアした後に初期設定を行う。なお、これに限定されることはなく、パチンコ機10の設定状態を変更するための操作が行われている場合であってもリセットボタン68cが押圧操作されていない場合には主側RAM65の全部クリア処理が実行されずに、パチンコ機10の設定状態を変更するための操作が行われているとともにリセットボタン68cが押圧操作されている場合に全部クリア処理が実行される構成としてもよい。 On the other hand, if the setting key inserting portion 68a is turned ON (step S103: YES), all clear processing is executed (step S115). In the all-clearing process, all areas of the main RAM 65 including the area in which the setting value information indicating the setting state of the pachinko machine 10 is set in the main RAM 65 are cleared to "0" and cleared to "0". Initialize the area. That is, when an operation for changing the setting state of the pachinko machine 10 is performed, all areas of the main side RAM 65 are cleared to "0" even if the reset button 68c is not pressed, and the clearing is performed. Initialization is performed for the storage area in which the process has been performed. In step S115, the various registers of the main side CPU 63 are also initialized after being cleared to "0". In addition, it is not limited to this, and even if an operation for changing the setting state of the pachinko machine 10 is performed, if the reset button 68c is not pressed, all of the main side RAM 65 A configuration may be adopted in which the all clear process is executed when the reset button 68c is pressed while an operation for changing the setting state of the pachinko machine 10 is being performed without the clear process being executed.

その後、ステップS116にて設定値更新処理を実行した後に、ステップS110の処理に移行する。設定値更新処理(ステップS116)では、まず主側RAM65に設けられた設定値カウンタに「1」をセットする。設定値カウンタはパチンコ機10の設定状態がいずれの設定値であるのかを主側CPU63にて特定するためのカウンタである。設定値カウンタに「1」がセットされることにより、設定値更新処理が実行される場合にはそれまでの設定値に関係なく設定値が「設定1」となる。その後、「設定1」に対応する「1」の数字が表示されるように第3報知用表示装置69cを表示制御する。遊技ホールの管理者は設定値の変更に際しては第3報知用表示装置69cを確認することでパチンコ機10の現状の設定状態を把握することが可能となる。その後、更新実行処理を実行する。 Then, after executing the set value update process in step S116, the process proceeds to step S110. In the set value update process (step S116), first, the set value counter provided in the main RAM 65 is set to "1". The setting value counter is a counter for specifying which setting value the setting state of the pachinko machine 10 is by the main side CPU 63 . By setting "1" to the set value counter, the set value becomes "set 1" regardless of the set value up to that point when the set value update process is executed. After that, display control is performed on the third notification display device 69c so that the number "1" corresponding to "setting 1" is displayed. The manager of the game hall can grasp the current setting state of the pachinko machine 10 by confirming the third notification display device 69c when changing the setting value. After that, update execution processing is executed.

更新実行処理では、設定キー挿入部68aがOFF操作されていないことを条件として、更新ボタン68bが1回押圧操作されたか否かを判定し、更新ボタン68bが1回押圧操作されている場合には主側RAM65の設定値カウンタの値を1加算する。また、当該1加算後における設定値カウンタの値が「6」を超えた場合には、設定値カウンタに「1」をセットする。これにより、更新ボタン68bが1回押圧操作される度に1段階上の設定値に更新され、「設定6」の状況で更新ボタン68bが1回押圧操作された場合には「設定1」に戻ることになる。更新実行処理では、設定値カウンタの値を更新した場合、主側RAM65の設定値カウンタの値に対応する数字が表示されるように第3報知用表示装置69cを表示制御する。遊技ホールの管理者は第3報知用表示装置69cを確認することで更新ボタン68bを押圧操作した後のパチンコ機10の設定状態を把握することが可能となる。設定値更新処理(ステップS116)では、設定キー挿入部68aのOFF操作が行われるまで、更新実行処理を繰り返し実行する。そして、設定キー挿入部68aのOFF操作が行われた場合には、第3報知用表示装置69cにおける設定値の表示を終了させて、本設定値更新処理を終了する。 In the update execution process, it is determined whether or not the update button 68b has been pressed once on the condition that the setting key insertion portion 68a has not been turned off. adds 1 to the value of the set value counter of the main side RAM 65 . If the value of the set value counter after adding 1 exceeds "6", the set value counter is set to "1". As a result, each time the update button 68b is pressed once, the set value is updated to the value one step higher. going back. In the update execution process, when the value of the set value counter is updated, the display of the third notification display device 69c is controlled so that the number corresponding to the value of the set value counter of the main RAM 65 is displayed. By checking the third notification display device 69c, the manager of the game hall can grasp the setting state of the pachinko machine 10 after the update button 68b is pressed. In the setting value update process (step S116), the update execution process is repeatedly executed until the setting key insertion portion 68a is turned off. Then, when the setting key insertion portion 68a is turned off, the display of the setting values on the third notification display device 69c is ended, and this setting value updating process is ended.

<タイマ割込み処理>
次に、図22のフローチャートを参照しながらタイマ割込み処理を説明する。タイマ割込み処理は定期的(例えば4ミリ秒周期)に実行される。
<Timer interrupt processing>
Next, timer interrupt processing will be described with reference to the flowchart of FIG. Timer interrupt processing is executed periodically (for example, every 4 milliseconds).

タイマ割込み処理では、まず停電情報記憶処理を実行する(ステップS201)。停電情報記憶処理では、停電監視基板67から電源遮断の発生に対応した停電信号を受信しているか否かを監視し、停電の発生を特定した場合には停電時処理を実行した後に無限ループとなる。停電時処理では、主側RAM65の停電フラグに「1」をセットするとともに、チェックサムを算出しその算出したチェックサムを保存する。 In the timer interrupt process, first, a power failure information storage process is executed (step S201). In the power failure information storage process, it is monitored whether or not a power failure signal corresponding to the occurrence of a power failure is received from the power failure monitoring board 67, and when the occurrence of a power failure is specified, the power failure process is executed and then an infinite loop is performed. Become. In the power failure processing, the power failure flag of the main RAM 65 is set to "1", the checksum is calculated, and the calculated checksum is saved.

その後、抽選用乱数更新処理を実行する(ステップS202)。抽選用乱数更新処理では、当たり乱数カウンタC1、大当たり種別カウンタC2、リーチ乱数カウンタC3及び普電役物開放カウンタC4の更新を実行する。具体的には、当たり乱数カウンタC1、大当たり種別カウンタC2、リーチ乱数カウンタC3及び普電役物開放カウンタC4から現状の数値情報を順次読み出し、それら読み出した数値情報をそれぞれ1加算する処理を実行した後に、読み出し元のカウンタに上書きする処理を実行する。この場合、カウンタ値が最大値を超えた際にそれぞれ「0」にクリアする。その後、ステップS203ではステップS112と同様に乱数初期値更新処理を実行するとともに、ステップS204にてステップS113と同様に変動用カウンタ更新処理を実行する。 After that, random number update processing for lottery is executed (step S202). In the lottery random number update process, the hit random number counter C1, the jackpot type counter C2, the reach random number counter C3, and the general electric accessory release counter C4 are updated. Specifically, the current numerical information is sequentially read out from the hit random number counter C1, the jackpot type counter C2, the reach random number counter C3, and the general electric role release counter C4, and the process of adding 1 to each of the read numerical information was executed. Afterwards, a process of overwriting the read source counter is executed. In this case, they are cleared to "0" when the counter value exceeds the maximum value. After that, in step S203, random number initial value update processing is executed in the same manner as in step S112, and in step S204, variation counter update processing is executed in the same manner as in step S113.

その後、不正用の監視対象として設定されている所定の事象が発生しているか否かを監視する不正検知処理を実行する(ステップS205)。当該不正検知処理では、複数種類の事象の発生を監視し、所定の事象が発生していることを確認することで、主側RAM65に設けられた遊技停止フラグに「1」をセットする。続くステップS206では、上記遊技停止フラグに「1」がセットされているか否かを判定することで、遊技の進行を停止している状態であるか否かを判定する。ステップS206にて否定判定をした場合に、ステップS207以降の処理を実行する。 After that, fraud detection processing is executed to monitor whether or not a predetermined event set as a monitoring target for fraud has occurred (step S205). In the fraud detection process, the game stop flag provided in the main side RAM 65 is set to "1" by monitoring the occurrence of a plurality of types of events and confirming that a predetermined event has occurred. In the subsequent step S206, it is determined whether or not the progress of the game is stopped by determining whether or not the game stop flag is set to "1". When a negative determination is made in step S206, the processes after step S207 are executed.

ステップS207では、ポート出力処理を実行する。ポート出力処理では、前回のタイマ割込み処理において出力情報の設定が行われている場合に、その出力情報に対応した出力を各種駆動部32b,34bに行うための処理を実行する。例えば、特電入賞装置32を開放状態に切り換えるべき情報が設定されている場合には特電用の駆動部32bへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。また、第2作動口34の普電役物34aを開放状態に切り換えるべき情報が設定されている場合には普電用の駆動部34bへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。 In step S207, port output processing is executed. In the port output process, when the output information has been set in the previous timer interrupt process, a process for outputting corresponding to the output information to the various driving units 32b and 34b is executed. For example, when the information to switch the special electric prize winning device 32 to the open state is set, the output of the drive signal to the special electric drive unit 32b is started, and when the information to switch to the closed state is set stops the output of the drive signal. In addition, when information is set to switch the general electric accessory 34a of the second operation port 34 to the open state, the output of the drive signal to the general electric drive unit 34b is started to switch to the closed state. When the information is set, the output of the drive signal is stopped.

その後、読み込み処理を実行する(ステップS208)。読み込み処理では、停電信号及び入賞信号以外の信号の読み込みを実行し、その読み込んだ情報を今後の処理にて利用するために記憶する。 After that, read processing is executed (step S208). In the reading process, signals other than the power failure signal and the winning signal are read, and the read information is stored for use in future processing.

その後、入球検知処理を実行する(ステップS209)。当該入球検知処理では、各入球検知センサ42a~49aから受信している信号を読み込み、その読み込み結果に基づいて、アウト口24a、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びスルーゲート35への入球の有無を特定する。 After that, ball entry detection processing is executed (step S209). In the ball-entering detection process, signals received from the ball-entering detection sensors 42a to 49a are read, and based on the reading results, the out port 24a, the general prize-winning port 31, the special electric prize-winning device 32, and the first operation port 33 , the presence or absence of the ball entering the second operating port 34 and the through gate 35 is specified.

その後、主側RAM65に設けられている複数種類のタイマカウンタの数値情報をまとめて更新するためのタイマ更新処理を実行する(ステップS210)。この場合、記憶されている数値情報が減算されて更新されるタイマカウンタを集約して扱う構成であるが、減算式のタイマカウンタの更新及び加算式のタイマカウンタの更新の両方を集約して行う構成としてもよい。 After that, a timer update process is executed to collectively update the numerical information of a plurality of types of timer counters provided in the main RAM 65 (step S210). In this case, the timer counters that are updated by subtracting the stored numerical information are collectively handled. may be configured.

その後、遊技球の発射制御を行うための発射制御処理を実行する(ステップS211)。発射操作装置28への発射操作が継続されている状況では、所定の発射周期である0.6秒に1個の遊技球が発射される。続くステップS212では、入力状態監視処理として、ステップS208の読み込み処理にて読み込んだ情報に基づいて、各入球検知センサ42a~49aの断線確認や、遊技機本体12や前扉枠14の開放確認を行う。 After that, a launch control process for controlling the launch of game balls is executed (step S211). In a situation where the shooting operation to the shooting operation device 28 is continued, one game ball is shot in 0.6 seconds, which is a predetermined shooting cycle. In the following step S212, as an input state monitoring process, based on the information read in the reading process of step S208, disconnection of each ball detection sensor 42a to 49a is checked, and the opening of the gaming machine main body 12 and the front door frame 14 is checked. I do.

その後、遊技回の実行制御及び開閉実行モードの実行制御を行うための特図特電制御処理を実行する(ステップS213)。特図特電制御処理については後に詳細に説明する。 After that, a special figure special electric control process for performing execution control of the game round and execution control of the opening and closing execution mode is executed (step S213). Special figure special electric control processing is explained in detail later.

その後、普図普電制御処理を実行する(ステップS214)。普図普電制御処理では、スルーゲート35への入賞が発生している場合に普図側の保留情報を取得するための処理を実行するとともに、普図側の保留情報が記憶されている場合にその保留情報について開放判定を行い、さらにその開放判定を契機として普図用の演出を行うための処理を実行する。また、開放判定の結果に基づいて、第2作動口34の普電役物34aを開閉させる処理を実行する。この場合、サポートモードが低頻度サポートモードであればそれに対応する処理が実行され、サポートモードが高頻度サポートモードであればそれに対応する処理が実行される。また、開閉実行モードである場合にはその直前のサポートモードが高頻度サポートモードであったとしても低頻度サポートモードとなる。 After that, the general map general electric control process is executed (step S214). In the general map general electric control process, when the prize to the through gate 35 is generated, the processing for acquiring the reservation information on the general map side is executed, and when the reservation information on the general map side is stored Then, open determination is performed for the reservation information, and processing for performing the production for the normal map is performed with the open determination as a trigger. Moreover, based on the result of open determination, the process which opens and closes the universal electrical accessory 34a of the 2nd operation|movement opening 34 is performed. In this case, if the support mode is the low-frequency support mode, corresponding processing is executed, and if the support mode is the high-frequency support mode, corresponding processing is executed. Further, when the opening/closing execution mode is set, the low-frequency support mode is set even if the immediately preceding support mode is the high-frequency support mode.

続くステップS215では、直前のステップS213及びステップS214の処理結果に基づいて、特図表示部37aに係る保留情報の増減個数を特図保留表示部37bに反映させるための出力情報の設定を行うとともに、普図表示部38aに係る保留情報の増減個数を普図保留表示部38bに反映させるための出力情報の設定を行う。また、ステップS215では、直前のステップS213及びステップS214の処理結果に基づいて、特図表示部37aの表示内容を更新させるための出力情報の設定を行うとともに、普図表示部38aの表示内容を更新させるための出力情報の設定を行う。 In the following step S215, based on the processing result of step S213 and step S214 immediately before, while setting the output information for reflecting the increase or decrease number of pending information pertaining to the special figure display unit 37a to the special figure pending display unit 37b , Set the output information for reflecting the increase/decrease number of the reservation information related to the normal map display unit 38a to the normal map reservation display unit 38b. In addition, in step S215, based on the processing results of step S213 and step S214 immediately before, along with setting the output information for updating the display content of the special figure display unit 37a, the display content of the normal figure display unit 38a Set the output information for updating.

その後、払出制御装置77から受信したコマンド及び信号の内容を確認し、その確認結果に対応した処理を行うための払出状態受信処理を実行する(ステップS216)。また、賞球コマンドを出力対象として設定するための払出出力処理を実行する(ステップS217)。また、今回のタイマ割込み処理にて実行された各種処理の処理結果に応じた外部信号の出力の開始及び終了を制御するための外部情報設定処理を実行する(ステップS218)。その後、遊技領域PAにおける遊技球の入球結果に対応する情報を第1~第3報知用表示装置69a~69cにて表示するための管理用処理を実行して(ステップS219)、本タイマ割込み処理を終了する。 After that, the content of the command and signal received from the payout control device 77 is confirmed, and payout state reception processing for performing processing corresponding to the confirmation result is executed (step S216). Also, a payout output process for setting the prize ball command as an output target is executed (step S217). Also, an external information setting process is executed for controlling the start and end of the output of the external signal according to the processing results of the various processes executed in the current timer interrupt process (step S218). Thereafter, a management process for displaying information corresponding to the ball entry result of the game ball in the game area PA on the first to third notification display devices 69a to 69c is executed (step S219), and this timer interrupt End the process.

<特図特電制御処理>
次に、ステップS213の特図特電制御処理について、図23のフローチャートを参照しながら説明する。
<Special special train control processing>
Next, the special figure special electric control process of step S213 is demonstrated, referring the flowchart of FIG.

まず保留情報の取得処理を実行する(ステップS301)。保留情報の取得処理では、第1作動口33又は第2作動口34への入賞が発生しているか否かを判定し、入賞が発生している場合には保留格納エリア65aにおける保留数が上限値(本実施の形態では「4」)未満であるか否かを判定する。保留数が上限値未満である場合には、保留数を1加算するとともに、前回のステップS202にて更新した当たり乱数カウンタC1、大当たり種別カウンタC2及びリーチ乱数カウンタC3の各数値情報を、保留用エリアREの空き保留エリアRE1~RE4のうち最初の保留エリアに格納する。なお、第1作動口33及び第2作動口34への入賞が同時に発生している場合には、保留情報の取得処理を1回実行する範囲内において、上記保留情報を取得するための処理を複数回実行する。また、保留情報の新たな取得が行われた場合にはそれに対応する取得時コマンドを音声発光制御装置81に送信する。音声発光制御装置81は当該コマンドを受信した場合、図柄表示装置41における保留情報の個数を示す画像の表示を保留情報の増加に対応する表示内容に更新させる。 First, a hold information acquisition process is executed (step S301). In the reservation information acquisition process, it is determined whether or not the winning to the first operation port 33 or the second operation port 34 has occurred, and if the winning has occurred, the number of reservations in the reservation storage area 65a is the upper limit It is determined whether or not it is less than a value ("4" in this embodiment). If the number of reservations is less than the upper limit, the number of reservations is incremented by 1, and the numerical information of the winning random number counter C1, the jackpot type counter C2 and the reach random number counter C3 updated in the previous step S202 is used for holding. Store in the first reserved area among the empty reserved areas RE1 to RE4 of the area RE. It should be noted that when the winning to the first operation port 33 and the second operation port 34 occurs at the same time, the processing for acquiring the above-described pending information is executed within the range of executing the processing for acquiring the pending information once. Run multiple times. Also, when the hold information is newly acquired, a command at the time of acquisition corresponding to it is transmitted to the sound emission control device 81 . When receiving the command, the sound emission control device 81 updates the display of the image indicating the number of pieces of pending information on the pattern display device 41 to the display content corresponding to the increase of the pending information.

その後、主側RAM65に設けられた特図特電カウンタの情報を読み出すとともに(ステップS302)、主側ROM64に設けられた特図特電アドレステーブルを読み出す(ステップS303)。そして、特図特電アドレステーブルから特図特電カウンタの情報に対応した開始アドレスを取得し(ステップS304)、ステップS306~ステップS312の処理のうちその取得した開始アドレスが示す処理にジャンプする(ステップS305)。特図特電カウンタは、ステップS306~ステップS312の各種処理のうちいずれを実行すべきであるかを主側CPU63にて把握するためのカウンタであり、特図特電アドレステーブルは、特図特電カウンタの数値情報に対応させて、ステップS306~ステップS312の処理を実行するためのプログラムの開始アドレスが設定されている。 After that, the information of the special special electric counter provided in the main RAM 65 is read (step S302), and the special special electric address table provided in the main ROM 64 is read (step S303). Then, the start address corresponding to the information of the special special electric counter is acquired from the special special electric address table (step S304), and jumps to the process indicated by the acquired start address among the processes of steps S306 to S312 (step S305 ). The special special electric counter is a counter for the main side CPU 63 to grasp which of the various processes of steps S306 to S312 should be executed, and the special special electric address table is a counter for the special special electric counter. The start address of the program for executing the processing of steps S306 to S312 is set in association with the numerical information.

ステップS306では特図変動開始処理を実行する。図24は特図変動開始処理を示すフローチャートである。 In step S306, special figure fluctuation start processing is executed. FIG. 24 is a flow chart showing a special figure variation start process.

特図変動開始処理では保留用エリアREに格納されている保留情報の個数が1以上であることを条件として(ステップS401:YES)、データ設定処理を実行する(ステップS402)。データ設定処理では、まず保留数を1減算するとともに、保留用エリアREの第1保留エリアRE1に格納されたデータを実行エリアAEに移動する。その後、保留用エリアREの各保留エリアRE1~RE4に格納されたデータをシフトさせる処理を実行する。このデータシフト処理は、第1保留エリアRE1~第4保留エリアRE4に格納されているデータを下位エリア側に順にシフトさせる処理であり、詳細には、第2保留エリアRE2→第1保留エリアRE1、第3保留エリアRE3→第2保留エリアRE2、第4保留エリアRE4→第3保留エリアRE3といった具合に各エリア内のデータをシフトさせた後に第4保留エリアRE4を「0」クリアする。この際、保留エリアのデータのシフトが行われたことを認識させるためのシフト時コマンドを音声発光制御装置81に送信する。音声発光制御装置81は当該コマンドを受信した場合、図柄表示装置41における保留情報の個数を示す画像の表示を保留情報の減少に対応する表示内容に更新させる。 In the special figure fluctuation start process, data setting process is executed on the condition that the number of pieces of reservation information stored in the reservation area RE is 1 or more (step S401: YES) (step S402). In the data setting process, first, the number of reservations is decremented by 1, and the data stored in the first reservation area RE1 of the reservation area RE is moved to the execution area AE. After that, a process of shifting the data stored in each of the reservation areas RE1 to RE4 of the reservation area RE is executed. This data shift process is a process of sequentially shifting the data stored in the first reservation area RE1 to the fourth reservation area RE4 to the lower area side. , the third reservation area RE3→the second reservation area RE2, the fourth reservation area RE4→the third reservation area RE3, etc. After that, the fourth reservation area RE4 is cleared to "0". At this time, a shift command is transmitted to the sound emission control device 81 for recognizing that the data in the reserved area has been shifted. When receiving the command, the sound emission control device 81 updates the display of the image indicating the number of pieces of pending information on the pattern display device 41 to the display content corresponding to the decrease of the pending information.

データ設定処理を実行した後は当否テーブルを主側ROM64の当否テーブル記憶エリア64aから読み出す(ステップS403)。既に説明したとおり、当否テーブル記憶エリア64aには、当否テーブルとして、設定1用低確当否テーブル~設定6用低確当否テーブル及び高確当否テーブルが記憶されている。ステップS403では、まず主側RAM65の当否抽選モードを示す情報を読み出すことにより現状の当否抽選モードを把握する。高確率モードである場合には当否テーブル記憶エリア64aから高確当否テーブルを読み出す。一方、低確率モードである場合には主側RAM65の設定値カウンタの値を読み出すことによりパチンコ機10の設定状態を把握する。そして、その把握した設定値に対応する低確当否テーブルを当否テーブル記憶エリア64aから読み出す。 After executing the data setting process, the success/failure table is read from the success/failure table storage area 64a of the main ROM 64 (step S403). As already described, the right/wrong table storage area 64a stores a low right/wrong right/wrong table for setting 1 to a low right/wrong right/wrong table for setting 6 and a high right/wrong right/wrong table. In step S403, the current winning/failing lottery mode is grasped by first reading information indicating the winning/failure lottery mode from the main RAM 65 . If the high-probability mode is selected, the high-probability table is read from the yes-no table storage area 64a. On the other hand, when it is in the low probability mode, the setting state of the pachinko machine 10 is grasped by reading the value of the setting value counter of the main side RAM65. Then, the low-probability table corresponding to the comprehended set value is read out from the validity table storage area 64a.

その後、ステップS403にて読み出した当否テーブルを参照して当否判定処理を実行する(ステップS404)。当否判定処理では、実行エリアAEに格納された情報のうち当否判定用の情報、すなわち当たり乱数カウンタC1に係る数値情報が、ステップS403にて読み出した当否テーブルに設定された大当たり数値情報と一致しているか否かを判定する。 Thereafter, the success/failure determination process is executed with reference to the success/failure table read in step S403 (step S404). In the success/failure determination process, the information for success/failure determination among the information stored in the execution area AE, that is, the numerical value information related to the winning random number counter C1 matches the jackpot numerical value information set in the success/failure table read out in step S403. Determine whether or not

当否判定処理の結果が大当たり当選結果である場合には(ステップS405:YES)、振分判定処理を実行する(ステップS406)。振分判定処理では、実行エリアAEに格納された情報のうち振分判定用の情報、すなわち大当たり種別カウンタC2に係る数値情報を読み出す。そして、主側ROM64の振分テーブル記憶エリア64bに設けられた振分テーブルを参照して、上記読み出した大当たり種別カウンタC2に係る数値情報がいずれの大当たり結果に対応しているのかを特定する。具体的には、低確大当たり結果、低入賞高確大当たり結果及び最有利大当たり結果のうちいずれの大当たり結果に対応しているのかを特定する。 When the result of the success/failure determination process is a jackpot winning result (step S405: YES), a distribution determination process is executed (step S406). In the distribution determination process, out of the information stored in the execution area AE, information for distribution determination, that is, numerical information related to the jackpot type counter C2 is read. Then, with reference to the distribution table provided in the distribution table storage area 64b of the main ROM 64, it is specified which jackpot result the numerical information related to the read jackpot type counter C2 corresponds to. Specifically, it specifies which one of the low probability jackpot result, the low prize winning high probability jackpot result, and the maximum profit jackpot result corresponds.

その後、大当たり結果用の停止結果設定処理を実行する(ステップS407)。具体的には、今回の変動開始に係る遊技回において特図表示部37aに最終的に停止表示させる絵柄の態様の情報を、主側ROM64に予め記憶されている大当たり結果用の停止結果テーブルから特定し、その特定した情報を主側RAM65に書き込む。この大当たり結果用の停止結果テーブルには、特図表示部37aに停止表示される絵柄の態様の情報が、大当たり結果の種類毎に相違させて設定されている。 After that, a stop result setting process for the jackpot result is executed (step S407). Specifically, the information on the form of the pattern to be finally stopped and displayed on the special figure display unit 37a in the game round related to the start of this fluctuation is obtained from the stop result table for the jackpot result stored in advance in the main side ROM 64. specified, and writes the specified information in the main side RAM 65 . In the stop result table for the jackpot result, information on the form of the pattern stopped and displayed on the special figure display section 37a is set differently for each type of jackpot result.

その後、振分判定結果に対応したフラグセット処理を実行する(ステップS408)。具体的には、主側RAM65には各大当たり結果の種類に対応したフラグが設けられており、ステップS408では、それら各大当たり結果の種類に対応したフラグのうち、ステップS406の振分判定処理の結果に対応したフラグに「1」をセットする。 After that, a flag setting process corresponding to the distribution determination result is executed (step S408). Specifically, the main RAM 65 is provided with flags corresponding to the types of each jackpot result, and in step S408, among the flags corresponding to each jackpot result type, A flag corresponding to the result is set to "1".

一方、ステップS405にて大当たり当選結果ではないと判定した場合には、外れ結果用の停止結果設定処理を実行する(ステップS409)。具体的には、今回の変動開始に係る遊技回において特図表示部37aに最終的に停止表示させる絵柄の態様の情報を、主側ROM64に予め記憶されている外れ結果用の停止結果テーブルから特定し、その特定した情報を主側RAM65に書き込む。この場合に選択される絵柄の態様の情報は、大当たり結果の場合に選択される絵柄の態様の情報とは異なっている。 On the other hand, if it is determined in step S405 that the winning result is not a jackpot winning result, a stop result setting process for a losing result is executed (step S409). Specifically, the information on the form of the pattern to be finally stopped and displayed on the special figure display unit 37a in the game round related to the start of this fluctuation is obtained from the stop result table for the deviation result stored in advance in the main side ROM 64 specified, and writes the specified information in the main side RAM 65 . The information on the form of the pattern selected in this case is different from the information on the form of the pattern selected in the case of the jackpot result.

ステップS408及びステップS409のいずれかの処理を実行した後は、遊技回の継続期間の把握処理を実行する(ステップS410)。かかる処理では、変動種別カウンタCSの数値情報を取得する。また、今回の遊技回において図柄表示装置41にてリーチ表示が発生するか否かを判定する。具体的には、今回の変動開始に係る遊技回が低確大当たり結果又は最有利大当たり結果である場合には、リーチ表示が発生すると判定する。また、いずれの大当たり結果でもなく、さらに実行エリアAEに格納されているリーチ乱数カウンタC3に係る数値情報がリーチ発生に対応した数値情報である場合には、リーチ表示が発生すると判定する。 After executing the processing of either step S408 or step S409, the process of grasping the duration of the game round is executed (step S410). In this process, the numerical information of the fluctuation type counter CS is obtained. Also, it is determined whether or not the ready-to-win display is generated on the symbol display device 41 in the current game round. Specifically, when the game round related to the start of this fluctuation is the result of the low-probability jackpot or the result of the maximum profit jackpot, it is determined that the ready-to-win display occurs. In addition, when neither of the jackpot results is obtained and the numerical information relating to the ready-to-win random number counter C3 stored in the execution area AE is numerical information corresponding to the occurrence of ready-to-win, it is determined that a ready-to-win display occurs.

リーチ表示が発生すると判定した場合には、主側ROM64に記憶されているリーチ発生用継続期間テーブルを参照して、今回の変動種別カウンタCSの数値情報に対応した遊技回の継続期間を取得する。一方、リーチ表示が発生しないと判定した場合には、主側ROM64に記憶されているリーチ非発生用継続期間テーブルを参照して、今回の変動種別カウンタCSの数値情報に対応した遊技回の継続期間を取得する。ちなみに、リーチ非発生用継続期間テーブルを参照して取得され得る遊技回の継続期間は、リーチ発生用継続期間テーブルを参照して取得され得る遊技回の継続期間と異なっている。 When it is determined that the ready-to-win display occurs, the continuous period table for ready-to-win occurrence generation stored in the main ROM 64 is referred to, and the duration of the game cycle corresponding to the numerical information of the current variation type counter CS is acquired. . On the other hand, when it is determined that the ready-to-win display does not occur, the continuous period table for no-to-win occurrence stored in the main ROM 64 is referred to, and the continuation of the game round corresponding to the numerical information of the current fluctuation type counter CS. Get duration. Incidentally, the duration of game rounds that can be acquired by referring to the non-reach duration table is different from the duration of game rounds that can be acquired by referring to the duration table for reach occurrence.

なお、リーチ非発生時における遊技回の継続期間は、保留用エリアREに格納されている保留情報の数が多いほど遊技回の継続期間が短くなるように設定されている。また、サポートモードが高頻度サポートモードである状況においては低頻度サポートモードである状況よりも、保留情報の数が同一である場合で比較して、短い遊技回の継続期間が選択されるようにリーチ非発生用継続期間テーブルが設定されている。但し、これに限定されることはなく、保留情報の数やサポートモードに応じて遊技回の継続期間が変動しない構成としてもよく、上記の関係とは逆であってもよい。さらには、リーチ発生時における遊技回の継続期間に対して、上記構成を適用してもよい。また、各種大当たり結果の場合、外れリーチ時の場合及びリーチ非発生の外れ結果の場合のそれぞれに対して個別に継続期間テーブルが設定されていてもよい。この場合、各遊技結果に応じた遊技回の継続期間の振分が行われることとなる。 It should be noted that the continuation period of the game round when the ready-to-win situation does not occur is set so that the continuation period of the game round becomes shorter as the number of reservation information stored in the reservation area RE increases. Also, in the situation where the support mode is the high frequency support mode, compared to the case where the number of pending information is the same as in the situation where the support mode is the low frequency support mode, a shorter duration of game rounds is selected. A non-reach duration table is set. However, the present invention is not limited to this, and a configuration may be adopted in which the duration of the game cycle does not change according to the number of pieces of pending information or the support mode, or the above relationship may be reversed. Furthermore, the above configuration may be applied to the continuation period of the game cycle when reach occurs. In addition, in the case of various jackpot results, the duration table may be set individually for each of the case of the loss reach and the case of the loss result of no reach. In this case, the continuation period of the game round is distributed according to each game result.

その後、ステップS410にて取得した遊技回の継続期間の情報を、主側RAM65に設けられた特図特電タイマカウンタにセットする(ステップS411)。特図特電タイマカウンタにセットされた数値情報の更新は、タイマ更新処理(ステップS210)にて実行される。ちなみに、遊技回用の演出として、特図表示部37aにおける絵柄の変動表示と図柄表示装置41における図柄の変動表示とが行われるが、これらの各変動表示が終了される場合にはその遊技回の停止結果が表示された状態(図柄表示装置41では有効ライン上に所定の図柄の組合せが待機された状態)で最終停止期間(例えば0.5秒)に亘って最終停止表示される。この場合に、ステップS410にて取得される遊技回の継続期間は1遊技回分のトータル時間となっている。 After that, the information of the duration of the game round acquired in step S410 is set in the special figure special electric timer counter provided in the main side RAM 65 (step S411). The update of the numerical information set in the special special electric timer counter is executed in the timer update process (step S210). By the way, as an effect for the game cycle, the variable display of the pattern in the special figure display unit 37a and the variable display of the pattern in the pattern display device 41 are performed. is displayed (in the symbol display device 41, a predetermined combination of symbols is waiting on the activated line), the final stop display is performed for the final stop period (for example, 0.5 seconds). In this case, the duration of the game round acquired in step S410 is the total time for one game round.

その後、変動用コマンド及び種別コマンドを音声発光制御装置81に送信する(ステップS412)。変動用コマンドには、遊技回の継続期間の情報が含まれる。ここで、上記のとおりリーチ非発生用継続期間テーブルを参照して取得される遊技回の継続期間は、リーチ発生用継続期間テーブルを参照して取得される遊技回の継続期間と異なっているため、変動用コマンドにリーチ発生の有無の情報が含まれていなかったとしても、音声発光制御装置81では遊技回の継続期間の情報からリーチ発生の有無を特定することは可能である。この点、変動用コマンドには、リーチ発生の有無を示す情報が含まれているとも言える。なお、変動用コマンドにリーチ発生の有無を直接示す情報が含まれていてもよい。また、種別コマンドには、遊技結果の情報が含まれる。 After that, the variation command and the type command are transmitted to the sound emission control device 81 (step S412). The variation command includes information on the duration of game rounds. Here, as described above, the duration of game rounds obtained by referring to the non-reach duration table is different from the duration of game rounds obtained by referring to the duration table for reach occurrence. Even if the variation command does not include information on the presence or absence of the occurrence of reach, the sound emission control device 81 can specify the presence or absence of the occurrence of reach from the information on the duration of the game cycle. In this respect, it can be said that the variation command includes information indicating whether or not reach occurs. Note that the variation command may include information that directly indicates the presence or absence of reach occurrence. Also, the type command includes information on the game result.

音声発光制御装置81は変動用コマンド及び種別コマンドを主側CPU63から受信した場合、装飾基板56,57、スピーカ部53及び図柄表示装置41において遊技回用の演出が実行されるようにする。この場合、当該遊技回用の演出は変動用コマンド及び種別コマンドの内容に対応する態様で行われる。また、図柄表示装置41では遊技回用の演出として図柄の変動表示が行われ、当該遊技回用の演出が終了する場合には当否判定処理及び振分判定処理の結果に対応する図柄の組み合わせが停止表示される。 When the sound emission control device 81 receives the variation command and the type command from the main side CPU 63, the decoration substrates 56 and 57, the speaker section 53 and the pattern display device 41 execute an effect for the game round. In this case, the effect for the game round is performed in a mode corresponding to the contents of the variation command and the type command. In addition, the pattern display device 41 performs a variable display of symbols as an effect for the game cycle, and when the effect for the game cycle ends, a combination of symbols corresponding to the results of the winning/failure determination process and the distribution determination process is displayed. Stop is displayed.

その後、特図表示部37aにおける絵柄の変動表示を開始させる(ステップS413)。そして、特図特電カウンタを1加算して(ステップS414)、本特図変動開始処理を終了する。特図変動開始処理が実行される場合における特図特電カウンタの数値情報は「0」である。ステップS414にて「1」が加算されることにより当該特図特電カウンタの数値情報は「1」となる。 After that, the variable display of the design in the special figure display section 37a is started (step S413). Then, 1 is added to the special figure special electric counter (step S414), and this special figure fluctuation start process is terminated. Numerical information of the special figure special electric counter when the special figure fluctuation start processing is executed is "0". By adding "1" in step S414, the numerical information of the special special electric counter becomes "1".

特図特電制御処理(図23)の説明に戻り、ステップS307では特図変動中処理を実行する。特図変動中処理では、遊技回の継続時間中であって最終停止表示前のタイミングであるか否かを判定し、最終停止表示前であれば特図表示部37aにおける絵柄の表示態様を規則的に変化させるための処理を実行する。最終停止表示させるタイミングとなった場合には、特図特電カウンタの数値情報を1加算することで、当該カウンタの数値情報を特図変動中処理に対応したものから特図確定中処理に対応したものに更新する。なお、本実施形態においては主側CPU63から音声発光制御装置81に最終停止コマンドは送信されない。 Returning to the description of the special figure special electric control processing (FIG. 23), in step S307, the special figure fluctuation processing is executed. In the special figure fluctuation process, it is determined whether or not it is the timing before the final stop display during the duration of the game round, and if it is before the final stop display, the display mode of the pattern in the special figure display section 37a is regulated. Executes processing to change the When it is time to display the final stop, by adding 1 to the numerical information of the special figure special electric counter, the numerical information of the counter is changed from the one corresponding to the special figure fluctuation processing to the special figure fixed processing. update to something. In this embodiment, the main CPU 63 does not send the final stop command to the sound emission control device 81 .

ステップS308では特図確定中処理を実行する。特図確定中処理では、特図表示部37aにおける絵柄の表示態様を今回の遊技回の抽選結果に対応した表示態様とする。また、特図確定中処理では、最終停止期間が経過したか否かを判定し、当該期間が経過している場合には開閉実行モードへの移行が発生するか否かの判定を行う。開閉実行モードへの移行が発生しない場合には特図特電カウンタの数値情報を「0」クリアする。開閉実行モードへの移行が発生する場合には特図特電カウンタの数値情報を1加算することで、当該カウンタの数値情報を特図確定中処理に対応したものから特電開始処理に対応したものに更新する。 In step S308, processing during special figure determination is executed. In the processing during special figure determination, the display mode of the pattern in the special figure display section 37a is set to the display mode corresponding to the lottery result of the current game round. Also, in the special figure finalizing process, it is determined whether or not the final stop period has elapsed, and when the period has elapsed, it is determined whether or not the transition to the opening/closing execution mode occurs. When the transition to the opening/closing execution mode does not occur, the numerical information of the special special electric counter is cleared to "0". When the transition to the opening and closing execution mode occurs, by adding 1 to the numerical information of the special special electric counter, the numerical information of the counter is changed from the one corresponding to the special electric confirmation processing to the one corresponding to the special electric start processing. Update.

ステップS309では特電開始処理を実行する。特電開始処理では今回の開閉実行モードにおけるオープニング期間を開始させるための処理を未だ実行していない場合、オープニング期間のセット処理を実行する。また、オープニングコマンドを音声発光制御装置81に送信する。音声発光制御装置81はオープニングコマンドを受信することにより、装飾基板56,57、スピーカ部53及び図柄表示装置41にてオープニング演出が実行されるようにする。オープニング期間が経過している場合、最初のラウンド遊技を開始させるための開始用処理を実行する。当該開始用処理では、特電入賞装置32を開放状態とするとともにラウンド遊技の終了条件を設定する。この終了条件の設定に際しては、今回の最初のラウンド遊技において特電入賞装置32を開放状態に継続させる場合の上限継続期間をセットするとともに、今回の最初のラウンド遊技において特電入賞装置32に入賞可能な遊技球の上限個数を主側RAM65に設けられた入賞個数カウンタにセットする。 In step S309, special electric start processing is executed. In the special electric start process, if the process for starting the opening period in the current opening/closing execution mode has not yet been executed, the opening period setting process is executed. Also, an opening command is transmitted to the sound emission control device 81 . Upon receiving the opening command, the sound emission control device 81 causes the decoration boards 56 and 57, the speaker section 53 and the pattern display device 41 to perform the opening effect. When the opening period has passed, a start process for starting the first round game is executed. In the start process, the special electric prize winning device 32 is set in an open state, and conditions for ending the round game are set. When setting the end condition, the upper limit duration period for continuing the special electric prize winning device 32 in the open state in the first round game of this time is set, and the special electric prize winning device 32 can win in the first round game of this time. The upper limit number of game balls is set in a winning number counter provided in the main side RAM 65. - 特許庁

ステップS310では特電開放中処理を実行する。特電開放中処理ではラウンド遊技の終了条件が成立したか否かを判定する。終了条件が成立している場合には特電入賞装置32を閉鎖状態とする。そして、今回終了したラウンド遊技が最後の実行回のラウンド遊技でなければ特図特電カウンタの数値情報を1加算することで当該カウンタの数値情報を特電開放中処理に対応したものから特電閉鎖中処理に対応したものに更新し、今回終了したラウンド遊技が最後の実行回のラウンド遊技であれば特図特電カウンタの数値情報を2加算することで当該カウンタの数値情報を特電開放中処理に対応したものから特電終了処理に対応したものに更新する。 In step S310, special electric open processing is executed. In the special electric open process, it is determined whether or not the end condition of the round game is established. When the termination condition is established, the special electric prize winning device 32 is closed. Then, if the round game ended this time is not the last round game to be executed, by adding 1 to the numerical information of the special special electric counter, the numerical information of the counter is changed from the one corresponding to the special electric open processing to the special electric closed processing. , and if the round game that ended this time is the last round game, by adding 2 to the numerical information of the special special electric counter, the numerical information of the counter corresponds to the special electric open processing. Update from one to one corresponding to the special electric end processing.

ステップS311では特電閉鎖中処理を実行する。特電閉鎖中処理では、ラウンド遊技間のインターバル期間が経過したか否かを判定する。インターバル期間は前回のラウンド遊技が終了する場合に設定される。インターバル期間が経過した場合には、特電入賞装置32を開放状態とするとともにラウンド遊技の終了条件を設定する。そして、特図特電カウンタの数値情報を1減算することで、当該カウンタの数値情報を特電閉鎖中処理に対応したものから特電開放中処理に対応したものに更新する。 In step S311, processing during special electric closing is executed. In the special electric closing process, it is determined whether or not the interval period between round games has elapsed. The interval period is set when the previous round game ends. When the interval period has passed, the special electric prize winning device 32 is put into an open state, and conditions for ending the round game are set. Then, by subtracting 1 from the numerical value information of the special special electric counter, the numerical value information of the counter is updated from the one corresponding to the special electric closed processing to the one corresponding to the special electric open processing.

ステップS312では特電終了処理を実行する。特電終了処理では、今回の開閉実行モードにおけるエンディング期間を開始させるための処理を未だ実行していない場合、エンディング期間(例えば5秒)をセットするとともに、エンディングコマンドを音声発光制御装置81に送信する。音声発光制御装置81はエンディングコマンドを受信することにより、装飾基板56,57、スピーカ部53及び図柄表示装置41にてエンディング演出が実行されるようにする。エンディング期間が経過した場合には、開閉実行モードの終了後における当否抽選モード及びサポートモードのそれぞれを、今回の開閉実行モードの開始契機となった大当たり結果に対応するモードに設定する。 In step S312, special electric end processing is executed. In the special electric end processing, if the processing for starting the ending period in the current opening/closing execution mode has not yet been executed, the ending period (for example, 5 seconds) is set and the ending command is transmitted to the sound emission control device 81. . By receiving the ending command, the sound emission control device 81 causes the decoration substrates 56 and 57, the speaker section 53 and the pattern display device 41 to perform the ending effect. When the ending period elapses, each of the success/failure lottery mode and the support mode after the end of the opening/closing execution mode is set to a mode corresponding to the result of the big win that triggered the start of the opening/closing execution mode this time.

以上詳述した本実施形態によれば、以下の優れた効果を奏する。 According to this embodiment detailed above, the following excellent effects are obtained.

第1装飾基板56では、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bから同じ数(具体的には2本)の配線パターン172a~172dが引き出されている。第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向(右方向)は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向(右方向)と同一の方向である。また、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第2配線パターン172bが引き出されている辺が存在する方向(左方向)は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第4配線パターン172dが引き出されている辺が存在する方向(左方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布に差が生じることを防止できるとともに、バイパスコンデンサ85の回転及びチップ立ちの発生を防止できる。 In the first decoration board 56, the same number (specifically, two) of wiring patterns 172a to 172d are led out from the pair of pads 171a and 171b corresponding to the pair of electrodes 85a and 85b of the bypass capacitor 85. As shown in FIG. Of the four sides of the first pad 171a, the direction in which the side from which the first wiring pattern 172a is drawn when viewed from the center of the first pad 171a (rightward direction) is It is the same direction as the direction (rightward direction) in which the side from which the third wiring pattern 172c is drawn exists when viewed from the center of the second pad 171b. Further, the direction (leftward direction) in which the side from which the second wiring pattern 172b is drawn out when viewed from the center of the first pad 171a exists among the four sides of the first pad 171a is the four sides of the second pad 171b. It is the same direction as the direction (leftward direction) in which the side from which the fourth wiring pattern 172d is drawn exists when viewed from the center of the second pad 171b. As a result, in the initial heating stage of the reflow process, it is possible to prevent a difference in temperature distribution between the pair of pads 171a and 171b, and to prevent the bypass capacitor 85 from rotating and from standing up.

バイパスコンデンサ85は、長手方向の寸法が略0.6mmであるとともに、短手方向の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ85の厚さ方向に直交する平面に沿う長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該バイパスコンデンサ85が占有する面積を低減することができる。バイパスコンデンサ85の当該長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ85と第1装飾基板56との接続箇所における機械的強度及びバイパスコンデンサ85自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ85自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ85の当該長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ85の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。 The bypass capacitor 85 is a small chip part with a longitudinal dimension of approximately 0.6 mm and a lateral dimension and a thickness dimension of approximately 0.3 mm. Since the longitudinal dimension of the decoupling capacitor 85 along the plane perpendicular to the thickness direction is 0.7 mm or less, the area occupied by the decoupling capacitor 85 on the first decorative substrate 56 can be reduced. By setting the longitudinal dimension of the bypass capacitor 85 to be 0.4 mm or more, the mechanical strength of the connection between the bypass capacitor 85 and the first decoration board 56 and the mechanical strength of the bypass capacitor 85 itself are increased, and the connection is improved. While being able to reduce the possibility that a part will be damaged, the possibility that the bypass capacitor 85 itself will be damaged can be reduced. Moreover, since the dimension of the bypass capacitor 85 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting leakage of the bypass capacitor 85 .

小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bから同じ数(具体的には1本)の配線パターン181a,181bが引き出されている構成において、第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向(右方向)は、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向(右方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において一対のパッド176a,176b内の温度分布に差が生じることを防止できるとともに、小型チップ抵抗器87の回転及びチップ立ちの発生を防止できる。 In a configuration in which the same number (specifically, one) of wiring patterns 181a and 181b are led out from a pair of pads 176a and 176b corresponding to a pair of electrodes 87a and 87b of the small chip resistor 87, the first pad 176a When viewed from the center of the first pad 176a, the direction (right direction) in which the side from which the first wiring pattern 181a is drawn out of the four sides of the second pad 176b is It is the same direction as the direction (right direction) in which the side from which the second wiring pattern 181b is drawn exists when viewed from the center of the . As a result, it is possible to prevent a difference in temperature distribution between the pair of pads 176a and 176b in the initial stage of heating in the reflow process, and to prevent the small chip resistor 87 from rotating and standing up.

小型チップ抵抗器87は、バイパスコンデンサ85と同様に、部品の厚さ方向に直交する平面に沿う長手方向の寸法(小型チップ抵抗器87の長手方向の寸法)が0.1mm以上であり0.9mm以下である小型チップ部品である。小型チップ抵抗器87は、長手方向の寸法が略0.6mmであるとともに、短手方向の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。小型チップ抵抗器87の当該長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該小型チップ抵抗器87が占有する面積を低減することができる。小型チップ抵抗器87の当該長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器87と第1装飾基板56との接続箇所における機械的強度及び小型チップ抵抗器87自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、小型チップ抵抗器87自体が破損してしまう可能性を低減することができる。また、小型チップ抵抗器87の当該長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器87の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。 Similar to the bypass capacitor 85, the small chip resistor 87 has a longitudinal dimension along a plane perpendicular to the thickness direction of the component (longitudinal dimension of the small chip resistor 87) of 0.1 mm or more and 0.1 mm or more. It is a small chip component with a size of 9 mm or less. The small chip resistor 87 is a small chip component with a longitudinal dimension of approximately 0.6 mm and a lateral dimension and a thickness dimension of approximately 0.3 mm. Since the longitudinal dimension of the small chip resistor 87 is 0.7 mm or less, the area occupied by the small chip resistor 87 on the first decorative substrate 56 can be reduced. Since the longitudinal dimension of the small chip resistor 87 is 0.4 mm or more, the mechanical strength at the connection point between the small chip resistor 87 and the first decorative substrate 56 and the mechanical strength of the small chip resistor 87 itself are improved. It is possible to increase the strength, reduce the possibility of damage to the connection portion, and reduce the possibility of damage to the small chip resistor 87 itself. Moreover, since the dimension of the small chip resistor 87 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually checking whether or not there is a mounting omission of the small chip resistor 87 .

バイパスコンデンサ85の第1電極85aに対応する第1パッド171aは第1配線パターン172aを介して当該第1パッド171aよりも面積の広いGNDプレーン層93に電気的に接続されているとともに、バイパスコンデンサ85の第2電極85bに対応する第2パッド171bは第3配線パターン172cを介して当該第2パッド171bよりも面積の広い電源プレーン層94に電気的に接続されている。第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向(右方向)は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向(右方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。 A first pad 171a corresponding to the first electrode 85a of the bypass capacitor 85 is electrically connected to the GND plane layer 93 having a larger area than the first pad 171a through a first wiring pattern 172a, and the bypass capacitor A second pad 171b corresponding to the second electrode 85b of 85 is electrically connected to the power plane layer 94 having a larger area than the second pad 171b through a third wiring pattern 172c. Of the four sides of the first pad 171a, the direction in which the side from which the first wiring pattern 172a is drawn when viewed from the center of the first pad 171a (rightward direction) is It is the same direction as the direction (rightward direction) in which the side from which the third wiring pattern 172c is drawn exists when viewed from the center of the second pad 171b. This reduces the possibility of a difference in temperature distribution between the pair of pads 171a and 171b in the initial heating stage of the reflow process.

バイパスコンデンサ85の第1電極85aに対応する第1パッド171aから引き出されている第1配線パターン172aの幅寸法は、第2電極85bに対応する第2パッド171bから引き出されている第3配線パターン172cの幅寸法と略同一である。このため、これらの配線パターン172a,172cの幅寸法が異なる構成と比較して、リフロー工程の加熱初期段階において一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。また、第1パッド171aから引き出されている第2配線パターン172bの幅寸法は、第2パッド171bから引き出されている第4配線パターン172dの幅寸法と略同一である。このため、これらの配線パターン172b,172dの幅寸法が異なる構成と比較して、リフロー工程の加熱初期段階において一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。 The width of the first wiring pattern 172a drawn from the first pad 171a corresponding to the first electrode 85a of the bypass capacitor 85 is the same as the width of the third wiring pattern drawn from the second pad 171b corresponding to the second electrode 85b. It is substantially the same as the width dimension of 172c. Therefore, compared to a configuration in which these wiring patterns 172a and 172c have different width dimensions, the possibility of causing a difference in temperature distribution between the pair of pads 171a and 171b in the initial stage of heating in the reflow process is reduced. Further, the width dimension of the second wiring pattern 172b drawn out from the first pad 171a is substantially the same as the width dimension of the fourth wiring pattern 172d drawn out from the second pad 171b. Therefore, compared to a configuration in which these wiring patterns 172b and 172d have different width dimensions, the possibility of a difference in temperature distribution occurring in the pair of pads 171a and 171b in the initial stage of heating in the reflow process is reduced.

小型チップ抵抗器87の第1電極87aに対応する第1パッド176aから引き出されている第1配線パターン181aの幅寸法は、第2電極87bに対応する第2パッド176bから引き出されている第2配線パターン181の幅寸法と略同一である。このため、パッド176a,176bから引き出されている配線パターン181a,181bの幅寸法が異なっている構成と比較して、リフロー工程の加熱初期段階において一対のパッド176a,176b内の温度分布に差が生じる可能性が低減されている。 The width dimension of the first wiring pattern 181a drawn from the first pad 176a corresponding to the first electrode 87a of the small chip resistor 87 is the second wiring pattern drawn from the second pad 176b corresponding to the second electrode 87b. It is substantially the same as the width dimension of the wiring pattern 181 . Therefore, in comparison with the configuration in which the wiring patterns 181a and 181b drawn out from the pads 176a and 176b have different widths, there is a difference in the temperature distribution within the pair of pads 176a and 176b in the initial heating stage of the reflow process. less likely to occur.

バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bから引き出されている配線パターン172a~172dの数及び引き出し位置が共通化されているため、第1パッド171a上の溶融半田の表面張力によりバイパスコンデンサ85の第1電極85aに作用する力と、第2パッド171b上の溶融半田の表面張力によりバイパスコンデンサ85の第2電極85bに作用する力とを均衡させることができる。このため、仮に、一対のパッド171a,171bにおいて、半田ペーストの左側部のみが先に溶融した場合においても、バイパスコンデンサ85の移動態様を平行移動とし、バイパスコンデンサ85の回転を阻止することができる。これにより、第1パッド171aと第1電極85aとの半田フィレット173aによる接続面積の減少の程度を抑えることができるとともに、第2パッド171bと第2電極85bとの半田フィレット173bによる接続面積の減少の程度を抑えることができる。 Since the number of wiring patterns 172a to 172d drawn from the pair of pads 171a and 171b corresponding to the pair of electrodes 85a and 85b of the bypass capacitor 85 and the drawing positions are shared, the molten solder on the first pad 171a The force acting on the first electrode 85a of the bypass capacitor 85 due to the surface tension of the second pad 171b and the force acting on the second electrode 85b of the bypass capacitor 85 due to the surface tension of the molten solder on the second pad 171b can be balanced. Therefore, even if only the left side of the solder paste in the pair of pads 171a and 171b melts first, the bypass capacitor 85 can be moved in parallel to prevent the bypass capacitor 85 from rotating. . As a result, it is possible to suppress the reduction in the connection area due to the solder fillet 173a between the first pad 171a and the first electrode 85a, and the reduction in the connection area due to the solder fillet 173b between the second pad 171b and the second electrode 85b. can reduce the extent of

小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bから引き出されている配線パターン181a,181bの数及び引き出し位置が共通化されているため、第1パッド176a上の溶融半田の表面張力により小型チップ抵抗器87の第1電極87aに作用する力と、第2パッド176b上の溶融半田の表面張力により小型チップ抵抗器87の第2電極87bに作用する力とを均衡させることができる。このため、仮に、一対の第1パッド176a及び第2パッド176bの半田ペーストにおける左側部のみが先に溶融した場合においても、小型チップ抵抗器87の移動態様を平行移動とし、小型チップ抵抗器87の回転を阻止することができる。これにより、第1パッド176aと第1電極87aとの半田フィレット177aによる接続面積の減少の程度を抑えることができるとともに、第2パッド176bと第2電極87bとの半田フィレット177bによる接続面積の減少の程度を抑えることができる。 Since the number of wiring patterns 181a and 181b drawn from the pair of pads 176a and 176b corresponding to the pair of electrodes 87a and 87b of the small chip resistor 87 and the drawing positions are common, The force acting on the first electrode 87a of the small chip resistor 87 due to the surface tension of the molten solder and the force acting on the second electrode 87b of the small chip resistor 87 due to the surface tension of the molten solder on the second pad 176b are can be balanced. Therefore, even if only the left portion of the solder paste of the pair of first pad 176a and second pad 176b melts first, the small chip resistor 87 is moved in parallel, and the small chip resistor 87 is moved in parallel. rotation can be prevented. As a result, it is possible to suppress the reduction in the connection area due to the solder fillet 177a between the first pad 176a and the first electrode 87a, and the reduction in the connection area due to the solder fillet 177b between the second pad 176b and the second electrode 87b. can reduce the extent of

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、当該小型チップ部品の長手方向が第1方向DR1に平行となるようにして第1装飾基板56に実装されている。第1装飾基板56の第1方向DR1における寸法は、第1装飾基板56の当該第1方向DR1に直交する第2方向DR2における寸法よりも大きい。小型チップ部品の長手方向が第1方向DR1に直交するようにして当該小型チップ部品が第1装飾基板56に実装されている構成とすると、第1方向DR1に延びる境界線を基点として第1装飾基板56を折り曲げるような力が第1装飾基板56に作用する場合に、小型チップ部品と第1装飾基板56との接続箇所に対して当該接続箇所を破損させるような応力が作用してしまうおそれがあるとともに、小型チップ部品自体に対して当該小型チップ部品を破損させるような応力が作用してしまうおそれがある。これに対して、小型チップ部品の長手方向が第1方向DR1に直交するようにして当該小型チップ部品が第1装飾基板56に実装されている構成であることにより、小型チップ部品と第1装飾基板56との接続箇所に対して作用し得る応力の最大値が低減されているとともに、小型チップ部品に対して作用し得る応力の最大値が低減されている。よって、小型チップ部品と第1装飾基板56との接続箇所の破損が防止されているとともに、小型チップ部品自体の破損が防止されている。 The small chip components (the bypass capacitor 85 and the small chip resistor 87) are mounted on the first decoration board 56 such that the longitudinal direction of the small chip component is parallel to the first direction DR1. The dimension of the first decoration substrate 56 in the first direction DR1 is larger than the dimension of the first decoration substrate 56 in the second direction DR2 orthogonal to the first direction DR1. Assuming that the small chip component is mounted on the first decoration substrate 56 so that the longitudinal direction of the small chip component is orthogonal to the first direction DR1, the boundary line extending in the first direction DR1 is used as a base point for the first decoration. When a force that bends the substrate 56 acts on the first decoration substrate 56, there is a possibility that stress will act on the connection portion between the small chip component and the first decoration substrate 56 to damage the connection portion. In addition, there is a risk that a stress that damages the small chip component will act on the small chip component itself. On the other hand, since the small chip component is mounted on the first decoration substrate 56 so that the longitudinal direction of the small chip component is orthogonal to the first direction DR1, the small chip component and the first decoration are mounted. The maximum value of stress that can act on the connecting portion with the substrate 56 is reduced, and the maximum value of stress that can act on the small chip component is also reduced. Therefore, damage to the connecting portion between the small chip component and the first decorative substrate 56 is prevented, and damage to the small chip component itself is also prevented.

小型チップ部品(バイパスコンデンサ97及び小型チップ抵抗器101)は、当該小型チップ部品の長手方向が長軸方向LDに平行となるようにして第2装飾基板57に実装されている。第2装飾基板57の長軸方向LDにおける寸法は、第2装飾基板57の当該長軸方向LDに直交する短軸方向SDにおける寸法よりも大きい。小型チップ部品の長手方向が長軸方向LDに直交するようにして当該小型チップ部品が第2装飾基板57に実装されている構成とすると、長軸方向LDに延びる境界線を基点として第2装飾基板57を折り曲げるような力が第2装飾基板57に作用する場合に、小型チップ部品と第2装飾基板57との接続箇所に対して当該接続箇所を破損させるような応力が作用してしまうおそれがあるとともに、小型チップ部品自体に対して当該小型チップ部品を破損させるような応力が作用してしまうおそれがある。これに対して、小型チップ部品の長手方向が長軸方向LDに直交するようにして当該小型チップ部品が第2装飾基板57に実装されている構成であることにより、小型チップ部品と第2装飾基板57との接続箇所に対して作用し得る応力の最大値が低減されているとともに、小型チップ部品に対して作用し得る応力の最大値が低減されている。よって、小型チップ部品と第2装飾基板57との接続箇所の破損が防止されているとともに、小型チップ部品自体の破損が防止されている。 The small chip parts (the bypass capacitor 97 and the small chip resistor 101) are mounted on the second decoration board 57 so that the longitudinal direction of the small chip parts is parallel to the longitudinal direction LD. The dimension of the second decoration substrate 57 in the long axis direction LD is larger than the dimension of the second decoration substrate 57 in the short axis direction SD perpendicular to the long axis direction LD. Assuming that the small chip component is mounted on the second decoration substrate 57 so that the longitudinal direction of the small chip component is perpendicular to the longitudinal direction LD, the boundary line extending in the longitudinal direction LD is used as a base point for the second decoration. When a force that bends the substrate 57 acts on the second decoration substrate 57, there is a possibility that stress that damages the connection portion will act on the connection portion between the small chip component and the second decoration substrate 57. In addition, there is a risk that a stress that damages the small chip component will act on the small chip component itself. On the other hand, the small chip component is mounted on the second decoration substrate 57 so that the longitudinal direction of the small chip component is orthogonal to the long axis direction LD. The maximum value of stress that can act on the connecting portion with the substrate 57 is reduced, and the maximum value of stress that can act on the small chip component is also reduced. Therefore, damage to the connecting portion between the small chip component and the second decorative substrate 57 is prevented, and damage to the small chip component itself is also prevented.

バイパスコンデンサ85の電極85a,85bは半田フィレット173a,173bによりパッド171a,171bに固定されている。パッド171a,171b及び配線パターン172a~172dは、銅箔プレートをエッチングすることにより一体的に形成されている。パッド171a,171bから引き出された配線パターン172a~172dは、当該バイパスコンデンサ85の長手方向に直交する方向(短手方向)又は略直交する方向に延びている。パッド171a,171bから引き出された配線パターン172a~172dがバイパスコンデンサ85の長手方向に平行となる方向に延びている構成とすると、バイパスコンデンサ85の長辺方向に直交する境界線又は略直交する境界線を基点として第1装飾基板56を折り曲げる方向に第1装飾基板56の歪みが生じる場合に、バイパスコンデンサ85と第1装飾基板56との接続箇所に対して当該接続箇所を破損させるような応力が作用するおそれがあるとともに、バイパスコンデンサ85自体に対して当該バイパスコンデンサ85を破損させるような応力が作用するおそれがある。これに対して、パッド171a,171bから引き出された配線パターン172a~172dがバイパスコンデンサ85の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ85自体に作用し得る応力の最大値を低減することができる。 Electrodes 85a and 85b of bypass capacitor 85 are fixed to pads 171a and 171b by solder fillets 173a and 173b. Pads 171a, 171b and wiring patterns 172a-172d are integrally formed by etching a copper foil plate. The wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction perpendicular to the longitudinal direction of the decoupling capacitor 85 (lateral direction) or in a direction substantially perpendicular to the longitudinal direction. If the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction parallel to the longitudinal direction of the decoupling capacitor 85, a boundary line perpendicular to the long side direction of the decoupling capacitor 85 or a boundary line substantially perpendicular to the long side direction of the decoupling capacitor 85 When the first decoration substrate 56 is distorted in the direction of bending the first decoration substrate 56 with the line as the base point, the stress that damages the connection portion between the bypass capacitor 85 and the first decoration substrate 56 is applied. may act on the bypass capacitor 85 itself, and stress may act on the bypass capacitor 85 itself to damage the bypass capacitor 85 . On the other hand, the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction orthogonal or substantially orthogonal to the longitudinal direction of the decoupling capacitor 85. It is possible to reduce the maximum value of stress that can act on the connecting portion between the bypass capacitor 85 and the first decoration substrate 56 when distortion occurs, and to reduce the maximum value of stress that can act on the bypass capacitor 85 itself. be able to.

小型チップ抵抗器87の電極87a,87bは半田フィレット177a,177bによりパッド176a,176bに固定されている。パッド176a,176b及び配線パターン181a,181bは、銅箔プレートをエッチングすることにより一体的に形成されている。パッド176a,176bから引き出された配線パターン181a,181bは、当該小型チップ抵抗器87の長手方向に直交する方向(短手方向)又は略直交する方向に延びている。パッド176a,176bから引き出された配線パターン181a,181bが小型チップ抵抗器87の長手方向に平行となる方向に延びている構成とすると、小型チップ抵抗器87の長辺方向に直交する線又は略直交する線を境界として第1装飾基板56を折り曲げるような曲げ応力が第1装飾基板56に作用した場合に、小型チップ抵抗器87と第1装飾基板56との接続箇所に対して当該接続箇所を破損させるような応力が作用するおそれがあるとともに、小型チップ抵抗器87自体に対して当該小型チップ抵抗器87を破損させるような応力が作用するおそれがある。これに対して、パッド176a,176bから引き出された配線パターン181a,181bが小型チップ抵抗器87の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより、第1装飾基板56に歪みが生じた場合に小型チップ抵抗器87と第1装飾基板56との接続箇所に作用し得る応力の最大値を低減することができるとともに、小型チップ抵抗器87自体に作用し得る応力の最大値を低減することができる。 Electrodes 87a, 87b of the small chip resistor 87 are fixed to pads 176a, 176b by solder fillets 177a, 177b. Pads 176a, 176b and wiring patterns 181a, 181b are integrally formed by etching a copper foil plate. The wiring patterns 181a and 181b drawn out from the pads 176a and 176b extend in a direction (lateral direction) perpendicular to the longitudinal direction of the small chip resistor 87 or a direction substantially perpendicular thereto. If the wiring patterns 181a and 181b drawn out from the pads 176a and 176b extend in a direction parallel to the longitudinal direction of the small chip resistor 87, a line perpendicular to the long side direction of the small chip resistor 87 or an approximately When a bending stress that bends the first decoration substrate 56 with the boundary of the orthogonal line acts on the first decoration substrate 56, the connection portion between the small chip resistor 87 and the first decoration substrate 56 is bent. In addition, there is a risk that stress that damages the small chip resistor 87 will act on the small chip resistor 87 itself. On the other hand, the wiring patterns 181a and 181b drawn out from the pads 176a and 176b are configured to extend in a direction orthogonal or substantially orthogonal to the longitudinal direction of the small chip resistor 87. 56, the maximum value of the stress that can act on the connecting portion between the small chip resistor 87 and the first decorative substrate 56 can be reduced, and the stress that can act on the small chip resistor 87 itself. can be reduced.

小型チップ抵抗器87の第1電極87aと電気的に接続されている第1パッド176aは、第1配線パターン181aを介してLEDチップ142の第2電極142bと電気的に接続されている第2パッド178bに電気的に接続されている(図8(c)参照)。また、小型チップ抵抗器87の第2電極87bと電気的に接続されている第2パッド176bは、第2配線パターン181bを介してLEDドライバ126(図8(a))の第8出力端子162(図11)と電気的に接続されているパッド(図示略)に電気的に接続されている。第8出力端子162に対応するパッド(図示略)において第2配線パターン181bが接続される箇所は、第2パッド176bからの第2配線パターン181bの引き出し方向(図8(a),(c)における右方向)を含む1軸の方向(図8(a),(c)における第2方向DR2)で見た場合に、第2パッド176bを基準として、当該第2パッド176bからの第2配線パターン181bの引き出し方向とは逆方向に存在している。第2配線パターン181bは、第1パッド176aからの第1配線パターン181aの引き出し方向と同一の方向(右方向)に第2パッド176bから引き出された後に、当該1軸の方向(第2方向DR2)で見た場合に第2パッド176bを基準として逆方向側に引き回されている。第2配線パターン181bが1軸の方向(第2方向DR2)で見た場合に第2パッド176bを基準として第2パッド176bからの第2配線パターン181bの引き出し方向とは逆方向に存在する箇所で接続先に接続される構成においても、第2配線パターン181bは、第1パッド176aからの第1配線パターン181aの引き出し方向と同一の方向に第2パッド176bから引き出されている。これにより、リフロー工程の加熱初期段階において一対の第1パッド176a及び第2パッド176b内の温度分布に差が生じる可能性を低減することができる。 A first pad 176a electrically connected to the first electrode 87a of the small chip resistor 87 is electrically connected to the second electrode 142b of the LED chip 142 via the first wiring pattern 181a. It is electrically connected to the pad 178b (see FIG. 8(c)). Also, the second pad 176b electrically connected to the second electrode 87b of the small chip resistor 87 is connected to the eighth output terminal 162 of the LED driver 126 (FIG. 8(a)) via the second wiring pattern 181b. (FIG. 11) is electrically connected to a pad (not shown) that is electrically connected. A portion of the pad (not shown) corresponding to the eighth output terminal 162, to which the second wiring pattern 181b is connected, extends in the direction in which the second wiring pattern 181b is pulled out from the second pad 176b (FIGS. 8A and 8C). 8(a) and 8(c) (the second direction DR2 in FIGS. 8A and 8C), the second wiring from the second pad 176b is based on the second pad 176b It exists in the direction opposite to the drawing direction of the pattern 181b. The second wiring pattern 181b is pulled out from the second pad 176b in the same direction (right direction) as the direction in which the first wiring pattern 181a is pulled out from the first pad 176a. ), the second pad 176b is routed in the opposite direction with respect to the second pad 176b. A portion where the second wiring pattern 181b exists in a direction opposite to the direction in which the second wiring pattern 181b is pulled out from the second pad 176b with respect to the second pad 176b when viewed in the direction of one axis (second direction DR2) Also in the configuration in which the second wiring pattern 181b is connected to the connection destination by , the second wiring pattern 181b is drawn out from the second pad 176b in the same direction as the first wiring pattern 181a is drawn out from the first pad 176a. This can reduce the possibility of a difference in temperature distribution between the pair of first pad 176a and second pad 176b in the initial stage of heating in the reflow process.

小型チップ部品の一対の電極に対応する一対のパッドは、互いに同一形状及び同一サイズである。このため、半田塗布工程において一対のパッドの上に塗布される半田ペーストの量を揃えることができるとともに、当該一対のパッド上に生じる溶融半田の量を揃えることができる。これにより、第1パッド上の溶融半田の表面張力により小型チップ部品の第1電極に作用する力と、第2パッド上の溶融半田の表面張力により小型チップ部品の第2電極に作用する力との均衡を図ることができる。よって、小型チップ部品の回転及び小型チップ部品のチップ立ちを防止することができる。 A pair of pads corresponding to a pair of electrodes of the small chip component have the same shape and size. Therefore, the amount of solder paste applied on the pair of pads can be made uniform in the solder application process, and the amount of melted solder generated on the pair of pads can be made uniform. As a result, the surface tension of the melted solder on the first pad acts on the first electrode of the small chip component, and the surface tension of the melted solder on the second pad acts on the second electrode of the small chip component. can be balanced. Therefore, it is possible to prevent rotation of the small chip component and standing up of the small chip component.

バイパスコンデンサ85は、当該バイパスコンデンサ85の長手方向が第1方向DR1に平行となるようにして第1装飾基板56に実装されている。バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bはバイパスコンデンサ85の長手方向に離間させて設けられている。また、小型チップ抵抗器87は、当該小型チップ抵抗器87の長手方向が第1方向DR1に平行となるようにして第1装飾基板56に実装されている。小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bは、小型チップ抵抗器87の長手方向に離間させて設けられている。このように、複数の小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)において、一対のパッド176a,176bの離間方向が共通している。このため、リフロー工程において第1装飾基板56を当該共通の離間方向に直交する方向又は略直交する方向に搬送することにより、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができるとともに、小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができる。これにより、複数の小型チップ部品の回転及びチップ立ちの発生を防止することができる。 The bypass capacitor 85 is mounted on the first decoration board 56 such that the longitudinal direction of the bypass capacitor 85 is parallel to the first direction DR1. A pair of pads 171a and 171b corresponding to a pair of electrodes 85a and 85b of the bypass capacitor 85 are spaced apart in the longitudinal direction of the bypass capacitor 85. As shown in FIG. Also, the small chip resistor 87 is mounted on the first decoration substrate 56 so that the longitudinal direction of the small chip resistor 87 is parallel to the first direction DR1. A pair of pads 176a and 176b corresponding to a pair of electrodes 87a and 87b of the small chip resistor 87 are spaced apart in the longitudinal direction of the small chip resistor 87. As shown in FIG. Thus, in a plurality of small chip parts (the bypass capacitor 85 and the small chip resistor 87), the pair of pads 176a and 176b have the same separation direction. Therefore, in the reflow process, the pair of pads 171a and 171a corresponding to the pair of electrodes 85a and 85b of the decoupling capacitor 85 are transferred by conveying the first decoration substrate 56 in a direction orthogonal or substantially orthogonal to the common separation direction. The solder paste applied on 171b can be heated at the same timing, and the solder paste applied on the pair of pads 176a and 176b corresponding to the pair of electrodes 87a and 87b of the small chip resistor 87 can be aligned. It is possible to align the timing at which the heating of the solder paste that has been applied is started. As a result, it is possible to prevent the rotation of a plurality of small chip components and the occurrence of standing chips.

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)が第1装飾基板56の第1実装面84に集約されている構成において、コネクタ111,112は当該第1装飾基板56の第2実装面95のみに実装されている。第1実装面84において、小型チップ部品は、コネクタ裏側対応領域203,204(第2実装面95においてコネクタ111,112が搭載されている領域及びその周辺領域に対応する第1実装面84の領域)を避けて配置されている。これにより、コネクタ111,112にハーネスを装着する際に小型チップ部品と第1装飾基板56との接続箇所に作用し得る引張り応力の最大値を低減することができるとともに、小型チップ部品自体に作用し得る引張り応力の最大値を低減することができる。また、コネクタ111,112からハーネスを引き抜く際に小型チップ部品と第1装飾基板56との接続箇所に作用し得る圧縮応力の最大値を低減することができるとともに、小型チップ部品自体に作用し得る圧縮応力の最大値を低減することができる。 In a configuration in which small chip components (bypass capacitor 85 and small chip resistor 87) are concentrated on the first mounting surface 84 of the first decoration board 56, the connectors 111 and 112 are arranged on the second mounting surface of the first decoration board 56. 95 only. On the first mounting surface 84, the small chip components are located in areas 203 and 204 corresponding to the back side of the connectors (areas of the first mounting surface 84 corresponding to the areas where the connectors 111 and 112 are mounted on the second mounting surface 95 and their peripheral areas). ) are arranged to avoid As a result, it is possible to reduce the maximum value of the tensile stress that can act on the connecting portion between the small chip component and the first decorative substrate 56 when the harness is attached to the connectors 111 and 112, and also to reduce the tensile stress acting on the small chip component itself. The maximum possible tensile stress can be reduced. In addition, it is possible to reduce the maximum value of the compressive stress that can act on the connecting portion between the small chip component and the first decorative substrate 56 when the harness is pulled out from the connectors 111 and 112, and also can act on the small chip component itself. The maximum compressive stress can be reduced.

第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))は、固定貫通孔56d~56gの外縁から5mm以上の距離を置いて配置されている。貫通孔周辺領域211a~211dに小型チップ部品は搭載されていない。小型チップ部品を固定貫通孔56d~56gの外縁から5mm以上離して配置することにより、第1装飾基板56が前扉枠14にネジ固定される際に固定貫通孔56d~56g近傍に生じ得る第1装飾基板56の歪みが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 In the first decoration board 56, the small chip components (the bypass capacitor 85 and the small chip resistors 87, 143-149 (FIG. 11)) are arranged at a distance of 5 mm or more from the outer edges of the fixed through-holes 56d-56g. there is No small chip components are mounted in the through-hole peripheral regions 211a to 211d. By arranging the small chip components at a distance of 5 mm or more from the outer edge of the fixing through holes 56d to 56g, when the first decorative board 56 is screwed to the front door frame 14, the second part that may occur near the fixing through holes 56d to 56g is reduced. It is possible to prevent the connection point between the small chip part and the first decoration board 56 from being damaged due to the distortion of the first decoration board 56, and also prevent the small chip part itself from being damaged.

第1装飾基板56の第2実装面95におけるLED裏側対応領域201に小型チップ部品は実装されていない。LED裏側対応領域201は、第1実装面84においてLEDチップ127~142が実装されている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域である。第1実装面84においてLEDチップ127~142が実装されている領域の裏側に位置する第2実装面95の領域に小型チップ部品が実装されていない構成であることにより、LEDチップ127~142の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がLED裏側対応領域201を避けて実装されていることにより、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 No small chip component is mounted on the LED back side corresponding area 201 on the second mounting surface 95 of the first decorative substrate 56 . The LED back side corresponding area 201 is the area of the second mounting surface 95 located on the back side of the area where the LED chips 127 to 142 are mounted on the first mounting surface 84 and the distance from the outer edge of the area of the second mounting surface 95. is an area within 1 mm. Small chip components are not mounted on the second mounting surface 95 located behind the area on the first mounting surface 84 where the LED chips 127 to 142 are mounted. The effect of thermal stress that may act on the first decorative substrate 56 due to heat generation on small chip components is reduced. Since the small chip parts are mounted so as to avoid the LED back side corresponding area 201, the light emission effect on the first decoration board 56 is repeatedly executed, resulting in the connection between the small chip parts and the first decoration board 56. It is possible to prevent the part from being damaged, and also to prevent the small chip component itself from being damaged.

第2実装面95のドライバ裏側対応領域202に小型チップ部品は実装されていない。ドライバ裏側対応領域202は、第1実装面84においてLEDドライバ126が実装されている領域及びLEDドライバ126の端子に対応するパッドが設けられている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域である。第1実装面84においてLEDドライバ126が実装されている領域及びLEDドライバ126の端子に対応するパッドが設けられている領域の裏側に位置する第2実装面95の領域に小型チップ部品が実装されていない構成であることにより、LEDドライバ126の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がドライバ裏側対応領域202を避けて実装されていることにより、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 No small chip components are mounted on the driver back side corresponding area 202 of the second mounting surface 95 . The area 202 corresponding to the driver back side is an area of the second mounting surface 95 located on the back side of the area where the LED driver 126 is mounted on the first mounting surface 84 and the area where pads corresponding to the terminals of the LED driver 126 are provided. and a region within 1 mm from the outer edge of the region of the second mounting surface 95 . A small chip component is mounted on the area of the second mounting surface 95 located behind the area where the LED driver 126 is mounted on the first mounting surface 84 and the area where pads corresponding to the terminals of the LED driver 126 are provided. This configuration reduces the influence of thermal stress that may act on the first decorative substrate 56 due to the heat generated by the LED driver 126 on small chip components. Since the small chip parts are mounted so as to avoid the driver back side corresponding area 202, the light emission effect on the first decoration board 56 is repeatedly executed, resulting in connection between the small chip parts and the first decoration board 56.例文帳に追加It is possible to prevent the part from being damaged, and also to prevent the small chip component itself from being damaged.

第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、LEDチップ142の外縁から1mm以上の距離を置いて配置されている。小型チップ部品をLEDチップ142の外縁から1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所に対する熱的応力の影響を最小限に抑えることができるとともに、小型チップ部品自体に対する熱的応力の影響を最小限に抑えることができる。また、小型チップ部品をLEDチップ142の外縁から1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所が熱的応力によって破損してしまうことを防止することができるとともに、小型チップ部品自体が熱的応力によって破損してしまうことを防止することができる。 In the first decoration board 56, the small chip components (the bypass capacitor 85 and the small chip resistor 87) are arranged at a distance of 1 mm or more from the outer edge of the LED chip 142. FIG. By arranging the small chip component 1 mm or more away from the outer edge of the LED chip 142, it is possible to minimize the effect of thermal stress on the connection between the small chip component and the first decoration substrate 56, and to minimize the effect of the small chip component. The effects of thermal stress on the part itself can be minimized. In addition, by arranging the small chip component 1 mm or more away from the outer edge of the LED chip 142, it is possible to prevent damage to the connecting portion between the small chip component and the first decorative substrate 56 due to thermal stress. At the same time, it is possible to prevent the small chip component itself from being damaged by thermal stress.

第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、LEDドライバ126の外縁及びLEDドライバ126の端子に対応するパッドから1mm以上の距離を置いて配置されている。小型チップ部品をLEDドライバ126の外縁及びLEDドライバ126の端子に対応するパッドから1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所が熱的応力によって破損してしまうことを防止することができるとともに、小型チップ部品自体が熱的応力によって破損してしまうことを防止することができる。 In the first decoration board 56, the small chip parts (the bypass capacitor 85 and the small chip resistor 87) are arranged at a distance of 1 mm or more from the outer edge of the LED driver 126 and the pads corresponding to the terminals of the LED driver 126. . By arranging the small chip parts 1 mm or more away from the outer edge of the LED driver 126 and the pads corresponding to the terminals of the LED driver 126, the connection points between the small chip parts and the first decorative substrate 56 are not damaged by thermal stress. In addition, it is possible to prevent the small chip component itself from being damaged by thermal stress.

第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))は、貫通孔周辺領域211a~211dを避けて配置されている。貫通孔周辺領域211a~211dは、固定貫通孔56d~56gの外縁からの距離が5mm未満の領域である。小型チップ部品を固定貫通孔56d~56gの外縁から5mm以上離して配置することにより、第1装飾基板56が前扉枠14にネジ固定される際に固定貫通孔56d~56g近傍に生じ得る第1装飾基板56の歪みが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 In the first decoration board 56, the small chip components (bypass capacitor 85 and small chip resistors 87, 143-149 (FIG. 11)) are arranged avoiding the through-hole peripheral regions 211a-211d. The through-hole peripheral regions 211a-211d are regions whose distance from the outer edge of the fixed through-holes 56d-56g is less than 5 mm. By arranging the small chip components at a distance of 5 mm or more from the outer edge of the fixing through holes 56d to 56g, when the first decorative board 56 is screwed to the front door frame 14, the second part that may occur near the fixing through holes 56d to 56g is reduced. It is possible to prevent the connection point between the small chip part and the first decoration board 56 from being damaged due to the distortion of the first decoration board 56, and also prevent the small chip part itself from being damaged.

第1実装面84において、小型チップ部品はコネクタ裏側対応領域203,204を避けて配置されている。コネクタ裏側対応領域203,204は、第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が5mm未満の領域である。第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域に小型チップ部品が実装されていない構成であることにより、コネクタ111,112へのハーネスの着脱に際して第1装飾基板56に作用し得る応力の小型チップ部品への影響が低減されている。小型チップ部品がコネクタ裏側対応領域203,204を避けて配置されていることにより、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことが防止されているとともに、小型チップ部品自体が破損してしまうことが防止されている。 On the first mounting surface 84, the small chip components are arranged avoiding the areas 203 and 204 corresponding to the back side of the connector. The connector back side corresponding regions 203 and 204 are the region of the first mounting surface 84 located on the back side of the region where the connectors 111 and 112 are mounted on the second mounting surface 95 and the outer edge of the region of the first mounting surface 84 . It is a region where the distance is less than 5 mm. Since no small chip components are mounted on the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95, the harness to the connectors 111 and 112 can be easily connected. The influence of the stress that may be applied to the first decoration substrate 56 to the small chip components during attachment and detachment is reduced. Since the small chip parts are arranged so as to avoid the areas 203 and 204 corresponding to the back side of the connectors, the connecting points between the small chip parts and the first decoration board 56 are damaged when the harnesses are attached to and detached from the connectors 111 and 112.例文帳に追加is prevented, and the small chip component itself is prevented from being damaged.

LEDドライバ126は、第1装飾基板56の外縁から10mm未満の領域を含む領域に配置されている一方、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))は、第1装飾基板56の外縁から10mm以上離して配置されている。第1装飾基板56に実装されている各種電子部品のうち小型チップ部品と第1装飾基板56との接続箇所は、他の電子部品と第1装飾基板56との接続箇所と比較して、機械的強度が低い。小型チップ部品が第1装飾基板56の外縁から10mm以上離して配置されていることにより、第1装飾基板56を取り扱う際に作業者の手が小型チップ部品に触れる等して小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性が低減されているとともに、小型チップ部品自体が破損してしまう可能性が低減されている。また、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 The LED driver 126 is arranged in an area including an area less than 10 mm from the outer edge of the first decorative substrate 56, while the small chip components (bypass capacitor 85 and small chip resistors 87, 143-149 (FIG. 11)) are , are arranged apart from the outer edge of the first decoration substrate 56 by 10 mm or more. Of the various electronic components mounted on the first decoration board 56, the connection points between the small chip components and the first decoration board 56 are more mechanically sensitive than the connection points between other electronic components and the first decoration board 56. low strength. Since the small chip parts are arranged at a distance of 10 mm or more from the outer edge of the first decoration board 56, the small chip parts and the first decoration board 56 may be separated from each other by touching the small chip parts with the hand of the operator when handling the first decoration board 56. 1, the possibility of damage to the connecting portion with the decoration board 56 is reduced, and the possibility of damage to the small chip component itself is also reduced. In addition, the maximum value of stress that can act on the connection points between the small chip components and the first decorative substrate 56 is reduced when dividing the collective board 231, and the maximum value of stress that can act on the small chip components themselves is also reduced. It is

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))が貫通孔周辺領域211a~211d及び第1装飾基板56の外縁からの距離が10mm未満の領域を避けて配置されている構成において、固定貫通孔56d~56gは第1装飾基板56の外縁からの距離が10mm未満の領域に設けられている。このため、固定貫通孔56d~56gが第1装飾基板56の外縁から10mm以上離れた位置に設けられている構成と比較して、第1装飾基板56において小型チップ部品を搭載可能な領域の面積が広く確保されている。 Small chip parts (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are arranged avoiding the through-hole peripheral regions 211a to 211d and the region where the distance from the outer edge of the first decorative substrate 56 is less than 10 mm. In this configuration, the fixing through-holes 56d to 56g are provided in regions where the distance from the outer edge of the first decorative substrate 56 is less than 10 mm. For this reason, compared to the configuration in which the fixing through holes 56d to 56g are provided at positions separated from the outer edge of the first decoration substrate 56 by 10 mm or more, the area of the region in which the small chip components can be mounted on the first decoration substrate 56 is reduced. are widely ensured.

LEDドライバ126の電源端子151と電源プレーン層94との間には、バイパスコンデンサ85が配置されている。これにより、音声発光制御装置81からLEDドライバ126に供給される駆動電源に含まれているノイズ成分のLEDドライバ126への影響が低減されている。バイパスコンデンサ85は、当該バイパスコンデンサ85と電源端子151との間に他のICなどの電子部品が存在しないように、電源端子151に近づけて配置されている。これにより、LEDドライバ126の電源端子151に供給される駆動電源に含まれているノイズ成分がバイパスコンデンサ85に吸収される可能性を高めることができるとともに、LEDドライバ126が当該ノイズ成分の影響を受けて誤作動してしまう可能性を低減することができる。バイパスコンデンサ85と電源端子151との間に他のICが存在していない構成であるため、LEDドライバ126から発生したノイズ成分をバイパスコンデンサ85に吸収させて、当該ノイズ成分が他のICを誤作動させてしまうことを防止できる。また、バイパスコンデンサ85と電源端子151との間に他の電子部品が存在していない構成であるため、LEDドライバ126から発生したノイズ成分をバイパスコンデンサ85に吸収させて、当該ノイズ成分が他の電子部品を誤作動させてしまうことを防止できる。 A bypass capacitor 85 is arranged between the power terminal 151 of the LED driver 126 and the power plane layer 94 . This reduces the influence of the noise component contained in the drive power supplied from the sound emission control device 81 to the LED driver 126 on the LED driver 126 . The bypass capacitor 85 is arranged close to the power terminal 151 so that there is no electronic component such as another IC between the bypass capacitor 85 and the power terminal 151 . As a result, it is possible to increase the possibility that the noise component contained in the drive power supplied to the power supply terminal 151 of the LED driver 126 is absorbed by the bypass capacitor 85, and the LED driver 126 can reduce the influence of the noise component. Possibility of receiving and malfunctioning can be reduced. Since there is no other IC between the bypass capacitor 85 and the power supply terminal 151, the noise component generated from the LED driver 126 is absorbed by the bypass capacitor 85, and the noise component misleads the other IC. You can prevent it from working. In addition, since there is no other electronic component between the bypass capacitor 85 and the power supply terminal 151, the noise component generated from the LED driver 126 is absorbed by the bypass capacitor 85, and the noise component is It is possible to prevent electronic components from malfunctioning.

バイパスコンデンサ85の周囲には、実装されている電子部品がバイパスコンデンサ85であることを確認可能とする識別用シルク217(「C1」という表示)のみが設けられており、バイパスコンデンサ85の搭載位置を把握可能とする外形シルクは設けられていない。バイパスコンデンサ85の外寸(縦寸法、横寸法及び高さ寸法)は、小型チップ部品以外の電子部品(LEDドライバ126及びLEDチップ127~142等)の外寸と比較して小さい。このため、第1装飾基板56にバイパスコンデンサ85の外形シルクを印刷すると、電子部品の実装後に実際にはバイパスコンデンサ85の実装漏れが発生しているにも関わらず外形シルクのみを見てバイパスコンデンサ85が実装されていると作業者が誤って認識してしまうおそれがある。これに対して、バイパスコンデンサ85の周囲には外形シルクを設けない構成とすることにより、電子部品の実装後にバイパスコンデンサ85の実装漏れを把握し易くすることができる。また、バイパスコンデンサ85の周囲に識別用シルク217が設けられていることにより、当該識別用シルク217の周辺に搭載されている部品がバイパスコンデンサ85であることを把握可能とすることができる。 Around the decoupling capacitor 85, only an identification silk 217 (indicated by "C1") is provided to enable confirmation that the mounted electronic component is the decoupling capacitor 85. There is no outline silk that can be grasped. The external dimensions (vertical, horizontal and height dimensions) of the bypass capacitor 85 are smaller than the external dimensions of electronic components (LED driver 126, LED chips 127 to 142, etc.) other than small chip components. For this reason, when the outline silk of the bypass capacitor 85 is printed on the first decoration board 56, the decoupling capacitor 85 can be identified by looking only at the outline silk even though the bypass capacitor 85 actually leaks after the electronic component is mounted. There is a risk that the operator will mistakenly recognize that 85 is mounted. On the other hand, by adopting a configuration in which the outline silk is not provided around the decoupling capacitor 85, it is possible to easily grasp the mounting omission of the decoupling capacitor 85 after the electronic component is mounted. Further, since the identification silk 217 is provided around the decoupling capacitor 85 , it is possible to recognize that the component mounted around the identification silk 217 is the decoupling capacitor 85 .

小型チップ抵抗器87の外寸は、バイパスコンデンサ85の外寸と同様に、小型チップ部品以外の電子部品の外寸と比較して小さい。小型チップ抵抗器87の周囲には、実装されている電子部品が小型チップ抵抗器87であることを確認可能とする識別用シルク218(「R8」という表示)のみが設けられており、小型チップ抵抗器87の搭載位置を確認可能とする外形シルクは設けられていない。これにより、小型チップ抵抗器87の実装漏れを把握し易くすることができる。また、小型チップ抵抗器87の周囲に識別用シルク218が設けられていることにより、当該識別用シルク218の周辺に搭載されている電子部品が小型チップ抵抗器87であることを把握可能とすることができる。 The outer dimensions of the small chip resistor 87, like the outer dimensions of the bypass capacitor 85, are smaller than the outer dimensions of electronic components other than the small chip components. Around the small chip resistor 87, only an identification silk 218 (indicated as "R8") is provided to enable confirmation that the mounted electronic component is the small chip resistor 87. No external silk screen is provided to enable confirmation of the mounting position of the resistor 87 . As a result, it is possible to easily grasp the mounting omission of the small chip resistor 87 . Further, since the identification silk 218 is provided around the small chip resistor 87, it is possible to grasp that the electronic component mounted around the identification silk 218 is the small chip resistor 87. be able to.

外形シルク225a,225bはソルダーレジスト222の表面に対して凸となるため、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)の周囲に外形シルク225a,225bが設けられている構成とすると、第1実装面84とメタルマスク226との間に外形シルク225a,225bが存在することとなり、第1実装面84とメタルマスク226との距離が拡大してしまう。当該構成においては、第1パッド171aと第2パッド171bとの間に存在する空隙に半田ペースト227が回り込み、第1パッド171aと第2パッド171bとが電気的に接続されてしまうおそれがある。特に、多数の第1装飾基板56に対して連続的に半田ペースト221を塗布する場合には、メタルマスク226の開口部の縁に溜まった半田ペースト221が当該開口部の裏側に回り込み易くなり、第1パッド171aと第2パッド171bとが電気的に接続され易くなってしまう。これに対して、本実施形態では、小型チップ部品の周囲に外形シルクは設けられていない。これにより、第1実装面84とメタルマスク226との距離が離れすぎてしまうことを防止することができるとともに、半田ペースト221がパッド171a,171b間に入り込んでしまう半田不良の発生を防止することができる。また、小型チップ部品の一部が外形シルクの上に載って半田不良の原因となってしまうことが防止されている。 Since the outline silks 225a and 225b are convex with respect to the surface of the solder resist 222, when the outline silks 225a and 225b are provided around the small chip parts (the bypass capacitor 85 and the small chip resistor 87), The outline silks 225a and 225b are present between the first mounting surface 84 and the metal mask 226, and the distance between the first mounting surface 84 and the metal mask 226 is increased. In this configuration, the solder paste 227 may enter the gap between the first pad 171a and the second pad 171b and electrically connect the first pad 171a and the second pad 171b. In particular, when the solder paste 221 is continuously applied to a large number of the first decorative substrates 56, the solder paste 221 accumulated at the edge of the opening of the metal mask 226 tends to flow to the back side of the opening. The first pad 171a and the second pad 171b are likely to be electrically connected. On the other hand, in this embodiment, no outline silk is provided around the small chip component. As a result, it is possible to prevent the first mounting surface 84 and the metal mask 226 from being too far apart, and to prevent the solder paste 221 from entering between the pads 171a and 171b. can be done. In addition, it is possible to prevent a part of the small chip component from being placed on the outline silk and causing a soldering defect.

なお、第1装飾基板56の第2実装面95において小型チップ部品が実装されないLED裏側対応領域201は、第1実装面84(図8(a))においてLEDチップ127~142(図9)が実装されている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域に限定されることはない。LED裏側対応領域201を、第1実装面84においてLEDチップ127~142が実装されている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が2mm以内の領域としてもよい。これにより、LEDチップ127~142の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。 The LED back side corresponding area 201 where the small chip parts are not mounted on the second mounting surface 95 of the first decorative substrate 56 is the LED chips 127 to 142 (FIG. 9) on the first mounting surface 84 (FIG. 8A). It is not limited to the area of the second mounting surface 95 located on the back side of the mounted area and the area within 1 mm from the outer edge of the area of the second mounting surface 95 . The LED back side corresponding area 201 is defined as the area of the second mounting surface 95 located on the back side of the area where the LED chips 127 to 142 are mounted on the first mounting surface 84 and the distance from the outer edge of the area of the second mounting surface 95. may be within 2 mm. As a result, it is possible to further reduce the influence of thermal stress that may act on the first decorative substrate 56 due to the heat generated by the LED chips 127 to 142 on small chip components. Therefore, it is possible to reduce the possibility that the connecting portion between the small chip component and the first decoration substrate 56 will be damaged due to the repeated execution of the light emission effect on the first decoration substrate 56. It is possible to reduce the possibility that the chip component itself will be damaged.

・第1装飾基板56の第2実装面95において小型チップ部品が実装されないドライバ裏側対応領域202は、第1実装面84(図8(a))においてLEDドライバ126(図8(a))が実装されている領域及びLEDドライバ126の端子に対応するパッドが設けられている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域に限定されることはない。ドライバ裏側対応領域202を、第1実装面84においてLEDドライバ126が実装されている領域及びLEDドライバ126の端子に対応するパッドが設けられている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が2mm以内の領域としてもよい。これにより、LEDドライバ126の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。 ・A region 202 corresponding to the back side of the driver on the second mounting surface 95 of the first decoration board 56 where the small chip components are not mounted is the LED driver 126 (FIG. 8A) on the first mounting surface 84 (FIG. 8A). The area of the second mounting surface 95 located behind the mounting area and the area where the pads corresponding to the terminals of the LED driver 126 are provided, and the distance from the outer edge of the area of the second mounting surface 95 is within 1 mm. is not limited to the area of The area 202 corresponding to the driver back side is the area of the second mounting surface 95 located on the back side of the area where the LED driver 126 is mounted on the first mounting surface 84 and the area where pads corresponding to the terminals of the LED driver 126 are provided. And the distance from the outer edge of the area of the second mounting surface 95 may be within 2 mm. As a result, it is possible to further reduce the influence of thermal stress that may act on the first decorative substrate 56 due to the heat generated by the LED driver 126 on small chip components. Therefore, it is possible to reduce the possibility that the connecting portion between the small chip component and the first decoration substrate 56 will be damaged due to the repeated execution of the light emission effect on the first decoration substrate 56. It is possible to reduce the possibility that the chip component itself will be damaged.

・第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))が実装されない貫通孔周辺領域211a~211dは、固定貫通孔56d~56gの外縁からの距離が5mm未満の領域に限定されることはない。貫通孔周辺領域211a~211dを、固定貫通孔56d~56gの外縁からの距離が7mm未満の領域としてもよい。これにより、第1装飾基板56が前扉枠14にネジ固定される際に固定貫通孔56d~56g近傍に生じ得る第1装飾基板56の歪みが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。また、貫通孔周辺領域211a~211dを、固定貫通孔56d~56gの外縁からの距離が4mm未満の領域としてもよい。これにより、第1装飾基板56が前扉枠14にネジ固定される際に小型チップ部品と第1装飾基板56との接続箇所に作用する応力及び小型チップ部品自体に作用する応力を低減しながら、第1装飾基板56において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 ・In the first decorative board 56, through-hole peripheral regions 211a-211d where small chip components (bypass capacitor 85 and small chip resistors 87, 143-149 (FIG. 11)) are not mounted are the outer edges of fixed through-holes 56d-56g. is not limited to a region of less than 5 mm from the The through-hole peripheral regions 211a to 211d may be regions having a distance of less than 7 mm from the outer edges of the fixed through-holes 56d to 56g. As a result, when the first decoration substrate 56 is screw-fixed to the front door frame 14, distortion of the first decoration substrate 56 that can occur in the vicinity of the fixing through holes 56d to 56g causes the small chip components and the first decoration substrate to be distorted. It is possible to reduce the possibility that the connecting portion with 56 will be damaged, and also reduce the possibility that the small chip component itself will be damaged. Also, the through-hole peripheral regions 211a to 211d may be regions having a distance of less than 4 mm from the outer edges of the fixed through-holes 56d to 56g. As a result, when the first decorative board 56 is screwed to the front door frame 14, the stress acting on the connecting portion between the small chip component and the first decorative board 56 and the stress acting on the small chip component itself are reduced. , it is possible to secure a large area for mounting small chip components on the first decoration substrate 56 .

・第1装飾基板56の第1実装面84において、小型チップ部品が実装されないコネクタ裏側対応領域203,204は、第2実装面95(図15(a))においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が5mm未満の領域に限定されることはない。コネクタ裏側対応領域203,204を、第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が7mm未満の領域としてもよい。これにより、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。また、コネクタ裏側対応領域203,204を、第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が4mm未満の領域としてもよい。これにより、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所及び小型チップ部品自体に作用する応力を低減しながら、第1装飾基板56において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 ・On the first mounting surface 84 of the first decoration board 56, the connector back side corresponding areas 203 and 204 where the small chip components are not mounted are not mounted on the second mounting surface 95 (FIG. 15(a)). It is not limited to the area of the first mounting surface 84 located on the back side of the area where the mounting surface 84 is located and the area of which the distance from the outer edge of the area of the first mounting surface 84 is less than 5 mm. The connector back side corresponding regions 203 and 204 are defined by the region of the first mounting surface 84 located on the back side of the region where the connectors 111 and 112 are mounted on the second mounting surface 95 and the outer edge of the region of the first mounting surface 84. A region with a distance of less than 7 mm may be used. As a result, it is possible to reduce the possibility that the connecting portion between the small chip component and the first decorative substrate 56 will be damaged when the harness is attached to or detached from the connectors 111 and 112, and the small chip component itself will be damaged. Possibility can be reduced. Further, the connector back side corresponding regions 203 and 204 are defined as the region of the first mounting surface 84 located on the back side of the region where the connectors 111 and 112 are mounted on the second mounting surface 95 and the outer edge of the region of the first mounting surface 84 . It may be a region with a distance of less than 4 mm from the As a result, when the harnesses are attached to and detached from the connectors 111 and 112, the stress acting on the connection points between the small chip parts and the first decoration board 56 and the small chip parts themselves is reduced, while the small chip parts are attached to the first decoration board 56. It is possible to secure a large area of the mountable region.

・第1装飾基板56において小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143~149(図11))が実装されない基板外縁付近の領域は、第1装飾基板56の外縁からの距離が10mm未満の領域に限定されることはない。小型チップ部品が実装されない基板外縁付近の領域を、第1装飾基板56の外縁からの距離が12mm未満の領域としてもよい。これにより、第1装飾基板56を取り扱う際に作業者の手が小型チップ部品に触れること等が原因となって小型チップ部品と第1装飾基板56との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、複数の第1装飾基板56を含む集合基板231を分割して第1装飾基板56を取り出す場合に、集合基板231の分割時に小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。また、小型チップ部品が実装されない基板外縁付近の領域を、第1装飾基板56の外縁からの距離が8mm未満の領域としてもよい。これにより、小型チップ部品と第1装飾基板56との接続箇所が破損する可能性及び小型チップ部品自体が破損する可能性を低減しながら、第1装飾基板56において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 ・A region near the outer edge of the board where the small chip parts (the bypass capacitor 85 and the small chip resistors 87, 143 to 149 (FIG. 11)) are not mounted on the first decorative board 56 has a distance from the outer edge of the first decorative board 56. It is not limited to areas of less than 10 mm. The area near the outer edge of the board where the small chip components are not mounted may be an area with a distance of less than 12 mm from the outer edge of the first decoration board 56 . This reduces the possibility of damage to the connecting portion between the small chip component and the first decoration board 56 caused by the worker's hand touching the small chip component when handling the first decoration board 56. In addition, it is possible to reduce the possibility that the small chip component itself will be damaged. In addition, when the aggregate substrate 231 including a plurality of the first decoration substrates 56 is divided and the first decoration substrates 56 are taken out, when the aggregate substrate 231 is divided, the small chip components and the first decoration substrates 56 are connected to each other. The resulting stress can be reduced, and the stress acting on the small chip component itself can be reduced. Also, the area near the outer edge of the board where the small chip components are not mounted may be an area with a distance of less than 8 mm from the outer edge of the first decoration board 56 . As a result, the area where the small chip components can be mounted on the first decoration board 56 is reduced while reducing the possibility of damage to the connection points between the small chip components and the first decoration board 56 and the possibility of damage to the small chip components themselves. area can be secured widely.

<第2の実施形態>
本実施形態では、第1装飾基板56に実装されている小型チップ部品のうち一部の小型チップ部品の長手方向が第1方向DR1に直交する点において上記第1の実施形態と相違している。以下、上記第1の実施形態と相違する構成について説明する。なお、上記第1の実施形態と同一の構成については基本的にその説明を省略する。
<Second embodiment>
This embodiment differs from the first embodiment in that the longitudinal direction of some of the small chip components mounted on the first decorative substrate 56 is orthogonal to the first direction DR1. . The configuration different from that of the first embodiment will be described below. Note that the description of the same configuration as that of the first embodiment is basically omitted.

図25(a)は本実施形態における第1装飾基板56の第1実装面84を示す平面図であり、図25(b)は第1装飾基板56に実装されているバイパスコンデンサ291の周辺領域292を拡大して示す第1装飾基板56の第1実装面84の平面図である。上記第1の実施形態と同様に、図25(a)に示すように第1方向DR1における第1装飾基板56の寸法は、当該第1方向DR1に直交する方向における第1装飾基板56の寸法よりも大きい。 FIG. 25(a) is a plan view showing the first mounting surface 84 of the first decoration board 56 in this embodiment, and FIG. 25(b) is a peripheral area of the bypass capacitor 291 mounted on the first decoration board 56. FIG. 292 is an enlarged plan view of the first mounting surface 84 of the first decoration substrate 56. FIG. As in the first embodiment, as shown in FIG. 25A, the dimension of the first decoration substrate 56 in the first direction DR1 is the dimension of the first decoration substrate 56 in the direction perpendicular to the first direction DR1 greater than

図25(b)に示すようにバイパスコンデンサ291は、上記第1の実施形態におけるバイパスコンデンサ85と同様に、バイパスコンデンサ291の厚さ方向に直交する平面に沿う長手方向(以下、「バイパスコンデンサ291の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。バイパスコンデンサ291は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ291の厚さ方向に直交する平面に沿う長手方向の寸法が0.7mm以下であることにより、発光基板301において当該バイパスコンデンサ291が占有する面積を低減することができる。バイパスコンデンサ291の厚さ方向に直交する平面に沿う長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ291と発光基板301との接続箇所における機械的強度及びバイパスコンデンサ291自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ291自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ291の当該長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ291の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、バイパスコンデンサ291の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、バイパスコンデンサ291の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 As shown in FIG. 25(b), the bypass capacitor 291 extends in the longitudinal direction along a plane perpendicular to the thickness direction of the bypass capacitor 291 (hereinafter referred to as the "bypass capacitor 291 (also referred to as "longitudinal direction") is 0.1 mm or more and 0.9 mm or less. The bypass capacitor 291 has a longitudinal dimension of approximately 0.6 mm along a plane orthogonal to the thickness direction, and a lateral dimension along a plane orthogonal to the thickness direction (hereinafter also referred to as "transverse direction"). ) and the dimension in the thickness direction are approximately 0.3 mm. Since the longitudinal dimension along the plane perpendicular to the thickness direction of the bypass capacitor 291 is 0.7 mm or less, the area occupied by the bypass capacitor 291 in the light emitting substrate 301 can be reduced. By setting the longitudinal dimension of the bypass capacitor 291 along the plane orthogonal to the thickness direction to be 0.4 mm or more, the mechanical strength at the connection point between the bypass capacitor 291 and the light emitting substrate 301 and the mechanical strength of the bypass capacitor 291 itself are improved. It is possible to increase the strength, reduce the possibility of damage to the connection portion, and reduce the possibility of damage to the bypass capacitor 291 itself. Moreover, since the dimension of the bypass capacitor 291 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming whether or not there is a mounting leakage of the bypass capacitor 291 . The longitudinal dimension of the bypass capacitor 291 may be smaller than 0.6 mm (for example, 0.4 mm), and the transverse dimension of the bypass capacitor 291 may be smaller than 0.3 mm. (for example, a configuration of 0.2 mm) or a configuration in which the dimension in the thickness direction is smaller than 0.3 mm (for example, a configuration of 0.2 mm).

バイパスコンデンサ291の第1電極291aに対応する第1パッド293a(又は第1パット)から引き出された第1配線パターン294aは第1装飾基板56に設けられたビアホール295を介してGNDプレーン層93(図9)に電気的に接続されているとともに、当該第1パッド293aから引き出された第2配線パターン294bはLEDドライバ296のGND端子297(グランド端子又はグラウンド端子)に電気的に接続されている。また、バイパスコンデンサ291の第2電極291bに対応する第2パッド293b(又は第2パット)から引き出された第3配線パターン294cは第1装飾基板56に設けられたビアホール298を介して電源プレーン層94(図9)に電気的に接続されているとともに、当該第2パッド293bから引き出された第4配線パターン294dはLEDドライバ296の電源端子299に電気的に接続されている。このように、第1パッド293aはLEDドライバ296のGND端子297とGNDプレーン層93との間に配置されているとともに、第2パッド293bはLEDドライバ296の電源端子299と電源プレーン層94との間に配置されている。 A first wiring pattern 294a drawn out from a first pad 293a (or first pad) corresponding to the first electrode 291a of the bypass capacitor 291 is connected to the GND plane layer 93 ( 9), and the second wiring pattern 294b drawn out from the first pad 293a is electrically connected to the GND terminal 297 (ground terminal or ground terminal) of the LED driver 296. . A third wiring pattern 294c drawn out from a second pad 293b (or a second pad) corresponding to the second electrode 291b of the bypass capacitor 291 is connected to the power plane layer through a via hole 298 provided in the first decorative substrate 56. 94 (FIG. 9). Thus, the first pad 293a is arranged between the GND terminal 297 of the LED driver 296 and the GND plane layer 93, and the second pad 293b is arranged between the power terminal 299 of the LED driver 296 and the power plane layer 94. placed in between.

バイパスコンデンサ291は、当該バイパスコンデンサ291の長手方向が第1方向DR1に直交又は略直交するようにして第1装飾基板56に実装されている。第1配線パターン294aは第1パッド293aの上端から上方向に向けて引き出されているとともに、第2配線パターン294bは第1パッド293aの下端から下方向に向けて引き出されている。また、第3配線パターン294cは第2パッド293bの上端から上方向に向けて引き出されているとともに、第4配線パターン294dは第2パッド293bの下端から下方向に向けて引き出されている。 The bypass capacitor 291 is mounted on the first decoration board 56 such that the longitudinal direction of the bypass capacitor 291 is orthogonal or substantially orthogonal to the first direction DR1. The first wiring pattern 294a is drawn upward from the upper end of the first pad 293a, and the second wiring pattern 294b is drawn downward from the lower end of the first pad 293a. The third wiring pattern 294c is drawn upward from the upper end of the second pad 293b, and the fourth wiring pattern 294d is drawn downward from the lower end of the second pad 293b.

このように、バイパスコンデンサ291の一対の電極291a,291bに対応する一対のパッド293a,293bから引き出されている配線パターン294a~294dは、バイパスコンデンサ291の長手方向に直交する方向又は略直交する方向に延びている。このため、一対のパッド293a,293bから引き出されている配線パターン294a~294dがバイパスコンデンサ291の長手方向に平行となる方向に延びている構成と比較して、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ291と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ291自体に作用し得る応力を低減することができる。例えば、集合基板231を分割する際にバイパスコンデンサ291と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ291自体に作用し得る応力を低減することができる。 In this way, the wiring patterns 294a to 294d drawn out from the pair of pads 293a and 293b corresponding to the pair of electrodes 291a and 291b of the bypass capacitor 291 are arranged in a direction orthogonal or substantially orthogonal to the longitudinal direction of the bypass capacitor 291. extends to Therefore, the first decorative substrate 56 is distorted compared to the configuration in which the wiring patterns 294a to 294d drawn out from the pair of pads 293a and 293b extend parallel to the longitudinal direction of the bypass capacitor 291. In this case, it is possible to reduce the stress that may act on the connecting portion between the bypass capacitor 291 and the first decoration board 56, and reduce the stress that may act on the bypass capacitor 291 itself. For example, it is possible to reduce the stress that may act on the connection points between the bypass capacitors 291 and the first decorative substrate 56 when dividing the aggregate substrate 231, and to reduce the stress that may act on the bypass capacitors 291 themselves. can.

以上詳述した本実施形態によれば、以下の優れた効果を奏する。 According to this embodiment detailed above, the following excellent effects are obtained.

第1方向DR1における第1装飾基板56の寸法は、当該第1方向DR1に直交する方向における第1装飾基板56の寸法よりも大きい。バイパスコンデンサ291の長手方向が第1方向DR1に直交している構成において、バイパスコンデンサ291の一対の電極291a,291bに対応する一対のパッド293a,293bから引き出されている配線パターン294a~294dは、バイパスコンデンサ291の長手方向に直交する方向又は略直交する方向に延びている。このため、一対のパッド293a,293bから引き出されている配線パターン294a~294dがバイパスコンデンサ291の長手方向に平行となる方向に延びている構成と比較して、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ291と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ291自体に作用し得る応力を低減することができる。 The dimension of the first decoration substrate 56 in the first direction DR1 is larger than the dimension of the first decoration substrate 56 in the direction perpendicular to the first direction DR1. In the configuration in which the longitudinal direction of the decoupling capacitor 291 is orthogonal to the first direction DR1, the wiring patterns 294a to 294d drawn from the pair of pads 293a and 293b corresponding to the pair of electrodes 291a and 291b of the decoupling capacitor 291 are It extends in a direction orthogonal or substantially orthogonal to the longitudinal direction of the bypass capacitor 291 . Therefore, the first decorative substrate 56 is distorted compared to the configuration in which the wiring patterns 294a to 294d drawn out from the pair of pads 293a and 293b extend parallel to the longitudinal direction of the bypass capacitor 291. In this case, it is possible to reduce the stress that may act on the connecting portion between the bypass capacitor 291 and the first decorative board 56, and reduce the stress that may act on the bypass capacitor 291 itself.

<第3の実施形態>
本実施形態では、両方の板面にLEDチップが搭載されている発光基板を備えている点において上記第1の実施形態と相違している。以下、上記第1の実施形態と相違する構成について説明する。なお、上記第1の実施形態と同一の構成については基本的にその説明を省略する。
<Third Embodiment>
This embodiment is different from the above-described first embodiment in that both plate surfaces are provided with light-emitting substrates on which LED chips are mounted. The configuration different from that of the first embodiment will be described below. Note that the description of the same configuration as that of the first embodiment is basically omitted.

遊技盤24(図4)の前面側において図柄表示装置41の右方には可動物(図示略)が設けられている。可動物は、遊技球が流下しない領域に配置されている。可動物は、両方の板面にLEDチップが実装されている発光基板301(図26)と、当該発光基板301を収容する基板ケース(図示略)とを備えている。 A movable object (not shown) is provided on the right side of the pattern display device 41 on the front side of the game board 24 (FIG. 4). The movable object is arranged in a region where game balls do not flow down. The movable object includes a light-emitting substrate 301 (FIG. 26) having LED chips mounted on both plate surfaces, and a substrate case (not shown) that accommodates the light-emitting substrate 301 .

図26は本実施形態における発光基板301の第1発光面302の平面図であり、図27は発光基板301の第2発光面303の平面図である。図26では第1発光面302に形成されている配線パターンの図示を省略しているとともに、図27では第2発光面303に形成されている配線パターンの図示を省略している。図26に示すように、発光基板301は、縦長略楕円形に成形されている。発光基板301は、上記第1の実施形態における第1装飾基板56と同様に、導電層と絶縁層とが交互に積層された構造を有する4層基板である。図示は省略するが、発光基板301は、上記第1の実施形態における第1装飾基板56と同様に、第1発光面302側に配置されている第1配線層と、第2発光面303側に配置されている第2配線層と、を備えている。また、発光基板301は、上記第1の実施形態における第1装飾基板56と同様に、第1配線層及び第2配線層の間に配置されている導電層として、GNDプレーン層(グランドプレーン層又はグラウンドプレーン層)と、電源プレーン層と、を備えている。 26 is a plan view of the first light emitting surface 302 of the light emitting substrate 301 in this embodiment, and FIG. 27 is a plan view of the second light emitting surface 303 of the light emitting substrate 301. As shown in FIG. In FIG. 26, illustration of the wiring pattern formed on the first light emitting surface 302 is omitted, and in FIG. 27, illustration of the wiring pattern formed on the second light emitting surface 303 is omitted. As shown in FIG. 26, the light-emitting substrate 301 is formed in a vertically elongated substantially elliptical shape. The light emitting substrate 301 is a four-layer substrate having a structure in which conductive layers and insulating layers are alternately laminated, like the first decorative substrate 56 in the first embodiment. Although illustration is omitted, the light emitting substrate 301 includes a first wiring layer arranged on the first light emitting surface 302 side and a wiring layer arranged on the second light emitting surface 303 side, similar to the first decorative substrate 56 in the first embodiment. and a second wiring layer arranged in the Further, the light emitting substrate 301 has a GND plane layer (ground plane layer or ground plane layer) and a power plane layer.

図26に示すように発光基板301の第1発光面302には、LEDチップ304~313と、これらのLEDチップ304~313の発光制御を行う第1LEDドライバ314とが実装されている。また、図27に示すように発光基板301の第2発光面303には、LEDチップ315~325と、これらのLEDチップ315~325の発光制御を行う第2LEDドライバ326とが実装されている。図26に示すようにLEDチップ304~313は第1発光面302における中心付近の領域に配置されているとともに、図27に示すようにLEDチップ315~325は第2発光面303における外縁付近の領域に配置されている。 As shown in FIG. 26, LED chips 304 to 313 and a first LED driver 314 for controlling light emission of these LED chips 304 to 313 are mounted on the first light emitting surface 302 of the light emitting substrate 301 . Further, as shown in FIG. 27, LED chips 315 to 325 and a second LED driver 326 for controlling light emission of these LED chips 315 to 325 are mounted on the second light emitting surface 303 of the light emitting substrate 301 . As shown in FIG. 26, the LED chips 304 to 313 are arranged in a region near the center of the first light emitting surface 302, and as shown in FIG. located in the area.

図27に示すように、発光基板301の第2発光面303には、音声発光制御装置81(図19)から点灯制御データを受信するためのコネクタ327が実装されている。コネクタ327には、発光基板301と音声発光制御装置81とを電気的に接続するハーネス(図示略)が装着される。第1LEDドライバ314は、音声発光制御装置81から受信する点灯制御データに基づいて第1発光面302に実装されているLEDチップ304~313の発光制御を行うとともに、第2LEDドライバ326は、音声発光制御装置81から受信する点灯制御データに基づいて第2発光面303に実装されているLEDチップ315~325の発光制御を行う。 As shown in FIG. 27, the second light emitting surface 303 of the light emitting substrate 301 is mounted with a connector 327 for receiving lighting control data from the audio light emission control device 81 (FIG. 19). A harness (not shown) that electrically connects the light emitting board 301 and the sound light emitting control device 81 is attached to the connector 327 . The first LED driver 314 performs light emission control of the LED chips 304 to 313 mounted on the first light emitting surface 302 based on the lighting control data received from the sound emission control device 81, and the second LED driver 326 performs sound emission. Light emission control of the LED chips 315 to 325 mounted on the second light emitting surface 303 is performed based on lighting control data received from the control device 81 .

基板ケース(図示略)は、LEDチップ304~313,315~325から放出される光を透過する透明又は半透明の樹脂により形成されている。基板ケースは、遊技盤24の前面側に軸支されており、鉛直方向に延びる軸を中心として回転可能である。開閉実行モード以外の遊技状態において、発光基板301の第1発光面302はパチンコ機10前方を向いている。当該遊技状態では、第1発光面302に実装されているLEDチップ304~313の発光制御が行われることにより、第1発光面302の中心付近の領域が発光する。遊技状態が開閉実行モードに移行すると、可動物(図示略)は発光基板301の第2発光面303がパチンコ機10前方を向くように、軸を中心として180度回転する。開閉実行モードでは、第2発光面303に実装されているLEDチップ315~325の発光制御が行われることにより、第2発光面303の外縁付近の領域が発光する。可動物は、開閉実行モードが終了すると、第1発光面302がパチンコ機10前方を向くように、軸を中心として開閉実行モードの開始時とは逆方向に180度回転する。開閉実行モードでは、可動物において開閉実行モード以外の遊技状態とは異なる発光演出が行われる構成であることにより、開閉実行モード中の演出の興趣向上が図られている。 A substrate case (not shown) is made of a transparent or translucent resin that transmits light emitted from the LED chips 304-313 and 315-325. The board case is pivotally supported on the front side of the game board 24 and is rotatable around a vertically extending shaft. In a game state other than the opening/closing execution mode, the first light emitting surface 302 of the light emitting board 301 faces the front of the pachinko machine 10 . In the gaming state, light emission control of the LED chips 304 to 313 mounted on the first light emitting surface 302 is performed, so that an area near the center of the first light emitting surface 302 emits light. When the game state shifts to the open/close execution mode, the movable object (not shown) rotates 180 degrees around the axis so that the second light emitting surface 303 of the light emitting board 301 faces the front of the pachinko machine 10 . In the opening/closing execution mode, light emission control of the LED chips 315 to 325 mounted on the second light emitting surface 303 is performed, so that the area near the outer edge of the second light emitting surface 303 emits light. When the opening/closing execution mode ends, the movable object rotates about the axis by 180 degrees in the direction opposite to that at the start of the opening/closing execution mode so that the first light emitting surface 302 faces the front of the pachinko machine 10 . In the opening/closing execution mode, the movable object is configured to perform a light emitting effect different from that in the game state other than the opening/closing execution mode, thereby improving the interest of the effect during the opening/closing execution mode.

図26に示すように、発光基板301の第1発光面302には、バイパスコンデンサ328と、小型チップ抵抗器331~335とが実装されている。上記第1の実施形態におけるバイパスコンデンサ85と同様に、バイパスコンデンサ328は、略直方体である。バイパスコンデンサ328は、上記第1の実施形態におけるバイパスコンデンサ85と同様に、当該バイパスコンデンサ328の厚さ方向に直交する平面に沿う長手方向(以下、「バイパスコンデンサ328の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。バイパスコンデンサ328は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ328の長手方向の寸法が0.7mm以下であることにより、発光基板301において当該バイパスコンデンサ328が占有する面積をさらに低減することができる。バイパスコンデンサ328の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ328と発光基板301との接続箇所における機械的強度及びバイパスコンデンサ328自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ328自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ328の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ328の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、バイパスコンデンサ328の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、バイパスコンデンサ328の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 As shown in FIG. 26, a bypass capacitor 328 and small chip resistors 331 to 335 are mounted on the first light emitting surface 302 of the light emitting substrate 301 . Similar to the bypass capacitor 85 in the first embodiment, the bypass capacitor 328 is substantially rectangular parallelepiped. Similar to the bypass capacitor 85 in the first embodiment, the bypass capacitor 328 extends in the longitudinal direction along a plane orthogonal to the thickness direction of the bypass capacitor 328 (hereinafter also referred to as "longitudinal direction of the bypass capacitor 328"). is a small chip component with a dimension of 0.1 mm or more and 0.9 mm or less. The bypass capacitor 328 has a longitudinal dimension of approximately 0.6 mm along a plane orthogonal to the thickness direction, and a lateral dimension along a plane orthogonal to the thickness direction (hereinafter also referred to as "transverse direction"). ) and the dimension in the thickness direction are approximately 0.3 mm. Since the longitudinal dimension of the bypass capacitor 328 is 0.7 mm or less, the area occupied by the bypass capacitor 328 in the light emitting substrate 301 can be further reduced. By setting the longitudinal dimension of the bypass capacitor 328 to be 0.4 mm or more, the mechanical strength at the connection point between the bypass capacitor 328 and the light emitting substrate 301 and the mechanical strength of the bypass capacitor 328 itself are increased, and the connection point is damaged. In addition, it is possible to reduce the possibility that the bypass capacitor 328 itself will be damaged. Moreover, since the longitudinal dimension of the decoupling capacitor 328 is 0.4 mm or more, it is possible to enhance the confirmation accuracy when visually confirming whether or not the decoupling capacitor 328 has a mounting leak. The longitudinal dimension of the bypass capacitor 328 may be smaller than 0.6 mm (for example, 0.4 mm), and the transverse dimension of the bypass capacitor 328 may be smaller than 0.3 mm. (for example, a configuration of 0.2 mm) or a configuration in which the dimension in the thickness direction is smaller than 0.3 mm (for example, a configuration of 0.2 mm).

上記第1の実施形態における小型チップ抵抗器87と同様に、小型チップ抵抗器331~335は、略直方体である。小型チップ抵抗器331~335は、上記第1の実施形態における小型チップ抵抗器87と同様に、当該小型チップ抵抗器331~335の厚さ方向に直交する平面に沿う長手方向(以下、「小型チップ抵抗器331~335の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。小型チップ抵抗器331~335は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、小型チップ抵抗器331~335の短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。小型チップ抵抗器331~335の長手方向の寸法が0.7mm以下であることにより、発光基板301において当該小型チップ抵抗器331~335が占有する面積をさらに低減することができる。小型チップ抵抗器331~335の長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器331~335と発光基板301との接続箇所における機械的強度及び小型チップ抵抗器331~335自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、小型チップ抵抗器331~335自体が破損してしまう可能性を低減することができる。また、小型チップ抵抗器331~335の長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器331~335の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、小型チップ抵抗器331~335の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、小型チップ抵抗器331~335の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 Similar to the small chip resistor 87 in the first embodiment, the small chip resistors 331-335 are substantially rectangular parallelepipeds. The small chip resistors 331 to 335, like the small chip resistor 87 in the first embodiment, extend in a longitudinal direction along a plane orthogonal to the thickness direction of the small chip resistors 331 to 335 (hereinafter referred to as "small The chip resistors 331 to 335 are also called "longitudinal directions" of the chip resistors 331 to 335). The small chip resistors 331 to 335 have a longitudinal dimension of approximately 0.6 mm along a plane orthogonal to the thickness direction, and a widthwise direction of the small chip resistors 331 to 335 (hereinafter referred to as "short direction"). ) and the dimension in the thickness direction are approximately 0.3 mm. Since the longitudinal dimension of the small chip resistors 331 to 335 is 0.7 mm or less, the area occupied by the small chip resistors 331 to 335 on the light emitting substrate 301 can be further reduced. Since the longitudinal dimension of the small chip resistors 331 to 335 is 0.4 mm or more, the mechanical strength at the connection points between the small chip resistors 331 to 335 and the light emitting substrate 301 and the small chip resistors 331 to 335 themselves By increasing the mechanical strength of the chip resistors 331 to 335, it is possible to reduce the possibility of damage to the connection points and reduce the possibility of damage to the small chip resistors 331 to 335 themselves. In addition, since the longitudinal dimension of the small chip resistors 331 to 335 is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually checking whether or not there is a mounting omission in the small chip resistors 331 to 335. . In addition, the small chip resistors 331 to 335 may have a configuration in which the longitudinal dimension is smaller than 0.6 mm (for example, a configuration in which it is 0.4 mm), and the short dimension of the small chip resistors 331 to 335 may be less than 0.3 mm (for example, 0.2 mm), or the dimension in the thickness direction may be less than 0.3 mm (for example, 0.2 mm). .

発光基板301において、小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、第1発光面302側に集約されており、第2発光面303側には実装されていない。このため、発光基板301の第1発光面302側に作用する応力が第2発光面303側に作用する応力よりも小さくなるように発光基板301を取り扱うことにより、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。例えば、複数の発光基板301を含む集合基板(図示略)を分割して発光基板301を取り出す場合に、第1発光面302側が谷形状(凹)となる態様で集合基板を分割することにより小型チップ部品と発光基板301との接続箇所に引張り応力が作用することを防止できる。これにより、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the light emitting substrate 301, small chip parts (bypass capacitor 328 and small chip resistors 331 to 335) are concentrated on the first light emitting surface 302 side and not mounted on the second light emitting surface 303 side. Therefore, by handling the light-emitting substrate 301 so that the stress acting on the first light-emitting surface 302 side of the light-emitting substrate 301 becomes smaller than the stress acting on the second light-emitting surface 303 side, the small chip component and the light-emitting substrate 301 It is possible to reduce the possibility of damage to the connecting portion of the small chip component itself, as well as to reduce the possibility of damage to the small chip component itself. For example, when an aggregate substrate (not shown) including a plurality of light emitting substrates 301 is divided and the light emitting substrates 301 are taken out, the size can be reduced by dividing the aggregate substrate in such a manner that the first light emitting surface 302 side has a valley shape (concave). It is possible to prevent a tensile stress from acting on the connecting portion between the chip component and the light emitting substrate 301 . As a result, it is possible to prevent the connecting portion between the small chip component and the light emitting substrate 301 from being damaged, and also prevent the small chip component itself from being damaged.

図27に示すように、発光基板301の第2発光面303には、LEDチップ315~325に流れる電流を制限するチップ抵抗器336~346が実装されている。当該チップ抵抗器336~346が設けられていることによりLEDチップ315~325を許容電流以下で駆動することができる。チップ抵抗器336~346は、略直方体であり、長手方向の両端部に一対の金属製の第1電極及び第2電極(図示略)を備えている。チップ抵抗器336~346は、長手方向の寸法が1mmであるとともに、短手方向の寸法及び厚さ方向の寸法が0.5mmである表面実装型の抵抗器である。チップ抵抗器336~346の厚さ方向に直交する平面に沿う長手方向の寸法(チップ抵抗器336~346の長手方向の寸法である1mm)は0.9mmよりも大きく、チップ抵抗器336~346は小型チップ部品ではない。なお、チップ抵抗器336~346の長手方向の寸法は1mmよりも大きい寸法(例えば1.6mm)であってもよく、短手方向の寸法は0.5mmよりも大きい寸法(例えば0.8mm)であってもよく、厚さ方向の寸法は0.5mmよりも大きい寸法(例えば0.8mm)であってもよい。 As shown in FIG. 27, chip resistors 336-346 are mounted on the second light-emitting surface 303 of the light-emitting substrate 301 to limit the current flowing through the LED chips 315-325. By providing the chip resistors 336 to 346, the LED chips 315 to 325 can be driven with a current less than the allowable current. Each of the chip resistors 336 to 346 has a substantially rectangular parallelepiped shape and has a pair of metal first and second electrodes (not shown) at both ends in the longitudinal direction. The chip resistors 336 to 346 are surface mount type resistors having a longitudinal dimension of 1 mm and a lateral dimension and a thickness dimension of 0.5 mm. The longitudinal dimension along a plane perpendicular to the thickness direction of the chip resistors 336-346 (1 mm, which is the longitudinal dimension of the chip resistors 336-346) is greater than 0.9 mm, and the chip resistors 336-346 is not a small chip component. Note that the longitudinal dimension of the chip resistors 336 to 346 may be greater than 1 mm (eg, 1.6 mm), and the lateral dimension is greater than 0.5 mm (eg, 0.8 mm). and the dimension in the thickness direction may be greater than 0.5 mm (for example, 0.8 mm).

第2LEDドライバ326の駆動電源は、音声発光制御装置81からコネクタ327を介して第2LEDドライバ326の電源端子348に供給される。発光基板301の第2発光面303には、第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサ352が実装されている。バイパスコンデンサ352は、略直方体であり、長手方向の両端部に一対の金属製の第1電極352a及び第2電極352bを備えている。バイパスコンデンサ352は、長手方向の寸法が1mmであるとともに、短手方向の寸法及び厚さ方向の寸法が0.5mmである表面実装型のコンデンサである。バイパスコンデンサ352の厚さ方向に直交する平面に沿う長手方向の寸法(バイパスコンデンサ352の長手方向の寸法である1mm)は0.9mmよりも大きく、バイパスコンデンサ352は小型チップ部品ではない。なお、バイパスコンデンサ352の長手方向の寸法は1mmよりも大きい寸法(例えば1.6mm)であってもよく、短手方向の寸法は0.5mmよりも大きい寸法(例えば0.8mm)であってもよく、厚さ方向の寸法は0.5mmよりも大きい寸法(例えば0.8mm)であってもよい。 A power source for driving the second LED driver 326 is supplied from the sound emission control device 81 to the power terminal 348 of the second LED driver 326 via the connector 327 . A bypass capacitor 352 is mounted on the second light emitting surface 303 of the light emitting substrate 301 to absorb noise components contained in the driving power source of the second LED driver 326 . The bypass capacitor 352 has a substantially rectangular parallelepiped shape and has a pair of metal first and second electrodes 352a and 352b at both ends in the longitudinal direction. The bypass capacitor 352 is a surface-mount capacitor with a longitudinal dimension of 1 mm and a lateral dimension and a thickness dimension of 0.5 mm. The longitudinal dimension along a plane orthogonal to the thickness direction of bypass capacitor 352 (1 mm, which is the longitudinal dimension of bypass capacitor 352) is greater than 0.9 mm, and bypass capacitor 352 is not a small chip component. The longitudinal dimension of the bypass capacitor 352 may be greater than 1 mm (eg, 1.6 mm), and the lateral dimension may be greater than 0.5 mm (eg, 0.8 mm). and the dimension in the thickness direction may be greater than 0.5 mm (for example, 0.8 mm).

バイパスコンデンサ352の第1電極352aは第2LEDドライバ326のGND端子349及びGNDプレーン層(図示略)に電気的に接続されているとともに、第2電極352bは第2LEDドライバ326の電源端子348及び電源プレーン層(図示略)に電気的に接続されている。バイパスコンデンサ352が電源端子348と電源プレーン層との間に配置されていることにより、音声発光制御装置81から第2LEDドライバ326に供給される駆動電源に含まれているノイズ成分の第2LEDドライバ326への影響が低減されている。 The first electrode 352a of the bypass capacitor 352 is electrically connected to the GND terminal 349 of the second LED driver 326 and a GND plane layer (not shown), while the second electrode 352b is electrically connected to the power terminal 348 of the second LED driver 326 and the power supply. It is electrically connected to a plane layer (not shown). By disposing the bypass capacitor 352 between the power terminal 348 and the power plane layer, noise components contained in the drive power supplied from the sound emission control device 81 to the second LED driver 326 are suppressed by the second LED driver 326 . reduced impact on

発光基板301の第2発光面303におけるチップ抵抗器340は、第1発光面302においてドライバ裏側対応領域353を含む領域に配置されている。ドライバ裏側対応領域353は、第1発光面302(図26)において第1LEDドライバ314(図26)が実装されている領域及び第1LEDドライバ314の端子に対応するパッド(又はパット)が設けられている領域の裏側に位置する第2発光面303の領域及び当該第2発光面303の領域からの距離が1mm以内の領域である。既に説明したとおり、当該チップ抵抗器340は小型チップ部品ではない。チップ抵抗器340と発光基板301との接続箇所は、小型チップ部品と発光基板301との接続箇所と比較して、機械的強度が高い。また、チップ抵抗器340自体は、小型チップ部品自体と比較して、機械的強度が高い。第2発光面303において、チップ抵抗器340をドライバ裏側対応領域353を含む領域に配置することにより、LEDチップ319をドライバ裏側対応領域353付近に配置することができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、ドライバ裏側対応領域354を避けて配置されている。ドライバ裏側対応領域354は、第2発光面303(図27)において第2LEDドライバ326(図27)が実装されている領域及び第2LEDドライバ326の端子に対応するパッド(又はパット)が設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域である。第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がドライバ裏側対応領域354を避けて配置されていることにより、第2LEDドライバ326の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 The chip resistor 340 on the second light emitting surface 303 of the light emitting substrate 301 is arranged in a region including the driver back side corresponding region 353 on the first light emitting surface 302 . The driver back side corresponding area 353 is provided with pads (or pads) corresponding to the area where the first LED driver 314 (FIG. 26) is mounted and the terminals of the first LED driver 314 on the first light emitting surface 302 (FIG. 26). The area of the second light emitting surface 303 located on the back side of the area where the light is present and the area within 1 mm from the area of the second light emitting surface 303 . As already explained, the chip resistor 340 is not a small chip component. The connecting portion between the chip resistor 340 and the light emitting substrate 301 has higher mechanical strength than the connecting portion between the small chip component and the light emitting substrate 301 . Also, the chip resistor 340 itself has high mechanical strength compared to the small chip component itself. By arranging the chip resistor 340 in a region including the driver backside corresponding region 353 on the second light emitting surface 303 , the LED chip 319 can be arranged near the driver backside corresponding region 353 . On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331 to 335) on the first light emitting surface 302 of the light emitting substrate 301 are arranged avoiding the driver back side corresponding region 354. FIG. The driver back side corresponding area 354 is provided with pads (or pads) corresponding to the area where the second LED driver 326 (FIG. 27) is mounted and the terminals of the second LED driver 326 on the second light emitting surface 303 (FIG. 27). It is a region of the first light emitting surface 302 located on the back side of the region where the light is present and a region within 1 mm from the region of the first light emitting surface 302 . A small chip component is placed in the area of the first light emitting surface 302 located behind the area where the second LED driver 326 is mounted on the second light emitting surface 303 and the area where pads corresponding to the terminals of the second LED driver 326 are provided. The non-mounted configuration reduces the influence of thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on small chip components. By arranging the small chip parts away from the driver back side corresponding area 354, it is possible to prevent damage to the connection points between the small chip parts and the light emitting substrate 301 due to the influence of thermal stress due to the heat generated by the second LED driver 326. In addition, it is possible to prevent damage to the small chip component itself.

図27に示すように、発光基板301の第2発光面303におけるチップ抵抗器343は、第1発光面302においてLED裏側対応領域355を含む領域に配置されている。LED裏側対応領域355は、第1発光面302(図26)においてLEDチップ310,311(図26)が実装されている領域の裏側に位置する第2発光面303の領域及び当該第2発光面303の領域の外縁からの距離が1mm以内の領域である。第2発光面303において、チップ抵抗器343をLED裏側対応領域355を含む領域に配置することにより、LEDチップ322をLED裏側対応領域355付近に配置することができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、LED裏側対応領域361~371を避けて配置されている。LED裏側対応領域361~371は、第2発光面303(図27)においてLEDチップ315~325(図27)が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が1mm以内の領域である。第2発光面303においてLEDチップ315~325が実装されている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、LEDチップ315~325の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がLED裏側対応領域361~371を避けて配置されていることにより、LEDチップ315~325の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 As shown in FIG. 27 , the chip resistors 343 on the second light emitting surface 303 of the light emitting substrate 301 are arranged in a region including the LED back side corresponding region 355 on the first light emitting surface 302 . The LED back side corresponding region 355 is the region of the second light emitting surface 303 located on the back side of the region where the LED chips 310 and 311 (FIG. 26) are mounted on the first light emitting surface 302 (FIG. 26) and the second light emitting surface. The distance from the outer edge of the area 303 is within 1 mm. By arranging the chip resistor 343 in a region including the LED backside corresponding region 355 on the second light emitting surface 303 , the LED chip 322 can be arranged near the LED backside corresponding region 355 . On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331 to 335) on the first light emitting surface 302 of the light emitting substrate 301 are arranged avoiding the LED back side corresponding regions 361 to 371. there is The LED back side corresponding regions 361 to 371 are the regions of the first light emitting surface 302 located on the back side of the region where the LED chips 315 to 325 (FIG. 27) are mounted on the second light emitting surface 303 (FIG. 27) and the first light emitting surface 303 (FIG. 27). The distance from the outer edge of the area of the light emitting surface 302 is within 1 mm. In the second light emitting surface 303, the area of the first light emitting surface 302 located on the back side of the area where the LED chips 315 to 325 are mounted is not mounted with small chip components. The influence of thermal stress that may act on the light emitting substrate 301 due to heat generation on small chip components is reduced. Since the small chip parts are arranged to avoid the LED back side corresponding areas 361 to 371, the connection points between the small chip parts and the light emitting substrate 301 are damaged due to the thermal stress caused by the heat generated by the LED chips 315 to 325. In addition, it is possible to prevent the small chip component itself from being damaged.

図26に示すように、発光基板301の第1発光面302における中央付近には、LEDチップ310が実装されている。LEDチップ310の厚さ方向に直交する平面に沿う長手方向の寸法が0.9mmよりも大きく、LEDチップ310は小型チップ部品ではない。図26に示すように、LEDチップ310は、第1発光面302においてLED裏側対応領域368を含む領域に実装されている。LEDチップ310は、当該LED裏側対応領域368のうち、第2発光面303(図27)においてLEDチップ322(図27)が搭載されている領域の裏側に位置する第1発光面302の領域を含む領域に実装されている。発光基板301の第1発光面302において、小型チップ部品ではない電子部品の一部(LEDチップ310)が、第2発光面303(図27)においてLEDチップ322(図27)が搭載されている領域の裏側に位置する第1発光面302の領域を含む領域に実装されていることにより、第1発光面302において小型チップ部品以外の電子部品を実装可能な領域の面積が広く確保されている。 As shown in FIG. 26, an LED chip 310 is mounted near the center of the first light emitting surface 302 of the light emitting substrate 301 . The longitudinal dimension along the plane perpendicular to the thickness direction of the LED chip 310 is greater than 0.9 mm, and the LED chip 310 is not a small chip component. As shown in FIG. 26, the LED chip 310 is mounted in a region including the LED back side corresponding region 368 on the first light emitting surface 302 . The LED chip 310 uses the area of the first light emitting surface 302 located behind the area where the LED chip 322 (FIG. 27) is mounted on the second light emitting surface 303 (FIG. 27) in the LED back side corresponding area 368. Implemented in the containing region. On the first light emitting surface 302 of the light emitting substrate 301, some electronic components (LED chips 310) that are not small chip components are mounted, and on the second light emitting surface 303 (FIG. 27), LED chips 322 (FIG. 27) are mounted. By mounting in a region including the region of the first light emitting surface 302 located on the back side of the region, a wide area is secured in the region where electronic components other than small chip components can be mounted on the first light emitting surface 302. .

小型チップ部品ではない電子部品の一部(LEDチップ310)が、第2発光面303(図27)においてLEDチップ322(図27)が搭載されている領域の裏側に位置する第1発光面302の領域を含む領域に実装されている発光基板301において、小型チップ部品はLED裏側対応領域361~371を避けて配置されている。これにより、熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所、及び小型チップ部品自体が破損してしまう可能性が低減されている。 A part of the electronic component (LED chip 310) that is not a small chip component is located on the back side of the area where the LED chip 322 (FIG. 27) is mounted on the second light emitting surface 303 (FIG. 27). In the light-emitting substrate 301 mounted on the area including the area of , the small chip components are arranged avoiding the areas 361 to 371 corresponding to the back side of the LED. This reduces the possibility that the connection between the small chip component and the light emitting substrate 301 and the small chip component itself will be damaged due to the influence of thermal stress.

図27に示すように、発光基板301の第2発光面303におけるチップ抵抗器341は、コネクタ周辺領域372を含む領域に配置されている。コネクタ周辺領域372は、コネクタ327の外縁から5mm未満の領域である。第2発光面303において、チップ抵抗器341をコネクタ周辺領域372を含む領域に配置することにより、コネクタ周辺領域372を避けて配置する場合と比較して、発光基板301上にLEDチップ315~325を広く分散させることができるとともに、第2発光面303の発光面積を広げることができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、コネクタ裏側対応領域373を避けて配置されている。コネクタ裏側対応領域373は、第2発光面303(図27)においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が5mm未満の領域である。第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、コネクタ327へのハーネスの着脱に際して発光基板301に作用し得る応力の小型チップ部品への影響が低減されている。小型チップ部品がコネクタ裏側対応領域373を避けて配置されていることにより、コネクタ327へのハーネス(図示略)の着脱に際して小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 As shown in FIG. 27 , the chip resistors 341 on the second light emitting surface 303 of the light emitting substrate 301 are arranged in a region including the connector peripheral region 372 . Connector peripheral region 372 is the region less than 5 mm from the outer edge of connector 327 . By arranging the chip resistors 341 in the area including the connector peripheral area 372 on the second light emitting surface 303, the number of LED chips 315 to 325 on the light emitting substrate 301 is reduced compared to the case where the connector peripheral area 372 is avoided. can be widely dispersed, and the light emitting area of the second light emitting surface 303 can be widened. On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331 to 335) on the first light emitting surface 302 of the light emitting substrate 301 are arranged so as to avoid the connector rear side corresponding region 373. FIG. The connector back side corresponding region 373 is the region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted on the second light emitting surface 303 (FIG. 27) and the outer edge of the region of the first light emitting surface 302. It is a region where the distance is less than 5 mm. Since no small chip component is mounted on the area of the first light emitting surface 302 located on the back side of the area where the connector 327 is mounted on the second light emitting surface 303, light is emitted when the harness is attached to or detached from the connector 327. The effect of stress that may act on substrate 301 on small chip components is reduced. By arranging the small chip parts away from the connector back side corresponding area 373, the stress that may be applied to the connection point between the small chip parts and the light emitting substrate 301 when attaching and detaching a harness (not shown) to the connector 327 is reduced. In addition, the stress acting on the small chip component itself can be reduced. Therefore, it is possible to prevent damage to the connecting portion between the small chip component and the light emitting substrate 301 when attaching/detaching the harness to/from the connector 327, and also to prevent the small chip component itself from being damaged.

図27に示すように、発光基板301の第2発光面303におけるチップ抵抗器336は、第2発光面303側の基板外縁領域374を含む領域に配置されている。第2発光面303側の基板外縁領域374は、第2発光面303において発光基板301の外縁から10mm未満の領域である。第2発光面303において、チップ抵抗器336を基板外縁領域374を含む領域に配置することにより、基板外縁領域374を避けて配置する場合と比較して、発光基板301上にLEDチップ315~325を広く分散させることができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、第1発光面302側の基板外縁領域375を避けて配置されている。第1発光面302側の基板外縁領域375は、第1発光面302において発光基板301の外縁から10mm未満の領域である。第1発光面302において、基板外縁領域375を避けて小型チップ部品を配置することにより、発光基板301を取り扱う際に作業者の手が小型チップ部品に触れること等が原因となって小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。また、複数の発光基板301を含む集合基板を分割して発光基板301を取り出す場合に、集合基板の分割時に小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、集合基板の分割時に小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 As shown in FIG. 27, the chip resistors 336 on the second light emitting surface 303 of the light emitting substrate 301 are arranged in a region including the substrate outer edge region 374 on the second light emitting surface 303 side. A substrate outer edge region 374 on the second light emitting surface 303 side is a region of less than 10 mm from the outer edge of the light emitting substrate 301 on the second light emitting surface 303 . By arranging the chip resistors 336 in a region including the substrate outer edge region 374 on the second light emitting surface 303, the number of LED chips 315 to 325 on the light emitting substrate 301 is reduced compared to the case where the substrate outer edge region 374 is avoided. can be widely distributed. On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331 to 335) on the first light emitting surface 302 of the light emitting substrate 301 avoid the substrate outer edge region 375 on the first light emitting surface 302 side. are placed. A substrate outer edge area 375 on the first light emitting surface 302 side is an area of less than 10 mm from the outer edge of the light emitting substrate 301 on the first light emitting surface 302 . By arranging the small chip components while avoiding the substrate outer edge region 375 on the first light emitting surface 302, the small chip components may be prevented from touching the small chip components by an operator's hand when handling the light emitting substrate 301. and the light emitting substrate 301 can be prevented from being damaged, and the small chip component itself can be prevented from being damaged. In addition, when an aggregate substrate including a plurality of light emitting substrates 301 is divided and the light emitting substrates 301 are taken out, the stress that may act on the connecting portions between the small chip components and the light emitting substrates 301 when the aggregate substrate is divided can be reduced. At the same time, the stress acting on the small chip component itself can be reduced. Therefore, it is possible to prevent damage to the connection points between the small chip components and the light emitting substrate 301 when dividing the collective substrate, and also to prevent damage to the small chip components themselves.

図26及び図27に示すように、発光基板301には、当該発光基板301を厚さ方向に貫通させて、発光基板301を基板ケース体(図示略)にネジ固定可能とする固定貫通孔301a,301bが形成されている。図27に示すように、発光基板301の第2発光面303におけるチップ抵抗器346は、固定貫通孔周辺領域376を含む領域に配置されている。固定貫通孔周辺領域376は、固定貫通孔301bの外縁から5mm未満の領域である。第2発光面303において、チップ抵抗器346を固定貫通孔周辺領域376を含む領域に配置することにより、固定貫通孔周辺領域376を避けて配置する場合と比較して、発光基板301上にLEDチップ315~325を広く分散させることができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、固定貫通孔周辺領域377,378を避けて配置されている。固定貫通孔周辺領域377,378は、第1発光面302において固定貫通孔301a,301bの外縁から5mm未満の領域である。第1発光面302において、固定貫通孔周辺領域377,378を避けて小型チップ部品を配置することにより、発光基板301を基板ケース体(図示略)に固定する際に、小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、発光基板301を基板ケース体に固定する際に、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 As shown in FIGS. 26 and 27, the light emitting substrate 301 has a fixing through hole 301a which penetrates the light emitting substrate 301 in the thickness direction so that the light emitting substrate 301 can be screwed to a substrate case (not shown). , 301b are formed. As shown in FIG. 27 , the chip resistors 346 on the second light emitting surface 303 of the light emitting substrate 301 are arranged in a region including the fixed through hole peripheral region 376 . The fixed through-hole peripheral region 376 is a region less than 5 mm from the outer edge of the fixed through-hole 301b. In the second light emitting surface 303, by arranging the chip resistors 346 in a region including the fixed through hole peripheral region 376, compared to the case of arranging the chip resistor 346 while avoiding the fixed through hole peripheral region 376, the number of LEDs on the light emitting substrate 301 is reduced. Chips 315-325 can be widely distributed. On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331 to 335) on the first light emitting surface 302 of the light emitting substrate 301 are arranged avoiding the fixed through hole peripheral regions 377 and 378. ing. The fixed through-hole peripheral regions 377 and 378 are regions on the first light emitting surface 302 that are less than 5 mm from the outer edges of the fixed through-holes 301a and 301b. By arranging the small chip components on the first light emitting surface 302 while avoiding the areas 377 and 378 around the fixing through holes, when the light emitting board 301 is fixed to the board case body (not shown), the small chip components and the light emitting board can be separated from each other. 301 can be reduced, and the stress acting on the small chip component itself can be reduced. Therefore, when fixing the light-emitting board 301 to the board case body, it is possible to prevent the connecting portion between the small chip component and the light-emitting board 301 from being damaged, and also prevent the small chip component itself from being damaged.

図27に示すように、LEDチップ317,324の厚さ方向に直交する平面に沿った長手方向の寸法は0.9mmよりも大きく、LEDチップ317,324は小型チップ部品ではない。また、チップ抵抗器338,345の厚さ方向に直交する平面に沿った長手方向の寸法は0.9mmよりも大きく、チップ抵抗器338,345は小型チップ部品ではない。発光基板301において、LEDチップ317,324は、当該LEDチップ317,324の厚さ方向に直交する平面に沿った長手方向が発光基板301の長軸方向LDAに直交する短軸方向SDAに平行となる態様で発光基板301に実装されている。また、チップ抵抗器338,345は、当該チップ抵抗器338,345の厚さ方向に直交する平面に沿った長手方向が発光基板301の長軸方向LDAに直交する短軸方向SDAに平行となる態様で発光基板301に実装されている。一方、図26に示すように、発光基板301において、小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、当該小型チップ部品の厚さ方向に直交する平面に沿った長手方向が発光基板301の長軸方向LDAに平行となる態様で発光基板301に実装されている。これにより、小型チップ部品の長手方向が長軸方向LDAに直交する短軸方向SDAに平行となる態様で発光基板301に実装されている場合と比較して、発光基板301に歪みが生じた場合に小型チップ部品と発光基板301との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 As shown in FIG. 27, the longitudinal dimension along the plane orthogonal to the thickness direction of the LED chips 317, 324 is greater than 0.9 mm, and the LED chips 317, 324 are not small chip components. Also, the longitudinal dimension along the plane orthogonal to the thickness direction of the chip resistors 338, 345 is greater than 0.9 mm, and the chip resistors 338, 345 are not small chip components. In the light-emitting substrate 301 , the LED chips 317 and 324 are arranged so that the longitudinal direction along the plane orthogonal to the thickness direction of the LED chips 317 and 324 is parallel to the short-axis direction SDA orthogonal to the long-axis direction LDA of the light-emitting substrate 301 . It is mounted on the light-emitting substrate 301 in the following manner. In the chip resistors 338 and 345, the longitudinal direction along the plane orthogonal to the thickness direction of the chip resistors 338 and 345 is parallel to the short axis direction SDA orthogonal to the long axis direction LDA of the light emitting substrate 301. It is mounted on the light emitting substrate 301 in a manner similar to that described above. On the other hand, as shown in FIG. 26, in the light-emitting substrate 301, the small chip components (the bypass capacitor 328 and the small chip resistors 331 to 335) have a longitudinal direction along a plane orthogonal to the thickness direction of the small chip components. It is mounted on the light emitting substrate 301 in parallel with the longitudinal direction LDA of the light emitting substrate 301 . As a result, compared to the case where the small chip component is mounted on the light emitting substrate 301 in such a manner that the longitudinal direction of the small chip component is parallel to the short axis direction SDA orthogonal to the long axis direction LDA, the case where the light emitting substrate 301 is distorted. Furthermore, the maximum value of stress that can act on the connecting portion between the small chip component and the light emitting substrate 301 is reduced, and the maximum value of stress that can act on the small chip component itself is also reduced.

小型チップ部品と発光基板301との接続箇所の機械的強度は、小型チップ部品よりも大きい電子部品と発光基板301との接続箇所の機械的強度よりも低い。また、小型チップ部品自体の機械的強度は、小型チップ部品よりも大きい電子部品自体の機械的強度よりも低い。小型チップ部品よりも大きい電子部品の一部は当該電子部品の長手方向が発光基板301の長軸方向LDAに平行ではない態様で発光基板301に搭載されている構成において、小型チップ部品は当該小型チップ部品の長手方向が発光基板301の長軸方向LDAに平行となる態様で発光基板301に搭載されている。これにより、小型チップ部品と発光基板301との接続箇所及び小型チップ部品自体が保護されている。 The mechanical strength of the connecting portion between the small chip component and the light emitting substrate 301 is lower than the mechanical strength of the connecting portion between the electronic component larger than the small chip component and the light emitting substrate 301 . Also, the mechanical strength of the small chip component itself is lower than the mechanical strength of the electronic component itself, which is larger than the small chip component. Some of the electronic components larger than the small chip components are mounted on the light emitting substrate 301 in such a manner that the longitudinal direction of the electronic component is not parallel to the long axis direction LDA of the light emitting substrate 301. The chip components are mounted on the light emitting substrate 301 in such a manner that the longitudinal direction thereof is parallel to the longitudinal direction LDA of the light emitting substrate 301 . This protects the connection points between the small chip component and the light emitting substrate 301 and the small chip component itself.

以上詳述した本実施形態によれば、以下の優れた効果を奏する。 According to this embodiment detailed above, the following excellent effects are obtained.

発光基板301の第2発光面303においてチップ抵抗器340がドライバ裏側対応領域353を含む領域に配置されている構成において、第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、ドライバ裏側対応領域354を避けて配置されている。ドライバ裏側対応領域354は、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域である。第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がドライバ裏側対応領域354を避けて配置されていることにより、第2LEDドライバ326の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistor 340 is arranged on the second light emitting surface 303 of the light emitting substrate 301 in a region including the driver back side corresponding region 353, the small chip components (the bypass capacitor 328 and the small chip resistor 331 335) are arranged avoiding the driver rear side corresponding area 354. FIG. The driver back side corresponding region 354 is located on the back side of the region where the second LED driver 326 is mounted on the second light emitting surface 303 and the region where pads corresponding to the terminals of the second LED driver 326 are provided. and a region within 1 mm from the region of the first light emitting surface 302 . A small chip component is placed in the area of the first light emitting surface 302 located behind the area where the second LED driver 326 is mounted on the second light emitting surface 303 and the area where pads corresponding to the terminals of the second LED driver 326 are provided. The non-mounted configuration reduces the influence of thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on small chip components. By arranging the small chip parts away from the driver back side corresponding area 354, it is possible to prevent damage to the connection points between the small chip parts and the light emitting substrate 301 due to the influence of thermal stress due to the heat generated by the second LED driver 326. In addition, it is possible to prevent damage to the small chip component itself.

発光基板301の第2発光面303におけるチップ抵抗器343がLED裏側対応領域355を含む領域に配置されている構成において、発光基板301の第1発光面302における小型チップ部品は、LED裏側対応領域361~371を避けて配置されている。LED裏側対応領域361~371は、第2発光面303においてLEDチップ315~325が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が1mm以内の領域である。第2発光面303においてLEDチップ315~325が実装されている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、LEDチップ315~325の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がLED裏側対応領域361~371を避けて配置されていることにより、LEDチップ315~325の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistor 343 on the second light emitting surface 303 of the light emitting substrate 301 is arranged in a region including the LED back side corresponding region 355, the small chip components on the first light emitting surface 302 of the light emitting substrate 301 are arranged in the LED back side corresponding region 355. It is arranged avoiding 361-371. The LED back side corresponding regions 361 to 371 are the region of the first light emitting surface 302 located on the back side of the region where the LED chips 315 to 325 are mounted on the second light emitting surface 303 and the outer edge of the region of the first light emitting surface 302. is within 1 mm. In the second light emitting surface 303, the area of the first light emitting surface 302 located on the back side of the area where the LED chips 315 to 325 are mounted is not mounted with small chip parts. The effect of thermal stress that may act on the light emitting substrate 301 due to heat generation on small chip components is reduced. Since the small chip parts are arranged to avoid the LED back side corresponding areas 361 to 371, the connection points between the small chip parts and the light emitting substrate 301 are damaged due to the thermal stress caused by the heat generated by the LED chips 315 to 325. In addition, it is possible to prevent the small chip component itself from being damaged.

小型チップ部品ではない電子部品の一部(LEDチップ310)が、第2発光面303(図27)においてLEDチップ322(図27)が搭載されている領域の裏側に位置する第1発光面302の領域を含む領域に実装されている発光基板301において、小型チップ部品はLED裏側対応領域361~371を避けて配置されている。これにより、熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所、及び小型チップ部品自体が破損してしまう可能性が低減されている。 A part of the electronic component (LED chip 310) that is not a small chip component is located on the back side of the area where the LED chip 322 (FIG. 27) is mounted on the second light emitting surface 303 (FIG. 27). In the light-emitting substrate 301 mounted on the area including the area of , the small chip components are arranged avoiding the areas 361 to 371 corresponding to the back side of the LED. This reduces the possibility that the connection between the small chip component and the light emitting substrate 301 and the small chip component itself will be damaged due to the influence of thermal stress.

発光基板301の第2発光面303におけるチップ抵抗器341がコネクタ周辺領域372を含む領域に配置されている構成において、発光基板301の第1発光面302における小型チップ部品は、コネクタ裏側対応領域373を避けて配置されている。コネクタ裏側対応領域373は、第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が5mm未満の領域である。第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、コネクタ327へのハーネスの着脱に際して発光基板301に作用し得る応力の小型チップ部品への影響が低減されている。小型チップ部品がコネクタ裏側対応領域373を避けて配置されていることにより、コネクタ327へのハーネス(図示略)の着脱に際して小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistors 341 on the second light emitting surface 303 of the light emitting substrate 301 are arranged in a region including the connector peripheral region 372 , the small chip components on the first light emitting surface 302 of the light emitting substrate 301 are located in the connector back side corresponding region 373 . are placed to avoid The connector back side corresponding region 373 is the region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted on the second light emitting surface 303 and the distance from the outer edge of the region of the first light emitting surface 302 is less than 5 mm. is the area of Since no small chip component is mounted on the area of the first light emitting surface 302 located on the back side of the area where the connector 327 is mounted on the second light emitting surface 303, light is emitted when the harness is attached to or detached from the connector 327. The effect of stress that may act on substrate 301 on small chip components is reduced. By arranging the small chip components away from the connector back side corresponding area 373, the stress that can be applied to the connecting portion between the small chip components and the light emitting substrate 301 when attaching and detaching a harness (not shown) to the connector 327 is reduced. In addition, the stress acting on the small chip component itself can be reduced. Therefore, it is possible to prevent damage to the connecting portion between the small chip component and the light emitting substrate 301 when attaching and detaching the harness to and from the connector 327, and also to prevent the small chip component itself from being damaged.

発光基板301の第2発光面303におけるチップ抵抗器336が基板外縁領域374を含む領域に配置されている構成において、発光基板301の第1発光面302における小型チップ部品は、第1発光面302側の基板外縁領域375を避けて配置されている。これにより、発光基板301の取り扱いに際して作業者の手が小型チップ部品に触れること等が原因となって小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。また、複数の発光基板301を含む集合基板を分割して発光基板301を取り出す場合に、集合基板の分割時に小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、集合基板の分割時に小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistors 336 on the second light emitting surface 303 of the light emitting substrate 301 are arranged in a region including the substrate outer edge region 374, the small chip components on the first light emitting surface 302 of the light emitting substrate 301 are arranged on the first light emitting surface 302 It is arranged avoiding the substrate outer edge region 375 on the side. As a result, it is possible to prevent damage to the connecting portion between the small chip component and the light emitting substrate 301 due to the worker's hand touching the small chip component when handling the light emitting substrate 301, and the small chip component itself. can be prevented from being damaged. In addition, when an aggregate substrate including a plurality of light emitting substrates 301 is divided and the light emitting substrates 301 are taken out, the stress that may act on the connecting portions between the small chip components and the light emitting substrates 301 when the aggregate substrate is divided can be reduced. At the same time, the stress acting on the small chip component itself can be reduced. Therefore, it is possible to prevent damage to the connection points between the small chip components and the light emitting substrate 301 when dividing the collective substrate, and also to prevent damage to the small chip components themselves.

発光基板301の第2発光面303におけるチップ抵抗器346が固定貫通孔周辺領域376を含む領域に配置されている構成において、発光基板301の第1発光面302における小型チップ部品は、固定貫通孔周辺領域377,378を避けて配置されている。これにより、発光基板301を基板ケース体に固定する際に、小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、発光基板301を基板ケース体に固定する際に、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistors 346 on the second light emitting surface 303 of the light emitting substrate 301 are arranged in a region including the fixed through-hole peripheral region 376, the small chip components on the first light emitting surface 302 of the light emitting substrate 301 are arranged around the fixed through holes. It is arranged to avoid the peripheral areas 377 and 378 . As a result, when the light-emitting substrate 301 is fixed to the substrate case body, it is possible to reduce the stress that may act on the connecting portion between the small chip component and the light-emitting substrate 301, and reduce the stress that acts on the small chip component itself. can do. Therefore, when fixing the light-emitting board 301 to the board case body, it is possible to prevent the connecting portion between the small chip component and the light-emitting board 301 from being damaged, and also prevent the small chip component itself from being damaged.

小型チップ部品よりも大きい電子部品の一部は当該電子部品の長手方向が発光基板301の長軸方向LDAに平行ではない態様で発光基板301に搭載されている構成において、小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)は、当該小型チップ部品の厚さ方向に直交する平面に沿った長手方向が発光基板301の長軸方向LDAに平行となる態様で発光基板301に実装されている。これにより、小型チップ部品の長手方向が長軸方向LDAに直交する短軸方向SDAに平行となる態様で発光基板301に実装されている場合と比較して、発光基板301に歪みが生じた場合に小型チップ部品と発光基板301との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 Some of the electronic components larger than the small chip components are mounted on the light emitting substrate 301 in such a manner that the longitudinal direction of the electronic component is not parallel to the long axis direction LDA of the light emitting substrate 301. 328 and small chip resistors 331 to 335) are mounted on the light emitting substrate 301 in such a manner that the longitudinal direction along the plane orthogonal to the thickness direction of the small chip component is parallel to the longitudinal direction LDA of the light emitting substrate 301. ing. As a result, compared to the case where the small chip component is mounted on the light emitting substrate 301 in such a manner that the longitudinal direction of the small chip component is parallel to the short axis direction SDA orthogonal to the long axis direction LDA, the case where the light emitting substrate 301 is distorted. Furthermore, the maximum value of stress that can act on the connecting portion between the small chip component and the light emitting substrate 301 is reduced, and the maximum value of stress that can act on the small chip component itself is also reduced.

なお、発光基板301の第1発光面302において、小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)が実装されないドライバ裏側対応領域354は、第2発光面303(図27)において第2LEDドライバ326(図27)が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域に限定されることはない。ドライバ裏側対応領域354を、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が2mm以内の領域としてもよい。これにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、第2LEDドライバ326の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、ドライバ裏側対応領域354を、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が0.5mm以内の領域としてもよい。これにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 In the first light emitting surface 302 of the light emitting substrate 301, the driver back side corresponding area 354 where the small chip parts (the bypass capacitor 328 and the small chip resistors 331 to 335) are not mounted is the second light emitting surface 303 (FIG. 27). The area of the first light emitting surface 302 located behind the area where the two LED drivers 326 (FIG. 27) are mounted and the area where the pads corresponding to the terminals of the second LED driver 326 are provided, and the area of the first light emitting surface 302 The distance from the area is not limited to within 1 mm. The driver back side corresponding region 354 is the first light emitting surface 302 located on the back side of the region where the second LED driver 326 is mounted on the second light emitting surface 303 and the region where pads corresponding to the terminals of the second LED driver 326 are provided. and a region within 2 mm from the region of the first light emitting surface 302 . As a result, it is possible to further reduce the influence of thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the small chip components. Therefore, it is possible to reduce the possibility that the connecting portion between the small chip component and the light emitting substrate 301 will be damaged due to the thermal stress caused by the heat generated by the second LED driver 326, and the possibility that the small chip component itself will be damaged. can be reduced. In addition, the driver back side corresponding region 354 is the first light emitting region located on the back side of the region where the second LED driver 326 is mounted on the second light emitting surface 303 and the region where pads corresponding to the terminals of the second LED driver 326 are provided. The distance from the area of the surface 302 and the area of the first light emitting surface 302 may be within 0.5 mm. As a result, while reducing the influence of thermal stress that may act on the light-emitting substrate 301 due to the heat generated by the second LED driver 326 on the small-sized chip components, the first light-emitting surface 302 of the light-emitting substrate 301 has a region where small-sized chip components can be mounted. area can be secured widely.

・発光基板301の第1発光面302において小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)が実装されないLED裏側対応領域361~371は、第2発光面303(図27)においてLEDチップ315~325(図27)が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が1mm以内の領域に限定されることはない。LED裏側対応領域361~371を、第2発光面303においてLEDチップ315~325が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が2mm以内の領域としてもよい。これにより、LEDチップ315~325の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、LEDチップ315~325の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、LED裏側対応領域361~371を、第2発光面303においてLEDチップ315~325が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が0.5mm以内の領域としてもよい。これにより、LEDチップ315~325の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 ・On the first light emitting surface 302 of the light emitting substrate 301, the LED back side corresponding areas 361 to 371 where the small chip parts (the bypass capacitor 328 and the small chip resistors 331 to 335) are not mounted are the LEDs on the second light emitting surface 303 (FIG. 27). The area of the first light emitting surface 302 located behind the area where the chips 315 to 325 (FIG. 27) are mounted and the distance from the outer edge of the area of the first light emitting surface 302 is limited to within 1 mm. no. The LED back side corresponding regions 361 to 371 are formed from the region of the first light emitting surface 302 located on the back side of the region where the LED chips 315 to 325 are mounted on the second light emitting surface 303 and the outer edge of the region of the first light emitting surface 302. may be within 2 mm. As a result, it is possible to further reduce the influence of thermal stress that may act on the light emitting substrate 301 due to the heat generated by the LED chips 315 to 325 on small chip components. Therefore, it is possible to reduce the possibility that the connection points between the small chip parts and the light emitting substrate 301 will be damaged due to the thermal stress caused by the heat generated by the LED chips 315 to 325, and the small chip parts themselves can be damaged. can be reduced. Further, the LED back side corresponding regions 361 to 371 are defined as the region of the first light emitting surface 302 located on the back side of the region where the LED chips 315 to 325 are mounted on the second light emitting surface 303 and the region of the first light emitting surface 302. The area may be within 0.5 mm from the outer edge. As a result, small chip components can be mounted on the first light emitting surface 302 of the light emitting substrate 301 while reducing the influence of thermal stress that may act on the light emitting substrate 301 due to the heat generated by the LED chips 315 to 325 on the small chip components. A large area can be secured for the region.

・発光基板301の第1発光面302において小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)実装されないコネクタ裏側対応領域373は、第2発光面303(図27)においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が5mm未満の領域に限定されることはない。コネクタ裏側対応領域373を、第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が7mm未満の領域としてもよい。これにより、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、コネクタ裏側対応領域373を、第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が4mm未満の領域としてもよい。これにより、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所及び小型チップ部品自体に作用する応力を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 A connector 327 is mounted on the second light emitting surface 303 (FIG. 27) in the connector back side corresponding area 373 where the small chip parts (bypass capacitor 328 and small chip resistors 331 to 335) are not mounted on the first light emitting surface 302 of the light emitting substrate 301. It is not limited to the region of the first light emitting surface 302 located on the back side of the region where the light emitting surface 302 is located and the region of which the distance from the outer edge of the region of the first light emitting surface 302 is less than 5 mm. The connector back side corresponding region 373 is the region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted on the second light emitting surface 303 and the distance from the outer edge of the region of the first light emitting surface 302 is less than 7 mm. may be the area of . As a result, it is possible to reduce the stress that may act on the connecting portion between the small chip component and the light emitting substrate 301 when attaching and detaching the harness to and from the connector 327, and reduce the stress that acts on the small chip component itself. Therefore, it is possible to reduce the possibility of damage to the connecting portion between the small chip component and the light emitting substrate 301 when attaching and detaching the harness to the connector 327, and reduce the possibility of damage to the small chip component itself. Further, the connector back side corresponding region 373 is defined as the region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted on the second light emitting surface 303 and the distance from the outer edge of the region of the first light emitting surface 302 is It may be a region of less than 4 mm. As a result, when the harness is attached to or detached from the connector 327, the small chip components can be attached to the first light emitting surface 302 of the light emitting board 301 while reducing the stress acting on the small chip components themselves and the connection points between the small chip components and the light emitting board 301. It is possible to secure a large area of the mountable region.

・発光基板301の第1発光面302において小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)が実装されない固定貫通孔周辺領域377,378は、第1発光面302において固定貫通孔301a,301bの外縁から5mm未満の領域に限定されることはない。固定貫通孔周辺領域377,378を、第1発光面302において固定貫通孔301a,301bの外縁から7mm未満の領域としてもよい。これにより、発光基板301を基板ケース体(図示略)に固定する際に、小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、発光基板301を基板ケース体に固定する際に、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、固定貫通孔周辺領域377,378を、第1発光面302において固定貫通孔301a,301bの外縁から4mm未満の領域としてもよい。これにより、発光基板301を基板ケース体(図示略)に固定する際に、小型チップ部品と発光基板301との接続箇所及び小型チップ部品自体に作用する応力を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 In the first light emitting surface 302 of the light emitting substrate 301, the fixed through hole peripheral regions 377 and 378 where the small chip components (the bypass capacitor 328 and the small chip resistors 331 to 335) are not mounted are the fixed through holes 301a in the first light emitting surface 302. , 301b is not limited to a region less than 5 mm from the outer edge. The fixed through-hole peripheral regions 377 and 378 may be regions of less than 7 mm from the outer edges of the fixed through-holes 301a and 301b on the first light emitting surface 302 . As a result, when the light-emitting substrate 301 is fixed to a substrate case (not shown), the stress that may act on the connecting portion between the small chip component and the light-emitting substrate 301 can be reduced, and the stress acting on the small chip component itself can be reduced. It is possible to reduce the stress to be applied. Therefore, when fixing the light-emitting substrate 301 to the substrate case body, it is possible to reduce the possibility of damage to the connecting portion between the small chip component and the light-emitting substrate 301, and reduce the possibility of damage to the small chip component itself. can do. Also, the fixed through-hole peripheral regions 377 and 378 may be regions of less than 4 mm from the outer edges of the fixed through-holes 301 a and 301 b on the first light emitting surface 302 . As a result, when the light emitting substrate 301 is fixed to a substrate case body (not shown), the stress acting on the small chip component itself and the connecting portion between the small chip component and the light emitting substrate 301 is reduced. It is possible to secure a large area for mounting small chip components on one light emitting surface 302 .

・発光基板301の第1発光面302において小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331~335)が実装されない第1発光面302側の基板外縁領域375は、第1発光面302において発光基板301の外縁から10mm未満の領域に限定されることはない。第1発光面302側の基板外縁領域375を、第1発光面302において発光基板301の外縁から12mm未満の領域としてもよい。これにより、発光基板301を取り扱う際に作業者の手が小型チップ部品に触れること等が原因となって小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、複数の発光基板301を含む集合基板を分割して発光基板301を取り出す場合に、集合基板の分割時に小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。また、第1発光面302側の基板外縁領域375を、第1発光面302において発光基板301の外縁から8mm未満の領域としてもよい。これにより、小型チップ部品と発光基板301との接続箇所が破損する可能性及び小型チップ部品自体が破損する可能性を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 A substrate outer edge region 375 on the side of the first light emitting surface 302 where the small chip components (bypass capacitor 328 and small chip resistors 331 to 335) are not mounted on the first light emitting surface 302 of the light emitting substrate 301 emits light on the first light emitting surface 302. It is not limited to a region less than 10 mm from the outer edge of substrate 301 . The substrate outer edge region 375 on the first light emitting surface 302 side may be a region less than 12 mm from the outer edge of the light emitting substrate 301 on the first light emitting surface 302 . As a result, it is possible to reduce the possibility that the connecting portion between the small chip component and the light emitting substrate 301 will be damaged due to the operator's hand touching the small chip component when handling the light emitting substrate 301. , the possibility of damage to the small chip component itself can be reduced. In addition, when an aggregate substrate including a plurality of light emitting substrates 301 is divided and the light emitting substrates 301 are taken out, the stress that may act on the connecting portions between the small chip components and the light emitting substrates 301 when the aggregate substrate is divided can be reduced. At the same time, the stress acting on the small chip component itself can be reduced. Also, the substrate outer edge region 375 on the first light emitting surface 302 side may be a region less than 8 mm from the outer edge of the light emitting substrate 301 on the first light emitting surface 302 . As a result, the small chip components can be mounted on the first light emitting surface 302 of the light emitting substrate 301 while reducing the possibility of damage to the connection points between the small chip components and the light emitting substrate 301 and the possibility of damage to the small chip components themselves. It is possible to secure a large area for the

<第4の実施形態>
本実施形態では、発光基板301の第2発光面303側に実装されている第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサが第1発光面302側に実装されている点において上記第3の実施形態と相違している。以下、上記第3の実施形態と相違する構成について説明する。なお、上記第3の実施形態と同一の構成については基本的にその説明を省略する。
<Fourth Embodiment>
In this embodiment, a bypass capacitor is mounted on the first light emitting surface 302 side of the light emitting substrate 301 to absorb the noise component contained in the driving power source of the second LED driver 326 mounted on the second light emitting surface 303 side. is different from the third embodiment. The configuration different from that of the third embodiment will be described below. Note that the description of the same configuration as that of the third embodiment is basically omitted.

図28(a)は本実施形態における発光基板301の第1発光面302の平面図である。図28(a)に示すように、発光基板301の第1発光面302側には、第2発光面303側(図29(a))に実装されている第2LEDドライバ326(図29(a))の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサ381が実装されている。図28(b)はバイパスコンデンサ381の周辺領域388を拡大して示す発光基板301の第1発光面302の平面図である。 FIG. 28(a) is a plan view of the first light emitting surface 302 of the light emitting substrate 301 in this embodiment. As shown in FIG. 28(a), a second LED driver 326 (FIG. 29(a)) mounted on the second light emitting surface 303 side (FIG. 29(a)) is mounted on the first light emitting surface 302 side of the light emitting substrate 301 (FIG. 29(a)). )) is mounted with a bypass capacitor 381 for absorbing noise components contained in the drive power supply. FIG. 28(b) is a plan view of the first light emitting surface 302 of the light emitting substrate 301 showing an enlarged peripheral region 388 of the bypass capacitor 381. FIG.

上記第1の実施形態におけるバイパスコンデンサ85と同様に、バイパスコンデンサ381は、図28(b)に示すように、略直方体であり、長手方向の両端部に一対の金属製の第1電極381a及び第2電極381bを備えている。バイパスコンデンサ381は、上記第1の実施形態におけるバイパスコンデンサ85と同様に、当該バイパスコンデンサ381の厚さ方向に直交する平面に沿う長手方向(以下、「バイパスコンデンサ381の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。バイパスコンデンサ381は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ381の長手方向の寸法が0.7mm以下であることにより、発光基板301において当該バイパスコンデンサ381が占有する面積をさらに低減することができる。バイパスコンデンサ381の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ381と発光基板301との接続箇所における機械的強度及びバイパスコンデンサ381自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ381自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ381の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、バイパスコンデンサ381の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、バイパスコンデンサ381の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 Similar to the bypass capacitor 85 in the first embodiment, the bypass capacitor 381 is, as shown in FIG. A second electrode 381b is provided. Similar to the bypass capacitor 85 in the first embodiment, the bypass capacitor 381 extends in the longitudinal direction along a plane orthogonal to the thickness direction of the bypass capacitor 381 (hereinafter also referred to as "longitudinal direction of the bypass capacitor 381"). is a small chip component with a dimension of 0.1 mm or more and 0.9 mm or less. The bypass capacitor 381 has a longitudinal dimension of approximately 0.6 mm along a plane orthogonal to the thickness direction, and a lateral dimension along a plane orthogonal to the thickness direction (hereinafter also referred to as "transverse direction"). ) and the dimension in the thickness direction are approximately 0.3 mm. Since the longitudinal dimension of the bypass capacitor 381 is 0.7 mm or less, the area occupied by the bypass capacitor 381 in the light emitting substrate 301 can be further reduced. Since the longitudinal dimension of the bypass capacitor 381 is 0.4 mm or more, the mechanical strength at the connection point between the bypass capacitor 381 and the light emitting substrate 301 and the mechanical strength of the bypass capacitor 381 itself are increased, and the connection point is damaged. In addition, it is possible to reduce the possibility that the bypass capacitor 381 itself will be damaged. In addition, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting leakage of the bypass capacitor 381 . The longitudinal dimension of the bypass capacitor 381 may be smaller than 0.6 mm (for example, 0.4 mm), and the transverse dimension of the bypass capacitor 381 may be smaller than 0.3 mm. (for example, a configuration of 0.2 mm) or a configuration in which the dimension in the thickness direction is smaller than 0.3 mm (for example, a configuration of 0.2 mm).

発光基板301の第1発光面302には、バイパスコンデンサ381における第1電極381aに対応する金属製(具体的には銅製)の第1パッド382a(又は第1パット)と、第2電極381bに対応する金属製(具体的には銅製)の第2パッド382b(又は第2パット)とが設けられている。第1パッド382a及び第2パッド382bは一対である。第1電極381aは第1パッド382aに電気的に接続されているとともに、第2電極381bは第2パッド382bに電気的に接続されている。 On the first light emitting surface 302 of the light emitting substrate 301, a first pad 382a (or a first pad) made of metal (specifically, made of copper) corresponding to the first electrode 381a of the bypass capacitor 381 and a second electrode 381b are provided. A corresponding metal (specifically, copper) second pad 382b (or second pad) is provided. The first pad 382a and the second pad 382b are a pair. The first electrode 381a is electrically connected to the first pad 382a, and the second electrode 381b is electrically connected to the second pad 382b.

図29(a)は発光基板301の第2発光面303の平面図である。上記第3の実施形態において既に説明したとおり、第2LEDドライバ326は電源端子348及びGND端子349を備えている。図29(b)は電源端子348及びGND端子349の周辺領域389を拡大して示す発光基板301の第2発光面303の平面図である。図28(b)及び図29(b)に示すように、発光基板301には、バイパスコンデンサ381の第1電極381aに対応する第1パッド382a(図28(b))と第2LEDドライバ326のGND端子349(図29(b))とを電気的に接続する第1スルーホール383が設けられているとともに、バイパスコンデンサ381の第2電極381bに対応する第2パッド382b(図28(b))と第2LEDドライバ326の電源端子348(図29(b))とを電気的に接続する第2スルーホール384が設けられている。これらのスルーホール383,384は発光基板301を厚さ方向に貫通させて形成されているとともに、これらのスルーホール383,384の内周は銅等の金属によってメッキされている。 29A is a plan view of the second light emitting surface 303 of the light emitting substrate 301. FIG. As already described in the third embodiment, the second LED driver 326 has a power terminal 348 and a GND terminal 349 . 29B is a plan view of the second light emitting surface 303 of the light emitting substrate 301 showing an enlarged peripheral region 389 of the power terminal 348 and the GND terminal 349. FIG. As shown in FIGS. 28(b) and 29(b), the light-emitting substrate 301 has a first pad 382a (FIG. 28(b)) corresponding to the first electrode 381a of the bypass capacitor 381 and the second LED driver 326. A first through hole 383 is provided to electrically connect the GND terminal 349 (FIG. 29(b)), and a second pad 382b (FIG. 28(b)) corresponding to the second electrode 381b of the bypass capacitor 381 is provided. ) and the power terminal 348 (FIG. 29(b)) of the second LED driver 326 are provided. These through holes 383 and 384 are formed so as to pass through the light emitting substrate 301 in the thickness direction, and the inner peripheries of these through holes 383 and 384 are plated with a metal such as copper.

図28(b)に示すように、発光基板301の第1発光面302には、第1パッド382aと発光基板301に設けられたGNDビアホール385(グランドビアホール又はグラウンドビアホール)とを電気的に接続する第1配線パターン386aが設けられているとともに、第1パッド382aと第1スルーホール383とを電気的に接続する第2配線パターン386bが設けられている。バイパスコンデンサ381の第1電極381aに対応する第1パッド382aは、第1配線パターン386a及びGNDビアホール385を介してGNDプレーン層(図示略)に電気的に接続されているとともに、第2配線パターン386b及び第1スルーホール383を介して第2LEDドライバ326のGND端子349(図29(b))に電気的に接続されている。 As shown in FIG. 28B, on the first light emitting surface 302 of the light emitting substrate 301, a first pad 382a and a GND via hole 385 (ground via hole or ground via hole) provided on the light emitting substrate 301 are electrically connected. A first wiring pattern 386a is provided to connect the first wiring pattern 386a, and a second wiring pattern 386b is provided to electrically connect the first pad 382a and the first through hole 383 to each other. A first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381 is electrically connected to a GND plane layer (not shown) through a first wiring pattern 386a and a GND via hole 385, and a second wiring pattern. It is electrically connected to the GND terminal 349 (FIG. 29(b)) of the second LED driver 326 via 386b and the first through hole 383. FIG.

発光基板301の第1発光面302には、第2パッド382bと発光基板301に設けられた電源ビアホール387とを電気的に接続する第3配線パターン386cが設けられているとともに、第2パッド382bと第2スルーホール384とを電気的に接続する第4配線パターン386dが設けられている。バイパスコンデンサ381の第2電極381bに対応する第2パッド382bは、第3配線パターン386c及び電源ビアホール387を介して電源プレーン層(図示略)に電気的に接続されているとともに、第4配線パターン386d及び第2スルーホール384を介して第2LEDドライバ326の電源端子348(図29(b))に電気的に接続されている。 The first light emitting surface 302 of the light emitting substrate 301 is provided with a third wiring pattern 386c that electrically connects the second pads 382b and the power supply via holes 387 provided in the light emitting substrate 301, and the second pads 382b. and the second through hole 384 are provided. A second pad 382b corresponding to the second electrode 381b of the bypass capacitor 381 is electrically connected to a power plane layer (not shown) through a third wiring pattern 386c and a power via hole 387, and is connected to a fourth wiring pattern. It is electrically connected to the power supply terminal 348 (FIG. 29(b)) of the second LED driver 326 via 386d and the second through hole 384. FIG.

バイパスコンデンサ381が第2LEDドライバ326の電源端子348と電源プレーン層(図示略)との間に配置されていることにより、音声発光制御装置81から第2LEDドライバ326に供給される駆動電源に含まれているノイズ成分の第2LEDドライバ326への影響を低減することができる。バイパスコンデンサ381(図28(b))は、当該バイパスコンデンサ381と第2LEDドライバ326の電源端子348(図29(b))との間に他のICなどの電子部品が存在しないように、電源端子348に近づけて配置されている。これにより、第2LEDドライバ326の電源端子348に供給される駆動電源に含まれているノイズ成分がバイパスコンデンサ381に吸収される可能性を高めることができるとともに、第2LEDドライバ326が当該ノイズ成分の影響を受けて誤作動してしまう可能性を低減することができる。また、第2LEDドライバ326から発生したノイズ成分をバイパスコンデンサ381に吸収させることにより、当該ノイズ成分が他のICなどの電子部品を誤作動させてしまうことを防止できる。 By placing the bypass capacitor 381 between the power terminal 348 of the second LED driver 326 and a power plane layer (not shown), it is included in the drive power supplied from the sound emission control device 81 to the second LED driver 326. Therefore, the influence of the noise component on the second LED driver 326 can be reduced. The bypass capacitor 381 (FIG. 28(b)) is connected to the power supply so that there is no electronic component such as another IC between the bypass capacitor 381 and the power supply terminal 348 (FIG. 29(b)) of the second LED driver 326. It is arranged close to terminal 348 . As a result, it is possible to increase the possibility that the noise component contained in the drive power supplied to the power supply terminal 348 of the second LED driver 326 is absorbed by the bypass capacitor 381, and that the second LED driver 326 absorbs the noise component. It is possible to reduce the possibility of being affected and malfunctioning. Also, by absorbing the noise component generated from the second LED driver 326 in the bypass capacitor 381, it is possible to prevent the noise component from malfunctioning electronic components such as other ICs.

発光基板301において、バイパスコンデンサ381を含む小型チップ部品は、第1発光面302側(図28(a))に集約されており、第2発光面303側(図29(a))には実装されていない。このため、発光基板301の第1発光面302側に作用する応力が第2発光面303側に作用する応力よりも小さくなるように発光基板301を取り扱うことにより、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。例えば、複数の発光基板301を含む集合基板(図示略)を分割して発光基板301を取り出す場合に、第1発光面302側が谷形状(凹)となる態様で集合基板を分割することにより小型チップ部品と発光基板301との接続箇所に引張り応力が作用することを防止できる。これにより、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the light emitting substrate 301, the small chip components including the bypass capacitor 381 are concentrated on the first light emitting surface 302 side (FIG. 28(a)) and mounted on the second light emitting surface 303 side (FIG. 29(a)). It has not been. Therefore, by handling the light-emitting substrate 301 so that the stress acting on the first light-emitting surface 302 side of the light-emitting substrate 301 becomes smaller than the stress acting on the second light-emitting surface 303 side, the small chip component and the light-emitting substrate 301 It is possible to reduce the possibility of damage to the connecting portion of the small chip component itself, as well as to reduce the possibility of damage to the small chip component itself. For example, when an aggregate substrate (not shown) including a plurality of light emitting substrates 301 is divided and the light emitting substrates 301 are taken out, the size can be reduced by dividing the aggregate substrate in such a manner that the first light emitting surface 302 side has a valley shape (concave). It is possible to prevent a tensile stress from acting on the connecting portion between the chip component and the light emitting substrate 301 . As a result, it is possible to prevent the connecting portion between the small chip component and the light emitting substrate 301 from being damaged, and also prevent the small chip component itself from being damaged.

図29(a),(b)に示すように、発光基板301の第2発光面303において、第1スルーホール383及び第2スルーホール384は、第2LEDドライバ326の外縁から略0.8mm離れた位置に設けられている。また、図28(a),(b)に示すように、バイパスコンデンサ381は、第2LEDドライバ326(図28(a),(b))から離れる方向に、第1スルーホール383及び第2スルーホール384から略0.8mm離れた位置に実装されている。 As shown in FIGS. 29(a) and 29(b), on the second light emitting surface 303 of the light emitting substrate 301, the first through holes 383 and the second through holes 384 are separated from the outer edge of the second LED driver 326 by approximately 0.8 mm. position. Also, as shown in FIGS. 28(a) and (b), the bypass capacitor 381 has a first through hole 383 and a second through hole 383 in the direction away from the second LED driver 326 (FIGS. 28(a) and (b)). It is mounted at a position approximately 0.8 mm away from the hole 384 .

図28(a)に示すように、バイパスコンデンサ381は、ドライバ裏側対応領域391を避けて配置されている。ドライバ裏側対応領域391は、第2発光面303(図29)において第2LEDドライバ326(図29)が実装されている領域及び第2LEDドライバ326の端子に対応するパッド(又はパット)が設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域である。第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域にバイパスコンデンサ381が実装されていない構成であることにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力のバイパスコンデンサ381への影響が低減されている。バイパスコンデンサ381がドライバ裏側対応領域391を避けて配置されていることにより、第2LEDドライバ326の発熱による熱的応力の影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損することを防止できるとともに、バイパスコンデンサ381自体が破損することを防止できる。 As shown in FIG. 28( a ), the bypass capacitor 381 is arranged to avoid the driver rear side corresponding region 391 . The driver back side corresponding area 391 is provided with pads (or pads) corresponding to the area where the second LED driver 326 (FIG. 29) is mounted and the terminals of the second LED driver 326 on the second light emitting surface 303 (FIG. 29). It is a region of the first light emitting surface 302 located on the back side of the region where the light is present and a region within 1 mm from the region of the first light emitting surface 302 . A bypass capacitor 381 is provided in a region of the first light emitting surface 302 located behind the region where the second LED driver 326 is mounted on the second light emitting surface 303 and the region where pads corresponding to the terminals of the second LED driver 326 are provided. The non-mounted configuration reduces the influence of thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the bypass capacitor 381 . By arranging the bypass capacitor 381 so as to avoid the area 391 corresponding to the driver back side, it is possible to prevent the connection point between the bypass capacitor 381 and the light emitting substrate 301 from being damaged due to the thermal stress caused by the heat generated by the second LED driver 326. In addition, the bypass capacitor 381 itself can be prevented from being damaged.

図28(b)に示すように、発光基板301の第1発光面302において、バイパスコンデンサ381の第1電極381aに対応する第1パッド382aとGNDビアホール385とを電気的に接続する第1配線パターン386aは、第1パッド382aの左端から左方に引き出されている直線状の配線パターンである。また、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bと電源ビアホール387とを電気的に接続する第3配線パターン386cは、第2パッド382bの左端から左方に引き出されている直線状の配線パターンである。 As shown in FIG. 28(b), on the first light emitting surface 302 of the light emitting substrate 301, a first wiring for electrically connecting a first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381 and a GND via hole 385 The pattern 386a is a linear wiring pattern drawn leftward from the left end of the first pad 382a. A third wiring pattern 386c electrically connecting the second pad 382b corresponding to the second electrode 381b of the bypass capacitor 381 and the power supply via hole 387 is a straight line extending leftward from the left end of the second pad 382b. It is a wiring pattern with a shape.

第1パッド382aの4辺のうち当該第1パッド382aの中心から見て第1配線パターン386aが引き出されている辺が存在する方向(左方向)は、第2パッド382bの4辺のうち当該第2パッド382bの中心から見て第3配線パターン386cが引き出されている辺が存在する方向(左方向)と同一の方向である。このため、リフロー工程の加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布に差が生じることを防止することができる。第1パッド382aからの第1配線パターン386aの引き出し方向は、第2パッド382bからの第3配線パターン386cの引き出し方向と同一の方向(左方向)である。このため、加熱初期段階において一対の第1パッド382a及び第2パッド382b内に生じ得る温度分布の差を低減することができる。 Of the four sides of the first pad 382a, the direction in which the side from which the first wiring pattern 386a is drawn when viewed from the center of the first pad 382a (leftward direction) is This direction is the same as the direction (leftward direction) in which the side from which the third wiring pattern 386c is drawn exists when viewed from the center of the second pad 382b. Therefore, it is possible to prevent a difference in temperature distribution between the pair of first pad 382a and second pad 382b in the initial heating stage of the reflow process. The direction in which the first wiring pattern 386a is drawn out from the first pad 382a is the same direction (to the left) as the direction in which the third wiring pattern 386c is drawn out from the second pad 382b. Therefore, it is possible to reduce the difference in temperature distribution that may occur in the pair of first pad 382a and second pad 382b in the initial stage of heating.

第1配線パターン386a及び第3配線パターン386cは、バイパスコンデンサ381の長手方向に直交する方向又は略直交する方向に引き出されている。このため、発光基板301に歪みが生じた場合にバイパスコンデンサ381と発光基板301との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ381自体に作用し得る応力の最大値を低減することができる。また、第1配線パターン386a及び第3配線パターン386cは、バイパスコンデンサ381の長手方向に直線状に延びている。このため、発光基板301に生じ得る歪みの影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減できるとともに、バイパスコンデンサ381自体が破損する可能性を低減できる。 The first wiring pattern 386 a and the third wiring pattern 386 c are drawn out in a direction orthogonal or substantially orthogonal to the longitudinal direction of the decoupling capacitor 381 . Therefore, when the light emitting substrate 301 is distorted, the maximum value of the stress that can act on the connecting portion between the bypass capacitor 381 and the light emitting substrate 301 can be reduced, and the stress that can act on the bypass capacitor 381 itself can be reduced. Maximum value can be reduced. Also, the first wiring pattern 386 a and the third wiring pattern 386 c linearly extend in the longitudinal direction of the bypass capacitor 381 . Therefore, it is possible to reduce the possibility that the connecting portion between the bypass capacitor 381 and the light emitting substrate 301 is damaged due to the influence of distortion that may occur in the light emitting substrate 301, and the possibility that the bypass capacitor 381 itself is damaged.

発光基板301の第1発光面302において、バイパスコンデンサ381の第1電極381aに対応する第1パッド382aと第1スルーホール383とを電気的に接続する第2配線パターン386bは、第1パッド382aの右端から右方に引き出されている直線状の配線パターンである。また、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bと第2スルーホール384とを電気的に接続する第4配線パターン386dは、第2パッド382bの右端から右方に引き出されている直線状の配線パターンである。 On the first light-emitting surface 302 of the light-emitting substrate 301, the second wiring pattern 386b electrically connecting the first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381 and the first through-hole 383 is connected to the first pad 382a. This is a linear wiring pattern that is pulled out to the right from the right end of the . A fourth wiring pattern 386d electrically connecting the second pad 382b corresponding to the second electrode 381b of the bypass capacitor 381 and the second through-hole 384 extends rightward from the right end of the second pad 382b. It is a linear wiring pattern with

第1パッド382aの4辺のうち当該第1パッド382aの中心から見て第2配線パターン386bが引き出されている辺が存在する方向(右方向)は、第2パッド382bの4辺のうち当該第2パッド382bの中心から見て第4配線パターン386dが引き出されている辺が存在する方向(右方向)と同一の方向である。このため、リフロー工程の加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布に差が生じることを防止することができる。第1パッド382aからの第2配線パターン386bの引き出し方向(右方向)は、第2パッド382bからの第4配線パターン386dの引き出し方向(右方向)と同一の方向である。このため、加熱初期段階において一対の第1パッド382a及び第2パッド382b内に生じ得る温度分布の差を低減することができる。 Of the four sides of the first pad 382a, the direction in which the side from which the second wiring pattern 386b is drawn when viewed from the center of the first pad 382a (right direction) is It is the same direction as the direction (right direction) in which the side from which the fourth wiring pattern 386d is drawn exists when viewed from the center of the second pad 382b. Therefore, it is possible to prevent a difference in temperature distribution between the first pad 382a and the second pad 382b in the initial heating stage of the reflow process. The direction (right direction) in which the second wiring pattern 386b is drawn out from the first pad 382a is the same as the direction (right direction) in which the fourth wiring pattern 386d is drawn out from the second pad 382b. Therefore, it is possible to reduce the difference in temperature distribution that may occur in the pair of first pad 382a and second pad 382b in the initial stage of heating.

第2配線パターン386b及び第4配線パターン386dは、バイパスコンデンサ381の長手方向に直交する方向又は略直交する方向に引き出されている。このため、発光基板301に歪みが生じた場合にバイパスコンデンサ381と発光基板301との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ381自体に作用し得る応力の最大値を低減することができる。また、第2配線パターン386b及び第4配線パターン386dは、バイパスコンデンサ381の長手方向に直線状に延びている。このため、発光基板301に生じ得る歪みの影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減できるとともに、バイパスコンデンサ381自体が破損する可能性を低減できる。 The second wiring pattern 386b and the fourth wiring pattern 386d are drawn out in a direction orthogonal or substantially orthogonal to the longitudinal direction of the decoupling capacitor 381. As shown in FIG. Therefore, when the light emitting substrate 301 is distorted, the maximum value of the stress that can act on the connecting portion between the bypass capacitor 381 and the light emitting substrate 301 can be reduced, and the stress that can act on the bypass capacitor 381 itself can be reduced. Maximum value can be reduced. The second wiring pattern 386b and the fourth wiring pattern 386d extend linearly in the longitudinal direction of the decoupling capacitor 381. As shown in FIG. Therefore, it is possible to reduce the possibility that the connecting portion between the bypass capacitor 381 and the light emitting substrate 301 is damaged due to the influence of distortion that may occur in the light emitting substrate 301, and the possibility that the bypass capacitor 381 itself is damaged.

以上詳述した本実施形態によれば、以下の優れた効果を奏する。 According to this embodiment detailed above, the following excellent effects are obtained.

発光基板301の第2発光面303側に実装されている第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサ381は、第2発光面303とは逆側の板面である第1発光面302側に実装されている。バイパスコンデンサ381は小型チップ部品である。バイパスコンデンサ381の第2電極381bに対応する第2パッド382bは、第3配線パターン386c及び電源ビアホール387を介して電源プレーン層に電気的に接続されているとともに、第4配線パターン386d及び第2スルーホール384を介して第2LEDドライバ326の電源端子348に電気的に接続されている。バイパスコンデンサ381が第2LEDドライバ326の電源端子348と電源プレーン層との間に配置されていることにより、音声発光制御装置81から第2LEDドライバ326に供給される駆動電源に含まれているノイズ成分の第2LEDドライバ326への影響を低減することができる。 A bypass capacitor 381 for absorbing noise components contained in the driving power source of the second LED driver 326 mounted on the second light emitting surface 303 side of the light emitting substrate 301 is mounted on the board opposite to the second light emitting surface 303 . It is mounted on the first light emitting surface 302 side, which is a surface. Bypass capacitor 381 is a small chip component. A second pad 382b corresponding to the second electrode 381b of the bypass capacitor 381 is electrically connected to the power plane layer through the third wiring pattern 386c and the power via hole 387, and is connected to the fourth wiring pattern 386d and the second electrode via hole 387. It is electrically connected to the power terminal 348 of the second LED driver 326 through the through hole 384 . By disposing the bypass capacitor 381 between the power supply terminal 348 of the second LED driver 326 and the power plane layer, the noise component contained in the drive power supplied from the sound emission control device 81 to the second LED driver 326 is suppressed. to the second LED driver 326 can be reduced.

バイパスコンデンサ381は、当該バイパスコンデンサ381と第2LEDドライバ326の電源端子348との間に他のICなどの電子部品が存在しないように、電源端子348に近づけて配置されている。これにより、第2LEDドライバ326の電源端子348に供給される駆動電源に含まれているノイズ成分がバイパスコンデンサ381に吸収される可能性を高めることができるとともに、第2LEDドライバ326が当該ノイズ成分の影響を受けて誤作動してしまう可能性を低減することができる。また、第2LEDドライバ326から発生したノイズ成分をバイパスコンデンサ381に吸収させることにより、当該ノイズ成分が他のICなどの電子部品を誤作動させてしまうことを防止できる。 The bypass capacitor 381 is arranged close to the power terminal 348 so that there is no electronic component such as another IC between the bypass capacitor 381 and the power terminal 348 of the second LED driver 326 . As a result, it is possible to increase the possibility that the noise component contained in the drive power supplied to the power supply terminal 348 of the second LED driver 326 is absorbed by the bypass capacitor 381, and that the second LED driver 326 absorbs the noise component. It is possible to reduce the possibility of being affected and malfunctioning. Also, by absorbing the noise component generated from the second LED driver 326 in the bypass capacitor 381, it is possible to prevent the noise component from malfunctioning electronic components such as other ICs.

バイパスコンデンサ381の第1電極381aに対応する第1パッド382aが第1スルーホール383を介して第2LEDドライバ326のGND端子349に電気的に接続されているとともに、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bが第2スルーホール384を介して第2LEDドライバ326の電源端子348に電気的に接続されている。このため、第2発光面303側に実装されている第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサ381を第2発光面303とは逆側の板面である第1発光面302側に配置することができる。バイパスコンデンサ381が小型チップ部品である構成において、当該バイパスコンデンサ381を第1発光面302側に配置することにより、発光基板301において小型チップ部品を第1発光面302側に集約させることができる。このため、発光基板301の第1発光面302側に作用する応力が第2発光面303側に作用する応力よりも小さくなるように発光基板301を取り扱うことにより、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。例えば、複数の発光基板301を含む集合基板(図示略)を分割して発光基板301を取り出す場合に、第1発光面302側が谷形状(凹)となる態様で集合基板を分割することにより小型チップ部品と発光基板301との接続箇所に引張り応力が作用することを防止できる。これにより、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 A first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381 is electrically connected to the GND terminal 349 of the second LED driver 326 via the first through hole 383, and the second electrode 381b of the bypass capacitor 381 is electrically connected to the power terminal 348 of the second LED driver 326 through the second through hole 384 . For this reason, a bypass capacitor 381 for absorbing noise components contained in the driving power supply of the second LED driver 326 mounted on the second light emitting surface 303 side is provided on the plate surface opposite to the second light emitting surface 303 . It can be arranged on a certain first light emitting surface 302 side. In the configuration in which the bypass capacitor 381 is a small chip component, by arranging the bypass capacitor 381 on the first light emitting surface 302 side, the small chip components can be concentrated on the first light emitting surface 302 side of the light emitting substrate 301 . Therefore, by handling the light-emitting substrate 301 so that the stress acting on the first light-emitting surface 302 side of the light-emitting substrate 301 becomes smaller than the stress acting on the second light-emitting surface 303 side, the small chip components and the light-emitting substrate 301 It is possible to reduce the possibility of damage to the connection points of the small chip components and to reduce the possibility of damage to the small chip components themselves. For example, when an aggregate substrate (not shown) including a plurality of light emitting substrates 301 is divided and the light emitting substrates 301 are taken out, the size can be reduced by dividing the aggregate substrate in such a manner that the first light emitting surface 302 side has a valley shape (concave). It is possible to prevent a tensile stress from acting on the connecting portion between the chip component and the light emitting substrate 301 . As a result, it is possible to prevent the connecting portion between the small chip component and the light emitting substrate 301 from being damaged, and also prevent the small chip component itself from being damaged.

バイパスコンデンサ381は、ドライバ裏側対応領域391を避けて配置されている。ドライバ裏側対応領域391は、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域である。第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域にバイパスコンデンサ381が実装されていない構成であることにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力のバイパスコンデンサ381への影響が低減されている。バイパスコンデンサ381がドライバ裏側対応領域391を避けて配置されていることにより、第2LEDドライバ326の発熱による熱的応力の影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損することを防止できるとともに、バイパスコンデンサ381自体が破損することを防止できる。 The bypass capacitor 381 is arranged to avoid the driver rear side corresponding region 391 . The area 391 corresponding to the driver back side is located on the back side of the area where the second LED driver 326 is mounted on the second light emitting surface 303 and the area where pads corresponding to the terminals of the second LED driver 326 are provided. and a region within 1 mm from the region of the first light emitting surface 302 . A bypass capacitor 381 is provided in a region of the first light emitting surface 302 located behind the region where the second LED driver 326 is mounted on the second light emitting surface 303 and the region where pads corresponding to the terminals of the second LED driver 326 are provided. The non-mounted configuration reduces the influence of thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the bypass capacitor 381 . By arranging the bypass capacitor 381 so as to avoid the area 391 corresponding to the driver back side, it is possible to prevent the connection point between the bypass capacitor 381 and the light emitting substrate 301 from being damaged due to the thermal stress caused by the heat generated by the second LED driver 326. In addition, the bypass capacitor 381 itself can be prevented from being damaged.

バイパスコンデンサ381の第1電極381aに対応する第1パッド382aの4辺のうち当該第1パッド382aの中心から見て第1配線パターン386aが引き出されている辺が存在する方向は、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bの4辺のうち当該第2パッド382bの中心から見て第3配線パターン386cが引き出されている辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布に差が生じることを防止することができる。第1パッド382aからの第1配線パターン386aの引き出し方向は、第2パッド382bからの第3配線パターン386cの引き出し方向と同一の方向である。このため、加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布の差を低減することができる。 Of the four sides of the first pad 382a corresponding to the first electrode 381a of the decoupling capacitor 381, the direction in which the side from which the first wiring pattern 386a is drawn when viewed from the center of the first pad 382a exists. It is the same direction as the direction in which the side from which the third wiring pattern 386c is drawn out when viewed from the center of the second pad 382b among the four sides of the second pad 382b corresponding to the second electrode 381b. Therefore, it is possible to prevent a difference in temperature distribution between the pair of first pad 382a and second pad 382b in the initial heating stage of the reflow process. The direction in which the first wiring pattern 386a is drawn out from the first pad 382a is the same as the direction in which the third wiring pattern 386c is drawn out from the second pad 382b. Therefore, the difference in temperature distribution between the pair of first pad 382a and second pad 382b can be reduced in the initial stage of heating.

第1配線パターン386a及び第3配線パターン386cは、バイパスコンデンサ381の長手方向に直交する方向又は略直交する方向に引き出されている。このため、発光基板301に歪みが生じた場合にバイパスコンデンサ381と発光基板301との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ381自体に作用し得る応力の最大値を低減することができる。また、第1配線パターン386a及び第3配線パターン386cは、バイパスコンデンサ381の長手方向に直線状に延びている。このため、発光基板301に生じ得る歪みの影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減できるとともに、バイパスコンデンサ381自体が破損する可能性を低減できる。 The first wiring pattern 386a and the third wiring pattern 386c are drawn out in a direction orthogonal or substantially orthogonal to the longitudinal direction of the decoupling capacitor 381 . Therefore, when the light emitting substrate 301 is distorted, the maximum value of the stress that can act on the connecting portion between the bypass capacitor 381 and the light emitting substrate 301 can be reduced, and the stress that can act on the bypass capacitor 381 itself can be reduced. Maximum can be reduced. Also, the first wiring pattern 386 a and the third wiring pattern 386 c linearly extend in the longitudinal direction of the bypass capacitor 381 . For this reason, it is possible to reduce the possibility that the connecting portion between the bypass capacitor 381 and the light emitting substrate 301 will be damaged due to the influence of distortion that may occur in the light emitting substrate 301, and the possibility that the bypass capacitor 381 itself will be damaged.

バイパスコンデンサ381の第1電極381aに対応する第1パッド382aの4辺のうち当該第1パッド382aの中心から見て第2配線パターン386bが引き出されている辺が存在する方向は、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bの4辺のうち当該第2パッド382bの中心から見て第4配線パターン386dが引き出されている辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布に差が生じることを防止することができる。第1パッド382aからの第2配線パターン386bの引き出し方向は、第2パッド382bからの第4配線パターン386dの引き出し方向と同一の方向である。このため、加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布の差を低減することができる。 Of the four sides of the first pad 382a corresponding to the first electrode 381a of the decoupling capacitor 381, the direction in which the side from which the second wiring pattern 386b is drawn exists when viewed from the center of the first pad 382a is the decoupling capacitor 381 It is the same direction as the side in which the fourth wiring pattern 386d is drawn out when viewed from the center of the second pad 382b among the four sides of the second pad 382b corresponding to the second electrode 381b. Therefore, it is possible to prevent a difference in temperature distribution between the pair of first pad 382a and second pad 382b in the initial heating stage of the reflow process. The direction in which the second wiring pattern 386b is drawn out from the first pad 382a is the same as the direction in which the fourth wiring pattern 386d is drawn out from the second pad 382b. Therefore, the difference in temperature distribution between the pair of first pad 382a and second pad 382b can be reduced in the initial stage of heating.

第2配線パターン386b及び第4配線パターン386dは、バイパスコンデンサ381の長手方向に直交する方向又は略直交する方向に引き出されている。このため、発光基板301に歪みが生じた場合にバイパスコンデンサ381と発光基板301との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ381自体に作用し得る応力の最大値を低減することができる。また、第2配線パターン386b及び第4配線パターン386dは、バイパスコンデンサ381の長手方向に直線状に延びている。このため、発光基板301に生じ得る歪みの影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減できるとともに、バイパスコンデンサ381自体が破損する可能性を低減できる。 The second wiring pattern 386b and the fourth wiring pattern 386d are drawn out in a direction orthogonal or substantially orthogonal to the longitudinal direction of the decoupling capacitor 381. As shown in FIG. Therefore, when the light emitting substrate 301 is distorted, the maximum value of the stress that can act on the connecting portion between the bypass capacitor 381 and the light emitting substrate 301 can be reduced, and the stress that can act on the bypass capacitor 381 itself can be reduced. Maximum value can be reduced. The second wiring pattern 386b and the fourth wiring pattern 386d extend linearly in the longitudinal direction of the bypass capacitor 381. As shown in FIG. For this reason, it is possible to reduce the possibility that the connecting portion between the bypass capacitor 381 and the light emitting substrate 301 will be damaged due to the influence of distortion that may occur in the light emitting substrate 301, and the possibility that the bypass capacitor 381 itself will be damaged.

なお、発光基板301の第1発光面302において、バイパスコンデンサ381が実装されないドライバ裏側対応領域391は、第2発光面303(図29)において第2LEDドライバ326(図29)が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域に限定されることはない。ドライバ裏側対応領域391を、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が2mm以内の領域としてもよい。これにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、第2LEDドライバ326の発熱による熱的応力の影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ381自体が破損する可能性を低減することができる。また、ドライバ裏側対応領域391を、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が0.5mm以内の領域としてもよい。これにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 In addition, on the first light emitting surface 302 of the light emitting substrate 301, the area 391 corresponding to the back side of the driver where the bypass capacitor 381 is not mounted is the area where the second LED driver 326 (FIG. 29) is mounted on the second light emitting surface 303 (FIG. 29). and the area of the first light emitting surface 302 located on the back side of the area where the pads corresponding to the terminals of the second LED driver 326 are provided and the distance from the area of the first light emitting surface 302 is limited to within 1 mm never. A region 391 corresponding to the driver back side is the first light emitting surface 302 located on the back side of the region where the second LED driver 326 is mounted on the second light emitting surface 303 and the region where pads corresponding to the terminals of the second LED driver 326 are provided. and a region within 2 mm from the region of the first light emitting surface 302 . As a result, it is possible to further reduce the influence of thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the small chip components. Therefore, it is possible to reduce the possibility that the connection point between the bypass capacitor 381 and the light emitting substrate 301 will be damaged due to the thermal stress caused by the heat generated by the second LED driver 326, and the possibility that the bypass capacitor 381 itself will be damaged. can be reduced. In addition, the driver back side corresponding region 391 is the first light emission located on the back side of the region where the second LED driver 326 is mounted on the second light emitting surface 303 and the region where pads corresponding to the terminals of the second LED driver 326 are provided. The distance from the area of the surface 302 and the area of the first light emitting surface 302 may be within 0.5 mm. As a result, while reducing the influence of thermal stress that may act on the light-emitting substrate 301 due to the heat generated by the second LED driver 326 on the small-sized chip components, the first light-emitting surface 302 of the light-emitting substrate 301 has a region where small-sized chip components can be mounted. area can be secured widely.

<他の実施形態>
なお、上述した実施形態の記載内容に限定されず、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能である。例えば以下のように変更してもよい。ちなみに、以下の別形態の構成を、上記実施形態の構成に対して、個別に適用してもよく、組合せて適用してもよい。
<Other embodiments>
It should be noted that the present invention is not limited to the description of the above-described embodiment, and various modifications and improvements are possible without departing from the spirit of the present invention. For example, it may be changed as follows. Incidentally, the configurations of the following different forms may be applied individually or in combination with the configuration of the above-described embodiment.

(1)上記第1の実施形態において、コネクタ111,112及び小型チップ部品を含む全ての電子部品が第1装飾基板56の一方側の板面である実装面に集約されているとともに、当該実装面において小型チップ部品がコネクタ111,112の周辺領域を避けて配置されている構成としてもよい。具体的には、第1装飾基板56の一方側の板面である実装面に第1コネクタ111、第2コネクタ112及び小型チップ部品(バイパスコンデンサ85,97及び小型チップ抵抗器87,101,143~149)を含む全ての電子部品が集約されている。第1装飾基板56において実装面の逆側の板面である裏側板面に電子部品は実装されていない。第1装飾基板56において、第1コネクタ111の外縁からの距離が所定距離未満(具体的には5mm未満)である第1コネクタ周辺領域に小型チップ部品は実装されていない。第1コネクタ周辺領域は、第1コネクタ111にハーネスを装着する際に引張り応力が作用し易い領域であるとともに、第1コネクタからハーネスを取り外す際に圧縮応力が作用し易い領域である。また、第2コネクタ112からの距離が所定距離未満(具体的には5mm未満)である第2コネクタ周辺領域に小型チップ部品は実装されていない。第2コネクタ周辺領域は、第2コネクタ112にハーネスを装着する際に引張り応力が作用し易い領域であるとともに、第2コネクタ112からハーネスを取り外す際に圧縮応力が作用し易い領域である。コネクタ周辺領域に小型チップ部品が実装されている構成とすると、コネクタ111,112へのハーネスの着脱に際して当該小型チップ部品と第1装飾基板56との接続箇所に破損が生じるおそれがあるとともに、当該小型チップ部品自体の破損が生じるおそれがある。これに対して、小型チップ部品がコネクタ周辺領域を避けて配置されていることにより、コネクタ111,112へのハーネスの着脱に際して当該小型チップ部品と第1装飾基板56との接続箇所の破損が防止されているとともに、当該小型チップ部品自体の破損が防止されている。 (1) In the above-described first embodiment, all electronic components including the connectors 111 and 112 and small chip components are concentrated on one mounting surface of the first decorative substrate 56, and the mounting A configuration in which the small chip parts are arranged to avoid the peripheral areas of the connectors 111 and 112 on the surface may be adopted. Specifically, a first connector 111, a second connector 112, and small chip components (bypass capacitors 85, 97 and small chip resistors 87, 101, 143) are mounted on the mounting surface, which is one plate surface of the first decoration board 56. 149) are integrated. No electronic components are mounted on the back surface of the first decorative substrate 56, which is the surface opposite to the mounting surface. In the first decoration board 56, no small chip components are mounted in the first connector peripheral area that is less than a predetermined distance (more specifically, less than 5 mm) from the outer edge of the first connector 111. FIG. The first connector peripheral region is a region where tensile stress is likely to act when the harness is attached to the first connector 111, and is a region where compressive stress is likely to act when the harness is removed from the first connector. In addition, no small chip component is mounted in the second connector peripheral area that is less than a predetermined distance (more specifically, less than 5 mm) from the second connector 112 . The second connector peripheral region is a region on which tensile stress tends to act when the harness is attached to the second connector 112 and a region on which compressive stress tends to act when the harness is removed from the second connector 112 . If a small chip component is mounted in the connector peripheral region, there is a risk that the connecting portion between the small chip component and the first decorative substrate 56 may be damaged when the harness is attached to or detached from the connectors 111 and 112. Damage to the small chip component itself may occur. On the other hand, since the small chip parts are arranged so as to avoid the area around the connectors, damage to the connection points between the small chip parts and the first decoration board 56 is prevented when the harnesses are attached to and detached from the connectors 111 and 112. In addition, damage to the small chip component itself is prevented.

このように、第1装飾基板56の実装面に全ての電子部品が集約されている構成において、小型チップ部品が当該実装面においてコネクタ111,112の周辺領域を避けて配置されている構成であることにより、コネクタ111,112へのハーネスの着脱に際して当該小型チップ部品と第1装飾基板56との接続箇所の破損を防止することができるとともに、当該小型チップ部品自体の破損を防止することができる。 Thus, in the configuration in which all the electronic components are concentrated on the mounting surface of the first decoration board 56, the small chip components are arranged on the mounting surface while avoiding the peripheral areas of the connectors 111 and 112. As a result, it is possible to prevent damage to the connecting portion between the small chip component and the first decoration board 56 when attaching and detaching the harness to and from the connectors 111 and 112, and also to prevent damage to the small chip component itself. .

(2)上記第1の実施形態において、一対のパッド171a,171bから引き出されている配線パターン172a~172dの引き出し方向が異なっている構成としてもよい。具体的には、バイパスコンデンサ85の第1電極85aに対応する第1パッド171aの右端における上下方向略中央から右斜め上方向に第1配線パターンが引き出されているとともに、第2電極に対応する第2パッド171bの右端における上下方向略中央から右斜め下方向に第3配線パターンが引き出されている。パッド171a,171bから引き出されている第1配線パターン及び第3配線パターンの引き出し方向が相違している構成であっても、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターンが引き出されている辺が存在する方向と、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターンが引き出されている辺が存在する方向とが共通している構成とすることにより、リフロー工程の加熱初期段階においてパッド171a,171b内の温度分布に差が生じる可能性を低減できる。 (2) In the first embodiment, the wiring patterns 172a to 172d drawn from the pair of pads 171a and 171b may be drawn in different directions. Specifically, a first wiring pattern is drawn obliquely upward to the right from the right end of the first pad 171a corresponding to the first electrode 85a of the bypass capacitor 85, and extends diagonally upward to the right from the right end of the first pad 171a. A third wiring pattern is drawn obliquely downward to the right from the approximate vertical center of the right end of the second pad 171b. Even in a configuration in which the first wiring pattern and the third wiring pattern drawn out from the pads 171a and 171b are drawn out in different directions, the first pad 171a has four sides of the first pad 171a. and the direction in which the side of the second pad 171b among the four sides of the second pad 171b has a side from which the third wiring pattern is led when viewed from the center of the second pad 171b. By adopting a configuration in which .

(3)上記第1の実施形態において、パッド171a,171bから引き出されている配線パターン172a~172dの一部がバイパスコンデンサ85の長手方向に直交しない方向に延びている構成としてもよい。具体的には、上記第1の実施形態と同様に、第1配線パターン172aがバイパスコンデンサ85の第1電極85aに対応する第1パッド171aの右端から右方に引き出されているとともに、第2配線パターン172bが第1パッド171aの左端から左方に引き出されている。また、上記第1の実施形態と同様に、第4配線パターン172dがバイパスコンデンサ85の第2電極85bに対応する第2パッド171bの左端から左方に引き出されている。本構成における第3配線パターンは、第2パッド171bの右端から右斜め下方向に引き出されている。このように、パッド171a,171bから引き出されている配線パターン172a~172dの一部がバイパスコンデンサ85の長手方向に直交しない方向に延びている構成であっても、パッド171a,171bから引き出されている配線パターンがバイパスコンデンサ85の長手方向に延びている構成と比較して、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ85自体に作用し得る応力の最大値を低減することができる。 (3) In the first embodiment, a part of the wiring patterns 172a to 172d drawn out from the pads 171a and 171b may extend in a direction not perpendicular to the longitudinal direction of the bypass capacitor 85. FIG. Specifically, as in the first embodiment, the first wiring pattern 172a is drawn rightward from the right end of the first pad 171a corresponding to the first electrode 85a of the bypass capacitor 85, A wiring pattern 172b is drawn leftward from the left end of the first pad 171a. Further, as in the first embodiment, the fourth wiring pattern 172d is drawn leftward from the left end of the second pad 171b corresponding to the second electrode 85b of the bypass capacitor 85. As shown in FIG. The third wiring pattern in this configuration is drawn out obliquely downward to the right from the right end of the second pad 171b. As described above, even if a part of the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extends in a direction not orthogonal to the longitudinal direction of the bypass capacitor 85, the wiring patterns 172a to 172d drawn out from the pads 171a and 171b In comparison with the configuration in which the wiring pattern extends in the longitudinal direction of the bypass capacitor 85, the stress that can act on the connecting portion between the bypass capacitor 85 and the first decoration substrate 56 when the first decoration substrate 56 is distorted. can be reduced, and the maximum stress that can act on the bypass capacitor 85 itself can be reduced.

(4)上記第1の実施形態において、第1装飾基板56がGNDプレーン層93に代えてGNDベタパターン(グランドベタパターン又はグラウンドベタパターン)を備えているとともに、電源プレーン層94に代えて電源ベタパターンを備えている構成としてもよい。具体的には、第1装飾基板は、第1実装面及び第2実装面を有する2層基板である。第1装飾基板の第2実装面には、配線パターン172a~172dよりも大面積であるGNDベタパターン及び電源ベタパターンが形成されている。バイパスコンデンサ85の第1パッド171aから引き出された第1配線パターン172aは第1装飾基板に設けられたスルーホールを介してGNDベタパターンに電気的に接続されているとともに、当該第1パッド171aから引き出された第2配線パターン172bはLEDドライバ126のGND端子154に電気的に接続されている。また、バイパスコンデンサ85の第2パッド171bから引き出された第3配線パターン172cは第1装飾基板に設けられたスルーホールを介して電源ベタパターンに電気的に接続されているとともに、当該第2パッド171bから引き出された第4配線パターン172dはLEDドライバ126の電源端子151に電気的に接続されている。第1パッド171aよりも大面積であるGNDベタパターンに接続されている第1配線パターン172aは、当該GNDベタパターンに接続されていない第2配線パターン172bと比較して、加熱初期段階における温度上昇が遅れる。また、第2パッド171bよりも大面積である電源ベタパターンに接続されている第3配線パターン172cは、当該電源ベタパターンに接続されていない第4配線パターン172dと比較して、加熱初期段階における温度上昇が遅れる。本構成においても、第1パッド171a及び第2パッド171bから同じ数(具体的には2本)の配線パターン172a~172dが引き出されている構成において、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向と同一の方向である。また、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第2配線パターン172bが引き出されている辺が存在する方向は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第4配線パターン172dが引き出されている辺が存在する方向と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布の差を低減することができるとともに、バイパスコンデンサ85の回転及びチップ立ちの発生を防止することができる。 (4) In the first embodiment, the first decorative substrate 56 has a GND solid pattern (a solid ground pattern or a solid ground pattern) instead of the GND plane layer 93, and a power plane layer 94 instead of the power plane layer 94. A solid pattern may be provided. Specifically, the first decoration board is a two-layer board having a first mounting surface and a second mounting surface. A GND solid pattern and a power solid pattern, which are larger in area than the wiring patterns 172a to 172d, are formed on the second mounting surface of the first decorative substrate. A first wiring pattern 172a drawn out from a first pad 171a of the bypass capacitor 85 is electrically connected to the GND solid pattern through a through hole provided in the first decoration substrate, and a The drawn second wiring pattern 172 b is electrically connected to the GND terminal 154 of the LED driver 126 . Also, the third wiring pattern 172c drawn out from the second pad 171b of the bypass capacitor 85 is electrically connected to the power solid pattern through a through hole provided in the first decoration board, and the second pad A fourth wiring pattern 172 d drawn out from 171 b is electrically connected to the power terminal 151 of the LED driver 126 . The first wiring pattern 172a connected to the GND solid pattern having a larger area than the first pad 171a has a higher temperature in the initial stage of heating than the second wiring pattern 172b not connected to the GND solid pattern. is delayed. In addition, the third wiring pattern 172c connected to the power supply solid pattern having a larger area than the second pad 171b has a higher resistance in the initial stage of heating than the fourth wiring pattern 172d not connected to the power supply solid pattern. Slow temperature rise. Also in this configuration, in a configuration in which the same number (specifically, two) of wiring patterns 172a to 172d are drawn from the first pad 171a and the second pad 171b, the wiring patterns 172a to 172d of the four sides of the first pad 171a When viewed from the center of the first pad 171a, the direction in which the side from which the first wiring pattern 172a is drawn exists is the third wiring pattern 172c of the four sides of the second pad 171b when viewed from the center of the second pad 171b. It is the same direction as the direction in which the drawn edge exists. In addition, the direction in which the side from which the second wiring pattern 172b is led out of the four sides of the first pad 171a exists is the second of the four sides of the second pad 171b. It is the same direction as the side where the fourth wiring pattern 172d is drawn out when viewed from the center of the pad 171b. As a result, the difference in temperature distribution between the pair of pads 171a and 171b can be reduced in the initial stage of heating in the reflow process, and the rotation of the bypass capacitor 85 and the rise of the chip can be prevented.

(5)上記第3の実施形態において、第2発光面303のLEDチップ315~325の発光制御を行うための第2LEDドライバ326と、当該第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのノイズ吸収コンデンサとが第1発光面302に実装されている構成としてもよい。本構成におけるノイズ吸収コンデンサは、上記第1の実施形態におけるバイパスコンデンサ85と同様に、小型チップ部品である。ノイズ吸収コンデンサを第1発光面302に実装することにより、ノイズ吸収コンデンサを小型チップ部品としながら、発光基板301に実装されている全ての小型チップ部品を第1発光面302側に集約させることができる。このため、発光基板301の第1発光面302側に作用する応力が第2発光面303側に作用する応力よりも小さくなるように発光基板301を取り扱うことにより、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。例えば、複数の発光基板301を含む集合基板(図示略)を分割して発光基板301を取り出す場合に、第1発光面302側が谷形状(凹)となる態様で集合基板を分割することにより小型チップ部品と発光基板301との接続箇所に引張り応力が作用することを防止できる。これにより、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 (5) In the third embodiment, the second LED driver 326 for controlling the light emission of the LED chips 315 to 325 of the second light emitting surface 303 and the noise component contained in the driving power supply of the second LED driver 326 A noise absorption capacitor for absorbing noise may be mounted on the first light emitting surface 302 . The noise absorption capacitor in this configuration is a small chip component, like the bypass capacitor 85 in the first embodiment. By mounting the noise absorbing capacitor on the first light emitting surface 302, all the small chip parts mounted on the light emitting substrate 301 can be concentrated on the first light emitting surface 302 side while the noise absorbing capacitor is a small chip part. can. Therefore, by handling the light-emitting substrate 301 so that the stress acting on the first light-emitting surface 302 side of the light-emitting substrate 301 becomes smaller than the stress acting on the second light-emitting surface 303 side, the small chip components and the light-emitting substrate 301 It is possible to reduce the possibility of damage to the connection points of the small chip components and to reduce the possibility of damage to the small chip components themselves. For example, when an aggregate substrate (not shown) including a plurality of light emitting substrates 301 is divided and the light emitting substrates 301 are taken out, the size can be reduced by dividing the aggregate substrate in such a manner that the first light emitting surface 302 side has a valley shape (concave). It is possible to prevent a tensile stress from acting on the connecting portion between the chip component and the light emitting substrate 301 . As a result, it is possible to prevent the connecting portion between the small chip component and the light emitting substrate 301 from being damaged, and also prevent the small chip component itself from being damaged.

(6)上記第3の実施形態及び第4の実施形態において、発光基板301が基板ケースにネジ固定される構成に代えて、発光基板301が前面側及び背面側から基板ケースに挟持される構成としてもよい。基板ケースは、前面側ケース体及び背面側ケース体を備えている。前面側ケース体には背面側に起立させて前面側固定突起部が設けられているとともに、背面側ケース体には前面側に起立させて背面側固定突起部が設けられている。発光基板301は、前面側固定突起部及び背面側固定突起部に挟持されることにより基板ケースに固定される。発光基板301において、小型チップ部品は、前面側固定突起部及び背面側固定突起部による挟持部から5mm以上離して配置されている。これにより、挟持部付近に生じ得る発光基板301の歪みの影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 (6) In the third and fourth embodiments, instead of fixing the light-emitting substrate 301 to the substrate case with screws, the light-emitting substrate 301 is sandwiched between the substrate case from the front side and the back side. may be The board case has a front side case body and a back side case body. The front side case body is provided with a front side fixing protrusion that stands up on the back side, and the back side case body is provided with a back side fixing protrusion that stands up on the front side. The light-emitting substrate 301 is fixed to the substrate case by being sandwiched between the front-side fixing protrusion and the rear-side fixing protrusion. In the light-emitting substrate 301, the small chip component is arranged at a distance of 5 mm or more from the sandwiched portion between the front-side fixed protrusion and the rear-side fixed protrusion. As a result, it is possible to prevent the connecting portion between the small chip component and the light emitting substrate 301 from being damaged by the influence of the distortion of the light emitting substrate 301 which may occur in the vicinity of the clamping portion, and also prevent the small chip component itself from being damaged. .

(7)上記各実施形態において、第1パッド(又は第1パット)の4辺のうち当該第1パッドの中心から見て配線パターンが引き出されている辺が存在する方向と、第2パッド(又は第2パット)の4辺のうち当該第2パッドの中心から見て配線パターンが引き出されている辺が存在する方向とが同一の方向であれば、第1パッドにおいて配線パターンが引き出されている辺における当該配線パターンの引き出し位置と、第2パッドにおいて配線パターンが引き出されている辺における当該配線パターンの引き出し位置とが同一ではない構成であってもよい。例えば、上記第1の実施形態において、小型チップ抵抗器87の第1電極87aに電気的に接続されている矩形の第1パッド176aの右辺における上下方向の中央よりも上寄りの位置から右方に第1配線パターン181aが引き出されているとともに、第2電極87bに電気的に接続されている矩形の第2パッド176bの右辺における上下方向の中央よりも下寄りの位置から右方に第2配線パターン181bが引き出されている構成としてもよい。このような構成においても、第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向(右方向)と、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向(右方向)とが同一の方向であるため、リフロー工程の加熱初期段階における第1パッド176a及び第2パッド176bの温度分布に差が生じる可能性を低減することができる。 (7) In each of the above-described embodiments, the direction in which the side from which the wiring pattern is drawn when viewed from the center of the first pad (or the first pad) among the four sides of the first pad (or the first pad) exists; or second pad), if the direction in which the side from which the wiring pattern is drawn out when viewed from the center of the second pad is the same direction, the wiring pattern is drawn out in the first pad. The lead position of the wiring pattern on the side where the wiring pattern is drawn may not be the same as the lead position of the wiring pattern on the side where the wiring pattern is drawn on the second pad. For example, in the above-described first embodiment, on the right side of the rectangular first pad 176a electrically connected to the first electrode 87a of the small chip resistor 87, from a position above the center in the vertical direction to the right The first wiring pattern 181a is drawn out to the second electrode 87b, and the second wiring pattern 181a extends rightward from a position below the center in the vertical direction on the right side of the rectangular second pad 176b electrically connected to the second electrode 87b. A configuration in which the wiring pattern 181b is drawn out may be employed. Also in such a configuration, the direction (right direction) in which the side from which the first wiring pattern 181a is drawn out of the four sides of the first pad 176a exists when viewed from the center of the first pad 176a, Since the direction (right direction) in which the side from which the second wiring pattern 181b is drawn out when viewed from the center of the second pad 176b among the four sides of 176b exists is the same direction (rightward direction), the initial stage of heating in the reflow process is the same. It is possible to reduce the possibility of a difference in temperature distribution between the first pad 176a and the second pad 176b.

(8)上記各実施形態において、小型チップ部品の第1電極に電気的に接続される第1パッド(又は第1パット)並びに第2電極に電気的に接続される第2パッド(又は第2パット)の形状は矩形に限定されることはなく、六角形及び八角形等の多角形であってもよい。例えば、第1パッド及び第2パッドの形状が六角形である構成において、第1パッドの6辺のうち当該第1パッドの中心から見て第1配線パターンが引き出されている辺が存在する方向を、第2パッドの6辺のうち当該第2パッドの中心から見て第2配線パターンが引き出されている辺が存在する方向と同一の方向とすることにより、リフロー工程の加熱初期段階において第1パッド及び第2パッド内の温度分布に差が生じる可能性を低減することができる。 (8) In each of the above embodiments, the first pad (or first pad) electrically connected to the first electrode of the small chip component and the second pad (or second pad) electrically connected to the second electrode of the small chip component. The shape of the pad is not limited to a rectangle, and may be a polygon such as a hexagon or an octagon. For example, in a configuration in which the first pad and the second pad are hexagonal in shape, the direction in which the side from which the first wiring pattern is drawn out of the six sides of the first pad exists when viewed from the center of the first pad. is the same direction as the direction in which the side from which the second wiring pattern is drawn out when viewed from the center of the second pad among the six sides of the second pad exists. It is possible to reduce the possibility of a difference in temperature distribution between the first pad and the second pad.

(9)上記各実施形態において、小型チップ部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)に狭義の電極(第1電極85a,87a,97a,101a,291a,381a及び第2電極85b,87b,97b,101b,291b,381b)が設けられている構成に代えて、当該小型チップ部品に端子が設けられている構成としてもよい。上記第1の実施形態において既に説明したとおり、「端子」とは、対応するパッド(又はパット)と電気的に接続するために電子部品(小型チップ部品を含む。)に設けられた線状の金属部であるとともに、「電極」とは、狭義には、対応するパッド(又はパット)と電気的に面で接続させるために電子部品(小型チップ部品を含む。)に設けられた金属部であり、上記「端子」を含まない。 (9) In each of the above embodiments, the small chip parts (the bypass capacitors 85 and 97 and the small chip resistors 87 and 101 in the first embodiment, the bypass capacitor 291 in the second embodiment, the bypass Instead of the configuration in which narrowly defined electrodes (first electrodes 85a, 87a, 97a, 101a, 291a, 381a and second electrodes 85b, 87b, 97b, 101b, 291b, 381b) are provided in the capacitor 381), the compact A configuration in which terminals are provided on the chip component may be employed. As already explained in the first embodiment, a "terminal" is a linear terminal provided on an electronic component (including a small chip component) for electrical connection with a corresponding pad (or pad). In addition to being a metal part, in a narrow sense, an "electrode" is a metal part provided on an electronic component (including small chip components) for electrical surface connection with the corresponding pad (or pad). Yes, not including the above "terminals".

具体的には、バイパスコンデンサ85,97,291,381に、当該バイパスコンデンサ85,97,291,381の厚さ方向に直交する平面に沿う長手方向の一端から当該長手方向の一方側に延びる線状の第1端子が設けられているとともに、当該バイパスコンデンサ85の当該長手方向の上記一端とは逆側の他端から当該長手方向の上記一方側とは逆側の他方側に延びる線状の第2端子が設けられている構成としてもよい。また、小型チップ抵抗器87,101に、当該小型チップ抵抗器87,101の厚さ方向に直交する平面に沿う長手方向の一端から当該長手方向の一方側に延びる線状の第1端子が設けられているとともに、当該小型チップ抵抗器87の当該長手方向の上記一端とは逆側の他端から当該長手方向の上記一方側とは逆側の他方側に延びる線状の第2端子が設けられている構成としてもよい。 Specifically, the bypass capacitors 85, 97, 291, 381 are provided with a line extending from one end in the longitudinal direction along a plane orthogonal to the thickness direction of the bypass capacitors 85, 97, 291, 381. A linear first terminal is provided and extends from the other end of the decoupling capacitor 85 on the side opposite to the one end in the longitudinal direction to the other side opposite to the one side in the longitudinal direction. A configuration in which a second terminal is provided may be employed. Further, the small chip resistors 87 and 101 are provided with linear first terminals extending from one end in the longitudinal direction along a plane orthogonal to the thickness direction of the small chip resistors 87 and 101 to one side in the longitudinal direction. A linear second terminal is provided that extends from the other end of the small chip resistor 87 on the side opposite to the one end in the longitudinal direction to the other side opposite to the one side in the longitudinal direction. It may be configured as

(10)上記各実施形態において、LEDドライバ126,314,326に端子が設けられている構成に代えて、当該LEDドライバ126,314,326に狭義の電極が設けられている構成としてもよい。上記第1の実施形態において既に説明したとおり、「端子」とは、対応するパッド(又はパット)と電気的に接続するために電子部品(小型チップ部品を含む。)に設けられた線状の金属部であるとともに、「電極」とは、狭義には、対応するパッド(又はパット)と電気的に面で接続させるために電子部品(小型チップ部品を含む。)に設けられた金属部であり、上記「端子」を含まない。具体的には、LEDドライバ126,314,326の略直方体の筐体において、パッド(又はパット)に対向する箇所に狭義の電極が設けられており、当該パッドと当該電極とが半田により電気的に接続される構成としてもよい。 (10) In each of the above embodiments, the LED drivers 126, 314, 326 may be provided with narrowly-defined electrodes instead of the terminals. As already explained in the first embodiment, a "terminal" is a linear terminal provided on an electronic component (including a small chip component) for electrical connection with a corresponding pad (or pad). In addition to being a metal part, in a narrow sense, an "electrode" is a metal part provided on an electronic component (including small chip components) for electrical surface connection with the corresponding pad (or pad). Yes, not including the above "terminals". Specifically, electrodes in a narrow sense are provided at locations facing pads (or pads) in the substantially rectangular parallelepiped housings of the LED drivers 126, 314, and 326, and the pads and the electrodes are electrically connected by soldering. It is good also as a structure connected to.

(11)上記第1の実施形態では、集合基板231においてバイパスコンデンサ85が搭載されている領域に対応する箇所にスリット255~258が設けられている構成としたが、これに限定されることはなく、当該箇所に通常の第1分割溝よりも深い第2分割溝(底部が薄い分割溝)が形成されている構成としてもよい。第1分割溝及び第2分割溝は直線状に形成されている。第2分割溝の底部の板厚は第1分割溝の底部の板厚よりも小さく、第2分割溝の機械的強度は第1分割溝の機械的強度よりも低い。このため、一直線上に存在する第1分割溝及び第2分割溝を基点として集合基板231が谷割りされる際に、第2分割溝の周辺に作用する応力は第1分割溝の周辺に作用する応力よりも小さい。集合基板231においてバイパスコンデンサ85が搭載されている領域に対応する箇所に第2分割溝が設けられている構成とすることにより、集合基板231の分割に際してバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ85自体に作用し得る応力を低減することができる。 (11) In the above-described first embodiment, the slits 255 to 258 are provided at locations corresponding to the regions on which the decoupling capacitors 85 are mounted on the aggregate substrate 231, but the present invention is not limited to this. Instead, a second divided groove (divided groove with a thin bottom) that is deeper than the normal first divided groove may be formed at the location. The first split groove and the second split groove are formed linearly. The plate thickness of the bottom of the second split groove is smaller than the plate thickness of the bottom of the first split groove, and the mechanical strength of the second split groove is lower than the mechanical strength of the first split groove. Therefore, when the aggregate substrate 231 is divided into valleys with the first and second divided grooves existing on a straight line as base points, the stress acting around the second divided groove acts around the first divided groove. less than the stress that By providing a second dividing groove in the area corresponding to the area where the decoupling capacitor 85 is mounted on the collective board 231, the decoupling capacitor 85 and the first decoration board 56 are separated when the collective board 231 is divided. It is possible to reduce the stress that may act on the connection points, and reduce the stress that may act on the bypass capacitor 85 itself.

(12)上記第1の実施形態では、分割溝232~247が集合基板231の第1板面268側のみに形成されている構成としたが、これに限定されることはなく、分割溝232~247が第1板面268側及び第2板面269側の両方に設けられている構成としてもよい。分割溝232~247は、集合基板231の第1板面268側及び第2板面269側のそれぞれに1本ずつ形成されており、その形成位置は第1板面268側及び第2板面269側で略一致させてある。本構成において、捨て基板261~267には、集合基板231を谷割りする際に山形状(凸)となる板面を確認可能とする山側面表示がシルク印刷により設けられている。山側面表示は、第2板面269側に設けられている。作業者は、山側面表示が印刷されている側を上向きにして集合基板231を分割治具281にセットすることにより、第1板面268が谷形状(凹)となるようにして集合基板231を谷割りすることができる。山側面表示は捨て基板のみに印刷されており、集合基板231から取り出される第1装飾基板56には印刷されていない。このように、捨て基板261~267に山側面表示が印刷されている構成とすることにより、集合基板231が誤って山割りされてしまうことを防止することができる。 (12) In the first embodiment, the dividing grooves 232 to 247 are formed only on the first plate surface 268 side of the collective substrate 231. However, the dividing groove 232 is not limited to this. 247 may be provided on both the first plate surface 268 side and the second plate surface 269 side. The dividing grooves 232 to 247 are formed one each on the first plate surface 268 side and the second plate surface 269 side of the collective substrate 231, and the formation positions thereof are the first plate surface 268 side and the second plate surface. H.269 side is substantially matched. In this configuration, the discarded substrates 261 to 267 are provided with a mountain-side display by silk printing so that the plate surface that becomes a mountain-shaped (convex) can be confirmed when the aggregate substrate 231 is divided into valleys. The mountain side display is provided on the second plate surface 269 side. By setting the collective substrate 231 on the dividing jig 281 with the side printed with the mountain side display facing upward, the operator sets the collective substrate 231 so that the first plate surface 268 has a valley shape (concave). can be divided into valleys. The mountain side display is printed only on the discard board, and is not printed on the first decoration board 56 taken out from the collective board 231 . In this way, by adopting a configuration in which the side faces of the mountains are printed on the discarded substrates 261 to 267, it is possible to prevent the collective substrate 231 from being erroneously divided into mountains.

(13)上記第1の実施形態では集合基板231において第1装飾基板56と捨て基板261,263,266との境界に分割溝232~235,240,241,246,247が形成されている構成としたが、これに限定されることはなく、第1装飾基板56と捨て基板261,263,266との境界に、第1装飾基板56及び捨て基板261,263,266が連結されている部分と連結されていない部分とが交互に存在するミシン目が形成されている構成としてもよい。集合基板231のミシン目における機械的強度は、当該ミシン目の周辺領域における機械的強度よりも低い。第1装飾基板56と捨て基板261,263,266との境界にミシン目を設けることにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用し得る応力を低減することができる。 (13) In the first embodiment, the dividing grooves 232 to 235, 240, 241, 246, and 247 are formed at the boundaries between the first decorative substrate 56 and the discarded substrates 261, 263, and 266 in the collective substrate 231. However, it is not limited to this. It is also possible to adopt a configuration in which perforations are formed in which portions that are not connected to each other alternately exist. The mechanical strength of the perforations of the aggregate substrate 231 is lower than the mechanical strength of the peripheral area of the perforations. By providing perforations at the boundaries between the first decoration substrate 56 and the discarded substrates 261, 263, 266, the stress that may act on the connection points between the small chip components and the first decoration substrate 56 when dividing the collective substrate 231 is reduced. In addition, the stress that may act on the small chip component itself can be reduced.

(14)上記第1の実施形態では、集合基板231に第1装飾基板56が複数設定されている構成としたが、これに限定されることはなく、集合基板231に複数種類の基板が設定されている構成としてもよい。これにより、1枚の集合基板231から複数種類の基板を取り出すことを可能とすることができる。 (14) In the above-described first embodiment, a plurality of first decorative substrates 56 are set on the collective substrate 231, but the present invention is not limited to this, and a plurality of types of substrates are set on the collective substrate 231. It may be configured as Thereby, it is possible to take out a plurality of types of substrates from one collective substrate 231 .

(15)上記第1の実施形態において、集合基板231を谷割りするために力を加えるべき場所を示す押し位置表示が集合基板231にシルク印刷されている構成としてもよい。作業者は、集合基板231を分割治具281に固定した後、押し位置表示が印刷されている部分を指で下方に押し込むことにより当該集合基板231を分割することができる。押し位置表示によって集合基板231を谷割りするために力を加えるべき場所を指定することにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を最小限に抑えることができるとともに、小型チップ部品自体に作用し得る応力を最小限に抑えることができる。 (15) In the above-described first embodiment, a configuration may be adopted in which push position indications indicating positions to apply force to divide the collective board 231 into valleys are silk-printed on the collective board 231 . After fixing the substrate assembly 231 to the dividing jig 281, the operator can divide the substrate assembly 231 by pushing down the portion where the push position indication is printed with a finger. By designating the place to apply force to split the aggregate substrate 231 by the push position display, the stress that can be applied to the connecting portion between the small chip component and the first decoration substrate 56 when the aggregate substrate 231 is divided can be minimized. In addition to minimizing the stress that may act on the small chip component itself.

(16)上記第1の実施形態及び第2の実施形態では、発光演出を実行するための装飾基板56,57に小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)が実装されている構成としたが、これに限定されることはなく、例えばパチンコ機10を振動させる振動演出を実行するためのモータ制御基板に小型チップ部品が実装されている構成であってもよい。また、主制御装置60が備えている主制御基板61、音声発光制御装置81が備えている音声発光制御基板、払出制御装置77が備えている払出制御基板、電源・発射制御装置78が備えている電源・発射制御基板及び表示制御装置82が備えている表示制御基板のうち少なくとも1つ以上の基板に小型チップ部品が実装されている構成としてもよい。 (16) In the first embodiment and the second embodiment, the decorative substrates 56 and 57 for executing the lighting effect are mounted with small chip parts (the bypass capacitor 85 and the small chip resistor 87). However, the configuration is not limited to this, and for example, a configuration in which a small chip component is mounted on a motor control board for executing a vibration performance that vibrates the pachinko machine 10 may be used. In addition, the main control board 61 provided in the main control device 60, the sound emission control board provided in the sound emission control device 81, the payout control board provided in the payout control device 77, and the power/launch control device 78 are provided. At least one of the power supply/emission control board and the display control board provided in the display control device 82 may have a small chip component mounted thereon.

(17)主制御装置60から送信されるコマンドに基づいて、音声発光制御装置81により表示制御装置82が制御される構成に代えて、主制御装置60から送信されるコマンドに基づいて、表示制御装置82が音声発光制御装置81を制御する構成としてもよい。また、音声発光制御装置81と表示制御装置82とが別々に設けられた構成に代えて、両制御装置が一の制御装置として設けられた構成としてもよく、それら両制御装置のうち一方の機能が主制御装置60に集約されていてもよく、それら両制御装置の両機能が主制御装置60に集約されていてもよい。また、主制御装置60から音声発光制御装置81に送信されるコマンドの内容や、音声発光制御装置81から表示制御装置82に送信されるコマンドの内容も任意である。 (17) Display control based on commands sent from the main controller 60 instead of the configuration in which the display controller 82 is controlled by the sound emission control device 81 based on commands sent from the main controller 60 The device 82 may be configured to control the sound emission control device 81 . Further, instead of the configuration in which the sound emission control device 81 and the display control device 82 are provided separately, a configuration in which both control devices are provided as one control device may be used, and the function of one of these two control devices may be changed. may be integrated into the main controller 60 , or both functions of both controllers may be integrated into the main controller 60 . Also, the content of the command sent from the main control device 60 to the sound emission control device 81 and the content of the command sent from the sound emission control device 81 to the display control device 82 are also arbitrary.

(18)上記各実施形態とは異なる他のタイプのパチンコ機等、例えば特別装置の特定領域に遊技球が入ると電動役物が所定回数開放するパチンコ機や、特別装置の特定領域に遊技球が入ると権利が発生して大当たりとなるパチンコ機、他の役物を備えたパチンコ機、アレンジボール機、雀球等の遊技機にも、本発明を適用できる。 (18) Other types of pachinko machines different from the above embodiments, such as a pachinko machine in which an electric accessory is released a predetermined number of times when a game ball enters a specific area of a special device, or a game ball in a specific area of a special device The present invention can also be applied to a pachinko machine that generates a right and a jackpot when a ball is entered, a pachinko machine equipped with other accessories, an arrange ball machine, a mahball, and the like.

また、弾球式でない遊技機、例えば、複数種の図柄が周方向に付された複数のリールを備え、メダルの投入及びスタートレバーの操作によりリールの回転を開始し、ストップスイッチが操作されるか所定時間が経過することでリールが停止した後に、表示窓から視認できる有効ライン上に特定図柄又は特定図柄の組合せが成立していた場合にはメダルの払い出し等といった特典を遊技者に付与するスロットマシンにも本発明を適用できる。 In addition, a non-ball game machine, for example, equipped with a plurality of reels on which a plurality of types of patterns are attached in the circumferential direction, the rotation of the reel is started by inserting medals and operating the start lever, and the stop switch is operated. or after the reels are stopped by the lapse of a predetermined time, if a specific pattern or a combination of specific patterns is formed on the effective line that can be visually recognized from the display window, a privilege such as payout of medals is given to the player. The present invention can also be applied to slot machines.

また、外枠に開閉可能に支持された遊技機本体に貯留部及び取込装置を備え、貯留部に貯留されている所定数の遊技球が取込装置により取り込まれた後にスタートレバーが操作されることによりリールの回転を開始する、パチンコ機とスロットマシンとが融合された遊技機にも、本発明を適用できる。 In addition, the game machine main body which is openably and closably supported by the outer frame is provided with a storage portion and a take-in device, and after a predetermined number of game balls stored in the storage portion are taken in by the take-in device, the start lever is operated. The present invention can also be applied to a gaming machine that combines a pachinko machine and a slot machine, in which the reels start rotating.

<上記各実施形態から抽出される発明群について>
以下、上述した各実施形態から抽出される発明群の特徴について、必要に応じて効果等を示しつつ説明する。なお以下においては、理解の容易のため、上記各実施形態において対応する構成を括弧書き等で適宜示すが、この括弧書き等で示した具体的構成に限定されるものではない。
<Invention groups extracted from the above embodiments>
Hereinafter, the features of the group of inventions extracted from each of the above-described embodiments will be described, showing effects and the like as necessary. In the following description, for ease of understanding, configurations corresponding to the above-described embodiments are appropriately shown in parentheses or the like, but are not limited to the specific configurations shown in parentheses or the like.

<特徴A群>
特徴A1.所定電子部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1の実施形態における第1装飾基板56、第2装飾基板57、第4の実施形態における発光基板301)を備えた遊技機において、
前記所定電子部品は、一対の電極として、第1所定電極(第1電極85a,87a,291a,381a)及び第2所定電極(第2電極85b,87b,291b,381b)を備えており、
前記所定基板は、
前記第1所定電極が電気的に接続される第1所定接続部(第1パッド171a,176a,293a,382a)と、
前記第1所定接続部から引き出されている第1所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b)と、
前記第2所定電極が電気的に接続される第2所定接続部(第2パッド171b,176b,293b,382b)と、
前記第2所定接続部から引き出されている第2所定配線パターン(第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする遊技機。
<Characteristic group A>
Feature A1. Predetermined electronic components (bypass capacitors 85, 97, small chip resistors 87, 101 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) In a game machine provided with substrates (first decorative substrate 56, second decorative substrate 57 in the first embodiment, light-emitting substrate 301 in the fourth embodiment),
The predetermined electronic component includes a first predetermined electrode (first electrodes 85a, 87a, 291a, 381a) and a second predetermined electrode (second electrodes 85b, 87b, 291b, 381b) as a pair of electrodes,
The predetermined substrate is
a first predetermined connection portion (first pads 171a, 176a, 293a, 382a) to which the first predetermined electrode is electrically connected;
a first predetermined wiring pattern (first wiring patterns 172a, 181a, 294a, 386a, second wiring patterns 172b, 294b, 386b) drawn from the first predetermined connection portion;
a second predetermined connection portion (second pads 171b, 176b, 293b, 382b) to which the second predetermined electrode is electrically connected;
a second predetermined wiring pattern (second wiring pattern 181b, third wiring patterns 172c, 294c, 386c, fourth wiring patterns 172d, 294d, 386d) drawn from the second predetermined connection portion;
and
When viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out is the second direction when viewed from the center of the second predetermined connection portion. A gaming machine characterized in that the direction is the same as the direction in which the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn out exists.

特徴A1によれば、第1所定接続部の中心から見て第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、当該第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to feature A1, when viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out is the same when viewed from the center of the second predetermined connection portion. It is the same direction as the side of the second predetermined connection portion from which the second predetermined wiring pattern is drawn. Therefore, the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating in the reflow process can be made uniform, and the adhesive applied onto the first predetermined connection portion and the second predetermined connection portion can be made uniform. It is possible to arrange the manner in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating with the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component can be mounted on one connecting portion (the first predetermined connecting portion or the second predetermined connecting portion). It is possible to prevent the occurrence of so-called chip standing, which is caused by only one electrode (the first predetermined electrode or the second predetermined electrode). Therefore, it is possible to secure the electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure the electrical connection area between the second predetermined electrode and the second predetermined connection portion. .

特徴A2.前記第1所定配線パターンの前記第1所定接続部からの引き出し方向は、前記第2所定配線パターンの前記第2所定接続部からの引き出し方向と同一の方向であることを特徴とする特徴A1に記載の遊技機。 Feature A2. The characteristic A1, wherein a direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion is the same as a direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion. The game machine described.

特徴A2によれば、リフロー工程の加熱初期段階において第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができる。 According to the characteristic A2, it is possible to reduce the possibility that a difference in temperature distribution between the first predetermined connection portion and the second predetermined connection portion occurs in the initial stage of heating in the reflow process.

特徴A3.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されていることを特徴とする特徴A1又はA2に記載の遊技機。
Feature A3. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion through the first predetermined wiring pattern,
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the second predetermined wiring pattern. The gaming machine according to feature A1 or A2.

特徴A3によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。これにより、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to feature A3, the predetermined wiring pattern is electrically connected to a large-area metal region (first metal region or second metal region) at a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). In the initial stage of heating in the reflow process, the temperature of the side where the drawn-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed, but when viewed from the center of the first predetermined connection portion, the temperature rise in the initial stage of heating The direction in which the side whose temperature rise is likely to be delayed is the same direction as the direction in which the side whose temperature rise is likely to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. Thereby, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

特徴A4.前記第1所定接続部から引き出されている配線パターンは、前記第1所定配線パターンのみであり、
前記第2所定接続部から引き出されている配線パターンは、前記第2所定配線パターンのみであることを特徴とする特徴A1乃至A3のいずれか1に記載の遊技機。
Feature A4. The wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern,
The gaming machine according to any one of features A1 to A3, wherein the wiring pattern drawn out from the second predetermined connection portion is only the second predetermined wiring pattern.

特徴A4によれば、加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができる。 According to feature A4, it is possible to reduce the possibility of a difference occurring in the temperature distribution in the pair of first predetermined connection portion and second predetermined connection portion in the initial stage of heating.

特徴A5.前記所定基板は、
前記第1所定接続部から引き出されている第3所定配線パターン(第2配線パターン172b,294b,386b)と、
前記第2所定接続部から引き出されている第4所定配線パターン(第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定接続部の中心から見て前記第3所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第4所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴A1乃至A3のいずれか1に記載の遊技機。
Feature A5. The predetermined substrate is
a third predetermined wiring pattern (second wiring patterns 172b, 294b, 386b) drawn from the first predetermined connection portion;
a fourth predetermined wiring pattern (fourth wiring patterns 172d, 294d, 386d) drawn out from the second predetermined connection portion;
and
When viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the third predetermined wiring pattern is drawn exists is the fourth direction when viewed from the center of the second predetermined connection portion. The gaming machine according to any one of features A1 to A3, wherein the direction is the same as the direction in which the side of the second predetermined connecting portion from which the predetermined wiring pattern is drawn out exists.

特徴A5によれば、上記特徴A1の構成を備え、第1所定接続部の中心から見て第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向である構成において、第1所定接続部の中心から見て第3所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、第2所定接続部の中心から見て第4所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、これら第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が一方の接続部(第1所定接続部又は第2所定接続部)の上に一方の電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to feature A5, the configuration of feature A1 is provided, and the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out exists when viewed from the center of the first predetermined connection portion is the second direction. In the configuration in which the side of the second predetermined connection portion from which the second predetermined wiring pattern is drawn exists in the same direction as viewed from the center of the predetermined connection portion, the second predetermined connection portion viewed from the center of the first predetermined connection portion 3. The direction in which the side of the first predetermined connection portion from which the predetermined wiring pattern is drawn is the direction of the second predetermined connection portion from which the fourth predetermined wiring pattern is drawn when viewed from the center of the second predetermined connection portion. It is the same direction as the direction in which the edge exists. Therefore, the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating in the reflow process can be made uniform, and the adhesive applied onto the first predetermined connection portion and the second predetermined connection portion can be made uniform. It is possible to arrange the manner in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating around the normal direction of the predetermined substrate as a rotation axis, and the predetermined electronic component is mounted on one of the connecting portions (the first predetermined connecting portion or the second predetermined connecting portion). Therefore, it is possible to prevent the occurrence of so-called chip rising, which is caused only by the first electrode (the first predetermined electrode or the second predetermined electrode). Therefore, it is possible to secure the electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure the electrical connection area between the second predetermined electrode and the second predetermined connection portion. .

特徴A6.前記第3所定配線パターンの前記第1所定接続部からの引き出し方向は、前記第4所定配線パターンの前記第2所定接続部からの引き出し方向と同一の方向であることを特徴とする特徴A5に記載の遊技機。 Feature A6. The characteristic feature A5 is characterized in that the drawing direction of the third predetermined wiring pattern from the first predetermined connection portion is the same as the drawing direction of the fourth predetermined wiring pattern from the second predetermined connection portion. The game machine described.

特徴A6によれば、リフロー工程の加熱初期段階にて一対の第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができる。 According to the feature A6, it is possible to reduce the possibility of a difference in temperature distribution between the pair of first predetermined connection portion and second predetermined connection portion in the initial stage of heating in the reflow process.

特徴A7.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第3所定配線パターンは、前記第1所定接続部よりも面積の広い金属領域には電気的に接続されておらず、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されており、
前記第4所定配線パターンは、前記第2所定接続部よりも面積の広い金属領域には電気的に接続されていないことを特徴とする特徴A5又はA6に記載の遊技機。
Feature A7. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion through the first predetermined wiring pattern,
The third predetermined wiring pattern is not electrically connected to a metal region having a larger area than the first predetermined connection portion,
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion through the second predetermined wiring pattern,
The game machine according to feature A5 or A6, wherein the fourth predetermined wiring pattern is not electrically connected to a metal region having a larger area than the second predetermined connection portion.

特徴A7によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。また、第1所定接続部の中心から見て当該第1所定接続部から面積の広い金属領域に電気的に接続されていない第3所定配線パターンが引き出されている辺が存在している方向は、第2所定接続部の中心から見て当該第2所定接続部から面積の広い金属領域に電気的に接続されていない第4所定配線パターンが引き出されている辺が存在している方向と同一の方向である。このため、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to feature A7, the predetermined wiring pattern is electrically connected to a large metal region (first metal region or second metal region) at a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). In the initial stage of heating in the reflow process, the temperature of the side where the lead-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed, but when viewed from the center of the first predetermined connection portion, the temperature rise in the initial stage of heating The direction in which the side whose temperature rise is likely to be delayed is the same direction as the direction in which the side whose temperature rise is likely to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. Also, when viewed from the center of the first predetermined connection portion, the direction in which the side where the third predetermined wiring pattern not electrically connected to the large-area metal region is drawn from the first predetermined connection portion exists , the same direction as the side where the fourth predetermined wiring pattern, which is not electrically connected to the large-area metal region from the second predetermined connection portion, extends when viewed from the center of the second predetermined connection portion. direction. Therefore, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

特徴A8.前記第2所定配線パターンを利用して前記第2所定接続部と電気的に接続される接続対象(LEDドライバ126の第8出力端子162に電気的に接続されているパッド)において前記第2所定配線パターンが接続される箇所は、前記第2所定接続部からの前記第2所定配線パターンの引き出し方向を含む所定の1軸の方向(図8(a)及び図8(c)における第2方向DR2)で見た場合に、前記第2所定接続部を基準として、当該第2所定接続部からの前記第2所定配線パターンの引き出し方向とは逆方向に存在しており、
前記第2所定配線パターンは、前記第1所定接続部からの前記第1所定配線パターンの引き出し方向と同一の方向に前記第2所定接続部から引き出された後に、前記所定の1軸の方向で見た場合に前記第2所定接続部を基準として前記逆方向側に引き回されていることを特徴とする特徴A1乃至A7のいずれか1に記載の遊技機。
Feature A8. In the connection object (pad electrically connected to the eighth output terminal 162 of the LED driver 126) electrically connected to the second predetermined connection portion using the second predetermined wiring pattern, the second predetermined wiring pattern is used. A portion to which the wiring pattern is connected is in a predetermined uniaxial direction (the second direction in FIGS. 8A and 8C) including the direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion. DR2), it exists in the direction opposite to the direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion with respect to the second predetermined connection portion, and
The second predetermined wiring pattern is pulled out from the second predetermined connection portion in the same direction as the direction in which the first predetermined wiring pattern is drawn out from the first predetermined connection portion, and then in the predetermined uniaxial direction. The gaming machine according to any one of features A1 to A7, wherein the game machine is drawn in the opposite direction with respect to the second predetermined connecting portion when viewed.

特徴A8によれば、第2所定配線パターンが所定の1軸の方向で見た場合に第2所定接続部を基準として第2所定接続部からの第2所定配線パターンの引き出し方向とは逆方向に存在する箇所で接続対象に接続される構成においても、第2所定配線パターンは、第1所定接続部からの第1所定配線パターンの引き出し方向と同一の方向に第2所定接続部から引き出されている。これにより、リフロー工程の加熱初期段階において一対の第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができる。 According to feature A8, when the second predetermined wiring pattern is viewed in the direction of one predetermined axis, the direction opposite to the direction in which the second predetermined wiring pattern is pulled out from the second predetermined connection portion is based on the second predetermined connection portion. Also in the configuration in which the second predetermined wiring pattern is connected to the connection target at the location existing in the second predetermined connection portion, the second predetermined wiring pattern is drawn out from the second predetermined connection portion in the same direction as the first predetermined wiring pattern is drawn out from the first predetermined connection portion. ing. As a result, it is possible to reduce the possibility of a difference in temperature distribution between the pair of the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating in the reflow process.

特徴A9.前記所定電子部品は、当該所定電子部品の厚みの方向に直交する第1方向の寸法が、当該所定電子部品の厚みの方向に直交する第2方向の寸法よりも大きい構成であり、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第2所定配線パターンの前記第2所定接続部からの引き出し方向の少なくとも一方は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴A1乃至A8のいずれか1に記載の遊技機。
Feature A9. The predetermined electronic component has a configuration in which a dimension in a first direction orthogonal to a thickness direction of the predetermined electronic component is larger than a dimension in a second direction orthogonal to the thickness direction of the predetermined electronic component,
At least one of a direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion and a direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion is a direction orthogonal to the first direction or substantially The gaming machine according to any one of features A1 to A8, wherein the directions are perpendicular to each other.

特徴A9によれば、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to feature A9, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate can be reduced, and the stress that can act on the predetermined electronic component itself can be reduced. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged, and also prevent the predetermined electronic component itself from being damaged.

特徴A10.前記第1所定接続部、前記第2所定接続部、前記第1所定配線パターン及び前記第2所定配線パターンは、前記所定基板における一方側の板面である所定実装面(第1装飾基板56の第1実装面84)に設けられており、
前記第1所定配線パターン及び前記第2所定配線パターンの少なくとも一方は、前記所定実装面において直線状に延びる配線パターンであることを特徴とする特徴A9に記載の遊技機。
Feature A10. The first predetermined connection portion, the second predetermined connection portion, the first predetermined wiring pattern, and the second predetermined wiring pattern are formed on a predetermined mounting surface (of the first decoration substrate 56) which is one side of the predetermined substrate. provided on the first mounting surface 84),
The gaming machine according to feature A9, wherein at least one of the first predetermined wiring pattern and the second predetermined wiring pattern is a wiring pattern extending linearly on the predetermined mounting surface.

特徴A10によれば、第1所定配線パターン及び第2所定配線パターンの少なくとも一方は、所定実装面において直線状に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to feature A10, at least one of the first predetermined wiring pattern and the second predetermined wiring pattern extends linearly on the predetermined mounting surface. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged, and also prevent the predetermined electronic component itself from being damaged.

特徴A11.前記所定基板は、前記所定実装面から当該所定基板の厚みの方向に延びる非貫通の所定ビアホール(ビアホール174,175)又は当該所定基板を厚みの方向に貫通する所定スルーホール(第1スルーホール383、第2スルーホール384)を備えており、
前記第1所定配線パターン及び前記第2所定配線パターンの少なくとも一方は、前記所定実装面において前記第1所定接続部又は前記第2所定接続部と、前記所定ビアホール又は前記所定スルーホールとを電気的に接続する直線状の配線パターンであることを特徴とする特徴A10に記載の遊技機。
Feature A11. The predetermined substrate has predetermined non-penetrating via holes (via holes 174 and 175) extending from the predetermined mounting surface in the thickness direction of the predetermined substrate or predetermined through holes (first through holes 383) penetrating the predetermined substrate in the thickness direction. , second through holes 384),
At least one of the first predetermined wiring pattern and the second predetermined wiring pattern electrically connects the first predetermined connection portion or the second predetermined connection portion and the predetermined via hole or the predetermined through hole on the predetermined mounting surface. The gaming machine according to feature A10, characterized in that the wiring pattern is a linear wiring pattern connected to the .

特徴A11によれば、所定基板に所定ビアホール又は所定スルーホールを設け、第1所定配線パターン及び第2所定配線パターンの少なくとも一方を直線状の配線パターンとすることにより、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to feature A11, the predetermined substrate is distorted by providing predetermined via holes or predetermined through holes in the predetermined substrate and forming at least one of the first predetermined wiring pattern and the second predetermined wiring pattern as a linear wiring pattern. In the above, it is possible to reduce the maximum value of stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and reduce the maximum value of stress that can act on the predetermined electronic component itself.

特徴A12.前記所定基板は、
前記第1所定接続部から引き出されている第3所定配線パターン(第2配線パターン172b,294b,386b)と、
前記第2所定接続部から引き出されている第4所定配線パターン(第4配線パターン172d,294d,386d)と、
を備えており、
前記所定電子部品は、当該所定電子部品の厚みの方向に直交する第1方向の寸法が、当該所定電子部品の厚みの方向に直交する第2方向の寸法よりも大きい構成であり、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向、前記第2所定配線パターンの前記第2所定接続部からの引き出し方向、前記第3所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第4所定配線パターンの前記第2所定接続部からの引き出し方向は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴A1乃至A11のいずれか1に記載の遊技機。
Feature A12. The predetermined substrate is
a third predetermined wiring pattern (second wiring patterns 172b, 294b, 386b) drawn from the first predetermined connection portion;
a fourth predetermined wiring pattern (fourth wiring patterns 172d, 294d, 386d) drawn out from the second predetermined connection portion;
and
The predetermined electronic component has a configuration in which a dimension in a first direction orthogonal to a thickness direction of the predetermined electronic component is larger than a dimension in a second direction orthogonal to the thickness direction of the predetermined electronic component,
A direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion, a direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion, and a direction in which the third predetermined wiring pattern is led out from the first predetermined connection portion. and the direction in which the fourth predetermined wiring pattern is led out from the second predetermined connection portion are orthogonal or approximately orthogonal to the first direction. 1. The gaming machine according to 1.

特徴A12によれば、所定電子部品の第1方向の寸法が第2方向の寸法よりも大きい構成において、第1所定配線パターンの第1所定接続部からの引き出し方向、第2所定配線パターンの第2所定接続部からの引き出し方向、第3所定配線パターンの第1所定接続部からの引き出し方向及び第4所定配線パターンの第2所定接続部からの引き出し方向は、第1方向に直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to feature A12, in the configuration in which the dimension of the predetermined electronic component in the first direction is larger than the dimension in the second direction, the direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion and the direction in which the second predetermined wiring pattern The direction of extraction from the second predetermined connection portion, the direction of extraction of the third predetermined wiring pattern from the first predetermined connection portion, and the direction of extraction of the fourth predetermined wiring pattern from the second predetermined connection portion are directions orthogonal to the first direction or It is a direction that is substantially orthogonal. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced.

特徴A13.前記所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴A1乃至A12のいずれか1に記載の遊技機。 Feature A13. The predetermined electronic component is a capacitor (the bypass capacitors 85 and 97 in the first embodiment, the bypass capacitor 291 in the second embodiment, the bypass capacitor 381 in the fourth embodiment) or a resistor (the The game machine according to any one of features A1 to A12, characterized in that it is a small chip resistor 87, 101).

特徴A13によれば、上記特徴A1の構成を備え、第1所定接続部の中心から見て第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、当該第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸としてコンデンサ又は抵抗器が回転することを防止できるとともに、コンデンサ又は抵抗器が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to feature A13, the configuration of feature A1 is provided, and the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out exists when viewed from the center of the first predetermined connection portion is the second direction. It is the same direction as the side of the second predetermined connection portion from which the second predetermined wiring pattern is drawn when viewed from the center of the predetermined connection portion. Therefore, the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating in the reflow process can be made uniform, and the adhesive applied onto the first predetermined connection portion and the second predetermined connection portion can be made uniform. It is possible to arrange the manner in which the solder paste is melted. As a result, it is possible to prevent the capacitor or the resistor from rotating with the normal direction of the predetermined substrate as the axis of rotation, and the capacitor or the resistor can be prevented from rotating on one connecting portion (the first predetermined connecting portion or the second predetermined connecting portion). Therefore, it is possible to prevent the occurrence of so-called chip rising, which is caused by only one electrode (first predetermined electrode or second predetermined electrode). Therefore, it is possible to secure the electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure the electrical connection area between the second predetermined electrode and the second predetermined connection portion. .

特徴A14.所定電子部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1の実施形態における第1装飾基板56、第2装飾基板57、第4の実施形態における発光基板301)を備えた遊技機において、
前記所定電子部品は、一対の電極として、第1所定電極(第1電極85a,87a,291a,381a)及び第2所定電極(第2電極85b,87b,291b,381b)を備えており、
前記所定基板は、
前記第1所定電極が電気的に接続される第1所定接続部(第1パッド171a,176a,293a,382a)と、
前記第1所定接続部から引き出されている第1所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b)と、
前記第2所定電極が電気的に接続される第2所定接続部(第2パッド171b,176b,293b,382b)と、
前記第2所定接続部から引き出されている第2所定配線パターン(第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向は、前記第2所定配線パターンの前記第2所定接続部からの引き出し方向と同一の方向であることを特徴とする遊技機。
Feature A14. Predetermined electronic components (bypass capacitors 85, 97, small chip resistors 87, 101 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) In a game machine provided with substrates (first decorative substrate 56, second decorative substrate 57 in the first embodiment, light-emitting substrate 301 in the fourth embodiment),
The predetermined electronic component includes a first predetermined electrode (first electrodes 85a, 87a, 291a, 381a) and a second predetermined electrode (second electrodes 85b, 87b, 291b, 381b) as a pair of electrodes,
The predetermined substrate is
a first predetermined connection portion (first pads 171a, 176a, 293a, 382a) to which the first predetermined electrode is electrically connected;
a first predetermined wiring pattern (first wiring patterns 172a, 181a, 294a, 386a, second wiring patterns 172b, 294b, 386b) drawn from the first predetermined connection portion;
a second predetermined connection portion (second pads 171b, 176b, 293b, 382b) to which the second predetermined electrode is electrically connected;
a second predetermined wiring pattern (second wiring pattern 181b, third wiring patterns 172c, 294c, 386c, fourth wiring patterns 172d, 294d, 386d) drawn from the second predetermined connection portion;
and
A gaming machine, wherein a direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion is the same as a direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion.

特徴A14によれば、第1所定配線パターンの第1所定接続部からの引き出し方向が、第2所定配線パターンの第2所定接続部からの引き出し方向と同一の方向であるため、リフロー工程の加熱初期段階において一対の第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができるとともに、当該第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to feature A14, the direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion is the same as the direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion. It is possible to reduce the possibility of a difference in temperature distribution occurring in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial stage, and at the same time, it is possible to coat the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the manner in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating with the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component can be mounted on one connecting portion (the first predetermined connecting portion or the second predetermined connecting portion). It is possible to prevent the occurrence of so-called chip standing, which is caused by only one electrode (the first predetermined electrode or the second predetermined electrode). Therefore, it is possible to secure the electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure the electrical connection area between the second predetermined electrode and the second predetermined connection portion. .

なお、特徴A1~A14の構成に対して、特徴A1~A14、特徴B1~B12、特徴C1~C12、特徴D1~D12、特徴E1~E6、特徴F1~F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 For the configuration of features A1 to A14, any one of features A1 to A14, features B1 to B12, features C1 to C12, features D1 to D12, features E1 to E6, features F1 to F15, feature G1, and feature H1 or one or more configurations may be applied. As a result, it is possible to obtain a synergistic effect due to the combined configuration.

<特徴B群>
特徴B1.所定電子部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1の実施形態における第1装飾基板56、第2装飾基板57、第4の実施形態における発光基板301)を備えた遊技機において、
前記所定電子部品は、当該所定電子部品の厚みの方向に直交する第1方向の寸法が、当該所定電子部品の厚みの方向に直交する第2方向の寸法よりも大きい構成であり、
前記所定基板は、
前記所定電子部品の電極(第1電極85a,87a,291a,381a、第2電極85b,87b,291b,381b)が電気的に接続される所定接続部(第1パッド171a,176a,293a,382a、第2パッド171b,176b,293b,382b)と、
当該所定接続部から引き出されている所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b、第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備え、
前記所定配線パターンの前記所定接続部からの引き出し方向は、前記第1方向に対して直交する方向又は略直交する方向であることを特徴とする遊技機。
<Characteristic group B>
Feature B1. Predetermined electronic components (bypass capacitors 85, 97, small chip resistors 87, 101 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) In a game machine provided with substrates (first decorative substrate 56, second decorative substrate 57 in the first embodiment, light-emitting substrate 301 in the fourth embodiment),
The predetermined electronic component has a configuration in which a dimension in a first direction orthogonal to a thickness direction of the predetermined electronic component is larger than a dimension in a second direction orthogonal to the thickness direction of the predetermined electronic component,
The predetermined substrate is
Predetermined connection portions (first pads 171a, 176a, 293a, 382a) to which the electrodes (first electrodes 85a, 87a, 291a, 381a, second electrodes 85b, 87b, 291b, 381b) of the predetermined electronic component are electrically connected , second pads 171b, 176b, 293b, 382b);
Predetermined wiring patterns (first wiring patterns 172a, 181a, 294a, 386a, second wiring patterns 172b, 294b, 386b, second wiring pattern 181b, third wiring patterns 172c, 294c, 386c) drawn out from the predetermined connection portion , fourth wiring patterns 172d, 294d, 386d),
with
A gaming machine, wherein a direction in which the predetermined wiring pattern is pulled out from the predetermined connecting portion is a direction perpendicular to or substantially perpendicular to the first direction.

特徴B1によれば、所定配線パターンの所定接続部からの引き出し方向は、第1方向に対して直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できる。また、所定電子部品自体に作用し得る応力の最大値を低減することにより、所定電子部品自体が破損することを防止できる。 According to feature B1, the direction in which the predetermined wiring pattern is led out from the predetermined connection portion is a direction orthogonal or substantially orthogonal to the first direction. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged. Further, by reducing the maximum value of stress that can act on the predetermined electronic component itself, it is possible to prevent the predetermined electronic component itself from being damaged.

特徴B2.前記所定接続部及び前記所定配線パターンは、前記所定基板における一方側の板面である所定実装面(第1装飾基板56の第1実装面84)に設けられており、
前記所定配線パターンは、前記所定実装面において直線状に延びる配線パターンであることを特徴とする特徴B1に記載の遊技機。
Feature B2. The predetermined connection portion and the predetermined wiring pattern are provided on a predetermined mounting surface (the first mounting surface 84 of the first decorative substrate 56), which is one plate surface of the predetermined substrate,
The game machine according to feature B1, wherein the predetermined wiring pattern is a wiring pattern extending linearly on the predetermined mounting surface.

特徴B2によれば、所定配線パターンは所定実装面において直線状に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to feature B2, the predetermined wiring pattern extends linearly on the predetermined mounting surface. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged, and also prevent the predetermined electronic component itself from being damaged.

特徴B3.前記所定基板は、前記所定実装面から当該所定基板の厚みの方向に延びる非貫通の所定ビアホール(ビアホール174,175)又は前記所定基板を厚みの方向に貫通する所定スルーホール(第1スルーホール383、第2スルーホール384)を備えており、
前記所定配線パターンは、前記所定実装面において前記所定接続部と前記所定ビアホール又は前記所定スルーホールとを電気的に接続する直線状の配線パターンであることを特徴とする特徴B2に記載の遊技機。
Feature B3. The predetermined substrate has non-through predetermined via holes (via holes 174 and 175) extending from the predetermined mounting surface in the thickness direction of the predetermined substrate or predetermined through holes (first through holes 383) penetrating the predetermined substrate in the thickness direction. , second through holes 384),
The gaming machine according to feature B2, wherein the predetermined wiring pattern is a linear wiring pattern that electrically connects the predetermined connection portion and the predetermined via hole or the predetermined through hole on the predetermined mounting surface. .

特徴B3によれば、所定基板に所定ビアホール又は所定スルーホールを設け、所定配線パターンを直線状の配線パターンとすることにより、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to feature B3, by providing a predetermined via hole or a predetermined through hole in the predetermined substrate and making the predetermined wiring pattern a linear wiring pattern, the predetermined electronic component and the predetermined substrate can be connected when the predetermined substrate is distorted. It is possible to reduce the maximum value of stress that can act on the part and reduce the maximum value of stress that can act on the predetermined electronic component itself.

特徴B4.前記所定電子部品は、第1所定電極(第1電極85a,87a,291a,381a)及び第2所定電極(第2電極85b,87b,291b,381b)を備えており、
前記所定基板は、
前記第1所定電極が電気的に接続される前記所定接続部である第1所定接続部(第1パッド171a,176a,293a,382a)と、
前記第1所定接続部に電気的に接続されている前記所定配線パターンである第1所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b)と、
前記第2所定電極が電気的に接続される前記所定接続部である第2所定接続部(第2パッド171b,176b,293b,382b)と、
前記第2所定接続部に電気的に接続されている前記所定配線パターンである第2所定配線パターン(第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第2所定配線パターンの前記第2所定接続部からの引き出し方向は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴B1乃至B3のいずれか1に記載の遊技機。
Feature B4. The predetermined electronic component includes first predetermined electrodes (first electrodes 85a, 87a, 291a, 381a) and second predetermined electrodes (second electrodes 85b, 87b, 291b, 381b),
The predetermined substrate is
a first predetermined connection portion (first pads 171a, 176a, 293a, 382a) which is the predetermined connection portion to which the first predetermined electrode is electrically connected;
a first predetermined wiring pattern (first wiring patterns 172a, 181a, 294a, 386a, second wiring patterns 172b, 294b, 386b) which is the predetermined wiring pattern electrically connected to the first predetermined connection portion;
a second predetermined connection portion (second pads 171b, 176b, 293b, 382b) which is the predetermined connection portion to which the second predetermined electrode is electrically connected;
Second predetermined wiring patterns (second wiring pattern 181b, third wiring patterns 172c, 294c, 386c, fourth wiring patterns 172d, 294d, fourth wiring patterns 172d, 294d, 386d) and
and
A direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion and a direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion are directions perpendicular to or substantially perpendicular to the first direction. The game machine according to any one of features B1 to B3, characterized by:

特徴B4によれば、第1所定配線パターンの第1所定接続部からの引き出し方向及び第2所定配線パターンの第2所定接続部からの引き出し方向は、第1方向に直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できる。また、所定電子部品自体に作用し得る応力の最大値を低減することにより、所定電子部品自体が破損することを防止できる。 According to feature B4, the direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion and the direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion are orthogonal or substantially orthogonal to the first direction. is the direction. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged. Further, by reducing the maximum value of stress that can act on the predetermined electronic component itself, it is possible to prevent the predetermined electronic component itself from being damaged.

特徴B5.前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴B4に記載の遊技機。 Feature B5. When viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out is the second direction when viewed from the center of the second predetermined connection portion. The game machine according to feature B4, wherein the direction is the same as the direction in which the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn out exists.

特徴B5によれば、リフロー工程の加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to feature B5, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating in the reflow process can be made uniform, and the adhesive is applied onto the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the manner in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating with the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component can be mounted on one connecting portion (the first predetermined connecting portion or the second predetermined connecting portion). It is possible to prevent the occurrence of so-called chip standing, which is caused by only one electrode (the first predetermined electrode or the second predetermined electrode). Therefore, it is possible to secure the electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure the electrical connection area between the second predetermined electrode and the second predetermined connection portion. .

特徴B6.前記所定電子部品は、一対の電極として、前記第1所定電極及び前記第2所定電極を備えていることを特徴とする特徴B4又はB5に記載の遊技機。 Feature B6. The game machine according to feature B4 or B5, wherein the predetermined electronic component includes the first predetermined electrode and the second predetermined electrode as a pair of electrodes.

特徴B6によれば、上記特徴B4の構成を備え、第1所定接続部の中心から見て第1所定配線パターンの第1所定接続部からの引き出し位置が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンの第2所定接続部からの引き出し位置が存在する方向と同一の方向であるため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、当該一対の第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to feature B6, the configuration of feature B4 is provided, and the direction in which the lead-out position of the first predetermined wiring pattern from the first predetermined connection portion exists when viewed from the center of the first predetermined connection portion is the second predetermined connection portion. As viewed from the center of the second predetermined wiring pattern, the lead position from the second predetermined connection portion is the same direction. The temperature distribution in the connecting portion can be made uniform, and the mode of melting of the solder paste applied on the pair of first predetermined connecting portion and second predetermined connecting portion can be made uniform. As a result, it is possible to prevent the predetermined electronic component from rotating with the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component can be mounted on one connecting portion (the first predetermined connecting portion or the second predetermined connecting portion). It is possible to prevent the occurrence of so-called chip standing, which is caused by only one electrode (the first predetermined electrode or the second predetermined electrode). Therefore, it is possible to secure the electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure the electrical connection area between the second predetermined electrode and the second predetermined connection portion. .

特徴B7.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されていることを特徴とする特徴B4乃至B6のいずれか1に記載の遊技機。
Feature B7. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion through the first predetermined wiring pattern,
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the second predetermined wiring pattern. The gaming machine according to any one of features B4 to B6.

特徴B7によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。これにより、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to feature B7, the predetermined wiring pattern is electrically connected to a large-area metal region (first metal region or second metal region) at a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). In the initial stage of heating in the reflow process, the temperature of the side where the drawn-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed, but when viewed from the center of the first predetermined connection portion, the temperature rise in the initial stage of heating The direction in which the side whose temperature rise is likely to be delayed is the same direction as the direction in which the side whose temperature rise is likely to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. Thereby, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

特徴B8.前記第1所定接続部から引き出されている配線パターンは、前記第1所定配線パターンのみであり、
前記第2所定接続部から引き出されている配線パターンは、前記第2所定配線パターンのみであることを特徴とする特徴B4乃至B7のいずれか1に記載の遊技機。
Feature B8. The wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern,
The gaming machine according to any one of features B4 to B7, wherein the wiring pattern drawn out from the second predetermined connection portion is only the second predetermined wiring pattern.

特徴B8によれば、上記特徴B4の構成を備え、第1所定配線パターンの第1所定接続部からの引き出し方向及び第2所定配線パターンの第2所定接続部からの引き出し方向が第1方向に直交する方向又は略直交する方向である構成において、第1所定接続部から引き出されている配線パターンは第1所定配線パターンのみであるとともに、第2所定接続部から引き出されている配線パターンは第2所定配線パターンのみである。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to feature B8, the configuration of feature B4 is provided, and the direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion and the direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion are in the first direction. In the configuration in which the directions are perpendicular or substantially perpendicular, the wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern, and the wiring pattern drawn out from the second predetermined connection portion is the first wiring pattern. 2 Only predetermined wiring patterns are provided. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced.

特徴B9.前記所定基板は、
前記第1所定接続部から引き出されている第3所定配線パターン(第2配線パターン172b,294b,386b)と、
前記第2所定接続部から引き出されている第4所定配線パターン(第4配線パターン172d,294d,386d)と、
を備えており、
前記第3所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第4所定配線パターンの前記第2所定接続部からの引き出し方向は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴B4乃至B7のいずれか1に記載の遊技機。
Feature B9. The predetermined substrate is
a third predetermined wiring pattern (second wiring patterns 172b, 294b, 386b) drawn from the first predetermined connection portion;
a fourth predetermined wiring pattern (fourth wiring patterns 172d, 294d, 386d) drawn out from the second predetermined connection portion;
and
A direction in which the third predetermined wiring pattern is led out from the first predetermined connection portion and a direction in which the fourth predetermined wiring pattern is led out from the second predetermined connection portion are directions perpendicular to or substantially perpendicular to the first direction. The game machine according to any one of features B4 to B7, characterized by:

特徴B9によれば、第1所定配線パターン、第2所定配線パターン、第3所定配線パターン及び第4所定配線パターンは、第1方向に直交する方向又は略直交する方向に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to feature B9, the first predetermined wiring pattern, the second predetermined wiring pattern, the third predetermined wiring pattern, and the fourth predetermined wiring pattern extend in a direction orthogonal or substantially orthogonal to the first direction. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged, and also prevent the predetermined electronic component itself from being damaged.

特徴B10.前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であり、
前記第1所定接続部の中心から見て前記第3所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第4所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴B9に記載の遊技機。
Feature B10. When viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out is the second direction when viewed from the center of the second predetermined connection portion. the same direction as the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn,
When viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the third predetermined wiring pattern is drawn exists is the fourth direction when viewed from the center of the second predetermined connection portion. The game machine according to characteristic B9, wherein the direction is the same as the direction in which the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn out exists.

特徴B10によれば、上記特徴B4の構成を備え、第1所定接続部の中心から見て第1所定配線パターンの第1所定接続部からの引き出し位置が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンの第2所定接続部からの引き出し位置が存在する方向と同一の方向である構成において、第1所定接続部の中心から見て第3所定配線パターンの第1所定接続部からの引き出し位置が存在する方向は、第2所定接続部の中心から見て第4所定配線パターンの第2所定接続部からの引き出し位置が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、これら第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が一方の所定接続部の上に一方の所定電極のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、所定電極と所定接続部との電気的な接続面積を確保することができる。 According to feature B10, the configuration of feature B4 is provided, and the direction in which the lead-out position of the first predetermined wiring pattern from the first predetermined connection section exists when viewed from the center of the first predetermined connection section is the second predetermined connection section. When viewed from the center of the second predetermined wiring pattern, the lead position of the second predetermined wiring pattern from the second predetermined connection portion is the same as the direction in which the third predetermined wiring pattern extends when viewed from the center of the first predetermined connection portion. The direction in which the lead-out position from the first predetermined connection portion exists is the same direction as the direction in which the lead-out position of the fourth predetermined wiring pattern from the second predetermined connection portion exists when viewed from the center of the second predetermined connection portion. Therefore, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating in the reflow process can be made uniform, and the solder applied on the first predetermined connection portion and the second predetermined connection portion can be evened out. It is possible to arrange the manner in which the paste melts. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component rises on one of the predetermined connection portions with only one of the predetermined electrodes, so-called standing chip occurs. can be prevented. Therefore, it is possible to ensure the electrical connection area between the predetermined electrode and the predetermined connection portion.

特徴B11.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第3所定配線パターンは、前記第1所定接続部よりも面積の広い金属領域には接続されておらず、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されており、
前記第4所定配線パターンは、前記第2所定接続部よりも面積の広い金属領域には接続されていないことを特徴とする特徴B9又はB10に記載の遊技機。
Feature B11. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion through the first predetermined wiring pattern,
The third predetermined wiring pattern is not connected to a metal region having a larger area than the first predetermined connection portion,
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion through the second predetermined wiring pattern,
The game machine according to feature B9 or B10, wherein the fourth predetermined wiring pattern is not connected to a metal region having a larger area than the second predetermined connection portion.

特徴B11によれば、第1所定接続部から引き出されている第1所定配線パターン及び第3所定配線パターンのうち第1所定配線パターンのみが第1所定接続部よりも面積の広い金属領域に接続されているとともに、第2所定接続部から引き出されている第2所定配線パターン及び第4所定配線パターンのうち第2所定配線パターンのみが第2所定接続部よりも面積の広い金属領域に接続されている。このため、リフロー工程の加熱初期段階において、第1所定配線パターンの温度が上昇する態様と、第2所定配線パターンの温度が上昇する態様とに差が生じる可能性を低減することができる。また、第1所定接続部から引き出されている第3配線パターン及び第2所定接続部から引き出されている第4所定配線パターンは、面積の広い金属領域には電気的に接続されていない。このため、リフロー工程の加熱初期段階において、第3所定配線パターンの温度が上昇する態様と、第4所定配線パターンの温度が上昇する態様とに差が生じる可能性を低減することができる。これにより、第1所定接続部内の温度分布と第2所定接続部内の温度分布とに差が生じてしまうことを防止することができる。 According to feature B11, only the first predetermined wiring pattern among the first predetermined wiring pattern and the third predetermined wiring pattern drawn out from the first predetermined connection portion is connected to a metal region having a larger area than the first predetermined connection portion. Only the second predetermined wiring pattern of the second predetermined wiring pattern and the fourth predetermined wiring pattern drawn out from the second predetermined connection portion is connected to a metal region having a larger area than the second predetermined connection portion. ing. Therefore, in the initial stage of heating in the reflow process, it is possible to reduce the possibility of a difference between the manner in which the temperature of the first predetermined wiring pattern rises and the manner in which the temperature of the second predetermined wiring pattern rises. Further, the third wiring pattern drawn out from the first predetermined connection portion and the fourth predetermined wiring pattern drawn out from the second predetermined connection portion are not electrically connected to the wide metal region. Therefore, in the initial stage of heating in the reflow process, it is possible to reduce the possibility of a difference between the manner in which the temperature of the third predetermined wiring pattern rises and the manner in which the temperature of the fourth predetermined wiring pattern rises. Thereby, it is possible to prevent the temperature distribution in the first predetermined connection portion from being different from the temperature distribution in the second predetermined connection portion.

特徴B12.前記所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴B1乃至B11のいずれか1に記載の遊技機。 Feature B12. The predetermined electronic component is a capacitor (the bypass capacitors 85 and 97 in the first embodiment, the bypass capacitor 291 in the second embodiment, the bypass capacitor 381 in the fourth embodiment) or a resistor (the The game machine according to any one of features B1 to B11, characterized in that it is a small chip resistor 87, 101).

特徴B12によれば、上記特徴B1の構成を備え、所定配線パターンの所定接続部からの引き出し方向は、第1方向に対して直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、コンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、コンデンサ又は抵抗器自体に作用し得る応力の最大値を低減することができる。コンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力の最大値を低減することにより、コンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できる。また、コンデンサ又は抵抗器自体に作用し得る応力の最大値を低減することにより、コンデンサ又は抵抗器自体が破損することを防止できる。 According to feature B12, the configuration of feature B1 is provided, and the direction in which the predetermined wiring pattern is led out from the predetermined connection portion is a direction orthogonal or substantially orthogonal to the first direction. Therefore, when the given substrate is distorted, the maximum value of stress that can act on the connecting portion between the capacitor or resistor and the given substrate can be reduced, and the stress that can act on the capacitor or resistor itself can be reduced. Maximum value can be reduced. By reducing the maximum value of stress that can act on the connecting portion between the capacitor or resistor and the predetermined substrate, it is possible to prevent the connecting portion between the capacitor or resistor and the predetermined substrate from being damaged. Also, by reducing the maximum value of stress that can act on the capacitor or resistor itself, damage to the capacitor or resistor itself can be prevented.

なお、特徴B1~B12の構成に対して、特徴A1~A14、特徴B1~B12、特徴C1~C12、特徴D1~D12、特徴E1~E6、特徴F1~F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 For the configuration of features B1 to B12, any one of features A1 to A14, features B1 to B12, features C1 to C12, features D1 to D12, features E1 to E6, features F1 to F15, feature G1, and feature H1 or one or more configurations may be applied. As a result, it is possible to obtain a synergistic effect due to the combined configuration.

<特徴C群>
特徴C1.第1所定電子部品(第1の実施形態におけるコネクタ111,112、第3の実施形態における第2LEDドライバ326、コネクタ327、LEDチップ315~325)及び当該第1所定電子部品よりも小さい第2所定電子部品(第1の実施形態におけるバイパスコンデンサ85、小型チップ抵抗器87、第3の実施形態におけるバイパスコンデンサ328、小型チップ抵抗器331~335)が実装されている所定基板(第1装飾基板56、発光基板301)を備えた遊技機において、
前記第1所定電子部品は、前記所定基板の一方側の板面である第1所定板面(第2実装面95、第2発光面303)側に実装されており、
前記第2所定電子部品は、前記所定基板の前記第1所定板面とは逆側の第2所定板面(第1実装面84、第1発光面302)側に実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする遊技機。
<Characteristic group C>
Feature C1. A first predetermined electronic component (connectors 111 and 112 in the first embodiment, a second LED driver 326, a connector 327, and LED chips 315 to 325 in the third embodiment) and a second predetermined electronic component smaller than the first predetermined electronic component A predetermined substrate (first decoration substrate 56 , in a gaming machine equipped with a light emitting substrate 301),
The first predetermined electronic component is mounted on a first predetermined plate surface (second mounting surface 95, second light emitting surface 303), which is one plate surface of the predetermined substrate,
The second predetermined electronic component is mounted on a second predetermined plate surface (first mounting surface 84, first light emitting surface 302) opposite to the first predetermined plate surface of the predetermined substrate,
A gaming machine characterized in that the second predetermined electronic component is not mounted in an area on the second predetermined plate surface that is behind the area on the first predetermined plate surface in which the first predetermined electronic component is mounted. .

特徴C1によれば、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域には、第2所定電子部品が搭載されていないため、当該裏側の領域に所定基板を歪ませる応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature C1, since the second predetermined electronic component is not mounted in the area behind the area in the first predetermined plate surface in which the first predetermined electronic component is mounted in the second predetermined plate surface, When a stress that distorts the predetermined substrate acts on the region, it is possible to prevent damage to the connecting portion between the second predetermined electronic component and the predetermined substrate due to the influence of the stress, and to prevent damage to the second predetermined electronic component itself. can be prevented.

特徴C2.前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域(コネクタ裏側対応領域203,204、ドライバ裏側対応領域354、LED裏側対応領域361~371)にも前記第2所定電子部品が搭載されていないことを特徴とする特徴C1に記載の遊技機。 Feature C2. Areas (areas 203 and 204 corresponding to the back side of the connector, areas 203 and 204 corresponding to the back side of the driver, corresponding to the back side of the driver The gaming machine according to feature C1, wherein the second predetermined electronic component is not mounted in the region 354 and the LED back side corresponding regions 361 to 371).

特徴C2によれば、第2所定板面において、第1所定板面における第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域にも第2所定電子部品が搭載されていない構成であるため、当該裏側の領域からの距離が所定距離未満の領域に所定基板を歪ませる応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to feature C2, in the second predetermined plate surface, the second predetermined electronic component is also present in a region that is less than a predetermined distance from the region behind the region on the first predetermined plate surface where the first predetermined electronic component is mounted. Since the configuration is not mounted, when a stress that distorts the predetermined substrate acts on a region that is less than the predetermined distance from the back side region, the second predetermined electronic component and the predetermined substrate are affected by the stress. While being able to prevent that the connection location with is damaged, it can prevent that the 2nd predetermined electronic component itself is damaged.

特徴C3.前記所定基板の前記第2所定板面側には、前記第2所定電子部品よりも大きい特定電子部品(LEDチップ310)が実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域(LED裏側対応領域368)に、前記特定電子部品が搭載されていることを特徴とする特徴C2に記載の遊技機。
Feature C3. A specific electronic component (LED chip 310) larger than the second predetermined electronic component is mounted on the second predetermined plate surface side of the predetermined substrate,
In a region (LED back side corresponding region 368) of the second predetermined plate surface that is less than a predetermined distance from a region on the back side of the region where the first predetermined electronic component is mounted on the first predetermined plate surface, the specific electronic The game machine according to feature C2, characterized in that parts are mounted.

特徴C3によれば、上記特徴C2の構成を備え、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域に第2所定電子部品が搭載されていない構成において、当該裏側の領域からの距離が所定距離未満の領域に特定電子部品が搭載されている。これにより、第2所定板面において第2所定電子部品よりも大きい特定電子部品を配置可能な領域の面積を広く確保することができる。 According to feature C3, the configuration of feature C2 is provided, and the distance from the area on the first predetermined plate surface where the first predetermined electronic component is mounted is less than a predetermined distance on the second predetermined plate surface. In the configuration in which the second predetermined electronic component is not mounted, the specific electronic component is mounted in an area that is less than the predetermined distance from the rear side area. As a result, it is possible to secure a large area of the area in which the specific electronic component larger than the second predetermined electronic component can be arranged on the second predetermined plate surface.

特徴C4.前記所定基板の前記第2所定板面側には、前記第2所定電子部品よりも大きい特定電子部品(LEDチップ310)が実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域に、前記特定電子部品が搭載されていることを特徴とする特徴C1乃至C3のいずれか1に記載の遊技機。
Feature C4. A specific electronic component (LED chip 310) larger than the second predetermined electronic component is mounted on the second predetermined plate surface side of the predetermined substrate,
Features C1 to C3, wherein the specific electronic component is mounted in an area on the second predetermined plate surface behind the area on the first predetermined plate surface in which the first predetermined electronic component is mounted. 1. The gaming machine according to any one of the above.

特徴C4によれば、上記特徴C1の構成を備え、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域に第2所定電子部品が搭載されていない構成において、当該裏側の領域に特定電子部品が搭載されている。これにより、第2所定板面において第2所定電子部品よりも大きい特定電子部品を配置可能な領域の面積を広く確保することができる。 According to the feature C4, the configuration of the feature C1 is provided, and the second predetermined electronic component is mounted on the second predetermined plate surface on the back side of the area on the first predetermined plate surface on which the first predetermined electronic component is mounted. In the configuration without the back side, the specific electronic component is mounted in the region on the back side. As a result, it is possible to secure a large area of the area in which the specific electronic component larger than the second predetermined electronic component can be arranged on the second predetermined plate surface.

特徴C5.前記所定基板は、
前記第1所定電子部品の電極に接続される特定接続部(第2LEDドライバ326の電源端子348に接続されるパッド、GND端子349に接続されるパッド)と、
前記第2所定電子部品の電極(バイパスコンデンサ381の電極381a,381b)に接続される所定接続部(第1パッド382a、第2パッド382b)と、
前記所定接続部及び前記特定接続部を電気的に接続する所定配線パターン(第2配線パターン386b、第4配線パターン386d)と、
を備えており、
前記所定配線パターンは、前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域の外で前記所定接続部と電気的に接続されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域(第2LEDドライバ326の搭載領域)の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする特徴C1乃至C4のいずれか1に記載の遊技機。
Feature C5. The predetermined substrate is
a specific connection portion (a pad connected to the power supply terminal 348 of the second LED driver 326, a pad connected to the GND terminal 349) connected to the electrode of the first predetermined electronic component;
a predetermined connection portion (first pad 382a, second pad 382b) connected to the electrode of the second predetermined electronic component (electrode 381a, 381b of bypass capacitor 381);
a predetermined wiring pattern (second wiring pattern 386b, fourth wiring pattern 386d) electrically connecting the predetermined connection portion and the specific connection portion;
and
The predetermined wiring pattern is electrically connected to the predetermined connection portion on the second predetermined plate surface outside the area behind the area where the first predetermined electronic component is mounted on the first predetermined plate surface. ,
The second predetermined electronic component is mounted in an area on the second predetermined plate surface that is behind the area on the first predetermined plate surface where the first predetermined electronic component is mounted (mounting area for the second LED driver 326). The game machine according to any one of features C1 to C4, characterized in that it does not

特徴C5によれば、所定配線パターンを、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域の外まで引き延ばして所定接続部と電気的に接続させることにより、当該裏側の領域に第2所定電子部品が配置されないようにすることができる。 According to feature C5, the predetermined wiring pattern is extended to the outside of the area on the second predetermined plate surface behind the area where the first predetermined electronic component is mounted on the first predetermined plate surface, and is electrically connected to the predetermined connection portion. By doing so, it is possible to prevent the second predetermined electronic component from being arranged in the area on the back side.

特徴C6.前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域(第1装飾基板56の外縁から10mm未満の領域)には、前記第2所定電子部品が実装されていないことを特徴とする特徴C1乃至C5のいずれか1に記載の遊技機。 Feature C6. The second predetermined electronic component is not mounted in a predetermined outer edge region (a region less than 10 mm from the outer edge of the first decorative substrate 56) whose distance from the outer edge of the predetermined substrate is less than the predetermined distance. The gaming machine according to any one of features C1 to C5.

特徴C6によれば、所定基板において、第2所定電子部品は所定外縁領域を避けて配置されている。このため、所定基板を取り扱う際に作業者の手が誤って第2所定電子部品に触れる等して第2所定電子部品と所定基板との接続箇所又は第2所定電子部品自体が破損してしまう可能性を低減することができる。また、複数枚の所定基板が含まれている集合基板を分割して複数枚の所定基板を取り出す所定基板の製造方法において、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to feature C6, the second predetermined electronic component is arranged on the predetermined substrate while avoiding the predetermined outer edge region. For this reason, when handling the predetermined board, an operator's hand accidentally touches the second predetermined electronic component, and the connecting portion between the second predetermined electronic component and the predetermined board or the second predetermined electronic component itself is damaged. Possibility can be reduced. Further, in a method of manufacturing a predetermined substrate by dividing an aggregate substrate including a plurality of predetermined substrates to obtain the plurality of predetermined substrates, the second predetermined electronic component and the predetermined substrate are connected when the aggregate substrate is divided. It is possible to reduce the stress that may act on the part, and reduce the stress that may act on the second predetermined electronic component itself. As a result, it is possible to prevent the connecting portion between the second predetermined electronic component and the predetermined substrate from being damaged when dividing the collective substrate, and also prevent the second predetermined electronic component itself from being damaged.

特徴C7.前記所定外縁領域に前記第1所定電子部品が実装されていることを特徴とする特徴C6に記載の遊技機。 Feature C7. The gaming machine according to feature C6, wherein the first predetermined electronic component is mounted in the predetermined outer edge area.

特徴C7によれば、上記特徴C6の構成を備え、所定外縁領域には第2所定電子部品が実装されていない構成において、当該所定外縁領域に第1所定電子部品を実装することにより、所定外縁領域に第2所定電子部品及び第1所定電子部品の両方が実装されていない構成と比較して、所定基板において第1所定電子部品を実装可能な領域の面積を広く確保することができる。 According to feature C7, in the configuration of feature C6 above, in which the second predetermined electronic component is not mounted in the predetermined outer edge area, by mounting the first predetermined electronic component in the predetermined outer edge area, the predetermined outer edge Compared to a configuration in which both the second predetermined electronic component and the first predetermined electronic component are not mounted in the region, it is possible to ensure a large area of the region where the first predetermined electronic component can be mounted on the predetermined substrate.

特徴C8.前記所定基板には、当該所定基板を固定するための基板固定部(固定貫通孔56d~56g)が設けられており、
前記基板固定部からの距離が特定距離未満の固定部周辺領域(貫通孔周辺領域211a~211d)には前記第2所定電子部品が実装されていないことを特徴とする特徴C1乃至C7のいずれか1に記載の遊技機。
Feature C8. The predetermined substrate is provided with substrate fixing portions (fixing through-holes 56d to 56g) for fixing the predetermined substrate,
Any one of features C1 to C7, characterized in that the second predetermined electronic component is not mounted in a fixing portion peripheral region (through-hole peripheral regions 211a to 211d) whose distance from the substrate fixing portion is less than a specific distance. 1. The gaming machine according to 1.

特徴C8によれば、第2所定電子部品が固定部周辺領域を避けて配置されていることにより、所定基板が固定される際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。 According to feature C8, since the second predetermined electronic component is arranged so as to avoid the area around the fixing portion, when the predetermined board is fixed, the connecting portion between the second predetermined electronic component and the predetermined board can be affected. The stress can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced.

特徴C9.前記固定部周辺領域に前記第1所定電子部品が実装されていることを特徴とする特徴C8に記載の遊技機。 Feature C9. The gaming machine according to feature C8, wherein the first predetermined electronic component is mounted in the fixed portion peripheral area.

特徴C9によれば、上記特徴C8の構成を備え、固定部周辺領域には第2所定電子部品が実装されていない構成において、当該固定部周辺領域に第1所定電子部品を実装することにより、固定部周辺領域に第2所定電子部品及び第1所定電子部品の両方が実装されていない構成と比較して、所定基板において第1所定電子部品を実装可能な領域の面積を広く確保することができる。 According to feature C9, in the configuration having the configuration of feature C8, in which the second predetermined electronic component is not mounted in the fixed portion peripheral region, by mounting the first predetermined electronic component in the fixed portion peripheral region, Compared to a configuration in which both the second predetermined electronic component and the first predetermined electronic component are not mounted in the fixed portion peripheral region, it is possible to secure a wider area of the region where the first predetermined electronic component can be mounted on the predetermined substrate. can.

特徴C10.前記所定基板の前記第1所定板面において、前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域(第1装飾基板56の外縁から10mm未満の領域)には、前記第2所定電子部品が実装されておらず、
前記基板固定部は、前記所定外縁領域に設けられていることを特徴とする特徴C8又はC9に記載の遊技機。
Feature C10. In the first predetermined plate surface of the predetermined substrate, a predetermined outer edge area (an area less than 10 mm from the outer edge of the first decorative substrate 56), which is less than a predetermined distance from the outer edge of the predetermined substrate, includes the second Predetermined electronic parts are not mounted,
The game machine according to feature C8 or C9, wherein the board fixing portion is provided in the predetermined outer edge region.

特徴C10によれば、第2所定電子部品を配置できない所定外縁領域に固定部を配置することにより、所定基板において第2所定電子部品を実装可能な領域の面積を広く確保することができる。また、複数枚の所定基板が含まれている集合基板を分割して複数枚の所定基板を取り出す所定基板の製造方法において、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。固定部が外縁部に設けられていることにより、所定基板において第2所定電子部品が実装できない領域の面積を低減することができる。 According to feature C10, by arranging the fixing portion in the predetermined outer edge region where the second predetermined electronic component cannot be disposed, it is possible to secure a large area of the region where the second predetermined electronic component can be mounted on the predetermined substrate. Further, in a method for manufacturing a predetermined substrate by dividing an aggregate substrate including a plurality of predetermined substrates to obtain the plurality of predetermined substrates, the second predetermined electronic component and the predetermined substrate are connected when the aggregate substrate is divided. It is possible to reduce the stress that may act on the part, and reduce the stress that may act on the second predetermined electronic component itself. As a result, it is possible to prevent the connecting portion between the second predetermined electronic component and the predetermined board from being damaged when dividing the collective substrate, and also prevent the second predetermined electronic component itself from being damaged. By providing the fixing portion at the outer edge, it is possible to reduce the area of the region on the predetermined substrate where the second predetermined electronic component cannot be mounted.

特徴C11.前記第1所定電子部品は、コネクタ(コネクタ111,112,327)、IC(第2LEDドライバ326)又はLEDチップ(LEDチップ315~325)であることを特徴とする特徴C1乃至C10のいずれか1に記載の遊技機。 Feature C11. Any one of features C1 to C10, wherein the first predetermined electronic component is a connector (connectors 111, 112, 327), an IC (second LED driver 326), or an LED chip (LED chips 315 to 325) The gaming machine described in .

特徴C11によれば、第1所定電子部品がコネクタである場合、コネクタにハーネスを装着する際に第2所定電子部品と所定基板との接続箇所に作用し得る引張り応力を低減することができるとともに、コネクタからハーネスを取り外す際に第2所定電子部品と所定基板との接続箇所に作用し得る圧縮応力を低減することができる。これにより、コネクタへのハーネスの着脱に際して、第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。また、第1所定電子部品がICである場合、ICが所定裏側領域を避けて配置されている構成であるため、ICが発熱して所定基板に熱的応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。さらにまた、第1所定電子部品がLEDチップを備えている場合、LEDチップが所定裏側領域を避けて配置されている構成であるため、LEDチップが発熱して所定基板に熱的応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to feature C11, when the first predetermined electronic component is a connector, it is possible to reduce the tensile stress that may act on the connecting portion between the second predetermined electronic component and the predetermined substrate when attaching the harness to the connector. Also, it is possible to reduce the compressive stress that may act on the connecting portion between the second predetermined electronic component and the predetermined board when the harness is removed from the connector. As a result, when the harness is attached to or detached from the connector, it is possible to prevent the connecting portion between the second predetermined electronic component and the predetermined board from being damaged, and also prevent the second predetermined electronic component itself from being damaged. Further, when the first predetermined electronic component is an IC, the IC is arranged so as to avoid the predetermined back side region. It is possible to prevent the connecting portion between the second predetermined electronic component and the predetermined board from being damaged by the influence, and also prevent the second predetermined electronic component itself from being damaged. Furthermore, when the first predetermined electronic component includes an LED chip, since the LED chip is arranged to avoid the predetermined back side area, the LED chip generates heat and thermal stress acts on the predetermined substrate. In such a case, it is possible to prevent the connecting portion between the second predetermined electronic component and the predetermined substrate from being damaged by the influence of the stress, and also prevent the second predetermined electronic component itself from being damaged.

特徴C12.前記第2所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴C1乃至C11のいずれか1に記載の遊技機。 Feature C12. The second predetermined electronic component is a capacitor (the bypass capacitors 85 and 97 in the first embodiment, the bypass capacitor 291 in the second embodiment, the bypass capacitor 381 in the fourth embodiment) or a resistor (the The gaming machine according to any one of features C1 to C11, characterized in that the small chip resistors 87, 101) are in the form of small chip resistors.

特徴C12によれば、上記特徴C1の構成を備え、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域には、コンデンサ又は抵抗器が搭載されていない構成であるため、当該裏側の領域に所定基板を歪ませる応力が作用した場合に、当該応力の影響を受けてコンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できるとともに、コンデンサ又は抵抗器自体が破損することを防止できる。 According to feature C12, having the configuration of feature C1, a capacitor or a resistor is mounted in a region on the second predetermined plate surface behind the region on the first predetermined plate surface where the first predetermined electronic component is mounted. Therefore, when a stress that distorts the predetermined substrate acts on the area on the back side, it is possible to prevent damage to the connection points between the capacitor or resistor and the predetermined substrate due to the influence of the stress. , the capacitor or resistor itself can be prevented from being damaged.

なお、特徴C1~C12の構成に対して、特徴A1~A14、特徴B1~B12、特徴C1~C12、特徴D1~D12、特徴E1~E6、特徴F1~F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 For the configuration of features C1 to C12, any one of features A1 to A14, features B1 to B12, features C1 to C12, features D1 to D12, features E1 to E6, features F1 to F15, feature G1, and feature H1 or one or more configurations may be applied. As a result, it is possible to obtain a synergistic effect due to the combined configuration.

<特徴D群>
特徴D1.所定基板(第1装飾基板56、第2装飾基板57、発光基板301)を備えた遊技機において、
前記所定基板には、第1所定電子部品(第1の実施形態におけるコネクタ111,112、第3の実施形態における第2LEDドライバ326、コネクタ327、LEDチップ315~325)と、当該第1所定電子部品よりも小さい複数の第2所定電子部品(第1の実施形態におけるバイパスコンデンサ85、小型チップ抵抗器87、第3の実施形態におけるバイパスコンデンサ328、小型チップ抵抗器331~335)と、が実装されており、
前記複数の第2所定電子部品は、前記所定基板の一方の板面である第1板面(第1実装面84、第1発光面302)側に実装されており、前記所定基板における前記第1板面とは逆側の板面である第2板面(第2実装面95、第2発光面303)側には実装されていないことを特徴とする遊技機。
<Characteristic group D>
Feature D1. In a game machine provided with predetermined substrates (first decorative substrate 56, second decorative substrate 57, light-emitting substrate 301),
The predetermined substrate includes first predetermined electronic components (connectors 111 and 112 in the first embodiment, second LED driver 326, connector 327, and LED chips 315 to 325 in the third embodiment) and the first predetermined electronic components. A plurality of second predetermined electronic components (bypass capacitor 85 and small chip resistor 87 in the first embodiment, bypass capacitor 328 and small chip resistors 331 to 335 in the third embodiment) smaller than the component are mounted. has been
The plurality of second predetermined electronic components are mounted on a first plate surface (first mounting surface 84, first light emitting surface 302), which is one plate surface of the predetermined substrate, and are mounted on the predetermined substrate. A gaming machine characterized in that no light is mounted on a second plate surface (second mounting surface 95, second light emitting surface 303) opposite to the first plate surface.

特徴D1によれば、第2所定電子部品は、所定基板の第1板面側に集約されており、第2板面側には実装されていない。このため、所定基板の第1板面側に作用する応力が最小限の応力となるように所定基板を取り扱うことにより、第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。例えば、複数の所定基板が連結されている集合基板を分割して複数の所定基板を取り出す所定基板の製造方法において、第2所定電子部品が実装されている第1板面が谷形状(凹)となるように集合基板を割ることにより、第2所定電子部品と所定基板との接続箇所に引張り応力が作用することを防止することができるとともに、第2所定電子部品自体に引張り応力が作用することを防止することができる。また、第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板の分割に際して、第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to feature D1, the second predetermined electronic components are concentrated on the first board surface side of the predetermined board, and are not mounted on the second board surface side. Therefore, by handling the predetermined substrate so that the stress acting on the first plate surface side of the predetermined substrate becomes the minimum stress, it is possible to prevent the connecting portion between the second predetermined electronic component and the predetermined substrate from being damaged. At the same time, damage to the second predetermined electronic component itself can be prevented. For example, in a method for manufacturing a predetermined substrate by dividing an aggregate substrate in which a plurality of predetermined substrates are connected to obtain a plurality of predetermined substrates, the first plate surface on which the second predetermined electronic component is mounted has a valley shape (concave). By splitting the assembly board so that the tensile stress can be prevented from acting on the connecting portion between the second predetermined electronic component and the predetermined board, and at the same time, the tensile stress acts on the second predetermined electronic component itself. can be prevented. Moreover, it is possible to reduce the stress that may act on the connecting portion between the second predetermined electronic component and the predetermined substrate, and reduce the stress that may act on the second predetermined electronic component itself. As a result, when dividing the collective substrate, it is possible to prevent damage to the connecting portion between the second predetermined electronic component and the predetermined substrate, and also to prevent damage to the second predetermined electronic component itself.

特徴D2.前記所定基板には、複数の前記第1所定電子部品が実装されており、
前記複数の第1所定電子部品のうち一部の前記第1所定電子部品は前記第2板面側に実装されており、
前記複数の第1所定電子部品のうち他の一部の前記第1所定電子部品は前記第1板面側に実装されていることを特徴とする特徴D1に記載の遊技機。
Feature D2. A plurality of the first predetermined electronic components are mounted on the predetermined substrate,
Some of the first predetermined electronic components among the plurality of first predetermined electronic components are mounted on the second plate surface side,
The game machine according to feature D1, wherein some of the plurality of first predetermined electronic components are mounted on the first board surface side.

特徴D2によれば、第1所定電子部品が所定基板の第1板面側及び第2板面側の両方に実装されている構成において、上記特徴D1の構成を備え、複数の第2所定電子部品は、所定基板の第1板面側に集約されており、第2板面側には実装されていない構成である。所定基板における第1板面側及び第2板面側の両方に第1所定電子部品が実装されている構成であっても、所定基板の第1板面側に第2所定電子部品が集約されている構成であるため、所定基板の第1板面側に作用する応力が最小限の応力となるように所定基板を取り扱うことにより、第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。また、所定基板における第1板面側及び第2板面側の両方に第1所定電子部品が実装されている構成とすることにより、所定基板における第1所定電子部品の配置の自由度を高めることができる。 According to feature D2, in the configuration in which the first predetermined electronic component is mounted on both the first plate surface side and the second plate surface side of the predetermined substrate, the configuration of feature D1 is provided, and the plurality of second predetermined electronic components The components are concentrated on the first plate surface side of the predetermined substrate and are not mounted on the second plate surface side. Even in a configuration in which the first predetermined electronic components are mounted on both the first plate surface side and the second plate surface side of the predetermined substrate, the second predetermined electronic components are concentrated on the first plate surface side of the predetermined substrate. Therefore, if the predetermined substrate is handled so that the stress acting on the first plate surface side of the predetermined substrate becomes the minimum stress, the connecting portion between the second predetermined electronic component and the predetermined substrate will be damaged. In addition, it is possible to prevent damage to the second predetermined electronic component itself. In addition, by adopting a configuration in which the first predetermined electronic component is mounted on both the first plate surface side and the second plate surface side of the predetermined substrate, the degree of freedom in arranging the first predetermined electronic component on the predetermined substrate is increased. be able to.

特徴D3.前記第1板面において前記第2板面における前記第1所定電子部品が搭載された領域の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする特徴D1又はD2に記載の遊技機。 Feature D3. Characteristic D1 or D2, characterized in that the second predetermined electronic component is not mounted in an area on the first plate surface behind the area on the second plate surface in which the first predetermined electronic component is mounted. The gaming machine described in .

特徴D3によれば、第1板面において第2板面における第1所定電子部品が搭載された領域の裏側の領域に所定基板を歪ませる応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature D3, when a stress that distorts the predetermined substrate acts on the region behind the region on the second plate surface where the first predetermined electronic component is mounted on the first plate surface, the stress exerts the influence of the stress. It is possible to prevent damage to the connecting portion between the second predetermined electronic component and the predetermined substrate, and prevent damage to the second predetermined electronic component itself.

特徴D4.前記所定基板は、
前記第1所定電子部品の電極に電気的に接続されている特定接続部(第2LEDドライバ326の電源端子348に接続されるパッド、GND端子349に接続されるパッド)と、
前記第2所定電子部品の電極(バイパスコンデンサ381の電極381a,381b)に電気的に接続されている所定接続部(第1パッド382a、第2パッド382b)と、
を備えており、
前記所定接続部及び前記特定接続部は電気的に接続されていることを特徴とする特徴D1乃至D3のいずれか1に記載の遊技機。
Feature D4. The predetermined substrate is
a specific connection portion electrically connected to the electrode of the first predetermined electronic component (a pad connected to the power supply terminal 348 of the second LED driver 326, a pad connected to the GND terminal 349);
a predetermined connection portion (first pad 382a, second pad 382b) electrically connected to the electrode of the second predetermined electronic component (electrode 381a, 381b of bypass capacitor 381);
and
The game machine according to any one of features D1 to D3, wherein the predetermined connection portion and the specific connection portion are electrically connected.

特徴D4によれば、第2板面側に実装されている第1所定電子部品と電気的に接続される第2所定電子部品を、当該第2板面とは逆側の第1板面側に配置することにより、第1板面側に第2所定電子部品を集約することができるとともに、第2板面側に第2所定電子部品が実装されていない構成とすることができる。 According to feature D4, the second predetermined electronic component electrically connected to the first predetermined electronic component mounted on the second plate surface side is mounted on the first plate surface side opposite to the second plate surface side. By arranging the second predetermined electronic components on the first plate surface side, the second predetermined electronic components are not mounted on the second plate surface side.

特徴D5.前記所定基板は、
前記第1所定電子部品の電極に接続される特定接続部(第2LEDドライバ326の電源端子348に接続されるパッド、GND端子349に接続されるパッド)と、
前記第2所定電子部品の電極(バイパスコンデンサ381の電極381a,381b)に接続される所定接続部(第1パッド382a、第2パッド382b)と、
前記所定接続部及び前記特定接続部を電気的に接続する所定配線パターン(第2配線パターン386b、第4配線パターン386d)と、
を備えており、
前記所定配線パターンは、前記第1板面において前記第2板面における前記第1所定電子部品が搭載された領域の裏側の領域の外で前記所定接続部と電気的に接続されており、
前記第1板面において前記第2板面における前記第1所定電子部品が搭載された領域(第2LEDドライバ326の搭載領域)の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする特徴D1乃至D4のいずれか1に記載の遊技機。
Feature D5. The predetermined substrate is
a specific connection portion (a pad connected to the power supply terminal 348 of the second LED driver 326, a pad connected to the GND terminal 349) connected to the electrode of the first predetermined electronic component;
a predetermined connection portion (first pad 382a, second pad 382b) connected to the electrode of the second predetermined electronic component (electrode 381a, 381b of bypass capacitor 381);
a predetermined wiring pattern (second wiring pattern 386b, fourth wiring pattern 386d) electrically connecting the predetermined connection portion and the specific connection portion;
and
the predetermined wiring pattern is electrically connected to the predetermined connection portion on the first plate surface outside a region on the back side of the region on the second plate surface where the first predetermined electronic component is mounted;
The second predetermined electronic component is not mounted in the area on the first plate surface behind the area on the second plate surface where the first predetermined electronic component is mounted (mounting area for the second LED driver 326). The gaming machine according to any one of features D1 to D4, characterized by:

特徴D5によれば、所定配線パターンを、第1板面において第2板面における第1所定電子部品が搭載された領域の裏側の領域の外まで引き延ばして所定接続部と電気的に接続させることにより、当該裏側の領域に第2所定電子部品が配置されないようにすることができる。 According to the characteristic D5, the predetermined wiring pattern is extended to the outside of the area behind the area on the second plate surface where the first predetermined electronic component is mounted on the first plate surface and electrically connected to the predetermined connection portion. Therefore, it is possible to prevent the second predetermined electronic component from being arranged in the area on the back side.

特徴D6.前記第2所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴D1乃至D5のいずれか1に記載の遊技機。 Feature D6. The second predetermined electronic component is a capacitor (the bypass capacitors 85 and 97 in the first embodiment, the bypass capacitor 291 in the second embodiment, the bypass capacitor 381 in the fourth embodiment) or a resistor (the The game machine according to any one of features D1 to D5, characterized in that the small chip resistors 87, 101) are in the form of small chip resistors.

特徴D6によれば、上記特徴D1の構成を備え、コンデンサ又は抵抗器は、所定基板の第1板面側に集約されており、第2板面側には実装されていない。このため、所定基板の第1板面側に作用する応力が最小限の応力となるように所定基板を取り扱うことにより、コンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できるとともに、コンデンサ又は抵抗器自体が破損することを防止できる。例えば、複数の所定基板が連結されている集合基板を分割して複数の所定基板を取り出す所定基板の製造方法において、コンデンサ又は抵抗器が実装されている第1板面が谷形状(凹)となるように集合基板を割ることにより、コンデンサ又は抵抗器と所定基板との接続箇所に引張り応力が作用することを防止することができるとともに、コンデンサ又は抵抗器自体に引張り応力が作用することを防止することができる。また、コンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力を低減することができるとともに、コンデンサ又は抵抗器自体に作用し得る応力を低減することができる。これにより、集合基板の分割に際して、コンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できるとともに、コンデンサ又は抵抗器自体が破損することを防止できる。 According to feature D6, having the configuration of feature D1, the capacitors or resistors are concentrated on the first plate surface side of the predetermined substrate and are not mounted on the second plate surface side. Therefore, by handling the predetermined substrate so that the stress acting on the first plate surface side of the predetermined substrate is minimized, it is possible to prevent damage to the connection points between the capacitors or resistors and the predetermined substrate. , the capacitor or resistor itself can be prevented from being damaged. For example, in a method of manufacturing a predetermined substrate by dividing an aggregate substrate in which a plurality of predetermined substrates are connected to obtain a plurality of predetermined substrates, the first plate surface on which capacitors or resistors are mounted has a valley shape (concave). By splitting the assembly substrate so that it is possible to prevent tensile stress from acting on the connection points between the capacitors or resistors and the predetermined substrate, it is possible to prevent tensile stress from acting on the capacitors or resistors themselves. can do. In addition, it is possible to reduce the stress that may act on the connecting portion between the capacitor or resistor and the predetermined substrate, and reduce the stress that may act on the capacitor or resistor itself. As a result, it is possible to prevent the connection points between the capacitors or resistors and the predetermined substrate from being damaged when dividing the collective substrate, and also prevent the capacitors or resistors themselves from being damaged.

特徴D7.前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域(第1装飾基板56の外縁から10mm未満の領域)には、前記第2所定電子部品が実装されていないことを特徴とする特徴D1乃至D6のいずれか1に記載の遊技機。 Feature D7. The second predetermined electronic component is not mounted in a predetermined outer edge region (a region less than 10 mm from the outer edge of the first decorative substrate 56) whose distance from the outer edge of the predetermined substrate is less than the predetermined distance. The gaming machine according to any one of features D1 to D6.

特徴D7によれば、所定基板において、第2所定電子部品は所定外縁領域を避けて配置されている。このため、所定基板を取り扱う際に作業者の手が誤って第2所定電子部品に触れる等して第2所定電子部品と所定基板との接続箇所又は第2所定電子部品自体が破損してしまう可能性を低減することができる。また、複数枚の所定基板が含まれている集合基板を分割して複数枚の所定基板を取り出す所定基板の製造方法において、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to feature D7, the second predetermined electronic component is arranged on the predetermined substrate while avoiding the predetermined outer edge region. For this reason, when handling the predetermined board, an operator's hand accidentally touches the second predetermined electronic component, and the connecting portion between the second predetermined electronic component and the predetermined board or the second predetermined electronic component itself is damaged. Possibility can be reduced. Further, in a method of manufacturing a predetermined substrate by dividing an aggregate substrate including a plurality of predetermined substrates to obtain the plurality of predetermined substrates, the second predetermined electronic component and the predetermined substrate are connected when the aggregate substrate is divided. It is possible to reduce the stress that may act on the part, and reduce the stress that may act on the second predetermined electronic component itself. As a result, it is possible to prevent the connecting portion between the second predetermined electronic component and the predetermined substrate from being damaged when dividing the collective substrate, and also prevent the second predetermined electronic component itself from being damaged.

特徴D8.前記所定外縁領域に前記第1所定電子部品が実装されていることを特徴とする特徴D7に記載の遊技機。 Feature D8. The game machine according to feature D7, wherein the first predetermined electronic component is mounted in the predetermined outer edge area.

特徴D8によれば、上記特徴D7の構成を備え、所定外縁領域には第2所定電子部品が実装されていない構成において、当該所定外縁領域に第1所定電子部品を実装することにより、所定外縁領域に第2所定電子部品及び第1所定電子部品の両方が実装されていない構成と比較して、所定基板において第1所定電子部品を実装可能な領域の面積を広く確保することができる。 According to the feature D8, in the configuration having the configuration of the feature D7, in which the second predetermined electronic component is not mounted in the predetermined outer edge area, by mounting the first predetermined electronic component in the predetermined outer edge area, the predetermined outer edge Compared to a configuration in which both the second predetermined electronic component and the first predetermined electronic component are not mounted in the region, it is possible to ensure a large area of the region where the first predetermined electronic component can be mounted on the predetermined substrate.

特徴D9.前記所定基板には、当該所定基板を固定するための基板固定部(固定貫通孔56d~56g)が設けられており、
前記第2所定電子部品は、前記基板固定部からの距離が特定距離未満の固定部周辺領域(貫通孔周辺領域211a~211d)を避けて配置されていることを特徴とする特徴D1乃至D8のいずれか1に記載の遊技機。
Feature D9. The predetermined substrate is provided with substrate fixing portions (fixing through-holes 56d to 56g) for fixing the predetermined substrate,
Features D1 to D8, characterized in that the second predetermined electronic component is arranged avoiding a fixing portion peripheral region (through-hole peripheral regions 211a to 211d) whose distance from the substrate fixing portion is less than a specific distance. 1. The gaming machine according to any one of the above.

特徴D9によれば、第2所定電子部品が固定部周辺領域を避けて配置されていることにより、所定基板が固定される際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。 According to feature D9, since the second predetermined electronic component is arranged so as to avoid the area around the fixing portion, when the predetermined board is fixed, it can act on the connecting portion between the second predetermined electronic component and the predetermined board. The stress can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced.

特徴D10.前記固定部周辺領域に前記第1所定電子部品が実装されていることを特徴とする特徴D9に記載の遊技機。 Feature D10. The game machine according to feature D9, wherein the first predetermined electronic component is mounted in the peripheral area of the fixed portion.

特徴D10によれば、上記特徴D9の構成を備え、固定部周辺領域には第2所定電子部品が実装されていない構成において、当該固定部周辺領域に第1所定電子部品を実装することにより、固定部周辺領域に第2所定電子部品及び第1所定電子部品の両方が実装されていない構成と比較して、所定基板において第1所定電子部品を実装可能な領域の面積を広く確保することができる。 According to feature D10, in the configuration having the configuration of feature D9, in which the second predetermined electronic component is not mounted in the peripheral region of the fixed portion, by mounting the first predetermined electronic component in the peripheral region of the fixed portion, Compared to a configuration in which both the second predetermined electronic component and the first predetermined electronic component are not mounted in the fixed portion peripheral region, it is possible to secure a wider area of the region where the first predetermined electronic component can be mounted on the predetermined substrate. can.

特徴D11.前記所定基板の前記第1板面において、前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域(第1装飾基板56の外縁から10mm未満の領域)には、前記第2所定電子部品が実装されておらず、
前記基板固定部は、前記所定外縁領域に設けられていることを特徴とする特徴D9又はD10に記載の遊技機。
Feature D11. In the first plate surface of the predetermined substrate, the second predetermined electronic parts are not mounted,
The game machine according to feature D9 or D10, wherein the board fixing portion is provided in the predetermined outer edge region.

特徴D11によれば、第2所定電子部品を配置できない所定外縁領域に固定部を配置することにより、所定基板において第2所定電子部品を実装可能な領域の面積を広く確保することができる。また、複数枚の所定基板が含まれている集合基板を分割して複数枚の所定基板を取り出す所定基板の製造方法において、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。固定部が外縁部に設けられていることにより、所定基板において第2所定電子部品が実装できない領域の面積を低減することができる。 According to feature D11, by arranging the fixing portion in the predetermined outer edge region where the second predetermined electronic component cannot be disposed, it is possible to secure a large area of the region where the second predetermined electronic component can be mounted on the predetermined substrate. Further, in a method of manufacturing a predetermined substrate by dividing an aggregate substrate including a plurality of predetermined substrates to obtain the plurality of predetermined substrates, the second predetermined electronic component and the predetermined substrate are connected when the aggregate substrate is divided. It is possible to reduce the stress that may act on the part, and reduce the stress that may act on the second predetermined electronic component itself. As a result, it is possible to prevent the connecting portion between the second predetermined electronic component and the predetermined substrate from being damaged when dividing the collective substrate, and also prevent the second predetermined electronic component itself from being damaged. By providing the fixing portion at the outer edge, it is possible to reduce the area of the region on the predetermined substrate where the second predetermined electronic component cannot be mounted.

特徴D12.前記所定基板の前記第2板面側に前記第1所定電子部品として特定コンデンサ(第3の実施形態におけるバイパスコンデンサ352)が実装されており、前記所定基板の前記第1板面側に前記第2所定電子部品として所定コンデンサ(第3の実施形態におけるバイパスコンデンサ328)が実装されている構成、及び前記所定基板の前記第2板面側に前記第1所定電子部品として特定抵抗器(第3の実施形態におけるチップ抵抗器336~346)が実装されており、前記所定基板の前記第1板面側に前記第2所定電子部品として所定抵抗器(第3の実施形態における小型チップ抵抗器331~335)が実装されている構成のうち、少なくとも一方の構成を備えていることを特徴とする特徴D1乃至D11のいずれか1に記載の遊技機。 Feature D12. A specific capacitor (the bypass capacitor 352 in the third embodiment) is mounted as the first predetermined electronic component on the second plate surface side of the predetermined substrate, and the first electronic component is mounted on the first plate surface side of the predetermined substrate. 2. A configuration in which a predetermined capacitor (bypass capacitor 328 in the third embodiment) is mounted as a predetermined electronic component, and a specific resistor (third chip resistors 336 to 346 in the embodiment) are mounted, and a predetermined resistor (small chip resistor 331 in the third embodiment) is mounted as the second predetermined electronic component on the first plate surface side of the predetermined substrate. 335) are implemented, the game machine according to any one of features D1 to D11.

特徴D12によれば、所定基板に第1所定電子部品である特定コンデンサと第2所定電子部品である所定コンデンサとが実装されている構成において、所定コンデンサを第1板面側に配置することにより、第2所定電子部品を第1板面側に集約させることができるとともに、第2板面側には第2所定電子部品が実装されていない状態とすることができる。また、所定基板に第1所定電子部品である特定抵抗器と第2所定電子部品である所定抵抗器とが実装されている構成において、所定抵抗器を第1板面側に配置することにより、第2所定電子部品を第1板面側に集約させることができるとともに、第2板面側には第2所定電子部品が実装されていない状態とすることができる。 According to feature D12, in a configuration in which a specific capacitor that is a first predetermined electronic component and a specific capacitor that is a second predetermined electronic component are mounted on a predetermined board, by arranging the predetermined capacitor on the first board surface side, , the second predetermined electronic components can be concentrated on the first plate surface side, and a state in which the second predetermined electronic components are not mounted on the second plate surface side can be obtained. Further, in a configuration in which a specific resistor, which is a first predetermined electronic component, and a specific resistor, which is a second predetermined electronic component, are mounted on a predetermined substrate, by arranging the predetermined resistor on the first board surface side, The second predetermined electronic components can be concentrated on the first plate surface side, and the second predetermined electronic component is not mounted on the second plate surface side.

なお、特徴D1~D12の構成に対して、特徴A1~A14、特徴B1~B12、特徴C1~C12、特徴D1~D12、特徴E1~E6、特徴F1~F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 Note that any one of features A1 to A14, features B1 to B12, features C1 to C12, features D1 to D12, features E1 to E6, features F1 to F15, features G1, and feature H1 or one or more configurations may be applied. As a result, it is possible to obtain a synergistic effect due to the combined configuration.

<特徴E群>
特徴E1.所定基板(第1装飾基板56)を備えた遊技機において、
前記所定基板には、第1所定電子部品(LEDドライバ126、LEDチップ142)と、当該第1所定電子部品よりも小さい第2所定電子部品(バイパスコンデンサ85、小型チップ抵抗器87)と、が実装されており、
前記所定基板において前記第1所定電子部品の複数の電極(端子151~162、第1電極142a、第2電極142b)が電気的に接続される複数の接続部(第1パッド178a、第2パッド178b)間にはレジストが設けられており、
前記所定基板において前記第2所定電子部品の複数の電極(第1電極85a,87a、第2電極85b,87b)が電気的に接続される複数の接続部(第1パッド171a、第1パッド176a、第2パッド171b、第2パッド176b)間には前記レジストが設けられておらず、
前記所定基板において前記第1所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示(外形シルク213,215)が設けられており、
前記所定基板において前記第2所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示が設けられていないことを特徴とする遊技機。
<Characteristic group E>
Feature E1. In a gaming machine provided with a predetermined substrate (first decorative substrate 56),
The predetermined substrate has a first predetermined electronic component (LED driver 126, LED chip 142) and a second predetermined electronic component (bypass capacitor 85, small chip resistor 87) smaller than the first predetermined electronic component. is implemented and
A plurality of connection portions (first pad 178a, second pad 178b) a resist is provided between
A plurality of connecting portions (first pads 171a, 176a) to which a plurality of electrodes (first electrodes 85a, 87a, second electrodes 85b, 87b) of the second predetermined electronic component are electrically connected on the predetermined substrate. , the second pad 171b, and the second pad 176b) are not provided with the resist,
An outline display (outline silks 213, 215) for partitioning the area is provided around the area in which the first predetermined electronic component is mounted on the predetermined substrate,
A game machine according to claim 1, characterized in that the predetermined board does not have an outline display for demarcating the area around the area where the second predetermined electronic component is mounted.

特徴E1によれば、第1所定電子部品及び第2所定電子部品を実装した後の目視確認において、第1所定電子部品の周囲に設けられた外形表示を利用して、第1所定電子部品の実装漏れが発生しているか否かを確認することができるとともに、第1所定電子部品の位置ずれが発生しているか否かを確認することができる。第2所定電子部品の周囲に外形表示を設けない構成とすることにより、当該第2所定電子部品が搭載される領域において所定基板とメタルマスクとの間に隙間が生じることを防止することができる。これにより、レジストが塗布されていない接続部の間に半田ペーストが回り込んで2つの接続部が電気的に接触してしまうことを防止できる。 According to the feature E1, when visually confirming after mounting the first predetermined electronic component and the second predetermined electronic component, the outline display provided around the first predetermined electronic component is used to identify the first predetermined electronic component. It is possible to confirm whether or not there is a mounting omission, and it is possible to confirm whether or not a positional deviation of the first predetermined electronic component has occurred. By adopting a configuration in which no external shape display is provided around the second predetermined electronic component, it is possible to prevent the occurrence of a gap between the predetermined substrate and the metal mask in the area where the second predetermined electronic component is mounted. . As a result, it is possible to prevent the solder paste from entering between the connecting portions to which the resist is not applied and causing the two connecting portions to come into electrical contact with each other.

特徴E2.前記所定基板において、前記第2所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第2所定電子部品であることを示す部品識別表示(識別用シルク217,218)が設けられていることを特徴とする特徴E1に記載の遊技機。 Feature E2. In the predetermined substrate, outside the area where the second predetermined electronic component is mounted, a component identification display (identification silk 217, 218) are provided.

特徴E2によれば、部品識別表示に基づいて所定基板に実装されている電子部品が第2所定電子部品であることを目視により確認可能とすることができる。また、上記特徴E1の構成を備え、所定基板において第2所定電子部品が搭載された領域の周囲には当該領域を区画する外形表示が設けられていない構成において、部品識別表示に基づいて第2所定電子部品の実装の有無を確認可能とすることができる。 According to feature E2, it is possible to visually confirm that the electronic component mounted on the predetermined board is the second predetermined electronic component based on the component identification display. In addition, in the configuration having the configuration of feature E1, and in the configuration in which the predetermined substrate is not provided with the external shape display for partitioning the region around the region where the second predetermined electronic component is mounted, the second electronic component is displayed based on the component identification display. It is possible to confirm whether or not the predetermined electronic component is mounted.

特徴E3.前記所定基板において前記第1所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第1所定電子部品であることを示す第1部品識別表示(識別用シルク214,216)が設けられており、
前記所定基板において前記第2所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第2所定電子部品であることを示す第2部品識別表示(識別用シルク217,218)が設けられており、
前記第2部品識別表示の文字サイズは、前記第1部品識別表示の文字サイズと同一であることを特徴とする特徴E1又はE2に記載の遊技機。
Feature E3. Outside the area where the first predetermined electronic component is mounted on the predetermined board, a first component identification display (identification Silks 214, 216) are provided,
Outside the area where the second predetermined electronic component is mounted on the predetermined board, a second component identification display (identification Silks 217, 218) are provided,
The gaming machine according to feature E1 or E2, wherein the character size of the second component identification display is the same as the character size of the first component identification display.

特徴E3によれば、第1部品識別表示に基づいて所定基板に実装されている電子部品が第1所定電子部品であることを目視により確認可能とすることができるとともに、第2部品識別表示に基づいて所定基板に実装されている電子部品が第2所定電子部品であることを目視により確認可能とすることができる。また、上記特徴E1の構成を備え、所定基板において第2所定電子部品が搭載された領域の周囲には当該領域を区画する外形表示が設けられていない構成において、部品識別表示に基づいて第2所定電子部品の実装の有無を確認可能とすることができる。 According to feature E3, it is possible to visually confirm that the electronic component mounted on the predetermined board is the first predetermined electronic component based on the first component identification display, and the second component identification display can Based on this, it is possible to visually confirm that the electronic component mounted on the predetermined board is the second predetermined electronic component. In addition, in the configuration having the configuration of feature E1, and in the configuration in which the predetermined substrate is not provided with the external shape display for partitioning the region around the region where the second predetermined electronic component is mounted, the second electronic component is displayed based on the component identification display. It is possible to confirm whether or not the predetermined electronic component is mounted.

上記特徴E1の構成を備え、第2所定電子部品は第1所定電子部品よりも小さい構成であるが、第2部品識別表示の文字サイズは、第1部品識別表示の文字サイズと同一である。このため、所定基板に実装されている電子部品が第2所定電子部品であることを目視により容易に確認可能とすることができる。 With the configuration of feature E1, the second predetermined electronic component is smaller than the first predetermined electronic component, but the character size of the second component identification display is the same as the character size of the first component identification display. Therefore, it is possible to easily visually confirm that the electronic component mounted on the predetermined substrate is the second predetermined electronic component.

特徴E4.前記所定基板には、所定制御部品(第1の実施形態におけるLEDドライバ126、第4の実施形態における第2LEDドライバ326)が実装されており、
前記所定基板は、
前記第2所定電子部品の電極(バイパスコンデンサ85の第2電極85b、バイパスコンデンサ381の第2電極381b)に電気的に接続される所定接続部(第2パッド171b,382b)と、
前記所定制御部品の所定の端子(電源端子151,348)に電気的に接続される特定の接続部(電源端子151に電気的に接続されるパッド、電源端子348に電気的に接続されるパッド)と、
を備えており、
前記所定接続部及び前記特定の接続部は電気的に接続されており、
前記所定の端子と当該第2所定電子部品との間に、前記所定制御部品以外の制御部品(IC)は配置されていないことを特徴とする特徴E1乃至E3のいずれか1に記載の遊技機。
Feature E4. A predetermined control component (the LED driver 126 in the first embodiment, the second LED driver 326 in the fourth embodiment) is mounted on the predetermined substrate,
The predetermined substrate is
predetermined connection portions (second pads 171b, 382b) electrically connected to the electrodes of the second predetermined electronic component (second electrode 85b of bypass capacitor 85, second electrode 381b of bypass capacitor 381);
Specific connection portions (pad electrically connected to power terminal 151, pad electrically connected to power terminal 348) electrically connected to predetermined terminals (power terminals 151, 348) of the predetermined control component )When,
and
The predetermined connection portion and the specific connection portion are electrically connected,
The game machine according to any one of features E1 to E3, wherein no control component (IC) other than the predetermined control component is arranged between the predetermined terminal and the second predetermined electronic component. .

特徴E4によれば、所定制御部品の所定の端子におけるノイズ成分の影響を受けて他の制御部品が誤作動してしまうことを防止できる。 According to feature E4, it is possible to prevent other control components from malfunctioning due to the influence of noise components at predetermined terminals of the predetermined control components.

特徴E5.前記所定の端子と前記第2所定電子部品との間には、前記所定制御部品以外の電子部品は配置されていないことを特徴とする特徴E4に記載の遊技機。 Feature E5. The gaming machine according to feature E4, wherein no electronic component other than the predetermined control component is arranged between the predetermined terminal and the second predetermined electronic component.

特徴E5によれば、所定制御部品の所定の端子におけるノイズ成分の影響を受けて他の電子部品が誤作動してしまうことを防止できる。 According to feature E5, it is possible to prevent other electronic components from malfunctioning under the influence of noise components at predetermined terminals of predetermined control components.

特徴E6.前記第2所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴E1乃至E5のいずれか1に記載の遊技機。 Feature E6. The second predetermined electronic component is a capacitor (the bypass capacitors 85 and 97 in the first embodiment, the bypass capacitor 291 in the second embodiment, the bypass capacitor 381 in the fourth embodiment) or a resistor (the The game machine according to any one of features E1 to E5, characterized in that the small chip resistors 87, 101) are in the form of small chip resistors.

特徴E6によれば、上記特徴E1の構成を備え、コンデンサ又は抵抗器が搭載される領域において所定基板とメタルマスクとの間に隙間が生じることを防止することができる。これにより、レジストが塗布されていない接続部の間に半田ペーストが回り込んで2つの接続部が電気的に接触してしまうことを防止できる。 According to feature E6, having the configuration of feature E1, it is possible to prevent the formation of a gap between the predetermined substrate and the metal mask in the region where the capacitor or resistor is mounted. As a result, it is possible to prevent the solder paste from flowing between the connecting portions to which the resist is not applied and causing the two connecting portions to come into electrical contact with each other.

なお、特徴E1~E6の構成に対して、特徴A1~A14、特徴B1~B12、特徴C1~C12、特徴D1~D12、特徴E1~E6、特徴F1~F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 For the configuration of features E1 to E6, any one of features A1 to A14, features B1 to B12, features C1 to C12, features D1 to D12, features E1 to E6, features F1 to F15, feature G1, and feature H1 or one or more configurations may be applied. As a result, it is possible to obtain a synergistic effect due to the combined configuration.

<特徴F群>
特徴F1.所定電子部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1装飾基板56、第2装飾基板57、発光基板301)を備えた遊技機において、
前記所定電子部品は、当該所定電子部品の厚みの方向に直交する第1方向(バイパスコンデンサ85,97,381の長手方向、小型チップ抵抗器87,101の長手方向)の寸法が、当該所定電子部品の厚みの方向に直交する第2方向(バイパスコンデンサ85,97,381の短手方向、小型チップ抵抗器87,101の短手方向)の寸法よりも大きい構成であり、
前記所定基板は、当該所定基板の板面に沿った所定方向(第1方向DR1、長軸方向LD,LDA)の寸法が、当該所定基板の板面に沿った方向であって前記所定方向に直交する方向である特定方向(第2方向DR2、短軸方向SD,SDA)の寸法よりも大きい構成であり、
前記所定電子部品は、当該所定電子部品の前記第1方向が前記所定基板の前記所定方向と平行になるようにして前記所定基板に実装されていることを特徴とする遊技機。
<Feature group F>
Feature F1. Predetermined substrates (first decorative substrate 56, second In a game machine equipped with a decorative substrate 57 and a light emitting substrate 301),
The predetermined electronic component has a dimension in a first direction (the longitudinal direction of the bypass capacitors 85, 97, 381 and the longitudinal direction of the small chip resistors 87, 101) orthogonal to the thickness direction of the predetermined electronic component. It is configured to be larger than the dimension in the second direction perpendicular to the thickness direction of the component (the lateral direction of the bypass capacitors 85, 97, 381 and the lateral direction of the small chip resistors 87, 101),
The predetermined substrate has a dimension in a predetermined direction (first direction DR1, major axis directions LD, LDA) along the surface of the predetermined substrate, which is a direction along the surface of the predetermined substrate and in the predetermined direction. A configuration that is larger than the dimension of a specific direction (second direction DR2, short axis directions SD, SDA) that is an orthogonal direction,
A gaming machine, wherein the predetermined electronic component is mounted on the predetermined substrate such that the first direction of the predetermined electronic component is parallel to the predetermined direction of the predetermined substrate.

特徴F1によれば、所定電子部品の第1方向が所定基板の所定方向と平行になるようにして所定電子部品が所定基板に実装されている構成であるため、所定電子部品の第1方向が所定基板の所定方向と平行にならない態様で所定電子部品が所定基板に実装されている構成と比較して、所定基板に歪みが生じる場合に所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、所定電子部品自体に作用し得る応力を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できる。また、所定基板に歪みが生じる場合に所定電子部品自体に作用し得る応力を低減することにより、所定電子部品自体が破損することを防止できる。 According to feature F1, since the predetermined electronic component is mounted on the predetermined substrate such that the first direction of the predetermined electronic component is parallel to the predetermined direction of the predetermined substrate, the first direction of the predetermined electronic component is Compared to the configuration in which the predetermined electronic component is mounted on the predetermined board in a manner not parallel to the predetermined direction of the predetermined board, when the predetermined board is distorted, the connection portion between the predetermined electronic component and the predetermined board can be affected. The stress can be reduced, and the stress that can act on the predetermined electronic component itself can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged. Moreover, by reducing the stress that may act on the predetermined electronic component itself when the predetermined substrate is distorted, it is possible to prevent the predetermined electronic component itself from being damaged.

特徴F2.前記所定基板は、前記所定電子部品よりも大きい特定電子部品(LEDチップ317,324、チップ抵抗器338,345)を備えており、
前記特定電子部品は、当該特定電子部品の厚みの方向に直交する特定第1方向(LEDチップ317,324の長手方向、チップ抵抗器338,345の長手方向)の寸法が、当該特定電子部品の厚みの方向に直交する特定第2方向(LEDチップ317,324の短手方向、チップ抵抗器338,345の短手方向)の寸法よりも大きい構成であり、
前記特定電子部品は、当該特定電子部品の前記特定第1方向が前記所定基板の前記所定方向と平行ではない態様で前記所定基板に実装されていることを特徴とする特徴F1に記載の遊技機。
Feature F2. The predetermined substrate includes specific electronic components (LED chips 317, 324, chip resistors 338, 345) larger than the predetermined electronic components,
The dimensions of the specific electronic component in a specific first direction (the longitudinal direction of the LED chips 317 and 324 and the longitudinal direction of the chip resistors 338 and 345) orthogonal to the thickness direction of the specific electronic component are A configuration that is larger than the dimension in a specific second direction (the lateral direction of the LED chips 317 and 324 and the lateral direction of the chip resistors 338 and 345) orthogonal to the thickness direction,
The gaming machine according to feature F1, wherein the specific electronic component is mounted on the predetermined substrate in such a manner that the specific first direction of the specific electronic component is not parallel to the predetermined direction of the predetermined substrate. .

特徴F2によれば、特定電子部品の特定第1方向が所定基板の所定方向に平行ではない態様で当該特定電子部品が所定基板に実装されている構成において、上記特徴F1の構成を備え、所定電子部品は、当該所定電子部品の第1方向が所定基板の所定方向に平行となるようにして所定基板に実装されている。このため、所定基板に歪みが生じる場合に所定電子部品と所定基板との接続箇所に作用し得る応力及び所定電子部品自体に作用し得る応力が低減されている構成において、所定基板における特定電子部品の実装の自由度を高めることができる。 According to feature F2, in a configuration in which the specific electronic component is mounted on the predetermined board in such a manner that the specific first direction of the specific electronic component is not parallel to the predetermined direction of the predetermined board, the configuration of feature F1 is provided, and the predetermined The electronic component is mounted on the predetermined substrate such that the first direction of the predetermined electronic component is parallel to the predetermined direction of the predetermined substrate. Therefore, in the configuration in which the stress that can act on the connection portion between the predetermined electronic component and the predetermined substrate and the stress that can act on the predetermined electronic component itself when the predetermined substrate is distorted are reduced, the specific electronic component on the predetermined substrate can increase the degree of freedom of implementation.

特徴F3.前記所定基板の外形は、矩形及び略矩形ではないことを特徴とする特徴F1又はF2に記載の遊技機。 Feature F3. The game machine according to feature F1 or F2, wherein the outer shape of the predetermined board is neither rectangular nor substantially rectangular.

特徴F3によれば、所定基板の外形が矩形及び略矩形ではない構成において、上記特徴F1の構成を備え、所定電子部品は、当該所定電子部品の第1方向が所定基板の所定方向に平行となるようにして所定基板に実装されている。このため、所定電子部品の第1方向が所定基板の所定方向に直交している構成と比較して、所定基板に歪みが生じる場合に所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、所定電子部品自体に作用し得る応力を低減することができる。 According to feature F3, in a configuration in which the external shape of the predetermined substrate is neither rectangular nor substantially rectangular, the predetermined electronic component has the configuration of feature F1, and the predetermined electronic component has a first direction parallel to a predetermined direction of the predetermined substrate. It is mounted on a predetermined substrate in such a manner as to For this reason, compared to the configuration in which the first direction of the predetermined electronic component is orthogonal to the predetermined direction of the predetermined substrate, stress that can act on the connection portion between the predetermined electronic component and the predetermined substrate when the predetermined substrate is distorted. can be reduced, and the stress that can act on the predetermined electronic component itself can be reduced.

特徴F4.前記所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴F1乃至F3のいずれか1に記載の遊技機。 Feature F4. The predetermined electronic component is a capacitor (the bypass capacitors 85 and 97 in the first embodiment, the bypass capacitor 291 in the second embodiment, the bypass capacitor 381 in the fourth embodiment) or a resistor (the A game machine according to any one of features F1 to F3, characterized in that it is a small chip resistor 87, 101).

特徴F4によれば、上記特徴F1の構成を備え、コンデンサ又は抵抗器の第1方向が所定基板の所定方向と平行にならない態様でコンデンサ又は抵抗器が所定基板に実装されている構成と比較して、所定基板に歪みが生じる場合にコンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力を低減することができるとともに、コンデンサ又は抵抗器自体に作用し得る応力を低減することができる。所定基板に歪みが生じる場合にコンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力を低減することにより、コンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できる。また、所定基板に歪みが生じる場合にコンデンサ又は抵抗器自体に作用し得る応力を低減することにより、コンデンサ又は抵抗器自体が破損することを防止できる。 According to feature F4, compared with the configuration of feature F1, the capacitor or resistor is mounted on the predetermined substrate in such a manner that the first direction of the capacitor or resistor is not parallel to the predetermined direction of the predetermined substrate. As a result, when the predetermined substrate is distorted, the stress that may act on the connecting portion between the capacitor or resistor and the predetermined substrate can be reduced, and the stress that may act on the capacitor or resistor itself can be reduced. . By reducing the stress that can act on the connection points between the capacitors or resistors and the predetermined substrate when the predetermined substrate is distorted, it is possible to prevent the connection points between the capacitors or resistors and the predetermined substrate from being damaged. In addition, by reducing the stress that may act on the capacitor or resistor itself when the predetermined substrate is distorted, the capacitor or resistor itself can be prevented from being damaged.

特徴F5.前記所定基板は、
前記所定電子部品の電極(第1電極85a,87a,291a,381a、第2電極85b,87b,291b,381b)が電気的に接続される所定接続部(第1パッド171a,176a,293a,382a、第2パッド171b,176b,293b,382b)と、
前記所定接続部から引き出されている所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b、第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記所定配線パターンの前記所定接続部からの引き出し方向は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴F1乃至F4のいずれか1に記載の遊技機。
Feature F5. The predetermined substrate is
Predetermined connection portions (first pads 171a, 176a, 293a, 382a) to which the electrodes (first electrodes 85a, 87a, 291a, 381a, second electrodes 85b, 87b, 291b, 381b) of the predetermined electronic component are electrically connected , second pads 171b, 176b, 293b, 382b);
Predetermined wiring patterns (first wiring patterns 172a, 181a, 294a, 386a, second wiring patterns 172b, 294b, 386b, second wiring patterns 181b, third wiring patterns 172c, 294c, 386c) drawn out from the predetermined connection portions , fourth wiring patterns 172d, 294d, 386d),
and
The game machine according to any one of features F1 to F4, wherein a direction in which the predetermined wiring pattern is pulled out from the predetermined connection portion is a direction perpendicular to or substantially perpendicular to the first direction.

特徴F5によれば、所定配線パターンは第1方向に直交する方向又は略直交する方向に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature F5, the predetermined wiring pattern extends in a direction perpendicular to or substantially perpendicular to the first direction. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged, and also prevent the predetermined electronic component itself from being damaged.

特徴F6.前記所定接続部及び前記所定配線パターンは、前記所定基板における一方側の板面である所定実装面(第1装飾基板56の第1実装面84)に設けられており、
前記所定配線パターンは、前記所定実装面において直線状に延びる配線パターンであることを特徴とする特徴F5に記載の遊技機。
Feature F6. The predetermined connection portion and the predetermined wiring pattern are provided on a predetermined mounting surface (the first mounting surface 84 of the first decorative substrate 56), which is one plate surface of the predetermined substrate,
The game machine according to feature F5, wherein the predetermined wiring pattern is a wiring pattern extending linearly on the predetermined mounting surface.

特徴F6によれば、所定配線パターンは所定実装面において直線状に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to feature F6, the predetermined wiring pattern extends linearly on the predetermined mounting surface. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged, and also prevent the predetermined electronic component itself from being damaged.

特徴F7.前記所定基板は、前記所定実装面から前記所定基板の厚みの方向に延びる非貫通の所定ビアホール(ビアホール174,175)又は前記所定基板を厚みの方向に貫通する所定スルーホール(第1スルーホール383、第2スルーホール384)を備えており、
前記所定配線パターンは、前記所定実装面において前記所定接続部と前記所定ビアホール又は前記所定スルーホールとを電気的に接続する直線状の配線パターンであることを特徴とする特徴F6に記載の遊技機。
Feature F7. The predetermined substrate has non-through predetermined via holes (via holes 174 and 175) extending from the predetermined mounting surface in the thickness direction of the predetermined substrate or predetermined through holes (first through holes 383) penetrating the predetermined substrate in the thickness direction. , second through holes 384),
The gaming machine according to feature F6, wherein the predetermined wiring pattern is a linear wiring pattern that electrically connects the predetermined connection portion and the predetermined via hole or the predetermined through hole on the predetermined mounting surface. .

特徴F7によれば、所定基板に所定ビアホール又は所定スルーホールを設け、所定配線パターンを直線状の配線パターンとすることにより、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to the feature F7, by providing a predetermined via hole or a predetermined through hole in the predetermined substrate and making the predetermined wiring pattern a linear wiring pattern, the predetermined electronic component and the predetermined substrate can be connected when the predetermined substrate is distorted. It is possible to reduce the maximum value of stress that can act on the part and reduce the maximum value of stress that can act on the predetermined electronic component itself.

特徴F8.前記所定電子部品は、第1所定電極(第1電極85a,87a,291a,381a)及び第2所定電極(第2電極85b,87b,291b,381b)を備えており、
前記所定基板は、
前記第1所定電極が電気的に接続される第1所定接続部(第1パッド171a,176a,293a,382a)と、
前記第1所定接続部に電気的に接続されている第1所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b)と、
前記第2所定電極が電気的に接続される第2所定接続部(第2パッド171b,176b,293b,382b)と、
前記第2所定接続部に電気的に接続されている第2所定配線パターン(第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第2所定配線パターンの前記第2所定接続部からの引き出し方向は、前記所定電子部品の前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴F1乃至F7のいずれか1に記載の遊技機。
Feature F8. The predetermined electronic component includes first predetermined electrodes (first electrodes 85a, 87a, 291a, 381a) and second predetermined electrodes (second electrodes 85b, 87b, 291b, 381b),
The predetermined substrate is
a first predetermined connection portion (first pads 171a, 176a, 293a, 382a) to which the first predetermined electrode is electrically connected;
a first predetermined wiring pattern (first wiring patterns 172a, 181a, 294a, 386a, second wiring patterns 172b, 294b, 386b) electrically connected to the first predetermined connection portion;
a second predetermined connection portion (second pads 171b, 176b, 293b, 382b) to which the second predetermined electrode is electrically connected;
a second predetermined wiring pattern (second wiring pattern 181b, third wiring patterns 172c, 294c, 386c, fourth wiring pattern 172d, 294d, 386d) electrically connected to the second predetermined connection portion;
and
A direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion and a direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion are directions orthogonal to the first direction of the predetermined electronic component. Or the gaming machine according to any one of features F1 to F7, wherein the directions are substantially perpendicular to each other.

特徴F8によれば、第1所定配線パターンの第1所定接続部からの引き出し方向及び第2所定配線パターンの第2所定接続部からの引き出し方向は、第1方向に直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to feature F8, the direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion and the direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion are orthogonal or substantially orthogonal to the first direction. is the direction. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged, and also prevent the predetermined electronic component itself from being damaged.

特徴F9.前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴F8に記載の遊技機。 Feature F9. When viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out is the second direction when viewed from the center of the second predetermined connection portion. The game machine according to feature F8, characterized in that the direction is the same as the direction in which the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn out exists.

特徴F9によれば、リフロー工程の加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to feature F9, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion can be uniformed in the initial stage of heating in the reflow process, and the adhesive is applied to the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the manner in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating with the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component can be mounted on one connecting portion (the first predetermined connecting portion or the second predetermined connecting portion). It is possible to prevent the occurrence of so-called chip standing, which is caused by only one electrode (the first predetermined electrode or the second predetermined electrode). Therefore, it is possible to secure the electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure the electrical connection area between the second predetermined electrode and the second predetermined connection portion. .

特徴F10.前記所定電子部品は、一対の電極として、前記第1所定電極及び前記第2所定電極を備えていることを特徴とする特徴F8又はF9に記載の遊技機。 Feature F10. The game machine according to feature F8 or F9, wherein the predetermined electronic component includes the first predetermined electrode and the second predetermined electrode as a pair of electrodes.

特徴F10によれば、上記特徴F8の構成を備え、第1所定接続部の中心から見て第1所定配線パターンの第1所定接続部からの引き出し位置が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンの第2所定接続部からの引き出し位置が存在する方向と同一の方向であるため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、当該一対の第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to feature F10, the configuration of feature F8 is provided, and the direction in which the lead-out position of the first predetermined wiring pattern from the first predetermined connection portion exists when viewed from the center of the first predetermined connection portion is the second predetermined connection portion. As viewed from the center of the second predetermined wiring pattern, the lead position from the second predetermined connection portion is the same direction. The temperature distribution in the connecting portion can be made uniform, and the mode of melting of the solder paste applied on the pair of first predetermined connecting portion and second predetermined connecting portion can be made uniform. As a result, it is possible to prevent the predetermined electronic component from rotating with the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component can be mounted on one connecting portion (the first predetermined connecting portion or the second predetermined connecting portion). It is possible to prevent the occurrence of so-called chip standing, which is caused by only one electrode (the first predetermined electrode or the second predetermined electrode). Therefore, it is possible to secure the electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure the electrical connection area between the second predetermined electrode and the second predetermined connection portion. .

特徴F11.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されていることを特徴とする特徴F8乃至F10のいずれか1に記載の遊技機。
Feature F11. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion through the first predetermined wiring pattern,
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the second predetermined wiring pattern. The gaming machine according to any one of features F8 to F10.

特徴F11によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。これにより、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to feature F11, the predetermined wiring pattern is electrically connected to a large metal region (first metal region or second metal region) at a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). In the initial stage of heating in the reflow process, the temperature of the side where the lead-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed, but when viewed from the center of the first predetermined connection portion, the temperature rise in the initial stage of heating The direction in which the side whose temperature rise is likely to be delayed is the same direction as the direction in which the side whose temperature rise is likely to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. Thereby, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

特徴F12.前記第1所定接続部から引き出されている配線パターンは、前記第1所定配線パターンのみであり、
前記第2所定接続部から引き出されている配線パターンは、前記第2所定配線パターンのみであることを特徴とする特徴F8乃至F11のいずれか1に記載の遊技機。
Feature F12. The wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern,
The gaming machine according to any one of features F8 to F11, wherein the wiring pattern drawn out from the second predetermined connection portion is only the second predetermined wiring pattern.

特徴F12によれば、上記特徴F8の構成を備え、第1所定配線パターンの第1所定接続部からの引き出し方向及び第2所定配線パターンの第2所定接続部からの引き出し方向が第1方向に直交する方向又は略直交する方向である構成において、第1所定接続部から引き出されている配線パターンは、第1所定配線パターンのみであり、第2所定接続部から引き出されている配線パターンは、第2所定配線パターンのみである。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to feature F12, the configuration of feature F8 is provided, and the direction in which the first predetermined wiring pattern is led out from the first predetermined connection portion and the direction in which the second predetermined wiring pattern is led out from the second predetermined connection portion are in the first direction. In the configuration in which the directions are orthogonal or substantially orthogonal, the wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern, and the wiring pattern drawn out from the second predetermined connection portion is Only the second predetermined wiring pattern is provided. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced.

特徴F13.前記所定基板は、
前記第1所定接続部から引き出されている第3所定配線パターン(第2配線パターン172b,294b,386b)と、
前記第2所定接続部から引き出されている第4所定配線パターン(第4配線パターン172d,294d,386d)と、
を備えており、
前記第3所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第4所定配線パターンの前記第2所定接続部からの引き出し方向は、前記所定電子部品の前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴F8乃至F11のいずれか1に記載の遊技機。
Feature F13. The predetermined substrate is
a third predetermined wiring pattern (second wiring patterns 172b, 294b, 386b) drawn from the first predetermined connection portion;
a fourth predetermined wiring pattern (fourth wiring patterns 172d, 294d, 386d) drawn out from the second predetermined connection portion;
and
A direction in which the third predetermined wiring pattern is led out from the first predetermined connection portion and a direction in which the fourth predetermined wiring pattern is led out from the second predetermined connection portion are directions perpendicular to the first direction of the predetermined electronic component. Or the gaming machine according to any one of features F8 to F11, wherein the directions are substantially perpendicular to each other.

特徴F13によれば、第1所定配線パターン、第2所定配線パターン、第3所定配線パターン及び第4所定配線パターンは、第1方向に直交する方向又は略直交する方向に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature F13, the first predetermined wiring pattern, the second predetermined wiring pattern, the third predetermined wiring pattern, and the fourth predetermined wiring pattern extend in a direction orthogonal or substantially orthogonal to the first direction. Therefore, when the predetermined substrate is distorted, it is possible to reduce the maximum value of the stress that can act on the connecting portion between the predetermined electronic component and the predetermined substrate, and the maximum value of the stress that can act on the predetermined electronic component itself. can be reduced. As a result, it is possible to prevent the connecting portion between the predetermined electronic component and the predetermined substrate from being damaged, and also prevent the predetermined electronic component itself from being damaged.

特徴F14.前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であり、
前記第1所定接続部の中心から見て前記第3所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第4所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴F13に記載の遊技機。
Feature F14. When viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out is the second direction when viewed from the center of the second predetermined connection portion. the same direction as the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn,
When viewed from the center of the first predetermined connection portion, the direction in which the side of the first predetermined connection portion from which the third predetermined wiring pattern is drawn exists is the fourth direction when viewed from the center of the second predetermined connection portion. The gaming machine according to feature F13, characterized in that the direction is the same as the direction in which the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn out exists.

特徴F14によれば、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、これら第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が一方の所定接続部の上に一方の所定電極のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、所定電極と所定接続部との電気的な接続面積を確保することができる。 According to feature F14, the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating in the reflow process can be made uniform, and the temperature above the first predetermined connection portion and the second predetermined connection portion can be adjusted. It is possible to arrange the manner in which the solder paste applied to the surface melts. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component rises on one of the predetermined connection portions with only one of the predetermined electrodes, so-called standing chip occurs. can be prevented. Therefore, it is possible to secure an electrical connection area between the predetermined electrode and the predetermined connection portion.

特徴F15.前記第1所定接続部は、前記所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第3所定配線パターンは、前記第1所定接続部よりも面積の広い金属領域には電気的に接続されておらず、
前記第2所定接続部は、前記所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されており、
前記第4所定配線パターンは、前記第2所定接続部よりも面積の広い金属領域には電気的に接続されていないことを特徴とする特徴F13又はF14に記載の遊技機。
Feature F15. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion through the predetermined wiring pattern,
The third predetermined wiring pattern is not electrically connected to a metal region having a larger area than the first predetermined connection portion,
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the predetermined wiring pattern,
The gaming machine according to feature F13 or F14, wherein the fourth predetermined wiring pattern is not electrically connected to a metal region having a larger area than the second predetermined connection portion.

特徴F15によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。また、第1所定接続部の中心から見て当該第1所定接続部から面積の広い金属領域に電気的に接続されていない第3所定配線パターンが引き出されている辺が存在している方向は、第2所定接続部の中心から見て当該第2所定接続部から面積の広い金属領域に電気的に接続されていない第4所定配線パターンが引き出されている辺が存在している方向と同一の方向である。このため、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to the feature F15, the predetermined wiring pattern is electrically connected to the wide metal region (first metal region or second metal region) at the predetermined connection portion (first predetermined connection portion or second predetermined connection portion). In the initial stage of heating in the reflow process, the temperature of the side where the lead-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed, but when viewed from the center of the first predetermined connection portion, the temperature rise in the initial stage of heating The direction in which the side whose temperature rise is likely to be delayed is the same direction as the direction in which the side whose temperature rise is likely to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. Also, when viewed from the center of the first predetermined connection portion, the direction in which the side where the third predetermined wiring pattern not electrically connected to the large-area metal region is drawn from the first predetermined connection portion exists , the same direction as the side where the fourth predetermined wiring pattern, which is not electrically connected to the large-area metal region from the second predetermined connection portion, extends when viewed from the center of the second predetermined connection portion. direction. Therefore, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

なお、特徴F1~F15の構成に対して、特徴A1~A14、特徴B1~B12、特徴C1~C12、特徴D1~D12、特徴E1~E6、特徴F1~F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 For the configuration of features F1 to F15, any one of features A1 to A14, features B1 to B12, features C1 to C12, features D1 to D12, features E1 to E6, features F1 to F15, feature G1, and feature H1 or one or more configurations may be applied. As a result, it is possible to obtain a synergistic effect due to the combined configuration.

<特徴G群>
特徴G1.所定制御部品(第1の実施形態におけるLEDドライバ126、第4の実施形態における第2LEDドライバ326)及び所定コンデンサ(第1の実施形態におけるバイパスコンデンサ85、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1装飾基板56、発光基板301)を備えた遊技機において、
前記所定基板は、前記所定制御部品の所定の端子(電源端子151,348)に当該所定制御部品の駆動電源を供給する電源供給配線パターン(第3配線パターン172c,386c、第4配線パターン172d,386d)を備えており、
前記所定コンデンサは、前記電源供給配線パターン及びグランド(GNDプレーン層93)に電気的に接続されており、
前記所定の端子と当該所定コンデンサとの間には、前記所定制御部品以外の制御部品(IC)は配置されていないことを特徴とする遊技機。
<Characteristic group G>
Feature G1. A predetermined control component (the LED driver 126 in the first embodiment, the second LED driver 326 in the fourth embodiment) and a predetermined capacitor (the bypass capacitor 85 in the first embodiment, the bypass capacitor 381 in the fourth embodiment) In a game machine equipped with a mounted predetermined substrate (first decorative substrate 56, light emitting substrate 301),
The predetermined board has power supply wiring patterns (third wiring patterns 172c, 386c, fourth wiring patterns 172d, 386d), and
The predetermined capacitor is electrically connected to the power supply wiring pattern and the ground (GND plane layer 93),
A gaming machine, wherein no control component (IC) other than the predetermined control component is arranged between the predetermined terminal and the predetermined capacitor.

特徴G1.所定制御部品の所定の端子に供給される駆動電源のノイズ成分を所定コンデンサに吸収させることにより、所定制御部品が当該ノイズ成分の影響を受けて誤作動してしまうことを防止できる。また、所定制御部品から発生したノイズ成分を所定コンデンサに吸収させることにより、当該ノイズ成分の影響を受けて他の電子部品が誤作動してしまうことを防止できる。 Feature G1. By allowing the predetermined capacitor to absorb the noise component of the driving power supplied to the predetermined terminal of the predetermined control component, it is possible to prevent the predetermined control component from malfunctioning under the influence of the noise component. Further, by allowing the predetermined capacitor to absorb the noise component generated from the predetermined control component, it is possible to prevent other electronic components from malfunctioning under the influence of the noise component.

なお、特徴G1の構成に対して、特徴A1~A14、特徴B1~B12、特徴C1~C12、特徴D1~D12、特徴E1~E6、特徴F1~F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 For the configuration of feature G1, any one of features A1 to A14, features B1 to B12, features C1 to C12, features D1 to D12, features E1 to E6, features F1 to F15, feature G1, and feature H1 Or multiple configurations may be applied. As a result, it is possible to obtain a synergistic effect due to the combined configuration.

<特徴H群>
特徴H1.所定基板(第1装飾基板56)を備えた遊技機において、
前記所定基板には、第1所定電子部品(第1の実施形態におけるLEDドライバ126、LEDチップ142)と、当該第1所定電子部品よりも小さい第2所定電子部品(第1の実施形態におけるバイパスコンデンサ85、小型チップ抵抗器87)と、が実装されており、
前記所定基板において前記第1所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示(外形シルク213,215)が設けられており、
前記所定基板において前記第2所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示が設けられていないことを特徴とする遊技機。
<Characteristic group H>
Feature H1. In a gaming machine provided with a predetermined substrate (first decorative substrate 56),
The predetermined substrate includes a first predetermined electronic component (the LED driver 126 and the LED chip 142 in the first embodiment) and a second predetermined electronic component smaller than the first predetermined electronic component (the bypass circuit in the first embodiment). A capacitor 85 and a small chip resistor 87) are mounted,
An outline display (outline silks 213, 215) for partitioning the area is provided around the area in which the first predetermined electronic component is mounted on the predetermined substrate,
A game machine according to claim 1, characterized in that the predetermined board does not have an outline display for demarcating the area around the area where the second predetermined electronic component is mounted.

特徴H1によれば、第1所定電子部品及び第2所定電子部品を実装した後の目視確認において、第1所定電子部品の周囲に設けられている外形表示を利用して、第1所定電子部品の実装漏れが発生しているか否かを確認することができるとともに、第1所定電子部品の位置ずれが発生しているか否かを確認することができる。第2所定電子部品は第1所定電子部品よりも小さい構成において、第2所定電子部品の周囲に外形表示を設けないことにより、当該目視確認において、実際には所定電子部品の実装漏れが発生しているにも関わらず外形表示のみを見て所定電子部品が実装されていると作業者が誤って認識してしまうことを防止できる。 According to the feature H1, in visual confirmation after mounting the first predetermined electronic component and the second predetermined electronic component, the first predetermined electronic component is detected by using the outline display provided around the first predetermined electronic component. In addition, it is possible to confirm whether or not the positional deviation of the first predetermined electronic component has occurred. In a configuration in which the second predetermined electronic component is smaller than the first predetermined electronic component, by not providing an external shape display around the second predetermined electronic component, in the visual check, the predetermined electronic component is not actually mounted. It is possible to prevent a worker from erroneously recognizing that a predetermined electronic component is mounted only by looking at the outline display despite the fact that the electronic component is mounted.

なお、特徴H1の構成に対して、特徴A1~A14、特徴B1~B12、特徴C1~C12、特徴D1~D12、特徴E1~E6、特徴F1~F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 For the configuration of feature H1, any one of features A1 to A14, features B1 to B12, features C1 to C12, features D1 to D12, features E1 to E6, features F1 to F15, feature G1, and feature H1 Or multiple configurations may be applied. As a result, it is possible to obtain a synergistic effect due to the combined configuration.

上記特徴A群、上記特徴B群、上記特徴C群、上記特徴D群、上記特徴E群、上記特徴F群、上記特徴G群及び上記特徴H群に係る発明によれば、以下の課題を解決することが可能である。 According to the inventions according to the feature group A, the feature group B, the feature group C, the feature group D, the feature group E, the feature group F, the feature group G, and the feature group H, the following problems can be solved. It is possible to solve.

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、所定の抽選条件が成立したことに基づいて抽選が行われ、当該抽選の結果に応じて遊技者に特典が付与される構成が知られている。また、当該抽選の結果を遊技者に予測させたり、認識させたりするための演出が行われる構成が一般的である。これらの遊技機は、遊技を進行させるための電子部品や演出を実行するための電子部品が搭載されている基板を備えている。 Pachinko machines, slot machines, and the like are known as types of gaming machines. In these gaming machines, it is known that a lottery is held based on the establishment of a predetermined lottery condition, and a privilege is given to the player according to the result of the lottery. In addition, it is common that an effect is performed to make the player predict or recognize the result of the lottery. These gaming machines are provided with a board on which electronic parts for advancing games and electronic parts for executing effects are mounted.

パチンコ機について具体的には、例えば遊技領域に設けられた入球部に遊技球が入球したことに基づいて抽選が行われ、表示装置の表示面にて絵柄の変動表示が行われ、抽選にて当選結果となった場合には表示面にて特定絵柄の組み合わせ等が最終停止表示され、遊技者にとって有利な特別遊技状態に移行する構成等が知られている。そして、特別遊技状態に移行した場合には、例えば遊技領域に設けられた入球装置等の開閉が開始され、当該入球装置への入球に基づき遊技球の払出等が行われるようになっている。 Specifically, for a pachinko machine, for example, a lottery is performed based on the entry of a game ball into a ball entry section provided in the game area, and a variable display of patterns is performed on the display surface of the display device, and the lottery is performed. A configuration is known in which, when a winning result is obtained in , a combination of specific patterns or the like is finally displayed on the display surface, and a transition is made to a special game state advantageous to the player. When the state shifts to the special game state, for example, opening and closing of a ball entry device or the like provided in the game area is started, and game balls are paid out based on the entry of the ball into the ball entry device. ing.

ここで、上記例示等のような遊技機においては、電子部品を基板に好適に実装する必要があり、この点について未だ改良の余地がある。 Here, in the gaming machines such as those exemplified above, it is necessary to mount the electronic components on the board in a suitable manner, and there is still room for improvement in this respect.

以下に、以上の各特徴を適用し得る又は各特徴に適用される遊技機の基本構成を示す。 The basic configuration of a gaming machine to which each of the above features can be applied or to which each feature is applied is shown below.

パチンコ遊技機:遊技者が操作する操作手段と、その操作手段の操作に基づいて遊技球を発射する遊技球発射手段と、その発射された遊技球を所定の遊技領域に導く球通路と、遊技領域内に配置された各遊技部品とを備え、それら各遊技部品のうち所定の通過部を遊技球が通過した場合に遊技者に特典を付与する遊技機。 Pachinko machine: an operation means operated by a player, a game ball shooting means for shooting game balls based on the operation of the operation means, a ball passage for guiding the shot game balls to a predetermined game area, and a game This game machine is provided with game parts arranged in an area, and gives a privilege to a player when a game ball passes through a predetermined passing part of the game parts.

スロットマシン等の回胴式遊技機:複数の絵柄を可変表示させる絵柄表示装置を備え、始動操作手段の操作に起因して前記複数の絵柄の可変表示が開始され、停止操作手段の操作に起因して又は所定時間経過することにより前記複数の絵柄の可変表示が停止され、その停止後の絵柄に応じて遊技者に特典を付与する遊技機。 A game machine such as a slot machine: equipped with a pattern display device for variably displaying a plurality of patterns, the variable display of the plurality of patterns is started by the operation of the start operation means, and the operation of the stop operation means is caused by the operation of the stop operation means. The game machine stops the variable display of the plurality of pictures after a predetermined period of time has passed, and gives a privilege to the player according to the pictures after the stop.

10…パチンコ機、56…第1装飾基板、56d~56g…固定貫通孔、57…第2装飾基板、84…第1実装面、85…バイパスコンデンサ、85a…第1電極、85b…第2電極、87…小型チップ抵抗器、87a…第1電極、87b…第2電極、93…GNDプレーン層、94…電源プレーン層、95…第2実装面、97…バイパスコンデンサ、101…小型チップ抵抗器、111,112…コネクタ、126…LEDドライバ、142…LEDチップ、142a…第1電極、142b…第2電極、151…電源端子、152,153…端子、154…GND端子、155~162…端子、171a…第1パッド、171b…第2パッド、172a…第1配線パターン、172b…第2配線パターン、172c…第3配線パターン、172d…第4配線パターン、174,175…ビアホール、176a…第1パッド、176b…第2パッド、178a…第1パッド、178b…第2パッド、181a…第1配線パターン、181b…第2配線パターン、203,204…コネクタ裏側対応領域、211a~211d…貫通孔周辺領域、213…外形シルク、214…識別用シルク、215…外形シルク、216~218…識別用シルク、291…バイパスコンデンサ、291a…第1電極、291b…第2電極、293a…第1パッド、293b…第2パッド、294a…第1配線パターン、294b…第2配線パターン、294c…第3配線パターン、294d…第4配線パターン、301…発光基板、302…第1発光面、303…第2発光面、310…LEDチップ、315~325…LEDチップ、326…第2LEDドライバ、327…コネクタ、328…バイパスコンデンサ、331~335…小型チップ抵抗器、336~346…チップ抵抗器、348…電源端子、349…GND端子、352…バイパスコンデンサ、353,354…ドライバ裏側対応領域、355,361~371…LED裏側対応領域、381…バイパスコンデンサ、381a…第1電極、381b…第2電極、382a…第1パッド、382b…第2パッド、383…第1スルーホール、384…第2スルーホール、386a…第1配線パターン、386b…第2配線パターン、386c…第3配線パターン、386d…第4配線パターン、DR1…第1方向、DR2…第2方向、LD,LDA…長軸方向、SD,SDA…短軸方向。 Reference Signs List 10 Pachinko machine 56 First decoration substrate 56d to 56g Fixed through hole 57 Second decoration substrate 84 First mounting surface 85 Bypass capacitor 85a First electrode 85b Second electrode , 87...Small chip resistor, 87a...First electrode, 87b...Second electrode, 93...GND plane layer, 94...Power supply plane layer, 95...Second mounting surface, 97...Bypass capacitor, 101...Small chip resistor , 111, 112... connector, 126... LED driver, 142... LED chip, 142a... first electrode, 142b... second electrode, 151... power supply terminal, 152, 153... terminal, 154... GND terminal, 155 to 162... terminal 171a first pad 171b second pad 172a first wiring pattern 172b second wiring pattern 172c third wiring pattern 172d fourth wiring pattern 174, 175 via hole 176a second wiring pattern 1 pad 176b...second pad 178a...first pad 178b...second pad 181a...first wiring pattern 181b...second wiring pattern 203, 204...connector back side corresponding area 211a to 211d...through hole Peripheral region 213... Outline silk 214... Identification silk 215... Outline silk 216 to 218... Identification silk 291... Bypass capacitor 291a... First electrode 291b... Second electrode 293a... First pad, 293b... Second pad 294a... First wiring pattern 294b... Second wiring pattern 294c... Third wiring pattern 294d... Fourth wiring pattern 301... Light emitting substrate 302... First light emitting surface 303... Second Light-emitting surface 310 LED chip 315 to 325 LED chip 326 Second LED driver 327 Connector 328 Bypass capacitor 331 to 335 Small chip resistor 336 to 346 Chip resistor 348 Power supply Terminals 349 GND terminal 352 Bypass capacitor 353, 354 Driver backside corresponding area 355, 361 to 371 LED backside corresponding area 381 Bypass capacitor 381a First electrode 381b Second electrode 382a 1st pad 382b 2nd pad 383 1st through hole 384 2nd through hole 386a 1st wiring pattern 386b 2nd wiring pattern 386c 3rd wiring pattern 386d 4th Wiring patterns, DR1...first direction, DR2...second direction, LD, LDA...long axis direction, SD, SDA... short axis direction.

Claims (6)

所定基板を備えた遊技機において、
前記所定基板には、第1所定電子部品と、当該第1所定電子部品よりも小さい第2所定電子部品と、が実装されており、
前記所定基板において前記第1所定電子部品の複数の電極が電気的に接続される複数の接続部間にはレジストが設けられており、
前記所定基板において前記第2所定電子部品の複数の電極が電気的に接続される複数の接続部間には前記レジストが設けられておらず、
前記所定基板において前記第1所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示が設けられており、
前記所定基板において前記第2所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示が設けられていないことを特徴とする遊技機。
In a game machine equipped with a predetermined board,
A first predetermined electronic component and a second predetermined electronic component smaller than the first predetermined electronic component are mounted on the predetermined substrate,
a resist is provided between a plurality of connecting portions to which the plurality of electrodes of the first predetermined electronic component are electrically connected on the predetermined substrate;
The resist is not provided between a plurality of connecting portions to which the plurality of electrodes of the second predetermined electronic component are electrically connected on the predetermined substrate,
An outline display defining the area is provided around the area where the first predetermined electronic component is mounted on the predetermined substrate,
A game machine according to claim 1, characterized in that the predetermined board does not have an outline display for demarcating the area around the area where the second predetermined electronic component is mounted.
前記所定基板において、前記第2所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第2所定電子部品であることを示す部品識別表示が設けられていることを特徴とする請求項1に記載の遊技機。 In the predetermined substrate, outside the area where the second predetermined electronic component is mounted, a component identification display indicating that the electronic component mounted in the area is the second predetermined electronic component is provided. 2. The game machine according to claim 1, characterized in that there is a game machine. 前記所定基板において前記第1所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第1所定電子部品であることを示す第1部品識別表示が設けられており、
前記所定基板において前記第2所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第2所定電子部品であることを示す第2部品識別表示が設けられており、
前記第2部品識別表示の文字サイズは、前記第1部品識別表示の文字サイズと同一であることを特徴とする請求項1又は2に記載の遊技機。
Outside the area where the first predetermined electronic component is mounted on the predetermined substrate, a first component identification display indicating that the electronic component mounted in the area is the first predetermined electronic component is provided. and
Outside the area where the second predetermined electronic component is mounted on the predetermined substrate, a second component identification display indicating that the electronic component mounted in the area is the second predetermined electronic component is provided. and
3. The game machine according to claim 1, wherein the character size of the second component identification display is the same as the character size of the first component identification display.
前記所定基板には、所定制御部品が実装されており、
前記所定基板は、
前記第2所定電子部品の電極に電気的に接続される所定接続部と、
前記所定制御部品の所定の端子に電気的に接続される特定の接続部と、
を備えており、
前記所定接続部及び前記特定の接続部は電気的に接続されており、
前記所定の端子と当該第2所定電子部品との間に、前記所定制御部品以外の制御部品は配置されていないことを特徴とする請求項1乃至3のいずれか1に記載の遊技機。
A predetermined control component is mounted on the predetermined substrate,
The predetermined substrate is
a predetermined connection portion electrically connected to the electrode of the second predetermined electronic component;
a specific connection portion electrically connected to a predetermined terminal of the predetermined control component;
and
The predetermined connection portion and the specific connection portion are electrically connected,
4. The gaming machine according to any one of claims 1 to 3, wherein no control component other than said predetermined control component is arranged between said predetermined terminal and said second predetermined electronic component.
前記所定の端子と前記第2所定電子部品との間には、前記所定制御部品以外の電子部品は配置されていないことを特徴とする請求項4に記載の遊技機。 5. A gaming machine according to claim 4, wherein no electronic component other than said predetermined control component is arranged between said predetermined terminal and said second predetermined electronic component. 前記第2所定電子部品は、コンデンサ又は抵抗器であることを特徴とする請求項1乃至5のいずれか1に記載の遊技機。 6. The gaming machine according to any one of claims 1 to 5, wherein said second predetermined electronic component is a capacitor or a resistor.
JP2020084941A 2020-05-14 2020-05-14 game machine Active JP7173093B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020084941A JP7173093B2 (en) 2020-05-14 2020-05-14 game machine
JP2022175937A JP2022190045A (en) 2020-05-14 2022-11-02 game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020084941A JP7173093B2 (en) 2020-05-14 2020-05-14 game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022175937A Division JP2022190045A (en) 2020-05-14 2022-11-02 game machine

Publications (2)

Publication Number Publication Date
JP2021178019A JP2021178019A (en) 2021-11-18
JP7173093B2 true JP7173093B2 (en) 2022-11-16

Family

ID=78510073

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020084941A Active JP7173093B2 (en) 2020-05-14 2020-05-14 game machine
JP2022175937A Pending JP2022190045A (en) 2020-05-14 2022-11-02 game machine

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022175937A Pending JP2022190045A (en) 2020-05-14 2022-11-02 game machine

Country Status (1)

Country Link
JP (2) JP7173093B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227183A (en) 2007-03-13 2008-09-25 Fujitsu Ltd Printed board unit and printed circuit board
JP2017093891A (en) 2015-11-26 2017-06-01 株式会社藤商事 Game machine
JP2018130277A (en) 2017-02-15 2018-08-23 株式会社ソフイア Game machine
JP2020006088A (en) 2018-07-12 2020-01-16 株式会社三共 Game machine
JP2020014508A (en) 2018-07-23 2020-01-30 株式会社大一商会 Game machine

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710976U (en) * 1993-07-28 1995-02-14 キンセキ株式会社 Substrate resist coating structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227183A (en) 2007-03-13 2008-09-25 Fujitsu Ltd Printed board unit and printed circuit board
JP2017093891A (en) 2015-11-26 2017-06-01 株式会社藤商事 Game machine
JP2018130277A (en) 2017-02-15 2018-08-23 株式会社ソフイア Game machine
JP2020006088A (en) 2018-07-12 2020-01-16 株式会社三共 Game machine
JP2020014508A (en) 2018-07-23 2020-01-30 株式会社大一商会 Game machine

Also Published As

Publication number Publication date
JP2021178019A (en) 2021-11-18
JP2022190045A (en) 2022-12-22

Similar Documents

Publication Publication Date Title
JP2024036569A (en) Game machine
JP2024127976A (en) Gaming Machines
JP2024036570A (en) Game machine
JP2010119574A (en) Board of game machine, game machine, and method of manufacturing board of game machine
JP7173093B2 (en) game machine
JP7264108B2 (en) game machine
JP2023096171A (en) game machine
JP2023096170A (en) game machine
JP2023112099A (en) game machine
JP7435233B2 (en) gaming machine
JP7563558B2 (en) Gaming Machines
JP2024019470A (en) Game machine
JP2021178027A (en) Game machine
JP2024149530A (en) Gaming Machines
JP7480103B2 (en) Gaming Machines
JP7571087B2 (en) Gaming Machines
JP7511999B2 (en) Gaming Machines
JP7571086B2 (en) Gaming Machines
JP7543232B2 (en) Gaming Machines
JP7526221B2 (en) Gaming Machines
JP7526220B2 (en) Gaming Machines
JP7524243B2 (en) Gaming Machines

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7173093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157