JP7161646B1 - Plating equipment and plating method - Google Patents
Plating equipment and plating method Download PDFInfo
- Publication number
- JP7161646B1 JP7161646B1 JP2022523945A JP2022523945A JP7161646B1 JP 7161646 B1 JP7161646 B1 JP 7161646B1 JP 2022523945 A JP2022523945 A JP 2022523945A JP 2022523945 A JP2022523945 A JP 2022523945A JP 7161646 B1 JP7161646 B1 JP 7161646B1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plating
- tank
- auxiliary
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007747 plating Methods 0.000 title claims abstract description 170
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 187
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000008151 electrolyte solution Substances 0.000 claims description 3
- 239000003792 electrolyte Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 6
- 101150062523 bath-39 gene Proteins 0.000 description 23
- 238000005192 partition Methods 0.000 description 23
- 239000000243 solution Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 238000004140 cleaning Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 10
- 230000010287 polarization Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000032258 transport Effects 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 101100165186 Caenorhabditis elegans bath-34 gene Proteins 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100493705 Caenorhabditis elegans bath-36 gene Proteins 0.000 description 1
- 101100493706 Caenorhabditis elegans bath-38 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000010349 cathodic reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/06—Suspending or supporting devices for articles to be coated
- C25D17/08—Supporting racks, i.e. not for suspending
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/002—Cell separation, e.g. membranes, diaphragms
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/007—Current directing devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/008—Current shielding devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/02—Tanks; Installations therefor
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/06—Suspending or supporting devices for articles to be coated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
- C25D17/12—Shape or form
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Automation & Control Theory (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
物理的・機械的な構造によらずに電場の回り込みを防止または緩和するめっき装置およびめっき方法を提供する。一実施形態によれば、基板を保持するように構成された基板ホルダと、前記基板を保持した前記基板ホルダを収容するように構成されためっき槽であって、前記基板の第1面側の第1槽と前記基板の第2面側の第2槽を備え、前記第1槽と前記第2槽はギャップを介して連通する、めっき槽と、前記めっき槽の前記第1槽に配置された第1アノード電極と、前記基板と前記第1アノード電極の間にめっき電流を供給するように構成された第1電源と、前記ギャップの前記第1槽側に配置された補助アノード電極と、前記ギャップの前記第2槽側に配置された補助カソード電極と、前記補助アノード電極と前記補助カソード電極の間に補助電流を供給するように構成された補助電源と、を備えるめっき装置が提供される。Provided are a plating apparatus and a plating method that prevent or mitigate electric field intrusion without relying on physical and mechanical structures. According to one embodiment, there is provided a substrate holder configured to hold a substrate, and a plating bath configured to accommodate the substrate holder holding the substrate, wherein a plating bath provided with a first bath and a second bath on the second surface side of the substrate, wherein the first bath and the second bath communicate with each other through a gap; and a plating bath arranged in the first bath of the plating bath. a first anode electrode, a first power supply configured to supply a plating current between the substrate and the first anode electrode, an auxiliary anode electrode disposed on the first tank side of the gap; A plating apparatus is provided, comprising: an auxiliary cathode electrode disposed on the second tank side of the gap; and an auxiliary power source configured to supply an auxiliary current between the auxiliary anode electrode and the auxiliary cathode electrode. be.
Description
本発明は、めっき装置およびめっき方法に関し、より具体的には、めっき膜厚を均一化する技術に関する。
BACKGROUND OF THE
半導体デバイスや電子素子用基板の表面にCu等の金属めっき膜を形成することが行われている。たとえば、基板ホルダにめっき対象である基板を保持し、めっき液を収容しためっき槽中に基板ホルダごと基板を浸漬させて電気めっきを行うことがある。基板ホルダは、基板のめっき面を露出するように基板を保持する。めっき液中において、基板の露出面に対応するようにアノードが配置され、基板とアノードとの間に電圧を付与して基板の露出面に電気めっき膜を形成することができる。 Metal plating films such as Cu are formed on the surfaces of substrates for semiconductor devices and electronic devices. For example, a substrate to be plated is held in a substrate holder, and electroplating is performed by immersing the substrate together with the substrate holder in a plating bath containing a plating solution. The substrate holder holds the substrate so that the plated surface of the substrate is exposed. An anode is placed in the plating solution so as to correspond to the exposed surface of the substrate, and a voltage can be applied between the substrate and the anode to form an electroplated film on the exposed surface of the substrate.
基板の両方の面にめっきを施すため表裏の両面に開口部が設けられている基板ホルダが存在する。たとえば、1枚の基板の表面および裏面の両方が露出するように基板を保持する基板ホルダがある。 There are substrate holders provided with openings on both the front and back sides for plating on both sides of the substrate. For example, there is a substrate holder that holds a single substrate so that both the front and back surfaces of the substrate are exposed.
この様に表裏の両面に開口部が設けられている基板ホルダを使用してめっき処理を行う場合、基板ホルダとめっき槽との間に大きな隙間が存在することがある。基板ホルダとめっき槽との間に大きな隙間が存在すると、アノードから基板へ向かう電場に回り込みが発生し得る。たとえば、アノードから、該アノードに対向する基板ホルダに保持された基板の表面へ向かう電場の一部が、基板ホルダに保持された基板の裏面へ回り込むことがある。電場の回り込みが発生すると、基板に均一な厚さのめっき膜を形成することが困難になる。特許文献1には、このような電場の回り込みを、物理的・機械的な構造を用いて遮蔽するように構成されためっき装置が開示されている。
When plating is performed using a substrate holder having openings on both the front and back sides, a large gap may exist between the substrate holder and the plating tank. If there is a large gap between the substrate holder and the plating bath, wraparound can occur in the electric field from the anode to the substrate. For example, part of the electric field directed from the anode to the front surface of the substrate held by the substrate holder facing the anode may wrap around to the back surface of the substrate held by the substrate holder. When the electric field wraps around, it becomes difficult to form a plated film with a uniform thickness on the substrate.
本開示は、物理的・機械的な構造によらずに電場の回り込みを防止または緩和するめっき装置およびめっき方法を提供することを1つの目的としている。 One object of the present disclosure is to provide a plating apparatus and a plating method that prevent or mitigate electric field wraparound without relying on physical and mechanical structures.
一実施形態によれば、基板を保持するように構成された基板ホルダと、前記基板を保持した前記基板ホルダを収容するように構成されためっき槽であって、前記基板の第1面側の第1槽と前記基板の第2面側の第2槽を備え、前記第1槽と前記第2槽はギャップを介して連通する、めっき槽と、前記めっき槽の前記第1槽に配置された第1アノード電極と、前記基板と前記第1アノード電極の間にめっき電流を供給するように構成された第1電源と、前記ギャップの前記第1槽側に配置された補助アノード電極と、前記ギャップの前記第2槽側に配置された補助カソード電極と、前記補助アノード電極と前記補助カソード電極の間に補助電流を供給するように構成された補助電源と、を備えるめっき装置が提供される。 According to one embodiment, there is provided a substrate holder configured to hold a substrate, and a plating bath configured to accommodate the substrate holder holding the substrate, wherein a plating bath provided with a first bath and a second bath on the second surface side of the substrate, wherein the first bath and the second bath communicate with each other through a gap; and a plating bath arranged in the first bath of the plating bath. a first anode electrode, a first power source configured to supply a plating current between the substrate and the first anode electrode, an auxiliary anode electrode disposed on the first tank side of the gap; A plating apparatus is provided, comprising: an auxiliary cathode electrode arranged on the second tank side of the gap; and an auxiliary power source configured to supply an auxiliary current between the auxiliary anode electrode and the auxiliary cathode electrode. be.
以下、本発明の実施形態について図面を参照して説明する。以下で説明する図面において、同一の又は相当する構成要素には、同一の符号を付して重複した説明を省略する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings described below, the same or corresponding components are denoted by the same reference numerals, and duplicate descriptions are omitted.
図1は、本発明の一実施形態に係るめっき装置100の全体配置図である。めっき装置100は、基板ホルダ(不図示)に基板をロードし、又は基板ホルダから基板をアンロードするロード/アンロードモジュール110と、基板を処理する処理モジュール120と、洗浄モジュール50aとに大きく分けられる。処理モジュール120は、さらに、基板の前処理及び後処理を行う前処理・後処理モジュール120Aと、基板にめっき処理を行うめっき処理モジュール120Bとを含む。
FIG. 1 is an overall layout diagram of a
ロード/アンロードモジュール110は、ハンドリングステージ26と、基板搬送装置27と、フィキシングステーション29とを有する。一例として、本実施形態では、ロード/アンロードモジュール110は、処理前の基板を取り扱うロード用のハンドリングステージ26Aと、処理後の基板を取り扱うアンロード用のハンドリングステージ26Bとの、2つのハンドリングステージ26を有している。本実施形態では、ロード用のハンドリングステージ26Aと、アンロード用のハンドリングステージ26Bとは、構成は同一であり、互いに180°向きが異なって配置されている。なお、ハンドリングステージ26は、ロード用、アンロード用のハンドリングステージ26A,26Bが設けられるものに限定されず、それぞれロード用、アンロード用と区別されずに使用されてもよい。また、本実施形態では、ロード/アンロードモジュール110は、2つのフィキシングステーション29を有している。2つのフィキシングステーション29は、同一の機構であり、空いている方(基板を取り扱っていない方)が使用される。なお、ハンドリングステージ26とフィキシングステーション29とのそれぞれは、めっき装置100におけるスペースに応じて、1つ、又は3つ以上が設けられてもよい。
The load/
ハンドリングステージ26(ロード用のハンドリングステージ26A)には、ロボット24を通じて複数(一例として図1では3つ)のカセットテーブル25から基板が搬送される。カセットテーブル25は、基板が収容されるカセット25aを備える。カセットは例えばフープである。ハンドリングステージ26は、載置された基板の位置および向きを調整(アライメント)するように構成される。ハンドリングステージ26とフィキシングステーション29との間には、これらの間で基板を搬送する基板搬送装置27が配置されている。基板搬送装置27は、ハンドリングステージ26、フィキシングステーション29、および洗浄モジュール50aの間で、基板を搬送するように構成されている。また、フィキシングステーション29の近傍には基板ホルダを収容するためのストッカ30が設けられる。
Substrates are transported from a plurality of cassette tables 25 (three in FIG. 1 as an example) to the handling stage 26 (handling
洗浄モジュール50aは、めっき処理後の基板を洗浄して乾燥させる洗浄装置50を有する。基板搬送装置27は、めっき処理後の基板を洗浄装置50に搬送し、洗浄された基板を洗浄装置50から取り出すように構成される。そして、洗浄後の基板は、基板搬送装置27によってハンドリングステージ26(アンロード用のハンドリングステージ26B)に渡され、ロボット24を通じてカセット25aへ戻される。
The
前処理・後処理モジュール120Aは、プリウェット槽32と、プリソーク槽33と、プリリンス槽34と、ブロー槽35と、リンス槽36と、を有する。プリウェット槽32では、基板が純水に浸漬される。プリソーク槽33では、基板の表面に形成したシード層等の導電層の表面の酸化膜がエッチング除去される。プリリンス槽34では、プリソーク後の基板が基板ホルダと共に洗浄液(純水等)で洗浄される。ブロー槽35では、洗浄後の基板の液切りが行われる。リンス槽36では、めっき後の基板が基板ホルダと共に洗浄液で洗浄される。なお、このめっき装置100の前処理・後処理モジュール120Aの構成は一例であり、めっき装置100の前処理・後処理モジュール120Aの構成は限定されず、他の構成を採用することが可能である。
The pretreatment/
めっき処理モジュール120Bは、例えば、オーバーフロー槽38の内部に複数のめっき槽39を収納して構成されている。各めっき槽39は、内部に1つの基板を収納し、内部に保持しためっき液中に基板を浸漬させて基板表面に銅めっき等のめっきを施すように構成される。
The
めっき装置100は、前処理・後処理モジュール120Aとめっき処理モジュール120Bとの側方に位置して基板ホルダを基板とともに搬送する、例えばリニアモータ方式を採用したトランスポータ37を有する。このトランスポータ37は、フィキシングステーション29、ストッカ30、プリウェット槽32、プリソーク槽33、プリリンス槽34、ブロー槽35、リンス槽36、及びめっき槽39の間で基板ホルダを搬送するように構成される。
The
このめっき装置100による一連のめっき処理の一例を説明する。まず、カセットテーブル25に搭載したカセット25aから、ロボット24で基板を1つ取出し、ハンドリングステージ26(ロード用のハンドリングステージ26A)に基板を搬送する。ハンドリングステージ26は、搬送された基板の位置および向きを所定の位置および向きに合わせる。このハンドリングステージ26で位置および向きを合わせた基板を基板搬送装置27でフィキシングステーション29まで搬送する。
An example of a series of plating processes by this plating
一方、ストッカ30内に収容されていた基板ホルダが、トランスポータ37によってフィキシングステーション29まで搬送され、フィキシングステーション29の上に水平に載置される。そして、この状態の基板ホルダの上に、基板搬送装置27によって搬送されてきた基板が載置され、基板と基板ホルダが接続される。
On the other hand, the substrate holder stored in the
次に、基板を保持した基板ホルダをトランスポータ37で把持し、プリウェット槽32に収納する。次に、プリウェット槽32で処理された基板を保持した基板ホルダを、トランスポータ37でプリソーク槽33に搬送し、プリソーク槽33で基板上の酸化膜をエッチングする。続いて、この基板を保持した基板ホルダを、プリリンス槽34に搬送し、このプリリンス槽34に収納された純水で基板の表面を水洗する。
Next, the substrate holder holding the substrate is gripped by the
水洗が終了した基板を保持した基板ホルダは、トランスポータ37により、プリリンス槽34からめっき処理モジュール120Bに搬送され、めっき液を満たしためっき槽39に収納される。トランスポータ37は、上記の手順を順次繰り返し行って、基板を保持した基板ホルダを順次めっき処理モジュール120Bの各々のめっき槽39に収納する。
The substrate holder holding the washed substrate is transported from the
各々のめっき槽39では、めっき槽39内のアノード(図示せず)と基板との間にめっき電圧を印加することで、基板の表面にめっきを行う。
In each
めっきが終了した後、めっき後の基板を保持した基板ホルダをトランスポータ37で把持し、リンス槽36まで搬送し、リンス槽36に収容された純水に浸漬させて基板の表面を純水洗浄する。次に、基板ホルダを、トランスポータ37によってブロー槽35に搬送し、エアーの吹き付け等によって基板ホルダに付着した水滴を除去する。その後、基板ホルダを、トランスポータ37によってフィキシングステーション29に搬送する。
After the plating is completed, the substrate holder holding the plated substrate is gripped by the
フィキシングステーション29では、基板搬送装置27によって基板ホルダから処理後の基板が取り出され、洗浄モジュール50aの洗浄装置50に搬送される。洗浄装置50は、めっき処理後の基板を洗浄して乾燥させる。乾燥した基板は、基板搬送装置27によってハンドリングステージ26(アンロード用のハンドリングステージ26B)に渡され、ロボット24を通じてカセット25aに戻される。
In the fixing
図2~図4は、めっき処理モジュール120Bにおける1つのめっき槽39の構成を示す模式図である。図3は、めっき槽39を図2中のAA面で切断し矢印A方向から見た様子を示し、図4は、めっき槽39を図2中のBB面で切断し矢印B方向から見た様子を示している。めっき処理モジュール120Bにおける各めっき槽39は、図2~図4に示されているのと同じ構成を有している。
2 to 4 are schematic diagrams showing the configuration of one
前述したように、基板Wを保持した基板ホルダ30は、トランスポータ37(図1参照)によって搬送されて、めっき槽39に収容される。めっき槽39において、基板Wおよび基板ホルダ30はめっき液(電解液)Q中に浸漬される。図3および図4に示す水平な線QSはめっき液Qの液面を表している。めっき槽39の内壁および内底部には、基板Wの面と平行に、かつ基板Wおよび基板ホルダ30と同一平面をなすように、隔壁39aが設けられている。隔壁39aは、基板Wおよび基板ホルダ30と一体となって、めっき槽39の内側を2つの部分、すなわち第1槽39-1と第2槽39-2に区画する。
As described above, the
隔壁39aの一方の端部は、めっき槽39の内壁および内底部に連結している(例えば、隔壁39aとめっき槽39の内壁および内底部は隙間無く繋がっている)。一方、隔壁39aの反対側の端部と基板ホルダ30の外周との間には、ギャップGPが存在する。例えば、基板ホルダ30は、隔壁39aと接触しないように不図示の支持機構によって支持または懸架され、それによって、図3および4に示されるような、基板ホルダ30の外周全体にわたるギャップGPが形成されるのであってよい。あるいは、隔壁39aは、その一部が基板ホルダ30と接触するような形状を有してもよく、その場合には、基板ホルダ30の外周に部分的にギャップGPが形成される。
One end of the
めっき槽39内の基板ホルダ30と隔壁39aの間にこのようなギャップGPが存在することにより、めっき槽39の第1槽39-1と第2槽39-2は互いに完全には隔離されていない。換言すれば、めっき槽39の第1槽39-1は、ギャップGPを介して第2槽39-2と連通しており、これにより、めっき液Qおよびめっき液Qに含まれるイオンが、ギャップGPを通って第1槽39-1と第2槽39-2の間を移動し得るようになっている。
Due to the presence of such a gap GP between the
めっき槽39の第1槽39-1には、不図示のアノードホルダに保持された第1アノード電極221が配置される。第1アノード電極221は、第1電源231の正極に電気的に接続され、第1電源231の負極は、基板Wの第1槽39-1側を向いた面(以下、第1面W1と記す)に電気的に接続される。基板Wの第1面W1には、シード層などの導電性材料が形成されていてもよい。第1電源231は、第1アノード電極221と基板Wの第1面W1の間にめっき電流を供給するように構成される。
A
同様に、めっき槽39の第2槽39-2には、不図示のアノードホルダに保持された第2アノード電極222が配置される。第2アノード電極222は、第2電源232の正極に電気的に接続され、第2電源232の負極は、基板Wの第2槽39-2側を向いた面(以下、第2面W2と記す)に電気的に接続される。基板Wの第2面W2には、シード層などの導電性材料が形成されていてもよい。第2電源232は、第2アノード電極222と基板Wの第2面W2の間にめっき電流を供給するように構成される。
Similarly, in the second bath 39-2 of the plating
図5は、めっき槽39の第1槽39-1および第2槽39-2においてめっき液Q中を流れるめっき電流を模式的に表した図である。第1槽39-1において、第1アノード電極221から基板Wの第1面W1に向かって矢印IQ1で示すようにめっき電流が流れ、また第2槽39-2において、第2アノード電極222から基板Wの第2面W2に向かって矢印IQ2で示すようにめっき電流が流れる。ここで、基板Wの第1面W1と第2面W2が基板内部で導通している(例えば、基板Wの第1面W1と第2面W2がビアで接続されている)場合には、電流が基板ホルダ30とめっき槽39の隔壁39aの間のギャップGPを通って流れる電流経路が、めっき槽39内に形成され得る。例えば、第1槽39-1におけるめっき液Q中の電流密度が第2槽39-2におけるめっき液Q中の電流密度よりも大きければ、図5に矢印IQ12で示すように、第1槽39-1側からギャップGPを通って第2槽39-2側へ回り込む電流が発生する。電流密度の大小関係が逆であれば図5とは反対に第2槽39-2から第1槽39-1へ電流が漏れ出ることになるが、以下では図5のような状況を想定して説明を行う。
FIG. 5 is a diagram schematically showing the plating current flowing in the plating solution Q in the first bath 39-1 and the second bath 39-2 of the plating
本実施形態に係るめっき装置100は、上記のような電流の回り込みを低減または防止するために、めっき槽39内に補助アノード電極241と補助カソード電極242を備えている。補助アノード電極241は、図2および図3に示されるように、ギャップGPの近傍であって、隔壁39aの第1槽39-1側の表面に設けられている。また、補助カソード電極242は、図2および図4に示されるように、ギャップGPの近傍であって、隔壁39aの第2槽39-2側の表面に設けられている。補助アノード電極241および補助カソード電極242は、図3および図4に示されるように、基板ホルダ30と隔壁39aの間に形成されたギャップGPの全周に沿うように配置されるのであってよい。しかしこのような配置は必須ではなく、補助アノード電極241と補助カソード電極242の一方または両方は、例えば、ギャップGPの一部分のみに沿って配置されてもよいし、あるいはギャップGPに沿って複数に分割して配置されてもよい。
The
補助アノード電極241は、補助電源243の正極に電気的に接続され、補助カソード電極242は、補助電源243の負極に電気的に接続される。補助電源243は、ギャップGPを介して補助アノード電極241と補助カソード電極242の間に補助電流を供給するように構成される。図6は、めっき槽39内を流れるめっき電流(図5参照)と補助電流を模式的に表した図であり、この図に示されるように、補助電流は、基板ホルダ30と隔壁39aの間のギャップGP部分において、第1槽39-1側から第2槽39-2側に向かって流れる(矢印IQ3)。また補助電流は、ギャップGPの外側では、補助アノード電極241から基板Wの第1面W1に向かって(矢印IQ31)、および第2アノード電極222から補助カソード電極242に向かって(矢印IQ32)も流れる。この補助電流の成分IQ31およびIQ32の向きはめっき電流の回り込み成分IQ12の向きと反対方向であるため、両者が弱め合うまたは打ち消し合うことによって、第1槽39-1から第2槽39-2への正味の電流の流れ(すなわちめっき電流の回り込み)を低減または防止することができる。以下、めっき槽39の第1槽39-1から第2槽39-2へギャップGPを通って回り込むめっき電流を打ち消すことが可能な最適な補助電流の大きさについて説明する。
The
図7および図8は、本実施形態に係るめっき装置100におけるめっき槽39の等価回路を表す図である。この等価回路は、図2に示された各要素が電気的にどのように互いに接続されているかの関係を示す。このうち図7は、説明および理解の便宜のため、補助電流に関与する一部の要素を省略して描いた等価回路であり、一方図8は、補助電流に関与する要素を含んだ完全な等価回路である。
7 and 8 are diagrams showing equivalent circuits of the plating
図7を参照して、第1アノード電極221における分極抵抗をRA1、第1アノード電極221と基板Wの第1面W1との間におけるめっき液Qの抵抗をRE1、基板Wの第1面W1(すなわちカソード)における分極抵抗をRC1、基板Wの第1面W1の(例えばシード層の)抵抗をRS1、ギャップGPの第1槽39-1側開口から第2槽39-2側開口までのめっき液Qの抵抗をRIC、基板Wの第1面W1と第2面W2をつなぐ(例えばビアの)内部接続抵抗をRIS、第2アノード電極222における分極抵抗をRA2、第2アノード電極222と基板Wの第2面W2との間におけるめっき液Qの抵抗をRE2、基板Wの第2面W2(すなわちカソード)における分極抵抗をRC2、基板Wの第2面W2の(例えばシード層の)抵抗をRS2とおく。また、第1電源231からの出力電流をI1、I1のうち基板Wの第1面W1へ流れる電流をI1-1、I1のうちギャップGPを通って第2槽39-2側へ流れる電流をI1-2、第2電源232からの出力電流をI2、I2のうち基板Wの第2面W2へ流れる電流をI2-1、I2のうちギャップGPを通って第1槽39-1側へ流れる電流をI2-2とする。ただしI1=I1-1+I1-2、I2=I2-1+I2-2である。7, R A1 is the polarization resistance of the
このとき、図7中に示す閉回路Cにおいて、キルヒホッフの法則より次式が成り立つ。
VC1=VC2+(RIC+RIS)・(I1-2-I2-2) ……(1)At this time, in the closed circuit C shown in FIG. 7, the following equation holds according to Kirchhoff's law.
V C1 =V C2 +(R IC +R IS )·(I 1-2 -I 2-2 ) (1)
ただしVC1およびVC2はそれぞれ、基板Wの第1面W1と第2面W2におけるカソード反応(還元反応)の過電圧であり、VC1>VC2の関係があるものとする。なお、過電圧が小さい場合には過電圧は電流に比例するので、VC1=RC1・(I1-1+I2-2)、VC2=RC2・(I2-1+I1-2)と表せる。However, V C1 and V C2 are the overvoltages of the cathodic reaction (reduction reaction) on the first surface W1 and the second surface W2 of the substrate W, respectively, and the relationship V C1 >V C2 is assumed. When the overvoltage is small , the overvoltage is proportional to the current . can express
次に図8に示されるように、補助電源243から補助アノード電極241と補助カソード電極242を介して補助電流Iauxを供給する。Iauxのうち、補助アノード電極241から基板Wの第1面W1へ向かう電流をIaux-1、補助アノード電極241からギャップGPを通って第2槽39-2へ流れる電流をIaux-2とする。ただしIaux=Iaux-1+Iaux-2である。このとき、第1槽39-1からギャップGPへ流れ込む電流(およびギャップGPから第2槽39-2へ流れ出る電流)はI1-2-I2-2-Iaux-1と表すことができ、この電流がゼロであれば、第1槽39-1から第2槽39-2への正味の電流の流れは生じないことになる。すなわち、ギャップGPを介して第1槽39-1側から第2槽39-2側へ回り込むめっき電流を、補助電流Iauxを用いて打ち消すことができる条件は、次式のようになる。
I1-2-I2-2=Iaux-1 ……(2)Next, as shown in FIG. 8, the auxiliary current I aux is supplied from the
I 1-2 -I 2-2 =I aux-1 (2)
上記の条件が満たされるとき、図8の等価回路の各箇所における電流は、図9に示した等価回路のように表される。上記の式(1)と同様に、図9の閉回路Cにおいて、キルヒホッフの法則より次式が得られる。
VC1-VC2=RIC・Iaux ……(3)When the above conditions are satisfied, the current at each point of the equivalent circuit in FIG. 8 is expressed as in the equivalent circuit shown in FIG. Similar to the above equation (1), the following equation is obtained from Kirchhoff's law in the closed circuit C of FIG.
V C1 −V C2 =R IC ·I aux (3)
したがって、式(3)が満たされるように補助電流Iauxを設定することにより、すなわち、基板Wの第1面W1における過電圧VC1と第2面W2における過電圧VC2との差を、補助アノード電極241と補助カソード電極242間の抵抗値RICで除した値に補助電流Iauxを設定することにより、めっき電流がギャップGPを通って第1槽39-1側から第2槽39-2側へ回り込むのを防止することができる。換言すれば、めっき電流の回り込みを防止できる補助電流Iauxの最適値は、(VC1-VC2)/RICと表される。式(3)は補助電流Iauxの最適値を示しているが、補助電流がこの最適値から多少ずれたとしても、めっき電流の回り込みを一定程度低減することは可能である。Therefore, by setting the auxiliary current I aux such that equation (3) is satisfied, i.e., the difference between the overvoltage V C1 on the first surface W1 of the substrate W and the overvoltage V C2 on the second surface W2 of the substrate W, the auxiliary anode By setting the auxiliary current I aux to a value obtained by dividing the resistance value R IC between the
なお、式(3)において、基板Wの第1面W1における過電圧VC1と第2面W2における過電圧VC2の値は、基板Wの第1面W1と第2面W2の近傍にそれぞれ設置した参照電極(電位測定プローブ)を用いて、めっき電流を流さない時の平衡電位とめっき電流を流した時の反応中の電位を測定し、その電位の差から求めることができる。過電圧VC1およびVC2は、あらかじめテスト用基板に対して電位測定を行うことで求めた値をその後も永続的に用いることとしてもよいし、あるいは実際の製品用基板に対してリアルタイムで電位を測定することで時々刻々の過電圧VC1およびVC2を算出し、これを用いて補助電流Iauxをリアルタイムで調整するのであってもよい。In equation (3), the values of the overvoltage V C1 on the first surface W1 and the overvoltage V C2 on the second surface W2 of the substrate W are set near the first surface W1 and the second surface W2 of the substrate W, respectively. Using a reference electrode (potential measurement probe), the equilibrium potential when no plating current is applied and the potential during the reaction when plating current is applied are measured, and the potential difference can be obtained. For the overvoltages V C1 and V C2 , the values obtained by measuring the potential on the test board in advance may be permanently used thereafter, or the potential may be applied to the actual product board in real time. The measurements may be used to calculate the momentary overvoltages V C1 and V C2 and use them to adjust the auxiliary current I aux in real time.
また、式(3)における補助アノード電極241と補助カソード電極242間の抵抗値RICは、例えば、ギャップGPの寸法とめっき液Qの導電率を用いて算出することが可能である。Also, the resistance value RIC between the
過電圧VC1およびVC2が小さい場合は、過電圧は電流に比例するので、式(3)は次のように変形できる。ただし、Rp1、Rp2は単位面積当たりの分極抵抗であり、i1、i2は電流密度である。
Iaux=(RC1・I1-RC2・I2)/RIC ……(4)
=(Rp1・i1-Rp2・i2)/RIC ……(4’)If the overvoltages V C1 and V C2 are small, the overvoltage is proportional to the current, so equation (3) can be transformed as follows. However, R p1 and R p2 are polarization resistances per unit area, and i 1 and i 2 are current densities.
I aux =(R C1 ·I 1 -R C2 ·I 2 )/R IC (4)
=(R p1 ·i 1 -R p2 ·i 2 )/R IC (4')
さらに、単位面積当たりの分極抵抗Rp1、Rp2が等しい場合には、Rp=Rp1=Rp2とおくと、式(4’)は次のようになる。
Iaux=Rp/RIC・(i1-i2) ……(5)Further, when the polarization resistances R p1 and R p2 per unit area are equal, setting R p =R p1 =R p2 , Equation (4′) becomes as follows.
I aux =R p /R IC ·(i 1 -i 2 ) (5)
したがって、式(4)または式(5)を用いることにより、電流I1、I2または電流密度i1、i2の測定値から補助電流Iauxの最適値を決定することができる。なお、式(4)および(5)において、分極抵抗RC1、RC2、Rpの値は、例えば、あらかじめ参照電極を用いた測定により得られたIV曲線から導出することが可能である。Therefore, by using equation (4) or equation (5), the optimum value of the auxiliary current I aux can be determined from the measured values of the currents I 1 , I 2 or the current densities i 1 , i 2 . In equations (4) and (5), the values of the polarization resistances R C1 , R C2 , and R p can be derived, for example, from an IV curve previously obtained by measurement using a reference electrode.
以上の説明では、第1電源231から電流I1が出力され、第2電源232から電流I2が出力されるものとしたが、第2電源232からの出力電流はゼロであってもよい(すなわちI2=I2-1=I2-2=0)。例えば、第2電源232の出力が単に停止されてもよいし、あるいは、第2電源232および第2アノード電極222自体がめっき槽39から省略されてもよい。本実施形態に係るめっき装置100は、このように基板Wの片面(第1面W1)にのみめっき処理を行う場合にも適用し得る。In the above description, the current I1 is output from the first
図10~図12は、第2電源232からの出力電流がゼロである場合のめっき槽39の等価回路を表す図であり、それぞれ前述の図7~図9に対応している。この場合、上記の式(1)(2)(3)(4)(5)はそれぞれ次の式(6)(7)(8)(9)(10)のようになる。
VC1=VC2+(RIC+RIS)・I1-2 ……(6)
I1-2=Iaux-1 ……(7)
VC1=RIC・Iaux ……(8)
Iaux=RC1・I1/RIC ……(9)
Iaux=Rp1/RIC・i1 ……(10)10 to 12 are diagrams showing equivalent circuits of the plating
V C1 =V C2 +(R IC +R IS )·I 1-2 (6)
I 1-2 =I aux-1 (7)
V C1 =R IC ·I aux (8)
I aux =R C1 ·I 1 /R IC (9)
I aux =R p1 /R IC ·i 1 (10)
したがって、第2電源232からの出力電流がゼロである場合は、上記の式(8)、(9)、または(10)に従って補助電流Iauxを設定することにより、めっき電流がギャップGPを通って第1槽39-1側から第2槽39-2側へ回り込むのを防止することができる。Therefore, if the output current from the
図13は、本実施形態に係るめっき装置100のめっき槽39における、隔壁39aとギャップGPを含む部分の一構成例を示す図である。図13の例において、補助アノード電極241と補助カソード電極242は隔壁39aの凹部に収容して配置され、バス・バー245に固定されている。隔壁39aの凹部には隔膜246が備えられ、この隔膜246により、補助アノード電極241および補助カソード電極242が収容されている凹部の内側と、めっき槽39の第1槽39-1および第2槽39-2とが仕切られている。隔膜246は、特定のイオンだけを選択的に透過させる機能を有した膜である。
FIG. 13 is a diagram showing a configuration example of a portion including the
隔膜246によって補助アノード電極241および補助カソード電極242が第1槽39-1および第2槽39-2から隔離されていることにより、補助アノード電極241および補助カソード電極242が溶解性の電極である場合は、電極から溶け出した金属イオンまたは微粒子が第1槽39-1および第2槽39-2へ拡散することを抑制することができる。補助アノード電極241が不溶解性の電極である場合には、補助アノード電極241で生じた活性酸素が第1槽39-1へ拡散することを抑制することができる。
Since the
凹部の内側を満たす液体は、めっき液Qとは異なる電解液であってもよい。この場合、補助カソード電極242への金属の析出を抑制または防止することができる。まためっき液Qに添加剤が含まれている場合には、添加剤が補助アノード電極241または補助カソード電極242側へ移動し電極表面で分解されるのを抑制することができる。
The liquid that fills the inside of the recess may be an electrolytic solution different from the plating solution Q. FIG. In this case, metal deposition on the
図14は、本実施形態に係るめっき装置100のめっき槽39における、隔壁39aとギャップGPを含む部分の別の構成例を示す図である。図14の例において、基板ホルダ30は、隔壁39aと対向する面に凸部を有する形状に構成され、めっき槽39の隔壁39aは、基板ホルダ30と対向する面に凹部を有する形状に構成されている。基板ホルダ30と隔壁39aの間のギャップGPは、基板ホルダ30の凸部と隔壁39aの凹部が組み合うことによって、めっき槽39の第1槽39-1と第2槽39-2の間に屈曲した通路を形成している。
FIG. 14 is a diagram showing another configuration example of the portion including the
この屈曲した通路により、第1槽39-1と第2槽39-2間のイオンの移動距離が長くなるため、ギャップGP内のめっき液Qの抵抗値RICが増大する。ここで上述の式(3)~(5)および(8)~(10)によれば、めっき電流の回り込みを防止できる補助電流Iauxの最適値はRICに反比例するので、ギャップGPをこのような屈曲した通路の構造とすることで、補助電流Iauxの最適値を小さくすることができ、めっき電流の回り込みを防止するのに必要な電力を低減することができる。Due to this curved path, the migration distance of ions between the first tank 39-1 and the second tank 39-2 is increased, so that the resistance value RIC of the plating solution Q within the gap GP is increased. Here, according to the above equations (3) to (5) and (8) to (10), the optimal value of the auxiliary current I aux that can prevent the plating current from sneaking around is inversely proportional to R IC . With such a curved path structure, the optimum value of the auxiliary current Iaux can be reduced, and the power required to prevent the plating current from leaking can be reduced.
以上、いくつかの例に基づいて本発明の実施形態について説明してきたが、上記した発明の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明には、その均等物が含まれることはもちろんである。また、上述した課題の少なくとも一部を解決できる範囲、または、効果の少なくとも一部を奏する範囲において、特許請求の範囲および明細書に記載された各構成要素の任意の組み合わせ、または、省略が可能である。 Although the embodiments of the present invention have been described above based on several examples, the above-described embodiments of the present invention are intended to facilitate understanding of the present invention, and are not intended to limit the present invention. . The present invention can be modified and improved without departing from the spirit thereof, and the present invention naturally includes equivalents thereof. In addition, any combination or omission of each component described in the claims and the specification is possible within the range that at least part of the above problems can be solved or at least part of the effect is achieved. is.
Claims (11)
前記基板を保持した前記基板ホルダを収容するように構成されためっき槽であって、前記基板の第1面側の第1槽と前記基板の第2面側の第2槽を備え、前記第1槽と前記第2槽はギャップを介して連通する、めっき槽と、
前記めっき槽の前記第1槽に配置された第1アノード電極と、
前記基板と前記第1アノード電極の間にめっき電流を供給するように構成された第1電源と、
前記ギャップの前記第1槽側に配置された補助アノード電極と、
前記ギャップの前記第2槽側に配置された補助カソード電極と、
前記補助アノード電極と前記補助カソード電極の間に直流の補助電流を供給するように構成された補助電源と、
を備えるめっき装置。 a substrate holder configured to hold a substrate;
A plating bath configured to accommodate the substrate holder holding the substrate, the plating bath comprising a first bath on the side of the first surface of the substrate and a second bath on the side of the second surface of the substrate; a plating tank in which the first tank and the second tank communicate with each other through a gap;
a first anode electrode arranged in the first tank of the plating tank;
a first power supply configured to supply a plating current between the substrate and the first anode electrode;
an auxiliary anode electrode disposed on the first tank side of the gap;
an auxiliary cathode electrode disposed on the second tank side of the gap;
an auxiliary power supply configured to supply a direct current auxiliary current between the auxiliary anode electrode and the auxiliary cathode electrode;
plating equipment.
前記基板と前記第2アノード電極の間にめっき電流を供給するように構成された第2電源であって、前記第2電源からの電流は、前記基板の前記第2面における過電圧が前記基板の前記第1面における過電圧よりも小さくなるように設定される、第2電源と、
をさらに備える、請求項1に記載のめっき装置。 a second anode electrode arranged in the second tank of the plating tank;
a second power supply configured to supply a plating current between the substrate and the second anode electrode, wherein the current from the second power supply is such that an overvoltage at the second surface of the substrate causes an overvoltage of the substrate; a second power supply set to be less than the overvoltage on the first surface;
The plating apparatus of claim 1, further comprising:
前記基板の前記第2面近傍に配置された、前記基板の前記第2面における過電圧を計測するための第2参照電極と、
をさらに備え、前記補助電流は、前記第1参照電極を用いて計測された過電圧と前記第2参照電極を用いて計測された過電圧に基づいて制御される、
請求項4に記載のめっき装置。 a first reference electrode for measuring an overvoltage on the first surface of the substrate, the first reference electrode being disposed near the first surface of the substrate;
a second reference electrode for measuring an overvoltage on the second surface of the substrate, the second reference electrode being disposed near the second surface of the substrate;
wherein the auxiliary current is controlled based on the overvoltage measured using the first reference electrode and the overvoltage measured using the second reference electrode;
The plating apparatus according to claim 4.
前記めっき装置は、
前記基板を保持するように構成された基板ホルダと、
前記基板を保持した前記基板ホルダを収容するように構成されためっき槽であって、前記基板の第1面側の第1槽と前記基板の第2面側の第2槽を備え、前記第1槽と前記第2槽はギャップを介して連通する、めっき槽と、
を備え、前記方法は、
前記めっき槽の前記第1槽に配置された第1アノード電極と前記基板との間に、第1電源からめっき電流を供給すること、および
前記ギャップの前記第1槽側に配置された補助アノード電極と前記ギャップの前記第2槽側に配置された補助カソード電極との間に、補助電源から直流の補助電流を供給すること
を含む、方法。 A method for plating a substrate in a plating apparatus comprising:
The plating apparatus is
a substrate holder configured to hold the substrate;
A plating bath configured to accommodate the substrate holder holding the substrate, the plating bath comprising a first bath on the side of the first surface of the substrate and a second bath on the side of the second surface of the substrate; a plating tank in which the first tank and the second tank communicate with each other through a gap;
wherein the method comprises:
supplying a plating current from a first power supply between a first anode electrode arranged in the first tank of the plating bath and the substrate; and an auxiliary anode arranged on the first tank side of the gap. supplying a direct current auxiliary current from an auxiliary power supply between an electrode and an auxiliary cathode electrode positioned on the second tank side of the gap.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/020855 WO2022254579A1 (en) | 2021-06-01 | 2021-06-01 | Plating device and plating method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7161646B1 true JP7161646B1 (en) | 2022-10-26 |
JPWO2022254579A1 JPWO2022254579A1 (en) | 2022-12-08 |
Family
ID=83782329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022523945A Active JP7161646B1 (en) | 2021-06-01 | 2021-06-01 | Plating equipment and plating method |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230399766A1 (en) |
JP (1) | JP7161646B1 (en) |
KR (1) | KR102650454B1 (en) |
CN (1) | CN116419991B (en) |
WO (1) | WO2022254579A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS322655B1 (en) * | 1955-02-19 | 1957-05-01 | ||
KR20070041227A (en) * | 2005-10-14 | 2007-04-18 | 삼성코닝 주식회사 | Jig for electroplating and electroplating equipments comprising the same |
JP2007308783A (en) * | 2006-05-22 | 2007-11-29 | Matsushita Electric Ind Co Ltd | Apparatus and method for electroplating |
JP2021011624A (en) * | 2019-07-09 | 2021-02-04 | 株式会社荏原製作所 | Plating apparatus |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4977046B2 (en) * | 2008-01-21 | 2012-07-18 | Jx日鉱日石金属株式会社 | Edge overcoat prevention device and electroplating material manufacturing method using the same |
JP2009249659A (en) * | 2008-04-02 | 2009-10-29 | Nippon Mektron Ltd | Electroplating device and electroplating method |
JP2015086444A (en) * | 2013-10-31 | 2015-05-07 | 凸版印刷株式会社 | Electrolytic plating apparatus |
KR101866675B1 (en) * | 2014-06-27 | 2018-06-11 | 가부시키가이샤 무라타 세이사쿠쇼 | Plating device |
JP7051612B2 (en) * | 2018-06-28 | 2022-04-11 | 株式会社Lixil | Toilet bowl device |
JP7193381B2 (en) | 2019-02-28 | 2022-12-20 | 株式会社荏原製作所 | Plating equipment |
-
2021
- 2021-06-01 CN CN202180075320.1A patent/CN116419991B/en active Active
- 2021-06-01 JP JP2022523945A patent/JP7161646B1/en active Active
- 2021-06-01 WO PCT/JP2021/020855 patent/WO2022254579A1/en active Application Filing
- 2021-06-01 US US18/033,776 patent/US20230399766A1/en active Pending
- 2021-06-01 KR KR1020237015518A patent/KR102650454B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS322655B1 (en) * | 1955-02-19 | 1957-05-01 | ||
KR20070041227A (en) * | 2005-10-14 | 2007-04-18 | 삼성코닝 주식회사 | Jig for electroplating and electroplating equipments comprising the same |
JP2007308783A (en) * | 2006-05-22 | 2007-11-29 | Matsushita Electric Ind Co Ltd | Apparatus and method for electroplating |
JP2021011624A (en) * | 2019-07-09 | 2021-02-04 | 株式会社荏原製作所 | Plating apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPWO2022254579A1 (en) | 2022-12-08 |
KR102650454B1 (en) | 2024-03-25 |
KR20230070063A (en) | 2023-05-19 |
US20230399766A1 (en) | 2023-12-14 |
CN116419991A (en) | 2023-07-11 |
WO2022254579A1 (en) | 2022-12-08 |
CN116419991B (en) | 2024-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20170026112A (en) | Plating apparatus, plating method, and substrate holder | |
TWI833972B (en) | Substrate holder and plating device | |
US20220186395A1 (en) | Holder for holding substrate and system for plating | |
TW201937010A (en) | Electroplating device | |
JP7193381B2 (en) | Plating equipment | |
JP7161646B1 (en) | Plating equipment and plating method | |
KR20180107712A (en) | Plating apparatus and method for determining plating tank configuration | |
JP2021127469A (en) | Plating method | |
TWI809415B (en) | Plating device and plating method | |
JP7460504B2 (en) | Plating Equipment | |
JP7174201B1 (en) | Plating equipment | |
WO2023053182A1 (en) | Plating apparatus | |
JP2017183592A (en) | Method of manufacturing substrate and substrate | |
TWI785823B (en) | Plating device | |
JP7097523B1 (en) | How to store the board holder, plating equipment | |
TWI814428B (en) | Plating device | |
JP7357824B1 (en) | Plating equipment and plating method | |
KR20240095403A (en) | Plating device and plating method | |
JP2022111687A (en) | Short circuit detection method in plating apparatus, control method of plating apparatus, and plating apparatus | |
KR20230100602A (en) | Plating apparatus and plating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220422 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7161646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |