JP7157457B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP7157457B2 JP7157457B2 JP2019517698A JP2019517698A JP7157457B2 JP 7157457 B2 JP7157457 B2 JP 7157457B2 JP 2019517698 A JP2019517698 A JP 2019517698A JP 2019517698 A JP2019517698 A JP 2019517698A JP 7157457 B2 JP7157457 B2 JP 7157457B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- address
- inter
- register
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Description
図1は、本発明の実施形態に係るデータ処理装置1のハードウェア構成を示す模式図である。データ処理装置1は、複数の演算器を二次元ネットワークにより相互接続した構成を備えたシストリックアレイ型アクセラレータを構成する。
図1を参照しながら、図2を用いて、データ処理装置1の動作を説明する。図2は、データ処理装置1が実行するデータ処理(レジスタ更新)の処理手順を示すタイミングチャートである。図2は、主として、演算器15の演算の処理手順を示すものである。
10 基本ユニット(ユニット)
11、21 ユニット間レジスタ部
11a 第1レジスタ群
11b 第2レジスタ群
12 演算バス及びスイッチ群
13 アドレス設定部
14 データ保持部
14a 第1保持部
14b 第2保持部
14c 第3保持部
14d 第4保持部
15 演算器
15a 第1演算ブロック
15b 第2演算ブロック
15c 第3演算ブロック
16 アドレス生成器
16a ストアユニット
16b ロードユニット
17 アドレス書き換え部
18 メモリブロック
19 マルチプレクサ
Claims (6)
- 複数の演算器及び複数のレジスタを備え、アキュムレート演算可能な自己ループ構造を持つデータ処理装置であって、複数のユニットが相互接続されるデータ処理装置であって、
各ユニットは、各ユニットの前段のユニット側に配置されたユニット間レジスタ部を含み、
前記各ユニットは、4列分の機能をパイプライン処理することによって、論理的には4列であり、物理的には1列である回路構成を実現するものであり、
前記各ユニットは、前記ユニット間レジスタ部からデータを読み出し、当該データを用いて演算を行った後、各機能におけるレジスタ更新において後段のユニットに含まれるユニット間レジスタ部のうちの各機能に対応するレジスタを更新する演算をパイプライン実行することにより、自己ループ命令を含む命令から構成される命令列を実行することを特徴とするデータ処理装置。 - 前記各ユニットは、前記ユニット間レジスタ部からアドレス情報を読み出し、当該アドレス情報を用いてアドレスを生成した後、各機能におけるメモリ参照において後段のユニットに含まれるユニット間レジスタ部を更新するためのメモリ読み出しをパイプライン実行することにより、自己ループアドレス生成を含むメモリ参照命令から構成される命令列を実行することを特徴とする請求項1に記載のデータ処理装置。
- 前記各ユニットは、メモリブロック、及び前記生成されたアドレスを書き換えるアドレス書き換え部を含み、
前記各ユニットは、
前記メモリブロックを分割する場合には、前記アドレス書き換え部によって書き換えられたアドレスを用いて前記メモリブロックへの書き込みを行い、
前記メモリブロックを分割しない場合には、前記生成されたアドレスを用いて前記メモリブロックへの書き込みを行うことを特徴とする請求項2に記載のデータ処理装置。 - 前記ユニット間レジスタ部は、第1レジスタ群及び第2レジスタ群を含み、
前記各ユニットは、前記第1レジスタ群及び第2レジスタ群を、それぞれ、書き込みレジスタ群又は読み出しレジスタ群として、排他的に使用することを特徴とする請求項1~3のいずれか1項に記載のデータ処理装置。 - 前記各ユニットは、前記ユニット間レジスタ部から読み出されたアドレス情報を用いてアドレスを生成するアドレス生成器を含み、
各機能に対応する演算及びアドレス生成の組に関連付けられるメモリ空間であって、機能間で互いに独立したメモリ空間又は機能間で共有されるメモリ空間を対象として、前記メモリブロックを参照することを特徴とする請求項3に記載のデータ処理装置。 - 前記各ユニットは、1つの前記演算器と、1組の前記アドレス生成器及び前記アドレス書き換え部と、1つの前記メモリブロックとを用いて、各機能に対応する、機能数分の前記演算器と、機能数組の前記アドレス生成器及び前記アドレス書き換え部と、機能数分のメモリブロックとを有するハードウェア構成と等価な構成を提供することを特徴とする請求項5に記載のデータ処理装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017096061 | 2017-05-12 | ||
JP2017096061 | 2017-05-12 | ||
PCT/JP2018/018169 WO2018207883A1 (ja) | 2017-05-12 | 2018-05-10 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018207883A1 JPWO2018207883A1 (ja) | 2020-03-12 |
JP7157457B2 true JP7157457B2 (ja) | 2022-10-20 |
Family
ID=64105398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019517698A Active JP7157457B2 (ja) | 2017-05-12 | 2018-05-10 | データ処理装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7157457B2 (ja) |
WO (1) | WO2018207883A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014164659A (ja) | 2013-02-27 | 2014-09-08 | Renesas Electronics Corp | プロセッサ |
WO2016163421A1 (ja) | 2015-04-08 | 2016-10-13 | 国立大学法人奈良先端科学技術大学院大学 | データ処理装置 |
-
2018
- 2018-05-10 WO PCT/JP2018/018169 patent/WO2018207883A1/ja active Application Filing
- 2018-05-10 JP JP2019517698A patent/JP7157457B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014164659A (ja) | 2013-02-27 | 2014-09-08 | Renesas Electronics Corp | プロセッサ |
WO2016163421A1 (ja) | 2015-04-08 | 2016-10-13 | 国立大学法人奈良先端科学技術大学院大学 | データ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2018207883A1 (ja) | 2018-11-15 |
JPWO2018207883A1 (ja) | 2020-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6960479B2 (ja) | 再構成可能並列処理 | |
JP2009529188A (ja) | 改良された置換可能なアドレス・プロセッサ及び方法 | |
US10679319B2 (en) | Task execution in a SIMD processing unit with parallel groups of processing lanes | |
JP2008513903A (ja) | シャッフル演算のためのマイクロプロセッサデバイス及び方法 | |
US11705207B2 (en) | Processor in non-volatile storage memory | |
JP5294304B2 (ja) | 再構成可能電子回路装置 | |
JP6551751B2 (ja) | マルチプロセッサ装置 | |
JP5549442B2 (ja) | Fft演算装置 | |
JP7157457B2 (ja) | データ処理装置 | |
JP7186212B2 (ja) | データ処理装置におけるベクトル・インタリーブ | |
TW202403544A (zh) | 向量擷取及合併指令 | |
JPS6123276A (ja) | デ−タ処理装置 | |
JP7136343B2 (ja) | データ処理システム、方法、およびプログラム | |
JP2009507292A (ja) | 分離したシリアルモジュールを備えるプロセッサアレイ | |
CN109816093B (zh) | 一种单路式卷积实现方法 | |
JP2002269067A (ja) | 行列演算装置 | |
JP5659772B2 (ja) | 演算処理装置 | |
JP2008102599A (ja) | プロセッサ | |
JP7506086B2 (ja) | データ処理 | |
JP6353359B2 (ja) | データ処理装置、データ処理システム、データ構造、記録媒体、記憶装置およびデータ処理方法 | |
JP2003216411A5 (ja) | ||
KR20230078131A (ko) | 반복 배열 ntt를 이용한 동형 암호 연산 장치 및 방법 | |
WO2020084694A1 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP2011103025A (ja) | データ入出力装置およびそれを用いたデータ処理装置 | |
JP2004334306A (ja) | 演算処理回路及び演算処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7157457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |