JP7143754B2 - Power supply protection circuit and power supply - Google Patents

Power supply protection circuit and power supply Download PDF

Info

Publication number
JP7143754B2
JP7143754B2 JP2018238525A JP2018238525A JP7143754B2 JP 7143754 B2 JP7143754 B2 JP 7143754B2 JP 2018238525 A JP2018238525 A JP 2018238525A JP 2018238525 A JP2018238525 A JP 2018238525A JP 7143754 B2 JP7143754 B2 JP 7143754B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
inductor
power supply
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018238525A
Other languages
Japanese (ja)
Other versions
JP2020102917A (en
Inventor
高見 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018238525A priority Critical patent/JP7143754B2/en
Publication of JP2020102917A publication Critical patent/JP2020102917A/en
Application granted granted Critical
Publication of JP7143754B2 publication Critical patent/JP7143754B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本開示は、電源装置の保護回路及び電源装置に関する。 The present disclosure relates to a protection circuit for a power supply and a power supply.

従来、電源装置として例えばノーマリーオン型のトランジスタをオンオフ制御して入力電圧から出力電圧を得る電源装置が提案されている(例えば、特許文献1参照)。 Conventionally, as a power supply device, for example, a power supply device has been proposed in which an output voltage is obtained from an input voltage by controlling the on/off of a normally-on transistor (see, for example, Patent Document 1).

特開2015-65776号公報JP 2015-65776 A

ところで、出力電圧を調整しようとすると、トランジスタのオンオフを制御する制御回路が必要となる。しかしながら、ノーマリーオン型のトランジスタの場合、制御回路への電力供給が停止されると、トランジスタは導通状態となる。ここで、出力側のインダクタに、出力側から入力側へ向かう方向の電流が流れる場合、その電流は、導通状態のトランジスタに流れてしまう。その結果、インダクタからの電流の大きさによっては、トランジスタが故障するおそれがある。 By the way, when trying to adjust the output voltage, a control circuit for controlling the on/off of the transistor is required. However, in the case of a normally-on transistor, the transistor becomes conductive when the power supply to the control circuit is stopped. Here, when a current flows from the output side to the input side in the inductor on the output side, the current flows to the conductive transistor. As a result, depending on the amount of current drawn from the inductor, the transistor may fail.

本開示の目的は、トランジスタの故障を抑制できる電源装置の保護回路及び電源装置を提供することにある。 An object of the present disclosure is to provide a protection circuit for a power supply device and a power supply device that can suppress transistor failures.

本開示の一形態である電源装置の保護回路は、ノーマリーオン型のトランジスタと、前記トランジスタに接続される第1インダクタとを有する電源装置における前記トランジスタを保護する保護回路であって、前記第1インダクタと電気的に絶縁され、前記第1インダクタと磁気結合する第2インダクタと、前記第1インダクタの第1電流により前記第2インダクタに誘起される第2電流に基づいて、前記トランジスタをオフするゲート電圧を生成するためのゲート電圧生成回路と、を有する。 A power supply device protection circuit according to one embodiment of the present disclosure is a protection circuit for protecting the transistor in a power supply device having a normally-on transistor and a first inductor connected to the transistor, The transistor is turned off based on a second inductor electrically insulated from the first inductor and magnetically coupled with the first inductor, and a second current induced in the second inductor by the first current of the first inductor. a gate voltage generation circuit for generating a gate voltage to

この構成によれば、第1インダクタからトランジスタに向けて電流が流れる場合、第1インダクタと磁気結合する第2インダクタに誘起される第2電流に基づいてトランジスタのゲート端子に負電圧が印加される。ノーマリーオン型のトランジスタは、ゲート端子に印加される負電圧によって電流を通さない遮断状態となる。したがって、第1インダクタから第1トランジスタに電流が流れることが抑制されるため、トランジスタの故障を抑制できる。 According to this configuration, when current flows from the first inductor to the transistor, a negative voltage is applied to the gate terminal of the transistor based on the second current induced in the second inductor magnetically coupled with the first inductor. . A normally-on transistor is cut off by a negative voltage applied to its gate terminal. Therefore, since the flow of current from the first inductor to the first transistor is suppressed, failure of the transistor can be suppressed.

本開示の一形態である電源装置の保護回路及び電源装置によれば、トランジスタの故障を抑制できる。 According to the protection circuit of the power supply device and the power supply device according to one embodiment of the present disclosure, failure of the transistor can be suppressed.

第1実施形態の保護回路を備える電源装置の回路図。1 is a circuit diagram of a power supply device including a protection circuit according to the first embodiment; FIG. 第2実施形態の保護回路を備える電源装置の回路図。The circuit diagram of the power supply device provided with the protection circuit of 2nd Embodiment. 第3実施形態の保護回路を備える電源装置の回路図。The circuit diagram of the power supply device provided with the protection circuit of 3rd Embodiment. 第4実施形態の保護回路を備える電源装置の回路図。The circuit diagram of the power supply device provided with the protection circuit of 4th Embodiment. 変更例の保護回路を備える電源装置の回路図。The circuit diagram of the power supply device provided with the protection circuit of a modification. 変更例の保護回路を備える電源装置の回路図。The circuit diagram of the power supply device provided with the protection circuit of a modification. 変更例の保護回路を備える電源装置の回路図。The circuit diagram of the power supply device provided with the protection circuit of a modification. 変更例の保護回路を備える電源装置の回路図。The circuit diagram of the power supply device provided with the protection circuit of a modification.

以下、図面を参照して、各実施形態について説明する。
(第1実施形態)
図1に示すように、電源装置の一例である降圧型DC-DCコンバータ10は、一対の第1電源端子11a,11b、一対の第2電源端子12a,12b、第1の平滑コンデンサ13、チョッパ回路14、第2の平滑コンデンサ15、制御回路20、及び保護回路30を有する。本実施形態では、一対の第1電源端子11a,11bが降圧型DC-DCコンバータ10の入力端子を構成し、一対の第2電源端子12a,12bが降圧型DC-DCコンバータの出力端子を構成している。
Hereinafter, each embodiment will be described with reference to the drawings.
(First embodiment)
As shown in FIG. 1, a step-down DC-DC converter 10, which is an example of a power supply device, includes a pair of first power supply terminals 11a and 11b, a pair of second power supply terminals 12a and 12b, a first smoothing capacitor 13, a chopper It has a circuit 14 , a second smoothing capacitor 15 , a control circuit 20 and a protection circuit 30 . In this embodiment, the pair of first power supply terminals 11a and 11b form the input terminals of the step-down DC-DC converter 10, and the pair of second power supply terminals 12a and 12b form the output terminals of the step-down DC-DC converter. is doing.

第1電線10Aは、第1電源端子11aを介して電源CSの正極、及び第2電源端子12aを介して負荷LDの第1端子と接続されている。第2電線10Bは、第1電源端子11bを介して電源CSの負極、及び第2電源端子12bを介して負荷LDの第2端子と接続されている。第1電線10Aは、第1電源端子11aと第2電源端子12aとを電気的に接続している。第2電線10Bは、第1電源端子11bと第2電源端子12bとを電気的に接続している。本実施形態では、第2電線10Bは接地されている。電源CSは、直流電源であってもよいし、発電装置であってもよいし、蓄電装置であってもよい。負荷LDとしては、直流負荷であってもよいし、降圧型DC-DCコンバータ10に接続されるインバータ回路であってもよい。電源装置は、昇圧型DC-DCコンバータ又は双方向DC-DCコンバータであってもよい。また、入力側にトランスを備えた絶縁型のDC-DCコンバータ(フォワード型DC-DCコンバータ、アクティブクランプフォワードコンバータ、フルブリッジコンバータ、フライバックコンバータ、ハーフブリッジコンバータ等)であってもよい。 The first electric wire 10A is connected to the positive terminal of the power supply CS through the first power supply terminal 11a and to the first terminal of the load LD through the second power supply terminal 12a. The second electric wire 10B is connected to the negative electrode of the power supply CS through the first power supply terminal 11b and to the second terminal of the load LD through the second power supply terminal 12b. The first electric wire 10A electrically connects the first power terminal 11a and the second power terminal 12a. The second electric wire 10B electrically connects the first power terminal 11b and the second power terminal 12b. In this embodiment, the second electric wire 10B is grounded. The power source CS may be a DC power source, a power generation device, or a power storage device. The load LD may be a DC load or an inverter circuit connected to the step-down DC-DC converter 10 . The power supply may be a step-up DC-DC converter or a bi-directional DC-DC converter. It may also be an isolated DC-DC converter (a forward type DC-DC converter, an active clamp forward converter, a full bridge converter, a flyback converter, a half bridge converter, etc.) having a transformer on the input side.

第1の平滑コンデンサ13、チョッパ回路14、及び第2の平滑コンデンサ15は、一対の第1電源端子11a,11bと一対の第2電源端子12a,12bとの間に設けられている。第1の平滑コンデンサ13は、チョッパ回路14に対して第1電源端子11a側に設けられている。第1の平滑コンデンサ13の第1端子は第1電線10Aに接続され、第1の平滑コンデンサ13の第2端子は第2電線10Bに接続されている。第2の平滑コンデンサ15は、チョッパ回路14に対して第2電源端子12b側に設けられている。第2の平滑コンデンサ15の第1端子は第1電線10Aに接続され、第2の平滑コンデンサ15の第2端子は第2電線10Bに接続されている。一例では、第1の平滑コンデンサ13の容量値は、第2の平滑コンデンサ15の容量値よりも小さい。 The first smoothing capacitor 13, the chopper circuit 14, and the second smoothing capacitor 15 are provided between the pair of first power terminals 11a, 11b and the pair of second power terminals 12a, 12b. The first smoothing capacitor 13 is provided on the first power terminal 11a side with respect to the chopper circuit 14 . A first terminal of the first smoothing capacitor 13 is connected to the first wire 10A, and a second terminal of the first smoothing capacitor 13 is connected to the second wire 10B. The second smoothing capacitor 15 is provided on the second power terminal 12b side with respect to the chopper circuit 14 . A first terminal of the second smoothing capacitor 15 is connected to the first wire 10A, and a second terminal of the second smoothing capacitor 15 is connected to the second wire 10B. In one example, the capacitance value of first smoothing capacitor 13 is smaller than the capacitance value of second smoothing capacitor 15 .

チョッパ回路14は、一対の第1電源端子11a,11bの電圧を降圧して一対の第2電源端子12a,12bの電圧として出力する。チョッパ回路14は、第1トランジスタ14A、第2トランジスタ14B、及び第1インダクタ14Cを有する。第1トランジスタ14A及び第2トランジスタ14Bには、ノーマリーオン型のトランジスタが用いられる。具体的には、第1トランジスタ14A及び第2トランジスタ14Bは、ノーマリーオン型のトランジスタとして化合物半導体が用いられている。化合物半導体は、砒素ガリウム(GaAs)、窒化ガリウム(GaN)等により製造される。本実施形態では、化合物半導体としてHEMT(High Electron Mobility Transistor)が用いられている。第1インダクタ14Cの第1端子14xは、第2の平滑コンデンサ15の第1端子に接続されている。第1インダクタ14Cの第1端子14xは、第1電線10Aを介して第2電源端子12aに接続されている。第1インダクタ14Cの第2端子14yは、第1トランジスタ14Aの第1端子(ドレイン端子)と第2トランジスタ14Bの第2端子(ソース端子)に接続されている。第1インダクタ14Cの第2端子14yは、第1電線10Aを介して第1電源端子11aに接続されている。 The chopper circuit 14 steps down the voltage of the pair of first power supply terminals 11a and 11b and outputs it as the voltage of the pair of second power supply terminals 12a and 12b. The chopper circuit 14 has a first transistor 14A, a second transistor 14B and a first inductor 14C. Normally-on transistors are used for the first transistor 14A and the second transistor 14B. Specifically, compound semiconductors are used as normally-on type transistors for the first transistor 14A and the second transistor 14B. Compound semiconductors are manufactured from gallium arsenide (GaAs), gallium nitride (GaN), and the like. In this embodiment, a HEMT (High Electron Mobility Transistor) is used as the compound semiconductor. A first terminal 14 x of the first inductor 14 C is connected to a first terminal of the second smoothing capacitor 15 . A first terminal 14x of the first inductor 14C is connected to the second power terminal 12a via the first wire 10A. A second terminal 14y of the first inductor 14C is connected to a first terminal (drain terminal) of the first transistor 14A and a second terminal (source terminal) of the second transistor 14B. A second terminal 14y of the first inductor 14C is connected to the first power terminal 11a via the first wire 10A.

第1トランジスタ14Aは、第1インダクタ14Cと第2トランジスタ14Bの第2端子(ソース端子)との間のノードと、第1電源端子11bと第2電源端子12bとを繋ぐ第2電線10Bとの間の導通及び遮断を切り換え可能に構成されている。第2トランジスタ14Bは、第1インダクタ14Cと第1電源端子11aとの間の導通及び遮断を切り換え可能に構成されている。 The first transistor 14A is connected between the node between the first inductor 14C and the second terminal (source terminal) of the second transistor 14B and the second wire 10B connecting the first power terminal 11b and the second power terminal 12b. It is configured to be switchable between conduction and interruption. The second transistor 14B is configured to switch between conduction and interruption between the first inductor 14C and the first power supply terminal 11a.

第1トランジスタ14Aの第2端子(ソース端子)は、第2電線10Bに接続されている。第1トランジスタ14Aの第1端子(ドレイン端子)は、第2トランジスタ14Bの第2端子(ソース端子)に接続されている。第2トランジスタ14Bの第1端子(ドレイン端子)は、第1電源端子11aに接続されている。 A second terminal (source terminal) of the first transistor 14A is connected to the second wire 10B. A first terminal (drain terminal) of the first transistor 14A is connected to a second terminal (source terminal) of the second transistor 14B. A first terminal (drain terminal) of the second transistor 14B is connected to the first power supply terminal 11a.

保護回路30は、チョッパ回路14の第1インダクタ14Cの第1端子14xから第2端子14yに向けて第1電流が流れる場合に第1トランジスタ14Aを保護する回路である。例えば、第2の平滑コンデンサ15が充電された状態で制御部24への電力供給が停止される場合、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れる。この場合、第1トランジスタ14Aの第1端子14xから第2端子14yに向けて流れる第1電流が大きくなり、第1電流が第1トランジスタ14Aに流れると、第1トランジスタ14Aが故障するおそれがある。保護回路30は、第1トランジスタ14Aに流れる電流を抑制することによって第1トランジスタ14Aが故障することを抑制するための回路である。保護回路30は、第2インダクタ31及びゲート電圧生成回路32を有する。 The protection circuit 30 is a circuit that protects the first transistor 14A when a first current flows from the first terminal 14x of the first inductor 14C of the chopper circuit 14 toward the second terminal 14y. For example, when the power supply to the control unit 24 is stopped while the second smoothing capacitor 15 is charged, current flows from the second smoothing capacitor 15 to the first transistor 14A. In this case, the first current flowing from the first terminal 14x to the second terminal 14y of the first transistor 14A increases, and if the first current flows through the first transistor 14A, the first transistor 14A may fail. . The protection circuit 30 is a circuit for suppressing failure of the first transistor 14A by suppressing current flowing through the first transistor 14A. The protection circuit 30 has a second inductor 31 and a gate voltage generation circuit 32 .

第2インダクタ31は、第1インダクタ14Cと電気的に絶縁し、かつ第1インダクタ14Cと磁気結合するように設けられている。第2インダクタ31は、第1インダクタ14Cと同じ極性となるように構成される。具体的には、図2に示すとおり、第2インダクタ31のコイルの巻き始めの位置は、第1インダクタ14Cのコイルの巻き始めの位置と同じである。この場合、第1インダクタ14Cと第2インダクタ31との間のインダクタンスの値が正の値になる。なお、本実施形態では、降圧型DC-DCコンバータ10は、第1インダクタ14C、第2インダクタ31、及び鉄心からなるトランスを有する。これにより、第1インダクタ14Cと第2インダクタ31とが磁気結合する構成を容易に実現できる。 The second inductor 31 is provided so as to be electrically insulated from the first inductor 14C and magnetically coupled to the first inductor 14C. The second inductor 31 is configured to have the same polarity as the first inductor 14C. Specifically, as shown in FIG. 2, the winding start position of the coil of the second inductor 31 is the same as the winding start position of the coil of the first inductor 14C. In this case, the value of inductance between the first inductor 14C and the second inductor 31 becomes a positive value. In this embodiment, the step-down DC-DC converter 10 has a transformer composed of the first inductor 14C, the second inductor 31, and an iron core. Thereby, the configuration in which the first inductor 14C and the second inductor 31 are magnetically coupled can be easily realized.

ゲート電圧生成回路32は、第1インダクタ14Cの第1電流によって第2インダクタ31に誘起された第2電流に基づいて負電圧(ゲート電圧)を生成し、その負電圧(ゲート電圧)を第1トランジスタ14Aのゲート端子に出力する回路である。本実施形態では、ゲート電圧生成回路32は、第1インダクタ14Cの第1端子14xから第2端子14yに流れる第1電流によって第2インダクタ31に誘起される第2電流に基づいて負電圧(ゲート電圧)を生成し、その負電圧(ゲート電圧)を第1トランジスタ14Aのゲート端子に出力する。ゲート電圧生成回路32は、ダイオード33、コンデンサ34、及び第1スイッチ素子35を有する。 The gate voltage generation circuit 32 generates a negative voltage (gate voltage) based on the second current induced in the second inductor 31 by the first current of the first inductor 14C, and applies the negative voltage (gate voltage) to the first inductor 14C. This circuit outputs to the gate terminal of the transistor 14A. In this embodiment, the gate voltage generation circuit 32 generates a negative voltage (gate voltage) and outputs its negative voltage (gate voltage) to the gate terminal of the first transistor 14A. The gate voltage generation circuit 32 has a diode 33 , a capacitor 34 and a first switch element 35 .

ダイオード33のカソードは、第2インダクタ31の第2端子31yに接続されている。ダイオード33のアノードは、コンデンサ34の第1端子に接続されている。第2インダクタ31の第1端子31x及びコンデンサ34の第2端子はそれぞれ、第2電線10Bに接続されている。このため、ダイオード33は、第2インダクタ31からコンデンサ34に向けて電流が流れることを防ぐ逆流防止ダイオードとなる。また第2電線10Bに接続されたコンデンサ34の第2端子は負極側端子を構成し、コンデンサ34の第1端子は正極側端子を構成する。 A cathode of the diode 33 is connected to the second terminal 31 y of the second inductor 31 . The anode of diode 33 is connected to the first terminal of capacitor 34 . A first terminal 31x of the second inductor 31 and a second terminal of the capacitor 34 are each connected to the second wire 10B. Therefore, the diode 33 functions as a backflow prevention diode that prevents current from flowing from the second inductor 31 toward the capacitor 34 . The second terminal of the capacitor 34 connected to the second wire 10B constitutes a negative terminal, and the first terminal of the capacitor 34 constitutes a positive terminal.

第1スイッチ素子35には、例えばノーマリーオン型のトランジスタが用いられる。本実施形態では、第1スイッチ素子35には、MOSFET(metal-oxide-semiconductor field-effect transistor)が用いられている。第1スイッチ素子35の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子に接続されている。第1スイッチ素子35の第2端子(ソース端子)は、ダイオード33のアノードとコンデンサ34の第1端子とのノードに接続されている。なお、第1スイッチ素子35として、IGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ等の他のトランジスタ、サイリスタ等の他のスイッチ素子が用いられてもよい。また第1スイッチ素子35として、ノーマリーオフ型のトランジスタが用いられてもよい。 A normally-on transistor, for example, is used for the first switch element 35 . In this embodiment, a MOSFET (metal-oxide-semiconductor field-effect transistor) is used for the first switch element 35 . A first terminal (drain terminal) of the first switch element 35 is connected to a gate terminal of the first transistor 14A. A second terminal (source terminal) of the first switch element 35 is connected to a node between the anode of the diode 33 and the first terminal of the capacitor 34 . As the first switch element 35, an IGBT (Insulated Gate Bipolar Transistor), another transistor such as a bipolar transistor, or another switch element such as a thyristor may be used. Alternatively, a normally-off transistor may be used as the first switch element 35 .

制御回路20は、駆動回路21~23と、駆動回路21~23を制御する制御部24とを有する。
駆動回路21は、第1トランジスタ14Aのゲート端子と電気的に接続されている。駆動回路21は、第1トランジスタ14Aの導通状態(オン状態)及び遮断状態(オフ状態)の切り換えを制御するゲート電圧を第1トランジスタ14Aのゲート端子に出力する。駆動回路22は、第2トランジスタ14Bのゲート端子と電気的に接続されている。駆動回路22は、第2トランジスタ14Bの導通状態及び遮断状態の切り換えを制御するゲート電圧を第2トランジスタ14Bのゲート端子に出力する。駆動回路23は、第1スイッチ素子35のゲート端子と電気的に接続されている。駆動回路23は、第1スイッチ素子35の導通状態及び遮断状態の切り換えを制御するゲート電圧を第1スイッチ素子35のゲート端子に出力する。ここで、第1トランジスタ14Aの導通状態とは、第1トランジスタ14Aのドレイン端子とソース端子との間が導通した状態である。第1トランジスタ14Aの遮断状態とは、第1トランジスタ14Aのドレイン端子とソース端子との間が電気的に絶縁された状態である。第2トランジスタ14Bの導通状態及び遮断状態と、第1スイッチ素子35の導通状態及び遮断状態も第1トランジスタ14Aの導通状態及び遮断状態と同様である。第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子35はノーマリーオン型のトランジスタであるため、ゲート電圧が印加された場合には、遮断状態となり、ゲート電圧が印加されない場合には、導通状態となる。
The control circuit 20 has drive circuits 21 to 23 and a control section 24 that controls the drive circuits 21 to 23 .
The drive circuit 21 is electrically connected to the gate terminal of the first transistor 14A. The drive circuit 21 outputs to the gate terminal of the first transistor 14A a gate voltage for controlling switching between the conductive state (ON state) and cutoff state (OFF state) of the first transistor 14A. The drive circuit 22 is electrically connected to the gate terminal of the second transistor 14B. The drive circuit 22 outputs to the gate terminal of the second transistor 14B a gate voltage for controlling switching between the conductive state and the cutoff state of the second transistor 14B. The drive circuit 23 is electrically connected to the gate terminal of the first switch element 35 . The drive circuit 23 outputs to the gate terminal of the first switch element 35 a gate voltage for controlling switching between the conductive state and the cut-off state of the first switch element 35 . Here, the conductive state of the first transistor 14A is a state in which the drain terminal and the source terminal of the first transistor 14A are conductive. The cutoff state of the first transistor 14A is a state in which the drain terminal and the source terminal of the first transistor 14A are electrically insulated. The conductive state and cutoff state of the second transistor 14B and the conductive state and cutoff state of the first switch element 35 are the same as the conductive state and cutoff state of the first transistor 14A. Since the first transistor 14A, the second transistor 14B, and the first switch element 35 are normally-on type transistors, they are cut off when a gate voltage is applied, and when no gate voltage is applied, It becomes conductive.

なお、制御回路20は、駆動回路21~23に代えて、第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子35に対して共通の駆動回路を有してもよい。また制御回路20は、駆動回路21,22に代えて、第1トランジスタ14A及び第2トランジスタ14Bに対して共通の駆動回路を有してもよい。この場合、第1トランジスタ14A及び第2トランジスタ14Bが相補的に動作する状態であって、駆動回路は、NOT回路を有する。このため、駆動回路は、ゲート電圧を第1トランジスタ14Aのゲート端子に出力する場合、ゲート電圧を第2トランジスタ14Bのゲート端子に出力しない。また駆動回路は、ゲート電圧を第2トランジスタ14Bのゲート端子に出力する場合、ゲート電圧を第1トランジスタ14Aのゲート端子に出力しない。 The control circuit 20 may have a drive circuit common to the first transistor 14A, the second transistor 14B, and the first switch element 35 instead of the drive circuits 21-23. Further, the control circuit 20 may have a drive circuit common to the first transistor 14A and the second transistor 14B instead of the drive circuits 21 and 22. FIG. In this case, the first transistor 14A and the second transistor 14B operate complementarily, and the drive circuit has a NOT circuit. Therefore, when the drive circuit outputs the gate voltage to the gate terminal of the first transistor 14A, it does not output the gate voltage to the gate terminal of the second transistor 14B. Further, when the drive circuit outputs the gate voltage to the gate terminal of the second transistor 14B, the drive circuit does not output the gate voltage to the gate terminal of the first transistor 14A.

保護回路30における第2スイッチ素子25は、駆動回路21の第1出力端子21aと第1トランジスタ14Aのゲート端子との間に設けられている。第2スイッチ素子25には、例えばノーマリーオフ型のトランジスタが用いられる。本実施形態では、第2スイッチ素子25には、MOSFETが用いられている。第2スイッチ素子25の第1端子(ドレイン端子)は、駆動回路21の第1出力端子21aに接続されている。第2スイッチ素子25の第2端子(ソース端子)は、第1トランジスタ14Aのゲート端子に接続されている。第1スイッチ素子35の第1端子(ドレイン端子)は、第2スイッチ素子25の第2端子(ソース端子)に接続されている。第2スイッチ素子25のゲート端子は、駆動回路21の第2出力端子21bに接続されている。このため、駆動回路21は、第2スイッチ素子25の導通状態及び遮断状態の切り換えを制御するゲート電圧を第2スイッチ素子25のゲート端子に出力する。なお、第2スイッチ素子25として、IGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ等の他のトランジスタ、サイリスタ等の他のスイッチ素子が用いられてもよい。第2スイッチ素子25はノーマリーオフ型のトランジスタであるため、第2スイッチ素子25のゲート端子にゲート電圧が印加された場合、導通状態となり、第2スイッチ素子25のゲート端子にゲート電圧が印加されない場合、遮断状態となる。 The second switch element 25 in the protection circuit 30 is provided between the first output terminal 21a of the drive circuit 21 and the gate terminal of the first transistor 14A. A normally-off transistor, for example, is used for the second switch element 25 . In this embodiment, a MOSFET is used for the second switch element 25 . A first terminal (drain terminal) of the second switch element 25 is connected to the first output terminal 21 a of the drive circuit 21 . A second terminal (source terminal) of the second switch element 25 is connected to the gate terminal of the first transistor 14A. A first terminal (drain terminal) of the first switch element 35 is connected to a second terminal (source terminal) of the second switch element 25 . A gate terminal of the second switch element 25 is connected to the second output terminal 21 b of the drive circuit 21 . Therefore, the drive circuit 21 outputs to the gate terminal of the second switch element 25 a gate voltage for controlling switching between the conductive state and the cut-off state of the second switch element 25 . As the second switch element 25, an IGBT (Insulated Gate Bipolar Transistor), another transistor such as a bipolar transistor, or another switch element such as a thyristor may be used. Since the second switch element 25 is a normally-off transistor, when a gate voltage is applied to the gate terminal of the second switch element 25, it becomes conductive, and the gate voltage is applied to the gate terminal of the second switch element 25. If not, it will be blocked.

制御部24は、駆動回路21~23と電気的に接続されている。制御部24は、予め定められる制御プログラムを実行する演算処理装置を有する。演算処理装置は、例えばCPU(Central Processing Unit)又はMPU(Micro Processing Unit)を有する。制御部24は、1又は複数のマイクロコンピュータを有してもよい。制御部24は、複数の場所に離れて配置される複数の演算処理装置を有してもよい。制御部24は、記憶部をさらに有する。記憶部には、各種の制御プログラム及び各種の制御処理に用いられる情報が記憶される。記憶部は、例えば不揮発性メモリ及び揮発性メモリを有する。 The control unit 24 is electrically connected to the drive circuits 21-23. The control unit 24 has an arithmetic processing unit that executes a predetermined control program. The arithmetic processing unit has, for example, a CPU (Central Processing Unit) or an MPU (Micro Processing Unit). The control unit 24 may have one or more microcomputers. The control unit 24 may have a plurality of arithmetic processing units arranged separately at a plurality of locations. Control unit 24 further has a storage unit. The storage unit stores various control programs and information used for various control processes. The storage unit has, for example, nonvolatile memory and volatile memory.

制御部24は、制御プログラムに従って降圧処理を実行する。具体的には、制御部24は、一対の第1電源端子11a,11bの電圧を降圧して一対の第2電源端子12a,12bから出力するように第1トランジスタ14A及び第2トランジスタ14Bを制御する。 The control unit 24 executes the voltage step-down process according to the control program. Specifically, the control unit 24 controls the first transistor 14A and the second transistor 14B so that the voltage of the pair of first power supply terminals 11a and 11b is stepped down and output from the pair of second power supply terminals 12a and 12b. do.

より詳細には、制御部24は、第1の平滑コンデンサ13の端子間電圧と第2の平滑コンデンサ15の端子間電圧に基づいて、一対の第1電源端子11a,11bの電圧を降圧するように、第1トランジスタ14A及び第2トランジスタ14Bをオンオフするデューティ比を調整する制御信号を駆動回路21,22に出力する。また制御部24は、第1スイッチ素子35を遮断状態にする制御信号及び第2スイッチ素子25を遮断状態にする制御信号を駆動回路21,23に出力する。 More specifically, based on the voltage across the terminals of the first smoothing capacitor 13 and the voltage across the terminals of the second smoothing capacitor 15, the control unit 24 reduces the voltage of the pair of first power supply terminals 11a and 11b. At the same time, control signals for adjusting the duty ratios for turning on and off the first transistor 14A and the second transistor 14B are output to the drive circuits 21 and 22 . The control unit 24 also outputs a control signal to turn off the first switch element 35 and a control signal to turn off the second switch element 25 to the drive circuits 21 and 23 .

次に、保護回路30の動作について作用とともに説明する。
制御部24への電力供給が停止された場合、第1トランジスタ14A、第2トランジスタ14B、第1スイッチ素子35、及び第2スイッチ素子25のゲート端子にゲート電圧が印加されない状態となる。第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子35はそれぞれ、ノーマリーオン型のトランジスタであるため、導通状態となる。一方、第2スイッチ素子25は、ノーマリーオフ型のトランジスタであるため、遮断状態となる。したがって、第1トランジスタ14Aのゲート端子は、駆動回路21から切り離され、保護回路30に接続された状態となる。
Next, the operation of the protection circuit 30 will be described together with its effects.
When the power supply to the control unit 24 is stopped, the gate voltage is not applied to the gate terminals of the first transistor 14A, the second transistor 14B, the first switch element 35, and the second switch element 25. FIG. Since the first transistor 14A, the second transistor 14B, and the first switch element 35 are normally-on transistors, they are in a conducting state. On the other hand, since the second switch element 25 is a normally-off transistor, it is in a cut-off state. Therefore, the gate terminal of the first transistor 14A is disconnected from the drive circuit 21 and connected to the protection circuit 30. FIG.

第2の平滑コンデンサ15が満充電の状態で制御部24への電力供給が停止された場合、第2の平滑コンデンサ15からチョッパ回路14に向けて電流が流れる。言い換えれば、第2電源端子12aを介して第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる。このとき、第1インダクタ14Cと磁気結合している第2インダクタ31には、第1インダクタ14Cの第1電流によって誘起された第2電流が流れる。第2インダクタ31の第2電流は、第2電線10Bに流れてコンデンサ34を充電する。このため、コンデンサ34の第2端子(負極側端子)の電位が第1端子(正極側端子)の電位よりも高くなり、コンデンサ34の端子間電圧は負電圧となる。第1スイッチ素子35は導通状態であるため、コンデンサ34の端子間電圧は、第1トランジスタ14Aのゲート端子に第1トランジスタ14Aの閾値電圧を下回る電圧として印加される。言い換えれば、第1トランジスタ14Aのゲート端子には、第1トランジスタ14Aをオフするゲート電圧が印加される。これにより、第1トランジスタ14Aが遮断状態となるため、第1インダクタ14Cの第1端子14xから第2端子14yに流れる電流が第1トランジスタ14Aに流れることが抑制される。 When the power supply to the control unit 24 is stopped while the second smoothing capacitor 15 is fully charged, current flows from the second smoothing capacitor 15 to the chopper circuit 14 . In other words, the first current flows from the first terminal 14x of the first inductor 14C to the second terminal 14y via the second power supply terminal 12a. At this time, a second current induced by the first current of the first inductor 14C flows through the second inductor 31 magnetically coupled to the first inductor 14C. A second current of the second inductor 31 flows through the second wire 10B and charges the capacitor 34 . Therefore, the potential of the second terminal (negative terminal) of the capacitor 34 becomes higher than the potential of the first terminal (positive terminal), and the voltage across the terminals of the capacitor 34 becomes a negative voltage. Since the first switch element 35 is in a conductive state, the voltage across the terminals of the capacitor 34 is applied to the gate terminal of the first transistor 14A as a voltage lower than the threshold voltage of the first transistor 14A. In other words, a gate voltage for turning off the first transistor 14A is applied to the gate terminal of the first transistor 14A. As a result, the first transistor 14A is turned off, so that the current flowing from the first terminal 14x to the second terminal 14y of the first inductor 14C is suppressed from flowing through the first transistor 14A.

本実施形態の効果について説明する。
(1-1)保護回路30は、第1インダクタ14Cの第1端子14xから第2端子14yに流れる第1電流によって第2インダクタ31に誘起された第2電流に基づいて負電圧を生成するように構成されている。ノーマリーオン型の第1トランジスタ14Aは、ゲート端子に印加される負電圧によって遮断状態となる。このため、例えば第2の平滑コンデンサ15が満充電の状態で制御部24への電力供給が停止された場合であっても、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることを抑制でき、第1トランジスタ14Aの故障を抑制できる。
Effects of the present embodiment will be described.
(1-1) The protection circuit 30 generates a negative voltage based on the second current induced in the second inductor 31 by the first current flowing from the first terminal 14x to the second terminal 14y of the first inductor 14C. is configured to The normally-on first transistor 14A is cut off by a negative voltage applied to its gate terminal. Therefore, even if the power supply to the control unit 24 is stopped while the second smoothing capacitor 15 is fully charged, it is possible to prevent current from flowing from the second smoothing capacitor 15 to the first transistor 14A. can be suppressed, and the failure of the first transistor 14A can be suppressed.

(1-2)ゲート電圧生成回路32は、第2インダクタ31の第1端子31xにカソードが接続されるダイオード33と、ダイオード33のアノードに接続されるコンデンサ34と、第1トランジスタ14Aのゲート端子とコンデンサ34との間に設けられる第1スイッチ素子35とを備える。この構成によれば、第1インダクタ14Cの第1電流によって第2インダクタ31に誘起された第2電流によってコンデンサ34の端子間電圧が負電圧となる。第1スイッチ素子35を導通状態にすれば、コンデンサ34の端子間電圧が第1スイッチ素子35を介して第1トランジスタ14Aのゲート端子に印加される。ノーマリーオン型の第1トランジスタ14Aは、ゲート端子に印加される負電圧によって遮断状態となる。このように、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる場合に第1トランジスタ14Aが遮断状態となるため、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。その結果、第1トランジスタ14Aの故障を抑制できる。 (1-2) The gate voltage generation circuit 32 includes a diode 33 whose cathode is connected to the first terminal 31x of the second inductor 31, a capacitor 34 connected to the anode of the diode 33, and a gate terminal of the first transistor 14A. and a first switch element 35 provided between the capacitor 34 and the capacitor 34 . According to this configuration, the voltage across the terminals of the capacitor 34 becomes a negative voltage due to the second current induced in the second inductor 31 by the first current of the first inductor 14C. When the first switch element 35 is turned on, the voltage across the terminals of the capacitor 34 is applied to the gate terminal of the first transistor 14A via the first switch element 35. FIG. The normally-on first transistor 14A is cut off by a negative voltage applied to its gate terminal. In this way, when the current flows from the first terminal 14x to the second terminal 14y of the first inductor 14C, the first transistor 14A is cut off. flow is suppressed. As a result, failure of the first transistor 14A can be suppressed.

(1-3)第1スイッチ素子35がノーマリーオン型のトランジスタであるため、制御部24への電力供給が停止される場合、第1スイッチ素子35のゲート端子にゲート電圧が印加されないことにより、第1スイッチ素子35が導通状態となる。このため、制御部24への電力供給が停止される場合、コンデンサ34の端子間電圧を第1トランジスタ14Aのゲート端子に確実に印加できる。 (1-3) Since the first switch element 35 is a normally-on transistor, when power supply to the control unit 24 is stopped, no gate voltage is applied to the gate terminal of the first switch element 35. , the first switch element 35 becomes conductive. Therefore, when the power supply to the control unit 24 is stopped, the voltage across the terminals of the capacitor 34 can be reliably applied to the gate terminal of the first transistor 14A.

(1-4)第2スイッチ素子25がノーマリーオフ型のトランジスタであるため、制御部24への電力供給が停止される場合、第2スイッチ素子25のゲート端子にゲート電圧が印加されないことにより、第2スイッチ素子25が遮断状態になる。このため、制御部24への電力供給が停止される場合、駆動回路21から第1トランジスタ14Aのゲート端子を切り離した状態にすることができる。したがって、第1トランジスタ14Aのゲート端子にはコンデンサ34の端子間電圧のみが印加されるため、第1トランジスタ14Aのゲート端子に確実に負電圧を印加できる。このため、第1トランジスタ14Aの遮断状態から導通状態への切り替えを精度よく実行できる。 (1-4) Since the second switch element 25 is a normally-off transistor, when the power supply to the control unit 24 is stopped, no gate voltage is applied to the gate terminal of the second switch element 25. , the second switch element 25 is turned off. Therefore, when the power supply to the control unit 24 is stopped, the gate terminal of the first transistor 14A can be disconnected from the drive circuit 21 . Therefore, since only the voltage across the terminals of the capacitor 34 is applied to the gate terminal of the first transistor 14A, a negative voltage can be reliably applied to the gate terminal of the first transistor 14A. Therefore, it is possible to accurately switch the first transistor 14A from the cut-off state to the conductive state.

(第2実施形態)
図2を参照して、第2実施形態の電源装置の保護回路について説明する。本実施形態では、第1実施形態と比較して保護回路の構成が異なる。以下の説明において、第1実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
(Second embodiment)
The protection circuit of the power supply device of the second embodiment will be described with reference to FIG. This embodiment differs from the first embodiment in the configuration of the protection circuit. In the following description, the same reference numerals are given to the same components as in the first embodiment, and the description thereof may be omitted.

本実施形態の保護回路70は、チョッパ回路14の第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる場合に第1トランジスタ14Aを保護する回路である。保護回路70は、第2スイッチ素子25、第2インダクタ71、第1スイッチ素子72、第1生成回路80、及び第2生成回路90を有する。第2インダクタ71は、第1実施形態の第2インダクタ31と同じ構成である。第1スイッチ素子72は、第1実施形態の第1スイッチ素子35と同じ構成である。なお、本実施形態では、降圧型DC-DCコンバータ10は、第1インダクタ14C、第2インダクタ71、及び鉄心からなるトランスを有する。第1生成回路80及び第2生成回路90は、第1インダクタ14Cの第1電流によって第2インダクタ71に誘起される第2電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第1生成回路80は、第2インダクタ71及び第2生成回路90と電気的に接続されている。第2生成回路90は、第1スイッチ素子72を介して第1トランジスタ14Aのゲート端子に電気的に接続されている。第1生成回路80は、第1インダクタ14Cの第1電流によって第2インダクタ71で誘起された第2電流に基づいて正電圧を生成し、第2生成回路90に出力するように構成されている。第2生成回路90は、正電圧を反転して負電圧にし、第1トランジスタ14Aのゲート端子に出力する反転増幅回路である。 The protection circuit 70 of this embodiment is a circuit that protects the first transistor 14A when a first current flows from the first terminal 14x to the second terminal 14y of the first inductor 14C of the chopper circuit 14 . The protection circuit 70 has a second switch element 25 , a second inductor 71 , a first switch element 72 , a first generation circuit 80 and a second generation circuit 90 . The second inductor 71 has the same configuration as the second inductor 31 of the first embodiment. The first switch element 72 has the same configuration as the first switch element 35 of the first embodiment. In this embodiment, the step-down DC-DC converter 10 has a transformer composed of the first inductor 14C, the second inductor 71, and an iron core. The first generation circuit 80 and the second generation circuit 90 generate a gate voltage for turning off the first transistor 14A based on the second current induced in the second inductor 71 by the first current of the first inductor 14C. It constitutes a voltage generation circuit. The first generator circuit 80 is electrically connected to the second inductor 71 and the second generator circuit 90 . The second generation circuit 90 is electrically connected to the gate terminal of the first transistor 14A through the first switch element 72. As shown in FIG. The first generation circuit 80 is configured to generate a positive voltage based on the second current induced in the second inductor 71 by the first current of the first inductor 14C, and output the positive voltage to the second generation circuit 90. . The second generating circuit 90 is an inverting amplifier circuit that inverts a positive voltage into a negative voltage and outputs it to the gate terminal of the first transistor 14A.

第1生成回路80は、ダイオード81及びコンデンサ82を有する。ダイオード81のアノードは、第2インダクタ71の第2端子71yに接続されている。ダイオード81のカソードは、コンデンサ82の第1端子に接続されている。コンデンサ82の第2端子は、接地されている。接地されたコンデンサ82の第2端子は負極側端子を構成し、コンデンサ82の第1端子は正極側端子を構成する。また第2インダクタ71の第1端子71xは、接地されている。 The first generator circuit 80 has a diode 81 and a capacitor 82 . The anode of diode 81 is connected to second terminal 71 y of second inductor 71 . The cathode of diode 81 is connected to the first terminal of capacitor 82 . A second terminal of capacitor 82 is grounded. A second terminal of the grounded capacitor 82 constitutes a negative terminal, and a first terminal of the capacitor 82 constitutes a positive terminal. A first terminal 71x of the second inductor 71 is grounded.

第2生成回路90は、オペアンプ91、第1抵抗92、第2抵抗93、第3抵抗94、及びコンデンサ95を有する。
オペアンプ91の反転入力端子は、第1抵抗92を介して第1生成回路80におけるダイオード81のカソードとコンデンサ82の第1端子との間のノードに接続されている。またオペアンプ91の反転入力端子は、第2抵抗93を介してオペアンプ91の出力端子に接続されている。第1抵抗92の抵抗値及び第2抵抗93の抵抗値に応じてオペアンプ91の増幅率(ゲイン)が設定される。オペアンプ91の反転入力端子と出力端子との間には、コンデンサ95が第2抵抗93と並列に接続されるように設けられている。これにより、コンデンサ95は、オペアンプ91に入力される入力信号に対する高周波ノイズを低減する。オペアンプ91の非反転入力端子は、バイアス補償抵抗となる第3抵抗94を介して第2電線10Bに接続されている。
The second generation circuit 90 has an operational amplifier 91 , a first resistor 92 , a second resistor 93 , a third resistor 94 and a capacitor 95 .
An inverting input terminal of the operational amplifier 91 is connected via a first resistor 92 to a node between the cathode of the diode 81 and the first terminal of the capacitor 82 in the first generating circuit 80 . Also, the inverting input terminal of the operational amplifier 91 is connected to the output terminal of the operational amplifier 91 via the second resistor 93 . The amplification factor (gain) of the operational amplifier 91 is set according to the resistance value of the first resistor 92 and the resistance value of the second resistor 93 . A capacitor 95 is connected in parallel with the second resistor 93 between the inverting input terminal and the output terminal of the operational amplifier 91 . As a result, the capacitor 95 reduces high frequency noise in the input signal input to the operational amplifier 91 . A non-inverting input terminal of the operational amplifier 91 is connected to the second wire 10B via a third resistor 94 serving as a bias compensation resistor.

なお、図2に示すように、オペアンプ91の負側電源端子には負電圧が供給され、オペアンプ91の正側電源端子には正電圧が供給される。
第1スイッチ素子72の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子と第2スイッチ素子25の第2端子(ソース端子)との間のノードに接続されている。第1スイッチ素子72の第1端子(ドレイン端子)は、第2スイッチ素子25の第2端子(ソース端子)に接続されている。第1スイッチ素子72の第2端子(ソース端子)は、第2生成回路90の出力端子に接続されている。具体的には、第1スイッチ素子72の第2端子(ソース端子)は、オペアンプ91の出力端子に接続されている。第1スイッチ素子72のゲート端子は、駆動回路23に接続されている。このため、駆動回路23は、第1スイッチ素子72の導通状態及び遮断状態の切り換えを制御するゲート電圧を第1スイッチ素子72のゲート端子に出力する。
As shown in FIG. 2, a negative voltage is supplied to the negative power supply terminal of the operational amplifier 91 and a positive voltage is supplied to the positive power supply terminal of the operational amplifier 91 .
A first terminal (drain terminal) of the first switch element 72 is connected to a node between the gate terminal of the first transistor 14A and the second terminal (source terminal) of the second switch element 25 . A first terminal (drain terminal) of the first switch element 72 is connected to a second terminal (source terminal) of the second switch element 25 . A second terminal (source terminal) of the first switch element 72 is connected to the output terminal of the second generation circuit 90 . Specifically, the second terminal (source terminal) of the first switch element 72 is connected to the output terminal of the operational amplifier 91 . A gate terminal of the first switch element 72 is connected to the drive circuit 23 . Therefore, the drive circuit 23 outputs to the gate terminal of the first switch element 72 a gate voltage for controlling switching between the conductive state and the cut-off state of the first switch element 72 .

次に、保護回路70の動作について説明する。
制御部24への電力供給が停止された状態では、第1トランジスタ14A、第2トランジスタ14B、第1スイッチ素子72、及び第2スイッチ素子25のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子72は導通状態となり、ノーマリーオフ型の第2スイッチ素子25は遮断状態となる。コンデンサ82には、定常動作時に電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する正電圧が蓄積されている。第2スイッチ素子25の遮断及び第1スイッチ素子72の導通に従ってコンデンサ82に蓄積された電荷により第2生成回路90から第1トランジスタ14Aの閾値電圧を下回る負バイアスが生成されて第1トランジスタ14Aのゲートソース間に負バイアスが印加されることになる。
Next, the operation of the protection circuit 70 will be described.
When the power supply to the control unit 24 is stopped, no gate voltage is applied to the gate terminals of the first transistor 14A, the second transistor 14B, the first switch element 72, and the second switch element 25. FIG. Therefore, the normally-on type first transistor 14A, the second transistor 14B, and the first switch element 72 are in a conductive state, and the normally-off type second switch element 25 is in a cut-off state. The capacitor 82 stores a positive voltage proportional to the difference (Vin-Vout) between the output voltage of the power supply CS and the voltage (output voltage) between the pair of second power supply terminals 12a and 12b during normal operation. A negative bias lower than the threshold voltage of the first transistor 14A is generated from the second generating circuit 90 by electric charges accumulated in the capacitor 82 as the second switch element 25 is turned off and the first switch element 72 is turned on, and the first transistor 14A is turned on. A negative bias will be applied between the gate and source.

第2生成回路90のオペアンプ91は、第1生成回路80の正電圧(コンデンサ82の端子間電圧)を負電圧に反転して所定のゲインで増幅して出力する。ノーマリーオン型の第1スイッチ素子72は導通状態となるため、オペアンプ91が出力する負電圧は、第1トランジスタ14Aのゲート端子に印加される。これにより、第1トランジスタ14Aが遮断状態となる。このように、本実施形態によれば、第1実施形態の(1-1)、(1-3)、及び(1-4)と同様の効果が得られる。 The operational amplifier 91 of the second generation circuit 90 inverts the positive voltage of the first generation circuit 80 (the voltage across the terminals of the capacitor 82) into a negative voltage, amplifies it with a predetermined gain, and outputs it. Since the normally-on first switch element 72 is in a conductive state, the negative voltage output from the operational amplifier 91 is applied to the gate terminal of the first transistor 14A. As a result, the first transistor 14A is turned off. Thus, according to this embodiment, the same effects as (1-1), (1-3), and (1-4) of the first embodiment can be obtained.

(第3実施形態)
図3を参照して、第3実施形態の電源装置の保護回路について説明する。本実施形態では、第1実施形態と比較して保護回路の構成が異なる。以下の説明において、第1実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
(Third Embodiment)
The protection circuit of the power supply device of the third embodiment will be described with reference to FIG. This embodiment differs from the first embodiment in the configuration of the protection circuit. In the following description, the same reference numerals are given to the same components as in the first embodiment, and the description thereof may be omitted.

本実施形態の保護回路100は、第1インダクタ14Cの第1端子14xから第2端子14yに電流が流れる場合、及び第1インダクタ14Cの第2端子14yから第1端子14xに電流が流れる場合の両方において、第1トランジスタ14Aを保護する回路である。保護回路100は、第2スイッチ素子25、第2インダクタ101、第1スイッチ素子102、第1生成回路110、及び第2生成回路120を有する。第2インダクタ101は、第1実施形態の第2インダクタ31と同じ構成である。第1スイッチ素子102は、第1実施形態の第1スイッチ素子35と同じ構成である。なお、本実施形態では、降圧型DC-DCコンバータ10は、第1インダクタ14C、第2インダクタ101、及び鉄心からなるトランスを有する。第1生成回路110及び第2生成回路120は、第1インダクタ14Cの第1電流によって第2インダクタ101に誘起される第2電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第1生成回路110は、第2インダクタ101及び第2生成回路120と電気的に接続されている。第2生成回路120は、第1スイッチ素子102を介して第1トランジスタ14Aのゲート端子に電気的に接続されている。第1生成回路110は、第1インダクタ14Cの第1電流によって第2インダクタ101に誘起された第2電流に基づいて負電圧を生成し、第2生成回路120に出力するように構成されている。第2生成回路120は、第2生成回路120に印加される正電圧を反転して負電圧にし、第1トランジスタ14Aのゲート端子に出力する反転増幅回路である。 The protection circuit 100 of the present embodiment is designed for a case where a current flows from the first terminal 14x of the first inductor 14C to the second terminal 14y and a case where a current flows from the second terminal 14y of the first inductor 14C to the first terminal 14x. Both are circuits that protect the first transistor 14A. The protection circuit 100 has a second switch element 25 , a second inductor 101 , a first switch element 102 , a first generation circuit 110 and a second generation circuit 120 . The second inductor 101 has the same configuration as the second inductor 31 of the first embodiment. The first switch element 102 has the same configuration as the first switch element 35 of the first embodiment. In this embodiment, the step-down DC-DC converter 10 has a transformer composed of a first inductor 14C, a second inductor 101, and an iron core. The first generation circuit 110 and the second generation circuit 120 generate a gate voltage for turning off the first transistor 14A based on the second current induced in the second inductor 101 by the first current of the first inductor 14C. It constitutes a voltage generation circuit. The first generator circuit 110 is electrically connected to the second inductor 101 and the second generator circuit 120 . The second generation circuit 120 is electrically connected to the gate terminal of the first transistor 14A through the first switch element 102. As shown in FIG. The first generation circuit 110 is configured to generate a negative voltage based on the second current induced in the second inductor 101 by the first current of the first inductor 14C, and output the negative voltage to the second generation circuit 120. . The second generating circuit 120 is an inverting amplifier circuit that inverts the positive voltage applied to the second generating circuit 120 into a negative voltage and outputs the negative voltage to the gate terminal of the first transistor 14A.

第1生成回路110は、第1ダイオード111、第1逆流防止ダイオード112、第1コンデンサ113、第2ダイオード114、第2逆流防止ダイオード115、第2コンデンサ116、及び第3ダイオード117を有する。 The first generation circuit 110 has a first diode 111 , a first anti-backflow diode 112 , a first capacitor 113 , a second diode 114 , a second anti-backflow diode 115 , a second capacitor 116 and a third diode 117 .

第2インダクタ101の第2端子101yには、第1ダイオード111のアノードが接続されている。第1ダイオード111のカソードは、接地されている。第2インダクタ101の第1端子101xには、第2ダイオード114のアノードが接続されている。第2ダイオード114のカソードは、接地されている。 A second terminal 101 y of the second inductor 101 is connected to the anode of the first diode 111 . A cathode of the first diode 111 is grounded. The anode of the second diode 114 is connected to the first terminal 101x of the second inductor 101 . The cathode of the second diode 114 is grounded.

第1逆流防止ダイオード112及び第1コンデンサ113は、直列に接続されている。第1逆流防止ダイオード112のカソードは、第2インダクタ101の第2端子101yに接続されている。第1逆流防止ダイオード112のアノードは、第1コンデンサ113の第1端子に接続されている。第1コンデンサ113の第2端子は、接地されている。このように、第1逆流防止ダイオード112及び第1コンデンサ113は、第1ダイオード111と並列に接続されている。また、接地された第1コンデンサ113の第2端子は負極側端子を構成し、第1コンデンサ113の第1端子は正極側端子を構成する。 The first backflow prevention diode 112 and the first capacitor 113 are connected in series. A cathode of the first backflow prevention diode 112 is connected to the second terminal 101 y of the second inductor 101 . The anode of the first backflow prevention diode 112 is connected to the first terminal of the first capacitor 113 . A second terminal of the first capacitor 113 is grounded. Thus, the first backflow prevention diode 112 and the first capacitor 113 are connected in parallel with the first diode 111 . The second terminal of the grounded first capacitor 113 constitutes a negative terminal, and the first terminal of the first capacitor 113 constitutes a positive terminal.

第2逆流防止ダイオード115及び第2コンデンサ116は、直列に接続されている。第2逆流防止ダイオード115のカソードは、第2インダクタ101の第1端子101xに接続されている。第2逆流防止ダイオード115のアノードは、第2コンデンサ116の第1端子に接続されている。第2コンデンサ116の第2端子は、接地されている。このように、第2逆流防止ダイオード115及び第2コンデンサ116は、第2ダイオード114と並列に接続されている。また、接地された第2コンデンサ116の第2端子は負極側端子を構成し、第2コンデンサ116の第1端子は正極側端子を構成する。また、第2逆流防止ダイオード115及び第2コンデンサ116は、第2インダクタ101を挟んで第1逆流防止ダイオード112及び第1コンデンサ113と並列に設けられている。 The second backflow prevention diode 115 and the second capacitor 116 are connected in series. A cathode of the second backflow prevention diode 115 is connected to the first terminal 101x of the second inductor 101 . The anode of the second backflow prevention diode 115 is connected to the first terminal of the second capacitor 116 . A second terminal of the second capacitor 116 is grounded. Thus, the second backflow prevention diode 115 and the second capacitor 116 are connected in parallel with the second diode 114 . The second terminal of the grounded second capacitor 116 constitutes a negative terminal, and the first terminal of the second capacitor 116 constitutes a positive terminal. Also, the second backflow prevention diode 115 and the second capacitor 116 are provided in parallel with the first backflow prevention diode 112 and the first capacitor 113 with the second inductor 101 interposed therebetween.

第3ダイオード117は、第2インダクタ101と並列に設けられている。第3ダイオード117のカソードは、第1逆流防止ダイオード112のアノードと第1コンデンサ113の第1端子との間のノードに接続されている。第3ダイオード117のアノードは、第2逆流防止ダイオード115のアノードと第2コンデンサ116の第1端子との間のノードに接続されている。 A third diode 117 is provided in parallel with the second inductor 101 . The cathode of the third diode 117 is connected to the node between the anode of the first backflow prevention diode 112 and the first terminal of the first capacitor 113 . The anode of the third diode 117 is connected to the node between the anode of the second anti-backflow diode 115 and the first terminal of the second capacitor 116 .

第2生成回路120は、オペアンプ121、第1抵抗122、第2抵抗123、第3抵抗124、第1コンデンサ125、第2コンデンサ126、及び第3コンデンサ127を有する。 The second generation circuit 120 has an operational amplifier 121 , a first resistor 122 , a second resistor 123 , a third resistor 124 , a first capacitor 125 , a second capacitor 126 and a third capacitor 127 .

オペアンプ121の正側電源端子は、第2コンデンサ126を介して第2電線10Bに接続されている。第2コンデンサ126の第1端子は第2電線10Bに接続され、第2コンデンサ126の第2端子はオペアンプ121の正側電源端子に接続されている。オペアンプ121の負側電源端子は、第3ダイオード117のカソードに接続されている。オペアンプ121の負側電源端子は、第3コンデンサ127を介して第2電線10Bに接続されている。第2コンデンサ126及び第3コンデンサ127は、オペアンプ121の内部のノイズを除去するバイパスコンデンサとなる。 A positive power supply terminal of the operational amplifier 121 is connected to the second wire 10B via the second capacitor 126 . A first terminal of the second capacitor 126 is connected to the second wire 10B, and a second terminal of the second capacitor 126 is connected to the positive power terminal of the operational amplifier 121 . A negative power supply terminal of the operational amplifier 121 is connected to the cathode of the third diode 117 . A negative power supply terminal of the operational amplifier 121 is connected to the second wire 10B via the third capacitor 127 . The second capacitor 126 and the third capacitor 127 serve as bypass capacitors that remove noise inside the operational amplifier 121 .

オペアンプ121の反転入力端子は、第1抵抗122を介して第1インダクタ14Cの第1端子14xと第2の平滑コンデンサ15の第1端子との間のノードに接続されている。またオペアンプ121の反転入力端子は、第2抵抗123を介してオペアンプ121の出力端子に接続されている。第1抵抗122の抵抗値及び第2抵抗123の抵抗値に応じてオペアンプ121の増幅率(ゲイン)が設定される。オペアンプ121の反転入力端子と出力端子との間には、第1コンデンサ125が第2抵抗123と並列に接続されるように設けられている。これにより、第1コンデンサ125は、オペアンプ121に入力される入力信号に対する高周波ノイズを低減する。オペアンプ121の非反転入力端子は、バイアス補償抵抗となる第3抵抗124を介して第2電線10Bに接続されている。第3抵抗124の第1端子は第2電線10Bに接続され、第3抵抗124の第2端子はオペアンプ121の非反転入力端子に接続されている。第3抵抗124の第2端子とオペアンプ121の非反転入力端子との間のノードは、第2コンデンサ126の第2端子とオペアンプ121の正側電源端子との間のノードに接続されている。 The inverting input terminal of the operational amplifier 121 is connected via the first resistor 122 to the node between the first terminal 14x of the first inductor 14C and the first terminal of the second smoothing capacitor 15 . Also, the inverting input terminal of the operational amplifier 121 is connected to the output terminal of the operational amplifier 121 via the second resistor 123 . The amplification factor (gain) of the operational amplifier 121 is set according to the resistance value of the first resistor 122 and the resistance value of the second resistor 123 . A first capacitor 125 is connected in parallel with a second resistor 123 between the inverting input terminal and the output terminal of the operational amplifier 121 . Thereby, the first capacitor 125 reduces high frequency noise in the input signal input to the operational amplifier 121 . A non-inverting input terminal of the operational amplifier 121 is connected to the second wire 10B via a third resistor 124 serving as a bias compensation resistor. A first terminal of the third resistor 124 is connected to the second wire 10B, and a second terminal of the third resistor 124 is connected to the non-inverting input terminal of the operational amplifier 121 . A node between the second terminal of the third resistor 124 and the non-inverting input terminal of the operational amplifier 121 is connected to a node between the second terminal of the second capacitor 126 and the positive power supply terminal of the operational amplifier 121 .

第1スイッチ素子102の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子と第2スイッチ素子25の第2端子(ソース端子)との間のノードに接続されている。第1スイッチ素子102の第1端子(ドレイン端子)は、第2スイッチ素子25の第2端子(ソース端子)に接続されている。第1スイッチ素子102の第2端子(ソース端子)は、第2生成回路120の出力端子に接続されている。具体的には、第1スイッチ素子102の第2端子(ソース端子)は、オペアンプ121の出力端子に接続されている。第1スイッチ素子102のゲート端子は、駆動回路23に接続されている。このため、駆動回路23は、第1スイッチ素子102の導通状態及び遮断状態の切り換えを制御するゲート電圧を第1スイッチ素子102のゲート端子に出力する。 A first terminal (drain terminal) of the first switch element 102 is connected to a node between the gate terminal of the first transistor 14A and the second terminal (source terminal) of the second switch element 25 . A first terminal (drain terminal) of the first switch element 102 is connected to a second terminal (source terminal) of the second switch element 25 . A second terminal (source terminal) of the first switch element 102 is connected to the output terminal of the second generation circuit 120 . Specifically, the second terminal (source terminal) of the first switch element 102 is connected to the output terminal of the operational amplifier 121 . A gate terminal of the first switch element 102 is connected to the drive circuit 23 . Therefore, the drive circuit 23 outputs to the gate terminal of the first switch element 102 a gate voltage for controlling switching between the conductive state and the cut-off state of the first switch element 102 .

次に、保護回路100の動作について説明する。保護回路100は、第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる場合、及び第1インダクタ14Cの第2端子14yから第1端子14xに第1電流が流れる場合の両方において生じる負電圧により、第1トランジスタ14Aを保護する回路となる。 Next, operation of the protection circuit 100 will be described. The protection circuit 100 protects the first current from the first terminal 14x of the first inductor 14C to the second terminal 14y and the first current from the second terminal 14y of the first inductor 14C to the first terminal 14x. Negative voltages appearing on both result in a circuit that protects the first transistor 14A.

制御部24への電力供給が停止された状態では、第1トランジスタ14A、第2トランジスタ14B、第1スイッチ素子102、及び第2スイッチ素子25のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子102は導通状態となり、ノーマリーオフ型の第2スイッチ素子25は遮断状態となる。第1コンデンサ113及び第2コンデンサ116にはそれぞれ、定常動作時に出力電圧(Vout)に比例する負電圧と、電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧とが生成されている。第1コンデンサ113及び第2コンデンサ116に生成されている負電圧のうちの小さいほうの電圧がオペアンプ121の負側電源端子に印加されている。この負側電源に印加される電圧と第2の平滑コンデンサ15に残留する電圧によって第2生成回路120から第1スイッチ素子102を介して負バイアスが第1トランジスタ14Aのゲートソース間に印加されることになる。これにより、負荷LDによる負荷電流が小さいときに第2の平滑コンデンサ15に電荷が残り、一対の第2電源端子12a,12b間(出力端)に電圧が残存することになるが、第1トランジスタ14Aが遮断状態となることで、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる現象を防ぎ、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。一方、万が一にも第2の平滑コンデンサ15から第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が発生したときには第1コンデンサ113から第1逆流防止ダイオード112、第2インダクタ101の第2端子101yから第1端子101x、第2ダイオード114に向けて電流が流れ、第1コンデンサ113の両端にそれに応じた負電圧が発生する。これにより、前述同様に第1トランジスタ14Aのゲートソース間に負バイアスを発生させることができる。 When the power supply to the control unit 24 is stopped, no gate voltage is applied to the gate terminals of the first transistor 14A, the second transistor 14B, the first switch element 102, and the second switch element 25. FIG. Therefore, the normally-on type first transistor 14A, the second transistor 14B, and the first switch element 102 are in a conductive state, and the normally-off type second switch element 25 is in a cut-off state. Each of the first capacitor 113 and the second capacitor 116 has a negative voltage proportional to the output voltage (Vout) during steady operation, and a voltage (output voltage) between the output voltage of the power supply CS and the pair of second power supply terminals 12a and 12b. A negative voltage proportional to the difference (Vin-Vout) between and is generated. The smaller of the negative voltages generated in the first capacitor 113 and the second capacitor 116 is applied to the negative power supply terminal of the operational amplifier 121 . A negative bias is applied between the gate and source of the first transistor 14A from the second generation circuit 120 through the first switch element 102 by the voltage applied to the negative side power supply and the voltage remaining in the second smoothing capacitor 15. It will be. As a result, when the load current due to the load LD is small, the charge remains in the second smoothing capacitor 15, and the voltage remains between the pair of second power supply terminals 12a and 12b (output terminal). 14A is cut off to prevent current from flowing from the first terminal 14x of the first inductor 14C to the second terminal 14y, thereby preventing current from flowing from the second smoothing capacitor 15 to the first transistor 14A. Suppressed. On the other hand, in the unlikely event that a current is generated from the second smoothing capacitor 15 from the first terminal 14x of the first inductor 14C to the second terminal 14y, the first capacitor 113 is connected to the first backflow prevention diode 112 and the second inductor 101. A current flows from the second terminal 101y to the first terminal 101x and the second diode 114, and a corresponding negative voltage is generated across the first capacitor 113. FIG. As a result, a negative bias can be generated between the gate and source of the first transistor 14A in the same manner as described above.

オペアンプ121は、反転入力端子に印加される第1電位(第1電線10Aの電位)と非反転入力端子に印加される第2電位(第2電線10Bの電位)との差に基づいて、反転して所定のゲインに増幅して負電圧として出力する。ノーマリーオン型の第1スイッチ素子102は導通状態となるため、オペアンプ121が出力する負電圧は、第1トランジスタ14Aのゲート端子に印加される。第1トランジスタ14Aの閾値電圧を下回るゲート電圧が印加されることにより、第1トランジスタ14Aが遮断状態となる。 The operational amplifier 121 performs the inversion based on the difference between the first potential (the potential of the first wire 10A) applied to the inverting input terminal and the second potential (the potential of the second wire 10B) applied to the non-inverting input terminal. is amplified to a predetermined gain and output as a negative voltage. Since the normally-on first switch element 102 is in a conductive state, the negative voltage output from the operational amplifier 121 is applied to the gate terminal of the first transistor 14A. By applying a gate voltage lower than the threshold voltage of the first transistor 14A, the first transistor 14A is turned off.

本実施形態の効果について説明する。本実施形態は、第1実施形態の(1-4)と同様の効果が得られる。
(3-1)保護回路100は、第1インダクタ14Cの第1端子14xから第2端子14yに向けて第1電流が流れる場合、及び第1インダクタ14Cの第2端子14yから第1端子14xに向けて第1電流が流れる場合の両方において生じる負電圧により、第1トランジスタ14Aを保護する回路である。このため、第1インダクタ14Cの第1電流の向きにかかわらず、オペアンプ121の負側電源端子に電圧が印加されるため、第1インダクタ14Cに第1電流が流れる場合にオペアンプ121が駆動し、第1トランジスタ14Aのゲート端子に印加するためのゲート電圧を生成できる。したがって、停止されている制御部24への電力供給が再開されたときにオペアンプ121から第1トランジスタ14Aのゲート端子にゲート電圧を速やかに印加できる。
Effects of the present embodiment will be described. This embodiment can obtain the same effect as (1-4) of the first embodiment.
(3-1) When the first current flows from the first terminal 14x of the first inductor 14C to the second terminal 14y, and when the first current flows from the second terminal 14y of the first inductor 14C to the first terminal 14x, the protection circuit 100 A circuit that protects the first transistor 14A from negative voltages that occur both when the first current flows toward the first transistor 14A. Therefore, voltage is applied to the negative power supply terminal of the operational amplifier 121 regardless of the direction of the first current flowing through the first inductor 14C. A gate voltage can be generated for application to the gate terminal of the first transistor 14A. Therefore, when the stopped power supply to the control unit 24 is restarted, the gate voltage can be quickly applied from the operational amplifier 121 to the gate terminal of the first transistor 14A.

(3-2)第1生成回路110は、第1コンデンサ113および第2コンデンサ116のそれぞれに、定常動作時に出力電圧(Vout)に比例する負電圧と、電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧を生成する。この負電圧によってオペアンプ121が駆動し、第1トランジスタ14Aのゲート端子に印加するためのゲート電圧を生成できる。 (3-2) The first generating circuit 110 supplies the first capacitor 113 and the second capacitor 116 with a negative voltage proportional to the output voltage (Vout) during steady-state operation, the output voltage of the power source CS, and a pair of second capacitors 113 and 116, respectively. It generates a negative voltage proportional to the difference (Vin-Vout) from the voltage (output voltage) between the power supply terminals 12a and 12b. This negative voltage drives the operational amplifier 121 to generate a gate voltage to be applied to the gate terminal of the first transistor 14A.

(3-3)第1スイッチ素子102がノーマリーオン型のトランジスタであるため、制御部24への電力供給が停止された場合、第1スイッチ素子102のゲート端子にゲート電圧が印加されないことにより、第1スイッチ素子102が導通状態となる。このため、制御部24への電力供給が停止された場合、第1コンデンサ113の端子間電圧を第1トランジスタ14Aのゲート端子に確実に印加できる。 (3-3) Since the first switch element 102 is a normally-on transistor, when the power supply to the control unit 24 is stopped, the gate voltage is not applied to the gate terminal of the first switch element 102. , the first switch element 102 becomes conductive. Therefore, when the power supply to the control unit 24 is stopped, the voltage across the terminals of the first capacitor 113 can be reliably applied to the gate terminal of the first transistor 14A.

(第4実施形態)
図4を参照して、第4実施形態の電源装置の保護回路について説明する。本実施形態では、第4実施形態と比較して保護回路における第1生成回路の構成が異なる。以下の説明において、第4実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
(Fourth embodiment)
The protection circuit of the power supply device of the fourth embodiment will be described with reference to FIG. This embodiment differs from the fourth embodiment in the configuration of the first generation circuit in the protection circuit. In the following description, the same reference numerals may be given to the same components as in the fourth embodiment, and the description thereof may be omitted.

本実施形態の保護回路130は、チョッパ回路14の第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる場合に第1トランジスタ14Aを保護する回路である。保護回路130は、第2スイッチ素子25、第2インダクタ131、第1スイッチ素子132、第1生成回路140、及び第2生成回路150を有する。第2インダクタ131は、第1実施形態の第2インダクタ31と同じ構成である。第1スイッチ素子132は、第1実施形態の第1スイッチ素子35と同じ構成である。なお、本実施形態では、降圧型DC-DCコンバータ10は、第1インダクタ14C、第2インダクタ131、及び鉄心からなるトランスを有する。第1生成回路140及び第2生成回路150は、第1インダクタ14Cの第1電流によって第2インダクタ131に誘起される第2電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第1生成回路140は、第2インダクタ131及び第2生成回路150と電気的に接続されている。第2生成回路150は、第1スイッチ素子132を介して第1トランジスタ14Aのゲート端子に電気的に接続されている。第1生成回路140は、第1インダクタ14Cの第1電流によって第2インダクタ131に誘起された第2電流に基づいて正電圧を生成し、第2生成回路150に出力するように構成されている。第2生成回路150は、正電圧を反転して負電圧にし、第1トランジスタ14Aのゲート端子に出力する反転増幅回路である。第2生成回路150は、第4実施形態の第2生成回路120と同じ回路構成である。このため、第2生成回路150の各構成要素には、第2生成回路120の各構成要素と同一の符号が付されている。 The protection circuit 130 of this embodiment is a circuit that protects the first transistor 14A when a first current flows from the first terminal 14x to the second terminal 14y of the first inductor 14C of the chopper circuit 14 . The protection circuit 130 has a second switch element 25 , a second inductor 131 , a first switch element 132 , a first generation circuit 140 and a second generation circuit 150 . The second inductor 131 has the same configuration as the second inductor 31 of the first embodiment. The first switch element 132 has the same configuration as the first switch element 35 of the first embodiment. In this embodiment, the step-down DC-DC converter 10 has a transformer composed of a first inductor 14C, a second inductor 131, and an iron core. The first generation circuit 140 and the second generation circuit 150 generate a gate voltage for turning off the first transistor 14A based on the second current induced in the second inductor 131 by the first current of the first inductor 14C. It constitutes a voltage generation circuit. The first generator circuit 140 is electrically connected to the second inductor 131 and the second generator circuit 150 . The second generation circuit 150 is electrically connected to the gate terminal of the first transistor 14A through the first switch element 132. As shown in FIG. The first generation circuit 140 is configured to generate a positive voltage based on the second current induced in the second inductor 131 by the first current of the first inductor 14C, and output the positive voltage to the second generation circuit 150. . The second generating circuit 150 is an inverting amplifier circuit that inverts a positive voltage into a negative voltage and outputs it to the gate terminal of the first transistor 14A. The second generation circuit 150 has the same circuit configuration as the second generation circuit 120 of the fourth embodiment. Therefore, each component of the second generation circuit 150 is given the same reference numeral as each component of the second generation circuit 120 .

第1生成回路140は、ダイオード141及びコンデンサ142を有する。ダイオード141のカソードは、第2インダクタ131の第1端子131xに接続されている。ダイオード141のアノードは、コンデンサ142の第1端子に接続されている。コンデンサ142の第2端子は接地されている。このため、接地されているコンデンサ142の第2端子は負極側端子を構成し、第1端子は正極側端子を構成している。また第2インダクタ131の第2端子131yは接地されている。 The first generation circuit 140 has a diode 141 and a capacitor 142 . A cathode of the diode 141 is connected to the first terminal 131x of the second inductor 131 . The anode of diode 141 is connected to the first terminal of capacitor 142 . A second terminal of capacitor 142 is grounded. Therefore, the second terminal of the capacitor 142, which is grounded, constitutes a negative terminal, and the first terminal constitutes a positive terminal. A second terminal 131y of the second inductor 131 is grounded.

第2生成回路150のオペアンプ121の負側電源端子は、ダイオード141のアノードとコンデンサ142の第1端子(正極側端子)との間のノードに接続されている。
第1スイッチ素子132の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子と第2スイッチ素子25の第2端子(ソース端子)との間のノードに接続されている。第1スイッチ素子132の第1端子(ドレイン端子)は、第2スイッチ素子25の第2端子(ソース端子)に接続されている。第1スイッチ素子132の第2端子(ソース端子)は、第2生成回路150の出力端子に接続されている。具体的には、第1スイッチ素子132の第2端子(ソース端子)は、オペアンプ121の出力端子に接続されている。第1スイッチ素子132のゲート端子は、駆動回路23に接続されている。このため、駆動回路23は、第1スイッチ素子132の導通状態及び遮断状態の切り換えを制御するゲート電圧を第1スイッチ素子132のゲート端子に出力する。
A negative power supply terminal of the operational amplifier 121 of the second generation circuit 150 is connected to a node between the anode of the diode 141 and the first terminal (positive terminal) of the capacitor 142 .
A first terminal (drain terminal) of the first switch element 132 is connected to a node between the gate terminal of the first transistor 14A and the second terminal (source terminal) of the second switch element 25 . A first terminal (drain terminal) of the first switch element 132 is connected to a second terminal (source terminal) of the second switch element 25 . A second terminal (source terminal) of the first switch element 132 is connected to the output terminal of the second generation circuit 150 . Specifically, the second terminal (source terminal) of the first switch element 132 is connected to the output terminal of the operational amplifier 121 . A gate terminal of the first switch element 132 is connected to the drive circuit 23 . Therefore, the drive circuit 23 outputs to the gate terminal of the first switch element 132 a gate voltage for controlling switching between the conductive state and the cut-off state of the first switch element 132 .

次に、保護回路130の動作について説明する。
制御部24への電力供給が停止された状態では、第1トランジスタ14A、第2トランジスタ14B、第1スイッチ素子132、及び第2スイッチ素子25のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子132は導通状態となり、ノーマリーオフ型の第2スイッチ素子25は遮断状態となる。コンデンサ142には定常動作時に電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧が生成されている。コンデンサ142に生成されている負電圧がオペアンプ121の負側電源端子に印加されている。この負側電源端子に印加される電圧と第2の平滑コンデンサ15に残留する電圧とにより、第2生成回路120から第1スイッチ素子132を介して負バイアスが第1トランジスタ14Aのゲートソース間に印加されることになる。これにより、負荷LDによる負荷電流が小さいときに第2の平滑コンデンサ15に電荷が残り、一対の第2電源端子12a,12b間(出力端)に電圧が残存することになるが、第1トランジスタ14Aが遮断状態になることで、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる現象を防ぎ、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。
Next, the operation of the protection circuit 130 will be described.
When the power supply to the control unit 24 is stopped, no gate voltage is applied to the gate terminals of the first transistor 14A, the second transistor 14B, the first switch element 132, and the second switch element 25. FIG. Therefore, the normally-on type first transistor 14A, the second transistor 14B, and the first switch element 132 are in a conductive state, and the normally-off type second switch element 25 is in a cut-off state. A negative voltage proportional to the difference (Vin-Vout) between the output voltage of the power supply CS and the voltage (output voltage) between the pair of second power supply terminals 12a and 12b is generated in the capacitor 142 during normal operation. A negative voltage generated in the capacitor 142 is applied to the negative power supply terminal of the operational amplifier 121 . Due to the voltage applied to the negative power supply terminal and the voltage remaining in the second smoothing capacitor 15, a negative bias is applied between the gate and source of the first transistor 14A from the second generation circuit 120 via the first switch element 132. will be applied. As a result, when the load current due to the load LD is small, the charge remains in the second smoothing capacitor 15, and the voltage remains between the pair of second power supply terminals 12a and 12b (output terminal). 14A is cut off, the phenomenon of current flowing from the first terminal 14x of the first inductor 14C to the second terminal 14y is prevented, and the current can flow from the second smoothing capacitor 15 to the first transistor 14A. Suppressed.

オペアンプ121は、反転入力端子に印加される第1電位(第1電線10Aの電位)と非反転入力端子に印加される第2電位(第2電線10Bの電位)との差に基づいて、反転して所定のゲインに増幅して負電圧として出力する。ノーマリーオン型の第1スイッチ素子132は導通状態となるため、オペアンプ121が出力する負電圧は、第1トランジスタ14Aのゲート端子に印加される。第1トランジスタ14Aの閾値電圧を下回るゲート電圧が印加されることにより、第1トランジスタ14Aが遮断状態となる。このように、本実施形態によれば、第1実施形態の(1-1)、(1-3)、及び(1-4)と同様の効果が得られる。 The operational amplifier 121 performs the inversion based on the difference between the first potential (the potential of the first wire 10A) applied to the inverting input terminal and the second potential (the potential of the second wire 10B) applied to the non-inverting input terminal. is amplified to a predetermined gain and output as a negative voltage. Since the normally-on first switch element 132 is in a conductive state, the negative voltage output from the operational amplifier 121 is applied to the gate terminal of the first transistor 14A. By applying a gate voltage lower than the threshold voltage of the first transistor 14A, the first transistor 14A is turned off. Thus, according to this embodiment, the same effects as (1-1), (1-3), and (1-4) of the first embodiment can be obtained.

(変更例)
上記各実施形態は本開示に関する電源装置の保護回路及び電源装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する電源装置の保護回路及び電源装置は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、又は上記各実施形態に新たな構成を付加した形態である。以下の変更例において、上記各実施形態の形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
(Change example)
Each of the above-described embodiments is an example of a form that the protection circuit of the power supply device and the power supply device according to the present disclosure can take, and is not intended to limit the form. The protection circuit of the power supply device and the power supply device related to the present disclosure may take forms different from those illustrated in the above embodiments. One example is a form in which a part of the configuration of each of the above embodiments is replaced, changed, or omitted, or a form in which a new configuration is added to each of the above embodiments. In the following modified examples, the same reference numerals as in the above embodiments are given to the parts that are common to the above embodiments, and the description thereof will be omitted.

・第1実施形態において、第2インダクタ31で生成された電力に基づいて負電圧を生成し、負電圧を第1トランジスタ14Aのゲート端子に出力するゲート電圧生成回路32の構成は任意に変更可能である。第1の例では、図5に示すようなゲート電圧生成回路160に変更してもよい。ゲート電圧生成回路160は、第1ダイオード161、第1逆流防止ダイオード162、第1コンデンサ163、第2ダイオード164、第2逆流防止ダイオード165、第2コンデンサ166、及び第3ダイオード167を有する。 - In the first embodiment, the configuration of the gate voltage generation circuit 32 that generates a negative voltage based on the power generated by the second inductor 31 and outputs the negative voltage to the gate terminal of the first transistor 14A can be arbitrarily changed. is. In the first example, the gate voltage generation circuit 160 as shown in FIG. 5 may be used. The gate voltage generating circuit 160 has a first diode 161 , a first anti-backflow diode 162 , a first capacitor 163 , a second diode 164 , a second anti-backflow diode 165 , a second capacitor 166 and a third diode 167 .

第2インダクタ31の第2端子31yには、第1ダイオード161のアノードが接続されている。第1ダイオード161のカソードは、接地されている。第2インダクタ31の第1端子31xには、第2ダイオード164のアノードが接続されている。第2ダイオード164のカソードは、接地されている。 The anode of the first diode 161 is connected to the second terminal 31y of the second inductor 31 . A cathode of the first diode 161 is grounded. The anode of the second diode 164 is connected to the first terminal 31x of the second inductor 31 . The cathode of the second diode 164 is grounded.

第1逆流防止ダイオード162及び第1コンデンサ163は、直列に接続されている。第1逆流防止ダイオード162のカソードは、第2インダクタ31の第2端子31yに接続されている。第1逆流防止ダイオード162のアノードは、第1コンデンサ163の第1端子に接続されている。第1コンデンサ163の第2端子は、接地されている。このように、第1逆流防止ダイオード162及び第1コンデンサ163は、第1ダイオード161と並列に接続されている。また接地されている第1コンデンサ163の第2端子は負極側端子を構成し、第1端子は正極側端子を構成している。 The first backflow prevention diode 162 and the first capacitor 163 are connected in series. A cathode of the first backflow prevention diode 162 is connected to the second terminal 31 y of the second inductor 31 . The anode of the first backflow prevention diode 162 is connected to the first terminal of the first capacitor 163 . A second terminal of the first capacitor 163 is grounded. Thus, the first backflow prevention diode 162 and the first capacitor 163 are connected in parallel with the first diode 161 . The second terminal of the first capacitor 163, which is grounded, constitutes a negative terminal, and the first terminal constitutes a positive terminal.

第2逆流防止ダイオード165及び第2コンデンサ166は、直列に接続されている。第2逆流防止ダイオード165のカソードは、第2インダクタ31の第1端子31xに接続されている。第2逆流防止ダイオード165のアノードは、第2コンデンサ166の第1端子に接続されている。第2コンデンサ166の第2端子は、接地されている。このように、第2逆流防止ダイオード165及び第2コンデンサ166は、第2ダイオード164と並列に接続されている。また接地されている第2コンデンサ166の第2端子は負極側端子を構成し、第1端子は正極側端子を構成している。また、第2逆流防止ダイオード165及び第2コンデンサ166は、第2インダクタ31を挟んで第1逆流防止ダイオード162及び第1コンデンサ163と並列に設けられている。 The second backflow prevention diode 165 and the second capacitor 166 are connected in series. A cathode of the second backflow prevention diode 165 is connected to the first terminal 31x of the second inductor 31 . The anode of the second backflow prevention diode 165 is connected to the first terminal of the second capacitor 166 . A second terminal of the second capacitor 166 is grounded. Thus, the second backflow prevention diode 165 and the second capacitor 166 are connected in parallel with the second diode 164 . The second terminal of the second capacitor 166, which is grounded, constitutes a negative terminal, and the first terminal constitutes a positive terminal. The second backflow prevention diode 165 and the second capacitor 166 are provided in parallel with the first backflow prevention diode 162 and the first capacitor 163 with the second inductor 31 interposed therebetween.

第3ダイオード167は、第2インダクタ31と並列に設けられている。第3ダイオード167のカソードは、第1逆流防止ダイオード162のアノードと第1コンデンサ163の第1端子との間のノードに接続されている。第3ダイオード167のアノードは、第2逆流防止ダイオード165のアノードと第2コンデンサ166の第1端子との間のノードに接続されている。 The third diode 167 is provided in parallel with the second inductor 31 . The cathode of the third diode 167 is connected to the node between the anode of the first backflow prevention diode 162 and the first terminal of the first capacitor 163 . The anode of the third diode 167 is connected to the node between the anode of the second anti-backflow diode 165 and the first terminal of the second capacitor 166 .

第1スイッチ素子35の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子に接続されている。第1スイッチ素子35の第2端子(ソース端子)は、第3ダイオード167のアノードに接続されている。また第1スイッチ素子35の第2端子(ソース端子)は、第2コンデンサ166の第1端子に接続されている。 A first terminal (drain terminal) of the first switch element 35 is connected to a gate terminal of the first transistor 14A. A second terminal (source terminal) of the first switch element 35 is connected to the anode of the third diode 167 . A second terminal (source terminal) of the first switch element 35 is connected to a first terminal of the second capacitor 166 .

このようなゲート電圧生成回路160を有する保護回路30Aは、第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる場合、及び第1インダクタ14Cの第2端子14yから第1端子14xに第1電流が流れる場合の両方において、第1トランジスタ14Aを保護する回路となる。第1コンデンサ163及び第2コンデンサ166にはそれぞれ定常動作時に一対の第2電源端子12a,12b間の電圧である出力電圧(Vout)に比例する負電圧と、電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧とが生成されている。第1コンデンサ163及び第2コンデンサ166に生成される負電圧のうちの小さいほうの電圧が第1スイッチ素子35の導通及び第2スイッチ素子25の遮断とともに第1トランジスタ14Aのゲートソース間に印加される。その電圧を第1トランジスタ14Aの閾値電圧を下回るゲート電圧とすることにより、第1トランジスタ14Aの遮断状態を維持する。これにより、負荷LDによる負荷電流が小さいときに第2の平滑コンデンサ15に電荷が残り、一対の第2電源端子12a,12b間(出力端)に電圧が残存することになるが、第1トランジスタ14Aが遮断状態になることで、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる現象を防ぎ、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。一方で、万が一にも第2の平滑コンデンサ15から第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が発生したときには第1コンデンサ163から第1逆流防止ダイオード162、第2インダクタ31の第2端子31yから第1端子31x、及び第2ダイオード164に向けて電流が流れ、第1コンデンサ163の両端にそれに応じた負電圧が発生する。これにより、前述同様に第1トランジスタ14Aのゲートソース間に負バイアスを発生させる機能を持つ。 The protection circuit 30A having such a gate voltage generation circuit 160 operates when the first current flows from the first terminal 14x of the first inductor 14C to the second terminal 14y and when the first current flows from the second terminal 14y of the first inductor 14C to the first terminal 14y. The circuit protects the first transistor 14A both when the first current flows through the terminal 14x. The first capacitor 163 and the second capacitor 166 each have a negative voltage proportional to the output voltage (Vout) which is the voltage between the pair of second power supply terminals 12a and 12b during steady operation, the output voltage of the power supply CS and the pair of second capacitors 163 and 166, respectively. A negative voltage proportional to the difference (Vin-Vout) from the voltage (output voltage) between the two power supply terminals 12a and 12b is generated. The smaller of the negative voltages generated in the first capacitor 163 and the second capacitor 166 is applied between the gate and source of the first transistor 14A along with the conduction of the first switch element 35 and the interruption of the second switch element 25. be. By setting the voltage to the gate voltage below the threshold voltage of the first transistor 14A, the cut-off state of the first transistor 14A is maintained. As a result, when the load current due to the load LD is small, the charge remains in the second smoothing capacitor 15, and the voltage remains between the pair of second power supply terminals 12a and 12b (output terminal). 14A is cut off, the phenomenon of current flowing from the first terminal 14x of the first inductor 14C to the second terminal 14y is prevented, and the current can flow from the second smoothing capacitor 15 to the first transistor 14A. Suppressed. On the other hand, in the unlikely event that a current is generated from the second smoothing capacitor 15 from the first terminal 14x of the first inductor 14C toward the second terminal 14y, the first capacitor 163, the first backflow prevention diode 162, the second inductor A current flows from the second terminal 31 y of the capacitor 31 to the first terminal 31 x and the second diode 164 , and a corresponding negative voltage is generated across the first capacitor 163 . As a result, it has the function of generating a negative bias between the gate and source of the first transistor 14A, as described above.

また第2の例では、図6に示すようなゲート電圧生成回路170に変更してもよい。ゲート電圧生成回路170は、ダイオード171及びコンデンサ172を有する。ゲート電圧生成回路170は、第1実施形態のゲート電圧生成回路32のダイオード33及びコンデンサ34が第2インダクタ31の第1端子31xに接続される構成である。具体的には、ゲート電圧生成回路170のダイオード171のカソードは、第2インダクタ31の第1端子31xに接続されている。ダイオード171のアノードは、コンデンサ172の第1端子に接続されている。コンデンサ172の第2端子は接地されている。このため、接地されているコンデンサ172の第2端子は負極側端子を構成し、第1端子は正極側端子を構成している。第2インダクタ31の第2端子31yは接地されている。 In the second example, the gate voltage generation circuit 170 as shown in FIG. 6 may be used. The gate voltage generation circuit 170 has a diode 171 and a capacitor 172 . The gate voltage generation circuit 170 has a configuration in which the diode 33 and the capacitor 34 of the gate voltage generation circuit 32 of the first embodiment are connected to the first terminal 31x of the second inductor 31 . Specifically, the cathode of the diode 171 of the gate voltage generation circuit 170 is connected to the first terminal 31x of the second inductor 31 . The anode of diode 171 is connected to the first terminal of capacitor 172 . A second terminal of capacitor 172 is grounded. Therefore, the second terminal of the capacitor 172, which is grounded, constitutes a negative terminal, and the first terminal constitutes a positive terminal. A second terminal 31y of the second inductor 31 is grounded.

第1スイッチ素子35の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子に接続されている。第1スイッチ素子35の第2端子(ソース端子)は、ダイオード171のアノードとコンデンサ172の第1端子との間のノードに接続されている。 A first terminal (drain terminal) of the first switch element 35 is connected to a gate terminal of the first transistor 14A. A second terminal (source terminal) of the first switch element 35 is connected to a node between the anode of the diode 171 and the first terminal of the capacitor 172 .

このようなゲート電圧生成回路170を有する保護回路30Bは、第1トランジスタ14Aを保護する回路となる。コンデンサ172には、定常動作時に電源CSの出力電圧と第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧が生成されている。コンデンサ172に生成されている負電圧が第1スイッチ素子35の導通及び第2スイッチ素子25の遮断とともに第1トランジスタ14Aのゲートソース間に印加される。その電圧を第1トランジスタ14Aの閾値電圧を下回る電圧とすることにより、第1トランジスタ14Aの遮断状態を維持する。これにより、負荷LDによる負荷電流が小さいときに第2の平滑コンデンサ15に電荷が残り、一対の第2電源端子12a,12b間(出力端)に電圧が残存することになるが、第1トランジスタ14Aが遮断状態になることで、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる現象を防ぎ、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。 The protection circuit 30B having such a gate voltage generation circuit 170 serves as a circuit that protects the first transistor 14A. A negative voltage proportional to the difference (Vin-Vout) between the output voltage of the power supply CS and the voltage (output voltage) between the second power supply terminals 12a and 12b is generated in the capacitor 172 during normal operation. The negative voltage generated in the capacitor 172 is applied between the gate and source of the first transistor 14A as the first switch element 35 is turned on and the second switch element 25 is turned off. By making the voltage lower than the threshold voltage of the first transistor 14A, the blocking state of the first transistor 14A is maintained. As a result, when the load current due to the load LD is small, the charge remains in the second smoothing capacitor 15, and the voltage remains between the pair of second power supply terminals 12a and 12b (output terminal). 14A is cut off, the phenomenon of current flowing from the first terminal 14x of the first inductor 14C to the second terminal 14y is prevented, and the current can flow from the second smoothing capacitor 15 to the first transistor 14A. Suppressed.

・第3実施形態において、第2生成回路120のオペアンプ121の反転入力端子に入力される電圧を生成する生成回路を追加してもよい。一例では、図7に示すように、保護回路100Aは、第3生成回路190をさらに有する。第1生成回路110、第2生成回路120、及び第3生成回路190は、第1インダクタ14Cの第1電流によって第3インダクタ191に誘起される第3電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第3生成回路190は、第3インダクタ191、ダイオード192、及びコンデンサ193が直列に接続された閉回路である。より詳細には、第3インダクタ191の第2端子191yは、ダイオード192のアノードに接続されている。ダイオード192のカソードは、コンデンサ193の第1端子に接続されている。コンデンサ193の第2端子は、第3インダクタ191の第1端子191xに接続されている。第3インダクタ191は、第1インダクタ14Cと電気的に絶縁し、かつ第1インダクタ14Cと磁気結合するように設けられている。第3インダクタ191は、第1インダクタ14Cと同じ極性となるように構成される。具体的には、図7に示すとおり、第3インダクタ191のコイルの巻き始めの位置は、第1インダクタ14Cのコイルの巻き始めの位置と同じである。この場合、第1インダクタ14Cと第3インダクタ191との間のインダクタンスの値が正の値になる。 - In the third embodiment, a generation circuit that generates a voltage to be input to the inverting input terminal of the operational amplifier 121 of the second generation circuit 120 may be added. In one example, the protection circuit 100A further includes a third generation circuit 190, as shown in FIG. The first generation circuit 110, the second generation circuit 120, and the third generation circuit 190 turn off the first transistor 14A based on the third current induced in the third inductor 191 by the first current of the first inductor 14C. It constitutes a gate voltage generation circuit that generates a gate voltage for The third generation circuit 190 is a closed circuit in which a third inductor 191, a diode 192, and a capacitor 193 are connected in series. More specifically, the second terminal 191 y of the third inductor 191 is connected to the anode of the diode 192 . The cathode of diode 192 is connected to the first terminal of capacitor 193 . A second terminal of the capacitor 193 is connected to a first terminal 191 x of the third inductor 191 . The third inductor 191 is provided so as to be electrically insulated from the first inductor 14C and magnetically coupled to the first inductor 14C. The third inductor 191 is configured to have the same polarity as the first inductor 14C. Specifically, as shown in FIG. 7, the winding start position of the coil of the third inductor 191 is the same as the winding start position of the coil of the first inductor 14C. In this case, the value of inductance between the first inductor 14C and the third inductor 191 becomes a positive value.

コンデンサ193には、定常動作時に電源CSの出力電圧と第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する正電圧が両端に発生する。この電圧をオペアンプ121の負側電源端子に印加することで、第2生成回路120から負電圧が発生している。この電圧が第2スイッチ素子25の遮断及び第1スイッチ素子132の導通に伴って第1トランジスタ14Aのゲートソース間に印加される。オペアンプ121は、正電圧を反転して負電圧を第1スイッチ素子102に出力する。制御部24への電力供給が停止するとき、ノーマリーオン型の第1スイッチ素子102は導通状態となるため、オペアンプ121が出力する負電圧は第1トランジスタ14Aのゲート端子に印加される。その電圧を第1トランジスタ14Aの閾値電圧を下回るゲート電圧とすることにより、第1トランジスタ14Aの遮断状態を維持する。第2の平滑コンデンサ15に電荷が残存している場合に第1トランジスタ14Aへ電流が逆流することを抑制できる。 A positive voltage is generated across the capacitor 193 in proportion to the difference (Vin-Vout) between the output voltage of the power supply CS and the voltage (output voltage) between the second power supply terminals 12a and 12b during normal operation. By applying this voltage to the negative power supply terminal of the operational amplifier 121 , a negative voltage is generated from the second generation circuit 120 . This voltage is applied between the gate and source of the first transistor 14A as the second switch element 25 is cut off and the first switch element 132 is turned on. The operational amplifier 121 inverts the positive voltage and outputs a negative voltage to the first switch element 102 . When the power supply to the control unit 24 stops, the normally-on first switch element 102 becomes conductive, so the negative voltage output from the operational amplifier 121 is applied to the gate terminal of the first transistor 14A. By setting the voltage to the gate voltage below the threshold voltage of the first transistor 14A, the cut-off state of the first transistor 14A is maintained. When electric charge remains in the second smoothing capacitor 15, reverse current flow to the first transistor 14A can be suppressed.

・第4実施形態において、第2生成回路150のオペアンプ121の反転入力端子に入力される電圧を生成する生成回路を追加してもよい。一例では、図8に示すように、保護回路130Aは、第4実施形態の変形例の第3生成回路190(図7参照)と同じ回路を有する。この場合、第1生成回路140、第2生成回路150、及び第3生成回路190は、第1インダクタ14Cの第1電流によって第3インダクタ191に誘起される第3電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。 - In the fourth embodiment, a generation circuit that generates a voltage to be input to the inverting input terminal of the operational amplifier 121 of the second generation circuit 150 may be added. In one example, as shown in FIG. 8, the protection circuit 130A has the same circuit as the third generation circuit 190 (see FIG. 7) of the modification of the fourth embodiment. In this case, the first generator circuit 140, the second generator circuit 150, and the third generator circuit 190 generate the first transistor current based on the third current induced in the third inductor 191 by the first current of the first inductor 14C. A gate voltage generating circuit is configured to generate a gate voltage for turning off 14A.

・上記各実施形態及び各変形例において、第2トランジスタ14Bがノーマリーオフ型のトランジスタであってもよい。
・上記各実施形態及び各変形例において、第2スイッチ素子25の導通状態及び遮断状態の切り換えを制御するゲート電圧を生成する駆動回路を駆動回路21とは別に設けてもよい。この場合、駆動回路21は、第1トランジスタ14Aのゲート端子にゲート電圧を印加し、第2スイッチ素子25のゲート端子にゲート電圧を印加しないように構成される。
- In each of the above embodiments and modifications, the second transistor 14B may be a normally-off transistor.
- In each of the above-described embodiments and modifications, a drive circuit that generates a gate voltage for controlling switching between the conductive state and the cut-off state of the second switch element 25 may be provided separately from the drive circuit 21 . In this case, the drive circuit 21 is configured so as to apply a gate voltage to the gate terminal of the first transistor 14A and not apply a gate voltage to the gate terminal of the second switch element 25 .

・上記各実施形態及び各変形例の保護回路30等は、第1トランジスタ14Aの保護に代えて、又は第1トランジスタ14Aの保護に加えて、第2トランジスタ14Bを保護する回路としてもよい。 The protection circuit 30 or the like in each of the above embodiments and modifications may be a circuit that protects the second transistor 14B instead of or in addition to the protection of the first transistor 14A.

・上記各実施形態及び各変形例において、制御回路20は、電源装置(降圧型DC-DCコンバータ10)とは別に設けられてもよい。すなわち、制御回路20は、電源装置の構成要素に含まれなくてもよい。 - In each of the above-described embodiments and modifications, the control circuit 20 may be provided separately from the power supply device (step-down DC-DC converter 10). That is, the control circuit 20 does not have to be included in the components of the power supply.

10…降圧型DC-DCコンバータ(電源装置)
11a,11b…一対の第1電源端子
12a,12b…一対の第2電源端子
14A…第1トランジスタ
14C…第1インダクタ
14x…第1端子
14y…第2端子
21…駆動回路
21a…第1出力端子(出力端子)
25…第2スイッチ素子
30,30A,30B,70,100,100A,130,130A…保護回路
31,71,101,131…第2インダクタ
31x,71x,101x,131x…第1端子
31y,71y,101y,131y…第2端子
32,160,170…ゲート電圧生成回路
33,81,141,171…ダイオード
34,82,142,172…コンデンサ
35,72,102,132…第1スイッチ素子
80,110,140…第1生成回路
111,161…第1ダイオード
113,163,…第1コンデンサ
112,162…第1逆流防止ダイオード
114,164…第2ダイオード
116,166…第2コンデンサ
115,165…第2逆流防止ダイオード
117,167…第3ダイオード
90,120,150…第2生成回路
10 Step-down DC-DC converter (power supply device)
11a, 11b -- a pair of first power supply terminals 12a, 12b -- a pair of second power supply terminals 14A -- a first transistor 14C -- a first inductor 14x -- a first terminal 14y -- a second terminal 21 -- a drive circuit 21a -- a first output terminal (output terminal)
25 Second switch elements 30, 30A, 30B, 70, 100, 100A, 130, 130A Protection circuits 31, 71, 101, 131 Second inductors 31x, 71x, 101x, 131x First terminals 31y, 71y, 101y, 131y... second terminals 32, 160, 170... gate voltage generation circuits 33, 81, 141, 171... diodes 34, 82, 142, 172... capacitors 35, 72, 102, 132... first switch elements 80, 110 , 140... First generation circuits 111, 161... First diodes 113, 163... First capacitors 112, 162... First backflow prevention diodes 114, 164... Second diodes 116, 166... Second capacitors 115, 165... 2 backflow prevention diodes 117, 167... third diodes 90, 120, 150... second generating circuit

Claims (11)

ノーマリーオン型のトランジスタと、前記トランジスタに接続される第1インダクタとを有する電源装置における前記トランジスタを保護する保護回路であって、
前記第1インダクタと電気的に絶縁され、前記第1インダクタと磁気結合する第2インダクタと、
前記第1インダクタの第1電流により前記第2インダクタに誘起される第2電流に基づいて、前記トランジスタをオフするゲート電圧を生成するためのゲート電圧生成回路と、
を有する
電源装置の保護回路。
A protection circuit for protecting the transistor in a power supply device having a normally-on transistor and a first inductor connected to the transistor,
a second inductor electrically insulated from the first inductor and magnetically coupled with the first inductor;
a gate voltage generation circuit for generating a gate voltage for turning off the transistor based on a second current induced in the second inductor by a first current of the first inductor;
a power supply protection circuit.
前記ゲート電圧生成回路は、前記第1インダクタの第1端子から第2端子に前記第1電流が流れる場合に前記第2インダクタで誘起された前記第2インダクタの第1端子から第2端子に流れる前記第2電流に基づいて、前記ゲート電圧を生成するように構成されている
請求項1に記載の電源装置の保護回路。
In the gate voltage generation circuit, when the first current flows from the first terminal to the second terminal of the first inductor, the current is induced in the second inductor and flows from the first terminal to the second terminal of the second inductor. 2. The protection circuit of a power supply device according to claim 1, wherein said gate voltage is generated based on said second current.
前記ゲート電圧生成回路は、
前記第2インダクタの第1端子にカソードが接続されるダイオードと、
前記ダイオードのアノードに接続されるコンデンサと、
前記トランジスタのゲート端子に第1端子が接続され、前記ダイオードのアノードと前記コンデンサとの間に第2端子が接続される第1スイッチ素子と、
を有する
請求項2に記載の電源装置の保護回路。
The gate voltage generation circuit is
a diode whose cathode is connected to the first terminal of the second inductor;
a capacitor connected to the anode of the diode;
a first switch element having a first terminal connected to the gate terminal of the transistor and having a second terminal connected between the anode of the diode and the capacitor;
The protection circuit of the power supply device according to claim 2, comprising:
前記ゲート電圧生成回路は、
前記第2インダクタの第2端子にアノードが接続されるダイオードと、
前記ダイオードのカソードと、前記第2インダクタの第1端子とに接続されたコンデンサと、
前記コンデンサの正電圧を負電圧に変換し、前記トランジスタのゲート端子に出力する反転増幅回路と、
前記トランジスタのゲート端子に第1端子が接続され、前記反転増幅回路の出力端子に第2端子が接続される第1スイッチ素子と、
を有する
請求項2に記載の電源装置の保護回路。
The gate voltage generation circuit is
a diode having an anode connected to the second terminal of the second inductor;
a capacitor connected to the cathode of the diode and the first terminal of the second inductor;
an inverting amplifier circuit that converts the positive voltage of the capacitor into a negative voltage and outputs the voltage to the gate terminal of the transistor;
a first switch element having a first terminal connected to the gate terminal of the transistor and having a second terminal connected to the output terminal of the inverting amplifier circuit;
The protection circuit of the power supply device according to claim 2, comprising:
前記第1スイッチ素子は、ノーマリーオン型のトランジスタである
請求項3又は4に記載の電源装置の保護回路。
5. The power supply device protection circuit according to claim 3, wherein the first switch element is a normally-on transistor.
前記ゲート電圧生成回路は、前記第1インダクタの第1端子から第2端子に前記第1電流が流れる場合、及び前記第1インダクタの第2端子から第1端子に前記第1電流が流れる場合の両方において、前記第2インダクタに流れる前記第2電流に基づいて、前記ゲート電圧を生成するように構成されている
請求項1に記載の電源装置の保護回路。
The gate voltage generation circuit is configured to control the voltage when the first current flows from the first terminal to the second terminal of the first inductor and when the first current flows from the second terminal to the first terminal of the first inductor. 2. The power supply protection circuit of claim 1, wherein both are configured to generate the gate voltage based on the second current flowing through the second inductor.
前記ゲート電圧生成回路は、
前記第2インダクタの第2端子にアノードが接続される第1ダイオードと、
前記第1ダイオードのカソードに第1端子が接続される第1コンデンサと、
前記第1コンデンサの第2端子にアノードが接続され、前記第2インダクタの第2端子にカソードが接続される第1逆流防止ダイオードと、
前記第2インダクタの第1端子にアノードが接続される第2ダイオードと、
前記第2ダイオードのカソードに第1端子が接続される第2コンデンサと、
前記第2コンデンサの第2端子にアノードが接続され、前記第2インダクタの第1端子にカソードが接続される第2逆流防止ダイオードと、
前記第1コンデンサの第1端子にカソードが接続され、前記第2コンデンサの第1端子にアノードが接続される第3ダイオードと、を有する第1生成回路と、
前記第1生成回路に接続され、前記第1生成回路の正電圧を負電圧に反転して前記トランジスタのゲート端子に出力する第2生成回路と、
前記トランジスタのゲート端子に第1端子が接続され、前記第2生成回路の出力端子に第2端子が接続される第1スイッチ素子と、
を有する
請求項6に記載の電源装置の保護回路。
The gate voltage generation circuit is
a first diode having an anode connected to the second terminal of the second inductor;
a first capacitor having a first terminal connected to the cathode of the first diode;
a first backflow prevention diode having an anode connected to the second terminal of the first capacitor and a cathode connected to the second terminal of the second inductor;
a second diode having an anode connected to the first terminal of the second inductor;
a second capacitor having a first terminal connected to the cathode of the second diode;
a second anti-backflow diode having an anode connected to the second terminal of the second capacitor and a cathode connected to the first terminal of the second inductor;
a third diode having a cathode connected to the first terminal of the first capacitor and an anode connected to the first terminal of the second capacitor;
a second generation circuit connected to the first generation circuit for inverting the positive voltage of the first generation circuit to a negative voltage and outputting the negative voltage to the gate terminal of the transistor;
a first switch element having a first terminal connected to the gate terminal of the transistor and having a second terminal connected to the output terminal of the second generation circuit;
The protection circuit of the power supply device according to claim 6, comprising:
前記第1スイッチ素子は、ノーマリーオン型のトランジスタである
請求項7に記載の電源装置の保護回路。
The power supply device protection circuit according to claim 7, wherein the first switch element is a normally-on transistor.
前記電源装置は、前記トランジスタのゲート端子に電気的に接続され、前記トランジスタのゲート端子にゲート電圧を印加する駆動回路をさらに有し、
前記保護回路は、前記駆動回路の出力端子に第1端子が接続され、前記トランジスタのゲート端子に第2端子が接続される第2スイッチ素子をさらに有する
請求項1~8のいずれか一項に記載の電源装置の保護回路。
The power supply device further includes a drive circuit electrically connected to the gate terminal of the transistor and applying a gate voltage to the gate terminal of the transistor,
The protection circuit according to any one of claims 1 to 8, further comprising a second switch element having a first terminal connected to the output terminal of the drive circuit and a second terminal connected to the gate terminal of the transistor. Protection circuit for power supply as described.
前記第2スイッチ素子は、ノーマリーオフ型のトランジスタである
請求項9に記載の電源装置の保護回路。
The power supply device protection circuit according to claim 9, wherein the second switch element is a normally-off transistor.
請求項1~10のいずれか一項に記載の保護回路を有する電源装置。 A power supply device comprising the protection circuit according to any one of claims 1 to 10.
JP2018238525A 2018-12-20 2018-12-20 Power supply protection circuit and power supply Active JP7143754B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018238525A JP7143754B2 (en) 2018-12-20 2018-12-20 Power supply protection circuit and power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018238525A JP7143754B2 (en) 2018-12-20 2018-12-20 Power supply protection circuit and power supply

Publications (2)

Publication Number Publication Date
JP2020102917A JP2020102917A (en) 2020-07-02
JP7143754B2 true JP7143754B2 (en) 2022-09-29

Family

ID=71140088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018238525A Active JP7143754B2 (en) 2018-12-20 2018-12-20 Power supply protection circuit and power supply

Country Status (1)

Country Link
JP (1) JP7143754B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187885A (en) 2006-11-28 2008-08-14 Internatl Rectifier Corp Synchronous dc/dc converter
JP2013013231A (en) 2011-06-29 2013-01-17 Toshiba Lighting & Technology Corp Switching power supply and illumination apparatus
JP2016005359A (en) 2014-06-17 2016-01-12 富士通株式会社 Signal conversion circuit and power supply device
US20180159418A1 (en) 2016-12-06 2018-06-07 Indian Institute Of Science Gate driver circuit for power converters incorporating normally on transistors and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187885A (en) 2006-11-28 2008-08-14 Internatl Rectifier Corp Synchronous dc/dc converter
JP2013013231A (en) 2011-06-29 2013-01-17 Toshiba Lighting & Technology Corp Switching power supply and illumination apparatus
JP2016005359A (en) 2014-06-17 2016-01-12 富士通株式会社 Signal conversion circuit and power supply device
US20180159418A1 (en) 2016-12-06 2018-06-07 Indian Institute Of Science Gate driver circuit for power converters incorporating normally on transistors and method thereof

Also Published As

Publication number Publication date
JP2020102917A (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US10090663B2 (en) Over-current protection circuit and method for voltage regulators
US8957642B2 (en) Enhancement mode III-nitride switch with increased efficiency and operating frequency
JP6392347B2 (en) Switching circuit and power supply circuit having the same
JP6314073B2 (en) Method and circuit for operating a circuit
JP6070841B2 (en) Overcurrent detection circuit
US8766711B2 (en) Switching circuit with controlled driver circuit
US9793793B2 (en) Power factor correction circuit and power supply device
JP6626267B2 (en) Semiconductor device
US10727753B2 (en) Bidirectional flyback converter circuit
US9817427B2 (en) Static offset reduction in a current conveyor
JP2015008611A (en) Dc-dc converter
US10243451B1 (en) System and method for powering a switching converter
JP6610468B2 (en) Semiconductor device
JP5611420B1 (en) DC-DC converter
KR20190016479A (en) DC / DC converter
JP2017017775A (en) Power factor improvement circuit and power supply device
JP6985600B2 (en) Waveform forming circuit, semiconductor device and switching power supply device
JP7143754B2 (en) Power supply protection circuit and power supply
JP2016059180A (en) Switching power supply
US20140167721A1 (en) Power supply device
KR101969117B1 (en) Active Clamp Forward Converter And Method Of Driving The Same
JP6574743B2 (en) Power circuit
JP5741199B2 (en) Rectifier snubber circuit
US11682979B2 (en) Rectifier circuit, power supply device, and rectifier circuit drive method
US10270347B2 (en) Short-circuit protected power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7143754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150