JP7143754B2 - Power supply protection circuit and power supply - Google Patents
Power supply protection circuit and power supply Download PDFInfo
- Publication number
- JP7143754B2 JP7143754B2 JP2018238525A JP2018238525A JP7143754B2 JP 7143754 B2 JP7143754 B2 JP 7143754B2 JP 2018238525 A JP2018238525 A JP 2018238525A JP 2018238525 A JP2018238525 A JP 2018238525A JP 7143754 B2 JP7143754 B2 JP 7143754B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- inductor
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本開示は、電源装置の保護回路及び電源装置に関する。 The present disclosure relates to a protection circuit for a power supply and a power supply.
従来、電源装置として例えばノーマリーオン型のトランジスタをオンオフ制御して入力電圧から出力電圧を得る電源装置が提案されている(例えば、特許文献1参照)。 Conventionally, as a power supply device, for example, a power supply device has been proposed in which an output voltage is obtained from an input voltage by controlling the on/off of a normally-on transistor (see, for example, Patent Document 1).
ところで、出力電圧を調整しようとすると、トランジスタのオンオフを制御する制御回路が必要となる。しかしながら、ノーマリーオン型のトランジスタの場合、制御回路への電力供給が停止されると、トランジスタは導通状態となる。ここで、出力側のインダクタに、出力側から入力側へ向かう方向の電流が流れる場合、その電流は、導通状態のトランジスタに流れてしまう。その結果、インダクタからの電流の大きさによっては、トランジスタが故障するおそれがある。 By the way, when trying to adjust the output voltage, a control circuit for controlling the on/off of the transistor is required. However, in the case of a normally-on transistor, the transistor becomes conductive when the power supply to the control circuit is stopped. Here, when a current flows from the output side to the input side in the inductor on the output side, the current flows to the conductive transistor. As a result, depending on the amount of current drawn from the inductor, the transistor may fail.
本開示の目的は、トランジスタの故障を抑制できる電源装置の保護回路及び電源装置を提供することにある。 An object of the present disclosure is to provide a protection circuit for a power supply device and a power supply device that can suppress transistor failures.
本開示の一形態である電源装置の保護回路は、ノーマリーオン型のトランジスタと、前記トランジスタに接続される第1インダクタとを有する電源装置における前記トランジスタを保護する保護回路であって、前記第1インダクタと電気的に絶縁され、前記第1インダクタと磁気結合する第2インダクタと、前記第1インダクタの第1電流により前記第2インダクタに誘起される第2電流に基づいて、前記トランジスタをオフするゲート電圧を生成するためのゲート電圧生成回路と、を有する。 A power supply device protection circuit according to one embodiment of the present disclosure is a protection circuit for protecting the transistor in a power supply device having a normally-on transistor and a first inductor connected to the transistor, The transistor is turned off based on a second inductor electrically insulated from the first inductor and magnetically coupled with the first inductor, and a second current induced in the second inductor by the first current of the first inductor. a gate voltage generation circuit for generating a gate voltage to
この構成によれば、第1インダクタからトランジスタに向けて電流が流れる場合、第1インダクタと磁気結合する第2インダクタに誘起される第2電流に基づいてトランジスタのゲート端子に負電圧が印加される。ノーマリーオン型のトランジスタは、ゲート端子に印加される負電圧によって電流を通さない遮断状態となる。したがって、第1インダクタから第1トランジスタに電流が流れることが抑制されるため、トランジスタの故障を抑制できる。 According to this configuration, when current flows from the first inductor to the transistor, a negative voltage is applied to the gate terminal of the transistor based on the second current induced in the second inductor magnetically coupled with the first inductor. . A normally-on transistor is cut off by a negative voltage applied to its gate terminal. Therefore, since the flow of current from the first inductor to the first transistor is suppressed, failure of the transistor can be suppressed.
本開示の一形態である電源装置の保護回路及び電源装置によれば、トランジスタの故障を抑制できる。 According to the protection circuit of the power supply device and the power supply device according to one embodiment of the present disclosure, failure of the transistor can be suppressed.
以下、図面を参照して、各実施形態について説明する。
(第1実施形態)
図1に示すように、電源装置の一例である降圧型DC-DCコンバータ10は、一対の第1電源端子11a,11b、一対の第2電源端子12a,12b、第1の平滑コンデンサ13、チョッパ回路14、第2の平滑コンデンサ15、制御回路20、及び保護回路30を有する。本実施形態では、一対の第1電源端子11a,11bが降圧型DC-DCコンバータ10の入力端子を構成し、一対の第2電源端子12a,12bが降圧型DC-DCコンバータの出力端子を構成している。
Hereinafter, each embodiment will be described with reference to the drawings.
(First embodiment)
As shown in FIG. 1, a step-down DC-
第1電線10Aは、第1電源端子11aを介して電源CSの正極、及び第2電源端子12aを介して負荷LDの第1端子と接続されている。第2電線10Bは、第1電源端子11bを介して電源CSの負極、及び第2電源端子12bを介して負荷LDの第2端子と接続されている。第1電線10Aは、第1電源端子11aと第2電源端子12aとを電気的に接続している。第2電線10Bは、第1電源端子11bと第2電源端子12bとを電気的に接続している。本実施形態では、第2電線10Bは接地されている。電源CSは、直流電源であってもよいし、発電装置であってもよいし、蓄電装置であってもよい。負荷LDとしては、直流負荷であってもよいし、降圧型DC-DCコンバータ10に接続されるインバータ回路であってもよい。電源装置は、昇圧型DC-DCコンバータ又は双方向DC-DCコンバータであってもよい。また、入力側にトランスを備えた絶縁型のDC-DCコンバータ(フォワード型DC-DCコンバータ、アクティブクランプフォワードコンバータ、フルブリッジコンバータ、フライバックコンバータ、ハーフブリッジコンバータ等)であってもよい。
The first
第1の平滑コンデンサ13、チョッパ回路14、及び第2の平滑コンデンサ15は、一対の第1電源端子11a,11bと一対の第2電源端子12a,12bとの間に設けられている。第1の平滑コンデンサ13は、チョッパ回路14に対して第1電源端子11a側に設けられている。第1の平滑コンデンサ13の第1端子は第1電線10Aに接続され、第1の平滑コンデンサ13の第2端子は第2電線10Bに接続されている。第2の平滑コンデンサ15は、チョッパ回路14に対して第2電源端子12b側に設けられている。第2の平滑コンデンサ15の第1端子は第1電線10Aに接続され、第2の平滑コンデンサ15の第2端子は第2電線10Bに接続されている。一例では、第1の平滑コンデンサ13の容量値は、第2の平滑コンデンサ15の容量値よりも小さい。
The
チョッパ回路14は、一対の第1電源端子11a,11bの電圧を降圧して一対の第2電源端子12a,12bの電圧として出力する。チョッパ回路14は、第1トランジスタ14A、第2トランジスタ14B、及び第1インダクタ14Cを有する。第1トランジスタ14A及び第2トランジスタ14Bには、ノーマリーオン型のトランジスタが用いられる。具体的には、第1トランジスタ14A及び第2トランジスタ14Bは、ノーマリーオン型のトランジスタとして化合物半導体が用いられている。化合物半導体は、砒素ガリウム(GaAs)、窒化ガリウム(GaN)等により製造される。本実施形態では、化合物半導体としてHEMT(High Electron Mobility Transistor)が用いられている。第1インダクタ14Cの第1端子14xは、第2の平滑コンデンサ15の第1端子に接続されている。第1インダクタ14Cの第1端子14xは、第1電線10Aを介して第2電源端子12aに接続されている。第1インダクタ14Cの第2端子14yは、第1トランジスタ14Aの第1端子(ドレイン端子)と第2トランジスタ14Bの第2端子(ソース端子)に接続されている。第1インダクタ14Cの第2端子14yは、第1電線10Aを介して第1電源端子11aに接続されている。
The
第1トランジスタ14Aは、第1インダクタ14Cと第2トランジスタ14Bの第2端子(ソース端子)との間のノードと、第1電源端子11bと第2電源端子12bとを繋ぐ第2電線10Bとの間の導通及び遮断を切り換え可能に構成されている。第2トランジスタ14Bは、第1インダクタ14Cと第1電源端子11aとの間の導通及び遮断を切り換え可能に構成されている。
The
第1トランジスタ14Aの第2端子(ソース端子)は、第2電線10Bに接続されている。第1トランジスタ14Aの第1端子(ドレイン端子)は、第2トランジスタ14Bの第2端子(ソース端子)に接続されている。第2トランジスタ14Bの第1端子(ドレイン端子)は、第1電源端子11aに接続されている。
A second terminal (source terminal) of the
保護回路30は、チョッパ回路14の第1インダクタ14Cの第1端子14xから第2端子14yに向けて第1電流が流れる場合に第1トランジスタ14Aを保護する回路である。例えば、第2の平滑コンデンサ15が充電された状態で制御部24への電力供給が停止される場合、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れる。この場合、第1トランジスタ14Aの第1端子14xから第2端子14yに向けて流れる第1電流が大きくなり、第1電流が第1トランジスタ14Aに流れると、第1トランジスタ14Aが故障するおそれがある。保護回路30は、第1トランジスタ14Aに流れる電流を抑制することによって第1トランジスタ14Aが故障することを抑制するための回路である。保護回路30は、第2インダクタ31及びゲート電圧生成回路32を有する。
The
第2インダクタ31は、第1インダクタ14Cと電気的に絶縁し、かつ第1インダクタ14Cと磁気結合するように設けられている。第2インダクタ31は、第1インダクタ14Cと同じ極性となるように構成される。具体的には、図2に示すとおり、第2インダクタ31のコイルの巻き始めの位置は、第1インダクタ14Cのコイルの巻き始めの位置と同じである。この場合、第1インダクタ14Cと第2インダクタ31との間のインダクタンスの値が正の値になる。なお、本実施形態では、降圧型DC-DCコンバータ10は、第1インダクタ14C、第2インダクタ31、及び鉄心からなるトランスを有する。これにより、第1インダクタ14Cと第2インダクタ31とが磁気結合する構成を容易に実現できる。
The
ゲート電圧生成回路32は、第1インダクタ14Cの第1電流によって第2インダクタ31に誘起された第2電流に基づいて負電圧(ゲート電圧)を生成し、その負電圧(ゲート電圧)を第1トランジスタ14Aのゲート端子に出力する回路である。本実施形態では、ゲート電圧生成回路32は、第1インダクタ14Cの第1端子14xから第2端子14yに流れる第1電流によって第2インダクタ31に誘起される第2電流に基づいて負電圧(ゲート電圧)を生成し、その負電圧(ゲート電圧)を第1トランジスタ14Aのゲート端子に出力する。ゲート電圧生成回路32は、ダイオード33、コンデンサ34、及び第1スイッチ素子35を有する。
The gate
ダイオード33のカソードは、第2インダクタ31の第2端子31yに接続されている。ダイオード33のアノードは、コンデンサ34の第1端子に接続されている。第2インダクタ31の第1端子31x及びコンデンサ34の第2端子はそれぞれ、第2電線10Bに接続されている。このため、ダイオード33は、第2インダクタ31からコンデンサ34に向けて電流が流れることを防ぐ逆流防止ダイオードとなる。また第2電線10Bに接続されたコンデンサ34の第2端子は負極側端子を構成し、コンデンサ34の第1端子は正極側端子を構成する。
A cathode of the
第1スイッチ素子35には、例えばノーマリーオン型のトランジスタが用いられる。本実施形態では、第1スイッチ素子35には、MOSFET(metal-oxide-semiconductor field-effect transistor)が用いられている。第1スイッチ素子35の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子に接続されている。第1スイッチ素子35の第2端子(ソース端子)は、ダイオード33のアノードとコンデンサ34の第1端子とのノードに接続されている。なお、第1スイッチ素子35として、IGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ等の他のトランジスタ、サイリスタ等の他のスイッチ素子が用いられてもよい。また第1スイッチ素子35として、ノーマリーオフ型のトランジスタが用いられてもよい。
A normally-on transistor, for example, is used for the
制御回路20は、駆動回路21~23と、駆動回路21~23を制御する制御部24とを有する。
駆動回路21は、第1トランジスタ14Aのゲート端子と電気的に接続されている。駆動回路21は、第1トランジスタ14Aの導通状態(オン状態)及び遮断状態(オフ状態)の切り換えを制御するゲート電圧を第1トランジスタ14Aのゲート端子に出力する。駆動回路22は、第2トランジスタ14Bのゲート端子と電気的に接続されている。駆動回路22は、第2トランジスタ14Bの導通状態及び遮断状態の切り換えを制御するゲート電圧を第2トランジスタ14Bのゲート端子に出力する。駆動回路23は、第1スイッチ素子35のゲート端子と電気的に接続されている。駆動回路23は、第1スイッチ素子35の導通状態及び遮断状態の切り換えを制御するゲート電圧を第1スイッチ素子35のゲート端子に出力する。ここで、第1トランジスタ14Aの導通状態とは、第1トランジスタ14Aのドレイン端子とソース端子との間が導通した状態である。第1トランジスタ14Aの遮断状態とは、第1トランジスタ14Aのドレイン端子とソース端子との間が電気的に絶縁された状態である。第2トランジスタ14Bの導通状態及び遮断状態と、第1スイッチ素子35の導通状態及び遮断状態も第1トランジスタ14Aの導通状態及び遮断状態と同様である。第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子35はノーマリーオン型のトランジスタであるため、ゲート電圧が印加された場合には、遮断状態となり、ゲート電圧が印加されない場合には、導通状態となる。
The
The
なお、制御回路20は、駆動回路21~23に代えて、第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子35に対して共通の駆動回路を有してもよい。また制御回路20は、駆動回路21,22に代えて、第1トランジスタ14A及び第2トランジスタ14Bに対して共通の駆動回路を有してもよい。この場合、第1トランジスタ14A及び第2トランジスタ14Bが相補的に動作する状態であって、駆動回路は、NOT回路を有する。このため、駆動回路は、ゲート電圧を第1トランジスタ14Aのゲート端子に出力する場合、ゲート電圧を第2トランジスタ14Bのゲート端子に出力しない。また駆動回路は、ゲート電圧を第2トランジスタ14Bのゲート端子に出力する場合、ゲート電圧を第1トランジスタ14Aのゲート端子に出力しない。
The
保護回路30における第2スイッチ素子25は、駆動回路21の第1出力端子21aと第1トランジスタ14Aのゲート端子との間に設けられている。第2スイッチ素子25には、例えばノーマリーオフ型のトランジスタが用いられる。本実施形態では、第2スイッチ素子25には、MOSFETが用いられている。第2スイッチ素子25の第1端子(ドレイン端子)は、駆動回路21の第1出力端子21aに接続されている。第2スイッチ素子25の第2端子(ソース端子)は、第1トランジスタ14Aのゲート端子に接続されている。第1スイッチ素子35の第1端子(ドレイン端子)は、第2スイッチ素子25の第2端子(ソース端子)に接続されている。第2スイッチ素子25のゲート端子は、駆動回路21の第2出力端子21bに接続されている。このため、駆動回路21は、第2スイッチ素子25の導通状態及び遮断状態の切り換えを制御するゲート電圧を第2スイッチ素子25のゲート端子に出力する。なお、第2スイッチ素子25として、IGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ等の他のトランジスタ、サイリスタ等の他のスイッチ素子が用いられてもよい。第2スイッチ素子25はノーマリーオフ型のトランジスタであるため、第2スイッチ素子25のゲート端子にゲート電圧が印加された場合、導通状態となり、第2スイッチ素子25のゲート端子にゲート電圧が印加されない場合、遮断状態となる。
The
制御部24は、駆動回路21~23と電気的に接続されている。制御部24は、予め定められる制御プログラムを実行する演算処理装置を有する。演算処理装置は、例えばCPU(Central Processing Unit)又はMPU(Micro Processing Unit)を有する。制御部24は、1又は複数のマイクロコンピュータを有してもよい。制御部24は、複数の場所に離れて配置される複数の演算処理装置を有してもよい。制御部24は、記憶部をさらに有する。記憶部には、各種の制御プログラム及び各種の制御処理に用いられる情報が記憶される。記憶部は、例えば不揮発性メモリ及び揮発性メモリを有する。
The
制御部24は、制御プログラムに従って降圧処理を実行する。具体的には、制御部24は、一対の第1電源端子11a,11bの電圧を降圧して一対の第2電源端子12a,12bから出力するように第1トランジスタ14A及び第2トランジスタ14Bを制御する。
The
より詳細には、制御部24は、第1の平滑コンデンサ13の端子間電圧と第2の平滑コンデンサ15の端子間電圧に基づいて、一対の第1電源端子11a,11bの電圧を降圧するように、第1トランジスタ14A及び第2トランジスタ14Bをオンオフするデューティ比を調整する制御信号を駆動回路21,22に出力する。また制御部24は、第1スイッチ素子35を遮断状態にする制御信号及び第2スイッチ素子25を遮断状態にする制御信号を駆動回路21,23に出力する。
More specifically, based on the voltage across the terminals of the
次に、保護回路30の動作について作用とともに説明する。
制御部24への電力供給が停止された場合、第1トランジスタ14A、第2トランジスタ14B、第1スイッチ素子35、及び第2スイッチ素子25のゲート端子にゲート電圧が印加されない状態となる。第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子35はそれぞれ、ノーマリーオン型のトランジスタであるため、導通状態となる。一方、第2スイッチ素子25は、ノーマリーオフ型のトランジスタであるため、遮断状態となる。したがって、第1トランジスタ14Aのゲート端子は、駆動回路21から切り離され、保護回路30に接続された状態となる。
Next, the operation of the
When the power supply to the
第2の平滑コンデンサ15が満充電の状態で制御部24への電力供給が停止された場合、第2の平滑コンデンサ15からチョッパ回路14に向けて電流が流れる。言い換えれば、第2電源端子12aを介して第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる。このとき、第1インダクタ14Cと磁気結合している第2インダクタ31には、第1インダクタ14Cの第1電流によって誘起された第2電流が流れる。第2インダクタ31の第2電流は、第2電線10Bに流れてコンデンサ34を充電する。このため、コンデンサ34の第2端子(負極側端子)の電位が第1端子(正極側端子)の電位よりも高くなり、コンデンサ34の端子間電圧は負電圧となる。第1スイッチ素子35は導通状態であるため、コンデンサ34の端子間電圧は、第1トランジスタ14Aのゲート端子に第1トランジスタ14Aの閾値電圧を下回る電圧として印加される。言い換えれば、第1トランジスタ14Aのゲート端子には、第1トランジスタ14Aをオフするゲート電圧が印加される。これにより、第1トランジスタ14Aが遮断状態となるため、第1インダクタ14Cの第1端子14xから第2端子14yに流れる電流が第1トランジスタ14Aに流れることが抑制される。
When the power supply to the
本実施形態の効果について説明する。
(1-1)保護回路30は、第1インダクタ14Cの第1端子14xから第2端子14yに流れる第1電流によって第2インダクタ31に誘起された第2電流に基づいて負電圧を生成するように構成されている。ノーマリーオン型の第1トランジスタ14Aは、ゲート端子に印加される負電圧によって遮断状態となる。このため、例えば第2の平滑コンデンサ15が満充電の状態で制御部24への電力供給が停止された場合であっても、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることを抑制でき、第1トランジスタ14Aの故障を抑制できる。
Effects of the present embodiment will be described.
(1-1) The
(1-2)ゲート電圧生成回路32は、第2インダクタ31の第1端子31xにカソードが接続されるダイオード33と、ダイオード33のアノードに接続されるコンデンサ34と、第1トランジスタ14Aのゲート端子とコンデンサ34との間に設けられる第1スイッチ素子35とを備える。この構成によれば、第1インダクタ14Cの第1電流によって第2インダクタ31に誘起された第2電流によってコンデンサ34の端子間電圧が負電圧となる。第1スイッチ素子35を導通状態にすれば、コンデンサ34の端子間電圧が第1スイッチ素子35を介して第1トランジスタ14Aのゲート端子に印加される。ノーマリーオン型の第1トランジスタ14Aは、ゲート端子に印加される負電圧によって遮断状態となる。このように、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる場合に第1トランジスタ14Aが遮断状態となるため、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。その結果、第1トランジスタ14Aの故障を抑制できる。
(1-2) The gate
(1-3)第1スイッチ素子35がノーマリーオン型のトランジスタであるため、制御部24への電力供給が停止される場合、第1スイッチ素子35のゲート端子にゲート電圧が印加されないことにより、第1スイッチ素子35が導通状態となる。このため、制御部24への電力供給が停止される場合、コンデンサ34の端子間電圧を第1トランジスタ14Aのゲート端子に確実に印加できる。
(1-3) Since the
(1-4)第2スイッチ素子25がノーマリーオフ型のトランジスタであるため、制御部24への電力供給が停止される場合、第2スイッチ素子25のゲート端子にゲート電圧が印加されないことにより、第2スイッチ素子25が遮断状態になる。このため、制御部24への電力供給が停止される場合、駆動回路21から第1トランジスタ14Aのゲート端子を切り離した状態にすることができる。したがって、第1トランジスタ14Aのゲート端子にはコンデンサ34の端子間電圧のみが印加されるため、第1トランジスタ14Aのゲート端子に確実に負電圧を印加できる。このため、第1トランジスタ14Aの遮断状態から導通状態への切り替えを精度よく実行できる。
(1-4) Since the
(第2実施形態)
図2を参照して、第2実施形態の電源装置の保護回路について説明する。本実施形態では、第1実施形態と比較して保護回路の構成が異なる。以下の説明において、第1実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
(Second embodiment)
The protection circuit of the power supply device of the second embodiment will be described with reference to FIG. This embodiment differs from the first embodiment in the configuration of the protection circuit. In the following description, the same reference numerals are given to the same components as in the first embodiment, and the description thereof may be omitted.
本実施形態の保護回路70は、チョッパ回路14の第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる場合に第1トランジスタ14Aを保護する回路である。保護回路70は、第2スイッチ素子25、第2インダクタ71、第1スイッチ素子72、第1生成回路80、及び第2生成回路90を有する。第2インダクタ71は、第1実施形態の第2インダクタ31と同じ構成である。第1スイッチ素子72は、第1実施形態の第1スイッチ素子35と同じ構成である。なお、本実施形態では、降圧型DC-DCコンバータ10は、第1インダクタ14C、第2インダクタ71、及び鉄心からなるトランスを有する。第1生成回路80及び第2生成回路90は、第1インダクタ14Cの第1電流によって第2インダクタ71に誘起される第2電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第1生成回路80は、第2インダクタ71及び第2生成回路90と電気的に接続されている。第2生成回路90は、第1スイッチ素子72を介して第1トランジスタ14Aのゲート端子に電気的に接続されている。第1生成回路80は、第1インダクタ14Cの第1電流によって第2インダクタ71で誘起された第2電流に基づいて正電圧を生成し、第2生成回路90に出力するように構成されている。第2生成回路90は、正電圧を反転して負電圧にし、第1トランジスタ14Aのゲート端子に出力する反転増幅回路である。
The
第1生成回路80は、ダイオード81及びコンデンサ82を有する。ダイオード81のアノードは、第2インダクタ71の第2端子71yに接続されている。ダイオード81のカソードは、コンデンサ82の第1端子に接続されている。コンデンサ82の第2端子は、接地されている。接地されたコンデンサ82の第2端子は負極側端子を構成し、コンデンサ82の第1端子は正極側端子を構成する。また第2インダクタ71の第1端子71xは、接地されている。
The
第2生成回路90は、オペアンプ91、第1抵抗92、第2抵抗93、第3抵抗94、及びコンデンサ95を有する。
オペアンプ91の反転入力端子は、第1抵抗92を介して第1生成回路80におけるダイオード81のカソードとコンデンサ82の第1端子との間のノードに接続されている。またオペアンプ91の反転入力端子は、第2抵抗93を介してオペアンプ91の出力端子に接続されている。第1抵抗92の抵抗値及び第2抵抗93の抵抗値に応じてオペアンプ91の増幅率(ゲイン)が設定される。オペアンプ91の反転入力端子と出力端子との間には、コンデンサ95が第2抵抗93と並列に接続されるように設けられている。これにより、コンデンサ95は、オペアンプ91に入力される入力信号に対する高周波ノイズを低減する。オペアンプ91の非反転入力端子は、バイアス補償抵抗となる第3抵抗94を介して第2電線10Bに接続されている。
The
An inverting input terminal of the
なお、図2に示すように、オペアンプ91の負側電源端子には負電圧が供給され、オペアンプ91の正側電源端子には正電圧が供給される。
第1スイッチ素子72の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子と第2スイッチ素子25の第2端子(ソース端子)との間のノードに接続されている。第1スイッチ素子72の第1端子(ドレイン端子)は、第2スイッチ素子25の第2端子(ソース端子)に接続されている。第1スイッチ素子72の第2端子(ソース端子)は、第2生成回路90の出力端子に接続されている。具体的には、第1スイッチ素子72の第2端子(ソース端子)は、オペアンプ91の出力端子に接続されている。第1スイッチ素子72のゲート端子は、駆動回路23に接続されている。このため、駆動回路23は、第1スイッチ素子72の導通状態及び遮断状態の切り換えを制御するゲート電圧を第1スイッチ素子72のゲート端子に出力する。
As shown in FIG. 2, a negative voltage is supplied to the negative power supply terminal of the
A first terminal (drain terminal) of the
次に、保護回路70の動作について説明する。
制御部24への電力供給が停止された状態では、第1トランジスタ14A、第2トランジスタ14B、第1スイッチ素子72、及び第2スイッチ素子25のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子72は導通状態となり、ノーマリーオフ型の第2スイッチ素子25は遮断状態となる。コンデンサ82には、定常動作時に電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する正電圧が蓄積されている。第2スイッチ素子25の遮断及び第1スイッチ素子72の導通に従ってコンデンサ82に蓄積された電荷により第2生成回路90から第1トランジスタ14Aの閾値電圧を下回る負バイアスが生成されて第1トランジスタ14Aのゲートソース間に負バイアスが印加されることになる。
Next, the operation of the
When the power supply to the
第2生成回路90のオペアンプ91は、第1生成回路80の正電圧(コンデンサ82の端子間電圧)を負電圧に反転して所定のゲインで増幅して出力する。ノーマリーオン型の第1スイッチ素子72は導通状態となるため、オペアンプ91が出力する負電圧は、第1トランジスタ14Aのゲート端子に印加される。これにより、第1トランジスタ14Aが遮断状態となる。このように、本実施形態によれば、第1実施形態の(1-1)、(1-3)、及び(1-4)と同様の効果が得られる。
The
(第3実施形態)
図3を参照して、第3実施形態の電源装置の保護回路について説明する。本実施形態では、第1実施形態と比較して保護回路の構成が異なる。以下の説明において、第1実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
(Third Embodiment)
The protection circuit of the power supply device of the third embodiment will be described with reference to FIG. This embodiment differs from the first embodiment in the configuration of the protection circuit. In the following description, the same reference numerals are given to the same components as in the first embodiment, and the description thereof may be omitted.
本実施形態の保護回路100は、第1インダクタ14Cの第1端子14xから第2端子14yに電流が流れる場合、及び第1インダクタ14Cの第2端子14yから第1端子14xに電流が流れる場合の両方において、第1トランジスタ14Aを保護する回路である。保護回路100は、第2スイッチ素子25、第2インダクタ101、第1スイッチ素子102、第1生成回路110、及び第2生成回路120を有する。第2インダクタ101は、第1実施形態の第2インダクタ31と同じ構成である。第1スイッチ素子102は、第1実施形態の第1スイッチ素子35と同じ構成である。なお、本実施形態では、降圧型DC-DCコンバータ10は、第1インダクタ14C、第2インダクタ101、及び鉄心からなるトランスを有する。第1生成回路110及び第2生成回路120は、第1インダクタ14Cの第1電流によって第2インダクタ101に誘起される第2電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第1生成回路110は、第2インダクタ101及び第2生成回路120と電気的に接続されている。第2生成回路120は、第1スイッチ素子102を介して第1トランジスタ14Aのゲート端子に電気的に接続されている。第1生成回路110は、第1インダクタ14Cの第1電流によって第2インダクタ101に誘起された第2電流に基づいて負電圧を生成し、第2生成回路120に出力するように構成されている。第2生成回路120は、第2生成回路120に印加される正電圧を反転して負電圧にし、第1トランジスタ14Aのゲート端子に出力する反転増幅回路である。
The
第1生成回路110は、第1ダイオード111、第1逆流防止ダイオード112、第1コンデンサ113、第2ダイオード114、第2逆流防止ダイオード115、第2コンデンサ116、及び第3ダイオード117を有する。
The
第2インダクタ101の第2端子101yには、第1ダイオード111のアノードが接続されている。第1ダイオード111のカソードは、接地されている。第2インダクタ101の第1端子101xには、第2ダイオード114のアノードが接続されている。第2ダイオード114のカソードは、接地されている。
A second terminal 101 y of the
第1逆流防止ダイオード112及び第1コンデンサ113は、直列に接続されている。第1逆流防止ダイオード112のカソードは、第2インダクタ101の第2端子101yに接続されている。第1逆流防止ダイオード112のアノードは、第1コンデンサ113の第1端子に接続されている。第1コンデンサ113の第2端子は、接地されている。このように、第1逆流防止ダイオード112及び第1コンデンサ113は、第1ダイオード111と並列に接続されている。また、接地された第1コンデンサ113の第2端子は負極側端子を構成し、第1コンデンサ113の第1端子は正極側端子を構成する。
The first
第2逆流防止ダイオード115及び第2コンデンサ116は、直列に接続されている。第2逆流防止ダイオード115のカソードは、第2インダクタ101の第1端子101xに接続されている。第2逆流防止ダイオード115のアノードは、第2コンデンサ116の第1端子に接続されている。第2コンデンサ116の第2端子は、接地されている。このように、第2逆流防止ダイオード115及び第2コンデンサ116は、第2ダイオード114と並列に接続されている。また、接地された第2コンデンサ116の第2端子は負極側端子を構成し、第2コンデンサ116の第1端子は正極側端子を構成する。また、第2逆流防止ダイオード115及び第2コンデンサ116は、第2インダクタ101を挟んで第1逆流防止ダイオード112及び第1コンデンサ113と並列に設けられている。
The second
第3ダイオード117は、第2インダクタ101と並列に設けられている。第3ダイオード117のカソードは、第1逆流防止ダイオード112のアノードと第1コンデンサ113の第1端子との間のノードに接続されている。第3ダイオード117のアノードは、第2逆流防止ダイオード115のアノードと第2コンデンサ116の第1端子との間のノードに接続されている。
A
第2生成回路120は、オペアンプ121、第1抵抗122、第2抵抗123、第3抵抗124、第1コンデンサ125、第2コンデンサ126、及び第3コンデンサ127を有する。
The
オペアンプ121の正側電源端子は、第2コンデンサ126を介して第2電線10Bに接続されている。第2コンデンサ126の第1端子は第2電線10Bに接続され、第2コンデンサ126の第2端子はオペアンプ121の正側電源端子に接続されている。オペアンプ121の負側電源端子は、第3ダイオード117のカソードに接続されている。オペアンプ121の負側電源端子は、第3コンデンサ127を介して第2電線10Bに接続されている。第2コンデンサ126及び第3コンデンサ127は、オペアンプ121の内部のノイズを除去するバイパスコンデンサとなる。
A positive power supply terminal of the
オペアンプ121の反転入力端子は、第1抵抗122を介して第1インダクタ14Cの第1端子14xと第2の平滑コンデンサ15の第1端子との間のノードに接続されている。またオペアンプ121の反転入力端子は、第2抵抗123を介してオペアンプ121の出力端子に接続されている。第1抵抗122の抵抗値及び第2抵抗123の抵抗値に応じてオペアンプ121の増幅率(ゲイン)が設定される。オペアンプ121の反転入力端子と出力端子との間には、第1コンデンサ125が第2抵抗123と並列に接続されるように設けられている。これにより、第1コンデンサ125は、オペアンプ121に入力される入力信号に対する高周波ノイズを低減する。オペアンプ121の非反転入力端子は、バイアス補償抵抗となる第3抵抗124を介して第2電線10Bに接続されている。第3抵抗124の第1端子は第2電線10Bに接続され、第3抵抗124の第2端子はオペアンプ121の非反転入力端子に接続されている。第3抵抗124の第2端子とオペアンプ121の非反転入力端子との間のノードは、第2コンデンサ126の第2端子とオペアンプ121の正側電源端子との間のノードに接続されている。
The inverting input terminal of the
第1スイッチ素子102の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子と第2スイッチ素子25の第2端子(ソース端子)との間のノードに接続されている。第1スイッチ素子102の第1端子(ドレイン端子)は、第2スイッチ素子25の第2端子(ソース端子)に接続されている。第1スイッチ素子102の第2端子(ソース端子)は、第2生成回路120の出力端子に接続されている。具体的には、第1スイッチ素子102の第2端子(ソース端子)は、オペアンプ121の出力端子に接続されている。第1スイッチ素子102のゲート端子は、駆動回路23に接続されている。このため、駆動回路23は、第1スイッチ素子102の導通状態及び遮断状態の切り換えを制御するゲート電圧を第1スイッチ素子102のゲート端子に出力する。
A first terminal (drain terminal) of the
次に、保護回路100の動作について説明する。保護回路100は、第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる場合、及び第1インダクタ14Cの第2端子14yから第1端子14xに第1電流が流れる場合の両方において生じる負電圧により、第1トランジスタ14Aを保護する回路となる。
Next, operation of the
制御部24への電力供給が停止された状態では、第1トランジスタ14A、第2トランジスタ14B、第1スイッチ素子102、及び第2スイッチ素子25のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子102は導通状態となり、ノーマリーオフ型の第2スイッチ素子25は遮断状態となる。第1コンデンサ113及び第2コンデンサ116にはそれぞれ、定常動作時に出力電圧(Vout)に比例する負電圧と、電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧とが生成されている。第1コンデンサ113及び第2コンデンサ116に生成されている負電圧のうちの小さいほうの電圧がオペアンプ121の負側電源端子に印加されている。この負側電源に印加される電圧と第2の平滑コンデンサ15に残留する電圧によって第2生成回路120から第1スイッチ素子102を介して負バイアスが第1トランジスタ14Aのゲートソース間に印加されることになる。これにより、負荷LDによる負荷電流が小さいときに第2の平滑コンデンサ15に電荷が残り、一対の第2電源端子12a,12b間(出力端)に電圧が残存することになるが、第1トランジスタ14Aが遮断状態となることで、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる現象を防ぎ、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。一方、万が一にも第2の平滑コンデンサ15から第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が発生したときには第1コンデンサ113から第1逆流防止ダイオード112、第2インダクタ101の第2端子101yから第1端子101x、第2ダイオード114に向けて電流が流れ、第1コンデンサ113の両端にそれに応じた負電圧が発生する。これにより、前述同様に第1トランジスタ14Aのゲートソース間に負バイアスを発生させることができる。
When the power supply to the
オペアンプ121は、反転入力端子に印加される第1電位(第1電線10Aの電位)と非反転入力端子に印加される第2電位(第2電線10Bの電位)との差に基づいて、反転して所定のゲインに増幅して負電圧として出力する。ノーマリーオン型の第1スイッチ素子102は導通状態となるため、オペアンプ121が出力する負電圧は、第1トランジスタ14Aのゲート端子に印加される。第1トランジスタ14Aの閾値電圧を下回るゲート電圧が印加されることにより、第1トランジスタ14Aが遮断状態となる。
The
本実施形態の効果について説明する。本実施形態は、第1実施形態の(1-4)と同様の効果が得られる。
(3-1)保護回路100は、第1インダクタ14Cの第1端子14xから第2端子14yに向けて第1電流が流れる場合、及び第1インダクタ14Cの第2端子14yから第1端子14xに向けて第1電流が流れる場合の両方において生じる負電圧により、第1トランジスタ14Aを保護する回路である。このため、第1インダクタ14Cの第1電流の向きにかかわらず、オペアンプ121の負側電源端子に電圧が印加されるため、第1インダクタ14Cに第1電流が流れる場合にオペアンプ121が駆動し、第1トランジスタ14Aのゲート端子に印加するためのゲート電圧を生成できる。したがって、停止されている制御部24への電力供給が再開されたときにオペアンプ121から第1トランジスタ14Aのゲート端子にゲート電圧を速やかに印加できる。
Effects of the present embodiment will be described. This embodiment can obtain the same effect as (1-4) of the first embodiment.
(3-1) When the first current flows from the first terminal 14x of the
(3-2)第1生成回路110は、第1コンデンサ113および第2コンデンサ116のそれぞれに、定常動作時に出力電圧(Vout)に比例する負電圧と、電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧を生成する。この負電圧によってオペアンプ121が駆動し、第1トランジスタ14Aのゲート端子に印加するためのゲート電圧を生成できる。
(3-2) The
(3-3)第1スイッチ素子102がノーマリーオン型のトランジスタであるため、制御部24への電力供給が停止された場合、第1スイッチ素子102のゲート端子にゲート電圧が印加されないことにより、第1スイッチ素子102が導通状態となる。このため、制御部24への電力供給が停止された場合、第1コンデンサ113の端子間電圧を第1トランジスタ14Aのゲート端子に確実に印加できる。
(3-3) Since the
(第4実施形態)
図4を参照して、第4実施形態の電源装置の保護回路について説明する。本実施形態では、第4実施形態と比較して保護回路における第1生成回路の構成が異なる。以下の説明において、第4実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
(Fourth embodiment)
The protection circuit of the power supply device of the fourth embodiment will be described with reference to FIG. This embodiment differs from the fourth embodiment in the configuration of the first generation circuit in the protection circuit. In the following description, the same reference numerals may be given to the same components as in the fourth embodiment, and the description thereof may be omitted.
本実施形態の保護回路130は、チョッパ回路14の第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる場合に第1トランジスタ14Aを保護する回路である。保護回路130は、第2スイッチ素子25、第2インダクタ131、第1スイッチ素子132、第1生成回路140、及び第2生成回路150を有する。第2インダクタ131は、第1実施形態の第2インダクタ31と同じ構成である。第1スイッチ素子132は、第1実施形態の第1スイッチ素子35と同じ構成である。なお、本実施形態では、降圧型DC-DCコンバータ10は、第1インダクタ14C、第2インダクタ131、及び鉄心からなるトランスを有する。第1生成回路140及び第2生成回路150は、第1インダクタ14Cの第1電流によって第2インダクタ131に誘起される第2電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第1生成回路140は、第2インダクタ131及び第2生成回路150と電気的に接続されている。第2生成回路150は、第1スイッチ素子132を介して第1トランジスタ14Aのゲート端子に電気的に接続されている。第1生成回路140は、第1インダクタ14Cの第1電流によって第2インダクタ131に誘起された第2電流に基づいて正電圧を生成し、第2生成回路150に出力するように構成されている。第2生成回路150は、正電圧を反転して負電圧にし、第1トランジスタ14Aのゲート端子に出力する反転増幅回路である。第2生成回路150は、第4実施形態の第2生成回路120と同じ回路構成である。このため、第2生成回路150の各構成要素には、第2生成回路120の各構成要素と同一の符号が付されている。
The
第1生成回路140は、ダイオード141及びコンデンサ142を有する。ダイオード141のカソードは、第2インダクタ131の第1端子131xに接続されている。ダイオード141のアノードは、コンデンサ142の第1端子に接続されている。コンデンサ142の第2端子は接地されている。このため、接地されているコンデンサ142の第2端子は負極側端子を構成し、第1端子は正極側端子を構成している。また第2インダクタ131の第2端子131yは接地されている。
The
第2生成回路150のオペアンプ121の負側電源端子は、ダイオード141のアノードとコンデンサ142の第1端子(正極側端子)との間のノードに接続されている。
第1スイッチ素子132の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子と第2スイッチ素子25の第2端子(ソース端子)との間のノードに接続されている。第1スイッチ素子132の第1端子(ドレイン端子)は、第2スイッチ素子25の第2端子(ソース端子)に接続されている。第1スイッチ素子132の第2端子(ソース端子)は、第2生成回路150の出力端子に接続されている。具体的には、第1スイッチ素子132の第2端子(ソース端子)は、オペアンプ121の出力端子に接続されている。第1スイッチ素子132のゲート端子は、駆動回路23に接続されている。このため、駆動回路23は、第1スイッチ素子132の導通状態及び遮断状態の切り換えを制御するゲート電圧を第1スイッチ素子132のゲート端子に出力する。
A negative power supply terminal of the
A first terminal (drain terminal) of the
次に、保護回路130の動作について説明する。
制御部24への電力供給が停止された状態では、第1トランジスタ14A、第2トランジスタ14B、第1スイッチ素子132、及び第2スイッチ素子25のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第1トランジスタ14A、第2トランジスタ14B、及び第1スイッチ素子132は導通状態となり、ノーマリーオフ型の第2スイッチ素子25は遮断状態となる。コンデンサ142には定常動作時に電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧が生成されている。コンデンサ142に生成されている負電圧がオペアンプ121の負側電源端子に印加されている。この負側電源端子に印加される電圧と第2の平滑コンデンサ15に残留する電圧とにより、第2生成回路120から第1スイッチ素子132を介して負バイアスが第1トランジスタ14Aのゲートソース間に印加されることになる。これにより、負荷LDによる負荷電流が小さいときに第2の平滑コンデンサ15に電荷が残り、一対の第2電源端子12a,12b間(出力端)に電圧が残存することになるが、第1トランジスタ14Aが遮断状態になることで、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる現象を防ぎ、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。
Next, the operation of the
When the power supply to the
オペアンプ121は、反転入力端子に印加される第1電位(第1電線10Aの電位)と非反転入力端子に印加される第2電位(第2電線10Bの電位)との差に基づいて、反転して所定のゲインに増幅して負電圧として出力する。ノーマリーオン型の第1スイッチ素子132は導通状態となるため、オペアンプ121が出力する負電圧は、第1トランジスタ14Aのゲート端子に印加される。第1トランジスタ14Aの閾値電圧を下回るゲート電圧が印加されることにより、第1トランジスタ14Aが遮断状態となる。このように、本実施形態によれば、第1実施形態の(1-1)、(1-3)、及び(1-4)と同様の効果が得られる。
The
(変更例)
上記各実施形態は本開示に関する電源装置の保護回路及び電源装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する電源装置の保護回路及び電源装置は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、又は上記各実施形態に新たな構成を付加した形態である。以下の変更例において、上記各実施形態の形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
(Change example)
Each of the above-described embodiments is an example of a form that the protection circuit of the power supply device and the power supply device according to the present disclosure can take, and is not intended to limit the form. The protection circuit of the power supply device and the power supply device related to the present disclosure may take forms different from those illustrated in the above embodiments. One example is a form in which a part of the configuration of each of the above embodiments is replaced, changed, or omitted, or a form in which a new configuration is added to each of the above embodiments. In the following modified examples, the same reference numerals as in the above embodiments are given to the parts that are common to the above embodiments, and the description thereof will be omitted.
・第1実施形態において、第2インダクタ31で生成された電力に基づいて負電圧を生成し、負電圧を第1トランジスタ14Aのゲート端子に出力するゲート電圧生成回路32の構成は任意に変更可能である。第1の例では、図5に示すようなゲート電圧生成回路160に変更してもよい。ゲート電圧生成回路160は、第1ダイオード161、第1逆流防止ダイオード162、第1コンデンサ163、第2ダイオード164、第2逆流防止ダイオード165、第2コンデンサ166、及び第3ダイオード167を有する。
- In the first embodiment, the configuration of the gate
第2インダクタ31の第2端子31yには、第1ダイオード161のアノードが接続されている。第1ダイオード161のカソードは、接地されている。第2インダクタ31の第1端子31xには、第2ダイオード164のアノードが接続されている。第2ダイオード164のカソードは、接地されている。
The anode of the
第1逆流防止ダイオード162及び第1コンデンサ163は、直列に接続されている。第1逆流防止ダイオード162のカソードは、第2インダクタ31の第2端子31yに接続されている。第1逆流防止ダイオード162のアノードは、第1コンデンサ163の第1端子に接続されている。第1コンデンサ163の第2端子は、接地されている。このように、第1逆流防止ダイオード162及び第1コンデンサ163は、第1ダイオード161と並列に接続されている。また接地されている第1コンデンサ163の第2端子は負極側端子を構成し、第1端子は正極側端子を構成している。
The first
第2逆流防止ダイオード165及び第2コンデンサ166は、直列に接続されている。第2逆流防止ダイオード165のカソードは、第2インダクタ31の第1端子31xに接続されている。第2逆流防止ダイオード165のアノードは、第2コンデンサ166の第1端子に接続されている。第2コンデンサ166の第2端子は、接地されている。このように、第2逆流防止ダイオード165及び第2コンデンサ166は、第2ダイオード164と並列に接続されている。また接地されている第2コンデンサ166の第2端子は負極側端子を構成し、第1端子は正極側端子を構成している。また、第2逆流防止ダイオード165及び第2コンデンサ166は、第2インダクタ31を挟んで第1逆流防止ダイオード162及び第1コンデンサ163と並列に設けられている。
The second
第3ダイオード167は、第2インダクタ31と並列に設けられている。第3ダイオード167のカソードは、第1逆流防止ダイオード162のアノードと第1コンデンサ163の第1端子との間のノードに接続されている。第3ダイオード167のアノードは、第2逆流防止ダイオード165のアノードと第2コンデンサ166の第1端子との間のノードに接続されている。
The
第1スイッチ素子35の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子に接続されている。第1スイッチ素子35の第2端子(ソース端子)は、第3ダイオード167のアノードに接続されている。また第1スイッチ素子35の第2端子(ソース端子)は、第2コンデンサ166の第1端子に接続されている。
A first terminal (drain terminal) of the
このようなゲート電圧生成回路160を有する保護回路30Aは、第1インダクタ14Cの第1端子14xから第2端子14yに第1電流が流れる場合、及び第1インダクタ14Cの第2端子14yから第1端子14xに第1電流が流れる場合の両方において、第1トランジスタ14Aを保護する回路となる。第1コンデンサ163及び第2コンデンサ166にはそれぞれ定常動作時に一対の第2電源端子12a,12b間の電圧である出力電圧(Vout)に比例する負電圧と、電源CSの出力電圧と一対の第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧とが生成されている。第1コンデンサ163及び第2コンデンサ166に生成される負電圧のうちの小さいほうの電圧が第1スイッチ素子35の導通及び第2スイッチ素子25の遮断とともに第1トランジスタ14Aのゲートソース間に印加される。その電圧を第1トランジスタ14Aの閾値電圧を下回るゲート電圧とすることにより、第1トランジスタ14Aの遮断状態を維持する。これにより、負荷LDによる負荷電流が小さいときに第2の平滑コンデンサ15に電荷が残り、一対の第2電源端子12a,12b間(出力端)に電圧が残存することになるが、第1トランジスタ14Aが遮断状態になることで、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる現象を防ぎ、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。一方で、万が一にも第2の平滑コンデンサ15から第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が発生したときには第1コンデンサ163から第1逆流防止ダイオード162、第2インダクタ31の第2端子31yから第1端子31x、及び第2ダイオード164に向けて電流が流れ、第1コンデンサ163の両端にそれに応じた負電圧が発生する。これにより、前述同様に第1トランジスタ14Aのゲートソース間に負バイアスを発生させる機能を持つ。
The
また第2の例では、図6に示すようなゲート電圧生成回路170に変更してもよい。ゲート電圧生成回路170は、ダイオード171及びコンデンサ172を有する。ゲート電圧生成回路170は、第1実施形態のゲート電圧生成回路32のダイオード33及びコンデンサ34が第2インダクタ31の第1端子31xに接続される構成である。具体的には、ゲート電圧生成回路170のダイオード171のカソードは、第2インダクタ31の第1端子31xに接続されている。ダイオード171のアノードは、コンデンサ172の第1端子に接続されている。コンデンサ172の第2端子は接地されている。このため、接地されているコンデンサ172の第2端子は負極側端子を構成し、第1端子は正極側端子を構成している。第2インダクタ31の第2端子31yは接地されている。
In the second example, the gate
第1スイッチ素子35の第1端子(ドレイン端子)は、第1トランジスタ14Aのゲート端子に接続されている。第1スイッチ素子35の第2端子(ソース端子)は、ダイオード171のアノードとコンデンサ172の第1端子との間のノードに接続されている。
A first terminal (drain terminal) of the
このようなゲート電圧生成回路170を有する保護回路30Bは、第1トランジスタ14Aを保護する回路となる。コンデンサ172には、定常動作時に電源CSの出力電圧と第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する負電圧が生成されている。コンデンサ172に生成されている負電圧が第1スイッチ素子35の導通及び第2スイッチ素子25の遮断とともに第1トランジスタ14Aのゲートソース間に印加される。その電圧を第1トランジスタ14Aの閾値電圧を下回る電圧とすることにより、第1トランジスタ14Aの遮断状態を維持する。これにより、負荷LDによる負荷電流が小さいときに第2の平滑コンデンサ15に電荷が残り、一対の第2電源端子12a,12b間(出力端)に電圧が残存することになるが、第1トランジスタ14Aが遮断状態になることで、第1インダクタ14Cの第1端子14xから第2端子14yに向けて電流が流れる現象を防ぎ、第2の平滑コンデンサ15から第1トランジスタ14Aに電流が流れることが抑制される。
The
・第3実施形態において、第2生成回路120のオペアンプ121の反転入力端子に入力される電圧を生成する生成回路を追加してもよい。一例では、図7に示すように、保護回路100Aは、第3生成回路190をさらに有する。第1生成回路110、第2生成回路120、及び第3生成回路190は、第1インダクタ14Cの第1電流によって第3インダクタ191に誘起される第3電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第3生成回路190は、第3インダクタ191、ダイオード192、及びコンデンサ193が直列に接続された閉回路である。より詳細には、第3インダクタ191の第2端子191yは、ダイオード192のアノードに接続されている。ダイオード192のカソードは、コンデンサ193の第1端子に接続されている。コンデンサ193の第2端子は、第3インダクタ191の第1端子191xに接続されている。第3インダクタ191は、第1インダクタ14Cと電気的に絶縁し、かつ第1インダクタ14Cと磁気結合するように設けられている。第3インダクタ191は、第1インダクタ14Cと同じ極性となるように構成される。具体的には、図7に示すとおり、第3インダクタ191のコイルの巻き始めの位置は、第1インダクタ14Cのコイルの巻き始めの位置と同じである。この場合、第1インダクタ14Cと第3インダクタ191との間のインダクタンスの値が正の値になる。
- In the third embodiment, a generation circuit that generates a voltage to be input to the inverting input terminal of the
コンデンサ193には、定常動作時に電源CSの出力電圧と第2電源端子12a,12b間の電圧(出力電圧)との差(Vin-Vout)に比例する正電圧が両端に発生する。この電圧をオペアンプ121の負側電源端子に印加することで、第2生成回路120から負電圧が発生している。この電圧が第2スイッチ素子25の遮断及び第1スイッチ素子132の導通に伴って第1トランジスタ14Aのゲートソース間に印加される。オペアンプ121は、正電圧を反転して負電圧を第1スイッチ素子102に出力する。制御部24への電力供給が停止するとき、ノーマリーオン型の第1スイッチ素子102は導通状態となるため、オペアンプ121が出力する負電圧は第1トランジスタ14Aのゲート端子に印加される。その電圧を第1トランジスタ14Aの閾値電圧を下回るゲート電圧とすることにより、第1トランジスタ14Aの遮断状態を維持する。第2の平滑コンデンサ15に電荷が残存している場合に第1トランジスタ14Aへ電流が逆流することを抑制できる。
A positive voltage is generated across the
・第4実施形態において、第2生成回路150のオペアンプ121の反転入力端子に入力される電圧を生成する生成回路を追加してもよい。一例では、図8に示すように、保護回路130Aは、第4実施形態の変形例の第3生成回路190(図7参照)と同じ回路を有する。この場合、第1生成回路140、第2生成回路150、及び第3生成回路190は、第1インダクタ14Cの第1電流によって第3インダクタ191に誘起される第3電流に基づいて、第1トランジスタ14Aをオフするゲート電圧を生成するゲート電圧生成回路を構成している。
- In the fourth embodiment, a generation circuit that generates a voltage to be input to the inverting input terminal of the
・上記各実施形態及び各変形例において、第2トランジスタ14Bがノーマリーオフ型のトランジスタであってもよい。
・上記各実施形態及び各変形例において、第2スイッチ素子25の導通状態及び遮断状態の切り換えを制御するゲート電圧を生成する駆動回路を駆動回路21とは別に設けてもよい。この場合、駆動回路21は、第1トランジスタ14Aのゲート端子にゲート電圧を印加し、第2スイッチ素子25のゲート端子にゲート電圧を印加しないように構成される。
- In each of the above embodiments and modifications, the
- In each of the above-described embodiments and modifications, a drive circuit that generates a gate voltage for controlling switching between the conductive state and the cut-off state of the
・上記各実施形態及び各変形例の保護回路30等は、第1トランジスタ14Aの保護に代えて、又は第1トランジスタ14Aの保護に加えて、第2トランジスタ14Bを保護する回路としてもよい。
The
・上記各実施形態及び各変形例において、制御回路20は、電源装置(降圧型DC-DCコンバータ10)とは別に設けられてもよい。すなわち、制御回路20は、電源装置の構成要素に含まれなくてもよい。
- In each of the above-described embodiments and modifications, the
10…降圧型DC-DCコンバータ(電源装置)
11a,11b…一対の第1電源端子
12a,12b…一対の第2電源端子
14A…第1トランジスタ
14C…第1インダクタ
14x…第1端子
14y…第2端子
21…駆動回路
21a…第1出力端子(出力端子)
25…第2スイッチ素子
30,30A,30B,70,100,100A,130,130A…保護回路
31,71,101,131…第2インダクタ
31x,71x,101x,131x…第1端子
31y,71y,101y,131y…第2端子
32,160,170…ゲート電圧生成回路
33,81,141,171…ダイオード
34,82,142,172…コンデンサ
35,72,102,132…第1スイッチ素子
80,110,140…第1生成回路
111,161…第1ダイオード
113,163,…第1コンデンサ
112,162…第1逆流防止ダイオード
114,164…第2ダイオード
116,166…第2コンデンサ
115,165…第2逆流防止ダイオード
117,167…第3ダイオード
90,120,150…第2生成回路
10 Step-down DC-DC converter (power supply device)
11a, 11b -- a pair of first
25
Claims (11)
前記第1インダクタと電気的に絶縁され、前記第1インダクタと磁気結合する第2インダクタと、
前記第1インダクタの第1電流により前記第2インダクタに誘起される第2電流に基づいて、前記トランジスタをオフするゲート電圧を生成するためのゲート電圧生成回路と、
を有する
電源装置の保護回路。 A protection circuit for protecting the transistor in a power supply device having a normally-on transistor and a first inductor connected to the transistor,
a second inductor electrically insulated from the first inductor and magnetically coupled with the first inductor;
a gate voltage generation circuit for generating a gate voltage for turning off the transistor based on a second current induced in the second inductor by a first current of the first inductor;
a power supply protection circuit.
請求項1に記載の電源装置の保護回路。 In the gate voltage generation circuit, when the first current flows from the first terminal to the second terminal of the first inductor, the current is induced in the second inductor and flows from the first terminal to the second terminal of the second inductor. 2. The protection circuit of a power supply device according to claim 1, wherein said gate voltage is generated based on said second current.
前記第2インダクタの第1端子にカソードが接続されるダイオードと、
前記ダイオードのアノードに接続されるコンデンサと、
前記トランジスタのゲート端子に第1端子が接続され、前記ダイオードのアノードと前記コンデンサとの間に第2端子が接続される第1スイッチ素子と、
を有する
請求項2に記載の電源装置の保護回路。 The gate voltage generation circuit is
a diode whose cathode is connected to the first terminal of the second inductor;
a capacitor connected to the anode of the diode;
a first switch element having a first terminal connected to the gate terminal of the transistor and having a second terminal connected between the anode of the diode and the capacitor;
The protection circuit of the power supply device according to claim 2, comprising:
前記第2インダクタの第2端子にアノードが接続されるダイオードと、
前記ダイオードのカソードと、前記第2インダクタの第1端子とに接続されたコンデンサと、
前記コンデンサの正電圧を負電圧に変換し、前記トランジスタのゲート端子に出力する反転増幅回路と、
前記トランジスタのゲート端子に第1端子が接続され、前記反転増幅回路の出力端子に第2端子が接続される第1スイッチ素子と、
を有する
請求項2に記載の電源装置の保護回路。 The gate voltage generation circuit is
a diode having an anode connected to the second terminal of the second inductor;
a capacitor connected to the cathode of the diode and the first terminal of the second inductor;
an inverting amplifier circuit that converts the positive voltage of the capacitor into a negative voltage and outputs the voltage to the gate terminal of the transistor;
a first switch element having a first terminal connected to the gate terminal of the transistor and having a second terminal connected to the output terminal of the inverting amplifier circuit;
The protection circuit of the power supply device according to claim 2, comprising:
請求項3又は4に記載の電源装置の保護回路。 5. The power supply device protection circuit according to claim 3, wherein the first switch element is a normally-on transistor.
請求項1に記載の電源装置の保護回路。 The gate voltage generation circuit is configured to control the voltage when the first current flows from the first terminal to the second terminal of the first inductor and when the first current flows from the second terminal to the first terminal of the first inductor. 2. The power supply protection circuit of claim 1, wherein both are configured to generate the gate voltage based on the second current flowing through the second inductor.
前記第2インダクタの第2端子にアノードが接続される第1ダイオードと、
前記第1ダイオードのカソードに第1端子が接続される第1コンデンサと、
前記第1コンデンサの第2端子にアノードが接続され、前記第2インダクタの第2端子にカソードが接続される第1逆流防止ダイオードと、
前記第2インダクタの第1端子にアノードが接続される第2ダイオードと、
前記第2ダイオードのカソードに第1端子が接続される第2コンデンサと、
前記第2コンデンサの第2端子にアノードが接続され、前記第2インダクタの第1端子にカソードが接続される第2逆流防止ダイオードと、
前記第1コンデンサの第1端子にカソードが接続され、前記第2コンデンサの第1端子にアノードが接続される第3ダイオードと、を有する第1生成回路と、
前記第1生成回路に接続され、前記第1生成回路の正電圧を負電圧に反転して前記トランジスタのゲート端子に出力する第2生成回路と、
前記トランジスタのゲート端子に第1端子が接続され、前記第2生成回路の出力端子に第2端子が接続される第1スイッチ素子と、
を有する
請求項6に記載の電源装置の保護回路。 The gate voltage generation circuit is
a first diode having an anode connected to the second terminal of the second inductor;
a first capacitor having a first terminal connected to the cathode of the first diode;
a first backflow prevention diode having an anode connected to the second terminal of the first capacitor and a cathode connected to the second terminal of the second inductor;
a second diode having an anode connected to the first terminal of the second inductor;
a second capacitor having a first terminal connected to the cathode of the second diode;
a second anti-backflow diode having an anode connected to the second terminal of the second capacitor and a cathode connected to the first terminal of the second inductor;
a third diode having a cathode connected to the first terminal of the first capacitor and an anode connected to the first terminal of the second capacitor;
a second generation circuit connected to the first generation circuit for inverting the positive voltage of the first generation circuit to a negative voltage and outputting the negative voltage to the gate terminal of the transistor;
a first switch element having a first terminal connected to the gate terminal of the transistor and having a second terminal connected to the output terminal of the second generation circuit;
The protection circuit of the power supply device according to claim 6, comprising:
請求項7に記載の電源装置の保護回路。 The power supply device protection circuit according to claim 7, wherein the first switch element is a normally-on transistor.
前記保護回路は、前記駆動回路の出力端子に第1端子が接続され、前記トランジスタのゲート端子に第2端子が接続される第2スイッチ素子をさらに有する
請求項1~8のいずれか一項に記載の電源装置の保護回路。 The power supply device further includes a drive circuit electrically connected to the gate terminal of the transistor and applying a gate voltage to the gate terminal of the transistor,
The protection circuit according to any one of claims 1 to 8, further comprising a second switch element having a first terminal connected to the output terminal of the drive circuit and a second terminal connected to the gate terminal of the transistor. Protection circuit for power supply as described.
請求項9に記載の電源装置の保護回路。 The power supply device protection circuit according to claim 9, wherein the second switch element is a normally-off transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018238525A JP7143754B2 (en) | 2018-12-20 | 2018-12-20 | Power supply protection circuit and power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018238525A JP7143754B2 (en) | 2018-12-20 | 2018-12-20 | Power supply protection circuit and power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020102917A JP2020102917A (en) | 2020-07-02 |
JP7143754B2 true JP7143754B2 (en) | 2022-09-29 |
Family
ID=71140088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018238525A Active JP7143754B2 (en) | 2018-12-20 | 2018-12-20 | Power supply protection circuit and power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7143754B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187885A (en) | 2006-11-28 | 2008-08-14 | Internatl Rectifier Corp | Synchronous dc/dc converter |
JP2013013231A (en) | 2011-06-29 | 2013-01-17 | Toshiba Lighting & Technology Corp | Switching power supply and illumination apparatus |
JP2016005359A (en) | 2014-06-17 | 2016-01-12 | 富士通株式会社 | Signal conversion circuit and power supply device |
US20180159418A1 (en) | 2016-12-06 | 2018-06-07 | Indian Institute Of Science | Gate driver circuit for power converters incorporating normally on transistors and method thereof |
-
2018
- 2018-12-20 JP JP2018238525A patent/JP7143754B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187885A (en) | 2006-11-28 | 2008-08-14 | Internatl Rectifier Corp | Synchronous dc/dc converter |
JP2013013231A (en) | 2011-06-29 | 2013-01-17 | Toshiba Lighting & Technology Corp | Switching power supply and illumination apparatus |
JP2016005359A (en) | 2014-06-17 | 2016-01-12 | 富士通株式会社 | Signal conversion circuit and power supply device |
US20180159418A1 (en) | 2016-12-06 | 2018-06-07 | Indian Institute Of Science | Gate driver circuit for power converters incorporating normally on transistors and method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2020102917A (en) | 2020-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10090663B2 (en) | Over-current protection circuit and method for voltage regulators | |
US8957642B2 (en) | Enhancement mode III-nitride switch with increased efficiency and operating frequency | |
JP6392347B2 (en) | Switching circuit and power supply circuit having the same | |
JP6314073B2 (en) | Method and circuit for operating a circuit | |
JP6070841B2 (en) | Overcurrent detection circuit | |
US8766711B2 (en) | Switching circuit with controlled driver circuit | |
US9793793B2 (en) | Power factor correction circuit and power supply device | |
JP6626267B2 (en) | Semiconductor device | |
US10727753B2 (en) | Bidirectional flyback converter circuit | |
US9817427B2 (en) | Static offset reduction in a current conveyor | |
JP2015008611A (en) | Dc-dc converter | |
US10243451B1 (en) | System and method for powering a switching converter | |
JP6610468B2 (en) | Semiconductor device | |
JP5611420B1 (en) | DC-DC converter | |
KR20190016479A (en) | DC / DC converter | |
JP2017017775A (en) | Power factor improvement circuit and power supply device | |
JP6985600B2 (en) | Waveform forming circuit, semiconductor device and switching power supply device | |
JP7143754B2 (en) | Power supply protection circuit and power supply | |
JP2016059180A (en) | Switching power supply | |
US20140167721A1 (en) | Power supply device | |
KR101969117B1 (en) | Active Clamp Forward Converter And Method Of Driving The Same | |
JP6574743B2 (en) | Power circuit | |
JP5741199B2 (en) | Rectifier snubber circuit | |
US11682979B2 (en) | Rectifier circuit, power supply device, and rectifier circuit drive method | |
US10270347B2 (en) | Short-circuit protected power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7143754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |