JP7129558B2 - Processing equipment and processing method - Google Patents
Processing equipment and processing method Download PDFInfo
- Publication number
- JP7129558B2 JP7129558B2 JP2021514898A JP2021514898A JP7129558B2 JP 7129558 B2 JP7129558 B2 JP 7129558B2 JP 2021514898 A JP2021514898 A JP 2021514898A JP 2021514898 A JP2021514898 A JP 2021514898A JP 7129558 B2 JP7129558 B2 JP 7129558B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- separation
- modified layer
- layer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 156
- 238000003672 processing method Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 246
- 238000000926 separation method Methods 0.000 claims description 175
- 230000002093 peripheral effect Effects 0.000 claims description 149
- 238000005530 etching Methods 0.000 claims description 45
- 238000004140 cleaning Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 21
- 239000002344 surface layer Substances 0.000 claims description 10
- 238000002407 reforming Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 6
- 238000012986 modification Methods 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 387
- 238000012546 transfer Methods 0.000 description 44
- 238000000227 grinding Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 16
- 230000007246 mechanism Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- 230000007704 transition Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000005201 scrubbing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009530 blood pressure measurement Methods 0.000 description 1
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 1
- 229960001231 choline Drugs 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本開示は、処理装置及び処理方法に関する。 The present disclosure relates to processing apparatuses and processing methods.
特許文献1には、複数のデバイスが表面側に形成されたウェハの処理方法が開示されている。この処理方法では、ウェハの表面側と裏面側との間にレーザ光を照射して変質層を形成した後、当該変質層より裏面側の裏面側ウェハと当該変質層より表面側の表面側ウェハとに分離する。さらに、裏面側ウェハをリサイクルする。
本開示にかかる技術は、処理対象体を分離し、分離された処理対象体を効率よく利用する。 A technique according to the present disclosure separates an object to be processed and efficiently uses the separated object to be processed.
本開示の一態様は、処理対象体である処理ウェハを処理する処理装置であって、前記処理ウェハと支持ウェハとが接合された重合ウェハを保持するチャックと、前記処理ウェハの内部に、当該処理ウェハの周縁部と中央部との境界に沿って周縁用レーザ光を照射して周縁改質層を形成し、当該処理ウェハの面方向に沿って内部面用レーザ光を照射して内部面改質層を形成する改質部と、前記周縁改質層と前記内部面改質層を基点に、前記処理ウェハを第1の分離ウェハと第2の分離ウェハに分離し、前記支持ウェハから前記第2の分離ウェハを分離する分離部と、前記改質部と前記分離部を制御する制御部と、を有し、前記制御部は、前記処理ウェハの面方向と直交する高さ方向において、前記内部面改質層の上端の位置が、前記周縁改質層の最上端の位置と同じ高さ又は高くなるように、前記改質部を制御する。
One aspect of the present disclosure is a processing apparatus for processing a processing wafer, which is an object to be processed, comprising: a chuck holding a superposed wafer in which the processing wafer and a support wafer are bonded ; A peripheral edge laser beam is irradiated along the boundary between the peripheral edge portion and the central portion of the wafer to be processed to form a peripheral edge modified layer, and an inner surface laser beam is irradiated along the planar direction of the wafer to be processed to irradiate the inner surface. The processing wafer is separated into a first separated wafer and a second separated wafer based on the modified portion for forming the modified layer, the peripheral edge modified layer and the inner surface modified layer, and separated from the supporting wafer. a separation section for separating the second separation wafer; and a control section for controlling the reforming section and the separation section . and controlling the modified portion such that the position of the upper end of the inner surface modified layer is the same as or higher than the position of the uppermost end of the peripheral edge modified layer.
本開示によれば、処理対象体を分離し、分離された処理対象体を効率よく利用することができる。 According to the present disclosure, an object to be processed can be separated, and the separated object to be processed can be efficiently used.
半導体デバイスの製造工程においては、表面に複数のデバイスが形成された半導体ウェハ(以下、ウェハという)に対し、当該ウェハを薄化することが行われている。ウェハの薄化方法は種々あるが、例えばウェハの裏面を研削加工する方法や、特許文献1に開示したようにウェハを分離する方法などがある。特に特許文献1に開示した方法では、分離された表面側ウェハを構成するデバイスは製品化し、裏面側ウェハはリサイクルすることができる。
2. Description of the Related Art In the manufacturing process of semiconductor devices, a semiconductor wafer having a plurality of devices formed on its surface (hereinafter referred to as a wafer) is thinned. There are various methods for thinning the wafer, but there are, for example, a method of grinding the back surface of the wafer and a method of separating the wafer as disclosed in
ここで、分離された裏面側ウェハの表面には変質層(改質層)が残存し、そのままの状態ではリサイクル(再利用)することはできない。しかしながら、特許文献1は、この裏面側ウェハの改質層をどのように処理するかについては何ら開示も示唆もしていない。ましてや、裏面側ウェハを効率よく再利用する方法までは全く考慮されていない。したがって、ウェハを分離して薄化し、さらに分離されたウェハを再利用するにあたり、従来のウェハ処理には改善の余地がある。
Here, a modified layer (modified layer) remains on the surface of the separated back side wafer, and it cannot be recycled (reused) as it is. However,
本開示にかかる技術は、処理対象体を分離し、分離された処理対象体を効率よく利用する。以下、本実施形態にかかる処理装置としてのウェハ処理システム、及び処理方法としてのウェハ処理方法について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。 A technique according to the present disclosure separates an object to be processed and efficiently uses the separated object to be processed. A wafer processing system as a processing apparatus and a wafer processing method as a processing method according to the present embodiment will be described below with reference to the drawings. In the present specification and drawings, elements having substantially the same functional configuration are denoted by the same reference numerals, thereby omitting redundant description.
先ず、本実施形態にかかるウェハ処理システムの構成について説明する。図1は、ウェハ処理システム1の構成の概略を模式的に示す平面図である。図2は、ウェハ処理システム1の構成の概略を模式的に示す側面図である。
First, the configuration of the wafer processing system according to this embodiment will be described. FIG. 1 is a plan view schematically showing the outline of the configuration of a
ウェハ処理システム1では、図3及び図4に示すように処理対象体としての処理ウェハWと支持ウェハSとが接合された重合ウェハTに対して処理を行う。そしてウェハ処理システム1では、処理ウェハWの周縁部Weを除去しつつ、当該処理ウェハWを薄化する。以下、処理ウェハWにおいて、支持ウェハSに接合された面を表面Waといい、表面Waと反対側の面を裏面Wbという。同様に、支持ウェハSにおいて、処理ウェハWに接合された面を表面Saといい、表面Saと反対側の面を裏面Sbという。
In the
処理ウェハWは、例えばシリコン基板などの半導体ウェハであって、表面Waに複数のデバイスを含むデバイス層(図示せず)が形成されている。また、デバイス層にはさらに酸化膜F、例えばSiO2膜(TEOS膜)が形成されている。なお、処理ウェハWの周縁部Weは面取り加工がされており、周縁部Weの断面はその先端に向かって厚みが小さくなっている。また、周縁部Weはエッジトリムにおいて除去される部分であり、例えば処理ウェハWの外端部から径方向に1mm~5mmの範囲である。The processing wafer W is a semiconductor wafer such as a silicon substrate, and a device layer (not shown) including a plurality of devices is formed on the surface Wa. Further, an oxide film F such as a SiO 2 film (TEOS film) is further formed on the device layer. The peripheral edge portion We of the processing wafer W is chamfered, and the thickness of the cross section of the peripheral edge portion We decreases toward its tip. Further, the peripheral edge portion We is a portion to be removed in the edge trim, and is in the range of 1 mm to 5 mm in the radial direction from the outer end portion of the processing wafer W, for example.
なお、本実施形態のウェハ処理システム1では、重合ウェハTにおける処理ウェハWを分離する。以下の説明においては、分離された表面Wa側の処理ウェハWを第1の処理対象体としての第1の分離ウェハW1といい、分離された裏面Wb側の処理ウェハWを第2の処理対象体としての第2の分離ウェハW2という。第1の分離ウェハW1はデバイス層Dを有し製品化される。第2の分離ウェハW2は再利用される。なお、第1の分離ウェハW1は支持ウェハSに支持された状態の処理ウェハWを指し、支持ウェハSを含めて第1の分離ウェハW1という場合がある。また、第1の分離ウェハW1において分離された面を分離面W1aといい、第2の分離ウェハW2において分離された面を分離面W2aという。
In the
また、図3においては、図示の煩雑さを回避するため、酸化膜Fの図示を省略している。以下の説明で用いられる他の図面においても同様に、酸化膜Fの図示を省略する場合がある。 Also, in FIG. 3, the illustration of the oxide film F is omitted in order to avoid complication of the illustration. Similarly, in other drawings used in the following description, the illustration of the oxide film F may be omitted.
支持ウェハSは、処理ウェハWを支持するウェハであって、例えばシリコンウェハである。支持ウェハSの表面Saには酸化膜(図示せず)が形成されている。また、支持ウェハSは、処理ウェハWの表面Waのデバイスを保護する保護材として機能する。なお、支持ウェハSの表面Saの複数のデバイスが形成されている場合には、処理ウェハWと同様に表面Saにデバイス層(図示せず)が形成される。 The support wafer S is a wafer that supports the processing wafer W, and is, for example, a silicon wafer. An oxide film (not shown) is formed on the surface Sa of the support wafer S. As shown in FIG. Further, the support wafer S functions as a protective material that protects the devices on the surface Wa of the processing wafer W. As shown in FIG. In addition, when a plurality of devices are formed on the surface Sa of the support wafer S, a device layer (not shown) is formed on the surface Sa similarly to the processing wafer W. FIG.
なお、本実施形態のウェハ処理システム1では、上述した処理ウェハWの分離処理(薄化処理)の他に、分離処理により処理ウェハWの周縁部Weが鋭く尖った形状(いわゆるナイフエッジ形状)になることを防止するためのエッジトリム処理が行われる。このエッジトリム処理では、処理ウェハWの周縁部Weにおいて、処理ウェハWと支持ウェハSが接合されていると、周縁部Weを適切に除去できないおそれがある。そこで、処理ウェハWと支持ウェハSの界面には、酸化膜Fと支持ウェハSの表面Saが接合された接合領域Aaと、接合領域Aaの径方向外側の領域である未接合領域Abとを形成する。このように未接合領域Abが存在することで、周縁部Weを適切に除去できる。なお、接合領域Aaの外側端部は、除去される周縁部Weの内側端部より若干径方向外側に位置する。
In the
なお、未接合領域Abは、例えば接合前に形成される。すなわち接合前に、酸化膜Fの外周部には、支持ウェハSの表面Saに対して接合強度を低下させる処理が行われる。具体的には、外周部の表層を研磨やウェットエッチングなどを行って除去してもよい。あるいは、外周部の表面を疎水化してもよいし、レーザで荒らしてもよい。 Note that the unbonded region Ab is formed, for example, before bonding. That is, before bonding, the outer peripheral portion of the oxide film F is subjected to a process of reducing the bonding strength with respect to the surface Sa of the support wafer S. As shown in FIG. Specifically, the outer peripheral surface layer may be removed by polishing, wet etching, or the like. Alternatively, the surface of the outer peripheral portion may be made hydrophobic or roughened with a laser.
また、未接合領域Abは、例えば接合後に形成してもよい。例えば接合後、酸化膜Fの外周部にレーザ光を照射することで、支持ウェハSの表面Saに対する接合強度を低下させることも可能である。かかる場合、接合後にレーザ光を照射するので、デブリ(パーティクル)の発生を抑制できる。また、仮に処理ウェハWと支持ウェハSを接合する際に、周縁部Weにボイドが残存したとしても、本実施形態のようにレーザ光を用いて未接合領域Abを形成することで、ボイドを除去することも可能となる。 Also, the unbonded region Ab may be formed, for example, after bonding. For example, by irradiating the outer peripheral portion of the oxide film F with a laser beam after bonding, it is possible to reduce the bonding strength to the surface Sa of the support wafer S. In such a case, generation of debris (particles) can be suppressed because laser light is irradiated after bonding. Even if voids remain in the peripheral portion We when the processing wafer W and the support wafer S are bonded together, the voids can be eliminated by forming the unbonded region Ab using laser light as in the present embodiment. It is also possible to remove it.
図1に示すようにウェハ処理システム1は、搬入出ステーション2と処理ステーション3を一体に接続した構成を有している。搬入出ステーション2と処理ステーション3は、X軸負方向側から正方向側に向けて並べて配置されている。搬入出ステーション2は、例えば外部との間で複数の重合ウェハT、複数の第1の分離ウェハW1、複数の第2の分離ウェハW2をそれぞれ収容可能なカセットCt、Cw1、Cw2がそれぞれ搬入出される。処理ステーション3は、重合ウェハT、分離ウェハW1、W2に対して所望の処理を施す各種処理装置を備えている。
As shown in FIG. 1, the
なお、本実施形態では、カセットCtとカセットCw1を別々に設けたが、同じカセットとしてもよい。すなわち、処理前の重合ウェハTを収容するカセットと、処理後の第1の分離ウェハW1カセットとを共通に用いてもよい。 Although the cassette Ct and the cassette Cw1 are provided separately in this embodiment, they may be the same cassette. That is, the cassette housing the unprocessed stacked wafers T and the processed first separated wafer W1 cassette may be used in common.
搬入出ステーション2には、カセット載置台10が設けられている。図示の例では、カセット載置台10には、複数、例えば3つのカセットCt、Cw1、Cw2をY軸方向に一列に載置自在になっている。なお、カセット載置台10に載置されるカセットCt、Cw1、Cw2の個数は、本実施形態に限定されず、任意に決定することができる。
The loading/
搬入出ステーション2には、カセット載置台10のX軸正方向側において、当該カセット載置台10に隣接してウェハ搬送領域20が設けられている。ウェハ搬送領域20には、Y軸方向に延伸する搬送路21上を移動自在なウェハ搬送装置22が設けられている。ウェハ搬送装置22は、重合ウェハT、分離ウェハW1、W2を保持して搬送する、2つの搬送アーム23、23を有している。各搬送アーム23は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム23の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置22は、カセット載置台10のカセットCt、Cw1、Cw2、及び後述するトランジション装置30に対して、重合ウェハT、分離ウェハW1、W2を搬送可能に構成されている。
The loading/
搬入出ステーション2には、ウェハ搬送領域20のX軸正方向側において、当該ウェハ搬送領域20に隣接して、重合ウェハT、分離ウェハW1、W2を受け渡すためのトランジション装置30が設けられている。
The loading/
処理ステーション3には、ウェハ搬送領域40と処理ブロック50が設けられている。処理ブロック50は、ウェハ搬送領域40のY軸負方向側に配置されている。
The
ウェハ搬送領域40には、X軸方向に延伸する搬送路41上を移動自在なウェハ搬送装置42が設けられている。ウェハ搬送装置42は、重合ウェハT、分離ウェハW1、W2を保持して搬送する、2つの搬送アーム43、43を有している。各搬送アーム43は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム43の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置42は、トランジション装置30及び処理ブロック50の各処理装置に対して、重合ウェハT、分離ウェハW1、W2を搬送可能に構成されている。
The
処理ブロック50は、エッチング部としてのエッチング装置60、反転部としての反転装置61、洗浄部としての洗浄装置62、分離部としての分離装置63、及び改質装置64を有している。エッチング装置60は、処理ブロック50の搬入出ステーション2側において、X軸方向に2列且つ鉛直方向に3段に設けられている。すなわち、本実施形態では、エッチング装置60は6つ設けられている。反転装置61と2つの洗浄装置62は、エッチング装置60のX軸正方向側において、鉛直上方から下方に積層されて配置されている。分離装置63と改質装置64は、反転装置61と洗浄装置62のX軸正方向側において、鉛直上方から下方に積層されて配置されている。なお、エッチング装置60、反転装置61、洗浄装置62、分離装置63、及び改質装置64の数や配置はこれに限定されない。
The
エッチング装置60は、第1の分離ウェハW1の分離面W1a又は第2の分離ウェハW2の分離面W2aをエッチングする。例えば、分離面W1a又は分離面W2aに対してエッチング(薬液)を供給し、当該分離面W1a又は分離面W2aをウェットエッチングする。エッチング液には、例えばHF、HNO3、H3PO4、TMAH、Choline、KOHなどが用いられる。The
反転装置61は、分離装置63で分離された第2の分離ウェハW2の表裏面を反転させる。なお、反転装置61の構成は任意である。
The reversing
洗浄装置62は、第1の分離ウェハW1の分離面W1a又は第2の分離ウェハW2の分離面W2aを洗浄する。例えば分離面W1a又は分離面W2aにブラシを当接させて、当該分離面W1a又は分離面W2aをスクラブ洗浄する。なお、分離面W1a又は分離面W2aの洗浄には、加圧された洗浄液を用いてもよい。
The
分離装置63は、改質装置64で形成された周縁改質層と内部面改質層を基点に、処理ウェハWを第1の分離ウェハW1と第2の分離ウェハW2に分離する。
The separating
改質装置64は、処理ウェハWの内部にレーザ光を照射し、周縁改質層及び内部面改質層を形成する。改質装置64の具体的な構成は後述する。
The modifying
以上のウェハ処理システム1には、制御部としての制御装置70が設けられている。制御装置70は、例えばコンピュータであり、プログラム格納部(図示せず)を有している。プログラム格納部には、ウェハ処理システム1における重合ウェハT、分離ウェハW1、W2の処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、ウェハ処理システム1における後述のウェハ処理を実現させるためのプログラムも格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体Hに記録されていたものであって、当該記憶媒体Hから制御装置70にインストールされたものであってもよい。
The
次に、上述した改質装置64について説明する。図5は、改質装置64の構成の概略を示す平面図である。図6は、改質装置64の構成の概略を示す側面図である。
Next, the
改質装置64は、重合ウェハTを上面で保持するチャック100を有している。チャック100は、処理ウェハWが上側であって支持ウェハSが下側に配置された状態で、当該支持ウェハSを吸着保持する。チャック100は、エアベアリング101を介して、スライダテーブル102に支持されている。スライダテーブル102の下面側には、回転機構103が設けられている。回転機構103は、駆動源として例えばモータを内蔵している。チャック100は、回転機構103によってエアベアリング101を介して、鉛直軸回りに回転自在に構成されている。スライダテーブル102は、その下面側に設けられた移動機構104によって、基台106に設けられY軸方向に延伸するレール105に沿って移動可能に構成されている。なお、移動機構104の駆動源は特に限定されるものではないが、例えばリニアモータが用いられる。
The
チャック100の上方には、改質部としてのレーザヘッド110が設けられている。レーザヘッド110は、レンズ111を有している。レンズ111は、レーザヘッド110の下面に設けられた筒状の部材であり、チャック100に保持された処理ウェハWにレーザ光を照射する。
Above the
レーザヘッド110は、レーザ光発振器(図示せず)から発振された高周波のパルス状のレーザ光であって、処理ウェハWに対して透過性を有する波長のレーザ光を、処理ウェハWの内部の予め決められた位置に集光して照射する。これによって、処理ウェハWの内部においてレーザ光が集光した部分が改質し、周縁改質層及び内部面改質層が形成される。
The
レーザヘッド110は、支持部材112に支持されている。レーザヘッド110は、鉛直方向に延伸するレール113に沿って、昇降機構114により昇降自在に構成されている。またレーザヘッド110は、移動機構115によってY軸方向に移動自在に構成されている。なお、昇降機構114及び移動機構115はそれぞれ、支持柱116に支持されている。
The
チャック100の上方であって、レーザヘッド110のY軸正方向側には、マクロカメラ120とマイクロカメラ121が設けられている。例えば、マクロカメラ120とマイクロカメラ121は一体に構成され、マクロカメラ120はマイクロカメラ121のY軸正方向側に配置されている。マクロカメラ120とマイクロカメラ121は、昇降機構122によって昇降自在に構成され、さらに移動機構123によってY軸方向に移動自在に構成されている。
A
マクロカメラ120は、処理ウェハW(重合ウェハT)の外側端部を撮像する。マクロカメラ120は、例えば同軸レンズを備え、可視光、例えば赤色光を照射し、さらに対象物からの反射光を受光する。なお例えば、マクロカメラ120の撮像倍率は2倍である。
The
マイクロカメラ121は、処理ウェハWの周縁部を撮像し、接合領域Aaと未接合領域Abの境界を撮像する。マイクロカメラ121は、例えば同軸レンズを備え、赤外光(IR光)を照射し、さらに対象物からの反射光を受光する。なお例えば、マイクロカメラ121の撮像倍率は10倍であり、視野はマクロカメラ120に対して約1/5であり、ピクセルサイズはマクロカメラ120に対して約1/5である。
The
次に、以上のように構成されたウェハ処理システム1を用いて行われるウェハ処理について説明する。図7は、ウェハ処理の主な工程を示すフロー図である。図8は、ウェハ処理の主な工程の説明図である。なお、本実施形態では、ウェハ処理システム1の外部の接合装置(図示せず)において、処理ウェハWと支持ウェハSが接合され、予め重合ウェハTが形成されている。
Next, wafer processing performed using the
先ず、図8(a)に示す重合ウェハTを複数収納したカセットCtが、搬入出ステーション2のカセット載置台10に載置される。 First, a cassette Ct housing a plurality of superposed wafers T shown in FIG.
次に、ウェハ搬送装置22によりカセットCt内の重合ウェハTが取り出され、トランジション装置30に搬送される。続けて、ウェハ搬送装置42により、トランジション装置30の重合ウェハTが取り出され、改質装置64に搬送される。改質装置64では、図8(b)に示すように処理ウェハWの内部に周縁改質層M1が形成され(図7のステップA1)、さらに図8(c)に示すように内部面改質層M2が形成される(図7のステップA2)。周縁改質層M1は、エッジトリムにおいて周縁部Weを除去の際の基点となるものである。内部面改質層M2は、処理ウェハWを分離して薄化するための基点となるものである。
Next, the superposed wafer T in the cassette Ct is taken out by the
改質装置64では先ず、ウェハ搬送装置42から重合ウェハTが搬入され、チャック100に保持される。次に、チャック100をマクロアライメント位置に移動させる。マクロアライメント位置は、マクロカメラ120が処理ウェハWの外側端部を撮像できる位置である。
In the reforming
次に、マクロカメラ120によって、処理ウェハWの周方向360度における外側端部の画像が撮像される。撮像された画像は、マクロカメラ120から制御装置70に出力される。
Next, the
制御装置70では、マクロカメラ120の画像から、チャック100の中心Ccと処理ウェハWの中心Cwの第1の偏心量を算出する。さらに制御装置70では、第1の偏心量に基づいて、当該第1の偏心量のY軸成分を補正するように、チャック100の移動量を算出する。チャック100は、この算出された移動量に基づいてY軸方向に移動し、チャック100をマイクロアライメント位置に移動させる。マイクロアライメント位置は、マイクロカメラ121が処理ウェハWの周縁部を撮像できる位置である。ここで、上述したようにマイクロカメラ121の視野はマクロカメラ120に対して約1/5と小さいため、第1の偏心量のY軸成分を補正しないと、処理ウェハWの周縁部がマイクロカメラ121の画角に入らず、マイクロカメラ121で撮像できない場合がある。このため、第1の偏心量に基づくY軸成分の補正は、チャック100をマイクロアライメント位置に移動させるためともいえる。
The
次に、マイクロカメラ121によって、処理ウェハWの周方向360度における接合領域Aaと未接合領域Abの境界を撮像する。撮像された画像は、マイクロカメラ121から制御装置70に出力される。
Next, the
制御装置70では、マイクロカメラ121の画像から、チャック100の中心Ccと接合領域Aaの中心Caの第2の偏心量を算出する。さらに制御装置70では、第2の偏心量に基づいて、接合領域Aaの中心とチャック100の中心が一致するように、周縁改質層M1に対するチャック100の位置を決定する。
The
次に、図9及び図10に示すようにレーザヘッド110からレーザ光L1(周縁用レーザ光L1)を照射して、処理ウェハWの周縁部Weと中央部Wcの境界に周縁改質層M1を形成する(図7のステップA1)。周縁改質層M1は、接合領域Aaの外側端部よりも径方向内側に形成される。
Next, as shown in FIGS. 9 and 10, a laser beam L1 (periphery laser beam L1) is emitted from the
ステップA1では、制御装置70で決定されたチャック100の位置に合わせて、接合領域Aaの中心とチャック100の中心が一致するように、回転機構103によってチャック100を回転させると共に、移動機構104によってチャック100をY軸方向に移動させる。この際、チャック100の回転とY軸方向の移動を同期させる。
In step A1, the
そして、このようにチャック100(処理ウェハW)を回転及び移動させながら、レーザヘッド110から処理ウェハWの内部にレーザ光L1を照射する。すなわち、第2の偏心量を補正しながら、周縁改質層M1を形成する。そうすると周縁改質層M1は、接合領域Aaと同心円状に環状に形成される。このため、その後、周縁改質層M1を基点に周縁部Weを適切に除去することができる。
Then, while rotating and moving the chuck 100 (processing wafer W) in this manner, the inside of the processing wafer W is irradiated with the laser light L1 from the
なお、本例においては、第2の偏心量がX軸成分を備える場合に、チャック100をY軸方向に移動させつつ、チャック100を回転させて、当該X軸成分を補正している。一方、第2の偏心量がX軸成分を備えない場合には、チャック100を回転させずに、Y軸方向に移動させるだけでよい。
In this example, when the second eccentricity has an X-axis component, the
ステップA1では、周縁改質層M1として、処理ウェハWの面方向と直交する高さ方向(厚み方向)に、例えば下段の周縁改質層M11と上段の周縁改質層M12の2段を形成する。具体的には、周縁改質層M11を形成した後、周縁改質層M12を形成する。例えば、先に上段の周縁改質層M12を形成した場合、後に下段の周縁改質層M11を形成する際にレーザ光L1を照射すると、当該レーザ光L1が周縁改質層M12によって邪魔されるおそれがある。そこで、本実施形態では、先に下段の周縁改質層M11を形成する。なお、周縁改質層M1の段数はこれに限定されず、1段であってもよいし、3段以上であってもよい。 In step A1, as the modified peripheral layer M1, for example, a lower modified peripheral layer M11 and an upper modified peripheral layer M12 are formed in the height direction (thickness direction) perpendicular to the surface direction of the wafer W to be processed. do. Specifically, after forming the modified peripheral layer M11, the modified peripheral layer M12 is formed. For example, when the upper peripheral modified layer M12 is formed first, when the laser beam L1 is irradiated when forming the lower peripheral modified layer M11 later, the laser beam L1 is obstructed by the modified peripheral layer M12. There is a risk. Therefore, in the present embodiment, the lower edge modified layer M11 is first formed. Note that the number of stages of the modified peripheral layer M1 is not limited to this, and may be one stage or three or more stages.
また、周縁改質層M11と周縁改質層M12のそれぞれからは亀裂(以下、クラックC1という)が形成される。周縁改質層M11からのクラックC1は下方に伸び、表面Waに到達する。また、周縁改質層M11から上方に伸びるクラックC1と、周縁改質層M12から下方に伸びるクラックC1とは連結される。なお、周縁改質層M12から上方にはクラックC1は伸びない。また、周縁改質層M11から伸びるクラックC1は周方向に連結され、周縁改質層M12から伸びるクラックC1も周方向に連結される。 Further, a crack (hereinafter referred to as a crack C1) is formed from each of the modified peripheral layer M11 and the modified peripheral layer M12. A crack C1 from the peripheral modified layer M11 extends downward and reaches the surface Wa. Further, the crack C1 extending upward from the modified peripheral layer M11 and the crack C1 extending downward from the modified peripheral layer M12 are connected. Note that the crack C1 does not extend upward from the modified peripheral layer M12. Further, the cracks C1 extending from the modified peripheral layer M11 are connected in the circumferential direction, and the cracks C1 extending from the modified peripheral layer M12 are also connected in the circumferential direction.
次に、図11~図13に示すようにレーザヘッド110からレーザ光L2(内部面用レーザ光L2)を照射して、面方向に沿って内部面改質層M2を形成する(図7のステップA2)。なお、図12に示す黒塗り矢印はチャック100の回転方向を示している。
Next, as shown in FIGS. 11 to 13, laser light L2 (inner surface laser light L2) is emitted from the
ステップA2では、チャック100(処理ウェハW)を1周(360度)回転させながら、レーザヘッド110から処理ウェハWの内部にレーザ光L2を照射して、環状の内部面改質層M2を形成する。その後、レーザヘッド110を処理ウェハWの径方向内側(Y軸方向)に移動させる。これら環状の内部面改質層M2の形成と、レーザヘッド110の径方向内側への移動とを繰り返し行って、面方向に内部面改質層M2を形成する。
In step A2, while the chuck 100 (process wafer W) is rotated once (360 degrees), the inside of the process wafer W is irradiated with the laser light L2 from the
なお、本実施形態では内部面改質層M2を形成するにあたり、レーザヘッド110をY軸方向に移動させたが、チャック100をY軸方向に移動させてもよい。また内部面改質層M2を形成するにあたり、チャック100を回転させたが、レーザヘッド110を移動させて、チャック100に対してレーザヘッド110を相対的に回転させてもよい。
Although the
ステップA2では、上述したように環状の内部面改質層M2が径方向に複数形成される。すなわち、図13に示すように内部面改質層M2は、径方向外側から内側に向けて、内部面改質層M21、M22、M23、M24、M25等を有する。なお、内部面改質層M2の径方向の個数は任意である。 In step A2, a plurality of annular inner surface modified layers M2 are formed in the radial direction as described above. That is, as shown in FIG. 13, the inner surface modified layer M2 has inner surface modified layers M21, M22, M23, M24, M25, etc. from the radially outer side to the inner side. The number of inner surface modified layers M2 in the radial direction is arbitrary.
また、複数の内部面改質層M2のそれぞれからは亀裂(以下、クラックC2という)が形成される。内部面改質層M21からのクラックC2は径方向外側に伸び、周縁改質層M12に到達する。また、内部面改質層M21から径方向内側に伸びるクラックC2と、内部面改質層M22から径方向外側に伸びるクラックC2とは連結される。このように、隣接する内部面改質層M2、M2から径方向に伸びるクラックC2は連結される。なお、各内部面改質層M2から伸びるクラックC2は周方向に連結される。 Further, cracks (hereinafter referred to as cracks C2) are formed from each of the plurality of inner surface modified layers M2. A crack C2 from the inner surface modified layer M21 extends radially outward and reaches the peripheral edge modified layer M12. Further, the crack C2 extending radially inward from the inner surface modified layer M21 and the crack C2 extending radially outward from the inner surface modified layer M22 are connected. In this way, the cracks C2 radially extending from the adjacent inner surface modified layers M2, M2 are connected. The cracks C2 extending from each inner surface modified layer M2 are connected in the circumferential direction.
ここで、ステップA1で形成される周縁改質層M1とステップA2で形成される内部面改質層M2の位置関係について、図13に基づいて説明する。先ず、径方向(面方向)の位置関係について、内部面改質層M2は周縁改質層M1の径方向内側に形成される。すなわち、内部面改質層M21は、周縁改質層M11の径方向内側に形成される。 Here, the positional relationship between the peripheral modified layer M1 formed in step A1 and the inner surface modified layer M2 formed in step A2 will be described with reference to FIG. First, regarding the positional relationship in the radial direction (surface direction), the inner surface modified layer M2 is formed radially inside the peripheral edge modified layer M1. That is, the inner surface modified layer M21 is formed radially inside the peripheral edge modified layer M11.
次に、高さ方向の位置関係について説明する。処理ウェハWを所望の分離面W1a、W2aで分離しようとすると、自ずと内部面改質層M2の位置は決まるため、上記高さ方向の位置関係は、周縁改質層M1を形成する位置で決まる。本実施形態では、上段の周縁改質層M12の上端の位置が、内部面改質層M2(M21~M25)の上端の位置と同じ高さである(図13の点線)。なお、本実施形態において処理ウェハWの分離面W1a、W2a(図13の一点鎖線部)は、処理ウェハWの高さ方向に内部面改質層M2の中心位置である。 Next, the positional relationship in the height direction will be described. When the wafer W to be processed is separated at the desired separation planes W1a and W2a, the position of the inner surface modified layer M2 is naturally determined, so the positional relationship in the height direction is determined by the position where the peripheral edge modified layer M1 is formed. . In this embodiment, the position of the upper end of the upper peripheral edge modified layer M12 is at the same height as the positions of the upper ends of the inner surface modified layers M2 (M21 to M25) (dotted line in FIG. 13). In this embodiment, the separation planes W1a and W2a of the wafer W to be processed (the dashed-dotted line in FIG. 13) are the center position of the inner surface modified layer M2 in the height direction of the wafer W to be processed.
後述するように分離後の第2の分離ウェハW2は再利用されるため、分離面W2aに改質層が残らないように、当該分離面W2aをエッチングする必要がある。仮に周縁改質層M12の上端が、内部面改質層M2の上端より高い場合、周縁改質層M12の上端と内部面改質層M2の上端の差分だけ余計に、分離面W2aをエッチングしなければならず、無駄が生じる。これに対して、本実施形態のように周縁改質層M12の上端の位置と内部面改質層M2の上端の位置を同じ高さにすると、周縁改質層M12と内部面改質層M2の上端をエッチングする位置に設定でき、上述した無駄は生じない。 Since the second separation wafer W2 after separation is reused as will be described later, it is necessary to etch the separation surface W2a so that no modified layer remains on the separation surface W2a. If the upper end of the peripheral edge modified layer M12 is higher than the upper edge of the inner surface modified layer M2, the separation surface W2a is etched by the difference between the upper edge of the peripheral edge modified layer M12 and the inner surface modified layer M2. It has to be done, and waste occurs. On the other hand, if the position of the upper end of the modified peripheral layer M12 and the position of the upper end of the inner surface modified layer M2 are set at the same height as in the present embodiment, the modified peripheral layer M12 and the modified inner surface layer M2 can be set at the position for etching, and the waste described above does not occur.
なお、レーザ光L1(レーザ光L2)の集光位置から周縁改質層M1(内部面改質層M2)がどのくらい広がるかは、例えばレーザ光L1のエネルギ、パルス幅、集散の補正具合等によってきまる。パルス幅は1回のレーザ光L1の照射時間を示し、パルス幅が大きいと周縁改質層M1も大きくなる。集散の補正具合はレーザ光L1を1点に集中させるか、あるいは拡散させるかを補正するものであり、レーザ光L1を拡散させれば周縁改質層M1も大きくなる。 How much the peripheral modified layer M1 (inner surface modified layer M2) spreads from the converging position of the laser beam L1 (laser beam L2) depends on, for example, the energy of the laser beam L1, the pulse width, and the degree of correction of convergence/dispersion. Kimaru. The pulse width indicates the irradiation time of one laser beam L1, and the larger the pulse width is, the larger the edge modified layer M1 is. The degree of correction of convergence is to correct whether the laser light L1 is concentrated at one point or diffused. If the laser light L1 is diffused, the peripheral modified layer M1 also becomes larger.
次に、処理ウェハWに内部面改質層M2が形成されると、ウェハ搬送装置42によって重合ウェハTが搬出される。 Next, when the inner surface modified layer M2 is formed on the processing wafer W, the superposed wafer T is unloaded by the wafer transfer device .
次に、重合ウェハTはウェハ搬送装置42により分離装置63に搬送される。分離装置63では、図8(d)に示すように周縁改質層M1と内部面改質層M2を基点に、処理ウェハWを第1の分離ウェハW1と第2の分離ウェハW2に分離する(図7のステップA3)。この際、第1の分離ウェハW1から周縁部Weも除去される。
Next, the superposed wafer T is transferred to the
ステップA3では、図14(a)に示すように重合ウェハTのうち、吸着板130で処理ウェハWを吸着保持しつつ、チャック131で支持ウェハSを吸着保持する。次に、図14(b)に示すように処理ウェハW及び支持ウェハSとの界面に、例えばくさび形状からなるブレード132を挿入し、分離面W1a、W2aを境界に第1の分離ウェハW1と第2の分離ウェハW2を縁切りする。その後、図14(c)に示すように吸着板130が第2の分離ウェハW2を吸着保持した状態で、当該吸着板130を上昇させて、第1の分離ウェハW1から第2の分離ウェハW2を分離する。
In step A3, among the stacked wafers T, the
この際、吸着板130に設けられた圧力センサ(図示せず)で第2の分離ウェハW2を吸引する圧力を測定する。この圧力測定により、第2の分離ウェハW2の有無を検知して、第1の分離ウェハW1から第2の分離ウェハW2が分離されたか否かを確認することができる。
At this time, a pressure sensor (not shown) provided on the
なお、処理ウェハWを分離する方法は、本実施形態に限定されない。本実施形態では吸着板130の上昇だけで処理ウェハWを分離したが、吸着板130を回転させながら、吸着板130を上昇させて処理ウェハWを分離してもよい。また、例えば吸着板130に代えてテープ(図示せず)を用い、当該テープで処理ウェハWを保持して分離してもよい。さらに、処理ウェハWを吸着板130で吸着保持する前に、例えば処理ウェハWの少なくとも内部面改質層M2に超音波を付与してもよいし、あるいは内部面改質層M2を加熱してもよい。かかる場合、内部面改質層M2を基点に処理ウェハWを分離しやすくなる。
In addition, the method of separating the processing wafer W is not limited to this embodiment. In the present embodiment, the wafer W to be processed is separated only by lifting the
次に、分離装置63で分離された第1の分離ウェハW1と第2の分離ウェハW2には、別々の処理が行われる。
Next, the first separated wafer W1 and the second separated wafer W2 separated by the
第2の分離ウェハW2はウェハ搬送装置42により反転装置61に搬送される。反転装置61では、第2の分離ウェハW2の表裏面が反転される(図7のステップA4)。すなわち、図8(e)に示すように第2の分離ウェハW2の分離面W2aは上方に向けられる。
The second
次に、第2の分離ウェハW2はウェハ搬送装置42により洗浄装置62に搬送される。洗浄装置62では、図8(e)に示すように第2の分離ウェハW2の分離面W2aがスクラブ洗浄される(図7のステップA5)。
Next, the second separated wafer W2 is transferred to the
ステップA5では、スピンチャック(図示せず)に第2の分離ウェハW2を回転保持した状態で、例えばブラシなどのスクラブ治具140を上方から分離面W2aに当接させつつ、当該スクラブ治具140から例えば純水を供給する。そして、分離面W2aが洗浄され、当該分離面W2aからパーティクルが除去される。その後、スクラブ治具140を退避させてから、第2の分離ウェハW2をさらに回転させ、分離面W2aをスピン乾燥させる。
In step A5, a spin chuck (not shown) rotates and holds the second separated wafer W2. For example, pure water is supplied from the Then, the separation surface W2a is cleaned to remove particles from the separation surface W2a. After that, after the scrubbing
次に、第2の分離ウェハW2はウェハ搬送装置42によりエッチング装置60に搬送される。エッチング装置60では、図8(f)に示すように第2の分離ウェハW2の分離面W2aがエッチング液Eによりウェットエッチングされる(図7のステップA6)。
Next, the second separated wafer W2 is transferred to the
ステップA6では、スピンチャック(図示せず)に第2の分離ウェハW2を回転保持した状態で、第2の分離ウェハW2の上方に配置されたノズル150から、分離面W2aの中心部にエッチング液Eを供給する。このエッチング液Eにより分離面W2aがエッチングされ、当該分離面W2aに残存する周縁改質層M1と内部面改質層M2が除去される。また、ステップA5のスクラブ洗浄では周縁改質層M1と内部面改質層M2が残っているため、このままの状態だと再びパーティクルが発生するおそれがあるが、本ステップA6でのエッチングにより、かかるパーティクルも除去される。
In step A6, while rotating and holding the second separated wafer W2 on a spin chuck (not shown), the etchant is applied to the center of the separation surface W2a from the
ここで、上述したように周縁改質層M12の上端の位置と内部面改質層M2の上端の位置を同じ高さになっているので、分離面W2aをエッチングする量を最小限に抑えることができる。したがって、エッチング液Eの消費量を抑えるとともに、エッチングに要する時間を短縮することができる。 Here, as described above, since the position of the upper end of the peripheral edge modified layer M12 and the position of the upper end of the inner surface modified layer M2 are at the same height, the amount of etching of the separation surface W2a can be minimized. can be done. Therefore, the consumption of the etchant E can be suppressed, and the time required for etching can be shortened.
また、第2の分離ウェハW2には周縁部W2eが残っている。この状態で上方からエッチング液Eが供給されるため、周縁部W2eに囲まれた空間にエッチング液Eが貯留されパドルが形成される。このため、エッチング液Eの消費量をさらに抑制することができる。 In addition, a peripheral portion W2e remains on the second separated wafer W2. Since the etchant E is supplied from above in this state, the etchant E is stored in the space surrounded by the peripheral portion W2e to form a paddle. Therefore, the consumption of the etchant E can be further suppressed.
なお、ステップA6ではこのように分離面W2aをエッチングした後、ノズル150からのエッチング液Eの供給を停止し、さらに純水にて分離面W2aを洗浄してから、第2の分離ウェハW2をさらに回転させ、分離面W2aをスピン乾燥させる。
In step A6, after the separation surface W2a is thus etched, the supply of the etchant E from the
その後、すべての処理が施された第2の分離ウェハW2は、ウェハ搬送装置22によりカセット載置台10のカセットCw2に搬送される。
After that, the second separated wafer W<b>2 that has undergone all the processes is transferred to the cassette Cw<b>2 on the cassette mounting table 10 by the
以上のように第2の分離ウェハW2に対してステップA4~A6が行われるのに並行して、第1の分離ウェハW1に対して所望の処理が行われる。 As described above, in parallel with steps A4 to A6 being performed on the second separated wafer W2, desired processing is performed on the first separated wafer W1.
すなわち、分離装置63で分離された第1の分離ウェハW1は、ウェハ搬送装置42により洗浄装置62に搬送される。洗浄装置62では、図8(g)に示すように第1の分離ウェハW1の分離面W1aがスクラブ洗浄される(図7のステップA7)。ステップA7では、ステップA5と同様に、スクラブ治具140を上方から分離面W1aに当接させた状態で純水を供給し、当該分離面W1aを洗浄する。
That is, the first separated wafer W<b>1 separated by the
次に、第1の分離ウェハW1はウェハ搬送装置42によりエッチング装置60に搬送される。エッチング装置60では、図8(h)に示すように第1の分離ウェハW1の分離面W1aがエッチング液Eによりウェットエッチングされる(図7のステップA8)。ステップA8では、分離面W1aに残存する周縁改質層M1と内部面改質層M2が除去される。また、ステップA8では、第1の分離ウェハW1が所望の厚みまで薄化されるように、分離面W1aがエッチングされる。
Next, the first separated wafer W1 is transferred to the
その後、すべての処理が施された第1の分離ウェハW1は、ウェハ搬送装置22によりカセット載置台10のカセットCw1に搬送される。この際、カセットCtが空の場合には、第1の分離ウェハW1はカセットCtに搬送されるようにしてもよい。こうして、ウェハ処理システム1における一連のウェハ処理が終了する。
After that, the first separated wafer W<b>1 that has undergone all the processes is transferred to the cassette Cw<b>1 on the cassette mounting table 10 by the
なお、ウェハ処理システム1の外部において、再利用される第2の分離ウェハW2は、分離面W2a側が研削され、周縁部W2eが除去される。その後、研削された第2の分離ウェハW2に対し、分離面W2aが洗浄されてパーティクルが除去された後、さらに分離面W2aがエッチングされて研削痕が除去される。そして、第2の分離ウェハW2を、例えば製品ウェハとして再利用する場合には、さらに分離面W2aを研磨(CMP)する。一方、第2の分離ウェハW2を、例えば製品ウェハを支持する支持ウェハとして再利用する場合には、そのまま使用される。
Outside the
また、ウェハ処理システム1の外部において、製品化される第1の分離ウェハW1は、分離面W1aが研磨(CMP)される。本実施形態では、上述したようにステップA8において第1の分離ウェハW1が所望の厚みまでエッチングされているため、分離面W1aを研磨するだけでよい。但し、例えばステップA8において第1の分離ウェハW1が所望の厚みになっていない場合は、ウェハ処理システム1の外部において、分離面W1aを所望の厚みまで研削する。その後、研削された第1の分離ウェハW1に対して、分離面W1aの洗浄、分離面W1aのエッチング、分離面W1aの研磨が順次行われる。
Outside the
以上の実施形態によれば、ステップA1~A8を行い、処理ウェハWを分離し、分離ウェハW1、W2の分離面W1a、W2aをそれぞれ洗浄、エッチング等して適切に処理することができる。このため、デバイス層を有する第1の分離ウェハW1を製品化するとともに、第2の分離ウェハW2を再利用することができる。しかも、これらステップA1~A8を一のウェハ処理システム1で行うので、ウェハ処理を効率よく行うことができる。
According to the above embodiment, steps A1 to A8 are performed, the wafer W to be processed is separated, and the separated surfaces W1a and W2a of the separated wafers W1 and W2 can be appropriately processed by cleaning, etching, etc., respectively. Therefore, the first separated wafer W1 having the device layer can be commercialized, and the second separated wafer W2 can be reused. Moreover, since these steps A1 to A8 are performed in one
なお、以上の実施形態において、ステップA1とステップA2の順番を入れ替え、内部面改質層M2を形成した後、周縁改質層M1を形成してもよい。但し、周縁改質層M1、特に下段の周縁改質層M11を形成する際に、レーザ光L1が内部面改質層M2に邪魔されるおそれがあるため、本実施形態のように、ステップA1で周縁改質層M1を形成した後、ステップA2で内部面改質層M2を形成するのが好ましい。 In the above-described embodiment, the order of steps A1 and A2 may be reversed, and after forming the inner surface modified layer M2, the peripheral edge modified layer M1 may be formed. However, when forming the peripheral modified layer M1, particularly the lower peripheral modified layer M11, there is a possibility that the laser beam L1 may be obstructed by the inner surface modified layer M2. It is preferable to form the inner surface modified layer M2 in step A2 after forming the peripheral edge modified layer M1 in step A2.
また、本実施形態によれば、ステップA1~A2において、上段の周縁改質層M12の上端の位置が、内部面改質層M2の上端の位置と同じ高さになるように、周縁改質層M1と内部面改質層M2が形成される。かかる場合、ステップA6において第2の分離ウェハW2の分離面W2aをエッチングする際、周縁改質層M12と内部面改質層M2の端部までエッチングすればよく、エッチング量を最小限に抑えることができる。したがって、エッチング液Eの消費量を抑えるとともに、エッチングに要する時間を短縮することができる。 Further, according to the present embodiment, in steps A1 and A2, the peripheral edge is modified such that the position of the upper edge of the upper edge modified layer M12 is at the same height as the upper edge of the inner surface modified layer M2. A layer M1 and an internal surface modification layer M2 are formed. In such a case, when etching the separation surface W2a of the second separation wafer W2 in step A6, it is sufficient to etch up to the edges of the peripheral edge modified layer M12 and the inner surface modified layer M2, and the amount of etching can be minimized. can be done. Therefore, the consumption of the etchant E can be suppressed, and the time required for etching can be shortened.
なお、周縁改質層M1が例えば3段以上に形成されている場合には、最上段の周縁改質層M1の上端の位置が、内部面改質層M2の上端の位置と同じ高さになるようにすればよい。かかる場合でも、上記と同じ効果を享受することができる。 When the modified peripheral layer M1 is formed in, for example, three or more stages, the position of the upper end of the uppermost modified peripheral layer M1 is at the same height as the position of the upper end of the inner surface modified layer M2. You should make it so that Even in such a case, the same effect as described above can be enjoyed.
ここで、図13に示す処理ウェハWの厚みH1が例えば775μmであって、分離面W1a、W2aの表面Waからの高さH2が例えば35μmの場合は、周縁改質層M12と内部面改質層M2を同じ高さに形成すれば、製品ウェハとして再利用できる。すなわち、分離面W2aを境界に分離後の第2の分離ウェハW2を、さらにエッチング、研削、CMP等を行ってもなお、700μm程度の厚みが残る。かかる場合、第2の分離ウェハW2の表面にデバイスを形成して、製品化することができる。 Here, when the thickness H1 of the wafer W to be processed shown in FIG. If the layer M2 is formed to the same height, it can be reused as a product wafer. That is, even if the second separated wafer W2 after separation along the separation plane W2a is further subjected to etching, grinding, CMP, etc., a thickness of about 700 μm remains. In such a case, a device can be formed on the surface of the second separated wafer W2 for commercialization.
また、処理ウェハWの厚みH1が例えば775μmであって、分離面W1a、W2aの表面Waからの高さH2が例えば100μmの場合は、周縁改質層M12と内部面改質層M2を同じ高さに形成すれば、製品ウェハを支持する支持ウェハとして再利用できる。すなわち、分離面W2aを境界に分離後の第2の分離ウェハW2を、さらにエッチング、研削等を行ってもなお、600μm程度の厚みが残る。かかる場合、製品ウェハを薄化する際の仮接合プロセスにおいて、第2の分離ウェハW2を、当該製品ウェハを支持する支持ウェハとして用いることができる。 Further, when the thickness H1 of the wafer W to be processed is 775 μm, for example, and the height H2 of the separation surfaces W1a and W2a from the surface Wa is 100 μm, for example, the peripheral modified layer M12 and the inner surface modified layer M2 have the same height. It can be reused as a support wafer for supporting product wafers. That is, even if the second separated wafer W2 after separation along the separation plane W2a is subjected to further etching, grinding, etc., a thickness of about 600 μm remains. In such a case, the second separation wafer W2 can be used as a support wafer for supporting the product wafer in the temporary bonding process when thinning the product wafer.
なお、表面に複数のデバイスが形成されたデバイス領域と、当該デバイス領域を囲繞する外周余剰領域と、を備えた製品ウェハとして、第2の分離ウェハW2を再利用することもできる。かかる場合、ウェハ処理システム1で処理された第2の分離ウェハW2に対し、分離面W2aを研削せず、周縁部W2eを残せばよい。
The second separated wafer W2 can be reused as a product wafer having a device region having a plurality of devices formed on its surface and an outer peripheral surplus region surrounding the device region. In such a case, the separation surface W2a of the second separated wafer W2 processed by the
次に、ステップA1で形成される周縁改質層M1とステップA2で形成される内部面改質層M2の位置関係の、他の実施形態について説明する。図15~図21はそれぞれ、他の実施形態にかかる周縁改質層M1と内部面改質層M2の位置関係を示す説明図である。 Next, another embodiment of the positional relationship between the peripheral modified layer M1 formed in step A1 and the inner surface modified layer M2 formed in step A2 will be described. 15 to 21 are explanatory diagrams showing the positional relationship between the modified peripheral layer M1 and the modified inner surface layer M2 according to other embodiments.
図15~図17に示す周縁改質層M1と内部面改質層M2の径方向の位置関係は、図13に示した位置関係と同様である。すなわち、内部面改質層M2(内部面改質層M21)は周縁改質層M1(周縁改質層M12)の径方向内側に形成される。 The radial positional relationship between the modified peripheral layer M1 and the inner surface modified layer M2 shown in FIGS. 15 to 17 is the same as the positional relationship shown in FIG. That is, the inner surface modified layer M2 (inner surface modified layer M21) is formed radially inward of the peripheral edge modified layer M1 (peripheral edge modified layer M12).
図15に示す周縁改質層M1と内部面改質層M2の高さ方向の位置関係について、内部面改質層M2の上端の位置は、周縁改質層M12の上端の位置よりも高い。さらに、内部面改質層M2の上端の位置は、周縁改質層M12の上端から上方に伸びるクラックC1の頂点の位置と同じ高さである。 Regarding the positional relationship in the height direction between the modified peripheral layer M1 and the modified inner surface layer M2 shown in FIG. 15, the position of the upper end of the modified inner surface layer M2 is higher than the position of the upper end of the modified peripheral layer M12. Furthermore, the position of the upper end of the inner surface modified layer M2 is at the same height as the position of the apex of the crack C1 extending upward from the upper end of the peripheral edge modified layer M12.
図16に示す周縁改質層M1と内部面改質層M2の高さ方向の位置関係について、内部面改質層M2の上端の位置は、周縁改質層M12の上端の位置と同じ高さである。但し、周縁改質層M12の上端からは、クラックC1が若干上方に伸びている。 Regarding the positional relationship in the height direction between the peripheral edge modified layer M1 and the inner surface modified layer M2 shown in FIG. is. However, the crack C1 extends slightly upward from the upper end of the modified peripheral layer M12.
図17に示す周縁改質層M1と内部面改質層M2の高さ方向の位置関係について、内部面改質層M2の上端の位置は、周縁改質層M12の上端の位置よりも高い。さらに、内部面改質層M2の上端の位置は、周縁改質層M12の上端から上方に伸びるクラックC1の頂点の位置より高く、クラックC1とクラックC2は連結されている。 Regarding the positional relationship in the height direction between the modified peripheral layer M1 and the modified inner surface layer M2 shown in FIG. 17, the position of the upper end of the modified inner surface layer M2 is higher than the position of the upper end of the modified peripheral layer M12. Furthermore, the position of the upper end of the inner surface modified layer M2 is higher than the position of the apex of the crack C1 extending upward from the upper end of the peripheral modified layer M12, and the cracks C1 and C2 are connected.
図15~図17に示したいずれの場合でも、ステップA6において第2の分離ウェハW2の分離面W2aをエッチングする際、内部面改質層M2の端部までエッチングすればよく、エッチング量を最小限に抑えることができる。したがって、エッチング液Eの消費量を抑えるとともに、エッチングに要する時間を短縮することができる。 In any of the cases shown in FIGS. 15 to 17, when etching the separation surface W2a of the second separation wafer W2 in step A6, it is sufficient to etch up to the end of the inner surface modified layer M2, and the etching amount is minimized. can be kept to a limit. Therefore, the consumption of the etchant E can be suppressed, and the time required for etching can be shortened.
図18~図21に示す周縁改質層M1と内部面改質層M2の径方向の位置関係は、図13、図15~図17に示した位置関係と異なる。すなわち、最外周の内部面改質層M21は、周縁改質層M11と径方向に同じ位置であって且つ周縁改質層M11の上方に形成される。
The radial positional relationship between the modified peripheral layer M1 and the inner surface modified layer M2 shown in FIGS. 18 to 21 is different from the positional relationship shown in FIGS. That is, the outermost inner surface modified layer M21 is formed at the same position in the radial direction as the peripheral modified layer M11 and above the peripheral modified layer M11.
図18に示す周縁改質層M1と内部面改質層M2の高さ方向の位置関係について、最外周の内部面改質層M21の上端の位置は、その内側の内部面改質層M22の上端の位置と同じ高さであり、当然に周縁改質層M11の位置よりも高い。また、内部面改質層M21の径方向内側にある内部面改質層M22~M26等は同じ高さに形成されている。さらに、周縁改質層M11の上端からの上方に伸びるクラックC1は、内部面改質層M21まで伸びている。 Regarding the positional relationship in the height direction between the peripheral edge modified layer M1 and the inner surface modified layer M2 shown in FIG. It is the same height as the position of the upper end, and naturally higher than the position of the modified peripheral layer M11. Further, the inner surface modified layers M22 to M26, etc. located radially inside the inner surface modified layer M21 are formed at the same height. Furthermore, the crack C1 extending upward from the upper end of the peripheral modified layer M11 extends to the inner surface modified layer M21.
図19に示す周縁改質層M1と内部面改質層M2の高さ方向の位置関係について、最外周の内部面改質層M21の上端の位置は、その内側の内部面改質層M22の上端の位置より低く、当然に周縁改質層M11の位置よりも高い。また、内部面改質層M21の径方向内側にある内部面改質層M22~M26等は同じ高さに形成されている。さらに、周縁改質層M11の上端からの上方に伸びるクラックC1の頂点の位置は、内部面改質層M22~M26等の上端の位置と同じ高さである。 Regarding the positional relationship in the height direction between the peripheral edge modified layer M1 and the inner surface modified layer M2 shown in FIG. 19, the position of the upper end of the outermost inner surface modified layer M21 It is lower than the position of the upper end, and naturally higher than the position of the modified peripheral layer M11. Further, the inner surface modified layers M22 to M26, etc. located radially inside the inner surface modified layer M21 are formed at the same height. Furthermore, the position of the apex of the crack C1 extending upward from the upper end of the peripheral modified layer M11 is at the same height as the positions of the upper ends of the inner surface modified layers M22 to M26.
図20に示す周縁改質層M1と内部面改質層M2の高さ方向の位置関係について、最外周の内部面改質層M21の上端の位置は、その内側の内部面改質層M22の上端の位置と同じ高さであり、当然に周縁改質層M11の位置よりも高い。また、内部面改質層M21の径方向内側にある内部面改質層M22~M26等は同じ高さに形成されている。さらに、周縁改質層M11の上端からの上方に伸びるクラックC1は、内部面改質層M22~M26等の上端の位置より若干上方まで伸びている。 Regarding the positional relationship in the height direction between the peripheral edge modified layer M1 and the inner surface modified layer M2 shown in FIG. 20, the position of the upper end of the outermost inner surface modified layer M21 It is the same height as the position of the upper end, and naturally higher than the position of the modified peripheral layer M11. Further, the inner surface modified layers M22 to M26, etc. located radially inside the inner surface modified layer M21 are formed at the same height. Furthermore, the crack C1 extending upward from the upper edge of the modified peripheral layer M11 extends slightly above the upper edges of the inner surface modified layers M22 to M26.
図21に示す周縁改質層M1と内部面改質層M2の高さ方向の位置関係について、最外周の内部面改質層M21の上端の位置は、その内側の内部面改質層M22の上端の位置より低く、当然に周縁改質層M11の位置よりも高い。また、内部面改質層M21の径方向内側にある内部面改質層M22~M26等は同じ高さに形成されている。さらに、周縁改質層M11の上端からの上方に伸びるクラックC1の頂点の位置は、内部面改質層M22~M26等の上端の位置より低く、クラックC1とクラックC2は連結されている。 Regarding the positional relationship in the height direction between the peripheral edge modified layer M1 and the inner surface modified layer M2 shown in FIG. 21, the position of the upper end of the outermost inner surface modified layer M21 It is lower than the position of the upper end, and naturally higher than the position of the modified peripheral layer M11. Further, the inner surface modified layers M22 to M26, etc. located radially inside the inner surface modified layer M21 are formed at the same height. Furthermore, the position of the apex of the crack C1 extending upward from the upper end of the peripheral edge modified layer M11 is lower than the positions of the upper ends of the inner surface modified layers M22 to M26, etc., and the cracks C1 and C2 are connected.
図18~図21に示したいずれの場合でも、ステップA6において第2の分離ウェハW2の分離面W2aをエッチングする際、少なくとも内部面改質層M22~M26等の端部までエッチングすればよく、エッチング量を最小限に抑えることができる。したがって、エッチング液Eの消費量を抑えるとともに、エッチングに要する時間を短縮することができる。 In any of the cases shown in FIGS. 18 to 21, when etching the separation surface W2a of the second separation wafer W2 in step A6, it suffices to etch at least the end portions of the inner surface modified layers M22 to M26. Etching amount can be minimized. Therefore, the consumption of the etchant E can be suppressed, and the time required for etching can be shortened.
なお、図18~図21に示した位置関係の場合、周縁改質層M11を形成した後、内部面改質層M2を形成するのが好ましい。例えば、先に内部面改質層M2を形成した場合、後に周縁改質層M11を形成する際にレーザ光L1を照射すると、当該レーザ光L1が内部面改質層M2によって邪魔されるおそれがある。そこで、本実施形態では、先に内部面改質層M2を形成する。 In the case of the positional relationships shown in FIGS. 18 to 21, it is preferable to form the inner surface modified layer M2 after forming the peripheral edge modified layer M11. For example, when the inner surface modified layer M2 is formed first, if the laser light L1 is irradiated when forming the peripheral edge modified layer M11 later, the laser light L1 may be obstructed by the inner surface modified layer M2. be. Therefore, in the present embodiment, the inner surface modified layer M2 is first formed.
また、図13、図15~図21に示した例では、処理ウェハWの分離面W1a、W2a(図13の一点鎖線部)は、処理ウェハWの高さ方向に内部面改質層M2の中心位置であったが、内部面改質層M2の上端であってもよいし、下端であってもよい。 In the examples shown in FIGS. 13 and 15 to 21, the separation surfaces W1a and W2a of the processing wafer W (the dashed-dotted line in FIG. Although it was at the center position, it may be at the upper end or the lower end of the inner surface modified layer M2.
次に、ウェハ処理システム1の他の実施形態について説明する。
Next, another embodiment of the
上記実施形態のエッチング装置60では第2の分離ウェハW2の分離面W2aに対して上方からエッチング液Eを供給したが、ウェハ処理システム1は、分離面W2aの下方からエッチング液Eを供給するエッチング装置をさらに有していてもよい。かかるエッチング装置は、例えばエッチング装置60と積層して設けられる。
In the
また、上記実施形態の洗浄装置62では第2の分離ウェハW2の分離面W2aを上方から洗浄したが、ウェハ処理システム1は、分離面W2aの下方から洗浄する洗浄装置をさらに有していてもよい。かかる洗浄装置は、例えば洗浄装置62と積層して設けられる。
Further, although the
図22は、かかるウェハ処理システム1で行われるウェハ処理の主な工程の説明図である。本実施形態では、上記実施形態と同様に、図22(a)~(d)に示すようにステップA1~A3を行って処理ウェハWを分離する。なお、本実施形態では、後述するように第2の分離ウェハW2の表裏面を反転させる必要がなく、ステップA4は省略される。これに伴い、ウェハ処理システム1から反転装置61を省略してもよい。
FIG. 22 is an explanatory diagram of main steps of wafer processing performed in the
次に、ステップA5において、分離された第2の分離ウェハW2を上記洗浄装置に搬送する。当該洗浄装置では、図22(e)に示すようにチャック(図示せず)に第2の分離ウェハW2を回転保持した状態で、例えばブラシなどのスクラブ治具200を下方から分離面W2aに当接させつつ、当該スクラブ治具200から例えば純水を供給する。そして、分離面W2aが洗浄される。
Next, in step A5, the separated second separated wafer W2 is transferred to the cleaning apparatus. In the cleaning apparatus, as shown in FIG. 22(e), a scrubbing
次に、ステップA6において、第2の分離ウェハW2を上記エッチング装置に搬送する。当該エッチング装置では、図22(f)に示すようにチャック(図示せず)に第2の分離ウェハW2を回転保持した状態で、第2の分離ウェハW2の下方に配置されたノズル210から、分離面W2aの中心部にエッチング液Eを供給する。このエッチング液Eにより分離面W2aがエッチングされる。
Next, in step A6, the second separated wafer W2 is transferred to the etching apparatus. In this etching apparatus, as shown in FIG. 22(f), while rotating and holding the second separated wafer W2 on a chuck (not shown), from the
以上のように第2の分離ウェハW2に対してステップA5~A6が行われるのに並行して、第1の分離ウェハW1に対して図22(g)~(h)に示すようにステップA7~A8が行われ、分離面W1aが洗浄されエッチングされる。 In parallel with steps A5 and A6 being performed on the second separated wafer W2 as described above, step A7 is performed on the first separated wafer W1 as shown in FIGS. ˜A8 are performed, and the separation surface W1a is cleaned and etched.
本実施形態でも、上記実施形態と同様の効果を享受できる。しかも、反転装置61におけるステップA4の第2の分離ウェハW2の表裏面の反転を省略することができる。
This embodiment can also enjoy the same effect as the above embodiment. Moreover, the reversal of the front and back surfaces of the second separated wafer W2 in step A4 in the reversing
図23に示すように、他の実施形態にかかるウェハ処理システム1は、上記実施形態の構成において、研削部としての研削装置220をさらに有していてもよい。上記実施形態ではウェハ処理システム1の外部において、第2の分離ウェハW2の分離面W2a(周縁部W2eを含む)が研削されるが、本実施形態では、研削装置220において分離面W2aの研削を行う。また、以下の例では研削装置220において、第1の分離ウェハW1の分離面W1aも研削する場合について説明する。
As shown in FIG. 23, the
研削装置220は、回転テーブル230、第1の研削ユニット240、及び第2の研削ユニット250を有している。
The grinding
回転テーブル230は、回転機構(図示せず)によって、鉛直な回転中心線231を中心に回転自在に構成されている。回転テーブル230上には、分離ウェハW1、W2を吸着保持するチャック232が4つ設けられている。チャック232は、回転テーブル230と同一円周上に均等、すなわち90度毎に配置されている。4つのチャック232は、回転テーブル230が回転することにより、受渡位置A0及び加工位置A1、A2に移動可能になっている。なお、チャック232は回転機構(図示せず)によって回転可能に構成されている。
The rotary table 230 is rotatable around a
受渡位置A0は回転テーブル230のウェハ搬送領域40側(X軸負方向側且つY軸正方向側)の位置であり、分離ウェハW1、W2の受け渡しが行われる。第1の加工位置A1は回転テーブル230のX軸正方向側且つY軸正方向側の位置であり、第1の研削ユニット240が配置される。第2の加工位置A2は回転テーブル230のX軸負方向側且つY軸負方向側の位置であり、第2の研削ユニット250が配置される。
The delivery position A0 is a position on the
第1の研削ユニット240では、第1の分離ウェハW1の分離面W1aを研削する。第1の研削ユニット240は、環状形状で回転自在な研削砥石(図示せず)を備えた第1の研削部241を有している。また、第1の研削部241は、支柱242に沿って鉛直方向に移動可能に構成されている。そして、チャック232に保持された第1の分離ウェハW1の分離面W1aを研削砥石に当接させた状態で、チャック232と研削砥石をそれぞれ回転させ、分離面W1aを研削する。
The
第2の研削ユニット250では、第2の分離ウェハW2の分離面W2aを研削する。第2の研削ユニット250は、環状形状で回転自在な研削砥石(図示せず)を備えた第2の研削部251を有している。また、第2の研削部251は、支柱252に沿って鉛直方向に移動可能に構成されている。そして、チャック232に保持された第2の分離ウェハW2の分離面W2aを研削砥石に当接させた状態で、チャック232と研削砥石をそれぞれ回転させ、分離面W2aを研削する。
The
図24は、かかるウェハ処理システム1で行われるウェハ処理の主な工程の説明図である。なお、図24においては、上記実施形態の図8(a)~(h)に示したステップA1~A8を行った後の、分離ウェハW1、W2の処理について図示している。すなわち、図24(a)~(c)は、図8(f)に示したように分離面W2aがエッチングされた第2の分離ウェハW2に対して行われる処理を示す。また、図24(d)~(f)は、図8(h)に示したように分離面W1aがエッチングされた第1の分離ウェハW1に対して行われる処理を示す。
24A and 24B are explanatory diagrams of main steps of wafer processing performed in the
先ず、第2の分離ウェハW2に対する処理について説明する。ウェハ処理システム1において、図8(f)に示したようにエッチング装置60でエッチングされた第2の分離ウェハW2は、ウェハ搬送装置42により研削装置220に搬送される。研削装置220において第2の分離ウェハW2は、受渡位置A0のチャック232に受け渡される。その後、回転テーブル230を回転させて、第2の分離ウェハW2を第2の加工位置A2に移動させる。続いて、図24(a)に示すように第2の研削部251を用いて分離面W2aを研削し、周縁部W2eを除去する。その後、回転テーブル230を回転させて、第2の分離ウェハW2を受渡位置A0に移動させる。この際、分離面W2aは洗浄液によって洗浄されてもよい。
First, the processing for the second separated wafer W2 will be described. In the
次に、第2の分離ウェハW2はウェハ搬送装置42により洗浄装置62に搬送される。洗浄装置62では、図24(b)に示すようにスクラブ治具140を用いて第2の分離ウェハW2の分離面W2aがスクラブ洗浄される。そして、分離面W2a上のパーティクルが除去される。
Next, the second separated wafer W2 is transferred to the
次に、第2の分離ウェハW2はウェハ搬送装置42によりエッチング装置60に搬送される。エッチング装置60では、図24(c)に示すように第2の分離ウェハW2の上方に配置されたノズル150から分離面W2aにエッチング液Eを供給し、当該分離面W2aがエッチングされる。そして、分離面W2aに残る研削痕が除去される。
Next, the second separated wafer W2 is transferred to the
以上のように第2の分離ウェハW2に対して図24(a)~(c)に示した処理が行われるのに並行して、第1の分離ウェハW1に対して所望の処理が行われる。 As described above, in parallel with the processes shown in FIGS. 24A to 24C being performed on the second separated wafer W2, desired processes are performed on the first separated wafer W1. .
すなわち、図8(h)に示したようにエッチング装置60でエッチングされた第1の分離ウェハW1は、ウェハ搬送装置42により研削装置220に搬送される。研削装置220において第1の分離ウェハW1は、受渡位置A0のチャック232に受け渡される。その後、回転テーブル230を回転させて、第1の分離ウェハW1を第1の加工位置A1に移動させる。続いて、図24(d)に示すように第1の研削部241を用いて分離面W1aを研削し、第1の分離ウェハW1を所望の厚みまで薄化する。その後、回転テーブル230を回転させて、第1の分離ウェハW1を受渡位置A0に移動させる。この際、分離面W1aは洗浄液によって洗浄されてもよい。
That is, the first separated wafer W1 etched by the
次に、第1の分離ウェハW1はウェハ搬送装置42により洗浄装置62に搬送される。洗浄装置62では、図24(e)に示すようにスクラブ治具140を用いて第1の分離ウェハW1の分離面W1aがスクラブ洗浄される。そして、分離面W1a上のパーティクルが除去される。
Next, the first separated wafer W1 is transferred to the
次に、第1の分離ウェハW1はウェハ搬送装置42によりエッチング装置60に搬送される。エッチング装置60では、図24(f)に示すように第1の分離ウェハW1の上方に配置されたノズル150から分離面W1aにエッチング液Eを供給し、当該分離面W1aがエッチングされる。そして、分離面W1aに残る研削痕が除去される。
Next, the first separated wafer W1 is transferred to the
なお、以上のように処理された第2の分離ウェハW2を、支持ウェハとして再利用する場合にはそのまま利用できる。一方、第2の分離ウェハW2を製品ウェハとして再利用する場合には、ウェハ処理システム1の外部において分離面W2aを研磨する。また、以上のように処理された第1の分離ウェハW1は、ウェハ処理システム1の外部においてその分離面W1aが研磨される。
When the second separated wafer W2 processed as described above is reused as a support wafer, it can be used as it is. On the other hand, when the second separated wafer W2 is reused as a product wafer, the separated surface W2a is polished outside the
本実施形態でも、上記実施形態と同様の効果を享受できる。しかも、ウェハ処理システム1が研削装置220を有しているので、分離面W1a、W2aの研削まで実施することができ、ウェハ処理のスループットをさらに向上させることができる。
This embodiment can also enjoy the same effect as the above embodiment. Moreover, since the
なお、上記実施形態のように、ステップA8において第1の分離ウェハW1が所望の厚みまでエッチングされている場合には、図24(d)に示した分離面W1aの研削を省略し、さらに図24(e)に示した分離面W1aの洗浄と図24(f)に示した分離面W1aのエッチングを省略してもよい。 As in the above embodiment, when the first separation wafer W1 has been etched to a desired thickness in step A8, the grinding of the separation surface W1a shown in FIG. The cleaning of the separation surface W1a shown in 24(e) and the etching of the separation surface W1a shown in FIG. 24(f) may be omitted.
以上の実施形態では、ステップA2において環状の内部面改質層M2を複数形成したが、内部面改質層M2を径方向外側から内側に螺旋状に形成してもよい。具体的には、チャック100(処理ウェハW)を回転させると共に、レーザヘッド110を処理ウェハWの径方向外側から内側に向けてY軸方向に移動させながら、レーザヘッド110から処理ウェハWの内部にレーザ光L2を照射する。
In the above embodiment, a plurality of annular inner surface modified layers M2 are formed in step A2, but the inner surface modified layers M2 may be formed spirally from the radially outer side to the inner side. Specifically, while rotating the chuck 100 (processing wafer W) and moving the
以上の実施形態では、処理ウェハWと支持ウェハSを直接接合する場合について説明したが、これら処理ウェハWと支持ウェハSは接着剤を介して接合されてもよい。 In the above embodiment, the case where the processing wafer W and the support wafer S are directly bonded has been described, but the processing wafer W and the support wafer S may be bonded via an adhesive.
また、以上の実施形態では、重合ウェハTにおける処理ウェハWを薄化する場合について説明したが、1枚のウェハを薄化する場合にも上記実施形態は適用できる。例えば、1枚のウェハに薄化処理を行った後、支持ウェハSと接合して重合ウェハTを形成してもよい。 Further, in the above embodiment, the case of thinning the processing wafer W in the superimposed wafer T has been described, but the above embodiment can also be applied to the case of thinning one wafer. For example, one wafer may be thinned and then bonded to the support wafer S to form the superimposed wafer T. FIG.
また、以上の実施形態では、処理対象体としての処理ウェハWがシリコンウェハである場合を例に説明を行ったが、処理対象体の種類はこれに限定されるものではない。例えば処理対象体としては、シリコンウェハに代えて、ガラス基板、SiC基板、サファイア基板、単結晶基板、多結晶基板または非晶質基板などが選択されてもよい。また例えば処理対象体としては、基板に代えて、インゴット、基台または薄板などが選択されてもよい。 Further, in the above embodiment, the case where the processing wafer W as the processing object is a silicon wafer has been described as an example, but the type of the processing object is not limited to this. For example, instead of a silicon wafer, a glass substrate, a SiC substrate, a sapphire substrate, a single crystal substrate, a polycrystalline substrate, an amorphous substrate, or the like may be selected as the object to be processed. Also, for example, an ingot, a base, a thin plate, or the like may be selected instead of the substrate as the object to be processed.
また、以上の実施形態では、処理ウェハWの形状が円形状である場合を例に説明を行ったが、処理ウェハWの形状もこれに限られるものではなく、例えば角型(四角形状)等の任意の形状を取り得る。 Further, in the above embodiment, the case where the shape of the processing wafer W is circular has been described as an example, but the shape of the processing wafer W is not limited to this. can take any shape.
またさらに、本開示内容にかかる技術は、表面に複数のデバイスが形成されたデバイス領域と、当該デバイス領域を囲繞する外周余剰領域と、を備えた処理ウェハWを制作する際に適用することができる。 Furthermore, the technique according to the content of the present disclosure can be applied when manufacturing a processing wafer W including a device region having a plurality of devices formed on the surface thereof and an outer peripheral marginal region surrounding the device region. can.
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. The embodiments described above may be omitted, substituted, or modified in various ways without departing from the scope and spirit of the appended claims.
1 ウェハ処理システム
64 改質装置
70 制御装置
110 レーザヘッド
M1 周縁改質層
M2 内部面改質層
L1、L2 レーザ光
W 処理ウェハ
Claims (18)
前記処理ウェハと支持ウェハとが接合された重合ウェハを保持するチャックと、
前記処理ウェハの内部に、当該処理ウェハの周縁部と中央部との境界に沿って周縁用レーザ光を照射して周縁改質層を形成し、当該処理ウェハの面方向に沿って内部面用レーザ光を照射して内部面改質層を形成する改質部と、
前記周縁改質層と前記内部面改質層を基点に、前記処理ウェハを第1の分離ウェハと第2の分離ウェハに分離し、前記支持ウェハから前記第2の分離ウェハを分離する分離部と、
前記改質部と前記分離部を制御する制御部と、を有し、
前記制御部は、前記処理ウェハの面方向と直交する高さ方向において、前記内部面改質層の上端の位置が、前記周縁改質層の最上端の位置と同じ高さ又は高くなるように、前記改質部を制御する、処理装置。 A processing apparatus for processing a processing wafer, which is an object to be processed,
a chuck holding a superimposed wafer having the process wafer and the support wafer bonded together;
A peripheral edge modified layer is formed inside the process wafer by irradiating a peripheral edge laser beam along the boundary between the peripheral edge portion and the central portion of the process wafer, and along the surface direction of the process wafer . a modified portion that forms an internal surface modified layer by irradiating a laser beam;
a separating unit that separates the processing wafer into a first separated wafer and a second separated wafer using the peripheral edge modified layer and the inner surface modified layer as base points, and separates the second separated wafer from the supporting wafer; When,
a control unit that controls the reforming unit and the separation unit ;
The control unit adjusts the position of the upper end of the inner surface modified layer to the same height or higher than the position of the uppermost end of the peripheral edge modified layer in a height direction perpendicular to the surface direction of the wafer to be processed . , a processing device for controlling the reformer.
前記第1の分離ウェハの分離面又は前記第2の分離ウェハの分離面をエッチングするエッチング部と、を有する、請求項1~7のいずれか一項に記載の処理装置。 a cleaning unit that cleans the separation surface of the first separation wafer or the separation surface of the second separation wafer ;
The processing apparatus according to any one of claims 1 to 7 , further comprising an etching section for etching the separation surface of the first separation wafer or the separation surface of the second separation wafer .
前記洗浄部は、前記第2の分離ウェハの分離面を上方から洗浄し、
前記エッチング部は、前記第2の分離ウェハの分離面に対して上方からエッチング液を供給する、請求項8を記載の処理装置。 a reversing unit for reversing the front and back surfaces of the second separation wafer ;
The cleaning unit cleans the separation surface of the second separation wafer from above,
9. The processing apparatus according to claim 8 , wherein said etching unit supplies an etchant from above to the separation surface of said second separation wafer .
前記処理ウェハと支持ウェハとが接合された重合ウェハをチャックで保持することと、
改質部から前記処理ウェハの内部に、当該処理ウェハの周縁部と中央部との境界に沿って周縁用レーザ光を照射して周縁改質層を形成することと、
前記処理ウェハの面方向に沿って内部面用レーザ光を照射して内部面改質層を形成することと、
前記周縁改質層と前記内部面改質層を基点に、前記処理ウェハを第1の分離ウェハと第2の分離ウェハに分離し、前記支持ウェハから前記第2の分離ウェハを分離することと、を有し、
前記処理ウェハの面方向と直交する高さ方向において、前記内部面改質層の上端の位置が、前記周縁改質層の最上端の位置と同じ高さ又は高くなるように、前記周縁改質層と前記内部面改質層を形成する、処理方法。 A processing method for processing a processing wafer, which is an object to be processed,
holding, with a chuck, a superposed wafer in which the process wafer and the support wafer are bonded together;
forming a modified peripheral edge layer by irradiating a peripheral edge laser beam from a modifying section into the inside of the processed wafer along a boundary between a peripheral edge portion and a central portion of the processed wafer;
forming an internal surface modified layer by irradiating an internal surface laser beam along the surface direction of the wafer to be processed ;
separating the processing wafer into a first separated wafer and a second separated wafer using the peripheral edge modified layer and the inner surface modified layer as base points, and separating the second separated wafer from the support wafer; , has
In the height direction orthogonal to the surface direction of the wafer to be processed , the edge modification is performed such that the upper end of the inner surface modified layer is at the same height or higher than the uppermost edge of the edge modified layer. A processing method for forming a layer and said internal surface modification layer.
前記第1の分離ウェハの分離面又は前記第2の分離ウェハの分離面をエッチングすることと、を有する、請求項10~16のいずれか一項に記載の処理方法。 cleaning the separation surface of the first separation wafer or the separation surface of the second separation wafer ;
etching the separation surface of the first separation wafer or the separation surface of the second separation wafer .
前記洗浄する際に、前記第2の分離ウェハの分離面を上方から洗浄し、
前記エッチングする際に、前記第2の分離ウェハの分離面に対して上方からエッチング液を供給する、請求項17を記載の処理方法。
flipping the front and back surfaces of the second separation wafer ;
cleaning the separation surface of the second separation wafer from above during the cleaning;
18. The processing method according to claim 17 , wherein during said etching, an etchant is supplied from above to the separation surface of said second separation wafer .
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019080300 | 2019-04-19 | ||
JP2019080300 | 2019-04-19 | ||
PCT/JP2020/015687 WO2020213479A1 (en) | 2019-04-19 | 2020-04-07 | Processing device and processing method |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2020213479A1 JPWO2020213479A1 (en) | 2020-10-22 |
JPWO2020213479A5 JPWO2020213479A5 (en) | 2022-03-07 |
JP7129558B2 true JP7129558B2 (en) | 2022-09-01 |
Family
ID=72837833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021514898A Active JP7129558B2 (en) | 2019-04-19 | 2020-04-07 | Processing equipment and processing method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7129558B2 (en) |
TW (1) | TW202046391A (en) |
WO (1) | WO2020213479A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116941013A (en) * | 2021-03-09 | 2023-10-24 | 东京毅力科创株式会社 | Method for manufacturing laminated substrate and substrate processing apparatus |
KR20230157399A (en) * | 2021-03-12 | 2023-11-16 | 도쿄엘렉트론가부시키가이샤 | Substrate processing apparatus, substrate processing system and substrate processing method |
WO2023238542A1 (en) * | 2022-06-07 | 2023-12-14 | 東京エレクトロン株式会社 | Substrate processing system and substrate processing method |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155069A (en) | 2010-01-26 | 2011-08-11 | Saitama Univ | Method of processing substrate |
WO2012014716A1 (en) | 2010-07-26 | 2012-02-02 | 浜松ホトニクス株式会社 | Chip manufacturing method |
JP2015032690A (en) | 2013-08-02 | 2015-02-16 | 株式会社ディスコ | Processing method of laminated wafer |
JP2015138951A (en) | 2014-01-24 | 2015-07-30 | 株式会社ディスコ | Wafer processing method |
JP2015204442A (en) | 2014-04-16 | 2015-11-16 | 信越ポリマー株式会社 | Master disc manufacturing method and master disc |
JP2015516672A5 (en) | 2013-02-26 | 2016-04-21 | ||
JP2017022283A (en) | 2015-07-13 | 2017-01-26 | 株式会社ディスコ | POLYCRYSTALLINE SiC WAFER GENERATING METHOD |
JP2017071074A (en) | 2015-10-05 | 2017-04-13 | 国立大学法人埼玉大学 | Method for manufacturing internal processing layer formation single crystal substrate, and method for manufacturing single crystal substrate |
JP2017195244A (en) | 2016-04-19 | 2017-10-26 | 株式会社ディスコ | SiC WAFER PROCESSING METHOD |
JP2017195245A (en) | 2016-04-19 | 2017-10-26 | 株式会社ディスコ | SiC WAFER PROCESSING METHOD |
WO2018235843A1 (en) | 2017-06-19 | 2018-12-27 | ローム株式会社 | Semiconductor device manufacturing method and wafer-attached structure |
JP2020069533A (en) | 2018-10-30 | 2020-05-07 | 浜松ホトニクス株式会社 | Laser processing device and laser processing method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013126927A2 (en) | 2012-02-26 | 2013-08-29 | Solexel, Inc. | Systems and methods for laser splitting and device layer transfer |
EP3551373A1 (en) | 2016-12-12 | 2019-10-16 | Siltectra GmbH | Method for thinning solid body layers provided with components |
-
2020
- 2020-04-07 JP JP2021514898A patent/JP7129558B2/en active Active
- 2020-04-07 WO PCT/JP2020/015687 patent/WO2020213479A1/en active Application Filing
- 2020-04-09 TW TW109111892A patent/TW202046391A/en unknown
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155069A (en) | 2010-01-26 | 2011-08-11 | Saitama Univ | Method of processing substrate |
WO2012014716A1 (en) | 2010-07-26 | 2012-02-02 | 浜松ホトニクス株式会社 | Chip manufacturing method |
JP2015516672A5 (en) | 2013-02-26 | 2016-04-21 | ||
JP2015032690A (en) | 2013-08-02 | 2015-02-16 | 株式会社ディスコ | Processing method of laminated wafer |
JP2015138951A (en) | 2014-01-24 | 2015-07-30 | 株式会社ディスコ | Wafer processing method |
JP2015204442A (en) | 2014-04-16 | 2015-11-16 | 信越ポリマー株式会社 | Master disc manufacturing method and master disc |
JP2017022283A (en) | 2015-07-13 | 2017-01-26 | 株式会社ディスコ | POLYCRYSTALLINE SiC WAFER GENERATING METHOD |
JP2017071074A (en) | 2015-10-05 | 2017-04-13 | 国立大学法人埼玉大学 | Method for manufacturing internal processing layer formation single crystal substrate, and method for manufacturing single crystal substrate |
JP2017195244A (en) | 2016-04-19 | 2017-10-26 | 株式会社ディスコ | SiC WAFER PROCESSING METHOD |
JP2017195245A (en) | 2016-04-19 | 2017-10-26 | 株式会社ディスコ | SiC WAFER PROCESSING METHOD |
WO2018235843A1 (en) | 2017-06-19 | 2018-12-27 | ローム株式会社 | Semiconductor device manufacturing method and wafer-attached structure |
JP2020501376A5 (en) | 2017-12-12 | 2021-01-28 | ||
JP2020069533A (en) | 2018-10-30 | 2020-05-07 | 浜松ホトニクス株式会社 | Laser processing device and laser processing method |
Also Published As
Publication number | Publication date |
---|---|
WO2020213479A1 (en) | 2020-10-22 |
JPWO2020213479A1 (en) | 2020-10-22 |
TW202046391A (en) | 2020-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7129558B2 (en) | Processing equipment and processing method | |
CN114096372B (en) | Processing apparatus and processing method | |
JP7203863B2 (en) | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD | |
JP7178491B2 (en) | Processing equipment and processing method | |
JP7287982B2 (en) | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD | |
JP2022171697A (en) | Substrate processing apparatus and substrate processing method | |
JP7170879B2 (en) | Processing equipment and processing method | |
JP7133715B2 (en) | Processing equipment and processing method | |
JP7129549B2 (en) | Processing equipment and processing method | |
JP7127208B2 (en) | Processing equipment and processing method | |
JP7170880B2 (en) | Processing equipment and processing method | |
JP7291470B2 (en) | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD | |
JP7109590B2 (en) | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD | |
JP7093855B2 (en) | Board processing equipment and board processing method | |
JP7208260B2 (en) | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD | |
JP2022184618A (en) | Processing system and processing method | |
CN118268740A (en) | Processing apparatus and processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7129558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |