JP7128353B2 - プリント回路基板用のインターフェース接続 - Google Patents

プリント回路基板用のインターフェース接続 Download PDF

Info

Publication number
JP7128353B2
JP7128353B2 JP2021516418A JP2021516418A JP7128353B2 JP 7128353 B2 JP7128353 B2 JP 7128353B2 JP 2021516418 A JP2021516418 A JP 2021516418A JP 2021516418 A JP2021516418 A JP 2021516418A JP 7128353 B2 JP7128353 B2 JP 7128353B2
Authority
JP
Japan
Prior art keywords
components
mapping
schematic design
communication interface
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021516418A
Other languages
English (en)
Other versions
JP2022511339A (ja
Inventor
チェシュラック,パウエル
フェルデク,ミハル
モッサコウスキー,マレック
パシェク,ミハル
ジエルスキ,トーマス
Original Assignee
シーメンス インダストリー ソフトウェア インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーメンス インダストリー ソフトウェア インコーポレイテッド filed Critical シーメンス インダストリー ソフトウェア インコーポレイテッド
Publication of JP2022511339A publication Critical patent/JP2022511339A/ja
Application granted granted Critical
Publication of JP7128353B2 publication Critical patent/JP7128353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/327Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/12Symbolic schematics
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/20Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本出願は、概して、電子設計の自動化に関し、より具体的には、プリント回路基板の回路図(セマティック)用のインターフェース接続(コネクティビティ)に関する。
通常、プリント回路基板を有する電子デバイス(電子装置)の開発には、設計フローとして知られている多くの段階が含まれている。この設計フローは、通常、プリント回路基板と共に実装される新しい電子デバイスについての仕様から始まり、それは、例えば、回路図入力(セマティック・キャプチャ)ツールを用いることで、ネットリスト等の回路図設計に変換することができる。回路図入力ツールは、様々な部品を回路図設計内に配置して、相互接続することができる。例えば、コンピューターシステム(計算機システム)内に実装される回路図入力ツールは、回路図設計のグラフィカルな表示を提示することができ、それによって、設計者が、回路図入力ツールを利用して、ライブラリからの部品をそのグラフィカルな表示中の回路図設計上に配置することを可能にしている。
回路図入力ツールを使用することにより、設計者は、回路図設計中の信号線またはネットを用いて部品のピンを接続することもできる。配置された部品間の接続が、例えば、ピーシーアイ(PCI:Peripheral Component Interconnect)エクスプレス、ユニバーサル・シリアル・バス(USB:Universal Serial Bus)または同様物等の工業規格を実施する場合、設計者は、その工業規格を記述した文書を読んでから、配置された部品のピン間の接続をどのように生成するのかについて決定することができる。この配置された部品のピン間の接続の生成には、生成された接続に対する制約の追加も含むことができ、例えば、接続の電気的または物理的な特性の記述と、生成された接続に対する個別の電気構成要素等の終端(ターミネータ/ターミネーション)の追加を含むことができる。回路図設計中の部品間の接続を生成することは、設計者による相当量の手間や労力を要することがあり、回路図設計の全体的な生成とその後の検証作業には時間がかかりやすく、かつエラーが発生する虞がある。
本出願は、プリント回路基板アセンブリの回路図設計中に、部品を配置して、接続するための回路図入力ツールを実装するコンピューターシステムを開示する。この回路図入力ツールを実装するコンピューターシステムは、回路図設計中の部品を接続するための通信インターフェースの種類を選択して、選択された通信インターフェースの種類に対応するインターフェース定義を識別することができる。このインターフェース定義は、選択された通信インターフェースの種類の特徴を記述することができ、例えば、選択された通信インターフェースの種類の信号線(シグナル・ライン)、端部(エンド)、または構成(コンフィギュレーション)等を記述する。この設計図入力ツールを実装するコンピューターシステムは、インターフェース定義中の部品と端部との間の接続性を記述するマッピング(マップ)を配置することができ、回路図設計中にインターフェース定義のインスタンス(例)を含めるように回路図設計を自動的に修正して、マッピングに基づいて、回路図設計中の部品をインターフェース定義のインスタンスに接続することができる。この回路図入力ツールを実装するコンピューターシステムは、インターフェース定義を用いて、回路図設計中の部品のピンの間を接続する信号線について、電気的または物理的な特性等の制約を設定することもできる。この回路図入力ツールを実装するコンピューターシステムは、インターフェース定義を用いて、回路図設計中の部品のピンの間を接続する信号線に対して、個別の電気構成要素等の終端を追加することもできる。以下、本発明に係る実施形態についてより詳細に説明する。
図1は、様々な実施形態を実施するために使用可能な種類のコンピューターシステムの一例を示した図である。 図2は、様々な実施形態を実施するために使用可能な種類のコンピューターシステムの一例を示した図である。 図3は、インターフェース定義を用いて、様々な実施形態に従うプリント回路基板アセンブリの論理設計を生成するための、回路図入力ツールを備えた設計システム300の一例を示した図である。 図4は、様々な実施形態に係るインターフェース定義の一例を示した図である。 図5は、様々な実施形態に従う部品を接続するためにプリント回路基板アセンブリの回路図設計を自動的に修正するための例示的なフローチャートを示した図である。
「動作環境の例示」
プログラム化可能なコンピュータ等の計算装置(コンピューティング・デバイス)101によるソフトウェア命令の実行を通じて、様々な実施例を実装することができる。図1を参照すると、計算装置101の一例が示されている。同図から理解できるように、計算装置101は、処理ユニット(プロセッシング・ユニット/処理装置)105とシステムメモリ(記憶装置)107とを備えた計算機(コンピュータ)103を含む。処理ユニット105は、ソフトウェア命令を実行することができる任意の種類のプログラム化可能な電子デバイスでもよいが、便宜的にはマイクロ・プロセッサである。システムメモリ107は、読み出し専用メモリ(ROM)109とランダム・アクセス・メモリ(RAM)111の両方を含み得る。当業者には理解可能なように、読取り専用メモリ(ROM)109とランダム・アクセス・メモリ(RAM)111の双方は、処理ユニット105によって実行されるソフトウェア命令を記憶することができる。
処理ユニット105とシステムメモリ107は、バス113または代替的な通信構造を介して、1つまたは複数の周辺装置115-123と直接的または間接的に接続されている。例えば、処理ユニット105またはシステムメモリ107は、磁気および/またはリムーバブルな(着脱自在)ハードディスク・ドライブ117、リムーバブルな光ディスクドライブ119、および/またはフラッシュメモリカード等の、1つまたは複数の追加のメモリ記憶装置と直接的または間接的に接続することができる。処理ユニット105とシステムメモリ107は、1つまたは複数の入力装置121と1つまたは複数の出力装置123と直接的または間接的に接続することもできる。入力装置121は、例えば、キーボード、ポインティングデバイス(マウス、タッチパッド、スタイラス、トラックボール、またはジョイスティック等)、スキャナ、カメラ、およびマイクロフォンを含むことができる。出力装置123は、例えば、モニタ・ディスプレイ(表示装置)、プリンタ、およびスピーカを含むことができる。計算装置101の様々な実施例を応じて、1つまたは複数の周辺装置115-123を、計算機103と共に(ハウジング)内部に収容してもよい。代替的に、1つまたは複数の周辺装置115-123は、計算機103用ハウジングの外部に設けてもよく、例えば、ユニバーサル・シリアル・バス(USB)接続を介してバス113と接続してもよい。
幾つかの実施例では、計算機103は、ネットワークを構成する他の装置と通信するために、ネットワーク・インターフェース115と直接的または間接的に接続され得る。ネットワーク・インターフェース115は、TCP(Transmission Control Protocol/ティーシーピー)およびIP(InternetProtocol/インターネットプロトコル)等の、1つまたは複数の通信プロトコルに従って、計算機103からのデータと制御信号をネットワークメッセージに変換してもよい。また、ネットワーク・インターフェース115は、例えば、無線トランシーバ、モデム、またはイーサネット(登録商標)接続を含むネットワークと接続するための任意の適当な接続エージェント(またはエージェントの組み合わせ)を使用してもよい。このようなネットワーク・インターフェースとプロトコルは、当該技術分野で公知であるので、ここでは詳細な説明は割愛する。
計算装置101は、例示に過ぎず、本発明を限定することを意図したものではないことを理解されたい。図1に示した計算装置101の構成要素を含む1つまたは複数の計算装置を用いて、様々な実施形態を実装可能であるが、それら構成要素は、図1に示した構成要素の部分集合のみを含んでもよく、または、図1には示されていない構成要素を含む他の構成要素の組合せを含んでもよい。例えば、様々な実施形態が、マルチ・プロセッサ・コンピュータ、ネットワークに配置された複数のシングルおよび/またはマルチ・プロセッサ・コンピュータ、または両方の何らかの組合せを用いて実装されてもよい。
幾つかの実施例では、処理ユニット105は、1つまたは複数のプロセッサ・コアを有することができる。これに関して、図2を参照すると、様々な実施形態で使用可能なマルチ・コア処理ユニット105の一例が示されている。同図に示すように、処理ユニット(プロセッサ・ユニット/処理装置)105は、複数のプロセッサ・コア201Aと201Bを含んでいる。プロセッサ・コア201Aと201Bの各々は、それぞれ計算エンジン(コンピューティング・エンジン)203Aと203Bを含むとともに、メモリキャッシュ205Aと205Bを含む。当業者には公知なように、計算エンジン203Aと203Bは、様々な計算機能を実行するためのロジック装置を含むことができ、例えば、ソフトウェア命令を取り寄せて、その取り寄せた命令により特定された行動を実行してもよい。それら動作には、例えば、数字の加算、減算、乗算、および比較、AND、OR、NOR、およびXORの論理演算の実行、並びにデータの検索等を含むことができる。計算エンジン203Aと203Bの各々は、次に、対応するメモリキャッシュ205Aと205Bを用いて、それぞれ、迅速にデータおよび/または実行用の命令を記憶して、取り戻すことができる。
各プロセッサ・コア201Aと201Bは、相互接続(配線)207と接続されている。相互接続207の特定の構成は、処理ユニット105の構造に応じて変更することができる。ソニー、東芝およびIBMの会社によって開発されたセル・マイクロプロセッサ(cell microprocessor)等の幾つかのプロセッサ・コア201Aおよび201Bを用いて、相互接続207を相互接続バスとして実装してもよい。しかしながら、米国カリフォルニア州サニーベールのアドバンスト・マイクロ・デバイセズから提供されているOpteron(登録商標)およびAthlon(登録商標)デュアル・コア・プロセッサ等の他のプロセッサ・ユニット201Aと201Bを用いて、相互接続207をシステム要求インターフェース装置として実装してもよい。いずれにせよ、プロセッサ・コア201Aと201Bは、相互接続207を通じて入出力インターフェース209とメモリコントローラ210と通信している。入出力インターフェース209は、バス113への通信インターフェースを提供している。同様に、メモリコントローラ210は、システムメモリ107への情報の交換を制御している。幾つかの実施例では、処理ユニット105は、プロセッサ・コア201Aと201Bによって共有される高レベルのキャッシュメモリのアクセス等の追加部品を含むことができる。なお、図1と図2に例示したコンピュータネットワークの説明は、例示に過ぎず、替わりの実施形態の機能または使用の範囲を限定することを意図したものではないことを理解されたい。
「プリント回路基板回路図用のインターフェース接続」
図3を参照すると、回路図入力ツール310を備えた設計システム(デザインシステム)300の一例が示されているが、これは、インターフェース定義を用いて、様々な実施形態に従って、プリント回路基板アセンブリの回路図設計を生成する。図3を参照すると、設計システム300は、分散型の設計環境とすることができ、これにより、プリント回路基板アセンブリの設計が、複数の通信ツールまたはシステムによって実行できるようにしている。設計システム300は、部品ライブラリ(パーツ・ライブラリ)301を受け取るために、回路図入力ツール310を含むことができ、その部品ライブラリ301は、プリント回路基板アセンブリでの使用に利用可能な電気(電子)構成要素を表す部品を含んでいる。部品は、例えば、電気構成要素の種類や、電気構成要素のピンまたはポートを特定することで、電気構成要素を記述することができる。回路図入力ツール310は、部品ライブラリ301からの部品を利用するプリント回路基板アセンブリ用の回路図設計を生成することができる。回路図設計は、ネットリスト302および部品リスト303を有するプリント回路基板アセンブリを論理的または機能的に記述することができる。ネットリスト302は、例えば、イーディーアイエフ(EDIF:Electronic Design Interchange Format)またはバイナリフォーマットで指定されて、様々な構成要素またはインスタンス(例)の間での接続性またはネットを記述することができる。部品リスト303は、部品ライブラリ301からの複数の部品を含むことができ、それらは、ネットリスト302内に記載された構成要素またはインスタンスに対応することができる。
回路図入力ツール310は、部品ライブラリ301からの部品を識別して、それらをプリント回路基板アセンブリの回路図設計内に挿入するための、部品配置ユニット311を含むことができる。幾つかの実施形態では、回路図入力ツール310は、ディスプレイ装置によって表示されるとき、設計環境にユーザインターフェースを提供可能なディスプレイ表示を出力することができ、それによって、ユーザ入力に応答して、部品配置ユニット311が、部品ライブラリ301からの部品を回路図設計内に配置するようにしてもよい。そのディスプレイ表示は、回路図設計の少なくとも1つの表示を含むグラフィカル・ディスプレイ・ウィンドウを含むことができ、部品リスト301からの部品を回路図設計内に配置することを可能にする様々なツールまたは埋め込み機能を含むことができる。
回路図入力ツール310は、プリント回路基板アセンブリ用の回路図設計内の部品を接続するために、部品接続ユニット312を含むことができる。幾つかの実施形態では、部品接続ユニット312は、回路図設計内に配置された部品についての接続を生成することができ、それは、回路図設計の表示を含むことができるディスプレイ表示中に表すことができる。部品接続ユニット312は、例えば、ユーザ入力に応答して、回路図設計中の部品を接続するために利用される通信インターフェースの種類を選択することができる。部品間の接続性が、ピーシーアイ(PCI)エクスプレス、ユニバーサル・シリアル・バス(USB)または同様物等の工業規格に対応する場合、部品接続ユニット312は、その工業規格に対応した通信インターフェースを選択することができる。
部品接続ユニット312は、1つまたは複数のインターフェース定義を有するインターフェース定義ユニット313を含むことができ、そのインターフェース定義は、プリント回路基板アセンブリの回路図設計内に含めるために利用可能な異なる種類の通信インターフェースについての特性と接続性を記述する。例えば、インターフェース定義ユニット313は、部品接続ユニット312による選択用に利用可能な工業規格についてのインターフェース定義を含むことができる。インターフェース定義の実施形態については、以下でより詳細に説明する。
図4を参照すると、様々な実施形態に従うインターフェース定義400の一例が示されている。図4を参照すると、インターフェース定義400は、プリント回路基板アセンブリの回路図設計内に含めるために利用可能な通信インターフェースの特性と接続性を記述することができる。インターフェース定義400は、通信インターフェースの信号接続性に対応する信号線401を含むことができる。信号線の各々は、差動対(差動ペア)、電力(パワー)、接地(グランド)、データ、または同様物等の異なる種類を有することができる。通信インターフェースが電力、接地、およびデータ接続性を含む場合、インターフェース定義400は、異なる接続種類の各々について異なる信号線401を含むことができる。
インターフェース定義400は、通信インターフェース内の機能を記述するために、端部(エンド)402を含むことができる。端部402の各々は、端部402と相関する1つまたは複数の信号線401のリストを含むことができる。幾つかの実施態様では、インターフェース定義400の端部402は、接続又はネットを形成するために、回路図設計中の部品のピンと結合することができる。
幾つかの実施形態では、インターフェース定義400は、通信インターフェースの特定の実装を記述するための構成403を含むことができる。例えば、通信インターフェースのある種類を複数の異なる方法で構成または実装することができる場合、インターフェース定義400がサポートする複数の実装のいずれかを識別するための構成403を、インターフェース定義400が含むことができる。
インターフェース定義400は、インターフェース定義400内の信号線401の少なくとも1つに関する電気的特性および/または物理的特性を記述するための制約404を含むことができ、例えば、特性は、信号線ごとに相関されていてもよい。幾つかの実施形態では、回路図入力ツールは、インターフェース定義400に基づいて複数の部品の間で、回路図設計内で形成された接続に対して制約404を追加することができる。インターフェース定義400は、抵抗、コンデンサ(キャパシタ)、または同様物等の個別の電気構成要素を記述する終端405を含むことができ、インターフェース定義400内の信号線401に関する接続に追加してもよい。
再度、図3を参照すると、インターフェース定義ユニット313は、選択された種類の通信インターフェースを、インターフェース定義と相関させることができる。例えば、部品接続ユニット312が、回路図設計内の2つの部品を接続するためにピーシーアイ・エクスプレス・インターフェースを選択すると、インターフェース定義ユニット313は、インターフェース定義ユニット313内のピーシーアイ・エクスプレス・インターフェースと相関するインターフェース定義を識別することができる。
部品接続ユニット312は、インターフェース定義と、部品ライブラリ301からの部品との間のマッピングを含む、部品マッピング・ユニット314を含むことができる。部品マッピング・ユニット314は、回路図設計中の部品を接続するために利用するインターフェース定義の識別に基づいて、インターフェース定義と部品との間にマッピングが存在するか否かを判定する(探し出す)ことができる。部品マッピング・ユニット314がマッピングを含む場合、部品接続ユニット312は、インターフェース定義のインスタンスを回路図設計内に配置して、マッピングに基づいて、部品のピンをインターフェース定義のインスタンス内の端部に対して自動的に接続することができる。また、インターフェース定義が接続用の制約を含む場合、部品マッピング・ユニット314は、インターフェース定義のインスタンス内の端部への部品のピンの間で回路図設計内の接続に対して、インターフェース定義からの制約を割り当てることもできる。インターフェース定義が接続用の終端を含む場合、部品マッピング・ユニット314は、インターフェース定義のインスタンス内の端部への部品のピンの間で回路図設計中の接続に対して、インターフェース定義からの終端を追加することもできる。
幾つかの実施形態では、部品接続ユニット312は、インターフェース定義のインスタンスを回路図設計内に配置して、そのインスタンスを接続対象の配置部品と関連付けることによって、回路図設計内に配置された部品の間で利用する通信インターフェースの種類を選択することができる。部品接続ユニット312は、部品を配置するための関連付けとインターフェース定義の配置に応答して、配置された部品とインターフェース定義のインスタンスに対応するマッピングを識別して、部品とインターフェース定義との間の回路図設計中の接続を自動的に生成することができる。
部品マッピング・ユニット314がマッピングを含まない場合、部品接続ユニット312は、識別されたインターフェース定義のインスタンスを回路図設計中に配置して、部品の特性にアクセスして、その部品の特性をインターフェース定義と比較して、部品とインターフェース定義との間でマッピングを生成することができる。例えば、部品マッピング・ユニット314は、部品ライブラリ301から、電力、接地、リセット、データ、または同様物等の部品中のピンの名前または特性を特定して、それらをインターフェース定義中の信号線の名前と比較することができる。また、部品マッピング・ユニット314は、コンピューターシステムによって受信されたユーザ入力に応答して、部品内のピンをインターフェース定義内の端部と接続することができる。幾つかの実施形態では、部品マッピング・ユニット314は、部品とインターフェース定義との間の接続を利用して、部品とインターフェース定義との間で新しいマッピングを生成することができ、部品マッピング・ユニット314は、それをインターフェース定義と部品ライブラリ301からの部品との間の記憶されたマッピングに追加することができる。インターフェース定義と部品との間で生成された接続に基づいて新しいマッピングを生成することによって、部品接続ユニット312は、その新しいマッピングを利用して、異なる回路図設計中の部品とインターフェース定義との間で接続を自動的に生成することができる。
設計システム300は、プリント回路基板レイアウトツール320を含むことができ、それによって、回路図入力ツール310から、ネットリスト302と部品リスト303等のプリント回路基板アセンブリの回路図設計を受け取って、プリント回路基板アセンブリのレイアウト設計304内に回路図設計を転換(コンバート)することができる。プリント回路基板レイアウトツール320は、プリント回路基板の表示上に、部品リスト303からの部品または構成要素を配置することで、レイアウト設計304内にネットリスト302をレイアウトする設計環境を提供することができる。レイアウト設計304は、プリント回路基板の表示上に配置および相互接続された様々な構成要素に関して、製品用の電子デバイスを記述することができる。
プリント回路基板レイアウトツール320は、ディスプレイ装置によって表示されると、設計環境にユーザインターフェースを提供可能なディスプレイ表示を出力することができ、ユーザ入力に応答して、プリント回路基板レイアウトツール320がレイアウト設計304を生成できるようにする。ディスプレイ表示は、レイアウト設計304の少なくとも1つの表示を含むグラフィカル・ディスプレイ・ウィンドウを含むことができ、部品リスト312からの部品または構成要素をレイアウト設計304内に配置することを可能にする様々なツールまたは埋め込み機能を含むことができる。
レイアウト設計304は、最初に空白(ブランク)のプリント回路基板を表すことができ、例えば、それは1つまたは複数の物理的制約に対応する寸法を有する。プリント回路基板レイアウトツール320は、例えば、ディスプレイ表示に基づいて、ユーザ入力を受け取ることができ、それによってディスプレイ表示は、プリント回路基板レイアウトツール320に対してネットリスト302に基づいてレイアウト設計304への様々な更新を実行するように促すことができ、例えば、レイアウト設計304内の部品リスト303から選択された配置部品、配置された部品間のトレースをルーティング(ルート・トレース)等を行う。
図5を参照すると、様々な実施形態に係る、部品を接続するためにプリント回路基板アセンブリの回路図設計を自動的に修正するためのフローチャートの一例が示されている。図5を参照すると、ブロック501では、回路図入力ツールを実装したコンピューターシステムは、プリント回路基板アセンブリの回路図設計内に、部品ライブラリからの部品を配置することができる。幾つかの実施形態では、回路図入力ツールを実装したコンピューターシステムは、ディスプレイ表示を出力することができ、それはディスプレイ装置によって表示されると、設計環境にユーザインターフェースを提供して、ユーザ入力に応答して、回路図入力ツールを実装したコンピューターシステムが、回路図設計内に部品ライブラリからの部品を配置できるようにする。
ブロック502では、回路図入力ツールを実装するコンピューターシステムは、配置された部品を接続するための通信インターフェースの種類を選択することができる。幾つかの実施形態では、回路図入力ツールを実装するコンピューターシステムは、設計環境を形成する関連したユーザインターフェースとディスプレイ表示とを利用して、通信インターフェースの選択された種類に対応するユーザ入力を受信することができる。部品間の接続が、ピーシーアイ・エクスプレス、USB、または同様物等の工業規格に対応する場合、回路図入力ツールを実装するコンピューターシステムは、その工業規格に対応する通信インターフェースを選択することができる。幾つかの実施形態では、回路図入力ツールを実装するコンピューターシステムは、インターフェース定義のインスタンスを回路図設計内に配置して、そのインスタンスを接続対象の配置部品と関連付けることによって、回路図設計内に配置された部品の間で利用する通信インターフェースの種類を選択することができる。
ブロック503では、回路図入力ツールを実施するコンピューターシステムは、通信インターフェースの選択された種類と相関するインターフェース定義を識別することができる。回路図入力ツールを実装するコンピューターシステムは、そのインターフェース定義の保管場所(リポジトリ)にアクセスして、通信インターフェースの選択された種類を用いて、その保管場所内の通信インターフェースの選択された種類と相関する少なくとも1つのインターフェース定義を識別することができる。例えば、回路図入力ツールを実装するコンピューターシステムが、回路図設計内の2つの部品を接続するために、ピーシーアイ・エクスプレス・インターフェースを選択すると、その回路図入力ツールを実装するコンピューターシステムは、保管場所内のピーシーアイ・エクスプレス・インターフェースと相関するインターフェース定義を識別することができる。
ブロック504では、回路図入力ツールを実装するコンピューターシステムは、配置された部品とインターフェース定義との間でマッピングを識別することができる。回路図入力ツールを実装するコンピューターシステムは、インターフェース定義と部品ライブラリからの部品との間で複数のマッピングを保存することができる。幾つかの実施形態では、回路図入力ツールを実装するコンピューターシステムは、マッピングが存在する場合、識別されたインターフェース定義に対応して、どのマッピングかを決定して、次いで、決定されたマッピングのうちのどれが接続対象の部品に対応するのかを決定することができる。反対に、回路図入力ツールを実装するコンピューターシステムは、マッピングが存在する場合、接続対象の部品にどのマッピングが対応するのかを決定し、次いで、決定されたマッピングのうちのどれが識別されたインターフェース定義に対応するのかを識別することができる。
回路図入力ツールを実装するコンピューターシステムがマッピングを識別しない場合には、回路図入力ツールを実装するコンピューターシステムは、部品とインターフェース定義との間でマッピングを生成することができる。例えば、回路図入力ツールを実装するコンピューターシステムは、部品ライブラリから、電力、接地、リセット、データ、または同様物等の部品内のピンの名前または特性を識別して、それらをインターフェース定義内の信号線の名前または端部と比較することができる。インターフェース定義内のピンの名前または特性と信号線との共通性に基づいて、回路図入力ツールを実装するコンピューターシステムは、部品内のピンをインターフェース定義内の端部に対して自動的に接続することができる。回路図入力ツールを実装するコンピューターシステムは、自動的に生成された接続を利用して、部品とインターフェース定義との間のマッピングを生成することができる。
ブロック505では、回路図入力ツールを実装するコンピューターシステムは、回路図設計中にインターフェース定義のインスタンスを配置することができ、そして、ブロック506では、回路図入力ツールを実装するコンピューターシステムは、インターフェース定義のインスタンスと回路図設計内の配置部品との間に接続を挿入することができる。回路図入力ツールを実装するコンピューターシステムは、マッピングに基づいて、インターフェース定義のインスタンス中で、端部に対して部品のピンを自動的に接続することができる。インターフェース定義が接続用の制約を含む場合、回路図入力ツールを実装するコンピューターシステムは、インターフェース定義のインスタンス中の端部への部品のピンの間で回路図設計中の接続に対して、インターフェース定義からの制約を割り当てることができる。インターフェース定義が接続用の終端を含む場合、回路図入力ツールを実装するコンピューターシステムは、インターフェース定義のインスタンス内の端部への部品のピンの間で回路図設計内の接続に対して、インターフェース定義からの終端を追加することができる。
上記のシステムおよび装置は、本明細書で記載の動作の一部またはすべてを実行するために、専用の処理装置(プロセッサシステム/プロセッサデバイス)、マイクロコントローラ、プログラム化可能(プログラマブル)論理装置、マイクロプロセッサ、またはそれらの任意の組合せを用いることができる。上記の動作の幾つかは、ソフトウェアによって実施されてもよく、また他の動作は、ハードウェアによって実施されてもよい。本明細書で記載の動作、プロセス、および/または方法のいずれも、本明細書で記載し、図を参照して例示したものと実質的に同様の装置、デバイス、および/またはシステムを用いて実行されてもよい。
処理装置は、コンピュータ読み取り可能なメモリ装置内に記憶された命令または「コード」を実行してもよい。メモリデバイスはデータを保存することもできる。この処理装置は、アナログプロセッサ、デジタルプロセッサ、マイクロプロセッサ、マルチコアプロセッサ、プロセッサアレイ(プロセッサ配列)、ネットワークプロセッサ、または同様物等を含むことができるが、これらに限定されない。処理装置は、統合(集積型)制御システムまたはシステム・マネージャの一部でもよく、または無線伝送を介して局所的または遠隔的のいずれかでネットワーク化されたシステムとインターフェース(接続)するように構成された携帯型(ポータブル)電子デバイスとして提供されてもよい。
プロセッサ・メモリは、処理装置、例えば、集積回路マイクロプロセッサまたは同様物等内に配置されたRAM又はフラッシュメモリと一体化されていてもよい。他の例では、メモリデバイスは、外部ディスクドライブ、ストレージ・アレイ、携帯型FLASHキーフォブ(key fob)または同様物等の独立型デバイスを備えることができる。メモリと処理装置は、例えば、I/Oポート、ネットワーク接続、または同様物等によって、協働するように互いに結合されていてもよく、または互いに通信していてもよく、そして、処理装置は、メモリ上に記憶されたファイルを読み出すことができる。関連するメモリデバイスは、許可設定によって、設計(ROM)上「読み出し専用」にされてもよく、そうでなくてもよい。メモリデバイスの他の例は、固体(ソリッドステート)半導体デバイス内に実装可能な、WORM、EPROM、EEPROM、FLASH、NVRAM、OTP、または同様物等を含み得るが、これらに限定されない。他のメモリデバイスは、公知の回転型ディスクドライブ等の可動部品を含むことができる。そのようなメモリデバイスはすべて、「機械可読」であって、処理装置によって可読に構成されてもよい。
動作命令またはコマンドは、記憶されたコンピュータソフトウェア(「コンピュータプログラム」または「コード」としても公知)の有形の形態で実装または具現化されてもよい。プログラムまたはコードは、デジタルメモリデバイス内に記憶されてもよく、また処理装置によって読み取られてもよい。「コンピュータ可読記憶媒体」(または、「機械可読記憶媒体」)は、上記の種類のコンピュータ可読メモリデバイスのすべてと、将来に起こり得る新しい技術を含み得るが、その際、メモリデバイスが少なくとも一時的にコンピュータプログラムまたは他のデータの性質のデジタル情報を記憶して、その記憶された情報が適当な処理装置によって「読み取られる」ことができるものとする。「コンピュータ可読」という用語は、完全なメインフレーム、ミニコンピュータ、デスクトップ型コンピュータ、またはラップトップ型コンピュータを意味する「コンピュータ」という歴史的使用に限定される必要はない。むしろ、「コンピュータ可読」は、プロセッサ、処理装置、または任意の計算機システムによって読み取り可能な記憶媒体を含み得る。そのような媒体は、コンピュータまたはプロセッサによって局所的および/または遠隔的にアクセス可能な任意の利用可能な媒体でもよく、そして、揮発性と不揮発性の媒体、リムーバブル(着脱可能)と非リムーバブル(着脱不可)のメディアまたはそれらの任意の組合せを含み得る。
コンピュータ可読の記憶媒体内に記憶されるプログラムは、コンピュータプログラム製品を含むことができる。例えば、記憶媒体は、コンピュータプログラムを記憶または移送するための便宜的な手段として使用されてもよい。説明の都合上、様々に相互接続された、または結合された機能ブロックまたはダイアグラムを用いて、動作について説明することができる。しかしながら、これらの機能ブロックまたはダイアグラムは、不明瞭な境界を有する形で、単一の論理装置、プログラム、または動作内に等しく集約できる場合もある。
本明細書には、本発明の実施形態を実装する特定の実施例が記載されているが、当業者であれば、添付した特許請求の範囲に記載の本発明の技術思想と発明の範囲内に含まれ得る、上記システムと方法の様々な変形や置換が可能なことを理解できるであろう。例えば、コンピューティング・プロセスについて言及するために特定の用語が使用されたが、本発明の様々な実施例は、コンピューティング・プロセスの任意の所望の組合せを用いて実装可能なことを理解されたい。
当業者であれば、本明細書で教示された技術思想は、多くの他の方法で特定の用途に合わせて調整可能なことを理解できるであろう。特に、当業者は、ここで示された例は、本開示内容を読むことで明らかになる多くの代替的な実装のうちの一例に過ぎないことを理解できるであろう。
本明細書では、「1つ」、「1個の」、「別の」、または「幾つか」の例について様々な箇所で参照しているが、これらは、必ずしも各参照が同じ例(1つまたは複数)に限定されることを意味するものではなく、また係る特徴が単一の例に限定的に適用されることを意味するものではない。
101 計算装置(コンピューティングデバイス)
103 計算機(コンピュータ)
105 処理ユニット(プロセッシング・ユニット/プロセッサ・ユニット)
107 システムメモリ(記憶装置)
109 読み出し専用メモリ(ROM)
111 ランダム・アクセス・メモリ(RAM)
113 バス
115 ネットワーク・インターフェース(周辺装置)
117 ハードディスク・ドライブ(周辺装置)
119 リムーバブル・光ディスクドライブ(周辺装置)
121 入力装置(周辺装置)
123 出力装置(周辺装置)
201A プロセッサ・コア(プロセッサ・ユニット)
201B プロセッサ・コア(プロセッサ・ユニット)
203A 計算エンジン(コンピューティング・エンジン)
203B 計算エンジン(コンピューティング・エンジン)
205A メモリキャッシュ
205B メモリキャッシュ
207 相互接続(配線/インターコネクト)
209 入出力インターフェース
210 メモリコントローラ
300 設計システム(デザインシステム)
301 部品ライブラリ
302 ネットリスト
303 部品リスト
304 レイアウト設計
310 回路図入力ツール(セマティック・キャプチャ・ツール)
311 部品配置ユニット
312 部品接続ユニット
313 インターフェース定義ユニット
314 部品マッピング・ユニット
320 プリント回路基板レイアウトツール
400 インターフェース定義
401 信号線(シグナル・ライン)
402 端部(エンド)
403 構成(コンフィギュレーション)
404 制約
405 終端

Claims (20)

  1. コンピューターシステムによって、プリント回路基板アセンブリの回路図設計中に、部品を接続するための通信インターフェースの種類を選択するステップと、
    前記コンピューターシステムによって、前記部品と前記通信インターフェースの選択された種類との間の接続性を記述するマッピングを探し出すステップと、
    前記コンピューターシステムによって、前記マッピングに基づいて、前記通信インターフェースの選択された種類と前記回路図設計中の部品を接続するように前記回路図設計を自動的に修正するステップと、
    を含む方法。
  2. さらに、前記コンピューターシステムによって、前記通信インターフェースの選択された種類に対応するインターフェース定義を識別することを含み、この際、前記インターフェース定義は、前記通信インターフェースの選択された種類の接続性に対応する信号線を含み、かつ、前記マッピングは、前記部品のどのピンが前記インターフェース定義の前記信号線と結合するのかを識別するように構成されている、請求項1に記載の方法。
  3. 前記回路図設計中の前記部品を接続するために前記回路図設計を自動的に修正するステップは、さらに、前記マッピングに基づいて、前記部品と結合された前記回路図設計中に、前記インターフェース定義のインスタンスを配置することを含む、請求項2に記載の方法。
  4. さらに、前記コンピューターシステムによって、前記部品間の接続に対して制約を追加するように前記回路図設計を自動的に修正することを含み、この際、前記制約は、前記部品間の接続の電気的特性または物理的特性を記述する、請求項1に記載の方法。
  5. さらに、前記コンピューターシステムによって、前記部品間の接続に対して終端を追加するように前記回路図設計を自動的に修正することを含み、この際、前記終端は、前記部品間の接続に対して追加される個別の電気構成要素を含む、請求項1に記載の方法。
  6. 前記部品と前記通信インターフェースの選択された種類との間の接続性を記述する前記マッピングを探し出すステップは、さらに、前記通信インターフェースの選択された種類と前記部品の少なくとも1つに相関する前記マッピングを識別するために、前記コンピューターシステムによって、記憶された複数のマッピングを調べることを含む、請求項1に記載の方法。
  7. 前記マッピングを探し出すステップは、さらに、前記部品ライブラリ内の前記部品の特性にアクセスすることと、前記部品の特性を前記通信インターフェースの選択された種類と比較することと、前記部品の特性と前記通信インターフェースの選択された種類との間の共通性に基づいて前記マッピングを生成することとを含む、請求項1に記載の方法。
  8. 1つまたは複数の処理装置に対して動作を実行させるように構成された命令を記憶する少なくとも1つのメモリデバイスを備える装置であって、
    プリント回路基板アセンブリの回路図設計中の部品を接続するために通信インターフェースの種類を選択し、
    前記部品と前記通信インターフェースの選択された種類との間の接続性を記述するマッピングを探し出し、かつ
    前記マッピングに基づいて、前記回路図設計中の部品を前記通信インターフェースの選択された種類と接続するように前記回路図設計を自動的に修正する、
    装置。
  9. 前記命令は、コンピューターシステムによって、前記通信インターフェースの選択された種類に対応するインターフェース定義を識別することを含む動作を、前記1つまたは複数の処理装置に実行させるようにさらに構成され、この際、前記インターフェース定義は、前記通信インターフェースの選択された種類の接続性に対応する信号線を含み、かつ前記マッピングは、前記部品のどのピンが前記インターフェース定義の信号線と結合するのかを識別するように構成されている、請求項8に記載の装置。
  10. 前記回路図設計中の前記部品を接続するために前記回路図設計を自動的に修正することは、前記マッピングに基づいて、前記部品と結合された前記回路図設計中に前記インターフェース定義のインスタンスを配置することをさらに含む、請求項9に記載の装置。
  11. 前記命令は、前記コンピューターシステムによって、前記部品間の接続に対して制約を追加するように前記回路図設計を自動的に修正することを含む動作を、前記1つまたは複数の処理装置に実行させるようにさらに構成され、この際、前記制約は、前記部品間の接続の電気的特性または物理的特性を記述する、請求項8に記載の装置。
  12. 前記命令は、前記コンピューターシステムによって、前記部品間の接続に対して終端を追加するように前記回路図設計を自動的に修正することを含む動作を、前記1つまたは複数の処理装置に実行させるようにさらに構成され、この際、前記終端は、前記部品間の接続に追加される個別の電気構成要素を含む、請求項8に記載の装置。
  13. 前記部品と前記通信インターフェースの選択された種類との間の接続性を記述する前記マッピングを探し出すことは、前記コンピューターシステムによって、前記通信インターフェースの選択された種類と前記部品の少なくとも1つに相関する前記マッピングを識別するために、記憶された複数のマッピングを調べることをさらに含む、請求項8に記載の装置。
  14. 前記マッピングを探し出すことは、前記部品ライブラリ内の前記部品の特性にアクセスすることと、前記部品の特性を前記通信インターフェースの選択された種類と比較することと、前記部品の特性と前記通信インターフェースの選択された種類との間の共通性に基づいて前記マッピングを生成することとをさらに含む、請求項8に記載の装置。
  15. 機械読取り可能な命令を記憶するように構成された記憶装置と、
    1つまたは複数の処理装置を含むコンピューターシステムと、
    を含むシステムであって、前記コンピューターシステムは、前記機械可読命令の実行に応答して、
    プリント回路基板アセンブリの回路図設計中の部品を接続するために通信インターフェースの種類を選択し、
    前記部品と前記通信インターフェースの選択された種類との間の接続性を記述するマッピングを探し出し、かつ
    前記マッピングに基づいて、前記通信インターフェースの選択された種類と前記回路図設計中の部品を接続するように前記回路図設計を自動的に修正する、
    システム。
  16. 前記1つまたは複数の処理装置は、前記機械可読命令の実行に応答して、前記通信インターフェースの選択された種類に対応するインターフェース定義を識別するように構成され、この際、前記インターフェース定義は、前記通信インターフェースの選択された種類の接続性に対応する信号線を含み、かつ前記マッピングは、前記部品のどのピンが前記インターフェース定義の前記信号線と結合するのかを識別するように構成されている、請求項15に記載のシステム。
  17. 前記1つまたは複数の処理装置は、前記機械可読命令の実行に応答して、前記マッピングに基づいて前記部品と結合された前記回路図設計中に前記インターフェース定義のインスタンスを配置することによって、前記回路図設計中の前記部品を接続するように前記回路図設計を自動的に修正するように構成されている、請求項16に記載のシステム。
  18. 前記1つまたは複数の処理装置は、前記機械可読命令を実行することに応答して、前記部品間の接続に対して制約を追加するように前記回路図設計を自動的に修正するように構成され、この際、前記制約は、前記部品間の接続の電気的特性または物理的特性を記述する、請求項15に記載のシステム。
  19. 前記1つまたは複数の処理装置は、前記機械可読命令の実行に応答して、前記部品間の接続に終端を追加するように前記回路図設計を自動的に修正するように構成され、この際、前記終端は、前記部品間の接続に追加された個別の電気構成要素を含む、請求項15に記載のシステム。
  20. 前記1つまたは複数の処理装置は、前記機械可読命令の実行に応答して、前記部品の特性にアクセスして、前記部品の特性を前記インターフェース定義と比較することで、前記マッピングを決定することによって、前記部品と前記通信インターフェースの選択された種類との間の接続性を記述する前記マッピングを探し出すように構成される、請求項15に記載のシステム。
JP2021516418A 2018-09-28 2019-08-28 プリント回路基板用のインターフェース接続 Active JP7128353B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/146,749 2018-09-28
US16/146,749 US10796044B2 (en) 2018-09-28 2018-09-28 Interface connectivity for printed circuit board schematic
PCT/US2019/048528 WO2020068342A1 (en) 2018-09-28 2019-08-28 Interface connectivity for printed circuit board schematic

Publications (2)

Publication Number Publication Date
JP2022511339A JP2022511339A (ja) 2022-01-31
JP7128353B2 true JP7128353B2 (ja) 2022-08-30

Family

ID=67902691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021516418A Active JP7128353B2 (ja) 2018-09-28 2019-08-28 プリント回路基板用のインターフェース接続

Country Status (5)

Country Link
US (1) US10796044B2 (ja)
EP (1) EP3841513B1 (ja)
JP (1) JP7128353B2 (ja)
CN (1) CN112912885A (ja)
WO (1) WO2020068342A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110941942B (zh) * 2019-11-29 2023-06-13 紫光展讯通信(惠州)有限公司 电路原理图检查方法、装置及系统
CN114611452A (zh) * 2022-03-22 2022-06-10 成都华大九天科技有限公司 基于电路原理图在版图中自动生成Sub Cell的方法
CN116629199B (zh) * 2023-06-13 2023-11-24 合芯科技有限公司 一种电路原理图的自动修改方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216669A (ja) 2002-01-23 2003-07-31 Nec Electronics Corp プロセッサ合成装置、システムlsi合成装置、プロセッサ合成方法、システムlsi合成方法、及び記録媒体
US20130326457A1 (en) 2012-05-30 2013-12-05 Gumstix, Inc. Integrated electronic design automation system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218557A (en) * 1987-10-08 1993-06-08 Digital Equipment Corporation Expert system for assisting in the design of a complex system
US5297053A (en) * 1991-06-04 1994-03-22 Computervision Corporation Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board
JP3499673B2 (ja) * 1996-02-21 2004-02-23 富士通株式会社 プリント基板回路設計システム
JP2008140061A (ja) 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd 論理回路合成装置
US8898618B2 (en) * 2009-03-26 2014-11-25 Altera Corporation Interactive simplification of schematic diagram of integrated circuit design
US9304986B1 (en) * 2013-06-18 2016-04-05 Altera Corporation Methods and systems to automatically connect with interfaces
US9268895B2 (en) * 2013-11-06 2016-02-23 Texas Instruments Incorporated Circuit design synthesis tool with export to a computer-aided design format
US10255399B2 (en) * 2016-10-31 2019-04-09 Intel Corporation Method, apparatus and system for automatically performing end-to-end channel mapping for an interconnect
US10642781B2 (en) * 2017-04-07 2020-05-05 Qualcomm Incorporated Boot time determination of calibration parameters for a component coupled to a system-on-chip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216669A (ja) 2002-01-23 2003-07-31 Nec Electronics Corp プロセッサ合成装置、システムlsi合成装置、プロセッサ合成方法、システムlsi合成方法、及び記録媒体
US20130326457A1 (en) 2012-05-30 2013-12-05 Gumstix, Inc. Integrated electronic design automation system

Also Published As

Publication number Publication date
WO2020068342A1 (en) 2020-04-02
US10796044B2 (en) 2020-10-06
JP2022511339A (ja) 2022-01-31
EP3841513B1 (en) 2024-04-17
EP3841513A1 (en) 2021-06-30
US20200104435A1 (en) 2020-04-02
CN112912885A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
JP7128353B2 (ja) プリント回路基板用のインターフェース接続
CN102664874B (zh) 一种安全登陆的方法和系统
JP6324494B2 (ja) 記憶システムおよびエイリアス・メモリ
CN103942088B (zh) 一种获取虚拟机usb存储设备使用情况的方法
US10127343B2 (en) Circuit design layout in multiple synchronous representations
US10296693B2 (en) Three-dimensional composite solid component modeling
US9430595B2 (en) Managing model checks of sequential designs
US20170011139A1 (en) Physically-aware circuit design partitioning
US7689728B2 (en) Method and apparatus for describing ACPI machine language in computer having multibridge PCI structure, and program thereof
US20150213181A1 (en) Tag Based System For Leveraging Design Data
US9881113B2 (en) Layout synthesis of a three-dimensional mechanical system design
US20160224691A1 (en) Harness design change record and replay
US10326648B2 (en) Virtual use of electronic design automation tools
US10657297B2 (en) Part number consolidation in printed circuit board assembly design
US10625692B2 (en) Prototype wiring synthesis
JP2009245051A (ja) 情報処理装置
CN111228815A (zh) 处理游戏的配置表的方法、装置、存储介质和系统
TW202029036A (zh) 以嵌入式瀏覽器模組管理憑證之系統及方法
CN117242452A (zh) 机电多板组装协作
US10360332B2 (en) Handling blind statements in mixed language environments
US12008300B2 (en) Machine learning-based unravel engine for integrated circuit packaging design
US20230068852A1 (en) Machine learning-based unravel engine for integrated circuit packaging design
CN118159973A (zh) 用于产品设计的元数据预测
Wolske 3B: Computer Building Blocks
WO2024072445A1 (en) Machine learning-based conversion of schematic diagrams

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220818

R150 Certificate of patent or registration of utility model

Ref document number: 7128353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150