JP7128353B2 - プリント回路基板用のインターフェース接続 - Google Patents
プリント回路基板用のインターフェース接続 Download PDFInfo
- Publication number
- JP7128353B2 JP7128353B2 JP2021516418A JP2021516418A JP7128353B2 JP 7128353 B2 JP7128353 B2 JP 7128353B2 JP 2021516418 A JP2021516418 A JP 2021516418A JP 2021516418 A JP2021516418 A JP 2021516418A JP 7128353 B2 JP7128353 B2 JP 7128353B2
- Authority
- JP
- Japan
- Prior art keywords
- components
- mapping
- schematic design
- communication interface
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/12—Symbolic schematics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
プログラム化可能なコンピュータ等の計算装置(コンピューティング・デバイス)101によるソフトウェア命令の実行を通じて、様々な実施例を実装することができる。図1を参照すると、計算装置101の一例が示されている。同図から理解できるように、計算装置101は、処理ユニット(プロセッシング・ユニット/処理装置)105とシステムメモリ(記憶装置)107とを備えた計算機(コンピュータ)103を含む。処理ユニット105は、ソフトウェア命令を実行することができる任意の種類のプログラム化可能な電子デバイスでもよいが、便宜的にはマイクロ・プロセッサである。システムメモリ107は、読み出し専用メモリ(ROM)109とランダム・アクセス・メモリ(RAM)111の両方を含み得る。当業者には理解可能なように、読取り専用メモリ(ROM)109とランダム・アクセス・メモリ(RAM)111の双方は、処理ユニット105によって実行されるソフトウェア命令を記憶することができる。
図3を参照すると、回路図入力ツール310を備えた設計システム(デザインシステム)300の一例が示されているが、これは、インターフェース定義を用いて、様々な実施形態に従って、プリント回路基板アセンブリの回路図設計を生成する。図3を参照すると、設計システム300は、分散型の設計環境とすることができ、これにより、プリント回路基板アセンブリの設計が、複数の通信ツールまたはシステムによって実行できるようにしている。設計システム300は、部品ライブラリ(パーツ・ライブラリ)301を受け取るために、回路図入力ツール310を含むことができ、その部品ライブラリ301は、プリント回路基板アセンブリでの使用に利用可能な電気(電子)構成要素を表す部品を含んでいる。部品は、例えば、電気構成要素の種類や、電気構成要素のピンまたはポートを特定することで、電気構成要素を記述することができる。回路図入力ツール310は、部品ライブラリ301からの部品を利用するプリント回路基板アセンブリ用の回路図設計を生成することができる。回路図設計は、ネットリスト302および部品リスト303を有するプリント回路基板アセンブリを論理的または機能的に記述することができる。ネットリスト302は、例えば、イーディーアイエフ(EDIF:Electronic Design Interchange Format)またはバイナリフォーマットで指定されて、様々な構成要素またはインスタンス(例)の間での接続性またはネットを記述することができる。部品リスト303は、部品ライブラリ301からの複数の部品を含むことができ、それらは、ネットリスト302内に記載された構成要素またはインスタンスに対応することができる。
103 計算機(コンピュータ)
105 処理ユニット(プロセッシング・ユニット/プロセッサ・ユニット)
107 システムメモリ(記憶装置)
109 読み出し専用メモリ(ROM)
111 ランダム・アクセス・メモリ(RAM)
113 バス
115 ネットワーク・インターフェース(周辺装置)
117 ハードディスク・ドライブ(周辺装置)
119 リムーバブル・光ディスクドライブ(周辺装置)
121 入力装置(周辺装置)
123 出力装置(周辺装置)
201A プロセッサ・コア(プロセッサ・ユニット)
201B プロセッサ・コア(プロセッサ・ユニット)
203A 計算エンジン(コンピューティング・エンジン)
203B 計算エンジン(コンピューティング・エンジン)
205A メモリキャッシュ
205B メモリキャッシュ
207 相互接続(配線/インターコネクト)
209 入出力インターフェース
210 メモリコントローラ
300 設計システム(デザインシステム)
301 部品ライブラリ
302 ネットリスト
303 部品リスト
304 レイアウト設計
310 回路図入力ツール(セマティック・キャプチャ・ツール)
311 部品配置ユニット
312 部品接続ユニット
313 インターフェース定義ユニット
314 部品マッピング・ユニット
320 プリント回路基板レイアウトツール
400 インターフェース定義
401 信号線(シグナル・ライン)
402 端部(エンド)
403 構成(コンフィギュレーション)
404 制約
405 終端
Claims (20)
- コンピューターシステムによって、プリント回路基板アセンブリの回路図設計中に、部品を接続するための通信インターフェースの種類を選択するステップと、
前記コンピューターシステムによって、前記部品と前記通信インターフェースの選択された種類との間の接続性を記述するマッピングを探し出すステップと、
前記コンピューターシステムによって、前記マッピングに基づいて、前記通信インターフェースの選択された種類と前記回路図設計中の部品を接続するように前記回路図設計を自動的に修正するステップと、
を含む方法。 - さらに、前記コンピューターシステムによって、前記通信インターフェースの選択された種類に対応するインターフェース定義を識別することを含み、この際、前記インターフェース定義は、前記通信インターフェースの選択された種類の接続性に対応する信号線を含み、かつ、前記マッピングは、前記部品のどのピンが前記インターフェース定義の前記信号線と結合するのかを識別するように構成されている、請求項1に記載の方法。
- 前記回路図設計中の前記部品を接続するために前記回路図設計を自動的に修正するステップは、さらに、前記マッピングに基づいて、前記部品と結合された前記回路図設計中に、前記インターフェース定義のインスタンスを配置することを含む、請求項2に記載の方法。
- さらに、前記コンピューターシステムによって、前記部品間の接続に対して制約を追加するように前記回路図設計を自動的に修正することを含み、この際、前記制約は、前記部品間の接続の電気的特性または物理的特性を記述する、請求項1に記載の方法。
- さらに、前記コンピューターシステムによって、前記部品間の接続に対して終端を追加するように前記回路図設計を自動的に修正することを含み、この際、前記終端は、前記部品間の接続に対して追加される個別の電気構成要素を含む、請求項1に記載の方法。
- 前記部品と前記通信インターフェースの選択された種類との間の接続性を記述する前記マッピングを探し出すステップは、さらに、前記通信インターフェースの選択された種類と前記部品の少なくとも1つに相関する前記マッピングを識別するために、前記コンピューターシステムによって、記憶された複数のマッピングを調べることを含む、請求項1に記載の方法。
- 前記マッピングを探し出すステップは、さらに、前記部品ライブラリ内の前記部品の特性にアクセスすることと、前記部品の特性を前記通信インターフェースの選択された種類と比較することと、前記部品の特性と前記通信インターフェースの選択された種類との間の共通性に基づいて前記マッピングを生成することとを含む、請求項1に記載の方法。
- 1つまたは複数の処理装置に対して動作を実行させるように構成された命令を記憶する少なくとも1つのメモリデバイスを備える装置であって、
プリント回路基板アセンブリの回路図設計中の部品を接続するために通信インターフェースの種類を選択し、
前記部品と前記通信インターフェースの選択された種類との間の接続性を記述するマッピングを探し出し、かつ
前記マッピングに基づいて、前記回路図設計中の部品を前記通信インターフェースの選択された種類と接続するように前記回路図設計を自動的に修正する、
装置。 - 前記命令は、コンピューターシステムによって、前記通信インターフェースの選択された種類に対応するインターフェース定義を識別することを含む動作を、前記1つまたは複数の処理装置に実行させるようにさらに構成され、この際、前記インターフェース定義は、前記通信インターフェースの選択された種類の接続性に対応する信号線を含み、かつ前記マッピングは、前記部品のどのピンが前記インターフェース定義の信号線と結合するのかを識別するように構成されている、請求項8に記載の装置。
- 前記回路図設計中の前記部品を接続するために前記回路図設計を自動的に修正することは、前記マッピングに基づいて、前記部品と結合された前記回路図設計中に前記インターフェース定義のインスタンスを配置することをさらに含む、請求項9に記載の装置。
- 前記命令は、前記コンピューターシステムによって、前記部品間の接続に対して制約を追加するように前記回路図設計を自動的に修正することを含む動作を、前記1つまたは複数の処理装置に実行させるようにさらに構成され、この際、前記制約は、前記部品間の接続の電気的特性または物理的特性を記述する、請求項8に記載の装置。
- 前記命令は、前記コンピューターシステムによって、前記部品間の接続に対して終端を追加するように前記回路図設計を自動的に修正することを含む動作を、前記1つまたは複数の処理装置に実行させるようにさらに構成され、この際、前記終端は、前記部品間の接続に追加される個別の電気構成要素を含む、請求項8に記載の装置。
- 前記部品と前記通信インターフェースの選択された種類との間の接続性を記述する前記マッピングを探し出すことは、前記コンピューターシステムによって、前記通信インターフェースの選択された種類と前記部品の少なくとも1つに相関する前記マッピングを識別するために、記憶された複数のマッピングを調べることをさらに含む、請求項8に記載の装置。
- 前記マッピングを探し出すことは、前記部品ライブラリ内の前記部品の特性にアクセスすることと、前記部品の特性を前記通信インターフェースの選択された種類と比較することと、前記部品の特性と前記通信インターフェースの選択された種類との間の共通性に基づいて前記マッピングを生成することとをさらに含む、請求項8に記載の装置。
- 機械読取り可能な命令を記憶するように構成された記憶装置と、
1つまたは複数の処理装置を含むコンピューターシステムと、
を含むシステムであって、前記コンピューターシステムは、前記機械可読命令の実行に応答して、
プリント回路基板アセンブリの回路図設計中の部品を接続するために通信インターフェースの種類を選択し、
前記部品と前記通信インターフェースの選択された種類との間の接続性を記述するマッピングを探し出し、かつ
前記マッピングに基づいて、前記通信インターフェースの選択された種類と前記回路図設計中の部品を接続するように前記回路図設計を自動的に修正する、
システム。 - 前記1つまたは複数の処理装置は、前記機械可読命令の実行に応答して、前記通信インターフェースの選択された種類に対応するインターフェース定義を識別するように構成され、この際、前記インターフェース定義は、前記通信インターフェースの選択された種類の接続性に対応する信号線を含み、かつ前記マッピングは、前記部品のどのピンが前記インターフェース定義の前記信号線と結合するのかを識別するように構成されている、請求項15に記載のシステム。
- 前記1つまたは複数の処理装置は、前記機械可読命令の実行に応答して、前記マッピングに基づいて前記部品と結合された前記回路図設計中に前記インターフェース定義のインスタンスを配置することによって、前記回路図設計中の前記部品を接続するように前記回路図設計を自動的に修正するように構成されている、請求項16に記載のシステム。
- 前記1つまたは複数の処理装置は、前記機械可読命令を実行することに応答して、前記部品間の接続に対して制約を追加するように前記回路図設計を自動的に修正するように構成され、この際、前記制約は、前記部品間の接続の電気的特性または物理的特性を記述する、請求項15に記載のシステム。
- 前記1つまたは複数の処理装置は、前記機械可読命令の実行に応答して、前記部品間の接続に終端を追加するように前記回路図設計を自動的に修正するように構成され、この際、前記終端は、前記部品間の接続に追加された個別の電気構成要素を含む、請求項15に記載のシステム。
- 前記1つまたは複数の処理装置は、前記機械可読命令の実行に応答して、前記部品の特性にアクセスして、前記部品の特性を前記インターフェース定義と比較することで、前記マッピングを決定することによって、前記部品と前記通信インターフェースの選択された種類との間の接続性を記述する前記マッピングを探し出すように構成される、請求項15に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/146,749 | 2018-09-28 | ||
US16/146,749 US10796044B2 (en) | 2018-09-28 | 2018-09-28 | Interface connectivity for printed circuit board schematic |
PCT/US2019/048528 WO2020068342A1 (en) | 2018-09-28 | 2019-08-28 | Interface connectivity for printed circuit board schematic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022511339A JP2022511339A (ja) | 2022-01-31 |
JP7128353B2 true JP7128353B2 (ja) | 2022-08-30 |
Family
ID=67902691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021516418A Active JP7128353B2 (ja) | 2018-09-28 | 2019-08-28 | プリント回路基板用のインターフェース接続 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10796044B2 (ja) |
EP (1) | EP3841513B1 (ja) |
JP (1) | JP7128353B2 (ja) |
CN (1) | CN112912885A (ja) |
WO (1) | WO2020068342A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110941942B (zh) * | 2019-11-29 | 2023-06-13 | 紫光展讯通信(惠州)有限公司 | 电路原理图检查方法、装置及系统 |
CN114611452A (zh) * | 2022-03-22 | 2022-06-10 | 成都华大九天科技有限公司 | 基于电路原理图在版图中自动生成Sub Cell的方法 |
CN116629199B (zh) * | 2023-06-13 | 2023-11-24 | 合芯科技有限公司 | 一种电路原理图的自动修改方法、装置、设备及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216669A (ja) | 2002-01-23 | 2003-07-31 | Nec Electronics Corp | プロセッサ合成装置、システムlsi合成装置、プロセッサ合成方法、システムlsi合成方法、及び記録媒体 |
US20130326457A1 (en) | 2012-05-30 | 2013-12-05 | Gumstix, Inc. | Integrated electronic design automation system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218557A (en) * | 1987-10-08 | 1993-06-08 | Digital Equipment Corporation | Expert system for assisting in the design of a complex system |
US5297053A (en) * | 1991-06-04 | 1994-03-22 | Computervision Corporation | Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board |
JP3499673B2 (ja) * | 1996-02-21 | 2004-02-23 | 富士通株式会社 | プリント基板回路設計システム |
JP2008140061A (ja) | 2006-11-30 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 論理回路合成装置 |
US8898618B2 (en) * | 2009-03-26 | 2014-11-25 | Altera Corporation | Interactive simplification of schematic diagram of integrated circuit design |
US9304986B1 (en) * | 2013-06-18 | 2016-04-05 | Altera Corporation | Methods and systems to automatically connect with interfaces |
US9268895B2 (en) * | 2013-11-06 | 2016-02-23 | Texas Instruments Incorporated | Circuit design synthesis tool with export to a computer-aided design format |
US10255399B2 (en) * | 2016-10-31 | 2019-04-09 | Intel Corporation | Method, apparatus and system for automatically performing end-to-end channel mapping for an interconnect |
US10642781B2 (en) * | 2017-04-07 | 2020-05-05 | Qualcomm Incorporated | Boot time determination of calibration parameters for a component coupled to a system-on-chip |
-
2018
- 2018-09-28 US US16/146,749 patent/US10796044B2/en active Active
-
2019
- 2019-08-28 WO PCT/US2019/048528 patent/WO2020068342A1/en unknown
- 2019-08-28 JP JP2021516418A patent/JP7128353B2/ja active Active
- 2019-08-28 EP EP19765948.5A patent/EP3841513B1/en active Active
- 2019-08-28 CN CN201980063277.XA patent/CN112912885A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216669A (ja) | 2002-01-23 | 2003-07-31 | Nec Electronics Corp | プロセッサ合成装置、システムlsi合成装置、プロセッサ合成方法、システムlsi合成方法、及び記録媒体 |
US20130326457A1 (en) | 2012-05-30 | 2013-12-05 | Gumstix, Inc. | Integrated electronic design automation system |
Also Published As
Publication number | Publication date |
---|---|
WO2020068342A1 (en) | 2020-04-02 |
US10796044B2 (en) | 2020-10-06 |
JP2022511339A (ja) | 2022-01-31 |
EP3841513B1 (en) | 2024-04-17 |
EP3841513A1 (en) | 2021-06-30 |
US20200104435A1 (en) | 2020-04-02 |
CN112912885A (zh) | 2021-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7128353B2 (ja) | プリント回路基板用のインターフェース接続 | |
CN102664874B (zh) | 一种安全登陆的方法和系统 | |
JP6324494B2 (ja) | 記憶システムおよびエイリアス・メモリ | |
CN103942088B (zh) | 一种获取虚拟机usb存储设备使用情况的方法 | |
US10127343B2 (en) | Circuit design layout in multiple synchronous representations | |
US10296693B2 (en) | Three-dimensional composite solid component modeling | |
US9430595B2 (en) | Managing model checks of sequential designs | |
US20170011139A1 (en) | Physically-aware circuit design partitioning | |
US7689728B2 (en) | Method and apparatus for describing ACPI machine language in computer having multibridge PCI structure, and program thereof | |
US20150213181A1 (en) | Tag Based System For Leveraging Design Data | |
US9881113B2 (en) | Layout synthesis of a three-dimensional mechanical system design | |
US20160224691A1 (en) | Harness design change record and replay | |
US10326648B2 (en) | Virtual use of electronic design automation tools | |
US10657297B2 (en) | Part number consolidation in printed circuit board assembly design | |
US10625692B2 (en) | Prototype wiring synthesis | |
JP2009245051A (ja) | 情報処理装置 | |
CN111228815A (zh) | 处理游戏的配置表的方法、装置、存储介质和系统 | |
TW202029036A (zh) | 以嵌入式瀏覽器模組管理憑證之系統及方法 | |
CN117242452A (zh) | 机电多板组装协作 | |
US10360332B2 (en) | Handling blind statements in mixed language environments | |
US12008300B2 (en) | Machine learning-based unravel engine for integrated circuit packaging design | |
US20230068852A1 (en) | Machine learning-based unravel engine for integrated circuit packaging design | |
CN118159973A (zh) | 用于产品设计的元数据预测 | |
Wolske | 3B: Computer Building Blocks | |
WO2024072445A1 (en) | Machine learning-based conversion of schematic diagrams |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210831 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7128353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |