JP7115861B2 - Bonded structures and structures - Google Patents

Bonded structures and structures Download PDF

Info

Publication number
JP7115861B2
JP7115861B2 JP2018019050A JP2018019050A JP7115861B2 JP 7115861 B2 JP7115861 B2 JP 7115861B2 JP 2018019050 A JP2018019050 A JP 2018019050A JP 2018019050 A JP2018019050 A JP 2018019050A JP 7115861 B2 JP7115861 B2 JP 7115861B2
Authority
JP
Japan
Prior art keywords
point
curvature
joined
substrate
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018019050A
Other languages
Japanese (ja)
Other versions
JP2019140140A (en
Inventor
研二 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2018019050A priority Critical patent/JP7115861B2/en
Publication of JP2019140140A publication Critical patent/JP2019140140A/en
Application granted granted Critical
Publication of JP7115861B2 publication Critical patent/JP7115861B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、物を接合する構造に関する。 The present invention relates to a structure for joining objects.

大規模集積回路(Large Scale Integrated Circuit、以下、「LSI」という。)に代表される半導体装置は、通常、プリント基板などに実装されて使用される。 2. Description of the Related Art A semiconductor device represented by a large scale integrated circuit (hereinafter referred to as "LSI") is usually mounted on a printed circuit board or the like for use.

図1は、LSIチップを基板に実装した場合の一般的な実装構造体である実装構造体100の断面を表す概念図である。また、図2は、図1に表すLSIチップ201をLSI電極パッド208側から見た場合を想定した概念図である。また、図3は、図1に表す基板402を基板電極パッド側から見た場合を想定した概念図である。また、図4は、図1に表す接合構造320の拡大図である。 FIG. 1 is a conceptual diagram showing a cross section of a mounting structure 100, which is a general mounting structure when an LSI chip is mounted on a substrate. 2 is a conceptual diagram assuming a case where the LSI chip 201 shown in FIG. 1 is viewed from the LSI electrode pad 208 side. FIG. 3 is a conceptual diagram assuming that the substrate 402 shown in FIG. 1 is viewed from the substrate electrode pad side. Moreover, FIG. 4 is an enlarged view of the junction structure 320 shown in FIG.

図2に示すように、LSIチップ201は、LSIチップ本体部202と複数の円形のLSI電極パッド208を備える。図2は、LSI電極パッド208の数が25個の場合の例を表す。LSI電極パッド208は、図2に表すように等間隔に配列している。 As shown in FIG. 2, the LSI chip 201 has an LSI chip main body 202 and a plurality of circular LSI electrode pads 208 . FIG. 2 shows an example in which the number of LSI electrode pads 208 is twenty-five. The LSI electrode pads 208 are arranged at regular intervals as shown in FIG.

LSIチップ本体部202は主としてシリコンからなる。LSIチップ本体部202には半導体回路が形成されている。 The LSI chip main body 202 is mainly made of silicon. A semiconductor circuit is formed in the LSI chip body portion 202 .

図1に表す基板402は、基板本体部411と、複数の円形の基板電極パッド409を備える。基板402が備える基板電極パッド409の数は、LSIチップ201が備えるLSI電極パッド208の数と等しい。 The substrate 402 shown in FIG. 1 includes a substrate body portion 411 and a plurality of circular substrate electrode pads 409 . The number of substrate electrode pads 409 provided on the substrate 402 is equal to the number of LSI electrode pads 208 provided on the LSI chip 201 .

基板本体部411は、樹脂等からなる板の表面や内部に配線が形成された構成を備える。当該配線と基板電極パッド409の各々とは電気的に接続されている。 The substrate main body 411 has a structure in which wiring is formed on the surface or inside of a plate made of resin or the like. The wiring and each of the substrate electrode pads 409 are electrically connected.

LSIチップ201を、その外周を図3に表すLSIチップ外周位置227に収まるように、LSIチップ201と基板402とを重ねた場合に、対応する各電極パッド同士は重なり合う。 When the LSI chip 201 and the substrate 402 are overlapped so that the outer circumference of the LSI chip 201 fits in the LSI chip outer circumference position 227 shown in FIG. 3, the corresponding electrode pads overlap each other.

図1に表す実装構造体100は、上述のように、基板402及びLSIチップにおける対応する各電極が重なりあった上で、それらがはんだバンプ307により電気的及び機械的に接続されている。 In the mounting structure 100 shown in FIG. 1, the substrate 402 and the corresponding electrodes of the LSI chip overlap each other and are electrically and mechanically connected by the solder bumps 307, as described above.

図1に表す接合構造320の各々は、図4に表すように、たる型形状である。 Each of the bonding structures 320 depicted in FIG. 1 is barrel-shaped, as depicted in FIG.

図1に表す実装構造体100は、発熱等により加熱されると、LSIチップ本体部202と基板本体部411との線膨張係数の違いにより、はんだバンプ307に応力が加わる。その応力は、LSI電極パッド208とはんだバンプ307との接合部や、基板電極パッド409とはんだバンプ307との接合部の端部に集中して発生する。最も大きな応力は、LSIチップ201の中心である図2に表すLSIチップ中心を表す点221に向かう直線、特にLSIチップ201の角から中心に向かう対角線226a及び226bに沿って発生する。 When the mounting structure 100 shown in FIG. 1 is heated by heat generation or the like, stress is applied to the solder bumps 307 due to the difference in coefficient of linear expansion between the LSI chip main body 202 and the substrate main body 411 . The stress concentrates on the joints between the LSI electrode pads 208 and the solder bumps 307 and the ends of the joints between the substrate electrode pads 409 and the solder bumps 307 . The greatest stress is generated along a straight line toward the center of the LSI chip 201, the point 221 representing the center of the LSI chip shown in FIG.

そのため、図1及び図4に表す接続構造では、LSIチップと基板との線膨張係数の差によって熱サイクル動作時に、LSIチップや基板の電極パッドとはんだバンプとの接合部に応力が集中する。そして、同構造では、接続部に加えられた力に対しての耐性が低下するという課題がある。 Therefore, in the connection structures shown in FIGS. 1 and 4, stress concentrates on the joints between the electrode pads of the LSI chip or substrate and the solder bumps during thermal cycle operation due to the difference in coefficient of linear expansion between the LSI chip and substrate. In addition, the same structure has a problem that the resistance to the force applied to the connecting portion is lowered.

この応力を緩和するために、特許文献1は、はんだバンプの溶融時にLSIチップを基板に対して引き上げることによりはんだバンプを引き伸ばして鼓型にする方法を開示する。 In order to alleviate this stress, Patent Document 1 discloses a method of stretching the solder bumps into an hourglass shape by pulling up the LSI chip from the substrate when the solder bumps are melted.

また、特許文献2は、電極パッド形状をデバイスのエッジに垂直な方向に細長い形状とすることで、熱サイクル動作時の応力の解放を増進させる方法を開示する。 Further, Patent Document 2 discloses a method of increasing stress release during thermal cycle operation by making the shape of the electrode pad elongated in the direction perpendicular to the edge of the device.

また、特許文献3は、円形パッドを用いた場合において、はんだバンプを傾けて形成した接合構造を備える半導体装置を開示する。 Further, Patent Document 3 discloses a semiconductor device having a bonding structure in which solder bumps are formed at an angle when circular pads are used.

また、特許文献4は、第1の曲線部と第2の曲線部の2つの曲線部を有し、前記第1の曲線部は前記第2の曲線部よりも曲率が小さい電極パッドを備える接合構造を開示する。 In addition, Patent Document 4 discloses a joint having two curved portions, a first curved portion and a second curved portion, wherein the first curved portion includes an electrode pad having a smaller curvature than the second curved portion. Disclose the structure.

特開平10-223693号公報JP-A-10-223693 特開平11-219968号公報JP-A-11-219968 特開2005-340674号公報JP 2005-340674 A 特許第5757323号公報Japanese Patent No. 5757323

しかしながら、特許文献1が開示する方法は、所望の鼓型のはんだバンプを形成するために、LSIチップと基板との間隔を精密に制御する必要がある。そのため、同方法は、サイズの大きいダミーバンプを設置することや、LSIチップや基板間の高さを精密に保持する機構を有する実装装置を必要とする。 However, the method disclosed in Patent Document 1 requires precise control of the distance between the LSI chip and the substrate in order to form the desired hourglass-shaped solder bumps. Therefore, this method requires installation of large-sized dummy bumps and a mounting apparatus having a mechanism for precisely holding the height between the LSI chip and the substrate.

また、特許文献2が開示する方法は、熱サイクル時に最も大きい応力となる、LSIチップの中心に向かう直線に沿って発生する応力については効果がない。 Moreover, the method disclosed in Patent Document 2 is ineffective for stress generated along a straight line toward the center of the LSI chip, which is the greatest stress during thermal cycles.

また、特許文献3が開示する半導体装置は、電極パッドが円形であることを前提としている。そのため、同装置は、熱サイクル時にLSIチップと基板との熱膨張率差により加えられる力による、はんだバンプと電極パッドとの接合部への応力集中を緩和することはできない。 Further, the semiconductor device disclosed in Patent Document 3 is based on the premise that the electrode pads are circular. Therefore, the device cannot relieve the stress concentration on the junction between the solder bump and the electrode pad due to the force applied due to the difference in thermal expansion coefficient between the LSI chip and the substrate during thermal cycles.

また、特許文献4が開示する方法は、熱サイクル時にLSIチップと基板との熱膨張率差により加えられる力による、はんだバンプと電極パッドとの接合部への応力集中を緩和することができる。しかしながら、接合構造の一層の信頼性向上の観点からは、さらに、応力を低減できることが好ましい。 In addition, the method disclosed in Patent Document 4 can alleviate the stress concentration on the junction between the solder bump and the electrode pad due to the force applied due to the difference in thermal expansion coefficient between the LSI chip and the substrate during thermal cycles. However, from the viewpoint of further improving the reliability of the joint structure, it is preferable that the stress can be further reduced.

本発明は、熱サイクル時に被接合部と接合体との間に加わる所定の向きの力に対しての耐性に一層優れる接合構造の提供を目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a joint structure that is more excellent in resistance to a force in a predetermined direction applied between a part to be joined and a body to be joined during a thermal cycle.

本発明の接合構造は、所定の閉曲線を外縁とする第一被接合部と、前記第一被接合部に接合する接合体と、を備え、前記接合体に、前記第一被接合部の第一被接合面に平行な向きである第一の向きの力が加わる場合があり、前記第一被接合部の重心である第一被接合部重心から、前記第一の向き及び前記第一の向きの逆向きのうちのいずれかである第二の向きに引いた半直線と前記閉曲線との交点である第一点における前記閉曲線の曲率より、前記第一被接合部重心から、前記第二の向きの反対向きに引いた半直線と前記閉曲線との交点である第二点における前記閉曲線の曲率の方が小さく、前記接合体の重心である接合体重心と前記第一被接合部重心とを結ぶ直線が、前記接合に係る接合面に対し、前記反対向きに傾いて形成されている。 A joint structure of the present invention includes a first joint having an outer edge formed by a predetermined closed curve, and a joined body to be joined to the first joint, wherein the joined body includes the first joint of the first joint. A force in a first direction parallel to one surface to be joined may be applied, and the force in the first direction and the first From the curvature of the closed curve at the first point, which is the intersection point of the closed curve and the half line drawn in the second direction, which is one of the opposite directions, the second The curvature of the closed curve at the second point, which is the intersection of the half line drawn in the opposite direction to the direction of the closed curve, is smaller, and is formed so as to be inclined in the opposite direction with respect to the joint surface related to the joint.

本発明の接合構造は、熱サイクル時に被接合部と接合体との間に加わる所定の向きの力に対しての耐性に一層優れる。 The joint structure of the present invention is more excellent in resistance to a force in a predetermined direction that is applied between the parts to be joined and the joined body during thermal cycles.

LSIチップを基板に実装した場合の一般的な実装構造体の断面を表す概念図である。1 is a conceptual diagram showing a cross section of a general mounting structure when an LSI chip is mounted on a substrate; FIG. LSIチップをLSI電極パッド側から見た場合を想定した概念図である。1 is a conceptual diagram assuming a case where an LSI chip is viewed from the LSI electrode pad side; FIG. 基板を基板電極パッド側から見た場合を想定した概念図である。FIG. 2 is a conceptual diagram assuming a case where the substrate is viewed from the substrate electrode pad side; 一般的な接合構造の拡大図である。It is an enlarged view of a general joint structure. 第一実施形態の接合構造の構成例を表す概念図である。It is a conceptual diagram showing the structural example of the joining structure of 1st embodiment. 特許文献4が開示する接合構造の構成を表す概念図である。FIG. 2 is a conceptual diagram showing the configuration of a joint structure disclosed in Patent Document 4; 第二実施形態の接続構造に用いるLSIチップの電極パッド配列例を表す概念図である。FIG. 10 is a conceptual diagram showing an example of electrode pad arrangement of an LSI chip used in the connection structure of the second embodiment; LSI電極パッドの拡大図を表す概念図である。3 is a conceptual diagram showing an enlarged view of an LSI electrode pad; FIG. LSI電極パッドのバリエーションを表す概念図である。FIG. 4 is a conceptual diagram showing variations of LSI electrode pads; 第二実施形態の接続構造に用いる基板における基板電極パッドの配列例を表す概念図である。FIG. 10 is a conceptual diagram showing an example of arrangement of substrate electrode pads on a substrate used in the connection structure of the second embodiment; 基板電極パッドの拡大図を表す概念図である。FIG. 4 is a conceptual diagram showing an enlarged view of a substrate electrode pad; 基板電極パッドのバリエーションを表す概念図である。FIG. 4 is a conceptual diagram showing variations of substrate electrode pads; 第二実施形態の実装構造体の上面概念図例である。It is an example of an upper surface conceptual diagram of the mounting structure of 2nd embodiment. 第二実施形態の実装構造体の断面概念図例である。It is an example of a cross-sectional conceptual diagram of the mounting structure of 2nd embodiment. 第二実施形態の接合構造の上面概念図である。It is an upper surface conceptual diagram of the joining structure of 2nd embodiment. 第二実施形態の接合構造の斜視概念図例である。It is a perspective conceptual diagram example of the joining structure of 2nd embodiment. 第二実施形態の接合構造の形成方法を表す概念図である。It is a conceptual diagram showing the formation method of the joining structure of 2nd embodiment. 計算に用いた実装構造体における接合構造の配置を表す図である。It is a figure showing arrangement|positioning of the joining structure in the mounting structure used for calculation. LSIチップ電極パッドと基板電極パッドとの配置(その1)を表す図である。FIG. 2 is a diagram showing the arrangement (part 1) of LSI chip electrode pads and substrate electrode pads; LSI電極パッドにおける応力分布の計算結果(その1)を表す図である。FIG. 3 is a diagram showing calculation results (part 1) of stress distribution in an LSI electrode pad; 基板電極パッドにおける応力分布の計算結果(その1)を表す図である。FIG. 4 is a diagram showing calculation results (part 1) of stress distribution in a substrate electrode pad; LSIチップ電極パッドと基板電極パッドとの配置(その2)を表す図である。FIG. 10 is a diagram showing the arrangement (part 2) of LSI chip electrode pads and substrate electrode pads; LSI電極パッドにおける応力分布の計算結果(その2)を表す図である。FIG. 10 is a diagram showing calculation results (part 2) of stress distribution in an LSI electrode pad; 基板電極パッドにおける応力分布の計算結果(その2)を表す図である。FIG. 10 is a diagram showing calculation results (part 2) of stress distribution in substrate electrode pads; LS電極パッド及び基板電極パッドの各端部における応力の極大値を表す図である。FIG. 4 is a diagram showing the maximum values of stress at each end of an LS electrode pad and a substrate electrode pad; 接合構造の断面を表すイメージ図である。It is an image figure showing the cross section of a joining structure. 実施形態の接合構造の最小限の構成を表すイメージ図である。It is an image figure showing the minimum composition of the junction structure of an embodiment.

<第一実施形態>
第一実施形態は、各電極パッドが曲率の異なる境界を有することに加えてはんだバンプを傾けて形成する接続構造に関する実施形態である。
[構成と動作]
図5は、第一実施形態の接合構造の例である接合構造310vの構成を表す概念図である。図5(a)は、接合構造310vをLSI電極パッド側から見た場合を想定した上面図である。また、図5(b)は、接合構造310vを図5(a)に表す線931bで切断した場合を想定した断面図である。
<First embodiment>
The first embodiment relates to a connection structure in which each electrode pad has boundaries with different curvatures and solder bumps are inclined.
[Configuration and operation]
FIG. 5 is a conceptual diagram showing the configuration of a joint structure 310v, which is an example of the joint structure of the first embodiment. FIG. 5A is a top view assuming that the junction structure 310v is viewed from the LSI electrode pad side. FIG. 5(b) is a cross-sectional view assuming that the joint structure 310v is cut along line 931b shown in FIG. 5(a).

LSI電極パッド208vの図5(b)に表す見方における上面は、図示しない、LSIチップ本体部(図1に表すLSIチップ本体部202参照)に形成されている。また、基板電極パッド409vの図5(b)に表す見方における下面は、図示しない基板本体部(図1に表す基板本体部411参照)に形成されている。 The upper surface of the LSI electrode pad 208v as viewed in FIG. 5B is formed on the LSI chip main body (see the LSI chip main body 202 shown in FIG. 1), not shown. Further, the lower surface of the substrate electrode pad 409v as viewed in FIG. 5B is formed on a substrate main body portion (see the substrate main body portion 411 shown in FIG. 1) not shown.

ここで、温度上昇時にLSI電極パッド208vとはんだバンプ307vとの間に矢印971cの向きの力が加わり、それにともない、基板電極パッド409vとはんだバンプ307vとの間に矢印971dの向きの力が加わっている。この力は、例えば、第二実施形態において説明するように、前記基板本体部と前記LSIチップ本体部との、線膨張係数の差により生じるものである。 Here, when the temperature rises, a force in the direction of arrow 971c is applied between the LSI electrode pad 208v and the solder bump 307v, and along with this, a force in the direction of the arrow 971d is applied between the substrate electrode pad 409v and the solder bump 307v. ing. This force is caused, for example, by the difference in coefficient of linear expansion between the substrate body and the LSI chip body, as described in the second embodiment.

LSI電極パッド208vは、図5(a)に表す見方において、矢印971dの向きの境界に対して、矢印971cの向きの境界の曲率が小さい。 In the LSI electrode pad 208v, the curvature of the boundary in the direction of arrow 971c is smaller than the boundary in the direction of arrow 971d in the view shown in FIG. 5(a).

また、基板電極パッド409vは、図5(a)に表す見方において、矢印971cの向きの境界に対して、矢印971dの向きの境界の曲率が小さい。 5A, the board electrode pad 409v has a smaller curvature at the boundary in the direction of arrow 971d than at the boundary in the direction of arrow 971c.

LSI電極パッド208vと基板電極パッド409vとの間には、はんだバンプ307vが形成されている。 A solder bump 307v is formed between the LSI electrode pad 208v and the substrate electrode pad 409v.

はんだバンプ307vは、図5(b)に表すように、基板電極パッド409vを基準にして、矢印971dの向きに傾いて形成されている。 As shown in FIG. 5B, the solder bumps 307v are formed tilted in the direction of the arrow 971d with the substrate electrode pads 409v as a reference.

図5(b)に表す点907aは基板電極パッド409vの重心を表す。また、点907bは、はんだバンプ307vの重心を表す。また、点907cは、LSI電極パッド208vの重心を表す。 A point 907a shown in FIG. 5B represents the center of gravity of the substrate electrode pad 409v. Point 907b represents the center of gravity of solder bump 307v. A point 907c represents the center of gravity of the LSI electrode pad 208v.

点907aと点907bとを結ぶ直線である線932aは、面971aに対して角θaだけ、矢印971dの向きに傾いている。基板電極パッド409vの上面には、矢印971dの向きに力が加わっている。 A straight line 932a connecting the points 907a and 907b is inclined in the direction of the arrow 971d by an angle θa with respect to the surface 971a. A force is applied in the direction of arrow 971d to the upper surface of substrate electrode pad 409v.

また、点907bと点907cとを結ぶ直線である線932bは、面971bに対して角θbだけ、矢印971cの向きに傾いている。LSI電極パッド208vの下面には、矢印971cの向きに力が加わっている。 A line 932b, which is a straight line connecting the points 907b and 907c, is inclined in the direction of the arrow 971c by an angle θb with respect to the plane 971b. A force is applied to the lower surface of the LSI electrode pad 208v in the direction of the arrow 971c.

はんだバンプ307vの、LSI電極パッド208vへの接触角は、端部941a及び941bの各々において接触角θ1及びθ2の各々である。また、はんだバンプ307vの、基板電極パッド409vへの接触角は、端部941c及び941dの各々において接触角θ3及びθ4の各々である。 The contact angles of the solder bump 307v to the LSI electrode pad 208v are the contact angles θ1 and θ2 at the ends 941a and 941b, respectively. Also, the contact angles of the solder bump 307v to the substrate electrode pad 409v are the contact angles θ3 and θ4 at the ends 941c and 941d, respectively.

その場合、LSI電極パッド208vとはんだバンプ307vとの界面には、LSI電極パッド208vとはんだバンプ307vとの間に加わった力により、応力が生じる。当該応力は、第二実施形態のシミュレーション結果の説明で述べるように、前記接合面内で一様なものではなく、端部941a及び941bの各々の近傍において極大値を取るものである。 In that case, stress is generated at the interface between the LSI electrode pad 208v and the solder bump 307v due to the force applied between the LSI electrode pad 208v and the solder bump 307v. As described in the description of the simulation results of the second embodiment, the stress is not uniform within the joint surface, but takes a maximum value near each of the ends 941a and 941b.

また、その場合、基板電極パッド409vとはんだバンプ307vとの界面には、基板電極パッド409vとはんだバンプ307vとの間に加わった力により、応力が生じる。当該応力は、第二実施形態のシミュレーション結果の説明で述べるように、前記接合面内で一様なものではなく、端部941c及び941dの各々の近傍において極大値を取るものである。 In that case, stress is generated at the interface between the substrate electrode pad 409v and the solder bump 307v due to the force applied between the substrate electrode pad 409v and the solder bump 307v. As described in the description of the simulation results of the second embodiment, the stress is not uniform within the joint surface, but takes a maximum value near each of the ends 941c and 941d.

図6は、特許文献4が開示する接合構造である接合構造310wの構成を表す概念図である。図6(a)は、接合構造310wをLSI電極パッド側から見た場合を想定した上面図である。また、図6(b)は、接合構造310wを図6(a)に表す線931cで切断した場合を想定した断面図である。 FIG. 6 is a conceptual diagram showing the configuration of a joint structure 310w, which is a joint structure disclosed in Patent Document 4. As shown in FIG. FIG. 6A is a top view assuming that the junction structure 310w is viewed from the LSI electrode pad side. FIG. 6(b) is a cross-sectional view assuming that the joint structure 310w is cut along line 931c shown in FIG. 6(a).

接合構造310wの説明は、以下の説明を除いて、図5に表す接合構造310vの各構成に付された符号に含まれたアルファベットのvをwで置き換えたものである。 Except for the following description, the description of the joint structure 310w is obtained by replacing the letter v included in the reference numerals attached to the components of the joint structure 310v shown in FIG. 5 with w.

接合構造においては、はんだバンプ307wは、矢印971c及び971dの表す向きに傾かずに形成されている。 In the bonding structure, the solder bumps 307w are formed without tilting in the directions indicated by the arrows 971c and 971d.

はんだバンプ307wの、LSI電極パッド208wへの接触角は、端部941e及び941fの各々において接触角θ5及びθ6の各々である。また、はんだバンプ307wの、基板電極パッド409wへの接触角は、端部941g及び941hの各々において接触角θ7及びθ8の各々である。 The contact angles of the solder bump 307w to the LSI electrode pad 208w are the contact angles θ5 and θ6 at the ends 941e and 941f, respectively. Also, the contact angles of the solder bump 307w to the substrate electrode pad 409w are the contact angles θ7 and θ8 at the ends 941g and 941h, respectively.

ここで、図5に表す接合構造310vと図6に表す接合構造310wとを比較する。 Here, the junction structure 310v shown in FIG. 5 and the junction structure 310w shown in FIG. 6 are compared.

まず、図5に表す接触角θ2及びθ3の各々は、図6に表す接触角θ6及びθ7の対応する各々より小さい。一般に、接触角が小さいと応力は減少することが知られている。従い、図5に表す端部941b及び端部941cの各々における応力の極大値は、図6に表す端部941f及び941gの対応する各々における応力の極大値よりも小さくなる。 First, each of the contact angles θ2 and θ3 represented in FIG. 5 is smaller than the corresponding each of the contact angles θ6 and θ7 represented in FIG. Generally, it is known that stress decreases when the contact angle is small. Accordingly, the stress maxima at each of the ends 941b and 941c depicted in FIG. 5 are less than the stress maxima at the corresponding respective ends 941f and 941g depicted in FIG.

一方、図5に表す端部941a及び941dの接触角は、図6に表す端部941e及び941hの各々における接触角よりも大きい。従い、このことだけからは、図5に表す端部941a及び941dの応力の極大値は、図6に表す端部941e及び941hの各々における応力の極大値よりも増大しそうである。しかしながら、端部941a及び941dの各々は前述のように電極パッドの境界の曲率が小さい。そのため、端部941a及び941dにおいては、応力の分散が生じ、図5に表す端部941a及び941dの応力の極大値は、抑えられる。 On the other hand, the contact angles at ends 941a and 941d shown in FIG. 5 are greater than the contact angles at each of ends 941e and 941h shown in FIG. Therefore, from this alone, it is likely that the stress maxima at ends 941a and 941d depicted in FIG. 5 are greater than the stress maxima at ends 941e and 941h, respectively, depicted in FIG. However, each of the ends 941a and 941d has a small curvature at the boundary of the electrode pad as described above. Therefore, the stress is dispersed at the ends 941a and 941d, and the maximum value of the stress at the ends 941a and 941d shown in FIG. 5 is suppressed.

なお、以上の動作の説明は、第二実施形態におけるシミュレーションの結果により裏付けられたものである。 It should be noted that the above description of the operation is supported by the results of the simulation in the second embodiment.

上記は、温度上昇時にLSI電極パッド208vとはんだバンプ307vとの間に矢印971cの向きの力が加わり、それにともない、基板電極パッド409vとはんだバンプ307vとの間に矢印971dの向きの力が加わる場合について説明した。この場合は、LSI電極パッド208vとはんだバンプ307vとの間の接触面の端部941a付近に加わる応力は圧縮応力である。また、端部941b付近に加わる応力は引っ張り応力である。また、この場合は、基板電極パッド409vとはんだバンプ307vとの間の接触面の端部941d付近に加わる応力は圧縮応力である。また、端部941c付近に加わる応力は引っ張り応力である。 In the above, when the temperature rises, a force in the direction of arrow 971c is applied between the LSI electrode pad 208v and the solder bump 307v, and along with this, a force in the direction of the arrow 971d is applied between the substrate electrode pad 409v and the solder bump 307v. explained the case. In this case, the stress applied near the end 941a of the contact surface between the LSI electrode pad 208v and the solder bump 307v is compressive stress. Moreover, the stress applied near the end portion 941b is a tensile stress. Also, in this case, the stress applied near the end 941d of the contact surface between the substrate electrode pad 409v and the solder bump 307v is a compressive stress. Moreover, the stress applied near the end portion 941c is a tensile stress.

上記において温度降下時には、力の向きが矢印971cと矢印971dとを置き換えた場合となり、LSI電極パッド208vとはんだバンプ307vとの間の接触面の端部941a付近に加わる応力は引っ張り応力である。また、端部941b付近に加わる応力は圧縮応力である。また、基板電極パッド409vとはんだバンプ307vとの間の接触面の端部941d付近に加わる応力は引っ張り応力である。また、端部941c付近に加わる応力は圧縮応力である。温度上昇時と温度降下時における圧縮応力と引っ張り応力は応力分布が同じになると考えられる。 In the above description, when the temperature drops, the direction of the force is the case where the arrows 971c and 971d are interchanged, and the stress applied near the end 941a of the contact surface between the LSI electrode pad 208v and the solder bump 307v is tensile stress. Also, the stress applied near the end portion 941b is a compressive stress. The stress applied near the end 941d of the contact surface between the substrate electrode pad 409v and the solder bump 307v is tensile stress. Moreover, the stress applied near the end portion 941c is a compressive stress. It is considered that the compressive stress and the tensile stress at the time of temperature rise and temperature fall have the same stress distribution.

従い、上記において矢印971cと矢印971dとを置き換えた場合についても、図5に表す端部941a及び941dの応力の極大値は、抑えられる。
[効果]
本実施形態の接合構造においては、各電極パッドは、力が加わる向きである第一の向き及び前記第一の向きの逆向きのうちのいずれかである第二の向きの曲率が前記第二の向きの反対向きに比べて小さい。前記接合構造においては、さらに、はんだバンプが前記反対向きに傾いて形成されている。前記接合構造は、はんだバンプの傾きにより、電極パッドの前記向きとは反対向きの端部におけるはんだバンプの接触角が小さい。そのため、当該端部における応力の極大値は、はんだバンプを傾けて形成しない場合と比較して低くなる。一方、前記電極パッドの前記向きの端部は、曲率が小さい。そのため、当該端部における応力極大値の増大は抑えられる。
Therefore, even when the arrows 971c and 971d are replaced with each other in the above description, the maximum values of the stresses at the ends 941a and 941d shown in FIG. 5 are suppressed.
[effect]
In the joint structure of the present embodiment, each electrode pad has a curvature in a second direction that is either a first direction in which a force is applied or a direction opposite to the first direction. smaller than the opposite direction of the direction of In the bonding structure, the solder bumps are formed so as to be inclined in the opposite direction. The bonding structure has a small contact angle of the solder bump at the end of the electrode pad opposite to the direction due to the inclination of the solder bump. Therefore, the maximum value of the stress at the edge is lower than when the solder bump is not inclined. On the other hand, the ends of the electrode pads in the direction have a small curvature. Therefore, an increase in the maximum stress value at the end is suppressed.

以上により、本実施形態の接合構造は、背景技術の項において説明した一般的な接合構造より応力極大値を低減し得る特許文献4が開示する接合構造と比較して、さらに応力極大値を低減し得る。 As described above, the joint structure of the present embodiment further reduces the maximum stress value compared to the joint structure disclosed in Patent Document 4, which can reduce the maximum stress value more than the general joint structure described in the background art section. can.

接合構造における破損は、一般的に応力極大値と結びついている。そのため、本実施形態の接合構造は、特許文献4が開示する接合構造と比較して、さらに、破損の生じる確率を低減できる。すなわち、本実施形態の接合構造は、特許文献4が開示する接合構造と比較して、さらに、接合構造に加えられる所定の向きの力に対する耐性の向上を図り得る。
<第二実施形態>
第二実施形態は、第一実施形態の接合構造を適用した実装構造体に関する実施形態である。
[構成と動作]
図7は、第二実施形態の接続構造に用いるLSIチップの例であるLSIチップ201aの電極パッド配列を表す概念図である。図7は、LSIチップ201aをLSI電極パッド側から見たことを想定する平面図である。
Failures in bonded structures are generally associated with stress maxima. Therefore, the joint structure of this embodiment can further reduce the probability of breakage as compared with the joint structure disclosed in Patent Document 4. That is, the joint structure of the present embodiment can further improve resistance to a force applied to the joint structure in a predetermined direction, compared with the joint structure disclosed in Patent Document 4.
<Second embodiment>
The second embodiment relates to a mounting structure to which the joining structure of the first embodiment is applied.
[Configuration and Operation]
FIG. 7 is a conceptual diagram showing the electrode pad arrangement of an LSI chip 201a, which is an example of the LSI chip used in the connection structure of the second embodiment. FIG. 7 is a plan view assuming that the LSI chip 201a is seen from the LSI electrode pad side.

LSIチップ201aの4隅のLSI電極パッドであるLSI電極パッド208a乃至208d以外のLSI電極パッドであるLSI電極パッド208の配列は、図2に表すLSI電極パッド208の配列と同じである。 The arrangement of the LSI electrode pads 208, which are LSI electrode pads other than the LSI electrode pads 208a to 208d, which are LSI electrode pads at the four corners of the LSI chip 201a, is the same as the arrangement of the LSI electrode pads 208 shown in FIG.

LSIチップ201aの4隅のLSI電極パッド208a乃至208dの各々は、対応する矢印911a乃至911dの各々の向きの境界を表す曲線と、当該矢印の反対向きの境界を表す曲線とで曲率が異なる。 Each of the LSI electrode pads 208a to 208d at the four corners of the LSI chip 201a has a different curvature between the curve representing the boundary in the direction of each of the corresponding arrows 911a to 911d and the curve representing the boundary in the direction opposite to the arrow.

なお、矢印911a乃至911dの各々は、LSIチップ201aの中心を表す点221から、対角線226a又は226bに沿って遠ざかる向きを表す。 Each of the arrows 911a to 911d indicates a direction away from the point 221 representing the center of the LSI chip 201a along the diagonal line 226a or 226b.

また、点903a乃至903dの各々が表すLSI電極パッド208a乃至208dの重心は、最も外側のLSI電極パッド208の重心が配列する配列位置231よりも、対応する矢印911a乃至911dの各々の向きにずれている。配列位置231は、図2に表す、最外周のLSI電極パッド208が配列する位置である。 Also, the centers of gravity of the LSI electrode pads 208a to 208d represented by the points 903a to 903d are shifted in the directions of the corresponding arrows 911a to 911d from the arrangement position 231 where the centers of gravity of the outermost LSI electrode pads 208 are arranged. ing. The arrangement position 231 is the position where the outermost LSI electrode pads 208 shown in FIG. 2 are arranged.

図8は、図7に表すLSI電極パッド208aの拡大図を表す概念図である。図8において、点903aは、LSI電極パッド208aの重心を表す。また、矢印911aは、図7に表すものと同じである。また、点901c及び901dは、点903aから矢印911aの向き及びその反対向きに各々引いた半直線がLSI電極パッド208aの外縁と交わる点である。 FIG. 8 is a conceptual diagram showing an enlarged view of the LSI electrode pad 208a shown in FIG. In FIG. 8, point 903a represents the center of gravity of LSI electrode pad 208a. Also, the arrow 911a is the same as that shown in FIG. Points 901c and 901d are points where half lines drawn from the point 903a in the direction of the arrow 911a and in the opposite direction intersect the outer edge of the LSI electrode pad 208a.

LSI電極パッド208aは、矢印911aの向きの境界を表す曲線と、矢印911aの反対向きの境界を表す曲線とで曲率が異なる。矢印911aの向きの境界を表す、点901aを始点とし、点901cを通り、点901bを終点とする曲線の曲率は、これらの点を通る円の曲率と略等しい。一方、点901aを始点とし、点901dを通り、点901bを終点とする曲線の曲率の平均値は、前記円の曲率よりも小さい。また、特に、点901d近傍の曲線の曲率は、点901c近傍の曲線の曲率と比較して、顕著に小さい。 LSI electrode pad 208a has different curvatures between the curve representing the boundary in the direction of arrow 911a and the curve representing the boundary in the direction opposite to arrow 911a. The curvature of the curve starting at point 901a, passing through point 901c, and ending at point 901b, which represents the boundary of the direction of arrow 911a, is approximately equal to the curvature of a circle passing through these points. On the other hand, the average value of the curvature of the curve starting at point 901a, passing through point 901d, and ending at point 901b is smaller than the curvature of the circle. In particular, the curvature of the curve near point 901d is significantly smaller than the curvature of the curve near point 901c.

以下、電極パッドの境界を表す曲線を曲率が高い方の曲線で表される部分と曲率が低い方の境界線で表される部分との二つに分けて考えることとする。そして、曲率が高い方の曲線で表される部分を高曲率辺、曲率が低い方の曲線で表される部分を低曲率辺ということとする。LSI電極パッド208aは、矢印911aの向きに高曲率辺を、矢印911aの反対向きに低曲率辺を、それぞれ、備える。 In the following, the curve representing the boundary of the electrode pad will be considered as being divided into a portion represented by a curve with a higher curvature and a portion represented by a boundary line with a lower curvature. A portion represented by a curve with a higher curvature is called a high curvature side, and a portion represented by a curve with a lower curvature is called a low curvature side. The LSI electrode pad 208a has a high curvature side in the direction of the arrow 911a and a low curvature side in the direction opposite to the arrow 911a.

図7に表すLSI電極パッド208b、208c及び208dの各々の説明は、図8を参照してのLSI電極パッド208aの説明において、次の読替えを行ったものである。すなわち、図8に表す各構成に付された符号に含まれるアルファベットのaを、LSI電極パッド208b、208c及び208dの順に、アルファベットのb、c及びdの各々に読み替えたものである。 The description of each of the LSI electrode pads 208b, 208c, and 208d shown in FIG. 7 is obtained by replacing the description of the LSI electrode pad 208a with reference to FIG. 8 as follows. That is, the letter a included in the reference numerals attached to the components shown in FIG. 8 is read as the letter b, c, and d in the order of the LSI electrode pads 208b, 208c, and 208d.

図9は、図7に表すLSI電極パッド208aのバリエーションを表す概念図である。 FIG. 9 is a conceptual diagram showing variations of the LSI electrode pads 208a shown in FIG.

図9(a)に表すLSI電極パッド208aaにおいては、点901aを始点とし、点901eを通り、点901bを終点とする線が、曲率がゼロの直線である。本発明においては、曲率がゼロの辺は前述の低曲率辺に含まれるものとする。LSI電極パッド208aaにおける、点901aを始点とし、点901cを通り、点901bを終点とする高曲率辺は、図8に表すものと同じである。 In the LSI electrode pad 208aa shown in FIG. 9A, a line starting from point 901a, passing through point 901e, and ending at point 901b is a straight line with zero curvature. In the present invention, a side with zero curvature is included in the aforementioned low curvature side. The high-curvature side of the LSI electrode pad 208aa starting from the point 901a, passing through the point 901c, and ending at the point 901b is the same as shown in FIG.

図9(a)において、点903abは、LSI電極パッド208aaの重心を表す。また、矢印911aは、図7に表すものと同じである。また、点901c及び901eは、点903abから矢印911aの向き及びその反対向きに各々引いた半直線がLSI電極パッド208aの外縁と交わる点である。 In FIG. 9A, point 903ab represents the center of gravity of LSI electrode pad 208aa. Also, the arrow 911a is the same as that shown in FIG. Points 901c and 901e are points at which half lines drawn from the point 903ab in the direction of the arrow 911a and in the opposite direction intersect the outer edge of the LSI electrode pad 208a.

LSI電極パッド208aaの矢印911aの向きの境界を表す、点901aを始点とし、点901cを通り、点901bを終点とする曲線の曲率は、これらの点を通る円の曲率と略等しい。一方、点901aを始点とし、点901eを通り、点901bを終点とする曲線の曲率の平均値は、前記円の曲率よりも小さい。また、特に、点901e近傍の曲線の曲率は、点901c近傍の曲線の曲率と比較して、顕著に小さい。 The curvature of the curve starting from point 901a, passing through point 901c, and ending at point 901b, which represents the boundary of the LSI electrode pad 208aa in the direction of arrow 911a, is substantially equal to the curvature of a circle passing through these points. On the other hand, the average value of the curvature of the curve starting at point 901a, passing through point 901e, and ending at point 901b is smaller than the curvature of the circle. In particular, the curvature of the curve near point 901e is significantly smaller than the curvature of the curve near point 901c.

図9(b)に表すLSI電極パッド208abにおいては、点901aを始点とし、点901f及び901gを通過し、点901bを終点とする低曲率辺の、点901aと点901fの間及び点901gと点901bとの間は曲線である。また、当該低曲率辺の、点901fと点901gとの間は直線である。LSI電極パッド208abにおいては、点901aを始点とし、点901cを通り、点901bを終点とする高曲率辺は、図8に表すものと同じである。 The LSI electrode pad 208ab shown in FIG. A curve is formed between the points 901b. Also, the low curvature side is a straight line between the points 901f and 901g. In the LSI electrode pad 208ab, the high curvature side starting from the point 901a, passing through the point 901c, and ending at the point 901b is the same as shown in FIG.

図9(b)において、点903acは、LSI電極パッド208abの重心を表す。また、矢印911aは、図7に表すものと同じである。また、点901c及び901lは、点903acから矢印911aの向き及びその反対向きに各々引いた半直線がLSI電極パッド208abの外縁と交わる点である。 In FIG. 9B, point 903ac represents the center of gravity of LSI electrode pad 208ab. Also, the arrow 911a is the same as that shown in FIG. Points 901c and 901l are points where half lines drawn from the point 903ac in the direction of the arrow 911a and in the opposite direction intersect the outer edge of the LSI electrode pad 208ab.

LSI電極パッド208abの矢印911aの向きの境界を表す、点901aを始点とし、点901cを通り、点901bを終点とする曲線の曲率は、これらの点を通る円の曲率と略等しい。一方、点901aを始点とし、点901f、901l及び901gを通り、点901bを終点とする曲線の曲率の平均値は、前記円の曲率よりも小さい。また、特に、点901l近傍の曲線の曲率は、点901c近傍の曲線の曲率と比較して、顕著に小さい。点901aと点901fとの間の曲線や点901bと点901gとの間の曲線の曲率は、前記円の曲率よりも大きくても構わない。 The curvature of the curve that starts at point 901a, passes through point 901c, and ends at point 901b, which represents the boundary in the direction of arrow 911a of LSI electrode pad 208ab, is substantially equal to the curvature of a circle passing through these points. On the other hand, the average curvature of the curve starting at point 901a, passing through points 901f, 901l and 901g, and ending at point 901b is smaller than the curvature of the circle. In particular, the curvature of the curve near point 901l is significantly smaller than the curvature of the curve near point 901c. The curvature of the curve between the points 901a and 901f and the curve between the points 901b and 901g may be larger than the curvature of the circle.

図9(c)に表すLSI電極パッド208acにおいては、点901hを始点とし点901kを通過し点901iを終点とする低曲率辺は、図8に表す低曲率辺とは反対向きに湾曲している。点901hを始点とし、点901jを通過し、点901iを終点とする辺は、当該低曲率辺より曲率の高い高曲率辺である。 In the LSI electrode pad 208ac shown in FIG. 9(c), the low curvature side starting from the point 901h, passing through the point 901k, and ending at the point 901i curves in the opposite direction to the low curvature side shown in FIG. there is A side starting from the point 901h, passing through the point 901j, and ending at the point 901i is a high curvature side having a higher curvature than the low curvature side.

図9(c)において、点903adは、LSI電極パッド208acの重心を表す。また、矢印911aは、図7に表すものと同じである。また、点901j及び901kは、点903adから矢印911aの向き及びその反対向きに各々引いた半直線がLSI電極パッド208acの外縁と交わる点である。 In FIG. 9C, point 903ad represents the center of gravity of LSI electrode pad 208ac. Also, the arrow 911a is the same as that shown in FIG. Points 901j and 901k are points where half lines drawn from the point 903ad in the direction of the arrow 911a and in the opposite direction intersect the outer edge of the LSI electrode pad 208ac.

LSI電極パッド208acの矢印911aの向きの境界を表す、点901hを始点とし、点901jを通り、点901iを終点とする曲線の曲率は、これらの点を通る円の曲率と略等しい。一方、点901hを始点とし、点901kを通り、点901iを終点とする曲線の曲率の平均値は、前記円の曲率よりも小さい。また、特に、点901k近傍の曲線の曲率は、点901j近傍の曲線の曲率と比較して、顕著に小さい。 The curvature of the curve starting at point 901h, passing through point 901j, and ending at point 901i, which represents the boundary in the direction of arrow 911a of LSI electrode pad 208ac, is substantially equal to the curvature of a circle passing through these points. On the other hand, the average value of the curvature of the curve starting at point 901h, passing through point 901k, and ending at point 901i is smaller than the curvature of the circle. In particular, the curvature of the curve near point 901k is significantly smaller than the curvature of the curve near point 901j.

図7に表すLSI電極パッド208b、208c及び208dの各々のバリエーションの説明は、図9を参照してのLSI電極パッド208aa乃至208acの説明において、次の読替えを行ったものである。すなわち、図9に表す各構成に付された符号に含まれるアルファベットのaを、LSI電極パッド208b、208c及び208dの順に、アルファベットのb、c及びdの各々に読み替える。 The description of each variation of the LSI electrode pads 208b, 208c and 208d shown in FIG. 7 is obtained by replacing the description of the LSI electrode pads 208aa to 208ac with reference to FIG. 9 as follows. That is, the letter a included in the reference numerals attached to the components shown in FIG. 9 is read as the letter b, c, and d in the order of the LSI electrode pads 208b, 208c, and 208d.

図10は、第二実施形態の接続構造に用いる基板の例である基板402aにおける電極パッドの配列を表す概念図である。図10は、基板402aを基板電極側から見たことを想定する平面図である。 FIG. 10 is a conceptual diagram showing the arrangement of electrode pads on a substrate 402a, which is an example of the substrate used in the connection structure of the second embodiment. FIG. 10 is a plan view assuming that the substrate 402a is viewed from the substrate electrode side.

基板402aの4隅の基板電極パッド409a乃至409d以外の基板電極パッドである基板電極パッド409の配列は、図2に表す基板電極パッド409の配列と同じである。 The arrangement of the substrate electrode pads 409 other than the substrate electrode pads 409a to 409d at the four corners of the substrate 402a is the same as the arrangement of the substrate electrode pads 409 shown in FIG.

基板402aの4隅の基板電極パッド409a乃至409dの各々は、対応する矢印912a乃至912dの各々の向きの境界を表す曲線と、当該矢印の反対向きの境界を表す曲線とで曲率が異なる。 Each of the substrate electrode pads 409a to 409d at the four corners of the substrate 402a has a different curvature between the curve representing the boundary in the direction of each of the corresponding arrows 912a to 912d and the curve representing the boundary in the direction opposite to the arrow.

なお、矢印912a乃至912dの各々は、基板402aの中心を表す点221に、対角線226a又は226bに沿って近づく向きを表す。 Each of the arrows 912a to 912d represents the direction of approaching the point 221 representing the center of the substrate 402a along the diagonal line 226a or 226b.

また、点903a乃至903dの各々が表す基板電極パッド409a乃至409dの重心は、最も外側の基板電極パッド409の重心が配列する配列位置232よりも、対応する矢印912a乃至912dの各々の向きにずれている。配列位置231は、図2に表す、最も外側の基板電極パッド409が配列する位置である。 Further, the center of gravity of the substrate electrode pads 409a to 409d indicated by each of the points 903a to 903d is displaced in the direction of each of the corresponding arrows 912a to 912d from the arrangement position 232 where the center of gravity of the outermost substrate electrode pad 409 is arranged. ing. The arrangement position 231 is the position where the outermost substrate electrode pads 409 shown in FIG. 2 are arranged.

図11は、図10に表す基板電極パッド409aの拡大図を表す概念図である。図11に表す矢印912aは、図10に表す矢印912aである。 FIG. 11 is a conceptual diagram showing an enlarged view of the substrate electrode pad 409a shown in FIG. The arrow 912a shown in FIG. 11 is the arrow 912a shown in FIG.

図11において、点906aは、基板電極パッド409aの重心を表す。また、矢印912aは、図10に表すものと同じである。また、点902c及び902dは、点906aから矢印912aの向き及びその反対向きに各々引いた半直線が基板電極パッド409aの外縁と交わる点である。 In FIG. 11, point 906a represents the center of gravity of substrate electrode pad 409a. Also, the arrow 912a is the same as that shown in FIG. Points 902c and 902d are points at which half lines drawn from the point 906a in the direction of the arrow 912a and in the opposite direction intersect the outer edge of the substrate electrode pad 409a.

基板電極パッド409aは、矢印912aの向きの境界を表す曲線と、矢印912aの反対向きの境界を表す曲線とで曲率が異なる。 The substrate electrode pad 409a has a different curvature between the curve representing the boundary in the direction of the arrow 912a and the curve representing the boundary in the direction opposite to the arrow 912a.

基板電極パッド409aの矢印912aの向きの境界を表す、点902aを始点とし、点902cを通り、点902bを終点とする曲線の曲率は、これらの点を通る円の曲率と略等しい。一方、点902aを始点とし、点902dを通り、点902bを終点とする曲線の曲率の平均値は、前記円の曲率よりも小さい。すなわち、基板電極パッド409aは、矢印912aの向きに高曲率辺を、矢印912aの反対向きに低曲率辺を、それぞれ、備える。 The curvature of the curve starting at point 902a, passing through point 902c, and ending at point 902b, which represents the boundary of substrate electrode pad 409a in the direction of arrow 912a, is substantially equal to the curvature of a circle passing through these points. On the other hand, the average value of the curvature of the curve starting at point 902a, passing through point 902d, and ending at point 902b is smaller than the curvature of the circle. That is, the substrate electrode pad 409a has a high curvature side in the direction of the arrow 912a and a low curvature side in the direction opposite to the arrow 912a.

また、特に、点902d近傍の曲線の曲率は、点902c近傍の曲線の曲率と比較して、顕著に小さい。 In particular, the curvature of the curve near point 902d is significantly smaller than the curvature of the curve near point 902c.

図10に表す基板電極パッド409b、409c及び409dの各々の説明は、図11を参照しての基板電極パッド409aの説明において、次の読替えを行ったものである。すなわち、図11に表す各構成に付された符号に含まれるアルファベットのaを、基板電極パッド409b、409c及び409dの順に、アルファベットのb、c及びdの各々に読み替える。 The description of each of the substrate electrode pads 409b, 409c, and 409d shown in FIG. 10 is obtained by replacing the description of the substrate electrode pad 409a with reference to FIG. 11 as follows. That is, the letter a included in the reference numerals attached to the components shown in FIG. 11 is read as the letter b, c, and d in the order of the substrate electrode pads 409b, 409c, and 409d.

図12は、図7に表す基板電極パッド409aのバリエーションを表す概念図である。 12A and 12B are conceptual diagrams showing variations of the substrate electrode pads 409a shown in FIG.

図12(a)に表す基板電極パッド409aaにおいては、点902aを始点とし、点902eを通り、点902bを終点とする線が、曲率がゼロの直線である。本実施形態においては、曲率がゼロの辺は前述の低曲率辺に含まれるものとする。基板電極パッド409aaにおいては、点902aを始点とし点902cを通り、点902bを終点とする高曲率辺は、図11に表すものと同じである。 In the substrate electrode pad 409aa shown in FIG. 12A, a line starting from point 902a, passing through point 902e, and ending at point 902b is a straight line with zero curvature. In this embodiment, the sides with zero curvature are included in the aforementioned low curvature sides. In the substrate electrode pad 409aa, the high curvature side starting from the point 902a, passing through the point 902c, and ending at the point 902b is the same as shown in FIG.

図12(a)において、点906abは、基板電極パッド409aaの重心を表す。また、矢印912aは、図10に表すものと同じである。また、点902c及び902eは、点906abから矢印912aの向き及びその反対向きに各々引いた半直線が基板電極パッド409aaの外縁と交わる点である。 In FIG. 12A, point 906ab represents the center of gravity of substrate electrode pad 409aa. Also, the arrow 912a is the same as that shown in FIG. Points 902c and 902e are points where half lines drawn from the point 906ab in the direction of the arrow 912a and in the opposite direction intersect the outer edge of the substrate electrode pad 409aa.

基板電極パッド409aaの矢印912aの向きの境界を表す、点902aを始点とし、点902cを通り、点902bを終点とする曲線の曲率は、これらの点を通る円の曲率と略等しい。一方、点902aを始点とし、点902eを通り、点902bを終点とする曲線の曲率の平均値は、前記円の曲率よりも小さい。また、特に、点902e近傍の曲線の曲率は、点902c近傍の曲線の曲率と比較して、顕著に小さい。 The curvature of the curve starting at point 902a, passing through point 902c, and ending at point 902b, which represents the boundary of substrate electrode pad 409aa in the direction of arrow 912a, is substantially equal to the curvature of a circle passing through these points. On the other hand, the average value of the curvature of the curve starting at point 902a, passing through point 902e, and ending at point 902b is smaller than the curvature of the circle. In particular, the curvature of the curve near point 902e is significantly smaller than the curvature of the curve near point 902c.

図12(b)に表す基板電極パッド409abにおいては、点902aを始点とし、点902f、902l及び902gを通過し、点902bを終点とする低曲率辺の、点902aと点902fの間及び点902gと点902bとの間は曲線である。また、当該低曲率辺の、点902fと点902gとの間は直線である。基板電極パッド409abにおいては、点902aを始点とし、点902cを通り、点902bを終点とする高曲率辺は、図11に表すものと同じである。 In the substrate electrode pad 409ab shown in FIG. 12(b), the low curvature side starting from the point 902a, passing through the points 902f, 902l and 902g and ending at the point 902b, between the point 902a and the point 902f and the point Between 902g and point 902b is a curve. Also, the low curvature side is a straight line between the points 902f and 902g. In the substrate electrode pad 409ab, the high curvature side starting from the point 902a, passing through the point 902c, and ending at the point 902b is the same as shown in FIG.

図12(b)において、点906acは、基板電極パッド409abの重心を表す。また、矢印912aは、図10に表すものと同じである。また、点902c及び902lは、点906acから矢印912aの向き及びその反対向きに各々引いた半直線が基板電極パッド409abの外縁と交わる点である。 In FIG. 12B, point 906ac represents the center of gravity of substrate electrode pad 409ab. Also, the arrow 912a is the same as that shown in FIG. Points 902c and 902l are points where half lines drawn from the point 906ac in the direction of the arrow 912a and in the opposite direction intersect the outer edge of the substrate electrode pad 409ab.

基板電極パッド409abの矢印912aの向きの境界を表す、点902aを始点とし、点902cを通り、点902bを終点とする曲線の曲率は、これらの点を通る円の曲率と略等しい。一方、点902aを始点とし、点902f、902l及び902gを通り、点902bを終点とする曲線の曲率の平均値は、前記円の曲率よりも小さい。また、特に、点902l近傍の曲線の曲率は、点902c近傍の曲線の曲率と比較して、顕著に小さい。点902aと点902fとの間の曲線や点902bと点902gとの間の曲線の曲率は、前記円の曲率よりも大きくても構わない。 The curvature of the curve starting at point 902a, passing through point 902c, and ending at point 902b, which represents the boundary of substrate electrode pad 409ab in the direction of arrow 912a, is substantially equal to the curvature of a circle passing through these points. On the other hand, the average curvature of the curve starting at point 902a, passing through points 902f, 902l and 902g, and ending at point 902b is smaller than the curvature of the circle. In particular, the curvature of the curve near point 902l is significantly smaller than the curvature of the curve near point 902c. The curvature of the curve between points 902a and 902f and the curve between points 902b and 902g may be greater than the curvature of the circle.

図12(c)に表す基板電極パッド409acにおいては、点902hを始点とし点902kを通過し点902iを終点とする低曲率辺は、図11に表す低曲率辺とは反対向きに湾曲している。点902hを始点とし、点902jを通過し、点902iを終点とする辺は、当該低曲率辺より曲率の高い高曲率辺である。 In the substrate electrode pad 409ac shown in FIG. 12(c), the low curvature side starting from the point 902h, passing through the point 902k, and ending at the point 902i curves in the opposite direction to the low curvature side shown in FIG. there is A side starting from the point 902h, passing through the point 902j, and ending at the point 902i is a high curvature side having a higher curvature than the low curvature side.

図12(c)において、点906adは、基板電極パッド409acの重心を表す。また、矢印912aは、図10に表すものと同じである。また、点902j及び902kは、点906adから矢印912aの向き及びその反対向きに各々引いた半直線が基板電極パッド409acの外縁と交わる点である。 In FIG. 12(c), point 906ad represents the center of gravity of substrate electrode pad 409ac. Also, the arrow 912a is the same as that shown in FIG. Points 902j and 902k are points where half lines drawn from the point 906ad in the direction of the arrow 912a and in the opposite direction intersect the outer edge of the substrate electrode pad 409ac.

基板電極パッド409acの矢印912aの向きの境界を表す、点902hを始点とし、点902iを通り、点902jを終点とする曲線の曲率は、これらの点を通る円の曲率と略等しい。一方、点902hを始点とし、点902kを通り、点902jを終点とする曲線の曲率の平均値は、前記円の曲率よりも小さい。また、特に、点902i近傍の曲線の曲率は、点902k近傍の曲線の曲率と比較して、顕著に小さい。 The curvature of the curve starting at point 902h, passing through point 902i, and ending at point 902j, which represents the boundary of substrate electrode pad 409ac in the direction of arrow 912a, is substantially equal to the curvature of a circle passing through these points. On the other hand, the average value of the curvature of the curve starting at point 902h, passing through point 902k, and ending at point 902j is smaller than the curvature of the circle. In particular, the curvature of the curve near point 902i is significantly smaller than the curvature of the curve near point 902k.

図10に表す基板電極パッド409b、409c及び409dの各々のバリエーションの説明は、図12を参照しての基板電極パッド409aa乃至409acの説明において、次の読替えを行ったものである。すなわち、図11に表す各構成に付された符号に含まれるアルファベットのaを、基板電極パッド409b、409c及び409dの順に、アルファベットのb、c及びdの各々に読み替える。 The description of each variation of the substrate electrode pads 409b, 409c and 409d shown in FIG. 10 is obtained by replacing the description of the substrate electrode pads 409aa to 409ac with reference to FIG. 12 as follows. That is, the letter a included in the reference numerals attached to the components shown in FIG. 11 is read as the letter b, c, and d in the order of the substrate electrode pads 409b, 409c, and 409d.

図13は、第二実施形態の実装構造体の例である実装構造体100aの上面図である。また、図14は、図13に表す実装構造体100aを線931aに沿って切断した場合を想定した断面を表す概念図である。 FIG. 13 is a top view of a mounting structure 100a, which is an example of the mounting structure of the second embodiment. 14 is a conceptual diagram showing a cross section assuming that the mounting structure 100a shown in FIG. 13 is cut along the line 931a.

実装構造体100aにおいては、図10及び図11に表す基板402aの基板電極パッド409の各々と、図7に表すLSIチップ201aのLSI電極パッド208の各々とが、互いに対向している。基板電極パッド409の各々とLSI電極パッド208の各々とは、図13に表す見方において、重なっている。 In the mounting structure 100a, each of the substrate electrode pads 409 of the substrate 402a shown in FIGS. 10 and 11 and each of the LSI electrode pads 208 of the LSI chip 201a shown in FIG. 7 face each other. Each of the substrate electrode pads 409 and each of the LSI electrode pads 208 overlap in the view shown in FIG.

一方、基板電極パッド409a乃至409dの各々は、対応するLSI電極パッド208a乃至208dの各々と、図13に表す見方において、対角線226a又は226bの方向にずれている。ずれの向きは、基板電極パッド409a乃至409dの各々については、LSIチップの中心を表す点221の向きである。また、LSI電極パッド208a乃至208dの各々については、点221の向きの反対向きである。 On the other hand, each of the substrate electrode pads 409a to 409d is offset from each of the corresponding LSI electrode pads 208a to 208d in the direction of the diagonal line 226a or 226b from the view shown in FIG. The direction of deviation is the direction of the point 221 representing the center of the LSI chip for each of the substrate electrode pads 409a to 409d. Also, each of the LSI electrode pads 208 a to 208 d is in the opposite direction to the direction of the point 221 .

LSI電極パッド208の各々と、対応する基板電極パッド409の各々との間には、図14に表すようにはんだバンプ307が形成されている。はんだバンプ307の形状は、図14に表すようにたる型である。当該形状は、例えば、図4に表すようなものである。 Solder bumps 307 are formed between each of the LSI electrode pads 208 and each of the corresponding substrate electrode pads 409 as shown in FIG. The solder bump 307 has a barrel shape as shown in FIG. The shape is, for example, as shown in FIG.

一方、図14に表すように、LSI電極パッド208aと基板電極パッド409aとの間には、はんだバンプ307aが形成されている。また、LSI電極パッド208bと基板電極パッド409bとの間には、はんだバンプ307bが形成されている。 On the other hand, as shown in FIG. 14, solder bumps 307a are formed between the LSI electrode pads 208a and the substrate electrode pads 409a. A solder bump 307b is formed between the LSI electrode pad 208b and the substrate electrode pad 409b.

以下の説明において、LSI電極パッド208m(mはa乃至dのいずれか)、はんだバンプ307m及び基板電極パッド409mからなる接合構造を接合構造310mと言うことにする。 In the following description, a joint structure consisting of the LSI electrode pad 208m (m is any one of a to d), the solder bump 307m and the substrate electrode pad 409m will be referred to as a joint structure 310m.

図15は、接合構造310mを表す上面概念図である。また、図16は、接合構造310mを表す斜視概念図である。 FIG. 15 is a conceptual top view showing the joining structure 310m. Moreover, FIG. 16 is a perspective conceptual diagram showing 310 m of joining structures.

図15及び図16に表すように、点903mで表すLSI電極パッド208mの重心は、点905mで表すはんだバンプ307mの重心より、LSIチップ201aの中心の向きの反対向きを表す矢印911mの向きにずれている。また、点904mで表す基板電極パッド409mの重心は、点905mで表すはんだバンプ307mの重心より、LSIチップ201aの中心の向きを表す矢印912mの向きにずれている。 As shown in FIGS. 15 and 16, the center of gravity of the LSI electrode pad 208m represented by the point 903m is in the direction of the arrow 911m representing the direction opposite to the direction of the center of the LSI chip 201a from the center of gravity of the solder bump 307m represented by the point 905m. out of alignment. Also, the center of gravity of the substrate electrode pad 409m represented by the point 904m is shifted in the direction of the arrow 912m representing the direction of the center of the LSI chip 201a from the center of gravity of the solder bump 307m represented by the point 905m.

そして、図16に表すように、LSI電極パッド208mと基板電極パッド409mとの間に、はんだバンプ307mが形成されている。 As shown in FIG. 16, solder bumps 307m are formed between the LSI electrode pads 208m and the substrate electrode pads 409m.

ここで、図15及び図16に表す接合構造310mを図14に表すLSIチップ本体部202及び基板本体部411ごと加熱した場合を考える。 Here, consider a case where the bonding structure 310m shown in FIGS. 15 and 16 is heated together with the LSI chip main body 202 and the substrate main body 411 shown in FIG.

図14に表すLSIチップ本体部202は、主として、線膨張係数の比較的小さいシリコンにより構成されている。また、基板本体部411は、主に、シリコンより熱膨張率の大きい樹脂で形成されている。 The LSI chip main body 202 shown in FIG. 14 is mainly made of silicon with a relatively small coefficient of linear expansion. Further, the substrate body portion 411 is mainly made of resin having a larger coefficient of thermal expansion than silicon.

そのため、接合構造310mを図14に表すLSIチップ本体部202及び基板本体部411ごと加熱すると、基板本体部411は大きく膨張する一方で、LSIチップ本体部202の膨張の程度は小さい。 Therefore, when the bonding structure 310m is heated together with the LSI chip main body 202 and the substrate main body 411 shown in FIG. 14, the substrate main body 411 expands greatly, while the LSI chip main body 202 expands to a small degree.

そのため、前記加熱により、LSI電極パッド208mはほとんど移動しない。一方、基板電極パッド409mは、前記加熱による熱膨張により、図13に表すLSIチップ中心を表す点221の向きと反対向きを表す矢印911mの向きに移動する。 Therefore, the LSI electrode pad 208m hardly moves due to the heating. On the other hand, the substrate electrode pad 409m moves in the direction of the arrow 911m opposite to the direction of the point 221 representing the center of the LSI chip shown in FIG. 13 due to the thermal expansion due to the heating.

そのため、基板電極パッド409mとはんだバンプ307mとの界面952には、矢印911mの向きの力が加わる。その力により、界面952において発生する応力は、界面952内において一様ではなく、応力分布が生じる。その応力分布のシミュレーション結果は、図21を参照して後述する。 Therefore, a force in the direction of the arrow 911m is applied to the interface 952 between the board electrode pad 409m and the solder bump 307m. Due to this force, the stress generated at the interface 952 is not uniform within the interface 952, resulting in a stress distribution. A simulation result of the stress distribution will be described later with reference to FIG.

また、LSI電極パッド208mとはんだバンプ307mとの界面951には、矢印912mの向きの力が加わる。その力により、界面951において発生する応力は、界面951内において一様ではなく、応力分布が生じる。その応力分布のシミュレーション結果は、図20を参照して後述する。 A force in the direction of an arrow 912m is applied to the interface 951 between the LSI electrode pad 208m and the solder bump 307m. Due to this force, the stress generated at the interface 951 is not uniform within the interface 951, and stress distribution occurs. A simulation result of the stress distribution will be described later with reference to FIG.

図17は、図15及び図16に表す接合構造310mの形成方法を表す概念図である。 17A and 17B are conceptual diagrams showing a method of forming the joint structure 310m shown in FIGS. 15 and 16. FIG.

図17(a)に表すように、まず、LSI電極パッド208mにはんだ308mを供給し、加熱により、LSI電極パッド208mとはんだ308mとを接合させる。 As shown in FIG. 17A, first, solder 308m is supplied to the LSI electrode pad 208m, and the LSI electrode pad 208m and the solder 308m are joined by heating.

そして、基板電極パッド409mにはんだ309mを供給し、加熱により、基板電極パッド409mとはんだ309mとを接合させる。 Then, solder 309m is supplied to the substrate electrode pad 409m, and the substrate electrode pad 409m and the solder 309m are joined by heating.

そして、図17(a)に表すように、はんだ308mとはんだ309mとを接触させる。 Then, as shown in FIG. 17A, the solder 308m and the solder 309m are brought into contact with each other.

そして、図17(a)に表す構成全体を加熱し、はんだ308m及び309mを溶融させる。すると、はんだ308mは溶融により、同じく溶融しているはんだ309mと接合して一体化する。 The entire configuration shown in FIG. 17(a) is then heated to melt the solders 308m and 309m. As a result, the solder 308m is melted to join and integrate with the similarly melted solder 309m.

その後、前記構成全体を冷却すると、一体化したはんだ308m及び309mが固化し、図17(b)に表すはんだバンプ307mが形成される。
[応力シミュレーション]
次に、第二実施形態の実装構造体における応力シミュレーション結果を説明する。なおシミュレーションにより導出した応力としては、多方向から複合的に荷重が加わるような応力場において、一軸の引っ張り又は圧縮応力へ投影した応力値を表すミーゼス応力を用いた。
The entire structure is then cooled to solidify the combined solders 308m and 309m to form the solder bumps 307m shown in FIG. 17(b).
[Stress simulation]
Next, stress simulation results for the mounting structure of the second embodiment will be described. As the stress derived from the simulation, von Mises stress representing a stress value projected to a uniaxial tensile or compressive stress in a stress field where loads are applied in multiple directions was used.

図18は、シミュレーションに用いた実装構造体112における接合構造の配置を表す図である。 FIG. 18 is a diagram showing the layout of the joint structure in the mounting structure 112 used in the simulation.

実装構造体112における接合構造は、6個×6個のマトリクス状に配列している。これらの接合構造は、図示しない、基板本体部(図1に表す基板本体部411参照)とLSIチップ本体部(LSIチップ本体部202参照)に固定されている。図18に表す36個の接合構造は12個×12個の144個の接合構造を想定し、接合構造の対称性を考慮して、その1/4の部分を切り出したものである。 The bonding structures in the mounting structure 112 are arranged in a 6×6 matrix. These joint structures are fixed to a substrate main body (see substrate main body 411 shown in FIG. 1) and an LSI chip main body (see LSI chip main body 202), which are not shown. The 36 joint structures shown in FIG. 18 are obtained by cutting out 1/4 of the 144 joint structures, which is 12×12, in consideration of the symmetry of the joint structures.

また、図18に表す接合構造310bは図15及び図16に表す第二実施形態の接合構造とし、それ以外の接合構造は、図4に表す一般的な接合構造である接合構造320とした。 The joint structure 310b shown in FIG. 18 is the joint structure of the second embodiment shown in FIGS. 15 and 16, and the other joint structure is the joint structure 320, which is a general joint structure shown in FIG.

図18に表す矢印911bは、LSIチップの中心位置から、LSIチップの対角線に沿って遠ざかる向きを表す。 An arrow 911b shown in FIG. 18 indicates a direction away from the center position of the LSI chip along a diagonal line of the LSI chip.

接合構造310bは、LSIチップの中心位置から最も離れた位置にある接合構造である。そのため、接合構造310bは、全接合構造中、LSIチップと基板との温度膨張係数差により生じる応力が最も大きくなるものである。 The junction structure 310b is the junction structure located farthest from the center position of the LSI chip. Therefore, among all the bonding structures, the bonding structure 310b has the largest stress caused by the difference in temperature expansion coefficient between the LSI chip and the substrate.

なお計算条件は、LSIチップの線膨張係数は3ppm/℃、サイズは26mm×26mm、厚みは1mmとした。また、基板の線膨張係数は32ppm/℃、サイズは56mm×56mm、厚みは1.6mmとした。また、バンプの高さは0.5mmとした。また、温度は25℃から150℃まで上昇するものとした。 The calculation conditions were that the linear expansion coefficient of the LSI chip was 3 ppm/° C., the size was 26 mm×26 mm, and the thickness was 1 mm. The substrate had a coefficient of linear expansion of 32 ppm/° C., a size of 56 mm×56 mm, and a thickness of 1.6 mm. Also, the height of the bump was set to 0.5 mm. Also, the temperature was assumed to rise from 25°C to 150°C.

最初に、LSIチップ電極パッドと基板電極パッドとの配置が図19に表す場合についての、LSIチップ電極パッド及び基板電極パッドの各々における応力分布を求めた。なお、図19は、LSIチップ電極パッド及び基板電極パッドをLSIチップ側から見た場合を想定した上面図である。 First, the stress distribution in each of the LSI chip electrode pads and the substrate electrode pads was determined when the arrangement of the LSI chip electrode pads and the substrate electrode pads is shown in FIG. FIG. 19 is a top view assuming that the LSI chip electrode pads and substrate electrode pads are viewed from the LSI chip side.

図19に表すLSI電極パッド208v及び基板電極パッド209vはシミュレーション用に想定したLSIチップ電極パッド及び基板電極パッドである。LSI電極パッド208vはLSIチップの中心の向きと反対向きに、基板電極パッド209vとは、LSIチップの中心の向きに、各々相対的にずれて配置されている。 LSI electrode pads 208v and substrate electrode pads 209v shown in FIG. 19 are LSI chip electrode pads and substrate electrode pads assumed for simulation. The LSI electrode pads 208v are arranged in a direction opposite to the center of the LSI chip, and the substrate electrode pads 209v are arranged in a direction toward the center of the LSI chip.

図20は、図19に表すLSI電極パッド208vにおける応力分布の計算結果を表す図である。なお、応力分布を表す図において、応力の値を示した線は、示された応力が生じる点を結んだ等応力線を表す。 FIG. 20 is a diagram showing calculation results of stress distribution in the LSI electrode pad 208v shown in FIG. In the diagrams showing the stress distribution, the lines showing the stress values represent iso-stress lines connecting the points where the shown stresses occur.

LSI電極パッド208vにおいては、LSIチップの中心の向きの端部941aと、同向きの反対向きの端部941bとにおいて応力の極大がある。端部941aにおける応力の極大値は1877MPa、端部941bにおける応力の極大値は731MPaである。 In the LSI electrode pad 208v, there is a maximum stress at the end 941a facing the center of the LSI chip and the opposite end 941b facing the same direction. The maximum stress at the end 941a is 1877 MPa, and the maximum stress at the end 941b is 731 MPa.

図21は、図19に表す基板電極パッド409vにおける応力分布の計算結果を表す図である。 FIG. 21 is a diagram showing calculation results of stress distribution in the substrate electrode pad 409v shown in FIG.

基板電極パッド409vにおいては、LSIチップの中心の向きの端部941cと、同向きの反対向きの端部941dとにおいて応力の極大がある。端部941cにおける応力の極大値は980MPa、端部941dにおける応力の極大値は1487MPaである。 In the substrate electrode pad 409v, there is a maximum stress at an end portion 941c facing the center of the LSI chip and an opposite end portion 941d facing the same direction. The maximum stress at the end 941c is 980 MPa, and the maximum stress at the end 941d is 1487 MPa.

次に、LSI電極パッドと基板電極パッドとの配置が図22に表すものである場合について、LSI電極パッド及び基板電極パッドの各々における応力分布を計算した。
図22は、LSLチップ電極パッド及び基板電極パッドをLSIチップ側から見た場合を想定した上面図である。
Next, the stress distribution in each of the LSI electrode pads and the substrate electrode pads was calculated for the case where the LSI electrode pads and the substrate electrode pads were arranged as shown in FIG.
FIG. 22 is a top view assuming that the LSL chip electrode pads and substrate electrode pads are viewed from the LSI chip side.

図22に表すLSI電極パッド208w及び基板電極パッド409wはシミュレーション用に想定したLSIチップ電極パッド及び基板電極パッドである。LSI電極パッド208wと基板電極パッド409wとは、LSIチップの中心の向きに平行な方向の最大の幅を表す線が互いに重なり合うように配置されている。 LSI electrode pads 208w and substrate electrode pads 409w shown in FIG. 22 are LSI chip electrode pads and substrate electrode pads assumed for simulation. The LSI electrode pads 208w and the substrate electrode pads 409w are arranged so that the lines representing the maximum width in the direction parallel to the center of the LSI chip overlap each other.

図22に表す電極パッドの配置は、特許文献4が開示するものである。 The arrangement of the electrode pads shown in FIG. 22 is disclosed in Patent Document 4.

図23は、図22に表すLSI電極パッド208wにおける応力分布の計算結果を表す図である。 FIG. 23 is a diagram showing calculation results of stress distribution in the LSI electrode pad 208w shown in FIG.

LSI電極パッド208wにおいては、LSIチップの中心の向きの端部941eと、同向きの反対向きの端部941fとにおいて応力の極大がある。端部941eにおける応力の極大値は1793MPa、端部941fにおける応力の極大値は1583MPaである。 In the LSI electrode pad 208w, there is a maximum stress at the end 941e facing the center of the LSI chip and the opposite end 941f facing the same direction. The maximum stress at the end 941e is 1793 MPa, and the maximum stress at the end 941f is 1583 MPa.

図24は、図22に表す基板電極パッド409wにおける応力分布の計算結果を表す図である。 FIG. 24 is a diagram showing calculation results of stress distribution in the substrate electrode pad 409w shown in FIG.

基板電極パッド409wにおいては、LSIチップの中心の向きの端部941gと、同向きの反対向きの端部941hとにおいて応力の極大がある。端部941gにおける応力の極大値は1543MPa、端部941hにおける応力の極大値は2044MPaである。 In the substrate electrode pad 409w, there is a maximum stress at an end portion 941g facing the center of the LSI chip and an opposite end portion 941h facing the same direction. The maximum stress at the end 941g is 1543 MPa, and the maximum stress at the end 941h is 2044 MPa.

図25は、以上のシミュレーションで導出した、LSI電極パッド及び基板電極パッドの各端部における応力の極大値を表す図である。 FIG. 25 is a diagram showing the maximum values of the stresses at the ends of the LSI electrode pads and substrate electrode pads derived from the above simulation.

図19に表す配置の場合は、図22に表す配置の場合と比較した場合、LSI電極パッドのLSIチップ中心向き端部における応力の極大値は同程度である。また、LSI電極パッドのLSIチップ中心向きの反対向き端部における応力の極大値は、図19の場合は図22の場合と比較して、1583MPaから731MPaに大きく減少する。また、基板電極パッドのLSIチップ中心向き端部における応力の極大値は、図19の場合は図22の場合より、1543MPaから980MPaに大きく減少する。また、基板電極パッドのLSIチップ中心向きの反対向き端部における応力の極大値は、図19の場合は図22の場合と比べて、2044MPaから1487MPaに大きく減少する。 In the case of the arrangement shown in FIG. 19, when compared with the case of the arrangement shown in FIG. 22, the maximum value of the stress at the end of the LSI electrode pad facing the center of the LSI chip is approximately the same. Also, the maximum value of the stress at the opposite end of the LSI electrode pad toward the center of the LSI chip greatly decreases from 1583 MPa to 731 MPa in the case of FIG. 19 as compared with the case of FIG. Also, the maximum value of the stress at the end portion of the substrate electrode pad facing the center of the LSI chip is greatly reduced from 1543 MPa to 980 MPa in the case of FIG. 19 as compared with the case of FIG. Also, the maximum value of the stress at the end of the substrate electrode pad opposite to the center of the LSI chip is significantly reduced from 2044 MPa to 1487 MPa in the case of FIG. 19 compared to the case of FIG.

以上から、各端部における応力極大値は、図19に表すように電極パッド同士の位置をずらすことにより、減少する傾向があることが理解できる。 From the above, it can be understood that the maximum stress value at each end tends to decrease by shifting the positions of the electrode pads as shown in FIG.

次に、図25に表すシミュレーション結果が得られる理由を考察する。 Next, the reason why the simulation results shown in FIG. 25 are obtained will be considered.

図26は、図19及び図22の各々に表す電極パッド対を含む接合構造である接合構造310v及び310wの断面を表すイメージ図である。 FIG. 26 is an image diagram showing cross sections of joint structures 310v and 310w, which are joint structures including electrode pad pairs shown in FIGS. 19 and 22, respectively.

図26(a)は、図19に表すLSI電極パッド208v及び基板電極パッド409vを含む接合構造310vの断面イメージ図である。図26(a)は、接合構造310vを、図20に表す端部941a及び941b並びに図21に表す端部941c及び941dを含む断面を想定したものである。図26(a)には、端部941a乃至941dの各々に対応する応力も示してある。 FIG. 26(a) is a cross-sectional image diagram of a bonding structure 310v including the LSI electrode pad 208v and the substrate electrode pad 409v shown in FIG. FIG. 26(a) assumes a cross section of the joint structure 310v including the ends 941a and 941b shown in FIG. 20 and the ends 941c and 941d shown in FIG. FIG. 26(a) also shows the stress corresponding to each of the ends 941a-941d.

端部941a乃至941dの各々におけるはんだバンプ307vの接触角は、端部941a乃至941dの順に、接触角θ1乃至θ4の各々である。 The contact angles of the solder bumps 307v on each of the ends 941a to 941d are contact angles θ1 to θ4, respectively, in the order of the ends 941a to 941d.

図26(b)は、図22に表すLSI電極パッド208w及び基板電極パッド409wを含む接合構造310wの断面イメージ図である。図26(b)は、接合構造310wを、図23に表す端部941e及び941f並びに図24に表す端部941g及び941hを含む断面を想定したものである。図26(a)には、端部941a乃至941dの各々に対応する応力も示してある。 FIG. 26(b) is a cross-sectional image view of a bonding structure 310w including the LSI electrode pad 208w and the substrate electrode pad 409w shown in FIG. FIG. 26(b) assumes a cross section of the joint structure 310w including the ends 941e and 941f shown in FIG. 23 and the ends 941g and 941h shown in FIG. FIG. 26(a) also shows the stress corresponding to each of the ends 941a-941d.

端部941e乃至941hの各々におけるはんだバンプ307wの接触角は、端部941e乃至941hの順に、接触角θ5乃至θ8の各々である。 The contact angles of the solder bump 307w on each of the ends 941e to 941h are contact angles θ5 to θ8, respectively, in the order of the ends 941e to 941h.

ここで、接触角θ2及びθ3の各々は、接触角θ2及びθ3の順に、接触角θ6及びθ7の各々よりも小さい。ここで、一般的に、はんだの接触角が小さくなると電極とはんだとの界面で発生する応力は小さくなることが知られている。端部941b及び941cにおける応力である731MP及び980MPaは、端部941f及び941gにおける応力である1583MPa及び1543MPaより小さい。これは、接触角θ2及びθ3の各々が、接触角θ6及びθ7の各々よりも小さいためと考えられる。 Here, each of the contact angles θ2 and θ3 is smaller than each of the contact angles θ6 and θ7 in the order of the contact angles θ2 and θ3. Here, it is generally known that the smaller the contact angle of solder, the smaller the stress generated at the interface between the electrode and the solder. The stresses at ends 941b and 941c of 731 MPa and 980 MPa are less than the stresses at ends 941f and 941g of 1583 MPa and 1543 MPa. This is probably because each of the contact angles θ2 and θ3 is smaller than each of the contact angles θ6 and θ7.

一方、接触角θ1は接触角θ5よりも大きいので、それだけからは、端部941aの応力は端部941eの応力より顕著に大きくなるはずである。しかしながら、端部941aの応力は1877MPaと、端部941eの応力の1793MPaと比較して違いが小さい。これは、端部941aが、前述の低曲率辺に位置するので、低曲率辺が存在することによる形状の効果による応力分散により、応力の増大が抑えられていることを意味していると考えられる。 On the other hand, since the contact angle θ1 is larger than the contact angle θ5, the stress at the end portion 941a should be significantly larger than the stress at the end portion 941e. However, the difference between the stress at the end 941a of 1877 MPa and the stress at the end 941e of 1793 MPa is small. This is thought to mean that, since the end portion 941a is located on the aforementioned low curvature side, the increase in stress is suppressed by the stress distribution due to the effect of the shape due to the presence of the low curvature side. be done.

なお、端部941dの応力1487MPaが、端部941hの応力2044MPより小さい理由は、一つには、低曲率辺が存在することによる形状の効果による応力分散により、応力の増大が抑えられることによる。前記理由は二つには、はんだバンプの長さが長くなることにより、はんだバンプによる応力の緩和が生じているためと考えられる。 One of the reasons why the stress 1487 MPa of the end portion 941d is smaller than the stress 2044 MPa of the end portion 941h is that stress distribution due to the effect of the shape due to the presence of the low curvature side suppresses an increase in stress. . Two of the reasons for this are thought to be that stress is relieved by the solder bumps as the length of the solder bumps increases.

以上のシミュレーションによる応力分布の説明は、図18に表す実装構造体112が加熱されることによる基板の膨張により接合構造310bに加えられる応力を想定したものである。 The above description of the stress distribution based on the simulation assumes the stress applied to the bonding structure 310b due to the expansion of the substrate due to the mounting structure 112 shown in FIG. 18 being heated.

ここで、実装構造体112が加熱されることによる基板の膨張により接合構造310bに加えられる応力を想定する。上記シミュレーションにより求めたミーゼス応力の応力分布は、温度上昇時と温度降下時において同じになる。 Here, the stress applied to the bonding structure 310b due to the expansion of the substrate due to the heating of the mounting structure 112 is assumed. The stress distribution of the von Mises stress obtained by the above simulation is the same when the temperature rises and when the temperature drops.

そのため、図18に表す実装構造体112を冷却することによる基板の収縮により接合構造310bに加えられる力を想定した場合にも、上記と同様の応力分布が算出される。その理由は、LSI電極パッド及び基板電極パッドの各々において引っ張り応力と圧縮応力の発生する場所は逆転するが、発生する場所は同じであるためである。
[効果]
本実施形態の接合構造においては、LSI電極パッドと対応する基板電極パッドの各々を、高曲率辺と低曲率辺とで囲まれた形状とする。そして、LSI電極パッドの低曲率辺を、LSIチップの中心の向きと反対向きに配置する。また、基板電極パッドを、LSIチップの中心の向きに配置する。その上で、各電極パッドの高曲率辺同士が互いに遠ざかるようにずらして配置する。これにより、前記接合構造は、実施形態のシミュレーション結果により示したように、少なくともLSI電極パッド及び基板電極パッドのLSIチップの対角線方向の各端部における応力極大値を、全体として緩和することができる。
Therefore, even when assuming the force applied to the bonding structure 310b due to the contraction of the substrate due to the cooling of the mounting structure 112 shown in FIG. 18, the stress distribution similar to the above is calculated. The reason for this is that the places where the tensile stress and the compressive stress are generated are reversed in each of the LSI electrode pads and the substrate electrode pads, but the places where they are generated are the same.
[effect]
In the junction structure of the present embodiment, each of the LSI electrode pads and the corresponding substrate electrode pads has a shape surrounded by a high curvature side and a low curvature side. Then, the low-curvature side of the LSI electrode pad is arranged in the direction opposite to the direction of the center of the LSI chip. Also, the substrate electrode pads are arranged toward the center of the LSI chip. Then, the high curvature sides of the electrode pads are shifted away from each other. As a result, as shown by the simulation results of the embodiment, the bonding structure can relax the maximum stress value at least at each end of the LSI chip in the diagonal direction of the LSI electrode pad and the substrate electrode pad as a whole. .

本実施形態の接合構造は、特許文献4が開示する接合構造と比較して、LSIチップの対角線方向に発生する応力極大値を、さらに緩和することができる。 Compared with the joint structure disclosed in Patent Document 4, the joint structure of this embodiment can further reduce the maximum stress generated in the diagonal direction of the LSI chip.

接合構造における破損は、一般的に応力極大値と結びついている。そのため、本実施形態の接合構造は、特許文献4が開示する接合構造と比較して、さらに、破損の生じる確率を低減できる。すなわち、本実施形態の接合構造は、特許文献4が開示する接合構造と比較して、さらに、接合構造に加えられる力に対しての耐性の向上を図り得る。 Failures in bonded structures are generally associated with stress maxima. Therefore, the joint structure of this embodiment can further reduce the probability of breakage as compared with the joint structure disclosed in Patent Document 4. That is, the joint structure of the present embodiment can further improve the resistance to the force applied to the joint structure as compared with the joint structure disclosed in Patent Document 4.

図27は、実施形態の接合構造の最小限の構成である接合構造310xの構成を表すイメージ図である。 FIG. 27 is an image diagram showing the configuration of a joint structure 310x, which is the minimum configuration of the joint structure of the embodiment.

接合構造310xは、第一被接合部701xと接合体307xとを備える。第一被接合部701xは、所定の閉曲線を外縁とする。 The bonded structure 310x includes a first bonded portion 701x and a bonded body 307x. The first welded portion 701x has a predetermined closed curve as an outer edge.

接合体307xは、第一被接合部701xに接合する。 The bonded body 307x is bonded to the first bonded portion 701x.

接合体307xには、第一被接合部701xに平行な向きである第一の向きの力が加わる場合がある。 A force in a first direction parallel to the first joined portion 701x may be applied to the joined body 307x.

第一被接合部701xの重心である第一被接合部重心から、前記第一の向き及び前記第一の向きの逆向きのうちのいずれかである第二の向きに引いた半直線と前記閉曲線との交点を第一点941axとする。また、前記第一被接合部重心から、前記第二の向きの反対向きに引いた半直線と前記閉曲線との交点を第二点941bxとする。その場合、第一点941axにおける前記閉曲線の曲率より、第二点941bxにおける前記閉曲線の曲率の方が小さい.
また、接合体307xの接合体重心と第一被接合部701x重心とを結ぶ直線が、前記接合に係る接合面960xに対し、前記反対向きに傾いて形成されている。
A half line drawn from the first to-be-joined part gravity center, which is the center of gravity of the first to-be-joined part 701x, in a second direction that is either the first direction or the opposite direction of the first direction, and the Let the intersection with the closed curve be the first point 941ax. A second point 941bx is defined as an intersection of a half line drawn from the center of gravity of the first joined portion in the direction opposite to the second direction and the closed curve. In that case, the curvature of the closed curve at the second point 941bx is smaller than the curvature of the closed curve at the first point 941ax.
Further, a straight line connecting the center of gravity of the joined body 307x and the center of gravity of the first joined portion 701x is inclined in the opposite direction with respect to the joining surface 960x involved in joining.

接合構造310xにおいては、接合体307xは前記反対向きに傾いて形成されている。そのため、第一点941axにおける接合体307xの接合面960xへの接触角は、接合体が傾いて形成されていない場合と比較して小さい。そのため、接合面960xの第一点941ax近傍で生じる応力の極大値は、接合体が傾いて形成されていない場合と比較して、小さくなる。 In the junction structure 310x, the junction body 307x is inclined in the opposite direction. Therefore, the contact angle of the bonded body 307x to the bonded surface 960x at the first point 941ax is smaller than when the bonded body is not formed tilted. Therefore, the maximum value of the stress generated near the first point 941ax on the joint surface 960x is smaller than when the joined body is not tilted.

一方、接合面960xの第二点941bx近傍で生じる応力の極大値は、上方から見た場合の第二点941bx近傍の接合面960xの形状が、より曲率が小さいものであるため、応力の分散が生じ、増加の程度が少ないか、減少する。 On the other hand, the maximum value of the stress generated near the second point 941bx on the joint surface 960x is that the shape of the joint surface 960x near the second point 941bx when viewed from above has a smaller curvature. occurs and increases to a lesser extent or decreases.

以上により、接合構造310xは、接合体が傾かないで形成された場合と比較して、応力の極大値が小さくなる。 As described above, the bonding structure 310x has a smaller maximum value of stress compared to the case where the bonding body is formed without tilting.

接合構造における破損は、一般的に応力極大値と結びついている。そのため、本実施形態の接合構造は、特許文献4が開示する接合構造と比較して、さらに、破損の生じる確率を低減できる。すなわち、本実施形態の接合構造は、特許文献4が開示する接合構造と比較して、さらに、接合構造に加えられる力に対しての耐性の向上を図り得る。 Failures in bonded structures are generally associated with stress maxima. Therefore, the joint structure of this embodiment can further reduce the probability of breakage as compared with the joint structure disclosed in Patent Document 4. That is, the joint structure of the present embodiment can further improve the resistance to the force applied to the joint structure as compared with the joint structure disclosed in Patent Document 4.

そのため、接合構造310xは、前記構成により、[発明の効果]の項に記載した効果を奏する。 Therefore, the junction structure 310x has the effects described in the section [Effects of the Invention] due to the above configuration.

なお、図27に表す接合構造310xは、例えば、図5に表す接合構造310v、図14に表す接合構造310a及び310bのいずれか、又は、図15及び図16に表す接合構造310mである。 Note that the joint structure 310x shown in FIG. 27 is, for example, the joint structure 310v shown in FIG. 5, one of the joint structures 310a and 310b shown in FIG. 14, or the joint structure 310m shown in FIGS.

また、第一被接合部701xは、例えば、図5に表すLSI電極パッド208v及び基板電極パッド409vのいずれか、又は、図15及び図16に表す、LSI電極パッド208m及び基板電極パッド409mのいずれかである。 5, or the LSI electrode pad 208m and the substrate electrode pad 409m shown in FIGS. 15 and 16. or

また、接合体307xは、例えば、図5に表すはんだバンプ307v、又は、図15及び図16に表すはんだバンプ307mである。 Also, the bonded bodies 307x are, for example, the solder bumps 307v shown in FIG. 5 or the solder bumps 307m shown in FIGS.

また、第一点941axは、例えば、図8に表す点901c、図9に表す点901c及び901j、図11に表す点902c及び図12に表す点902c及び902j、のいずれかである。また、第二点941bxは、例えば、図8に表す点901d、図9に表す点901e、901l及び901k、図11に表す点902d及び図12に表す点902e、902l及び902k、のいずれかである。 8, points 901c and 901j in FIG. 9, point 902c in FIG. 11, and points 902c and 902j in FIG. 12, for example. 8, points 901e, 901l and 901k shown in FIG. 9, point 902d shown in FIG. 11, and points 902e, 902l and 902k shown in FIG. be.

以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and further modifications, replacements, and adjustments can be made without departing from the basic technical idea of the present invention. can be added. For example, the configuration of elements shown in each drawing is an example for helping understanding of the present invention, and the configuration is not limited to the configuration shown in these drawings.

また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
(付記1)
所定の閉曲線を外縁とする第一被接合部と、前記第一被接合部に接合する接合体と、を備え、
前記接合体に、前記第一被接合部の第一被接合面に平行な向きである第一の向きの力が加わる場合があり、
前記第一被接合部の重心である第一被接合部重心から、前記第一の向き及び前記第一の向きの逆向きのうちのいずれかである第二の向きに引いた半直線と前記閉曲線との交点である第一点における前記閉曲線の曲率より、前記第一被接合部重心から、前記第二の向きの反対向きに引いた半直線と前記閉曲線との交点である第二点における前記閉曲線の曲率の方が小さく、
前記接合体の重心である接合体重心と前記第一被接合部重心とを結ぶ直線が、前記接合に係る接合面に対し、前記反対向きに傾いて形成されている、
接合構造。
(付記2)
前記第一被接合部が、曲率の平均値が第三曲率の第一曲線と、前記平均値が前記第三曲率より小さい第四曲率の第二曲線と、により囲まれた形状であり、前記第一点が前記第一曲線に含まれ、前記第二点が前記第二曲線に含まれる、付記1に記載された接合構造。
(付記3)
前記第二曲線が直線を含む、付記2に記載された接合構造。
(付記4)
前記第二曲線が直線である、付記2に記載された接合構造。
(付記5)
前記接合体がはんだである、付記1乃至付記4のうちのいずれか一に記載された接合構造。
(付記6)
前記第一被接合部が第一電極である、付記1乃至付記5のうちのいずれか一に記載された接合構造。
(付記7)
前記力が前記接合体の、前記接合面から離れた位置に加えられる、付記1乃至付記6のうちのいずれか一に記載された接合構造。
(付記8)
前記第一被接合部が第一基体に形成されている、付記1乃至付記7のうちのいずれか一に記載された接合構造。
(付記9)
前記第一基体における前記第一被接合部が形成されている形成面における複数の形成位置のうち、前記形成位置の位置範囲の重心である位置範囲重心から最も離れた前記形成位置に、前記第一被接合部がある、付記8に記載された接合構造。
(付記10)
前記位置範囲重心が、前記形成面の重心である形成面重心である、付記9に記載された接合構造。
(付記11)
前記第一基体が大規模集積回路チップ又は基板のいずれかである、付記8乃至付記10のうちのいずれか一に記載された接合構造。
(付記12)
前記第一基体をさらに含む、付記8乃至付記11のうちのいずれか一に記載された接合構造。
(付記13)
前記力が前記接合体の、前記接合体と第二被接合部との第二接合面により加えられる、付記1乃至付記12のうちのいずれか一に記載された接合構造。
(付記14)
前記第二被接合部が第二電極である、付記13に記載された接合構造。
(付記15)
前記第二接合面が前記接合面と略平行である、付記13又は付記14に記載された接合構造。
(付記16)
前記第二被接合部をさらに含む、付記13乃至付記15のうちのいずれか一に記載された接合構造。
(付記17)
前記第二被接合部が第二基体に形成されている、付記13乃至付記16のうちのいずれか一に記載された接合構造。
(付記18)
前記第二基体が大規模集積回路チップ又は基板のいずれかである、付記17に記載された接合構造。
(付記19)
前記第二基体をさらに含む、付記17又は付記18に記載された接合構造。
(付記20)
前記第一被接合部が第一基体に含まれ、前記接合体が第二基体に含まれる第二被接合部に対し第二の接合がされており、
前記力が、前記第一基体と前記第二基体との線膨張係数の差により生じる、付記1に記載された接合構造。
(付記21)
前記第一基体が大規模集積回路チップであり、前記第二基体が基板である、付記20に記載された接合構造。
(付記22)
前記基板がプリント基板である、付記21に記載された接合構造。
(付記23)
付記1乃至付記22のうちのいずれか一に記載された接合構造を複数備える、構造体。
Also, part or all of the above embodiments may be described as the following additional remarks, but are not limited to the following.
(Appendix 1)
A first part to be joined having a predetermined closed curve as an outer edge, and a joined body to be joined to the first part to be joined,
A force in a first direction parallel to the first surface to be joined of the first part to be joined may be applied to the joined body,
A half line drawn from the center of gravity of the first part to be joined, which is the center of gravity of the first part to be joined, in a second direction that is either the first direction or the opposite direction of the first direction, and the half line From the curvature of the closed curve at the first point that is the intersection with the closed curve, at the second point that is the intersection of the closed curve and a half line drawn from the center of gravity of the first joined portion in the opposite direction to the second direction the curvature of the closed curve is smaller,
A straight line connecting the center of gravity of the joint, which is the center of gravity of the joined body, and the center of gravity of the first jointed portion is formed to be inclined in the opposite direction with respect to the joint surface related to the joining,
junction structure.
(Appendix 2)
The first joint portion has a shape surrounded by a first curve having a third curvature with an average value of curvature and a second curve with a fourth curvature having an average value smaller than the third curvature, and 2. The junction structure of Claim 1, wherein the first point is included in the first curve and the second point is included in the second curve.
(Appendix 3)
3. The junction structure of clause 2, wherein the second curve comprises a straight line.
(Appendix 4)
3. The joint structure of clause 2, wherein the second curve is a straight line.
(Appendix 5)
5. The joint structure according to any one of appendices 1 to 4, wherein the joint is solder.
(Appendix 6)
The joining structure according to any one of appendices 1 to 5, wherein the first part to be joined is a first electrode.
(Appendix 7)
7. The joint structure according to any one of appendices 1 to 6, wherein the force is applied to a position of the joint body away from the joint surface.
(Appendix 8)
8. The joining structure according to any one of Appendices 1 to 7, wherein the first part to be joined is formed on the first base.
(Appendix 9)
Among the plurality of formation positions on the formation surface of the first base on which the first to-be-joined portion is formed, at the formation position farthest from the position range center of gravity of the position range of the formation position, the first 9. The joint structure of clause 8, wherein there is a single joint.
(Appendix 10)
The joint structure according to Appendix 9, wherein the position range center of gravity is a forming surface center of gravity that is the center of gravity of the forming surface.
(Appendix 11)
11. The bonding structure of any one of Clauses 8-10, wherein the first substrate is either a large scale integrated circuit chip or a substrate.
(Appendix 12)
12. The joint structure according to any one of appendices 8 to 11, further including the first base.
(Appendix 13)
13. The joining structure according to any one of Appendices 1 to 12, wherein the force is applied by a second joining surface of the joining body between the joining body and the second part to be joined.
(Appendix 14)
14. The joining structure according to Appendix 13, wherein the second joined portion is a second electrode.
(Appendix 15)
15. The joint structure according to appendix 13 or appendix 14, wherein the second joint surface is substantially parallel to the joint surface.
(Appendix 16)
16. The joint structure according to any one of appendices 13 to 15, further including the second jointed portion.
(Appendix 17)
17. The joining structure according to any one of appendices 13 to 16, wherein the second part to be joined is formed on the second base.
(Appendix 18)
18. The bonding structure of Clause 17, wherein said second substrate is either a large scale integrated circuit chip or a substrate.
(Appendix 19)
19. The bonded structure according to Appendix 17 or Appendix 18, further comprising the second substrate.
(Appendix 20)
The first joined portion is included in the first base, and the joined body is second joined to the second joined portion included in the second base,
The joining structure according to Appendix 1, wherein the force is generated by a difference in coefficient of linear expansion between the first base and the second base.
(Appendix 21)
21. The bonding structure of Claim 20, wherein said first substrate is a large scale integrated circuit chip and said second substrate is a substrate.
(Appendix 22)
22. The joining structure of clause 21, wherein the substrate is a printed circuit board.
(Appendix 23)
A structure comprising a plurality of joint structures according to any one of Appendices 1 to 22.

100、112 実装構造体
201 LSIチップ
202 LSIチップ本体部
208、208a、208aa、208ab、208ac、208b、208c、208d、208m、208v、208w LSI電極パッド
221、221、901a、901b、901d、901e、901f、901g、901h、901k、901l、902a、902b、902c、902d、902e、902f、902g、902h、902i、902k、902k、902l、903a、903aa、903ab、903ac、903b、903c、903d、903m、904a、904b、904c、904d、904m、905m、906a、906aa、906ab、906ac 点
226a、226b 対角線
227 LSIチップ外周位置
231、232 配列位置
307、307a、307b、307m、307v、307w はんだバンプ
307x 接合体
308b、309b はんだ
310a、310b、310m、310v、310w、310x、320 接合構造
402、402a 基板
409、409a、409aa、409ab、409ac、409b、409c、409d、409m、409v、409w 基板電極パッド
411 基板本体部
701x 第一被接合部
911a、911b、911c、911d、911m、912a、912b、912c、912d、912m、971c、971d、971x 矢印
931b、931c 線
941a、941b、941c、941d、941e、941f、941g、941h 端部
941ax 第一点
941bx 第二点
951、952 界面
960x 接合面
θ1、θ2、θ3、θ4、θ5、θ6、θ7、θ8 接触角
100, 112 mounting structure 201 LSI chip 202 LSI chip main body 208, 208a, 208aa, 208ab, 208ac, 208b, 208c, 208d, 208m, 208v, 208w LSI electrode pads 221, 221, 901a, 901b, 901d, 901e, 901f,901g,901h,901k,901l,902a,902b,902c,902d,902e,902f,902g,902h,902i,902k,902k,902l,903a,903aa,903ab,903ac,903b,903c,903d,903m, 904a, 904b, 904c, 904d, 904m, 905m, 906a, 906aa, 906ab, 906ac Points 226a, 226b Diagonal line 227 LSI chip peripheral position 231, 232 Array position 307, 307a, 307b, 307m, 307v, 307wx Solder bump 307x 308b, 309b Solder 310a, 310b, 310m, 310v, 310w, 310x, 320 Joint structure 402, 402a Substrate 409, 409a, 409aa, 409ab, 409ac, 409b, 409c, 409d, 409m, 409v, 409w Substrate electrode pad 411 Part 701x First joined part 911a, 911b, 911c, 911d, 911m, 912a, 912b, 912c, 912d, 912m, 971c, 971d, 971x Arrow 931b, 931c Line 941a, 941b, 941c, 941d, 941e, 941f, 941g , 941h end portion 941ax first point 941bx second point 951, 952 interface 960x joint surface θ1, θ2, θ3, θ4, θ5, θ6, θ7, θ8 contact angle

Claims (8)

第一基体と第二基体の間に配置される接合体と、前記第一基体と前記接合体の間に接合される第一被接合部と、前記第二基体と前記接合体の間に接合される第二被接合部と、を備え、
前記第一被接合部は、所定の閉曲線を外縁とし、
温度上昇時に、前記第一基体と前記第二基体との線膨張係数の差に起因する力に基づき、前記第一基体と前記接合体の間に、前記第一被接合部の第一被接合面に平行な向きである第一の向きの力が加わるものであり
前記第一被接合部の重心である第一被接合部重心から、前記第一の向きの逆向きである第二の向きに引いた半直線と前記閉曲線との交点である第一点における前記閉曲線の曲率である第一曲率より、前記第一被接合部重心から、前記第二の向きの反対向きに引いた半直線と前記閉曲線との交点である第二点における前記閉曲線の曲率である第二曲率の方が小さく、
前記接合体の重心である接合体重心と前記第一被接合部重心とを結ぶ直線が、前記第一被接合面の法線に対し、前記反対向きに傾いて形成されていることにより前記第一被接合部の前記第一点に対応する端部である第一端部に対する前記接合体の接触角である第一接触角が、前記第一被接合部の前記第二点に対応する端部である第二端部に対する前記接合体の接触角である第二接触角よりも小さく、
前記第二曲率が前記第一曲率よりも小さいことにより、前記第二端部における応力が抑制されるとともに、前記第一接触角が前記第二接触角よりも小さいことにより、前記第一端部における応力が抑制される
接合構造。
A bonded body arranged between a first base and a second base, a first bonded portion bonded between the first base and the bonded body, and bonded between the second base and the bonded body and a second jointed portion ,
The first jointed portion has a predetermined closed curve as an outer edge,
When the temperature rises, the first to-be-bonded portion of the first to-be-bonded portion is forced between the first base and the bonded body based on the force caused by the difference in coefficient of linear expansion between the first base and the second base. A force is applied in a first direction parallel to the surface,
At a first point that is the intersection of a half line drawn in a second direction opposite to the first direction from the center of gravity of the first part to be joined, which is the center of gravity of the first part to be joined, and the closed curve The curvature of the closed curve at a second point, which is the intersection of the closed curve and a half line drawn from the center of gravity of the first joined portion in the direction opposite to the second direction, rather than the first curvature, which is the curvature of the closed curve. is smaller, and
A straight line connecting the center of gravity of the joined body and the center of gravity of the first to-be-joined portion is inclined in the opposite direction with respect to the normal line of the first to-be-joined surface . A first contact angle, which is a contact angle of the joined body with respect to the first end portion corresponding to the first point of the first portion to be joined, corresponds to the second point of the first portion to be joined. smaller than the second contact angle, which is the contact angle of the joined body with respect to the second end, which is the end;
Since the second curvature is smaller than the first curvature, the stress at the second end is suppressed, and since the first contact angle is smaller than the second contact angle, the first end stress is suppressed in
junction structure.
前記第一被接合部が、曲率の平均値が第三曲率の第一曲線と、前記平均値が前記第三曲率より小さい第四曲率の第二曲線と、により囲まれた形状であり、前記第一点が前記第一曲線に含まれ、前記第二点が前記第二曲線に含まれる、請求項1に記載された接合構造。 The first joint portion has a shape surrounded by a first curve having a third curvature with an average value of curvature and a second curve with a fourth curvature having an average value smaller than the third curvature, and 2. The joint structure of claim 1, wherein a first point is included in said first curve and said second point is included in said second curve. 前記第二曲線が直線を含む、請求項2に記載された接合構造。 3. The joint structure of claim 2, wherein said second curve comprises a straight line. 前記第一被接合部が前記第一基体に形成されている、請求項1乃至請求項のうちのいずれか一に記載された接合構造。 4. The joining structure according to any one of claims 1 to 3 , wherein said first joined portion is formed on said first substrate. 前記第一基体における前記第一被接合部を含む複数の被接合部が形成されている形成面における個々の前記被接合部の形成位置のうち、前記形成位置の位置範囲の中心である位置範囲中心から最も離れた前記形成位置に、前記第一被接合部がある、請求項に記載された接合構造。 A position range, which is the center of the position range of the formation positions, among the formation positions of the individual parts to be joined on the formation surface of the first base on which a plurality of parts to be joined including the first part to be joined are formed 5. The joining structure according to claim 4 , wherein the first joined portion is located at the forming position farthest from the center . 前記位置範囲中心が、前記形成面の中心である形成面中心である、請求項に記載された接合構造。 6. The joining structure according to claim 5 , wherein said position range center is a forming surface center which is the center of said forming surface. 前記第一基体が大規模集積回路チップであり、前記第二基体が基板である、請求項1乃至請求項6のうちのいずれか一に記載された接合構造。 A bonding structure according to any one of claims 1 to 6 , wherein said first substrate is a large scale integrated circuit chip and said second substrate is a substrate. 請求項1乃至請求項のうちのいずれか一に記載された接合構造を複数備える、構造体。 A structure comprising a plurality of joint structures according to any one of claims 1 to 7 .
JP2018019050A 2018-02-06 2018-02-06 Bonded structures and structures Active JP7115861B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018019050A JP7115861B2 (en) 2018-02-06 2018-02-06 Bonded structures and structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019050A JP7115861B2 (en) 2018-02-06 2018-02-06 Bonded structures and structures

Publications (2)

Publication Number Publication Date
JP2019140140A JP2019140140A (en) 2019-08-22
JP7115861B2 true JP7115861B2 (en) 2022-08-09

Family

ID=67695454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019050A Active JP7115861B2 (en) 2018-02-06 2018-02-06 Bonded structures and structures

Country Status (1)

Country Link
JP (1) JP7115861B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114315A (en) 1998-09-29 2000-04-21 Denso Corp Mounting structure for electronic components
JP2005340674A (en) 2004-05-28 2005-12-08 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2014033020A (en) 2012-08-01 2014-02-20 Nec Corp Joint structure and mounting structure using the same
JP5757323B2 (en) 2013-12-25 2015-07-29 日本電気株式会社 Bonding structure and mounting structure using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114315A (en) 1998-09-29 2000-04-21 Denso Corp Mounting structure for electronic components
JP2005340674A (en) 2004-05-28 2005-12-08 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2014033020A (en) 2012-08-01 2014-02-20 Nec Corp Joint structure and mounting structure using the same
JP5757323B2 (en) 2013-12-25 2015-07-29 日本電気株式会社 Bonding structure and mounting structure using the same

Also Published As

Publication number Publication date
JP2019140140A (en) 2019-08-22

Similar Documents

Publication Publication Date Title
TWI713187B (en) Semiconductor device having conductive wire with increased attachment angle and method
US8294281B2 (en) Supporting substrate before cutting, semiconductor device, and method of forming semiconductor device
TWI652743B (en) Packaging device for semiconductor wafer and manufacturing method of semiconductor device
JP5431793B2 (en) Heat dissipation component, electronic component device, and method of manufacturing electronic component device
KR101828386B1 (en) Stacked package and method of manufacturing the same
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP6535509B2 (en) Semiconductor device
JP4738996B2 (en) Semiconductor device
TWI670776B (en) Semiconductor device manufacturing method and packaging device
KR20110101485A (en) Package substrate, semiconductor package comprising the same and method for fabricating the semiconductor package
US6670706B2 (en) Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same
JP7115861B2 (en) Bonded structures and structures
JP2012230981A (en) Semiconductor device and manufacturing method of the same
TWI673805B (en) Mounting device and mounting system
CN107671410B (en) Double-row welding head
JP6349538B2 (en) Semiconductor device manufacturing method and mounting apparatus
JP6643198B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
KR20190069550A (en) Connection structure
JP5151878B2 (en) Semiconductor device
JP4765918B2 (en) Manufacturing method of semiconductor device
US20130292819A1 (en) Chip-on-film device
JP2674501B2 (en) Single point bonding method
JP2013065683A (en) Soldering method and soldering device
JP2007059538A (en) Manufacturing method for bump junction
KR20200095253A (en) semiconductor package having anchor structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220728

R150 Certificate of patent or registration of utility model

Ref document number: 7115861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150