JP7101920B2 - 攻撃検知システム、攻撃検知方法および攻撃検知プログラム - Google Patents

攻撃検知システム、攻撃検知方法および攻撃検知プログラム Download PDF

Info

Publication number
JP7101920B2
JP7101920B2 JP2022522465A JP2022522465A JP7101920B2 JP 7101920 B2 JP7101920 B2 JP 7101920B2 JP 2022522465 A JP2022522465 A JP 2022522465A JP 2022522465 A JP2022522465 A JP 2022522465A JP 7101920 B2 JP7101920 B2 JP 7101920B2
Authority
JP
Japan
Prior art keywords
class
input data
classification
result
attack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022522465A
Other languages
English (en)
Other versions
JPWO2021229784A1 (ja
Inventor
義博 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021229784A1 publication Critical patent/JPWO2021229784A1/ja
Application granted granted Critical
Publication of JP7101920B2 publication Critical patent/JP7101920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/045Combinations of networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55Detecting local intrusion or implementing counter-measures
    • G06F21/554Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034Test or assess a computer or a system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • G06N3/088Non-supervised learning, e.g. competitive learning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本開示は、多クラス分類器に対する敵対的サンプル攻撃の検知に関するものである。
教師あり機械学習によって多クラス分類器を構築する手法が知られている。多クラス分類器は、入力データが属するクラスをラベル付きの学習データに基づいて分類する。特に、ニューラルネットワークを用いた深層学習の手法が、様々なタスクにおいて高い精度を達成している。
非特許文献1には、深層学習によって構築された多クラス分類器に対する敵対的サンプル攻撃が記載されている。敵対的サンプル攻撃は、入力データに摂動を加えることによって、多クラス分類器による分類結果を誤らせる。
Christian Szegedy, Wojciech Zaremba, Ilya Sutskever, Joan Bruna, Dumitru Erhan, Ian J. Goodfellow and Rob Fergus: Intriguing properties of neural networks, in International Conference on Learning Representations (ICLR) (2014)
本開示は、多クラス分類器に対する敵対的サンプル攻撃を検知できるようにすることを目的とする。
本開示の攻撃検知システムは、
互いに異なるクラスに対する複数の1クラス分類器と、
前記複数の1クラス分類器の中から、入力データに対する多クラス分類によって前記入力データが分類されたクラスに対する1クラス分類器を選択する選択部と、
選択された1クラス分類器による前記入力データに対する1クラス分類によって算出されるスコアに基づいて、前記入力データに対する前記多クラス分類の結果が敵対的サンプル攻撃による誤った結果であるか判定する判定部と、を備える。
本開示によれば、多クラス分類器に対する敵対的サンプル攻撃を検知することが可能となる。
実施の形態1における攻撃検知システム100の構成図。 実施の形態1における分類装置200の構成図。 実施の形態1における検知装置300の構成図。 実施の形態1における攻撃検知方法のフローチャート。 実施の形態1における分類処理(S110)のフローチャート。 実施の形態1における分類装置200の概要図。 実施の形態1における検知処理(S120)のフローチャート。 実施の形態1における検知装置300の概要図。 実施の形態1における分類装置200のハードウェア構成図。 実施の形態1における検知装置300のハードウェア構成図。
実施の形態および図面において、同じ要素または対応する要素には同じ符号を付している。説明した要素と同じ符号が付された要素の説明は適宜に省略または簡略化する。図中の矢印はデータの流れ又は処理の流れを主に示している。
実施の形態1.
多クラス分類の入力データが敵対的サンプル攻撃によって改変された際に多クラス分類によって誤った分類結果が得られたことを検知する形態について、図1から図8に基づいて説明する。
***構成の説明***
図1に基づいて、攻撃検知システム100の構成を説明する。
攻撃検知システム100は、分類装置200と検知装置300とを備える。
分類装置200は、多クラス分類によって、入力データxを分類する。分類結果yは、入力データxが分類されたクラスを示す。
検知装置300は、1クラス分類によって、分類結果yが敵対的サンプル攻撃による誤った結果であるか判定する。検知結果zは、分類結果yが敵対的サンプル攻撃による誤った結果であるか示す。
図2に基づいて、分類装置200の構成を説明する。
分類装置200は、プロセッサ201とメモリ202と補助記憶装置203と通信装置204と入出力インタフェース205といったハードウェアを備えるコンピュータである。これらのハードウェアは、信号線を介して互いに接続されている。
プロセッサ201は、演算処理を行うICであり、他のハードウェアを制御する。例えば、プロセッサ201はCPUである。
ICは、Integrated Circuitの略称である。
CPUは、Central Processing Unitの略称である。
メモリ202は揮発性または不揮発性の記憶装置である。メモリ202は、主記憶装置またはメインメモリとも呼ばれる。例えば、メモリ202はRAMである。メモリ202に記憶されたデータは必要に応じて補助記憶装置203に保存される。
RAMは、Random Access Memoryの略称である。
補助記憶装置203は不揮発性の記憶装置である。例えば、補助記憶装置203は、ROM、HDDまたはフラッシュメモリである。補助記憶装置203に記憶されたデータは必要に応じてメモリ202にロードされる。
ROMは、Read Only Memoryの略称である。
HDDは、Hard Disk Driveの略称である。
通信装置204はレシーバ及びトランスミッタである。例えば、通信装置204は通信チップまたはNICである。
NICは、Network Interface Cardの略称である。
入出力インタフェース205は、入力装置および出力装置が接続されるポートである。例えば、入出力インタフェース205はUSB端子であり、入力装置はキーボードおよびマウスであり、出力装置はディスプレイである。
USBは、Universal Serial Busの略称である。
分類装置200は、受付部211と多クラス分類器212と出力部213といった要素を備える。これらの要素はソフトウェアで実現される。
多クラス分類器212は、ニューラルネットワークによって構築される。例えば、多クラス分類器212は、VGG16またはResNet50を用いて構築される。
補助記憶装置203には、受付部211と多クラス分類器212と出力部213としてコンピュータを機能させるための分類プログラムが記憶されている。分類プログラムは、メモリ202にロードされて、プロセッサ201によって実行される。
補助記憶装置203には、さらに、OSが記憶されている。OSの少なくとも一部は、メモリ202にロードされて、プロセッサ201によって実行される。
プロセッサ201は、OSを実行しながら、分類プログラムを実行する。
OSは、Operating Systemの略称である。
分類プログラムの入出力データは記憶部290に記憶される。
メモリ202は記憶部290として機能する。但し、補助記憶装置203、プロセッサ201内のレジスタおよびプロセッサ201内のキャッシュメモリなどの記憶装置が、メモリ202の代わりに、又は、メモリ202と共に、記憶部290として機能してもよい。
分類装置200は、プロセッサ201を代替する複数のプロセッサを備えてもよい。
分類プログラムは、光ディスクまたはフラッシュメモリ等の不揮発性の記録媒体にコンピュータ読み取り可能に記録(格納)することができる。
図3に基づいて、検知装置300の構成を説明する。
検知装置300は、プロセッサ301とメモリ302と補助記憶装置303と通信装置304と入出力インタフェース305といったハードウェアを備えるコンピュータである。これらのハードウェアは、信号線を介して互いに接続されている。
プロセッサ301は、演算処理を行うICであり、他のハードウェアを制御する。例えば、プロセッサ301はCPUである。
メモリ302は揮発性または不揮発性の記憶装置である。メモリ302は、主記憶装置またはメインメモリとも呼ばれる。例えば、メモリ302はRAMである。メモリ302に記憶されたデータは必要に応じて補助記憶装置303に保存される。
補助記憶装置303は不揮発性の記憶装置である。例えば、補助記憶装置303は、ROM、HDDまたはフラッシュメモリである。補助記憶装置303に記憶されたデータは必要に応じてメモリ302にロードされる。
入出力インタフェース305は、入力装置および出力装置が接続されるポートである。例えば、入出力インタフェース305はUSB端子であり、入力装置はキーボードおよびマウスであり、出力装置はディスプレイである。
通信装置304はレシーバ及びトランスミッタである。例えば、通信装置304は通信チップまたはNICである。
検知装置300は、受付部311と選択部312と判定部314と出力部315といった要素を備える。さらに、検知装置300は、互いに異なるクラスに対する複数の1クラス分類器313を備える。これらの要素はソフトウェアで実現される。
複数の1クラス分類器313は、互いに異なるクラスのために1クラス分類を実行する。
1クラス分類器313の数は、多クラス分類器212によって分類することが可能なクラスの数と同じである。つまり、多クラス分類器212によって分類することが可能なクラスごとに1クラス分類器313が構築される。
1クラス分類器313は、ラベルが無い正常データの集合が学習データとして用いられて構築される。つまり、1クラス分類器313は、教師なし学習によって構築される。
1クラス分類器313は、入力データに対する1クラス分類を実行してスコアを出力する。
スコアは、入力データが1クラス分類器313に対応するクラスに含まれる度合いを表す。スコアが閾値より小さい場合、入力データは、1クラス分類器313の構築時に学習データとして利用された正常データの集合に含まれる。スコアが閾値より大きい場合、入力データは、1クラス分類器313の構築時に学習データとして利用された正常データの集合に含まれない。
例えば、各1クラス分類器313には、以下の[特許文献]に示されたautoencoderに基づいた方式、または、以下の[非特許文献]に示されたGenerative Adversarial Networksに基づいた方式、を利用することができる。
[特許文献]特開2017-97718号公報
[非特許文献]Thomas Schlegl, Philipp Seebock, Sebastian M. Waldstein, Ursula Schmidt-Erfurth and Georg Langs: Unsupervised Anomaly Detection with Generative Adversarial Networks to Guide Marker Discovery, in International Conference on Information Processing in Medical Imaging (IPMI) (2017)
補助記憶装置303には、受付部311と選択部312と複数の1クラス分類器313と判定部314と出力部315としてコンピュータを機能させるための検知プログラムが記憶されている。検知プログラムは、メモリ302にロードされて、プロセッサ301によって実行される。
補助記憶装置303には、さらに、OSが記憶されている。OSの少なくとも一部は、メモリ302にロードされて、プロセッサ301によって実行される。
プロセッサ301は、OSを実行しながら、検知プログラムを実行する。
検知プログラムの入出力データは記憶部390に記憶される。
メモリ302は記憶部390として機能する。但し、補助記憶装置303、プロセッサ301内のレジスタおよびプロセッサ301内のキャッシュメモリなどの記憶装置が、メモリ302の代わりに、又は、メモリ302と共に、記憶部390として機能してもよい。
検知装置300は、プロセッサ301を代替する複数のプロセッサを備えてもよい。
検知プログラムは、光ディスクまたはフラッシュメモリ等の不揮発性の記録媒体にコンピュータ読み取り可能に記録(格納)することができる。
***動作の説明***
攻撃検知システム100の動作の手順は攻撃検知方法に相当する。また、攻撃検知システム100の動作の手順は攻撃検知プログラムによる処理の手順に相当する。攻撃検知プログラムは、分類装置200のための分類プログラムと、検知装置300のための検知プログラムと、を含む。
図4に基づいて、攻撃検知方法を説明する。
ステップS110において、分類装置200は、多クラス分類によって、入力データxを分類する。
図5および図6に基づいて、分類装置200による分類処理(S110)の手順を説明する。
図5は、分類処理(S110)のフローチャートである。
図6は、分類装置200の各要素の入出力を示す。
ステップS111において、受付部211は、入力データxを受け付ける。
入力データxは、正常な入力データまたは不正な入力データである。
正常な入力データは、敵対的サンプル攻撃によって改変されていない。
不正な入力データは、敵対的サンプル攻撃によって改変されている。
例えば、利用者が入力データxを攻撃検知システム100に入力する。そして、受付部211は、攻撃検知システム100に入力された入力データxを受け付ける。
ステップS112において、多クラス分類器212は、入力データxに対する多クラス分類を実行する。つまり、多クラス分類器212は、入力データxを入力にして多クラス分類を実行する。これにより、分類結果yが出力される。
多クラス分類によって、入力データxは、複数のクラスのうちのいずれかに分類される。
分類結果yは、入力データxが分類されたクラスを示す。
ステップS113において、出力部213は、入力データxと分類結果yの組を出力する。
例えば、出力部213は、入力データxと分類結果yの組を記録媒体に記録する。または、出力部213は、入力データxと分類結果yの組を検知装置300へ送信する。
図4に戻り、ステップS120を説明する。
ステップS120において、検知装置300は、1クラス分類によって、分類結果yが敵対的サンプル攻撃による誤った結果であるか判定する。
図7および図8に基づいて、検知装置300による検知処理(S120)の手順を説明する。
図7は、検知処理(S120)のフローチャートである。
図8は、検知装置300の各要素の入出力を示す。
ステップS121において、受付部311は、入力データxと分類結果yの組を受け付ける。
例えば、利用者が入力データxと分類結果yの組を検知装置300に入力する。そして、受付部311は、検知装置300に入力された入力データxと分類結果yの組を受け付ける。
例えば、分類装置200が入力データxと分類結果yの組を検知装置300へ送信する。っして、受付部311は、入力データxと分類結果yの組を受信する。
ステップS122において、選択部312は、複数の1クラス分類器313から、分類結果yに示されるクラスと同じクラスに対する1クラス分類器313を選択する。そして、選択部312は、選択した1クラス分類器313に入力データxを入力する。
例えば、分類結果yに示されるクラスが第1クラスである場合、選択部312は、1クラス分類器313-1(図8参照)を選択し、1クラス分類器313-1に入力データxを入力する。
ステップS123において、選択された1クラス分類器313は、入力データxに対する1クラス分類を実行する。つまり、選択された1クラス分類器313は、入力データxを入力にして1クラス分類を実行する。これにより、スコアsが算出される。
ステップS124において、判定部314は、スコアsに基づいて、分類結果yが敵対的サンプル攻撃による誤った結果であるか判定する。
判定部314は、以下のように判定を行う。
判定部314は、スコアsを閾値と比較する。閾値は予め決められた値である。
スコアsが閾値より小さい場合(またはスコアsが閾値以下である場合)、多クラス分類の結果と1クラス分類の結果が一致する。そのため、判定部314は、分類結果yが敵対的サンプル攻撃による誤った結果でない、と判定する。
スコアsが閾値より大きい場合(またはスコアsが閾値以上である場合)、多クラス分類の結果と1クラス分類の結果が一致しない。そのため、判定部314は、分類結果yが敵対的サンプル攻撃による誤った結果である、と判定する。
ステップS125において、出力部315は、ステップS124における判定の結果に相当する検知結果zを出力する。
検知結果zは、「検知」または「非検知」を示す。
「検知」は、分類結果yが敵対的サンプル攻撃による誤った結果であることを意味する。つまり、「検知」は、敵対的サンプル攻撃が行われたことを意味する。
「非検知」は、分類結果yが敵対的サンプル攻撃による誤った結果でないことを意味する。つまり、「非検知」は、敵対的サンプル攻撃が行われていないこと、を意味する。
例えば、出力部315は、検知結果zを記録媒体に記録する。または、出力部315は、検知結果zをディスプレイに表示する。
***実施の形態1の効果***
実施の形態1により、多クラス分類の入力データが敵対的サンプル攻撃によって改変された際に多クラス分類によって誤った分類結果が得られたことを検知することができる。つまり、敵対的サンプル攻撃によって改変された入力データxが多クラス分類器212に与えられた際に多クラス分類器212が誤った分類結果yを出力したことを検知することができる。
***実施の形態の補足***
図9に基づいて、分類装置200のハードウェア構成を説明する。
分類装置200は処理回路209を備える。
処理回路209は、受付部211と多クラス分類器212と出力部213とを実現するハードウェアである。
処理回路209は、専用のハードウェアであってもよいし、メモリ202に格納されるプログラムを実行するプロセッサ201であってもよい。
処理回路209が専用のハードウェアである場合、処理回路209は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC、FPGAまたはこれらの組み合わせである。
ASICは、Application Specific Integrated Circuitの略称である。
FPGAは、Field Programmable Gate Arrayの略称である。
分類装置200は、処理回路209を代替する複数の処理回路を備えてもよい。
処理回路209において、一部の機能が専用のハードウェアで実現されて、残りの機能がソフトウェアまたはファームウェアで実現されてもよい。
このように、分類装置200の機能はハードウェア、ソフトウェア、ファームウェアまたはこれらの組み合わせで実現することができる。
図10に基づいて、検知装置300のハードウェア構成を説明する。
検知装置300は処理回路309を備える。
処理回路309は、受付部311と選択部312と1クラス分類器313と判定部314と出力部315とを実現するハードウェアである。
処理回路309は、専用のハードウェアであってもよいし、メモリ302に格納されるプログラムを実行するプロセッサ301であってもよい。
処理回路309が専用のハードウェアである場合、処理回路309は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC、FPGAまたはこれらの組み合わせである。
検知装置300は、処理回路309を代替する複数の処理回路を備えてもよい。
処理回路309において、一部の機能が専用のハードウェアで実現されて、残りの機能がソフトウェアまたはファームウェアで実現されてもよい。
このように、検知装置300の機能はハードウェア、ソフトウェア、ファームウェアまたはこれらの組み合わせで実現することができる。
各実施の形態は、好ましい形態の例示であり、本開示の技術的範囲を制限することを意図するものではない。各実施の形態は、部分的に実施してもよいし、他の形態と組み合わせて実施してもよい。フローチャート等を用いて説明した手順は、適宜に変更してもよい。
分類装置200および検知装置300が1台の装置で実現されてもよい。また、分類装置200と検知装置300とのそれぞれが、複数の装置で実現されてもよい。
分類装置200と検知装置300とのそれぞれの要素である「部」は、「処理」または「工程」と読み替えてもよい。また「分類器」は「分類処理」または「分類工程」と読み替えてもよい。
100 攻撃検知システム、200 分類装置、201 プロセッサ、202 メモリ、203 補助記憶装置、204 通信装置、205 入出力インタフェース、209 処理回路、211 受付部、212 多クラス分類器、213 出力部、290 記憶部、300 検知装置、301 プロセッサ、302 メモリ、303 補助記憶装置、304 通信装置、305 入出力インタフェース、309 処理回路、311 受付部、312 選択部、313 1クラス分類器、314 判定部、315 出力部、390 記憶部。

Claims (6)

  1. 互いに異なるクラスに対する複数の1クラス分類器と、
    前記複数の1クラス分類器の中から、入力データに対する多クラス分類によって前記入力データが分類されたクラスに対する1クラス分類器を選択する選択部と、
    選択された1クラス分類器による前記入力データに対する1クラス分類によって算出されるスコアに基づいて、前記入力データに対する前記多クラス分類の結果が敵対的サンプル攻撃による誤った結果であるか判定する判定部と、
    を備える攻撃検知システム。
  2. 前記判定部は、前記スコアが閾値より大きい場合、前記入力データに対する前記多クラス分類の結果が敵対的サンプル攻撃による誤った結果であると判定する
    請求項1に記載の攻撃検知システム。
  3. 前記入力データに対する前記多クラス分類を実行することによって前記入力データを分類する多クラス分類器を備える
    請求項1または請求項2に記載の攻撃検知システム。
  4. 前記入力データに対する前記多クラス分類の結果が敵対的サンプル攻撃による誤った結果であるか示す検知結果を出力する出力部を備える
    請求項1から請求項3のいずれか1項に記載の攻撃検知システム。
  5. 選択部が、互いに異なるクラスに対する複数の1クラス分類器の中から、入力データに対する多クラス分類によって前記入力データが分類されたクラスに対する1クラス分類器を選択し、
    選択された1クラス分類器が、前記入力データに対する1クラス分類を実行してスコアを算出し、
    判定部が、算出されたスコアに基づいて、前記入力データに対する前記多クラス分類の結果が敵対的サンプル攻撃による誤った結果であるか判定する
    攻撃検知方法。
  6. 互いに異なるクラスに対する複数の1クラス分類器の中から、入力データに対する多クラス分類によって前記入力データが分類されたクラスに対する1クラス分類器を選択する選択処理と、
    選択された1クラス分類器によって前記入力データに対する1クラス分類を実行してスコアを算出する1クラス分類処理と、
    算出されたスコアに基づいて、前記入力データに対する前記多クラス分類の結果が敵対的サンプル攻撃による誤った結果であるか判定する判定処理と、
    をコンピュータに実行させるための攻撃検知プログラム。
JP2022522465A 2020-05-15 2020-05-15 攻撃検知システム、攻撃検知方法および攻撃検知プログラム Active JP7101920B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/019381 WO2021229784A1 (ja) 2020-05-15 2020-05-15 攻撃検知システム、攻撃検知方法および攻撃検知プログラム

Publications (2)

Publication Number Publication Date
JPWO2021229784A1 JPWO2021229784A1 (ja) 2021-11-18
JP7101920B2 true JP7101920B2 (ja) 2022-07-15

Family

ID=78525164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022522465A Active JP7101920B2 (ja) 2020-05-15 2020-05-15 攻撃検知システム、攻撃検知方法および攻撃検知プログラム

Country Status (5)

Country Link
US (1) US20230018042A1 (ja)
JP (1) JP7101920B2 (ja)
CN (1) CN115461765A (ja)
DE (1) DE112020006852T5 (ja)
WO (1) WO2021229784A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110852363A (zh) 2019-10-31 2020-02-28 大连理工大学 一种基于欺骗攻击者的对抗样本防御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017097718A (ja) 2015-11-26 2017-06-01 株式会社リコー 識別処理装置、識別システム、識別処理方法、およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110852363A (zh) 2019-10-31 2020-02-28 大连理工大学 一种基于欺骗攻击者的对抗样本防御方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MONTEIRO, Joao et al.,"Generalizable Adversarial Examples Detection Based on Bi-model Decision Mismatch",2019 IEEE International Conference on Systems, Man and Cybernetics (SMC),IEEE,2019年,pp.2839-2844,ISBN 978-1-7281-4569-3
MYGDALIS, Vasileios et al.,"K-Anonymity inspired adversarial attack and multiple one-class classification defense",Neural Networks [online],Elsevier,2020年02月06日,Volume 124,pp.296-307,[令和4年6月1日 検索], インターネット:<URL:https://www.sciencedirect.com/science/article/abs/pii/S0893608020300174>
林瑛晟 ほか,「複数モデルの出力を用いたAdversarial Examplesの検出」,第81回(2019年)全国大会講演論文集(2),一般社団法人情報処理学会,2019年02月28日,pp.2-317-2-318

Also Published As

Publication number Publication date
US20230018042A1 (en) 2023-01-19
DE112020006852T5 (de) 2022-12-22
CN115461765A (zh) 2022-12-09
WO2021229784A1 (ja) 2021-11-18
JPWO2021229784A1 (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
Baldwin et al. Leveraging support vector machine for opcode density based detection of crypto-ransomware
US11586737B2 (en) Detecting malicious software using sensors
EP3506548A1 (en) Quantitative digital sensor
US8732587B2 (en) Systems and methods for displaying trustworthiness classifications for files as visually overlaid icons
CN111382434B (zh) 用于检测恶意文件的系统和方法
JP6698956B2 (ja) サンプルデータ生成装置、サンプルデータ生成方法およびサンプルデータ生成プログラム
JP2007242002A (ja) ネットワーク管理装置及びネットワーク管理方法及びプログラム
WO2017099922A1 (en) System management mode disabling and verification techniques
JP6749956B2 (ja) トラヒック特徴情報抽出装置、トラヒック特徴情報抽出方法、及びトラヒック特徴情報抽出プログラム
KR20200143241A (ko) Ml 및 ai 모델들에 대해 대립적 샘플들을 완화하기 위한 시스템
JP7101920B2 (ja) 攻撃検知システム、攻撃検知方法および攻撃検知プログラム
JP7033262B2 (ja) 情報処理装置、情報処理方法及びプログラム
KR102437278B1 (ko) 머신러닝과 시그니처 매칭을 결합한 문서형 악성코드 탐지 장치 및 방법
JP4559974B2 (ja) 管理装置及び管理方法及びプログラム
US20230359737A1 (en) System and method of anomaly detection in the behavior of trusted process
US11017071B2 (en) Apparatus and method to protect an information handling system against other devices
Firdaus et al. Selecting root exploit features using flying animal-inspired decision
CN113316786B (zh) 用于识别漏洞利用工具包的方法
JP2007295056A (ja) ネットワーク状態判定装置及びネットワーク状態判定方法及びネットワーク状態判定プログラム
KR102258910B1 (ko) 백업 시스템에서 파일의 엔트로피를 기반으로 기계학습을 활용한 효과적인 랜섬웨어 탐지 방법 및 시스템
US20210124827A1 (en) Method and system for checking malware infection of macro included in document file
EP2750066B1 (en) System and method for detecting malware that interferes with a user interface
US11941118B2 (en) System and method to build robust classifiers against evasion attacks
JP7309101B2 (ja) 攻撃検知装置、敵対的サンプルパッチ検知システム、攻撃検知方法、及び、攻撃検知プログラム
US20220342982A1 (en) Anomaly based keylogger detection through virtual machine introspection

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220513

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220705

R150 Certificate of patent or registration of utility model

Ref document number: 7101920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150