JP7100954B2 - 電力変換装置及び制御装置 - Google Patents

Description

本発明の実施形態は、電力変換装置及び制御装置に関する。

交流と直流の間、あるいは直流間、交流間で電力を変換する電力変換器と、電力変換器の動作を制御する制御装置と、を備えた電力変換装置がある。比較的大きな電力を扱う電力変換装置では、電力変換器と制御装置とを光ファイバケーブルで接続することにより、電力変換器と制御装置とを電気的に絶縁している。制御装置は、光ファイバケーブルを介して光信号を電力変換器に入力することにより、電力変換器の動作を制御する。

こうした制御装置において、光信号に異常が発生すると、電力変換器を破損させてしまう可能性が生じる。このため、光信号に異常が発生した場合に、光信号を生成する発光素子などの電源を短絡させることにより、光信号の出力を停止させる保護動作が行われている。

電源を短絡させる短絡スイッチには、高電圧のサイリスタが用いられている。しかしながら、高電圧のサイリスタの市場動向は、衰退方向に向かっており、入手が困難になってきている。そこで、複数のスイッチング素子を直列に接続することにより、高電圧の１つのサイリスタを用いた場合と同様の保護動作を行えるようにすることが検討されている。複数のスイッチング素子には、例えば、高電圧のサイリスタよりも入手が容易な低電圧のサイリスタが用いられる。

しかしながら、複数のスイッチング素子を直列に接続した場合には、例えば、複数の巻線を持つ複雑なパルストランスを用いなければならないなど、各スイッチング素子をオン制御するための回路が複雑になってしまうことが懸念される。

このため、電力変換装置及びその制御装置では、保護動作を行う短絡スイッチを、直列に接続された複数のスイッチング素子で構成した場合にも、簡単な回路で複数のスイッチング素子をオン制御できるようにすることが望まれる。

特開平４－３４４１７１号公報

実施形態は、保護動作を行う短絡スイッチを、直列に接続された複数のスイッチング素子で構成した場合にも、簡単な回路で複数のスイッチング素子をオン制御できる電力変換装置及びその制御装置を提供する。

実施形態に係る電力変換装置は、電力の変換を行う電力変換器と、光ファイバケーブルを介して前記電力変換器と接続され、前記光ファイバケーブルを介して光信号を前記電力変換器に入力することにより、前記電力変換器による電力の変換を制御する制御装置と、を備え、前記制御装置は、第１出力端子と、前記第１出力端子よりも低電位に設定される第２出力端子と、を有し、前記第１出力端子と前記第２出力端子との間に所定の直流電力を出力する電源部と、前記第１出力端子と接続される第１接続端子と、前記第２出力端子と接続される第２接続端子と、を有し、前記電源部から供給される前記直流電力を基に、前記光信号の生成を行う光信号生成部と、前記第１出力端子と前記第２出力端子との間に前記光信号生成部と並列に接続され、前記電源部から前記光信号生成部への前記直流電力の供給を許容する第１状態と、前記第１接続端子と前記第２接続端子との間を短絡させ、前記光信号生成部への前記直流電力の供給を遮断する第２状態と、を有する短絡スイッチと、前記光信号生成部による前記光信号の生成を制御するとともに、前記短絡スイッチの前記第１状態と前記第２状態との切り替えを制御し、前記電源部及び前記光信号生成部の少なくとも一方の異常の検出を行い、前記異常を検出していない時に、前記短絡スイッチを前記第１状態にして前記光信号生成部による前記光信号の生成を制御し、前記異常を検出した時に、前記短絡スイッチを前記第２状態にして前記光信号生成部による前記光信号の生成を停止させる制御部と、を有し、前記短絡スイッチは、前記第１出力端子と前記第２出力端子との間に設けられた第１スイッチング素子と、前記第１出力端子と前記第１スイッチング素子との間に設けられた第２スイッチング素子と、前記第１スイッチング素子に並列に接続された第１スナバ回路と、前記第２スイッチング素子に並列に接続された第２スナバ回路と、前記制御部の制御に基づいて前記第１スイッチング素子のオフ状態からオン状態への切り替えを行う第１切替回路と、前記第１切替回路が前記第１スイッチング素子を前記オン状態に切り替えたことに応じて、前記第２スイッチング素子をオフ状態からオン状態に切り替える第２切替回路と、を有する。

本実施形態では、保護動作を行う短絡スイッチを、直列に接続された複数のスイッチング素子で構成した場合にも、簡単な回路で複数のスイッチング素子をオン制御できる電力変換装置及びその制御装置が実現される。

第１の実施形態に係る電力変換装置を模式的に表すブロック図である。 第１の実施形態に係る電力変換装置の短絡スイッチを模式的に表すブロック図である。 図３（ａ）～図３（ｃ）は、第１の実施形態に係る電力変換装置の動作の一例を模式的に表すグラフ図である。 第２の実施形態に係る電力変換装置の短絡スイッチを模式的に表すブロック図である。 図５（ａ）～図５（ｃ）は、第２の実施形態に係る電力変換装置の動作の一例を模式的に表すグラフ図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、電力変換器２０と、制御装置３０と、を備える。

電力変換器２０は、電力の変換を行う。電力変換器２０は、例えば、複数のスイッチング素子を有し、複数のスイッチング素子のスイッチングにより、電力の変換を行う。電力変換器２０は、例えば、サイリスタバルブである。

電力変換器２０による電力の変換は、直流電力から交流電力への変換、交流電力から直流電力への変換、直流電力から別の直流電力への変換、あるいは交流電力から別の交流電力への変換など、電力を別の電力に変換する任意の電力変換でよい。

制御装置３０は、光ファイバケーブル２２を介して電力変換器２０と接続されている。また、制御装置３０は、例えば、ネットワークなどを介して変換器制御装置１２と接続される。変換器制御装置１２は、例えば、上位のコントローラである。

なお、図示しないが、電力変換器２０と変換器制御装置１２は別の光ファイバケーブルによって接続されており、変換器制御装置１２は、電力変換器２０内のサイリスタや入出力される電圧の値や位相を検出し、これらにもとづいて、位相制御パルスを生成して、制御装置３０に供給する。

制御装置３０は、図示を省略した直流電源と接続され、直流電源から直流電圧の入力を受ける。制御装置３０は、直流電源から供給される直流電力によって動作し、変換器制御装置１２によって生成された位相制御パルスを、光ファイバケーブル２２を介して電力変換器２０に供給する光信号に変換する。制御装置３０は、光ファイバケーブル２２を介して光信号を電力変換器２０に入力することにより、電力変換器２０による電力の変換を制御する。光信号は、例えば、ゲートパルスなどと呼ばれる場合もある。

制御装置３０は、電源部３２と、光信号生成部３４と、短絡スイッチ３６と、制御部３８と、を有する。

電源部３２は、第１入力端子３２ａと、第２入力端子３２ｂと、を有する。第２入力端子３２ｂは、第１入力端子３２ａよりも低電位に設定される。第２入力端子３２ｂの電位は、例えば、共通電位（グラウンド電位）に設定される。電源部３２は、第１入力端子３２ａ及び第２入力端子３２ｂを介して直流電源と接続され、第１入力端子３２ａ及び第２入力端子３２ｂを介して直流電源から直流電力の供給を受ける。

電源部３２は、第１出力端子３２ｃと、第２出力端子３２ｄと、を有する。第２出力端子３２ｄは、第１出力端子３２ｃよりも低電位に設定される。第２出力端子３２ｄは、例えば、第２入力端子３２ｂと同電位に設定される。第２出力端子３２ｄは、例えば、共通電位に設定される。

電源部３２は、直流電源から供給された直流電力を光信号生成部３４に対応した所定の直流電力に変換し、変換後の直流電力を第１出力端子３２ｃと第２出力端子３２ｄとの間に出力する。

電源部３２は、例えば、ＤＣ／ＤＣ電源回路４０と、停電補償回路４２と、電流調整回路４４と、を有する。

ＤＣ／ＤＣ電源回路４０は、第１入力端子３２ａ及び第２入力端子３２ｂに接続されており、第１入力端子３２ａ及び第２入力端子３２ｂを介して直流電源と接続される。ＤＣ／ＤＣ電源回路４０の出力は、停電補償回路４２と接続されている。停電補償回路４２の出力は、電流調整回路４４と接続されている。電流調整回路４４の出力は、短絡スイッチ３６を介して、光信号生成部３４に接続されている。

ＤＣ／ＤＣ電源回路４０は、第１入力端子３２ａ及び第２入力端子３２ｂを介して入力された直流電圧を、電流調整回路４４を駆動する直流電圧および電流に変換して供給する。電流調整回路４４は、光信号生成部３４の駆動に必要な電流を光信号生成部３４に供給する。

停電補償回路４２は、例えば、バッテリや大容量のコンデンサを有し、第１入力端子３２ａと第２入力端子３２ｂとの間の直流電圧が遮断されたり、ＤＣ／ＤＣ電源回路４０が正常な出力を出力できなくなったりしたときに、電流調整回路４４以降の回路に、必要な期間内で動作を継続できる電力を供給する。

但し、電源部３２の構成は、上記に限定されるものではない。電源部３２は、必ずしも電力の変換などを行うものでなくてもよい。電源部３２の構成は、第１出力端子３２ｃと第２出力端子３２ｄとの間に、光信号生成部３４の動作に必要な所定の直流電力を出力可能な任意の構成でよい。

光信号生成部３４は、第１出力端子３２ｃと接続される第１接続端子３４ａと、第２出力端子３２ｄと接続される第２接続端子３４ｂと、を有し、電源部３２から供給される直流電力を基に、光信号の生成を行う。

光信号生成部３４は、例えば、発光回路５０と、駆動回路５２と、を有する。発光回路５０は、例えば、ＬＥＤ（Light Emitting Diode）やＬＤ（Laser Diode）などの発光素子を有し、電源部３２（電流調整回路４４）からの直流電流の供給に応じて発光素子を発光させることにより、光信号を生成する。

駆動回路５２は、制御部３８と接続され、制御部３８の制御に基づいて、発光回路５０の発光素子を駆動する。換言すれば、駆動回路５２は、制御部３８の制御に基づいて、発光回路５０への直流電流の供給及び直流電流の供給の停止を切り替える。

光信号生成部３４は、例えば、電力変換器２０の複数のスイッチング素子のそれぞれに対応した複数の発光回路５０及び複数の駆動回路５２を有する。光信号生成部３４は、電力変換器２０の複数のスイッチング素子のそれぞれに対応した複数の光信号を生成する。これにより、光信号生成部３４は、電力変換器２０の複数のスイッチング素子のスイッチングを個別に制御し、電力変換器２０による電力の変換を制御する。

短絡スイッチ３６は、第１出力端子３２ｃと第２出力端子３２ｄとの間に光信号生成部３４と並列に接続される。短絡スイッチ３６は、電源部３２から光信号生成部３４への直流電力の供給を許容する第１状態と、第１接続端子３４ａと第２接続端子３４ｂとの間を短絡させ、光信号生成部３４への直流電力の供給を遮断する第２状態と、を有する。

第２状態は、換言すれば、第１出力端子３２ｃと第２出力端子３２ｄとの間を短絡させた状態である。電源部３２は、短絡スイッチ３６が第２状態となった場合、例えば、出力電流の増大によって短絡を検出し、短絡の検出に応じて保護停止を行う。これにより、短絡スイッチ３６を第２状態とした場合にも、電源部３２などの故障を抑制することができる。

制御部３８は、光信号生成部３４による光信号の生成を制御するとともに、短絡スイッチ３６の第１状態と第２状態との切り替えを制御する。また、制御部３８は、電源部３２及び光信号生成部３４の少なくとも一方の異常の検出を行う。制御部３８は、異常を検出していない時に、短絡スイッチ３６を第１状態にして光信号生成部３４による光信号の生成を制御する。そして、制御部３８は、異常を検出した時に、短絡スイッチ３６を第２状態にして光信号生成部３４による光信号の生成を停止させる。

制御部３８は、例えば、監視回路６０と、光信号制御回路６２と、短絡スイッチ駆動回路６４と、を有する。

監視回路６０は、電源部３２の入出力の電圧を監視し、これらに異常がある場合に異常検出信号を出力する。また、監視回路６０は、光信号（駆動回路５２による発光回路５０への直流電流の供給）も監視し、光信号に異常が発生したときにも、異常検出信号を出力する。短絡スイッチ駆動回路６４は、監視回路６０が出力した異常検出信号を、短絡スイッチ３６を動作させる信号に変換して、短絡スイッチ３６に供給する。

短絡スイッチ３６は、監視回路６０から異常検出信号が出力されたことに応じて、第１状態から第２状態に切り替わることにより、第１接続端子３４ａと第２接続端子３４ｂとの間（光信号生成部３４の両端）を短絡させる。この場合、電流調整回路４４が出力する電流は、短絡スイッチ３６でバイパスされ、発光回路５０の発光が停止される。したがって、光信号が停止される。

短絡スイッチ３６が第２状態を維持できる期間内には、光信号が停止され、その期間内に、たとえば電力変換装置１０の保護連動により停止シーケンスが実行され、あるいは停止シーケンスが完了される。

短絡スイッチ３６が第２状態を維持する期間は、例えば、停電補償回路４２が出力を供給できる期間以上である。これにより、電力変換装置１０の停止シーケンスを実行する十分な期間を確保することができる。

通常の運転状態では、短絡スイッチ３６は第１状態（非導通状態）である。通常の運転状態では、光信号制御回路６２が変換器制御装置１２から供給される位相制御パルスにもとづいて、駆動信号を生成し、駆動回路５２に供給する。駆動回路５２は、駆動信号にもとづいて発光回路５０に発光のための電流を流すように動作する。

なお、図示しないが、制御部３８（監視回路６０、光信号制御回路６２、短絡スイッチ駆動回路６４）は、電源部３２からの電力供給によって動作する。つまり、異常検出信号が生成されるような異常を検出した場合には、これらの回路は、電源部３２（ＤＣ／ＤＣ電源回路４０または停電補償回路４２）から供給される電力で動作する。

図２は、第１の実施形態に係る電力変換装置の短絡スイッチを模式的に表すブロック図である。
図２に表したように、短絡スイッチ３６は、第１スイッチング素子１０１と、第２スイッチング素子１０２と、第１スナバ回路１１１と、第２スナバ回路１１２と、第１切替回路１２１と、第２切替回路１２２と、を有する。

第１スイッチング素子１０１は、第１出力端子３２ｃと第２出力端子３２ｄとの間に設けられている。第２スイッチング素子１０２は、第１出力端子３２ｃと第１スイッチング素子１０１との間に設けられている。すなわち、第１スイッチング素子１０１及び第２スイッチング素子１０２は、第１出力端子３２ｃと第２出力端子３２ｄとの間に直列に接続されている。第２スイッチング素子１０２には、例えば、第１スイッチング素子１０１と実質的に同じ特性の素子が用いられる。

短絡スイッチ３６では、第１スイッチング素子１０１及び第２スイッチング素子１０２をオフ状態とすることによって第１状態となり、第１スイッチング素子１０１及び第２スイッチング素子１０２をオン状態とすることによって第２状態となる。

第１スイッチング素子１０１は、第１主端子１０１ａと、第２主端子１０１ｂと、制御端子１０１ｃと、を有する。同様に、第２スイッチング素子１０２は、第１主端子１０２ａと、第２主端子１０２ｂと、制御端子１０２ｃと、を有する。

第１スイッチング素子１０１及び第２スイッチング素子１０２は、例えば、サイリスタである。この場合、第１主端子１０１ａ、１０２ａは、カソードである。第２主端子１０１ｂ、１０２ｂは、アノードである。制御端子１０１ｃ、１０２ｃは、ゲートである。

このように、２つのスイッチング素子１０１、１０２を直列に接続することにより、第１出力端子３２ｃと第２出力端子３２ｄとの間の電圧を２つのスイッチング素子１０１、１０２で分担することができる。従って、第１出力端子３２ｃと第２出力端子３２ｄとの間に１つのスイッチング素子のみを設ける場合と比べて、第１スイッチング素子１０１及び第２スイッチング素子１０２に必要となる耐圧を低くすることができる。第１スイッチング素子１０１及び第２スイッチング素子１０２に低電圧のサイリスタを用いることが可能となり、第１スイッチング素子１０１及び第２スイッチング素子１０２に使用する素子の選択の自由度を高めることができる。

なお、直列に接続するスイッチング素子の数は、２つに限ることなく、３つ以上でもよい。第１スイッチング素子１０１は、換言すれば、直列に接続された複数のスイッチング素子のうちの第２出力端子３２ｄに最も近い１段目のスイッチング素子である。第２スイッチング素子１０２は、換言すれば、直列に接続された複数のスイッチング素子のうちの２段目以降のスイッチング素子である。

また、第１スイッチング素子１０１及び第２スイッチング素子１０２は、サイリスタに限ることなく、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、又はバイポーラトランジスタなどでもよい。第１スイッチング素子１０１及び第２スイッチング素子１０２は、短絡スイッチ３６を第１状態と第２状態とに切り替え可能な任意のスイッチング素子でよい。

第１スナバ回路１１１は、第１スイッチング素子１０１に並列に接続されている。第１スナバ回路１１１は、例えば、抵抗器１１１ａと、コンデンサ１１１ｂと、抵抗器１１１ｃと、を有する。コンデンサ１１１ｂは、抵抗器１１１ａと直列に接続されている。抵抗器１１１ａ及びコンデンサ１１１ｂの直列回路は、第１スイッチング素子１０１の第１主端子１０１ａと第２主端子１０１ｂとの間に設けられている。抵抗器１１１ｃは、抵抗器１１１ａ及びコンデンサ１１１ｂの直列回路に対して並列に接続されている。

第２スナバ回路１１２は、第２スイッチング素子１０２に並列に接続されている。第２スナバ回路１１２は、第１スナバ回路１１１と同様に、抵抗器１１２ａと、コンデンサ１１２ｂと、抵抗器１１２ｃと、を有する。

なお、第１スナバ回路１１１及び第２スナバ回路１１２の構成は、上記に限定されるものではない。第１スナバ回路１１１及び第２スナバ回路１１２は、例えば、抵抗器及びコンデンサの直列回路のみを有する、いわゆるＲＣスナバ回路でもよい。第１スナバ回路１１１及び第２スナバ回路１１２の構成は、第１スイッチング素子１０１、第２スイッチング素子１０２に並列に接続され、第１スイッチング素子１０１、第２スイッチング素子１０２の遮断時に生じる過渡的な高電圧を抑制可能な任意の構成でよい。

第１切替回路１２１は、制御部３８の制御に基づいて第１スイッチング素子１０１のオフ状態からオン状態への切り替えを行う。第１切替回路１２１は、例えば、電源供給部１２１ａと、切替スイッチ１２１ｂと、を有する。

電源供給部１２１ａは、第１スイッチング素子１０１をオフ状態からオン状態に切り替えるための制御電源を、第１スイッチング素子１０１の制御端子１０１ｃに供給可能とする。例えば、第１スイッチング素子１０１がサイリスタである場合、電源供給部１２１ａは、サイリスタを点弧させるためのゲート電圧をゲートに供給可能な任意の回路でよい。

切替スイッチ１２１ｂは、短絡スイッチ駆動回路６４と接続され、短絡スイッチ駆動回路６４から供給された信号に基づいて、電源供給部１２１ａから第１スイッチング素子１０１の制御端子１０１ｃへの制御電源の供給を行う。

切替スイッチ１２１ｂは、監視回路６０から異常検出信号が出力されていない状態においては、電源供給部１２１ａから第１スイッチング素子１０１の制御端子１０１ｃへの制御電源の供給を行わない。そして、切替スイッチ１２１ｂは、監視回路６０から異常検出信号が出力され、短絡スイッチ駆動回路６４から信号が供給されたことに応じて、電源供給部１２１ａから第１スイッチング素子１０１の制御端子１０１ｃに制御電源を供給する。これにより、制御部３８の制御に基づいて、第１スイッチング素子１０１が、オフ状態からオン状態に切り替えられる。

このように、第１切替回路１２１は、制御部３８の制御に基づいて、制御電源を第１スイッチング素子１０１の制御端子１０１ｃに供給することにより、第１スイッチング素子１０１をオフ状態からオン状態に切り替える。但し、第１切替回路１２１の構成は、上記に限ることなく、制御部３８の制御に基づいて、制御電源を第１スイッチング素子１０１の制御端子１０１ｃに供給可能な任意の構成でよい。

第２切替回路１２２は、第１切替回路１２１が第１スイッチング素子１０１をオン状態に切り替えたことに応じて、第２スイッチング素子１０２をオフ状態からオン状態に切り替える。

第２切替回路１２２は、第１切替回路１２１の電源供給部１２１ａから出力される制御電源を第２スイッチング素子１０２の制御端子１０２ｃに供給することにより、第１スイッチング素子１０１のオン状態への切り替えに応じて、第２スイッチング素子１０２をオフ状態からオン状態に切り替える。

第２切替回路１２２は、例えば、ダイオード１２２ａを有する。ダイオード１２２ａは、第１スイッチング素子１０１の制御端子１０１ｃと第２スイッチング素子１０２の制御端子１０２ｃとの間に設けられている。ダイオード１２２ａは、制御端子１０１ｃから制御端子１０２ｃに向かって電流が流れるように、アノードを制御端子１０１ｃに接続し、カソードを制御端子１０２ｃに接続している。

これにより、第１切替回路１２１の制御電源が、第２スイッチング素子１０２の制御端子１０２ｃに供給され、第１スイッチング素子１０１のオン状態への切り替えに応じて、第２スイッチング素子１０２をオフ状態からオン状態に切り替える。但し、第２切替回路１２２の構成は、上記に限ることなく、第１切替回路１２１が第１スイッチング素子１０１をオン状態に切り替えたことに応じて、第２スイッチング素子１０２をオフ状態からオン状態に切り替え可能な任意の構成でよい。

図３（ａ）～図３（ｃ）は、第１の実施形態に係る電力変換装置の動作の一例を模式的に表すグラフ図である。
図３（ａ）は、短絡スイッチ３６に流れる電流ＳＣの時間的変化を模式的に表す。
図３（ｂ）は、第１スイッチング素子１０１の制御端子１０１ｃに流れる電流ＧＣ１、及び第２スイッチング素子１０２の制御端子１０２ｃに流れる電流ＧＣ２の時間的変化を模式的に表す。電流ＧＣ１、ＧＣ２は、いわゆるゲート電流である。
図３（ｃ）は、電源部３２の出力電圧Ｖｏｕｔ、第１スイッチング素子１０１の主端子１０１ａ、１０１ｂ間にかかる端子間電圧Ｖａｋ１、及び第２スイッチング素子１０２の主端子１０２ａ、１０２ｂ間にかかる端子間電圧Ｖａｋ２の時間的変化を模式的に表す。出力電圧Ｖｏｕｔは、換言すれば、第１出力端子３２ｃと第２出力端子３２ｄとの間の電圧である。

図３（ａ）～図３（ｃ）において、時刻ｔ０～ｔ１の間は、短絡スイッチ３６が第１状態に設定されている。換言すれば、時刻ｔ０～ｔ１の間は、第１スイッチング素子１０１及び第２スイッチング素子１０２のいずれもオフ状態である。

図３（ａ）～図３（ｃ）に表したように、短絡スイッチ３６が第１状態に設定されている場合には、電源部３２の出力電圧Ｖｏｕｔが、第１スイッチング素子１０１及び第２スイッチング素子１０２によって分担される。このため、第１スイッチング素子１０１の端子間電圧Ｖａｋ１、及び第２スイッチング素子１０２の端子間電圧Ｖａｋ２は、出力電圧Ｖｏｕｔの１／２程度で実質的に同じである。

時刻ｔ１は、短絡スイッチ駆動回路６４から第１切替回路１２１に信号を入力したタイミングを表している。短絡スイッチ駆動回路６４から第１切替回路１２１に信号を入力すると、第１スイッチング素子１０１の制御端子１０１ｃに電流ＧＣ１が流れ、第１スイッチング素子１０１がオフ状態からオン状態に切り替わる。時刻ｔ２は、第１スイッチング素子１０１がオフ状態からオン状態に切り替わったタイミングを表している。

第１スイッチング素子１０１がオフ状態の間は、第２スイッチング素子１０２の第１主端子１０２ａの電位が、出力電圧Ｖｏｕｔの１／２の電位に設定されている。このため、第２スイッチング素子１０２の第１主端子１０２ａの電位が、制御電源の電位よりも高い。従って、時刻ｔ１～ｔ２の間は、第２スイッチング素子１０２の制御端子１０２ｃに制御電源を印加したとしても、制御端子１０２ｃには、実質的に電流ＧＣ２が流れない。

時刻ｔ２において第１スイッチング素子１０１がオン状態になると、第２スイッチング素子１０２の第１主端子１０２ａの電位が、第２出力端子３２ｄの電位（共通電位）に設定される。従って、第１スイッチング素子１０１がオン状態になると、第２スイッチング素子１０２の制御端子１０２ｃに電流ＧＣ２が流れ、第２スイッチング素子１０２がオフ状態からオン状態に切り替わる。時刻ｔ３は、第２スイッチング素子１０２がオフ状態からオン状態に切り替わったタイミングを表している。

これにより、第１スイッチング素子１０１及び第２スイッチング素子１０２のいずれもオン状態となり、短絡スイッチ３６が第１状態から第２状態に切り替わる。

このように、本実施形態に係る電力変換装置１０及び制御装置３０では、短絡スイッチ３６が、第１切替回路１２１と第２切替回路１２２とを有し、第１切替回路１２１が第１スイッチング素子１０１をオフ状態からオン状態に切り替えたことに応じて、第２切替回路１２２が第２スイッチング素子１０２をオフ状態からオン状態に切り替える。

本実施形態に係る電力変換装置１０及び制御装置３０では、保護動作を行う短絡スイッチ３６を、直列に接続された第１スイッチング素子１０１及び第２スイッチング素子１０２で構成した場合にも、複数の巻線を持つ複雑なパルストランスなどを用いることなく、第１スイッチング素子１０１及び第２スイッチング素子１０２のオン制御を適切に行うことができる。

本実施形態に係る電力変換装置１０及び制御装置３０では、パルストランスなどを用いた場合と比べて、簡単な回路で第１スイッチング素子１０１及び第２スイッチング素子１０２のオン制御を適切に行うことができる。

（第２の実施形態）
図４は、第２の実施形態に係る電力変換装置の短絡スイッチを模式的に表すブロック図である。
図４に表したように、この例では、短絡スイッチ３６が、直列に接続された複数の第２スイッチング素子１０２と、複数の第２スイッチング素子１０２のそれぞれに対応した複数の第２スナバ回路１１２及び複数の第２切替回路１３２と、を有している。なお、上記第１の実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。

複数の第２スイッチング素子１０２は、互いに直列に接続された状態で、第１出力端子３２ｃと第１スイッチング素子１０１との間に設けられている。このように、複数の第２スイッチング素子１０２を設けることにより、第１スイッチング素子１０１及び複数の第２スイッチング素子１０２のそれぞれが分担する電圧を低くし、第１スイッチング素子１０１及び複数の第２スイッチング素子１０２に使用する素子の選択の自由度をより高めることができる。なお、複数の第２スイッチング素子１０２の直列接続数は、２以上の任意の数でよい。

複数の第２スナバ回路１１２は、上記第１の実施形態で説明したものと同様であるから、詳細な説明は省略する。また、複数の第２切替回路１３２の構成は、実質的に同じであるから、以下では、１つの第２切替回路１３２について説明する。

第２切替回路１３２は、ダイオード１３２ａと、ツェナーダイオード１３２ｂと、を有する。ダイオード１３２ａのアノードは、第２スナバ回路１１２に接続されている。より詳しくは、ダイオード１３２ａのアノードは、第２スナバ回路１１２の抵抗器１１２ａとコンデンサ１１２ｂとの間に接続されている。ダイオード１３２ａのカソードは、第２スイッチング素子１０２の制御端子１０２ｃに接続されている。これにより、ダイオード１３２ａは、第２スナバ回路１１２から第２スイッチング素子１０２の制御端子１０２ｃに電圧を印加する。

ツェナーダイオード１３２ｂは、第２スイッチング素子１０２の第１主端子１０２ａと制御端子１０２ｃとの間に設けられ、ダイオード１３２ａを介して第２スナバ回路１１２から制御端子１０２ｃに印加される電圧が、所定の電圧以上になることを抑制する。

このように、第２切替回路１３２は、ダイオード１３２ａ及びツェナーダイオード１３２ｂにより、第２スナバ回路１１２から第２スイッチング素子１０２の制御端子１０２ｃに制御電源を供給する。但し、第２切替回路１３２の構成は、上記に限ることなく、第２スナバ回路１１２から第２スイッチング素子１０２に制御電源を供給可能な任意の構成でよい。

図５（ａ）～図５（ｃ）は、第２の実施形態に係る電力変換装置の動作の一例を模式的に表すグラフ図である。
図５（ａ）は、短絡スイッチ３６に流れる電流ＳＣの時間的変化を模式的に表す。
図５（ｂ）は、第１スイッチング素子１０１の制御端子１０１ｃに流れる電流ＧＣ１、及び複数の第２スイッチング素子１０２のそれぞれの制御端子１０２ｃに流れる電流ＧＣ２の時間的変化を模式的に表す。
図５（ｃ）は、電源部３２の出力電圧Ｖｏｕｔ、第１スイッチング素子１０１の端子間電圧Ｖａｋ１、及び複数の第２スイッチング素子１０２のそれぞれの端子間電圧Ｖａｋ２の時間的変化を模式的に表す。

図５（ａ）～図５（ｃ）において、時刻ｔ１０～ｔ１１の間は、短絡スイッチ３６が第１状態に設定されている。短絡スイッチ３６が第１状態に設定されている場合には、電源部３２の出力電圧Ｖｏｕｔが、第１スイッチング素子１０１及び複数の第２スイッチング素子１０２によって分担される。

時刻ｔ１１は、短絡スイッチ駆動回路６４から第１切替回路１２１に信号を入力したタイミングを表している。短絡スイッチ駆動回路６４から第１切替回路１２１に信号を入力すると、第１切替回路１２１が、制御電源（第１制御電源）を第１スイッチング素子１０１の制御端子１０１ｃに供給する。これにより、第１スイッチング素子１０１の制御端子１０１ｃに電流ＧＣ１が流れる。

第１スイッチング素子１０１の制御端子１０１ｃに電流ＧＣ１が流れると、第１スイッチング素子１０１の端子間電圧Ｖａｋ１が小さくなり、反対に、複数の第２スイッチング素子１０２の端子間電圧Ｖａｋ２が大きくなる。すなわち、複数の第２スイッチング素子１０２の分担する電圧が大きくなる。

この分担電圧の上昇により、第２切替回路１３２が、第２スナバ回路１１２から第２スイッチング素子１０２の制御端子１０２ｃに供給する制御電源（第２制御電源）の電圧が上昇する。

このため、図５（ａ）～図５（ｃ）の時刻ｔ１２に表したように、この例では、第１スイッチング素子１０１が完全にオン状態に切り替わる前から、複数の第２スイッチング素子１０２の制御端子１０２ｃに電流ＧＣ２を流すことができる。

図５（ａ）～図５（ｃ）の時刻ｔ１３に表したように、第１スイッチング素子１０１がオフ状態からオン状態に切り替わった後、時刻ｔ１４に表したように、複数の第２スイッチング素子１０２がオフ状態からオン状態に切り替わる。これにより、第１スイッチング素子１０１及び複数の第２スイッチング素子１０２のいずれもオン状態となり、短絡スイッチ３６が第１状態から第２状態に切り替わる。

このように、この例では、第２切替回路１３２が、第２スナバ回路１１２から第２スイッチング素子１０２の制御端子１０２ｃに制御電源を供給し、第１スイッチング素子１０１のオン状態への切り替えにともなう制御電源の電圧上昇により、第１スイッチング素子１０１のオン状態への切り替えに応じて、第２スイッチング素子１０２をオフ状態からオン状態に切り替える。

この例においても、複数の巻線を持つ複雑なパルストランスなどを用いることなく、第１スイッチング素子１０１及び第２スイッチング素子１０２のオン制御を適切に行うことができ、パルストランスなどを用いた場合と比べて、簡単な回路で第１スイッチング素子１０１及び第２スイッチング素子１０２のオン制御を適切に行うことができる。

上記第１の実施形態では、第１スイッチング素子１０１がオン状態に切り替わった後に、第２スイッチング素子１０２の制御端子１０２ｃに電流ＧＣ２が供給されるため、第２スイッチング素子１０２の端子間電圧Ｖａｋ２が一時的に大きくなってしまうことが懸念される。例えば、複数の第２スイッチング素子１０２を直列に接続したとしても、下段側（第２出力端子３２ｄ側）の第２スイッチング素子１０２から順番にオン状態に切り替わるため、最後段の第２スイッチング素子１０２の端子間電圧Ｖａｋ２が、一時的に電源部３２の出力電圧Ｖｏｕｔと実質的に同じとなってしまうことが懸念される。

これに対して、この例の第２切替回路１３２では、第２スナバ回路１１２から第２スイッチング素子１０２の制御端子１０２ｃに制御電源を供給することにより、第１スイッチング素子１０１が完全にオン状態に切り替わる前から、複数の第２スイッチング素子１０２の制御端子１０２ｃに電流ＧＣ２を流すことができる。

これにより、第１スイッチング素子１０１がオン状態に切り替わった後に、第２スイッチング素子１０２の制御端子１０２ｃに電流ＧＣ２を供給する場合と比べて、第２スイッチング素子１０２がオン状態に切り替わるタイミングを早くすることができる。これにより、第２スイッチング素子１０２の端子間電圧Ｖａｋ２が一時的に大きくなってしまうことを抑制することができる。

さらに、第２切替回路１３２では、複数の第２スイッチング素子１０２が直列に接続されている場合に、複数の第２スイッチング素子１０２のそれぞれの制御端子１０２ｃに実質的に同時に電流ＧＣ２を供給することができ、複数の第２スイッチング素子１０２を実質的に同時にオフ状態からオン状態に切り替えることができる。従って、下段側の第２スイッチング素子１０２から順番にオン状態に切り替わる構成と比べて、最後段の第２スイッチング素子１０２に一時的に高い電圧が印加されてしまうことを抑制することができる。

なお、この例では、複数の第２スイッチング素子１０２を直列に接続した構成において、第２スナバ回路１１２から第２スイッチング素子１０２に制御電源を供給する第２切替回路１３２を適用しているが、第２スイッチング素子１０２が１つである場合に、第２切替回路１３２を適用してもよい。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１０…電力変換装置、 １２…変換器制御装置、 ２０…電力変換器、 ２２…光ファイバケーブル、 ３０…制御装置、 ３２…電源部、 ３２ａ…入力端子、 ３２ｂ…入力端子、 ３２ｃ…出力端子、 ３２ｄ…出力端子、 ３４…光信号生成部、 ３４ａ…接続端子、 ３４ｂ…接続端子、 ３６…短絡スイッチ、 ３８…制御部、 ４０…電源回路、 ４２…停電補償回路、 ４４…電流調整回路、 ５０…発光回路、 ５２…駆動回路、 ６０…監視回路、 ６２…光信号制御回路、 ６４…短絡スイッチ駆動回路、 １０１…スイッチング素子、 １０１ａ…主端子、 １０１ｂ…主端子、 １０１ｃ…制御端子、 １０２…スイッチング素子、 １０２ａ…主端子、 １０２ｂ…主端子、 １０２ｃ…制御端子、 １１１…スナバ回路、 １１１ａ…抵抗器、 １１１ｂ…コンデンサ、 １１１ｃ…抵抗器、 １１２…スナバ回路、 １１２ａ…抵抗器、 １１２ｂ…コンデンサ、 １１２ｃ…抵抗器、 １２１…切替回路、 １２１ａ…電源供給部、 １２１ｂ…切替スイッチ、 １２２…切替回路、 １２２ａ…ダイオード、 １３２…切替回路、 １３２ａ…ダイオード、 １３２ｂ…ツェナーダイオード

Claims (5)

1. 電力の変換を行う電力変換器と、
   光ファイバケーブルを介して前記電力変換器と接続され、前記光ファイバケーブルを介して光信号を前記電力変換器に入力することにより、前記電力変換器による電力の変換を制御する制御装置と、
   を備え、
   前記制御装置は、
   第１出力端子と、前記第１出力端子よりも低電位に設定される第２出力端子と、を有し、前記第１出力端子と前記第２出力端子との間に所定の直流電力を出力する電源部と、
   前記第１出力端子と接続される第１接続端子と、前記第２出力端子と接続される第２接続端子と、を有し、前記電源部から供給される前記直流電力を基に、前記光信号の生成を行う光信号生成部と、
   前記第１出力端子と前記第２出力端子との間に前記光信号生成部と並列に接続され、前記電源部から前記光信号生成部への前記直流電力の供給を許容する第１状態と、前記第１接続端子と前記第２接続端子との間を短絡させ、前記光信号生成部への前記直流電力の供給を遮断する第２状態と、を有する短絡スイッチと、
   前記光信号生成部による前記光信号の生成を制御するとともに、前記短絡スイッチの前記第１状態と前記第２状態との切り替えを制御し、前記電源部及び前記光信号生成部の少なくとも一方の異常の検出を行い、前記異常を検出していない時に、前記短絡スイッチを前記第１状態にして前記光信号生成部による前記光信号の生成を制御し、前記異常を検出した時に、前記短絡スイッチを前記第２状態にして前記光信号生成部による前記光信号の生成を停止させる制御部と、
   を有し、
   前記短絡スイッチは、
   前記第１出力端子と前記第２出力端子との間に設けられた第１スイッチング素子と、
   前記第１出力端子と前記第１スイッチング素子との間に設けられた第２スイッチング素子と、
   前記第１スイッチング素子に並列に接続された第１スナバ回路と、
   前記第２スイッチング素子に並列に接続された第２スナバ回路と、
   前記制御部の制御に基づいて前記第１スイッチング素子のオフ状態からオン状態への切り替えを行う第１切替回路と、
   前記第１切替回路が前記第１スイッチング素子を前記オン状態に切り替えたことに応じて、前記第２スイッチング素子をオフ状態からオン状態に切り替える第２切替回路と、
   を有する電力変換装置。
2. 前記第１切替回路は、前記制御部の制御に基づいて、制御電源を前記第１スイッチング素子に供給することにより、前記第１スイッチング素子を前記オフ状態から前記オン状態に切り替え、
   前記第２切替回路は、前記第１切替回路の前記制御電源を前記第２スイッチング素子に供給することにより、前記第１スイッチング素子の前記オン状態への切り替えに応じて、前記第２スイッチング素子を前記オフ状態から前記オン状態に切り替える請求項１記載の電力変換装置。
3. 前記第１切替回路は、前記制御部の制御に基づいて、第１制御電源を前記第１スイッチング素子に供給することにより、前記第１スイッチング素子を前記オフ状態から前記オン状態に切り替え、
   前記第２切替回路は、前記第２スナバ回路から前記第２スイッチング素子に第２制御電源を供給し、前記第１スイッチング素子の前記オン状態への切り替えにともなう前記第２制御電源の電圧上昇により、前記第１スイッチング素子の前記オン状態への切り替えに応じて、前記第２スイッチング素子を前記オフ状態から前記オン状態に切り替える請求項１記載の電力変換装置。
4. 前記短絡スイッチは、
   前記第１出力端子と前記第１スイッチング素子との間において直列に接続された複数の前記第２スイッチング素子と、
   複数の前記第２スイッチング素子のそれぞれに対応して設けられた複数の前記第２スナバ回路と、
   複数の前記第２スイッチング素子のそれぞれに対応して設けられた複数の前記第２切替回路と、
   を有する請求項３記載の電力変換装置。
5. 電力の変換を行う電力変換器と光ファイバケーブルを介して接続され、前記光ファイバケーブルを介して光信号を前記電力変換器に入力することにより、前記電力変換器による電力の変換を制御する制御装置であって、
   第１出力端子と、前記第１出力端子よりも低電位に設定される第２出力端子と、を有し、前記第１出力端子と前記第２出力端子との間に所定の直流電力を出力する電源部と、
   前記第１出力端子と接続される第１接続端子と、前記第２出力端子と接続される第２接続端子と、を有し、前記電源部から供給される前記直流電力を基に、前記光信号の生成を行う光信号生成部と、
   前記第１出力端子と前記第２出力端子との間に前記光信号生成部と並列に接続され、前記電源部から前記光信号生成部への前記直流電力の供給を許容する第１状態と、前記第１接続端子と前記第２接続端子との間を短絡させ、前記光信号生成部への前記直流電力の供給を遮断する第２状態と、を有する短絡スイッチと、
   前記光信号生成部による前記光信号の生成を制御するとともに、前記短絡スイッチの前記第１状態と前記第２状態との切り替えを制御し、前記電源部及び前記光信号生成部の少なくとも一方の異常の検出を行い、前記異常を検出していない時に、前記短絡スイッチを前記第１状態にして前記光信号生成部による前記光信号の生成を制御し、前記異常を検出した時に、前記短絡スイッチを前記第２状態にして前記光信号生成部による前記光信号の生成を停止させる制御部と、
   を備え、
   前記短絡スイッチは、
   前記第１出力端子と前記第２出力端子との間に設けられた第１スイッチング素子と、
   前記第１出力端子と前記第１スイッチング素子との間に設けられた第２スイッチング素子と、
   前記第１スイッチング素子に並列に接続された第１スナバ回路と、
   前記第２スイッチング素子に並列に接続された第２スナバ回路と、
   前記制御部の制御に基づいて前記第１スイッチング素子のオフ状態からオン状態への切り替えを行う第１切替回路と、
   前記第１切替回路が前記第１スイッチング素子を前記オン状態に切り替えたことに応じて、前記第２スイッチング素子をオフ状態からオン状態に切り替える第２切替回路と、
   を有する制御装置。

Images