JP7086741B2 - Grid interconnection inverter device and stabilization control method - Google Patents

Grid interconnection inverter device and stabilization control method Download PDF

Info

Publication number
JP7086741B2
JP7086741B2 JP2018115633A JP2018115633A JP7086741B2 JP 7086741 B2 JP7086741 B2 JP 7086741B2 JP 2018115633 A JP2018115633 A JP 2018115633A JP 2018115633 A JP2018115633 A JP 2018115633A JP 7086741 B2 JP7086741 B2 JP 7086741B2
Authority
JP
Japan
Prior art keywords
voltage
phase
power
axis
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018115633A
Other languages
Japanese (ja)
Other versions
JP2019221040A (en
Inventor
中為 郭
洋志 石渡
孝志 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2018115633A priority Critical patent/JP7086741B2/en
Publication of JP2019221040A publication Critical patent/JP2019221040A/en
Application granted granted Critical
Publication of JP7086741B2 publication Critical patent/JP7086741B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40Arrangements for reducing harmonics

Landscapes

  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Description

本発明は、電力系統(例えば、商用電力系統)に対して連系可能に接続され、直流電力を交流電力に変換する系統連系インバータ装置に関するものである。 The present invention relates to a grid interconnection inverter device that is interconnectably connected to a power system (for example, a commercial power system) and converts DC power into AC power.

図8は、特許文献1及び非特許文献1等に記載された従来のLCフィルタ付き三相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。 FIG. 8 is a schematic circuit diagram showing a configuration example of a grid interconnection system including a conventional three-phase grid interconnection inverter device with an LC filter described in Patent Document 1 and Non-Patent Document 1 and the like.

この系統連系システムは、直流(DC)電源1と、例えば、商用電力系統である三相U,V,W交流(AC)の電力系統2と、の間に接続されるLCフィルタ付き三相系統連系インバータ装置10を備えている。電力系統2は、三相遮断器3及び三相変圧器(以下「トランス」という。)4等を介して、系統連系インバータ装置10の出力端子に接続されている。系統連系インバータ装置10の出力端子とトランス4との間には、負荷装置5が並列に接続されている。 This grid interconnection system is a three-phase with LC filter connected between a direct current (DC) power supply 1 and, for example, a commercial power system three-phase U, V, W AC (AC) power system 2. The grid interconnection inverter device 10 is provided. The power system 2 is connected to the output terminal of the grid interconnection inverter device 10 via a three-phase circuit breaker 3 and a three-phase transformer (hereinafter referred to as “transformer”) 4. A load device 5 is connected in parallel between the output terminal of the grid interconnection inverter device 10 and the transformer 4.

系統連系インバータ装置10は、電力系統2に対して連系可能に接続され、直流電源1から供給される直流電力を三相交流電力に変換する装置であり、DC/DCコンバータ11を有している。DC/DCコンバータ11は、図示しない制御部によってスイッチング動作が制御され、直流電源1から供給される直流電圧を所定の直流電圧に変換する装置であり、この出力側に、並列に接続された電荷蓄積用のコンデンサ12を介して、三相U,V,WのDC/ACインバータ13が接続されている。なお、DC/DCコンバータ11は、省略されることもある。 The grid interconnection inverter device 10 is a device that is interconnectably connected to the power system 2 and converts the DC power supplied from the DC power supply 1 into three-phase AC power, and has a DC / DC converter 11. ing. The DC / DC converter 11 is a device whose switching operation is controlled by a control unit (not shown) to convert a DC voltage supplied from the DC power supply 1 into a predetermined DC voltage, and a charge connected in parallel to the output side. A three-phase U, V, W DC / AC inverter 13 is connected via a storage capacitor 12. The DC / DC converter 11 may be omitted.

DC/ACインバータ13は、図示しない制御部によってスイッチング動作が制御され、コンデンサ12に蓄積された直流電圧Vdcを三相U,V,Wの系統電圧Vacに変換する装置であり、6つのスイッチ素子(例えば、絶縁ゲート型バイポーラトランジスタ、以下これを「IGBT」という。)13aがブリッジ接続されて構成されている。各IGBT13aには、ボディダイオード13bが逆並列に接続されている。DC/ACインバータ13の出力側には、L字形の三相LCフィルタ回路14が接続されている。 The DC / AC inverter 13 is a device whose switching operation is controlled by a control unit (not shown) and converts the DC voltage Vdc stored in the capacitor 12 into a three-phase U, V, W system voltage Vac, and has six switch elements. (For example, an insulated gate type bipolar transistor, hereinafter referred to as "IGBT".) 13a is configured by being bridge-connected. A body diode 13b is connected to each IGBT 13a in antiparallel. An L-shaped three-phase LC filter circuit 14 is connected to the output side of the DC / AC inverter 13.

L字形の三相LCフィルタ回路14は、DC/ACインバータ13から出力される交流電圧Vinv及びインバータ電流Iinvの高調波成分を除去する回路であり、三相インダクタ14a及び三相コンデンサ14bにより構成されている。LCフィルタ回路14の出力側には、図示しない制御部により開閉が制御される三相開閉器15を介して、系統連系インバータ装置10の出力端子が接続されている。 The L-shaped three-phase LC filter circuit 14 is a circuit that removes harmonic components of the AC voltage Vinv and the inverter current Iinv output from the DC / AC inverter 13, and is composed of a three-phase inductor 14a and a three-phase capacitor 14b. ing. The output terminal of the grid interconnection inverter device 10 is connected to the output side of the LC filter circuit 14 via a three-phase switch 15 whose opening and closing is controlled by a control unit (not shown).

このように構成される系統連系システムでは、直流電源1から供給された直流電圧が、系統連系インバータ装置10内のDC/DCコンバータ11により所定の直流電圧に変換され、コンデンサ12に蓄積される。コンデンサ12に蓄積された直流電圧Vdcは、DC/ACインバータ13によって三相U,V,Wの交流電圧Vinvに変換された後、三相フィルタ回路14のインダクタ14a及びコンデンサ14bによって高調波成分が除去される。高調波成分が除去された三相交流の出力電流Io及び系統電圧Vacは、三相開閉器15を介して負荷装置5及び電力系統2側へ出力される。電力系統2に停電等が発生すると、遮断器3がオフ状態になり、系統連系インバータ装置10が電力系統2から切り離されて単独運転状態となり、その系統連系インバータ装置10から出力された出力電流Io及び系統電圧Vacが負荷装置5へ供給される。 In the grid interconnection system configured in this way, the DC voltage supplied from the DC power supply 1 is converted into a predetermined DC voltage by the DC / DC converter 11 in the grid interconnection inverter device 10 and stored in the capacitor 12. To. The DC voltage Vdc stored in the capacitor 12 is converted into a three-phase U, V, W AC voltage Vinv by the DC / AC inverter 13, and then the harmonic component is generated by the inductor 14a and the capacitor 14b of the three-phase filter circuit 14. Will be removed. The three-phase alternating current output current Io and the system voltage Vac from which the harmonic component has been removed are output to the load device 5 and the power system 2 side via the three-phase switch 15. When a power failure or the like occurs in the power system 2, the breaker 3 is turned off, the grid interconnection inverter device 10 is disconnected from the power grid 2 and becomes an independent operation state, and the output output from the grid interconnection inverter device 10 is set. The current Io and the system voltage Vac are supplied to the load device 5.

図8の系統連系インバータ装置10に使用されているL字形の三相LCフィルタ回路14では、直列の三相インダクタ14aが1組しかなく、しかも、LCフィルタ回路14の入出力間の結合(coupling)が大きくなり過ぎるため、高調波成分を十分に減衰できないことがある。これを改善するために、T字形の三相フィルタ回路を使用したLCLフィルタ付き三相系統連系インバータ装置が知られている。 In the L-shaped three-phase LC filter circuit 14 used in the grid interconnection inverter device 10 of FIG. 8, there is only one set of series three-phase inductors 14a, and the coupling between the input and output of the LC filter circuit 14 ( Since the coupling) becomes too large, the harmonic component may not be sufficiently attenuated. In order to improve this, a three-phase system interconnection inverter device with an LCL filter using a T-shaped three-phase filter circuit is known.

図9は、従来のLCLフィルタ付き三相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。
この系統連系システムに使用されているLCLフィルタ付き三相系統連系インバータ装置10Aでは、図8のL字形の三相LCフィルタ回路14に代えて、T字形の三相LCLフィルタ回路14Aが設けられている。この三相LCLフィルタ回路14Aは、2組の三相インダクタ14a,14cと、1組の三相コンデンサ14bと、により構成されている。
FIG. 9 is a schematic circuit diagram showing a configuration example of a grid interconnection system including a conventional three-phase grid interconnection inverter device with an LCL filter.
In the three-phase grid interconnection inverter device 10A with an LCL filter used in this grid interconnection system, a T-shaped three-phase LCL filter circuit 14A is provided in place of the L-shaped three-phase LC filter circuit 14 in FIG. Has been done. The three-phase LCL filter circuit 14A is composed of two sets of three-phase inductors 14a and 14c and one set of three-phase capacitors 14b.

このような三相系統連系インバータ装置10Aにおける三相LCLフィルタ回路14Aでは、直列の三相インダクタ14a,14cを2組使用しているので、高調波減衰帯域での減衰量が、L字形の三相LCフィルタ回路14に比べて大幅に向上し、更に、三相LCLフィルタ回路14Aにおける入出力間の結合が著しく減少する。 In the three-phase LC filter circuit 14A in such a three-phase system interconnection inverter device 10A, two sets of three-phase inductors 14a and 14c in series are used, so that the amount of attenuation in the harmonic attenuation band is L-shaped. It is significantly improved as compared with the three-phase LC filter circuit 14, and further, the coupling between the input and output in the three-phase LCL filter circuit 14A is significantly reduced.

図10は、図8の系統連系システムの模式的な等価回路図である。
図8の系統連系インバータ装置10では、配電線及びトランス4を介して電力系統2(例えば、三相(3φ)200V)に接続されるため、図10の電力系統2側に、抵抗Rs及びインダクタLsからなる系統インピーダンス6が存在する。そのため、系統連系インバータ装置10の三相交流出力電流Ioがその系統インピーダンス6に流れる。
FIG. 10 is a schematic equivalent circuit diagram of the grid interconnection system of FIG.
In the grid interconnection inverter device 10 of FIG. 8, since it is connected to the power system 2 (for example, three-phase (3φ) 200V) via the distribution line and the transformer 4, the resistors Rs and the resistors Rs and There is a system impedance 6 composed of the inductor Ls. Therefore, the three-phase AC output current Io of the grid interconnection inverter device 10 flows through the grid impedance 6.

図11は、図9の系統連系システムの模式的な等価回路図である。
図9の系統連系インバータ装置10Aも、図8と同様に、配電線及びトランス4を介して電力系統2に接続されるため、図11の電力系統2側に、抵抗Rs及びインダクタLsからなる系統インピーダンス6が存在する。そのため、系統連系インバータ装置10Aの三相交流出力電流Ioがその系統インピーダンス6に流れる。
FIG. 11 is a schematic equivalent circuit diagram of the grid interconnection system of FIG.
Since the grid interconnection inverter device 10A of FIG. 9 is also connected to the power system 2 via the distribution line and the transformer 4 as in FIG. 8, the power system 2 side of FIG. 11 is composed of resistors Rs and inductors Ls. There is a system impedance 6. Therefore, the three-phase AC output current Io of the grid interconnection inverter device 10A flows through the grid impedance 6.

図12は、従来の図10及び図11に示す系統連系システムにおいて電力系統2側の系統インピーダンス6として例えば一定リアクタンス値以上のインダクタLsを接続した時の動作波形図である。図12の上段は、高調波成分が含まれた系統電圧Vacの波形図、及び、図12の下段は、高調波成分が含まれた出力電流Ioの波形図である。図12の横軸は、時刻である。 FIG. 12 is an operation waveform diagram when, for example, an inductor Ls having a constant reactance value or more is connected as the system impedance 6 on the power system 2 side in the conventional grid interconnection system shown in FIGS. 10 and 11. The upper part of FIG. 12 is a waveform diagram of the system voltage Vac including the harmonic component, and the lower part of FIG. 12 is a waveform diagram of the output current Io including the harmonic component. The horizontal axis of FIG. 12 is the time.

図10及び図11の電力系統2側には、抵抗Rs及びインダクタLsからなる系統インピーダンス6が存在する。そのため、図12に示すように、電力系統2側のインダクタLsとフィルタ回路14,14A内のコンデンサ14bとの共振の影響で、系統連系システムが不安定になり、正常運転できない恐れがある。 On the power system 2 side of FIGS. 10 and 11, a system impedance 6 composed of resistors Rs and inductor Ls exists. Therefore, as shown in FIG. 12, due to the influence of resonance between the inductor Ls on the power system 2 side and the capacitors 14b in the filter circuits 14 and 14A, the system interconnection system may become unstable and normal operation may not be possible.

この対策として、特許文献1の技術では、図8、図9に示す系統電圧Vacの高調波電圧を算出し、この高調波電圧が閾値以上になったら、系統連系システムの共振を検出し、DC/ACインバータ13のスイッチングを制御する制御パラメータ(特許文献1の請求項5に記載された比例制御パラメータ)を繰り返し調整することにより、系統連系システムの共振を抑制している。もし、制御パラメータを変更しても共振現象が消えなかったら、フィルタ回路14,14A内の三相コンデンサ14bに対して抵抗回路を並列に接続し、共振現象を抑制している。 As a countermeasure, in the technique of Patent Document 1, the harmonic voltage of the system voltage Vac shown in FIGS. 8 and 9 is calculated, and when the harmonic voltage becomes equal to or higher than the threshold value, the resonance of the system interconnection system is detected. By repeatedly adjusting the control parameters (proportional control parameters described in claim 5 of Patent Document 1) that control the switching of the DC / AC inverter 13, the resonance of the grid interconnection system is suppressed. If the resonance phenomenon does not disappear even if the control parameters are changed, a resistance circuit is connected in parallel to the three-phase capacitors 14b in the filter circuits 14 and 14A to suppress the resonance phenomenon.

又、非特許文献1の技術では、系統インピーダンス6をキャンセルするためのインピーダンスキャンセル回路を追加し、共振現象を抑制している。 Further, in the technique of Non-Patent Document 1, an impedance canceling circuit for canceling the system impedance 6 is added to suppress the resonance phenomenon.

特開2016-63742号公報Japanese Unexamined Patent Publication No. 2016-63742

Y.He,H.S.H.Chung,J.C.T.Lai,X.Zhang and W.Wu,「 Active Cancellation of Equivalent Grid Impedance for Improving StabiIity and Injected Power QuaIity of Grid-Connected Inverter under Variable Grid Condition 」IEEE Transactions on Power Electronics 論文誌、2018.Y. He, H. S. H. Chung, J. et al. C. T. Lai, X. Zhang and W. Wu, "Active Consultation of Electrical and Electronics Engineer for Impedance StabiIity and Injected Power Electronics Engineer

しかしながら、従来の図8及び図9の系統連系インバータ装置10,10Aでは、以下の(a)~(e)のような課題がある。 However, the conventional grid interconnection inverter devices 10 and 10A of FIGS. 8 and 9 have the following problems (a) to (e).

(a) 電力系統2に高調波電流が流れる負荷装置5が接続される場合等、共振ではなくても高調波電圧が発生するため、制御が誤動作する可能性がある。
(b) 特許文献1の技術では、閾値以上の高調波電圧を検出した時のみ、共振を抑制するための制御が動作するので、共振現象を的確に抑制することができない。特に、高調波電圧の算出には、交流周期以上の遅延が発生するため、高速応答の実現が困難である。又、共振現象が消えない場合には、フィルタ回路14,14A内の三相コンデンサ14bに対して抵抗回路を並列に接続し、共振現象を抑制しているが、その抵抗回路によって電力損失が増加する問題がある。
(c) 特許文献1の技術では、高調波振幅と共振振幅とを混同して読み取る恐れがあるので、共振現象を精度良く抑制することができない。
(d) 非特許文献1の技術では、共振現象を抑制するために、インピーダンスキャンセル回路を追加しているので、回路構成が複雑になり、コスト上昇の問題がある。
(e) 図10及び図11に示す従来の系統連系システムでは、出力電流Ioに振動(hunting;ハンチング)が発生した場合、その出力電流Ioが流れる部分に、インダクタを挿入し、ハンチングを防止している。しかし、インダクタを挿入することにより、部品点数が増加して、系統連系インバータ装置10,10Aの小型化が困難になる。
(A) When a load device 5 through which a harmonic current flows is connected to the power system 2, a harmonic voltage is generated even if it is not resonance, so that the control may malfunction.
(B) In the technique of Patent Document 1, since the control for suppressing resonance operates only when a harmonic voltage equal to or higher than the threshold value is detected, the resonance phenomenon cannot be accurately suppressed. In particular, it is difficult to realize a high-speed response in the calculation of the harmonic voltage because a delay of an AC cycle or longer occurs. If the resonance phenomenon does not disappear, a resistance circuit is connected in parallel to the three-phase capacitor 14b in the filter circuits 14 and 14A to suppress the resonance phenomenon, but the power loss increases due to the resistance circuit. There is a problem to do.
(C) In the technique of Patent Document 1, since there is a possibility that the harmonic amplitude and the resonance amplitude are confused and read, the resonance phenomenon cannot be suppressed accurately.
(D) In the technique of Non-Patent Document 1, since an impedance canceling circuit is added in order to suppress the resonance phenomenon, the circuit configuration becomes complicated and there is a problem of cost increase.
(E) In the conventional grid interconnection system shown in FIGS. 10 and 11, when vibration (hunting) occurs in the output current Io, an inductor is inserted in the portion where the output current Io flows to prevent hunting. is doing. However, by inserting the inductor, the number of parts increases, and it becomes difficult to reduce the size of the grid interconnection inverter devices 10 and 10A.

本発明のうちの第1発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってq軸電圧を算出し、q軸電流制御のq軸電流制御指令にフィードバック(帰還)して前記スイッチングを制御する構成になっている。 The grid-connected inverter device of the first invention of the present invention includes an inverter that is interconnectably connected to a power system and switches input power to convert it into predetermined power, and a control circuit that controls the switching. A filter circuit that removes harmonic components of the predetermined power and outputs the power system to the power system is provided. Then, the control circuit calculates the q-axis voltage by performing rotational coordinate conversion on the measured value of the system voltage between the filter circuit and the power system, and uses it as a q-axis current control command for q-axis current control. It is configured to control the switching by feeding back.

第2発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、q軸電流制御にフィードバックして前記スイッチングを制御する構成になっている。 The grid interconnection inverter device of the second invention is connected to an electric power system so as to be interconnectable, and has an inverter that switches input power and converts it into predetermined power, a control circuit that controls the switching, and the predetermined power. It is provided with a filter circuit that removes harmonic components and outputs the power system to the power system. The control circuit is configured to detect the instantaneous phase angle from the measured value of the system voltage between the filter circuit and the power system and feed it back to the q-axis current control to control the switching.

第3発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってd軸電圧及びq軸電圧を算出し、前記q軸電圧をq軸電流制御にフィードバックすると共に、前記d軸電圧とd軸電圧調整値との差をd軸電流制御にフィードバックして、前記スイッチングを制御する構成になっている。 The grid interconnection inverter device of the third invention is connected to an electric power system so as to be interconnectable, and has an inverter that switches input power and converts it into predetermined power, a control circuit that controls the switching, and the predetermined power. It is provided with a filter circuit that removes harmonic components and outputs the power system to the power system. Then, the control circuit performs rotational coordinate conversion on the measured value of the system voltage between the filter circuit and the power system to calculate the d-axis voltage and the q-axis voltage, and uses the q-axis voltage as the q-axis. In addition to feeding back to the current control, the difference between the d-axis voltage and the d-axis voltage adjustment value is fed back to the d-axis current control to control the switching.

第4発明の系統連系インバータ装置は、単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、の差を電流制御にフィードバックして前記スイッチングを制御する構成になっている。 The grid-connected inverter device of the fourth invention includes an inverter that is interconnectably connected to a single-phase power system and switches single-phase input power to convert it into predetermined power, a control circuit that controls the switching, and the like. It includes a filter circuit that removes harmonic components of the predetermined power and outputs the power to the single-phase power system side. Then, the control circuit is based on the system voltage measurement value between the filter circuit and the single-phase power system, the voltage amplitude obtained from the system voltage measurement value of the pre-AC cycle, and the phase angle of phase synchronization. The switching is controlled by feeding back the difference between the calculated fundamental voltage and the current control to the current control.

第5発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってq軸電圧を算出し、q軸電流制御のq軸電流制御指令にフィードバックして前記スイッチングを制御している。 The stabilization control method of the fifth invention comprises an inverter that is interconnectably connected to an electric power system and switches input power to convert it into a predetermined electric power, and the electric power system that removes harmonic components of the predetermined electric power. It is a stabilization control method of a grid interconnection inverter device equipped with a filter circuit that outputs to the side, and performs rotational coordinate conversion on the measured value of the grid voltage between the filter circuit and the power system. The q-axis voltage is calculated and fed back to the q-axis current control command of the q-axis current control to control the switching.

第6発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、q軸電流制御にフィードバックして前記スイッチングを制御している。 The stabilization control method of the sixth invention comprises an inverter that is interconnectably connected to an electric power system and switches input power to convert it into a predetermined electric power, and the electric power system that removes harmonic components of the predetermined electric power. It is a stabilization control method of a grid interconnection inverter device equipped with a filter circuit that outputs to the side, and detects an instantaneous phase angle from the measured value of the grid voltage between the filter circuit and the power system, and q The switching is controlled by feeding back to the shaft current control.

第7発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってd軸電圧及びq軸電圧を算出し、前記q軸電圧をq軸電流制御にフィードバックすると共に、前記d軸電圧とd軸電圧調整値vddとの差をd軸電流制御にフィードバックして、前記スイッチングを制御している。 The stabilization control method of the seventh invention comprises an inverter that is interconnectably connected to a power system and switches input power to convert it into a predetermined power, and the power system that removes harmonic components of the predetermined power. It is a stabilization control method of a grid interconnection inverter device equipped with a filter circuit that outputs to the side, and performs rotational coordinate conversion on the measured value of the grid voltage between the filter circuit and the power system. The d-axis voltage and the q-axis voltage are calculated, the q-axis voltage is fed back to the q-axis current control, and the difference between the d-axis voltage and the d-axis voltage adjustment value vdd is fed back to the d-axis current control. It controls switching.

第8発明の安定化制御方法は、単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、の差を電流制御にフィードバックして前記スイッチングを制御している。 The stabilization control method of the eighth invention is connected to a single-phase power system so as to be interconnectable, and removes an inverter that switches a single-phase input power to convert it into a predetermined power, and a harmonic component of the predetermined power. A method for stabilizing and controlling a grid interconnection inverter device including a filter circuit that outputs to the single-phase power system side, wherein the system voltage measurement value between the filter circuit and the single-phase power system is used. The switching is controlled by feeding back the difference between the voltage amplitude obtained from the system voltage measurement value of the previous AC cycle and the fundamental wave voltage calculated based on the phase angle of phase synchronization to the current control.

本発明のうちの第1及び第5発明では、例えば、三相交流のベクトル演算を用いて、q軸の電圧変動を検出し、電流制御のq軸電流制御指令にフィードバックすることにより、共振抑制を行っている。第2及び第6発明では、系統電圧の瞬時位相角を演算し、例えば、位相同期安定化制御結果の位相角との差をq軸電流制御にフィードバックすることにより、共振抑制を行っている。第3及び第7発明では、q軸制御に加えて、d軸電圧を算出し、d軸電圧調整値との差をd軸電流制御にフィードバックすることにより、共振抑制を行っている。更に、第4及び第8発明では、系統電圧と前交流周期の系統電圧から算出された系統電圧振幅及び位相同期の位相角から算出した基本波電圧との差を系統電流にフィードバックすることにより、共振抑制を行っている。 In the first and fifth inventions of the present invention, for example, resonance suppression is performed by detecting a voltage fluctuation on the q-axis using a vector operation of three-phase alternating current and feeding it back to a q-axis current control command for current control. It is carried out. In the second and sixth inventions, resonance is suppressed by calculating the instantaneous phase angle of the system voltage and feeding back the difference from the phase angle of the phase synchronization stabilization control result to the q-axis current control, for example. In the third and seventh inventions, in addition to the q-axis control, the d-axis voltage is calculated and the difference from the d-axis voltage adjustment value is fed back to the d-axis current control to suppress resonance. Further, in the fourth and eighth inventions, the difference between the system voltage and the system voltage amplitude calculated from the system voltage of the previous AC cycle and the fundamental wave voltage calculated from the phase angle of the phase synchronization is fed back to the system current. Resonance is suppressed.

そのため、次の(1)~(4)のよう効果がある。
(1) ハイインピーダンスの電力系統環境下でも、高品質且つ安定な電力出力を行える。
(2) 非特許文献1のようなインピーダンスキャンセル回路を必要としないため、回路構成が簡単になって低コストが可能になる。
(3) 特許文献1のような、共振抑制のための抵抗回路が不要になるので、低損失且つ低コスト化が可能になる。
(4) フィルタ回路内のインダクタを小さくした場合、高調波成分の除去効率を上げるためにフィルタ回路内のコンデンサを大きくする必要があるが、そのコンデンサが、系統インピーダンス内のインダクタと共振しやすくなる。又、フィルタ回路内のインダクタを小さくすると、フィルタの制御特性が悪くなるため、ハンチングがし易くなる。本発明では、それらの問題を解決して、フィルタ回路内のインダクタを小型化できる。
Therefore, the following effects (1) to (4) are obtained.
(1) High-quality and stable power output can be performed even in a high-impedance power system environment.
(2) Since the impedance canceling circuit as in Non-Patent Document 1 is not required, the circuit configuration is simplified and the cost can be reduced.
(3) Since the resistance circuit for suppressing resonance as in Patent Document 1 is not required, low loss and low cost are possible.
(4) When the inductor in the filter circuit is made smaller, it is necessary to make the capacitor in the filter circuit larger in order to improve the efficiency of removing harmonic components, but the capacitor tends to resonate with the inductor in the system impedance. .. Further, if the inductor in the filter circuit is made small, the control characteristics of the filter are deteriorated, so that hunting becomes easy. In the present invention, these problems can be solved and the inductor in the filter circuit can be miniaturized.

図2の系統連系システムの模式的な等価回路図Schematic equivalent circuit diagram of the grid interconnection system of FIG. 本発明の実施例1における系統連系システムの構成例を示す概略の回路図Schematic circuit diagram showing a configuration example of the grid interconnection system according to the first embodiment of the present invention. 図1の系統連系システムにおける動作波形図Operation waveform diagram in the grid interconnection system of FIG. 本発明の実施例2における系統連系システムの模式的な等価回路図Schematic equivalent circuit diagram of the grid interconnection system according to the second embodiment of the present invention. 本発明の実施例3における系統連系システムの模式的な等価回路図Schematic equivalent circuit diagram of the grid interconnection system according to the third embodiment of the present invention. 本発明の実施例4における系統連系システムの構成例を示す概略の回路図Schematic circuit diagram showing a configuration example of the grid interconnection system according to the fourth embodiment of the present invention. 図6の系統連系システムの模式的な等価回路図Schematic equivalent circuit diagram of the grid interconnection system of FIG. 従来の系統連系システムの構成例を示す概略の回路図Schematic circuit diagram showing a configuration example of a conventional grid interconnection system 従来の系統連系システムの構成例を示す概略の回路図Schematic circuit diagram showing a configuration example of a conventional grid interconnection system 図8の模式的な等価回路図Schematic equivalent circuit diagram of FIG. 図9の模式的な等価回路図Schematic equivalent circuit diagram of FIG. 図10及び図11に示す系統連系システムの動作波形図Operation waveform diagram of the grid interconnection system shown in FIGS. 10 and 11.

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。 The embodiments for carrying out the present invention will become clear when the following description of preferred embodiments is read in light of the accompanying drawings. However, the drawings are for illustration purposes only and do not limit the scope of the present invention.

(実施例1の構成)
図2は、本発明の実施例1におけるLCフィルタ付き三相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。
(Structure of Example 1)
FIG. 2 is a schematic circuit diagram showing a configuration example of a grid interconnection system including a three-phase grid interconnection inverter device with an LC filter according to the first embodiment of the present invention.

この系統連系システムは、従来の図8と同様に、直流電源1と、例えば、商用電力系統である三相U,V,W交流(3φ200V)の電力系統2と、の間に接続される、従来とは構成の異なるLCフィルタ付き三相系統連系インバータ装置20を備えている。電力系統2は、従来の図8と同様に、三相遮断器3及び三相トランス4等を介して、系統連系インバータ装置20の出力端子に接続されている。系統連系インバータ装置20の出力端子とトランスとの間には、負荷装置5が並列に接続されている。
This grid interconnection system is connected between the DC power supply 1 and, for example, the three-phase U, V, W AC (3φ200V) power grid 2 which is a commercial power grid, as in FIG. , A three-phase system interconnection inverter device 20 with an LC filter having a different configuration from the conventional one is provided. The power system 2 is connected to the output terminal of the grid interconnection inverter device 20 via a three-phase circuit breaker 3, a three-phase transformer 4, and the like, as in FIG. A load device 5 is connected in parallel between the output terminal of the grid interconnection inverter device 20 and the transformer 4 .

本実施例1の系統連系インバータ装置20は、電力系統2に対して連系可能に接続され、直流電源1から供給される直流電力を三相交流電力に変換する装置であり、コンバータ(例えば、DC/DCコンバータ)21を有している。DC/DCコンバータ21は、直流電源1から供給される直流電圧を所定の直流電圧に変換する装置であり、例えば、図示しない制御部によってスイッチング動作が制御される複数のスイッチ素子のブリッジ接続等により構成されている。DC/DCコンバータ21の出力側には、並列に接続された電荷蓄積用のコンデンサ22を介して、三相U,V,Wのインバータ(例えば、DC/ACインバータ)23が接続されている。
なお、DC/DCコンバータ21は、省略されることもある。
The grid interconnection inverter device 20 of the first embodiment is a device that is interconnectably connected to the power system 2 and converts the DC power supplied from the DC power supply 1 into three-phase AC power, and is a converter (for example,). , DC / DC converter) 21. The DC / DC converter 21 is a device that converts a DC voltage supplied from a DC power supply 1 into a predetermined DC voltage, for example, by a bridge connection of a plurality of switch elements whose switching operation is controlled by a control unit (not shown). It is configured. A three-phase U, V, W inverter (for example, a DC / AC inverter) 23 is connected to the output side of the DC / DC converter 21 via a capacitor 22 for charge storage connected in parallel.
The DC / DC converter 21 may be omitted.

DC/ACインバータ23は、制御回路30によってスイッチング動作が制御され、コンデンサ22に蓄積された入力電力(例えば、直流電圧Vdc)を三相U,V,Wの交流電圧Vinvに変換する装置であり、6つのスイッチ素子(例えば、IGBT)23aがブリッジ接続されて構成されている。各IGBT23aには、それぞれボディダイオード23bが逆並列に接続されている。DC/ACインバータ23の出力側には、三相フィルタ回路(例えば、L字形の三相LCフィルタ回路)24が接続されている。 The DC / AC inverter 23 is a device whose switching operation is controlled by the control circuit 30 and converts the input power (for example, DC voltage Vdc) stored in the capacitor 22 into a three-phase U, V, W AC voltage Vinv. , Six switch elements (eg, IGBT) 23a are bridge-connected. A body diode 23b is connected to each IGBT 23a in antiparallel. A three-phase filter circuit (for example, an L-shaped three-phase LC filter circuit) 24 is connected to the output side of the DC / AC inverter 23.

L字形の三相LCフィルタ回路24は、DC/ACインバータ23から出力される交流電圧Vinv及びインバータ電流Iinvの高調波成分を除去し、出力電流Ioを送出する回路であり、三相インダクタ24a及び三相コンデンサ24bにより構成されている。LCフィルタ回路24の出力側には、図示しない制御部により開閉が制御されるリレー等の三相開閉器25を介して、系統連系インバータ装置20の出力端子が接続されている。三相インダクタ24aと三相コンデンサ24bとの間には、インバータ電流Iinvを計測して電流計測値iinvを出力する三相用の電流計測器(例えば、計器用変流器、以下これを「CT」という。)26が設けられている。CT26を用いて三相交流電流を計測する場合、2相分(例えば、U相、W相)の電流Iu,Iwを2つのCT26で計測し、残りの1相分(V相)の電流Ivは、式(Iv=-Iu-Iw)より算出すれば良い。 The L-shaped three-phase LC filter circuit 24 is a circuit that removes the harmonic components of the AC voltage Vinv and the inverter current Iinv output from the DC / AC inverter 23 and sends out the output current Io. It is composed of a three-phase capacitor 24b. The output terminal of the grid interconnection inverter device 20 is connected to the output side of the LC filter circuit 24 via a three-phase switch 25 such as a relay whose opening and closing is controlled by a control unit (not shown). Between the three-phase inductor 24a and the three-phase capacitor 24b, a three-phase current measuring instrument (for example, an instrument current transformer, hereinafter referred to as "CT") that measures the inverter current Iinv and outputs the current measured value iinv. ".) 26 is provided. When measuring three-phase alternating current using CT26, the currents Iu and Iw for two phases (for example, U phase and W phase) are measured with two CT26s, and the current Iv for the remaining one phase (V phase). May be calculated from the equation (Iv = -Iu-Iw).

更に、三相コンデンサ24bと三相開閉器25との間には、系統電圧Vacを計測して電圧計測値vacを出力する三相用の電圧計測器(例えば、計器用変圧器、以下これを「VT」という。)27が接続されている。 Further, between the three-phase capacitor 24b and the three-phase switch 25, a voltage measuring instrument for three-phase (for example, a voltage transformer for an instrument, hereinafter referred to as a transformer) that measures a system voltage Vac and outputs a voltage measurement value vac is used. It is referred to as "VT".) 27 is connected.

三相用CT26及び三相用VT27の出力側には、制御回路30が接続されている。制御回路30は、電流計測値iinv及び電圧計測値vacに基づき、6つのスイッチング駆動信号S30を生成し、6つのIGBT23aをそれぞれオン/オフ動作させる回路である。 A control circuit 30 is connected to the output side of the three-phase CT26 and the three-phase VT27. The control circuit 30 is a circuit that generates six switching drive signals S30 based on the current measured value iinv and the voltage measured value vac, and turns the six IGBTs 23a on and off, respectively.

図1は、図2のLCフィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図である。この図1では、DC/ACインバータ23及びフィルタ回路24等を含む電力変換部が模式的に示されている。
制御回路30は、DC/ACインバータ23のスイッチング動作を制御するための第1電流制御機構と第2電流制御機構とを有し、中央処置装置(以下「CPU」という。)を有するプロセッサや、個別回路等により構成されている。
FIG. 1 is a schematic equivalent circuit diagram of a grid interconnection system including the three-phase grid interconnection inverter device with an LC filter of FIG. In FIG. 1, a power conversion unit including a DC / AC inverter 23, a filter circuit 24, and the like is schematically shown.
The control circuit 30 has a first current control mechanism and a second current control mechanism for controlling the switching operation of the DC / AC inverter 23, and has a central processing unit (hereinafter referred to as “CPU”) and a processor. It is composed of individual circuits and the like.

前記第1電流制御機構は、三相U,V,Wの系統電圧Vacにおける電圧計測値vacに対し、回転座標変換を行って回転座標系であるdq座標系のq軸電圧vqを算出し、q軸電流制御にフィードバックしてDC/ACインバータ23のスイッチング動作を制御するものである。この第1電流制御機構は、第1三相/二相電圧変換部31、第1回転座標変換部32、位相同期回路(以下「PLL」という。)制御部33及びゲイン調整部34と、スイッチング駆動信号生成部40内の第1、第2減算部41,42、第1電流制御部44及び変調制御部46と、により構成されている。 The first current control mechanism performs rotation coordinate conversion with respect to the voltage measurement value vac in the system voltage Vac of the three-phase U, V, W to calculate the q-axis voltage vq of the dq coordinate system which is the rotation coordinate system. It feeds back to the q-axis current control to control the switching operation of the DC / AC inverter 23. This first current control mechanism switches with a first three-phase / two-phase voltage conversion unit 31, a first rotation coordinate conversion unit 32, a phase-locked loop (hereinafter referred to as “PLL”) control unit 33, and a gain adjustment unit 34. It is composed of first and second subtraction units 41 and 42, a first current control unit 44, and a modulation control unit 46 in the drive signal generation unit 40.

前記第2電流制御機構は、三相U,V,Wのインバータ電流Iinvにおける電流計測値iinvに対し、回転座標変換を行ってdq座標系のd軸電流id及びq軸電流iqを算出し、d軸電流制御及びq軸電流制御にフィードバックしてDC/ACインバータ23のスイッチング動作を制御するものである。この第2電流制御機構は、第2三相/二相電流変換部35及び第2回転座標変換部36と、スイッチング駆動信号生成部40内の第2、第3減算部42,43、第1、第2電流変換部44,45及び変調制御部46と、により構成されている。 The second current control mechanism performs rotational coordinate conversion on the current measured value iinv in the inverter currents Iinv of the three phases U, V, and W to calculate the d-axis current id and the q-axis current iq of the dq coordinate system. The switching operation of the DC / AC inverter 23 is controlled by feeding back to the d-axis current control and the q-axis current control. This second current control mechanism includes a second three-phase / two-phase current conversion unit 35, a second rotation coordinate conversion unit 36, and second and third subtraction units 42, 43 and first in the switching drive signal generation unit 40. , The second current conversion unit 44, 45 and the modulation control unit 46.

前記第1電流制御機構において、第1三相/二相電圧変換部31は、三相U,V,Wの系統電圧Vacが三相用VT27で計測された三相U,V,Wの電圧計測値vacを入力し、この電圧計測値vacを固定座標系の二相電圧α,βに変換するものである。この第1三相/二相電圧変換部31の出力側には、第1回転座標変換部32が接続されている。第1回転座標変換部32は、位相角φpllに基づき、二相電圧α,βをdq座標系のq軸電圧vqに変換するものであり、この出力側に、PLL制御部33及びゲイン調整部34が接続されている。 In the first current control mechanism, in the first three-phase / two-phase voltage conversion unit 31, the system voltage Vac of the three-phase U, V, W is the voltage of the three-phase U, V, W measured by the three-phase VT27. The measured value vac is input, and this voltage measured value vac is converted into the two-phase voltages α and β of the fixed coordinate system. A first rotating coordinate conversion unit 32 is connected to the output side of the first three-phase / two-phase voltage conversion unit 31. The first rotation coordinate conversion unit 32 converts the two-phase voltages α and β into the q-axis voltage vq of the dq coordinate system based on the phase angle φpl, and the PLL control unit 33 and the gain adjustment unit are on the output side. 34 is connected.

PLL制御部33は、入力されるq軸電圧vqに対し、位相同期制御を行って位相角φpllを生成するものであり、この位相角φpllが第1、第2回転座標変換部32,36に与えられる。ゲイン調整部34は、q軸電圧vqのゲインを調整して、そのq軸電圧vqの対応値であるゲイン調整値vqcを生成するものであり、この出力側に、スイッチング駆動信号生成部40内の第1減算部41が接続されている。 The PLL control unit 33 performs phase synchronization control with respect to the input q-axis voltage vq to generate a phase angle φpl, and the phase angle φpll is used by the first and second rotation coordinate conversion units 32 and 36. Given. The gain adjustment unit 34 adjusts the gain of the q-axis voltage vq to generate a gain adjustment value vqc which is a corresponding value of the q-axis voltage vq, and the switching drive signal generation unit 40 is located on the output side of the gain adjustment unit 34. The first subtraction unit 41 of the above is connected.

第1減算部41は、供給されるq軸電流制御指令(以下「iq指令」という。)からゲイン調整値vqcを減算するものであり、この出力側に、第2減算部42が接続されている。第2減算部42は、第1減算部41の減算結果から、第2回転座標変換部36から出力されるq軸電流iqを、減算するものであり、この出力側に、第1電流制御部44が接続されている。第1電流制御部44は、第2減算部42の減算結果に対してフィードバック制御(例えば、比例積分制御等、これを以下「PI制御等」という。)を行うものであり、この出力側に、変調制御部46が接続されている。変調制御部46は、第1電流制御部44の制御結果と後述する第2電流制御部45の制御結果とに対して変調(例えば、パルス幅変調等)を行い、DC/ACインバータ23内の6つのIGBT23aをオン/オフ制御するための6つのスイッチング駆動信号S30を生成するものである。 The first subtraction unit 41 subtracts the gain adjustment value vqc from the supplied q-axis current control command (hereinafter referred to as “iq command”), and the second subtraction unit 42 is connected to this output side. There is. The second subtraction unit 42 subtracts the q-axis current iq output from the second rotation coordinate conversion unit 36 from the subtraction result of the first subtraction unit 41, and the first current control unit is on the output side. 44 is connected. The first current control unit 44 performs feedback control (for example, proportional integration control or the like, hereinafter referred to as “PI control or the like”) with respect to the subtraction result of the second subtraction unit 42, and the output side thereof. , The modulation control unit 46 is connected. The modulation control unit 46 performs modulation (for example, pulse width modulation or the like) on the control result of the first current control unit 44 and the control result of the second current control unit 45, which will be described later, in the DC / AC inverter 23. It generates six switching drive signals S30 for controlling the on / off of the six IGBTs 23a.

前記第2電流制御機構において、第2三相/二相電流変換部35は、三相U,V,Wの系統電流Iinvが三相用CT26で計測された三相U,V,Wの電流計測値iinvを入力し、この電流計測値iinvに対して、固定座標系の二相電流α,βに変換するものであり、この出力側に、第2回転座標変換部36が接続されている。第2回転座標変換部36は、位相角φpllに基づき、二相電流α,βをdq座標系のd軸電流id及びq軸電流iqに変換するものであり、この出力側に、スイッチング駆動信号生成部40内の第2、第3減算部42,43が接続されている。第3減算部43は、供給されるd軸電流制御指令(以下「id指令」という。)から、d軸電流idを減算するものであり、この出力側に、第2電流制御部45が接続されている。第2電流制御部45は、第3減算部43の減算結果に対してフィードバック制御(例えば、PI制御等)を行うものであり、この出力側に、変調制御部46が接続されている。 In the second current control mechanism, in the second three-phase / two-phase current conversion unit 35, the system current Iinv of the three-phase U, V, W is the three-phase U, V, W current measured by the three-phase CT26. The measured value iinv is input, and the current measured value iinv is converted into the two-phase currents α and β of the fixed coordinate system, and the second rotation coordinate conversion unit 36 is connected to this output side. .. The second rotation coordinate conversion unit 36 converts the two-phase currents α and β into the d-axis current id and the q-axis current iq of the dq coordinate system based on the phase angle φpl. The second and third subtraction units 42 and 43 in the generation unit 40 are connected. The third subtraction unit 43 subtracts the d-axis current id from the supplied d-axis current control command (hereinafter referred to as “id command”), and the second current control unit 45 is connected to this output side. Has been done. The second current control unit 45 performs feedback control (for example, PI control or the like) with respect to the subtraction result of the third subtraction unit 43, and the modulation control unit 46 is connected to the output side.

(実施例1の系統連系システムの全体の動作)
図2の系統連系システムでは、直流電源1から供給された直流電圧が、系統連系インバータ装置20内のDC/DCコンバータ21により所定の直流電圧に変換され、コンデンサ22に蓄積される。コンデンサ22に蓄積された直流電圧Vdcは、DC/ACインバータ23によって三相U,V,Wの交流電圧Vinvに変換された後、フィルタ回路24の三相インダクタ24a及び三相コンデンサ24bによって高調波成分が除去される。高調波成分が除去された三相交流の出力電流Io及び系統電圧Vacは、三相開閉器25を介して負荷装置5及び三相電力系統2側へ出力される。三相電力系統2に停電等が発生すると、三相遮断器3がオフ状態になり、系統連系インバータ装置20が電力系統2から切り離されて単独運転状態となり、その系統連系インバータ装置20から出力された出力電流Io及び系統電圧Vacが負荷装置5へ供給される。
(Overall operation of the grid interconnection system of Example 1)
In the grid interconnection system of FIG. 2, the DC voltage supplied from the DC power supply 1 is converted into a predetermined DC voltage by the DC / DC converter 21 in the grid interconnection inverter device 20 and stored in the capacitor 22. The DC voltage Vdc stored in the capacitor 22 is converted into a three-phase U, V, W AC voltage Vinv by the DC / AC inverter 23, and then harmonics are generated by the three-phase inductor 24a and the three-phase capacitor 24b of the filter circuit 24. The component is removed. The three-phase alternating current output current Io and the system voltage Vac from which the harmonic components have been removed are output to the load device 5 and the three-phase power system 2 side via the three-phase switch 25. When a power failure or the like occurs in the three-phase power system 2, the three-phase breaker 3 is turned off, the grid-connected inverter device 20 is disconnected from the power system 2, and the system is in an independent operation state. The output output current Io and the system voltage Vac are supplied to the load device 5.

(実施例1の安定化制御方法)
図1の制御回路30は、以下のような安定化制御を行う。
フィルタ回路24に三相U,V,Wのインバータ電流Iinvが流れ、このフィルタ回路24から、三相U,V,Wの出力電流Io及び系統電圧Vacが出力されると、その三相U,V,Wの系統電圧VacがVT27で計測されると共に、その三相U,V,Wのインバータ電流IinvがCT26で計測される。VT27で計測された三相U,V,Wの電圧計測値vacは、第1三相/二相電圧変換部31により、固定座標系の二相電圧α,βに変換される。変換された二相電圧α,βは、第1回転座標変換部32により、PLL制御部33から与えられる位相角φpllに基づき、dq座標系のq軸電圧vqに変換され、PLL制御部33及びゲイン調整部34へ出力される。PLL制御部33では、q軸電圧vqに対して位相同期の制御を行って位相角φpllを生成し、第1、第2回転座標変換部32,36に与える。ゲイン調整部34は、入力されたq軸電圧vqのゲイン調整を行って、ゲイン調整値vqcをスイッチング駆動信号生成部40内の第1減算部41へ出力する。第1減算部41は、供給されたiq指令からゲイン調整値vqcを減算し、この減算結果を第2減算部42へ出力する。
(Stabilization control method of Example 1)
The control circuit 30 of FIG. 1 performs the following stabilization control.
When the three-phase U, V, W inverter current Iinv flows through the filter circuit 24 and the three-phase U, V, W output current Io and the system voltage Vac are output from the filter circuit 24, the three-phase U, The system voltage Vac of V and W is measured by VT27, and the inverter current Iinv of the three phases U, V and W is measured by CT26. The voltage measurement values vac of the three-phase U, V, and W measured by the VT 27 are converted into the two-phase voltages α and β of the fixed coordinate system by the first three-phase / two-phase voltage conversion unit 31. The converted two-phase voltages α and β are converted into the q-axis voltage vq of the dq coordinate system by the first rotation coordinate conversion unit 32 based on the phase angle φpll given by the PLL control unit 33, and the PLL control unit 33 and the PLL control unit 33 and It is output to the gain adjustment unit 34. The PLL control unit 33 controls the phase synchronization with respect to the q-axis voltage vq to generate a phase angle φpl, which is given to the first and second rotating coordinate conversion units 32 and 36. The gain adjustment unit 34 adjusts the gain of the input q-axis voltage vq and outputs the gain adjustment value vqc to the first subtraction unit 41 in the switching drive signal generation unit 40. The first subtraction unit 41 subtracts the gain adjustment value vqc from the supplied iq command, and outputs the subtraction result to the second subtraction unit 42.

一方、CT26で計測された三相U,V,Wの電流計測値iinvは、第2三相/二相電流変換部35により、固定座標系の二相電流α,βに変換される。変換された二相電流α,βは、第2回転座標変換部36により、PLL制御部33から与えられた位相角φpllに基づき、dq座標系のd軸電流id及びq軸電流iqに変換され、スイッチング駆動信号生成部40内の第2、第3減算部42,43へ出力される。第2減算部42は、第1減算部41の減算結果からq軸電流iqを減算し、この減算結果を第1電流制御部44へ出力する。第1電流制御部44は、入力された減算結果に対してPI制御等のフィードバック制御を行い、この制御結果を変調制御部46へ出力する。 On the other hand, the three-phase U, V, and W current measurement values iinv measured by the CT 26 are converted into the two-phase currents α and β in the fixed coordinate system by the second three-phase / two-phase current conversion unit 35. The converted two-phase currents α and β are converted into the d-axis current id and the q-axis current iq of the dq coordinate system by the second rotation coordinate conversion unit 36 based on the phase angle φpll given by the PLL control unit 33. , Is output to the second and third subtraction units 42 and 43 in the switching drive signal generation unit 40. The second subtraction unit 42 subtracts the q-axis current iq from the subtraction result of the first subtraction unit 41, and outputs this subtraction result to the first current control unit 44. The first current control unit 44 performs feedback control such as PI control on the input subtraction result, and outputs this control result to the modulation control unit 46.

更に、第3減算部43は、供給されたid指令からd軸電流idを減算し、この減算結果を第2電流制御部45へ出力する。第2電流制御部45は、入力された減算結果に対してPI制御等のフィードバック制御を行い、この制御結果を変調制御部46へ出力する。変調制御部46は、第1、第2電流制御部44,45の制御結果に対してパルス幅変調等の変調を行い、6つのスイッチング駆動信号S30を生成し、DC/ACインバータ23内の6つのIGBT23aをオン/オフ制御する。これにより、id指令及びiq指令と一致するように、フィルタ回路24の出力電流Ioがフィートバック制御される。 Further, the third subtraction unit 43 subtracts the d-axis current id from the supplied id command, and outputs the subtraction result to the second current control unit 45. The second current control unit 45 performs feedback control such as PI control on the input subtraction result, and outputs this control result to the modulation control unit 46. The modulation control unit 46 performs modulation such as pulse width modulation on the control results of the first and second current control units 44 and 45, generates six switching drive signals S30, and 6 in the DC / AC inverter 23. On / off control of one IGBT 23a. As a result, the output current Io of the filter circuit 24 is foot-back controlled so as to match the id command and the iq command.

(実施例1の効果)
図1の電力系統2側には、抵抗Rs及びインダクタLsからなる系統インピーダンス6が存在するため、電力系統2側のインダクタLsとフィルタ回路24内のコンデンサ24bとの共振の影響で、系統連系システムが不安定になり、正常運転できない恐れがある。
(Effect of Example 1)
Since the system impedance 6 composed of the resistors Rs and the inductor Ls exists on the power system 2 side of FIG. 1, the system interconnection is affected by the resonance between the inductor Ls on the power system 2 side and the capacitor 24b in the filter circuit 24. The system may become unstable and normal operation may not be possible.

この対策として、本実施例1では、系統電圧Vacの電圧計測値vacに対し、第1三相/二相電圧変換部31及び第1回転座標変換部32により、三相交流のベクトル演算である回転座標変換を行ってq軸電圧Vqを算出し、iq指令側にフィードバックしてDC/ACインバータ23のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、次の(i)~(iv)のような効果がある。 As a countermeasure, in the first embodiment, a three-phase alternating current vector operation is performed by the first three-phase / two-phase voltage conversion unit 31 and the first rotation coordinate conversion unit 32 for the voltage measurement value vac of the system voltage Vac. Rotational coordinate conversion is performed to calculate the q-axis voltage Vq, which is fed back to the iq command side to control switching of the DC / AC inverter 23 and suppress resonance of the grid interconnection system. Therefore, there are the following effects (i) to (iv).

(i) 図3は、図1の系統連系システムにおける電力系統2側の系統インピーダンス6として例えば一定リアクタンス値以上のインダクタLsを接続した時の動作波形図である。図3の上段は、高調波成分が含まれた系統電圧Vacの波形図、及び、図3の下段は、高調波成分が含まれた出力電流Ioの波形図である。図3の横軸は、時刻である。
本実施例1によれば、図3に示すように、ハイインピーダンスの電力系統環境下でも、高品質且つ安定な電力出力を行える。
(ii) 非特許文献1のようなインピーダンスキャンセル回路を必要としないため、回路構成が簡単になって低コストが可能になる。
(iii) 特許文献1のような、共振抑制のための抵抗回路が不要になるので、低損失且つ低コスト化が可能になる。
(iv) フィルタ回路24内のインダクタ24aを小さくした場合、高調波成分の除去効率を上げるためにフィルタ回路24内のコンデンサ24bを大きくする必要があるが、そのコンデンサ24bが、系統インピーダンス6内のインダクタLsと共振しやすくなる。又、フィルタ回路24内のインダクタ24aを小さくすると、フィルタの制御特性が悪くなるため、ハンチングがし易くなる。本実施例1では、それらの問題を解決して、フィルタ回路24内のインダクタ24aを小型化できる。
(I) FIG. 3 is an operation waveform diagram when, for example, an inductor Ls having a constant reactance value or more is connected as the system impedance 6 on the power system 2 side in the system interconnection system of FIG. The upper part of FIG. 3 is a waveform diagram of the system voltage Vac including the harmonic component, and the lower part of FIG. 3 is a waveform diagram of the output current Io including the harmonic component. The horizontal axis of FIG. 3 is time.
According to the first embodiment, as shown in FIG. 3, high quality and stable power output can be performed even in a high impedance power system environment.
(Ii) Since the impedance canceling circuit as in Non-Patent Document 1 is not required, the circuit configuration can be simplified and the cost can be reduced.
(Iii) Since the resistance circuit for suppressing resonance as in Patent Document 1 is not required, low loss and low cost can be achieved.
(Iv) When the inductor 24a in the filter circuit 24 is made small, it is necessary to make the capacitor 24b in the filter circuit 24 large in order to improve the efficiency of removing harmonic components, but the capacitor 24b is in the system impedance 6. It becomes easy to resonate with the inductor Ls. Further, if the inductor 24a in the filter circuit 24 is made small, the control characteristics of the filter are deteriorated, so that hunting becomes easy. In the first embodiment, these problems can be solved and the inductor 24a in the filter circuit 24 can be miniaturized.

(実施例2の構成)
図4は、本発明の実施例2におけるLCフィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図であり、実施例1を示す図1中の要素と同一の要素には同一の符号が付されている。この図4では、図1と同様に、DC/ACインバータ23及びフィルタ回路24等を含む電力変換部が模式的に示されている。
(Structure of Example 2)
FIG. 4 is a schematic equivalent circuit diagram of a grid interconnection system including a three-phase grid interconnection inverter device with an LC filter according to the second embodiment of the present invention, and is the same as the elements in FIG. 1 showing the first embodiment. The elements have the same reference numerals. FIG. 4 schematically shows a power conversion unit including a DC / AC inverter 23, a filter circuit 24, and the like, as in FIG. 1.

本実施例2の系統連系システムでは、LCフィルタ付き三相系統連系インバータ装置20Aに設けられた制御回路30Aの構成が、実施例1の図1に示す制御回路30の構成と異なっている。 In the grid interconnection system of the second embodiment, the configuration of the control circuit 30A provided in the three-phase grid interconnection inverter device 20A with an LC filter is different from the configuration of the control circuit 30 shown in FIG. 1 of the first embodiment. ..

本実施例2の制御回路30Aは、実施例1の制御回路30と同様に、DC/ACインバータ23のスイッチング動作を制御するための第1電流制御機構と第2電流制御機構とを有し、CPUを有するプロセッサや、個別回路等により構成されている。 The control circuit 30A of the second embodiment has a first current control mechanism and a second current control mechanism for controlling the switching operation of the DC / AC inverter 23, similarly to the control circuit 30 of the first embodiment. It is composed of a processor having a CPU, an individual circuit, and the like.

前記第1電流制御機構は、三相用VT27で計測された電圧計測値vacに基づき、瞬時位相角θ(t)を検出し、iq指令側にフィードバックしてDC/ACインバータ23のスイッチング動作を制御するものである。この第1電流制御機構は、電圧計測回路51、振幅・位相角演算部52、PLL制御部53、第4減算部54及び乗算部55と、実施例1と同様のゲイン調整部34、スイッチング駆動信号生成部40内の第1、第2減算部41,42、第1電流制御部44及び変調制御部46と、により構成されている。 The first current control mechanism detects an instantaneous phase angle θ (t) based on the voltage measurement value vac measured by the three-phase VT27, feeds it back to the iq command side, and performs the switching operation of the DC / AC inverter 23. It controls. The first current control mechanism includes a voltage measurement circuit 51, an amplitude / phase angle calculation unit 52, a PLL control unit 53, a fourth subtraction unit 54 and a multiplication unit 55, a gain adjustment unit 34 similar to that of the first embodiment, and a switching drive. It is composed of first and second subtraction units 41 and 42, a first current control unit 44, and a modulation control unit 46 in the signal generation unit 40.

前記第2電流制御機構は、実施例1と同様に、第2三相/二相電流変換部35及び第2回転座標変換部36と、スイッチング駆動信号生成部40内の第2、第3減算部42,43、第1、第2電流制御部44,45及び変調制御部46と、により構成されている。 Similar to the first embodiment, the second current control mechanism includes the second three-phase / two-phase current conversion unit 35, the second rotation coordinate conversion unit 36, and the second and third subtraction in the switching drive signal generation unit 40. It is composed of units 42, 43, first and second current control units 44, 45, and a modulation control unit 46.

前記第1電流制御機構において、電圧計測回路51は、三相用VT27で計測された三相U,V,Wの電圧計測値vacを、デジタル信号に変換する回路であり、アナログ/デジタル変換器(A/D変換器)等により構成されている。電圧計測回路51の出力側には、振幅・位相角演算部52が接続されている。振幅・位相角演算部52は、デジタル信号に変換されたデジタル電圧計測値に対し、振幅・位相角演算を行って瞬時位相角θ(t)とdq座標系のd軸電圧Vdとを算出するものであり、この出力側に、PLL制御部53が接続されている。PLL制御部53は、算出された瞬時位相角θ(t)の位相同期の制御を行って位相角φp11を求めるものであり、この出力側に、q軸電圧演算部が接続されている。 In the first current control mechanism, the voltage measurement circuit 51 is a circuit that converts the voltage measurement values vac of the three phases U, V, W measured by the three-phase VT27 into a digital signal, and is an analog / digital converter. It is composed of (A / D converter) and the like. An amplitude / phase angle calculation unit 52 is connected to the output side of the voltage measurement circuit 51. The amplitude / phase angle calculation unit 52 performs amplitude / phase angle calculation on the digital voltage measurement value converted into a digital signal to calculate the instantaneous phase angle θ (t) and the d-axis voltage Vd of the dq coordinate system. The PLL control unit 53 is connected to this output side. The PLL control unit 53 controls the phase synchronization of the calculated instantaneous phase angle θ (t) to obtain the phase angle φp11, and the q-axis voltage calculation unit is connected to this output side.

前記q軸電圧演算部は、算出された瞬時位相角θ(t)から位相角φp11を減算し、この減算結果とd軸電圧vdとを乗算してq軸電圧値に対応するゲイン調整値vqcを求めるものであり、第4減算部54、乗算部55及びゲイン調整部34により構成されている。第4減算部54は、算出された瞬時位相角θ(t)から位相角φp11を減算するものであり、この出力側に、乗算部55が接続されている。乗算部55は、第4減算部54の減算結果とd軸電圧Vdとを乗算してq軸電圧vqを求めるものであり、この出力側に、ゲイン調整部34が接続されている。ゲイン調整部34は、q軸電圧vqのゲインを調整して、そのq軸電圧vqの対応値であるゲイン調整値vqcを生成するものであり、この出力側に、実施例1と同様のスイッチング駆動信号生成部40が接続されている。 The q-axis voltage calculation unit subtracts the phase angle φp11 from the calculated instantaneous phase angle θ (t), multiplies this subtraction result by the d-axis voltage vd, and gain adjustment value vqc corresponding to the q-axis voltage value. Is obtained, and is composed of a fourth subtraction unit 54, a multiplication unit 55, and a gain adjustment unit 34. The fourth subtraction unit 54 subtracts the phase angle φp11 from the calculated instantaneous phase angle θ (t), and the multiplication unit 55 is connected to this output side. The multiplying unit 55 multiplies the subtraction result of the fourth subtraction unit 54 with the d-axis voltage Vd to obtain the q-axis voltage vq, and the gain adjusting unit 34 is connected to this output side. The gain adjusting unit 34 adjusts the gain of the q-axis voltage vq to generate a gain adjusting value vqc which is a corresponding value of the q-axis voltage vq, and the same switching as in the first embodiment is performed on the output side. The drive signal generation unit 40 is connected.

スイッチング駆動信号生成部40は、q軸電流制御のiq指令から、q軸電圧vqの対応値であるゲイン調整値vqcを減算して、DC/ACインバータ23のスイッチング動作を制御するスイッチング駆動信号S30Aを生成するものであり、第1、第2減算部41,42、第1電流制御部44及び変調制御部46を有している。
スイッチング駆動信号生成部40には、前記第2電流制御機構の一部を構成する第3減算部43及び第2電流制御部45も設けられている。
The switching drive signal generation unit 40 subtracts the gain adjustment value vqc, which is the corresponding value of the q-axis voltage vq, from the iq command of the q-axis current control, and controls the switching operation of the DC / AC inverter 23. It has first and second subtraction units 41 and 42, a first current control unit 44, and a modulation control unit 46.
The switching drive signal generation unit 40 is also provided with a third subtraction unit 43 and a second current control unit 45 that form a part of the second current control mechanism.

(実施例2の安定化制御方法)
図4の制御回路30Aは、以下のような安定化制御を行う。
三相U,V,Wの系統電圧VacがVT27で計測されると共に、その三相U,V,Wのインバータ電流IinvがCT26で計測される。VT27で計測された三相U,V,Wの電圧計測値vacは、電圧計測回路51により、デジタル電圧計測値に変換され、振幅・位相角演算部52へ出力される。振幅・位相角演算部52は、入力されたデジタル電圧計測値に対して振幅・位相角演算を行い、瞬時位相角θ(t)とdq座標系のd軸電圧Vdとを算出し、PLL制御部53、第4減算部54及び乗算部55へ出力する。
(Stabilization control method of Example 2)
The control circuit 30A of FIG. 4 performs the following stabilization control.
The system voltage Vac of the three-phase U, V, W is measured by the VT27, and the inverter current Iinv of the three-phase U, V, W is measured by the CT26. The voltage measurement values vac of the three phases U, V, and W measured by the VT 27 are converted into digital voltage measurement values by the voltage measurement circuit 51 and output to the amplitude / phase angle calculation unit 52. The amplitude / phase angle calculation unit 52 performs amplitude / phase angle calculation on the input digital voltage measurement value, calculates the instantaneous phase angle θ (t) and the d-axis voltage Vd of the dq coordinate system, and controls the PLL. Output to unit 53, fourth subtraction unit 54, and multiplication unit 55.

PLL制御部53は、入力された瞬時位相角θ(t)に対し、位相同期の制御を行って位相角φpllを生成し、第4減算部54及び第2回転座標変換部36へ与える。第4減算部54により、瞬時位相角θ(t)から位相角φpllが減算される。この減算結果とd軸電圧vdとが、乗算部55で乗算され、q軸電圧vqが生成される。生成されたq軸電圧vqは、ゲイン調整部34でゲインが調整され、このゲイン調整値vqcが、スイッチング駆動信号生成部40内の第1減算部41へ出力される。第1減算部41は、供給されたiq指令からゲイン調整値vqcを減算し、この減算結果を第2減算部42へ出力する。 The PLL control unit 53 controls the phase synchronization with respect to the input instantaneous phase angle θ (t) to generate a phase angle φpl, which is given to the fourth subtraction unit 54 and the second rotation coordinate conversion unit 36. The fourth subtraction unit 54 subtracts the phase angle φpl from the instantaneous phase angle θ (t). This subtraction result and the d-axis voltage vd are multiplied by the multiplication unit 55 to generate the q-axis voltage vq. The gain of the generated q-axis voltage vq is adjusted by the gain adjusting unit 34, and the gain adjusting value vqc is output to the first subtracting unit 41 in the switching drive signal generation unit 40. The first subtraction unit 41 subtracts the gain adjustment value vqc from the supplied iq command, and outputs the subtraction result to the second subtraction unit 42.

一方、CT26で計測された三相U,V,Wの電流計測値iinvは、実施例1と同様に、第2三相/二相電流変換部35により、二相電流α,βに変換される。変換された二相電流α,βは、第2回転座標変換部36により、位相角φpllに基づき、d軸電流id及びq軸電流iqに変換され、スイッチング駆動信号生成部40内の第2、第3減算部42,43へ出力される。第2減算部42は、第1減算部41の減算結果からq軸電流iqを減算し、この減算結果を第1電流制御部44へ出力する。第1電流制御部44は、入力された減算結果に対してPI制御等のフィードバック制御を行い、この制御結果を変調制御部46へ出力する。 On the other hand, the three-phase U, V, and W current measurement values iinv measured by the CT26 are converted into two-phase currents α and β by the second three-phase / two-phase current conversion unit 35, as in the first embodiment. To. The converted two-phase currents α and β are converted into d-axis current id and q-axis current iq by the second rotation coordinate conversion unit 36 based on the phase angle φpl, and the second, in the switching drive signal generation unit 40, It is output to the third subtraction units 42 and 43. The second subtraction unit 42 subtracts the q-axis current iq from the subtraction result of the first subtraction unit 41, and outputs this subtraction result to the first current control unit 44. The first current control unit 44 performs feedback control such as PI control on the input subtraction result, and outputs this control result to the modulation control unit 46.

更に、第3減算部43は、供給されたid指令からd軸電流idを減算し、この減算結果を第2電流制御部45へ出力する。第2電流制御部45は、入力された減算結果に対してPI制御等のフィードバック制御を行い、この制御結果を変調制御部46へ出力する。変調制御部46は、第1、第2電流制御部44,45の制御結果に対してパルス幅変調等の変調を行い、6つのスイッチング駆動信号S30Aを生成し、DC/ACインバータ23内の6つのIGBT23aをオン/オフ制御する。これにより、id指令及びiq指令と一致するように、フィルタ回路24の出力電流Ioがフィートバック制御される。 Further, the third subtraction unit 43 subtracts the d-axis current id from the supplied id command, and outputs the subtraction result to the second current control unit 45. The second current control unit 45 performs feedback control such as PI control on the input subtraction result, and outputs this control result to the modulation control unit 46. The modulation control unit 46 performs modulation such as pulse width modulation on the control results of the first and second current control units 44 and 45, generates six switching drive signals S30A, and 6 in the DC / AC inverter 23. On / off control of one IGBT 23a. As a result, the output current Io of the filter circuit 24 is foot-back controlled so as to match the id command and the iq command.

(実施例2の効果)
本実施例2によれば、系統電圧Vacの電圧計測値vacから、電圧計測回路51を通して、振幅・位相角演算部52により、瞬時位相角θ(t)を求め、位相同期安定化制御結果の位相角φpllとの差を、乗算部55及びゲイン調整部34を通してiq指令側へフィードバックし、DC/ACインバータ23のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例1と略同様の効果を奏することができる。
(Effect of Example 2)
According to the second embodiment, the instantaneous phase angle θ (t) is obtained from the voltage measurement value vac of the system voltage Vac through the voltage measurement circuit 51 by the amplitude / phase angle calculation unit 52, and the phase synchronization stabilization control result is obtained. The difference from the phase angle φpl is fed back to the iq command side through the multiplication unit 55 and the gain adjustment unit 34, switching control of the DC / AC inverter 23 is performed, and resonance of the grid interconnection system is suppressed. Therefore, it is possible to obtain substantially the same effect as that of the first embodiment.

(実施例3の構成)
図5は、本発明の実施例3におけるLCフィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図であり、実施例1を示す図1中の要素と同一の要素には同一の符号が付されている。この図5では、図1と同様に、DC/ACインバータ23及びフィルタ回路24等を含む電力変換部が模式的に示されている。
本実施例3の系統連系システムでは、LCフィルタ付き三相系統連系インバータ装置20Bに設けられた制御回路30Bの構成が、実施例1の図1に示す制御回路30の構成と異なっている。
(Structure of Example 3)
FIG. 5 is a schematic equivalent circuit diagram of a grid interconnection system including a three-phase grid interconnection inverter device with an LC filter according to the third embodiment of the present invention, and is the same as the elements in FIG. 1 showing the first embodiment. The elements have the same reference numerals. FIG. 5 schematically shows a power conversion unit including a DC / AC inverter 23, a filter circuit 24, and the like, as in FIG. 1.
In the grid interconnection system of the third embodiment, the configuration of the control circuit 30B provided in the three-phase grid interconnection inverter device 20B with an LC filter is different from the configuration of the control circuit 30 shown in FIG. 1 of the first embodiment. ..

本実施例3の制御回路30Bは、実施例1の制御回路30と同様に、DC/ACインバータ23のスイッチング動作を制御するための第1電流制御機構と第2電流制御機構とを有し、CPUを有するプロセッサや、個別回路等により構成されている。 The control circuit 30B of the third embodiment has a first current control mechanism and a second current control mechanism for controlling the switching operation of the DC / AC inverter 23, similarly to the control circuit 30 of the first embodiment. It is composed of a processor having a CPU, an individual circuit, and the like.

実施例1の第1電流制御機構では、VT27で計測された電圧計測値vacに対し、回転座標変換を行ってd軸電圧vd及びq軸電圧vqを算出し、そのq軸電圧vqをiq指令側にフィードバックするために、第1三相/二相電圧変換部31と、第1回転座標変換部32と、PLL制御部33と、第1ゲイン調整部34及び第1減算部41からなる第1演算部と、を有している。これに対し、本実施例3の第1電流制御機構では、d軸電圧vdと、d軸電圧調整値(例えば、d軸電圧高調波成分除去値又はd軸電圧交流周期平均値)vddと、の差をid指令側にフィードバックするために、d軸電圧調整部61、第5減算部62、第2ゲイン調整部63及び第6減算部47からなる第2演算部が、追加されている。第6減算部47は、本実施例3のスイッチング駆動信号生成部40B内に設けられている。本実施例3のスイッチング駆動信号生成部40Bは、実施例1のスイッチング駆動信号生成部40に対して第6減算部47が追加された構成になっている。 In the first current control mechanism of the first embodiment, the d-axis voltage vd and the q-axis voltage vq are calculated by performing rotational coordinate conversion on the voltage measurement value vac measured by the VT27, and the q-axis voltage vq is commanded by the iq command. A first unit including a first three-phase / two-phase voltage conversion unit 31, a first rotation coordinate conversion unit 32, a PLL control unit 33, a first gain adjustment unit 34, and a first subtraction unit 41 for feeding back to the side. It has one arithmetic unit and. On the other hand, in the first current control mechanism of the third embodiment, the d-axis voltage vd, the d-axis voltage adjustment value (for example, the d-axis voltage harmonic component removal value or the d-axis voltage AC cycle average value) vdd In order to feed back the difference between the two to the id command side, a second calculation unit including a d-axis voltage adjustment unit 61, a fifth subtraction unit 62, a second gain adjustment unit 63, and a sixth subtraction unit 47 is added. The sixth subtraction unit 47 is provided in the switching drive signal generation unit 40B of the third embodiment. The switching drive signal generation unit 40B of the third embodiment has a configuration in which the sixth subtraction unit 47 is added to the switching drive signal generation unit 40 of the first embodiment.

本実施例3の第2演算部において、d軸電圧調整部61及び第5減算部62は、第1回転座標変換部32の出力側に接続されている。d軸電圧調整部61は、第1回転座標変換部32から出力されるd軸電圧vdのd軸電圧調整値vddを求めるものである。d軸電圧調整値vddは、例えば、ローパスフィルタ(以下「LPF」という。)により除去されるd軸電圧高調波成分除去値、又は、演算器により求められるd軸電圧交流周期平均値である。第5減算部62は、d軸電圧vdからd軸電圧調整値vddを減算するものであり、この出力側に、第2ゲイン調整部63が接続されている。第2ゲイン調整部63は、第5減算部62の減算結果に対してゲイン調整を行い、ゲイン調整値vdcを求めるものであり、この出力側に、スイッチング駆動信号生成部40B内の第6減算部47が接続されている。第6減算部47は、id指令からゲイン調整値vdcを減算し、この減算結果を第3減算部43へ出力するものである。 In the second calculation unit of the third embodiment, the d-axis voltage adjusting unit 61 and the fifth subtraction unit 62 are connected to the output side of the first rotating coordinate conversion unit 32. The d-axis voltage adjusting unit 61 obtains the d-axis voltage adjustment value vdd of the d-axis voltage vd output from the first rotating coordinate conversion unit 32. The d-axis voltage adjustment value vdd is, for example, a d-axis voltage harmonic component removal value removed by a low-pass filter (hereinafter referred to as “LPF”) or a d-axis voltage AC period average value obtained by an arithmetic unit. The fifth subtraction unit 62 subtracts the d-axis voltage adjustment value vdd from the d-axis voltage vd, and the second gain adjustment unit 63 is connected to this output side. The second gain adjustment unit 63 adjusts the gain with respect to the subtraction result of the fifth subtraction unit 62 to obtain the gain adjustment value vdc, and the sixth subtraction in the switching drive signal generation unit 40B is on the output side. The unit 47 is connected. The sixth subtraction unit 47 subtracts the gain adjustment value vdc from the id command, and outputs the subtraction result to the third subtraction unit 43.

本実施例3の第2電流制御機構は、実施例1と同様に、第2三相/二相電流変換部35及び第2回転座標変換部36と、スイッチング駆動信号生成部40内の第2、第3減算部42,43、第1、第2電流変換部44,45及び変調制御部46と、により構成されている。 The second current control mechanism of the third embodiment is the same as that of the first embodiment, that is, the second three-phase / two-phase current conversion unit 35, the second rotation coordinate conversion unit 36, and the second in the switching drive signal generation unit 40. , The third subtraction unit 42, 43, the first and second current conversion units 44, 45, and the modulation control unit 46.

(実施例3の安定化制御方法)
図5の制御回路30Bは、以下のような安定化制御を行う。
実施例1と同様に、VT27で計測された三相U,V,Wの電圧計測値vacは、第1三相/二相電圧変換部31により、二相電圧α,βに変換され、更に、第1回転座標変換部32により、d軸電圧vd及びq軸電圧vqに変換される。変換されたq軸電圧vqは、第1ゲイン調整部34により、ゲイン調整が行われ、このゲイン調整値vqcがスイッチング駆動信号生成部40B内の第1減算部41へ出力される。第1減算部41は、供給されたiq指令からゲイン調整値vqcを減算し、この減算結果を第2減算部42へ出力する。
(Stabilization control method of Example 3)
The control circuit 30B of FIG. 5 performs the following stabilization control.
Similar to the first embodiment, the three-phase U, V, W voltage measurement values vac measured by the VT27 are converted into the two-phase voltages α and β by the first three-phase / two-phase voltage conversion unit 31, and further. , The first rotation coordinate conversion unit 32 converts the d-axis voltage vd and the q-axis voltage vq. The converted q-axis voltage vq is gain-adjusted by the first gain adjustment unit 34, and this gain adjustment value vqc is output to the first subtraction unit 41 in the switching drive signal generation unit 40B. The first subtraction unit 41 subtracts the gain adjustment value vqc from the supplied iq command, and outputs the subtraction result to the second subtraction unit 42.

第1回転座標変換部32により変換されたd軸電圧vdは、d軸電圧調整部61により調整され、d軸電圧調整値(例えば、LPFにより除去されたd軸電圧高調波成分除去値、又は、演算器により求められたd軸電圧交流周期平均値)vddが求められ、第5減算部62へ出力される。第5減算部62は、d軸電圧vdからd軸電圧調整値vddを減算し、この減算結果を第2ゲイン調整部63へ出力する。第2ゲイン調整部63は、第5減算部62の減算結果に対し、ゲイン調整を行ってゲイン調整値vdcを求め、スイッチング駆動信号生成部40B内の第6減算部47へ出力する。 The d-axis voltage vd converted by the first rotation coordinate conversion unit 32 is adjusted by the d-axis voltage adjustment unit 61, and the d-axis voltage adjustment value (for example, the d-axis voltage harmonic component removal value removed by the LPF, or the d-axis voltage harmonic component removal value). , D-axis voltage AC period average value obtained by the arithmetic unit) vdd is obtained and output to the fifth subtraction unit 62. The fifth subtraction unit 62 subtracts the d-axis voltage adjustment value vdd from the d-axis voltage vd, and outputs the subtraction result to the second gain adjustment unit 63. The second gain adjustment unit 63 adjusts the gain of the subtraction result of the fifth subtraction unit 62 to obtain the gain adjustment value vdc, and outputs the gain adjustment value vdc to the sixth subtraction unit 47 in the switching drive signal generation unit 40B.

一方、CT26で計測された三相U,V,Wの電流計測値iinvは、実施例1と同様に、第2三相/二相電流変換部35により、二相電流α,βに変換され、更に、第2回転座標変換部36により、d軸電流id及びq軸電流iqに変換され、スイッチング駆動信号生成部40B内の第2、第3減算部42,43へ出力される。 On the other hand, the three-phase U, V, and W current measurement values iinv measured by the CT26 are converted into two-phase currents α and β by the second three-phase / two-phase current conversion unit 35, as in the first embodiment. Further, it is converted into a d-axis current id and a q-axis current iq by the second rotation coordinate conversion unit 36, and is output to the second and third subtraction units 42 and 43 in the switching drive signal generation unit 40B.

スイッチング駆動信号生成部40Bにおいて、供給されたid指令及びiq指令のうち、id指令は、第6減算器47により、ゲイン調整値vdcが減算される。この第6減算器47の減算結果は、更に、第3減算部43により、d軸電流idが減算され、第2電流制御部45により、PI制御等のフィードバック制御が行われ、この制御結果が変調制御部46へ出力される。又、供給されたiq指令は、第1減算部41により、ゲイン調整値vqcが減算され、この減算結果が、更に、第2減算部42により、q軸電流iqが減算され、第1電流制御部44により、PI制御等のフィードバック制御が行われ、この制御結果が変調制御部46へ出力される。 Of the id command and the iq command supplied in the switching drive signal generation unit 40B, the gain adjustment value vdc is subtracted from the id command by the sixth subtractor 47. As for the subtraction result of the sixth subtractor 47, the d-axis current id is further subtracted by the third subtraction unit 43, and the second current control unit 45 performs feedback control such as PI control, and the control result is obtained. It is output to the modulation control unit 46. Further, in the supplied iq command, the gain adjustment value vqc is subtracted by the first subtraction unit 41, and the q-axis current iq is further subtracted by the second subtraction unit 42 to control the first current. The unit 44 performs feedback control such as PI control, and the control result is output to the modulation control unit 46.

変調制御部46は、第1、第2電流制御部44,45の制御結果に対してパルス幅変調等の変調を行い、6つのスイッチング駆動信号S30Bを生成し、DC/ACインバータ23内の6つのIGBT23aをオン/オフ制御する。これにより、id指令及びiq指令と一致するように、フィルタ回路24の出力電流Ioがフィートバック制御される。 The modulation control unit 46 performs modulation such as pulse width modulation on the control results of the first and second current control units 44 and 45, generates six switching drive signals S30B, and 6 in the DC / AC inverter 23. On / off control of one IGBT 23a. As a result, the output current Io of the filter circuit 24 is foot-back controlled so as to match the id command and the iq command.

(実施例3の効果)
本実施例3によれば、q軸制御に加えて、軸電圧vdを算出し、d軸電圧調整値vddとの差をid指令側にフィードバックし、DC/ACインバータ23のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例1と略同様の効果を奏することができる。
(Effect of Example 3)
According to the third embodiment, in addition to the q-axis control, the axis voltage vd is calculated, the difference from the d-axis voltage adjustment value vdd is fed back to the id command side, and the switching control of the DC / AC inverter 23 is performed. The resonance of the grid interconnection system is suppressed. Therefore, it is possible to obtain substantially the same effect as that of the first embodiment.

(実施例4の構成)
図6は、本発明の実施例4におけるLCフィルタ付き単相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。
この系統連系システムは、直流電源1と、例えば、商用電力系統である単相U,Vの電力系統2Cと、の間に接続されるLCフィルタ付き単相系統連系インバータ装置20Cを備えている。電力系統2Cは、単相遮断器3C及び単相トランス4C等を介して、系統連系インバータ装置20Cの出力端子に接続されている。系統連系インバータ装置20Cの出力端子とトランス3Cとの間には、負荷装置5Cが並列に接続されている。
(Structure of Example 4)
FIG. 6 is a schematic circuit diagram showing a configuration example of a grid interconnection system including a single-phase grid interconnection inverter device with an LC filter according to the fourth embodiment of the present invention.
This grid interconnection system includes a DC power supply 1 and, for example, a single-phase grid interconnection inverter device 20C with an LC filter connected between the power grids 2C of single-phase U and V, which are commercial power grids. There is. The power system 2C is connected to the output terminal of the grid interconnection inverter device 20C via a single-phase circuit breaker 3C, a single-phase transformer 4C, and the like. A load device 5C is connected in parallel between the output terminal of the grid interconnection inverter device 20C and the transformer 3C.

本実施例4の系統連系インバータ装置20Cは、電力系統2Cに対して連系可能に接続され、直流電源1から供給される直流電力を単相交流電力に変換する装置であり、コンバータ(例えば、DC/DCコンバータ)21Cを有している。DC/DCコンバータ21Cは、直流電源1から供給される直流電圧を所定の直流電圧に変換する装置であり、例えば、図示しない制御部によってスイッチング動作が制御される複数のスイッチ素子のブリッジ接続等により構成されている。DC/DCコンバータ21Cの出力側には、並列に接続された電荷蓄積用のコンデンサ22Cを介して、単相U,Vのインバータ(例えば、DC/ACインバータ)23Cが接続されている。 The grid interconnection inverter device 20C of the fourth embodiment is a device that is interconnectably connected to the power grid 2C and converts the DC power supplied from the DC power supply 1 into a single-phase AC power, and is a converter (for example,). , DC / DC converter) 21C. The DC / DC converter 21C is a device that converts a DC voltage supplied from a DC power supply 1 into a predetermined DC voltage, for example, by a bridge connection of a plurality of switch elements whose switching operation is controlled by a control unit (not shown). It is configured. A single-phase U, V inverter (for example, a DC / AC inverter) 23C is connected to the output side of the DC / DC converter 21C via a charge storage capacitor 22C connected in parallel.

なお、DC/DCコンバータ21Cは、省略されることもある。
DC/ACインバータ23Cは、制御回路30Cによってスイッチング動作が制御され、コンデンサ22Cに蓄積された入力電力(例えば、直流電圧Vdc)を単相U,Vの交流電圧Vinvに変換する装置であり、4つのスイッチ素子(例えば、IGBT)23aがブリッジ接続されて構成されている。各IGBT23aには、それぞれボディダイオード23bが逆並列に接続されている。DC/ACインバータ23Cの出力側には、単相フィルタ回路(例えば、L字形の単相LCフィルタ回路)24Cが接続されている。
The DC / DC converter 21C may be omitted.
The DC / AC inverter 23C is a device whose switching operation is controlled by the control circuit 30C and converts the input power (for example, DC voltage Vdc) stored in the capacitor 22C into a single-phase U, V AC voltage Vinv. Two switch elements (for example, IGBT) 23a are bridge-connected. A body diode 23b is connected to each IGBT 23a in antiparallel. A single-phase filter circuit (for example, an L-shaped single-phase LC filter circuit) 24C is connected to the output side of the DC / AC inverter 23C.

L字形の単相LCフィルタ回路24Cは、交流電圧Vinv及びインバータ電流Iinvの高調波成分を除去し、出力電流Ioを送出する回路であり、単相インダクタ24a及び単相コンデンサ24bにより構成されている。LCフィルタ回路24Cの出力側には、図示しない制御部により開閉が制御されるリレー等の単相開閉器25Cを介して、系統連系インバータ装置20Cの出力端子が接続されている。単相インダクタ24aと単相コンデンサ24bとの間には、インバータ電流Iinvを計測して電流計測値iinvを出力する電流計測器(例えば、単相用CT)26Cが設けられている。更に、単相コンデンサ24bと単相開閉器25Cとの間には、系統電圧Vacを計測して電圧計測値vacを出力する電圧計測器(例えば、単相用VT)27Cが接続されている。 The L-shaped single-phase LC filter circuit 24C is a circuit that removes the harmonic components of the AC voltage Vinv and the inverter current Iinv and sends out the output current Io, and is composed of the single-phase inductor 24a and the single-phase capacitor 24b. .. The output terminal of the grid interconnection inverter device 20C is connected to the output side of the LC filter circuit 24C via a single-phase switch 25C such as a relay whose opening / closing is controlled by a control unit (not shown). Between the single-phase inductor 24a and the single-phase capacitor 24b, a current measuring instrument (for example, CT for single-phase) 26C that measures the inverter current Iinv and outputs the current measured value iinv is provided. Further, a voltage measuring instrument (for example, a single-phase VT) 27C that measures the system voltage Vac and outputs the measured voltage value vac is connected between the single-phase capacitor 24b and the single-phase switch 25C.

単相用CT26C及び単相用VT27Cの出力側には、制御回路30Cが接続されている。制御回路30Cは、電流計測値iinv及び電圧計測値vacに基づき、4つのスイッチング駆動信号S30Cを生成し、4つのIGBT23aをそれぞれオン/オフ動作させる回路である。 A control circuit 30C is connected to the output side of the single-phase CT26C and the single-phase VT27C. The control circuit 30C is a circuit that generates four switching drive signals S30C based on the current measured value iinv and the voltage measured value vac, and turns the four IGBTs 23a on and off, respectively.

図7は、図6の系統連系システムの模式的な等価回路図である。この図7では、DC/ACインバータ23C及びフィルタ回路24C等を含む電力変換部が模式的に示されている。
制御回路30Cは、VT27Cで計測された系統電圧Vacの電圧計測値vacと、交流周期の電圧計測値vacから求められた電圧振幅vaclp及び位相同期の位相角φpllに基づいて算出された基本波電圧vaclと、の差を電流指令(以下「i指令」という。)側にフィードバックしてDC/ACインバータ23Cのスイッチング動作を制御する回路であり、CPUを有するプロセッサや、個別回路等により構成されている。
FIG. 7 is a schematic equivalent circuit diagram of the grid interconnection system of FIG. In FIG. 7, a power conversion unit including a DC / AC inverter 23C, a filter circuit 24C, and the like is schematically shown.
The control circuit 30C is a fundamental wave voltage calculated based on the voltage measurement value vac of the system voltage Vac measured by the VT27C, the voltage amplitude vaclp obtained from the voltage measurement value vac of the AC cycle, and the phase angle φpll of the phase synchronization. It is a circuit that controls the switching operation of the DC / AC inverter 23C by feeding back the difference between the voltage and the voltage to the current command (hereinafter referred to as "i command") side, and is composed of a processor having a CPU, an individual circuit, and the like. There is.

制御回路30Cは、VT27Cの出力側に接続された電圧振幅算出部(例えば、基本波電圧振幅算出部)71及びPLL制御部72を有している。基本波電圧振幅算出部71は、VT27Cの電圧計測値vacから電圧振幅vaclpを算出するものであり、この出力側に、乗算部74が接続されている。なお、基本波電圧振幅算出部71は、交流の電圧計測値vacの実効値vrmsを算出し、vrms×√2を基本波の電圧振幅vaclpと見なす構成であっても良い。 The control circuit 30C has a voltage amplitude calculation unit (for example, a fundamental wave voltage amplitude calculation unit) 71 and a PLL control unit 72 connected to the output side of the VT27C. The fundamental wave voltage amplitude calculation unit 71 calculates the voltage amplitude vaclp from the voltage measurement value vac of the VT27C, and the multiplication unit 74 is connected to this output side. The fundamental wave voltage amplitude calculation unit 71 may be configured to calculate the effective value vrms of the AC voltage measurement value vac and regard vrms × √2 as the fundamental wave voltage amplitude vaclp.

PLL制御部72は、電圧計測値vacに対し、位相同期の制御を行って位相同期の位相角φpllを求めるものであり、この出力側に、基本波電圧算出部が接続されている。この基本波電圧算出部は、例えば、PLL制御部72の出力側に接続されたサイン演算部(以下「sin演算部」という。)73と、この出力側に接続された乗算部74と、により構成されている。sin演算部73は、位相角φpllの正弦値sin(φpll)を演算するものであり、この出力側に、乗算部74が接続されている。乗算部74は、電圧振幅vac1pと正弦値sin(φpll)とを乗算して基本波電圧vaclを算出するものであり、この出力側に、演算部が接続されている。 The PLL control unit 72 controls the phase synchronization with respect to the voltage measurement value vac to obtain the phase angle φpl of the phase synchronization, and the fundamental wave voltage calculation unit is connected to this output side. This fundamental wave voltage calculation unit is composed of, for example, a sign calculation unit (hereinafter referred to as “sin calculation unit”) 73 connected to the output side of the PLL control unit 72, and a multiplication unit 74 connected to the output side. It is configured. The sin calculation unit 73 calculates a sine value sin (φpll) having a phase angle of φpl, and a multiplication unit 74 is connected to this output side. The multiplication unit 74 calculates the fundamental wave voltage vacl by multiplying the voltage amplitude vac1p and the sine and cosine value sin (φpll), and the calculation unit is connected to this output side.

前記演算部は、電圧計測値vacから基本波電圧vaclを減算してこの減算結果に対応する対応値(例えば、ゲイン調整値)vaccを求めるものであり、例えば、第7減算部75及びゲイン調整部76により構成されている。第7減算部75は、電圧計測値vacから基本波電圧vac1を減算し、この減算結果をゲイン調整部76へ出力するものである。ゲイン調整部76は、入力される減算結果に対するゲイン調整を行い、ゲイン調整値vaccをスイッチング駆動信号生成部40Cへ出力するものである。 The calculation unit subtracts the fundamental wave voltage vacl from the voltage measurement value vac to obtain the corresponding value (for example, gain adjustment value) vacc corresponding to the subtraction result. For example, the seventh subtraction unit 75 and the gain adjustment unit. It is composed of a part 76. The seventh subtraction unit 75 subtracts the fundamental wave voltage vac1 from the voltage measurement value vac, and outputs the subtraction result to the gain adjustment unit 76. The gain adjustment unit 76 adjusts the gain with respect to the input subtraction result, and outputs the gain adjustment value vacc to the switching drive signal generation unit 40C.

スイッチング駆動信号生成部40Cは、供給されるi指令と、ゲイン調整部76から出力されるゲイン調整値vaccと、CT26Cから出力される電流計測値iinvと、に基づき、DC/ACインバータ23Cのスイッチング動作を制御するための4つのスイッチング駆動信号S30Cを生成するものである。スイッチング駆動信号生成部40Cは、第8、第9減算部81,82、電流制御部83及び変調制御部84を有している。 The switching drive signal generation unit 40C switches the DC / AC inverter 23C based on the i-command supplied, the gain adjustment value vacc output from the gain adjustment unit 76, and the current measurement value iinv output from the CT26C. It generates four switching drive signals S30C for controlling the operation. The switching drive signal generation unit 40C has eighth and ninth subtraction units 81 and 82, a current control unit 83, and a modulation control unit 84.

第8減算部81は、供給されるi指令からゲイン調整値vaccを減算するものであり、この出力側に、第9減算部82が接続されている。第9減算部82は、第8減算部81の減算結果から、CT26Cから出力される電流計測値iinvを減算するものであり、この出力側に、電流制御部83が接続されている。電流制御部83は、第9減算部82の減算結果に対してPI制御等のフィードバック制御を行うものであり、この出力側に、変調制御部84が接続されている。変調制御部84は、電流制御部83の制御結果に対してパルス幅変調等の変調を行い、DC/ACインバータ23C内の4つのIGBT23をオン/オフ制御するための4つのスイッチング駆動信号S30Cを生成するものである。 The eighth subtraction unit 81 subtracts the gain adjustment value vacc from the supplied i-command, and the ninth subtraction unit 82 is connected to this output side. The ninth subtraction unit 82 subtracts the current measurement value iinv output from the CT26C from the subtraction result of the eighth subtraction unit 81, and the current control unit 83 is connected to this output side. The current control unit 83 performs feedback control such as PI control with respect to the subtraction result of the ninth subtraction unit 82, and the modulation control unit 84 is connected to this output side. The modulation control unit 84 performs modulation such as pulse width modulation on the control result of the current control unit 83, and outputs four switching drive signals S30C for on / off control of the four IGBTs 23 in the DC / AC inverter 23C. It is what is generated.

(実施例4の系統連系システムの全体の動作)
図6の系統連系システムでは、実施例1の図2と略同様に、直流電源1から供給された直流電圧が、系統連系インバータ装置20C内のDC/DCコンバータ21Cにより所定の直流電圧に変換され、コンデンサ22Cに蓄積される。コンデンサ22Cに蓄積された直流電圧Vdcは、DC/ACインバータ23Cによって単相U,Vの交流電圧Vinvに変換された後、フィルタ回路24Cの単相インダクタ24a及び単相コンデンサ24bによって高調波成分が除去される。高調波成分が除去された単相交流の出力電流Io及び系統電圧Vacは、単相開閉器25Cを介して負荷装置5C及び電力系統2C側へ出力される。電力系統2Cに停電等が発生すると、単相遮断器3Cがオフ状態になり、系統連系インバータ装置20Cが電力系統2Cから切り離されて単独運転状態となり、その系統連系インバータ装置20Cから出力された出力電流Io及び系統電圧Vacが負荷装置5Cへ供給される。
(Overall operation of the grid interconnection system of Example 4)
In the grid interconnection system of FIG. 6, the DC voltage supplied from the DC power supply 1 becomes a predetermined DC voltage by the DC / DC converter 21C in the grid interconnection inverter device 20C, substantially as in FIG. 2 of the first embodiment. It is converted and stored in the capacitor 22C. The DC voltage Vdc stored in the capacitor 22C is converted into a single-phase U, V AC voltage Vinv by the DC / AC inverter 23C, and then the harmonic component is generated by the single-phase inductor 24a and the single-phase capacitor 24b of the filter circuit 24C. Will be removed. The single-phase alternating current output current Io and the system voltage Vac from which the harmonic component has been removed are output to the load device 5C and the power system 2C side via the single-phase switch 25C. When a power failure or the like occurs in the power system 2C, the single-phase breaker 3C is turned off, the grid interconnection inverter device 20C is disconnected from the power system 2C and becomes an independent operation state, and is output from the grid interconnection inverter device 20C. The output current Io and the system voltage Vac are supplied to the load device 5C.

(実施例4の安定化制御方法)
図7の制御回路30Cは、以下のような安定化制御を行う。
フィルタ回路24Cに単相U,Vの系統電流Iinvが流れ、このフィルタ回路24Cから、単相U,Vの出力電流Io及び系統電圧Vacが出力されると、その単相U,Vの系統電圧VacがVT27Cで計測されると共に、その単相U,Vのインバータ電流IinvがCT26Cで計測される。VT27Cで計測された単相U,Vの電圧計測値vacは、基本波電圧振幅算出部71及びPLL制御部72へ出力される。基本波電圧振幅算出部71は、電圧計測値vacから電圧振幅vaclpを算出し、乗算部74へ出力する。更に、PLL制御部72は、電圧計測値vacに対し、位相同期の制御を行って位相同期の位相角φpllを生成し、sin演算部73へ出力する。
(Stabilization control method of Example 4)
The control circuit 30C of FIG. 7 performs the following stabilization control.
When the system current Iinv of single-phase U and V flows through the filter circuit 24C and the output current Io of single-phase U and V and the system voltage Vac are output from this filter circuit 24C, the system voltage of the single-phase U and V is output. Vac is measured by VT27C, and its single-phase U and V inverter currents Iinv are measured by CT26C. The voltage measurement values vac of the single-phase U and V measured by the VT27C are output to the fundamental wave voltage amplitude calculation unit 71 and the PLL control unit 72. The fundamental wave voltage amplitude calculation unit 71 calculates the voltage amplitude vaclp from the voltage measurement value vac and outputs it to the multiplication unit 74. Further, the PLL control unit 72 controls the phase synchronization with respect to the voltage measurement value vac to generate the phase angle φpl of the phase synchronization, and outputs the phase angle φpl to the sin calculation unit 73.

sin演算部73は、演算により、位相角φpllの正弦値sin(φpll)を求め、乗算部74へ出力する。乗算部74は、電圧振幅vac1pと正弦値sin(φpll)とを乗算して基本波電圧vaclを算出し、第7減算部75へ出力する。第7減算部75は、電圧計測値vacから基本波電圧vac1を減算し、この減算結果をゲイン調整部76へ出力する。ゲイン調整部76は、減算結果に対するゲイン調整を行い、ゲイン調整値vaccをスイッチング駆動信号生成部40C内の第8減算部81へ出力する。 The sin calculation unit 73 obtains a sine value sin (φpll) having a phase angle of φpl by calculation, and outputs the sine value to the multiplication unit 74. The multiplication unit 74 multiplies the voltage amplitude vac1p by the sine and cosine value sin (φpll) to calculate the fundamental wave voltage vacl, and outputs the basic wave voltage vacl to the seventh subtraction unit 75. The seventh subtraction unit 75 subtracts the fundamental wave voltage vac1 from the voltage measurement value vac, and outputs the subtraction result to the gain adjustment unit 76. The gain adjustment unit 76 adjusts the gain with respect to the subtraction result, and outputs the gain adjustment value vacc to the eighth subtraction unit 81 in the switching drive signal generation unit 40C.

スイッチング駆動信号生成部40C内の第8減算部81は、供給されたi指令からゲイン調整値vaccを減算し、第9減算部82へ出力する。第9減算部82は、第8減算部81の減算結果から、CT26Cで計測された電流計測値iinvを減算し、電流制御部83へ出力する。電流制御部83は、第9減算部82の減算結果に対してPI制御等のフィードバック制御を行い、この制御結果を変調制御部84へ出力する。 The eighth subtraction unit 81 in the switching drive signal generation unit 40C subtracts the gain adjustment value vacc from the supplied i-command and outputs the gain adjustment value to the ninth subtraction unit 82. The ninth subtraction unit 82 subtracts the current measurement value iinv measured by the CT26C from the subtraction result of the eighth subtraction unit 81, and outputs the subtraction unit 82 to the current control unit 83. The current control unit 83 performs feedback control such as PI control on the subtraction result of the ninth subtraction unit 82, and outputs this control result to the modulation control unit 84.

変調制御部84は、電流制御部83の制御結果に対してパルス幅変調等の変調を行い、4つのスイッチング駆動信号S30Cを生成し、DC/ACインバータ23C内の4つのIGBT23aをオン/オフ制御する。これにより、i指令と一致するように、フィルタ回路24Cの出力電流Ioがフィートバック制御される。 The modulation control unit 84 performs modulation such as pulse width modulation on the control result of the current control unit 83, generates four switching drive signals S30C, and controls four IGBTs 23a in the DC / AC inverter 23C on / off. do. As a result, the output current Io of the filter circuit 24C is foot-back controlled so as to match the i command.

(実施例4の効果)
本実施例4によれば、VT27Cで計測された電圧計測値vacと、交流周期の電圧計測値vacから求められた電圧振幅vaclp及び位相角φpllに基づいて算出された基本波電圧vaclと、の差を、i指令側にフィードバックしてDC/ACインバータ23Cのスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例1と略同様の効果を奏することができる。
(Effect of Example 4)
According to the fourth embodiment, the voltage measured value vac measured by the VT27C, the voltage amplitude vaclp obtained from the voltage measured value vac of the AC cycle, and the fundamental wave voltage vaccl calculated based on the phase angle φpll. The difference is fed back to the i-command side to control the switching of the DC / AC inverter 23C, and the resonance of the grid interconnection system is suppressed. Therefore, it is possible to obtain substantially the same effect as that of the first embodiment.

(実施例1~4の変形例)
本発明は、上記実施例1~4に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(1)~(3)のようなものがある。
(Variations of Examples 1 to 4)
The present invention is not limited to the above-mentioned Examples 1 to 4, and various usage forms and modifications are possible. Examples of this usage pattern and modification include the following (1) to (3).

(1) 系統連系インバータ装置20,20A~20Cにおける電力変換部は、図示以外の構成に変更しても良い。例えば、図2及び図6のDC/ACインバータ23,23Cは、IGBT23a以外のMOS型電界効果トランジスタ(MOSFET)、SiCトランジスタ、GaNトランジスタ等の他のスイッチ素子で構成しても良い。又、LCフィルタ回路24,24Cは、LCLフィルタ回路に置き換えても良い。
(2) CT26,26Cは、シャント抵抗(分流器)等の他の電流計測器に代えても良い。又、VT27,27Cは、抵抗分圧回路等の他の電流計測器に代えても良い。
(3) 制御回路30,30A~30Cは、図示以外の構成に変更しても良い。
(1) The power conversion unit in the grid interconnection inverter devices 20, 20A to 20C may be changed to a configuration other than shown in the figure. For example, the DC / AC inverters 23 and 23C of FIGS. 2 and 6 may be composed of other switch elements such as a MOS type field effect transistor (MOSFET), a SiC transistor, and a GaN transistor other than the IGBT 23a. Further, the LC filter circuits 24 and 24C may be replaced with the LCL filter circuit.
(2) The CT26 and 26C may be replaced with other current measuring instruments such as a shunt resistor (shunt). Further, the VT27 and 27C may be replaced with other current measuring instruments such as a resistance voltage dividing circuit.
(3) The control circuits 30, 30A to 30C may be changed to configurations other than those shown in the figure.

1 直流電源
2 三相電力系統
2C 単相電力系統
3,3C 遮断器
4,4C トランス
5,5C 負荷装置
20,20A,20B 三相系統連系インバータ装置
20C 単相系統連系インバータ装置
21,21C DC/DCコンバータ
23,23C DC/ACインバータ
24,24C フィルタ回路
25,25C 開閉器
26,26C CT
27,27C VT
30,30A~30C 制御回路
31 三相/二相電圧変換部
32,36 回転座標変換部
33,53,72 PLL制御部
34,63,76 ゲイン調整部
35 三相/二相電流変換部
40,40B,40C スイッチング駆動信号生成部
51 電圧計測回路
52 振幅・位相角演算部
54,62,75 減算部
55,74 乗算部
61 d軸電圧調整部
71 基本波電圧振幅算出部
73 sin演算部
1 DC power supply 2 Three-phase power system 2C Single-phase power system 3,3C Breaker 4,4C Transformer 5,5C Load device 20,20A, 20B Three-phase system interconnection inverter device 20C Single-phase system interconnection inverter device 21,21C DC / DC converter 23,23C DC / AC inverter 24,24C Filter circuit 25,25C Switch 26,26C CT
27,27C VT
30, 30A to 30C Control circuit 31 Three-phase / two-phase voltage conversion unit 32,36 Rotational coordinate conversion unit 33,53,72 PLL control unit 34,63,76 Gain adjustment unit 35 Three-phase / two-phase current conversion unit 40, 40B, 40C Switching drive signal generation unit 51 Voltage measurement circuit 52 Amplitude / phase angle calculation unit 54, 62,75 Subtraction unit 55,74 Multiplying unit 61 d-axis voltage adjustment unit 71 Fundamental wave voltage amplitude calculation unit 73 sin calculation unit

Claims (14)

電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記スイッチングを制御する制御回路と、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備え、
前記制御回路は、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってq軸電圧を算出し、q軸電流制御のq軸電流制御指令にフィードバックして前記スイッチングを制御する構成になっている、
ことを特徴とする系統連系インバータ装置。
An inverter that is connectable to the power system and switches the input power to convert it to the specified power.
The control circuit that controls the switching and
A filter circuit that removes harmonic components of the predetermined power and outputs it to the power system side.
Equipped with
The control circuit is
Rotational coordinate conversion is performed on the measured value of the system voltage between the filter circuit and the power system to calculate the q-axis voltage, and the switching is controlled by feeding back to the q-axis current control command of the q-axis current control. It is configured to
A grid-connected inverter device characterized by this.
前記インバータは、三相インバータ、前記電力系統は、三相電力系統、及び、前記フィルタ回路は、三相フィルタ回路であり、
前記制御回路は、
前記系統電圧の計測値に対し、三相/二相電圧変換を行う三相/二相電圧変換部と、
前記三相/二相電圧変換部の電圧変換結果を回転座標系に変換して前記q軸電圧を算出する回転座標変換部と、
前記q軸電流制御の前記q軸電流制御指令から前記q軸電圧の対応値を減算して、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、
を有することを特徴とする請求項1記載の系統連系インバータ装置。
The inverter is a three-phase inverter, the power system is a three-phase power system, and the filter circuit is a three-phase filter circuit.
The control circuit is
A three-phase / two-phase voltage converter that performs three-phase / two-phase voltage conversion to the measured value of the system voltage,
A rotating coordinate conversion unit that converts the voltage conversion result of the three-phase / two-phase voltage conversion unit into a rotating coordinate system to calculate the q-axis voltage, and a rotating coordinate conversion unit.
A switching drive signal generation unit that generates a switching drive signal that controls the switching by subtracting the corresponding value of the q-axis voltage from the q-axis current control command of the q-axis current control.
1. The grid interconnection inverter device according to claim 1.
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記スイッチングを制御する制御回路と、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備え、
前記制御回路は、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、q軸電流制御にフィードバックして前記スイッチングを制御する構成になっている、
ことを特徴とする系統連系インバータ装置。
An inverter that is connectable to the power system and switches the input power to convert it to the specified power.
The control circuit that controls the switching and
A filter circuit that removes harmonic components of the predetermined power and outputs it to the power system side.
Equipped with
The control circuit is
The configuration is such that the instantaneous phase angle is detected from the measured value of the system voltage between the filter circuit and the power system and fed back to the q-axis current control to control the switching.
A grid-connected inverter device characterized by this.
前記制御回路は、
前記系統電圧の計測値に対し、振幅・位相角演算を行ってd軸電圧及び前記瞬時位相角を算出する振幅・位相角演算部と、
前記瞬時位相角の位相同期を行って位相角を求める位相同期制御部と、
前記瞬時位相角から前記位相角を減算し、この減算結果と前記d軸電圧とを乗算してq軸電圧値を求めるq軸電圧演算部と、
前記q軸電流制御のq軸電流制御指令から前記q軸電圧値を減算して、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、
を有することを特徴とする請求項3記載の系統連系インバータ装置。
The control circuit is
An amplitude / phase angle calculation unit that calculates the d-axis voltage and the instantaneous phase angle by performing amplitude / phase angle calculation on the measured value of the system voltage.
The phase synchronization control unit that obtains the phase angle by performing the phase synchronization of the instantaneous phase angle,
A q-axis voltage calculation unit that subtracts the phase angle from the instantaneous phase angle and multiplies the subtraction result by the d-axis voltage to obtain the q-axis voltage value.
A switching drive signal generation unit that generates a switching drive signal that controls the switching by subtracting the q-axis voltage value from the q-axis current control command of the q-axis current control.
3. The grid interconnection inverter device according to claim 3.
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記スイッチングを制御する制御回路と、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備え、
前記制御回路は、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってd軸電圧及びq軸電圧を算出し、前記q軸電圧をq軸電流制御にフィードバックすると共に、前記d軸電圧とd軸電圧調整値との差をd軸電流制御にフィードバックして、前記スイッチングを制御する構成になっている、
ことを特徴とする系統連系インバータ装置。
An inverter that is connectable to the power system and switches the input power to convert it to the specified power.
The control circuit that controls the switching and
A filter circuit that removes harmonic components of the predetermined power and outputs it to the power system side.
Equipped with
The control circuit is
Rotational coordinate conversion is performed on the measured value of the system voltage between the filter circuit and the power system to calculate the d-axis voltage and the q-axis voltage, and the q-axis voltage is fed back to the q-axis current control. The difference between the d-axis voltage and the d-axis voltage adjustment value is fed back to the d-axis current control to control the switching.
A grid-connected inverter device characterized by this.
前記インバータは、三相インバータ、前記電力系統は、三相電力系統、及び、前記フィルタ回路は、三相フィルタ回路であり、
前記制御回路は、
前記系統電圧の計測値に対し、三相/二相電圧変換を行う三相/二相電圧変換部と、
前記三相/二相電圧変換部の電圧変換結果を回転座標系に変換して前記d軸電圧及び前記q軸電圧を算出する回転座標変換部と、
前記q軸電流制御のq軸電流制御指令から前記q軸電圧の対応値を減算する第1演算部と、
前記d軸電圧と、前記d軸電圧調整値であるd軸電圧高調波成分除去値又はd軸電圧交流周期平均値と、の差を求め、この差に対応する値を、前記d軸電流制御のd軸電流制御指令から減算する第2演算部と、
前記第1演算部の減算結果と前記第2演算部の減算結果とに基づき、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、
を有することを特徴とする請求項5記載の系統連系インバータ装置。
The inverter is a three-phase inverter, the power system is a three-phase power system, and the filter circuit is a three-phase filter circuit.
The control circuit is
A three-phase / two-phase voltage converter that performs three-phase / two-phase voltage conversion to the measured value of the system voltage,
A rotating coordinate conversion unit that converts the voltage conversion result of the three-phase / two-phase voltage conversion unit into a rotating coordinate system to calculate the d-axis voltage and the q-axis voltage.
The first calculation unit that subtracts the corresponding value of the q-axis voltage from the q-axis current control command of the q-axis current control,
The difference between the d-axis voltage and the d-axis voltage harmonic component removal value or the d-axis voltage AC cycle average value, which is the d-axis voltage adjustment value, is obtained, and the value corresponding to this difference is controlled by the d-axis current control. The second calculation unit to be subtracted from the d-axis current control command of
A switching drive signal generation unit that generates a switching drive signal that controls the switching based on the subtraction result of the first calculation unit and the subtraction result of the second calculation unit.
5. The grid interconnection inverter device according to claim 5.
単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、
前記スイッチングを制御する制御回路と、
前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、
を備え、
前記制御回路は、
前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、
前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、
の差を電流制御にフィードバックして前記スイッチングを制御する構成になっている、
ことを特徴とする系統連系インバータ装置。
An inverter that is interconnected to a single-phase power system and switches single-phase input power to convert it to predetermined power.
The control circuit that controls the switching and
A filter circuit that removes harmonic components of the predetermined power and outputs it to the single-phase power system side.
Equipped with
The control circuit is
The system voltage measurement value between the filter circuit and the single-phase power system,
The fundamental wave voltage calculated based on the voltage amplitude obtained from the system voltage measurement value of the previous AC cycle and the phase angle of the phase synchronization, and
The difference is fed back to the current control to control the switching.
A grid-connected inverter device characterized by this.
前記制御回路は、
前記系統電圧計測値から前記電圧振幅を算出する電圧振幅算出部と、
前記系統電圧計測値から前記位相同期の位相角を求める位相同期制御部と、
前記電圧振幅及び前記位相同期の位相角から前記基本波電圧を算出する基本波電圧算出部と、
前記系統電圧計測値から前記基本波電圧を減算してこの減算結果に対応する対応値を求める演算部と、
前記電流制御の電流制御指令から前記対応値を減算し、この減算結果に基づき、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、
を有することを特徴とする請求項7記載の系統連系インバータ装置。
The control circuit is
A voltage amplitude calculation unit that calculates the voltage amplitude from the system voltage measurement value,
A phase synchronization control unit that obtains the phase angle of the phase synchronization from the system voltage measurement value, and
A fundamental wave voltage calculation unit that calculates the fundamental wave voltage from the voltage amplitude and the phase angle of the phase synchronization,
A calculation unit that subtracts the fundamental wave voltage from the system voltage measurement value to obtain a corresponding value corresponding to the subtraction result.
A switching drive signal generation unit that subtracts the corresponding value from the current control command of the current control and generates a switching drive signal that controls the switching based on the subtraction result.
7. The grid interconnection inverter device according to claim 7.
前記インバータは、直流電力を交流電力に変換するDC/ACインバータであることを特徴とする請求項1~8のいずれか1項記載の系統連系インバータ装置。 The grid interconnection inverter device according to any one of claims 1 to 8, wherein the inverter is a DC / AC inverter that converts DC power into AC power. 前記フィルタ回路は、LCフィルタ回路又はLCLフィルタ回路であることを特徴とする請求項1~8のいずれか1項記載の系統連系インバータ装置。 The grid interconnection inverter device according to any one of claims 1 to 8, wherein the filter circuit is an LC filter circuit or an LCL filter circuit. 電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備えた系統連系インバータ装置の安定化制御方法であって、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってq軸電圧を算出し、q軸電流制御のq軸電流制御指令にフィードバックして前記スイッチングを制御する、
ことを特徴とする安定化制御方法。
An inverter that is connectable to the power system and switches the input power to convert it to the specified power.
A filter circuit that removes harmonic components of the predetermined power and outputs it to the power system side.
It is a stabilization control method of the grid interconnection inverter device equipped with
Rotational coordinate conversion is performed on the measured value of the system voltage between the filter circuit and the power system to calculate the q-axis voltage, which is fed back to the q-axis current control command of the q-axis current control to control the switching. do,
A stabilization control method characterized by this.
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備えた系統連系インバータ装置の安定化制御方法であって、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、q軸電流制御にフィードバックして前記スイッチングを制御する、
ことを特徴とする安定化制御方法。
An inverter that is connectable to the power system and switches the input power to convert it to the specified power.
A filter circuit that removes harmonic components of the predetermined power and outputs it to the power system side.
It is a stabilization control method of the grid interconnection inverter device equipped with
The instantaneous phase angle is detected from the measured value of the system voltage between the filter circuit and the power system, and fed back to the q-axis current control to control the switching.
A stabilization control method characterized by this.
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備えた系統連系インバータ装置の安定化制御方法であって、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってd軸電圧及びq軸電圧を算出し、前記q軸電圧をq軸電流制御にフィードバックすると共に、前記d軸電圧とd軸電圧調整値との差をd軸電流制御にフィードバックして、前記スイッチングを制御する、
ことを特徴とする安定化制御方法。
An inverter that is connectable to the power system and switches the input power to convert it to the specified power.
A filter circuit that removes harmonic components of the predetermined power and outputs it to the power system side.
It is a stabilization control method of the grid interconnection inverter device equipped with
Rotational coordinate conversion is performed on the measured value of the system voltage between the filter circuit and the power system to calculate the d-axis voltage and the q-axis voltage, and the q-axis voltage is fed back to the q-axis current control. The difference between the d-axis voltage and the d-axis voltage adjustment value is fed back to the d-axis current control to control the switching.
A stabilization control method characterized by this.
単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、
前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、
を備えた系統連系インバータ装置の安定化制御方法であって、
前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、
前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、
の差を電流制御にフィードバックして前記スイッチングを制御する、
ことを特徴とする安定化制御方法。
An inverter that is interconnected to a single-phase power system and switches single-phase input power to convert it to predetermined power.
A filter circuit that removes harmonic components of the predetermined power and outputs it to the single-phase power system side.
It is a stabilization control method of the grid interconnection inverter device equipped with
The system voltage measurement value between the filter circuit and the single-phase power system,
The fundamental wave voltage calculated based on the voltage amplitude obtained from the system voltage measurement value of the previous AC cycle and the phase angle of the phase synchronization, and
The difference between the two is fed back to the current control to control the switching.
A stabilization control method characterized by this.
JP2018115633A 2018-06-18 2018-06-18 Grid interconnection inverter device and stabilization control method Active JP7086741B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018115633A JP7086741B2 (en) 2018-06-18 2018-06-18 Grid interconnection inverter device and stabilization control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018115633A JP7086741B2 (en) 2018-06-18 2018-06-18 Grid interconnection inverter device and stabilization control method

Publications (2)

Publication Number Publication Date
JP2019221040A JP2019221040A (en) 2019-12-26
JP7086741B2 true JP7086741B2 (en) 2022-06-20

Family

ID=69097205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018115633A Active JP7086741B2 (en) 2018-06-18 2018-06-18 Grid interconnection inverter device and stabilization control method

Country Status (1)

Country Link
JP (1) JP7086741B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964837B (en) * 2021-10-09 2023-12-12 北京南瑞数字技术有限公司 Composite control method and system suitable for LCL type parallel active power filter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188665A (en) 2010-03-10 2011-09-22 Daihen Corp Inverter control circuit and grid-connected inverter system equipped with the same
US20110317460A1 (en) 2010-06-28 2011-12-29 General Electric Company System and method for control of multiphase power converters
JP2015180120A (en) 2014-03-18 2015-10-08 株式会社安川電機 Power converter, power generation system, controller for power converter, and control method for power converter
JP2016012971A (en) 2014-06-27 2016-01-21 新電元工業株式会社 Single operation detection method, single operation detection device and distributed power supply system
JP2017225214A (en) 2016-06-13 2017-12-21 新電元工業株式会社 Parallel operation control method and parallel operation control apparatus for three-phase inverter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188665A (en) 2010-03-10 2011-09-22 Daihen Corp Inverter control circuit and grid-connected inverter system equipped with the same
US20110317460A1 (en) 2010-06-28 2011-12-29 General Electric Company System and method for control of multiphase power converters
JP2015180120A (en) 2014-03-18 2015-10-08 株式会社安川電機 Power converter, power generation system, controller for power converter, and control method for power converter
JP2016012971A (en) 2014-06-27 2016-01-21 新電元工業株式会社 Single operation detection method, single operation detection device and distributed power supply system
JP2017225214A (en) 2016-06-13 2017-12-21 新電元工業株式会社 Parallel operation control method and parallel operation control apparatus for three-phase inverter

Also Published As

Publication number Publication date
JP2019221040A (en) 2019-12-26

Similar Documents

Publication Publication Date Title
Norniella et al. Improving the dynamics of virtual-flux-based control of three-phase active rectifiers
US9509233B2 (en) Power converter, power generation system, control apparatus, and power conversion method
CN108575107B (en) Power conversion device and power conversion system
JP5542609B2 (en) Reactive power compensator
TW201330479A (en) Power conversion apparatus
Trinh et al. An improved control strategy of three-phase PWM rectifiers under input voltage distortions and DC-offset measurement errors
JP2015201996A (en) Power conversion device, control device for power conversion device, and control method for power conversion device
JP5952087B2 (en) Power converter
JP6060928B2 (en) Power conversion device, power conversion device control device, and power conversion device control method
JP2004153957A (en) Power conversion apparatus
JP5580095B2 (en) Grid-connected inverter device
JP7086741B2 (en) Grid interconnection inverter device and stabilization control method
JP6037382B2 (en) Harmonic suppression device
JP2017225214A (en) Parallel operation control method and parallel operation control apparatus for three-phase inverter
CN116613972A (en) Mitigation of harmonic interference in power converters
US20230188030A1 (en) Power conversion device and control device
JP6541928B1 (en) Control device and active filter device
JP5616411B2 (en) Single-phase voltage type AC / DC converter
JPH07123726A (en) Power converter
JP5169396B2 (en) Power converter control circuit
Rajesh et al. Shunt active filter for multi-level inverters using DDSRF with state delay controller
WO2014050759A1 (en) Single-phase voltage type ac-dc converter
JP5616412B2 (en) Single-phase voltage type AC / DC converter
Noguchi et al. Minimization of DC reactor and operation characteristics of direct-power-controlled current-source PWM rectifier
JP2012016187A (en) Control apparatus for converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220608

R150 Certificate of patent or registration of utility model

Ref document number: 7086741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150