JP7086290B2 - Semiconductor drive - Google Patents
Semiconductor drive Download PDFInfo
- Publication number
- JP7086290B2 JP7086290B2 JP2021528517A JP2021528517A JP7086290B2 JP 7086290 B2 JP7086290 B2 JP 7086290B2 JP 2021528517 A JP2021528517 A JP 2021528517A JP 2021528517 A JP2021528517 A JP 2021528517A JP 7086290 B2 JP7086290 B2 JP 7086290B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- resistance
- capacitor
- power supply
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Description
本発明は、半導体駆動装置に関する。 The present invention relates to a semiconductor drive device.
複数の半導体素子をそれぞれ駆動する電力変換器では、半導体素子のスイッチング動作により発生した電圧変動またはノイズ電流が、別の半導体素子の駆動回路の誤動作を招くことがある。たとえば、複数の半導体素子を駆動するための電源が共通の場合には、その共通の電源を介して別の半導体素子へノイズが回り込むことがある。従来から、このような問題を防止するための対策を施した駆動装置が知られている。 In a power converter that drives a plurality of semiconductor elements, voltage fluctuations or noise currents generated by the switching operation of the semiconductor element may cause a malfunction of a drive circuit of another semiconductor element. For example, when a power source for driving a plurality of semiconductor elements is common, noise may sneak into another semiconductor element via the common power source. Conventionally, a drive device having measures to prevent such a problem has been known.
たとえば、特許文献1に記載のインバータ駆動回路は、インバータ負極側アームに接続される半導体素子に各々接続されるゲート駆動回路と、各々が該ゲート駆動回路用共通電源部とを結ぶ電路に介挿された複数のリアクトルとを含む。
For example, the inverter drive circuit described in
特許文献1に記載のインバータ駆動回路は、リアクトルによって、半導体素子のスイッチング動作に伴う電流の交流成分が別の半導体素子へ回り込むのを抑制することができる。
In the inverter drive circuit described in
しかしながら、特許文献1に記載のインバータ駆動回路は、半導体素子のスイッチング動作に伴う電流の直流成分が別の半導体素子へ回り込むのを抑制することができない。
However, the inverter drive circuit described in
それゆえに、本発明の目的は、半導体素子のスイッチング動作に伴う電流の別の半導体素子への回り込みを交流成分だけでなく直流成分についても抑制することができる半導体駆動装置を提供することにある。 Therefore, an object of the present invention is to provide a semiconductor drive device capable of suppressing the wraparound of a current due to a switching operation of a semiconductor element to another semiconductor element not only for an AC component but also for a DC component.
本発明の半導体駆動装置は、第1の半導体素子および第2の半導体素子を駆動する半導体駆動装置であって、第1の半導体素子の負極および制御電極に接続される第1の駆動部と、第2の半導体素子の負極および制御電極に接続される第2の駆動部と、基準電位に接続される第1端と、基準電位に対して正の電位を有する第2端とを含む共通正電源と、共通正電源の基準電位側と接続する基準電源ラインと、共通正電源の正電位側と接続する正電源ラインとを備える。第1の駆動部および第2の駆動部の各々は、第1の半導体素子または第2の半導体素子の制御電極の電位を制御する駆動回路と、正電源ラインと基準電源ラインとの間に接続される第1のコンデンサと、正電源ラインに介挿され、第1のコンデンサの正極と接続される第1端と、共通正電源の第2端と接続される第2端とを有する第1の素子と、基準電源ラインに介挿され、第1のコンデンサの負極と接続される第1端と、共通正電源の第1端と接続される第2端とを有する第2の素子とを備える。第1の半導体素子の負極と第2の半導体素子の負極は互いに接続される。第1の素子および第2の素子は、抵抗素子または共通正電源から第1のコンデンサに充電電流を流すことが可能な向きに接続されるダイオードである。第1の素子および第2の素子のうちの少なくとも1つは、抵抗素子である。 The semiconductor drive device of the present invention is a semiconductor drive device that drives a first semiconductor element and a second semiconductor element, and includes a first drive unit connected to a negative electrode and a control electrode of the first semiconductor element. A common positive including a second drive unit connected to the negative electrode and the control electrode of the second semiconductor element, a first end connected to the reference potential, and a second end having a positive potential with respect to the reference potential. It includes a power supply, a reference power supply line connected to the reference potential side of the common positive power supply, and a positive power supply line connected to the positive potential side of the common positive power supply. Each of the first drive unit and the second drive unit is connected between the positive power supply line and the reference power supply line with the drive circuit that controls the potential of the control electrode of the first semiconductor element or the second semiconductor element. A first having a first capacitor inserted in a positive power supply line, a first end connected to the positive electrode of the first capacitor, and a second end connected to a second end of a common positive power supply. And a second element having a first end inserted into the reference power supply line and connected to the negative electrode of the first capacitor, and a second end connected to the first end of the common positive power supply. Be prepared. The negative electrode of the first semiconductor element and the negative electrode of the second semiconductor element are connected to each other. The first element and the second element are diodes connected in a direction capable of passing a charging current from a resistance element or a common positive power source to the first capacitor. At least one of the first element and the second element is a resistance element.
本発明の半導体駆動装置は、正電源ラインに介挿された第1の素子と、基準電源ラインに介挿された第2の素子とを備える。第1の素子および第2の素子は、抵抗素子または共通正電源から第1のコンデンサに充電電流を流すことが可能な向きに接続されるダイオードである。第1の素子および第2の素子のうちの少なくとも1つは、抵抗素子である。これによって、半導体素子のスイッチング動作に伴う電流の別の半導体素子への回り込みを交流成分だけでなく直流成分についても抑制することができる。 The semiconductor drive device of the present invention includes a first element inserted in the positive power supply line and a second element inserted in the reference power supply line. The first element and the second element are diodes connected in a direction capable of passing a charging current from a resistance element or a common positive power source to the first capacitor. At least one of the first element and the second element is a resistance element. As a result, it is possible to suppress the wraparound of the current to another semiconductor element due to the switching operation of the semiconductor element not only for the AC component but also for the DC component.
以下、実施の形態について、図面を参照して説明する。
実施の形態1.
図1は、実施の形態1の半導体駆動装置10の構成を表わす図である。Hereinafter, embodiments will be described with reference to the drawings.
FIG. 1 is a diagram showing the configuration of the
半導体駆動装置10は、第1の半導体素子1a,第2の半導体素子1bを駆動する。第1の半導体素子1aの負極と第2の半導体素子1bの負極とが接続される。
The
半導体駆動装置10は、第1の駆動部100aと、第2の駆動部100bと、共通正電源6と、基準電源ライン51と、正電源ライン61とを備える。
The
第1の駆動部100aおよび第2の駆動部100bは、それぞれ第1の半導体素子1a,第2の半導体素子1bの制御電極および負極に接続される。
The
共通正電源6の第1端が基準電位5に接続され、共通正電源6の第2端が基準電位5に対して正の電位を有する。基準電源ライン51は、共通正電源6の第1端と第1の駆動部100a,第2の駆動部100bとを接続する。正電源ライン61は、共通正電源6の第2端と第1の駆動部100a,第2の駆動部100bとを接続する。
The first end of the common
第1の駆動部100aは、駆動回路2aと、コンデンサ3aと、抵抗素子62aと、抵抗素子52aとを備える。
The
駆動回路2aは、正電源ライン61および基準電源ライン51に接続される。駆動回路2aは、第1の半導体素子1aの制御電極の電位を制御する。
The
コンデンサ3aの正極は、正電源ライン61に接続される。コンデンサ3bの負極は、基準電源ライン51に接続される。
The positive electrode of the
抵抗素子62aは、正電源ライン61に介挿される。抵抗素子62aは、コンデンサ3aの正極に接続される第1端と、共通正電源6の第2端と接続される第2端とを有する。
The
抵抗素子52aは、基準電源ライン51に介挿される。抵抗素子52aは、コンデンサ3aの負極に接続される第1端と、共通正電源6の第1端と接続される第2端とを有する。
The
第2の駆動部100bは、駆動回路2bと、コンデンサ3bと、抵抗素子62bと、抵抗素子52bとを備える。
The
駆動回路2bは、正電源ライン61および基準電源ライン51に接続される。駆動回路2bは、第2の半導体素子1bの制御電極の電位を制御する。
The
コンデンサ3bの正極は、正電源ライン61に接続される。コンデンサ3bの負極は、基準電源ライン51に接続される。
The positive electrode of the
抵抗素子62bは、正電源ライン61に介挿される。抵抗素子62bは、コンデンサ3bの正極に接続される第1端と、共通正電源6の第2端と接続される第2端とを有する。
The
抵抗素子52bは、基準電源ライン51に介挿される。抵抗素子52bは、コンデンサ3bの負極に接続される第1端と、共通正電源6の第1端と接続される第2端とを有する。
The
第1の半導体素子1aの負極と第2の半導体素子1bの負極とが接続されているので、半導体駆動装置10は、フルブリッジ回路に相当する。半導体駆動装置10は、一対の第1の半導体素子1a,第2の半導体素子1bと接続される第1の駆動部100a,第2の駆動部100bを備えるが、これに限定されるものではない。半導体駆動装置が、3個以上の駆動部を備えるものとしてもよい。半導体駆動装置が、3個の駆動部を備える場合には、半導体駆動装置は、3相インバータ回路に相当する。2つ以上の半導体素子の正極が互いに接続されて、複数の駆動部の各々が、対応する半導体素子を個別に駆動するものとしてもよい。
Since the negative electrode of the
次に、第1の半導体素子1a、および第1の半導体素子1aに接続される第1の駆動部100aについて説明する。第2の駆動部100bも、第1の駆動部100aと同様である。
Next, the
第1の半導体素子1aの制御電極は、駆動回路2aに接続され、駆動回路2aが第1の半導体素子1aを駆動する。
The control electrode of the
第1の半導体素子1aは、たとえば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)またはHEMT(High Electron Mobility Transistor)などである。第1の半導体素子1aの材料としては、「Si」、「SiC」および「GaN」等が適用可能である。
The
駆動回路2aは、第1の半導体素子1aの制御電極の電位を制御することによって、第1の半導体素子1aの開閉状態を操作する。
The
コンデンサ3aは、駆動回路2aに並列に接続され、駆動回路2aの電源として機能する。コンデンサ3aは、抵抗素子52aおよび抵抗素子62aを介して共通正電源6から電力の供給を受ける。抵抗素子52aの抵抗をR52a、抵抗素子62aの抵抗をR62aとしたときに、抵抗素子52aと抵抗素子62aの合成抵抗R1a[Ω]は、(R52a+R62a)で表される。コンデンサ3aの静電容量をC1a[F]とする。コンデンサ3aの充電時定数τ1aは、R1a×C1a[s]と表すことができる。第1の半導体素子1aの駆動周期をTa[s]としたときに、充電時定数τ1aを駆動周期Taよりも小さいこと(R1a×C1a<Ta)を第1の半導体素子1aの駆動条件とすることによって、コンデンサ3aの電圧を維持しながら第1の半導体素子1aを駆動することが可能である。これによって、第1の半導体素子1aを正常に駆動することができる。ただし、ブートストラップ回路などのようにコンデンサ3aの電圧が元々の値から増減するような駆動回路において、コンデンサ3aの電圧のある程度の減少を許容できる回路設計の場合には、このような駆動条件を設けなくてもよい。
The
第1の半導体素子1a,第2の半導体素子1bの負極が互いに接続され、かつ、第1の駆動部100a,第2の駆動部100bが、基準電源ライン51と正電源ライン61とを介して互いに接続されている。このような回路構成においては、第1の半導体素子1aの正極側から流れ込んだ電流Idは、モータなどの負荷に流れる主電流Isと、分流電流Issに分流される。図1において、分流電流Issは、基準電源ライン51の抵抗素子52a、抵抗素子52bを順に経由する電流経路RAを通って流れる。別の分流電流Iss2は、コンデンサ3a、抵抗素子62a、抵抗素子62b、コンデンサ3bを順に経由する電流経路RBを通って流れる。ここでは、電流経路RAを流れる分流電流Issについて説明する。
The negative electrodes of the
主電流Isおよび分流電流Issの電流経路には、図示していないが寄生抵抗および寄生インダクタンスが存在する。半導体駆動装置10が、分流電流Issに対して対策を採らない場合、即ち、抵抗素子52a,52bを備えない場合には、寄生抵抗と寄生インダクタンスの間の大小関係によって、主電流Isと分流電流Issの分流比が決定される。
Parasitic resistance and parasitic inductance (not shown) are present in the current paths of the main current Is and the shunt current Iss. When the
抵抗素子52a,52bによって、分流電流Issの電流経路RAの抵抗値を、主電流Isの電流経路の抵抗値よりも十分大きくすることによって、分流電流Issの直流成分を抑制することが可能である。たとえば、主電流Isと分流電流Issの分流比を100:1にする場合、主電流Isの電流経路における寄生抵抗の100倍の抵抗が分流電流Issの電流経路RAに生じるように抵抗素子52a,52bの抵抗値を設定すればよい。主電流Isの電流経路の寄生抵抗は、通常0.01~1Ω程度である。主電流の電流経路の寄生抵抗が0.01~1Ωの場合には、抵抗素子52a、52bを設けることによって、分流電流Issの電流経路RAの抵抗値を1~100Ωにすることによって、分流電流Issの直流成分を抑制することができる。たとえば、抵抗素子52aと抵抗素子52bとの合成抵抗を1~100Ωに設定してもよい。
By using the
半導体駆動装置10が、抵抗素子52a、52bのみを備え、抵抗素子62a、62bを備えない場合には、前述の通り、電流経路RBを流れる分流電流Iss2は、コンデンサ3a,3bを経由して、第2の半導体素子1b側に流れ込む。分流電流Iss2は、主電流Isの電流経路に生じる電圧によって、コンデンサ3a、3bを充放電しながら流れる電流である。従って、この分流電流Iss2を抑制するためには、抵抗素子62a,62bによって、分流電流Iss2の電流経路RBの抵抗値も、1~100Ω程度に設定することが必要である。たとえば、抵抗素子62aと抵抗素子62bとの合成抵抗を1~100Ωに設定してもよい。
When the
次に、参考例の半導体駆動装置について説明する。
図2は、参考例1の半導体駆動装置10Aの構成を表わす図である。Next, the semiconductor drive device of the reference example will be described.
FIG. 2 is a diagram showing the configuration of the
参考例1の半導体駆動装置10Aは、実施の形態1の半導体駆動装置10に含まれる抵抗素子52a、52b、62a、62bを備えない。
The
参考例1の半導体駆動装置10Aにおいて、図1の半導体駆動装置10と同様に、分流電流Issの電流経路RAと、分流電流Iss2の電流経路RBとが存在するが、ここでは、電流経路RAのみを検討する。主電流Isの電流経路の寄生成分と、分流電流Issの電流経路の寄生成分との大小関係によって主電流Isと分流電流Issとの分流比が決定される。近年の小型化された半導体装置では、高集積化によって駆動回路2a、コンデンサ3a、および共通正電源6が第1の半導体素子1aの近傍に配置される。その結果、分流電流Issの電流経路の寄生成分の大きさと、主電流Isの電流経路の寄生成分の大きさとが近い値になることがある。たとえば、分流電流Issの電流経路の寄生抵抗が90mΩ、主電流Isの電流経路の寄生抵抗が10mΩの場合には、Id=100Aとすると、主電流Isの直流成分は90A、分流電流Issの直流成分は10Aとなる。通常、駆動回路2aの近傍の配線には10Aの電流が通電されることは考慮されていないため、駆動回路2aの近傍の配線の焼損、およびそれに伴う駆動回路2aの誤動作を招く恐れがある。
In the
図3は、参考例2の半導体駆動装置10Bの構成を表わす図である。
参考例2の半導体駆動装置は、実施の形態1の半導体駆動装置10に含まれる抵抗素子52a,52bと抵抗素子62a,62bとに代えて、インダクタ152a,152bとインダクタ162a,162bとを備える。FIG. 3 is a diagram showing the configuration of the
The semiconductor drive device of Reference Example 2 includes
参考例2の半導体駆動装置10Bにおいて、図1の半導体駆動装置10と同様に、分流電流Issの電流経路RAと、分流電流Iss2の電流経路RBとが存在するが、ここでは、電流経路RAのみを検討する。
In the
参考例2の半導体駆動装置10Bでは、インダクタ152a,152bとインダクタ162a,162bとが高周波電流に対して高い抵抗値を示すため、第1の半導体素子1a,第2の半導体素子1bのスイッチング動作時に発生するノイズ電流および分流電流Issの高周波成分を抑制することが可能である。
In the
インダクタのインピーダンスZ[Ω]は、周波数f[Hz]、インダクタンスL[H]を用いて、Z=2πfLと表すことができる。インダクタンスLが10μHの場合、1MHzの周波数fに対して、インダクタのインピーダンスZは、6.28×101Ωとなり、1kHzの周波数fに対して、インダクタのインピーダンスZは、6.28×10-1Ωとなる。The impedance Z [Ω] of the inductor can be expressed as Z = 2πfL by using the frequency f [Hz] and the inductance L [H]. When the inductance L is 10 μH, the impedance Z of the inductor is 6.28 × 10 1 Ω for the frequency f of 1 MHz, and the impedance Z of the inductor is 6.28 × 10 − for the frequency f of 1 kHz. It becomes 1 Ω.
一方、インダクタンスLが100μHクラスのインダクタには、数Ω程度の寄生抵抗が存在する。そのようなインダクタでは、直流的にも交流的にも分流抑制効果が得られるが、そのようなインダクタのサイズは、抵抗素子のサイズに比べて、大きくなるという問題がある。 On the other hand, an inductor having an inductance L of 100 μH class has a parasitic resistance of about several Ω. With such an inductor, the effect of suppressing the diversion can be obtained both in terms of direct current and alternating current, but there is a problem that the size of such an inductor is larger than the size of the resistance element.
上記のように、インダクタ152a,152bは、低周波成分および直流成分の電流に対しては抵抗値が小さく、電流Idの通電が継続すると分流電流Issが増加する。直流電流の場合、主電流Isと分流電流Issの分流比は、配線の寄生抵抗およびインダクタ152a,152bの寄生抵抗によって定まる。また、インダクタ152a,152bに電流が流れることでインダクタ152a,152bにエネルギーが蓄えられ、第1の半導体素子1a,第2の半導体素子1bの電流遮断時に悪影響を与える可能性がある。また、インダクタ152a,152bと、コンデンサ3a,3bとの間で共振が発生し、電圧が増減することによって、第1の半導体素子1a,第2の半導体素子1bの駆動に悪影響を与える可能性がある。
As described above, the
図4は、参考例3の半導体駆動装置10Cの構成を表わす図である。
参考例3の半導体駆動装置10Cは、実施の形態1の半導体駆動装置10に含まれる抵抗素子52a,52bと抵抗素子62a,62bとに代えて、ダイオード252a,252bとダイオード262a,262bとを備える。FIG. 4 is a diagram showing the configuration of the
The
ダイオード252a,252bとダイオード262a,262bは、共通正電源6からコンデンサ3a,3bに対して充電電流を通電可能な向きに接続される。
The
参考例3の半導体駆動装置10Cでは、ダイオード262a,252bを通る電流経路の分流電流を抑制することができる。しかしながら、主電流Isの電流経路の寄生成分による起電圧によって、共通正電源6とコンデンサ3bとが通電することで、コンデンサ3bの電圧が変動し、第2の半導体素子1bの駆動に悪影響を与える可能性がある。
In the
次に、本実施の形態の分流電流Issの抑制効果について説明する。
図5は、実施の形態1の半導体駆動装置10を用いて第1の半導体素子1aを駆動したときの電流波形の例を表わす図である。Next, the effect of suppressing the shunt current Iss of the present embodiment will be described.
FIG. 5 is a diagram showing an example of a current waveform when the
時刻t=0において、第1の半導体素子1aをターンオンさせた場合の電流波形が示されている。第1の半導体素子1aのターンオン後、電流Idと主電流Isの大きさが同等であり、分流電流Issが流れていない。したがって、本実施の形態では、分流電流Issの抑制が有効であることが示されている。
The current waveform when the
図6は、参考例1の半導体駆動装置10Aを用いて第1の半導体素子1aを駆動したときの電流波形の例を表わす図である。
FIG. 6 is a diagram showing an example of a current waveform when the
時刻t=0において第1の半導体素子1aをターンオンさせた場合の電流波形が示されている。第1の半導体素子1aのターンオンのタイミングで、分流電流Issが過渡的に電流Idの大きさの1/10程度となる。よって、参考例1では、分流電流Issの抑制が有効ではない。
The current waveform when the
図7は、参考例2の半導体駆動装置10Bを用いて第1の半導体素子1aを駆動したときの電流波形の例を表わす図である。
FIG. 7 is a diagram showing an example of a current waveform when the
時刻t=0において第1の半導体素子1aをターンオンさせた場合の電流波形が示されている。インダクタ152a,162aによって高周波電流が抑制されるため、第1の半導体素子1aのターンオンのタイミングで、分流電流Issを抑制できる。一方、インダクタ152,162aは、直流成分の電流に対しては抵抗値が小さいため、時間の経過とともに分流電流Issが増加する。よって、参考例2では、分流電流Issの抑制効果が低減される。
The current waveform when the
上記において、第1の半導体素子1a,第2の半導体素子1bのサイズが同一、抵抗素子52a,52b,62a,62bの大きさが同一、コンデンサ3a,3bの容量が同一、第1の半導体素子1a,第2の半導体素子1bの駆動周期が同一としてもよい。これによって、第1の半導体素子1aと第2の半導体素子1bの駆動特性を同じにすることができる。
In the above, the size of the
上記の説明では、第1の半導体素子1aおよび第1の駆動部100aの構成および動作について説明したが、第2の半導体素子1bおよび第2の駆動部100bの構成および動作も同様である。第2の半導体素子1bを流れる電流の分流電流の一部は、基準電源ライン51の抵抗素子52b、抵抗素子52aを順に経由する経路を通って流れ、別の一部は、コンデンサ3b、抵抗素子62b、抵抗素子62a、コンデンサ3aを順に経由する経路を通って流れる。
In the above description, the configuration and operation of the
抵抗素子52bの抵抗をR52b、抵抗素子62bの抵抗をR62bとしたときに、抵抗素子52bと抵抗素子62bの合成抵抗R1b[Ω]は、(R52b+R62b)で表される。コンデンサ3bの静電容量をC1b[F]とする。コンデンサ3bの充電時定数τ1bは、R1b×C1b[s]と表すことができる。第2の半導体素子1bの駆動周期をTb[s]としたときに、充電時定数τ1bを駆動周期Tbよりも小さいこと(Rb1×Cb1<Tb)を第2の半導体素子1bの駆動条件とすることによって、コンデンサ3bの電圧を維持しながら第2の半導体素子1bを駆動することが可能である。これによって、第2の半導体素子1bを正常に駆動することができる。ただし、ブートストラップ回路などのようにコンデンサ3bの電圧が元々の値から増減するような駆動回路において、コンデンサ3bの電圧のある程度の減少を許容できる回路設計の場合には、このような駆動条件を設けなくてもよい。
When the resistance of the
以上のように、実施の形態1によれば、抵抗素子52a,52bと抵抗素子62a,62bによって、第1の半導体素子1aまたは第2の半導体素子1bから他方の駆動回路側へ回り込む分流電流Issを抑制できる。また、実施の形態1によれば、第1の半導体素子1a,第2の半導体素子1bの駆動周期Ta,Tbに対してコンデンサ3a、3bの充電時定数τ1a,τ1bを小さくすることによって、コンデンサ3a,3bの電圧を維持しながら第1の半導体素子1a,第2の半導体素子1bを駆動できる。さらに、実施の形態1によれば、大型のインダクタを使用せずに、抵抗素子52a,52b,62a,62bを用いることによって、半導体駆動装置の小型化が可能となる。また、実施の形態1によれば、分流電流による配線の焼損、周辺回路の誤動作、電圧変動などを抑制することができるので、半導体素子の駆動の信頼性が高くなる。
As described above, according to the first embodiment, the diversion current Iss that the
実施の形態2.
図8は、実施の形態2の半導体駆動装置10Dの構成を表わす図である。
FIG. 8 is a diagram showing the configuration of the
半導体駆動装置10Dは、第1の半導体素子1a,第2の半導体素子1bを駆動する。第1の半導体素子1aの負極と第2の半導体素子1bの負極とが接続される。
The
半導体駆動装置10Dは、第1の駆動部100aと、第2の駆動部100bと、共通正電源6と、共通負電源7と、基準電源ライン51と、正電源ライン61と、負電源ライン71とを備える。
The
第1の駆動部100a,第2の駆動部100bは、それぞれ第1の半導体素子1a,第2の半導体素子1bの制御電極および負極に接続される。
The
共通正電源6の第1端が基準電位5に接続され、共通正電源6の第2端が基準電位5に対して正の電位を有する。共通負電源7の第1端が基準電位5に接続され、共通負電源7の第2端が基準電位5に対して負の電位を有する。基準電源ライン51は、共通正電源6の第1端および共通負電源7の第1端と第1の駆動部100a、第2の駆動部100bとを接続する。正電源ライン61は、共通正電源6の第2端と第1の駆動部100a、第2の駆動部100bとを接続する。負電源ライン71は、共通負電源7の第2端と第1の駆動部100a、第2の駆動部100bとを接続する。
The first end of the common
第1の駆動部100aは、駆動回路2aと、コンデンサ3aと、コンデンサ4aと、抵抗素子62aと、抵抗素子52aと、抵抗素子72aとを備える。
The
駆動回路2aは、正電源ライン61および負電源ライン71に接続される。駆動回路2aは、第1の半導体素子1aの制御電極の電位を制御する。
The
コンデンサ3aの正極は、正電源ライン61に接続される。コンデンサ3bの負極は、基準電源ライン51に接続される。
The positive electrode of the
コンデンサ4aの正極は、基準電源ライン51に接続される。コンデンサ4bの負極は、負電源ライン71に接続される。
The positive electrode of the
抵抗素子62aは、正電源ライン61に介挿される。抵抗素子62aは、コンデンサ3aの正極に接続される第1端と、共通正電源6の第2端と接続される第2端とを有する。
The
抵抗素子52aは、基準電源ライン51に介挿される。抵抗素子52aは、コンデンサ3aの負極およびコンデンサ4aの正極に接続される第1端と、共通正電源6の第1端および共通負電源7の第1端と接続される第2端とを有する。
The
抵抗素子72aは、負電源ライン71に介挿される。抵抗素子72aは、コンデンサ4aの負極に接続される第1端と、共通負電源7の第2端と接続される第2端とを有する。
The
駆動回路2bは、正電源ライン61および負電源ライン71に接続される。駆動回路2bは、第2の半導体素子1bの制御電極の電位を制御する。
The
コンデンサ3bの正極は、正電源ライン61に接続される。コンデンサ3bの負極は、基準電源ライン51に接続される。
The positive electrode of the
コンデンサ4bの正極は、基準電源ライン51に接続される。コンデンサ4bの負極は、負電源ライン71に接続される。
The positive electrode of the
抵抗素子62bは、正電源ライン61に介挿される。抵抗素子62bは、コンデンサ3bの正極に接続される第1端と、共通正電源6の第2端と接続される第2端とを有する。
The
抵抗素子52bは、基準電源ライン51に介挿される。抵抗素子52bは、コンデンサ3bの負極およびコンデンサ4bの正極に接続される第1端と、共通正電源6の第1端および共通負電源7の第1端と接続される他端とを有する。
The
抵抗素子72bは、負電源ライン71に介挿される。抵抗素子72bは、コンデンサ4bの負極に接続される第1端と、共通負電源7の第2端と接続される第2端とを有する。
The
上記回路構成によれば、実施の形態1の半導体駆動装置の構成に加え、コンデンサ4a,4b、共通負電源7、負電源ライン71、抵抗素子72a,72bを備える。
According to the circuit configuration, in addition to the configuration of the semiconductor drive device of the first embodiment,
実施の形態2の分流電流の経路には、実施の形態1で説明した電流経路RAおよびRB以外に、分流電流Iss3が流れる電流経路RDも含まれる。 In addition to the current paths RA and RB described in the first embodiment, the shunt current path of the second embodiment includes the current path RD through which the shunt current Is3 flows.
電流経路RDは、コンデンサ4a、抵抗素子72a、抵抗素子72b、コンデンサ4bを順番に経由する経路である。抵抗素子72a,72bを備えることによって、電流経路RDに抵抗素子が存在することになり、分流電流Iss3を抑制することができる。本実施の形態では、抵抗素子72aおよび72bによって、分流電流Iss3の電流経路RDの抵抗値を、1~100Ω程度に設定する。たとえば、抵抗素子72aと抵抗素子72bとの合成抵抗を1~100Ωに設定してもよい。
The current path RD is a path that sequentially passes through the
抵抗素子52aの抵抗をR52a、抵抗素子62aの抵抗をR62a、抵抗素子72aの抵抗をR72aとしたときに、抵抗素子52aと抵抗素子62aの合成抵抗R1a[Ω]は、(R52a+R62a)で表され、抵抗素子52aと抵抗素子72aの合成抵抗R2a[Ω]は、(R52a+R72a)で表される。コンデンサ3aの静電容量をC1a[F]とし、コンデンサ4aの静電容量をC2a[F]とする。第1の半導体素子1aの駆動周期をTa[s]とする。コンデンサ3aの充電時定数τ1aは、R1a×C1a[s]と表すことができる。充電時定数τ1aを第1の半導体素子1aの駆動周期Taよりも小さいこと(R1a×C1a<Ta)を第1の半導体素子1aの駆動条件とすることによって、コンデンサ3aの電圧を維持しながら第1の半導体素子1aを駆動することが可能である。コンデンサ4aの充電時定数τ2aは、R2a×C2a[s]と表すことができる。充電時定数τ2aを第1の半導体素子1aの駆動周期Taよりも小さいこと(R2a×C2a<Ta)を第1の半導体素子1aの駆動条件とすることによって、コンデンサ4aの電圧を維持しながら第1の半導体素子1aを駆動することが可能である。これによって、第1の半導体素子1aを正常に駆動することができる。ただし、ブートストラップ回路などのようにコンデンサ3a,4aの電圧が元々の値から増減するような駆動回路において、コンデンサ3a,4aの電圧のある程度の減少を許容できる回路設計の場合には、このような駆動条件を設けなくてもよい。
When the resistance of the
上記において、第1の半導体素子1a,第2の半導体素子1bのサイズが同一、抵抗素子52a,52b,62a,62b,72a,72bの大きさが同一、コンデンサ3a,3b,4a,4bの容量が同一、第1の半導体素子1a,第2の半導体素子1bの駆動周期が同一としてもよい。これによって、第1の半導体素子1aと第2の半導体素子1bの駆動特性を同じにすることができる。
In the above, the sizes of the
上記の説明では、第1の半導体素子1aおよび第1の駆動部100aの構成および動作について説明したが、第2の半導体素子1bおよび第2の駆動部100bの構成および動作も同様である。
In the above description, the configuration and operation of the
第2の半導体素子1bを流れる電流の分流電流の一部は、基準電源ライン51の抵抗素子52b、抵抗素子52aを順に経由する経路を通って流れる。分流電流の別の一部は、コンデンサ3b、抵抗素子62b、抵抗素子62a、コンデンサ3aを順に経由する経路を通って流れる。分流電流のさらに別の一部は、コンデンサ4b、抵抗素子72b、抵抗素子72a、コンデンサ4aを順に経由する経路を通って流れる。
A part of the shunt current of the current flowing through the
抵抗素子52bの抵抗をR52b、抵抗素子62bの抵抗をR62b、抵抗素子72bの抵抗をR72bとしたときに、抵抗素子52bと抵抗素子62bの合成抵抗R1b[Ω]は、(R52b+R62b)で表され、抵抗素子52bと抵抗素子72bの合成抵抗R2b[Ω]は、(R52b+R72b)で表される。コンデンサ3bの静電容量をC1b[F]とし、コンデンサ4bの静電容量をC2b[F]とする。第2の半導体素子1bの駆動周期をTb[s]とする。コンデンサ3bの充電時定数τ1bは、Rb1×C1b[s]と表すことができる。充電時定数τ1bを駆動周期Tbよりも小さいこと(R1b×C1b<Tb)を第2の半導体素子1bの駆動条件とすることによって、コンデンサ3bの電圧を維持しながら第2の半導体素子1bを駆動することが可能である。コンデンサ4bの充電時定数τ2bは、R2b×C2b[s]と表すことができる。充電時定数τ2bを駆動周期Tbよりも小さいこと(R2b×C2b<Tb)を第2の半導体素子1bの駆動条件とすることによって、コンデンサ4bの電圧を維持しながら第2の半導体素子1bを駆動することが可能である。これによって、第2の半導体素子1bを正常に駆動することができる。ただし、ブートストラップ回路などのようにコンデンサ3b,4bの電圧が元々の値から増減するような駆動回路において、コンデンサ3b,4bの電圧のある程度の減少を許容できる回路設計の場合には、このような駆動条件を設けなくてもよい。
When the resistance of the
以上のように、実施の形態2によれば、半導体駆動装置10Dが、共通正電源6に加えて共通負電源7を備える構成においても、抵抗素子52a,52b,62a,62b,72a,72bによって、第1の半導体素子1aまたは第2の半導体素子1bから他方の駆動回路を経由して回り込む分流電流Issを抑制できる。また、第1の半導体素子1aの駆動周期Taに対してコンデンサ3a,4aの充電時定数τ1a,τ2aを小さくし、第2の半導体素子1bの駆動周期Tbに対してコンデンサ3b,4bの充電時定数τ1b,τ2bを小さくすることによって、コンデンサ3a,3b,4a,4bの電圧を維持しながら駆動ができる。さらに、抵抗素子を用いることによって、大型なインダクタを使用せず駆動回路の小型化が可能であり、分流電流による配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。
As described above, according to the second embodiment, even in the configuration in which the
実施の形態3.
実施の形態3に係わる半導体駆動装置が、実施の形態1に係わる半導体駆動装置と相違する点は、以下の(a)および(b)のうちの少なくとも1つが満たされる。(a)コンデンサ3aの充電時定数τ1aが第1の半導体素子1aの駆動周期Taよりも大きい、(b)コンデンサ3bの充電時定数τ1bが第2の半導体素子1bの駆動周期Tbよりも大きい。このような場合には、コンデンサ3aまたは3bのうちの少なくとも一方の電圧が減少する。コンデンサ3aまたは3bの電圧が減少した結果、第1の半導体素子1aまたは第2の半導体素子1bの駆動電圧が減少すると、第1の半導体素子1aまたは第2の半導体素子1bのスイッチング動作が不可能となる、またはスイッチング速度が低下するなどの問題が生じる。本実施の形態では、このような問題を解決する。Embodiment 3.
The semiconductor drive device according to the third embodiment is different from the semiconductor drive device according to the first embodiment in that at least one of the following (a) and (b) is satisfied. (A) The charging time constant τ1a of the
以下では、コンデンサ3aの充電時定数τ1aが第1の半導体素子1aの駆動周期Taよりも大きい場合について、説明する。
Hereinafter, a case where the charging time constant τ1a of the
図9は、実施の形態3の半導体駆動装置のコンデンサ3aの電圧を示す図である。
第1の半導体素子1aを連続的に駆動させている定常状態においては、コンデンサ3aの電圧は、初期電圧Viから減少したある電圧Vxで安定する。初期電圧Viは共通正電源6の電圧である。電圧Vxは、共通正電源6から充電される電圧分と、第1の半導体素子1aの駆動によって消費される電圧分とが一致する条件から算出可能である。FIG. 9 is a diagram showing the voltage of the
In the steady state in which the
第1の半導体素子1aを1回ターンオンするときに、第1の半導体素子1aの制御電極を充電する電荷量をQga[C]とする。電荷量Qgaは、第1の半導体素子1aを1回ターンオフするときに、第1の半導体素子1aの制御電極から放電される電荷量でもある。コンデンサ3aの静電容量をC1a[F]、コンデンサ3aを充電するための電流経路に存在する抵抗素子52aと抵抗素子62aの合成抵抗をR1a[Ω]とする。
When the
第1の半導体素子1aの1回のターンオンで減少するコンデンサ3aの電圧はQga/C1a[V]と表すことができる。一方、コンデンサ3aは、現在の電圧Vx[V]から初期電圧Vi[V]まで充電時定数τ1a(=R1a×C1a[s])で充電される。第1の半導体素子1aの駆動周期Taの間に充電される電圧は、下記数式(1)で表すことができる。
The voltage of the
従って、第1の半導体素子1aの駆動周期Taの間に充電される電圧分と消費される電圧分とが一致する条件から下記数式(2)が得られる。数式(2)を解くことによって、定常状態において安定するコンデンサ3aの電圧Vx[V]は下記数式(3)で表すことができる。
Therefore, the following mathematical formula (2) can be obtained from the condition that the voltage component charged and the voltage component consumed during the drive cycle Ta of the
初期電圧Vi[V]に対して電圧Vx[V]が1[V]以上変化すると、第1の半導体素子1aの駆動条件にも影響を与えてしまうため、変化分は1[V]未満となることが望ましい。1[V]としたのは、共通正電源6の電圧Viは、10~20V程度であり、第1の半導体素子1aの駆動電圧が10%程度変化すると、第1の半導体素子1aのスイッチング動作への影響が無視できなくなるためである。
If the voltage Vx [V] changes by 1 [V] or more with respect to the initial voltage Vi [V], it also affects the driving conditions of the
これらの条件から下記数式(4)を満足する静電容量C1aを有するコンデンサ3a、および合成抵抗R1aを有する抵抗素子62aおよび抵抗素子52aを選定することによって、第1の半導体素子1aの駆動電圧が減少することなく、分流電流を抑制できる。
By selecting a
コンデンサ3bの充電時定数τ1bが第2の半導体素子1bの駆動周期Tbよりも大きい場合には、第2の半導体素子1bを1回ターンオンするときに、第2の半導体素子1bの制御電極を充電する電荷量をQgb[C]とする。電荷量Qgbは、第2の半導体素子1bを1回ターンオフするときに、第2の半導体素子1bの制御電極から放電される電荷量でもある。コンデンサ3bの静電容量をC1b[F]、コンデンサ3bを充電するための電流経路に存在する抵抗素子52bと抵抗素子62bの合成抵抗をR1b[Ω]とする。
When the charging time constant τ1b of the
下記数式(5)を満足する静電容量C1bを有するコンデンサ3b、および合成抵抗R1bを有する抵抗素子62bおよび抵抗素子52bを選定することによって、第2の半導体素子1bの駆動電圧が減少することなく、分流電流を抑制できる。
By selecting the
実施の形態3によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。 According to the third embodiment, it is possible to drive with improved drive reliability by suppressing wiring burnout, malfunction of peripheral circuits, voltage fluctuation, and the like.
実施の形態3の変形例.
実施の形態2の半導体駆動装置に対しても、上記の実施の形態3で設定した条件は、有効である。A modified example of the third embodiment.
The conditions set in the third embodiment are also valid for the semiconductor drive device of the second embodiment.
コンデンサ4aの充電時定数τ2aが第1の半導体素子1aの駆動周期Taよりも大きい場合には、第1の半導体素子1aを1回ターンオンするときに、第1の半導体素子1aの制御電極を充電する電荷量をQga[C]とする。電荷量Qgaは、第1の半導体素子1aを1回ターンオフするときに、第1の半導体素子1aの制御電極から放電される電荷量でもある。コンデンサ4aの静電容量をC2a[F]、コンデンサ4aを充電するための電流経路に存在する抵抗素子52aと抵抗素子72aの合成抵抗をR2a[Ω]とする。
When the charging time constant τ2a of the
下記数式(6)を満足する静電容量C2aを有するコンデンサ4a、および合成抵抗R2aを有する抵抗素子52aおよび抵抗素子72aを選定することによって、第1の半導体素子1aの駆動電圧が減少することなく、分流電流を抑制できる。
By selecting the
コンデンサ4bの充電時定数τ2bが第2の半導体素子1bの駆動周期Tbよりも大きい場合には、第2の半導体素子1bを1回ターンオンするときに、第2の半導体素子1bの制御電極を充電する電荷量をQgb[C]とする。電荷量Qgbは、第2の半導体素子1bを1回ターンオフするときに、第2の半導体素子1bの制御電極から放電される電荷量でもある。コンデンサ4bの静電容量をC2b[F]、コンデンサ4bを充電するための電流経路に存在する抵抗素子52bと抵抗素子72bの合成抵抗をR2b[Ω]とする。
When the charging time constant τ2b of the
下記数式(7)を満足する静電容量C2bを有するコンデンサ4b、および合成抵抗R2bを有する抵抗素子52bおよび抵抗素子72bを選定することによって、第2の半導体素子1bの駆動電圧が減少することなく、分流電流を抑制できる。
By selecting the
実施の形態4.
図10は、実施の形態4の半導体駆動装置10Eの構成を表わす図である。Embodiment 4.
FIG. 10 is a diagram showing the configuration of the
実施の形態4の半導体駆動装置10Eは、実施の形態1に係わる半導体駆動装置10における抵抗素子52a,52bに代えて、ダイオード252a,252bを備える。
The
ダイオード252a,252bは、共通正電源6からコンデンサ3a,3bに充電電流を流すことが可能な向きに接続される。
The
ダイオード252aは、基準電源ライン51に介挿される。ダイオード252aは、コンデンサ3aの負極に接続されるアノードである第1端と、共通正電源6の第1端と接続されるカソードである第2端とを有する。
The
ダイオード252bは、基準電源ライン51に介挿される。ダイオード252bは、コンデンサ3bの負極に接続されるアノードである第1端と、共通正電源6の第1端と接続されるカソードである第2端とを有する。
The
実施の形態1において示した参考例2では、抵抗素子52a,52b,62a,62bがダイオード252a,252b,262a,262bに置き換えた構成であるため、分流電流の回り込み経路に分流抑制のための抵抗素子が存在しない。一方、本実施の形態では、抵抗素子52a,52b,62a,62bのうち抵抗素子52a,52bをダイオード252a,252bに代える。分流電流Issは、ダイオード252a、共通正電源6、抵抗素子62b、コンデンサ3bを順に経由する電流経路RCを通って流れる。これによって、分流電流の回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流が抑制可能である。本実施の形態では、抵抗素子62bによって、分流電流Issの電流経路RCの抵抗値を1~100Ω程度に設定するのが望ましい。たとえば、抵抗素子62bの抵抗を1~100Ωに設定してもよい。
In Reference Example 2 shown in the first embodiment, since the
上記の説明では、第1の半導体素子1aおよび第1の駆動部100aの構成および動作について説明したが、第2の半導体素子1bおよび第2の駆動部100bの構成および動作も同様である。第2の半導体素子1bを流れる電流の分流電流は、ダイオード252b、共通正電源6、抵抗素子62a、コンデンサ3aを順に経由する電流経路を通って流れる。上記と同様に、抵抗素子62aによって、この電流経路の抵抗値を1~100Ω程度に設定するのが望ましい。たとえば、抵抗素子62aの抵抗を1~100Ωに設定してもよい。
In the above description, the configuration and operation of the
本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。 According to this embodiment, it is possible to drive with improved drive reliability by suppressing wiring burnout, malfunction of peripheral circuits, voltage fluctuation, and the like.
実施の形態4の変形例.
実施の形態4の変形例に係わる半導体駆動装置は、第1の半導体素子1a,第2の半導体素子1bを連続的に駆動させている定常状態におけるダイオード252a,252bのオン抵抗を用いてコンデンサ3a,3bの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ3a,3bの静電容量とが、数式(4)、(5)を満足するようにコンデンサ3a,3bの静電容量を調整する。A modified example of the fourth embodiment.
In the semiconductor drive device according to the modification of the fourth embodiment, the
以上によって、本変形例でも、実施の形態1と同様に、コンデンサ3a,3bの充電時定数τ1a,τ1bが第1の半導体素子1a,第2の半導体素子1bの駆動周期Ta,Tbよりも大きく、コンデンサ3a,3bの電圧が減少する場合においても、第1の半導体素子1a,第2の半導体素子1bの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。
As described above, also in this modification, the charging time constants τ1a and τ1b of the
実施の形態5.
図11は、実施の形態5の半導体駆動装置10Fの構成を表わす図である。
FIG. 11 is a diagram showing the configuration of the
実施の形態5の半導体駆動装置10Fは、実施の形態1に係わる半導体駆動装置10における抵抗素子62a,62bに代えて、ダイオード262a,262bを備える。
The
ダイオード262a,262bは、共通正電源6からコンデンサ3a,3bに充電電流を流すことが可能な向きに接続される。
The
ダイオード262aは、正電源ライン61に介挿される。ダイオード262aは、コンデンサ3aの正極に接続されるカソードである第1端と、共通正電源6の第2端と接続されるアノードである第2端とを有する。
The
ダイオード262bは、正電源ライン61に介挿される。ダイオード262bは、コンデンサ3bの正極に接続されるカソードである第1端と、共通正電源6の第2端と接続されるアノードである第2端とを有する。
The
実施の形態1において示した参考例2では、抵抗素子52a,52b,62a,62bがダイオード252a,252b,262a,262bに置き換えた構成であるため、分流電流Issの回り込み経路に分流抑制のための抵抗素子が存在しない。一方、本実施の形態では、抵抗素子52a,52b,62a,62bのうち抵抗素子62a,62bをダイオード262a,262bに代える。分流電流Issは、抵抗素子52a、共通正電源6、ダイオード262b、コンデンサ3bを順に経由する電流経路RCを通って流れる。これによって、分流電流Issの回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流Issが抑制可能である。本実施の形態では、抵抗素子52aによって、分流電流Issの電流経路RCの抵抗値を1~100Ω程度に設定する。たとえば、抵抗素子52aの抵抗を1~100Ωに設定してもよい。
In Reference Example 2 shown in the first embodiment, since the
上記の説明では、第1の半導体素子1aおよび第1の駆動部100aの構成および動作について説明したが、第2の半導体素子1bおよび第2の駆動部100bの構成および動作も同様である。第2の半導体素子1bを流れる電流の分流電流は、抵抗素子52b、共通正電源6、ダイオード262a、コンデンサ3aを順に経由する経路を通って流れる。上記と同様に、抵抗素子52bによって、この電流経路の抵抗値を1~100Ω程度に設定するのが望ましい。たとえば、抵抗素子52bの抵抗を1~100Ωに設定してもよい。
In the above description, the configuration and operation of the
本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。 According to this embodiment, it is possible to drive with improved drive reliability by suppressing wiring burnout, malfunction of peripheral circuits, voltage fluctuation, and the like.
実施の形態5の変形例.
実施の形態5変形例に係わる半導体駆動装置は、半導体素子を連続的に駆動させている定常状態におけるダイオード262a,262bのオン抵抗を用いてコンデンサ3a,3bの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ3a,3bの静電容量とが、数式(4)、(5)を満足するようにコンデンサ3a,3bの静電容量を調整する。A modified example of the fifth embodiment.
The semiconductor drive device according to the fifth modification of the embodiment uses the on-resistance of the
以上によって、コンデンサ3a,3bの充電時定数τ1a,τ1bが第1の半導体素子1a,第2の半導体素子1bの駆動周期Ta,Tbよりも大きくコンデンサ3a,3bの電圧が減少する場合においても、第1の半導体素子1a,第2の半導体素子1bの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。
As a result, even when the charging time constants τ1a and τ1b of the
実施の形態6.
図12は、実施の形態6の半導体駆動装置10Gの構成を表わす図である。
FIG. 12 is a diagram showing the configuration of the
実施の形態6の半導体駆動装置10Gは、実施の形態2に係わる半導体駆動装置10Dにおける抵抗素子62a,62bに代えて、ダイオード262a,262bを備える。
The
ダイオード262a,262bは、共通正電源6からコンデンサ3a,3bに充電電流を流すことが可能な向きに接続される。
The
ダイオード262aは、正電源ライン61に介挿される。ダイオード262aは、コンデンサ3aの正極に接続されるカソードである第1端と、共通正電源6の第2端と接続されるアノードである第2端とを有する。
The
ダイオード262bは、正電源ライン61に介挿される。ダイオード262bは、コンデンサ3bの正極に接続されるカソードである第1端と、共通正電源6の第2端と接続されるアノードである第2端とを有する。
The
本実施の形態によれば、共通正電源および共通負電源を有する半導体駆動装置において、抵抗素子62a,62b,72a,72bのうち抵抗素子62a,62bをダイオード262a,262bに代える。
According to the present embodiment, in the semiconductor drive device having the common positive power supply and the common negative power supply, the
分流電流は、実施の形態2で説明した電流経路RBには流れずに、電流経路RAおよびRDを流れる。すなわち、分流電流Issは、基準電源ラインの抵抗素子52a、抵抗素子52bを順番に経由する電流経路RAを流れる。抵抗素子52a,52bによって、分流電流Issの電流経路RAの抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子52aと抵抗素子52bの合成抵抗を1~100Ωに設定してもよい。また、分流電流Iss3は、コンデンサ4a、抵抗素子72a、抵抗素子72b、コンデンサ4bを順番に経由する電流経路RDを流れる。抵抗素子72a,72bによって、分流電流Iss3の電流経路RDの抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子72aと抵抗素子72bの合成抵抗を1~100Ωに設定してもよい。
The shunt current does not flow in the current path RB described in the second embodiment, but flows in the current paths RA and RD. That is, the shunt current Iss flows through the current path RA that sequentially passes through the
本実施の形態では、ダイオード262a,262bが一方向の電流を遮断できるとともに、分流電流の回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流を抑制することができる。
In the present embodiment, the
上記の説明では、第1の半導体素子1aおよび第1の駆動部100aの構成および動作について説明したが、第2の半導体素子1bおよび第2の駆動部100bの構成および動作も同様である。第2の半導体素子1bを流れる電流の分流電流の一部は、基準電源ラインの抵抗素子52b、抵抗素子52aを順番に経由する経路を流れる。抵抗素子52a,52bによって、この分流電流の電流経路の抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子52aと抵抗素子52bの合成抵抗を1~100Ωに設定してもよい。分流電流の別の一部は、コンデンサ4b、抵抗素子72b、抵抗素子72a、コンデンサ4aを順番に経由する電流経路を流れる。抵抗素子72a,72bによって、この分流電流の電流経路の抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子72aと抵抗素子72bの合成抵抗を1~100Ωに設定してもよい。
In the above description, the configuration and operation of the
本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。 According to this embodiment, it is possible to drive with improved drive reliability by suppressing wiring burnout, malfunction of peripheral circuits, voltage fluctuation, and the like.
実施の形態6の変形例.
実施の形態6の変形例に係わる半導体駆動装置では、半導体素子を連続的に駆動させている定常状態におけるダイオード262a、262bのオン抵抗を用いてコンデンサ3a,3bの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ3a,3bの静電容量とが、数式(4)、(5)を満足するようにコンデンサ3a,3bの静電容量を調整する。A modified example of the sixth embodiment.
In the semiconductor drive device according to the modification of the sixth embodiment, the combined resistance existing in the charging path of the
以上によって、コンデンサ3a,3bの充電時定数τ1a,τ1bが第1の半導体素子1a,第2の半導体素子1bの駆動周期Ta,Tbよりも大きくコンデンサ3a,3bの電圧が減少する場合においても、第1の半導体素子1a,第2の半導体素子1bの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。
As a result, even when the charging time constants τ1a and τ1b of the
実施の形態7.
図13は、実施の形態7の半導体駆動装置10Hの構成を表わす図である。
FIG. 13 is a diagram showing the configuration of the
実施の形態7の半導体駆動装置10Hは、実施の形態2に係わる半導体駆動装置10Dにおける抵抗素子72a,72bに代えて、ダイオード272a,272bを備える。
The
ダイオード272a,272bは、共通負電源7からコンデンサ4a,4bに充電電流を流すことが可能な向きに接続される。
The
ダイオード272aは、負電源ライン71に介挿される。ダイオード272aは、コンデンサ4aの負極に接続されるアノードである第1端と、共通負電源7の第2端と接続されるカソードである第2端とを有する。
The
ダイオード272bは、負電源ライン71に介挿される。ダイオード272bは、コンデンサ4bの負極に接続されるアノードである第1端と、共通負電源7の第2端と接続されるカソードである第2端とを有する。
The
本実施の形態によれば、共通正電源および共通負電源を有する半導体駆動装置において、抵抗素子62a,62b,72a,72bのうち抵抗素子72a,72bをダイオード272a,272bに代える。
According to the present embodiment, in the semiconductor drive device having the common positive power supply and the common negative power supply, the
分流電流は、実施の形態2で説明した電流経路RDには流れずに、電流経路RAおよびRBを流れる。すなわち、分流電流Issは、基準電源ラインの抵抗素子52a、抵抗素子52bを順番に経由する電流経路RAを流れる。抵抗素子52a,52bによって、この分流電流の電流経路の抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子52aと抵抗素子52bの合成抵抗を1~100Ωに設定してもよい。
The shunt current does not flow in the current path RD described in the second embodiment, but flows in the current paths RA and RB. That is, the shunt current Iss flows through the current path RA that sequentially passes through the
分流電流Iss2は、コンデンサ3a、抵抗素子62a、抵抗素子62b、コンデンサ3bを順番に経由する電流経路RBを流れる。抵抗素子62a,62bによって、この分流電流の電流経路の抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子62aと抵抗素子62bの合成抵抗を1~100Ωに設定してもよい。
The shunt current Iss2 flows through the current path RB that sequentially passes through the
本実施の形態では、ダイオード272a,272bが一方向の電流を遮断できるとともに、分流電流の回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流を抑制することができる。
In the present embodiment, the
上記の説明では、第1の半導体素子1aおよび第1の駆動部100aの構成および動作について説明したが、第2の半導体素子1bおよび第2の駆動部100bの構成および動作も同様である。第2の半導体素子1bを流れる電流の分流電流の一部は、基準電源ラインの抵抗素子52b、抵抗素子52aを順番に経由する経路を流れる。分流電流の別の一部は、コンデンサ3b、抵抗素子62b、抵抗素子62a、コンデンサ3aを順番に経由する経路を流れる。
In the above description, the configuration and operation of the
本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。 According to this embodiment, it is possible to drive with improved drive reliability by suppressing wiring burnout, malfunction of peripheral circuits, voltage fluctuation, and the like.
実施の形態7の変形例.
実施の形態7の変形例に係わる半導体駆動装置では、半導体素子を連続的に駆動させている定常状態におけるダイオード272a、272bのオン抵抗を用いてコンデンサ4a,4bの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ4a,4bの静電容量とが、数式(6)、(7)を満足するようにコンデンサ4a,4bの静電容量を調整する。A modified example of the seventh embodiment.
In the semiconductor drive device according to the modification of the seventh embodiment, the combined resistance existing in the charging path of the
以上によって、コンデンサ4a,4bの充電時定数τ2a,τ2bが第1の半導体素子1a,第2の半導体素子1bの駆動周期Ta,Tbよりも大きくコンデンサ4a,4bの電圧が減少する場合においても、第1の半導体素子1a,第2の半導体素子1bの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。
As a result, even when the charging time constants τ2a and τ2b of the
実施の形態8.
図14は、実施の形態8の半導体駆動装置10Iの構成を表わす図である。Embodiment 8.
FIG. 14 is a diagram showing the configuration of the semiconductor drive device 10I according to the eighth embodiment.
実施の形態8の半導体駆動装置10Iは、実施の形態2に係わる半導体駆動装置10Dにおける抵抗素子52a,52bに代えて、ダイオード252a,252bを備える。
The semiconductor drive device 10I of the eighth embodiment includes
ダイオード252a,252bは、共通正電源6からコンデンサ3a,3bに充電電流を流すことが可能な向きに接続される。あるいは、ダイオード252a,252bは、共通負電源7からコンデンサ4a,4bに充電電流を流すことが可能な向きに接続されてもよい。
The
ダイオード252aは、基準電源ライン51に介挿される。ダイオード252aは、コンデンサ3aの負極およびコンデンサ4aの正極に接続されるアノードである第1端と、共通正電源6の第1端および共通負電源7の第1端と接続されるカソードである第2端とを有する。
The
ダイオード252bは、基準電源ライン51に介挿される。ダイオード252bは、コンデンサ3bの負極およびコンデンサ4bの正極に接続されるアノードである第1端と、共通正電源6の第1端および共通負電源7の第1端と接続されるカソードである第2端とを有する。
The
本実施の形態によれば、共通正電源および共通負電源を有する半導体駆動装置において、抵抗素子62a,62b,72a,72bのうち抵抗素子72a,72bをダイオード272a,272bに代える。
According to the present embodiment, in the semiconductor drive device having the common positive power supply and the common negative power supply, the
分流電流は、実施の形態2で説明した電流経路RDと、実施の形態4で説明した電流経路RCを流れる。すなわち、分流電流Issは、ダイオード252a、共通正電源6、抵抗素子62b、コンデンサ3bを順に経由する電流経路RCを通って流れる。抵抗素子62bによって、この分流電流の電流経路の抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子62bの抵抗を1~100Ωに設定してもよい。分流電流Iss3は、コンデンサ4a、抵抗素子72a、抵抗素子72b、コンデンサ4bを順番に経由する電流経路RDを流れる。抵抗素子72a,72bによって、この分流電流の電流経路の抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子72aと抵抗素子72bの合成抵抗を1~100Ωに設定してもよい。
The shunt current flows through the current path RD described in the second embodiment and the current path RC described in the fourth embodiment. That is, the shunt current Iss flows through the current path RC that sequentially passes through the
本実施の形態では、ダイオード252a,252bが一方向の電流を遮断できるとともに、分流電流の回り込み経路には、必ず分流抑制のための抵抗素子が存在することになるので、分流電流を抑制することができる。
In the present embodiment, the
上記の説明では、第1の半導体素子1aおよび第1の駆動部100aの構成および動作について説明したが、第2の半導体素子1bおよび第2の駆動部100bの構成および動作も同様である。第2の半導体素子1bを流れる電流の分流電流の一部は、ダイオード252b、共通正電源6、抵抗素子62a、コンデンサ3aを順に経由する電流経路を通って流れる。抵抗素子62aによって、この分流電流の電流経路の抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子62aの抵抗を1~100Ωに設定してもよい。分流電流の別の一部は、コンデンサ4b、抵抗素子72b、抵抗素子72a、コンデンサ4aを順番に経由する電流経路を流れる。抵抗素子72a,72bによって、この分流電流の電流経路の抵抗値を1~100Ω程度に設定することとしてもよい。たとえば、抵抗素子72aと抵抗素子72bの合成抵抗を1~100Ωに設定してもよい。
In the above description, the configuration and operation of the
本実施の形態によれば、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。 According to this embodiment, it is possible to drive with improved drive reliability by suppressing wiring burnout, malfunction of peripheral circuits, voltage fluctuation, and the like.
実施の形態8の変形例.
実施の形態8の変形例に係わる半導体駆動装置では、半導体素子を連続的に駆動させている定常状態におけるダイオード252a、252bのオン抵抗を用いてコンデンサ3a,3bの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ3a,3bの静電容量とが、数式(4)、(5)を満足するようにコンデンサ3a,3bの静電容量を調整する。また、ダイオード252a、252bのオン抵抗を用いてコンデンサ4a,4bの充電経路に存在する合成抵抗を導出し、合成抵抗とコンデンサ4a,4bの静電容量とが、数式(6)、(7)を満足するようにコンデンサ4a,4bの静電容量を調整する。A modified example of the eighth embodiment.
In the semiconductor drive device according to the modification of the eighth embodiment, the combined resistance existing in the charging path of the
以上によって、コンデンサ4a,4bの充電時定数τ2a,τ2bが第1の半導体素子1a,第2の半導体素子1bの駆動周期Ta,Tbよりも大きくコンデンサ4a,4bの電圧が減少する場合においても、第1の半導体素子1a,第2の半導体素子1bの駆動条件を悪化させることなく分流電流を抑制することができる。その結果、配線の焼損、周辺回路の誤動作、電圧変動などを抑制し、駆動信頼性を高めた駆動が可能である。
As a result, even when the charging time constants τ2a and τ2b of the
なお、実施の形態4~8、およびそれらの変形例では、抵抗素子に代えてダイオードを備えたが、抵抗素子に対してダイオードを並列接続しても良い。この場合、ダイオードがオンするまでは、電流が抵抗素子のみを通過して、コンデンサを充電する。 In the fourth to eighth embodiments and their modifications, the diode is provided in place of the resistance element, but the diode may be connected in parallel to the resistance element. In this case, until the diode is turned on, the current passes only through the resistance element to charge the capacitor.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is shown by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope of the claims.
1a 第1の半導体素子、1b 第2の半導体素子、2a,2b 駆動回路、3a,3b,4a,4b コンデンサ、5 基準電位、6 共通正電源、7 共通負電源、10,10A,10B,10C,10D,10E,10F,10G,10H,10I 半導体駆動装置、51 基準電源ライン、61 正電源ライン、71 負電源ライン、52a,52b,62a,62b,72a,72b 抵抗、100a 第1の駆動部、100b 第2の駆動部、152a,152b,162a,162b,172a,172b インダクタ、252a,252b,262a,262b,272a,272b ダイオード。 1a 1st semiconductor element, 1b 2nd semiconductor element, 2a, 2b drive circuit, 3a, 3b, 4a, 4b capacitor, 5 reference potential, 6 common positive power supply, 7 common negative power supply, 10, 10A, 10B, 10C , 10D, 10E, 10F, 10G, 10H, 10I Semiconductor drive device, 51 Reference power supply line, 61 Positive power supply line, 71 Negative power supply line, 52a, 52b, 62a, 62b, 72a, 72b resistor, 100a First drive unit , 100b Second drive unit, 152a, 152b, 162a, 162b, 172a, 172b inductor, 252a, 252b, 262a, 262b, 272a, 272b diode.
Claims (17)
前記第1の半導体素子の負極および制御電極に接続される第1の駆動部と、
前記第2の半導体素子の負極および制御電極に接続される第2の駆動部と、
基準電位に接続される第1端と、前記基準電位に対して正の電位を有する第2端とを含む共通正電源と、
前記共通正電源の基準電位側と接続する基準電源ラインと、
前記共通正電源の正電位側と接続する正電源ラインとを備え、
前記第1の駆動部および前記第2の駆動部の各々は、
前記第1の半導体素子または前記第2の半導体素子の制御電極の電位を制御する駆動回路と、
前記正電源ラインと前記基準電源ラインとの間に接続される第1のコンデンサと、
前記正電源ラインに介挿され、前記第1のコンデンサの正極と接続される第1端と、前記共通正電源の前記第2端と接続される第2端とを有する第1の素子と、
前記基準電源ラインに介挿され、前記第1のコンデンサの負極と接続される第1端と、前記共通正電源の前記第1端と接続される第2端とを有する第2の素子とを備え、
前記第1の半導体素子の負極と前記第2の半導体素子の負極は互いに接続され、
前記第1の素子および前記第2の素子は、抵抗素子または前記共通正電源から前記第1のコンデンサに充電電流を流すことが可能な向きに接続されるダイオードであり、前記第1の素子および前記第2の素子のうちの少なくとも1つは、抵抗素子である、半導体駆動装置。A semiconductor driving device that drives a first semiconductor element and a second semiconductor element.
A first drive unit connected to the negative electrode and the control electrode of the first semiconductor element, and
A second drive unit connected to the negative electrode and the control electrode of the second semiconductor element, and
A common positive power supply including a first end connected to the reference potential and a second end having a positive potential with respect to the reference potential.
The reference power supply line connected to the reference potential side of the common positive power supply,
It is provided with a positive power supply line connected to the positive potential side of the common positive power supply.
Each of the first drive unit and the second drive unit
A drive circuit that controls the potential of the control electrode of the first semiconductor element or the second semiconductor element, and
A first capacitor connected between the positive power supply line and the reference power supply line,
A first element having a first end inserted into the positive power supply line and connected to the positive electrode of the first capacitor, and a second end connected to the second end of the common positive power supply.
A second element interposed in the reference power supply line and having a first end connected to the negative electrode of the first capacitor and a second end connected to the first end of the common positive power supply. Prepare,
The negative electrode of the first semiconductor element and the negative electrode of the second semiconductor element are connected to each other.
The first element and the second element are diodes connected in a direction capable of passing a charging current from the resistance element or the common positive power source to the first capacitor, and the first element and the first element and the second element are connected. At least one of the second elements is a semiconductor drive device which is a resistance element.
前記第1の素子および前記第2の素子のうちの他方が、ダイオードである、請求項1記載の半導体駆動装置。One of the first element and the second element is a resistance element.
The semiconductor drive device according to claim 1, wherein the other of the first element and the second element is a diode.
前記第1の半導体素子が1回のターンオンするときに、前記第1の半導体素子の制御電極を充電する電荷量をQga[C]、前記第1の駆動部内の前記第1の素子の抵抗成分と前記第1の駆動部内の前記第2の素子の抵抗成分との合成抵抗をR1a[Ω]、前記第1の駆動部内の前記第1のコンデンサの静電容量をC1a[F]、前記第1の半導体素子の駆動周期をTa[s]としたときに、以下の条件を満たす、
When the first semiconductor element is turned on once, the amount of charge for charging the control electrode of the first semiconductor element is Qga [C], and the resistance component of the first element in the first drive unit is The combined resistance of and the resistance component of the second element in the first drive unit is R1a [Ω], the capacitance of the first capacitor in the first drive unit is C1a [F], and the first. When the drive cycle of the semiconductor element of 1 is Ta [s], the following conditions are satisfied.
前記第2の半導体素子が1回のターンオンするときに、前記第2の半導体素子の制御電極を充電する電荷量をQgb[C]、前記第2の駆動部内の前記第1の素子の抵抗成分と、前記第2の駆動部内の前記第2の素子の抵抗成分の合成抵抗をR1b[Ω]、前記第2の駆動部内の前記第1のコンデンサの静電容量をC1b[F]、前記第2の半導体素子の駆動周期をTb[s]としたときに、以下の条件を満たす、
When the second semiconductor element is turned on once, the amount of charge for charging the control electrode of the second semiconductor element is Qgb [C], and the resistance component of the first element in the second drive unit is set. The combined resistance of the resistance component of the second element in the second drive unit is R1b [Ω], the capacitance of the first capacitor in the second drive unit is C1b [F], and the first. When the drive period of the semiconductor element of 2 is Tb [s], the following conditions are satisfied.
前記共通負電源の負電位側と接続される負電源ラインとをさらに備え、
前記第1の駆動部および前記第2の駆動部の各々は、さらに、
前記基準電源ラインと前記負電源ラインとの間に接続される第2のコンデンサと、
前記負電源ラインに介挿され、前記第2のコンデンサの負極と接続される第1端と、前記共通負電源の前記第2端と接続される第2端とを有する第3の素子とを含み、
前記第3の素子は、抵抗素子またはダイオードであり、
前記第1の素子、前記第2の素子、前記第3の素子のうちの少なくとも2つは、抵抗素子である、請求項1記載の半導体駆動装置。A common negative power source including a first end connected to the reference potential and a second end having a negative potential with respect to the reference potential.
Further provided with a negative power supply line connected to the negative potential side of the common negative power supply,
Each of the first drive unit and the second drive unit further
A second capacitor connected between the reference power supply line and the negative power supply line,
A third element interposed in the negative power supply line and having a first end connected to the negative electrode of the second capacitor and a second end connected to the second end of the common negative power supply. Including,
The third element is a resistance element or a diode.
The semiconductor drive device according to claim 1, wherein at least two of the first element, the second element, and the third element are resistance elements.
前記第1の半導体素子が1回のターンオンするときに、前記第1の半導体素子の制御電極を充電する電荷量をQga[C]、前記第1の駆動部内の前記第2の素子の抵抗成分と、前記第1の駆動部内の前記第3の素子の抵抗成分の合成抵抗をR2a[Ω]、前記第1の駆動部内の前記第2のコンデンサの静電容量をC2a[F]、前記第1の半導体素子の駆動周期をTa[s]としたときに、以下の条件を満たす、
When the first semiconductor element is turned on once, the amount of charge for charging the control electrode of the first semiconductor element is Qga [C], and the resistance component of the second element in the first drive unit is The combined resistance of the resistance component of the third element in the first drive unit is R2a [Ω], the capacitance of the second capacitor in the first drive unit is C2a [F], and the first. When the drive cycle of the semiconductor element of 1 is Ta [s], the following conditions are satisfied.
前記第2の半導体素子が1回のターンオンするときに、前記第2の半導体素子の制御電極を充電する電荷量をQgb[C]、前記第2の駆動部内の前記第2の素子の抵抗成分と、前記第2の駆動部内の前記第3の素子の抵抗成分の合成抵抗をR2b[Ω]、前記第2の駆動部内の前記第2のコンデンサの静電容量をC2b[F]、前記第2の半導体素子の駆動周期をTb[s]としたときに、以下の条件を満たす、
The charging time constant of the second capacitor in the second driving unit is larger than the driving period of the second semiconductor element.
When the second semiconductor element is turned on once, the amount of charge for charging the control electrode of the second semiconductor element is Qgb [C], and the resistance component of the second element in the second drive unit is The combined resistance of the resistance component of the third element in the second drive unit is R2b [Ω], the capacitance of the second capacitor in the second drive unit is C2b [F], and the second. When the drive period of the semiconductor element of 2 is Tb [s], the following conditions are satisfied.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/024194 WO2020255276A1 (en) | 2019-06-19 | 2019-06-19 | Semiconductor drive device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020255276A1 JPWO2020255276A1 (en) | 2021-10-21 |
JP7086290B2 true JP7086290B2 (en) | 2022-06-17 |
Family
ID=74040342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021528517A Active JP7086290B2 (en) | 2019-06-19 | 2019-06-19 | Semiconductor drive |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7086290B2 (en) |
WO (1) | WO2020255276A1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003202355A (en) | 2002-01-08 | 2003-07-18 | Koyo Seiko Co Ltd | Current detection circuit |
JP2005102147A (en) | 2003-08-27 | 2005-04-14 | Denso Corp | Electronic control apparatus |
JP2014193022A (en) | 2013-03-27 | 2014-10-06 | Mitsubishi Electric Corp | Switching circuit and power conversion device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2504918Y2 (en) * | 1989-05-31 | 1996-07-24 | 株式会社明電舎 | Inverter drive circuit |
JP5761656B2 (en) * | 2011-06-27 | 2015-08-12 | サンケン電気株式会社 | Gate drive circuit |
JP6257264B2 (en) * | 2013-10-29 | 2018-01-10 | 三菱電機株式会社 | Semiconductor device |
JP6816661B2 (en) * | 2017-06-26 | 2021-01-20 | Tdk株式会社 | FET drive circuit |
-
2019
- 2019-06-19 WO PCT/JP2019/024194 patent/WO2020255276A1/en active Application Filing
- 2019-06-19 JP JP2021528517A patent/JP7086290B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003202355A (en) | 2002-01-08 | 2003-07-18 | Koyo Seiko Co Ltd | Current detection circuit |
JP2005102147A (en) | 2003-08-27 | 2005-04-14 | Denso Corp | Electronic control apparatus |
JP2014193022A (en) | 2013-03-27 | 2014-10-06 | Mitsubishi Electric Corp | Switching circuit and power conversion device |
Also Published As
Publication number | Publication date |
---|---|
WO2020255276A1 (en) | 2020-12-24 |
JPWO2020255276A1 (en) | 2021-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109478855B (en) | Resonant inverter | |
US8036008B2 (en) | DC/DC power converting apparatus | |
US9461457B2 (en) | Driver for target switching element and control system for machine using the same | |
US9240739B2 (en) | Driving system for driving switching element | |
US20130234510A1 (en) | Electric vehicle inverter device | |
EP2063520A1 (en) | Dc/dc power converting apparatus | |
US9673807B2 (en) | Gate voltage control apparatus configured to control a gate voltage of a switching device | |
WO2015039079A2 (en) | Partial adiabatic conversion | |
EP2009775A2 (en) | Driver circuit and electrical power conversion device | |
WO2018033434A1 (en) | Voltage balancing of voltage source converters | |
TW201509109A (en) | Single phase inverter | |
JP2019103386A (en) | Wireless power reception device, and wireless power transmission system using the same | |
JP6946772B2 (en) | Power converter | |
JP7086290B2 (en) | Semiconductor drive | |
JP7099199B2 (en) | Drive circuit of the switch to be driven | |
JP7310819B2 (en) | Drive circuit and power supply circuit | |
CN108292888A (en) | X-ray system with switching equipment | |
JP3699481B2 (en) | Current supply circuit | |
JP5814009B2 (en) | Voltage balance circuit of inverter device | |
JP6191542B2 (en) | Power converter | |
JP6115026B2 (en) | Induction heating power supply | |
JP5724939B2 (en) | Power stabilization device | |
CN110431738A (en) | AC DC conversion circuit and power factor improvement circuit | |
JP7444113B2 (en) | power converter | |
JP2018125949A (en) | Thermoelectric element output controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7086290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |