JP7079144B2 - Information processing device and traffic signal control device - Google Patents
Information processing device and traffic signal control device Download PDFInfo
- Publication number
- JP7079144B2 JP7079144B2 JP2018094392A JP2018094392A JP7079144B2 JP 7079144 B2 JP7079144 B2 JP 7079144B2 JP 2018094392 A JP2018094392 A JP 2018094392A JP 2018094392 A JP2018094392 A JP 2018094392A JP 7079144 B2 JP7079144 B2 JP 7079144B2
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- signal
- data signal
- control unit
- port ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、デュアルポートRAMを介してデータ信号の書き込み及び読み込みを行う情報処理装置及び交通信号制御装置に関する。 The present invention relates to an information processing device and a traffic signal control device that write and read data signals via a dual port RAM.
交通信号制御機は、交通管制センターなどに設置される中央装置からの制御指令を受信し、指令に基づき灯色の秒数を制御する機能や、制御機の情報(指令に基づいて制御した結果など)を中央装置へ送信する機能を有する。これらの機能は、灯色の秒数などを制御する主制御部と、中央装置との通信を行う伝送部とを備える。交通信号制御機においては、2つのCPU間における情報(データ信号)の受け渡しには、デュアルポートRAMが一般的に用いられている(特許文献1参照)。 The traffic signal controller receives a control command from a central device installed in a traffic control center, etc., and has a function to control the number of seconds of light color based on the command, and information on the controller (result of control based on the command). Etc.) have the function of transmitting to the central device. These functions include a main control unit that controls the number of seconds of the light color and a transmission unit that communicates with the central device. In a traffic signal controller, a dual port RAM is generally used for exchanging information (data signal) between two CPUs (see Patent Document 1).
デュアルポートRAMを介するデータ信号の受け渡しは、所定のハンドシェイク手順に従って実行される。ハンドシェイク手順は、典型的には、一方のCPUからデータの書き込みが終了するとセットフラグがONとなり、その状態を確認した他方のCPUがデータの読み込みを開始する。データの読み込みが完了するとリードフラグがONとなり、その状態を一方のCPUが確認するとセットフラグがOFFになる。セットフラグのOFF状態を他方のCPUが確認すると、リードフラグはOFFになる。このようにセットフラグ及びリードフラグの状態を確認した上でデータを書き込み又は読み込むことで、2つのCPU間でのデータの受け渡しが確実に行われることになる。 The passing of data signals via the dual port RAM is performed according to a predetermined handshake procedure. In the handshake procedure, typically, when the writing of data from one CPU is completed, the set flag is turned ON, and the other CPU that has confirmed the state starts reading the data. When the reading of data is completed, the read flag is turned on, and when one CPU confirms the state, the set flag is turned off. When the other CPU confirms the OFF state of the set flag, the read flag is turned OFF. By writing or reading the data after confirming the states of the set flag and the read flag in this way, the data can be reliably exchanged between the two CPUs.
この種の従来技術として、例えば特許文献2には、デュアルポートRAMを周期的にアクセスする第1の装置と、デュアルポートRAMを非周期的にアクセスする第2の装置とを備え、第1の装置はデュアルポートRAMのアクセス後、所定時間幅のアクセス可信号を出力し、かつ第2装置は該アクセス可信号の期間に同期してデュアルポートRAMのアクセスを行うように構成された非同期アクセス調停方式が開示されている。 As a prior art of this type, for example, Patent Document 2 comprises a first device that periodically accesses the dual port RAM and a second device that periodically accesses the dual port RAM. After the dual-port RAM is accessed, the device outputs an accessible signal with a predetermined time width, and the second device is configured to access the dual-port RAM in synchronization with the period of the accessible signal. The method is disclosed.
交通信号制御機においてデュアルポートRAMに対するデータの書込処理及びデータの読込処理は、典型的には、それぞれ一定の動作周期で行われる。このため、これらのタイミングが同一であったり、タイミングに揺らぎがあったりするとハンドシェイクに失敗して、次の動作周期まで処理時間が延びてしまうという問題がある。一方、特許文献2に記載のように2つの装置(CPU)間で調停をとりながらハンドシェイクを実行する方法は、調停のための別途の処理が必要となるため、構成が複雑化するという問題がある。 In the traffic signal controller, the data writing process and the data reading process to the dual port RAM are typically performed at a fixed operation cycle. Therefore, if these timings are the same or if the timings fluctuate, there is a problem that the handshake fails and the processing time is extended to the next operation cycle. On the other hand, the method of executing the handshake while arbitrating between two devices (CPUs) as described in Patent Document 2 has a problem that the configuration becomes complicated because a separate process for arbitration is required. There is.
特に近年、プローブデータを利用して安全運転支援やエコドライブ支援に役立つ交通パラメータを提供する運転支援システム(ITS:Intelligent Transport System)の開発が進められている。このシステムでは、路線に設置された信号機の灯色情報を路側アンテナから車載器へ送信し、交通状況や運転シーンに応じた適正な速度や情報をドライバへ提供することを可能とする。その一方で、上述したようなハンドシェイク手順の遅延は、信号制御機から路側アンテナへ送信される灯色の時刻情報等にずれを生じさせるおそれがあるため、時々刻々と変化する灯色情報を適切なタイミングで安定に提供することが困難となる。 In particular, in recent years, the development of a driving support system (ITS: Intelligent Transport System) that provides traffic parameters useful for safe driving support and eco-driving support using probe data has been promoted. In this system, the light color information of the traffic light installed on the route is transmitted from the roadside antenna to the on-board unit, and it is possible to provide the driver with appropriate speed and information according to the traffic condition and the driving scene. On the other hand, the delay of the handshake procedure as described above may cause a deviation in the time information of the light color transmitted from the signal controller to the roadside antenna, so that the light color information that changes from moment to moment is used. It becomes difficult to provide it stably at an appropriate timing.
以上のような事情に鑑み、本発明の目的は、簡素な構成でデータ信号の受け渡しに要する処理時間を短縮することができる情報処理装置及び交通信号制御装置を提供することにある。 In view of the above circumstances, an object of the present invention is to provide an information processing device and a traffic signal control device capable of shortening the processing time required for passing data signals with a simple configuration.
上記目的を達成するため、本発明の一形態に係る情報処理装置は、デュアルポートRAMと、主制御部と、伝送部とを具備する。
前記デュアルポートRAMは、データ信号の書き込み及び読み込みが所定の周期で行われるように構成される。
前記主制御部は、前記デュアルポートRAMに第1の周期で第1のデータ信号を書き込むように構成される。
前記伝送部は、前記デュアルポートRAMから前記第1の周期とは異なる第2の周期で前記第1のデータ信号を読み込むように構成される。
In order to achieve the above object, the information processing apparatus according to one embodiment of the present invention includes a dual port RAM, a main control unit, and a transmission unit.
The dual port RAM is configured so that data signals are written and read in a predetermined cycle.
The main control unit is configured to write a first data signal to the dual port RAM in a first cycle.
The transmission unit is configured to read the first data signal from the dual port RAM in a second cycle different from the first cycle.
上記情報処理装置によれば、第1の周期と第2の周期がそれぞれ異なるため、主制御部の動作タイミングと伝送部の動作タイミングとが同一となる状態を極力回避して処理時間の短縮を図ることができる。仮に、ハンドシェイクに失敗した場合でも次回の動作タイミングでデータ信号の書き込み又は読み込みを確実に行うことができる。 According to the above information processing device, since the first cycle and the second cycle are different from each other, it is possible to avoid the situation where the operation timing of the main control unit and the operation timing of the transmission unit are the same as much as possible to shorten the processing time. Can be planned. Even if the handshake fails, the data signal can be reliably written or read at the next operation timing.
前記第2の周期は、前記第1の周期よりも短く設定されてもよい。
これにより、データ信号の読み込みに要する時間の短縮を図ることができる。
The second cycle may be set shorter than the first cycle.
As a result, the time required for reading the data signal can be shortened.
前記第2の周期は、例えば、前記第1の周期の1/2の長さに設定される。 The second cycle is set to, for example, ½ of the length of the first cycle.
前記伝送部は、前記デュアルポートRAMに前記第1の周期よりも長い第3の周期で第2のデータ信号を書き込み、前記主制御部は、前記デュアルポートRAMから前記第3の周期で前記第2のデータ信号を読み出すように構成されてもよい。 The transmission unit writes a second data signal to the dual port RAM in a third cycle longer than the first cycle, and the main control unit writes the second data signal from the dual port RAM in the third cycle. It may be configured to read the data signal of 2.
本発明の一形態に係る交通信号制御装置は、デュアルポートRAMと、主制御部と、伝送部とを具備する。
前記デュアルポートRAMは、信号灯に関するデータ信号の書き込み及び読み込みが所定の周期で行われるように構成される。
前記主制御部は、前記デュアルポートRAMに第1の周期で前記データ信号を書き込むように構成される。
前記伝送部は、前記デュアルポートRAMから前記第1の周期とは異なる第2の周期で前記データ信号を読み出し、路側アンテナへ伝送するように構成される。
The traffic signal control device according to one embodiment of the present invention includes a dual port RAM, a main control unit, and a transmission unit.
The dual port RAM is configured to write and read a data signal related to a signal lamp in a predetermined cycle.
The main control unit is configured to write the data signal to the dual port RAM in the first cycle.
The transmission unit is configured to read the data signal from the dual port RAM in a second cycle different from the first cycle and transmit it to the roadside antenna.
以上のように、本発明によれば、簡素な構成で、データ信号の受け渡しに要する処理時間を短縮することができる。 As described above, according to the present invention, it is possible to shorten the processing time required for passing data signals with a simple configuration.
以下、図面を参照しながら、本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[交通信号システム]
図1は、本発明の一実施形態に係る交通信号システム100の概略構成図である。
[Traffic signal system]
FIG. 1 is a schematic configuration diagram of a
本実施形態の交通信号システム100は、交通信号制御装置10と、路側アンテナ20とを備える。
The
交通信号制御装置10は、商用電源を電力源に用いて、予め設定された点灯時間(現示秒数)及び周期で信号機Sの灯器1の発光(青、黄、赤)を制御する。交通信号制御装置10は、典型的には、灯器1を支持する支柱に取り付けられた制御ボックス(図示略)に設置される。交通信号制御装置10は、灯器1に関する信号情報を路側アンテナ20に送信することが可能に構成される。交通信号制御装置10は、図示しない交通管制センターと通信可能に構成されるが、これに限られない。
The traffic
路側アンテナ20は、信号機Sが設置される道路(あるいは路線)Rを走行する車両Vと通信可能に構成され、交通信号制御装置10から送信された信号情報を車両Vへ送信することが可能に構成される。車両Vには図示せずとも、路側アンテナ20から送信される信号情報を受信可能な車載器のほか、当該信号情報に基づいて運転者へ灯器1に関連する情報を提示するデバイス(ディスプレイ、スピーカなど)が設置される。
The
信号情報は、車両Vの進行方向前方に位置する信号機1の灯色に関連する情報であって、典型的には、車両Vの通過時における信号機1の灯色に関連する情報を含む。これにより、走行する車両Vに対しては、信号通過支援や赤信号減速支援等の運転支援情報を提供することが可能となる。
The signal information is information related to the light color of the
交通信号システム100は、道路R又はこれに交差する道路上の他の車両や歩行者を検出し、その検出信号を路側アンテナ20へ送信することが可能な感知器30をさらに備えていてもよい。この場合、路側アンテナ20は、上記信号情報だけでなく、感知器30から送信される情報に基づいて、上記他の車両や歩行者の接近を通知する注意喚起情報などを車両Vへ送信することが可能に構成されてもよい。
The
次に、交通信号制御装置10の詳細について説明する。
Next, the details of the traffic
[信号制御装置]
図2は、交通信号制御装置10の構成を示す機能ブロック図である。交通信号制御装置10は、主制御ユニット11(主制御部)と、伝送ユニット12(伝送部)と、デュアルポートRAM(Random Access Memory)13(以下、DP-RAM13ともいう)とを備える情報処理装置として構成される。
[Signal control device]
FIG. 2 is a functional block diagram showing the configuration of the traffic
主制御ユニット11は、制御部111と、信号生成部112と、クロック113と、メモリ114とを有する。制御部111は、CPU(Central Processing Unit)などの演算装置で構成され、主制御ユニット11の各部を統括的に制御する。
The
制御部111は、メモリ114に格納された制御設定情報に基づいて、クロック113で取得された時刻情報に同期して、灯器1の点灯やその切り替えを制御する。制御設定情報とは、典型的には、当該信号機Sの定数(以下、信号機定数ともいう)をいう。信号機定数には、階梯表、サイクル、スプリット、オフセット、時限表、感応秒数などが含まれる。メモリ114にはさらに、制御部111に所定の動作を実行させる制御プログラムや制御パラメータ等が格納される。クロック113に代えて、GPS(Global Positioning System)や電波時計等が採用されてもよい。
The
信号生成部112は、制御部111の指令に基づいて、灯器1の発光制御指令と、路側アンテナ20へ提供する灯器1に関する信号情報とを生成する。灯器1は、信号生成部112から出力される制御情報に基づいて各灯具を発光させる。
The
路側アンテナ20へ提供される信号情報には、典型的には、所定秒後の灯器1の灯色に関するデータ信号が含まれる。当該データ信号は、例えば、時刻情報と、その時刻における灯色が他の色に切り替えられるまでの残り時間等を含む。信号生成部112は、所定の時間周期で信号情報を生成あるいは更新し、その情報をDP-RAM13へ書き込むことが可能に構成される。
The signal information provided to the
伝送ユニット12は、制御部121と、通信部122と、クロック123と、メモリ124とを有する。制御部121は、CPU(Central Processing Unit)などの演算装置で構成され、伝送ユニット12の各部を統括的に制御する。
The
制御部121は、クロック123で取得された時刻情報に同期して、所定の時間周期で、主制御ユニット11からDP-RAM13に書き込まれた信号情報を読み出すことが可能に構成される。
The
通信部122は、交通管制センター及び路側アンテナ20と通信可能に構成された通信モジュールを含む。通信部122は、DP-RAM13から読み出された信号情報(第1のデータ信号)を路側アンテナ20へ伝送することが可能に構成される。通信部122はさらに、後述するように、交通管制センターから送信された情報(第2のデータ信号)をDP-RAM13を介して主制御ユニット11へ送信することが可能に構成される。通信部122と交通管制センター及び路側アンテナ20との間の通信方式は特に限定されず、無線でもよいし有線であってもよい。
The
メモリ124は、制御部121に所定の動作を実行させる制御プログラムや制御パラメータ等が格納される。クロック123に代えて、GPSや電波時計等が採用されてもよい。
The
DP-RAM13は、それぞれ所定の動作周期で、主制御ユニット11からの信号情報(データ信号)の書き込み、及び、伝送ユニット12からの当該信号情報の読み込みが行われることが可能な記憶デバイスである。DP-RAM13は、後述するハンドシェイク手順に従って、主制御ユニット11と伝送ユニット12との間における信号情報の受け渡しを中継する機能を有する。なお、DP-RAM13は、主制御ユニット11及び伝送ユニット12とは独立して構成されるが、主制御ユニット11側の基板あるいは伝送ユニット12側の基板に共通に搭載されてもよい。
The DP-
図3及び図4は、DP-RAMの典型的な構成及び動作を示す説明図である。なお、ハンドシェイク手順はこれに限定されず、他の手順が採用されてもよい。 3 and 4 are explanatory views showing a typical configuration and operation of the DP-RAM. The handshake procedure is not limited to this, and other procedures may be adopted.
図3及び図4に示すように、主制御ユニットからのデータの書き込みによりハンドシェイク手順が開始する(時刻T1)。データの書き込みが終了すると、DP-RAMのセットフラグがONとなる(手順1)。セットフラグのON状態を確認した伝送ユニットはデータの読み込みを開始し(時刻T2)、データの読み込みが完了すると(時刻T3)、DP-RAMのリードフラグがONとなる(手順2)。リードフラグのON状態を主制御ユニットが確認するとセットフラグがOFFになる(時刻T4、手順3)。セットフラグのOFF状態を伝送ユニットが確認すると、リードフラグがOFFになり、一連のハンドシェイク手順が終了する(時刻T5、手順4)。このようにセットフラグ及びリードフラグの状態を確認した上でデータを書き込み又は読み込むことで、2つの装置(主制御ユニット及び伝送ユニット)間でのデータの受け渡しが確実に行われることになる。 As shown in FIGS. 3 and 4, the handshake procedure is started by writing data from the main control unit (time T1). When the data writing is completed, the DP-RAM set flag is turned ON (procedure 1). The transmission unit that has confirmed the ON state of the set flag starts reading the data (time T2), and when the data reading is completed (time T3), the read flag of the DP-RAM is turned ON (procedure 2). When the main control unit confirms the ON state of the read flag, the set flag is turned OFF (time T4, procedure 3). When the transmission unit confirms the OFF state of the set flag, the read flag is turned OFF and a series of handshake procedures is completed (time T5, procedure 4). By writing or reading the data after confirming the states of the set flag and the read flag in this way, the data can be reliably transferred between the two devices (main control unit and transmission unit).
ここで、主制御ユニットと伝送ユニットはそれぞれ独自の計時手段(クロック113,123)を基に動作しており、各々の動作を協調させ又は調停するような機構を有していないため、各々の動作が重なって(タイミングの衝突)、データの書き込み又は読み込み処理が空ぶる場合がある。いずれか一方の動作周期や動作タイミングに時間的な揺らぎが発生した場合にも、同様の現象が起こり得る。したがって、DP-RAMに対する主制御ユニット及び伝送ユニット各々の動作周期が同一である場合、ハンドシェイク手順の開始から終了までに要する時間に最大でも当該動作周期の倍程度の揺らぎが生じ得る(図5参照)。
Here, since the main control unit and the transmission unit each operate based on their own timing means (
例えば、図5(A)に示すように、手順1の直後に手順2が実行され、手順3の直後に手順4が実行された場合、一連のハンドシェイク手順に要する処理時間は最短の約20msである。一方、図5(B)に示すように、処理周期が揺らぎ、書き込み側と読み込み側で処理が空ぶった場合(同図に手順3と手順4が一度失敗した例を示す)、処理時間は最大の約60msとなる。この場合、処理時間に約40msの揺らぎが生じることになる。
For example, as shown in FIG. 5A, when the procedure 2 is executed immediately after the
本実施形態に適用される交通信号システムにおいては、路線に設置された信号機の灯色情報を路側アンテナから車載器へ送信し、交通状況や運転シーンに応じた適正な速度や情報をドライバへ提供することを可能とする。その一方で、上述したようなハンドシェイク手順の遅延は、信号制御装置から路側アンテナへ送信される灯色の時刻情報等にずれを生じさせるおそれがあるため、時々刻々と変化する灯色情報を適切なタイミングで安定に提供することが困難となる。 In the traffic signal system applied to this embodiment, the light color information of the traffic light installed on the route is transmitted from the roadside antenna to the on-board unit, and the appropriate speed and information according to the traffic situation and the driving scene are provided to the driver. It is possible to do. On the other hand, the delay of the handshake procedure as described above may cause a deviation in the time information of the light color transmitted from the signal control device to the roadside antenna, so that the light color information that changes from moment to moment is used. It becomes difficult to provide it stably at an appropriate timing.
そこで本実施形態においては、DP-RAM13に対する主制御ユニット11のデータ信号の書き込み動作周期(第1の周期)と、DP-RAMに対する伝送ユニット12のデータ信号の読み込み動作周期(第2の周期)とがそれぞれ異なる周期に設定される。このように動作周期をそれぞれで異ならせることにより、動作周期に揺らぎが生じたとしても、書き込み側あるいは読み込み側の処理が極力空ぶらないようにすることができるとともに、仮に処理が空ぶったとしても、動作周期が同一である場合と比較して、ハンドシェイク手順の処理時間の揺らぎ幅を小さくすることができる。
Therefore, in the present embodiment, the write operation cycle of the data signal of the
図6は、本実施形態の交通信号制御装置10におけるハンドシェイク手順の一例を示す図である。同図に示すように、本実施形態では、主制御ユニット11のデータ信号書き込み動作周期よりも、伝送ユニット12のデータ信号読み込み動作周期の方が短い周期に設定される。これにより、ハンドシェイク手順に要する処理時間の揺らぎ幅を効果的に小さくすることができる。また、伝送ユニット12の読み込み動作周期を小さくするほど、上記揺らぎ幅が小さくなり、ハンドシェイク手順に要する時間をほぼ一定として扱うことが可能となる。
FIG. 6 is a diagram showing an example of a handshake procedure in the traffic
読み込み動作周期は、特に限定されず、例えば、書き込み動作周期の1/2、1/3、1/4、1/5、あるいはそれ以下とすることができる。書き込み動作周期と読み込み動作周期との差は、主制御ユニット11がDP-RAM13にデータ信号を書き込む時間よりも長く設定される。これにより、データ信号の書き込み動作と読み込み動作との衝突を効果的に抑制することができる。
The read operation cycle is not particularly limited, and may be, for example, 1/2, 1/3, 1/4, 1/5, or less than the write operation cycle. The difference between the write operation cycle and the read operation cycle is set longer than the time for the
なお、書き込み動作周期及び読み込み動作周期は、クロック113,123から取得される時刻情報の所定のカウント数に相当する。制御部111,121に設定されるカウント数を調整することで、書き込み動作周期及び読み込み動作周期を任意に設定することができる。
The write operation cycle and the read operation cycle correspond to a predetermined count number of time information acquired from the
本実施形態では、主制御ユニット11による書き込み側が20msの場合、伝送ユニット12による読み込み動作周期は10msに設定される。このように、読み込み動作周期を書き込み動作周期の半分(1/2)とすることで、書き込み側の処理が空ぶることはなく、手順1と手順3との間に手順2が実行されて、ハンドシェイク手順の処理時間の揺らぎ幅を効果的に短縮することができる。
In the present embodiment, when the write side by the
例えば図7(A)に示すように、手順1の直後に手順2が実行され、手順3の直後に手順4が実行された場合は、書き込み側及び読み込み側の動作周期が同一である場合と同様に、一連のハンドシェイク手順に要する処理時間は最短の約20msである。一方、図7(B)に示すように、処理周期が揺らぎ、読み込み側で処理が空ぶった場合(同図に手順4が失敗した例を示す)、処理時間は最大の約30msとなり、処理時間の揺らぎ幅を、約10msにまで低減することができる。
For example, as shown in FIG. 7A, when the procedure 2 is executed immediately after the
以上のように本実施形態によれば、主制御ユニット11と伝送ユニット12との間のデータ信号の受け渡しに要する時間(ハンドシェイク手順に要する時間)を最小限に抑えることができるため、交通信号制御装置10から路側アンテナ20へ時々刻々と変化する信号情報を遅滞なく安定に送信することができる。これにより、路側アンテナ20から車両Vへ提供される信号情報にタイムラグが生じるのを極力回避することができるため、各車両Vにおいて所望とする運転支援制御が可能となる。また、両ユニット11,12間での協調あるいは調停を必要としないため、交通制御装置10の構成の簡素化を図ることができる。
As described above, according to the present embodiment, the time required for passing the data signal between the
[その他の構成]
図8は、DP-RAM13の詳細を示す説明図である。DP-RAM13は、主制御ユニット11側から伝送ユニット12側へ第1のデータ信号を受け渡すことが可能な第1のメモリ領域13Aと、伝送ユニット12側から主制御ユニット11側へ第2のデータ信号を受け渡すことが可能な第2のメモリ領域13Bとを有する。
[Other configurations]
FIG. 8 is an explanatory diagram showing the details of the DP-
第1のデータ信号は、交通信号制御装置10から路側アンテナ20へ送信される信号機1に関する信号情報に相当する。第1のメモリ領域13Aにおいては、第1の実施形態と同様に、主制御ユニット11により第1の動作周期で第1のデータ信号の書き込みが行われ、伝送ユニット12により第1の動作周期の半分の長さの第2の周期で当該第1のデータ信号の読み込みが行われる。
The first data signal corresponds to the signal information regarding the
第2のデータ信号は、例えば、交通管制センターから交通信号制御装置10へ送信される各種の情報(例えば制御設定情報)に相当し、例えば、交通状況(交通量、渋滞の程度など)に応じて信号機定数を変更する場合に交通管制センターから送信される。
The second data signal corresponds to, for example, various information (for example, control setting information) transmitted from the traffic control center to the traffic
第2のメモリ領域13Bにおいては所定のハンドシェイク手順に従って、伝送ユニット12から主制御ユニット11へ情報(第2のデータ信号)の受け渡しが行われる。このような情報は、第1のデータ信号と比較して送信のタイムラグによる影響を受けにくいため、上記第1の動作周期よりも長い第3の動作周期でデータの書き込み及び読み込みが行われる。すなわち、第3の動作周期は、20ms以上の適宜の長さ、例えば、30ms、50ms、あるいは100ms以上の長さの周期に設定される。
In the
主制御ユニット11は、伝送ユニット12及びDP-RAM13を介して受信した第2のデータ信号をメモリ114(図2参照)へ格納(更新)し、新たな制御設定情報に基づいて灯器1に対する発光制御指令と、路側アンテナ20へ提供する灯器1に関する信号情報とを生成する。
The
本実施形態によれば、1つのDP-RAM13で主制御ユニット11から伝送ユニット12への第1のデータ信号の受け渡し、及び、伝送ユニット12から主制御ユニット11への第2のデータ信号の受け渡しを行うことができるため、部品点数が増加することはなく、したがって交通信号制御装置10の構成の簡素化を図ることができる。
According to the present embodiment, one DP-
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and it goes without saying that various modifications can be made.
例えば以上の実施形態では、主制御ユニット11によるデータ信号の書き込み動作周期及び伝送ユニット12によるデータ信号の読み込み動作周波数をそれぞれ固定としたが、これら動作周波数を動的に可変としてもよい。例えば、一連のハンドシェイク手順のうち処理の空ぶりがあったことを検出したとき、その動作周期を異なる周期に再設定することで、処理の空ぶりをより一層低減することができる。
For example, in the above embodiments, the data signal writing operation cycle by the
また以上の実施形態では、主制御ユニット11のデータ信号書き込み動作周期よりも、伝送ユニット12のデータ信号読み込み動作周期の方が短く設定されたが、これに代えて、上記読み込み動作周期よりも上記書き込み動作周期の方が短く設定されてもよい。これによっても上述と同様の作用効果を得ることができる。
Further, in the above embodiment, the data signal reading operation cycle of the
さらに以上の実施形態では、交通信号制御装置を例に挙げて説明したが、これに限られず、2つの装置間でデータ信号を受け渡すDP-RAMを備えた情報処理装置に広く適用可能である。 Further, in the above embodiment, the traffic signal control device has been described as an example, but the present invention is not limited to this, and the present invention is widely applicable to an information processing device including a DP-RAM that transfers a data signal between two devices. ..
1…灯器
10…交通信号制御装置
11…主制御ユニット
12…伝送ユニット
13…DP-RAM
20…路側アンテナ
30…感知器
100…交通信号システム
111,121…制御部
112…信号生成部
113,123…クロック
122…通信部
114,124…メモリ
1 ...
20 ...
Claims (4)
前記デュアルポートRAMに第1の周期で第1のデータ信号を書き込む主制御部と、
前記デュアルポートRAMから前記第1の周期とは異なる第2の周期で前記第1のデータ信号を読み込む伝送部と
を具備し、
前記伝送部は、前記デュアルポートRAMに前記第1の周期よりも長い第3の周期で第2のデータ信号を書き込み、
前記主制御部は、前記デュアルポートRAMから前記第3の周期で前記第2のデータ信号を読み出す
情報処理装置。 A dual-port RAM in which data signals are written and read in a predetermined cycle,
The main control unit that writes the first data signal to the dual port RAM in the first cycle,
It is provided with a transmission unit that reads the first data signal from the dual port RAM in a second cycle different from the first cycle.
The transmission unit writes a second data signal to the dual port RAM in a third cycle longer than the first cycle.
The main control unit reads the second data signal from the dual port RAM in the third cycle.
Information processing equipment.
前記第2の周期は、前記第1の周期よりも短く設定される
情報処理装置。 The information processing apparatus according to claim 1.
The information processing apparatus in which the second cycle is set shorter than the first cycle.
前記第2の周期は、前記第1の周期の1/2の長さに設定される
情報処理装置。 The information processing apparatus according to claim 2.
The information processing apparatus whose second cycle is set to half the length of the first cycle.
前記デュアルポートRAMに第1の周期で前記データ信号を書き込む主制御部と、
前記デュアルポートRAMから前記第1の周期とは異なる第2の周期で前記データ信号を読み込み、路側アンテナへ伝送する伝送部と
を具備し、
前記伝送部は、前記デュアルポートRAMに前記第1の周期よりも長い第3の周期で第2のデータ信号を書き込み、
前記主制御部は、前記デュアルポートRAMから前記第3の周期で前記第2のデータ信号を読み出す
交通信号制御装置。 A dual-port RAM in which data signals related to signal lamps are written and read in a predetermined cycle.
A main control unit that writes the data signal to the dual port RAM in the first cycle,
It is provided with a transmission unit that reads the data signal from the dual port RAM in a second cycle different from the first cycle and transmits the data signal to the roadside antenna.
The transmission unit writes a second data signal to the dual port RAM in a third cycle longer than the first cycle.
The main control unit reads the second data signal from the dual port RAM in the third cycle.
Traffic signal control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018094392A JP7079144B2 (en) | 2018-05-16 | 2018-05-16 | Information processing device and traffic signal control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018094392A JP7079144B2 (en) | 2018-05-16 | 2018-05-16 | Information processing device and traffic signal control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019200570A JP2019200570A (en) | 2019-11-21 |
JP7079144B2 true JP7079144B2 (en) | 2022-06-01 |
Family
ID=68612158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018094392A Active JP7079144B2 (en) | 2018-05-16 | 2018-05-16 | Information processing device and traffic signal control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7079144B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022114021A (en) | 2021-01-26 | 2022-08-05 | 日本電産サンキョー株式会社 | Information processing device and industrial robot |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002251371A (en) | 2001-02-22 | 2002-09-06 | Toyo Commun Equip Co Ltd | Communication device and communication method in electronic equipment |
JP2018036429A (en) | 2016-08-30 | 2018-03-08 | 株式会社テイエルブイ | Data decryption system and data decryption method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3049922B2 (en) * | 1992-03-04 | 2000-06-05 | 富士電機株式会社 | Access control method for dual port RAM |
JPH10214221A (en) * | 1997-01-31 | 1998-08-11 | Hitachi Ltd | Controller and memory system |
US6865241B1 (en) * | 1999-12-15 | 2005-03-08 | Lexmark International, Inc. | Method and apparatus for sampling digital data at a virtually constant rate, and transferring that data into a non-constant sampling rate device |
-
2018
- 2018-05-16 JP JP2018094392A patent/JP7079144B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002251371A (en) | 2001-02-22 | 2002-09-06 | Toyo Commun Equip Co Ltd | Communication device and communication method in electronic equipment |
JP2018036429A (en) | 2016-08-30 | 2018-03-08 | 株式会社テイエルブイ | Data decryption system and data decryption method |
Also Published As
Publication number | Publication date |
---|---|
JP2019200570A (en) | 2019-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6698320B2 (en) | Processor and vehicle control system | |
WO2018079006A1 (en) | Control device, program update method, and computer program | |
JP7018975B2 (en) | Flexible test board to improve sensor I / O coverage for autonomous driving platforms | |
US11654823B2 (en) | Light irradiation control apparatus and method of light irradiation control | |
JP6636725B2 (en) | Signal control device, signal control system, signal control method, and signal control program | |
JP7079144B2 (en) | Information processing device and traffic signal control device | |
US20180367514A1 (en) | Mobile-related communication system | |
JP2015055606A (en) | Distance measurement system and three-dimensional image generation system | |
WO2019150458A1 (en) | Vehicle-mounted device, generation method, and computer program | |
WO2019187535A1 (en) | Control device, control method, and computer program | |
CN110535550B (en) | Clock synchronization method, device, equipment and storage medium | |
JP2011035834A (en) | Communication system, communication apparatus and communication method | |
JP6784338B2 (en) | In-vehicle device, communication path information generation method, and computer program | |
JP6807715B2 (en) | Signal control device and signal control system | |
EP3432289B1 (en) | Vehicle communication control device | |
JP2020064410A (en) | vehicle | |
US11386032B2 (en) | Network system | |
JP2019204360A (en) | Travel support device, travel support method, and computer program | |
WO2017183555A1 (en) | Vehicle display device | |
JP7095548B2 (en) | Driving support system | |
JP2017004306A (en) | Information processing device and information storage device | |
JP7157214B1 (en) | In-vehicle control device, in-vehicle system, information processing method, and program | |
JP2016115264A (en) | Image recorder | |
US20230196848A1 (en) | Vehicle communication system | |
JPWO2019187535A1 (en) | Control device, control method, and computer program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220421 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7079144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |