JP7077728B2 - Manufacturing method of assembly jigs and semiconductor devices - Google Patents
Manufacturing method of assembly jigs and semiconductor devices Download PDFInfo
- Publication number
- JP7077728B2 JP7077728B2 JP2018071169A JP2018071169A JP7077728B2 JP 7077728 B2 JP7077728 B2 JP 7077728B2 JP 2018071169 A JP2018071169 A JP 2018071169A JP 2018071169 A JP2018071169 A JP 2018071169A JP 7077728 B2 JP7077728 B2 JP 7077728B2
- Authority
- JP
- Japan
- Prior art keywords
- jig
- holding
- plate
- terminal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、組み立て治具及び半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing an assembly jig and a semiconductor device.
半導体装置は、例えば、IGBT(Insulted Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。 The semiconductor device includes, for example, a semiconductor element such as an IGBT (Insulted Gate Bipolar Transistor) and a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Such a semiconductor device is used, for example, as a power conversion device.
半導体装置は、絶縁板と絶縁板のおもて面に形成された導電パターンとを有するセラミック回路基板を備え、導電パターン上に半導体素子及びリードフレームである接続端子が配置されている。このような半導体装置は、接続端子から印加された信号が導電パターンを経由して半導体素子に入力される。 The semiconductor device includes a ceramic circuit board having an insulating plate and a conductive pattern formed on the front surface of the insulating plate, and a semiconductor element and a connection terminal which is a lead frame are arranged on the conductive pattern. In such a semiconductor device, a signal applied from the connection terminal is input to the semiconductor element via a conductive pattern.
半導体装置では、セラミック回路基板上に、半導体素子等の位置決めに用いられる治具を配置して、半導体素子をセラミック回路基板の所定の位置に配置する。そして、このような半導体素子の電極上に接続端子の接合部がそれぞれ位置するように2つの接続端子をプレートを挟んで配置する。 In a semiconductor device, a jig used for positioning a semiconductor element or the like is arranged on a ceramic circuit board, and the semiconductor element is arranged at a predetermined position on the ceramic circuit board. Then, the two connection terminals are arranged with the plate sandwiched so that the joints of the connection terminals are respectively located on the electrodes of such a semiconductor element.
上記のように2つの接続端子をセラミック回路基板の半導体素子の電極上に配置する際には、半導体素子の電極にはんだを介して接続端子の各接合部を配置する。しかし、このような配置後、接続端子を半導体素子に接合させるために、加熱によりはんだを溶融させると接続端子の自重によりはんだ厚さを制御することが難しい。すなわち、接続端子のセラミック回路基板のおもて面に対して垂直方向の位置の制御が難しく、接続端子の位置ずれ等が生じる原因となっていた。 When arranging the two connection terminals on the electrodes of the semiconductor element of the ceramic circuit board as described above, the joints of the connection terminals are arranged on the electrodes of the semiconductor element via solder. However, after such an arrangement, if the solder is melted by heating in order to join the connection terminals to the semiconductor element, it is difficult to control the solder thickness by the weight of the connection terminals. That is, it is difficult to control the position of the connection terminal in the direction perpendicular to the front surface of the ceramic circuit board, which causes misalignment of the connection terminal.
本発明は、このような点に鑑みてなされたものであり、接続端子の基板に対して垂直方向の位置合わせの精度を向上させる組み立て治具及び半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of these points, and an object of the present invention is to provide a method for manufacturing an assembly jig and a semiconductor device that improves the accuracy of vertical alignment of connection terminals with respect to a substrate. do.
本発明の一観点によれば、半導体素子が導電パターンに配置された基板と、前記半導体素子または前記導電パターンに接合される接合部と、前記接合部に接続された連結部と、前記連結部に接続されて前記接合部から間隔をあけて設けられた配線板とを有する接続端子と、を備える半導体装置に対して、前記配線板の裏面に配置され、前記配線板を裏面から支える垂直保持部を有する保持治具と、前記配線板のおもて面に配置され、前記垂直保持部と前記配線板を挟持する垂直挟持板を有する端子固定治具と、を有し、前記保持治具は、前記垂直保持部に接続され前記垂直保持部に垂直な面を有する水平保持部をさらに有し、前記端子固定治具は、前記垂直挟持板に接続され前記垂直挟持板に垂直な面を有し、前記水平保持部と前記連結部を挟持する水平挟持板をさらに有している、組み立て治具が提供される。 According to one aspect of the present invention, a substrate in which a semiconductor element is arranged in a conductive pattern, a joint portion bonded to the semiconductor element or the conductive pattern, a connecting portion connected to the joint portion, and the connecting portion. A vertical holding that is arranged on the back surface of the wiring plate and supports the wiring plate from the back surface with respect to a semiconductor device including a connection terminal having a wiring plate connected to and provided at a distance from the joint portion. The holding jig has a holding jig having a portion and a terminal fixing jig having a vertical holding portion and a vertical holding plate that is arranged on the front surface of the wiring plate and sandwiches the wiring plate. Further has a horizontal holding portion connected to the vertical holding portion and having a surface perpendicular to the vertical holding portion, and the terminal fixing jig is connected to the vertical holding plate and has a surface perpendicular to the vertical holding plate. Provided is an assembly jig that has and further has a horizontal holding plate that holds the horizontal holding portion and the connecting portion .
また、前記保持治具は、前記垂直保持部から間隔をあけて設けられ、前記垂直保持部に水平な面を有する被支持板をさらに有する。 Further, the holding jig is provided at a distance from the vertical holding portion, and further has a supported plate having a horizontal surface on the vertical holding portion.
また、前記接続端子、前記保持治具と前記端子固定治具の一部が挿入される第1開口部が形成され、前記保持治具の前記被支持板の裏面に配置される第1支持部材と、前記第1支持部材と接続され、前記接続端子の前記接合部が接合される接合領域の周縁部の少なくとも一部に沿って取り囲む端子ガイド部と、を有するガイド治具をさらに備える。 Further, a first support member is formed in which the connection terminal, the holding jig and a part of the terminal fixing jig are inserted, and is arranged on the back surface of the supported plate of the holding jig. Further provided with a guide jig having a terminal guide portion connected to the first support member and surrounded along at least a part of a peripheral edge portion of a joint region to which the joint portion of the connection terminal is joined.
また、前記基板上に配置され、前記半導体素子が配置される配置領域の周縁部の一部に沿って取り囲む第2開口部が形成された素子固定治具を、さらに有する。 Further, it further has an element fixing jig which is arranged on the substrate and has a second opening formed along a part of a peripheral edge portion of an arrangement region in which the semiconductor element is arranged.
また、前記素子固定治具は、前記ガイド治具の前記第1支持部材の裏面に配置され、前記ガイド治具を裏面から支える第2支持部材を有し、前記端子ガイド部が前記第2開口部を介して前記接合領域に隣接して配置される。 Further, the element fixing jig is arranged on the back surface of the first support member of the guide jig, has a second support member that supports the guide jig from the back surface, and the terminal guide portion has the second opening. It is arranged adjacent to the joint region via a portion.
また、前記保持治具は、前記被支持板の裏面に、前記基板に先端部が接して、前記被支持板の裏面と前記基板のおもて面との間に所定の距離を維持する棒状の脚部を有する。 Further, the holding jig has a rod shape in which the tip end portion of the back surface of the supported plate is in contact with the substrate and a predetermined distance is maintained between the back surface of the supported plate and the front surface of the substrate. Has legs.
また、前記接続端子が2列に配置され、互いに対向する前記連結部を有する一対の前記接続端子を備える半導体装置に対して、前記端子固定治具は、前記垂直挟持板と、前記垂直挟持板の中央付近に接続され前記垂直挟持板に垂直な面を有する前記水平挟持板を有しており、前記垂直挟持板と前記水平挟持板とで断面T字形状が構成されており、前記保持治具は、前記接続端子に対応して2列に配置され、互いに対向する前記水平保持部と、前記水平保持部に接続され前記水平保持部から他方の列の前記水平保持部に向かって延伸する前記垂直保持部とを有し、前記水平挟持板を中心にして、複数の前記接続端子が配置され、対向させた前記水平保持部で挟持させ、前記垂直保持部と前記垂直挟持板とで、前記接続端子の前記配線板を、前記垂直挟持板の挟持方向に直交して挟持させる。 Further, with respect to a semiconductor device having the connection terminals arranged in two rows and having the pair of connection terminals having the connecting portions facing each other, the terminal fixing jig includes the vertical holding plate and the vertical holding plate. It has the horizontal holding plate which is connected to the vicinity of the center of the vertical holding plate and has a surface perpendicular to the vertical holding plate, and the vertical holding plate and the horizontal holding plate form a T-shaped cross section. The tools are arranged in two rows corresponding to the connection terminals, and are connected to the horizontal holding portions facing each other and extend from the horizontal holding portions toward the horizontal holding portions in the other row. It has the vertical holding portion, and a plurality of the connection terminals are arranged around the horizontal holding plate, and the vertical holding portion is sandwiched between the vertical holding portions and the vertical holding plates facing each other. The wiring plate of the connection terminal is sandwiched orthogonally to the sandwiching direction of the vertical sandwiching plate.
また、本発明の一観点によれば、半導体素子が導電パターンに配置された基板と、前記半導体素子または前記導電パターンに接合される接合部と、前記接合部に接続された連結部と、前記連結部に接続されて前記接合部から間隔をあけて設けられた配線板とを有する接続端子とを用意する準備工程と、前記接続端子に対し、前記配線板を前記配線板の裏面から支える垂直保持部を有する保持治具を取り付ける第1取り付け工程と、前記保持治具が取り付けられた前記接続端子に対し、前記配線板のおもて面に配置され、前記垂直保持部と前記配線板を挟持する垂直挟持板を有する端子固定治具を取り付ける第2取り付け工程と、前記基板に対して、前記接合部が前記半導体素子上または前記導電パターン上に配置されるように前記保持治具を配置する接続端子配置工程と、を有する半導体装置の製造方法が提供される。 Further, according to one aspect of the present invention, the substrate in which the semiconductor element is arranged in the conductive pattern, the joint portion bonded to the semiconductor element or the conductive pattern, the connecting portion connected to the joint portion, and the above. A preparatory step of preparing a connection terminal having a wiring board connected to the connection portion and provided at a distance from the joint portion, and a vertical support for the connection terminal from the back surface of the wiring board. The vertical holding portion and the wiring board are arranged on the front surface of the wiring board with respect to the first attachment step of attaching the holding jig having the holding portion and the connection terminal to which the holding jig is attached. The second mounting step of mounting the terminal fixing jig having the vertical holding plate for holding the board, and the holding jig so that the joint portion is arranged on the semiconductor element or the conductive pattern with respect to the substrate. Provided is a method for manufacturing a semiconductor device having a connection terminal arranging step for arranging.
また、前記第1取り付け工程にて、前記保持治具がさらに有する、前記垂直保持部に接続され前記垂直保持部に垂直な面を有する水平保持部と前記垂直保持部とで形成される断面U字部に前記配線板を配置して、前記第2取り付け工程にて、前記端子固定治具がさらに有する、前記垂直挟持板に接続され前記垂直挟持板に垂直な面を有する水平挟持板を前記連結部の外面に配置して、前記水平保持部と前記水平挟持板とで前記連結部を前記垂直挟持板の挟持方向に直交して挟持する。 Further, in the first mounting step, the cross section U formed by the horizontal holding portion further possessed by the holding jig and having a surface connected to the vertical holding portion and having a surface perpendicular to the vertical holding portion and the vertical holding portion. The wiring plate is arranged in the character portion, and in the second mounting step, the horizontal holding plate further possessed by the terminal fixing jig, which is connected to the vertical holding plate and has a surface perpendicular to the vertical holding plate, is described. Arranged on the outer surface of the connecting portion, the horizontal holding portion and the horizontal holding plate hold the connecting portion orthogonally to the holding direction of the vertical holding plate.
また、前記接続端子配置工程の前に、前記基板に対し、第1開口部が形成された第1支持部材と前記第1支持部材と接続され、前記接続端子の接合部が接合される接合領域の周縁部の少なくとも一部に沿って取り囲む端子ガイド部と、を有するガイド治具を設置して、前記保持治具は、前記垂直保持部から間隔をあけて設けられ、前記垂直保持部に水平な面を有する被支持板をさらに有し、前記接続端子配置工程にて、前記保持治具を前記ガイド治具上に配置して、前記第1開口部に前記接続端子、前記保持治具と前記端子固定治具の一部が挿入されて、前記第1支持部材により前記被支持板の裏面が支持されて、前記接合部を前記端子ガイド部で前記接合領域に位置合わせする。 Further, before the connection terminal arrangement step, a joining region in which the first support member having the first opening formed and the first support member are connected to the substrate and the joint portion of the connection terminal is joined. A guide jig having a terminal guide portion surrounding at least a part of the peripheral portion thereof is installed, and the holding jig is provided at a distance from the vertical holding portion and is horizontal to the vertical holding portion. Further having a supported plate having various surfaces, the holding jig is arranged on the guide jig in the connection terminal arrangement step, and the connection terminal and the holding jig are formed in the first opening. A part of the terminal fixing jig is inserted, the back surface of the supported plate is supported by the first support member, and the joint portion is aligned with the joint region by the terminal guide portion.
また、前記準備工程にて、前記基板上に、前記半導体素子が配置される配置領域の周縁部の一部に沿って取り囲む第2開口部が形成された素子固定治具を配置して、前記第2開口部内の前記配置領域に前記半導体素子を配置する。 Further, in the preparatory step, an element fixing jig having a second opening formed along a part of the peripheral edge of the arrangement region in which the semiconductor element is arranged is arranged on the substrate. The semiconductor element is arranged in the arrangement region in the second opening.
また、前記接続端子配置工程の前に、前記素子固定治具上に前記ガイド治具を配置して、前記端子ガイド部を前記第2開口部を介して前記接合領域に配置する。 Further, before the connection terminal arrangement step, the guide jig is arranged on the element fixing jig, and the terminal guide portion is arranged in the joint region via the second opening.
また、前記保持治具は、前記被支持板の裏面に棒状の脚部を有し、前記接続端子配置工程にて、前記基板に対して、前記保持治具を配置して、前記脚部の先端部を前記基板のおもて面に接して、前記被支持板の裏面と前記基板のおもて面との間に所定の距離を維持する。 Further, the holding jig has a rod-shaped leg on the back surface of the supported plate, and in the connection terminal arranging step, the holding jig is arranged with respect to the substrate to form the leg. The tip portion is in contact with the front surface of the substrate, and a predetermined distance is maintained between the back surface of the supported plate and the front surface of the substrate.
開示の技術によれば、接続端子の基板に対して垂直方向の位置合わせの精度を向上させることができる。 According to the disclosed technique, the accuracy of vertical alignment of the connection terminal with respect to the substrate can be improved.
以下、図面を参照して、実施の形態について説明する。 Hereinafter, embodiments will be described with reference to the drawings.
[第1の実施の形態]
まず、半導体装置について図1及び図2を用いて説明する。図1は、半導体装置のおもて側の斜視図であり、図2は、半導体装置の側部の斜視図である。なお、図2は、図1の半導体装置10を右側面側から見た場合を示している。
[First Embodiment]
First, the semiconductor device will be described with reference to FIGS. 1 and 2. FIG. 1 is a perspective view of the front side of the semiconductor device, and FIG. 2 is a perspective view of the side portion of the semiconductor device. Note that FIG. 2 shows a case where the
半導体装置10は、セラミック回路基板11とセラミック回路基板11のおもて面に接合された半導体素子12a~12d及び端子ブロック14a,14b,14cと半導体素子12a~12dの電極を電気的に接続する一対の接続端子15,16とを含んでいる。
The
セラミック回路基板11は、絶縁板11aと絶縁板11aのおもて面に形成された導電パターン11b1,11b2,11b3と絶縁板11aの裏面に形成された金属板11cとを有している。なお、以下では、導電パターン11b1,11b2,11b3を特に区別しない場合には、導電パターン11bと表す。
The
絶縁板11aは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の熱伝導性が高いセラミックスにより構成されている。絶縁板11aの厚さは、好ましくは、0.2mm以上、1.5mm以下であり、より好ましくは、0.25mm以上、1.0mm以下である。
The insulating
導電パターン11bは、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金等により構成されている。導電パターン11bの厚さは、好ましくは、0.1mm以上、2.0mm以下であり、より好ましくは、0.125mm以上、1.2mm以下である。また、導電パターン11bは、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの一種を含む合金等である。なお、このような導電パターン11bは個数、配置位置並びに形状は一例であって、この場合に限らずに、適宜設計により個数、配置位置並びに形状を定めることができる。 The conductive pattern 11b is made of a material having excellent conductivity. Such a material is made of, for example, copper, aluminum, or an alloy containing at least one of these. The thickness of the conductive pattern 11b is preferably 0.1 mm or more and 2.0 mm or less, and more preferably 0.125 mm or more and 1.2 mm or less. Further, the conductive pattern 11b can be plated with a material having excellent corrosion resistance. Such materials include, for example, aluminum, nickel, titanium, chromium, molybdenum, tantalum, niobium, tungsten, vanadium, bismuth, zirconium, hafnium, gold, silver, platinum, palladium, or alloys containing at least one of these. Is. The number, arrangement position, and shape of such a conductive pattern 11b are examples, and the number, arrangement position, and shape can be appropriately determined by design, not limited to this case.
金属板11cは、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等の金属により構成されている。金属板11cの厚さは、好ましくは、0.1mm以上、2.0mm以下であり、より好ましくは、0.125mm以上、1.2mm以下である。
The
このような構成を有するセラミック回路基板11として、例えば、DCB(Direct Copper Bonding)基板、AMB(Active Metal Blazed)基板を用いることができる。セラミック回路基板11は、後述する半導体素子12a~12dで発生した熱を導電パターン11b、絶縁板11a及び金属板11cを介して、セラミック回路基板11の下側に伝導させることができる。なお、絶縁板11aは平面視で、例えば、矩形状を成している。また、金属板11cは平面視で、絶縁板11aよりも面積が小さな矩形状を成している。したがって、セラミック回路基板11は、例えば、矩形状を成している。
As the
また、図1及び図2に示すセラミック回路基板11は個数、配置位置並びに形状は一例であって、この場合に限らずに、適宜設計により個数、配置位置並びに形状を定めることができる。
Further, the number, arrangement position, and shape of the
半導体素子12a~12dは、シリコンまたは炭化シリコンから構成される、例えば、IGBT、パワーMOSFET等のスイッチング素子を含んでいる。このような半導体素子12a~12dは、例えば、裏面にドレイン電極(または、コレクタ電極)を、おもて面12a1~12d1にゲート電極及びソース電極(または、エミッタ電極)をそれぞれ備えている。また、半導体素子12a~12dは、必要に応じて、SBD(Schottky Barrier Diode)、FWD(Free Wheeling Diode)等のダイオードを含んでいる。このような半導体素子12a~12dは、裏面にカソード電極を、おもて面にアノード電極をそれぞれ備えている。なお、図1及び図2に示すセラミック回路基板11上の半導体素子12a~12dの個数(4個)並びに配列(2列)は一例であって、この場合に限らずに、適宜設計により個数を定めることができる。
The
このような半導体素子12a~12dは、導電パターン11b上に、はんだ(図示を省略)を介して接合されている。また、このような導電パターン11b上には、必要に応じて、半導体素子12a~12dの他に、サーミスタやコンデンサ等の電子部品、ボンディングワイヤ、リードフレームや接続端子等の配線板材を、適宜配置することができる。
端子ブロック14a,14b,14cは、導電パターン11b1,11b2,11b3上にはんだ(図示を省略)を介して接合されている。このような端子ブロック14a,14b,14cは導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金等により構成されている。端子ブロック14a,14b,14cもまた、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの一種を含む合金等である。
The terminal blocks 14a, 14b, 14c are joined to the conductive patterns 11b1, 11b2, 11b3 via solder (not shown).
次に、半導体装置10に含まれる接続端子について図3を用いて説明する。図3は、半導体装置に含まれる接続端子を説明するための図である。なお、図3(A)は、一対の接続端子15,16の裏面図、図3(B)は、図3(A)における矢視図である。
Next, the connection terminals included in the
接続端子15は、接合部15b,15c、連結部15e、配線板15a及び接続部15dを有している。なお、接合部15b,15c、連結部15e、配線板15a及び接続部15dは、この順に一体的に接続されていてよい。
The
接合部15b,15cは、セラミック回路基板11のおもて面に平行な主面を有する。接合部15b,15cは、セラミック回路基板11の短辺方向に延伸してもよい。接合部15b,15cは、半導体素子12b,12aの電極に接合されていてもよい(図1を参照)。但し、この場合に限らずに、接合部15b,15cは、セラミック回路基板11の導電パターン11bに接合されていても構わない。
The
連結部15eは、配線板15aを接合部15b,15cからセラミック回路基板11のおもて面に垂直な方向に離間するものである。図3(B)に示すように、セラミック回路基板11のおもて面(に接合される接合部15b)に垂直な主面を有してもよい。また、連結部15eは、接合部15b,15cと配線板15aとを一体的に接続する。例えば、連結部15eは、接合部15b,15cの端部から、上方(セラミック回路基板11のおもて面から離れる方向)に延伸し、配線板15aの端部と接続する。
The connecting
配線板15aは、セラミック回路基板11のおもて面に平行な主面を有し、連結部15eと接続部15dとを一体的に接続する。例えば、配線板15aは、セラミック回路基板11の長辺と平行に延伸した矩形状であり、長辺の一部が連結部15eと接続し、短辺が接続部15dと接続する。また、配線板15aは、セラミック回路基板11の長辺と平行に配置された半導体素子12c,12dを跨いでもよい(図1を参照)。なお、配線板15aと連結部15eの断面は断面U字部が構成されていてもよい。
The
接続部15dは、セラミック回路基板11のおもて面に平行な主面を有し、配線板15aの端部と一体的に接続する。例えば、接続部15dは、セラミック回路基板11の短辺と平行に延伸した矩形状であり、長辺の一部が配線板15aと接続する。
The
このような接続端子15は、接合部15b,15cがはんだ13d,13cを介して半導体素子12d,12cの主電極にそれぞれ接合されている。また、接合部15b,15cは、セラミック回路基板11の導電パターン11bにはんだを介して接合されていてもよい。また、接続端子15は、接続部15dが端子ブロック14a上にはんだ(図示を省略)を介して接合されている。
In such a
接続端子16もまた、接合部16b,16c、連結部16e、配線板16a及び接続部16dを有している。なお、接合部16b,16c、連結部16e、配線板16a及び接続部16dは、この順に一体的に接続されていてよい。
The
接合部16b,16cは、セラミック回路基板11のおもて面に平行な主面を有する。接合部16b,16cは、セラミック回路基板11の短辺方向に延伸してもよい。接合部16b,16cは、半導体素子12b,12aの電極に接合されていてもよい(図1を参照)。但し、この場合に限らずに、接合部16b,16cは、セラミック回路基板11の導電パターン11bに接合されていても構わない。
The
連結部16eは、配線板16aを接合部16b,16cからセラミック回路基板11のおもて面に垂直な方向に離間するものである。図3(B)に示すように、セラミック回路基板11のおもて面(に接合される接合部16c)に垂直な主面を有してもよい。また、連結部16eは、接合部16b,16cと配線板16aとを一体的に接続する。例えば、連結部16eは、接合部16b,16cの端部から、上方(セラミック回路基板11のおもて面から離れる方向)に延伸し、配線板16aの端部と接続する。
The connecting
配線板16aは、セラミック回路基板11のおもて面に平行な主面を有し、連結部16eと接続部16dとを一体的に接続する。例えば、配線板16aは、セラミック回路基板11の長辺と平行に延伸した矩形状であり、長辺の一部が連結部16eと接続し、短辺が接続部16dと接続する。また、配線板16aは、セラミック回路基板11の長辺と平行に配置された半導体素子12c,12dを跨いでもよい(図1を参照)。なお、配線板16aと連結部16eとの断面は断面U字部が構成されていてもよい。
The
接続部16dは、セラミック回路基板11のおもて面に平行な主面を有し、配線板16aの端部と一体的に接続する。例えば、接続部16dは、セラミック回路基板11の短辺と平行に延伸した矩形状であり、長辺の一部が配線板16aと接続する。
The
このような接続端子16は、連結部16eが接続端子15の連結部15eと隣接し、接合部16b,16cがはんだ13b,13aを介して半導体素子12b,12aの主電極に接合されている。また、接合部16b,16cは、セラミック回路基板11の導電パターン11bにはんだを介して接合されていてもよい。また、接続端子16は、接続部16dが端子ブロック14b上にはんだ(図示を省略)を介して接合されている。
In such a
このような接続端子15,16は、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、接続端子15,16は、耐食性を向上させるために、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの一種を含む合金等をめっき処理してもよい。
また、このような半導体装置10で利用されているはんだ13a~13d(並びに図示を省略する他のはんだ)は、例えば、錫-銀-銅からなる合金、錫-亜鉛-ビスマスからなる合金、錫-銅からなる合金、錫-銀-インジウム-ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成される。さらに、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。
Further, the
また、このような半導体装置10では、導電パターン11bと半導体素子12a~12dとの間のはんだの厚さは、10μm以上、400μm以下が好ましい。半導体素子12a~12dと接続端子15,16の接合部15b,15c,16b,16cとの間のはんだ13a~13dの厚さは、100μm以上、800μm以下が好ましい。また、導電パターン11bと接続端子15,16の接合部15b,15c,16b,16cを接合する場合は、はんだ厚さは、100μm以上、800μm以下が好ましい。はんだ厚さを上記の範囲に制御することは、導電性、放熱性及び応力緩和の面から好ましい。
Further, in such a
なお、半導体装置10の裏面(セラミック回路基板11の金属板11cの裏面)にはんだを介して、図示を省略する放熱板を設けることができる。放熱板は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種から構成される合金、アルミニウムと炭化シリコンからなる複合材、マグネシウムと炭化シリコンとからなる複合材により構成されている。また、耐食性を向上させるために、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの一種を含む合金等により表面をめっき処理してもよい。
A heat sink (not shown) can be provided on the back surface of the semiconductor device 10 (the back surface of the
さらに、この放熱板の裏面側に冷却器(図示を省略)をはんだまたは銀ろう等を介して接合させ、または、サーマルペースト等を介して機械的に取り付けることで放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種から構成される合金等により構成されている。また、冷却器として、フィン、複数のフィンから構成されるヒートシンク、または、水冷による冷却装置等を適用することができる。また、放熱板は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種により構成される。そして、耐食性を向上させるために、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの一種を含む合金等により表面をめっき処理してもよい。また、セラミック回路基板11の裏面には、上記の放熱板に代わって、上記の冷却器を、はんだを介して接合してもよい。
Furthermore, it is also possible to improve heat dissipation by joining a cooler (not shown) to the back side of this heat sink via solder or silver wax, or by mechanically attaching it via thermal paste or the like. Is. The cooler in this case is made of, for example, aluminum, iron, silver, copper, or an alloy composed of at least one of these, which has excellent thermal conductivity. Further, as the cooler, fins, a heat sink composed of a plurality of fins, a water-cooled cooling device, or the like can be applied. Further, the heat sink may be integrally configured with such a cooler. In that case, it is composed of aluminum, iron, silver, copper, or at least one of these, which has excellent thermal conductivity. And to improve corrosion resistance, for example, aluminum, nickel, titanium, chromium, molybdenum, tantalum, niobium, tungsten, vanadium, bismuth, zirconium, hafnium, gold, silver, platinum, palladium, or at least one of these. The surface may be plated with an alloy or the like. Further, instead of the heat sink, the cooler may be joined to the back surface of the
さらに、上記の半導体装置10は、ケース(図示を省略)に収納される。このようなケースは、半導体装置10を収納する開口部を備える枠状を成している。ケースに収納された半導体装置10はその周囲が囲まれて、下部が放熱板により支持される。また、このようなケースには、例えば、半導体装置10の端子ブロック14a,14b,14cに電気的に接続する接続端子が一体形成されている。なお、このようなケースは、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド(PPS)、ポリブチレンテレフタレート(PBT)樹脂、ポリブチレンサクシネート(PBS)樹脂、ポリアミド(PA)樹脂、または、アクリロニトリルブタジエンスチレン(ABS)樹脂等がある。
Further, the
そして、ケース内の半導体装置10は、封止樹脂によりケースの開口部内に封止される。このような封止樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とで構成されている。また、封止部材は、ゲルにより構成されてもよい。
Then, the
組み立て治具は、素子固定治具、ガイド治具及び保持治具を備えている。さらに、保持治具は、端子固定治具を伴って利用される。なお、このような組み立て治具は、はんだによる接合工程時の加熱温度に耐えうる材質により構成されている。このような材質は、例えば、カーボン、マシナブルセラミックス、耐熱化性が高いステンレス鋼材等である。 The assembly jig includes an element fixing jig, a guide jig, and a holding jig. Further, the holding jig is used together with the terminal fixing jig. It should be noted that such an assembly jig is made of a material that can withstand the heating temperature during the soldering process. Such materials include, for example, carbon, machinable ceramics, stainless steel with high heat resistance, and the like.
まず、保持治具50並びに保持治具50と共に利用される端子固定治具40について説明する。先に、端子固定治具40について、図4を用いて説明する。図4は、第1の実施の形態の半導体装置の製造で利用される組み立て治具を構成する保持治具の端子固定治具を説明するための図である。なお、図4(A)は、端子固定治具40のおもて面側の斜視図、図4(B)は、端子固定治具40の背面側の斜視図をそれぞれ表している。
First, the holding
端子固定治具40は、セラミック回路基板11のおもて面に対して、平行な垂直挟持板42,44と、同様に垂直な水平挟持板41,43とを有している。端子固定治具40は、例えば、垂直挟持板42,44と、垂直挟持板42,44の接続箇所からセラミック回路基板11に向かって延びる水平挟持板43と、セラミック回路基板11から離れる方向に延びる水平挟持板41とを有している。この場合、端子固定治具40は、断面十字形状が構成されている。また、端子固定治具40は、例えば、垂直挟持板42,44と、垂直挟持板42,44とを合わせた板状部の略中央からセラミック回路基板11に向かって延びる水平挟持板43とを有している。この場合、断面T字形状が構成されている。さらに、端子固定治具40は、例えば、垂直挟持板42と、垂直挟持板42の端部に接続され、垂直挟持板42からセラミック回路基板11に向かって伸びている水平挟持板43とを有し、断面L字形状が構成されていてもよい。また、垂直挟持板42,44のおもて面の略中央部には、例えば、円柱状の突起部42a1,44a1が形成されている。垂直挟持板42,44のおもて面の水平挟持板41に接して、凸部42a2,42a3,44a2,44a3が形成されている。また、垂直挟持板42,44の裏面の略中央部にも、例えば、円柱状の突起部42b1,44b1が形成されている。垂直挟持板42,44の裏面の水平挟持板43に接して、凸部42b2,42b3,44b2,44b3が形成されている。
The
次いで、保持治具50について、図5を用いて説明する。図5は、第1の実施の形態の半導体装置の製造で利用される組み立て治具を構成する保持治具を説明するための図である。なお、図5(A)は、保持治具50の平面図、図5(B)は、保持治具50の裏面51a7,51b7側の斜視図をそれぞれ表している。
Next, the holding
保持治具50は、被支持板51aと、被支持板51aの裏面51a7に一体的に形成された垂直保持部52aと垂直保持部52aに垂直な面を有する水平保持部53aとを有している。さらに、保持治具50は、被支持板51bと、被支持板51bの裏面51b7に一体的に形成された垂直保持部52bと垂直保持部52bに垂直な面を有する水平保持部53bとを有している。
The holding
被支持板51a,51bの裏面51a7,51b7は、セラミック回路基板11のおもて面に対して、平行である。また、被支持板51a,51bは対向する側にスリット部51a1,51b1並びに係合部51a2,51a3,51b2,51b3が形成されている。
The back surfaces 51a7, 51b7 of the supported
垂直保持部52a,52b及び水平保持部53a,53bは、並列する被支持板51a,51bの裏面51a7,51b7にそれぞれ対向するように形成されている。水平保持部53a,53bは、例えば、被支持板51a,51bの裏面51a7,51b7に対して垂直な主面を有し、垂直保持部52a,52bは、例えば、被支持板51a,51bの裏面51a7,51b7に対して平行な主面を有する。垂直保持部52a,52b及び水平保持部53a,53bは、断面がL字形の面を備えている。なお、被支持板51a,51bの裏面51a7,51b7に対して平行な主面は、セラミック回路基板11のおもて面に対して、平行である。垂直保持部52a,52b及び水平保持部53a,53bは、被支持板51a,51bの裏面51a7,51b7との間で断面に直線の3辺を有するU字形の面を有する断面U字部52a1,52b1がそれぞれ構成されている。
The
ここで、保持治具50と端子固定治具40の関係について、図6及び図7を用いて説明する。図6及び図7は、第1の実施の形態の半導体装置の製造方法で利用される組み立て治具を構成する保持治具及び端子固定治具の接続端子に対する取り付けを説明するための図である。なお、図6(A)は、取り付け後の平面図、図6(B)は、図6(A)における一点鎖線X―Xの断面図を表している。図7は、図6に関する裏面側の斜視図を表している。
Here, the relationship between the holding
保持治具50の断面U字部52a1には、配線板15a及び垂直挟持板42が合わせて配置される。同様にして、保持治具50の断面U字部52b1には、配線板16a及び垂直挟持板44が合わせて配置される(図6(B))。こうして、接続端子15の配線板15a,16aは、保持治具50の垂直保持部52a,52bの水平面(セラミック回路基板11のおもて面と平行な面)と、端子固定治具40の垂直挟持板42とで垂直方向(セラミック回路基板11のおもて面と垂直な方向)に挟まれる。そうすることで、接続端子15の配線板15a(ひいては、接合部15c)をセラミック回路基板11のおもて面と平行に保持することができる。ここで、断面U字部52a1,52b1に、配線板15a,16a及び垂直挟持板42,44が合わせて嵌合されてもよい。また、垂直挟持板42,44と被支持板51a,51bとの間に空隙があってもよい。空隙があっても、端子固定治具40の荷重により、押さえ付けることができるからである。なお、ここでは、2つの接続端子15,16を設置する例を示した。しかしながら、2つだけでなく、1つであっても構わない。その場合も、同様の効果が得られる。
A
また、保持治具50の断面U字部52a1には、水平挟持板43により配線板15aの連結部15eを押さえることで、配線板15aを断面U字部52a1の奥側に押し込み、断面U字部52a1の垂直面(セラミック回路基板11のおもて面と垂直な面)に配線板15aの端面を突き当てて配置される。同様にして、保持治具50の断面U字部52b1には、水平挟持板43により配線板16aの連結部16eを押さえることで、配線板16aを断面U字部52b1の奥側に押し込み、断面U字部52b1の垂直面(セラミック回路基板11のおもて面と垂直な面)に配線板16aの端面を突き当てて配置される。こうして、接続端子15,16の配線板15a,16aと連結部15e,16eは、保持治具50の水平保持部53a,53bの垂直面(セラミック回路基板11のおもて面と垂直な面)と端子固定治具40の水平挟持板43とで水平方向(セラミック回路基板11のおもて面と平行な面)に挟まれる。そうすることで、接続端子15の配線板15a(ひいては、接合部15c)をセラミック回路基板11のおもて面の所定の水平位置に正確に合わせることができる。なお、ここでは、2つの接続端子15,16を設置する例を示した。しかしながら、2つだけでなく、1つであっても構わない。その場合も、同様の効果が得られる。
Further, the
次に、ガイド治具30について、図8を用いて説明する。図8は、第1の実施の形態の半導体装置の製造で利用される組み立て治具を構成するガイド治具を説明するための図である。なお、図8(A)は、ガイド治具30のおもて面、図8(B)は、ガイド治具30の裏面の斜視図をそれぞれ表している。
Next, the
ガイド治具30は、平板状の支持部材31と端子ガイド部33a,33b,33c,33dとを備えている。このようなガイド治具30は、後述する素子固定治具20の開口部22に端子ガイド部33a,33b,33c,33dが入り込み、支持部材31の裏面が支持部材21の開口部22の外周縁部に支持されて、素子固定治具20上に配置される。支持部材31は、そのおもて面に開口された開口部32が形成されている。開口部32は、ガイド治具30が素子固定治具20上に配置された際に、半導体素子12a~12dの電極上に接続端子16,15の接合部16b,16c,15b,15cが配置される配置領域32a~32dと、接続端子16,15の接続部16d,15dが(端子ブロック14b,14a上に)配置される配置領域32e,32fとを含んでいる。
The
端子ガイド部33aは、接続端子16の接合部16cが接合される接合領域の周縁部の少なくとも一部に沿って取り囲む。例えば、端子ガイド部33aは、ガイド治具30が素子固定治具20上に配置された際に、半導体素子12bの主電極の外周(配置領域32aの側部)上に配置されるように、支持部材31の開口部32に垂下部33a1,33a2を介して形成されている。同様に、端子ガイド部33b,33c,33dは、半導体素子12a,12d,12cの主電極の外周(配置領域32b,32c,32dの側部)上に配置されるように、支持部材31の開口部32に垂下部33b1,33b2,33c1,33c2,33d1,33d2を介して形成されている。なお、垂下部33a1,33a2,33b1,33b2,33c1,33c2,33d1,33d2の高さは、同一であって、接続端子15,16の高さに応じて設定される。また、端子ガイド部33a,33b,33c,33d及び垂下部33a1,33a2,33b1,33b2,33c1,33c2,33d1,33d2により開口部34a,34b,34c,34dが構成されている。
The
次に、素子固定治具20について、図9を用いて説明する。図9は、第1の実施の形態の半導体装置の製造で利用される組み立て治具を構成する素子固定治具を説明するための図である。なお、図9(A)は、素子固定治具20のおもて面、図9(B)は、素子固定治具20の裏面をそれぞれ表している。
Next, the
素子固定治具20は、セラミック回路基板11上に配置される。このような素子固定治具20は、平板状の支持部材21を備えている。支持部材21は、そのおもて面に開口された開口部22,23が形成されている。開口部22は、素子固定治具20がセラミック回路基板11上に配置された際に、半導体素子12a~12dが配置される配置領域22a~22dと、端子ブロック14b,14aが配置される配置領域22e,22fとを含んでいる。開口部23は、素子固定治具20がセラミック回路基板11上に配置された際に、端子ブロック14cが配置される。
The
次に、このような素子固定治具20、ガイド治具30及び保持治具50を含む組み立て治具を用いた半導体装置10の製造方法について、図6及び図7並びに図10~図13を用いて説明する。
Next, with reference to FIGS. 6 and 7, and FIGS. 10 to 13, a method for manufacturing the
図10~図13は、第1の実施の形態の半導体装置の製造方法を説明するための図である。なお、図10(A)、図10(B)、図11(A)、図11(B)、図12、図13は、組み立て治具を用いた半導体装置10の製造方法を時系列的に表している。また、図12(A)は、組み立て治具により組み立てられた半導体装置10の平面図を、図12(B)は、図12(A)における一点鎖線X-Xの断面図をそれぞれ表している。
10 to 13 are diagrams for explaining a method for manufacturing a semiconductor device according to the first embodiment. 10 (A), 10 (B), 11 (A), 11 (B), 12 and 13, show the manufacturing method of the
半導体装置10を製造するにあたり、事前に、セラミック回路基板11、半導体素子12a~12d、端子ブロック14a,14b,14c、接続端子15,16、はんだ板(図示を省略)及び組み立て治具等を用意しておく。
Before manufacturing the
まず、図10(A)に示すように、セラミック回路基板11を所定のカーボントレイ80の配置領域81にセットする。セラミック回路基板11は、導電パターン11b1,11b2,11b3を上面にして、金属板11cをカーボントレイ80の配置領域81と接するように下面にして、配置する。これによりセラミック回路基板11がカーボントレイ80に固定されて、以降の製造工程において、セラミック回路基板11の位置ずれが防止される。
First, as shown in FIG. 10A, the
次に、図10(B)に示すように、セラミック回路基板11上に素子固定治具20をセットする。これにより、セラミック回路基板11に対して、導電パターン11b1に開口部22の配置領域22a,22bが対応しており、導電パターン11b3に開口部22の配置領域22c,22dが対応している。導電パターン11b3に開口部23が対応している。また、導電パターン11b2に開口部22の配置領域22eが対応し、導電パターン11b1に開口部22の配置領域22fが対応している。
Next, as shown in FIG. 10B, the
次に、図11(A)に示すように、導電パターン11b1の開口部22の配置領域22a,22bに板はんだ(図示を省略)を介して、半導体素子12b,12aをセットする。導電パターン11b2の開口部22の配置領域22c,22dに板はんだ(図示を省略)を介して、半導体素子12d,12cをセットする。また、導電パターン11b1の開口部22の配置領域22f,22eに板はんだ(図示を省略)を介して、端子ブロック14a,14bをセットする。導電パターン11b3の開口部23に板はんだ(図示を省略)を介して、端子ブロック14cをセットする。
Next, as shown in FIG. 11A, the
次に、図11(B)に示すように、素子固定治具20上に、ガイド治具30をセットする。この際、素子固定治具20の開口部22に、ガイド治具30の支持部材31の開口部32に垂下部33a1,33a2,33b1,33b2,33c1,33c2,33d1,33d2を介して形成されている端子ガイド部33a,33b,33c,33dを嵌合させる。これにより、端子ガイド部33a,33b,33c,33dは、半導体素子12b,12a,12d,12cの電極に対応する配置領域32a,32b,32c,32dに隣接して当接する。
Next, as shown in FIG. 11B, the
ここで、保持治具50に対する接続端子15,16のセットについて、図6及び図7を用いて説明する。まず、保持治具50の垂直保持部52aと水平保持部53aとで形成される断面U字部52a1に、接続端子15の配線板15aを配置する。同様に、保持治具50の垂直保持部52bと水平保持部53bとで形成される断面U字部52b1に、接続端子16の配線板16aを配置する。次に、連結部15e,16eを対向させて、その間隔に端子固定治具40の水平挟持板43を挟み込み連結部15e,16eにより挟持する。この際、端子固定治具40の垂直挟持板42は、断面U字部52a1の中において接続端子15の配線板15a上に配置され、垂直挟持板44は、断面U字部52b1の中において接続端子16の配線板16a上に配置される。
Here, the set of the
この際、図6(A)に示すように、被支持板51aのスリット部51a1及び係合部51a2,51a3に、端子固定治具40の突起部42a1が嵌合するとともに、凸部42a2,42a3がそれぞれ係合する。同様に、被支持板51bのスリット部51b1及び係合部51b2,51b3に、端子固定治具40の突起部44a1が嵌合するとともに、凸部44a2,44a3がそれぞれ係合する。このようにして、図6及び図7に示されるように、保持治具50に端子固定治具40を用いて接続端子15,16が保持される。
At this time, as shown in FIG. 6A, the protrusion 42a1 of the
次に、図11(B)に示したガイド治具30の開口部32の配置領域32a,32b,32c,32d,32e,32fに板はんだをセットする。そして、このようなガイド治具30の開口部32に、保持治具50が端子固定治具40と共に取り付けられた接続端子15,16を嵌め込む。
Next, the plate solder is set in the
すると、図12に一部示されるように、接続端子15の接合部15b,15cが半導体素子12d,12cに配置される。また、接続端子15の接続部15dが端子ブロック14aに配置される。同様に、接続端子16の接合部16b,16cが半導体素子12b,12aに配置される。また、接続端子16の接続部16dが端子ブロック14bに配置される。
Then, as partially shown in FIG. 12, the
例えば、この際、接続端子15,16の接合部15c,16cは、ガイド治具30の端子ガイド部33d,33b、または、保持治具50の垂直保持部52a,52b、水平保持部53a,53bに位置合わせされて、半導体素子12c,12aの主電極上に板はんだ13c1,13a1と共に確実に当接される。
For example, at this time, the
また、保持治具50の被支持板51a,51bの裏面51a7,51b7は、ガイド治具30の支持部材31の開口部32により支持されている。このため、接続端子15,16の接合部15c,16cの半導体素子12c,12aに対する高さが維持される。
Further, the back surfaces 51a7 and 51b7 of the supported
なお、ここでは、図示を省略しているものの、接続端子15,16の接合部15b,16bについても同様にガイド治具30の端子ガイド部33c,33aにより半導体素子12d,12bに対して適切に位置合わせされて、半導体素子12d,12bに対する高さが維持される。
Although not shown here, the
次に、図13に示すように、このような組み立て治具60の保持治具50の被支持板51a,51b上の中心に重し70を配置する。この状態で、加熱して板はんだを溶融させ、溶融したはんだを固化させる。これにより、接続端子15,16の接合部15b,15c,16b,16cは、半導体素子12d,12c,12b,12aにはんだ13d,13c,13b,13aにより固着される。また、接続端子15,16の接続部15d,16dは、端子ブロック14a,14bに固着される。
Next, as shown in FIG. 13, the
重し70を取り外し、保持治具50(並びに端子固定治具40)、ガイド治具30及び素子固定治具20を除去すると、図1及び図2に示した半導体装置10が製造され、半導体装置10をカーボントレイ80から取り出す。
When the
以上により、図1及び図2に示した半導体装置10を製造することができる。なお、この後、このようにして製造された半導体装置10をケースの開口部に収納し、半導体装置10の裏面に放熱板を取り付け、ケースに一体成形された外部接続端子と半導体装置10の端子ブロック14a,14b,14cとを電気的に接続する。開口部を封止樹脂で封止することで、半導体モジュールが構成される。
From the above, the
上記の組み立て治具60は、半導体素子12a~12dが導電パターン11b1~11b3に配置されたセラミック回路基板11と、半導体素子12a~12dまたは導電パターン11b1~11b3に接合される接合部15c,15b,16c,16bと接合部15c,15b,16c,16bに接続された連結部15e,16eと連結部15e,16eに接続されて接合部15c,15b,16c,16bから間隔をあけて設けられた配線板15a,16aを有する接続端子15,16と、を備えている。このような組み立て治具60は、配線板15a,16aの裏面に配置され、配線板15a,16aを裏面から支える垂直保持部52a,52bを有する保持治具50と、配線板15a,16aのおもて面に配置され、垂直保持部52a,52bと配線板15a,16aを挟持する垂直挟持板42,44を有する端子固定治具40を有する。
The
すなわち、保持治具50の被支持板51b,51aの裏面51b7,51a7に形成された垂直保持部52b,52aに保持された接続端子16,15の接合部16c,16b,15c,15bの半導体素子12a~12dに対する高さが維持される。
That is, the semiconductor elements of the
また、上記の組み立て治具60は、セラミック回路基板11に対して、半導体素子12a~12dの電極に隣接して配置される端子ガイド部33c,33d,33a,33bと、おもて面と対向して、端子ガイド部33c,33d,33a,33bから所定の間隔をあけて設けられた開口部32が形成された支持部材31とを有するガイド治具30をさらに備えている。この際、保持治具50は、ガイド治具30上に配置され、支持部材31により被支持板51b,51aの裏面が支持されて、接合部16c,16b,15c,15bを端子ガイド部33c,33d,33a,33bで電極にそれぞれ位置合わせされる。
Further, the
すなわち、組み立て治具60では、ガイド治具30の端子ガイド部33a,33b,33c,33dにより、接続端子16,15の接合部16c,16b,15c,15bが半導体素子12a~12dの主電極に位置合わせされて確実に配置される。
That is, in the
このため接続端子16,15を半導体素子12a~12dに対して適切に位置合わせしつつ、高さを維持して固着させることができるようになり、また、はんだ13a~13dの厚さを均一に保つことが可能となる。なお、ここでは、2つの接続端子15,16を同時に設置する例を示した。しかしながら、2つだけでなく、1つであっても構わない。その場合も、同様の効果が得られる。また、ここでは、接続端子16,15が、半導体素子12a~12dに接合される例を示した。この例に限らず、接続端子16,15が、導電パターン11b1~11b3に接合されても構わない。また、接続端子16,15が、導電パターン11b1~11b3上に配置された導電ブロックに接合されても構わない。その場合も、同様の効果が得られる。
Therefore, the
[第2の実施の形態]
第2の実施の形態では、第1の実施の形態の半導体装置10の製造で利用される組み立て治具の別の形態について図14及び図15を用いて説明する。なお、第2の実施の形態では、第1の実施の形態の組み立て治具60が備える構成と同様のものには同じ符号を付し、それらの説明については省略する。図14及び図15は、第2の実施の形態の半導体装置の製造方法を説明するための図である。なお、図14は、図15における一点鎖線Y-Yの断面図である。また、図15は、図12(A)における平面図に相当する。
[Second Embodiment]
In the second embodiment, another embodiment of the assembly jig used in the manufacture of the
第2の実施の形態では、素子固定治具20aの支持部材21及びガイド治具30aの支持部材31に、素子固定治具20aにガイド治具30aを取り付けた際に位置合わせされる挿入孔21a,31aがそれぞれ形成されている。
In the second embodiment, the
また、保持治具50aの被支持板51a,51bには、図15に示されるように、脚部51a4,51a5,51a6,51b4,51b5,51b6が形成されている。この脚部51a4,51a5,51a6,51b4,51b5,51b6は、保持治具50aをガイド治具30aに取り付けると、素子固定治具20aの支持部材21及びガイド治具30aの支持部材31の挿入孔21a,31aに挿入して、セラミック回路基板11の導電パターン11bに接触する。この際、脚部51a4,51a5,51a6,51b4,51b5,51b6の高さは、保持治具50aの被支持板51a,51bの裏面51a7,51b7と、ガイド治具30aの支持部材31とのおもて面との間に間隔が設けられるようにする。なお、図14では、挿入孔21a,31aのみを示しているが、脚部51a5,51a6,51b5,51b6に対応して、素子固定治具20aの支持部材21及びガイド治具30aの支持部材31に、挿入孔21a,31aと同様に挿入孔が形成されている。
Further, as shown in FIG. 15, leg portions 51a4, 51a5, 51a6, 51b4, 51b5, 51b6 are formed on the supported
また、図15に示すような脚部51a4,51a5,51a6及び脚部51b4,51b5,51b6の形成位置及び個数は、一例であり、この場合に限らない。また、脚部51a4,51a5,51a6及び脚部51b4,51b5,51b6の形状は柱状であって、その断面は円形でも方形状でも楕円形でも構わない。素子固定治具20aの支持部材21及びガイド治具30aの支持部材31の挿入孔21a,31aは脚部51a4,51b4の形状に対応した形状を成している。
Further, the formation positions and numbers of the legs 51a4, 51a5, 51a6 and the legs 51b4, 51b5, 51b6 as shown in FIG. 15 are examples, and are not limited to this case. Further, the legs 51a4, 51a5, 51a6 and the legs 51b4, 51b5, 51b6 have a columnar shape, and the cross section thereof may be circular, square, or elliptical. The insertion holes 21a and 31a of the
ところで、第1の実施の形態では、例えば、図12(B)に示される、素子固定治具20の支持部材21の厚さ(長さA)、ガイド治具30の支持部材31の厚さ(長さB)、保持治具50の水平保持部53a,53bの長さ(長さC)に対するそれぞれの公差は±50μm、±50μm、±50μmを必要としていた。したがって、セラミック回路基板11と接続端子15,16の接合部15b,15c,16b,16cとの間隔の公差は、素子固定治具20、ガイド治具30、保持治具50を順に取り付けた際の組み立て治具60の全体の公差として±150μmを要する。
By the way, in the first embodiment, for example, the thickness (length A) of the
これに対して、第2の実施の形態では、被支持板51a,51bに形成した脚部51a4,51a5,51a6,51b4,51b5,51b6により、保持治具50aの被支持板51a,51bがガイド治具30aの支持部材31から浮いた状態となり、脚部51a4,51a5,51a6,51b4,51b5,51b6が直接セラミック回路基板11と接触する。このため、セラミック回路基板11と接続端子15,16の接合部15b,15c,16b,16cとの間隔の公差は、保持治具50aの水平保持部53a,53bの長さ(長さC)及び脚部51a4,51a5,51a6,51b4,51b5,51b6の長さ(長さC’)による公差±50μmのみを考慮すればよく、公差を低減することが可能となる。
On the other hand, in the second embodiment, the supported
このように素子固定治具20a及びガイド治具30aの公差を低減することができるために、接続端子15,16の接合部15b,15c,16b,16cを半導体素子12d,12c,12b,12aに接合するはんだ13d,13c,13b,13aの厚さを精度よく制御することが可能となる。
In order to reduce the tolerance between the
さらに、このような素子固定治具20a及びガイド治具30aは高い加工精度を必要としないために、素子固定治具20a及びガイド治具30aの製造コストを削減することができる。
Further, since such an
また、第2の実施の形態でも、第1の実施の形態と同様に、接続端子16,15を半導体素子12a~12dに対して適切に位置合わせしつつ、高さを維持して固着させることができるようになり、また、はんだ13a~13dの厚さを均一に保つことが可能となる。
Further, also in the second embodiment, as in the first embodiment, the
また、第1,第2の実施の形態の組み立て治具60,60aは、保持治具50(及び端子固定治具40)、ガイド治具30、素子固定治具20を含んでいる場合を例に挙げて説明している。この場合に限らず、組み立て治具60,60aは、少なくとも、保持治具50(及び端子固定治具40)を含んでいればよく、半導体素子12a~12dが固着されたセラミック回路基板11に対して、保持治具50(及び端子固定治具40)とガイド治具30のみを利用することも可能である。また、それらの場合は、第2の実施の形態の脚部をそれぞれ適用することができる。
Further, the assembly jigs 60 and 60a of the first and second embodiments include a holding jig 50 (and a terminal fixing jig 40), a
なお、第1,第2の実施の形態では、2つの接続端子15,16を同時に設置する例を示した。しかしながら、2つだけでなく、1つであっても構わない。その場合も、同様の効果が得られる。また、ここでは、接続端子15,16が、半導体素子12a~12dに接合される例を示した。この例に限らず、接続端子15,16が、導電パターン11b1~11b3に接合されても構わない。また、接続端子15,16が、導電パターン11b1~11b3上に配置された導電ブロックに接合されても構わない。その場合も、同様の効果が得られる。
In the first and second embodiments, an example in which two
10 半導体装置
11 セラミック回路基板
11a 絶縁板
11b,11b1,11b2,11b3 導電パターン
11c 金属板
12a,12b,12c,12d 半導体素子
12a1,12b1,12c1,12d1 おもて面
13a,13b,13c,13d はんだ
14a,14b,14c 端子ブロック
15,16 接続端子
15a,16a 配線板
15b,15c,16b,16c 接合部
15d,16d 接続部
15e,16e 連結部
20 素子固定治具
21 支持部材
22,23,32,34a,34b,34c,34d 開口部
22a,22b,22c,22d,22e,22f,32a,32b,32c,32d,32e,32f 配置領域
30 ガイド治具
31 支持部材
33a,33b,33c,33d 端子ガイド部
33a1,33a2,33b1,33b2,33c1,33c2,33d1,33d2 垂下部
40 端子固定治具
41,43 水平挟持板
42,44 垂直挟持板
42a1,42b1,44a1,44b1 突起部
42a2,42a3,42b2,42b3,44a2,44a3,44b2,44b3 凸部
50 保持治具
51a,51b 被支持板
51a1,51b1 スリット部
51a2,51a3,51b2,51b3 係合部
51a7,51b7 裏面
52a,52b 垂直保持部
52a1,52b1 断面U字部
53a,53b 水平保持部
10
Claims (13)
前記半導体素子または前記導電パターンに接合される接合部と、前記接合部に接続された連結部と、前記連結部に接続されて前記接合部から間隔をあけて設けられた配線板とを有する接続端子と、を備える半導体装置に対して、
前記配線板の裏面に配置され、前記配線板を裏面から支える垂直保持部を有する保持治具と、
前記配線板のおもて面に配置され、前記垂直保持部と前記配線板を挟持する垂直挟持板を有する端子固定治具と、
を有し、
前記保持治具は、前記垂直保持部に接続され前記垂直保持部に垂直な面を有する水平保持部をさらに有し、
前記端子固定治具は、前記垂直挟持板に接続され前記垂直挟持板に垂直な面を有し、前記水平保持部と前記連結部を挟持する水平挟持板をさらに有している、
組み立て治具。 A substrate in which semiconductor elements are arranged in a conductive pattern,
A connection having a joint portion bonded to the semiconductor element or the conductive pattern, a connecting portion connected to the joint portion, and a wiring board connected to the connecting portion and provided at a distance from the joint portion. For semiconductor devices equipped with terminals
A holding jig arranged on the back surface of the wiring board and having a vertical holding portion for supporting the wiring board from the back surface.
A terminal fixing jig that is arranged on the front surface of the wiring board and has a vertical holding portion and a vertical holding plate that holds the wiring board.
Have,
The holding jig further has a horizontal holding portion that is connected to the vertical holding portion and has a surface perpendicular to the vertical holding portion.
The terminal fixing jig is connected to the vertical holding plate and has a surface perpendicular to the vertical holding plate, and further has a horizontal holding plate that holds the horizontal holding portion and the connecting portion.
Assembly jig.
請求項1に記載の組み立て治具。 The holding jig is provided at a distance from the vertical holding portion, and further has a supported plate having a horizontal surface on the vertical holding portion.
The assembly jig according to claim 1 .
請求項2に記載の組み立て治具。 A first support member having a first opening into which the connection terminal, the holding jig and a part of the terminal fixing jig are inserted, and arranged on the back surface of the supported plate of the holding jig, and Further provided with a guide jig having a terminal guide portion connected to the first support member and surrounding along at least a part of a peripheral edge portion of a joint region to which the joint portion of the connection terminal is joined.
The assembly jig according to claim 2 .
さらに有する請求項3に記載の組み立て治具。 An element fixing jig which is arranged on the substrate and has a second opening formed along a part of the peripheral edge of the arrangement region where the semiconductor element is arranged.
The assembly jig according to claim 3 , further comprising.
請求項4に記載の組み立て治具。 The element fixing jig is arranged on the back surface of the first support member of the guide jig, has a second support member that supports the guide jig from the back surface, and the terminal guide portion has the second opening. Placed adjacent to the junction region via
The assembly jig according to claim 4 .
請求項2乃至5のいずれかに記載の組み立て治具。 The holding jig has rod-shaped legs in which the tip end portion of the back surface of the supported plate is in contact with the substrate and a predetermined distance is maintained between the back surface of the supported plate and the front surface of the substrate. Have a part,
The assembly jig according to any one of claims 2 to 5 .
前記端子固定治具は、前記垂直挟持板と、前記垂直挟持板の中央付近に接続され前記垂直挟持板に垂直な面を有する前記水平挟持板を有しており、前記垂直挟持板と前記水平挟持板とで断面T字形状が構成されており、
前記保持治具は、前記接続端子に対応して2列に配置され、互いに対向する前記水平保持部と、前記水平保持部に接続され前記水平保持部から他方の列の前記水平保持部に向かって延伸する前記垂直保持部とを有し、
前記水平挟持板を中心にして、複数の前記接続端子が配置され、対向させた前記水平保持部で挟持させ、
前記垂直保持部と前記垂直挟持板とで、前記接続端子の前記配線板を、前記垂直挟持板の挟持方向に直交して挟持させる、
請求項1乃至5のいずれかに記載の組み立て治具。 For a semiconductor device having the connection terminals arranged in two rows and having the pair of connection terminals having the connection portions facing each other.
The terminal fixing jig has the vertical holding plate and the horizontal holding plate connected to the vicinity of the center of the vertical holding plate and having a surface perpendicular to the vertical holding plate, and the vertical holding plate and the horizontal holding plate. It has a T-shaped cross section with a holding plate.
The holding jigs are arranged in two rows corresponding to the connection terminals, and are connected to the horizontal holding portions facing each other and the horizontal holding portions, and are directed from the horizontal holding portions to the horizontal holding portions in the other row. With the vertical holding portion to be stretched
A plurality of the connection terminals are arranged around the horizontal holding plate, and the horizontal holding portions are held so as to be opposed to each other.
The vertical holding portion and the vertical holding plate hold the wiring board of the connection terminal orthogonally to the holding direction of the vertical holding plate.
The assembly jig according to any one of claims 1 to 5 .
前記接続端子に対し、前記配線板を前記配線板の裏面から支える垂直保持部を有する保持治具を取り付ける第1取り付け工程と、
前記保持治具が取り付けられた前記接続端子に対し、前記配線板のおもて面に配置され、前記垂直保持部と前記配線板を挟持する垂直挟持板を有する端子固定治具を取り付ける第2取り付け工程と、
前記基板に対して、前記接合部が前記半導体素子上または前記導電パターン上に配置されるように前記保持治具を配置する接続端子配置工程と、
を有する半導体装置の製造方法。 A substrate in which a semiconductor element is arranged in a conductive pattern, a joint portion bonded to the semiconductor element or the conductive pattern, a connecting portion connected to the joint portion, and a distance from the joint portion connected to the connecting portion. The preparatory step of preparing a connection terminal having a wiring board provided with an opening, and
The first attachment step of attaching a holding jig having a vertical holding portion for supporting the wiring board from the back surface of the wiring board to the connection terminal.
A terminal fixing jig that is arranged on the front surface of the wiring board and has a vertical holding plate that sandwiches the vertical holding portion and the wiring board is attached to the connection terminal to which the holding jig is attached. 2 Installation process and
A connection terminal arranging step of arranging the holding jig so that the joint portion is arranged on the semiconductor element or the conductive pattern with respect to the substrate.
A method for manufacturing a semiconductor device having.
前記第2取り付け工程にて、前記端子固定治具がさらに有する、前記垂直挟持板に接続され前記垂直挟持板に垂直な面を有する水平挟持板を前記連結部の外面に配置して、前記水平保持部と前記水平挟持板とで前記連結部を前記垂直挟持板の挟持方向に直交して挟持する、
請求項8に記載の半導体装置の製造方法。 In the first mounting step, the U-shaped cross section formed by the horizontal holding portion further possessed by the holding jig and having a surface connected to the vertical holding portion and having a surface perpendicular to the vertical holding portion and the vertical holding portion. Place the wiring board in
In the second mounting step, the horizontal holding plate further possessed by the terminal fixing jig, which is connected to the vertical holding plate and has a surface perpendicular to the vertical holding plate, is arranged on the outer surface of the connecting portion to be horizontal. The holding portion and the horizontal holding plate hold the connecting portion orthogonally to the holding direction of the vertical holding plate.
The method for manufacturing a semiconductor device according to claim 8 .
前記保持治具は、前記垂直保持部から間隔をあけて設けられ、前記垂直保持部に水平な面を有する被支持板をさらに有し、
前記接続端子配置工程にて、前記保持治具を前記ガイド治具上に配置して、前記第1開口部に前記接続端子、前記保持治具と前記端子固定治具の一部が挿入されて、前記第1支持部材により前記被支持板の裏面が支持されて、前記接合部を前記端子ガイド部で前記接合領域に位置合わせする、
請求項8または9に記載の半導体装置の製造方法。 Prior to the connection terminal arrangement step, the peripheral edge of the joint region where the first support member having the first opening formed and the first support member are connected to the substrate and the joint portion of the connection terminal is joined. Install a guide jig with a terminal guide section that surrounds at least part of the section.
The holding jig is provided at a distance from the vertical holding portion, and further has a supported plate having a horizontal surface on the vertical holding portion.
In the connection terminal arrangement step, the holding jig is arranged on the guide jig, and the connection terminal, the holding jig, and a part of the terminal fixing jig are inserted into the first opening. The back surface of the supported plate is supported by the first support member, and the joint portion is aligned with the joint region by the terminal guide portion.
The method for manufacturing a semiconductor device according to claim 8 or 9 .
請求項10に記載の半導体装置の製造方法。 In the preparatory step, an element fixing jig having a second opening formed along a part of a peripheral edge of an arrangement region in which the semiconductor element is arranged is arranged on the substrate, and the second The semiconductor element is arranged in the arrangement region in the opening.
The method for manufacturing a semiconductor device according to claim 10 .
請求項11に記載の半導体装置の製造方法。 Prior to the connection terminal arrangement step, the guide jig is arranged on the element fixing jig, and the terminal guide portion is arranged in the joint region via the second opening.
The method for manufacturing a semiconductor device according to claim 11 .
前記接続端子配置工程にて、前記基板に対して、前記保持治具を配置して、前記脚部の先端部を前記基板のおもて面に接して、前記被支持板の裏面と前記基板のおもて面との間に所定の距離を維持する、
請求項10乃至12のいずれかに記載の半導体装置の製造方法。 The holding jig has a rod-shaped leg on the back surface of the supported plate, and has a rod-shaped leg.
In the connection terminal arrangement step, the holding jig is arranged with respect to the substrate, the tip of the leg is in contact with the front surface of the substrate, and the back surface of the supported plate and the substrate are brought into contact with each other. Maintain a predetermined distance from the front surface,
The method for manufacturing a semiconductor device according to any one of claims 10 to 12 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018071169A JP7077728B2 (en) | 2018-04-02 | 2018-04-02 | Manufacturing method of assembly jigs and semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018071169A JP7077728B2 (en) | 2018-04-02 | 2018-04-02 | Manufacturing method of assembly jigs and semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019186264A JP2019186264A (en) | 2019-10-24 |
JP7077728B2 true JP7077728B2 (en) | 2022-05-31 |
Family
ID=68341946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018071169A Active JP7077728B2 (en) | 2018-04-02 | 2018-04-02 | Manufacturing method of assembly jigs and semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7077728B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7170911B2 (en) * | 2019-12-02 | 2022-11-14 | 三菱電機株式会社 | Power semiconductor device and its manufacturing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013179256A (en) | 2012-02-09 | 2013-09-09 | Fuji Electric Co Ltd | Assembly jig of semiconductor device and method of manufacturing semiconductor device by using assembly jig |
JP2014187245A (en) | 2013-03-25 | 2014-10-02 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing semiconductor device |
US20150270186A1 (en) | 2014-03-20 | 2015-09-24 | Mitsubishi Electric Corporation | Semiconductor device |
JP2017037892A (en) | 2015-08-07 | 2017-02-16 | 富士電機株式会社 | Semiconductor device |
-
2018
- 2018-04-02 JP JP2018071169A patent/JP7077728B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013179256A (en) | 2012-02-09 | 2013-09-09 | Fuji Electric Co Ltd | Assembly jig of semiconductor device and method of manufacturing semiconductor device by using assembly jig |
JP2014187245A (en) | 2013-03-25 | 2014-10-02 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing semiconductor device |
US20150270186A1 (en) | 2014-03-20 | 2015-09-24 | Mitsubishi Electric Corporation | Semiconductor device |
JP2017037892A (en) | 2015-08-07 | 2017-02-16 | 富士電機株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2019186264A (en) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6171586B2 (en) | Semiconductor device | |
US10028400B2 (en) | Semiconductor device | |
JP7156025B2 (en) | semiconductor equipment | |
KR101444550B1 (en) | Semiconductor module | |
JP6308300B2 (en) | Semiconductor device | |
JP2017017195A (en) | Semiconductor device and semiconductor device manufacturing method | |
CN112786556A (en) | Semiconductor device and method for manufacturing semiconductor device | |
US11164846B2 (en) | Semiconductor device manufacturing method and soldering support jig | |
JP7077728B2 (en) | Manufacturing method of assembly jigs and semiconductor devices | |
US20200381327A1 (en) | Semiconductor device | |
WO2020208739A1 (en) | Semiconductor device | |
JP6888742B2 (en) | Semiconductor device | |
CN110582847B (en) | Semiconductor module | |
JP6958026B2 (en) | Semiconductor device | |
CN115117011A (en) | Power semiconductor module and method for producing a power semiconductor module | |
JP7131708B2 (en) | semiconductor equipment | |
JP5217014B2 (en) | Power conversion device and manufacturing method thereof | |
CN113056813A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP7184084B2 (en) | semiconductor module | |
JP2019079891A (en) | Semiconductor device | |
JP6891456B2 (en) | Semiconductor device | |
US11631622B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2019079935A (en) | Power semiconductor device | |
WO2022202638A1 (en) | Circuit device | |
JP7238565B2 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7077728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |