JP7064710B2 - Insulation circuit board and manufacturing method of insulation circuit board - Google Patents

Insulation circuit board and manufacturing method of insulation circuit board Download PDF

Info

Publication number
JP7064710B2
JP7064710B2 JP2018034678A JP2018034678A JP7064710B2 JP 7064710 B2 JP7064710 B2 JP 7064710B2 JP 2018034678 A JP2018034678 A JP 2018034678A JP 2018034678 A JP2018034678 A JP 2018034678A JP 7064710 B2 JP7064710 B2 JP 7064710B2
Authority
JP
Japan
Prior art keywords
layer
insulating
ceramic
circuit board
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018034678A
Other languages
Japanese (ja)
Other versions
JP2019149515A (en
Inventor
東洋 大橋
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2018034678A priority Critical patent/JP7064710B2/en
Publication of JP2019149515A publication Critical patent/JP2019149515A/en
Application granted granted Critical
Publication of JP7064710B2 publication Critical patent/JP7064710B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、絶縁層と、この絶縁層の一方の面に形成された回路層と、を備えた絶縁回路基板、及び、絶縁回路基板の製造方法に関するものである。 The present invention relates to an insulated circuit board including an insulating layer and a circuit layer formed on one surface of the insulating layer, and a method for manufacturing the insulated circuit board.

パワーモジュール、ＬＥＤモジュール及び熱電モジュールにおいては、絶縁層の一方の面に導電材料からなる回路層を形成した絶縁回路基板に、パワー半導体素子、ＬＥＤ素子及び熱電素子が接合された構造とされている。
上述の絶縁回路基板として、例えば特許文献１に記載された金属ベース回路基板が提案されている。 The power module, LED module, and thermoelectric module have a structure in which a power semiconductor element, an LED element, and a thermoelectric element are bonded to an insulating circuit board having a circuit layer made of a conductive material formed on one surface of the insulating layer. ..
As the above-mentioned insulating circuit board, for example, the metal-based circuit board described in Patent Document 1 has been proposed.

特許文献１に記載された金属ベース回路基板においては、金属基板上に絶縁樹脂層が形成され、この絶縁樹脂層上に回路パターンを有する回路層が形成されている。ここで、絶縁樹脂層は、熱硬化型樹脂であるエポキシ樹脂で構成されており、回路層は、銅箔で構成されている。
この金属ベース回路基板においては、回路層上に半導体素子が接合され、金属基板の絶縁樹脂層とは反対側の面にヒートシンクが配設されており、半導体素子で発生した熱をヒートシンク側に伝達して放熱する構造とされている。 In the metal-based circuit board described in Patent Document 1, an insulating resin layer is formed on the metal substrate, and a circuit layer having a circuit pattern is formed on the insulating resin layer. Here, the insulating resin layer is made of an epoxy resin which is a thermosetting resin, and the circuit layer is made of a copper foil.
In this metal-based circuit board, a semiconductor element is bonded on the circuit layer, and a heat sink is arranged on the surface of the metal substrate opposite to the insulating resin layer, and heat generated by the semiconductor element is transferred to the heat sink side. It has a structure that dissipates heat.

また、上述の絶縁回路基板として、セラミックス基板と、このセラミックス基板の一方の面に形成された回路層と、を備えたものが提案されている。
例えば、特許文献２には、回路層に搭載した素子等から発生した熱を効率的に放散させるために、セラミックス基板の前記回路層とは反対側の面に金属層を設けるとともに、この金属層にＡｌＳｉＣ系複合材料からなるヒートシンクが積層接着されたものが提案されている。 Further, as the above-mentioned insulating circuit board, a circuit board including a ceramic substrate and a circuit layer formed on one surface of the ceramic substrate has been proposed.
For example, in Patent Document 2, in order to efficiently dissipate heat generated from an element or the like mounted on a circuit layer, a metal layer is provided on the surface of the ceramic substrate opposite to the circuit layer, and the metal layer is provided. A heat sink made of an AlSiC-based composite material is laminated and bonded to the above.

特開２０１５－２０７６６６号公報Japanese Unexamined Patent Publication No. 2015-207666 特開平１０－０６５０７５号公報Japanese Unexamined Patent Publication No. 10-065075

ところで、特許文献１に記載された絶縁回路基板（金属ベース回路基板）においては、絶縁層が樹脂で構成されていることから、絶縁性が不十分となり、絶縁回路基板としての耐電圧性が確保できないおそれがあった。特に、高電圧が負荷される用途においては、耐電圧性に不安があり、適用することが困難であった。 By the way, in the insulating circuit board (metal-based circuit board) described in Patent Document 1, since the insulating layer is made of resin, the insulating property is insufficient and the withstand voltage as the insulated circuit board is ensured. There was a risk that it could not be done. In particular, in applications where a high voltage is loaded, there is concern about the withstand voltage and it is difficult to apply.

一方、特許文献２に示すように、絶縁層をセラミックス基板で構成した場合に、樹脂で構成された絶縁層よりは耐電圧性に優れている。
しかしながら、最近では、従来にも増して高い電圧で使用されることがあり、さらなる耐電圧性の向上が求められている。 On the other hand, as shown in Patent Document 2, when the insulating layer is made of a ceramic substrate, it has better withstand voltage resistance than the insulating layer made of resin.
However, recently, it may be used at a higher voltage than before, and further improvement in withstand voltage is required.

ここで、耐電圧性を向上させるために、セラミックス基板の厚さを厚くすることが考えられるが、セラミックス基板の厚さを単に厚くしても耐電圧性の向上には限界があった。
すなわち、絶縁破壊は、最も弱い部分が全体の破壊を招く最弱リンクモデルで説明される。ここで、セラミックス基板の厚さを厚くすると、ボイド等の欠陥が存在する確率が高くなるため、セラミックス基板を厚くしても十分な耐電圧性を得ることができなかった。 Here, in order to improve the withstand voltage resistance, it is conceivable to increase the thickness of the ceramic substrate, but even if the thickness of the ceramic substrate is simply increased, there is a limit to the improvement of the withstand voltage resistance.
That is, dielectric breakdown is explained by the weakest link model in which the weakest part causes total failure. Here, if the thickness of the ceramic substrate is increased, the probability that defects such as voids are present increases, so that sufficient withstand voltage resistance cannot be obtained even if the ceramic substrate is thickened.

この発明は、前述した事情に鑑みてなされたものであって、耐電圧性に特に優れた絶縁回路基板、及び、この絶縁回路基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to provide an insulated circuit board having particularly excellent withstand voltage resistance and a method for manufacturing the insulated circuit board.

上述の課題を解決するために、本発明の絶縁回路基板は、絶縁層と、絶縁層の一方の面に形成された回路層と、を備えた絶縁回路基板であって、前記絶縁層は、複数のセラミックス層が絶縁樹脂層を介して積層された構造とされ、最表層に位置する前記セラミックス層に前記回路層が形成されており、複数の前記セラミックス層の厚さがそれぞれ０．３ｍｍ以上０．８ｍｍ以下の範囲内とされており、前記絶縁樹脂層は、無機フィラーを含有する熱硬化型樹脂で構成され、前記絶縁樹脂層の厚さ２０μｍ以上１５０μｍ以下の範囲内とされており、前記絶縁樹脂層単体の耐電圧特性が１０ｋＶ／ｍｍｔ以上とされ、前記縁樹脂層単体の熱伝導率が３Ｗ／（ｍ・Ｋ）以上２０Ｗ／（ｍ・Ｋ）以下の範囲内とされており、前記絶縁層の絶縁耐圧が２３．０ｋＶ以上とされていることを特徴としている。 In order to solve the above-mentioned problems, the insulating circuit board of the present invention is an insulating circuit board including an insulating layer and a circuit layer formed on one surface of the insulating layer, and the insulating layer is The structure is such that a plurality of ceramic layers are laminated via an insulating resin layer, the circuit layer is formed on the ceramic layer located on the outermost layer, and the thickness of each of the plurality of ceramic layers is 0.3 mm or more. The range is 0.8 mm or less, and the insulating resin layer is made of a heat-curable resin containing an inorganic filler, and the thickness of the insulating resin layer is within a range of 20 μm or more and 150 μm or less. The withstand voltage characteristic of the insulating resin layer alone is 10 kV / mmt or more, and the thermal conductivity of the edge resin layer alone is within the range of 3 W / (m · K) or more and 20 W / (m · K) or less. It is characterized in that the insulation withstand voltage of the insulating layer is 23.0 kV or more .

この構成の絶縁回路基板によれば、絶縁層は、複数のセラミックス層が絶縁樹脂層を介して積層された構造とされているので、１つのセラミックス層の厚さを厚くする必要がないため、セラミックス層の内部に欠陥が存在する確率を低く抑えることができる。そして、複数のセラミックス層を、絶縁樹脂層を介して積層しているので、セラミックス層と絶縁樹脂層とによって、耐電圧性を大幅に向上させることができる。
また、絶縁樹脂層が、無機フィラーを含有する熱硬化型樹脂で構成されているので、絶縁樹脂層における熱抵抗を小さくすることができ、放熱特性に優れた絶縁回路基板を得ることができる。
また、前記絶縁樹脂層の厚さが２０μｍ以上とされているので、耐電圧性をさらに向上させることができる。一方、前記絶縁樹脂層の厚さが１５０μｍ以下とされているので、厚さ方向の熱抵抗が高くなることを抑制できる。
また、複数の前記セラミックス層の厚さがそれぞれ０．３ｍｍ以上とされているので、絶縁性を確保することができる。一方、複数の前記セラミックス層の厚さがそれぞれ０．８ｍｍ以下とされているので、セラミックス層の内部に欠陥が存在する確率を確実に低減することができる。 According to the insulating circuit board having this configuration, since the insulating layer has a structure in which a plurality of ceramic layers are laminated via the insulating resin layer, it is not necessary to increase the thickness of one ceramic layer. The probability that a defect exists inside the ceramic layer can be kept low. Since the plurality of ceramic layers are laminated via the insulating resin layer, the withstand voltage resistance can be significantly improved by the ceramic layer and the insulating resin layer.
Further, since the insulating resin layer is made of a thermosetting resin containing an inorganic filler, the thermal resistance in the insulating resin layer can be reduced, and an insulating circuit board having excellent heat dissipation characteristics can be obtained.
Further, since the thickness of the insulating resin layer is 20 μm or more, the withstand voltage can be further improved. On the other hand, since the thickness of the insulating resin layer is 150 μm or less, it is possible to suppress an increase in thermal resistance in the thickness direction.
Further, since the thickness of each of the plurality of ceramic layers is 0.3 mm or more, the insulating property can be ensured. On the other hand, since the thickness of each of the plurality of ceramic layers is 0.8 mm or less, the probability that a defect exists inside the ceramic layer can be reliably reduced.

ここで、本発明の絶縁回路基板においては、前記絶縁層の前記回路層とは反対側の面に金属層が形成されていることが好ましい。
この場合、前記絶縁層の他方の面（回路層とは反対側の面）に金属層が形成されているので、絶縁回路基板における反りの発生を抑制することができる。また、この金属層を介して効率的に放熱することができる。 Here, in the insulating circuit board of the present invention, it is preferable that the metal layer is formed on the surface of the insulating layer opposite to the circuit layer.
In this case, since the metal layer is formed on the other surface of the insulating layer (the surface opposite to the circuit layer), it is possible to suppress the occurrence of warpage in the insulated circuit board. Further, heat can be efficiently dissipated through this metal layer.

本発明の絶縁回路基板の製造方法は、上述の絶縁回路基板の製造方法であって、一のセラミックス板に回路層を形成する回路層形成工程と、回路層が形成されたセラミックス板と、別のセラミックス板と、を、無機フィラー及び熱硬化型樹脂を含有する樹脂組成物を介して積層する積層工程と、積層された前記セラミックス板と前記樹脂組成物を積層方向に加圧するととともに加熱し、樹脂組成物を硬化させて絶縁樹脂層を形成するとともに前記セラミックス板同士を接合することにより、絶縁層を形成する樹脂硬化工程と、を備えていることを特徴としている。 The method for manufacturing an insulated circuit board of the present invention is the above-mentioned method for manufacturing an insulated circuit board, and is different from the circuit layer forming step of forming a circuit layer on one ceramic plate and the ceramic plate on which the circuit layer is formed. The ceramic plate of No. 1 is laminated via a resin composition containing an inorganic filler and a heat-curable resin, and the laminated ceramic plate and the resin composition are pressurized and heated in the lamination direction. It is characterized by comprising a resin curing step of forming an insulating resin layer by curing the resin composition to form an insulating resin layer and joining the ceramic plates to each other.

この構成の絶縁回路基板の製造方法によれば、回路層が形成されたセラミックス板と別のセラミックス板とを無機フィラー及び熱硬化型樹脂を含有する樹脂組成物を介して積層する積層工程と、積層された前記セラミックス板と前記樹脂組成物を積層方向に加圧するととともに加熱して樹脂組成物を硬化させる樹脂硬化工程と、を備えているので、絶縁樹脂層を介してセラミックス板同士を接合することができ、複数のセラミックス層が絶縁樹脂層を介して積層された構造の絶縁層を形成することができる。これにより、耐電圧性に優れた絶縁回路基板を製造することができる。 According to the method for manufacturing an insulated circuit board having this configuration, a laminating step of laminating a ceramic plate on which a circuit layer is formed and another ceramic plate via a resin composition containing an inorganic filler and a thermosetting resin, and a laminating step. Since it includes a resin curing step of pressurizing the laminated ceramic plate and the resin composition in the laminating direction and heating the resin composition to cure the resin composition, the ceramic plates are joined to each other via an insulating resin layer. It is possible to form an insulating layer having a structure in which a plurality of ceramic layers are laminated via an insulating resin layer. This makes it possible to manufacture an insulated circuit board having excellent withstand voltage resistance.

ここで、本発明の絶縁回路基板の製造方法においては、他のセラミックス板に金属層を形成する金属層形成工程を有し、前記積層工程では、少なくとも回路層が形成されたセラミックス板と金属層が形成されたセラミックス板とを、前記樹脂組成物を介して積層することが好ましい。
この場合、複数のセラミックス層が絶縁樹脂層を介して積層された構造の絶縁層の他方の面（回路層とは反対側の面）に金属層が形成され、耐電圧性及び放熱特性に優れた絶縁回路基板を製造することができる。 Here, the method for manufacturing an insulated circuit substrate of the present invention includes a metal layer forming step of forming a metal layer on another ceramic plate, and in the laminating step, at least the ceramic plate and the metal layer on which the circuit layer is formed are formed. It is preferable to laminate the ceramic plate on which the above-mentioned material is formed via the resin composition.
In this case, a metal layer is formed on the other surface (the surface opposite to the circuit layer) of the insulating layer having a structure in which a plurality of ceramic layers are laminated via the insulating resin layer, and the metal layer is excellent in withstand voltage and heat dissipation characteristics. Insulated circuit boards can be manufactured.

また、本発明の絶縁回路基板の製造方法においては、前記樹脂硬化工程では、硬化前の前記樹脂組成物の厚さｔ０と硬化後の前記絶縁樹脂層の厚さｔ１との比ｔ１／ｔ０が０．８以下となるように、積層方向へ加圧することが好ましい。
この場合、樹脂組成物を硬化させる際に十分に加圧することにより、樹脂組成物の厚さ中心まで確実に硬化させることができ、絶縁性に優れた絶縁樹脂層を得ることができる。 Further, in the method for manufacturing an insulating circuit board of the present invention, in the resin curing step, the ratio t1 / t0 of the thickness t0 of the resin composition before curing and the thickness t1 of the insulating resin layer after curing is t1 / t0. It is preferable to pressurize in the stacking direction so as to be 0.8 or less.
In this case, by sufficiently pressurizing the resin composition when it is cured, the resin composition can be reliably cured to the center of the thickness, and an insulating resin layer having excellent insulating properties can be obtained.

本発明によれば耐電圧性に特に優れた絶縁回路基板、及び、この絶縁回路基板の製造方法を提供することができる。 According to the present invention, it is possible to provide an insulated circuit board having particularly excellent withstand voltage resistance and a method for manufacturing the insulated circuit board.

本発明の第一の実施形態である絶縁回路基板を用いたパワーモジュールの断面説明図である。It is sectional drawing explanatory drawing of the power module using the insulation circuit board which is 1st Embodiment of this invention. 図１に示す絶縁回路基板の製造方法を示すフロー図である。It is a flow chart which shows the manufacturing method of the insulation circuit board shown in FIG. 図１に示す絶縁回路基板の製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the insulation circuit board shown in FIG. 本発明の第二の実施形態である絶縁回路基板を用いたパワーモジュールの断面説明図である。It is sectional drawing explanatory drawing of the power module using the insulation circuit board which is the 2nd Embodiment of this invention. 図４に示す絶縁回路基板の製造方法を示すフロー図である。It is a flow chart which shows the manufacturing method of the insulation circuit board shown in FIG. 図４に示す絶縁回路基板の製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the insulation circuit board shown in FIG. 他の実施形態である絶縁回路基板の断面説明図である。It is sectional drawing explanatory drawing of the insulation circuit board which is another embodiment.

以下に、本発明の実施形態について、添付した図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

（第一の実施形態）
図１に、本発明の第一の実施形態である絶縁回路基板１０、及び、この絶縁回路基板１０を用いたパワーモジュール１を示す。 (First embodiment)
FIG. 1 shows an insulated circuit board 10 according to the first embodiment of the present invention, and a power module 1 using the insulated circuit board 10.

このパワーモジュール１は、絶縁回路基板１０と、この絶縁回路基板１０の一方側（図１において上側）にはんだ層２を介して接合された半導体素子３と、絶縁回路基板１０の他方側（図１において下側）にはんだ層３２を介して接合されたヒートシンク３１と、を備えている。 The power module 1 includes an insulating circuit board 10, a semiconductor element 3 bonded to one side (upper side in FIG. 1) of the insulating circuit board 10 via a solder layer 2, and the other side of the insulating circuit board 10 (FIG. 1). A heat sink 31 joined via a solder layer 32 is provided on the lower side in 1.).

はんだ層２、３２は、例えばＳｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｉｎ系、若しくはＳｎ－Ａｇ－Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）とされている。
半導体素子３は、半導体を備えた電子部品であり、必要とされる機能に応じて種々の半導体素子が選択される。 The solder layers 2 and 32 are, for example, Sn—Ag-based, Sn—Cu-based, Sn—In-based, or Sn—Ag—Cu-based solder materials (so-called lead-free solder materials).
The semiconductor element 3 is an electronic component provided with a semiconductor, and various semiconductor elements are selected according to a required function.

ヒートシンク３１は、絶縁回路基板１０側の熱を放散するためのものである。ヒートシンク３１は、熱伝導性が良好な金属材料（銅又は銅合金、アルミニウム又はアルミニウム合金等）や、金属含有複合材料（ＡｌＳｉＣ等）で構成されている。本実施形態においては、ＳｉＣの骨材にアルミニウム材料が充填されたアルミ含有複合材料（ＡｌＳｉＣ）で構成されている。なお、ヒートシンク３１の厚さは、３ｍｍ以上１０ｍｍ以下の範囲内に設定されている。
また、このヒートシンク３１の表面には、骨材に充填されたアルミニウム材料からなるスキン層（図示なし）が形成されている。 The heat sink 31 is for dissipating heat on the insulating circuit board 10 side. The heat sink 31 is made of a metal material having good thermal conductivity (copper or copper alloy, aluminum or aluminum alloy, etc.) or a metal-containing composite material (AlSiC or the like). In the present embodiment, it is composed of an aluminum-containing composite material (AlSiC) in which an aluminum material is filled in an aggregate of SiC. The thickness of the heat sink 31 is set within the range of 3 mm or more and 10 mm or less.
Further, a skin layer (not shown) made of an aluminum material filled in an aggregate is formed on the surface of the heat sink 31.

本実施形態である絶縁回路基板１０は、図１に示すように、絶縁層１１と、この絶縁層１１の一方の面（図１において上面）に形成された回路層１５と、絶縁層１１の他方の面（図１において下面）に形成された金属層１６と、を備えている。 As shown in FIG. 1, the insulating circuit board 10 of the present embodiment includes an insulating layer 11, a circuit layer 15 formed on one surface of the insulating layer 11 (upper surface in FIG. 1), and an insulating layer 11. It includes a metal layer 16 formed on the other surface (lower surface in FIG. 1).

そして、絶縁層１１は、複数のセラミックス層１２が絶縁樹脂層１３を介して積層された構造とされている。本実施形態では、図１に示すように、２つのセラミックス層（第１セラミックス層１２ａ，第２セラミックス層１２ｂ）が絶縁樹脂層１３を介して積層されている。 The insulating layer 11 has a structure in which a plurality of ceramic layers 12 are laminated via an insulating resin layer 13. In this embodiment, as shown in FIG. 1, two ceramic layers (first ceramic layer 12a and second ceramic layer 12b) are laminated via an insulating resin layer 13.

ここで、第１セラミックス層１２ａ及び第２セラミックス層１２ｂは、絶縁性および放熱性に優れた窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）等のセラミックスで構成されている。
本実施形態では、第１セラミックス層１２ａ及び第２セラミックス層１２ｂは、窒化アルミニウム（ＡｌＮ）で構成されている。
また、第１セラミックス層１２ａ及び第２セラミックス層１２ｂの厚さは、それぞれ０．３ｍｍ以上０．８ｍｍ以下の範囲内とすることが好ましい。 Here, the first ceramic layer 12a and the second ceramic layer 12b are made of ceramics such as silicon nitride (Si 3N 4 ), aluminum nitride (AlN), and alumina ( Al 2 O 3 ), which have excellent insulating properties and heat dissipation. It is configured.
In the present embodiment, the first ceramic layer 12a and the second ceramic layer 12b are made of aluminum nitride (AlN).
The thickness of the first ceramic layer 12a and the second ceramic layer 12b is preferably in the range of 0.3 mm or more and 0.8 mm or less, respectively.

２つのセラミックス層（第１セラミックス層１２ａ，第２セラミックス層１２ｂ）の間に介在する絶縁樹脂層１３は、無機フィラーを含有する絶縁性の熱硬化型樹脂で構成されている。
ここで、無機フィラーとしては、例えばアルミナ（Ａｌ２Ｏ３）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）等を用いることができる。また、熱硬化型樹脂としては、エポキシ樹脂、ポリイミド等を用いることができる。
本実施形態では、絶縁樹脂層１３は、無機フィラーとしてアルミナ（Ａｌ２Ｏ３）を含有するエポキシ樹脂で構成されている。 The insulating resin layer 13 interposed between the two ceramic layers (first ceramic layer 12a and second ceramic layer 12b) is composed of an insulating thermosetting resin containing an inorganic filler.
Here, as the inorganic filler, for example, alumina (Al 2 O 3 ), boron nitride (BN), aluminum nitride (AlN) and the like can be used. Further, as the thermosetting resin, an epoxy resin, a polyimide, or the like can be used.
In the present embodiment, the insulating resin layer 13 is made of an epoxy resin containing alumina (Al 2 O 3 ) as an inorganic filler.

ここで、絶縁樹脂層１３においては、無機フィラーの含有量は、全固形分重量に対して５０ｖｏｌ％以上８５ｖｏｌ％以下の範囲内とすることが好ましい。
また、本実施形態においては、絶縁樹脂層１３の厚さは、２０μｍ以上１５０μｍ以下の範囲内とすることが好ましい。
さらに、この絶縁樹脂層１３単体での耐電圧特性は、１０ｋＶ／ｍｍｔ以上とされている。
また、絶縁樹脂層１３単体での熱伝導率は、３Ｗ／（ｍ・Ｋ）以上２０Ｗ／（ｍ・Ｋ）以下の範囲内とすることが好ましい。 Here, in the insulating resin layer 13, the content of the inorganic filler is preferably in the range of 50 vol% or more and 85 vol% or less with respect to the total solid content weight.
Further, in the present embodiment, the thickness of the insulating resin layer 13 is preferably in the range of 20 μm or more and 150 μm or less.
Further, the withstand voltage characteristic of the insulating resin layer 13 alone is set to 10 kV / mmt or more.
Further, the thermal conductivity of the insulating resin layer 13 alone is preferably in the range of 3 W / (m · K) or more and 20 W / (m · K) or less.

回路層１５は、絶縁層１１の一方の面に、銅又は銅合金からなる銅板２５が接合されることにより形成されている。本実施形態においては、図３に示すように、絶縁層１１の第１セラミックス層１２ａとなる第１セラミックス板２２ａの一方の面（図３において上面）に、銅又は銅合金からなる銅板２５が接合されることにより形成されている。
なお、本実施形態においては、回路層１５となる銅板２５は、無酸素銅の圧延板が用いられている。この回路層１５には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面とされている。
また、回路層１５となる銅板２５の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。 The circuit layer 15 is formed by joining a copper plate 25 made of copper or a copper alloy to one surface of the insulating layer 11. In the present embodiment, as shown in FIG. 3, a copper plate 25 made of copper or a copper alloy is formed on one surface (upper surface in FIG. 3) of the first ceramic plate 22a which is the first ceramic layer 12a of the insulating layer 11. It is formed by being joined.
In the present embodiment, the copper plate 25 to be the circuit layer 15 is a rolled plate of oxygen-free copper. A circuit pattern is formed in the circuit layer 15, and one surface (upper surface in FIG. 1) is a mounting surface on which the semiconductor element 3 is mounted.
Further, the thickness of the copper plate 25 serving as the circuit layer 15 is set within the range of 0.1 mm or more and 1.0 mm or less, and in this embodiment, it is set to 0.6 mm.

金属層１６は、絶縁層１１の他方の面に、銅又は銅合金からなる銅板２６が接合されることにより形成されている。本実施形態においては、図３に示すように、絶縁層１１の第２セラミックス層１２ｂとなる第２セラミックス板２２ｂの他方の面（図３において下面）に、銅又は銅合金からなる銅板２６が接合されることにより形成されている。
なお、本実施形態においては、金属層１６となる銅板２６は、無酸素銅の圧延板が用いられている。
また、金属層１６となる銅板２６の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。 The metal layer 16 is formed by joining a copper plate 26 made of copper or a copper alloy to the other surface of the insulating layer 11. In the present embodiment, as shown in FIG. 3, a copper plate 26 made of copper or a copper alloy is formed on the other surface (lower surface in FIG. 3) of the second ceramic plate 22b which is the second ceramic layer 12b of the insulating layer 11. It is formed by being joined.
In the present embodiment, the copper plate 26 to be the metal layer 16 is a rolled plate of oxygen-free copper.
Further, the thickness of the copper plate 26 to be the metal layer 16 is set within the range of 0.1 mm or more and 1.0 mm or less, and in this embodiment, it is set to 0.6 mm.

以下に、本実施形態である絶縁回路基板１０の製造方法について、図２及び図３を用いて説明する。 Hereinafter, a method for manufacturing the insulated circuit board 10 according to the present embodiment will be described with reference to FIGS. 2 and 3.

（回路層形成工程Ｓ０１）
図３に示すように、第１セラミックス層１２ａとなる第１セラミックス板２２ａの一方の面（図３において上面）に、回路層１５となる銅板２５を、いわゆる活性金属ろう付け法によって接合した。
本実施形態では、Ａｇ－２７．４質量％Ｃｕ－２．０質量％Ｔｉからなる活性ろう材２７を用いた。 (Circuit layer forming step S01)
As shown in FIG. 3, a copper plate 25 to be a circuit layer 15 was joined to one surface (upper surface in FIG. 3) of the first ceramic plate 22a to be the first ceramic layer 12a by a so-called active metal brazing method.
In this embodiment, an active brazing material 27 made of Ag-27.4% by mass Cu-2.0% by mass Ti was used.

そして、第１セラミックス板２２ａと銅板２５をそれぞれ積層方向に加圧（圧力１～３５ｋｇｆ／ｃｍ２（０．１～３．５ＭＰａ））した状態で真空加熱炉内に配置し加熱して、第１セラミックス板２２ａと銅板２５を接合する。これにより、回路層１５が形成される。
ここで、真空加熱炉内の圧力は１０－６Ｐａ以上１０－３Ｐａ以下の範囲内に、加熱温度は６００℃以上６５０℃以下の範囲内、加熱温度での保持時間は１５分以上１８０分以下の範囲内に設定されることが好ましい。 Then, the first ceramic plate 22a and the copper plate 25 are placed in a vacuum heating furnace in a state of being pressurized (pressure 1 to 35 kgf / cm 2 (0.1 to 3.5 MPa)) in the stacking direction, respectively, and heated to the first. 1 The ceramic plate 22a and the copper plate 25 are joined. As a result, the circuit layer 15 is formed.
Here, the pressure in the vacuum heating furnace is in the range of 10-6 Pa or more and 10-3 Pa or less, the heating temperature is in the range of 600 ° C. or more and 650 ° C. or less, and the holding time at the heating temperature is 15 minutes or more and 180 minutes. It is preferable to set it within the following range.

（金属層形成工程Ｓ０２）
また、第２セラミックス層１２ｂとなる第２セラミックス板２２ｂの他方の面（図３において下面）に、金属層１６となる銅板２６を、いわゆる活性金属ろう付け法によって接合した。
本実施形態では、Ａｇ－２７．４質量％Ｃｕ－２．０質量％Ｔｉからなる活性ろう材２７を用いた。 (Metal layer forming step S02)
Further, the copper plate 26 to be the metal layer 16 was joined to the other surface (lower surface in FIG. 3) of the second ceramic plate 22b to be the second ceramic layer 12b by a so-called active metal brazing method.
In this embodiment, an active brazing material 27 made of Ag-27.4% by mass Cu-2.0% by mass Ti was used.

そして、第２セラミックス板２２ｂと銅板２６をそれぞれ積層方向に加圧した状態で真空加熱炉内に配置し加熱して、第２セラミックス板２２ｂと銅板２６を接合する。これにより、金属層１６が形成される。
なお、接合条件は、回路層形成工程Ｓ０１と同様の条件で行うことが好ましい。 Then, the second ceramic plate 22b and the copper plate 26 are placed in a vacuum heating furnace in a state of being pressurized in the stacking direction and heated to join the second ceramic plate 22b and the copper plate 26. As a result, the metal layer 16 is formed.
The joining conditions are preferably the same as those in the circuit layer forming step S01.

（積層工程Ｓ０３）
次に、回路層１５が形成された第１セラミックス板２２ａと、金属層１６が形成された第２セラミックス板２２ｂとを、無機フィラーとしてのアルミナと熱硬化型樹脂としてのエポキシ樹脂と硬化剤とを含有する樹脂組成物２３を介して積層する。なお、本実施形態では、樹脂組成物２３は、シート状に形成されている。
このとき、第１セラミックス板２２ａのうち回路層１５が形成されていない面と、第２セラミックス板２２ｂのうち金属層１６が形成されていない面とが対向するように配置し、これらの間に、シート状の樹脂組成物２３を配設する。 (Laminating step S03)
Next, the first ceramic plate 22a on which the circuit layer 15 is formed and the second ceramic plate 22b on which the metal layer 16 is formed are combined with alumina as an inorganic filler, an epoxy resin as a thermosetting resin, and a curing agent. Is laminated via the resin composition 23 containing the above. In this embodiment, the resin composition 23 is formed in a sheet shape.
At this time, the surface of the first ceramic plate 22a on which the circuit layer 15 is not formed and the surface of the second ceramic plate 22b on which the metal layer 16 is not formed are arranged so as to face each other. , The sheet-shaped resin composition 23 is arranged.

（樹脂硬化工程Ｓ０４）
次に、第１セラミックス板２２ａと樹脂組成物２３と第２セラミックス板２２ｂとを、積層方向に加圧するとともに加熱して、樹脂組成物２３を硬化させて絶縁樹脂層１３を形成するとともに、第１セラミックス板２２ａと第２セラミックス板２２ｂとを接合して絶縁層１１を形成する。
本実施形態では、図３に示すように、押圧板５１，５１を介して、第１セラミックス板２２ａと樹脂組成物２３と第２セラミックス板２２ｂとを積層方向に加圧する構成とされている。このとき、樹脂組成物２３の全体を加圧できるように、押圧板５１，５１には回路層１５及び金属層１６の形状に応じた座繰り部が形成されている。 (Resin curing step S04)
Next, the first ceramic plate 22a, the resin composition 23, and the second ceramic plate 22b are pressed and heated in the stacking direction to cure the resin composition 23 to form the insulating resin layer 13, and the second ceramic plate 22b is formed. 1 The ceramic plate 22a and the second ceramic plate 22b are joined to form the insulating layer 11.
In the present embodiment, as shown in FIG. 3, the first ceramic plate 22a, the resin composition 23, and the second ceramic plate 22b are pressed in the stacking direction via the pressing plates 51 and 51. At this time, counterbore portions corresponding to the shapes of the circuit layer 15 and the metal layer 16 are formed on the pressing plates 51 and 51 so that the entire resin composition 23 can be pressurized.

また、この樹脂硬化工程Ｓ０４においては、加熱温度が１２０℃以上１８０℃以下の範囲内とされ、加熱温度での保持時間が１０分以上６０分以下の範囲内とされている。また、積層方向の加圧荷重が１０ｋｇｆ／ｃｍ２以上５０ｋｇｆ／ｃｍ２以下（０．９８ＭＰａ以上４．９０ＭＰａ以下）の範囲内とされている。 Further, in this resin curing step S04, the heating temperature is within the range of 120 ° C. or higher and 180 ° C. or lower, and the holding time at the heating temperature is within the range of 10 minutes or longer and 60 minutes or lower. Further, the pressurized load in the stacking direction is within the range of 10 kgf / cm 2 or more and 50 kgf / cm 2 or less (0.98 MPa or more and 4.90 MPa or less).

ここで、この樹脂硬化工程Ｓ０４においては、硬化前の樹脂組成物２３の厚さｔ０と硬化後の絶縁樹脂層１３の厚さｔ１との比ｔ１／ｔ０が ０．８以下となるように、第１セラミックス板２２ａと樹脂組成物２３と第２セラミックス板２２ｂとを積層方向に加圧することが好ましい。 Here, in this resin curing step S04, the ratio t1 / t0 between the thickness t0 of the resin composition 23 before curing and the thickness t1 of the insulating resin layer 13 after curing is 0.8 or less. It is preferable to pressurize the first ceramic plate 22a, the resin composition 23, and the second ceramic plate 22b in the laminating direction.

上述した各工程によって、本実施形態である絶縁回路基板１０が製造される。 The insulated circuit board 10 according to this embodiment is manufactured by each of the steps described above.

（ヒートシンク接合工程Ｓ０５）
次に、この絶縁回路基板１０の金属層１６の他方の面にヒートシンク３１を接合する。本実施形態では、絶縁回路基板１０の金属層１６とヒートシンク３１とを、はんだ材を介して接合している。 (Heat sink joining step S05)
Next, the heat sink 31 is joined to the other surface of the metal layer 16 of the insulating circuit board 10. In the present embodiment, the metal layer 16 of the insulating circuit board 10 and the heat sink 31 are joined via a solder material.

（半導体素子接合工程Ｓ０６）
次に、絶縁回路基板１０の回路層１５に半導体素子３を接合する。本実施形態では、回路層１５と半導体素子３とを、はんだ材を介して接合している。
以上の工程により、図１に示すパワーモジュール１が製造される。 (Semiconductor element joining step S06)
Next, the semiconductor element 3 is bonded to the circuit layer 15 of the insulating circuit board 10. In the present embodiment, the circuit layer 15 and the semiconductor element 3 are joined via a solder material.
By the above steps, the power module 1 shown in FIG. 1 is manufactured.

以上のような構成とされた本実施形態である絶縁回路基板１０によれば、回路層１５と金属層１６との間を絶縁する絶縁層１１が、複数のセラミックス層１２（第１セラミックス層１２ａ及び第２セラミックス層１２ｂ）が絶縁樹脂層１３を介して積層された構造とされているので、１つのセラミックス層１２（第１セラミックス層１２ａ又は第２セラミックス層１２ｂ）の厚さを厚くする必要がないため、セラミックス層１２の内部に欠陥が存在する確率を低く抑えることができる。そして、複数のセラミックス層１２（第１セラミックス層１２ａ及び第２セラミックス層１２ｂ）を、絶縁樹脂層１３を介して積層しているので、セラミックス層１２と絶縁樹脂層１３とによって、耐電圧性を大幅に向上させることができる。
また、絶縁樹脂層１３が、無機フィラーを含有する熱硬化型樹脂で構成されているので、絶縁樹脂層における熱抵抗を小さくすることができ、放熱特性に優れた絶縁回路基板１０を得ることができる。 According to the insulating circuit board 10 of the present embodiment having the above-described configuration, the insulating layer 11 that insulates between the circuit layer 15 and the metal layer 16 is a plurality of ceramic layers 12 (first ceramic layer 12a). Since the second ceramic layer 12b) is laminated via the insulating resin layer 13, it is necessary to increase the thickness of one ceramic layer 12 (first ceramic layer 12a or second ceramic layer 12b). Therefore, the probability that a defect exists inside the ceramic layer 12 can be suppressed to a low level. Since the plurality of ceramic layers 12 (first ceramic layer 12a and second ceramic layer 12b) are laminated via the insulating resin layer 13, the withstand voltage is improved by the ceramic layer 12 and the insulating resin layer 13. It can be greatly improved.
Further, since the insulating resin layer 13 is made of a thermosetting resin containing an inorganic filler, the thermal resistance in the insulating resin layer can be reduced, and the insulating circuit board 10 having excellent heat dissipation characteristics can be obtained. can.

また、本実施形態においては、絶縁層１１の回路層１５とは反対側の面に金属層１６が形成されているので、絶縁回路基板１０における反りの発生を抑制することができる。また、この金属層１６を介して効率的に放熱することができる。 Further, in the present embodiment, since the metal layer 16 is formed on the surface of the insulating layer 11 opposite to the circuit layer 15, it is possible to suppress the occurrence of warpage in the insulating circuit board 10. Further, heat can be efficiently dissipated through the metal layer 16.

さらに、本実施形態においては、複数のセラミックス層１２（第１セラミックス層１２ａ及び第２セラミックス層１２ｂ）の間に介在する絶縁樹脂層１３の厚さが２０μｍ以上とされているので、耐電圧性をさらに向上させることができる。一方、複数のセラミックス層１２（第１セラミックス層１２ａ及び第２セラミックス層１２ｂ）の間に介在する絶縁樹脂層１３の厚さが１５０μｍ以下とされているので、厚さ方向の熱抵抗が高くなることを抑制できる。 Further, in the present embodiment, the thickness of the insulating resin layer 13 interposed between the plurality of ceramic layers 12 (first ceramic layer 12a and second ceramic layer 12b) is 20 μm or more, so that the withstand voltage resistance is increased. Can be further improved. On the other hand, since the thickness of the insulating resin layer 13 interposed between the plurality of ceramic layers 12 (first ceramic layer 12a and second ceramic layer 12b) is 150 μm or less, the thermal resistance in the thickness direction becomes high. It can be suppressed.

また、本実施形態においては、１つのセラミックス層１２（第１セラミックス層１２ａ又は第２セラミックス層１２ｂ）の厚さが０．３ｍｍ以上とされているので、絶縁性を確保することができる。一方、１つのセラミックス層１２（第１セラミックス層１２ａ又は第２セラミックス層１２ｂ）の厚さが０．８ｍｍ以下とされているので、セラミックス層１２の内部に欠陥が存在する確率を確実に低減することができる。 Further, in the present embodiment, since the thickness of one ceramic layer 12 (first ceramic layer 12a or second ceramic layer 12b) is 0.3 mm or more, the insulating property can be ensured. On the other hand, since the thickness of one ceramic layer 12 (first ceramic layer 12a or second ceramic layer 12b) is 0.8 mm or less, the probability that a defect exists inside the ceramic layer 12 is surely reduced. be able to.

本実施形態である絶縁回路基板１０の製造方法によれば、回路層１５が形成された第１セラミックス板２２ａと、金属層１６が形成された第２セラミックス板２２ｂとを、無機フィラー（本実施形態ではアルミナ）と熱硬化型樹脂（本実施形態ではエポキシ樹脂）と硬化剤とを含有する樹脂組成物２３を介して積層する積層工程Ｓ０３と、積層された第１セラミックス板２２ａと樹脂組成物２３と第２セラミックス板２２ｂを積層方向に加圧するととともに加熱して樹脂組成物２３を硬化させる樹脂硬化工程Ｓ０４と、を備えているので、絶縁樹脂層１３を介して第１セラミックス板２２ａと第２セラミックス板２２ｂとを接合することができ、複数のセラミックス層１２（第１セラミックス層１２ａ及び第２セラミックス層１２ｂ）が絶縁樹脂層１３を介して積層された構造の絶縁層１１を形成することができる。 According to the method for manufacturing the insulating circuit substrate 10 according to the present embodiment, the first ceramic plate 22a on which the circuit layer 15 is formed and the second ceramic plate 22b on which the metal layer 16 is formed are made of an inorganic filler (the present embodiment). Laminating step S03 for laminating via a resin composition 23 containing (alumina in the embodiment), a thermosetting resin (epoxy resin in the present embodiment), and a curing agent, and a laminated first ceramic plate 22a and a resin composition. Since the resin curing step S04 of pressurizing the 23 and the second ceramic plate 22b in the laminating direction and heating the resin composition 23 to cure the resin composition 23 is provided, the first ceramic plate 22a and the second ceramic plate 22a are provided via the insulating resin layer 13. The second ceramic plate 22b can be joined to form an insulating layer 11 having a structure in which a plurality of ceramic layers 12 (first ceramic layer 12a and second ceramic layer 12b) are laminated via an insulating resin layer 13. be able to.

また、本実施形態である絶縁回路基板１０の製造方法においては、第２セラミックス板２２ｂに金属層１６を形成する金属層形成工程Ｓ０２を有しているので、複数のセラミックス層１２が絶縁樹脂層１３を介して積層された構造の絶縁層１１の他方の面に金属層１６が形成された絶縁回路基板１０を製造することができる。 Further, in the method for manufacturing the insulating circuit board 10 according to the present embodiment, since the metal layer forming step S02 for forming the metal layer 16 on the second ceramic plate 22b is provided, the plurality of ceramic layers 12 are the insulating resin layers. It is possible to manufacture an insulating circuit board 10 in which a metal layer 16 is formed on the other surface of an insulating layer 11 having a structure laminated via 13.

さらに、本実施形態である絶縁回路基板１０の製造方法においては、樹脂硬化工程Ｓ０４では、硬化前の樹脂組成物２３の厚さｔ０と硬化後の絶縁樹脂層１３の厚さｔ１との比ｔ１／ｔ０が０．８以下となるように、積層方向へ加圧しているので、樹脂組成物２３の厚さ中心まで確実に硬化させることができ、絶縁性に優れた絶縁樹脂層１３を得ることができる。
また、本実施形態では、座繰り部が形成された押圧板５１，５１によって、樹脂組成物２３の全体を加圧する構成とされているので、樹脂組成物２３全体を均一に硬化させることができる。 Further, in the method for manufacturing the insulating circuit substrate 10 according to the present embodiment, in the resin curing step S04, the ratio t1 of the thickness t0 of the resin composition 23 before curing to the thickness t1 of the insulating resin layer 13 after curing is t1. Since the pressure is applied in the stacking direction so that / t0 is 0.8 or less, the resin composition 23 can be reliably cured to the center of the thickness, and the insulating resin layer 13 having excellent insulating properties can be obtained. Can be done.
Further, in the present embodiment, since the pressing plates 51 and 51 on which the counterbore portion is formed pressurize the entire resin composition 23, the entire resin composition 23 can be uniformly cured. ..

（第二の実施形態）
次に、本発明の第二の実施形態について説明する。なお、第一の実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
図４に、本発明の第二の実施形態に係る絶縁回路基板１１０を備えたパワーモジュール１０１を示す。 (Second embodiment)
Next, a second embodiment of the present invention will be described. Those having the same configuration as that of the first embodiment are described with the same reference numerals, and detailed description thereof will be omitted.
FIG. 4 shows a power module 101 provided with an insulating circuit board 110 according to a second embodiment of the present invention.

このパワーモジュール１０１は、絶縁回路基板１１０と、この絶縁回路基板１１０の一方の面（図４において上面）にはんだ層２を介して接合された半導体素子３と、絶縁回路基板１１０の他方側（図４において下側）に配設されたヒートシンク３１と、を備えている。 The power module 101 includes an insulating circuit board 110, a semiconductor element 3 bonded to one surface (upper surface in FIG. 4) of the insulating circuit board 110 via a solder layer 2, and the other side of the insulating circuit board 110 (the other side (upper surface in FIG. 4)). A heat sink 31 arranged on the lower side in FIG. 4) is provided.

本実施形態である絶縁回路基板１１０は、図４に示すように、絶縁層１１１と、この絶縁層１１１の一方の面（図４において上面）に形成された回路層１１５と、絶縁層１１１の他方の面（図４において下面）に形成された金属層１１６と、を備えている。 As shown in FIG. 4, the insulating circuit board 110 of the present embodiment includes an insulating layer 111, a circuit layer 115 formed on one surface (upper surface in FIG. 4) of the insulating layer 111, and an insulating layer 111. It comprises a metal layer 116 formed on the other surface (lower surface in FIG. 4).

そして、絶縁層１１１は、複数のセラミックス層１１２が絶縁樹脂層１１３を介して積層された構造とされている。本実施形態では、図４に示すように、２つのセラミックス層（第１セラミックス層１１２ａ，第２セラミックス層１１２ｂ）が絶縁樹脂層１１３を介して積層されている。 The insulating layer 111 has a structure in which a plurality of ceramic layers 112 are laminated via an insulating resin layer 113. In this embodiment, as shown in FIG. 4, two ceramic layers (first ceramic layer 112a and second ceramic layer 112b) are laminated via an insulating resin layer 113.

ここで、第１セラミックス層１１２ａ及び第２セラミックス層１１２ｂは、絶縁性および放熱性に優れた窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）等のセラミックスで構成されている。
本実施形態では、第１セラミックス層１１２ａ及び第２セラミックス層１１２ｂは、窒化アルミニウム（ＡｌＮ）で構成されている。
また、第１セラミックス層１１２ａ及び第２セラミックス層１１２ｂの厚さは、それぞれ０．３ｍｍ以上０．８ｍｍ以下の範囲内とすることが好ましい。 Here, the first ceramic layer 112a and the second ceramic layer 112b are made of ceramics such as silicon nitride (Si 3N 4 ), aluminum nitride (AlN), and alumina ( Al 2 O 3 ), which have excellent insulating properties and heat dissipation. It is configured.
In the present embodiment, the first ceramic layer 112a and the second ceramic layer 112b are made of aluminum nitride (AlN).
The thickness of the first ceramic layer 112a and the second ceramic layer 112b is preferably in the range of 0.3 mm or more and 0.8 mm or less, respectively.

２つのセラミックス層（第１セラミックス層１１２ａ，第２セラミックス層１１２ｂ）に介在する絶縁樹脂層１１３は、無機フィラーを含有する絶縁性の熱硬化型樹脂で構成されている。
ここで、無機フィラーとしては、例えばアルミナ（Ａｌ２Ｏ３）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）等を用いることができる。また、熱硬化型樹脂としては、エポキシ樹脂、ポリイミド等を用いることができる。
本実施形態では、絶縁樹脂層１１３は、無機フィラーとして窒化ホウ素（ＢＮ）を含有するポリイミドで構成されている。 The insulating resin layer 113 interposed between the two ceramic layers (first ceramic layer 112a and second ceramic layer 112b) is made of an insulating thermosetting resin containing an inorganic filler.
Here, as the inorganic filler, for example, alumina (Al 2 O 3 ), boron nitride (BN), aluminum nitride (AlN) and the like can be used. Further, as the thermosetting resin, an epoxy resin, a polyimide, or the like can be used.
In the present embodiment, the insulating resin layer 113 is made of polyimide containing boron nitride (BN) as an inorganic filler.

ここで、絶縁樹脂層１１３においては、無機フィラーの含有量は、全固形分重量に対して５０ｖｏｌ％以上８５ｖｏｌ％以下の範囲内とすることが好ましい。
また、本実施形態においては、絶縁樹脂層１１３の厚さは、２０μｍ以上１５０μｍ以下の範囲内とすることが好ましい。
さらに、この絶縁樹脂層１１３単体での耐電圧特性は、１０ｋＶ／ｍｍｔ以上とされている。
また、絶縁樹脂層１１３単体での熱伝導率は、３Ｗ／（ｍ・Ｋ）以上２０Ｗ／（ｍ・Ｋ）以下の範囲内とすることが好ましい。 Here, in the insulating resin layer 113, the content of the inorganic filler is preferably in the range of 50 vol% or more and 85 vol% or less with respect to the total solid content weight.
Further, in the present embodiment, the thickness of the insulating resin layer 113 is preferably in the range of 20 μm or more and 150 μm or less.
Further, the withstand voltage characteristic of the insulating resin layer 113 alone is set to 10 kV / mmt or more.
Further, the thermal conductivity of the insulating resin layer 113 alone is preferably in the range of 3 W / (m · K) or more and 20 W / (m · K) or less.

回路層１１５は、絶縁層１１１の一方の面に、アルミニウム又はアルミニウム合金からなるアルミニウム板１２５が接合されることにより形成されている。本実施形態においては、図６に示すように、絶縁層１１１の第１セラミックス層１１２ａとなる第１セラミックス板１２２ａの一方の面（図６において上面）に、アルミニウム又はアルミニウム合金からなるアルミニウム板１２５が接合されることにより形成されている。 The circuit layer 115 is formed by joining an aluminum plate 125 made of aluminum or an aluminum alloy to one surface of the insulating layer 111. In the present embodiment, as shown in FIG. 6, an aluminum plate 125 made of aluminum or an aluminum alloy is formed on one surface (upper surface in FIG. 6) of the first ceramic plate 122a which is the first ceramic layer 112a of the insulating layer 111. Is formed by joining.

なお、本実施形態においては、回路層１１５となるアルミニウム板１２５は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）の圧延板が用いられている。この回路層１１５には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面とされている。
また、回路層１１５となるアルミニウム板１２５の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。 In the present embodiment, as the aluminum plate 125 to be the circuit layer 115, a rolled plate of aluminum (2N aluminum) having a purity of 99 mass% or more or aluminum (4N aluminum) having a purity of 99.99 mass% or more is used. There is. A circuit pattern is formed on the circuit layer 115, and one surface (upper surface in FIG. 1) is a mounting surface on which the semiconductor element 3 is mounted.
Further, the thickness of the aluminum plate 125 serving as the circuit layer 115 is set within the range of 0.1 mm or more and 1.0 mm or less, and in this embodiment, it is set to 0.6 mm.

金属層１１６は、絶縁層１１の他方の面に、アルミニウム又はアルミニウム合金からなるアルミニウム板１２６が接合されることにより形成されている。本実施形態においては、図６に示すように、絶縁層１１１の第２セラミックス層１１２ｂとなる第２セラミックス板１２２ｂの他方の面（図６において下面）に、アルミニウム又はアルミニウム合金からなるアルミニウム板１２６が接合されることにより形成されている。 The metal layer 116 is formed by joining an aluminum plate 126 made of aluminum or an aluminum alloy to the other surface of the insulating layer 11. In the present embodiment, as shown in FIG. 6, an aluminum plate 126 made of aluminum or an aluminum alloy is formed on the other surface (lower surface in FIG. 6) of the second ceramic plate 122b which is the second ceramic layer 112b of the insulating layer 111. Is formed by joining.

なお、本実施形態においては、金属層１１６となるアルミニウム板１２６は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）の圧延板が用いられている。
また、金属層１１６となるアルミニウム板１２６の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。 In the present embodiment, as the aluminum plate 126 to be the metal layer 116, a rolled plate of aluminum (2N aluminum) having a purity of 99 mass% or more or aluminum (4N aluminum) having a purity of 99.99 mass% or more is used. There is.
Further, the thickness of the aluminum plate 126 to be the metal layer 116 is set within the range of 0.1 mm or more and 1.0 mm or less, and in this embodiment, it is set to 0.6 mm.

そして、本実施形態においては、金属層１１６とヒートシンク３１とは、第２絶縁樹脂層１３２を介して接合されている。
この第２絶縁樹脂層１３２は、上述した絶縁樹脂層１１３と同様に、無機フィラーを含有する絶縁性の熱硬化型樹脂で構成されている。本実施形態では、第２絶縁樹脂層１３２は、無機フィラーとして窒化ホウ素（ＢＮ）を含有するポリイミドで構成されている。 Then, in the present embodiment, the metal layer 116 and the heat sink 31 are joined via the second insulating resin layer 132.
The second insulating resin layer 132 is made of an insulating thermosetting resin containing an inorganic filler, similarly to the insulating resin layer 113 described above. In the present embodiment, the second insulating resin layer 132 is made of polyimide containing boron nitride (BN) as an inorganic filler.

以下に、本実施形態である絶縁回路基板１１０の製造方法について、図５及び図６を用いて説明する。 Hereinafter, a method for manufacturing the insulated circuit board 110 according to the present embodiment will be described with reference to FIGS. 5 and 6.

（回路層形成工程Ｓ１０１）
図６で示すように、第１セラミックス層１１２ａとなる第１セラミックス板１２２ａの一方の面（図６において上面）に、回路層１１５となるアルミニウム板１２５を、Ａｌ－Ｓｉ系のろう材箔１２７を介して積層する。
なお、本実施形態では、Ａｌ－Ｓｉ系のろう材箔１２７として、厚さ１０μｍのＡｌ－８ｍａｓｓ％Ｓｉ合金箔を用いた。 (Circuit layer forming step S101)
As shown in FIG. 6, an aluminum plate 125 to be a circuit layer 115 is placed on one surface (upper surface in FIG. 6) of the first ceramic plate 122a to be the first ceramic layer 112a, and an Al—Si brazing material foil 127 is attached. Laminate through.
In this embodiment, an Al-8 mass% Si alloy foil having a thickness of 10 μm was used as the Al—Si based brazing material foil 127.

そして、第１セラミックス板１２２ａとアルミニウム板１２５をそれぞれ積層方向に加圧（圧力１～３５ｋｇｆ／ｃｍ２（０．１～３．５ＭＰａ））した状態で真空加熱炉内に配置し加熱して、第１セラミックス板１２２ａとアルミニウム板１２５を接合する。これにより、回路層１１５が形成される。
ここで、真空加熱炉内の圧力は１０－６Ｐａ以上１０－３Ｐａ以下の範囲内に、加熱温度は、６００℃以上６５０℃以下の範囲内、加熱温度での保持時間は３０分以上１８０分以下の範囲内に設定されることが好ましい。 Then, the first ceramic plate 122a and the aluminum plate 125 are placed in a vacuum heating furnace in a state of being pressurized (pressure 1 to 35 kgf / cm 2 (0.1 to 3.5 MPa)) in the stacking direction, respectively, and heated. The first ceramic plate 122a and the aluminum plate 125 are joined. As a result, the circuit layer 115 is formed.
Here, the pressure in the vacuum heating furnace is in the range of 10-6 Pa or more and 10-3 Pa or less, the heating temperature is in the range of 600 ° C. or more and 650 ° C. or less, and the holding time at the heating temperature is 30 minutes or more and 180. It is preferably set within the range of minutes or less.

（金属層形成工程Ｓ１０２）
また、第２セラミックス層１１２ｂとなる第２セラミックス板１２２ｂの他方の面（図６において下面）に、金属層１１６となるアルミニウム板１２６を、Ａｌ－Ｓｉ系のろう材箔１２７を介して積層する。
そして、第２セラミックス板１２２ｂとアルミニウム板１２６をそれぞれ積層方向に加圧した状態で真空加熱炉内に配置し加熱して、第２セラミックス板１２２ｂとアルミニウム板１２６を接合する。これにより、金属層１１６が形成される。
なお、接合条件は、回路層形成工程Ｓ１０１と同様の条件で行うことが好ましい。 (Metal layer forming step S102)
Further, an aluminum plate 126 to be a metal layer 116 is laminated on the other surface (lower surface in FIG. 6) of the second ceramic plate 122b to be the second ceramic layer 112b via an Al—Si brazing material foil 127. ..
Then, the second ceramic plate 122b and the aluminum plate 126 are placed in a vacuum heating furnace in a state of being pressurized in the stacking direction and heated to join the second ceramic plate 122b and the aluminum plate 126. As a result, the metal layer 116 is formed.
The joining conditions are preferably the same as those in the circuit layer forming step S101.

（積層工程Ｓ１０３）
次に、回路層１１５が形成された第１セラミックス板１２２ａと、金属層１１６が形成された第２セラミックス板１２２ｂとを、無機フィラーとしての窒化ホウ素と熱硬化型樹脂としてのポリイミドと硬化剤とを含有する樹脂組成物１２３を介して積層する。なお、本実施形態では、樹脂組成物１２３は、シート状に形成されている。
このとき、第１セラミックス板１２２ａのうち回路層１１５が形成されていない面と、第２セラミックス板１２２ｂのうち金属層１１６が形成されていない面とが対向するように配置し、これらの間に、シート状の樹脂組成物１２３を配設する。
さらに、本実施形態においては、金属層１１６の他方の面側（図６において下面側）に、第２樹脂組成物１４２を介してヒートシンク３１を積層する。なお、この第２樹脂組成物１４２は、樹脂組成物１２３と同様に、シート状に形成されており、無機フィラーとしての窒化ホウ素と熱硬化型樹脂としてのポリイミドと硬化剤とを含有している。 (Laminating step S103)
Next, the first ceramic plate 122a on which the circuit layer 115 is formed and the second ceramic plate 122b on which the metal layer 116 is formed are provided with boron nitride as an inorganic filler, polyimide as a thermosetting resin, and a curing agent. Is laminated via the resin composition 123 containing the above. In this embodiment, the resin composition 123 is formed in the form of a sheet.
At this time, the surface of the first ceramic plate 122a on which the circuit layer 115 is not formed and the surface of the second ceramic plate 122b on which the metal layer 116 is not formed are arranged so as to face each other. , The sheet-shaped resin composition 123 is arranged.
Further, in the present embodiment, the heat sink 31 is laminated on the other surface side (lower surface side in FIG. 6) of the metal layer 116 via the second resin composition 142. The second resin composition 142 is formed in a sheet shape like the resin composition 123, and contains boron nitride as an inorganic filler, polyimide as a thermosetting resin, and a curing agent. ..

（樹脂硬化工程Ｓ１０４）
次に、第１セラミックス板１２２ａと樹脂組成物１２３と第２セラミックス板１２２ｂと第２樹脂組成物１４２とヒートシンク３１を、積層方向に加圧するとともに加熱して、樹脂組成物１２３を硬化させて絶縁樹脂層１１３を形成するとともに、第１セラミックス板１２２ａと第２セラミックス板１２２ｂとを接合して絶縁層１１１を形成する。さらに、第２樹脂組成物１４２を硬化させて第２絶縁樹脂層１３２を形成するとともに、金属層１１６とヒートシンク３１とを接合する。
本実施形態では、図６に示すように、押圧板１５１，１５１を介して、第１セラミックス板１２２ａと樹脂組成物１２３と第２セラミックス板１２２ｂと第２樹脂組成物１４２とヒートシンク３１を積層方向に加圧する構成とされている。このとき、樹脂組成物１２３及び第２樹脂組成物１４２の全体を加圧できるように、第１セラミックス板１２２ａ側の押圧板１５１には回路層１１５の形状に応じた座繰り部が形成されている。 (Resin curing step S104)
Next, the first ceramic plate 122a, the resin composition 123, the second ceramic plate 122b, the second resin composition 142, and the heat sink 31 are pressed and heated in the stacking direction to cure and insulate the resin composition 123. The resin layer 113 is formed, and the first ceramic plate 122a and the second ceramic plate 122b are joined to form the insulating layer 111. Further, the second resin composition 142 is cured to form the second insulating resin layer 132, and the metal layer 116 and the heat sink 31 are joined to each other.
In the present embodiment, as shown in FIG. 6, the first ceramic plate 122a, the resin composition 123, the second ceramic plate 122b, the second resin composition 142, and the heat sink 31 are laminated via the pressing plates 151 and 151. It is configured to pressurize. At this time, a counterbore portion corresponding to the shape of the circuit layer 115 is formed on the pressing plate 151 on the first ceramic plate 122a side so that the entire resin composition 123 and the second resin composition 142 can be pressurized. There is.

また、この樹脂硬化工程Ｓ１０４においては、加熱温度が１２０℃以上１８０℃以下の範囲内とされ、加熱温度での保持時間が１０分以上６０分以下の範囲内とされている。また、積層方向の加圧荷重が１０ｋｇｆ／ｃｍ２以上５０ｋｇｆ／ｃｍ２以下（０．９８ＭＰａ以上４．９０ＭＰａ以下）の範囲内とされている。 Further, in this resin curing step S104, the heating temperature is within the range of 120 ° C. or higher and 180 ° C. or lower, and the holding time at the heating temperature is within the range of 10 minutes or longer and 60 minutes or lower. Further, the pressurized load in the stacking direction is within the range of 10 kgf / cm 2 or more and 50 kgf / cm 2 or less (0.98 MPa or more and 4.90 MPa or less).

ここで、この樹脂硬化工程Ｓ１０４においては、硬化前の樹脂組成物１２３の厚さｔ０と硬化後の絶縁樹脂層１１３の厚さｔ１との比ｔ１／ｔ０、硬化前の第２樹脂組成物１４２の厚さｔ１０と硬化後の第２絶縁樹脂層１３２の厚さｔ１１との比ｔ１１／ｔ１０が、それぞれ０．８以下となるように、第１セラミックス板１２２ａと樹脂組成物１２３と第２セラミックス板１２２ｂと第２樹脂組成物１４２とヒートシンク３１を積層方向に加圧することが好ましい。 Here, in this resin curing step S104, the ratio of the thickness t0 of the resin composition 123 before curing to the thickness t1 of the insulating resin layer 113 after curing is t1 / t0, and the second resin composition 142 before curing. The ratio t11 / t10 of the thickness t10 of the above to the thickness t11 of the second insulating resin layer 132 after curing is 0.8 or less, respectively, so that the first ceramic plate 122a, the resin composition 123, and the second ceramics It is preferable to pressurize the plate 122b, the second resin composition 142, and the heat sink 31 in the stacking direction.

上述した各工程によって、本実施形態である絶縁回路基板１１０が製造されるとともに、絶縁回路基板１１０の金属層１１６にヒートシンク３１が接合される。 By each of the steps described above, the insulating circuit board 110 according to the present embodiment is manufactured, and the heat sink 31 is bonded to the metal layer 116 of the insulating circuit board 110.

（半導体素子接合工程Ｓ１０５）
次に、絶縁回路基板１１０の回路層１１５に半導体素子３を接合する。本実施形態では、回路層１１５と半導体素子３とを、はんだ材を介して接合している。
以上の工程により、図４に示すパワーモジュール１０１が製造される。 (Semiconductor element joining step S105)
Next, the semiconductor element 3 is bonded to the circuit layer 115 of the insulating circuit board 110. In this embodiment, the circuit layer 115 and the semiconductor element 3 are joined via a solder material.
By the above steps, the power module 101 shown in FIG. 4 is manufactured.

以上のような構成とされた本実施形態である絶縁回路基板１１０によれば、第一の実施形態と同様に、絶縁層１１１が、複数のセラミックス層１１２（第１セラミックス層１１２ａ及び第２セラミックス層１１２ｂ）が絶縁樹脂層１１３を介して積層された構造とされているので、１つのセラミックス層１１２（第１セラミックス層１１２ａ又は第２セラミックス層１１２ｂ）の厚さを厚くする必要がなく、セラミックス層１１２の内部に欠陥が存在する確率を低く抑えることができる。そして、複数のセラミックス層１１２（第１セラミックス層１１２ａ及び第２セラミックス層１１２ｂ）を、絶縁樹脂層１１３を介して積層しているので、セラミックス層１１２と絶縁樹脂層１１３とによって、耐電圧性を大幅に向上させることができる。
また、絶縁樹脂層１１３が、無機フィラーを含有する熱硬化型樹脂で構成されているので、絶縁樹脂層における熱抵抗を小さくすることができ、放熱特性に優れた絶縁回路基板１１０を得ることができる。 According to the insulating circuit board 110 of the present embodiment having the above-described configuration, the insulating layer 111 has a plurality of ceramic layers 112 (first ceramic layer 112a and second ceramics) as in the first embodiment. Since the layer 112b) has a structure in which the layers 112b) are laminated via the insulating resin layer 113, it is not necessary to increase the thickness of one ceramic layer 112 (first ceramic layer 112a or second ceramic layer 112b), and the ceramics are ceramics. The probability that a defect is present inside the layer 112 can be kept low. Since the plurality of ceramic layers 112 (first ceramic layer 112a and second ceramic layer 112b) are laminated via the insulating resin layer 113, the withstand voltage is improved by the ceramic layer 112 and the insulating resin layer 113. It can be greatly improved.
Further, since the insulating resin layer 113 is made of a thermosetting resin containing an inorganic filler, the thermal resistance in the insulating resin layer can be reduced, and the insulating circuit board 110 having excellent heat dissipation characteristics can be obtained. can.

本実施形態においては、絶縁回路基板１１０の金属層１１６とヒートシンク３１とが、第２絶縁樹脂層１３２を介して接合されているので、ヒートサイクル負荷時において絶縁回路基板１１０とヒートシンク３１との熱膨張係数の差によって生じる熱応力を、この第２絶縁樹脂層１３２で吸収することができ、絶縁回路基板１１０とヒートシンク３１との接合信頼性に優れている。
また、第２絶縁樹脂層１３２が、無機フィラーを含有する熱硬化型樹脂で構成されているので、第２絶縁樹脂層１３２における熱抵抗を小さくすることができ、絶縁回路基板１１０側の熱をヒートシンク３１側へと効率良く伝達することができる。 In the present embodiment, the metal layer 116 of the insulating circuit board 110 and the heat sink 31 are joined via the second insulating resin layer 132, so that the heat of the insulating circuit board 110 and the heat sink 31 during a heat cycle load is applied. The thermal stress generated by the difference in the expansion coefficient can be absorbed by the second insulating resin layer 132, and the bonding reliability between the insulating circuit board 110 and the heat sink 31 is excellent.
Further, since the second insulating resin layer 132 is made of a heat-curable resin containing an inorganic filler, the thermal resistance in the second insulating resin layer 132 can be reduced, and the heat on the insulating circuit board 110 side can be reduced. It can be efficiently transmitted to the heat sink 31 side.

さらに、本実施形態では、積層工程Ｓ１０３において、第１セラミックス板１２２ａと第２セラミックス板１２２ｂとを樹脂組成物１２３を介して積層するとともに、金属層１１６の他方の面側に、第２樹脂組成物１４２を介してヒートシンク３１を積層しており、樹脂硬化工程Ｓ１０４において、第１セラミックス板１２２ａと樹脂組成物１２３と第２セラミックス板１２２ｂと第２樹脂組成物１４２とヒートシンク３１を、積層方向に加圧するとともに加熱して、樹脂組成物１２３及び第２樹脂組成物１４２を硬化させているので、第１セラミックス板１２２ａと第２セラミックス板１２２ｂとを接合して絶縁層１１１を形成する際に、金属層１１６とヒートシンク３１とを接合することができ、製造工程を省略することが可能となる。 Further, in the present embodiment, in the laminating step S103, the first ceramic plate 122a and the second ceramic plate 122b are laminated via the resin composition 123, and the second resin composition is formed on the other surface side of the metal layer 116. The heat sink 31 is laminated via the object 142, and in the resin curing step S104, the first ceramic plate 122a, the resin composition 123, the second ceramic plate 122b, the second resin composition 142, and the heat sink 31 are laminated in the stacking direction. Since the resin composition 123 and the second resin composition 142 are cured by pressurizing and heating, when the first ceramic plate 122a and the second ceramic plate 122b are joined to form the insulating layer 111, the insulating layer 111 is formed. The metal layer 116 and the heat sink 31 can be joined, and the manufacturing process can be omitted.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。 Although the embodiments of the present invention have been described above, the present invention is not limited to this, and can be appropriately changed without departing from the technical idea of the invention.

例えば、本実施形態では、絶縁回路基板の回路層にパワー半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板にＬＥＤ素子を搭載してＬＥＤモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。 For example, in the present embodiment, it has been described that a power semiconductor element is mounted on a circuit layer of an insulated circuit board to form a power module, but the present invention is not limited to this. For example, an LED element may be mounted on an insulated circuit board to form an LED module, or a thermoelectric element may be mounted on a circuit layer of an insulated circuit board to form a thermoelectric module.

本実施形態においては、回路層及び金属層を、アルミニウム又はアルミニウム合金、あるいは、銅又は銅合金からなるものとして説明したが、これに限定されることはなく、例えば、回路層及び金属層を、アルミニウム層と銅層とが積層された構造としてもよい。また、回路層及び金属層の一方と他方で、異なる金属を用いてもよい。 In the present embodiment, the circuit layer and the metal layer have been described as being made of aluminum or an aluminum alloy, or copper or a copper alloy, but the present invention is not limited to this, and for example, the circuit layer and the metal layer may be described. A structure in which an aluminum layer and a copper layer are laminated may be used. Further, different metals may be used for one of the circuit layer and the metal layer and the other.

本実施形態では、第１セラミックス板と第２セラミックス板を窒化アルミニウムで構成したものとして説明したが、その他のセラミックス材料を用いてもよい。また、第１セラミックス板と第２セラミックス板とで異なるセラミックス材料としてもよい。
また、第二の実施形態では、絶縁樹脂層（樹脂組成物）と第２絶縁樹脂層（第２樹脂組成物）とを同一の組成のものとして説明したが、これに限定されることはなく、異なる組成の絶縁樹脂層（樹脂組成物）を用いてもよい。 In the present embodiment, the first ceramic plate and the second ceramic plate are described as being composed of aluminum nitride, but other ceramic materials may be used. Further, the first ceramic plate and the second ceramic plate may be different ceramic materials.
Further, in the second embodiment, the insulating resin layer (resin composition) and the second insulating resin layer (second resin composition) have been described as having the same composition, but the present invention is not limited thereto. , Insulating resin layers (resin compositions) having different compositions may be used.

本実施形態では、絶縁層が２つのセラミックス層を積層した構造のものとして説明したが、セラミックス層の数に限定はなく、例えば図７に示す絶縁回路基板２１０のように、３つ以上のセラミックス層２１２ａ、２１２ｂ、２１２ｃと、これらの間に介在する絶縁樹脂層２１３ａ、２１３ｂを有するものであってもよい。このとき、絶縁樹脂層２１３ａ、２１３ｂは、異なる組成のものを使用してもよい。 In the present embodiment, the insulating layer has been described as having a structure in which two ceramic layers are laminated, but the number of ceramic layers is not limited, and three or more ceramics are used, for example, as in the insulating circuit board 210 shown in FIG. It may have layers 212a, 212b, 212c and insulating resin layers 213a and 213b interposed between them. At this time, the insulating resin layers 213a and 213b may have different compositions.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。 The results of the confirmation experiment conducted to confirm the effect of the present invention will be described below.

表１に示すセラミックス板及び樹脂組成物（絶縁樹脂層）を用いて、上述の実施形態で記載した製造方法により、絶縁回路基板を製造した。なお、回路層及び金属層として、厚さ０．６ｍｍの純度９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）の圧延板を用いた。
なお、絶縁層を構成する複数のセラミックス板、樹脂組成物（絶縁樹脂層）について、すべて表１に示すものを使用した。 Using the ceramic plate and the resin composition (insulating resin layer) shown in Table 1, an insulating circuit board was manufactured by the manufacturing method described in the above-described embodiment. As the circuit layer and the metal layer, a rolled plate of aluminum (4N aluminum) having a thickness of 0.6 mm and a purity of 99.99 mass% or more was used.
As for the plurality of ceramic plates and resin compositions (insulating resin layers) constituting the insulating layer, those shown in Table 1 were all used.

（耐電圧性）
得られた絶縁回路基板を絶縁油（３Ｍ社製フロリナートＦＣ－７７０）に浸漬し、金属層及び回路層にプローブ（真鍮製φ２０ｍｍ）の電極を配設した。そして、５秒間で０．５ｋＶ昇圧し、その後、３０秒保持するサイクルを繰り返し、絶縁破壊を起こす電圧を測定し、その電圧値を絶縁耐圧値（ｋＶ）とした。評価結果を表１に示す。 (Withstand voltage)
The obtained insulating circuit board was immersed in insulating oil (Fluorinert FC-770 manufactured by 3M), and electrodes of a probe (brass φ20 mm) were arranged in a metal layer and a circuit layer. Then, the cycle of boosting by 0.5 kV in 5 seconds and then holding for 30 seconds was repeated, the voltage causing dielectric breakdown was measured, and the voltage value was taken as the dielectric breakdown value (kV). The evaluation results are shown in Table 1.

Figure 0007064710000001
Figure 0007064710000001

絶縁層をセラミックス板の単層で構成した比較例１～３においては、厚さを１．０～１．８ｍｍと比較的厚く形成しても、絶縁耐圧が低くなった。
また、絶縁層を絶縁樹脂層のみで構成した比較例４においては、絶縁耐圧が非常に低くなった。
これに対して、絶縁層をセラミックスの２層構造とし、セラミックス板の間に絶縁樹脂層を形成した本発明例１～７においては、絶縁耐圧が十分に高くなった。 In Comparative Examples 1 to 3 in which the insulating layer was composed of a single layer of a ceramic plate, the withstand voltage was low even if the insulating layer was formed to be relatively thick with a thickness of 1.0 to 1.8 mm.
Further, in Comparative Example 4 in which the insulating layer was composed of only the insulating resin layer, the withstand voltage was very low.
On the other hand, in Examples 1 to 7 of the present invention in which the insulating layer has a two-layer structure of ceramics and the insulating resin layer is formed between the ceramic plates, the withstand voltage is sufficiently high.

以上のように、本発明例によれば、耐電圧性に特に優れた絶縁回路基板を提供可能であることが確認された。 As described above, it has been confirmed that according to the example of the present invention, it is possible to provide an insulated circuit board having particularly excellent withstand voltage resistance.

１，１０１ パワーモジュール
３ 半導体素子
１０、１１０、２１０ 絶縁回路基板
１１、１１１、２１１ 絶縁層
１２、１１２、２１２ セラミックス層
１３、１１３、２１３ 絶縁樹脂層
１５、１１５、２１５ 回路層
１６、１１６、２１６ 金属層
２２、１２２ セラミックス板
２３、１２３ 樹脂組成物
３１ ヒートシンク
１３２ 第２絶縁樹脂層
１４２ 第２樹脂組成物 1,101 Power module 3 Semiconductor element 10, 110, 210 Insulation circuit board 11, 111, 211 Insulation layer 12, 112, 212 Ceramic layer 13, 113, 213 Insulation resin layer 15, 115, 215 Circuit layer 16, 116, 216 Metal layers 22, 122 Ceramic plates 23, 123 Resin composition 31 Heat-shielding 132 Second insulating resin layer 142 Second resin composition

Claims (5)

絶縁層と、絶縁層の一方の面に形成された回路層と、を備えた絶縁回路基板であって、
前記絶縁層は、複数のセラミックス層が絶縁樹脂層を介して積層された構造とされ、最表層に位置する前記セラミックス層に前記回路層が形成されており、
複数の前記セラミックス層の厚さがそれぞれ０．３ｍｍ以上０．８ｍｍ以下の範囲内とされており、
前記絶縁樹脂層は、無機フィラーを含有する熱硬化型樹脂で構成され、前記絶縁樹脂層の厚さ２０μｍ以上１５０μｍ以下の範囲内とされており、
前記絶縁樹脂層単体の耐電圧特性が１０ｋＶ／ｍｍｔ以上とされ、前記縁樹脂層単体の熱伝導率が３Ｗ／（ｍ・Ｋ）以上２０Ｗ／（ｍ・Ｋ）以下の範囲内とされており、
前記絶縁層の絶縁耐圧が２３．０ｋＶ以上とされていることを特徴とする絶縁回路基板。 An insulating circuit board comprising an insulating layer and a circuit layer formed on one surface of the insulating layer.
The insulating layer has a structure in which a plurality of ceramic layers are laminated via an insulating resin layer, and the circuit layer is formed on the ceramic layer located on the outermost surface layer.
The thickness of each of the plurality of ceramic layers is within the range of 0.3 mm or more and 0.8 mm or less.
The insulating resin layer is made of a thermosetting resin containing an inorganic filler, and the thickness of the insulating resin layer is within the range of 20 μm or more and 150 μm or less.
The withstand voltage characteristic of the insulating resin layer alone is 10 kV / mmt or more, and the thermal conductivity of the edge resin layer alone is within the range of 3 W / (m · K) or more and 20 W / (m · K) or less. ,
An insulating circuit board characterized in that the insulating withstand voltage of the insulating layer is 23.0 kV or more . 前記絶縁層の前記回路層とは反対側の面に金属層が形成されていることを特徴とする請求項１に記載の絶縁回路基板。 The insulating circuit board according to claim 1, wherein a metal layer is formed on a surface of the insulating layer opposite to the circuit layer. 請求項１または請求項２に記載の絶縁回路基板の製造方法であって、
一のセラミックス板に回路層を形成する回路層形成工程と、
回路層が形成されたセラミックス板と、別のセラミックス板と、を、無機フィラー及び熱硬化型樹脂を含有する樹脂組成物を介して積層する積層工程と、
積層された前記セラミックス板と前記樹脂組成物を積層方向に加圧するととともに加熱し、樹脂組成物を硬化させて絶縁樹脂層を形成するとともに前記セラミックス板同士を接合することにより、絶縁層を形成する樹脂硬化工程と、
を備えていることを特徴とする絶縁回路基板の製造方法。 The method for manufacturing an insulated circuit board according to claim 1 or 2.
The circuit layer forming process of forming a circuit layer on one ceramic plate,
A laminating step of laminating a ceramic plate on which a circuit layer is formed and another ceramic plate via a resin composition containing an inorganic filler and a thermosetting resin.
The laminated ceramic plates and the resin composition are pressurized in the laminating direction and heated to cure the resin composition to form an insulating resin layer, and the ceramic plates are joined to each other to form an insulating layer. Resin curing process and
A method of manufacturing an insulated circuit board, which comprises. 他のセラミックス板に金属層を形成する金属層形成工程を有し、前記積層工程では、少なくとも回路層が形成されたセラミックス板と金属層が形成されたセラミックス板とを、前記樹脂組成物を介して積層することを特徴とする請求項３に記載の絶縁回路基板の製造方法。 It has a metal layer forming step of forming a metal layer on another ceramic plate, and in the laminating step, at least a ceramic plate on which a circuit layer is formed and a ceramic plate on which a metal layer is formed are interposed via the resin composition. The method for manufacturing an insulated circuit board according to claim 3, wherein the ceramic substrates are laminated. 前記樹脂硬化工程では、硬化前の前記樹脂組成物の厚さｔ０と硬化後の前記絶縁樹脂層の厚さｔ１との比ｔ１／ｔ０が０．８以下となるように、積層方向へ加圧することを特徴とする請求項３又は請求項４に記載の絶縁回路基板の製造方法。 In the resin curing step, pressure is applied in the stacking direction so that the ratio t1 / t0 of the thickness t0 of the resin composition before curing and the thickness t1 of the insulating resin layer after curing is 0.8 or less. The method for manufacturing an insulated circuit board according to claim 3 or 4, wherein the insulating circuit board is manufactured.
JP2018034678A 2018-02-28 2018-02-28 Insulation circuit board and manufacturing method of insulation circuit board Active JP7064710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018034678A JP7064710B2 (en) 2018-02-28 2018-02-28 Insulation circuit board and manufacturing method of insulation circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018034678A JP7064710B2 (en) 2018-02-28 2018-02-28 Insulation circuit board and manufacturing method of insulation circuit board

Publications (2)

Publication Number Publication Date
JP2019149515A JP2019149515A (en) 2019-09-05
JP7064710B2 true JP7064710B2 (en) 2022-05-11

Family

ID=67850781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018034678A Active JP7064710B2 (en) 2018-02-28 2018-02-28 Insulation circuit board and manufacturing method of insulation circuit board

Country Status (1)

Country Link
JP (1) JP7064710B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225901B (en) * 2021-05-12 2023-01-10 四川锐宏电子科技有限公司 Multilayer thick film ceramic-based circuit board and preparation process thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183212A (en) 1998-12-10 2000-06-30 Toshiba Corp Insulating substrate and manufacture thereof and semiconductor device
JP2002204072A (en) 2000-12-28 2002-07-19 Sanyo Electric Co Ltd Composite laminated ceramic board and manufacturing method thereof
JP2004266139A (en) 2003-03-03 2004-09-24 Toshiba Corp Insulating substrate and semiconductor device using it
JP2013039834A (en) 2011-03-28 2013-02-28 Hitachi Chemical Co Ltd Multilayer resin sheet, resin sheet laminate, cured multilayer resin sheet and method for manufacturing the same, multilayer resin sheet with metal foil, and semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432330B2 (en) * 1995-02-22 2003-08-04 株式会社トクヤマ Joint structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183212A (en) 1998-12-10 2000-06-30 Toshiba Corp Insulating substrate and manufacture thereof and semiconductor device
JP2002204072A (en) 2000-12-28 2002-07-19 Sanyo Electric Co Ltd Composite laminated ceramic board and manufacturing method thereof
JP2004266139A (en) 2003-03-03 2004-09-24 Toshiba Corp Insulating substrate and semiconductor device using it
JP2013039834A (en) 2011-03-28 2013-02-28 Hitachi Chemical Co Ltd Multilayer resin sheet, resin sheet laminate, cured multilayer resin sheet and method for manufacturing the same, multilayer resin sheet with metal foil, and semiconductor device

Also Published As

Publication number Publication date
JP2019149515A (en) 2019-09-05

Similar Documents

Publication Publication Date Title
JP5128951B2 (en) Heat sink module and manufacturing method thereof
JP6621076B2 (en) Power module substrate, power module substrate with heat sink, and power module
WO2013147144A1 (en) Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module
KR102563423B1 (en) Ceramic substrate manufacturing method
JP6958441B2 (en) Manufacturing method of insulated circuit board with heat sink
JP7342371B2 (en) Insulated circuit board and method for manufacturing an insulated circuit board
JP7064710B2 (en) Insulation circuit board and manufacturing method of insulation circuit board
US11222835B2 (en) Insulating circuit substrate and method for producing insulating circuit substrate
JP2010238965A (en) Substrate for power module, method for manufacturing substrate for power module, and power module
JP6969471B2 (en) Insulated circuit board
JP7087446B2 (en) A method for manufacturing an insulated circuit board with a heat radiating plate and an insulated circuit board with a heat radiating plate.
JP7039933B2 (en) Bond, Insulated Circuit Board, Insulated Circuit Board with Heat Sink, Heat Sink, and Joined Body Manufacturing Method, Insulated Circuit Board Manufacturing Method, Heat Sinked Insulated Circuit Board Manufacturing Method, Heat Sink Manufacturing Method
KR20220093662A (en) Method of manufacturing power semiconductor module and power semiconductor module manufactured thereby
JP4876612B2 (en) Insulated heat transfer structure and power module substrate
JP6825411B2 (en) Insulation circuit board, manufacturing method of insulation circuit board
JP7363613B2 (en) Insulated circuit board with integrated heat sink
JP2004343035A (en) Heat radiating component, circuit board, and semiconductor device
WO2022191331A1 (en) Heat sink-integrated insulating circuit board
JP6237058B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate
JP7428034B2 (en) Manufacturing method of insulated circuit board with heat sink
JP6853443B2 (en) Manufacturing method of board for power module
JP7054073B2 (en) Insulated circuit board with heat sink
WO2021246369A1 (en) Method for manufacturing insulated resin circuit board
JP6790915B2 (en) Manufacturing method of insulated circuit board
JP2023132535A (en) Heat sink-integrated insulation circuit board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220407

R150 Certificate of patent or registration of utility model

Ref document number: 7064710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150