JP7055620B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP7055620B2 JP7055620B2 JP2017221714A JP2017221714A JP7055620B2 JP 7055620 B2 JP7055620 B2 JP 7055620B2 JP 2017221714 A JP2017221714 A JP 2017221714A JP 2017221714 A JP2017221714 A JP 2017221714A JP 7055620 B2 JP7055620 B2 JP 7055620B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- modulation
- command
- unit
- carrier wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
図1は、第1実施形態の電力変換装置の構成例を概略的に示す図である。
本実施形態の電力変換装置は、複数の変換器と、コントローラCTRと、を備えている。複数の変換器は、直列に接続した第1変換器Inv1と第2変換器Inv2とを備えている。図1では、1つの相における第1変換器Inv1および第2変換器Inv2のみを示しているが、本実施形態の電力変換装置は、複数相のそれぞれに3つ以上の変換器を備えていてもよい。また、本実施形態の電力変換装置全体の相数は、単相や三相に限定されない。
第2変換器Inv2の複数の半導体スイッチング素子それぞれは、コントローラCTRから供給される変調指令v2*に基づくゲート信号により動作を制御される。
コントローラCTRは、キャリア波生成部12と、第1変調部14と、第2変調部16と、同期制御部18と、を備えている。
第1変調部14は、コントローラCTRの内部で生成された電圧指令値v*を受信し、電圧指令値v*に基づいて、第1変換器Inv1の電圧指令を実現する変調指令v1*を生成して出力する。本実施形態では、第1変調部14は、1パルス変調により変調指令v1*を生成する。1パルス変調では、電圧指令値v*が正の時に正の電圧出力、電圧指令値v*が負の時に負の電圧出力が実現されるように、変調指令v1*が生成される。
なお、同期制御部18には、変調指令v1*と変調指令v2*との少なくとも一方が入力されればよい。同期制御部18では、入力された変調指令v1*と変調指令v2*との少なくとも一方が切り替わるタイミングを所定のタイミングと同期し、第1変換器Inv1と第2変換器Inv2との少なくとも一方に対応する、同期された変調指令を出力する。
同期制御部18は、例えば、ラッチ手段としてDフリップフロップ(D-FF)を備え、クロックCLKをトリガクロックとして、入力された変調指令v1*の値を保持し、クロックCLKと同期したタイミングで保持された値を変調指令v1*´として出力する。
なお、同期制御部18において、変調指令v1*をクロックCLKに同期させて変調指令v1*´を出力する構成はDフリップフロップに限定されるものではない。例えば、同期制御部18は、変調指令v1*をクロックCLKに同期させる手段として、ラッチレジスタやバスラッチレジスタを備えていてもよい。Dフリップフロップとラッチレジスタとは、基本的に1ビットの信号を保持することが可能であり、バスラッチレジスタは複数ビットの信号を保持することができる。
図2には、第1変調部14から出力される変調指令v1*と、同期制御部18から出力される変調指令v1*´と、第2変調部16から出力される変調指令v2*と、の一例を示している。
図5は、第2実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第1実施形態と同様の構成については、同一の符号を付して説明を省略する。
コントローラCTRは、第1変調部14と、第2変調部16と、第1同期制御部18´と第2同期制御部19とを備えている。
第1同期制御部18´は、例えば、ラッチ手段としてDフリップフロップ(D-FF)を備え、クロックCLKをトリガクロックとして、入力された変調指令v1*の値を保持し、クロックCLKと同期したタイミングで保持された値を変調指令v1*´として出力する。
第2同期制御部19は、例えば、ラッチ手段としてDフリップフロップ(D-FF)を備え、クロックCLKをトリガクロックとして、入力された変調指令v2*の値を保持し、クロックCLKと同期したタイミングで保持された値を変調指令v2*´として出力する。
本実施形態の電力変換装置では、第1変換器Inv1のスイッチング素子は、変調指令v1*´に基づくゲート信号により動作を制御される。変調指令v1*´は、第1同期制御部18´によりクロックCLKと同期するようにタイミングを制御されている。第2変換器Inv2のスイッチング素子は、変調指令v2*´に基づくゲート信号により動作を制御される。変調指令v2*´は、第2同期制御部19によりクロックCLKと同期するようにタイミングを制御されている。
図6は、第3実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第1実施形態と同様の構成については、同一の符号を付して説明を省略する。
第2キャリア波生成部13は、クロックCLK2を受信し、クロックCLK2に同期した所定の周波数の三角波(第2キャリア波)を生成して出力する。
なお、本実施形態では、第1キャリア波の周波数は第2キャリア波の周波数よりも小さい。
同期制御部18は、例えば、ラッチ手段としてDフリップフロップ(D-FF)を備え、クロックCLK2をトリガクロックとして、入力された変調指令v1*の値を保持し、クロックCLK2と同期したタイミングで保持された値を変調指令v1*´として出力する。
本実施形態の電力変換装置では、第1変換器Inv1のスイッチング素子は、変調指令v1*´に基づくゲート信号により動作を制御される。変調指令v1*´は、同期制御部18によりクロックCLK2と同期するようにタイミングを制御されている。第2変換器Inv2のスイッチング素子は、変調指令v2*に基づくゲート信号により動作を制御される。変調指令v2*は、クロックCLK2と同期する第2キャリア波を用いたPWMにより生成される。
図7は、第4実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第1実施形態と同様の構成については、同一の符号を付して説明を省略する。
実際の変換器の制御においては、直列に接続した一対のスイッチング素子が同時に導通することを回避して変換器の短絡を防ぐために、一対のスイッチング素子の両方が開いた(非導通)状態となるデッドタイムを設けることがある。このため、変調指令と実際の変換器の出力変化のタイミングが、デッドタイム分だけずれる場合がある。
例えば、変調指令に対してデッドタイム分だけの遅延を入れるときには、第1変換器Inv1のデッドタイムを遅延部D1に設定し、第2変換器Inv2のデッドタイムを遅延部D2に設定する。
図8に示す電力変換器は、直流電源Vdcと、正側のアームと負側のアームとのそれぞれにおいて直列に接続した第1変換器Inv1と、第2変換器Inv2と、リアクトルと、を備えている。すなわち、直流電源Vdcの正極端子に第1変換器Inv1と第2変換器Inv2とリアクトルとが直列に接続され、直流電源Vdcの負極端子に第2変換器Inv2と第1変換器Inv1とリアクトルとが直列に接続され、リアクトル間が電気的に接続された接続点から出力端子Voutが引き出されている。
ここでは、直列に接続した2つのチョッパ単位変換器の一構成例を示している。チョッパ単位変換器Cは、コンデンサと、コンデンサと並列に接続した1対の半導体スイッチング素子と、を備えている。一対の半導体スイッチング素子の一方の両端から出力ラインが引き出されている。
図10に示す電力変換器は、直流電源Vdcと、第1変換器Inv1と、第2変換器Inv2と、直流電源Vdcと並列に接続された2つのコンデンサと、を備えている。図10に示す電力変換器の例は、NPC(Neutral-Point-Clamped)インバータである第1変換器Inv1に、複数のチョッパ単位変換器Cを含むMMC(Modular Multilevel Converter)である第2変換器Inv2を組み合わせた構成である。
第1変換器Inv1は、正側のコンデンサと並列に接続した一対のスイッチング素子と、負側のコンデンサと並列に接続した一対のスイッチング素子とを備えている。
第2変換器Inv2の高電位側アームは、一端にて第1変換器Inv1の高電位側アームの一対のスイッチング素子間と電気的に接続し、他端にて第2変換器Inv2の低電位側のアームと電気的に接続している。
第2変換器Inv2の低電位側アームは、一端にて第1変換器Inv1の低電位側アームの一対のスイッチング素子間と電気的に接続し、他端にて第2変換器Inv2の高電位側アームと電気的に接続している。
図11に示す電力変換器は、直流電源Vdcと、第1変換器Inv1と、第2変換器Inv2と、を備えている。図11に示す電力変換器の例は、複数のチョッパ単位変換器Cとインダクタンスとを含むMMCである第1変換器Inv1と、複数のフルブリッジ単位変換器Hを含む第2変換器Inv2とを組み合わせた構成である。
第2変換器Inv2は、第1変換器Inv1の高電位側アームと低電位側アームとの間の電気的接続点に対して直列に接続した複数のフルブリッジ単位変換器Hを備えている。
ここでは、直列に接続した2つのフルブリッジ単位変換器(第2変換器Inv2)の一構成例を示している。
図13に示す電力変換器は、直流電源Vdcと、第1変換器Inv1と、第2変換器Inv2と、2つのコンデンサと、を備えている。図13に示す電力変換器の例は、NPC(Neutral-Point-Clamped)インバータである第1変換器Inv1に、複数のフルブリッジ単位変換器Hを含む第2変換器Inv2を組み合わせた構成である。
第1変換器Inv1は、正側のコンデンサと並列に接続した一対のスイッチング素子と、負側のコンデンサと並列に接続した一対のスイッチング素子と、一方の一対のスイッチング素子の素子間と他方の一対のスイッチング素子の素子間との間に、更に直列に接続した一対のスイッチング素子と、を備えている。
上記電力変換器に上述の第1実施形態乃至第4実施形態の電力変換装置のコントローラCTRを適用し、第1変換器Inv1と第2変換器Inv2との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
Claims (12)
- 電圧指令に基づいて第1変調法による第1変調指令を出力する第1変調部と、
前記第1変調指令に基づいて制御される第1変換器と、
供給されるクロック信号に同期するとともに、前記電圧指令に基づいて第2変調法による第2変調指令を出力する第2変調部と、
前記第2変調指令に基づいて制御される第2変換器と、
前記第1変調指令と前記第2変調指令とのうち、少なくとも前記第1変調指令が切り替わるタイミングを前記クロック信号に同期させる同期制御部とを具備し、前記第1変換器の出力と前記第2変換器の出力を合成して出力する電力変換装置。 - 前記クロック信号に同期するキャリア波を生成するキャリア波生成部をさらに具備し、
前記第2変調部は、前記キャリア波と前記電圧指令を用いたPWM(Pulse Width Modulation)により前記第2変調指令を生成する、請求項1に記載の電力変換装置。 - 前記同期制御部は、
前記第1変調指令を前記クロック信号に同期して出力するために維持する第1ラッチ手段を含む、請求項1または2に記載の電力変換装置。 - 前記同期制御部は、
前記第2変調指令を前記クロック信号に同期して出力するために維持する第2ラッチ手段をさらに含む、請求項3に記載の電力変換装置。 - 前記クロック信号とは別のクロック信号に同期するキャリア波を生成するキャリア波生成部をさらに具備し、
前記第1変調部は、このキャリア波生成部で生成されたキャリア波と前記電圧指令を用いたPWM(Pulse Width Modulation)により前記第1変調指令を生成する、請求項2に記載の電力変換装置。 - 前記同期制御部からの前記第1変調指令を遅延する第1遅延部と、
前記同期制御部からの前記第2変調指令を遅延する第2遅延部と、
前記第1遅延部の遅延時間と前記第2遅延部の遅延時間とを、前記第1変換器および前記第2変換器に流れる電流の方向に基づいて設定する遅延制御部とをさらに具備する、請求項1乃至5のいずれか1項に記載の電力変換装置。 - 第1キャリア波を用いるPWM(Pulse Width Modulation)により駆動される第1変換器と、
第2キャリア波を用いるPWM(Pulse Width Modulation)により駆動される第2変換器と、
前記第1変換器と前記第2変換器とを制御するコントローラと、を備え、
前記第1変換器と前記第2変換器との出力を合成して出力する電力変換装置であって、
前記コントローラは、
出力電圧指令に基づいて前記第1変換器に対する第1変調指令を出力する第1変調部と、
前記出力電圧指令に基づいて前記第2変換器に対する第2変調指令を出力する第2変調部と、
第1クロック信号に同期する前記第1キャリア波を生成する第1キャリア波生成部と、
第2クロック信号に同期する前記第2キャリア波を生成する第2キャリア波生成部と、
前記第1変調指令と前記第2クロック信号を受信し、前記第2クロック信号に同期させた前記第1変調指令を出力する同期制御部と、を有し、
前記第1キャリア波の周波数は前記第2キャリア波の周波数よりも小さい、電力変換装置。 - 前記同期制御部はDフリップフロップを備える、請求項1乃至請求項7のいずれか1項記載の電力変換装置。
- 直流電源の正極端子と出力端子との間の正側アームと前記出力端子と前記直流電源の負極端子との間の負側アームは、それぞれ、少なくとも1つの前記第1変換器と少なくとも1つの前記第2変換器が直列接続されている、請求項1乃至8のいずれか1項記載の電力変換装置。
- 直流電源の正極端子と負極端子との間に4つの前記第1変換器が直列接続され、さらに、前記4つの第1変換器の内側2つの第1変換器と並列接続されるとともに、出力端子を挟んでそれぞれ複数の前記第2変換器が直列接続されている、請求項1乃至8のいずれか1項記載の電力変換装置。
- 直流電源の正極端子と接続点との間の正側アームと前記接続点と前記直流電源の負極端子との間の負側アームは、それぞれ、複数の第1変換器が直列接続されており、かつ、前記接続点と出力端子との間に複数の前記第2変換器が直列接続されている、請求項1乃至8のいずれか1項記載の電力変換装置。
- 第1変調指令に基づいて制御される第1変換器と、
第2変調指令に基づいて制御される第2変換器と、
前記第1変換器と前記第2変換器とを制御するコントローラとを有し、
前記第1変換器の出力と前記第2変換器の出力を合成して出力する電力変換装置であって、
前記コントローラは、
電圧指令に基づいて第1変調法による前記第1変調指令を生成し、
供給されるクロック信号に同期するとともに、前記電圧指令に基づいて第2変調法による前記第2変調指令を生成し、
前記第1変調指令と前記第2変調指令とのうち、少なくとも前記第1変調指令が切り替わるタイミングを前記クロック信号に同期させる、電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017221714A JP7055620B2 (ja) | 2017-11-17 | 2017-11-17 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017221714A JP7055620B2 (ja) | 2017-11-17 | 2017-11-17 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019097221A JP2019097221A (ja) | 2019-06-20 |
JP7055620B2 true JP7055620B2 (ja) | 2022-04-18 |
Family
ID=66973208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017221714A Active JP7055620B2 (ja) | 2017-11-17 | 2017-11-17 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7055620B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006081362A (ja) | 2004-09-13 | 2006-03-23 | Mitsubishi Electric Corp | 電力変換装置 |
JP2011010117A (ja) | 2009-06-26 | 2011-01-13 | Mitsubishi Electric Corp | Pwm半導体電力変換装置システムおよびpwm半導体電力変換装置 |
-
2017
- 2017-11-17 JP JP2017221714A patent/JP7055620B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006081362A (ja) | 2004-09-13 | 2006-03-23 | Mitsubishi Electric Corp | 電力変換装置 |
JP2011010117A (ja) | 2009-06-26 | 2011-01-13 | Mitsubishi Electric Corp | Pwm半導体電力変換装置システムおよびpwm半導体電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019097221A (ja) | 2019-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10560037B2 (en) | Apparatus and method for control of multi-inverter power converter | |
JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
US9071166B2 (en) | Power converter with surge voltage suppression | |
EP2214301A1 (en) | Power conversion systems and methods for controlling harmonic distortion | |
JP5899454B2 (ja) | インバータ装置の制御方法及びインバータ装置 | |
US9136774B2 (en) | Power converting apparatus | |
US20140301124A1 (en) | Cascade Bridge-type DC-AC Power Conversion Method and Converter Device Thereof | |
JP6391897B1 (ja) | 直列多重インバータ | |
BR102015001567B1 (pt) | Perna de fase de conversor de potência, conversor e método de operação de uma perna de fase | |
JP2009171807A (ja) | 3相電圧形インバータシステム | |
JP2016178760A (ja) | 電力変換システムで使用するための多重化可能単一セル構造 | |
WO2018159026A1 (ja) | 電源制御装置、電力変換システム及び電源制御方法 | |
JP7055620B2 (ja) | 電力変換装置 | |
KR101697855B1 (ko) | H-브리지 멀티 레벨 인버터 | |
JP2008048537A (ja) | 交流−交流電力変換装置 | |
WO2018159027A1 (ja) | 電源制御装置、電力変換システム及び電源制御方法 | |
EP2793383A1 (en) | Device and method for controlling module switching of power conversion system | |
Korhonen et al. | Control of an inverter output active du/dt filtering method | |
JP4768535B2 (ja) | 電力変換装置 | |
Zhao et al. | A three-level buck converter and digital controller for improving load transient response | |
JP2001177997A (ja) | 電力変換装置の並列運転回路 | |
Muhammad et al. | Digital control of high DC voltage converter based on Cockcroft Walton voltage multiplier circuit | |
Kangarlu et al. | Variable DC voltage as a solution to improve output voltage quality in multilevel converters | |
JP2009060708A (ja) | ダブルコンバータ変換装置の制御方式 | |
WO2020066246A1 (ja) | 無停電電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7055620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |