JP7055620B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7055620B2
JP7055620B2 JP2017221714A JP2017221714A JP7055620B2 JP 7055620 B2 JP7055620 B2 JP 7055620B2 JP 2017221714 A JP2017221714 A JP 2017221714A JP 2017221714 A JP2017221714 A JP 2017221714A JP 7055620 B2 JP7055620 B2 JP 7055620B2
Authority
JP
Japan
Prior art keywords
converter
modulation
command
unit
carrier wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017221714A
Other languages
English (en)
Other versions
JP2019097221A (ja
Inventor
裕史 児山
卓郎 新井
洋一 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017221714A priority Critical patent/JP7055620B2/ja
Publication of JP2019097221A publication Critical patent/JP2019097221A/ja
Application granted granted Critical
Publication of JP7055620B2 publication Critical patent/JP7055620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明の実施形態は、電力変換装置に関する。
半導体スイッチング素子を用いた電力変換装置は、半導体スイッチング素子のオンとオフとを切替えて出力電圧の制御を行う。例えば、多数の半導体スイッチング素子を組み合わせた回路(マルチレベル変換器)を備えた電力変換装置は、多レベルの階段状の電圧波形を出力することができる。
上記のようなマルチレベル変換器を備えた電力変換装置は、1回あたりのスイッチング損失が小さく、高い電力変換効率を実現することが可能である。また、マルチレベル変換器を備えた電力変換装置の出力電圧波形は正弦波に近づくことから、高調波を低減することができ、重量・体積・コストが大きいフィルタ回路を小型化、または不要にでき、フィルタ損失も低減できるメリットがある。
マルチレベル変換器を備えた電力変換装置においては、スイッチング周波数または変調方法が異なる複数の単位変換器の出力ラインを直列接続し、全体のスイッチング回数を低減しつつ高調波の少ない出力電圧を得る方式が提案されている。
例えば、第1変換器と、第1変換器と異なる変調方法により駆動される第2変換器とを含む電力変換装置において、第1変換器は長周期のスイッチング周波数で駆動され、第2変換器はより短い周期のスイッチング周波数のPWM変調による制御信号にて駆動され得る。このような電力変換装置の出力電圧は、第1変換器の出力電圧と第2変換器の出力電圧との合計であり、高調波が少なく、より高い電圧出力が得られる。
特許第6139111号公報 特開2015-77009号公報
しかしながら、複数の変調方法により駆動されるマルチレベル構成の電力変換装置では、それぞれの変調は制御装置における別個の演算回路(又は演算ブロック)で処理されるため、第1変換器と第2変換器との動作の同期をとっていなければ、半導体スイッチング素子の切り替わるタイミングに意図しない電圧が出力されてしまう可能性があった。
例えば、第1変換器の出力電圧と第2変換器の出力電圧との両方が切り替わるタイミングにて、第1変換器と第2変換器との動作が同期していなければ、スイッチング素子の切り替わるタイミングがずれることにより電力変換装置全体としての出力電圧に歪が生じる可能性があった。このような出力電圧の歪は意図しない出力であり、意図しない出力に起因して出力電流波形も歪み、高調波が増大する原因となる。
本発明の実施形態は、上記事情を鑑みて成されたものであって、複数の変換器を備えた電力変換装置において、高調波を低減することを目的とする。
実施形態による電力変換装置は、第1変調法により駆動される第1変換器と、第2変調法により駆動される第2変換器と、前記第1変換器と前記第2変換器とを制御するコントローラと、を備え、前記第1変換器と前記第2変換器との出力を合成して出力する電力変換装置であって、前記コントローラは、出力電圧指令に基づいて前記第1変換器に対する第1変調指令を出力する第1変調部と、前記出力電圧指令に基づいて前記第2変換器に対する第2変調指令を出力する第2変調部と、前記第1変調指令および前記第2変調指令の少なくとも一方と、トリガとを受信し、前記トリガに基づいて前記第1変調指令と前記第2変調指令とが切り替わるタイミングを同期させる同期制御部と、を備える。
図1は、第1実施形態の電力変換装置の構成例を概略的に示す図である。 図2は、本実施形態の電力変換装置のコントローラの動作の一例を説明するための図である。 図3は、同期制御部を備えない電力変換装置の出力電圧波形と出力電流波形との一例を示す図である。 図4は、本実施形態の電力変換装置の出力電圧波形と出力電流波形との一例を示す図である。 図5は、第2実施形態の電力変換装置の構成例を概略的に示す図である。 図6は、第3実施形態の電力変換装置の構成例を概略的に示す図である。 図7は、第4実施形態の電力変換装置の構成例を概略的に示す図である。 図8は、第1実施形態乃至第4実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。 図9は、図8に示す電力変換器のチョッパ単位変換器の一例を示す図である。 図10は、第1実施形態乃至第4実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。 図11は、第1実施形態乃至第4実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。 図12は、図11に示す電力変換器のフルブリッジ単位変換器の一例を示す図である。 図13は、第1実施形態乃至第4実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
以下、複数の実施形態の電力変換装置について、図面を参照して説明する。
図1は、第1実施形態の電力変換装置の構成例を概略的に示す図である。
本実施形態の電力変換装置は、複数の変換器と、コントローラCTRと、を備えている。複数の変換器は、直列に接続した第1変換器Inv1と第2変換器Inv2とを備えている。図1では、1つの相における第1変換器Inv1および第2変換器Inv2のみを示しているが、本実施形態の電力変換装置は、複数相のそれぞれに3つ以上の変換器を備えていてもよい。また、本実施形態の電力変換装置全体の相数は、単相や三相に限定されない。
第1変換器Inv1および第2変換器Inv2のそれぞれは、複数の半導体スイッチング素子と、電圧源としてのコンデンサと、を備えている。複数の半導体スイッチング素子は、直列に接続した2つの半導体スイッチング素子の列を2列並列に接続して構成され、直列に接続した2つの半導体スイッチング素子の間に交流ラインが接続している。コンデンサは、直列に接続した2つの半導体スイッチング素子と並列に接続されている。なお、第1変換器Inv1および第2変換器Inv2の回路構成は、図1に示すようなフルブリッジ構成に限定されるものではない。
第1変換器Inv1の複数の半導体スイッチング素子それぞれは、コントローラCTRから供給される変調指令v1´に基づくゲート信号により動作を制御される。
第2変換器Inv2の複数の半導体スイッチング素子それぞれは、コントローラCTRから供給される変調指令v2に基づくゲート信号により動作を制御される。
本実施形態では、第1変換器Inv1と第2変換器Inv2とは異なる変調方法に基づく制御信号により駆動される。なお、本実施形態の電力変換装置は、第1変換器Inv1および第2変換器Inv2をそれぞれ複数備え、複数の第1変換器Inv1および複数の第2変換器Inv2が直列接続されていても構わない。
コントローラCTRは、クロックCLKと、電圧指令値vとを受信し、第1変換器Inv1および第2変換器Inv2それぞれの複数の半導体スイッチング素子に対応する変調指令v1´、v2を出力する。電圧指令値vは、第1変換器Inv1の出力電圧および第2変換器Inv2の出力電圧を合成した電圧の指令値である。
コントローラCTRは、例えば、CPU(central processing unit)やMPU(micro processing unit)などのプロセッサを少なくとも1つと、プロセッサにより実行されるプログラムが記録されたメモリと、を備えた演算回路であってもよく、例えば、FPGA(Field Programmable Gate Array)を備えていてもよい。
コントローラCTRは、キャリア波生成部12と、第1変調部14と、第2変調部16と、同期制御部18と、を備えている。
キャリア波生成部12は、クロックCLKを受信し、クロックCLKに同期した所定の周波数の三角波を生成して出力する。
第1変調部14は、コントローラCTRの内部で生成された電圧指令値vを受信し、電圧指令値vに基づいて、第1変換器Inv1の電圧指令を実現する変調指令v1を生成して出力する。本実施形態では、第1変調部14は、1パルス変調により変調指令v1を生成する。1パルス変調では、電圧指令値vが正の時に正の電圧出力、電圧指令値vが負の時に負の電圧出力が実現されるように、変調指令v1が生成される。
第2変調部16は、コントローラCTRの内部で生成された電圧指令値vと、キャリア波生成部12から供給されるキャリア波(三角波)を受信し、電圧指令値vに基づいて、第2変換器Inv2の電圧指令を実現する変調指令v2を生成して出力する。本実施形態では、第2変調部16は、PWM(Pulse Width Modulation)により変調指令v2を生成する。PWMでは、第2変換器Inv2の電圧指令値とキャリア波とを比較して変調指令v2が生成される。
同期制御部18は、第1変調部14から供給される変調指令v1と、外部から供給されるクロックCLKとを受信し、クロックCLKに同期した変調指令v1´を出力する。
なお、同期制御部18には、変調指令v1と変調指令v2との少なくとも一方が入力されればよい。同期制御部18では、入力された変調指令v1と変調指令v2との少なくとも一方が切り替わるタイミングを所定のタイミングと同期し、第1変換器Inv1と第2変換器Inv2との少なくとも一方に対応する、同期された変調指令を出力する。
本実施形態では、同期制御部18は、例えばクロックCLKをトリガとして変調指令v1の値を維持する機能を有するラッチ手段を備える。
同期制御部18は、例えば、ラッチ手段としてDフリップフロップ(D-FF)を備え、クロックCLKをトリガクロックとして、入力された変調指令v1の値を保持し、クロックCLKと同期したタイミングで保持された値を変調指令v1´として出力する。
なお、同期制御部18において、変調指令v1をクロックCLKに同期させて変調指令v1´を出力する構成はDフリップフロップに限定されるものではない。例えば、同期制御部18は、変調指令v1をクロックCLKに同期させる手段として、ラッチレジスタやバスラッチレジスタを備えていてもよい。Dフリップフロップとラッチレジスタとは、基本的に1ビットの信号を保持することが可能であり、バスラッチレジスタは複数ビットの信号を保持することができる。
図2は、本実施形態の電力変換装置のコントローラの動作の一例を説明するための図である。
図2には、第1変調部14から出力される変調指令v1と、同期制御部18から出力される変調指令v1´と、第2変調部16から出力される変調指令v2と、の一例を示している。
この例では、変調指令v1と変調指令v2とは、切替わるタイミングが同期しておらず、変調指令v1が立ち上がるタイミングと、変調指令v2が立ち下がるタイミングとはΔtだけずれている。この期間Δtが生じたままで第1変換器Inv1と第2変換器Inv2とを動作させると、電力変換装置から意図しない電圧(サージ電圧)が出力される原因となる。
一方で、変調指令v2と同期制御部18から出力された変調指令v1´とは、切替わるタイミングが同期されている。すなわち、変調指令v2はクロックCLKに同期して生成されたキャリア波を利用して変調されているため、クロックCLKに同期している。また、変調指令v1´は、同期制御部18のDフリップフロップにより変調指令v1をクロックCLKに同期させて生成されている。したがって、変調指令v2と変調指令v1´とはいずれもクロックCLKと同期したものであり、互いに同期するものとなる。
図3は、同期制御部を備えない電力変換装置の出力電圧波形と出力電流波形との一例を示す図である。なお、図3に示す出力電流波形は、三相電力変換装置としたときの1レグの出力電流の波形である。
同期制御部を備えない電力変換装置では、第1変換器Inv1のスイッチング素子は、変調指令v1に基づいて動作を制御される。変調指令v1と変調指令v2とが同期していないと、第1変換器Inv1のスイッチング素子と第2変換器Inv2のスイッチング素子とが切り替わるタイミングがずれて、電力変換器の出力電圧に歪が生じることがある。図3に示す例では、電力変換器の出力電圧にサージが生じている。出力電圧のサージは意図しない出力であり、出力電流波形も歪んで高調波が増大する原因となる。
図4は、本実施形態の電力変換装置の出力電圧波形と出力電流波形との一例を示す図である。なお、図4に示す出力電流波形は、三相電力変換装置としたときの1レグの出力電流の波形である。
本実施形態の電力変換装置では、第1変換器Inv1のスイッチング素子は、変調指令v1´に基づいて動作を制御される。変調指令v1´は、同期制御部18により変調指令v2と同期するようにタイミングを制御されている。したがって、本実施形態では、第1変換器Inv1のスイッチング素子と第2変換器Inv2のスイッチング素子とが切り替わるタイミングが同期し、電力変換器の出力電圧の歪がなくなる。その結果、本実施形態の電力変換装置では、出力電流波形の歪もなく、高調波を低減することができる。
上記のように、本実施形態によれば、異なる変調方法により駆動される複数の変換器を備えた電力変換装置において、スイッチング素子の切り替わるタイミングを同期させる事ができ、高調波を低減することができる。
次に、第2実施形態の電力変換装置について図面を参照して以下に説明する。
図5は、第2実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第1実施形態と同様の構成については、同一の符号を付して説明を省略する。
コントローラCTRは、クロックCLKと、電圧指令値vとを受信し、第1変換器Inv1および第2変換器Inv2の半導体スイッチング素子の変調指令v1´、v2を出力する。
コントローラCTRは、例えば、CPU(central processing unit)やMPU(micro processing unit)などのプロセッサを少なくとも1つと、プロセッサにより実行されるプログラムが記録されたメモリと、を備えた演算回路であってもよく、例えば、FPGA(Field Programmable Gate Array)を備えていてもよい。
コントローラCTRは、第1変調部14と、第2変調部16と、第1同期制御部18´と第2同期制御部19とを備えている。
第1変調部14は、コントローラCTRの内部で生成された電圧指令値vを受信し、電圧指令値vに基づく第1変換器Inv1の電圧指令値を実現する変調指令v1を生成して出力する。本実施形態では、第1変調部14は、例えば、1パルス変調により変調指令v1を生成する。1パルス変調では、電圧指令値vが正の時に正の電圧出力、電圧指令値vが負の時に負の電圧出力が実現されるように、変調指令v1が生成される。
第2変調部16は、コントローラCTRの内部で生成された電圧指令値vと、キャリア波生成部12から供給されるキャリア波(三角波)を受信し、電圧指令値vを実現する変調指令v2を生成して出力する。本実施形態では、第2変調部16は、例えば、電圧指令値に応じて予め設定された変調指令v2を生成する。例えば、変調指令v2の波形は、1周期に複数のパルスを含み得る。
第1同期制御部18´は、第1変調部14から供給される変調指令v1と、外部から供給されるクロックCLKとを受信し、クロックCLKに同期した変調指令v1´を出力する。
本実施形態では、第1同期制御部18´は、例えばクロックCLKをトリガとして変調指令v1の値を維持する機能を有するラッチ手段を備える。
第1同期制御部18´は、例えば、ラッチ手段としてDフリップフロップ(D-FF)を備え、クロックCLKをトリガクロックとして、入力された変調指令v1の値を保持し、クロックCLKと同期したタイミングで保持された値を変調指令v1´として出力する。
第2同期制御部19は、第2変調部16から供給される変調指令v2と、外部から供給されるクロックCLKとを受信し、クロックCLKに同期した変調指令v2´を出力する。
本実施形態では、第2同期制御部19は、例えばクロックCLKをトリガとして変調指令v1の値を維持する機能を有するラッチ手段を備える。
第2同期制御部19は、例えば、ラッチ手段としてDフリップフロップ(D-FF)を備え、クロックCLKをトリガクロックとして、入力された変調指令v2の値を保持し、クロックCLKと同期したタイミングで保持された値を変調指令v2´として出力する。
なお、第1同期制御部18´および第2同期制御部19において、変調指令v1と変調指令v2とをクロックCLKに同期させて変調指令v1´と変調指令v2´とを出力する構成はDフリップフロップに限定されるものではない。例えば、同期制御部18´は、変調指令v1と変調指令v2とをクロックCLKに同期させる手段として、ラッチレジスタやバスラッチレジスタを備えていてもよい。
本実施形態の電力変換装置は、上記以外の構成は第1実施形態の電力変換装置と同様である。
本実施形態の電力変換装置では、第1変換器Inv1のスイッチング素子は、変調指令v1´に基づくゲート信号により動作を制御される。変調指令v1´は、第1同期制御部18´によりクロックCLKと同期するようにタイミングを制御されている。第2変換器Inv2のスイッチング素子は、変調指令v2´に基づくゲート信号により動作を制御される。変調指令v2´は、第2同期制御部19によりクロックCLKと同期するようにタイミングを制御されている。
したがって、本実施形態では、第1変換器Inv1のスイッチング素子と第2変換器Inv2のスイッチング素子とが切り替わるタイミングが同期し、電力変換器の出力電圧に歪は生じない。その結果、本実施形態の電力変換装置では、出力電流波形の歪もなく、高調波を低減することができる。
すなわち、本実施形態によれば、上述の第1実施形態と同様に、異なる変調方法により駆動される複数の変換器を備えた電力変換装置において、スイッチング素子の切り替わるタイミングを同期させる事ができ、高調波を低減することができる。
次に、第3実施形態の電力変換装置について図面を参照して以下に説明する。
図6は、第3実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第1実施形態と同様の構成については、同一の符号を付して説明を省略する。
本実施形態の電力変換装置は、コントローラCTRが、第1キャリア波生成部11と第2キャリア波生成部13と、第1変調部14と、第2変調部16と、同期制御部18とを備えている。
第1キャリア波生成部11は、クロックCLK1を受信し、クロックCLK1に同期した所定の周波数の三角波(第1キャリア波)を生成して出力する。
第2キャリア波生成部13は、クロックCLK2を受信し、クロックCLK2に同期した所定の周波数の三角波(第2キャリア波)を生成して出力する。
なお、本実施形態では、第1キャリア波の周波数は第2キャリア波の周波数よりも小さい。
第1変調部14は、コントローラCTRの内部で生成された電圧指令値vと、第1キャリア波生成部11から出力される第1キャリア波(三角波)とを受信し、電圧指令値vに基づく第1変換器Inv1の電圧指令値を実現する変調指令v1を生成して出力する。本実施形態では、第1変調部14は、PWMにより変調指令v1を生成する。
第2変調部16は、コントローラCTRの内部で生成された電圧指令値vと、第2キャリア波生成部13から供給されるキャリア波(三角波)とを受信し、電圧指令値vに基づく第2変換器Inv2の電圧指令値を実現する変調指令v2を生成して出力する。本実施形態では、第2変調部16は、PWMにより変調指令v2を生成する。
同期制御部18は、第1変調部14から供給される変調指令v1と、外部から供給されるクロックCLK2とを受信し、クロックCLK2に同期した変調指令v1´を出力する。
本実施形態では、同期制御部18は、例えばクロックCLK2をトリガとして変調指令v1の値を維持する機能を有するラッチ手段を備える。
同期制御部18は、例えば、ラッチ手段としてDフリップフロップ(D-FF)を備え、クロックCLK2をトリガクロックとして、入力された変調指令v1の値を保持し、クロックCLK2と同期したタイミングで保持された値を変調指令v1´として出力する。
なお、同期制御部18において、変調指令v1をクロックCLK2に同期させて変調指令v1´を出力する構成はDフリップフロップに限定されるものではない。例えば、同期制御部18は、変調指令v1をクロックCLK2に同期させる手段として、ラッチレジスタやバスラッチレジスタを備えていてもよい。
本実施形態の電力変換装置は、上記以外の構成は第1実施形態の電力変換装置と同様である。
本実施形態の電力変換装置では、第1変換器Inv1のスイッチング素子は、変調指令v1´に基づくゲート信号により動作を制御される。変調指令v1´は、同期制御部18によりクロックCLK2と同期するようにタイミングを制御されている。第2変換器Inv2のスイッチング素子は、変調指令v2に基づくゲート信号により動作を制御される。変調指令v2は、クロックCLK2と同期する第2キャリア波を用いたPWMにより生成される。
したがって、本実施形態では、第1変換器Inv1のスイッチング素子と第2変換器Inv2のスイッチング素子とが切り替わるタイミングは、互いに同期するものとなり、電力変換器の出力電圧に歪は生じない。その結果、本実施形態の電力変換装置では、出力電流波形の歪もなく、高調波を低減することができる。
すなわち、本実施形態によれば、異なるキャリア波を用いたPWMにより駆動される複数の変換器を備えた電力変換装置において、スイッチング素子の切り替わるタイミングを同期させる事ができ、高調波を低減することができる。
次に、第4実施形態の電力変換装置について図面を参照して以下に説明する。
図7は、第4実施形態の電力変換装置の構成例を概略的に示す図である。
なお、以下の説明において、上述の第1実施形態と同様の構成については、同一の符号を付して説明を省略する。
本実施形態の電力変換装置のコントローラCTRは、遅延部D1、D2と、遅延制御部17と、を更に備えている。
実際の変換器の制御においては、直列に接続した一対のスイッチング素子が同時に導通することを回避して変換器の短絡を防ぐために、一対のスイッチング素子の両方が開いた(非導通)状態となるデッドタイムを設けることがある。このため、変調指令と実際の変換器の出力変化のタイミングが、デッドタイム分だけずれる場合がある。
本実施形態では、遅延部D1、D2を設けることにより、デッドタイムによる変換器の出力変化のタイミングのずれを補正している。
例えば、変調指令に対してデッドタイム分だけの遅延を入れるときには、第1変換器Inv1のデッドタイムを遅延部D1に設定し、第2変換器Inv2のデッドタイムを遅延部D2に設定する。
遅延部D1は、同期制御部18の後段に配置され、変調指令v1´を受信する。遅延部D1は、例えば、デッドタイムによる出力変化を補正するように変調指令v1´の切り替わるタイミングを遅延させて、デッドタイムを含む変調指令vd1を出力する。
遅延部D2は、第2変調部16の後段に配置され、変調指令v2を受信する。遅延部D2は、例えば、デッドタイムによる出力変化を補正するように変調指令v2の切り替わるタイミングを遅延させて、補正後の変調指令vd2を出力する。
遅延制御部17は、例えば、第1変換器Inv1および第2変換器Inv2に流れる電流Iの検出値を受信し、電流Iの流れる方向に基づいて、遅延部D1における遅延時間と遅延部D2における遅延時間とを調整してもよい。なお、遅延制御部17は、外部からコントローラCTRに入力される(若しくはコントローラCTRの内部で生成された)電流指令値iを受信し、電流指令値iに基づいて電流Iの流れる方向を判断し、判断結果に基づいて遅延部D1における遅延時間と遅延部D2における遅延時間とを調整してもよい。
デッドタイムを設けると、デッドタイム中の実際の出力電圧は半導体スイッチング素子と並列に接続したフライホイールダイオードの導通状態によって変わる。このため、変換器を流れる電流Iの方向により、半導体スイッチング素子が切替わるタイミングを遅延させるか否か、および、遅延する場合には遅延させる量(時間)を可変にすることで、実際の回路に適した調整が可能となる。
すなわち、本実施形態によれば、異なる変調方式により駆動される複数の変換器を備えた電力変換装置において、スイッチング素子の切り替わるタイミングを同期させる事ができ、高調波を低減することができる。
図8は、第1実施形態乃至第4実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
図8に示す電力変換器は、直流電源Vdcと、正側のアームと負側のアームとのそれぞれにおいて直列に接続した第1変換器Inv1と、第2変換器Inv2と、リアクトルと、を備えている。すなわち、直流電源Vdcの正極端子に第1変換器Inv1と第2変換器Inv2とリアクトルとが直列に接続され、直流電源Vdcの負極端子に第2変換器Inv2と第1変換器Inv1とリアクトルとが直列に接続され、リアクトル間が電気的に接続された接続点から出力端子Voutが引き出されている。
第1変換器Inv1と第2変換器Inv2とのそれぞれは、直列に接続したチョッパ単位変換器Cを備え、第1変換器Inv1と第2変換器Inv2とは、異なる変調法に基づくゲート信号により駆動される。
図9は、図8に示す電力変換器のチョッパ単位変換器の一例を示す図である。
ここでは、直列に接続した2つのチョッパ単位変換器の一構成例を示している。チョッパ単位変換器Cは、コンデンサと、コンデンサと並列に接続した1対の半導体スイッチング素子と、を備えている。一対の半導体スイッチング素子の一方の両端から出力ラインが引き出されている。
上記電力変換器に上述の第1実施形態乃至第4実施形態の電力変換装置のコントローラCTRを適用し、第1変換器Inv1と第2変換器Inv2との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
図10は、第1実施形態乃至第4実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
図10に示す電力変換器は、直流電源Vdcと、第1変換器Inv1と、第2変換器Inv2と、直流電源Vdcと並列に接続された2つのコンデンサと、を備えている。図10に示す電力変換器の例は、NPC(Neutral-Point-Clamped)インバータである第1変換器Inv1に、複数のチョッパ単位変換器Cを含むMMC(Modular Multilevel Converter)である第2変換器Inv2を組み合わせた構成である。
2つのコンデンサは、互いに直列に接続するとともに、直流電源Vdcと並列に接続している。
第1変換器Inv1は、正側のコンデンサと並列に接続した一対のスイッチング素子と、負側のコンデンサと並列に接続した一対のスイッチング素子とを備えている。
第2変換器Inv2は、複数のチョッパ単位変換器Cとインダクタンスとをそれぞれ含む高電位側のアームおよび低電位側のアームを備えている。
第2変換器Inv2の高電位側アームは、一端にて第1変換器Inv1の高電位側アームの一対のスイッチング素子間と電気的に接続し、他端にて第2変換器Inv2の低電位側のアームと電気的に接続している。
第2変換器Inv2の低電位側アームは、一端にて第1変換器Inv1の低電位側アームの一対のスイッチング素子間と電気的に接続し、他端にて第2変換器Inv2の高電位側アームと電気的に接続している。
第2変換器Inv2の高電位側アームと低電位側アームとはインダクタンス間で電気的に接続し、高電位側アームと低電位側アームとの間の電気的接続部分から出力ラインが引き出されている。
上記電力変換器に上述の第1実施形態乃至第4実施形態の電力変換装置のコントローラCTRを適用し、第1変換器Inv1と第2変換器Inv2との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
図11は、第1実施形態乃至第4実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
図11に示す電力変換器は、直流電源Vdcと、第1変換器Inv1と、第2変換器Inv2と、を備えている。図11に示す電力変換器の例は、複数のチョッパ単位変換器Cとインダクタンスとを含むMMCである第1変換器Inv1と、複数のフルブリッジ単位変換器Hを含む第2変換器Inv2とを組み合わせた構成である。
第1変換器Inv1は、直列に接続された複数のチョッパ単位変換器Cとインダクタンスとをそれぞれ含む高電位側アームおよび低電位側アームを備えている。
第2変換器Inv2は、第1変換器Inv1の高電位側アームと低電位側アームとの間の電気的接続点に対して直列に接続した複数のフルブリッジ単位変換器Hを備えている。
図12は、図11に示す電力変換器のフルブリッジ単位変換器の一例を示す図である。
ここでは、直列に接続した2つのフルブリッジ単位変換器(第2変換器Inv2)の一構成例を示している。
フルブリッジ単位変換器Hは、コンデンサと、複数の半導体スイッチング素子と、を備えている。複数の半導体スイッチング素子は、互いに直列に接続した一対の半導体スイッチング素子の列の2列により構成されている。一対の半導体スイッチング素子はコンデンサと並列に接続し、半導体スイッチング素子が互いに直列に接続する電気的接続点それぞれから出力ラインが引き出されている。
上記電力変換器に上述の第1実施形態乃至第4実施形態の電力変換装置のコントローラCTRを適用し、第1変換器Inv1と第2変換器Inv2との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
図13は、第1実施形態乃至第4実施形態を適用することができる電力変換器の一構成例を概略的に示す図である。
図13に示す電力変換器は、直流電源Vdcと、第1変換器Inv1と、第2変換器Inv2と、2つのコンデンサと、を備えている。図13に示す電力変換器の例は、NPC(Neutral-Point-Clamped)インバータである第1変換器Inv1に、複数のフルブリッジ単位変換器Hを含む第2変換器Inv2を組み合わせた構成である。
2つのコンデンサは、互いに直列に接続するとともに、直流電源Vdcと並列に接続している。
第1変換器Inv1は、正側のコンデンサと並列に接続した一対のスイッチング素子と、負側のコンデンサと並列に接続した一対のスイッチング素子と、一方の一対のスイッチング素子の素子間と他方の一対のスイッチング素子の素子間との間に、更に直列に接続した一対のスイッチング素子と、を備えている。
第2変換器Inv2は、図12に示す複数のフルブリッジ単位変換器Hと同様の構成である。
上記電力変換器に上述の第1実施形態乃至第4実施形態の電力変換装置のコントローラCTRを適用し、第1変換器Inv1と第2変換器Inv2との出力電圧が切り替わるタイミングを同期させることにより、高調波の小さな電力変換装置を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11…第1キャリア波生成部、12…キャリア波生成部、13…第2キャリア波生成部、14…第1変調部、16…第2変調部、17…遅延制御部、18…同期制御部、18´…第1同期制御部、19…第2同期制御部、C…チョッパ単位変換器、CLK…クロック、CLK1…クロック、CLK2…クロック、CTR…コントローラ、D1…第1遅延部、D2…第2遅延部、H…フルブリッジ単位変換器、Inv1…第1変換器、Inv2…第2変換器。

Claims (12)

  1. 電圧指令に基づいて第1変調法による第1変調指令を出力する第1変調部と、
    前記第1変調指令に基づいて制御される第1変換器と、
    供給されるクロック信号に同期するとともに、前記電圧指令に基づいて第2変調法による第2変調指令を出力する第2変調部と、
    前記第2変調指令に基づいて制御される第2変換器と、
    前記第1変調指令と前記第2変調指令とのうち、少なくとも前記第1変調指令が切り替わるタイミングを前記クロック信号に同期させる同期制御部とを具備し、前記第1変換器の出力と前記第2変換器の出力を合成して出力する電力変換装置。
  2. 前記クロック信号に同期するキャリア波を生成するキャリア波生成部をさらに具備し、
    前記第2変調部は、前記キャリア波と前記電圧指令を用いたPWM(Pulse Width Modulation)により前記第2変調指令を生成する、請求項1に記載の電力変換装置。
  3. 前記同期制御部は、
    前記第1変調指令を前記クロック信号に同期して出力するために維持する第1ラッチ手段を含む、請求項1または2に記載の電力変換装置。
  4. 前記同期制御部は、
    前記第2変調指令を前記クロック信号に同期して出力するために維持する第2ラッチ手段をさらに含む、請求項3に記載の電力変換装置。
  5. 前記クロック信号とは別のクロック信号に同期するキャリア波を生成するキャリア波生成部をさらに具備し、
    前記第1変調部は、このキャリア波生成部で生成されたキャリア波と前記電圧指令を用いたPWM(Pulse Width Modulation)により前記第1変調指令を生成する、請求項2に記載の電力変換装置。
  6. 前記同期制御部からの前記第1変調指令を遅延する第1遅延部と、
    前記同期制御部からの前記第2変調指令を遅延する第2遅延部と、
    前記第1遅延部の遅延時間と前記第2遅延部の遅延時間とを、前記第1変換器および前記第2変換器に流れる電流の方向に基づいて設定する遅延制御部とをさらに具備する、請求項1乃至5のいずれか1項に記載の電力変換装置。
  7. 第1キャリア波を用いるPWM(Pulse Width Modulation)により駆動される第1変換器と、
    第2キャリア波を用いるPWM(Pulse Width Modulation)により駆動される第2変換器と、
    前記第1変換器と前記第2変換器とを制御するコントローラと、を備え、
    前記第1変換器と前記第2変換器との出力を合成して出力する電力変換装置であって、
    前記コントローラは、
    出力電圧指令に基づいて前記第1変換器に対する第1変調指令を出力する第1変調部と、
    前記出力電圧指令に基づいて前記第2変換器に対する第2変調指令を出力する第2変調部と、
    第1クロック信号に同期する前記第1キャリア波を生成する第1キャリア波生成部と、
    第2クロック信号に同期する前記第2キャリア波を生成する第2キャリア波生成部と、
    前記第1変調指令と前記第2クロック信号を受信し、前記第2クロック信号に同期させた前記第1変調指令を出力する同期制御部と、を有し、
    前記第1キャリア波の周波数は前記第2キャリア波の周波数よりも小さい、電力変換装置。
  8. 前記同期制御部はDフリップフロップを備える請求項1乃至請求項7のいずれか1項記載の電力変換装置。
  9. 直流電源の正極端子と出力端子との間の正側アームと前記出力端子と前記直流電源の負極端子との間の負側アームは、それぞれ、少なくとも1つの前記第1変換器と少なくとも1つの前記第2変換器が直列接続されている、請求項1乃至8のいずれか1項記載の電力変換装置。
  10. 直流電源の正極端子と負極端子との間に4つの前記第1変換器が直列接続され、さらに、前記4つの第1変換器の内側2つの第1変換器と並列接続されるとともに、出力端子を挟んでそれぞれ複数の前記第2変換器が直列接続されている、請求項1乃至8のいずれか1項記載の電力変換装置。
  11. 直流電源の正極端子と接続点との間の正側アームと前記接続点と前記直流電源の負極端子との間の負側アームは、それぞれ、複数の第1変換器が直列接続されており、かつ、前記接続点と出力端子との間に複数の前記第2変換器が直列接続されている、請求項1乃至8のいずれか1項記載の電力変換装置。
  12. 第1変調指令に基づいて制御される第1変換器と、
    第2変調指令に基づいて制御される第2変換器と、
    前記第1変換器と前記第2変換器とを制御するコントローラとを有し、
    前記第1変換器の出力と前記第2変換器の出力を合成して出力する電力変換装置であって、
    前記コントローラは、
    電圧指令に基づいて第1変調法による前記第1変調指令を生成し、
    供給されるクロック信号に同期するとともに、前記電圧指令に基づいて第2変調法による前記第2変調指令を生成し、
    前記第1変調指令と前記第2変調指令とのうち、少なくとも前記第1変調指令が切り替わるタイミングを前記クロック信号に同期させる、電力変換装置
JP2017221714A 2017-11-17 2017-11-17 電力変換装置 Active JP7055620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017221714A JP7055620B2 (ja) 2017-11-17 2017-11-17 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017221714A JP7055620B2 (ja) 2017-11-17 2017-11-17 電力変換装置

Publications (2)

Publication Number Publication Date
JP2019097221A JP2019097221A (ja) 2019-06-20
JP7055620B2 true JP7055620B2 (ja) 2022-04-18

Family

ID=66973208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017221714A Active JP7055620B2 (ja) 2017-11-17 2017-11-17 電力変換装置

Country Status (1)

Country Link
JP (1) JP7055620B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006081362A (ja) 2004-09-13 2006-03-23 Mitsubishi Electric Corp 電力変換装置
JP2011010117A (ja) 2009-06-26 2011-01-13 Mitsubishi Electric Corp Pwm半導体電力変換装置システムおよびpwm半導体電力変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006081362A (ja) 2004-09-13 2006-03-23 Mitsubishi Electric Corp 電力変換装置
JP2011010117A (ja) 2009-06-26 2011-01-13 Mitsubishi Electric Corp Pwm半導体電力変換装置システムおよびpwm半導体電力変換装置

Also Published As

Publication number Publication date
JP2019097221A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
EP2214301B1 (en) Power conversion systems and methods for controlling harmonic distortion
US10560037B2 (en) Apparatus and method for control of multi-inverter power converter
JP6206502B2 (ja) 電力変換装置及び電力変換方法
US9071166B2 (en) Power converter with surge voltage suppression
JP5899454B2 (ja) インバータ装置の制御方法及びインバータ装置
US9136774B2 (en) Power converting apparatus
US20140301124A1 (en) Cascade Bridge-type DC-AC Power Conversion Method and Converter Device Thereof
BR102015001567B1 (pt) Perna de fase de conversor de potência, conversor e método de operação de uma perna de fase
WO2019146124A1 (ja) 直列多重インバータ
JP2016178760A (ja) 電力変換システムで使用するための多重化可能単一セル構造
WO2018159026A1 (ja) 電源制御装置、電力変換システム及び電源制御方法
JP7055620B2 (ja) 電力変換装置
KR101697855B1 (ko) H-브리지 멀티 레벨 인버터
JP2008048537A (ja) 交流−交流電力変換装置
WO2018159027A1 (ja) 電源制御装置、電力変換システム及び電源制御方法
EP2793383A1 (en) Device and method for controlling module switching of power conversion system
JP4768535B2 (ja) 電力変換装置
Korhonen et al. Control of an inverter output active du/dt filtering method
Zhao et al. A three-level buck converter and digital controller for improving load transient response
JP2001177997A (ja) 電力変換装置の並列運転回路
Muhammad et al. Digital control of high DC voltage converter based on Cockcroft Walton voltage multiplier circuit
Kangarlu et al. Variable DC voltage as a solution to improve output voltage quality in multilevel converters
JP2009060708A (ja) ダブルコンバータ変換装置の制御方式
WO2020066246A1 (ja) 無停電電源装置
Majumdar et al. A single phase SPWM boost inverter with high step-up ratio for photovoltaic energy application

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220406

R150 Certificate of patent or registration of utility model

Ref document number: 7055620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150