JP7048659B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP7048659B2 JP7048659B2 JP2020068906A JP2020068906A JP7048659B2 JP 7048659 B2 JP7048659 B2 JP 7048659B2 JP 2020068906 A JP2020068906 A JP 2020068906A JP 2020068906 A JP2020068906 A JP 2020068906A JP 7048659 B2 JP7048659 B2 JP 7048659B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- layer
- semiconductor device
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、トレンチゲート構造を有する半導体装置に関する。 The present invention relates to a semiconductor device having a trench gate structure.
たとえば、特許文献１は、アクティブセルアレイおよびゲートバスエリアが形成されたエピタキシャル層と、アクティブセルアレイに形成されたゲートトレンチと、ゲートトレンチに形成されたゲート酸化膜と、ゲートトレンチに埋め込まれたポリシリコンからなるゲート電極と、ゲートバスエリアに形成され、ゲートトレンチと繋がるトレンチと、ゲートバスエリアにおいてエピタキシャル層の表面を覆うようにトレンチに埋め込まれたポリシリコンからなるゲートバスとを含む、トレンチゲート縦型ＭＯＳＦＥＴを開示している。 For example, Patent Document 1 describes an epitaxial layer in which an active cell array and a gate bus area are formed, a gate trench formed in the active cell array, a gate oxide film formed in the gate trench, and polysilicon embedded in the gate trench. A trench gate longitudinal including a gate electrode consisting of a gate electrode, a trench formed in the gate bus area and connected to the gate trench, and a polysilicon gate bus embedded in the trench so as to cover the surface of the epitaxial layer in the gate bus area. The type MOSFET is disclosed.
本発明の目的は、トレンチの上部エッジにおけるゲート絶縁膜の耐圧を向上させることができる半導体装置を提供することにある。 An object of the present invention is to provide a semiconductor device capable of improving the withstand voltage of a gate insulating film at the upper edge of a trench.
本発明の一実施形態は、半導体層と、前記半導体層の表面から掘り下げられかつ側面部および底面部を有するゲートトレンチであって、前記半導体層の表面と前記側面部とが円形面を介して連なっているゲートトレンチと、少なくとも前記ゲートトレンチの前記側面部および前記底面部を覆うように形成されたゲート絶縁膜と、前記ゲートトレンチに埋め込まれたゲート電極と、前記半導体層の表面の一部と前記ゲート電極を覆うように形成された層間絶縁膜と、前記ゲート電極に電気的に接続されるゲートパッドと、前記層間絶縁膜上に形成されかつ一部が前記層間絶縁膜を貫通してゲート電極に電気的に接続されたゲートフィンガーとを備え、前記半導体層は、平面視において、四角形状であり、前記ゲートパッドは、前記半導体層の第１辺の中央部付近に配置されており、前記ゲートフィンガーは、前記ゲードパッドに接続されかつ前記半導体層の第１辺に沿って、前記第１辺と直交する第２辺および第３辺に向かって延びた第１部分と、前記第１部分の前記第２辺側端から、前記第１辺と対向する第４辺に向かって延びる第２部分と、前記第１部分の前記第３辺側端から、前記第４辺に向かって延びた第３部分とを含む、半導体装置を提供する。 One embodiment of the present invention is a semiconductor layer and a gate trench dug down from the surface of the semiconductor layer and having a side surface portion and a bottom surface portion, and the surface and the side surface portion of the semiconductor layer are interposed via a circular surface. A continuous gate trench, a gate insulating film formed to cover at least the side surface portion and the bottom surface portion of the gate trench, a gate electrode embedded in the gate trench, and a part of the surface of the semiconductor layer. An interlayer insulating film formed so as to cover the gate electrode, a gate pad electrically connected to the gate electrode, and a portion formed on the interlayer insulating film and partially penetrating the interlayer insulating film. The semiconductor layer is provided with a gate finger electrically connected to the gate electrode, the semiconductor layer is rectangular in plan view, and the gate pad is arranged near the central portion of the first side of the semiconductor layer. The gate finger is connected to the gade pad and extends along the first side of the semiconductor layer toward the second side and the third side orthogonal to the first side, and the first portion. A second portion extending from the second side end of the portion toward the fourth side facing the first side, and extending from the third side end of the first portion toward the fourth side. Provided is a semiconductor device including the third portion.
本発明の一実施形態では、断面視において、前記側面部は、曲面部を介して、前記底面部に連なる様に形成されている。
本発明の一実施形態では、前記底面部上の前記ゲート絶縁膜の厚さは、前記側面部上の前記ゲート絶縁膜の厚さより大きい。
In one embodiment of the present invention, the side surface portion is formed so as to be connected to the bottom surface portion via a curved surface portion in a cross-sectional view.
In one embodiment of the present invention, the thickness of the gate insulating film on the bottom surface portion is larger than the thickness of the gate insulating film on the side surface portion.
本発明の一実施形態では、前記ゲート絶縁膜は、所定領域においては、前記半導体層の表面上にも形成されており、前記半導体層の表面上の前記ゲート絶縁膜の厚さは、前記側面部上の前記ゲート絶縁膜の厚さより大きい。 In one embodiment of the present invention, the gate insulating film is also formed on the surface of the semiconductor layer in a predetermined region, and the thickness of the gate insulating film on the surface of the semiconductor layer is the side surface. It is larger than the thickness of the gate insulating film on the portion.
本発明の一実施形態では、前記底面部の前記ゲート絶縁膜の厚さは、前記半導体層の表面上の前記ゲート絶縁膜の厚さより大きい。
本発明の一実施形態では、前記ゲート電極は、ポリシリコンからなる。
本発明の一実施形態では、前記ゲートフィンガーは、アルミニウムからなる。
In one embodiment of the present invention, the thickness of the gate insulating film on the bottom surface portion is larger than the thickness of the gate insulating film on the surface of the semiconductor layer.
In one embodiment of the invention, the gate electrode is made of polysilicon.
In one embodiment of the invention, the gate finger is made of aluminum.
本発明の一実施形態では、前記ゲートフィンガーは、前記第２部分の前記第４辺側端から、前記第３辺に向かって突出した第４部分と、前記第３部分の前記第４辺側端から、前記第２辺に向かって突出した第５部分とをさらに含む。 In one embodiment of the present invention, the gate finger has a fourth portion protruding from the fourth side end of the second portion toward the third side and the fourth side of the third portion. Further includes a fifth portion protruding from the end toward the second side.
本発明の一実施形態では、平面視において、前記第２部分および前記第４部分からなる部分と、前記第３部分および前記第５部分からなる部分は、前記半導体層の前記第１辺の中央点と第４辺の中央点とを結ぶ仮想線に対して線対称である。 In one embodiment of the present invention, in a plan view, the portion composed of the second portion and the fourth portion and the portion composed of the third portion and the fifth portion are centered on the first side of the semiconductor layer. It is axisymmetric with respect to the virtual line connecting the point and the center point of the fourth side.
本発明の一実施形態では、平面視において、前記第２部分および前記第４部分は、それぞれ前記半導体層の前記第２辺および前記第４辺の外周に沿って配置され、前記第３部分および前記第５部分は、それぞれ前記半導体層の前記第３辺および前記第４辺の外周に沿って配置されている。 In one embodiment of the present invention, in plan view, the second portion and the fourth portion are arranged along the outer circumferences of the second side and the fourth side of the semiconductor layer, respectively, and the third portion and the fourth portion are arranged. The fifth portion is arranged along the outer periphery of the third side and the fourth side of the semiconductor layer, respectively.
本発明の一実施形態では、平面視において、前記半導体層の外周部には、前記ゲートフィンガーが形成されていない部分が存在する。 In one embodiment of the present invention, in a plan view, a portion where the gate finger is not formed exists on the outer peripheral portion of the semiconductor layer.
本発明の一実施形態では、前記半導体層の表層部に形成された第１導電型のソース領域と、前記第１導電型のソース層の下面に接しかつ前記側面部の一部に接するように、前記半導体層内に形成された第２導電型のチャネル層と、前記ソース領域と電気的に接続され、前記ゲートフィンガーに重ならない領域に形成されたソースパッドとをさらに含む。 In one embodiment of the present invention, the first conductive type source region formed on the surface layer portion of the semiconductor layer is in contact with the lower surface of the first conductive type source layer and is in contact with a part of the side surface portion. Further includes, a second conductive type channel layer formed in the semiconductor layer, and a source pad formed in a region electrically connected to the source region and not overlapping the gate finger.
本発明の一実施形態では、前記第２導電型のチャネル層と接するように前記半導体層の裏面まで到達するように形成された第１導電型のドレイン層と、前記半導体層の裏面側で前記ドレイン層と電気的に接続するドレイン電極とをさらに含む。 In one embodiment of the present invention, the first conductive type drain layer formed so as to reach the back surface of the semiconductor layer so as to be in contact with the second conductive type channel layer, and the back surface side of the semiconductor layer. It further includes a drain electrode that is electrically connected to the drain layer.
本発明の一実施形態では、前記第１導電型はｎ型であり、前記第２導電型はｐ型である。
本発明の一実施形態では、前記第１導電型はｐ型であり、前記第２導電型はｎ型である。
In one embodiment of the present invention, the first conductive type is n type and the second conductive type is p type.
In one embodiment of the present invention, the first conductive type is p-type and the second conductive type is n-type.
本発明の一実施形態では、平面視において、複数の前記ゲートトレンチは、アクティプ領域においては、格子状に形成され、非アクティプ領域においては、ストライプ状に形成されている。
本発明の一実施形態では、複数の前記ゲートトレンチは、等間隔に形成されている。
In one embodiment of the present invention, in a plan view, the plurality of gate trenches are formed in a grid pattern in the active region and in a striped pattern in the non-active region.
In one embodiment of the invention, the plurality of gate trenches are formed at equal intervals.
本発明の一実施形態では、前記ゲート絶縁膜は、前記ゲートトレンチの側面上の側面絶縁膜および前記ゲートトレンチの底面上の底面絶縁膜を一体的に含み、前記側面絶縁膜は、前記ゲートトレンチの開口端に形成された上部エッジにおいて、前記ゲートトレンチの内方のみに突出するように、当該側面絶縁膜の他の部分に比べて選択的に厚くなったオーバーハング部を含む。 In one embodiment of the present invention, the gate insulating film integrally includes a side insulating film on the side surface of the gate trench and a bottom insulating film on the bottom surface of the gate trench, and the side insulating film is the gate trench. The upper edge formed at the open end of the gate includes an overhang portion that is selectively thicker than the other portion of the side insulating film so as to project only inward of the gate trench.
本発明の一実施形態では、前記半導体層は、ＳｉＣからなる。
本発明の一実施形態では、平面視において、前記半導体層の外周に沿って形成された前記ゲートフィンガーの長手方向と、前記ゲート電極は平行である。
In one embodiment of the invention, the semiconductor layer is made of SiC.
In one embodiment of the present invention, the gate electrode is parallel to the longitudinal direction of the gate finger formed along the outer periphery of the semiconductor layer in a plan view.
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１（ａ）（ｂ）は、本発明の一実施形態に係る半導体装置の模式的な平面図であって、図１（ａ）は全体図、図１（ｂ）は内部拡大図をそれぞれ示す。
半導体装置１は、ＳｉＣ（炭化シリコン）を用いたパワーＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field Effect Transistor)素子（個別素子）を含み、たとえば、図１の紙面における上下方向の長さは１ｍｍ程度である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
1 (a) and 1 (b) are schematic plan views of a semiconductor device according to an embodiment of the present invention, FIG. 1 (a) is an overall view, and FIG. 1 (b) is an internal enlarged view. show.
The semiconductor device 1 includes a power MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) element (individual element) using SiC (silicon carbide), and for example, the length in the vertical direction on the paper surface of FIG. 1 is about 1 mm. ..
図１（ａ）に示すように、半導体装置１は、半導体層の一例としてのＳｉＣ基板２上の中央部に配置され、電界効果トランジスタとして機能するアクティブ領域３と、アクティブ領域３を取り囲む非アクティブ領域としての外周領域４とを備えている。たとえばアルミニウムからなるソースパッド５は、アクティブ領域３のほぼ全域を覆うように形成されている。ソースパッド５は、この実施形態では、平面視正方形状である。ソースパッド５の周縁部には、外周領域４に沿ってソースパッド５の中央領域を取り囲む除去領域６が形成されている。除去領域６は、一部が選択的にソースパッド５の中央領域へ向かって窪んでいる。この窪みに、ゲートパッド７が設置されている。たとえばアルミニウムからなるゲートフィンガー８は、ゲートパッド７から外周領域４に沿って除去領域６全体に渡って延びている。この実施形態では、一対のゲートフィンガー８がゲートパッド７に対して対称な形状で形成されている。 As shown in FIG. 1A, the semiconductor device 1 is arranged in the central portion on the SiC substrate 2 as an example of the semiconductor layer, and has an active region 3 that functions as a field effect transistor and an inactive region 3 that surrounds the active region 3. It has an outer peripheral region 4 as an region. For example, the source pad 5 made of aluminum is formed so as to cover almost the entire area of the active region 3. In this embodiment, the source pad 5 has a square shape in a plan view. A removal region 6 surrounding the central region of the source pad 5 is formed along the outer peripheral region 4 on the peripheral portion of the source pad 5. The removal region 6 is partially recessed toward the central region of the source pad 5. A gate pad 7 is installed in this recess. For example, the gate finger 8 made of aluminum extends from the gate pad 7 along the outer peripheral region 4 over the entire removal region 6. In this embodiment, the pair of gate fingers 8 are formed in a shape symmetrical with respect to the gate pad 7.
図１（ｂ）に示すように、ソースパッド５等の直下においてＳｉＣ基板２には、ゲートトレンチ９が形成されている。ゲートトレンチ９は、アクティブ領域３および外周領域４に跨って形成されている。ゲートトレンチ９は、アクティブ領域３において格子状に形成され、ＭＯＳＦＥＴのゲートとして利用されるアクティブトレンチ９１と、アクティブトレンチ９１の各端部から外周領域４に引き出されたストライプ状に形成され、アクティブトレンチ９１内のゲート電極１５（後述）へのコンタクトとなるコンタクトトレンチ９２とを含む。コンタクトトレンチ９２は、アクティブトレンチ９１の延長部で構成されている。なお、アクティブトレンチ９１およびコンタクトトレンチ９２のパターンは、これらの形状に限らない。たとえば、アクティブトレンチ９１はストライプ状やハニカム状等であってもよい。また、コンタクトトレンチ９２は格子状やハニカム状等であってもよい。 As shown in FIG. 1 (b), a gate trench 9 is formed in the SiC substrate 2 directly under the source pad 5 and the like. The gate trench 9 is formed so as to straddle the active region 3 and the outer peripheral region 4. The gate trench 9 is formed in a grid pattern in the active region 3 and is formed in a striped shape drawn from each end of the active trench 91 to the outer peripheral region 4 and is formed in an active trench 91 used as a gate of the MOSFET. It includes a contact trench 92 that is a contact to the gate electrode 15 (described later) in the 91. The contact trench 92 is composed of an extension of the active trench 91. The patterns of the active trench 91 and the contact trench 92 are not limited to these shapes. For example, the active trench 91 may have a striped shape, a honeycomb shape, or the like. Further, the contact trench 92 may have a lattice shape, a honeycomb shape, or the like.
アクティブ領域３は、アクティブトレンチ９１によって、さらに多数の単位セル１０に区画されている。アクティブ領域３には、多数の単位セル１０がマトリクス状（行列状）に規則的に配列されることとなる。各単位セル１０の上面には、その中央領域にｐ＋型チャネルコンタクト層１１が形成され、ｐ＋型チャネルコンタクト層１１を取り囲むようにｎ＋型ソース層１２が形成されている。ｎ＋型ソース層１２は、各単位セル１０の側面（アクティブトレンチ９１の側面）を形成している。 The active region 3 is further divided into a large number of unit cells 10 by the active trench 91. In the active region 3, a large number of unit cells 10 are regularly arranged in a matrix (matrix). On the upper surface of each unit cell 10, a p + type channel contact layer 11 is formed in the central region thereof, and an n + type source layer 12 is formed so as to surround the p + type channel contact layer 11. The n + type source layer 12 forms a side surface (side surface of the active trench 91) of each unit cell 10.
外周領域４においてゲートフィンガー８は、ストライプ状のコンタクトトレンチ９２を横切る方向に沿って敷設されている。この実施形態では、ゲートフィンガー８は、コンタクトトレンチ９２の長手方向終端部（アクティブトレンチ９１に対して反対側の端部）よりも内側領域に敷設されていて、コンタクトトレンチ９２の終端部はゲートフィンガー８よりも外側にはみ出している。この終端部よりもさらに外側の領域においてＳｉＣ基板２には、外周領域４全周に渡って掘り下げられた低段部１３が形成されている。 In the outer peripheral region 4, the gate finger 8 is laid along a direction across the striped contact trench 92. In this embodiment, the gate finger 8 is laid in a region inside the longitudinal end of the contact trench 92 (the end opposite to the active trench 91), and the end of the contact trench 92 is the gate finger. It protrudes outside from 8. In the region further outside the terminal portion, the SiC substrate 2 is formed with a low step portion 13 dug down over the entire circumference of the outer peripheral region 4.
次に、半導体装置１のアクティブ領域３および外周領域４の基本的な断面構造を説明する。
図２（ａ）（ｂ）（ｃ）は、前記半導体装置の断面図であって、図２（ａ）は図１（ｂ）の切断線IIａ－IIａでの切断面、図２（ｂ）は図１（ｂ）の切断線IIｂ－IIｂでの切断面、図２（ｃ）は図１（ｂ）の切断線IIｃ－IIｃでの切断面をそれぞれ示す。
Next, the basic cross-sectional structure of the active region 3 and the outer peripheral region 4 of the semiconductor device 1 will be described.
2 (a), (b) and (c) are cross-sectional views of the semiconductor device, FIG. 2 (a) is a cut surface at the cutting line IIa-IIa of FIG. 1 (b), and FIG. 2 (b). 1 (b) shows the cut surface at the cutting line IIb-IIb of FIG. 1 (b), and FIG. 2 (c) shows the cut surface at the cutting line IIc-IIc of FIG. 1 (b).
前述のように、半導体装置１は、ＳｉＣ基板２を備えている。ＳｉＣ基板２は、この実施形態では、第１導電型としてのｎ型であり、電界効果トランジスタのドレイン領域（ドリフト層）として機能する。
ＳｉＣ基板２の表面２１側には、ｐ型チャネル層１４が形成されている。ｐ型チャネル層１４内には、ｎ＋型ソース層１２と、このｎ＋型ソース層１２に取り囲まれた、第２導電型不純物領域の一例としてのｐ＋型チャネルコンタクト層１１とが形成されている。ｎ＋型ソース層１２およびｐ＋型チャネルコンタクト層１１は共にＳｉＣ基板２の表面２１に露出している。
As described above, the semiconductor device 1 includes the SiC substrate 2. In this embodiment, the SiC substrate 2 is an n-type as the first conductive type, and functions as a drain region (drift layer) of the field-effect transistor.
A p-type channel layer 14 is formed on the surface 21 side of the SiC substrate 2. In the p-type channel layer 14, an n + type source layer 12 and a p + type channel contact layer 11 as an example of a second conductive type impurity region surrounded by the n + type source layer 12 are formed. ing. Both the n + type source layer 12 and the p + type channel contact layer 11 are exposed on the surface 21 of the SiC substrate 2.
また、ＳｉＣ基板２の表面２１側には、ｎ＋型ソース層１２およびｐ型チャネル層１４を貫通してドレイン領域としてのＳｉＣ基板２に達するゲートトレンチ９が形成されている。ゲートトレンチ９によって、ｐ型チャネル層１４は、たとえば格子配列する多数の単位セル１０に区画されている。
そして、ゲートトレンチ９に、たとえばポリシリコンからなるゲート電極１５が埋め込まれており、このゲート電極１５とＳｉＣ基板２との間にゲート絶縁膜１６が介在されている。
Further, on the surface 21 side of the SiC substrate 2, a gate trench 9 is formed that penetrates the n + type source layer 12 and the p-type channel layer 14 and reaches the SiC substrate 2 as a drain region. The gate trench 9 partitions the p-type channel layer 14 into, for example, a large number of unit cells 10 in a grid arrangement.
A gate electrode 15 made of polysilicon, for example, is embedded in the gate trench 9, and a gate insulating film 16 is interposed between the gate electrode 15 and the SiC substrate 2.
ゲート電極１５は、たとえば図１（ｂ）に斜線ハッチングで示されるように、アクティブ領域３においては、ＳｉＣ基板２の表面２１までゲートトレンチ９（アクティブトレンチ９１）に埋め込まれている。これにより、ゲート電極１５も格子状に形成されており、各単位セル１０の上面はゲート電極１５で覆われずに露出している。一方、外周領域４においては、ゲートトレンチ９（コンタクトトレンチ９２）の開口端からＳｉＣ基板２の表面２１を覆うように形成されたオーバーラップ部１７を有している。オーバーラップ部１７は、この実施形態では、ゲートフィンガー８に沿ってストライプ状のコンタクトトレンチ９２を横切るように形成されている。ゲート絶縁膜１６は、ゲートトレンチ９の側面上の側面絶縁膜１８、底面上の底面絶縁膜１９およびＳｉＣ基板２の表面２１上の平面絶縁膜２０を一体的に含む。この実施形態では、平面絶縁膜２０は、少なくともオーバーラップ部１７とＳｉＣ基板２の表面２１との間に介在されている。 The gate electrode 15 is embedded in the gate trench 9 (active trench 91) up to the surface 21 of the SiC substrate 2 in the active region 3, for example, as shown by diagonal hatching in FIG. 1 (b). As a result, the gate electrodes 15 are also formed in a grid pattern, and the upper surface of each unit cell 10 is exposed without being covered by the gate electrodes 15. On the other hand, the outer peripheral region 4 has an overlap portion 17 formed so as to cover the surface 21 of the SiC substrate 2 from the open end of the gate trench 9 (contact trench 92). The overlap portion 17 is formed in this embodiment so as to cross the striped contact trench 92 along the gate finger 8. The gate insulating film 16 integrally includes a side insulating film 18 on the side surface of the gate trench 9, a bottom insulating film 19 on the bottom surface, and a flat insulating film 20 on the surface 21 of the SiC substrate 2. In this embodiment, the planar insulating film 20 is interposed between at least the overlap portion 17 and the surface 21 of the SiC substrate 2.
アクティブ領域３において、ゲート電極１５は、ｎ＋型ソース層１２とドレイン領域としてのＳｉＣ基板２との間に跨っていて、ｐ型チャネル層１４の表面（アクティブトレンチ９１の側面）における反転層（チャネル）の形成を制御する。すなわち、この半導体装置１は、いわゆるトレンチゲート型構造のＭＯＳＦＥＴを有している。
また、アクティブ領域３では、ドレイン領域としてのＳｉＣ基板２内にｐ型ピラー層２２が形成されている。ｐ型ピラー層２２は、各単位セル１０のｐ型チャネル層１４の内方の領域に形成されている。より具体的には、この実施形態では、ｐ型ピラー層２２は、ｐ型チャネル層１４のほぼ中央の領域において、たとえばｐ型チャネル層１４と相似形（図１（ｂ）のレイアウトでは平面視四角形）に形成されている。ｐ型ピラー層２２は、ｐ型チャネル層１４に連なるように形成されており、ドレイン領域としてのＳｉＣ基板２において、ｐ型チャネル層１４よりも深い位置までＳｉＣ基板２の裏面に向かって延びている。すなわち、ｐ型ピラー層２２は、ほぼ柱状（図１（ｂ）のレイアウトではほぼ四角柱状）に形成されている。これにより、ＳｉＣ基板２には、適当なピッチで配列されたｐ型ピラー層２２と、互いに隣り合うｐ型ピラー層２２の間に挟まれたｎ型ドレイン領域としてのＳｉＣ基板２とが表面２１に沿う方向に交互に配列されている。
In the active region 3, the gate electrode 15 straddles between the n + type source layer 12 and the SiC substrate 2 as a drain region, and is an inversion layer (side surface of the active trench 91) on the surface of the p-type channel layer 14. Controls the formation of channels). That is, the semiconductor device 1 has a MOSFET having a so-called trench gate type structure.
Further, in the active region 3, the p-type pillar layer 22 is formed in the SiC substrate 2 as a drain region. The p-type pillar layer 22 is formed in the inner region of the p-type channel layer 14 of each unit cell 10. More specifically, in this embodiment, the p-type pillar layer 22 has a shape similar to, for example, the p-type channel layer 14 in a region substantially in the center of the p-type channel layer 14 (plan view in the layout of FIG. 1 (b)). It is formed in a quadrangle). The p-type pillar layer 22 is formed so as to be continuous with the p-type channel layer 14, and extends toward the back surface of the SiC substrate 2 to a position deeper than the p-type channel layer 14 in the SiC substrate 2 as a drain region. There is. That is, the p-type pillar layer 22 is formed in a substantially columnar shape (a substantially square columnar shape in the layout of FIG. 1B). As a result, the surface 21 of the SiC substrate 2 is a p-type pillar layer 22 arranged at an appropriate pitch and a SiC substrate 2 as an n-type drain region sandwiched between the p-type pillar layers 22 adjacent to each other. They are arranged alternately in the direction along the.
ＳｉＣ基板２の表面２１には、たとえば酸化シリコンからなる層間膜２３が形成されている。層間膜２３には、アクティブ領域３において、ｐ型チャネル層１４の中央領域にコンタクトホール２４が選択的に形成されている。このコンタクトホール２４は、ｐ＋型チャネルコンタクト層１１およびその周囲のｎ＋型ソース層１２の一部を選択的に露出させることができる領域に形成されている。また、図１（ｂ）に示すように、層間膜２３には、外周領域４において、ゲートフィンガー８の直下にコンタクトホール２５が選択的に形成されている。この実施形態では、コンタクトホール２５は、ゲートフィンガー８の幅方向中央において、外周領域４に沿ってアクティブ領域３を取り囲む直線状に形成されている。 An interlayer film 23 made of, for example, silicon oxide is formed on the surface 21 of the SiC substrate 2. In the interlayer film 23, a contact hole 24 is selectively formed in the central region of the p-type channel layer 14 in the active region 3. The contact hole 24 is formed in a region where a part of the p + type channel contact layer 11 and the surrounding n + type source layer 12 can be selectively exposed. Further, as shown in FIG. 1 (b), in the interlayer film 23, a contact hole 25 is selectively formed in the outer peripheral region 4 immediately below the gate finger 8. In this embodiment, the contact hole 25 is formed in a straight line around the active region 3 along the outer peripheral region 4 at the center in the width direction of the gate finger 8.
層間膜２３上には、ソースパッド５およびゲートフィンガー８（ゲートパッド７）が形成されている。ソースパッド５は、全てのコンタクトホール２４に一括して入り込んでいて、各単位セル１０においてｎ＋型ソース層１２およびｐ＋型チャネルコンタクト層１１に接続されている。したがって、ｎ＋型ソース層１２は、ソースパッド５と同電位となる。また、ｐ型チャネル層１４は、ｐ＋型チャネルコンタクト層１１を介してソースパッド５に接続されるので、このソースパッド５と同電位となる。ゲートフィンガー８は、コンタクトホール２５に入り込んでいて、ゲート電極１５のオーバーラップ部１７に接続されている。したがって、アクティブトレンチ９１に埋め込まれたゲート電極１５は、オーバーラップ部１７を介してゲートフィンガー８に接続されるので、ゲートフィンガー８（ゲートパッド７）と同電位となる。 A source pad 5 and a gate finger 8 (gate pad 7) are formed on the interlayer film 23. The source pad 5 collectively enters all the contact holes 24 and is connected to the n + type source layer 12 and the p + type channel contact layer 11 in each unit cell 10. Therefore, the n + type source layer 12 has the same potential as the source pad 5. Further, since the p-type channel layer 14 is connected to the source pad 5 via the p + type channel contact layer 11, the potential is the same as that of the source pad 5. The gate finger 8 enters the contact hole 25 and is connected to the overlapping portion 17 of the gate electrode 15. Therefore, the gate electrode 15 embedded in the active trench 91 is connected to the gate finger 8 via the overlap portion 17, and therefore has the same potential as the gate finger 8 (gate pad 7).
そして、このような構成の半導体装置１では、ゲートフィンガー８にオン電圧を印加すると、これによってゲート電極１５のオーバーラップ部１７にもオン電圧がかかる。そのため、オーバーラップ部１７から発生する電界がコンタクトトレンチ９２の上部エッジに集中しやすい。その結果、コンタクトトレンチ９２の上部エッジにおいてゲート絶縁膜１６が絶縁破壊するおそれがある。そこで、本願発明者らは、このようなゲート絶縁膜１６の絶縁破壊を防止可能な構造として、図３～図９に示す構造を見出した。 Then, in the semiconductor device 1 having such a configuration, when an on-voltage is applied to the gate finger 8, the on-voltage is also applied to the overlapping portion 17 of the gate electrode 15. Therefore, the electric field generated from the overlap portion 17 tends to concentrate on the upper edge of the contact trench 92. As a result, the gate insulating film 16 may undergo dielectric breakdown at the upper edge of the contact trench 92. Therefore, the inventors of the present application have found the structures shown in FIGS. 3 to 9 as a structure capable of preventing such dielectric breakdown of the gate insulating film 16.
図３～図９は、前記半導体装置のゲートフィンガー部の第１～７の実施形態を示す断面図である。図４～図９において、各図よりも前述した図に示された各部と対応する部分には同一の参照符号を付して示す。
図３に示すように、第１の実施形態では、側面絶縁膜１８は、コンタクトトレンチ９２の上部エッジ２６においてコンタクトトレンチ９２の内方へ突出するように、当該側面絶縁膜１８の他の部分に比べて選択的に厚くなったオーバーハング部２７を含んでいる。ここで、上部エッジ２６は、コンタクトトレンチ９２の側面とＳｉＣ基板２の表面２１とが交わってできる交線を含む角部のことである。
3 to 9 are cross-sectional views showing the first to seventh embodiments of the gate finger portion of the semiconductor device. In FIGS. 4 to 9, the parts corresponding to the parts shown in the above-mentioned figures are designated by the same reference numerals.
As shown in FIG. 3, in the first embodiment, the side insulating film 18 is formed on the other portion of the side insulating film 18 so as to project inward of the contact trench 92 at the upper edge 26 of the contact trench 92. It includes an overhang portion 27 that is selectively thicker than the other. Here, the upper edge 26 is a corner portion including a line of intersection formed by the intersection of the side surface of the contact trench 92 and the surface 21 of the SiC substrate 2.
このオーバーハング部２７によって、上部エッジ２６におけるゲート絶縁膜１６の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジ２６に電界が集中しても、上部エッジ２６でのゲート絶縁膜１６の絶縁破壊を防止することができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。
また、ゲート絶縁膜１６の各部の厚さの関係について、底面絶縁膜１９の厚さｔ２が平面絶縁膜２０の厚さｔ１以上であり（ｔ２≧ｔ１）、厚さｔ１，ｔ２が共に側面絶縁膜１８（オーバーハング部２７を除く）の厚さｔ３に比べて大きいことが好ましい。つまり、ｔ２≧ｔ１＞ｔ３の関係を満たしている。
The overhang portion 27 can improve the withstand voltage of the gate insulating film 16 at the upper edge 26. Therefore, even if an electric field is concentrated on the upper edge 26 when the gate is turned on, it is possible to prevent dielectric breakdown of the gate insulating film 16 at the upper edge 26. As a result, the reliability for the gate-on voltage can be improved.
Regarding the relationship between the thicknesses of each part of the gate insulating film 16, the thickness t 2 of the bottom insulating film 19 is equal to or greater than the thickness t 1 of the flat insulating film 20 (t 2 ≧ t 1 ), and the thickness t 1 ,. It is preferable that both t 2 are larger than the thickness t 3 of the side insulating film 18 (excluding the overhang portion 27). That is, the relationship of t 2 ≧ t 1 > t 3 is satisfied.
この構成によって、底面絶縁膜１９を介して互いに向かい合うゲート電極１５とｎ型ドレイン領域としてのＳｉＣ基板２とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。また、底面絶縁膜１９の耐圧を向上させることができるので、ゲートのオフ時における底面絶縁膜１９の絶縁破壊を防止することもできる。また、平面絶縁膜２０も厚いので、平面絶縁膜２０を介して互いに向かい合うゲート電極１５（オーバーラップ部１７）とｎ型ドレイン領域としてのＳｉＣ基板２とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。 With this configuration, it is possible to reduce the capacity of the capacitor composed of the gate electrode 15 facing each other via the bottom insulating film 19 and the SiC substrate 2 as the n-type drain region. As a result, the capacity of the gate as a whole (gate capacity) can be reduced. Further, since the withstand voltage of the bottom insulating film 19 can be improved, it is possible to prevent the dielectric breakdown of the bottom insulating film 19 when the gate is turned off. Further, since the planar insulating film 20 is also thick, the capacity of the capacitor composed of the gate electrodes 15 (overlapping portions 17) facing each other via the planar insulating film 20 and the SiC substrate 2 as the n-type drain region can be reduced. Can be done. As a result, the capacity of the gate as a whole (gate capacity) can be reduced.
また、コンタクトトレンチ９２の底部における下部エッジが、コンタクトトレンチ９２の側面と底面とを連ならせる円形面２８である。つまり、コンタクトトレンチ９２の下部エッジが鋭くなっておらず、円形面２８によって丸みを帯びている。
この構成によって、ゲートのオフ時に下部エッジにかかる電界を円形面２８内に分散させることができるので、下部エッジでの電界集中を緩和することができる。
Further, the lower edge at the bottom of the contact trench 92 is a circular surface 28 that connects the side surface and the bottom surface of the contact trench 92. That is, the lower edge of the contact trench 92 is not sharp and is rounded by the circular surface 28.
With this configuration, the electric field applied to the lower edge when the gate is turned off can be dispersed in the circular surface 28, so that the electric field concentration at the lower edge can be relaxed.
図４に示す第２の実施形態では、図３の構成に加えてさらに、コンタクトトレンチ９２の上部エッジ２６が、ＳｉＣ基板２の表面２１とコンタクトトレンチ９２の側面とを連ならせる傾斜面２９となっている。つまり、コンタクトトレンチ９２の上部エッジ２６が面取りされた形状となっている。
この構成によって、ゲートのオン時に上部エッジ２６にかかる電界を傾斜面２９内に分散させることができるので、上部エッジ２６での電界集中を緩和することができる。
In the second embodiment shown in FIG. 4, in addition to the configuration of FIG. 3, the upper edge 26 of the contact trench 92 has an inclined surface 29 connecting the surface 21 of the SiC substrate 2 and the side surface of the contact trench 92. It has become. That is, the upper edge 26 of the contact trench 92 is chamfered.
With this configuration, the electric field applied to the upper edge 26 when the gate is turned on can be dispersed in the inclined surface 29, so that the electric field concentration at the upper edge 26 can be relaxed.
図５に示す第３の実施形態では、図３の構成に加えてさらに、コンタクトトレンチ９２の上部エッジ２６が、ＳｉＣ基板２の表面２１とコンタクトトレンチ９２の側面とを連ならせる円形面３０となっている。つまり、コンタクトトレンチ９２の上部エッジ２６が鋭くなっておらず、円形面３０によって丸みを帯びている。
この構成によって、ゲートのオン時に上部エッジ２６にかかる電界を円形面３０内に分散させることができるので、上部エッジ２６での電界集中を緩和することができる。
In the third embodiment shown in FIG. 5, in addition to the configuration of FIG. 3, the upper edge 26 of the contact trench 92 has a circular surface 30 connecting the surface 21 of the SiC substrate 2 and the side surface of the contact trench 92. It has become. That is, the upper edge 26 of the contact trench 92 is not sharp and is rounded by the circular surface 30.
With this configuration, the electric field applied to the upper edge 26 when the gate is turned on can be dispersed in the circular surface 30, so that the electric field concentration at the upper edge 26 can be relaxed.
図６に示す第４の実施形態では、図４の構成に加えてさらに、ＳｉＣ基板２の表面２１側に、アクティブ領域３のｐ型チャネル層１４（図２（ａ）参照）と同じ深さ位置に形成された第２導電型層としてのｐ型層３１が形成されている。
この構成によって、外周領域４のｐ型層３１を、アクティブ領域３のｐ型チャネル層１４と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することができる。また、ゲート絶縁膜１６とｎ型ドレイン領域としてのＳｉＣ基板２との接触面積を減らすことができるので、リーク電流を低減することができ、ゲート容量を低減することもできる。
In the fourth embodiment shown in FIG. 6, in addition to the configuration of FIG. 4, the surface 21 side of the SiC substrate 2 has the same depth as the p-type channel layer 14 of the active region 3 (see FIG. 2A). A p-type layer 31 is formed as a second conductive type layer formed at the position.
With this configuration, the p-type layer 31 in the outer peripheral region 4 can be formed in the same process as the p-type channel layer 14 in the active region 3, so that the manufacturing process of the semiconductor device 1 can be simplified. Further, since the contact area between the gate insulating film 16 and the SiC substrate 2 as the n-type drain region can be reduced, the leakage current can be reduced and the gate capacitance can also be reduced.
図７に示す第５の実施形態では、図６の構成に加えてさらに、ｐ型層３１内に、アクティブ領域３のｎ＋型ソース層１２（図２（ａ）参照）と同じ深さ位置に形成された第１導電型層としてのｎ＋型層３２が形成されている。
この構成によって、外周領域４のｎ＋型層３２を、アクティブ領域３のｎ＋型ソース層１２と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することができる。
In the fifth embodiment shown in FIG. 7, in addition to the configuration of FIG. 6, the depth position in the p-type layer 31 is the same as that of the n + type source layer 12 (see FIG. 2A) in the active region 3. The n + type layer 32 as the first conductive type layer formed in is formed.
With this configuration, the n + type layer 32 in the outer peripheral region 4 can be formed in the same process as the n + type source layer 12 in the active region 3, so that the manufacturing process of the semiconductor device 1 can be simplified. ..
図８に示す第６の実施形態では、図６の構成に加えてさらに、ｐ型層３１に連なるように、アクティブ領域３のｐ型ピラー層２２と同じ深さ位置に形成された底部第２導電型層としての底部ｐ型層３３が形成されている。底部ｐ型層３３は、ｐ型層３１の下方でコンタクトトレンチ９２に露出するドレイン領域としてのＳｉＣ基板２が隠れるように、コンタクトトレンチ９２の底面および側面に形成されている。底部ｐ型層３３は、コンタクトトレンチ９２の側面においてｐ型層３１に連続している。 In the sixth embodiment shown in FIG. 8, in addition to the configuration of FIG. 6, the bottom second portion formed at the same depth position as the p-type pillar layer 22 of the active region 3 so as to be connected to the p-type layer 31. The bottom p-type layer 33 as a conductive type layer is formed. The bottom p-type layer 33 is formed on the bottom surface and the side surface of the contact trench 92 so that the SiC substrate 2 as a drain region exposed to the contact trench 92 is hidden below the p-type layer 31. The bottom p-type layer 33 is continuous with the p-type layer 31 on the side surface of the contact trench 92.
この構成によって、底部ｐ型層３３とｎ型ドレイン領域としてのＳｉＣ基板２との接合（ｐｎ接合）によって生じる空乏層を、コンタクトトレンチ９２付近に発生させることができる。そして、この空乏層の存在によって、等電位面をゲート絶縁膜１６から遠ざけることができる。その結果、コンタクトトレンチ９２の底部においてゲート絶縁膜１６にかかる電界を緩和することができる。さらに、外周領域４の底部ｐ型層３３を、アクティブ領域３のｐ型ピラー層２２と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することもできる。この底部ｐ型層３３は、図９に示す第７実施形態のように、図７の構成と組み合わされてもよい。 With this configuration, a depletion layer generated by the junction (pn junction) between the bottom p-type layer 33 and the SiC substrate 2 as the n-type drain region can be generated in the vicinity of the contact trench 92. The presence of this depletion layer makes it possible to keep the equipotential surface away from the gate insulating film 16. As a result, the electric field applied to the gate insulating film 16 at the bottom of the contact trench 92 can be relaxed. Further, since the bottom p-type layer 33 of the outer peripheral region 4 can be formed by the same process as the p-type pillar layer 22 of the active region 3, the manufacturing process of the semiconductor device 1 can be simplified. The bottom p-type layer 33 may be combined with the configuration of FIG. 7, as in the seventh embodiment shown in FIG.
なお、ここでは図示しなかったが、図３～図９に示したオーバーハング部２７、円形面２８、傾斜面２９、円形面３０は、アクティブトレンチ９１にも同様に形成されていてもよい。
図１０は、前記半導体装置の製造方法を説明するためのフロー図である。
半導体装置１を製造するには、たとえば、ＳｉＣ基板２の表面２１に選択的に不純物を注入し、アニール処理する（ステップＳ１）。これにより、ｐ型チャネル層１４、ｎ＋型ソース層１２、ｐ＋型チャネルコンタクト層１１等の不純物領域が形成される。次に、所定パターンでＳｉＣ基板２を表面２１からエッチングすることによって、ＳｉＣ基板２にゲートトレンチ９（アクティブトレンチ９１およびコンタクトトレンチ９２）が形成される（ステップＳ２）。
Although not shown here, the overhang portion 27, the circular surface 28, the inclined surface 29, and the circular surface 30 shown in FIGS. 3 to 9 may be similarly formed in the active trench 91.
FIG. 10 is a flow chart for explaining a method for manufacturing the semiconductor device.
In order to manufacture the semiconductor device 1, for example, impurities are selectively injected into the surface 21 of the SiC substrate 2 and annealed (step S1). As a result, impurity regions such as the p-type channel layer 14, the n + type source layer 12, and the p + type channel contact layer 11 are formed. Next, the gate trench 9 (active trench 91 and contact trench 92) is formed in the SiC substrate 2 by etching the SiC substrate 2 from the surface 21 in a predetermined pattern (step S2).
次の工程は、ゲート絶縁膜１６の形成である（ステップＳ３）。ゲート絶縁膜１６の形成は、コンタクトトレンチ９２の上部エッジ２６において他の部分に比べて選択的に厚くなるオーバーハング部２７が形成されるように、所定の条件（ガス流量、ガス種、ガス比率、ガス供給時間等）下でのＣＶＤ法を用いてゲートトレンチ９内に絶縁材料を堆積させる。これによって、オーバーハング部２７を有するゲート絶縁膜１６が形成される。 The next step is the formation of the gate insulating film 16 (step S3). The gate insulating film 16 is formed under predetermined conditions (gas flow rate, gas type, gas ratio) so that an overhang portion 27 that is selectively thicker than other portions is formed at the upper edge 26 of the contact trench 92. , Gas supply time, etc.) The insulating material is deposited in the gate trench 9 by using the CVD method. As a result, the gate insulating film 16 having the overhang portion 27 is formed.
ここで、図４および図６～図９に示したように上部エッジ２６に傾斜面２９を形成する場合には、ゲートトレンチ９の形成後ゲート絶縁膜１６の形成前に、ＳｉＣ基板２を熱酸化する。具体的には、図１１に示すように、ＳｉＣ基板２を熱酸化することによって、犠牲酸化膜３４が形成される。犠牲酸化膜３４の形成に際して、コンタクトトレンチ９２近傍では、ＳｉＣ基板２の表面２１およびコンタクトトレンチ９２の側面の両方から一様に酸化が始まる。そのため、上部エッジ２６ではＳｉＣ基板２の表面２１から進行した酸化膜と、コンタクトトレンチ９２の側面から進行した酸化膜が、他の領域に比べて先に一体化する。これによって一体化した酸化膜の下方に傾斜面２９が形成されることとなる。その後、犠牲酸化膜３４を除去し、ゲート絶縁膜１６をＣＶＤ法で形成すればよい。 Here, when the inclined surface 29 is formed on the upper edge 26 as shown in FIGS. 4 and 6 to 9, the SiC substrate 2 is heated before the formation of the gate insulating film 16 after the formation of the gate trench 9. Oxidize. Specifically, as shown in FIG. 11, the sacrificial oxide film 34 is formed by thermally oxidizing the SiC substrate 2. During the formation of the sacrificial oxide film 34, in the vicinity of the contact trench 92, oxidation starts uniformly from both the surface 21 of the SiC substrate 2 and the side surface of the contact trench 92. Therefore, at the upper edge 26, the oxide film advanced from the surface 21 of the SiC substrate 2 and the oxide film advanced from the side surface of the contact trench 92 are integrated earlier than the other regions. As a result, the inclined surface 29 is formed below the integrated oxide film. After that, the sacrificial oxide film 34 may be removed and the gate insulating film 16 may be formed by the CVD method.
この図１１の手法を採用する場合、図６～図９のようにＳｉＣ基板２の表面２１側にｐ型層３１やｎ＋型層３２が形成されていれば、当該部分においてはドレイン領域としてのＳｉＣ基板２よりも熱酸化レートが速くなるので、より簡単に傾斜面２９を形成することができる。
一方、図５に示したように上部エッジ２６に円形面３０を形成する場合には、ゲートトレンチ９の形成後ゲート絶縁膜１６の形成前に、ＳｉＣ基板２をＨ２アニール処理する。具体的には、図１２に示すように、ＳｉＣ基板２に対して１４００℃以上でＨ２アニール（Ｈ２エッチング）を施すことによって、上部エッジ２６に円形面３０が形成される。
When the method of FIG. 11 is adopted, if the p-type layer 31 or the n + type layer 32 is formed on the surface 21 side of the SiC substrate 2 as shown in FIGS. 6 to 9, the portion thereof is used as a drain region. Since the thermal oxidation rate is faster than that of the SiC substrate 2 of the above, the inclined surface 29 can be formed more easily.
On the other hand, when the circular surface 30 is formed on the upper edge 26 as shown in FIG. 5, the SiC substrate 2 is subjected to H 2 annealing treatment after the formation of the gate trench 9 and before the formation of the gate insulating film 16. Specifically, as shown in FIG. 12, the circular surface 30 is formed on the upper edge 26 by subjecting the SiC substrate 2 to H 2 annealing (H 2 etching) at 1400 ° C. or higher.
再び図１０に戻って、ゲート絶縁膜１６の形成後、ゲートトレンチ９を埋め戻し、ゲートトレンチ９全体が隠れるまでポリシリコンを堆積する（ステップＳ４）。そして、堆積したポリシリコンをパターニングすることによって、アクティブ領域３においてはアクティブトレンチ９１外のポリシリコンを除去し、同時に、外周領域４においてはポリシリコンをオーバーラップ部１７として残存させる。 Returning to FIG. 10 again, after the gate insulating film 16 is formed, the gate trench 9 is backfilled, and polysilicon is deposited until the entire gate trench 9 is hidden (step S4). Then, by patterning the deposited polysilicon, the polysilicon outside the active trench 91 is removed in the active region 3, and at the same time, the polysilicon remains as the overlap portion 17 in the outer peripheral region 4.
次に、ＣＶＤ法によって、ＳｉＣ基板２上に、層間膜２３を形成する（ステップＳ５）。次に、層間膜２３をパターニングすることによって、コンタクトホール２４およびコンタクトホール２５を同時に形成する（ステップＳ６）。
次に、スパッタ法、蒸着法によって、層間膜２３上にアルミニウム等の金属材料を堆積させる（ステップＳ７）。これにより、ソースパッド５、ゲートパッド７およびゲートフィンガー８が形成される。以上の工程等を経て、図１に示す半導体装置１が得られる。
Next, the interlayer film 23 is formed on the SiC substrate 2 by the CVD method (step S5). Next, the contact hole 24 and the contact hole 25 are simultaneously formed by patterning the interlayer film 23 (step S6).
Next, a metal material such as aluminum is deposited on the interlayer film 23 by a sputtering method or a thin-film deposition method (step S7). As a result, the source pad 5, the gate pad 7, and the gate finger 8 are formed. Through the above steps and the like, the semiconductor device 1 shown in FIG. 1 is obtained.
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することも可能である。
たとえば、前述の半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
Although the embodiment of the present invention has been described above, the present invention can also be implemented in other embodiments.
For example, a configuration in which the conductive type of each semiconductor portion of the above-mentioned semiconductor device 1 is inverted may be adopted. For example, in the semiconductor device 1, the p-type portion may be n-type and the n-type portion may be p-type.
また、半導体装置１に採用される半導体は、ＳｉＣに限らず、たとえば、Ｓｉ、ＧａＮ、ダイヤモンド等であってもよい。
また、オーバーラップ部１７は、外周領域４に限らず、アクティブ領域３に形成されていてもよい。たとえば、各単位セル１０の上面が隠れない程度にアクティブトレンチ９１の開口端の周囲のみを覆うことによって、アクティブ領域３にもオーバーラップ部１７を形成してもよい。この場合、アクティブトレンチ９１にもオーバーハング部２７を形成しておけば、前述と同様の耐圧向上効果を得ることができる。すなわち、ゲートフィンガー８の直下の構造は、本発明のオーバーハング部２７による耐圧向上の効果を示す一例に過ぎず、同様の効果を得ることができる構造であれば、ゲートフィンガー部だけに限らない。
Further, the semiconductor adopted in the semiconductor device 1 is not limited to SiC, and may be, for example, Si, GaN, diamond, or the like.
Further, the overlap portion 17 is not limited to the outer peripheral region 4, and may be formed in the active region 3. For example, the overlap portion 17 may be formed in the active region 3 by covering only the periphery of the open end of the active trench 91 so that the upper surface of each unit cell 10 is not hidden. In this case, if the overhang portion 27 is also formed in the active trench 91, the same pressure resistance improving effect as described above can be obtained. That is, the structure directly under the gate finger 8 is only an example showing the effect of improving the withstand voltage by the overhang portion 27 of the present invention, and is not limited to the gate finger portion as long as the structure can obtain the same effect. ..
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In addition, various design changes can be made within the scope of the matters described in the claims.
１ 半導体装置
２ ＳｉＣ基板
２１ 表面
３ アクティブ領域
４ 外周領域
８ ゲートフィンガー
９ ゲートトレンチ
９１ アクティブトレンチ
９２ コンタクトトレンチ
１２ ｎ＋型ソース層
１４ ｐ型チャネル層
１５ ゲート電極
１６ ゲート絶縁膜
１７ オーバーラップ部
１８ 側面絶縁膜
１９ 底面絶縁膜
２０ 平面絶縁膜
２２ ｐ型ピラー層
２３ 層間膜
２６ 上部エッジ
２７ オーバーハング部
２８ 円形面
２９ 傾斜面
３０ 円形面
３１ ｐ型層
３２ ｎ＋型層
３３ 底部ｐ型層
３４ 犠牲酸化膜
1 Semiconductor device 2 SiC substrate 21 Surface 3 Active region 4 Outer peripheral region 8 Gate finger 9 Gate trench 91 Active trench 92 Contact trench 12 n + type source layer 14 p-type channel layer 15 Gate electrode 16 Gate insulating film 17 Overlap part 18 Side surface Insulation film 19 Bottom insulating film 20 Flat insulating film 22 p-type pillar layer 23 interlayer film 26 Upper edge 27 Overhang part 28 Circular surface 29 Inclined surface 30 Circular surface 31 p-type layer 32 n + type layer 33 Bottom p-type layer 34 Sacrifice Oxide film
Claims (18)
前記半導体層の表面から掘り下げられかつ側面部および底面部を有するゲートトレンチと、
少なくとも前記ゲートトレンチの前記側面部および前記底面部を覆うように形成されたゲート絶縁膜と、
前記ゲートトレンチに埋め込まれたゲート電極と、
前記半導体層の表面の一部と前記ゲート電極を覆うように形成された層間絶縁膜と、
前記ゲート電極に電気的に接続されたゲートパッドと、
前記層間絶縁膜上に形成されかつ一部が前記層間絶縁膜を貫通して前記ゲート電極に電気的に接続されたゲートフィンガーとを備え、
前記半導体層は、平面視において、四角形状であり、
前記ゲートパッドは、前記半導体層の第１辺の中央部付近に配置されており、
前記ゲートトレンチは、前記非アクティブ領域において前記半導体層の表面から掘り下げられかつ前記半導体層の表面と前記側面部とが円形面を介して連なっているコンタクトトレンチを含み、
前記ゲートフィンガーは、前記ゲートパッドに接続されるとともに前記コンタクトトレンチに埋め込まれた前記ゲート電極に接続されており、
前記ゲートフィンガーは、前記ゲートパッドに接続されかつ前記半導体層の第１辺に沿って、前記第１辺と直交する第２辺および第３辺に向かって延びた第１部分と、前記第１部分の前記第２辺側の端から、前記第１辺と対向する第４辺に向かって延びる第２部分と、前記第１部分の前記第３辺側の端から、前記第４辺に向かって延びた第３部分とを含む、半導体装置。 A semiconductor layer having an active region in which a transistor is formed and an inactive region surrounding the active region,
A gate trench that is dug down from the surface of the semiconductor layer and has side and bottom surfaces.
A gate insulating film formed so as to cover at least the side surface portion and the bottom surface portion of the gate trench.
The gate electrode embedded in the gate trench and
An interlayer insulating film formed so as to cover a part of the surface of the semiconductor layer and the gate electrode,
A gate pad electrically connected to the gate electrode and
A gate finger formed on the interlayer insulating film and partially penetrating the interlayer insulating film and electrically connected to the gate electrode is provided.
The semiconductor layer has a rectangular shape in a plan view and has a rectangular shape.
The gate pad is arranged near the center of the first side of the semiconductor layer.
The gate trench includes a contact trench that is dug from the surface of the semiconductor layer in the inactive region and the surface of the semiconductor layer and the side surface portion are connected via a circular surface.
The gate finger is connected to the gate pad and is connected to the gate electrode embedded in the contact trench.
The gate finger has a first portion connected to the gate pad and extending along the first side of the semiconductor layer toward the second side and the third side orthogonal to the first side, and the first side. From the end on the second side of the portion to the second portion extending toward the fourth side facing the first side, and from the end on the third side of the first portion toward the fourth side. A semiconductor device including a third portion extending from the surface.
前記半導体層の表面上の前記ゲート絶縁膜の厚さは、前記コンタクトトレンチの前記側面部上の前記ゲート絶縁膜の厚さより大きい、請求項３に記載の半導体装置。 The gate insulating film is also formed on the surface of the semiconductor layer in the inactive region.
The semiconductor device according to claim 3, wherein the thickness of the gate insulating film on the surface of the semiconductor layer is larger than the thickness of the gate insulating film on the side surface portion of the contact trench.
前記第２部分の前記第１辺と離れた位置から、前記第３辺に向かって突出した第４部分と、
前記第３部分の前記第１辺と離れた位置から、前記第２辺に向かって突出した第５部分とをさらに含む、請求項１～７のいずれか一項に記載の半導体装置。 The gate finger is
A fourth portion protruding toward the third side from a position distant from the first side of the second portion,
The semiconductor device according to any one of claims 1 to 7, further comprising a fifth portion of the third portion that protrudes from a position distant from the first side toward the second side.
前記第３部分および前記第５部分は、それぞれ前記半導体層の前記第３辺および前記第４辺の外周に沿って配置されている、請求項９に記載の半導体装置。 In a plan view, the second portion and the fourth portion are arranged along the outer circumferences of the second side and the fourth side of the semiconductor layer, respectively.
The semiconductor device according to claim 9, wherein the third portion and the fifth portion are arranged along the outer periphery of the third side and the fourth side of the semiconductor layer, respectively.
前記ソース層の下面に接しかつ前記側面部の一部に接するように、前記半導体層内に形成された第２導電型のチャネル層と、
前記ソース層と電気的に接続され、前記ゲートフィンガーに重ならない領域に形成されたソースパッドとをさらに含む、請求項１～１１のいずれか一項に記載の半導体装置。 The first conductive type source layer formed on the surface layer of the semiconductor layer and
A second conductive type channel layer formed in the semiconductor layer so as to be in contact with the lower surface of the source layer and in contact with a part of the side surface portion.
The semiconductor device according to any one of claims 1 to 11, further comprising a source pad electrically connected to the source layer and formed in a region not overlapping the gate finger.
前記半導体層の裏面側で前記ドレイン層と電気的に接続するドレイン電極とをさらに含む、請求項１２に記載の半導体装置。 The first conductive type drain layer formed so as to reach the back surface of the semiconductor layer so as to be in contact with the channel layer, and
The semiconductor device according to claim 12, further comprising a drain electrode electrically connected to the drain layer on the back surface side of the semiconductor layer.
前記側面絶縁膜は、前記コンタクトトレンチの開口端に形成された上部エッジにおいて、前記コンタクトトレンチの内方のみに突出するように、当該側面絶縁膜の他の部分に比べて選択的に厚くなったオーバーハング部を含む、請求項１～１６のいずれか一項に記載の半導体装置。 The gate insulating film integrally includes a side insulating film on the side surface of the contact trench and a bottom insulating film on the bottom surface of the contact trench.
The side insulating film was selectively thicker than the other parts of the side insulating film so as to project only inward of the contact trench at the upper edge formed at the open end of the contact trench. The semiconductor device according to any one of claims 1 to 16, which includes an overhang portion.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020068906A JP7048659B2 (en) | 2020-04-07 | 2020-04-07 | Semiconductor device |
| JP2022049020A JP7360493B2 (en) | 2020-04-07 | 2022-03-24 | semiconductor equipment |
| JP2023169654A JP2023165988A (en) | 2020-04-07 | 2023-09-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020068906A JP7048659B2 (en) | 2020-04-07 | 2020-04-07 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018000803A Division JP2018085531A (en) | 2018-01-05 | 2018-01-05 | Semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022049020A Division JP7360493B2 (en) | 2020-04-07 | 2022-03-24 | semiconductor equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020127023A JP2020127023A (en) | 2020-08-20 |
| JP7048659B2 true JP7048659B2 (en) | 2022-04-05 |
Family
ID=72084211
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020068906A Active JP7048659B2 (en) | 2020-04-07 | 2020-04-07 | Semiconductor device |
| JP2022049020A Active JP7360493B2 (en) | 2020-04-07 | 2022-03-24 | semiconductor equipment |
| JP2023169654A Pending JP2023165988A (en) | 2020-04-07 | 2023-09-29 | Semiconductor device |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022049020A Active JP7360493B2 (en) | 2020-04-07 | 2022-03-24 | semiconductor equipment |
| JP2023169654A Pending JP2023165988A (en) | 2020-04-07 | 2023-09-29 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP7048659B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023100500A1 (en) * | 2021-11-30 | 2023-06-08 | 住友電気工業株式会社 | Silicon carbide semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016482A (en) | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | Semiconductor device, and manufacturing method thereof |
| JP2010021175A (en) | 2008-07-08 | 2010-01-28 | Denso Corp | Silicon carbide semiconductor device and method for manufacturing the same |
| WO2010119789A1 (en) | 2009-04-13 | 2010-10-21 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| JP2018085531A (en) | 2018-01-05 | 2018-05-31 | ローム株式会社 | Semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3400846B2 (en) * | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | Semiconductor device having trench structure and method of manufacturing the same |
| JP2870402B2 (en) * | 1994-03-10 | 1999-03-17 | 株式会社デンソー | Insulated gate field effect transistor |
| JP3471473B2 (en) * | 1994-04-06 | 2003-12-02 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
| JP2007048769A (en) | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP5531787B2 (en) | 2010-05-31 | 2014-06-25 | 株式会社デンソー | Silicon carbide semiconductor device and manufacturing method thereof |
-
2020
- 2020-04-07 JP JP2020068906A patent/JP7048659B2/en active Active
-
2022
- 2022-03-24 JP JP2022049020A patent/JP7360493B2/en active Active
-
2023
- 2023-09-29 JP JP2023169654A patent/JP2023165988A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016482A (en) | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | Semiconductor device, and manufacturing method thereof |
| JP2010021175A (en) | 2008-07-08 | 2010-01-28 | Denso Corp | Silicon carbide semiconductor device and method for manufacturing the same |
| WO2010119789A1 (en) | 2009-04-13 | 2010-10-21 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| JP2018085531A (en) | 2018-01-05 | 2018-05-31 | ローム株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7360493B2 (en) | 2023-10-12 |
| JP2020127023A (en) | 2020-08-20 |
| JP2023165988A (en) | 2023-11-17 |
| JP2022088500A (en) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108155087B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20240105836A1 (en) | Semiconductor device | |
| US10236372B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP7165778B2 (en) | semiconductor equipment | |
| KR20160016518A (en) | Semiconductor device | |
| JP2023165988A (en) | Semiconductor device | |
| JP5017877B2 (en) | Semiconductor device | |
| JP6273329B2 (en) | Semiconductor device | |
| JP2018085531A (en) | Semiconductor device | |
| JP4632797B2 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7048659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |