JP7038185B2 - レジスタ内容のインテグリティを検証するシステム、および、その方法 - Google Patents
レジスタ内容のインテグリティを検証するシステム、および、その方法 Download PDFInfo
- Publication number
- JP7038185B2 JP7038185B2 JP2020205761A JP2020205761A JP7038185B2 JP 7038185 B2 JP7038185 B2 JP 7038185B2 JP 2020205761 A JP2020205761 A JP 2020205761A JP 2020205761 A JP2020205761 A JP 2020205761A JP 7038185 B2 JP7038185 B2 JP 7038185B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- hash
- mode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/552—Detecting local intrusion or implementing counter-measures involving long-term monitoring or reporting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
- G06F2221/032—Protect output to user by software means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
- Shift Register Type Memory (AREA)
Description
応答可能なように、前述の動作をトリガーするファームウェア、および、
前述の動作を実行するハードウェア、
の少なくとも一つにより受信されて、少なくとも一つの動作を実行させる。
ある実施形態によると、インテグリティチェックは、複数のステップで実行、あるいは、バッチで実行され、一回で全部実行するのではない。一個の集積回路が、たとえば、N=500個のレジスタを有することを考慮する。ある実施形態によると、レジスタは、たとえば、S=5個の集合、あるいは、セクションに分割、あるいは、分離されるとともに、各レジスタに対してではなく、各N:S=100個のレジスタに対して、ダイジェスト(たとえば、スナップショット)が計算、あるいは、保持される。これで、人々が早期に(全部を実行した後ではなく、複数のステップ中のいくつかを実行した後)、あるレジスタが損壊したか否かを知る。通常、各部分sに対し、部分s+1のダイジェストを計算する前(通常は、条件)、部分s(s=1…S)に対して計算されるダイジェストは、部分sの前に保存されたダイジェストと比較される。一般的に、段階的実施形態は、早期に(非段階的実施形態と相対して)、一レジスタがすでに損壊していることを検出し、これは、とりわけ有利であり、なぜなら、複数のステップ中から残りのステップを実行する必要を消去するからである(損壊したレジスタが、最後のセクション以外の一セクション中に含まれる場合)。たとえば、第一セクションのダイジェストが失敗である場合(比較により、第一セクションの前に保存されたダイジェストと等しくないことが発見される)、もう、第二、第三、および、第四セクションのダイジェストを計算する必要がない。
10…レジスタ
11…レジスタ内容検証ロジック
12…プロセッサ
13…スナップショット
14…比較器
15~18…デコーダー/マルチプレクサ
LW…指示
OCV…内容検証出力
Claims (19)
- レジスタ内容のインテグリティを検証するシステムであって、前記システムは、少なくとも一つのメモリ、少なくとも一つのプロセッサ、および、多数のレジスタを有する集積回路と連動して操作し、
レジスタ内容検証ロジックを有して、学習モード下で、前記レジスタ内容検証ロジックが、前記レジスタの内容の少なくともいくつかを読み取って、前記内容に関する第一ハッシュを計算するとともに、前記第一ハッシュを保存して、最新のリファレンスハッシュを提供し、および、検証モード下で、前記レジスタ内容検証ロジックが、前記内容に関する第二ハッシュを計算して、前記第二ハッシュと前記リファレンスハッシュを比較し、且つ、内容検証出力を提供して、前記リファレンスと第二ハッシュが等しいか否かを示すこと、
前記レジスタ内容検証ロジックが前記検証モードであり、且つ、レジスタ内容の合法の修正が発生する場合、前記検証モードの操作は停止し、および、
前記レジスタ内容の合法の修正が終了するとき、前記レジスタ内容検証ロジックは、前記検証モードに戻る前に、前記学習モードに戻ること、を特徴とするシステム。 - 前記ロジックが前記学習モードであり、且つ、レジスタ内容の合法の修正が発生する場合、前記学習モードの操作が停止し、および、
前記レジスタ内容の合法の修正が終了時、前記レジスタ内容検証ロジックは、前記学習モードを再起動し、且つ、新たに計算された第一ハッシュで、前に保存された前記リファレンスハッシュを代替することを特徴とする請求項1に記載のシステム。 - 前記ロジックが前記学習モードでなく、且つ、前記レジスタ内容の合法の修正が発生する場合、前記レジスタ内容検証ロジックは、前記レジスタ内容の合法の修正が終了した後、且つ、前記検証モードを起動する前に、前記学習モードを起動すること、
を特徴とする請求項1に記載のシステム。 - 前記レジスタ内容検証ロジックが前記検証モードにある時、前記レジスタが、連続して、ハッシュ、および、比較され、これにより、複数の前記内容検証出力を提供し、高い安全性を得ることを特徴とする請求項1に記載のシステム。
- 前記リファレンスと第二ハッシュが等しくない度に、前記内容検証出力は、
応答可能なように、動作をトリガーするファームウェア、および、
少なくとも一つの前記動作を実行するハードウェア、
の少なくとも一つにより受信されて、少なくとも一つの前記動作を実行させることを特徴とする請求項1に記載のシステム。 - 前記の少なくとも一つの動作は、前記集積回路を組み込んだ一装置をリセットする工程を有することを特徴とする請求項5に記載のシステム。
- 前記リファレンスと第二ハッシュが等しくない場合、前記内容検証出力は、ファームウェアに発信されるフラグ/中断を有し、さらに高いレベルのソフトウェアに前記集積回路を組み込んだ前記システムがハッキング攻撃を受けている可能性があることを警告することを特徴とする請求項1に記載のシステム。
- 前記動作は、前記集積回路のハードウェアの全てに対し完全なハードウェアリセットを有することを特徴とする請求項5に記載のシステム。
- 前記動作はシステムリセットを有することを特徴とする請求項5に記載のシステム。
- 前記動作は、装置の電源がオフになり、且つ、再度オンになるまで、前記集積回路を組み込んだ前記装置を停止する工程を有することを特徴とする請求項5に記載のシステム。
- 前記のハッシュ中の各ハッシュは、複数のレジスタを有する一レジスタファイルで計算されることを特徴とする請求項1に記載のシステム。
- 前記集積回路は、一つ以上のレジスタファイルを有し、且つ、前記複数のハッシュのそれぞれは、一つ以上のレジスタファイル中の既定のレジスタファイル中の全レジスタで計算されることを特徴とする請求項11に記載のシステム。
- 前記集積回路は、一つ以上のレジスタバンクを有し、且つ、前記複数のハッシュのそれぞれは、既定のレジスタバンク中の全レジスタ中で計算されることを特徴とする請求項11に記載のシステム。
- 前記レジスタ内容検証ロジックは、前記集積回路上に設置されることを特徴とする請求項1に記載のシステム。
- 前記集積回路は、リセット後に実行される第一命令を含むエントリーポイントを有するプロセッサを有し、
前記リファレンスと第二ハッシュが等しくない場合、前記内容検証出力は、ハードウェアリセット信号をトリガーし、前記プロセッサに、前記エントリーポイント(entry point)まで戻らせることを特徴とする請求項14に記載のシステム。 - 前記レジスタ内容検証ロジックは、前記集積回路内のハードウェアで実施されることを特徴とする請求項1に記載のシステム。
- レジスタの内容のインテグリティをチェックする方法であって、前記方法は、
第1モードにおいて、前記レジスタの前記内容のリファレンスダイジェストを計算し、
前記第1モードの後の第2モードにおいて、前記レジスタの前記内容の前記インテグリティを検証し、
前記レジスタの前記内容を要約して、ダイジェストを生成する工程、および、
前記ダイジェストと前記リファレンスダイジェストを比較することにより、前記レジスタの前記内容のインテグリティを検証する工程、を有し、
前記第2モードでレジスタ内容の合法の修正が発生する場合、前記第2モードの操作を停止し、および、前記修正が終了するとき、前記第2モードに戻る前に、前記第1モードに戻ること、
を特徴とする方法。 - 前記レジスタは、少なくともひとつのレジスタファイルを有することを特徴とする請求項17に記載の方法。
- 前記ダイジェストは一ハッシュを有することを特徴とする請求項17に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/717,473 | 2019-12-17 | ||
US16/717,473 US11386234B2 (en) | 2019-12-17 | 2019-12-17 | Security systems and methods for integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021096852A JP2021096852A (ja) | 2021-06-24 |
JP7038185B2 true JP7038185B2 (ja) | 2022-03-17 |
Family
ID=76317563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020205761A Active JP7038185B2 (ja) | 2019-12-17 | 2020-12-11 | レジスタ内容のインテグリティを検証するシステム、および、その方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11386234B2 (ja) |
JP (1) | JP7038185B2 (ja) |
CN (1) | CN112992249B (ja) |
TW (1) | TWI772988B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2592436B (en) * | 2020-02-28 | 2022-02-23 | Imagination Tech Ltd | Critical workload check |
TWI829138B (zh) | 2022-04-08 | 2024-01-11 | 信驊科技股份有限公司 | 電子裝置以及其資料傳輸的保護裝置 |
US20230418954A1 (en) * | 2022-06-27 | 2023-12-28 | Micron Technology, Inc. | Detecting information modification in a memory system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002543492A (ja) | 1999-04-23 | 2002-12-17 | ギーゼッケ ウント デフリエント ゲーエムベーハー | 外部からの不正操作に対するコンピュータコアの保護 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6968460B1 (en) * | 2001-05-10 | 2005-11-22 | Advanced Micro Devices, Inc. | Cryptographic randomness register for computer system security |
US7028149B2 (en) * | 2002-03-29 | 2006-04-11 | Intel Corporation | System and method for resetting a platform configuration register |
US6880149B2 (en) * | 2002-04-01 | 2005-04-12 | Pace Anti-Piracy | Method for runtime code integrity validation using code block checksums |
US7216369B2 (en) * | 2002-06-28 | 2007-05-08 | Intel Corporation | Trusted platform apparatus, system, and method |
US8140824B2 (en) * | 2002-11-21 | 2012-03-20 | International Business Machines Corporation | Secure code authentication |
US7921300B2 (en) * | 2003-10-10 | 2011-04-05 | Via Technologies, Inc. | Apparatus and method for secure hash algorithm |
GB0601849D0 (en) * | 2006-01-30 | 2006-03-08 | Ttp Communications Ltd | Method of maintaining software integrity |
KR100823738B1 (ko) * | 2006-09-29 | 2008-04-21 | 한국전자통신연구원 | 컴퓨팅 플랫폼의 설정 정보를 은닉하면서 무결성 보증을제공하는 방법 |
US7853804B2 (en) * | 2007-09-10 | 2010-12-14 | Lenovo (Singapore) Pte. Ltd. | System and method for secure data disposal |
US7966538B2 (en) | 2007-10-18 | 2011-06-21 | The Regents Of The University Of Michigan | Microprocessor and method for detecting faults therein |
CN101527631B (zh) * | 2008-03-04 | 2011-07-06 | 财团法人工业技术研究院 | 基于单向杂凑函数的记录系统与方法 |
US9613215B2 (en) * | 2008-04-10 | 2017-04-04 | Nvidia Corporation | Method and system for implementing a secure chain of trust |
US8146028B1 (en) | 2008-11-19 | 2012-03-27 | Xilinx, Inc. | Duplicate design flow for mitigation of soft errors in IC operation |
US8738932B2 (en) * | 2009-01-16 | 2014-05-27 | Teleputers, Llc | System and method for processor-based security |
JP5335634B2 (ja) * | 2009-09-29 | 2013-11-06 | レノボ・シンガポール・プライベート・リミテッド | システム管理モードの特権レベルを保護するコンピュータ |
EP2611070A1 (en) * | 2011-12-28 | 2013-07-03 | Gemalto SA | Method for establishing secure card history and audit for property hand-over |
US8971144B2 (en) * | 2012-01-19 | 2015-03-03 | Quixant Plc | Hardware write-protection |
US9396359B2 (en) * | 2013-09-09 | 2016-07-19 | Whitecanyon Software, Inc. | System and method for encrypted disk drive sanitizing |
JP6244759B2 (ja) * | 2013-09-10 | 2017-12-13 | 株式会社ソシオネクスト | セキュアブート方法、半導体装置、及び、セキュアブートプログラム |
US9583218B1 (en) * | 2014-01-24 | 2017-02-28 | Altera Corporation | Configurable register circuitry for error detection and recovery |
US10185633B2 (en) * | 2015-12-15 | 2019-01-22 | Intel Corporation | Processor state integrity protection using hash verification |
US10248814B2 (en) * | 2017-01-25 | 2019-04-02 | Hewlett Packard Enterprise Development Lp | Memory integrity monitoring |
US10116436B1 (en) * | 2017-09-26 | 2018-10-30 | Intel Corporation | Techniques for preventing memory timing attacks |
-
2019
- 2019-12-17 US US16/717,473 patent/US11386234B2/en active Active
-
2020
- 2020-12-01 TW TW109142153A patent/TWI772988B/zh active
- 2020-12-04 CN CN202011404094.0A patent/CN112992249B/zh active Active
- 2020-12-11 JP JP2020205761A patent/JP7038185B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002543492A (ja) | 1999-04-23 | 2002-12-17 | ギーゼッケ ウント デフリエント ゲーエムベーハー | 外部からの不正操作に対するコンピュータコアの保護 |
Also Published As
Publication number | Publication date |
---|---|
JP2021096852A (ja) | 2021-06-24 |
CN112992249B (zh) | 2023-12-05 |
US20210182432A1 (en) | 2021-06-17 |
US11386234B2 (en) | 2022-07-12 |
TW202125525A (zh) | 2021-07-01 |
CN112992249A (zh) | 2021-06-18 |
TWI772988B (zh) | 2022-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7038185B2 (ja) | レジスタ内容のインテグリティを検証するシステム、および、その方法 | |
JP5586628B2 (ja) | 分散puf | |
CN103530548B (zh) | 基于移动可信计算模块的嵌入式终端可信启动方法 | |
US10776493B2 (en) | Secure management and execution of computing code including firmware | |
EP3678025B1 (en) | Computer code integrity checking | |
US8751817B2 (en) | Data processing apparatus and validity verification method | |
TWI801468B (zh) | 用於保護電子裝置之安全性之設備、方法及系統以及相關的微控制器 | |
US11392722B2 (en) | Electronic control device, program falsification detection method, and computer readable non- transitory tangible storage medium | |
JP2021179982A (ja) | シリコンデバイスファームウェア上のロールバック攻撃を防止するセキュリティシステム、および、方法 | |
TWI748419B (zh) | 用於記憶體錯誤修正之系統及方法 | |
US11531785B2 (en) | PUF-based data integrity | |
JP7097407B2 (ja) | ビットエラー修正の試行錯誤を優先順位付けるためのシステムおよび方法 | |
CN113971276B (zh) | 使用迭代验证过程验证机器可读指令 | |
US20240193275A1 (en) | Electronic device and secure booting method thereof | |
US20210192049A1 (en) | Electronic device and method of updating software | |
US20200401690A1 (en) | Techniques for authenticating and sanitizing semiconductor devices | |
CN116662970A (zh) | 固件真实性检查 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7038185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |