JP7029951B2 - 遊技機 - Google Patents

Description

本発明は、遊技機に関する。

従来、複数の図柄がそれぞれの表面に設けられた複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと（以下、「開始操作」ともいう）を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと（以下、「停止操作」ともいう）を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。

このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理（以下、「内部抽籤処理」という）が行われ、その抽籤の結果（以下、「内部当籤役」という）と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せ（表示役）が表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体（メダル等）の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技（以下、「リプレイ」ともいう）の作動、遊技媒体の払い出し機会が増加するボーナスゲームの作動等を挙げることができる。

また、このような遊技機の製造に関し、コストを低減させるとともに資源の有効活用を促進するために、一度、製造・販売した遊技機を回収して、リサイクル可能な共通部品を、新たに製造する遊技機に再利用することが考えられている。

例えば、特許文献１では、遊技台の新機種を製造する際に、遊技台の前面扉に配置される、ランプ等の照明を覆うクリアカバー等の部品だけを新機種用に新たに用意し、筐体自体は従来機種のものを再利用することが提案されている。

特開２０１０―２１４０２６号公報

遊技機の部品に関してリサイクルを行う場合、非可動部品であれば、リサイクルした回数を管理するだけで当該部品の品質を概ね把握することができるが、スタートレバーやストップボタンのような可動部品の品質は、当該部品の耐久度と動作回数を考慮し、その部品がリサイクル部品として利用可能かどうかを判断する必要がある。

しかしながら、引用文献１における遊技機の再利用に関する考え方では、回収した遊技機の部品について、動作回数を把握しておらず、当該部品がリサイクル部品として利用可能かどうかを判断することができず、結果として、再利用の結果製造された遊技機の品質を高いレベルで維持したり、効果的に管理したりすることができない。

したがって、本発明の目的は、遊技機の各部品について、動作回数を算出し記憶することができる遊技機を提供することである。

上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。

本発明の第１の実施態様に係る発明は、下記の構成を有する。
遊技の進行を制御する主制御部（例えば、主制御基板７１）と、
前記主制御部に一方向の通信で接続された副制御部（例えば、副制御基板７２）と、
遊技に関わる部品群（例えば、スタートレバー１６、ストップボタン（１７Ｌ、１７Ｃ、１７Ｒ）等）と、を備え、
前記主制御部は、
各種データを記憶することが可能な主記憶手段（例えば、メインＲＡＭ１０３）と、
前記主制御部に接続された前記部品群からの制御信号を入力するための入力ポート（例えば、外部バスインタフェース１０４に接続された入力ポート用ＩＣの入力ポート）と、
前記入力ポートからの制御信号（例えば、スタートレバー１６の操作を検知したことに基づいて、スタートスイッチ７９から送信される信号）を前記主記憶手段の入力領域に入力情報として記憶するためのポート入力記憶手段（例えば、入力ポート格納領域１～３）と、
前記入力領域に記憶された入力情報を前記副制御部に送信する送信手段（例えば、図１３に示す通信データ送信処理により無操作コマンドを送信する主制御基板７１）と、を有し、
前記副制御部は、
各種データを記憶することが可能で、無通電状態で記憶されたデータを保持することが不可能な第１副記憶手段（例えば、ＤＲＡＭ１５２ａ）と、
各種データを記憶することが可能で、無通電状態で記憶されたデータを保持することが可能な第２副記憶手段（例えば、ＦＲＡＭ１５２ｂ）と、
前記送信手段により送信された前記入力情報に基づいて、前記部品群のうち、対応する部品に関する動作回数を算出し、前記部品に対応付けされた前記第１副記憶手段の入力情報格納領域（例えば、図１９に示すリサイクルデータ）に、前記算出された動作回数を記憶する動作回数更新手段と、
前記入力情報格納領域に記憶された前記入力情報を、所定の条件が成立した場合に前記第２副記憶手段に保存する第２副記憶保存手段（例えば、図２９に示す無操作コマンド受信時処理を実行する副制御基板７２）と、を有する遊技機。

本発明のこのような構成により、遊技機の各部品について動作回数を管理することができるので、可動部品であってもその動作回数から、当該部品をリサイクル可能か否かを判断したうえでリサイクル部品として使用することが可能となり、新たに遊技機を製造する場合の製造原価を低減させることができる。

また、読み書きする時間が速く、読み書きの耐久回数が大きい第１副記憶手段に、頻繁に更新する入力情報格納領域を設け、第１副記憶手段の更新頻度より少ない頻度で第１副記憶手段の入力情報格納領域の内容を保存するために、第２副記憶手段に入力情報格納領域を設けることで、それぞれの記憶手段の特性に応じたデータ入出力が実施され、結果的に、各記憶手段を安定的に長期間利用することができ、データの信頼性が向上する。

本発明の第２の実施態様に係る発明は、第１の実施態様において下記の構成を有する。
前記入力情報格納領域は、前記入力情報のビット単位に更新する領域が１から４バイトの単位で割り当てられ、
前記動作回数更新手段は、前記入力情報のビット単位に前記入力情報格納領域を更新するための更新条件が定められ（例えば、無操作コマンドの受信時に実行されるリサイクルデータ処理（図３０参照）において、各部品に対応するスイッチがオフからオンに遷移した場合）、定められた更新条件が成立した場合に、前記入力情報格納領域の前記入力情報のビット単位に割り当てられた前記更新条件に対応した領域を更新するように構成される。

本発明のこのような構成により、副制御部において入力情報がビット単位に把握され、例えば、当該入力情報の変化に応じて、１から４バイトに割り当てられた入力情報格納領域が更新され、主制御部から送信された各入力情報によって、その入力情報に対応する部品の動作回数が、副制御部においてカウントされ記憶される。

上記構成の本発明の遊技機によれば、遊技機の各部品について動作回数を管理することができるので、可動部品であってもその動作回数から、当該部品をリサイクル可能か否かを判断したうえでリサイクル部品として使用することが可能となり、新たに遊技機を製造する場合の製造原価を低減させることができ、結果として、利益率の向上につながる。また、遊技機の各部品について効果的なリサイクルが行われることにより、資源の有効活用が促進される。

本発明の一実施形態における遊技機の機能フローを説明するための図である 。 本発明の一実施形態における遊技機の外観構造を示す斜視図である。 本発明の一実施形態における遊技機の内部構造を示す図である。 本発明の一実施形態における遊技機の内部構造を示す図である。 本発明の一実施形態の遊技機が備える回路の全体構成を示すブロック図である。 本発明の一実施形態における主制御回路の内部構成を示すブロック図である。 本発明の一実施形態におけるマイクロプロセッサの内部構成を示すブロック図である。 本発明の一実施形態における副制御回路の内部構成を示すブロック図である。 本発明の一実施形態におけるリサイクルデータの取得、記録、出力の概要を説明するための図である。 本発明の一実施形態における遊技機の主制御回路により実行される割込み処理の例を示すフローチャートである。 本発明の一実施形態における遊技機の主制御回路により実行される入力ポートチェック処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の入力ポート格納領域の例を示す図である。 本発明の一実施形態における遊技機の主制御回路により実行される通信データ送信処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の主制御回路により実行される通信データ格納処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の主制御回路により実行される通信データポインタ更新処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の主制御回路により実行されるメイン処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行される電源投入処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行される初期化処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機で更新、管理されるリサイクルデータの例を示す図である。 本発明の一実施形態における遊技機の副制御回路により実行されるメインタスクの手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行される主基板通信タスクの手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行される電断割込み処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行されるサブ・リサイクルデータ処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行されるコマンド解析処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行される初期化コマンド受信処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行されるメダル投入コマンド受信処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行される払出コマンド受信時処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行されるエラーコマンド受信時処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行される無操作コマンド受信時処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機の副制御回路により実行されるリサイクルデータ処理の手順を示すフローチャートである。 本発明の一実施形態における遊技機からリサイクルデータを受信する端末装置の構成を示すブロック図である。

以下、本発明の一実施形態に係る遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。なお、本実施形態では、ボーナス作動機能及びＡＲＴ機能を備えたパチスロについて説明する。

＜機能フロー＞
まず、図１を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、例えば、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。

遊技者によりパチスロにメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲（例えば、０～６５５３５）の乱数から１つの値（以下、乱数値という）が抽出される。

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述の主制御回路が備える各種処理手段（処理機能）の一つである。内部当籤役の決定により、後述の有効ライン（入賞判定ライン）に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技（リプレイ）の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「はずれ」に係るものとが設けられる。

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述の主制御回路が備える各種処理手段（処理機能）の一つである。

パチスロでは、基本的に、ストップボタンが押されたときから規定時間（１９０ｍｓｅｃ）内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」という。そして、本実施形態では、規定期間が１９０ｍｓｅｃである場合には、滑り駒数の最大数（最大滑り駒数）を図柄４個分に定める。

リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときは、通常、１９０ｍｓｅｃ（図柄４駒分）の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。

このようにして、複数のリールの回転がすべて停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段もまた、後述の主制御回路が備える各種処理手段（処理機能）の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るものであると判定されると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが１回の遊技（単位遊技）として行われる。

また、パチスロでは、前述した一連の遊技動作の流れの中で、表示装置などによる映像の表示、各種ランプによる光の出力、スピーカによる音の出力、或いは、これらの組合せを利用して様々な演出が行われる。

具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値が抽出される。演出用の乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述の副制御回路が備える各種処理手段（処理機能）の一つである。

次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、例えば、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役（言い換えると、狙うべき図柄の組合せ）を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。

＜パチスロの構造＞
次に、図２～図４を参照して、本発明の一実施形態に係るパチスロの構造について説明する。

［外観構造］
図２は、パチスロ１の外部構造を示す斜視図である。

パチスロ１は、図２に示すように、外装体２（遊技機本体）を備える。外装体２は、リールや回路基板等を収容するキャビネット２ａと、キャビネット２ａの開口を開閉可能に取り付けられるフロントドア２ｂとを有する。

キャビネット２ａの内部には、３つのリール３Ｌ，３Ｃ，３Ｒ（変動表示手段、表示列）が横一列に並べて設けられている。以下、各リール３Ｌ，３Ｃ，３Ｒ（メインリール）を、それぞれ左リール３Ｌ、中リール３Ｃ、右リール３Ｒともいう。各リール３Ｌ，３Ｃ，３Ｒは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有する。そして、シート材の表面には、複数（例えば２０個）の図柄が周方向（リールの回転方向）に沿って所定の間隔をあけて描かれている。

フロントドア２ｂは、ドア本体９と、フロントパネル１０と、腰部パネル１２と、台座部１３とを備える。ドア本体９は、ヒンジ（不図示）を用いてキャビネット２ａに開閉可能に取り付けられる。ヒンジは、パチスロ１の前方側（遊技者側）から見て、ドア本体９の左側の側端部に設けられる。

フロントパネル１０は、ドア本体９の上部に設けられている。このフロントパネル１０は、開口１０ａを有する枠状部材で構成される。フロントパネル１０の開口１０ａは、表示装置カバー３０によって塞がれ、表示装置カバー３０は、キャビネット２ａの内部に配置された後述の表示装置１１と対向して配置される。

表示装置カバー３０は、黒色の半透明な合成樹脂により形成される。それゆえ、遊技者は、後述の表示装置１１により表示された映像（画像）を、表示装置カバー３０を介して視認することができる。また、本実施形態では、表示装置カバー３０を黒色の半透明な合成樹脂で形成することにより、キャビネット２ａ内への外光の入り込みを抑制して、表示装置１１により表示された映像（画像）を鮮明に視認できるようにしている。

フロントパネル１０には、ランプ群２１が設けられている。ランプ群２１は、例えば、遊技者側から見て、フロントパネル１０の上部に設けられたランプ２１ａ、２１ｂを含む。ランプ群２１を構成する各ランプは、ＬＥＤ（Light Emitting Diode）等で構成され（後述の図５中のＬＥＤ群８５参照）、演出内容に対応するパターンで、光を点灯及び消灯する。

腰部パネル１２は、ドア本体９の略中央部に設けられる。腰部パネル１２は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源（後述のＬＥＤ群８５に含まれるＬＥＤ）とを有する。

台座部１３は、フロントパネル１０と腰部パネル１２との間に設けられる。台座部１３には、図柄表示領域４と、遊技者による操作の対象となる各種装置（メダル投入口１４、ＭＡＸベットボタン１５ａ、１ベットボタン１５ｂ、スタートレバー１６、３つのストップボタン１７Ｌ，１７Ｃ，１７Ｒ、精算ボタン（不図示）等）とが設けられる。

図柄表示領域４は、正面から見て、３つのリール３Ｌ，３Ｃ，３Ｒに重畳する領域で、且つ、３つのリール３Ｌ，３Ｃ，３Ｒより遊技者側の位置に配置されており、３つのリール３Ｌ，３Ｃ，３Ｒを視認可能にするサイズを有する。この図柄表示領域４は、表示窓としての機能を果たすものであり、その背後に設けられた各リール３Ｌ，３Ｃ，３Ｒを視認することが可能な構成になっている。以下、図柄表示領域４を、リール表示窓４という。

リール表示窓４は、その背後に設けられた３つのリール３Ｌ，３Ｃ，３Ｒの回転が停止されたとき、各リールの周面に設けられた複数の図柄のうち、連続して配置された３つの図柄がその枠内に表示されるように構成されている。すなわち、３つのリール３Ｌ，３Ｃ，３Ｒの回転が停止されたとき、リール表示窓４の枠内には、リール毎に上段、中段及び下段の各領域にそれぞれ１個の図柄（合計で３個）が表示される（リール表示窓４の枠内には、３行×３列の態様で図柄が表示される）。そして、本実施形態では、リール表示窓４の枠内において、左リール３Ｌの中段領域、中リール３Ｃの中段領域、及び、右リール３Ｒの中段領域を結ぶ擬似的なライン（センターライン）を、入賞か否かの判定を行う有効ラインとして定義する。

リール表示窓４は、台座部１３に設けられた枠部材３１の開口により形成される。また、リール表示窓４を画成する枠部材３１の下方には、略水平面の台座領域が設けられる。そして、遊技者側から見て、台座領域の右側にはメダル投入口１４が設けられ、左側にはＭＡＸベットボタン１５ａ及び１ベットボタン１５ｂが設けられる。

メダル投入口１４は、遊技者によって外部からパチスロ１に投下されるメダルを受け入れるために設けられる。メダル投入口１４から受け入れられたメダルは、予め設定された所定枚数（例えば３枚）を上限として１回の遊技に使用され、所定枚数を超えたメダルの枚数分は、パチスロ１の内部に預けることができる（いわゆるクレジット機能（遊技媒体貯留手段））。

ＭＡＸベットボタン１５ａ及び１ベットボタン１５ｂは、キャビネット２ａの内部に預けられているメダルから１回の遊技に使用する枚数を決定するために設けられる。なお、ＭＡＸベットボタン１５ａの内部には、メダル投入が可能な時に点灯するベットボタンＬＥＤ（不図示）が設けられている。また、精算ボタンは、パチスロ１の内部に預けられているメダルを外部に引き出す（排出する）ために設けられる。

なお、遊技者がＭＡＸベットボタン１５ａを押下操作すると、単位遊技のベット枚数（３枚）のメダルが投入され、有効ラインが有効化される。一方、１ベットボタン１５ｂが１回、押下操作される度に１枚のメダルが投入される。１ベットボタン１５ｂが３回操作されると、単位遊技のベット枚数（３枚）のメダルが投入され、有効ラインが有効化される。以下では、ＭＡＸベットボタン１５ａの操作、１ベットボタン１５ｂの操作及びメダル投入口１４にメダルを投入する操作（遊技を行うためにメダルを投入する操作）をいずれも「投入操作」という。

スタートレバー１６は、全てのリール（３Ｌ，３Ｃ，３Ｒ）の回転を開始するために設けられる。ストップボタン１７Ｌ，１７Ｃ，１７Ｒは、それぞれ、左リール３Ｌ、中リール３Ｃ、右リール３Ｒに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン１７Ｌ，１７Ｃ，１７Ｒを、それぞれ左ストップボタン１７Ｌ、中ストップボタン１７Ｃ、右ストップボタン１７Ｒともいう。

また、リール表示窓４の下方の略水平面の台座領域の略中央には、情報表示器６が設けられる。なお、情報表示器６は、透明の窓カバー（不図示）によって覆われている。

情報表示器６には、特典として遊技者に対して払い出されるメダルの枚数（以下、「払出枚数」という）の情報を遊技者に対してデジタル表示（報知）するための２桁の７セグメントＬＥＤ（以下、「７セグＬＥＤ」という）や、パチスロ１の内部に預けられているメダルの枚数（以下、「クレジット枚数」という）などの情報を遊技者に対してデジタル表示（報知）するための２桁の７セグＬＥＤが設けられる。なお、本実施形態では、メダルの払出枚数表示用の２桁の７セグＬＥＤは、エラー発生及びエラー種別の情報を遊技者に対してデジタル表示（報知）するための２桁の７セグＬＥＤとしても用いられる。それゆえ、エラー発生時には、メダルの払出枚数表示用の２桁の７セグＬＥＤの表示態様は、払出枚数の表示態様からエラー種別の情報の表示態様に切り替わる。

さらに、情報表示器６には、内部当籤役として決定された役に応じた図柄組合せを有効ラインに沿って表示するために必要な停止操作の情報を報知する指示モニタ（不図示）が設けられている。指示モニタ（指示表示器）は、例えば、２桁の７セグメントＬＥＤにより構成される。そして、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で、２桁の７セグＬＥＤが点灯、点滅又は消灯することにより、遊技者に対して必要な停止操作の情報を報知する。

なお、ここでいう、報知する停止操作の情報と一義的に対応する態様とは、例えば、押し順「１ｓｔ（第１停止操作を左リール３Ｌに対して行うこと）」を報知する場合には指示モニタに数値「１」を表示し、押し順「２ｎｄ（第１停止操作を中リール３Ｃに対して行うこと）」を報知する場合には指示モニタに数値「２」を表示し、押し順「３ｒｄ（第１停止操作を右リール３Ｒに対して行うこと）」を報知する場合には指示モニタに数値「３」を表示するなどの態様のことである。

情報表示器６は、後述の図５に示すように、ドア中継端子板６８及び遊技動作表示基板８１を介して主制御基板７１に電気的に接続され、情報表示器６の表示動作は、主制御基板７１内の後述の主制御回路９０により制御される。また、上述した各種７セグＬＥＤの制御方式は、ダイナミック点灯制御である。

なお、本実施形態のパチスロ１では、主制御基板７１により制御される指示モニタに加えて、副制御基板７２により制御される他の手段を用いて停止操作の情報を報知する構成を設ける。具体的には、後述のプロジェクタ２１３を含む投影ブロック２０１及び各種被投影部材を含む被投影ブロック２０２（図３参照）により構成される後述の表示装置１１により停止操作の情報を報知する。また、表示装置１１を液晶ディスプレイ等によって構成するようにしてもよい。

このような構成を適用した場合、指示モニタにおける報知の態様と、副制御基板７２により制御されるその他の手段における報知の態様とは、互いに異なる態様であってもよい。すなわち、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で報知すればよく、必ずしも、停止操作の情報を直接的に報知する必要はない（例えば、指示モニタにおいて数値「１」が表示されたとしても、遊技者によっては報知内容を特定できない可能性もあり、直接的な報知とは言えない）。一方、後述の表示装置１１等のその他の手段によるサブ側（副制御基板側）での報知では、停止操作の情報を直接的に報知してもよい。例えば、押し順「１ｓｔ」を報知する場合、指示モニタでは報知する押し順と一義的に対応する数値「１」を表示するが、その他の手段（例えば、表示装置１１等）では、左リール３Ｌに対して第１停止操作を行わせるための指示情報を直接的に報知してもよい。

このような構成のパチスロ１では、副制御基板７２の制御だけでなく、主制御基板７１の制御によっても、内部当籤役に応じた必要な停止操作の情報を報知することができる。また、このような停止操作の情報の報知の有無は、遊技状態に応じて制御されるようにしてもよい。例えば、ナビが発生しない一般遊技状態（例えば非ＡＲＴ遊技状態等）では停止操作の情報を報知せずに、ナビが発生する報知遊技状態（例えばＡＲＴ遊技状態等）において停止操作の情報を報知するようにしてもよい。

また、遊技者側から見て、リール表示窓４の左方には、サブ表示装置１８が設けられる。サブ表示装置１８は、図２に示すように、ドア本体９の前面部のうち、台座部１３の略水平面の台座領域から略垂直に立設するように設けられる。サブ表示装置１８は、液晶ディスプレイや有機ＥＬ（Electro-Luminescence）ディスプレイで構成され、各種情報を表示する。

また、サブ表示装置１８の表示面上には、タッチセンサ１９が設けられている（後述の図５参照）。タッチセンサ１９は、静電容量方式などの所定の動作原理に従い動作し、遊技者の操作を受け付けると、タッチ入力情報として当該操作に応じた信号を出力する。そして、本実施形態のパチスロ１は、タッチセンサ１９を介して受け付けた遊技者の操作（タッチセンサ１９から出力されるタッチ入力情報）に応じて、サブ表示装置１８の表示を切り替え可能にする機能を有する。なお、サブ表示装置１８は、タッチセンサ１９から出力されるタッチ入力情報に基づいて後述の副制御基板７２（後述の図５参照）により制御される。

ドア本体９の下部には、メダル払出口２４、メダル受皿２５、２つのスピーカ用孔２０Ｌ，２０Ｒ等が設けられる。メダル払出口２４は、後述のメダル払出装置５１の駆動により排出されるメダルを外部に導く。メダル受皿２５は、メダル払出口２４から排出されたメダルを貯める。また、２つのスピーカ用孔２０Ｌ，２０Ｒからは、演出内容に対応する効果音や楽曲等の音声が出力される。

また、図２では表示を省略したが、台座部３には、十字キーとエンターキーが配設される。十字キーは、上ボタン、下ボタン、左ボタン、右ボタンからなり、遊技者がこれらを操作することによって、例えば、音量調節の指示や、表示装置１１に配当表などの画像を表示させる指示を行うことができる。エンターキーは、単一のエンターボタンを備え、遊技者がこのボタンを操作することによって、例えば、表示装置１１に表示された映像（画像）や演出等に対して指示を行うことができる。また、十字キーを、音量調整の指示や配当表などの表示の指示を確定させる確定ボタンとして使用することができる。

その他、パチスロ１は、遊技者が演出等に対して所定の指示をすることができる、プッシュボタンやチャンスボタンを配置することもできる。

［内部構造］
次に、パチスロ１の内部構造を、図３及び図４を参照しながら説明する。図３は、キャビネット２ａの内部構造を示す図であり、図４は、フロントドア２ｂの裏面側の内部構造を示す図である。

キャビネット２ａは、図３に示すように、上面板２７ａと、底面板２７ｂと、左右の側面板２７ｃ，２７ｄと、背面板２７ｅとを有する。そして、キャビネット２ａ内の上部には、表示装置１１が配設される。

表示装置１１は、後述のプロジェクタ２１３を含む投影ブロック２０１と、後述のプロジェクタ２１３から出射された映像光が投影される後述の複数種の被投影部材を含む被投影ブロック２０２とを有する。また、被投影ブロック２０２内には、遊技状態に応じて、被投影部材を切り換えるための機能（後述の被投影部材移動機構３０５）も設けられる。

表示装置１１では、後述する仮想空間上での画像合成処理により生成された画像データ（後述のＰＪ対応画像データ）に対応する映像光が所定の被投影部材に投影され、映像表示演出等が行われる。具体的には、表示装置１１では、投影対象となる被投影部材（オブジェクト）の形状や、後述のプロジェクタ２１３と被投影部材との位置関係（投影距離や角度など）に基づいて映像光を生成し、その映像光が、後述のプロジェクタ２１３から被投影部材の表面に投影される。このような演出機能を設けることにより、高度で且つ迫力のある演出を行うことができる。なお、表示装置１１の具体的な構成及び動作については、後で図面を参照しながら詳述する。

キャビネット２ａ内の下部には、メダル払出装置５１（以下、ホッパー装置という）と、メダル補助収納庫５２と、電源装置５３とが配設される。

ホッパー装置５１は、キャビネット２ａにおける底面板２７ｂの中央部に取り付けられる。このホッパー装置５１は、多量のメダルを収容可能で、それらを１枚ずつ排出可能な構造を有する。ホッパー装置５１は、貯留されたメダルが例えば５０枚を超えたとき、又は、精算ボタンが押下されてメダルの精算が実行されるときに、メダルを払い出す。そして、ホッパー装置５１によって払い出されたメダルは、メダル払出口２４（図２参照）から排出される。

メダル補助収納庫５２は、ホッパー装置５１から溢れ出たメダルを収納する。このメダル補助収納庫５２は、キャビネット２ａ内部を正面から見て、ホッパー装置５１の右側に配置される。また、メダル補助収納庫５２は、キャビネット２ａの底面板２７ｂに対して着脱可能に取り付けられている。

電源装置５３は、電源スイッチ５３ａと、電源基板５３ｂ（電源供給手段）とを有している（後述の図５参照）。この電源装置５３は、キャビネット２ａ内部を正面から見て、ホッパー装置５１の左側に配置されており、左側面板２７ｃに取り付けられている。電源装置５３は、サブ電源装置（不図示）から供給された交流電圧１００Ｖの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。

また、キャビネット２ａ内の電源装置５３の上方には、副制御基板７２（後述の図５参照）を収容する副制御基板ケース５７が配設される。副制御基板ケース５７に収納された副制御基板７２には、後述の副制御回路１５０（後述の図８参照）が搭載されている。この副制御回路１５０は、映像の表示等による演出の実行を制御する回路である。なお、副制御基板７２は、本発明に係る制御部の一具体例を示すものである。副制御回路１５０の具体的な構成については後述する。

キャビネット２ａ内の副制御基板ケース５７の上方には、副中継基板６１が配設される。この副中継基板６１は、副制御基板７２と後述の主制御基板７１とを接続する配線が実装された中継基板である。また、副中継基板６１は、副制御基板７２と副制御基板７２の周辺に配設された基板や各種装置部（ユニット）などとを接続する配線が実装された中継基板である。

また、図３には示さないが、キャビネット２ａ内には、キャビネット側中継基板４４（後述の図５参照）が配設される。このキャビネット側中継基板４４は、主制御基板７１（後述の図５参照）と、ホッパー装置５１、メダル補助収納庫スイッチ７５（後述の図５参照）及びメダル払出カウントスイッチ（不図示）のそれぞれとを接続する配線が実装された中継基板である。

フロントドア２ｂの裏面側の中央部には、図４に示すように、ミドルドア４１が、配設され、リール表示窓４（図２参照）を裏側から開閉可能に取り付けられている。また、図４には示さないが、ミドルドア４１のリール表示窓４側には、３つのリール３Ｌ，３Ｃ，３Ｒが取り付けられ、ミドルドア４１のリール表示窓４側とは反対側には、主制御基板７１（後述の図５参照）が収納された主制御基板ケース５５が取り付けられている。なお、３つのリール３Ｌ，３Ｃ，３Ｒには、所定の減速比をもったギアを介してステッピングモータ（不図示）が接続されている。

主制御基板ケース５５に収納された主制御基板７１は、後述する主制御回路９０（後述の図６参照）を有する。主制御回路９０（主制御手段）は、内部当籤役の決定、各リール３Ｌ，３Ｃ，３Ｒの回転及び停止、入賞の有無の判定といった、パチスロ１における遊技の主な流れを制御する回路である。また、本実施形態では、例えば、報知遊技（ＡＲＴ等）の決定の有無の抽籤処理、ナビ情報の指示モニタへの表示処理、各種試験信号の送信処理などの制御も主制御回路９０により行われる。なお、主制御回路９０の具体的な構成は後述する。

フロントドア２ｂの裏面側において、ミドルドア４１の下方には、スピーカ６５Ｌ，６５Ｒが配設される。スピーカ６５Ｌ，６５Ｒは、それぞれスピーカ用孔２０Ｌ，２０Ｒ（図２参照）と対向する位置に配置されている。

また、スピーカ６５Ｌの上方には、セレクタ６６と、ドア開閉監視スイッチ６７とが配設される。セレクタ６６は、メダルの材質や形状等が適正であるか否かを選別する装置であり、メダル投入口１４に投入された適正なメダルをホッパー装置５１へ案内する。セレクタ６６内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ（遊技媒体検出手段：不図示）が設けられている。

ドア開閉監視スイッチ６７は、フロントドア２ｂを裏面側から見て、セレクタ６６の左斜め下に配置される。このドア開閉監視スイッチ６７は、フロントドア２ｂの開閉を報知するためのセキュリティ信号をパチスロ１の外部に出力する。

また、図４には示さないが、フロントドア２ｂを裏面において、ミドルドア４１により開閉された領域であり且つリール表示窓４の下方には、ドア中継端子板６８が配設される（後述の図５参照）。このドア中継端子板６８は、主制御基板ケース５５内の主制御基板７１と、各種のボタンやスイッチ、副中継基板６１、セレクタ６６、遊技動作表示基板８１、試験機用第１インタフェースボード４０１及び試験機用第２インタフェースボード４０２のそれぞれとを接続する配線が実装された中継基板である。なお、各種のボタン及びスイッチとしては、例えば、ＭＡＸベットボタン１５ａ、１ベットボタン１５ｂ、ドア開閉監視スイッチ６７、後述のＢＥＴスイッチ７７、スタートスイッチ７９等が挙げられる。

＜パチスロが備える制御系＞
次に、パチスロ１が備える制御系について、図５を参照して説明する。図５は、パチスロ１の制御系の構成を示す回路ブロック図である。

パチスロ１は、ミドルドア４１に設けられた主制御基板７１と、フロントドア２ｂに設けられた副制御基板７２とを有する。また、パチスロ１は、主制御基板７１に接続された、リール中継端子板７４、設定用鍵型スイッチ５４（設定スイッチ）及びキャビネット側中継基板４４を有する。さらに、パチスロ１は、キャビネット側中継基板４４を介して主制御基板７１に接続された外部集中端子板４７、ホッパー装置５１、メダル補助収納庫スイッチ７５、リセットスイッチ７６及び電源装置５３を有する。なお、ホッパー装置５１の構成については上述したので、ここでは、その説明を省略する。

リール中継端子板７４は、各リール３Ｌ，３Ｃ，３Ｒのリール本体の内側に配設されている。リール中継端子板７４は、各リール３Ｌ，３Ｃ，３Ｒのステッピングモータ（不図示）に電気的に接続されており、主制御基板７１からステッピングモータに出力される信号を中継する。

設定用鍵型スイッチ５４は、主制御基板ケース５５に設けられる。設定用鍵型スイッチ５４は、パチスロ１の設定（設定１～設定６）を変更するとき、もしくは、パチスロ１の設定を確認するときに使用される。

キャビネット側中継基板４４は、主制御基板７１と、外部集中端子板４７、ホッパー装置５１、メダル補助収納庫スイッチ７５、リセットスイッチ７６及び電源装置５３のそれぞれとを接続する配線が実装された中継基板である。外部集中端子板４７は、メダル投入信号、メダル払出信号及びセキュリティ信号などの信号をパチスロ１の外部へ出力するために設けられる。メダル補助収納庫スイッチ７５は、メダル補助収納庫５２に設けられ、メダル補助収納庫５２がメダルで満杯になっているか否かを検出する。リセットスイッチ７６は、例えば、パチスロ１の設定を変更する際に用いられる。

電源装置５３は、電源基板５３ｂと、電源基板５３ｂに接続された電源スイッチ５３ａとを有する。電源スイッチ５３ａは、パチスロ１に必要な電源を供給するときに押下される。電源基板５３ｂは、キャビネット側中継基板４４を介して主制御基板７１に接続されるとともに、副中継基板６１を介して副制御基板７２にも接続される。

また、パチスロ１は、ドア中継端子板６８、並びに、該ドア中継端子板６８を介して、主制御基板７１に接続された、セレクタ６６、ドア開閉監視スイッチ６７、ＢＥＴスイッチ７７、精算スイッチ７８、スタートスイッチ７９、ストップスイッチ基板８０、遊技動作表示基板８１、副中継基板６１、試験機用第１インタフェースボード４０１及び試験機用第２インタフェースボード４０２を有する。なお、セレクタ６６、ドア開閉監視スイッチ６７及び副中継基板６１については、上述したので、ここでは、それらの説明を省略する。

ＢＥＴスイッチ７７（投入操作検出手段）は、ＭＡＸベットボタン１５ａ又は１ベットボタン１５ｂが遊技者により押下されたことを検出する。精算スイッチ７８は、精算ボタン（不図示）が遊技者により押下されたことを検出する。スタートスイッチ７９（開始操作検出手段）は、スタートレバー１６が遊技者により操作されたこと（開始操作）を検出する。

ストップスイッチ基板８０（停止操作検出手段）は、回転しているメインリールを停止させるための回路と、停止可能なメインリールをＬＥＤなどにより表示するための回路とを備える。また、ストップスイッチ基板８０には、ストップスイッチ（不図示）が設けられる。ストップスイッチは、各ストップボタン１７Ｌ，１７Ｃ，１７Ｒが遊技者により押下されたこと（停止操作）を検出する。

遊技動作表示基板８１は、情報表示器６（７セグ表示器）及びＬＥＤ８２に接続される。ＬＥＤ８２には、例えば、今回の遊技に投入されたメダルの枚数（以下、「投入枚数」という）に対応して点灯する、メダル投入枚数表示用の３つのＬＥＤ（以下、「第１ＬＥＤ」～「第３ＬＥＤ」という）や、遊技動作表示基板８１から入力される信号に基づいて、メダル投入が可能であることを表示するマーク、遊技開始を表示するマーク、再遊技を行うマークなどを点灯させるＬＥＤなどが含まれる。第１ＬＥＤ～第３ＬＥＤ（表示手段）では、メダルが１枚投入されると、第１ＬＥＤが点灯し、メダルが２枚投入されると、第１及び第２ＬＥＤが点灯し、メダルが３枚（遊技開始可能枚数）投入されると、第１ＬＥＤ～第３ＬＥＤが点灯する。なお、情報表示器６については、上述したので、ここでは、それらの説明を省略する。

試験機用第１インタフェースボード４０１及び試験機用第２インタフェースボード４０２はともに、パチスロ１の検定試験（試射試験）において、遊技に関する各種信号を試験機に出力する際に用いられる中継基板である（なお、販売用のリリース製品としてのパチスロ１にはこれらの中継基板は搭載されていないので、販売用の主制御基板７１の主制御回路９０には、試験機用第１インタフェースボード４０１及び試験機用第２インタフェースボード４０２に接続するために必要な各種電子部品もまた実装されていない）。例えば、遊技に係る主要な動作（例えば、内部抽籤、リール停止制御等）を制御するための試験信号は、試験機用第１インタフェースボード４０１を介して出力され、例えば、主制御基板７１で決定された押し順ナビに係る試験信号などは、試験機用第２インタフェースボード４０２を介して出力される。

副制御基板７２は、ドア中継端子板６８及び副中継基板６１を介して主制御基板７１に接続される。また、パチスロ１は、副中継基板６１を介して副制御基板７２に接続された、スピーカ群８４、ＬＥＤ群８５、２４ｈドア開閉監視ユニット６３、タッチセンサ１９及び被投影部材移動機構３０５（表示ユニット）を有する。またさらに、パチスロ１は、副中継基板６１を介して副制御基板７２に接続された、十字キーの上ボタン、下ボタン、左ボタン、右ボタンの操作（遊技者による押下）をそれぞれ検知するＵＰスイッチ２２０ａ、ＤＯＷＮスイッチ２２０ｂ、ＬＥＦＴスイッチ２２０ｃ、及びＲＩＧＨＴスイッチ２２０ｄを有し、さらに、エンターキーのエンターボタンの操作（遊技者による押下）を検知するＥＮＴＥＲスイッチ２２１を有する。なお、タッチセンサ１９及び被投影部材移動機構３０５については、上述したので、ここでは、その説明を省略する。

スピーカ群８４は、スピーカ６５Ｌ，６５Ｒや図示しない各種スピーカを含んで構成される。ＬＥＤ群８５は、フロントパネル１０に設けられたランプ群２１や、腰部パネル１２の装飾パネルを背面側から照明するための光を出射する光源などを含んで構成される。２４ｈドア開閉監視ユニット６３は、ミドルドア４１の開閉の履歴情報を保存する。また、２４ｈドア開閉監視ユニット６３は、ミドルドア４１が開放されたときに、表示装置１１によりエラー表示を行うための信号を副制御基板７２（副制御回路１５０）に出力する。

また、パチスロ１は、副制御基板７２に接続された、ロムカートリッジ基板８６及び表示装置中継基板８７を有する。なお、ロムカートリッジ基板８６及び表示装置中継基板８７は、副制御基板７２とともに副制御基板ケース５７に収納されている。

ロムカートリッジ基板８６は、サブＣＰＵ１５１により実行される各種制御プログラムと、演出用の画像（映像）、音声（スピーカ群８４）、光（ＬＥＤ群８５）及び通信のデータを管理するための基板である。なお、ロムカートリッジ基板８６は、本発明に係る不揮発性記憶部（記憶部）の一具体例を示すものである。

表示装置中継基板８７は、副制御基板７２と、表示装置１１に含まれるプロジェクタ２１３、及び、サブ表示装置１８との間の接続配線を中継する基板である。なお、プロジェクタ２１３及びサブ表示装置１８については、上述したので、ここでは、それらの説明を省略する。

また、パチスロ１は、副制御基板７２に接続された、リサイクルデータインタフェース２３０を有する。このリサイクルデータインタフェース２３０は、例えば、ＪＴＡＧといった規格でデータ通信を行うインタフェースであり、端末装置５００と所定のケーブルによって接続されることにより、シリアル通信でＦＲＡＭ１５２ｂに記憶されたリサイクルデータを端末装置５００に送信する。

＜主制御回路＞
次に、図６を参照して、主制御基板７１に実装される主制御回路９０の構成について説明する。図６は、パチスロ１の主制御回路９０の構成例を示すブロック図である。

主制御回路９０は、マイクロプロセッサ９１と、クロックパルス発生回路９２と、電源管理回路９３と、スイッチングレギュレータ９４（電源供給手段）とを備える。

マイクロプロセッサ９１は、遊技機用のセキュリティ機能付きマイクロプロセッサである。なお、本実施形態のマイクロプロセッサ９１では、ソースプログラム上で規定可能な該マイクロプロセッサ９１に特有の様々な命令コード（メインＣＰＵ１０１専用命令コード）が設けられている。本実施形態では、このメインＣＰＵ１０１専用命令コードを用いることにより、処理の効率化やプログラム容量の削減などを実現している。マイクロプロセッサ９１の内部構成については、後述の図７を参照して詳述する。

クロックパルス発生回路９２は、メインＣＰＵ作動用のクロックパルス信号を生成し、該生成したクロックパルス信号をマイクロプロセッサ９１に出力する。マイクロプロセッサ９１は、入力されたクロックパルス信号に基づいて、制御プログラムを実行する。

電源管理回路９３は、電源基板５３ｂ（図５参照）から供給される直流１２Ｖの電源電圧の変動を管理する。そして、電源管理回路９３は、例えば、電源が投入された際（電源電圧が０Ｖから起動電圧値（１０Ｖ）を上回った際）には、リセット信号をマイクロプロセッサ９１の「ＸＳＲＳＴ」端子に出力し、電断が発生した際（電源電圧が１２Ｖから停電電圧値（１０．５Ｖ）を下回った際）には、電断検知信号をマイクロプロセッサ９１の「ＸＩＮＴ」端子に出力する。すなわち、電源管理回路９３は、電源投入時に、マイクロプロセッサ９１にリセット信号（起動信号）を出力する手段（起動手段）、及び、電断発生時に、マイクロプロセッサ９１に電断検知信号（停電信号）を出力する手段（停電手段）も兼ねる。

スイッチングレギュレータ９４は、ＤＣ／ＤＣ変換回路であり、マイクロプロセッサ９１の直流駆動電圧（直流５Ｖの電源電圧）を生成し、該生成した直流駆動電圧をマイクロプロセッサ９１の「ＶＣＣ」端子に出力する。

＜マイクロプロセッサ＞
次に、図７を参照して、マイクロプロセッサ９１の内部構成について説明する。図７は、マイクロプロセッサ９１の内部構成を示すブロック図である。

マイクロプロセッサ９１は、メインＣＰＵ１０１と、メインＲＯＭ１０２（第１記憶手段）と、メインＲＡＭ１０３（第２記憶手段）と、外部バスインタフェース１０４と、クロック回路１０５と、リセットコントローラ１０６と、演算回路１０７と、乱数回路１１０と、パラレルポート１１１と、割込みコントローラ１１２と、タイマー回路１１３と、第１シリアル通信回路１１４と、第２シリアル通信回路１１５と、を有する。そして、マイクロプロセッサ９１を構成するこれらの各部は信号バス１１６を介して互いに接続されている。

メインＣＰＵ１０１は、クロック回路１０５で生成されたクロックパルスに基づいて、各種制御プログラムを実行して、遊技動作全般に係る制御を行う。ここで、メインＣＰＵ１０１の制御動作の一例としてリール停止制御について説明する。

メインＣＰＵ１０１は、リールインデックスを検出してから各リール３Ｌ，３Ｃ，３Ｌ（メインリール）のステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインＣＰＵ１０１は、各リールの回転角度（主に、リールが図柄何個分だけ回転したか）を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リールの所定の位置に設けられ、各メインリールの回転により発光部と受光部との間に介在される検知片とを備えたリール位置検出部（不図示）により検出される。

ここで、各リール３Ｌ，３Ｃ，３Ｌ（メインリール）の回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインＲＡＭ１０３に設けられたパルスカウンタによって計数される。そして、図柄１個分の回転に必要な所定回数のパルスの出力がパルスカウンタで計数される毎に、メインＲＡＭ１０３に設けられた図柄カウンタが１ずつ加算される。図柄カウンタは、各リールに応じて設けられている。図柄カウンタの値は、リール位置検出部（不図示）によってリールインデックスが検出されるとクリアされる。

すなわち、本実施形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理する。したがって、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。

メインＲＯＭ１０２には、メインＣＰＵ１０１により実行される各種制御プログラム、各種データテーブル、副制御回路１５０に対して各種制御指令（コマンド）を送信するためのデータ等が記憶される。メインＲＡＭ１０３には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。

外部バスインタフェース１０４は、マイクロプロセッサ９１の外部に設けられた各種構成部（例えば、各リール等）が接続された外部信号バス（不図示）と、マイクロプロセッサ９１とを電気的に接続するためのインタフェース回路である。クロック回路１０５は、例えば分周器（不図示）等を含んで構成され、クロックパルス発生回路９２から入力されたＣＰＵ作動用のクロックパルス信号を、その他の構成部（例えば、タイマー回路１１３）で使用される周波数のクロックパルス信号に変換する。なお、クロック回路１０５で生成されたクロックパルス信号は、リセットコントローラ１０６にも出力される。

リセットコントローラ１０６は、電源管理回路９３から入力されたリセット信号に基づいて、ＩＡＴ（Illegal Address Trap）やＷＤＴ（watchdog timer）のリセットを行う。演算回路１０７は、乗算回路及び除算回路を含んで構成される。例えば、ソースプログラム上において、乗算命令（「ＭＵＬ」命令）を実行するときには、演算回路１０７がこの命令に基づく乗算処理を実行する。

乱数回路１１０は、予め定められた範囲の乱数（例えば、０～６５５３５又は０～２５５）を発生させる。また、図示しないが、乱数回路１１０は、２バイトのハードラッチ乱数を得るための乱数レジスタ０と、２バイトのソフトラッチ乱数を得るための乱数レジスタ１～３と、１バイトのソフトラッチ乱数を得るための乱数レジスタ４～７とで構成されている。なお、メインＣＰＵ１０１は、乱数回路１１０で発生させた所定範囲の乱数の中から１つの値を、例えば内部抽籤用の乱数値として抽出する。パラレルポート１１１は、マイクロプロセッサ９１と、マイクロプロセッサ９１の外部に設けられた各種回路（例えば、電源管理回路９３等）との間で入出力される信号のポート（メモリーマップＩ／Ｏ）である。また、パラレルポート１１１は、乱数回路１１０及び割込みコントローラ１１２にも接続される。

割込みコントローラ１１２は、パラレルポート１１１を介して電源管理回路９３から入力される電断検知信号、又は、タイマー回路１１３から１．１１７２ｍｓ周期で入力されるタイムアウト信号に基づいて、メインＣＰＵ１０１による割込み処理の実行タイミングを制御する。電源管理回路９３から電断検知信号が入力された場合、又は、タイマー回路１１３からタイムアウト信号が入力された場合には、割込みコントローラ１１２は、割込み処理開始指令を示す割込要求信号をメインＣＰＵ１０１に出力する。メインＣＰＵ１０１は、タイマー回路１１３からのタイムアウト信号に応じて割込みコントローラ１１２から入力される割込要求信号に基づいて、入力ポートチェック処理、リール制御処理、通信データ送信処理、７セグＬＥＤ駆動処理、タイマー更新処理等の各種割込み処理を行う。

タイマー回路１１３（ＰＴＣ）は、クロック回路１０５で生成されたクロックパルス信号（メインＣＰＵ作動用のクロックパルス信号を分周器（不図示）で分周された周波数のクロックパルス信号）で動作する（経過時間をカウントする）。そして、タイマー回路１１３は、１．１１７２ｍｓｅｃの周期で割込みコントローラ１１２にタイムアウト信号（トリガー信号）を出力する。

第１シリアル通信回路１１４は、主制御基板７１から副制御基板７２にデータ（各種制御指令（コマンド））を送信する際のシリアル送信動作を制御する回路である。第２シリアル通信回路１１５は、主制御基板７１から試験機用第２インタフェースボード４０２にデータを送信する際のシリアル送信動作を制御する回路である。

＜副制御回路＞
次に、図８を参照して、副制御基板７２に実装される副制御回路１５０（副制御手段）の構成について説明する。図８は、パチスロ１の副制御回路１５０の構成例を示すブロック図である。

副制御回路１５０は、主制御回路９０と電気的に接続されており、主制御回路９０から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路１５０は、基本的に、サブＣＰＵ１５１、サブＲＡＭ１５２、ＧＰＵ（Graphics Processing Unit）１５３、ＶＲＡＭ（Video RAM）１５４、ドライバ１５５を含んで構成される。なお、ＶＲＡＭ１５４（描画用ＲＡＭ）には、後述のフレームバッファ及びスクリーンバッファが含まれる。なお、サブＣＰＵ１５１は、本発明に係る制御処理部の一具体例を示すものであり、ＧＰＵ１５３は、本発明に係る画像処理部の一具体例を示すものであり、ＶＲＡＭ１５４は、揮発性記憶部の一具体例を示すものである。

サブＣＰＵ１５１は、ロムカートリッジ基板８６に接続される。また、ドライバ１５５は、表示装置中継基板８７に接続される。すなわち、ドライバ１５５は、表示装置中継基板８７を介してプロジェクタ２１３及びサブ表示装置１８に接続される。

サブＣＰＵ１５１は、主制御回路９０から送信されたコマンドに応じて、ロムカートリッジ基板８６に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板８６は、基本的に、プログラム記憶領域とデータ記憶領域とによって構成される。

プログラム記憶領域には、サブＣＰＵ１５１が実行する制御プログラムが記憶される。例えば、制御プログラムには、主制御回路９０との通信を制御するための主基板通信タスクや、演出用の乱数値を抽出し、演出内容（演出データ）の決定及び登録を行うための演出登録タスクを実行するための各種プログラムが含まれる。また、制御プログラムには、決定した演出内容に基づいて表示装置１１による映像の表示を制御する描画制御タスク、ＬＥＤ群８５等の光源による光の出力を制御するランプ制御タスク、スピーカ群８４による音の出力を制御する音声制御タスク等を実行するための各種プログラムも含まれる。

データ記憶領域には、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータ（後述の画像データ及び仮想オブジェクトデータ等を含む）を記憶する記憶領域が含まれる。また、データ記憶領域には、ＢＧＭや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等も含まれる。

サブＲＡＭ１５２は、本実施形態では、ＤＲＡＭ（Dynamic RAM）１５２ａのような第１副記憶手段と、ＦＲＡＭ（登録商標：Ferroelectric RAM）１５２ｂのような第２副記憶手段とで構成される。第１副記憶手段は、各種データを記憶することが可能で、パチスロ１が無通電状態の場合に、記憶されたデータを保持することができない記憶手段である。一方、第２副記憶手段は、各種データを記憶することが可能で、パチスロ１が無通電状態の場合に、記憶されたデータを保持することができる記憶手段であり、上記のＦＲＡＭに限らず、ＳＲＡＭ（Static RAM）やＥＥＰＲＯＭ（登録商標：Electrically Erasable Programmable ROM）等を使用してもよい。

また、サブＲＡＭ１５２には、決定された演出内容や演出データを登録する格納領域や、主制御回路９０から送信されるサブフラグ（内部当籤役）等の各種データを格納する格納領域が設けられる。

サブＣＰＵ１５１、ＧＰＵ１５３（レンダリングプロセッサ）、ＶＲＡＭ１５４及びドライバ１５５は、演出内容により指定されたアニメーションデータにしたがって映像を作成し、作成した映像を表示装置１１（プロジェクタ２１３）及び／又はサブ表示装置１８で表示させる。なお、表示装置１１（プロジェクタ２１３）及びサブ表示装置１８は、副制御基板７２により、それぞれ個別に制御される。

また、サブＣＰＵ１５１は、演出内容により指定されたサウンドデータにしたがってＢＧＭなどの音をスピーカ群８４により出力させる。また、サブＣＰＵ１５１は、演出内容により指定されたランプデータにしたがってＬＥＤ群８５の点灯及び消灯を制御する。

＜リサイクルデータの取得・記録の概要＞
次に、図９を参照して、本発明の一実施形態におけるリサイクルデータの取得及び記録の概要について説明する。図９は、本発明においてリサイクルデータを取得及び記録し、さらに、当該記録されたリサイクルデータを外部の端末装置５００に出力する概要を示した図である。

遊技機の主制御基板７１（メイン）は、遊技機の各部品の動作を、その部品に対応するスイッチやセンサからの信号等によって取得する。例えば、図９に示すように、主制御基板７１は、左リール３Ｌ、中リール３Ｃ、右リール３Ｒ、スタートレバー１６、左ストップボタン１７Ｌ、中ストップボタン１７Ｃ、右ストップボタン１７Ｒ、ホッパー装置５１、セレクタ６６、設定用鍵型スイッチ５４、ドア開閉監視スイッチ６７、ベットボタン（ＭＡＸベットボタン１５ａ、１ベットボタン１５ｂ）といった部品が、遊技者の操作や他の制御に基づいて動作したことを、関連するスイッチやセンサからの信号により把握する。

例えば、左リール３Ｌ、中リール３Ｃ、及び右リール３Ｒの動作（１回転）は、それぞれ対応するリールインデックスセンサー１～３によって検知され、主制御基板７１により把握される。スタートレバー１６の動作は、スタートスイッチ７９によって検知され、主制御基板７１により把握される。同様に、他の部品についても、その動作が、スイッチやセンサによって検知され、主制御基板７１により把握される。

主制御基板７１は、それぞれの部品に対応するビットを、動作が検出された場合にオン（「１」）にセットし、検出されなかった場合にオフ（「０」）にセットし、これらのデータを、無操作コマンドのパラメータとして所定のタイミングで副制御基板７２に送信する。

主制御基板７１から副制御基板７２に対しては、こうした無操作コマンドのほか、様々なデータが送信されるが、副制御基板７２から主制御基板７１に対してデータが送信されることはない。

副制御基板７２では、主制御基板７１から、それぞれの部品についての動作状況を示すビットを受信し、そのビットがオフからオンに遷移した場合に（すなわち、動作していない状態から、動作した状態に変化した場合に）、その部品の動作回数に「１」を加算し、こうして累積加算された結果を、最終的にサブＲＡＭ１５２（ＦＲＡＭ１５２ｂ）に記録する。

なお、ここで、副制御基板７２に接続されている十字キーやエンターキー等の部品については、主制御基板７１からの無操作コマンドから把握されるわけではなく、副制御基板７２によって直接、その部品についての動作状況を示すビットを把握し、そのビットがオフからオンに遷移した場合に（すなわち、動作していない状態から、動作した状態に変化した場合に）、その部品の動作回数に「１」を加算する。

なお、ここでは、主制御基板７１により取得される各部品の動作状況は、無操作コマンドにより副制御基板７２に送信されているが、こうした部品に関する動作状況は、様々なルートやタイミングで主制御基板７１から副制御基板７２に送信されうる。また、特定の部品に直接関係のない事象に関する回数、時間、数量等についても、主制御基板７１から副制御基板７２に送信され記録される。例えば、総通電時間、払出枚数、投入枚数、ドア開閉回数、電源ＯＮ回数、設定変更回数、各エラー回数等の項目がリサイクルデータに含まれる。

ここで、払出枚数は、ホッパー装置５１の使用頻度を評価するために用いることが可能で、払出コマンドを受信した時や、（無操作コマンドによって）ホッパー装置５１のホッパーカウントスイッチからのデータを受信した時に集計したものである。また、投入枚数は、セレクタ６６の使用頻度を評価するために用いることが可能で、投入コマンドを受信した時や、（無操作コマンドによって）セレクタ６６のメダル通過チェックスイッチ１、２からのデータを受信した時に集計したものである。

このような集計処理によって、それぞれの回数に係る値が累積加算され、それらのデータが、ＦＲＡＭ１５２ｂにリサイクルデータとして記録される。ここで、端末装置５００をパチスロ１に接続して、このリサイクルデータを読み出すことができ、読み出されたリサイクルデータは、端末装置５００のディスプレイに表示したり、端末装置５００で実行されるアプリケーション等で分析・管理したりすることができる。

また、リサイクルデータには、累積加算された回数の値ごとに、累積開始日時や最終更新日時を含むようにできる。また、リサイクルデータがどの遊技機に関するものであるかを示すための遊技機識別ＩＤを含むようにすることもできる。

リサイクルデータを用いて、リサイクルデータで示された動作回数と部品の耐久回数とを比較し、当該部品の流用（再利用）可否を判断することができる。例えば、スタートレバー１６の耐久回数が仕様上、１００万回であり、回収した遊技機におけるスタートレバー１６の動作回数（スタートレバー１６の対応するスタートスイッチ７９に関するリサイクルデータ）が、上記仕様の１００万回に対して所定の割合以下であった場合に、そのスタートレバー１６とスタートスイッチ７９の組、あるいはどちらかを流用して新たな遊技機に組み込み、所定の割合より大きい場合に、スタートレバー１６とスタートスイッチ７９を新たな遊技機に組み込まないように判断する。

＜主制御回路の動作説明＞
［メインＣＰＵの制御による割込み処理（１．１１７２ｍｓｅｃ）］
次に、図１０を参照して、１．１１７２ｍｓｅｃ周期で、メインＣＰＵ１０１が行う割込み処理について説明する。なお、図１０は、割込み処理の手順を示すフローチャートである。１．１１７２ｍｓｅｃ周期で繰り返し実行される割込み処理は、タイマー回路１１３（ＰＴＣ）の初期化処理で設定されたタイマー回路１１３のタイムアウト信号の出力タイミングに基づいて発生する割込みコントローラ１１２からの割込要求信号がメインＣＰＵ１０１に入力された際に実行される処理である。

まず、メインＣＰＵ１０１は、レジスタの退避処理を行う（ステップＳ１０１）。次いで、メインＣＰＵ１０１は、入力ポートチェック処理を行う（ステップＳ１０２）。なお、入力ポートチェック処理の詳細については、後述の図１１を参照しながら後で説明する。

次いで、メインＣＰＵ１０１は、リール制御処理を行う（ステップＳ１０３）。この処理では、メインＣＰＵ１０１は、全リールの回転開始が要求されたときに、左リール３Ｌ、中リール３Ｃ、及び右リール３Ｒの回転を開始し、その後、各リールが一定速度で回転するように、３つのステッピングモータを駆動制御する。また、滑り駒数が決定されたときは、メインＣＰＵ１０１は、該当するリールの図柄カウンタを滑り駒数分だけ更新する。そして、メインＣＰＵ１０１は、更新された図柄カウンタが停止予定位置に対応する値に一致する（停止予定位置の図柄が表示窓の有効ライン上の領域に到達する）のを待って、該当するリールの回転の減速及び停止が行われるように、対応するステッピングモータを駆動制御する。

次いで、メインＣＰＵ１０１は、通信データ送信処理を行う（ステップＳ１０４）。この処理では、主に、通信データ格納領域に格納された各種コマンドを主制御回路９０の第１シリアル通信回路１１４を介して副制御回路２００に送信する。なお、通信データ送信処理の詳細については、後述の図１３を参照しながら後で説明する。

次いで、メインＣＰＵ１０１は、投入メダル通過チェック処理を行う（ステップＳ１０５）。この処理では、メインＣＰＵ１０１は、各メダルセンサの検出結果（メダルセンサ入力状態）に基づいて、投入メダルがセレクタ６６を通過したか否かのチェック処理を行う。

次いで、メインＣＰＵ１０１は、７セグＬＥＤ駆動処理を行う（ステップＳ１０６）。この処理では、メインＣＰＵ１０１は、情報表示器６に含まれる各種７セグＬＥＤを駆動制御して、例えば、メダルの払出枚数やクレジット枚数、ストップボタンの押し順データなどを表示する。

次いで、メインＣＰＵ１０１は、タイマー更新処理を行う（ステップＳ１０７）。この処理では、メインＣＰＵ１０１は、セットされた各種タイマーのカウント（減算）処理を行う。

次いで、メインＣＰＵ１０１は、エラー検知処理を行う（ステップＳ１０８）。この処理では、メインＣＰＵ１０１は、ホッパー装置５１に設けられたホッパーカウントスイッチ（不図示）の状態に基づいて、ホッパー装置５１にホッパジャム（ホッパー装置５１内でメダルが詰まった状態）エラーの発生を検知した場合には、ＨＪ（ホッパジャム）エラーの発生を、情報表示器６の（払出枚数をデジタル表示するための）２桁の７セグＬＥＤに表示させる。さらに、メインＣＰＵ１０１は、セレクタ６６のメダル通過チェックスイッチ１、及びメダル通過チェックスイッチ２の状態に基づいて、メダル通過時間エラー（ＣＥ）、メダル詰まりエラー（ＣＲ）の発生を検知し、ＨＪと同じく７セグＬＥＤに表示させる。さらに、メインＣＰＵ１０１は、メダル補助収納庫５２のメダル補助収納庫スイッチ７５の状態に基づいて、補助庫満杯エラー（ＣＯ）の発生を検知し、ＨＪと同じく７セグＬＥＤに表示させる。また、発生中のエラーが解除された場合には、情報表示器６の７セグＬＥＤに表示しているエラーの表示を消去する。

さらに、メインＣＰＵ１０１は、ＨＪ、ＣＥ、ＣＲ、及びＣＯのいずれか、または複数のエラーが発生している場合、または、発生中のエラー（ＨＪ、ＣＥ、ＣＲ、及びＣＯ）が解除された場合には、副制御回路２００に送信するエラーコマンドのデータを生成し、該コマンドデータを通信データ格納処理（図１４参照）によりメインＲＡＭ１０３に設けられた通信データ格納領域に保存する。通信データ格納領域に保存されたエラーコマンドは、後述の図１３に示す通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。

次いで、メインＣＰＵ１０１は、ドア開閉チェック処理を行う（ステップＳ１０９）。ドア開閉チェック処理では、メインＣＰＵ１０１は、ドア開閉監視スイッチ６７のオン（ドア閉）／オフ（ドア開）状態をチェックすることにより、フロントドア２ｂ（図２参照）の開閉状態をチェックする。

次いで、メインＣＰＵ１０１は、試射試験信号制御処理を行う（ステップＳ１１０）。この処理では、第２インタフェースボート等を介して試験機に各種試験信号の出力する際の制御処理が行われる。また、この処理は、メインＲＡＭ１０３の規定外作業領域を用いて実行される。なお、本実施形態では、この処理は、試射試験時以外のとき（パチスロ１が遊技店に設置された後）にも行われるが、この時には、主制御基板７１が第２インタフェースボート等を介して試験機に接続されていないので、各種試験信号は生成されても出力はされない。

次いで、メインＣＰＵ１０１は、レジスタの復帰処理を行う（ステップＳ１１１）。そして、ステップＳ１１１の処理後、メインＣＰＵ１０１は、割込み処理を終了する。

［入力ポートチェック処理］
次に、図１１を参照して、割込み処理（図１０参照）中のステップＳ１０２で行う入力ポートチェック処理について説明する。なお、図１１は、入力ポートチェック処理の手順を示すフローチャートである。

この処理では、外部バスインタフェース１０４を介して接続されたスタートスイッチ７９、ストップスイッチ等の各種スイッチや、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒの各々に設けられたインデックスセンサ（不図示）等の各種センサから入力される信号等がチェックされる。本実施形態では、キャビネット側中継基板４４、ドア中継端子板６８、及びリール中継端子板７４等を経由し、これらの各種スイッチや各種センサからの信号が、外部バスインタフェース１０４を介して入力ポート用ＩＣ（不図示）の入力ポートに伝えられる。

また、本実施形態のメインＲＡＭ１０３には、メインＣＰＵ１０１が、外部バスインタフェース１０４に接続された入力ポート用ＩＣの３つの入力ポート（第１入力ポート、第２入力ポート、第３入力ポート）の状態を格納するために、それぞれ入力ポート格納領域が割り当てられている。ここで、入力ポート格納領域は、第１入力ポートの現在の状態を格納するための入力ポート格納領域１、第２入力ポートの現在の状態を格納するための入力ポート格納領域２、第３入力ポートの現在の状態を格納するための入力ポート格納領域３とで構成される。

そして、メインＣＰＵ１０１は、この処理において、入力ポート格納領域１、入力ポート格納領域２、入力ポート格納領域３のそれぞれについて、それぞれの入力ポート格納領域の０バイト目を１バイト目に格納し、対応する入力ポートの現在の状態を読み込み、その読み込んだ情報を入力ポート格納領域の０バイト目に保存する。

図１１の入力ポートチェック処理において、まず、メインＣＰＵ１０１は、第１入力ポートの状態（内容）をＢレジスタに読み込む（ステップＳ１２１）。次いで、入力ポート格納領域１の０バイト目のデータをＡレジスタに読み込み（ステップＳ１２２）、入力ポート格納領域１の１バイト目のデータをＣレジスタに読み込む（ステップＳ１２３）。

次に、Ｂレジスタに記憶されているデータを入力ポート格納領域１の０バイト目に格納し（ステップＳ１２４）、Ａレジスタに記憶されているデータを入力ポート格納領域１の１バイト目に格納する（ステップＳ１２５）。

このとき、ここまでの処理により、Ａレジスタには、１割込前（前回の割り込みタイミング）における第１入力ポートの状態が記憶され、Ｂレジスタには、現在の第１入力ポートの状態が記憶され、Ｃレジスタには、２割込前（前々回の割り込みタイミング）における第１入力ポートの状態が記憶されることになる。

ここで、Ａレジスタ、Ｂレジスタ、Ｃレジスタからオンエッジ情報を生成し、生成されたオンエッジ情報を入力ポート格納領域１の２バイト目に格納する（ステップＳ１２６）。オンエッジ情報は、例えば、論理式［Ｂ ａｎｄ （Ａ ｘｏｒ Ｂ）］により求められる。

なお、この論理式のＡ、Ｂ、Ｃは、それぞれＡレジスタ、Ｂレジスタ、Ｃレジスタのデータを示しており、オンエッジ情報は、それぞれのレジスタの同じビット同士が演算され、結果的に８個のオンエッジ情報が得られる。このオンエッジ情報は、第１入力ポートの状態が、オフからオンに変化した場合（すなわち、前回の割り込みタイミングにおける第１入力ポートの状態（Ａレジスタのビットデータ）が０で、現在の第１入力ポートの状態（Ｂレジスタのビットデータ）が１の場合）に、オン（１）になる。

次に、メインＣＰＵ１０１は、第２入力ポートの状態（内容）をＢレジスタに読み込む（ステップＳ１２７）。次いで、入力ポート格納領域２の０バイト目のデータをＡレジスタに読み込み（ステップＳ１２８）、入力ポート格納領域２の１バイト目のデータをＣレジスタに読み込む（ステップＳ１２９）。

次に、Ｂレジスタに記憶されているデータを入力ポート格納領域２の０バイト目に格納し（ステップＳ１３０）、Ａレジスタに記憶されているデータを入力ポート格納領域２の１バイト目に格納する（ステップＳ１３１）。

このとき、ここまでの処理により、Ａレジスタには、１割込前（前回の割り込みタイミング）における第２入力ポートの状態が記憶され、Ｂレジスタには、現在の第２入力ポートの状態が記憶され、Ｃレジスタには、２割込前（前々回の割り込みタイミング）における第２入力ポートの状態が記憶されることになる。

ここで、Ａレジスタ、Ｂレジスタ、Ｃレジスタからオンエッジ情報を生成し、生成されたオンエッジ情報を入力ポート格納領域２の２バイト目に格納する（ステップＳ１３２）。オンエッジ情報は、例えば、論理式［Ｂ ａｎｄ （Ａ ｘｏｒ Ｂ）］により求められる。

なお、この論理式のＡ、Ｂ、Ｃは、上述したように、それぞれＡレジスタ、Ｂレジスタ、Ｃレジスタのデータを示しており、オンエッジ情報は、それぞれのレジスタの同じビット同士が演算され、結果的に８個のオンエッジ情報が得られる。このオンエッジ情報は、第２入力ポートの状態が、オフからオンに変化した場合（すなわち、前回の割り込みタイミングにおける第２入力ポートの状態（Ａレジスタのビットデータ）が０で、現在の第２入力ポートの状態（Ｂレジスタのビットデータ）が１の場合）に、オン（１）になる。

次に、メインＣＰＵ１０１は、第３入力ポートの状態（内容）をＢレジスタに読み込む（ステップＳ１３３）。次いで、入力ポート格納領域３の０バイト目のデータをＡレジスタに読み込み（ステップＳ１３４）、入力ポート格納領域３の１バイト目のデータをＣレジスタに読み込む（ステップＳ１３５）。

次に、Ｂレジスタに記憶されているデータを入力ポート格納領域３の０バイト目に格納し（ステップＳ１３６）、Ａレジスタに記憶されているデータを入力ポート格納領域３の１バイト目に格納する（ステップＳ１３７）。

このとき、ここまでの処理により、Ａレジスタには、１割込前（前回の割り込みタイミング）における第３入力ポートの状態が記憶され、Ｂレジスタには、現在の第３入力ポートの状態が記憶され、Ｃレジスタには、２割込前（前々回の割り込みタイミング）における第３入力ポートの状態が記憶されることになる。

ここで、Ａレジスタ、Ｂレジスタ、Ｃレジスタからオンエッジ情報を生成し、生成されたオンエッジ情報を入力ポート格納領域３の２バイト目に格納する（ステップＳ１３８）。オンエッジ情報は、例えば、論理式［Ｂ ａｎｄ （Ａ ｘｏｒ Ｂ）］により求められる。

なお、この論理式のＡ、Ｂ、Ｃは、上述したように、それぞれＡレジスタ、Ｂレジスタ、Ｃレジスタのデータを示しており、オンエッジ情報は、それぞれのレジスタの同じビット同士が演算され、結果的に８個のオンエッジ情報が得られる。このオンエッジ情報は、第３入力ポートの状態が、オフからオンに変化した場合（すなわち、前回の割り込みタイミングにおける第３入力ポートの状態（Ａレジスタのビットデータ）が０で、現在の第３入力ポートの状態（Ｂレジスタのビットデータ）が１の場合）に、オン（１）になる。

［入力ポート格納領域］
図１１に関して上述した入力ポート格納領域１～３の例が、図１２に示されている。上述したように、外部バスインタフェース１０４に接続された入力ポート用ＩＣの３つの入力ポート（第１入力ポート、第２入力ポート、第３入力ポート）の状態を格納するために、メインＲＡＭ１０３に、それぞれ入力ポート格納領域１～３が割り当てられている。

本実施形態では、第１入力ポートは、ストップスイッチ１、ストップスイッチ２、ストップスイッチ３、ＭＡＸＢＥＴスイッチ、１ＢＥＴスイッチ、精算スイッチ７８、スタートスイッチ７９、及びドア開閉監視スイッチ６７からの信号が伝達されるように、当該各スイッチと接続され、それに応じて、入力ポート格納領域１にそれぞれのスイッチの状態（内容）を表すビットが保持される。入力ポート格納領域１は、８ビット（１バイト）で構成されている。なお、図１２では、入力ポート格納領域１の１バイト目（第１入力ポートの現在の状態）のみが示されており、２バイト目（第１入力ポートの１割込み周期前の状態）と３バイト目（第１入力ポートのオンエッジ情報）は表示を省略した。入力ポート格納領域１の２バイト目と３バイト目も、１バイト目と同様に、上記各スイッチに対応する各ビットで構成されている。

ストップスイッチ１、ストップスイッチ２、及びストップスイッチ３は、それぞれの対応するストップボタン（ストップボタン１７Ｌ，１７Ｃ，１７Ｒ）が遊技者により押下されたこと（停止操作）を検出するスイッチであり、これらのスイッチは、ストップスイッチ基板８０に設けられる。また、ストップスイッチ基板８０からの信号は、ドア中継端子板６８、外部バスインタフェース１０４等を介して第１入力ポートに入力される。

また、ＭＡＸＢＥＴスイッチは、ＭＡＸベットボタン１５ａが遊技者により押下されたことを検出するスイッチであり、１ＢＥＴスイッチは、１ベットボタン１５ｂが遊技者により押下されたことを検出するスイッチであり、これらのスイッチは、ＢＥＴスイッチ７７に設けられる。また、ＢＥＴスイッチ７７からの信号は、ドア中継端子板６８、外部バスインタフェース１０４等を介して第１入力ポートに入力される。

精算スイッチ７８は、精算ボタンが遊技者により押下されたことを検出するスイッチであり、スタートスイッチ７９は、スタートレバー１６が遊技者により操作されたこと（開始操作）を検出するスイッチであり、これらのスイッチからの信号は、ドア中継端子板６８、外部バスインタフェース１０４等を介して第１入力ポートに入力される。

また、ドア開閉監視スイッチ６７は、フロントドア２ｂの開閉を検知し、検知した信号は、ドア中継端子板６８、外部バスインタフェース１０４等を介して第１入力ポートに入力される。

第２入力ポートは、メダル通過チェックスイッチ１、リセットスイッチ７６、及びメダル通過チェックスイッチ２からの信号が伝達されるように、当該各スイッチと接続され、それに応じて、入力ポート格納領域２にそれぞれのスイッチの状態（内容）を表すビットが保持される。入力ポート格納領域２は、８ビット（１バイト）で構成されている。なお、図１２では、入力ポート格納領域２の１バイト目（第２入力ポートの現在の状態）のみが示されており、２バイト目（第２入力ポートの１割込み周期前の状態）と３バイト目（第２入力ポートのオンエッジ情報）は表示を省略した。入力ポート格納領域２の２バイト目と３バイト目も、１バイト目と同様に、上記各スイッチに対応する各ビットで構成されている。また、図１２の例では、入力ポート格納領域２の０、１、３、６、７ビット目は対応するスイッチがなく、未使用となっている。

メダル通過チェックスイッチ１、及びメダル通過チェックスイッチ２は、メインＣＰＵ１０１が、投入メダル通過チェック処理を行った場合に、セレクタ６６のメダルセンサからの検出信号を検知し、検出された信号を、ドア中継端子板６８、外部バスインタフェース１０４等を介して第２入力ポートに入力される。メダル通過チェックスイッチ１は、セレクタ６６の内部をメダルが通過するメダル通路を形成するメダルレール８０２の上流側で、投入されたメダルを検出する上流側メダルセンサ（第１メダルセンサ）８０６の検出結果を検出し、メダル通過チェックスイッチ２は、メダルレール８０２の下流側で、投入されたメダルを検出する下流側メダルセンサ（第２メダルセンサ）８０６の検出結果を検出する。

リセットスイッチ７６は、例えば、パチスロ１の設定を変更する際に用いられるスイッチであって、リセットスイッチ７６が操作されたことを示す検出信号は、キャビネット側中継基板４４、外部バスインタフェース１０４等を介して第２入力ポートに入力される。

第３入力ポートは、リールインデックスセンサー１、リールインデックスセンサー２、リールインデックスセンサー３、ホッパーカウントスイッチ、メダル補助収納庫スイッチ、及び設定用鍵型スイッチからの信号が伝達されるように、当該各スイッチと接続され、それに応じて、入力ポート格納領域３にそれぞれのスイッチの状態（内容）を表すビットが保持される。入力ポート格納領域３は、８ビット（１バイト）で構成されている。なお、図１２では、入力ポート格納領域３の１バイト目（第３入力ポートの現在の状態）のみが示されており、２バイト目（第３入力ポートの１割込み周期前の状態）と３バイト目（第３入力ポートのオンエッジ情報）は表示を省略した。入力ポート格納領域３の２バイト目と３バイト目も、１バイト目と同様に、上記各スイッチに対応する各ビットで構成されている。また、図１２の例では、入力ポート格納領域３の５、６ビット目は対応するスイッチがなく、未使用となっている。

リールインデックスセンサー１～３は、リールの回転状態を検出するセンサーであって、発光部及び受光部を有する光センサーである。この光センサーが、各リールの所定の位置に設けられたリールインデックス（検知片）を１回転につき１回検知することにより、メインＣＰＵ１０１は、各リールの回転状態を検知することができる。リールインデックスセンサー１は、リール３Ｌの回転状態を検知し、リールインデックスセンサー２は、リール３Ｃの回転状態を検知し、リールインデックスセンサー３は、リール３Ｒの回転状態を検知する。

リールインデックスセンサー１～３からの信号は、リール中継端子板７４、外部バスインタフェース１０４等を介して第３入力ポートに入力される。

ホッパーカウントスイッチは、ホッパー装置５１に設けられ、ホッパー装置５１がメダルを払い出す場合に（貯留されたメダルが例えば５０枚を超えたとき、又は、精算ボタンが押下されてメダルの精算が実行されるとき）、払い出されたメダルをカウントする。ホッパーカウントスイッチからの信号は、キャビネット側中継基板４４、外部バスインタフェース１０４等を介して第３入力ポートに入力される。

メダル補助収納庫スイッチ７５は、メダル補助収納庫５２が、ホッパー装置５１から溢れ出たメダルを収納し、収納されたメダルがメダル補助収納庫５２で満杯になったことを検知するスイッチであり、例えば、メダル補助収納庫５２の上部に設けられたセンサが、ホッパー装置５１から溢れ出たメダルにより通電状態となった場合にオンになる。メダル補助収納庫スイッチ７５からの信号は、キャビネット側中継基板４４、外部バスインタフェース１０４等を介して第３入力ポートに入力される。

設定用鍵型スイッチ５４は、主制御基板ケース５５に設けられる。設定用鍵型スイッチ５４は、例えば、パチスロ１の設定値（設定１～設定６）を変更するとき、もしくは、パチスロ１の設定を確認するときにオンになる。設定用鍵型スイッチ５４からの信号は、外部バスインタフェース１０４等を介して第３入力ポートに入力される。

なお、設定値（設定１～設定６）は、後述の内部抽籤処理（後述の図１６参照）が、内部抽籤役を決定する際に取得した乱数値に基づいて抽籤する際のメインＲＯＭ１０２に設定値別に記憶された内部抽籤テーブル（不図示）を選択するために使用される設定値である。

［通信データ送信処理］
次に、図１３を参照して、割込み処理（図１０参照）中のステップＳ１０４で行う通信データ送信処理について説明する。なお、図１３は、通信データ送信処理の手順を示すフローチャートである。

まず、メインＣＰＵ１０１は、ＷＤＴ設定処理を行う（ステップＳ１４１）。この処理では、メインＣＰＵ１０１は、リセットコントローラ１０６内のＷＤＴをリスタートさせる処理などを行う。

次に、メインＣＰＵ１０１は、通信データが送信完了しているか否かを判別する（ステップＳ１４２）。具体的には、メインＣＰＵ１０１は、第１シリアル通信回路１１４（ＳＣＵ１）のコマンドステータスレジスタ（不図示）に格納されているデータを参照し、送信完了を示すデータが格納されていれば、通信データは送信完了していると判別し、送信完了を示すデータが格納されていなければ、通信データは送信完了していないと判別する。

ステップＳ１４２において、メインＣＰＵ１０１が、通信データは送信完了していないと判別したとき（ステップＳ１４２がＮＯ判定の場合）、メインＣＰＵ１０１は、通信データ送信処理を終了し、処理を割込み処理（図１０参照）中のステップＳ１０５の処理に移す。一方、ステップＳ１４２において、メインＣＰＵ１０１が、通信データは送信完了していると判別したとき（ステップＳ１４２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、通信データ取得処理を行う（ステップＳ１４３）。この処理では、メインＣＰＵ１０１は、メインＲＡＭ１０３の通信データ格納領域から通信データ（コマンドデータ）を取得する処理を行う。

次いで、メインＣＰＵ１０１は、取得した通信データの中に未送信データがあるか否かを判別する（ステップＳ１４４）。ステップＳ１４４において、メインＣＰＵ１０１が、取得した通信データの中に未送信データがあると判別したとき（ステップＳ１４４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のステップＳ１４８の処理を行う。

一方、ステップＳ１４４において、メインＣＰＵ１０１が、取得した通信データの中に未送信データがないと判別したとき（ステップＳ１４４がＮＯ判定の場合）、メインＣＰＵ１０１は、無操作コマンドデータを各レジスタにセットする（ステップＳ１４５）。

このように、無操作コマンドデータは、遊技者の遊技操作（例えば、遊技を進行させるための操作としての、投入操作、開始操作、及び停止操作など）に関連する情報を送信しない場合の中うめデータとして各パラメータが設定され、送信される。なお、無操作コマンドデータの各パラメータには、例えば、パチスロ１における、各スイッチのオン状態／オフ状態を示すパラメータや、各センサのオン状態／オフ状態を示すパラメータ（例えば、図１２に示す入力ポート格納領域１～３に格納された現在の情報）が設定される。これにより、副制御回路２００側でこれらのスイッチやセンサに係る部品の動作回数（使用頻度）などを把握することができる。

次いで、メインＣＰＵ１０１は、通信データ格納処理を行う（ステップＳ１４６）。すなわち、メインＣＰＵ１０１は、ステップＳ１４５で生成された無操作コマンドデータをメインＲＡＭ１０３の通信データ格納領域に格納する処理を行う。なお、通信データ格納処理の詳細については、後述の図１４を参照しながら後で説明する。

次いで、メインＣＰＵ１０１は、通信データ取得処理を行う（ステップＳ１４７）。すなわち、メインＣＰＵ１０１は、ステップＳ１４６で通信データ格納領域に格納された無操作コマンドデータを取得し、メインＲＡＭ１０３の通信バッファに移す処理を行う。

このように、本実施形態では、主制御回路９０から副制御回路２００に送信する通信データがない場合であっても、割込み処理（図１０参照）により最短約２０ｍｓｅｃの間隔で、少なくとも無操作コマンドが送信されるようになっている。したがって、主制御回路９０から副制御回路２００に送信する通信データがないことに起因して、外部から不正な通信データが送信されてしまうことを防止することが可能となる。

ステップＳ１４７の処理後、又はステップＳ１４４がＹＥＳ判定の場合、メインＣＰＵ１０１は、１パケット分のバッファサイズを送信カウンタにセットする（ステップＳ１４８）。なお、本実施形態では、１パケット分の送信データは８バイトであることから、１パケット分のバッファサイズも同様に８バイトで構成されている。また、本実施形態では、通信データ格納領域に複数の通信データ（コマンドデータ）が格納されている場合には、格納された順序で（格納が古いものから先に）送信される（ＦＩＦＯ形式）。

次いで、メインＣＰＵ１０１は、メインＲＡＭ１０３の通信バッファから送信データを取得して送信データレジスタにセットする（ステップＳ１４９）。具体的には、メインＣＰＵ１０１は、第１シリアル通信回路１１４（ＳＣＵ１）の送信データレジスタ（不図示）に送信データを１バイト単位でセットする。これにより、セットされた送信データは、第１シリアル通信回路１１４（ＳＣＵ１）の送信シフトレジスタ（不図示）に転送され、１パケット分ずつ送信される。

次いで、メインＣＰＵ１０１は、通信バッファのアドレスを「１」更新（＋１）する（ステップＳ１５０）。次いで、メインＣＰＵ１０１は、送信カウンタを「１」減算する（ステップＳ１５１）。次いで、メインＣＰＵ１０１は、送信カウンタは「０」であるか否かを判別する（ステップＳ１５２）。すなわち、メインＣＰＵ１０１は、１パケット分の送信データの送信が完了したか否かを判別する。ステップＳ１５２において、メインＣＰＵ１０１が、送信カウンタは「０」でないと判別したとき（ステップＳ１５２がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をステップＳ１４９の処理に戻し、ステップＳ１４９以降の処理を繰り返す。

一方、ステップＳ１５２において、メインＣＰＵ１０１が、送信カウンタは「０」であると判別したとき（ステップＳ１５２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、通信データポインタ更新処理を行う（ステップＳ１５３）。なお、通信データポインタ更新処理の詳細については、後述の図１５を参照しながら後で説明する。

そして、ステップＳ１５３の処理後、メインＣＰＵ１０１は、通信データ送信処理を終了し、処理を割込み処理（図１０参照）中のステップＳ１０５の処理に移す。

［通信データ格納処理］
次に、図１４を参照して、通信データ格納処理について説明する。なお、図１４は、通信データ格納処理の手順を示すフローチャートである。

まず、メインＣＰＵ１０１は、Ａレジスタにセットされているデータを通信コマンド種別のデータとして、メインＲＡＭ１０３内の通信データ一時格納領域（不図示）に格納する（ステップＳ１６１）。次いで、メインＣＰＵ１０１は、Ｈレジスタ及びＬレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ１及び２として、メインＲＡＭ１０３内の通信データ一時格納領域に格納する（ステップＳ１６２）。例えば、Ａレジスタにセットされているデータが無操作コマンドを示すデータの場合は、Ｈレジスタのデータは、図１２に示した入力ポート格納領域１の現在の８ビットのデータであり、Ｌレジスタのデータは、図１２に示した入力ポート格納領域２の現在の８ビットのデータである。

次いで、メインＣＰＵ１０１は、Ｄレジスタ及びＥレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ３及び４として、メインＲＡＭ１０３内の通信データ一時格納領域に格納する（ステップＳ１６３）。次いで、メインＣＰＵ１０１は、Ｂレジスタ及びＣレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ５及び遊技状態のデータとして、メインＲＡＭ１０３内の通信データ一時格納領域に格納する（ステップＳ１６４）。例えば、Ａレジスタにセットされているデータが無操作コマンドを示すデータの場合は、Ｄレジスタのデータは、図１２に示した入力ポート格納領域３の現在の８ビットのデータである。

次いで、メインＣＰＵ１０１は、Ａレジスタ～Ｌレジスタにセットされているデータ値から通信コマンドのＢＣＣデータ（サム値）を生成する（ステップＳ１６５）。次いで、メインＣＰＵ１０１は、生成したＢＣＣデータをメインＲＡＭ１０３内の通信データ一時格納領域に格納する（ステップＳ１６６）。

ステップＳ１６６の処理後、メインＣＰＵ１０１は、メインＲＡＭ１０３内の通信データ格納領域に空きがあるか否かを判別する（ステップＳ１６７）。なお、本実施形態では、通信データ格納領域に最大９個のコマンドデータが格納可能である。

ステップＳ１６７において、メインＣＰＵ１０１が、通信データ格納領域に空きがないと判別したとき（ステップＳ１６７がＮＯ判定の場合）、メインＣＰＵ１０１は、通信データ格納処理を終了する。

一方、ステップＳ１６７において、メインＣＰＵ１０１が、通信データ格納領域に空きがあると判別したとき（ステップＳ１６７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、上述したステップＳ１６１～ステップＳ１６６の処理により通信データ一時格納領域に格納された各データを通信データ（コマンドデータ）として、通信データポインタが示す位置の通信データ格納領域に格納（登録）する（ステップＳ１６８）。

次いで、メインＣＰＵ１０１は、通信データポインタ更新処理を行う（ステップＳ１６９）。この処理では、メインＣＰＵ１０１は、主に、通信データ格納領域内における通信データの格納アドレスを示す通信データポインタの更新処理を行う。なお、通信データポインタ更新処理の詳細については、後述の図１５を参照しながら後で説明する。

そして、ステップＳ１６９の処理後、メインＣＰＵ１０１は、通信データ格納処理を終了する。

上述のように、本実施形態では、１パケット（８バイト）の通信データ（コマンドデータ）を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域（通信バッファ）に格納する。このようなコマンドデータの作成手法では、コマンド生成時に各レジスタに格納されているデータがそのままコマンドデータの各種パラメータとして通信データ一時格納領域に格納される。それゆえ、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。これにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路９０のプログラム容量の圧迫を抑制することができる。

［通信データポインタ更新処理］
次に、図１５を参照して、通信データ格納処理中のステップＳ１６９で行う通信データポインタ更新処理について説明する。なお、図１５は、通信データポインタ更新処理の手順を示すフローチャートである。

まず、メインＣＰＵ１０１は、現在、セットされている通信データポインタの値を取得する（ステップＳ１８１）。

次いで、メインＣＰＵ１０１は、通信データポインタの値を１パケット分（８バイト）加算更新する（ステップＳ１８２）。なお、この処理において、更新後の通信データポインタの値が、通信データ格納領域の上限サイズ以上となる場合には、メインＣＰＵ１０１は、更新後の通信データポインタの値を「０」にセットし、これにより、通信データ格納領域に格納されているコマンドデータを全て無効にする（破棄した状態と同様の状態にする）。

本実施形態では、１回の送信動作で送信されるデータ量（１パケット）は８バイトである。すなわち、本実施形態では、一つの送信動作で一つのコマンドデータを送信することができる。また、本実施形態では、通信データ格納領域に最大９個のコマンドデータを格納可能であるので、通信データ格納領域の上限サイズは、７２バイト（＝８バイト×９）となる。それゆえ、本実施形態では、通信データポインタの範囲を「０」～「７１」とし、ステップＳ１８２の処理において、更新後（通信データポインタを＋８更新した場合）の通信データポインタの値が「７１（上限値）」を超えるような値となる場合には、更新後の通信データポインタの値を「０」にセットして（通信データの格納先のアドレスを先頭アドレスに戻して）、通信データ格納領域に格納されているコマンドデータを全て無効にする（破棄した状態と同様の状態にする）。なお、通信データポインタの値を「０」にセットすると、次にコマンドデータを通信データ格納領域に格納する場合には、通信データ格納領域の先頭アドレスから格納されるので、その前に格納されていたコマンドデータは新たなコマンドデータで上書きされることになる。それゆえ、本実施形態では、通信データポインタの値が「７１（上限値）」を超えた場合に、通信データ格納領域を初期化（クリア）する必要はない。

そして、ステップＳ１８２の処理後、メインＣＰＵ１０１は、通信データポインタ更新処理を終了する。

［メインＣＰＵの制御によるパチスロのメイン処理］
次に、図１６を参照して、メインＣＰＵ１０１の制御により実行されるパチスロ１のメイン処理（主要動作処理）について説明する。なお、図１６は、メイン処理の手順を示すフローチャート（以下、メインフローという）である。

まず、メインＣＰＵ１０１は、初期化処理を行う（ステップＳ２０１）。この処理では、メインＣＰＵ１０１は、メインＲＡＭ１０３のサムチェック処理を行う。次に、設定用鍵型スイッチの状態に応じて、設定変更処理を行う。具体的には、サムチェック処理は、電断が発生した際に、生成されたメインＲＡＭ１０３に記憶されたサム値と、メインＲＡＭ１０３のサム値が記憶された領域以外のメインＲＡＭ１０３の全ての領域を１バイト毎に加算した加算結果とを比較し（又は、サム値と加算結果を減算し）、加算結果とサム値が一致（減算の場合は、「０」）したか否かを判定し、判定結果は一致しない（減算の場合は、「０」以外）と判定した時、ＲＡＭエラー（８８）の発生を情報表示器６の（払出枚数をデジタル表示するための）２桁の７セグＬＥＤに表示させる。また、発生中のエラーが解除された場合には、情報表示器６の７セグＬＥＤに表示しているエラーの表示を消去する。

さらに、メインＣＰＵ１０１は、ＲＡＭエラーの発生及び解除に基づいて、副制御回路２００に送信するエラーコマンドのデータを生成し、該コマンドデータを通信データ格納処理（図１４参照）によりメインＲＡＭ１０３に設けられた通信データ格納領域に保存する。通信データ格納領域に保存されたエラーコマンドは、後述の図１３に示す通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。

次に、設定用鍵型スイッチがオン状態の場合に、設定変更処理を実行し、この設定変更処理の開始時に副制御回路２００に送信する初期化コマンド（設定変更開始）を生成し、メインＲＡＭ１０３の所定範囲の領域を初期化（「００」で上書き）する。設定変更処理の終了時に副制御回路２００に送信する初期化コマンド（設定変更終了）を生成する。初期化コマンド（設定変更開始／設定変更終了）は、コマンドデータを通信データ格納処理（図１４参照）によりメインＲＡＭ１０３に設けられた通信データ格納領域に保存し、通信データ格納領域に保存された初期化コマンドは、後述の図１３に示す通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。

初期化処理において、設定用鍵型スイッチがオフ状態の場合は、設定変更処理は実行されず、遊技復帰処理が行われ、電断等の位置（すなわち、図１６に示すＲＡＭ初期化処理（一遊技終了時開始アドレス）～ＲＴチェック処理までのいずれかの処理）からメインループ（図１６に示すＲＡＭ初期化処理（一遊技終了時開始アドレス）～ＲＴチェック処理までの処理のループ内のいずれかの位置）が再開される。

初期化処理の後、メインループの先頭（ステップＳ２０２）から、または、遊技復帰処理により指定された再開位置（ステップＳ２０２～Ｓ２１７のいずれか）から通常の遊技処理が実行される。

次いで、メインＣＰＵ１０１は、ＲＡＭ初期化処理を行う（ステップＳ２０２）。この処理では、メインＣＰＵ１０１は、メインＲＡＭ１０３の遊技用ＲＡＭ領域内の「一遊技終了時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用ＲＡＭ領域の最終アドレスまでの情報を消去（クリア）する。なお、この範囲の格納領域は、例えば、内部当籤役格納領域や表示役格納領域などの１回の単位遊技（ゲーム）ごとにデータの消去が必要な格納領域である。

次いで、メインＣＰＵ１０１は、メダル受付・スタートチェック処理を行う（ステップＳ２０３）。この処理では、メインＣＰＵ１０１は、各メダルセンサやスタートスイッチ７９などの入力チェック処理等を行う。

なお、メインＣＰＵ１０１は、メダルの投入が検知された場合には、メダル投入コマンド生成格納処理を行い、メインＣＰＵ１０１は、副制御回路２００に送信するメダル投入コマンドのデータを生成し、該コマンドデータを通信データ格納処理（図１４参照）によりメインＲＡＭ１０３に設けられた通信データ格納領域に保存し、保存されたメダル投入コマンドは、図１３に示した通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。

次いで、メインＣＰＵ１０１は、乱数取得処理を行う（ステップＳ２０４）。この処理では、メインＣＰＵ１０１は、内部当籤役抽籤用の乱数値（０～６５５３５：ハードラッチ乱数となる乱数回路１１０の乱数レジスタ０の値）やＡＲＴ関連の各種抽籤で用いられる演出用乱数値（０～６５５３５：ソフトラッチ乱数となる乱数回路１１０の乱数レジスタ１～３の各値、０～２５５：ソフトラッチ乱数となる乱数回路１１０の乱数レジスタ４～７の各値）などを抽出し、該抽出した各種乱数値をメインＲＡＭ１０３に設けられた乱数値格納領域（不図示）に格納する。

次いで、メインＣＰＵ１０１は、内部抽籤処理を行う（ステップＳ２０５）。この処理では、メインＣＰＵ１０１は、ステップＳ２０４で抽出した乱数値（ハードラッチ乱数）に基づいた抽籤により内部当籤役の決定処理を行う。

次いで、メインＣＰＵ１０１は、図柄設定処理を行う（ステップＳ２０６）。この処理では、メインＣＰＵ１０１は、例えば、当り要求フラグステータス（フラグステータス情報）から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。

次いで、メインＣＰＵ１０１は、スタートコマンド生成格納処理を行う（ステップＳ２０７）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信するスタートコマンドのデータを生成し、該コマンドデータを通信データ格納処理（図１４参照）によりメインＲＡＭ１０３に設けられた通信データ格納領域に保存する。通信データ格納領域に保存されたスタートコマンドは、図１３に示した通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。なお、スタートコマンドは、内部当籤役等を特定するパラメータ（サブフラグ等）を含んで構成される。

次いで、メインＣＰＵ１０１は、状態別制御処理を行う（ステップＳ２０８）。この処理では、メインＣＰＵ１０１は、主に、遊技状態に応じた遊技開始時処理（スタート処理）を行う。

次いで、メインＣＰＵ１０１は、リール停止初期設定処理を行う（ステップＳ２０９）。この処理では、メインＣＰＵ１０１は、リール停止初期設定テーブル（不図示）を参照し、内部当籤役及び遊技状態に基づいて、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号、停止テーブル番号を取得する処理や、ストップボタン未作動カウンタに「３」を格納する処理などを行う。

次いで、メインＣＰＵ１０１は、リール回転開始処理を行う（ステップＳ２１０）。この処理では、メインＣＰＵ１０１は、全リールの回転開始を要求する。そして、全リールの回転開始が要求されると、一定の周期（１．１１７２ｍｓｅｃ）で実行される割込み処理（図１０参照）により、３つのステッピングモータ（不図示）の駆動が制御され、左リール３Ｌ、中リール３Ｃ、及び右リール３Ｒの回転が開始される。次いで、各リールは、その回転速度が定速度に達するまで加速制御され、その後、該定速度が維持されるように制御される。

次いで、メインＣＰＵ１０１は、リール回転開始コマンド生成格納処理を行う（ステップＳ２１１）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信するリール回転開始コマンドのデータを生成し、該コマンドデータを通信データ格納処理（図１４参照）によりメインＲＡＭ１０３に設けられた通信データ格納領域に保存する。通信データ格納領域に保存されたリール回転開始コマンドは、図１３に示した通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。なお、リール回転開始コマンドは、リールの回転開始動作開始されたことを示すパラメータを含んで構成される。

次いで、メインＣＰＵ１０１は、引込優先順位格納処理を行う（ステップＳ２１２）。この処理では、メインＣＰＵ１０１は、引込優先順位データを取得して、引込優先順位データ格納領域に格納する。

次いで、メインＣＰＵ１０１は、リール停止制御処理を行う（ステップＳ２１３）。この処理では、メインＣＰＵ１０１は、左ストップボタン１７Ｌ、中ストップボタン１７Ｃ、及び右ストップボタン１７Ｒがそれぞれ押されたタイミングと内部当籤役とに基づいて該当するリールの回転の停止制御を行う。

次いで、メインＣＰＵ１０１は、入賞検索処理を行う（ステップＳ２１４）。この処理では、メインＣＰＵ１０１は、図柄コード格納領域（不図示）のデータを入賞作動フラグ格納領域（不図示）に格納する。また、この処理では、メインＣＰＵ１０１は、有効ラインに表示役が表示されたか否かを判定し、その判定結果に基づいて、メダルの払出枚数をセットする。

次いで、メインＣＰＵ１０１は、入賞チェック・メダル払出処理を行う（ステップＳ２１５）。この処理では、メインＣＰＵ１０１は、入賞作動コマンドの生成処理を行う。また、この処理では、メインＣＰＵ１０１は、ステップＳ２１４において決定された表示役の払出枚数に基づいて、ホッパー装置５１の駆動やクレジット枚数の更新を行い、メダルの払い出し処理を行う。

なお、メインＣＰＵ１０１は、払出枚数に基づいて、払出コマンド生成格納処理を行い、メインＣＰＵ１０１は、副制御回路２００に送信する払出コマンドのデータを生成し、該コマンドデータを通信データ格納処理（図１４参照）によりメインＲＡＭ１０３に設けられた通信データ格納領域に保存し、保存された払出コマンドは、図１３に示した通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。

そして、メダルの払い出し処理では、メインＣＰＵ１０１がホッパー装置５１にメダルの払出制御を実行し、ホッパーカウントスイッチがカウントされるか否かを監視し、ホッパーカウントスイッチがカウントされない場合には、ホッパエンプティエラーの発生を検知する。そして、ホッパエンプティエラーの発生を検知した場合、エラーを情報表示器６の（払出枚数をデジタル表示するための）２桁の７セグＬＥＤに表示させる。また、発生中のエラーが解除された場合には、情報表示器６の７セグＬＥＤに表示しているエラーの表示を消去する。

そして、メインＣＰＵ１０１は、ホッパエンプティエラーの発生又は解除に基づいて、副制御回路２００に送信するエラーコマンドのデータを生成し、該コマンドデータを通信データ格納処理（図１４参照）によりメインＲＡＭ１０３に設けられた通信データ格納領域に保存する。通信データ格納領域に保存されたエラーコマンドは、後述の図１３に示す通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。

次いで、メインＣＰＵ１０１は、ＢＢチェック処理を行う（ステップＳ２１６）。この処理では、メインＣＰＵ１０１は、ボーナス状態の作動及び終了を制御する。

次いで、メインＣＰＵ１０１は、ＲＴチェック処理を行う（ステップＳ２１７）。この処理では、メインＣＰＵ１０１は、有効ライン上に停止表示された図柄組合せに基づいてＲＴ状態の移行制御を行う。そして、ステップＳ２１７の処理後（一遊技終了後）、メインＣＰＵ１０１は、処理をステップＳ２０２の処理に戻す。

＜副制御回路の動作説明＞
［電源投入処理］
次に、図１７を参照して、サブＣＰＵ１５１が行う電源投入処理について説明する。なお、図１７は、電源投入処理の手順を示すフローチャートである。

まず、サブＣＰＵ１５１は、初期化処理を実行する（ステップＳ２２１）。この処理では、サブＣＰＵ１５１は、各種デバイスの初期化や、データ・システム等のチェックや初期化を行う。なお、初期化処理の詳細については、後述の図１８を参照しながら後で説明する。

次に、サブＣＰＵ１５１は、ＬＥＤ制御タスクを起動する（ステップＳ２２２）。ＬＥＤ制御タスクでは、副中継基板６１を介してＬＥＤ群８５の各種ランプの点灯状態を制御する。

次に、サブＣＰＵ１５１は、サウンド制御タスクを起動する（ステップＳ２２３）。サウンド制御タスクでは、副中継基板６１を介してスピーカ群８４からの出音状態を制御する。

次に、サブＣＰＵ１５１は、メインタスクを起動する（ステップＳ２２４）。メインタスクでは、表示装置１１等における描画処理や、リサイクルデータの処理を実行する。なお、メインタスクの詳細については、後述の図２１を参照しながら後で説明する。

次に、サブＣＰＵ１５１は、主基板通信タスクを起動する（ステップＳ２２５）。主基板通信タスクでは、主制御基板７１から送信されるコマンドに対する受信及び解析等が行われる。なお、主基板通信タスクの詳細については、後述の図２２を参照しながら後で説明する。

次に、サブＣＰＵ１５１は、アニメタスクを起動する（ステップＳ２２６）。アニメタスクでは、表示装置１１等に表示させるアニメーションの選択等を実行する。

次に、サブＣＰＵ１５１は、電断復帰処理を実行する（ステップＳ２２７）。電断復帰処理では、副制御基板７２に電源が供給されていない状態から電源が供給される状態に復帰したときの処理を実行する。

［初期化処理］
次に、図１８を参照して、サブＣＰＵ１５１が行う初期化処理について説明する。なお、図１８は、初期化処理の手順を示すフローチャートである。

まず、サブＣＰＵ１５１は、初期化処理を実行する（ステップＳ２４１）。この処理では、サブＣＰＵ１５１は、ＬＥＤ群８５の動作を制御するＬＥＤドライバ、スピーカ群８４に接続されて各スピーカから出力される音を制御するサウンドドライバ等の各種ドライバを初期化する。また、この処理では、副制御基板７２（副制御回路１５０）のＧＰＵ１５３や、主基板通信用の通信ＩＣ（不図示）等の初期化、サブＲＡＭ１５２等のエラーチェック、タスクシステムの初期化等も行われる。タスクシステムの初期化では、ＬＥＤ制御タスク（４ｍｓ）、サウンド制御タスク（３３ｍｓ）等、各タスクの処理周期待ち時間の設定が行われる。

次に、サブＣＰＵ１５１は、バックアップチェック処理を実行する（ステップＳ２４２）。ここでは、ＦＲＡＭ１５２ｂにバックアップされたデータのチェックを行う。例えば、遊技用の履歴データ、遊技データ、及び各種設定値（エコ（例えば、デモ画面への移行の有無）モードに関する設定値や、プロジェクタ２１３に関する設定値等）などのデータが正常かどうかの整合性チェックを行う。

次に、サブＣＰＵ１５１は、ＦＲＡＭ１５２ｂに記憶されている電断発生フラグがオンであるか否かを判別する（ステップＳ２４３）。ステップＳ２４３において、サブＣＰＵ１５１が、電断発生フラグがオンでないと判別したとき（ステップＳ２４３がＮＯ判定の場合）、サブＣＰＵ１５１は、後述のステップＳ２４５の処理を行う。電断発生フラグがオンでない状態とは、サブＣＰＵ１５１が単独リブートで起動したことを意味している。したがって、この場合、サブＣＰＵ１５１は、電源オフ状態を経ていないため、通電状態のままであると判断するため、新たに通電開始日時をＲＴＣから取得しないように、以下のステップＳ２４４をスキップする。

一方、ステップＳ２４３において、サブＣＰＵ１５１が、電断発生フラグがオンであると判別したとき（ステップＳ２４３がＹＥＳ判定の場合）、サブＣＰＵ１５１は、ステップＳ２４４において、ＲＴＣから日時データを取得し、通電開始日時領域に保存する。

ステップＳ２４４の処理後、又はステップＳ２４３がＮＯ判定の場合、サブＣＰＵ１５１は、サブＲＡＭ１５２のＦＲＡＭ１５２ｂに記憶されているリサイクルデータを、サブＲＡＭ１５２のＤＲＡＭ１５２ａのリサイクルデータにコピーする（ステップＳ２４５）。

リサイクルデータは上記のように、サブＲＡＭ１５２に含まれるＦＲＡＭ１５２ｂとＤＲＡＭ１５２ａにそれぞれ記憶される。ここで、ＦＲＡＭ１５２ｂに記憶されているリサイクルデータを一旦、ＤＲＡＭ１５２ａにコピーして使用するのは、ＦＲＡＭが、ＤＲＡＭに比べて、データの読み書きに時間がかかり、かつデータ読み書きの耐久回数が少ないためである。

ここで、図１９を参照して、サブＣＰＵ１５１で更新、管理されるリサイクルデータの構成について説明する。リサイクルデータの格納領域は、上述したように、サブＲＡＭ１５２のＦＲＡＭ１５２ｂとＤＲＡＭ１５２ａにそれぞれ確保される。

リサイクルデータとして記憶される項目には、図１９に示すように、総通電時間、払出枚数、投入枚数、第１リール回転回数、第２リール回転回数、第３リール回転回数、レバー押下回数、ＭＡＸＢＥＴ押下回数、１ＢＥＴ押下回数、第１ストップボタン押下回数、第２ストップボタン押下回数、第３ストップボタン押下回数、ドア開閉回数、電源ＯＮ回数、設定変更回数、エラー回数第１ストップボタン押下回数、エラー回数（８８）、（ＣＥ）、（ＣＲ）、（Ｃ０）、（ＨＰ）、（ＨＪ）、上ボタン押下回数、下ボタン押下回数、左ボタン押下回数、右ボタン押下回数、エンターボタン押下回数を含むが、このようなリサイクルデータは一例に過ぎず、これらの項目を全て含む必要はないし、また、他の項目を含むように構成してもよい。

また、図１９では、リサイクルデータの各項目と、これらの項目それぞれについての更新タイミングが示されている。

サブＣＰＵ１５１は、電断割込み処理において、総通電時間を算出し、この総通電時間をリサイクルデータとして記憶する（図２２参照）。なお、ここで更新されるリサイクルデータ（総通電時間）は、ＦＲＡＭ１５２ｂに記憶されているリサイクルデータである。また、上記リサイクルデータの更新は、電断割込み処理の実行に基づいて行われるものであって、主制御基板７１から送信されたコマンドデータに基づいて実行されるものではない。

また、サブＣＰＵ１５１は、主制御基板７１からメダル投入コマンド、払出コマンド、初期化コマンド、エラーコマンドを受信した場合に、それらに応じて、払出枚数、投入枚数、設定変更回数、エラー回数（８８）、（ＣＥ）、（ＣＲ）、（Ｃ０）、（ＨＰ）、（ＨＪ）を更新し、リサイクルデータとして記憶する（図２４～図２８参照）。なお、ここで更新されるリサイクルデータ（払出枚数等）は、ＤＲＡＭ１５２ａに記憶されているリサイクルデータである。また、上記リサイクルデータは、上述したように、主制御基板７１から送信されたメダル投入コマンド等のコマンドデータに基づいて更新される。

さらに、サブＣＰＵ１５１は、初期化処理において、リサイクルデータの電源ＯＮ回数を更新する（図１８参照）。なお、ここで更新されるリサイクルデータ（電源ＯＮ回数）は、ＤＲＡＭ１５２ａに記憶されているリサイクルデータである。また、上記リサイクルデータの更新は、初期化処理の実行に基づいて行われるものであって、主制御基板７１から送信されたコマンドデータに基づいて実行されるものではない。

またさらに、サブＣＰＵ１５１は、主制御基板７１から無操作コマンドを受信した場合に、それらに応じて、第１リール回転回数、第２リール回転回数、第３リール回転回数、レバー押下回数、ＭＡＸＢＥＴ押下回数、１ＢＥＴ押下回数、第１ストップボタン押下回数、第２ストップボタン押下回数、第３ストップボタン押下回数、ドア開閉回数を更新し、リサイクルデータとして記憶する（図２４、図２９、図３０参照）。なお、ここで更新されるリサイクルデータ（払出枚数等）は、ＤＲＡＭ１５２ａに記憶されているリサイクルデータである。また、上記リサイクルデータは、上述したように、主制御基板７１から送信された無操作コマンドのコマンドデータに基づいて更新される。

サブＣＰＵ１５１は、副中継基板６１に接続された十字キーの各キーの押下状態を検知するスイッチ（ＵＰスイッチ２２０ａ、ＤＯＷＮスイッチ２２０ｂ、ＬＥＦＴスイッチ２２０ｃ、ＲＩＧＨＴスイッチ２２０ｄ）と、エンターキーの押下状態を検知するスイッチ（ＥＮＴＥＲスイッチ２２１）の状態を取得し、これらの状態と前回のスイッチの各状態と比較し、オンエッジ状態（オフ－＞オン）であれば、各スイッチに対応するリサイクルデータ（上ボタン押下回数、下ボタン押下回数、左ボタン押下回数、右ボタン押下回数、及びエンターボタン押下回数）に１加算する（図２３参照）。ここで更新されるリサイクルデータは、ＤＲＡＭ１５２ａに記憶されているリサイクルデータである。また、上記リサイクルデータの更新は、サブＣＰＵ１５１が、副中継基板６１を経由して各スイッチのデータを取得することによって実行されるものであって、主制御基板７１から送信されたコマンドデータに基づいて実行されるものではない。

なお、無操作コマンドについては、主制御基板７１（メインＣＰＵ１０１）において、入力ポート格納領域１～３に記憶された各データについてオンエッジ情報（スイッチ等の状態がオフからオンに遷移したオンエッジ状態であることを示す情報）を作成しているが、当該オンエッジ情報は、副制御基板７２（サブＣＰＵ１５１）には送信されておらず、サブＣＰＵ１５１では、主制御基板７１から無操作コマンドを受信する入力ポートの情報からオンエッジ状態か否かを判断し、オンエッジ状態である場合に、当該入力ポートに係るリサイクルデータを更新し記憶する。

主制御基板７１から副制御基板７２に送信される無操作コマンドは必ず一定周期で送信されるコマンドではないため、主制御基板７１からオンエッジ情報を送信すると、無操作コマンドを受信する副制御基板７２において抜けが発生する可能性がある。また、主制御基板７１から無操作コマンドで送信される入力ポートの情報は、主制御基板７１においてチャタリング対策（２スキャン一致）されているので、副制御基板７２においてチャタリング対策をする必要はないが、十字キーのスイッチやエンターキーのスイッチなど、（副中継基板６１を介して）副制御基板７２に接続されているスイッチ類は、チャタリング対策がされて読み込まれる。

副制御基板７２に接続されたスイッチ等によって更新、管理がされるリサイクルデータとして、上記のように、十字キーに関する上ボタン押下回数、下ボタン押下回数、左ボタン押下回数、右ボタン押下回数と、エンターキーに関するエンターボタン押下回数を挙げたが、これに限られるものではない。

例えば、副中継基板６１に接続された２４ｈドア監視ユニットで検知されるドア開閉回数、サブＣＰＵ１５１やＧＰＵ１５３の温度異常回数などをリサイクルデータとして更新し記憶することができる。また、ここでのドア開閉回数は、無操作コマンドに基づいて把握される上記のドア開閉回数とともに、別個に管理される。

また、パチスロ１が可動役物を備える場合は、当該可動役物の動作回数やモータの駆動時間等をリサイクルデータとして更新し記憶することができる。また、パチスロ１がプロジェクタ搭載機であれば、フォーカスの変更回数、プロジェクタのＬＥＤ（Ｒ、Ｇ、Ｂ）、及びＤＭＤに関する温度異常の発生回数等をリサイクルデータとして更新し記憶することができる。また、パチスロ１がタッチパネルを備える場合は、タッチ操作の回数等をリサイクルデータとして更新し記憶することができる。

また、図１９では、リサイクルデータのそれぞれについて、データ範囲が示されている。このデータ範囲は、対応する項目において想定される数に基づいて設定されているが、見積や実績に応じて、他のデータ範囲を採用することもできる。

図１９の例では、ドア開閉回数等のデータ範囲は、０～１６３８３に設定されており、このようなデータ範囲の値を格納するために、少なくとも１４ビットが必要となる。また、総通電時間等のデータ範囲は、０～６５５３５に設定されており、このようなデータ範囲の値を格納するために、少なくとも１６ビットが必要となる。また、投入枚数等のデータ範囲は、０～６７１０８８６３に設定されており、このようなデータ範囲の値を格納するために、少なくとも２６ビットが必要となる。さらに、払出枚数等のデータ範囲は、０～２６８４３５４５５に設定されており、このようなデータ範囲の値を格納するために、少なくとも２８ビットが必要となる。

本実施形態では、上記のようなリサイクルデータを格納するために、バイト単位で領域が割り当てられる。したがって、例えば、ドア開閉回数は、上記のように１４ビットが必要なので、２バイトの格納領域が割り当てられる。同様に、総通電時間も２バイトの格納領域が割り当てられ、投入枚数や払出枚数は４バイトの格納領域がそれぞれ割り当てられる。もちろん、想定されるデータ範囲が８ビットの範囲内であれば、１バイトの格納領域が割り当てられ、３２ビットを超えていれば５バイト以上の格納領域が割り当てられる。また、バイト単位で格納領域を割り当てずに、想定されるデータ範囲に応じてビット単位で格納領域を割り当てることもできる。

次に、再び、図１８に戻ると、サブＣＰＵ１５１は、ステップＳ２４６において、電断発生フラグをオフにセットし、その後、無操作コマンド受信回数に「０」をセットする（ステップＳ２４７）。

次に、ステップＳ２４８において、リサイクルデータの電源オン回数を「１」加算する。ステップＳ２４８の処理後、初期化処理を終了する。

［メインタスク］
次に、図２０を参照して、サブＣＰＵ１５１が行うメインタスクについて説明する。なお、図２０は、図１７に示した電源投入処理のステップＳ２２４において起動されるメインタスクを示すフローチャートである。

まず、サブＣＰＵ１５１は、ＶＳＹＮＣ（Vertical Synchronization）割込初期化処理を実行し（ステップＳ２６１）、ＶＳＹＮＣ割込待ちを実行する（ステップＳ２６２）。ＶＳＹＮＣ割込初期化処理は、画像の同期信号を割込み信号として受付可能にする処理であり、ＶＳＹＮＣ割込信号の発生は描画画像のフレームの切り替わりのタイミングで発生し、１フレームは３３ｍｓ（約３０ＦＰＳ）となっていることから、メインタスクは、描画処理の処理時間を含め３３ｍｓ単位で処理が繰り返されることとなる。

次に、サブＣＰＵ１５１は、描画処理を実行する（ステップＳ２６３）。次に、サブＣＰＵ１５１は、サブ・リサイクルデータ処理を実行する（ステップＳ２６４）。なお、サブ・リサイクルデータ処理の詳細については、後述の図２３を参照しながら後で説明する。

次に、サブＣＰＵ１５１は、ＷＤＴ１５６をリセットし（ステップＳ２６５）、メインタスクの処理をステップＳ２６２に戻す。

なお、本実施の形態においては、副制御基板７２の副制御回路１５０にＷＤＴ１５６を配しているが、それに限らず、サブＣＰＵ１５１にＷＤＴ回路が内蔵されている場合であれば、内蔵のＷＤＴ回路をＷＤＴ１５６に代えて使用してもよい。

［主基板通信タスク］
次に、図２１を参照して、サブＣＰＵ１５１が行う主基板通信タスクについて説明する。なお、図２１は、図１７に示した電源投入処理のステップＳ２２５において起動される主基板通信タスクを示すフローチャートである。

まず、サブＣＰＵ１５１は、サブＲＡＭ１５２に割り付けられた、通信メッセージキューの初期化を実行する（ステップＳ２８１）。

次に、サブＣＰＵ１５１は、通信メッセージキューから受信コマンドデータを取得する（ステップＳ２８２）。なお、受信コマンドデータは、メインＣＰＵ１０１の通信データ送信処理（図１３参照）によってコマンドデータとして送信され、サブＣＰＵ１５１の受信割込み処理によって通信メッセージキューに登録される。

また、サブＣＰＵ１５１は、受信コマンドがあるか否かを判断する（ステップＳ２８３）。例えば、サブＣＰＵ１５１は、通信メッセージキューに受信コマンドデータが登録されているか否かに基づいて、受信コマンドがあるか否かを判断する。サブＣＰＵ１５１が、受信コマンドがあると判断した場合（ステップＳ２８３がＹＥＳ判定の場合）、ステップＳ２８４に進む。ここで、受信コマンドがないと判断した場合には（ステップＳ２８３がＮＯ判定の場合）、サブＣＰＵ１５１は、主基板通信タスクの処理をステップＳ２８２に戻す。

ステップＳ２８４において、サブＣＰＵ１５１は、受信コマンドのチェックを実行する（ステップＳ２８４）。例えば、サブＣＰＵ１５１は、受信コマンドの種別が有効なコマンド値の範囲（例えば、コマンドの種別が、０１Ｈ～１０Ｈ）内にあるか否かの判定、受信コマンドデータのデータ長（例えば、８バイト）の判定、及び、受信コマンドデータの最後のデータ（例えば、受信データ長８バイトの８バイト目）に付与されたＢＣＣデータ（サム値）の判定（例えば、受信データ長８バイトの１バイト目から７バイト目までの演算値（加算、減算又は排他的論理和）とＢＣＣデータとが一致しているかの照合）を行うことにより受信コマンドのチェックを実行する。

次に、サブＣＰＵ１５１は、有効なコマンドを受信したか否かを判断する（ステップＳ２８５）。ここで、有効なコマンドを受信しなかったと判断した場合には（ステップＳ２８５がＮＯ判定の場合）、サブＣＰＵ１５１は、主基板通信タスクの処理をステップＳ２８２に戻す。

一方、有効なコマンドを受信したと判断した場合には（ステップＳ２８５がＹＥＳ判定の場合）、サブＣＰＵ１５１は、受信したコマンドが正規のコマンドであると判断して、受信したコマンドから遊技情報を作成し、作成した遊技情報をサブＲＡＭ１５２に格納する（ステップＳ２８６）。次に、サブＣＰＵ１５１は、コマンド解析処理を実行し（ステップＳ２８７）、主基板通信タスクの処理をステップＳ２８２に戻す。なお、コマンド解析処理の詳細については、後述の図２４を参照しながら後で説明する。

［電断割込み処理］
次に、図２２を参照して、サブＣＰＵ１５１が行う電断割込み処理について説明する。なお、図２２は、サブＣＰＵ１５１が行う電断割込み処理を示すフローチャートである。

電断割込み処理は、１２Ｖ電源を監視している電源管理回路が、所定の電源電圧を下回った（例えば、１０．５Ｖ）場合に、電断検知信号を出力する。電断検知信号は、サブＣＰＵ１５１のＮＭＩ端子（不図示）に接続されていて、電断検知信号がオンになると、サブＣＰＵ１５１にＮＭＩ割込みが発生して、電断割込み処理が実行される。

電断割込み処理では、最初に、サブＣＰＵ１５１が、ＲＴＣから日時データを取得し、取得したデータを、サブＲＡＭ１５２の、通電終了日時記憶領域に記憶する（ステップＳ３０１）。

次に、サブＣＰＵ１５１は、総通電時間と今回の通電時間とを合計して、最新の総通電時間を求める（ステップＳ３０２）。なお、今回の通電時間は、上記の通電終了日時記憶領域に記憶された日時から、通電開始日時記憶領域に記憶されている通電開始日時を減算することによって求められる。

また、本実施形態では、総通電時間は１時間単位で加算される。総通電時間の値が、例えば、「１００」であれば、１００時間となり、１日の稼働時間が１２時間であれば、約８日間営業したことになる。また、本実施形態では、今回の通電時間を求める際に、分・秒の単位は切り捨てられているが、これらの分・秒の単位を加味して今回の通電時間や総通電時間を求めることができる。例えば、今回の通電時間において、１００時間５０分であると把握されていれば、５０分の部分を切り上げて１０１時間とすることができる。

次に、サブＣＰＵ１５１は、求めた総通電時間を、ＦＲＡＭ１５２ｂの総通電時間記憶領域に保存する（ステップＳ３０３）。次に、サブＣＰＵ１５１は、電断発生フラグをオンにセットする（ステップＳ３０４）。

［サブ・リサイクルデータ処理］
次に、図２３を参照して、サブＣＰＵ１５１が行うサブ・リサイクルデータ処理について説明する。なお、図２３は、図２０に示したメインタスクのステップＳ２６４において実行されるサブ・リサイクルデータ処理を示すフローチャートである。

まず、サブＣＰＵ１５１は、サブ入力ポート格納領域１に格納されているデータを、サブ入力ポート格納領域２に保存する（ステップＳ３２１）。次に、サブＣＰＵ１５１は、サブ入力ポート格納領域１に、副制御基板７２に接続される入力ポートの状態を保存する（ステップＳ３２２）。これらの処理により、サブ入力ポート格納領域２には前回入力分のデータが記憶され、サブ入力ポート格納領域１には今回入力分のデータが記憶されることになる。

次に、サブＣＰＵ１５１は、入力ポートの状態に関し、十字キーのＵＰボタンの押下を検知するＵＰスイッチがオフからオンに遷移したか否かを判断する（ステップＳ３２３）。ＵＰスイッチがオフからオンに遷移したと判断された場合（ステップＳ３２３がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータの上ボタン押下回数に「１」を加算し（ステップＳ３２４）、その後、ステップＳ３２５の処理に進む。ＵＰスイッチがオフからオンに遷移していないと判断された場合（ステップＳ３２３がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ３２５の処理に進む。

次に、サブＣＰＵ１５１は、入力ポートの状態に関し、十字キーのＤＯＷＮボタンの押下を検知するＤＯＷＮスイッチがオフからオンに遷移したか否かを判断する（ステップＳ３２５）。ＤＯＷＮスイッチがオフからオンに遷移したと判断された場合（ステップＳ３２５がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータの下ボタン押下回数に「１」を加算し（ステップＳ３２６）、その後、ステップＳ３２７の処理に進む。ＤＯＷＮスイッチがオフからオンに遷移していないと判断された場合（ステップＳ３２５がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ３２７の処理に進む。

次に、サブＣＰＵ１５１は、入力ポートの状態に関し、十字キーのＬＥＦＴボタンの押下を検知するＬＥＦＴスイッチがオフからオンに遷移したか否かを判断する（ステップＳ３２７）。ＬＥＦＴスイッチがオフからオンに遷移したと判断された場合（ステップＳ３２７がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータの左ボタン押下回数に「１」を加算し（ステップＳ３２８）、その後、ステップＳ３２９の処理に進む。ＬＥＦＴスイッチがオフからオンに遷移していないと判断された場合（ステップＳ３２７がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ３２９の処理に進む。

次に、サブＣＰＵ１５１は、入力ポートの状態に関し、十字キーのＲＩＧＨＴボタンの押下を検知するＲＩＧＨＴスイッチがオフからオンに遷移したか否かを判断する（ステップＳ３２９）。ＲＩＧＨＴスイッチがオフからオンに遷移したと判断された場合（ステップＳ３２９がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータの右ボタン押下回数に「１」を加算し（ステップＳ３３０）、その後、ステップＳ３３１の処理に進む。ＲＩＧＨＴスイッチがオフからオンに遷移していないと判断された場合（ステップＳ３２９がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ３３１の処理に進む。

次に、サブＣＰＵ１５１は、入力ポートの状態に関し、エンターボタンの押下を検知するＥＮＴＥＲスイッチがオフからオンに遷移したか否かを判断する（ステップＳ３３１）。ＥＮＴＥＲスイッチがオフからオンに遷移したと判断された場合（ステップＳ３３１がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータのエンターボタン押下回数に「１」を加算し（ステップＳ３３２）、その後、サブ・リサイクルデータ処理を終了する。ＥＮＴＥＲスイッチがオフからオンに遷移していないと判断された場合（ステップＳ３３１がＮＯ判定の場合）、サブＣＰＵ１５１は、サブ・リサイクルデータ処理を終了する。

なお、本実施形態のサブ・リサイクルデータ処理では、十字キーとエンターボタンが操作された頻度をリサイクルデータとして記憶（カウントアップ）するように構成されているが、このような十字キーやエンターボタンの他に、演出の際に利用され、サブＣＰＵ１５１でその操作が検知される、プッシュボタンやチャンスボタンなどを遊技者が操作（押下）するたびに、対応するプッシュスイッチやチャンススイッチで操作を検知し、これらの部品に関するリサイクルデータを記憶するようにできる。また、演出において音声の出力に用いられるスピーカーに関しても、そのスピーカーに関する通電時間、音声出力状況、利用状況（実行演出、音量調整）等に応じて、当該スピーカーに関するリサイクルデータを記憶することができる。

また、本実施形態のサブ・リサイクルデータ処理は、図２０のメインタスクから呼び出されているため、３３ｍｓ周期で実行されることになる。そのため、サブ入力ポート格納領域２には、３３ｍｓ前の入力ポートの状態が記憶されている。したがって、図２３で示した各スイッチのオフからオンの変化は、サブ入力ポート格納領域２の（各スイッチに対応する）ビットが、オフ（「０」）で、サブ入力ポート格納領域１の（各スイッチに対応する）ビットが、オン（「１」）の状態であることを示している。

［コマンド解析処理］
次に、図２４を参照して、サブＣＰＵ１５１が行うコマンド解析処理について説明する。なお、図２４は、図２１に示した主基板通信タスクのステップＳ２８７において実行されるコマンド解析処理を示すフローチャートである。

まず、サブＣＰＵ１５１は、初期化コマンドを受信したか否かを判断する（ステップＳ３４１）。ここで、初期化コマンドを受信したと判断した場合には（ステップＳ３４１がＹＥＳ判定の場合）、サブＣＰＵ１５１は、初期化コマンド受信時処理を実行し（ステップＳ３４２）、その後、コマンド解析処理を終了する。なお、初期化コマンド受信時処理の詳細については、後述の図２５を参照しながら後で説明する。

一方、初期化コマンドを受信しなかったと判断した場合には（ステップＳ３４１がＮＯ判定の場合）、サブＣＰＵ１５１は、メダル投入コマンドを受信したか否かを判断する（ステップＳ３４３）。メダル投入コマンドは、主としてメダルがされた場合に主制御基板７１から送信される。ここで、メダル投入コマンドを受信したと判断した場合には（ステップＳ３４３がＹＥＳ判定の場合）、サブＣＰＵ１５１は、メダル投入コマンド受信時処理を実行し（ステップＳ３４４）、その後、コマンド解析処理を終了する。なお、メダル投入コマンド受信時処理の詳細については、後述の図２６を参照しながら後で説明する。

一方、メダル投入コマンドを受信しなかったと判断した場合には（ステップＳ３４３がＮＯ判定の場合）、サブＣＰＵ１５１は、払出コマンドを受信したか否かを判断する（ステップＳ３４５）。払出コマンドは、メダルの払い出しに応じて主制御基板７１から送信される。ここで、払出コマンドを受信したと判断した場合には（ステップＳ３４５がＹＥＳ判定の場合）、サブＣＰＵ１５１は、払出コマンド受信時処理を実行し（ステップＳ３４６）、その後、コマンド解析処理を終了する。なお、払出コマンド受信時処理の詳細については、後述の図２７を参照しながら後で説明する。

一方、払出コマンドを受信しなかったと判断した場合には（ステップＳ３４５がＮＯ判定の場合）、サブＣＰＵ１５１は、エラーコマンドを受信したか否かを判断する（ステップＳ３４７）。エラーコマンドは、エラーが発生した場合と、エラーが解除された場合に、主制御基板７１から送信される。ここで、エラーコマンドを受信したと判断した場合には（ステップＳ３４７がＹＥＳ判定の場合）、サブＣＰＵ１５１は、エラーコマンド受信時処理を実行し（ステップＳ３４８）、その後、コマンド解析処理を終了する。なお、エラーコマンド受信時処理の詳細については、後述の図２８を参照しながら後で説明する。

一方、エラーコマンドを受信しなかったと判断した場合には（ステップＳ３４７がＮＯ判定の場合）、サブＣＰＵ１５１は、無操作コマンドを受信したか否かを判断する（ステップＳ３４９）。ここで、無操作コマンドを受信したと判断した場合には（ステップＳ３４９がＹＥＳ判定の場合）、サブＣＰＵ１５１は、無操作コマンド受信時処理を実行し（ステップＳ３４９）、その後、コマンド解析処理を終了する。なお、無操作コマンド受信時処理の詳細については、後述の図２９を参照しながら後で説明する。

一方、無操作コマンドを受信しなかったと判断した場合には（ステップＳ３４９がＮＯ判定の場合）、サブＣＰＵ１５１は、その他のコマンド受信時処理を実行し（ステップＳ３５１）、その後、コマンド解析処理を終了する。なお、ここでは、その他のコマンドについて詳細な説明を省略するが、例えば、スタートコマンド、リール回転開始コマンド、リール停止コマンド、入賞作動コマンド、演出コマンド等が含まれる。

［初期化コマンド受信時処理］
次に、図２５を参照して、サブＣＰＵ１５１が行う初期化コマンド受信時処理について説明する。なお、図２５は、図２４に示したコマンド解析処理のステップＳ３４２において実行される初期化コマンド受信時処理を示すフローチャートである。

まず、サブＣＰＵ１５１は、受信した初期化コマンドが、設定変更終了時に係るものであるか否かを判断する（ステップＳ３６１）。メインＣＰＵ１０１は、図１６に示すメイン処理の初期化処理（ステップＳ２０１）において、設定用鍵型スイッチがオン状態の場合に、設定変更処理を実行し、この設定変更処理の開始時に初期化コマンド（設定変更開始）を送信し、設定変更処理の終了時に初期化コマンド（設定変更終了）を送信するようになっている。

ここで、サブＣＰＵ１５１が設定変更終了時に係る初期化コマンドを受信していないと判断した場合には（ステップＳ３６１がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ３６４の処理に進む。一方、サブＣＰＵ１５１が設定変更終了時に係る初期化コマンドを受信したと判断した場合には（ステップＳ３６１がＹＥＳ判定の場合）、サブＣＰＵ１５１は、設定変更終了時の処理を行う（ステップＳ３６２）。例えば、ＤＲＡＭ１５２ａの遊技データを初期化する。

次に、サブＣＰＵ１５１は、リサイクルデータの設定変更回数を１加算する（ステップＳ３６３）。また、本実施形態では、このような設定変更回数の管理とは別に、無操作コマンドのパラメータとして入力ポート格納領域３（図１２参照）の設定用鍵型スイッチのデータを受信し、設定用鍵型スイッチのデータがオフからオンに遷移した回数を示す、設定用鍵型スイッチＯＮ回数を更新、管理する。サブＣＰＵ１５１は、ステップＳ３６３の処理の後、初期化コマンド受信時処理を終了する。

サブＣＰＵ１５１は、設定変更開始時の処理を行う（ステップＳ３６４）。その後、初期化コマンド受信時処理を終了する。

［メダル投入コマンド受信時処理］
次に、図２６を参照して、サブＣＰＵ１５１が行うメダル投入コマンド受信時処理について説明する。なお、図２６は、図２４に示したコマンド解析処理のステップＳ３４４において実行されるメダル投入コマンド受信時処理を示すフローチャートである。

まず、サブＣＰＵ１５１は、メダル投入時の処理を実行する（ステップＳ３８１）。例えば、メダルの投入に応じた演出の切り替え（表示装置１１に表示する映像や、スピーカ群８４から出力される音声の変化）といった、演出関係の制御を行う。

次に、サブＣＰＵ１５１は、リサイクルデータの投入枚数を「１」加算する（ステップＳ３８２）。なお、本実施形態では、メダル投入コマンドを受信した場合に、投入枚数を「１」加算しているが、投入枚数を把握可能な場合は、その投入枚数を加算するようにしてもよい。また、無操作コマンドのパラメータとして入力ポート格納領域２（図１２参照）のメダル通過チェックスイッチ２のデータを受信し、メダル通過チェックスイッチ２のデータがオフからオンに遷移した場合に、当該データに基づいてカウントアップを行い、投入枚数を管理するようにしてもよい。その後、メダル投入コマンド受信時処理を終了する。

［払出コマンド受信時処理］
次に、図２７を参照して、サブＣＰＵ１５１が行う払出コマンド受信時処理について説明する。なお、図２７は、図２４に示したコマンド解析処理のステップＳ３４６において実行される払出コマンド受信時処理を示すフローチャートである。

まず、サブＣＰＵ１５１は、メダル払出時の処理を実行する（ステップＳ４０１）。例えば、メダルの払出に応じた演出の切り替え（表示装置１１に表示する映像や、スピーカ群８４から出力される音声の変化）といった、演出関係の制御を行う。

次に、サブＣＰＵ１５１は、リサイクルデータの払出枚数を「１」加算する（ステップＳ４０２）。なお、本実施形態では、払出コマンドを受信した場合に、払出枚数を「１」加算しているが、払出枚数を把握可能な場合は、その払出枚数を加算するようにしてもよい。なお、上述したように、払出コマンドは、メダルの払い出しに応じて主制御基板７１から送信されるコマンドであり、クレジットに参入された分についても送信されるため、ここでは、実際に払い出された物理枚数を把握してカウントすることが望ましい。

また、無操作コマンドのパラメータとして入力ポート格納領域３（図１２参照）のホッパカウントスイッチのデータを受信し、ホッパカウントスイッチのデータがオフからオンに遷移した場合に、当該データに基づいてカウントアップを行い、払出枚数を管理するようにしてもよい。サブＣＰＵ１５１は、その後、払出コマンド受信時処理を終了する。

［エラーコマンド受信時処理］
次に、図２８を参照して、サブＣＰＵ１５１が行うエラーコマンド受信時処理について説明する。なお、図２８は、図２４に示したコマンド解析処理のステップＳ３４８において実行されるエラーコマンド受信時処理を示すフローチャートである。

まず、サブＣＰＵ１５１は、受信したエラーコマンドが、エラー発生時に係るものであるか否かを判断する（ステップＳ４２１）。

発生するエラーとしては、図１９に示すように、ＲＡＭエラー、メダル通過時間エラー、メダル詰まりエラー、補助庫満杯エラー、ホッパエンプティエラー、ホッパジャムエラーといったエラーが考えられるが、これらに限られるものではない。

ここで、サブＣＰＵ１５１がエラー発生時に係るエラーコマンドを受信していないと判断した場合には（ステップＳ４２１がＮＯ判定の場合）、サブＣＰＵ１５１は、エラー解除時に係るエラーコマンドであると判断し、ステップＳ４２４の処理に進む。一方、サブＣＰＵ１５１がエラー発生時に係るエラーコマンドを受信したと判断した場合には（ステップＳ４２１がＹＥＳ判定の場合）、サブＣＰＵ１５１は、エラー発生時の処理を行う（ステップＳ４２２）。エラー発生時の処理は、例えば、表示装置１１にエラー発生画面等を表示したり、エラー情報履歴を保存したりするよう制御する処理である。

次に、サブＣＰＵ１５１は、発生したエラーに対応した、リサイクルデータのエラー回数に「１」加算する（ステップＳ４２３）。サブＣＰＵ１５１は、その後、エラーコマンド受信時処理を終了する。

ステップＳ４２４において、サブＣＰＵ１５１は、エラー解除時の処理を行う。エラー解除時の処理は、例えば、表示装置１１に表示しているエラー発生画面をクリアし、元の演出画面の表示を行うよう制御する処理である。その後、エラーコマンド受信時処理を終了する。

本実施形態では、基本的に、遊技機の各部品の動作回数を把握して、その部品がリサイクル可能であるか否かの判断を容易にするものであるが、このように、エラーの発生回数を取得して記録することにより、関連する部品の品質を評価することができ、当該評価によって、リサイクル可能であるか否かの判断をすることができる。すなわち、エラー発生回数が所定の頻度を超えるものとなった場合、そのエラーに関連する部品において、構造上の欠陥や利用条件の不具合等がある可能性が高く（不正な操作による場合も考えられる）、そのような部品については、動作回数を考慮するまでもなく、リサイクルに利用できないと評価される。

［無操作コマンド受信時処理］
次に、図２９を参照して、サブＣＰＵ１５１が行う無操作コマンド受信時処理について説明する。なお、図２９は、図２４に示したコマンド解析処理のステップＳ３５０において実行される無操作コマンド受信時処理を示すフローチャートである。

まず、サブＣＰＵ１５１は、リサイクルデータ処理を実行する（ステップＳ４４１）。なお、リサイクルデータ処理の詳細については、後述の図３０を参照しながら後で説明する。

次に、サブＣＰＵ１５１は、無操作コマンドの受信回数が３０００回以上であるか否かを判断する（ステップＳ４４２）。ここで、サブＣＰＵ１５１が、無操作コマンドの受信回数が３０００回以上でないと判断した場合には（ステップＳ４４２がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ４４５の処理に進む。一方、サブＣＰＵ１５１が無操作コマンドの受信回数が３０００回以上であると判断した場合には（ステップＳ４４２がＹＥＳ判定の場合）、サブＣＰＵ１５１は、無操作コマンド受信回数に「０」をセットする（ステップＳ４４３）。

次に、サブＣＰＵ１５１は、ＤＲＡＭ１５２ａのリサイクルデータをＦＲＡＭ１５２ｂのリサイクルデータに保存する（ステップＳ４４４）。サブＣＰＵ１５１は、その後、無操作コマンド受信時処理を終了する。

ステップＳ４４５において、サブＣＰＵ１５１は、無操作コマンド受信回数に「１」を加算する。その後、無操作コマンド受信時処理を終了する。

無操作コマンド受信時処理では、無操作コマンドが、主制御基板７１から約２０ｍｓｅｃ周期で送信されることを前提として、１分に１回、ＤＲＡＭ１５２ａに記憶されているリサイクルデータが、ＦＲＡＭ１５２ｂのリサイクルデータに保存するようになっている。そのために、無操作コマンドの受信回数が３０００回（すなわち、２０ｍｓｅｃ×３０００＝１分）となるたびにリサイクルデータの保存が実行される。

なお、本実施形態では、ＤＲＡＭ１５２ａのリサイクルデータをＦＲＡＭ１５２ｂに１分に１回の周期で保存しているが、これに限定されない。例えば、保存する周期は、３０秒～１０分の任意の間隔でもよく、また、後述のリサイクルデータ処理により、ＤＲＡＭ１５２ａのリサイクルデータに変化があった場合に、ＦＲＡＭ１５２ｂに保存してもよい。

［リサイクルデータ処理］
次に、図３０を参照して、サブＣＰＵ１５１が行うリサイクルデータ処理について説明する。なお、図３０は、図２９に示した無操作コマンド受信時処理のステップＳ４４１において実行されるリサイクルデータ処理を示すフローチャートである。

まず、サブＣＰＵ１５１は、メイン第１入力ポート格納領域１に記憶されているデータを、メイン第１入力ポート格納領域２にコピーする（ステップＳ４６１）。次に、サブＣＰＵ１５１は、受信パラメータ１のデータを、メイン第１入力ポート格納領域１に格納する（ステップＳ４６２）。これらの処理により、メイン第１入力ポート格納領域２には前回受信分のデータが記憶され、メイン第１入力ポート格納領域１には今回受信分のデータが記憶されることになる。

次に、サブＣＰＵ１５１は、メイン第１入力ポート格納領域２に記憶されたドア開閉監視スイッチとメイン第１入力ポート格納領域１に記憶されたドア開閉監視スイッチとを比較し、その値が、オフからオンに遷移したか否かを判断する（ステップＳ４６３）。ここで、ドア開閉監視スイッチがオフからオンに遷移していないと判断した場合には（ステップＳ４６３がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ４６５の処理に進む。

一方、ドア開閉監視スイッチがオフからオンに遷移していると判断した場合には（ステップＳ４６３がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータのドア開閉回数に「１」加算する（ステップＳ４６４）。その後、サブＣＰＵ１５１は、ステップＳ４６５の処理に進む。

次に、ステップＳ４６５において、サブＣＰＵ１５１は、メイン第１入力ポート格納領域２に記憶されたスタートスイッチとメイン第１入力ポート格納領域１に記憶されたスタートスイッチとを比較し、その値が、オフからオンに遷移したか否かを判断する。ここで、スタートスイッチがオフからオンに遷移していないと判断した場合には（ステップＳ４６５がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ４６７の処理に進む。

一方、スタートスイッチがオフからオンに遷移していると判断した場合には（ステップＳ４６５がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータのレバー押下回数に「１」加算する（ステップＳ４６６）。その後、サブＣＰＵ１５１は、ステップＳ４６７の処理に進む。

次に、ステップＳ４６７において、サブＣＰＵ１５１は、メイン第１入力ポート格納領域２に記憶されたストップスイッチ１～３とメイン第１入力ポート格納領域１に記憶されたストップスイッチ１～３とを比較し、いずれかのスイッチの値が、オフからオンに遷移したか否かを判断する。ここで、ストップスイッチ１～３がオフからオンに遷移していないと判断した場合には（ステップＳ４６７がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ４６９の処理に進む。

一方、ストップスイッチ１～３のいずれかがオフからオンに遷移していると判断した場合には（ステップＳ４６７がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータのストップ押下回数（オフからオンに遷移したストップスイッチに対応するストップボタンのストップ押下回数）に「１」加算する（ステップＳ４６８）。その後、サブＣＰＵ１５１は、ステップＳ４６９の処理に進む。

次に、ステップＳ４６９において、サブＣＰＵ１５１は、メイン第１入力ポート格納領域２に記憶された１ＢＥＴスイッチとメイン第１入力ポート格納領域１に記憶された１ＢＥＴスイッチとを比較し、その値が、オフからオンに遷移したか否かを判断する。ここで、１ＢＥＴスイッチがオフからオンに遷移していないと判断した場合には（ステップＳ４６９がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ４７１の処理に進む。

一方、１ＢＥＴスイッチがオフからオンに遷移していると判断した場合には（ステップＳ４６９がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータの１ＢＥＴ押下回数に「１」加算する（ステップＳ４７０）。その後、サブＣＰＵ１５１は、ステップＳ４７１の処理に進む。

次に、ステップＳ４７１において、サブＣＰＵ１５１は、メイン第１入力ポート格納領域２に記憶されたＭＡＸＢＥＴスイッチとメイン第１入力ポート格納領域１に記憶されたＭＡＸＢＥＴスイッチとを比較し、その値が、オフからオンに遷移したか否かを判断する。ここで、ＭＡＸＢＥＴスイッチがオフからオンに遷移していないと判断した場合には（ステップＳ４７１がＮＯ判定の場合）、サブＣＰＵ１５１は、ステップＳ４７３の処理に進む。

一方、ＭＡＸＢＥＴスイッチがオフからオンに遷移していると判断した場合には（ステップＳ４７１がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータのＭＡＸＢＥＴ押下回数に「１」加算する（ステップＳ４７２）。その後、サブＣＰＵ１５１は、ステップＳ４７３の処理に進む。

次に、サブＣＰＵ１５１は、メイン第２入力ポート格納領域１に記憶されているデータを、メイン第２入力ポート格納領域２にコピーする（ステップＳ４７３）。次に、サブＣＰＵ１５１は、受信パラメータ２のデータを、メイン第２入力ポート格納領域１に格納する（ステップＳ４７４）。

その後、サブＣＰＵ１５１は、上述したステップＳ４６３～ステップＳ４７２に示すように、メイン第２入力ポート格納領域２に記憶されているデータとメイン第２入力ポート格納領域１に記憶されているデータとを比較し、その値がオフからオンに遷移している場合に、当該データが示すスイッチに対応するボタンの操作やセンサでの検出が行われたと判断し、リサイクルデータの対応するデータを更新する。

ここでは、具体的なリサイクルデータの更新に関する詳細な説明は省略するが、例えば、入力ポート格納領域２（図１２参照）に記憶されているメダル通過チェックスイッチ１やメダル通過チェックスイッチ２のデータ等が、無操作コマンドによって受信された場合に、上述したステップＳ４６３～ステップＳ４７２に示すような処理が行われる。

また、メダル通過チェックスイッチ１やメダル通過チェックスイッチ２のデータを用いない場合、上述したステップＳ４７３、ステップＳ４７４の処理を省略することができる。

次に、サブＣＰＵ１５１は、メイン第３入力ポート格納領域１に記憶されているデータを、メイン第３入力ポート格納領域２にコピーする（ステップＳ４７５）。次に、サブＣＰＵ１５１は、受信パラメータ３のデータを、メイン第３入力ポート格納領域１に格納する（ステップＳ４７６）。

次に、サブＣＰＵ１５１は、メイン第３入力ポート格納領域２に記憶されたリールインデックスセンサ１～３とメイン第３入力ポート格納領域１に記憶されたリールインデックスセンサ１～３とを比較し、いずれかのセンサの値が、オフからオンに遷移したか否かを判断する（ステップＳ４７７）。ここで、リールインデックスセンサ１～３がオフからオンに遷移していないと判断した場合には（ステップＳ４７７がＮＯ判定の場合）、サブＣＰＵ１５１は、リサイクルデータ処理を終了する。

一方、リールインデックスセンサ１～３のいずれかがオフからオンに遷移していると判断した場合には（ステップＳ４７７がＹＥＳ判定の場合）、サブＣＰＵ１５１は、リサイクルデータのリール回転回数（オフからオンに遷移したリールインデックスセンサに対応するリールのリール回転回数）に「１」加算する（ステップＳ４７８）。その後、サブＣＰＵ１５１は、リサイクルデータ処理を終了する。

なお、ここまで、本発明の実施形態として、パチスロ１に関するリサイクルデータの取得方法や記録方法に関して説明してきたが、パチンコ機に関しても同様に、本発明の技術的思想を適用することができる。例えば、パチンコ機であれば、遊技球が通過する始動口や入賞口の動作回数、演出のための役物の動作回数、遊技球の発射装置の動作回数などを含むリサイクルデータを取得し、記録することができる。例えば、始動口や入賞口については、スイッチや遊技球通過センサで検知することにより、動作回数を把握できる。役物については、役物を作動させるモータに関するパルスデータ等から動作回数を把握できる。また、発射装置については、遊技球の発射等をセンサで検知することにより、動作回数を把握することができる。

なお、ここまで物理的にメダルを払い出すタイプの遊技機であるパチスロ１を前提として説明を行ったが、入賞に応じて獲得された遊技価値をデータのみで扱い、物理的にメダルの払い出しを行わない管理遊技機においても本発明を適用することができる。なお、管理遊技機とは、周辺機器と遊技価値に関するデータを、周辺機器との間で双方向通信可能な遊技機である。管理遊技機の所定の端子板に接続可能な周辺機器では、遊技機から送信されるデータに基づいてカード等の遊技情報管理媒体に、遊技価値に関するデータ（従来の遊技機でいうところの獲得、及び消費したメダルの枚数情報に相当するデータ）が記録され遊技者に価値の付与がなされる。

＜端末装置の構成＞
次に、図３１を参照して、端末装置５００の構成について説明する。なお、図３１は、端末装置５００の構成を示すブロック図である。ただし、図３１に示す構成は、端末装置５００の代表的な構成を例示したに過ぎない。端末装置５００と同等の機能を、他の様々な構成のコンピュータで実現することができる。

端末装置５００は、ＣＰＵ（Central Processing Unit）５０１、ＲＯＭ（Read Only Memory）５０２、ＲＡＭ（Random Access Memory）５０３、ディスプレイコントローラ５０４、ディスプレイ５０５、入力機器インタフェース５０６、キーボード５０７、マウス５０８、外部記憶装置５０９、外部記録媒体インタフェース５１０、遊技機インタフェース５１１、及びこれらの構成要素を互いに接続するバス５１２を含んでいる。

ＣＰＵ５０１は、端末装置５００の各構成要素の動作を制御し、ＯＳの制御下で、ユーザの操作に応じて、リサイクルデータをパチスロ１から読み取り、読み取ったリサイクルデータの記録や管理を行う。

ＲＯＭ５０２には、端末装置５００の起動時に実行されるプログラム等が格納される。ＲＡＭ５０３には、ＣＰＵ５０１で実行されるプログラムや、それらのプログラムが実行中に使用するデータ等が一時的に格納される。

ディスプレイコントローラ５０４は、ＣＰＵ５０１が発行する描画命令を実際に処理するための専用コントローラである。ディスプレイコントローラ５０４で処理された描画データは、一旦グラフィックメモリに書き込まれ、その後、ディスプレイ５０５に出力される。ディスプレイ５０５は、例えば、ＬＣＤ（Liquid Crystal Display）やＣＲＴ（Cathode Ray Tube）で構成される表示装置である。

入力機器インタフェース５０６は、キーボード５０７やマウス５０８から入力された信号を受信して、その信号パターンに応じて所定の指令をＣＰＵ５０１に送信する。キーボード５０７やマウス５０８は、例えば、リサイクルデータをパチスロ１から読み取るための指示や、読み取ったリサイクルデータの記録や管理を行うための指示をする場合などに用いられる。

外部記憶装置５０９は、例えば、ハードディスクドライブ（ＨＤＤ）のような記憶装置であり、この装置内には上述したプログラムのデータやリサイクルデータが記録される。プログラムのデータは、実行時に、必要に応じてそこからＲＡＭ５０３にロードされる。

外部記録媒体インタフェース５１０は、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）などの可搬型の外部記録媒体５２０の記録面にアクセスして、そこに記録されているデータを読み取ったり、フラッシュメモリ等の可搬型メモリ５２１に対してデータの入出力を行う。上述したプログラムのデータやリサイクルデータは、外部記録媒体５２０や可搬型メモリ５２１のような外部記録媒体に記録されうる。

遊技機インタフェース５１１は、パチスロ１のリサイクルデータインタフェース２３０と（例えば、シリアル通信のＪＴＡＧ規格によって）接続され、そこで、パチスロ１との間のデータ通信を可能とする。遊技機インタフェース５１１とリサイクルデータインタフェース２３０とを介して端末装置５００とパチスロ１の副制御基板７２が接続された後、ユーザが端末装置５００を操作して、パチスロ１の副制御基板７２のＦＲＡＭ１５２ｂに記憶されているリサイクルデータを受信し、外部記憶装置５０９等に記憶する。パチスロ１の副制御基板７２は、端末装置５００から、リサイクルデータ送信の指示を受信した場合に、ＤＲＡＭ１５２ａからリサイクルデータを読み出し、端末装置５００に送信する。また、リサイクルデータは、テキストデータやＣＳＶ形式のファイルを含む様々な形式のファイルであってもよい。

１・・・パチスロ
３Ｌ，３Ｃ，３Ｒ・・・リール
４・・・リール表示窓
６・・・情報表示器
１１・・・表示装置
１７Ｌ，１７Ｃ，１７Ｒ・・・ストップボタン
７１・・・主制御基板
７２・・・副制御基板
８６・・・ロムカートリッジ基板
９０・・・主制御回路
９１・・・マイクロプロセッサ
１０１・・・メインＣＰＵ
１０２・・・メインＲＯＭ
１０３・・・メインＲＡＭ
１５０・・・副制御回路
１５１・・・サブＣＰＵ
１５２・・・サブＲＡＭ１５２
１５２ａ・・・ＦＲＡＭ
１５２ｂ・・・ＤＲＡＭ
１５３・・・ＧＰＵ
１５４・・・ＶＲＡＭ
５００・・・端末装置

Claims (2)

1. 遊技の進行を制御する主制御部と、
   前記主制御部に一方向の通信で接続された副制御部と、
   遊技に関わる部品群と、を備え、
   前記主制御部は、
   各種データを記憶することが可能な主記憶手段と、
   前記主制御部に接続された前記部品群からの制御信号を入力するための入力ポートと、
   前記入力ポートからの制御信号を前記主記憶手段の入力領域に入力情報として記憶するためのポート入力記憶手段と、
   前記入力領域に記憶された入力情報を前記副制御部に送信する送信手段と、を有し、
   前記副制御部は、
   各種データを記憶することが可能で、無通電状態で記憶されたデータを保持することが不可能な第１副記憶手段と、
   各種データを記憶することが可能で、無通電状態で記憶されたデータを保持することが可能な第２副記憶手段と、
   前記送信手段により送信された前記入力情報に基づいて、前記部品群のうち、対応する部品に関する動作回数を算出し、前記部品に対応付けされた前記第１副記憶手段の入力情報格納領域に、前記算出された動作回数を記憶する動作回数更新手段と、
   前記入力情報格納領域に記憶された前記入力情報を、所定の条件が成立した場合に前記第２副記憶手段に保存する第２副記憶保存手段と、を有することを特徴とする遊技機。
2. 前記入力情報格納領域は、前記入力情報のビット単位に更新する領域が１から４バイトの単位で割り当てられ、
   前記動作回数更新手段は、前記入力情報のビット単位に前記入力情報格納領域を更新するための更新条件が定められ、定められた更新条件が成立した場合に、前記入力情報格納領域の前記入力情報のビット単位に割り当てられた前記更新条件に対応した領域を更新することを特徴とする、請求項１に記載の遊技機。

Images