JP7027875B2 - Matrix converter and power conversion system - Google Patents
Matrix converter and power conversion system Download PDFInfo
- Publication number
- JP7027875B2 JP7027875B2 JP2017245554A JP2017245554A JP7027875B2 JP 7027875 B2 JP7027875 B2 JP 7027875B2 JP 2017245554 A JP2017245554 A JP 2017245554A JP 2017245554 A JP2017245554 A JP 2017245554A JP 7027875 B2 JP7027875 B2 JP 7027875B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- power
- input
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
本発明は、マトリックスコンバータおよび電力変換システムに関する。 The present invention relates to a matrix converter and a power conversion system.
交流電力を交流電力へ直接変換する電力変換器は、一般的に、マトリックスコンバータとして知られている。マトリックスコンバータは、変換するスイッチング素子が１段である。これにより、マトリックスコンバータは、コンバータおよびインバータを組合せた電力変換器に比べて、効率を高めることができる。また、マトリックスコンバータは、直流電圧を扱う回路を有さないことから、平滑用のコンデンサも不要であり、装置寿命が長く、信頼性が高いというメリットがある。 A power converter that directly converts AC power into AC power is generally known as a matrix converter. The matrix converter has one stage of switching elements to be converted. This allows the matrix converter to be more efficient than a power converter that combines a converter and an inverter. Further, since the matrix converter does not have a circuit that handles DC voltage, it does not require a smoothing capacitor, and has the advantages of long device life and high reliability.
例えば特許文献１には、マトリックスコンバータの変調方法が開示されている。特許文献１では、入力された３相交流電力の位相区間を、この３相交流電力の電圧の大小関係に基づいて６個のモードへ区分する。そして、電圧の最大値を１へ規格化した３相交流電力の電圧から、モードに応じて２相を選択し、選択した２相の電圧をインバータの直流母線ＰＮとみなす。そして、直流母線ＰＮを電圧源とした鋸歯状波のキャリアを生成するとともに、インバータ同様に制御信号をキャリアで変調することでＰＷＭ（Pulse Width Modulation）信号を生成し、ＰＷＭ信号をフィルタにより復調することで制御信号を再現する。特許文献１によれば、マトリックスコンバータにおいても、インバータ同様の電力変換が、簡易な構成および処理により可能であることが示されている。
For example,
また、例えば非特許文献１には、マトリックスコンバータの入力側に発電機を接続し、発電機側の力率を調整する技術が開示されている。
Further, for example, Non-Patent
しかし、上述の特許文献１に開示されている従来技術では、入力された３相交流電力の電圧位相と電流位相とが一致している。このため、入力された３相交流電力の電流位相と電圧位相とに位相差をもうけ、発電機側の力率を調整できる技術が望まれていた。
However, in the prior art disclosed in
本願の開示技術は、上記に鑑みてなされたものであり、例えば、入力側の力率を調整できるマトリックスコンバータおよび電力変換システムを提供することを目的とする。 The disclosed technique of the present application has been made in view of the above, and an object thereof is, for example, to provide a matrix converter and a power conversion system capable of adjusting the power factor on the input side.
上述した課題を解決し、目的を達成するために、例えば、入力された３相交流電力を３相交流電力に直接変換して負荷へ出力するマトリックスコンバータは、前記入力された３相交流電力の前記負荷への供給をＯＮ／ＯＦＦする双方向スイッチ回路と、前記３相交流電力に基づく３相交流電圧と同期する３相同期信号を生成する同期信号生成部と、前記３相同期信号の位相を調整する位相調整部と、前記入力された３相交流電力に対して、前記位相調整部により前記３相同期信号の位相が調整された３相位相調整後信号における各相の電圧の大小関係に応じて区分された複数のモードに応じて異なる仮想ＡＣ／ＤＣ変換処理を行うと共に、前記入力された３相交流電力のうち２相を選択し、選択した２相の線間電圧に対し、前記複数のモードに応じて異なる仮想ＤＣ／ＡＣ変換処理を行うように、前記双方向スイッチ回路のスイッチングパターンを生成する制御部と、を備えた。 In order to solve the above-mentioned problems and achieve the purpose, for example, the matrix converter that directly converts the input three-phase AC power into the three-phase AC power and outputs it to the load is the input three-phase AC power. A bidirectional switch circuit that turns the supply to the load on and off, a synchronization signal generator that generates a three-phase synchronization signal that synchronizes with the three-phase AC voltage based on the three-phase AC power, and the phase of the three-phase synchronization signal. The magnitude relationship between the phase adjustment unit that adjusts the voltage and the voltage of each phase in the three-phase phase-adjusted signal in which the phase of the three-phase synchronization signal is adjusted by the phase adjustment unit with respect to the input three-phase AC power. While performing different virtual AC / DC conversion processing according to a plurality of modes classified according to the above, two phases are selected from the input three-phase AC power, and the line voltage of the selected two phases is A control unit for generating a switching pattern of the bidirectional switch circuit is provided so as to perform different virtual DC / AC conversion processes according to the plurality of modes.
本願の開示技術によれば、例えば、入力側の力率を調整することができる。 According to the disclosed technique of the present application, for example, the power factor on the input side can be adjusted.
以下に、開示技術にかかるマトリックスコンバータの実施形態の一例を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。 Hereinafter, an example of an embodiment of the matrix converter according to the disclosed technique will be described in detail with reference to the drawings. The present invention is not limited to this embodiment.
［実施形態］
図１は、実施形態にかかる電力変換システムの構成を示す図である。実施形態にかかる電力変換システムＣＳは、マトリックスコンバータ１を有する。実施形態は、電力変換システムＣＳにおいて、マトリックスコンバータ１の入力側の３相交流発電機を風力発電機とするが、風力発電機に限られず、３相交流発電機一般とすることができる。また、実施形態は、電力変換システムＣＳにおいて、マトリックスコンバータ１の出力側の負荷を電力系統とするが、電力系統に限られず、負荷一般とすることができる。
[Embodiment]
FIG. 1 is a diagram showing a configuration of a power conversion system according to an embodiment. The power conversion system CS according to the embodiment has a
電力変換システムＣＳは、マトリックスコンバータ１、風力発電システムＧＳを有する。風力発電システムＧＳは、プロペラＰ、発電機Ｇ、位相差情報生成器１００を有する。発電機Ｇには、その回転子にプロペラＰが接続されている。発電機Ｇは、プロペラＰが風力で回転することにより回転子が回転し、３相交流電力を発電する。発電機Ｇは、発電した３相交流電力を、マトリックスコンバータ１へ出力する。
The power conversion system CS includes a
発電機Ｇは、風速やプロペラＰのピッチなどに応じて入力トルク（風速）が変化する。発電機Ｇが風力発電機などの誘導発電機である場合には、入力トルク（風速）に基づいて発電機Ｇの入力力率を算出できることから、例えば、位相差情報生成器１００は、発電機Ｇの入力トルク（風速）に基づく発電機Ｇの入力力率をもとに、発電機Ｇの効率およびマトリックスコンバータ１の電圧利用率を最大にするような発電機Ｇの入力力率の制御を行う位相差θを算出する。そして、位相差情報生成器１００は、所定のタイミングで算出した位相差θをマトリックスコンバータ１へ出力する。なお、所定のタイミングは、発電機Ｇの入力トルク（風速）の変化量が、位相差θを最後に算出したときから所定値以上となったタイミングであってもよいし、リアルタイムもしくは所定周期のタイミングであってもよい。
The input torque (wind speed) of the generator G changes according to the wind speed, the pitch of the propeller P, and the like. When the generator G is an induction generator such as a wind power generator, the input power factor of the generator G can be calculated based on the input torque (wind speed). Therefore, for example, the phase
マトリックスコンバータ１は、発電機Ｇから、３相の電力線Ｌｒ，Ｌｓ，Ｌｔを介して３相交流電力が入力される。マトリックスコンバータ１は、入力された３相交流電力を、直流電力に変換することなく、３相交流電力に直接変換して３相の電力線Ｌｕ，Ｌｖ，Ｌｗを介して電力系統ＰＳへ送出する。マトリックスコンバータ１へ入力された３相交流電力と、マトリックスコンバータ１から出力される３相交流電力とは、電圧および周波数が互いに異なる。入力された３相交流電力は、例えば、Ｒ相の交流電力、Ｓ相の交流電力、Ｔ相の交流電力を含む。出力される３相交流電力は、例えば、Ｕ相の交流電力、Ｖ相の交流電力、Ｗ相の交流電力を含む。
In the
図１に示すように、マトリックスコンバータ１は、３相リアクトル４０、入力コンデンサ５０、減算器６０、双方向スイッチ回路１０、制御信号発生部３０、制御部２０を備える。
As shown in FIG. 1, the
３相リアクトル４０は、例えば、複数のリアクトル４１～４３を有する。リアクトル４１は、例えば、Ｒ相の電力線Ｌｒに直列に挿入されている。リアクトル４２は、例えば、Ｓ相の電力線Ｌｓに直列に挿入されている。リアクトル４３は、例えば、Ｔ相の電力線Ｌｔに直列に挿入されている。３相リアクトル４０は、例えば、３相の電力線Ｌｒ，Ｌｓ，Ｌｔにおける電流および電圧のリップルを低減する。
The three-
入力コンデンサ５０は、例えば、複数のコンデンサ５１～５３を有する。コンデンサ５１は、例えば、一端がＲ相の電力線Ｌｒに接続され、他端がコンデンサ５２，５３に接続されている。コンデンサ５２は、例えば、一端がＳ相の電力線Ｌｓに接続され、他端がコンデンサ５１，５３に接続されている。コンデンサ５３は、例えば、一端がＴ相の電力線Ｌｔに接続され、他端がコンデンサ５１，５２に接続されている。入力コンデンサ５０は、例えば、３相の電力線Ｌｒ，Ｌｓ，Ｌｔにおける電流および電圧のリップルを低減する。
The
減算器６０は、位相差情報生成器１００から出力された位相差θの入力を受け付ける入力インターフェースを含む。減算器６０は、例えば発電機Ｇから出力された３相交流電力に基づく３相交流電圧（例えば、Ｒ相の交流電圧）と同期する３相同期信号を生成し、３相同期信号に位相差θを減算することで３相同期信号の位相を調整した３相位相調整後信号（後述のＲ相位相差電圧、Ｓ相位相差電圧、Ｔ相位相差電圧）を制御部２０へ出力する。なお、マトリックスコンバータ１は、減算器６０に代えて、加算器を有してもよい。
The
ここで、発電機Ｇから出力されマトリックスコンバータ１へ入力されるＲ，Ｓ，Ｔの３相交流電力（以下「入力交流電力」という）の電圧は、下記（１．１）式～（１．３）式でそれぞれ表されるように、電圧の最大振幅を単位振幅１とする規格化が行われたＲ相規格化電圧Ａ、Ｓ相規格化電圧Ｂ、Ｔ相規格化電圧Ｃとする。Ｒ相規格化電圧Ａ、Ｓ相規格化電圧Ｂ、Ｔ相規格化電圧Ｃそれぞれは、√(３／２)を乗ずることで線間電圧実効値へ換算できる。Ｒ相規格化電圧Ａ、Ｓ相規格化電圧Ｂ、Ｔ相規格化電圧Ｃは、入力された３相交流電力に基づく３相交流電圧と同期する３相同期信号の一例である。
Ｒ相規格化電圧 Ａ=sin(ωｔ＋θ) ・・・（１．１）
Ｓ相規格化電圧 Ｂ=sin(ωｔ＋θ＋４π／３) ・・・（１．２）
Ｔ相規格化電圧 Ｃ=sin(ωｔ＋θ＋８π／３) ・・・（１．３）
Here, the voltages of the three-phase AC power of R, S, and T (hereinafter referred to as “input AC power”) output from the generator G and input to the
R phase normalized voltage A = sin (ωt + θ) ・ ・ ・ (1.1)
S-phase normalized voltage B = sin (ωt + θ + 4π / 3) ・ ・ ・ (1.2)
T-phase normalized voltage C = sin (ωt + θ + 8π / 3) ・ ・ ・ (1.3)
また、３相交流電力のＲ相の規格化電圧に位相差θが減算されたＲ，Ｓ，Ｔの３相交流電力（以下「位相差交流電力」という）の電圧は、下記（２．１）式～（２．３）式それぞれで表されるＲ相位相差電圧ａ、Ｓ相位相差電圧ｂ、Ｔ相位相差電圧ｃとする。Ｒ相位相差電圧ａ、Ｓ相位相差電圧ｂ、Ｔ相位相差電圧ｃは、３相同期信号の位相が調整された３相位相調整後信号の一例である。Ｒ相位相差電圧ａ、Ｓ相位相差電圧ｂ、Ｔ相位相差電圧ｃは、Ｒ相規格化電圧Ａ、Ｓ相規格化電圧Ｂ、Ｔ相規格化電圧Ｃと比較して、θが正の場合はそれぞれ位相がθだけ遅れており、θが負の場合はそれぞれ位相がθだけ進んでいる。θが０の場合は、Ｒ相位相差電圧ａとＲ相規格化電圧Ａ、Ｓ相位相差電圧ｂとＳ相規格化電圧Ｂ、Ｔ相位相差電圧ｃとＴ相規格化電圧Ｃのそれぞれが、同位相である。
Ｒ相位相差電圧 ａ=sin(ωｔ) ・・・（２．１）
Ｓ相位相差電圧 ｂ=sin(ωｔ＋４π／３) ・・・（２．２）
Ｔ相位相差電圧 ｃ=sin(ωｔ＋８π／３) ・・・（２．３）
The voltage of the R, S, and T three-phase AC power (hereinafter referred to as "phase difference AC power") obtained by subtracting the phase difference θ from the R-phase standardized voltage of the three-phase AC power is as follows (2.1). ) To the R phase phase difference voltage a, the S phase phase difference voltage b, and the T phase phase difference voltage c represented by each of the equations (2.3). The R-phase phase difference voltage a, the S-phase phase difference voltage b, and the T-phase phase difference voltage c are examples of the three-phase phase-adjusted signal in which the phase of the three-phase synchronous signal is adjusted. When θ is positive, the R-phase phase difference voltage a, the S-phase phase difference voltage b, and the T-phase phase difference voltage c are compared with the R-phase standardized voltage A, the S-phase standardized voltage B, and the T-phase standardized voltage C. Each phase is delayed by θ, and when θ is negative, each phase is advanced by θ. When θ is 0, the R-phase phase difference voltage a and the R-phase standardized voltage A, the S-phase phase difference voltage b and the S-phase standardized voltage B, and the T-phase phase difference voltage c and the T-phase standardized voltage C are the same. The phase.
R phase phase difference voltage a = sin (ωt) ・ ・ ・ (2.1)
S-phase phase difference voltage b = sin (ωt + 4π / 3) ・ ・ ・ (2.2)
T-phase phase difference voltage c = sin (ωt + 8π / 3) ・ ・ ・ (2.3)
双方向スイッチ回路１０は、発電機Ｇから入力された３相交流電力を３相交流電力へ変換するように、入力された３相交流電力の電力系統ＰＳへの供給をＯＮ／ＯＦＦする。例えば、双方向スイッチ回路１０は、９つの双方向スイッチＳＲＵ，ＳＳＵ，ＳＴＵ，ＳＲＶ，ＳＳＶ，ＳＴＶ，ＳＲＷ，ＳＳＷ，ＳＴＷを有する。双方向スイッチ回路１０は、制御部２０による制御のもと、９つの双方向スイッチＳＲＵ～ＳＴＷがそれぞれ所定のタイミングでＯＮ／ＯＦＦすることで、入力された３相交流電力を３相交流電力へ変換する。
The
双方向スイッチＳＲＵは、例えば、Ｒ相の交流電力からＵ相の交流電力の成分を生成する。双方向スイッチＳＲＵは、例えば、制御部２０からスイッチング信号φＳＲＵを受けて、スイッチング信号φＳＲＵに応じて、Ｒ相の電力線ＬｒとＵ相の電力線Ｌｕとの接続をＯＮ／ＯＦＦする。
The bidirectional switch SRU generates, for example, a component of U-phase AC power from R-phase AC power. The bidirectional switch SRU receives, for example, the switching signal φSRU from the
双方向スイッチＳＳＵは、例えば、Ｓ相の交流電力からＵ相の交流電力の成分を生成する。双方向スイッチＳＳＵは、例えば、制御部２０からスイッチング信号φＳＳＵを受けて、スイッチング信号φＳＳＵに応じて、Ｓ相の電力線ＬｓとＵ相の電力線Ｌｕとの接続をＯＮ／ＯＦＦする。
The bidirectional switch SSU generates, for example, a component of U-phase AC power from S-phase AC power. The bidirectional switch SSU receives, for example, the switching signal φSSU from the
双方向スイッチＳＴＵは、例えば、Ｔ相の交流電力からＵ相の交流電力の成分を生成する。双方向スイッチＳＴＵは、例えば、制御部２０からスイッチング信号φＳＴＵを受けて、スイッチング信号φＳＴＵに応じて、Ｔ相の電力線ＬｔとＵ相の電力線Ｌｕとの接続をＯＮ／ＯＦＦする。
The bidirectional switch STU, for example, generates a component of U-phase AC power from T-phase AC power. The bidirectional switch STU receives, for example, the switching signal φSTU from the
双方向スイッチＳＲＵ，ＳＳＵ，ＳＴＵは、Ｕ相の電力線Ｌｕに共通に接続されており、双方向スイッチＳＲＵ，ＳＳＵ，ＳＴＵから供給されたＵ相の交流電力の成分は、Ｕ相の電力線Ｌｕ上で合成されＵ相の交流電力として電力系統ＰＳへ送出される。 The bidirectional switches SRU, SSU, and STU are commonly connected to the U-phase power line Lu, and the components of the U-phase AC power supplied from the bidirectional switches SRU, SSU, and STU are on the U-phase power line Lu. It is synthesized in and sent to the power system PS as U-phase AC power.
双方向スイッチＳＲＶは、例えば、Ｒ相の交流電力からＶ相の交流電力の成分を生成する。双方向スイッチＳＲＶは、例えば、制御部２０からスイッチング信号φＳＲＶを受けて、スイッチング信号φＳＲＶに応じて、Ｒ相の電力線ＬｒとＶ相の電力線Ｌｖとの接続をＯＮ／ＯＦＦする。
The bidirectional switch SRV generates, for example, a component of V-phase AC power from R-phase AC power. The bidirectional switch SRV receives, for example, the switching signal φSRV from the
双方向スイッチＳＳＶは、例えば、Ｓ相の交流電力からＶ相の交流電力の成分を生成する。双方向スイッチＳＳＶは、例えば、制御部２０からスイッチング信号φＳＳＶを受けて、スイッチング信号φＳＳＶに応じて、Ｓ相の電力線ＬｓとＶ相の電力線Ｌｖとの接続をＯＮ／ＯＦＦする。
The bidirectional switch SSV generates, for example, a component of V-phase AC power from S-phase AC power. The bidirectional switch SSV receives, for example, the switching signal φSSV from the
双方向スイッチＳＴＶは、例えば、Ｔ相の交流電力からＶ相の交流電力の成分を生成する。双方向スイッチＳＴＶは、例えば、制御部２０からスイッチング信号φＳＴＶを受けて、スイッチング信号φＳＲＶに応じて、Ｔ相の電力線ＬｔとＶ相の電力線Ｌｖとの接続をＯＮ／ＯＦＦする。
The bidirectional switch STV, for example, generates a component of V-phase AC power from T-phase AC power. The bidirectional switch STV receives, for example, the switching signal φSTV from the
双方向スイッチＳＲＶ，ＳＳＶ，ＳＴＶは、Ｖ相の電力線Ｌｖに共通に接続されており、双方向スイッチＳＲＶ，ＳＳＶ，ＳＴＶから供給されたＶ相の交流電力の成分は、Ｖ相の電力線Ｌｖ上で合成されＶ相の交流電力として電力系統ＰＳへ送出される。 The bidirectional switches SRV, SSV, and STV are commonly connected to the V-phase power line Lv, and the components of the V-phase AC power supplied from the bidirectional switches SRV, SSV, and STV are on the V-phase power line Lv. It is synthesized in and sent to the power system PS as V-phase AC power.
双方向スイッチＳＲＷは、例えば、Ｒ相の交流電力からＷ相の交流電力の成分を生成する。双方向スイッチＳＲＷは、例えば、制御部２０からスイッチング信号φＳＲＷを受けて、スイッチング信号φＳＲＷに応じて、Ｒ相の電力線ＬｒとＷ相の電力線Ｌｗとの接続をＯＮ／ＯＦＦする。
The bidirectional switch SRW generates, for example, a component of the W phase AC power from the R phase AC power. The bidirectional switch SRW receives, for example, the switching signal φSRW from the
双方向スイッチＳＳＷは、例えば、Ｓ相の交流電力からＷ相の交流電力の成分を生成する。双方向スイッチＳＳＷは、例えば、制御部２０からスイッチング信号φＳＳＷを受けて、スイッチング信号φＳＳＷに応じて、Ｓ相の電力線ＬｓとＷ相の電力線Ｌｗとの接続をＯＮ／ＯＦＦする。
The bidirectional switch SSW generates, for example, a component of the AC power of the W phase from the AC power of the S phase. The bidirectional switch SSW receives, for example, the switching signal φSSW from the
双方向スイッチＳＴＷは、例えば、Ｔ相の交流電力からＷ相の交流電力の成分を生成する。双方向スイッチＳＴＷは、例えば、制御部２０からスイッチング信号φＳＴＷを受けて、スイッチング信号φＳＴＷに応じて、Ｔ相の電力線ＬｔとＷ相の電力線Ｌｗとの接続をＯＮ／ＯＦＦする。
The bidirectional switch STW generates, for example, a component of the W phase AC power from the T phase AC power. The bidirectional switch STW receives, for example, the switching signal φSTW from the
双方向スイッチＳＲＷ，ＳＳＷ，ＳＴＷは、Ｗ相の電力線Ｌｗに共通に接続されており、双方向スイッチＳＲＷ，ＳＳＷ，ＳＴＷから供給されたＷ相の交流電力の成分は、Ｗ相の電力線Ｌｗ上で合成されＷ相の交流電力として電力系統ＰＳへ送出される。 The bidirectional switches SRW, SSW, and STW are commonly connected to the W phase power line Lw, and the components of the W phase AC power supplied from the bidirectional switches SRW, SSW, and STW are on the W phase power line Lw. It is synthesized in and sent to the power system PS as W-phase AC power.
（双方向スイッチ）
図２は、実施形態における双方向スイッチの構成を示す図である。各双方向スイッチＳＲＵ～ＳＴＷは、例えば、図２（ａ）に示すスイッチＳと等価である。図２（ａ）に示すスイッチＳは、制御部２０から制御端子ＣＴ経由でスイッチング信号を受け、ＯＮして端子Ｔ１と端子Ｔ２とを接続したり、ＯＦＦして端子Ｔ１と端子Ｔ２とを遮断したりする。スイッチＳは、端子Ｔ１と端子Ｔ２との間で双方向に電流が流れ得る。
(Bidirectional switch)
FIG. 2 is a diagram showing a configuration of a bidirectional switch according to an embodiment. Each bidirectional switch SRU to STW is equivalent to, for example, the switch S shown in FIG. 2 (a). The switch S shown in FIG. 2A receives a switching signal from the
図２（ａ）に示すスイッチＳは、理想的なスイッチである。実際にスイッチを構成する素子は、スイッチング時間が存在するため、転流する時の開放モード、短絡モードを考慮して、例えば、図２（ｂ）、または図２（ｃ）に示すように接続されて構成されていてもよい。図２（ｂ）に示す構成は、例えば、逆阻止機能を有する素子ＥＬ１，ＥＬ２を並列接続して実現された構成である。逆阻止機能を有する素子ＥＬ１，ＥＬ２は、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ（Insulated Gate Bipolar Transistor））でもよい。端子Ｔ１’，Ｔ２’は、それぞれ、図２（ａ）に示す端子Ｔ１，Ｔ２に対応しており、制御端子ＣＴ１’，ＣＴ２’は、図２（ａ）に示す制御端子ＣＴに対応している。 The switch S shown in FIG. 2A is an ideal switch. Since the elements actually constituting the switch have a switching time, they are connected as shown in FIG. 2 (b) or FIG. 2 (c), for example, in consideration of the open mode and the short circuit mode at the time of commutation. It may be configured. The configuration shown in FIG. 2B is, for example, a configuration realized by connecting elements EL1 and EL2 having a reverse blocking function in parallel. The elements EL1 and EL2 having the reverse blocking function may be, for example, an insulated gate bipolar transistor (IGBT). The terminals T1'and T2'correspond to the terminals T1 and T2 shown in FIG. 2A, respectively, and the control terminals CT1'and CT2' correspond to the control terminal CT shown in FIG. 2A. There is.
あるいは、図２（ｃ）に示す構成は、例えば、逆阻止機能を有さない素子ＥＬ１１，ＥＬ１２を直列接続して実現された構成である。逆阻止機能を有さない素子ＥＬ１１，ＥＬ１２は、例えば、還流ダイオードが両端に接続された絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）でもよいし、または、電界効果トランジスタ（ＦＥＴ（Field Effect Transistor））でもよい。端子Ｔ１”は、図２（ａ）に示す端子Ｔ１に対応している。端子Ｔ２”は、図２（ａ）に示す端子Ｔ２に対応している。制御端子ＣＴ１”，ＣＴ２”は、図２（ａ）に示す制御端子ＣＴに対応している。 Alternatively, the configuration shown in FIG. 2C is, for example, a configuration realized by connecting elements EL11 and EL12 having no reverse blocking function in series. The elements EL11 and EL12 having no reverse blocking function may be, for example, an insulated gate bipolar transistor (IGBT) in which a freewheeling diode is connected at both ends, or a field effect transistor (FET). The terminal T1 "corresponds to the terminal T1 shown in FIG. 2 (a). The terminal T2" corresponds to the terminal T2 shown in FIG. 2 (a). The control terminals CT1 "and CT2" correspond to the control terminal CT shown in FIG. 2A.
説明を図１へ戻す。制御信号発生部３０は、負荷側に出力する任意の３相交流電力に応じた制御信号（第２の制御信号）ｕ，ｖ，ｗを発生させて制御部２０へ供給する。制御信号ｕ，ｖ，ｗは、本実施形態では、正弦波である。制御信号ｕは、電力系統ＰＳへ供給すべきＵ相の交流電圧に応じた交流波形（例えば、本実施形態では正弦波）である。制御信号ｖは、電力系統ＰＳへ供給すべきＶ相の交流電圧に応じた交流波形（例えば、本実施形態では正弦波）である。例えば、制御信号ｗは、電力系統ＰＳへ供給すべきＷ相の交流電圧に応じた交流波形（例えば、本実施形態では正弦波）である。
The explanation is returned to FIG. The control
制御部２０は、双方向スイッチ回路１０における各双方向スイッチＳＲＵ～ＳＴＷのスイッチングパターンを生成する。例えば、制御部２０は、双方向スイッチ回路１０が入力された３相交流電力に対して仮想ＡＣ／ＤＣ変換処理を行い、仮想ＡＣ／ＤＣ変換処理が行われた電力に対して仮想ＤＣ／ＡＣ変換処理を行うように、双方向スイッチ回路１０のスイッチングパターン（すなわち、スイッチング信号のパターン）を生成する。以下において、「仮想ＡＣ／ＤＣ変換処理を行う」とは、ＡＣ／ＤＣ変換処理を仮想的に行うことを意味し、「仮想ＤＣ／ＡＣ変換処理を行う」とは、ＤＣ／ＡＣ変換処理を仮想的に行うことを意味する。
The
このとき、制御部２０は、入力交流電力に対して、位相差交流電力における各相の電圧の大小関係に応じて区分された複数のモード（例えば、図３に示すモード１～６）について互いに異なる仮想ＡＣ／ＤＣ変換処理を行うように、双方向スイッチ回路１０のスイッチングパターンを生成する。
At this time, the
具体的には、制御部２０は、位相差交流電力における電圧（例えば、Ｒ相の交流電圧）を検出し、検出された電圧から、位相差交流電力のゼロクロス点を検出する。制御部２０は、検出されたゼロクロス点に基づいて（例えば、検出されたゼロクロス点を基準として入力側の各相の位相を推定することにより）、位相差交流電力の各相（Ｒ相、Ｓ相、Ｔ相）の交流電圧を第１の制御信号として推定するとともに、推定された各相の交流電圧の大小関係に応じてそのときのモードが複数のモードにおけるどのモードであるかを認識する。
Specifically, the
このとき、制御部２０は、入力交流電力に対して、複数のモードに対し異なる第１のキャリア波形パターン（例えば、図５に示す第１のキャリア波形パターンＣＷ１１～ＣＷ１３）を用いて仮想ＡＣ／ＤＣ変換処理を行うように双方向スイッチ回路１０を制御する。すなわち、制御部２０は、認識されたモードに応じて、仮想ＡＣ／ＤＣ変換処理に用いるべき第１のキャリア波形パターンを決定し、決定された第１のキャリア波形パターンと入力側の相に対応した第１の制御信号とを比較して、比較結果に応じて仮想的に各双方向スイッチＳＲＵ～ＳＴＷが直流電力を発生させるような仮想的な複数のスイッチング信号（Ｒ相パルス、Ｓ相パルス、Ｔ相パルス）を発生させる。それとともに、制御部２０は、仮想的な複数のスイッチング信号（Ｒ相パルス、Ｓ相パルス、Ｔ相パルス）のレベル（Ｈｉｇｈ、Ｌｏｗ）の組合せに応じた複数の線間電圧発生区間（例えば、図５（ａ）に示す区間ｅ１，ｄ１，ｆ１）を求める。言い換えると、制御部２０は、直流電力を発生させるような仮想的なスイッチング動作を各双方向スイッチＳＲＵ～ＳＴＷが行うように制御し、各双方向スイッチＳＲＵ～ＳＴＷに仮想的にＡＣ／ＤＣ変換処理（仮想ＡＣ／ＤＣ変換処理）を行わせる。
At this time, the
なお、仮想的なスイッチング動作とは、実際に各双方向スイッチＳＲＵ～ＳＴＷが行うものとは異なるスイッチング動作であるが、仮想ＡＣ／ＤＣ変換→仮想ＤＣ／ＡＣ変換の途中段階における仮想的な直流電力を発生させることを考えるために各双方向スイッチＳＲＵ～ＳＴＷが仮想的に行っているものとみなすスイッチング動作である。途中段階における仮想的な直流電力を発生させる処理は、あくまで仮想的なものであって、実際にその処理自体が行われるわけではない。 The virtual switching operation is a switching operation different from that actually performed by each bidirectional switch SRU to STW, but is a virtual direct current in the middle stage of virtual AC / DC conversion → virtual DC / AC conversion. This is a switching operation that is considered to be virtually performed by the bidirectional switches SRU to STW in order to consider generating electric power. The process of generating virtual DC power in the middle stage is only virtual, and the process itself is not actually performed.
また、制御部２０は、仮想ＡＣ／ＤＣ変換処理が行われた電力に対して、複数のモード（例えば、図３に示すモード１～６）について互いに異なる仮想ＤＣ／ＡＣ変換処理を行うように、双方向スイッチ回路１０のスイッチングパターン（すなわち、スイッチング信号のパターン）を制御する。
Further, the
具体的には、制御部２０は、複数のモードに応じて異なる第２のキャリア波形パターン（例えば、図６に示す第２のキャリア波形パターンＣＷ２１～ＣＷ２６）を用いて仮想ＤＣ／ＡＣ変換処理を行うように双方向スイッチ回路１０を制御する。すなわち、制御部２０は、認識されたモードに応じて、仮想ＤＣ／ＡＣ変換処理に用いる複数の線間電圧発生区間に対応した第２のキャリア波形パターンを生成する。このとき、複数の線間電圧発生区間は、仮想的な複数のスイッチング信号のレベルの組合せに応じたものとなっている。つまり、制御部２０は、認識されたモードと、仮想的に各双方向スイッチＳＲＵ～ＳＴＷが直流電力を発生させるような複数のスイッチング信号のレベルの組合せとに応じて、第２のキャリア波形パターンを生成する。
Specifically, the
また、制御部２０は、制御信号ｕ，ｖ，ｗを出力側の相に対応した（例えば、Ｕ相、Ｖ相、Ｗ相の電圧波形に応じた正弦波の振幅に対応して大きさが変化する）第２の制御信号として制御信号発生部３０から受ける。制御部２０は、生成された第２のキャリア波形パターンと出力側の相に対応した第２の制御信号ｕ，ｖ，ｗとを比較して、双方向スイッチ回路１０における各双方向スイッチＳＲＵ～ＳＴＷのスイッチング信号φＳＲＵ～φＳＴＷを生成する。このとき、各第２の制御信号ｕ，ｖ，ｗは、電力系統ＰＳへ供給すべき交流電力に応じた３相交流波形である。これにより、双方向スイッチ回路１０から電力系統ＰＳに、各第２の制御信号ｕ，ｖ，ｗに応じた３相交流の交流電力が出力されるように制御できる。言い換えると、制御部２０は、各双方向スイッチＳＲＵ～ＳＴＷに仮想的にＤＣ／ＡＣ変換処理（仮想ＤＣ／ＡＣ変換処理）を行わせる。
Further, the
（複数のモードについて）
次に、制御部２０により認識される複数のモードについて図３を用いて説明する。図３は、実施形態における複数のモードを示す図である。制御部２０は、推定された各相（Ｒ相、Ｓ相、Ｔ相）の交流電圧の大小関係に応じて、例えば図３に示すような６つのモード１～６を認識する。
(About multiple modes)
Next, a plurality of modes recognized by the
モード１では、Ｒ相が最大電圧相であり、Ｔ相が最小電圧相であり、Ｓ相が中間電圧相である。例えば、制御部２０は、Ｒ相が最大電圧相であり、Ｔ相が最小電圧相であり、Ｓ相が中間電圧相であることを認識した場合、現在のモードがモード１であると認識する。
In
モード２では、Ｓ相が最大電圧相であり、Ｔ相が最小電圧相であり、Ｒ相が中間電圧相である。例えば、制御部２０は、Ｓ相が最大電圧相であり、Ｔ相が最小電圧相であり、Ｒ相が中間電圧相であることを認識した場合、現在のモードがモード２であると認識する。
In mode 2, the S phase is the maximum voltage phase, the T phase is the minimum voltage phase, and the R phase is the intermediate voltage phase. For example, when the
モード３では、Ｓ相が最大電圧相であり、Ｒ相が最小電圧相であり、Ｔ相が中間電圧相である。例えば、制御部２０は、Ｓ相が最大電圧相であり、Ｒ相が最小電圧相であり、Ｔ相が中間電圧相であることを認識した場合、現在のモードがモード３であると認識する。
In mode 3, the S phase is the maximum voltage phase, the R phase is the minimum voltage phase, and the T phase is the intermediate voltage phase. For example, when the
モード４では、Ｔ相が最大電圧相であり、Ｒ相が最小電圧相であり、Ｓ相が中間電圧相である。例えば、制御部２０は、Ｔ相が最大電圧相であり、Ｒ相が最小電圧相であり、Ｓ相が中間電圧相であることを認識した場合、現在のモードがモード４であると認識する。
In mode 4, the T phase is the maximum voltage phase, the R phase is the minimum voltage phase, and the S phase is the intermediate voltage phase. For example, when the
モード５では、Ｔ相が最大電圧相であり、Ｓ相が最小電圧相であり、Ｒ相が中間電圧相である。例えば、制御部２０は、Ｔ相が最大電圧相であり、Ｓ相が最小電圧相であり、Ｒ相が中間電圧相であることを認識した場合、現在のモードがモード５であると認識する。
In
モード６では、Ｒ相が最大電圧相であり、Ｓ相が最小電圧相であり、Ｔ相が中間電圧相である。例えば、制御部２０は、Ｒ相が最大電圧相であり、Ｓ相が最小電圧相であり、Ｔ相が中間電圧相であることを認識した場合、現在のモードがモード６であると認識する。
In mode 6, the R phase is the maximum voltage phase, the S phase is the minimum voltage phase, and the T phase is the intermediate voltage phase. For example, when the
（各モードにおける仮想ＡＣ／ＤＣ変換処理および仮想ＤＣ／ＡＣ変換処理）
以下、図４～図６を参照し、モード１～モード６それぞれについて、仮想ＡＣ／ＤＣ変換処理および仮想ＤＣ／ＡＣ変換処理を説明する。図４は、実施形態の仮想ＡＣ／ＤＣ変換処理における選択２相、区間、区間幅、電圧方向、線間電圧を示す図である。図５は、実施形態における仮想ＡＣ／ＤＣ変換処理を示す図である。図６は、実施形態における仮想ＤＣ／ＡＣ変換処理を示す図である。なお、モード２～モード６について、モード１と同様の場合の説明を省略する場合がある。
(Virtual AC / DC conversion processing and virtual DC / AC conversion processing in each mode)
Hereinafter, the virtual AC / DC conversion process and the virtual DC / AC conversion process will be described with reference to FIGS. 4 to 6 for each of
以下では、第２の制御信号（Ｕ相制御信号，Ｖ相制御信号，Ｗ相制御信号）をそれぞれｕ，ｖ，ｗ、マトリックスコンバータ１の出力電圧（Ｕ相出力電圧，Ｖ相出力電圧，Ｗ相出力電圧）をそれぞれＶｕ,Ｖｖ,Ｖｗとする。この時、負荷により発生するマトリックスコンバータ１の３相の出力電流（Ｕ相出力電流，Ｖ相出力電流，Ｗ相出力電流）をそれぞれＩｕ，Ｉｖ，Ｉｗとし、出力電流を流すマトリックスコンバータ１の３相の入力電流（Ｕ相入力電流，Ｖ相入力電流，Ｗ相入力電流）をそれぞれＩａ，Ｉｂ，Ｉｃとする。
In the following, the second control signals (U-phase control signal, V-phase control signal, W-phase control signal) are u, v, w, respectively, and the output voltage of the matrix converter 1 (U-phase output voltage, V-phase output voltage, W). The phase output voltage) is Vu, Vv, and Vw, respectively. At this time, the three-phase output currents (U-phase output current, V-phase output current, W-phase output current) of the
図４において、「選択２相」とは、後述の仮想ＤＣ／ＡＣ変換処理において、Ｒ，Ｓ，Ｔの３相から選択される２相をいう。図４は、例えば、“モード１（ｉ＝１）”のとき、「選択２相」“Ｓ－Ｔ選択”の「区間」“ｄｉ＝ｄ１”の「区間幅」が“１－｜ａ｜＝１－ａ”であり、「線間電圧」“Ｘ＝Ｂ－Ｃ”の「電圧方向」が“Ｔ→Ｓ”であることを示す。また、図４では、“モード１（ｉ＝１）”のとき、「選択２相」“Ｔ－Ｒ選択”の「区間」“ｅｉ＝ｅ１”の「区間幅」が“｜ａ｜＋｜ｃ｜－１＝ａ＋ｃ－１”であり、「線間電圧」“Ｙ＝Ａ－Ｃ”の「電圧方向」が“Ｔ→Ｒ”であることを示す。また、図４では、“モード１（ｉ＝１）”のとき、「選択２相」“Ｒ－Ｓ選択”の「区間」“ｆｉ＝ｆ１”の「区間幅」が“１－｜ｃ｜＝１＋ｃ”であり、「線間電圧」“Ｚ＝Ａ－Ｂ”の「電圧方向」が“Ｓ→Ｒ”であることを示す。“モード２（ｉ＝２）”～“モード６（ｉ＝６）”についても同様である。 In FIG. 4, the “selective two-phase” refers to two phases selected from the three phases R, S, and T in the virtual DC / AC conversion process described later. In FIG. 4, for example, when “mode 1 (i = 1)”, the “section” of “selection 2 phase” and “ST selection” and the “section width” of “di = d1” are “1- | a | = 1-a ", indicating that the" voltage direction "of the" line voltage "" X = BC "is" T → S ". Further, in FIG. 4, when "mode 1 (i = 1)", the "section" of "selection 2 phase" and "TR selection" and the "section width" of "ei = e1" are "| a | + |". c | -1 = a + c-1 ", indicating that the" voltage direction "of the" line voltage "and" Y = AC "is" T → R ". Further, in FIG. 4, when “mode 1 (i = 1)”, the “section” of “selection 2 phase” and “RS selection” and the “section width” of “fi = f1” are “1- | c | = 1 + c ", indicating that the" voltage direction "of the" line voltage "" Z = AB "is" S → R ". The same applies to "mode 2 (i = 2)" to "mode 6 (i = 6)".
また、図５（ａ）～（ｆ）は、それぞれ、複数のモード１～６における仮想ＡＣ／ＤＣ変換処理を示す。以下では、説明の簡略化のため、直流電圧設定値（変換目標となる仮想的な直流電圧）に応じて決定した直流電圧設定ゲインが１である場合について例示的に説明する。
Further, FIGS. 5A to 5F show virtual AC / DC conversion processing in the plurality of
また、図６（ａ）～（ｆ）は、それぞれ、複数のモード１～６における仮想ＤＣ／ＡＣ変換処理を示す。なお、図６における各区間ｄ１～ｆ６は、図５における区間ｄ１～ｆ６にそれぞれ対応している（すなわち、区間の長さが等しい）が、図示の便宜上、各区間の長さを図５から変えてある。以下では、第２の制御信号がＵ相制御信号ｕである場合について例示的に説明するが、第２の制御信号がＶ相制御信号ｖまたはＷ相制御信号ｗである場合についても同様である。
Further, FIGS. 6A to 6F show virtual DC / AC conversion processing in the plurality of
（モード１における仮想ＡＣ／ＤＣ変換処理）
モード１では、制御部２０が、図５（ａ）に示すように、仮想ＡＣ／ＤＣ変換処理に用いるべき第１のキャリア波形パターンとして、立ち下がりの鋸歯状波１と立ち上がりの鋸歯状波２とを有する第１のキャリア波形パターンＣＷ１１を決定する。以下では、「立ち下がりの鋸歯状波」とは、時間の経過に応じて振幅が直線的に減少していく負の傾きを持った鋸歯状波を指し、「立ち上がりの鋸歯状波」とは、時間の経過に応じて振幅が直線的に増加していく正の傾きを持った鋸歯状波を指すものとする。
(Virtual AC / DC conversion processing in mode 1)
In the
そして、制御部２０は、例えば、上述のように検出されたゼロクロス点に応じて、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃを推定する。例えば、制御部２０は、検出されたゼロクロス点を基準として、あるタイミングでのＲ相、Ｓ相、Ｔ相の位相を推定し、推定されたＲ相、Ｓ相、Ｔ相の位相に応じて、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃを推定する。Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃは、それぞれ、相電圧を「－１」と「１」の間に規格化したものである。このとき、図５（ａ）に示す区間（線間電圧発生区間）ｄ１，ｅ１，ｆ１の直流電圧は、図４に示すように、それぞれ、ＳＴ間電圧＝Ｂ－Ｃ、ＲＴ間電圧＝Ａ－Ｃ、ＲＳ間電圧＝Ｂ－Ａとなる。
Then, the
モード１における各相のパルスについて説明する。モード１では、Ｒ相が最大電圧相、Ｔ相が最小電圧相、Ｓ相が中間電圧相となる。最大電圧相と最小電圧相では、パルスはそれぞれの電位に比例する時間ＯＮとなる。ここで、Ｒ相パルスがＯＮとなるタイミング（区間ｄ１が終わるタイミング）は、Ｒ相位相差電圧｜ａ｜と鋸歯状波１との交点から求められる。これにより、Ｒ相パルスが得られる。Ｔ相パルスがＯＦＦとなるタイミング（区間ｄ１＋区間ｅ２が終わるタイミング）は、Ｔ相位相差電圧｜ｃ｜と鋸歯状波２との交点から求められる。これにより、Ｔ相パルスが得られる。中間相パルスは、最大電圧相または最小電圧相のパルスのどちらかがＯＦＦのときにＯＮする。従って、Ｓ相パルスは、Ｒ相位相差電圧｜ａ｜と鋸歯状波１との交点、およびＴ相位相差電圧｜ｃ｜と鋸歯状波２との交点から求められる。
The pulse of each phase in
また、仮想ＡＣ／ＤＣ変換処理により、仮想的な直流電圧を生成するための、区間ｄ１、ｅ１、ｆ１に対応した幅をそれぞれ有する仮想的な複数のスイッチング信号（Ｒ相パルス、Ｓ相パルス、Ｔ相パルス）が生成される。スイッチング周期Ｔの直流電圧の平均Ｖｄｃは、図４から、下記に示す計算により算出することができる。以下では、スイッチング周期Ｔを「１」と規格化した場合を示す。なお、以下では、オイラーの公式ejα＝exp(jα)＝sinα+jcosαならびにオイラーの公式から導かれるsinα={exp(jα)-exp(-jα)}/(2j)およびcosα={exp(jα)+exp(-jα)}/2の関係式を用いている。 Further, a plurality of virtual switching signals (R-phase pulse, S-phase pulse, etc.) having widths corresponding to the sections d1, e1, and f1 for generating a virtual DC voltage by the virtual AC / DC conversion process. T-phase pulse) is generated. The average Vdc of the DC voltage of the switching cycle T can be calculated from FIG. 4 by the calculation shown below. The following shows a case where the switching cycle T is standardized as “1”. In the following, Euler's formula ej α = exp (jα) = sinα + jcosα and sinα = {exp (jα) -exp (-jα)} / (2j) and cosα = {exp (2j) derived from Euler's formula. The relational expression of jα) + exp (-jα)} / 2 is used.
Vdc
=d1・X+e1・Y+f1・Z
=(B-C)(1-a)+(A-C)(a-c-1)+(A-B)(1+c)
=B-C-Ba+Ca+Aa-Ca-Ac+Cc-A+C+A-B+Ac-Bc
=Aa+Cc+B(-a-c)
=Aa+Cc+Bb
=(3/2)cosθ
ここで上記最後の計算は下記のように計算できる。
Aa+Bb+Cc
=sin(ωt)sin(ωt+θ)+sin(ωt+4π/3)sin(ωt+θ+4π/3)+sin(ωt+8π/3)sin(ωt+θ+8π/3)
={exp(jωt)-exp(-jωt)}/(2j)・{exp(j(ωt+θ))-exp(-j(ωt+θ))}/(2j)
+{exp(j(ωt+4π/3))-exp(-j(ωt+4π/3))}/(2j)・{exp(j(ωt+θ+4π/3))-exp(-j(ωt+θ+4π/3))}/(2j)
+{exp(j(ωt+8π/3))-exp(-j(ωt+8π/3))}/(2j)・{exp(j(ωt+8π/3+θ))-exp(-j(ωt+8π/3+θ))}/(2j)
={exp(j(2ωt+θ))+exp(-j(2ωt+θ))-exp(jθ)-exp(-jθ)}/(-4)
+{exp(j(2ωt+8π/3+θ))+exp(-j(2ωt+8π/3+θ))-exp(jθ)-exp(-jθ)}/(-4)
+{exp(j(2ωt+16π/3+θ))+exp(-j(2ωt+16π/3+θ))-exp(jθ)-exp(-jθ)}/(-4)
={exp(jθ)+exp(-jθ))・3/4
=2・cosθ・3/4
=(3/2)cosθ ・・・（３）
Vdc
= d1 ・ X + e1 ・ Y + f1 ・ Z
= (BC) (1-a) + (AC) (ac-1) + (AB) (1 + c)
= BC-Ba + Ca + Aa-Ca-Ac + Cc-A + C + A-B + Ac-Bc
= Aa + Cc + B (-ac)
= Aa + Cc + Bb
= (3/2) cosθ
Here, the above final calculation can be calculated as follows.
Aa + Bb + Cc
= sin (ωt) sin (ωt + θ) + sin (ωt + 4π / 3) sin (ωt + θ + 4π / 3) + sin (ωt + 8π / 3) sin (ωt + θ + 8π / 3)
= {exp (jωt) -exp (-jωt)} / (2j) ・ {exp (j (ωt + θ))-exp (-j (ωt + θ))} / (2j)
+ {exp (j (ωt + 4π / 3))-exp (-j (ωt + 4π / 3))} / (2j) ・ {exp (j (ωt + θ + 4π / 3))-exp (- j (ωt + θ + 4π / 3))} / (2j)
+ {exp (j (ωt + 8π / 3))-exp (-j (ωt + 8π / 3))} / (2j) ・ {exp (j (ωt + 8π / 3 + θ))-exp (- j (ωt + 8π / 3 + θ))} / (2j)
= {exp (j (2ωt + θ)) + exp (-j (2ωt + θ))-exp (jθ) -exp (-jθ)} / (-4)
+ {exp (j (2ωt + 8π / 3 + θ)) + exp (-j (2ωt + 8π / 3 + θ))-exp (jθ) -exp (-jθ)} / (-4)
+ {exp (j (2ωt + 16π / 3 + θ)) + exp (-j (2ωt + 16π / 3 + θ))-exp (jθ) -exp (-jθ)} / (-4)
= {exp (jθ) + exp (-jθ)) ・ 3/4
= 2 ・ cosθ ・ 3/4
= (3/2) cosθ ・ ・ ・ (3)
上記（３）式によれば、スイッチング周期Ｔの直流電圧の平均Ｖｄｃは、電圧位相と選択２相の三相交流との位相差θのみに依存し、位相差θが変化しなければ一定となることが分かる。 According to the above equation (3), the average Vdc of the DC voltage of the switching cycle T depends only on the phase difference θ between the voltage phase and the three-phase alternating current of the selected two phases, and is constant if the phase difference θ does not change. It turns out that it will be.
（モード１における仮想ＤＣ／ＡＣ変換処理）
図６に示すように、第２のキャリア波形パターンは、複数の線間電圧発生区間のうち連続する２つの区間に跨って山型にレベルが変化するパターンを有するように決定される。また、第２のキャリア波形パターンは、複数の線間電圧発生区間のそれぞれにおける２つの電圧相のうち電圧値の大きい電圧相を＋側相とし電圧値の小さい電圧相を－側相とするとき、モードが切り換わる際に＋側相および－側相に共通する相がある場合、切り換わる２つのモードに跨って山型にレベルが連続するパターンを有し、モードが切り換わる際に＋側相および－側相で反転する相がある場合、切り換わる２つのモードの境界で鋸歯状にレベルが変化するパターンを有するように決定される。
(Virtual DC / AC conversion processing in mode 1)
As shown in FIG. 6, the second carrier waveform pattern is determined to have a pattern in which the level changes in a mountain shape over two consecutive sections of the plurality of line voltage generation sections. Further, in the second carrier waveform pattern, when the voltage phase having a large voltage value is defined as the + side phase and the voltage phase having a small voltage value is defined as the − side phase among the two voltage phases in each of the plurality of line voltage generation sections. , If there is a common phase in the + side phase and the-side phase when the mode is switched, it has a pattern in which the levels are continuous in a mountain shape across the two modes to be switched, and the + side when the mode is switched. If there is a phase that is inverted in the phase and the-side phase, it is determined to have a serrated pattern at the boundary between the two modes that switch.
図６（ａ）に示すように、モード１では、制御部２０が、仮想ＤＣ／ＡＣ変換処理に用いるべき第２のキャリア波形パターンとして、区間ｄ１，ｅ１，ｆ１に順に立ち上がりの鋸歯状波、立ち下がりの鋸歯状波、立ち上がりの鋸歯状波を有する第２のキャリア波形パターンＣＷ２１を決定する。そして、制御部２０は、例えば、Ｕ相制御信号ｕを制御信号発生部３０から受ける。なお、図６（ａ）に示す区間ｄ１，ｅ１，ｆ１は、図５（ａ）に示す区間ｄ１，ｅ１，ｆ１に対応している（すなわち、区間の長さが等しい）が、図示の便宜上、各区間の長さを図５（ａ）から変えてある。
As shown in FIG. 6A, in the
このとき、仮想ＡＣ／ＤＣ変換処理における区間（線間電圧発生区間）ｄ１，ｅ１，ｆ１の直流電圧は、それぞれ、ＳＴ間電圧＝Ｂ－Ｃ、ＲＴ間電圧＝Ａ－Ｃ、ＲＳ間電圧＝Ａ－Ｂとなる。線間電圧における２つの電圧相のうちレベルの大きい電圧相を＋側相としレベルの小さい電圧相を－側相とすると、区間（線間電圧発生区間）ｄ１，ｅ１，ｆ１において、それぞれ、Ｓ相，Ｒ相，Ｒ相が＋側相であり、Ｔ相，Ｔ相，Ｓ相が－側相である。 At this time, the DC voltages of the sections (line voltage generation sections) d1, e1, and f1 in the virtual AC / DC conversion process are ST-to-ST voltage = BC, RT-to-RT voltage = AC, and RS-to-RS voltage, respectively. It becomes AB. Assuming that the voltage phase with the higher level is the + side phase and the voltage phase with the lower level is the-side phase among the two voltage phases in the line voltage, S in the sections (line voltage generation sections) d1, e1 and f1, respectively. The phase, R phase, and R phase are + side phases, and the T phase, T phase, and S phase are-side phases.
制御部２０は、第２のキャリア波形パターンＣＷ２１とＵ相制御信号ｕとを比較する。区間（線間電圧発生区間）ｄ１において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２１より上側にある場合（例えば、区間ｄ１の前半の場合）、＋側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２１より下側にある場合（例えば、区間ｄ１の後半の場合）、－側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。
The
区間（線間電圧発生区間）ｅ１において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２１より下側にある場合（例えば、区間ｅ１の前半の場合）、－側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２１より上側にある場合（例えば、区間ｅ１の後半の場合）、＋側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) e1, when the U-phase control signal u is below the second carrier waveform pattern CW21 (for example, in the case of the first half of the section e1), the
区間（線間電圧発生区間）ｆ１において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２１より上側にある場合（例えば、区間ｆ１の前半の場合）、＋側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２１より下側にある場合（例えば、区間ｆ１の後半の場合）、－側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) f1, when the U-phase control signal u is above the second carrier waveform pattern CW21 (for example, in the case of the first half of the section f1), the
モード１における各相の選択信号すなわちスイッチング信号について説明する。各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵは、択一的にＯＮしているので、各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵのパルス幅の期間では、それぞれ、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃが発生する。また、スイッチング周期Ｔにおける３相の出力電圧Ｖｕ，Ｖｖ，Ｖｗは、図４から、下記に示す計算により算出することができる。
The selection signal of each phase in
Vu
=X/2・{(1+u)/2-(1-u)/2)}・d1+Y/2・{(1+u)/2-(1-u)/2)}・e1+Z/2・{(1+u)/2-(1-u)/2)}・f1
=(d1/2)uX+(e1/2)uY+(f1/2)uZ
=(u/2)(d1・X+e1・Y+f1・Z)
=(u/2)(3/2)cosθ
=(3/4cosθ)・u=(Vdc/2)u ・・・（４．１）
同様に、
Vv=(3/4cosθ)・v=(Vdc/2)v ・・・（４．２）
Vw=(3/4cosθ)・w=(Vdc/2)w ・・・（４．３）
Vu
= X / 2 ・ {(1 + u) / 2- (1-u) / 2)} ・ d1 + Y / 2 ・ {(1 + u) / 2- (1-u) / 2)} ・ e1 + Z / 2 ・ {(1 + u) / 2- (1-u) / 2)} ・ f1
= (d1 / 2) uX + (e1 / 2) uY + (f1 / 2) uZ
= (u / 2) (d1 ・ X + e1 ・ Y + f1 ・ Z)
= (u / 2) (3/2) cosθ
= (3 / 4cosθ) ・ u = (Vdc / 2) u ・ ・ ・ (4.1)
Similarly,
Vv = (3 / 4cosθ) ・ v = (Vdc / 2) v ・ ・ ・ (4.2)
Vw = (3 / 4cosθ) ・ w = (Vdc / 2) w ・ ・ ・ (4.3)
上記（４．１）式～（４．３）式によれば、出力電圧Ｖｕ，Ｖｖ，Ｖｗは、直流電圧の平均Ｖｄｃが一定であれば制御信号ｕ，ｖ，ｗに比例することが分かる。すなわち、Ｕ相制御信号ｕは、電力系統ＰＳに供給すべきＵ相の交流電圧に応じた交流波形（例えば、本実施形態では正弦波）であり、所定のキャリア波形パターンでこの交流波形（例えば、正弦波）を変調して双方向スイッチ回路１０のスイッチングパターンを生成することで、双方向スイッチ回路１０から電力系統ＰＳへ、Ｕ相制御信号ｕに応じた（例えば、正弦波状の）交流電圧が出力されるように制御できる。Ｖ相およびＷ相についても同様である。
According to the above equations (4.1) to (4.3), it can be seen that the output voltages Vu, Vv, Vw are proportional to the control signals u, v, w if the average Vdc of the DC voltage is constant. .. That is, the U-phase control signal u is an AC waveform (for example, a sine wave in this embodiment) corresponding to the AC voltage of the U-phase to be supplied to the power system PS, and this AC waveform (for example, a predetermined carrier waveform pattern). , Sine wave) to generate a switching pattern of the
また、上記（４．１）式～（４．３）式を式変形すると、下記（５．１）式～（５．３）式が得られる。下記（５．１）式～（５．３）式は、後述の（６．１）式～（６．３）式の式変形の際に用いられる。
u=2Vu/Vdc ・・・（５．１）
v=2Vv/Vdc ・・・（５．２）
w=2Vw/Vdc ・・・（５．３）
Further, by transforming the above equations (4.1) to (4.3), the following equations (5.1) to (5.3) can be obtained. The following equations (5.1) to (5.3) are used in the transformation of the equations (6.1) to (6.3) described later.
u = 2Vu / Vdc ・ ・ ・ (5.1)
v = 2Vv / Vdc ・ ・ ・ (5.2)
w = 2Vw / Vdc ・ ・ ・ (5.3)
（モード１における入力電流）
モード１における入力電流について説明する。モード１における入力電流Ｉａ，Ｉｂ，Ｉｃは、図４から、下記に示す計算により算出することができる。なお、以下では、出力電力Ｐ＝ｕＩｕ＋ｖＩｖ＋ｗＩｗであり、ａ＋ｂ＋ｃ＝０である。
(Input current in mode 1)
The input current in
Ia
=((1+u)/2・e1+(1+u)/2・f1)Iu+((1+v)/2・e1+(1+v)/2・f1)Iv+((1+w)/2・e1+(1+w)/2・f1)Iw
=((1+u)/2・Iu+(1+v)/2・Iv+(1+w)/2・Iw)e1+((1+u)/2)Iu+(1+v)/2・Iv+(1+w)/2・Iw)f1
=((Iu+Iv+Iw)/2+(uIu+vIv+wIw)/2)e1+((Iu+Iv+Iw)/2+(uIu+vIv+wIw)/2)f1
=(0+(VuIu+VvIv+VwIw)/Vdc)e1+(0+(VuIu+VvIv+VwIw)/Vdc)f1
=P/Vdc・(e1+f1)
=P/Vdc・(a-c-1+1+c)
=P/Vdc・a ・・・（６．１）
同様に、
Ib
=((1+u)/2・d1+(1+u)/2(-f1))Iu+((1+v)/2・d+(1+v)/2(-f1))Iv+((1+w)/2・d1+(1+w)/2(-f1))Iw
=((1+u)/2・Iu+(1+v)/2・Iv+(1+w)/2・Iw)e1+((1+u)/2)Iu+(1+v)/2・Iv+(1+w)/2・Iw)(-f1)
=((Iu+Iv+Iw)/2+(uIu+vIv+wIw)/2)e1+((Iu+Iv+Iw)/2+(uIu+vIv+wIw)/2)(-f1)
＝(0+(VuIu+VvIv+VwIw)/Vdc)d1+(0+(VuIu+VvIv+VwIw)/Vdc)(-f1)
=P/Vdc(d1-f1)
=P/Vdc(1-a-(1+c))
=P/Vdc・b ・・・（６．２）
同様に、
Ic
=((1+u)/2(-d1)+(1+u)/2(-e1))Iu+((1+v)/2(-d1)+(1+v)/2(-e1))Iv+((1+w)/2(-d1)+(1+w)/2(-e1))Iw
=((1+u)/2・Iu+(1+v)/2・Iv+(1+w)/2・Iw)(-d1)+((1+u)/2)Iu+(1+v)/2・Iv+(1+w)/2・Iw)(-e1)
=((Iu+Iv+Iw)/2+(uIu+vIv+wIw)/2)(-d1)+((Iu+Iv+Iw)/2+(uIu+vIv+wIw)/2)(-e1)
=(0+(VuIu+VvIv+VwIw)/Vdc)(-d1)+(0+(VuIu+VvIv+VwIw)/Vdc)(-e1)
=P/Vdc(-d1-e1)
=P/Vdc(-(1-a)-(a-c-1))
=P/Vdc・c ・・・（６．３）
Ia
= ((1 + u) / 2 ・ e1 + (1 + u) / 2 ・ f1) Iu + ((1 + v) / 2 ・ e1 + (1 + v) / 2 ・ f1) Iv + ((1 + w) / 2 ・ e1 + (1 + w) / 2 ・ f1) Iw
= ((1 + u) / 2 ・ Iu + (1 + v) / 2 ・ Iv + (1 + w) / 2 ・ Iw) e1 + ((1 + u) / 2) Iu + (1 + v) / 2 ・ Iv + (1 + w) / 2 ・ Iw) f1
= ((Iu + Iv + Iw) / 2+ (uIu + vIv + wIw) / 2) e1 + ((Iu + Iv + Iw) / 2+ (uIu + vIv + wIw) / 2) f1
= (0+ (VuIu + VvIv + VwIw) / Vdc) e1 + (0+ (VuIu + VvIv + VwIw) / Vdc) f1
= P / Vdc ・ (e1 + f1)
= P / Vdc ・ (ac-1 + 1 + c)
= P / Vdc ・ a ・ ・ ・ (6.1)
Similarly,
Ib
= ((1 + u) / 2 ・ d1 + (1 + u) / 2 (-f1)) Iu + ((1 + v) / 2 ・ d + (1 + v) / 2 (-f1)) Iv + ((1) + w) / 2 ・ d1 + (1 + w) / 2 (-f1)) Iw
= ((1 + u) / 2 ・ Iu + (1 + v) / 2 ・ Iv + (1 + w) / 2 ・ Iw) e1 + ((1 + u) / 2) Iu + (1 + v) / 2 ・ Iv + (1 + w) / 2 ・ Iw) (-f1)
= ((Iu + Iv + Iw) / 2+ (uIu + vIv + wIw) / 2) e1 + ((Iu + Iv + Iw) / 2+ (uIu + vIv + wIw) / 2) (-f1)
= (0+ (VuIu + VvIv + VwIw) / Vdc) d1 + (0+ (VuIu + VvIv + VwIw) / Vdc) (-f1)
= P / Vdc (d1-f1)
= P / Vdc (1-a- (1 + c))
= P / Vdc ・ b ・ ・ ・ (6.2)
Similarly,
I c
= ((1 + u) / 2 (-d1) + (1 + u) / 2 (-e1)) Iu + ((1 + v) / 2 (-d1) + (1 + v) / 2 (-e1) )) Iv + ((1 + w) / 2 (-d1) + (1 + w) / 2 (-e1)) Iw
= ((1 + u) / 2 ・ Iu + (1 + v) / 2 ・ Iv + (1 + w) / 2 ・ Iw) (-d1) + ((1 + u) / 2) Iu + (1 + v) / 2 ・ Iv + (1 + w) / 2 ・ Iw) (-e1)
= ((Iu + Iv + Iw) / 2+ (uIu + vIv + wIw) / 2) (-d1) + ((Iu + Iv + Iw) / 2+ (uIu + vIv + wIw) / 2) (- e1)
= (0+ (VuIu + VvIv + VwIw) / Vdc) (-d1) + (0+ (VuIu + VvIv + VwIw) / Vdc) (-e1)
= P / Vdc (-d1-e1)
= P / Vdc (-(1-a)-(ac-1))
= P / Vdc ・ c ・ ・ ・ (6.3)
上記（６．１）式～（６．３）式によれば、モード１における入力電流Ｉａ，Ｉｂ，Ｉｃは、Ｐ／Ｖｄｃが一定であれば、それぞれ、Ｒ相位相差電圧ａ，Ｓ相位相差電圧ｂ，Ｔ相位相差電圧ｃと同位相の正弦波となることが分かる。
According to the above equations (6.1) to (6.3), the input currents Ia, Ib, and Ic in
（モード２における仮想ＡＣ／ＤＣ変換処理）
モード２では、制御部２０が、図５（ｂ）に示すように、仮想ＡＣ／ＤＣ変換処理に用いるべき第１のキャリア波形パターンとして、立ち上がりの鋸歯状波２を有する第１のキャリア波形パターンＣＷ１２を決定する。そして、制御部２０は、例えば、上記のように検出されたゼロクロス点に応じて、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃを推定する。Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃは、それぞれ、相電圧を「－１」と「１」の間に規格化したものである。このとき、図５（ｂ）に示す区間（線間電圧発生区間）ｄ２、ｅ２、ｆ２の直流電圧は、図４に示すように、それぞれ、ＳＴ間電圧＝Ｂ－Ｃ、ＲＴ間電圧＝Ａ－Ｃ、ＲＳ間電圧＝Ｂ－Ａとなる。
(Virtual AC / DC conversion processing in mode 2)
In the mode 2, as shown in FIG. 5B, the
モード２における各相のパルスについて説明する。モード２では、Ｓ相が最大電圧相、Ｔ相が最小電圧相、Ｒ相が中間電圧相となる。Ｒ，Ｓ，Ｔ相のパルスのＯＮ，ＯＦＦ順序を変えずに、最大電圧相と最小電圧相でそれぞれの電位に比例する時間をＯＮとするため、モード２では、変調波形３、２Ｂと鋸歯状波２を用いて、図５（ｂ）に示す各相パルスのＯＮ，ＯＦＦタイミングを得る。 The pulse of each phase in mode 2 will be described. In mode 2, the S phase is the maximum voltage phase, the T phase is the minimum voltage phase, and the R phase is the intermediate voltage phase. In mode 2, the modulation waveforms 3 and 2B and the sawtooth wave are turned on in order to turn on the time proportional to the respective potentials of the maximum voltage phase and the minimum voltage phase without changing the ON / OFF order of the R, S, and T phase pulses. Using the wave 2, the ON / OFF timing of each phase pulse shown in FIG. 5 (b) is obtained.
また、仮想ＡＣ／ＤＣ変換処理により、仮想的な直流電圧を生成するための、区間ｄ２、ｅ２、ｆ２に対応した幅をそれぞれ有する仮想的な複数のスイッチング信号（Ｒ相パルス、Ｓ相パルス、Ｔ相パルス）が生成される。スイッチング周期Ｔの直流電圧の平均Ｖｄｃは、図４から、下記に示す計算により算出することができる。 Further, a plurality of virtual switching signals (R-phase pulse, S-phase pulse, etc.) having widths corresponding to the sections d2, e2, and f2 for generating a virtual DC voltage by the virtual AC / DC conversion process. T-phase pulse) is generated. The average Vdc of the DC voltage of the switching cycle T can be calculated from FIG. 4 by the calculation shown below.
Vdc
=d2・X+e2・Y+f2・Z
=(B-C)(b-c-1)+(A-C)(1-b)+(B-A)(1+c)
=Bb-Cb-Bc+Cc-B+C+A-C-Ab+Cb+B-A+Bc-Ac
=Bb+Cc+A(-b-c)
=Bb+Cc+Aa
=(3/2)cosθ ・・・（７）
すなわち、モード１と同じ結果となる。
Vdc
= d2 ・ X + e2 ・ Y + f2 ・ Z
= (BC) (bc-1) + (AC) (1-b) + (BA) (1 + c)
= Bb-Cb-Bc + Cc-B + C + AC-Ab + Cb + B-A + Bc-Ac
= Bb + Cc + A (-bc)
= Bb + Cc + Aa
= (3/2) cosθ ・ ・ ・ (7)
That is, the same result as in
（モード２における仮想ＤＣ／ＡＣ変換処理）
図６（ｂ）に示すように、モード２では、制御部２０が、仮想ＤＣ／ＡＣ変換処理に用いるべき第２のキャリア波形パターンとして、区間ｄ２，ｅ２，ｆ２に順に立ち上がりの鋸歯状波、立ち下がりの鋸歯状波、立ち下がりの鋸歯状波を有する第２のキャリア波形パターンＣＷ２２を決定する。そして、制御部２０は、例えば、Ｕ相制御信号ｕを制御信号発生部３０から受ける。なお、図６（ｂ）に示す区間ｄ２，ｅ２，ｆ２は、図５（ｂ）に示す区間ｄ２，ｅ２，ｆ２に対応している（すなわち、区間の長さが等しい）が、図示の便宜上、各区間の長さを図５（ｂ）から変えてある。
(Virtual DC / AC conversion processing in mode 2)
As shown in FIG. 6B, in the mode 2, the
このとき、仮想ＡＣ／ＤＣ変換処理における区間（線間電圧発生区間）ｄ２，ｅ２，ｆ２の直流電圧は、それぞれ、ＳＴ間電圧＝ｂ－ｃ、ＲＴ間電圧＝ａ－ｃ、ＳＲ間電圧＝ｂ－ａとなる。線間電圧における２つの電圧相のうちレベルの大きい電圧相を＋側相としレベルの小さい電圧相を－側相とすると、区間（線間電圧発生区間）ｄ２，ｅ２，ｆ２において、それぞれ、Ｓ相，Ｒ相，Ｓ相が＋側相であり、Ｔ相，Ｔ相，Ｒ相が－側相である。 At this time, the DC voltages in the sections (line voltage generation sections) d2, e2, and f2 in the virtual AC / DC conversion process are ST-to-ST voltage = bc, RT-to-RT voltage = a-c, and SR-to-SR voltage, respectively. It becomes baa. If the voltage phase with the higher level is the + side phase and the voltage phase with the lower level is the-side phase among the two voltage phases in the line voltage, S in the section (line voltage generation section) d2, e2, f2, respectively. The phase, R phase, and S phase are + side phases, and the T phase, T phase, and R phase are-side phases.
制御部２０は、第２のキャリア波形パターンＣＷ２２とＵ相制御信号ｕとを比較する。区間（線間電圧発生区間）ｄ２において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２２より上側にある場合（例えば、区間ｄ２の前半の場合）、＋側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２２より下側にある場合（例えば、区間ｄ２の後半の場合）、－側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。
The
区間（線間電圧発生区間）ｅ２において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２２より下側にある場合（例えば、区間ｅ２の前半の場合）、－側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２２より上側にある場合（例えば、区間ｅ２の後半の場合）、＋側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) e2, when the U-phase control signal u is below the second carrier waveform pattern CW22 (for example, in the case of the first half of the section e2), the
区間（線間電圧発生区間）ｆ２において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２２より下側にある場合（例えば、区間ｆ２の前半の場合）、－側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２２より上側にある場合（例えば、区間ｆ２の後半の場合）、＋側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) f2, when the U-phase control signal u is below the second carrier waveform pattern CW22 (for example, in the case of the first half of the section f2), the
モード２における各相の選択信号すなわちスイッチング信号について説明する。各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵは、択一的にＯＮしているので、各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵのパルス幅の期間では、それぞれ、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃが発生する。また、スイッチング周期Ｔにおける３相の出力電圧Ｖｕ，Ｖｖ，Ｖｗは、図４から、モード１と同様に算出することができる。
The selection signal of each phase in mode 2, that is, the switching signal will be described. Since each switching signal φSRU, φSSU, and φSTU are alternately turned on, the R-phase voltage a, S-phase voltage b, and T-phase voltage are used during the pulse width period of each switching signal φSRU, φSSU, and φSTU, respectively. c occurs. Further, the three-phase output voltages Vu, Vv, and Vw in the switching cycle T can be calculated from FIG. 4 in the same manner as in
Vu=(3/4cosθ)・u=(Vdc/2)u ・・・（８．１）
Vv=(3/4cosθ)・v=(Vdc/2)v ・・・（８．２）
Vw=(3/4cosθ)・w=(Vdc/2)w ・・・（８．３）
すなわち、モード１と同じ結果となる。
Vu = (3 / 4cosθ) ・ u = (Vdc / 2) u ・ ・ ・ (8.1)
Vv = (3 / 4cosθ) ・ v = (Vdc / 2) v ・ ・ ・ (8.2)
Vw = (3 / 4cosθ) ・ w = (Vdc / 2) w ・ ・ ・ (8.3)
That is, the same result as in
上記（８．１）式～（８．３）式によれば、出力電圧Ｖｕ，Ｖｖ，Ｖｗは、直流電圧の平均Ｖｄｃが一定であれば制御信号ｕ，ｖ，ｗに比例することが分かる。すなわち、Ｕ相制御信号ｕは、電力系統ＰＳに供給すべきＵ相の交流電圧に応じた交流波形（例えば、本実施形態では正弦波）であり、所定のキャリア波形パターンでこの交流波形（例えば、正弦波）を変調して双方向スイッチ回路１０のスイッチングパターンを生成することで、双方向スイッチ回路１０から電力系統ＰＳへ、Ｕ相制御信号ｕに応じた（例えば、正弦波状の）交流電圧が出力されるように制御できる。Ｖ相およびＷ相についても同様である。
According to the above equations (8.1) to (8.3), it can be seen that the output voltages Vu, Vv, Vw are proportional to the control signals u, v, w if the average Vdc of the DC voltage is constant. .. That is, the U-phase control signal u is an AC waveform (for example, a sine wave in this embodiment) corresponding to the AC voltage of the U-phase to be supplied to the power system PS, and this AC waveform (for example, a predetermined carrier waveform pattern). , Sine wave) to generate a switching pattern of the
（モード２における入力電流）
モード２における入力電流について説明する。モード２における入力電流Ｉａ，Ｉｂ，Ｉｃは、図４から、下記に示す計算により算出することができる。
(Input current in mode 2)
The input current in mode 2 will be described. The input currents Ia, Ib, and Ic in the mode 2 can be calculated from FIG. 4 by the calculation shown below.
Ia
=P/Vdc(e2-f2)
=P/Vdc((1-b)-(1+c))
=P/Vdc・a ・・・（９．１）
同様に、
Ib
=P/Vdc(d2+f2)
=P/Vdc((b-c-1)+(1+c))
=P/Vdc・b ・・・（９．２）
同様に、
Ic
=P/Vdc(-d2-e2)
=P/Vdc(-(b-c-1)-(1-b))
=P/Vdc・c ・・・（９．３）
すなわち、モード１と同じ結果となる。
Ia
= P / Vdc (e2-f2)
= P / Vdc ((1-b)-(1 + c))
= P / Vdc ・ a ・ ・ ・ (9.1)
Similarly,
Ib
= P / Vdc (d2 + f2)
= P / Vdc ((bc-1) + (1 + c))
= P / Vdc ・ b ・ ・ ・ (9.2)
Similarly,
I c
= P / Vdc (-d2-e2)
= P / Vdc (-(bc-1)-(1-b))
= P / Vdc ・ c ・ ・ ・ (9.3)
That is, the same result as in
（モード３における仮想ＡＣ／ＤＣ変換処理）
モード３では、制御部２０が、図５（ｃ）に示すように、仮想ＡＣ／ＤＣ変換処理に用いるべき第１のキャリア波形パターンとして、立ち下がりの鋸歯状波１を有する第１のキャリア波形パターンＣＷ１３を決定する。そして、制御部２０は、例えば、上記のように検出されたゼロクロス点に応じて、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃを推定する。Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃは、それぞれ、相電圧を「－１」と「１」の間に規格化したものである。このとき、図５（ｃ）に示す区間（線間電圧発生区間）区間ｄ３、ｅ３、ｆ３の直流電圧は、図４に示すように、それぞれ、ＳＴ間電圧＝Ｂ－Ｃ、ＲＴ間電圧＝Ｃ－Ａ、ＲＳ間電圧＝Ｂ－Ａとなる。
(Virtual AC / DC conversion processing in mode 3)
In the mode 3, as shown in FIG. 5C, the
モード３における各相のパルスについて説明する。モード３では、Ｓ相が最大電圧相、Ｒ相が最小電圧相、Ｔ相が中間電圧相となる。Ｒ，Ｓ，Ｔ相のパルスのＯＮ、ＯＦＦ順序を変えずに、最大電圧相と最小電圧相でそれぞれの電位に比例する時間ＯＮとするため、モード３では、変調波形１，２Ａと鋸歯状波１を用いて、図５（ｃ）に示す各パルスのＯＮ，ＯＦＦタイミングを得る。
The pulse of each phase in mode 3 will be described. In mode 3, the S phase is the maximum voltage phase, the R phase is the minimum voltage phase, and the T phase is the intermediate voltage phase. In mode 3, the
また、仮想ＡＣ／ＤＣ変換処理により、仮想的な直流電圧を生成するための、区間ｄ３、ｅ３、ｆ３に対応した幅をそれぞれ有する仮想的な複数のスイッチング信号（Ｒ相パルス、Ｓ相パルス、Ｔ相パルス）が生成される。スイッチング周期Ｔの直流電圧の平均Ｖｄｃは、図４から、下記に示す計算により算出することができる。 Further, a plurality of virtual switching signals (R-phase pulse, S-phase pulse, etc.) having widths corresponding to the sections d3, e3, and f3 for generating a virtual DC voltage by the virtual AC / DC conversion process. T-phase pulse) is generated. The average Vdc of the DC voltage of the switching cycle T can be calculated from FIG. 4 by the calculation shown below.
Vdc
＝d3・X+e3・Y+f3・Z
=(B-C)(1+a)+(C-A)(1-b)+(B-A)(-a+b-1)
=B-C+Ba-Ca+C-A-Cb+Ab-Ba+Aa+Bb-Ab-B+A
=Bb+Aa+C(-b-a)
=Bb+Aa+Cc
=(3/2)cosθ ・・・（１０）
すなわち、モード１およびモード２と同じ結果となる。
Vdc
= D3 ・ X + e3 ・ Y + f3 ・ Z
= (BC) (1 + a) + (CA) (1-b) + (BA) (-a + b-1)
= B-C + Ba-Ca + CA-Cb + Ab-Ba + Aa + Bb-Ab-B + A
= Bb + Aa + C (-ba)
= Bb + Aa + Cc
= (3/2) cosθ ・ ・ ・ (10)
That is, the same result as in
（モード３における仮想ＤＣ／ＡＣ変換処理）
図６（ｃ）に示すように、モード３では、制御部２０が、仮想ＤＣ／ＡＣ変換処理に用いるべき第２のキャリア波形パターンとして、区間ｄ３，ｅ３，ｆ３に順に立ち上がりの鋸歯状波、立ち上がりの鋸歯状波、立ち下がりの鋸歯状波を有する第２のキャリア波形パターンＣＷ２３を決定する。そして、制御部２０は、例えば、Ｕ相制御信号ｕを制御信号発生部３０から受ける。なお、図６（ｃ）における各区間ｄ３，ｅ３，ｆ３は、図５（ｃ）における各区間ｄ３，ｅ３，ｆ３に対応している（すなわち、区間の長さが等しい）が、図示の便宜上、各区間の長さを図５（ｃ）から変えてある。
(Virtual DC / AC conversion processing in mode 3)
As shown in FIG. 6 (c), in the mode 3, the
このとき、仮想ＡＣ／ＤＣ変換処理における区間（線間電圧発生区間）ｄ３，ｅ３，ｆ３の直流電圧は、それぞれ、ＳＴ間電圧＝Ｂ－Ｃ、ＴＲ間電圧＝Ｃ－Ａ、ＳＲ間電圧＝Ｂ－Ａとなる。線間電圧における２つの電圧相のうちレベルの大きい電圧相を＋側相としレベルの小さい電圧相を－側相とすると、区間（線間電圧発生区間）ｄ３，ｅ３，ｆ３において、それぞれ、Ｓ相，Ｔ相，Ｓ相が＋側相であり、Ｔ相，Ｒ相，Ｒ相が－側相である。 At this time, the DC voltages of the sections (line voltage generation sections) d3, e3, and f3 in the virtual AC / DC conversion process are ST-to-ST voltage = BC, TR-to-TR voltage = CA, and SR-to-SR voltage, respectively. It becomes BA. Assuming that the voltage phase with the higher level is the + side phase and the voltage phase with the lower level is the-side phase among the two voltage phases in the line voltage, S in the section (line voltage generation section) d3, e3, f3, respectively. The phase, T phase, and S phase are + side phases, and the T phase, R phase, and R phase are-side phases.
制御部２０は、第２のキャリア波形パターンＣＷ２３とＵ相制御信号ｕとを比較する。区間（線間電圧発生区間）ｄ３において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２３より上側にある場合（例えば、区間ｄ３の前半の場合）、＋側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２３より下側にある場合（例えば、区間ｄ３の後半の場合）、－側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。
The
区間（線間電圧発生区間）ｅ３において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２３より上側にある場合（例えば、区間ｅ３の前半の場合）、＋側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２３より下側にある場合（例えば、区間ｅ３の後半の場合）、－側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) e3, when the U-phase control signal u is above the second carrier waveform pattern CW23 (for example, in the case of the first half of the section e3), the
区間（線間電圧発生区間）ｆ３において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２３より下側にある場合（例えば、区間ｆ３の前半の場合）、－側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２３より上側にある場合（例えば、区間ｆ３の後半の場合）、＋側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) f3, when the U-phase control signal u is below the second carrier waveform pattern CW23 (for example, in the case of the first half of the section f3), the
モード３における各相の選択信号すなわちスイッチング信号について説明する。各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵは、択一的にＯＮしているので、各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵのパルス幅の期間では、それぞれ、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃが発生する。また、スイッチング周期Ｔにおける３相の出力電圧Ｖｕ，Ｖｖ，Ｖｗは、図４から、下記に示す計算により算出することができる。 The selection signal of each phase in the mode 3, that is, the switching signal will be described. Since each switching signal φSRU, φSSU, and φSTU are alternately turned on, the R-phase voltage a, S-phase voltage b, and T-phase voltage are used during the pulse width period of each switching signal φSRU, φSSU, and φSTU, respectively. c occurs. Further, the three-phase output voltages Vu, Vv, and Vw in the switching cycle T can be calculated from FIG. 4 by the calculation shown below.
Vu=(3/4cosθ)・u=(Vdc/2)u ・・・（１１．１）
Vv=(3/4cosθ)・v=(Vdc/2)v ・・・（１１．２）
Vw=(3/4cosθ)・w=(Vdc/2)w ・・・（１１．３）
すなわち、モード１およびモード２と同じ結果となる。
Vu = (3 / 4cosθ) ・ u = (Vdc / 2) u ・ ・ ・ (11.1)
Vv = (3 / 4cosθ) ・ v = (Vdc / 2) v ・ ・ ・ (11.2)
Vw = (3 / 4cosθ) ・ w = (Vdc / 2) w ・ ・ ・ (11.3)
That is, the same result as in
（モード３における入力電流）
モード３における入力電流について説明する。モード３における入力電流Ｉａ，Ｉｂ，Ｉｃは、図４から、下記に示す計算により算出することができる。
(Input current in mode 3)
The input current in the mode 3 will be described. The input currents Ia, Ib, and Ic in the mode 3 can be calculated from FIG. 4 by the calculation shown below.
Ia
=P/Vdc(-e3-f3)
=P/Vdc((1-b)-(-a+b-))
=P/Vdc・a ・・・（１２．１）
同様に、
Ib
=P/Vdc(d3+f3)
=P/Vdc((1+a)+(-a+b-1))
=P/Vdc・b ・・・（１２．２）
同様に、
Ic
=P/Vdc(-d3+e3)
=P/Vdc(-(1+a)+(1-b))
=P/Vdc・c ・・・（１２．３）
すなわち、モード１およびモード２と同じ結果となる。
Ia
= P / Vdc (-e3-f3)
= P / Vdc ((1-b)-(-a + b-))
= P / Vdc ・ a ・ ・ ・ (12.1)
Similarly,
Ib
= P / Vdc (d3 + f3)
= P / Vdc ((1 + a) + (-a + b-1))
= P / Vdc ・ b ・ ・ ・ (12.2)
Similarly,
I c
= P / Vdc (-d3 + e3)
= P / Vdc (-(1 + a) + (1-b))
= P / Vdc ・ c ・ ・ ・ (12.3)
That is, the same result as in
（モード４における仮想ＡＣ／ＤＣ変換処理）
モード４における仮想ＡＣ／ＤＣ変換処理は、図５（ｄ）に示すように、モード１における仮想ＡＣ／ＤＣ変換処理（図５（ａ）参照）と同様である。区間（線間電圧発生区間）ｄ４，ｅ４，ｆ４も、モード１と同様にして求められる。スイッチング周期Ｔの直流電圧の平均Ｖｄｃも、モード１と同様に、図４から、下記に示す計算により算出することができる。
(Virtual AC / DC conversion processing in mode 4)
The virtual AC / DC conversion process in mode 4 is the same as the virtual AC / DC conversion process in mode 1 (see FIG. 5A), as shown in FIG. 5D. The sections (interline voltage generation sections) d4, e4, and f4 are also obtained in the same manner as in
Vdc
=d4・X+e4・Y+f4・Z
=(C-B)(1+a)+(C-A)(-a+c-1)+(A-B)(1-c)
=B-C-Ba+Ca+Aa-Ca-Ac+Cc-A+C+A-B+Ac-Bc
=Aa+Cc+B(-a-c)
=Aa+Cc+Bb
=(3/2)cosθ ・・・（１３）
すなわち、モード１と同じ結果となる。
Vdc
= d4 ・ X + e4 ・ Y + f4 ・ Z
= (CB) (1 + a) + (CA) (-a + c-1) + (AB) (1-c)
= BC-Ba + Ca + Aa-Ca-Ac + Cc-A + C + A-B + Ac-Bc
= Aa + Cc + B (-ac)
= Aa + Cc + Bb
= (3/2) cosθ ・ ・ ・ (13)
That is, the same result as in
（モード４における仮想ＤＣ／ＡＣ変換処理）
図６（ｄ）に示すように、モード４では、制御部２０が、仮想ＤＣ／ＡＣ変換処理に用いるべき第２のキャリア波形パターンとして、区間ｄ４，ｅ４，ｆ４に順に立ち下がりの鋸歯状波、立ち上がりの鋸歯状波、立ち下がりの鋸歯状波を有する第２のキャリア波形パターンＣＷ２４を決定する。そして、制御部２０は、例えば、Ｕ相制御信号ｕを制御信号発生部３０から受ける。なお、図６（ｄ）における各区間ｄ４，ｅ４，ｆ４は、図５（ｄ）における各区間ｄ４，ｅ４，ｆ４に対応している（すなわち、区間の長さが等しい）が、図示の便宜上、各区間の長さを図５（ｄ）から変えてある。
(Virtual DC / AC conversion processing in mode 4)
As shown in FIG. 6D, in the mode 4, the
このとき、仮想ＡＣ／ＤＣ変換処理における区間（線間電圧発生区間）ｄ４，ｅ４，ｆ４の直流電圧は、それぞれ、ＴＳ間電圧＝Ｃ－Ｂ、ＴＲ間電圧＝Ｃ－Ａ、ＳＲ間電圧＝Ｂ－Ａとなる。線間電圧における２つの電圧相のうちレベルの大きい電圧相を＋側相としレベルの小さい電圧相を－側相とすると、区間（線間電圧発生区間）ｄ４，ｅ４，ｆ４において、それぞれ、Ｔ相，Ｔ相，Ｓ相が＋側相であり、Ｓ相，Ｒ相，Ｒ相が－側相である。 At this time, the DC voltages of the sections (line voltage generation sections) d4, e4, and f4 in the virtual AC / DC conversion process are TS-to-TS voltage = CB, TR-to-TR voltage = CA, and SR-to-SR voltage, respectively. It becomes BA. Assuming that the voltage phase with the higher level is the + side phase and the voltage phase with the lower level is the-side phase among the two voltage phases in the line voltage, T in the sections (line voltage generation sections) d4, e4, and f4, respectively. The phase, T phase, and S phase are + side phases, and the S phase, R phase, and R phase are-side phases.
制御部２０は、第２のキャリア波形パターンＣＷ２４とＵ相制御信号ｕとを比較する。区間（線間電圧発生区間）ｄ４において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２４より下側にある場合（例えば、区間ｄ４の前半の場合）、－側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２４より上側にある場合（例えば、区間ｄ４の後半の場合）、＋側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。
The
区間（線間電圧発生区間）ｅ４において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２４より上側にある場合（例えば、区間ｅ４の前半の場合）、＋側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２４より下側にある場合（例えば、区間ｅ４の後半の場合）、－側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) e4, when the U-phase control signal u is above the second carrier waveform pattern CW24 (for example, in the case of the first half of the section e4), the
区間（線間電圧発生区間）ｆ４において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２４より下側にある場合（例えば、区間ｆ４の前半の場合）、－側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２４より上側にある場合（例えば、区間ｆ４の後半の場合）、＋側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) f4, when the U-phase control signal u is below the second carrier waveform pattern CW24 (for example, in the case of the first half of the section f4), the
モード４における各相の選択信号すなわちスイッチング信号について説明する。各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵは、択一的にＯＮしているので、各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵのパルス幅の期間では、それぞれ、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃが発生する。また、スイッチング周期Ｔにおける３相の出力電圧Ｖｕ，Ｖｖ，Ｖｗは、モード１と同様に、図４から、下記に示すように算出することができる。
The selection signal, that is, the switching signal of each phase in the mode 4 will be described. Since each switching signal φSRU, φSSU, and φSTU are alternately turned on, the R-phase voltage a, S-phase voltage b, and T-phase voltage are used during the pulse width period of each switching signal φSRU, φSSU, and φSTU, respectively. c occurs. Further, the three-phase output voltages Vu, Vv, and Vw in the switching cycle T can be calculated from FIG. 4 as shown below, as in
Vu=(3/4cosθ)・u=(Vdc/2)u ・・・（１４．１）
Vv=(3/4cosθ)・v=(Vdc/2)v ・・・（１４．２）
Vw=(3/4cosθ)・w=(Vdc/2)w ・・・（１４．３）
すなわち、モード２と同じ結果となる。
Vu = (3 / 4cosθ) ・ u = (Vdc / 2) u ・ ・ ・ (14.1)
Vv = (3 / 4cosθ) ・ v = (Vdc / 2) v ・ ・ ・ (14.2)
Vw = (3 / 4cosθ) ・ w = (Vdc / 2) w ・ ・ ・ (14.3)
That is, the same result as in mode 2 is obtained.
（モード４における入力電流）
モード４における入力電流Ｉａ，Ｉｂ，Ｉｃは、モード１と同様に、図４から、下記に示すように算出することができる。
(Input current in mode 4)
The input currents Ia, Ib, and Ic in the mode 4 can be calculated from FIG. 4 as shown below, as in the
Ia
=P/Vdc(-e4-f4)
=P/Vdc(-(-a+c-1)-(1-c))
=P/Vdc・a ・・・（１５．１）
同様に、
Ib
=P/Vdc(-d4+f4)
=P/Vdc(-(1+a)+(1-c))
=P/Vdc・b ・・・（１５．２）
同様に、
Ic
=P/Vdc(d4+e4)
=P/Vdc((1+a)+(-a+c-1))
=P/Vdc・c ・・・（１５．３）
すなわち、モード１と同じ結果となる。
Ia
= P / Vdc (-e4-f4)
= P / Vdc (-(-a + c-1)-(1-c))
= P / Vdc ・ a ・ ・ ・ (15.1)
Similarly,
Ib
= P / Vdc (-d4 + f4)
= P / Vdc (-(1 + a) + (1-c))
= P / Vdc ・ b ・ ・ ・ (15.2)
Similarly,
I c
= P / Vdc (d4 + e4)
= P / Vdc ((1 + a) + (-a + c-1))
= P / Vdc ・ c ・ ・ ・ (15.3)
That is, the same result as in
（モード５における仮想ＡＣ／ＤＣ変換処理）
モード５における仮想ＡＣ／ＤＣ変換処理は、図５（ｅ）に示すように、モード２における仮想ＡＣ／ＤＣ変換処理（図５（ｂ）参照）と同様である。区間（線間電圧発生区間）ｄ５，ｅ５，ｆ５も、モード２と同様にして求められる。スイッチング周期Ｔの直流電圧の平均Ｖｄｃは、モード２と同様に、図４から、下記に示すように算出することができる。
(Virtual AC / DC conversion processing in mode 5)
As shown in FIG. 5 (e), the virtual AC / DC conversion process in the
Vdc
=d5・X+e5・Y+f5・Z
=(C-B)(-b+c-1)+(C-A)(1+b)+(A-B)(1-c)
=-Cb+Bb+Cc-Bc-C+B+C-A+Cb-Ab+A-B-Ac+Bc
=Bb+Cc+A(-b-c)
=Bb+Cc+Aa
=(3/2)cosθ ・・・（１６）
すなわち、モード２と同じ結果となる。
Vdc
= d5 ・ X + e5 ・ Y + f5 ・ Z
= (CB) (-b + c-1) + (CA) (1 + b) + (AB) (1-c)
=-Cb + Bb + Cc-Bc-C + B + C-A + Cb-Ab + AB-Ac + Bc
= Bb + Cc + A (-bc)
= Bb + Cc + Aa
= (3/2) cosθ ・ ・ ・ (16)
That is, the same result as in mode 2 is obtained.
（モード５における仮想ＤＣ／ＡＣ変換処理）
図６（ｅ）に示すように、モード５では、制御部２０が、仮想ＤＣ／ＡＣ変換処理に用いるべき第２のキャリア波形パターンとして、区間ｄ５，ｅ５，ｆ５に順に立ち下がりの鋸歯状波、立ち上がりの鋸歯状波、立ち上がりの鋸歯状波を有する第２のキャリア波形パターンＣＷ２５を決定する。そして、制御部２０は、例えば、Ｕ相制御信号ｕを制御信号発生部３０から受ける。なお、図６（ｅ）における各区間ｄ５，ｅ５，ｆ５は、図５（ｅ）における各区間ｄ５，ｅ５，ｆ５に対応している（すなわち、区間の長さが等しい）が、図示の便宜上、各区間の長さを図５（ｅ）から変えてある。
(Virtual DC / AC conversion processing in mode 5)
As shown in FIG. 6 (e), in the
このとき、仮想ＡＣ／ＤＣ変換処理における区間（線間電圧発生区間）ｄ５，ｅ５，ｆ５の直流電圧は、それぞれ、ＴＳ間電圧＝Ｃ－Ｂ、ＴＲ間電圧＝Ｃ－Ａ、ＲＳ間電圧＝Ａ－Ｂとなる。線間電圧における２つの電圧相のうちレベルの大きい電圧相を＋側相としレベルの小さい電圧相を－側相とすると、区間（線間電圧発生区間）ｄ５，ｅ５，ｆ５において、それぞれ、Ｔ相，Ｔ相，Ｒ相が＋側相であり、Ｓ相，Ｒ相，Ｓ相が－側相である。 At this time, the DC voltages of the sections (line voltage generation sections) d5, e5, and f5 in the virtual AC / DC conversion process are TS-to-TS voltage = CB, TR-to-TR voltage = CA, and RS-to-RS voltage, respectively. It becomes AB. Assuming that the voltage phase with the higher level is the + side phase and the voltage phase with the lower level is the-side phase among the two voltage phases in the line voltage, T in the section (line voltage generation section) d5, e5, f5, respectively. The phase, T phase, and R phase are + side phases, and the S phase, R phase, and S phase are-side phases.
制御部２０は、第２のキャリア波形パターンＣＷ２５とＵ相制御信号ｕとを比較する。区間（線間電圧発生区間）ｄ５において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２５より下側にある場合（例えば、区間ｄ５の前半の場合）、－側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２５より上側にある場合（例えば、区間ｄ５の後半の場合）、＋側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。
The
区間（線間電圧発生区間）ｅ５において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２５より上側にある場合（例えば、区間ｅ５の前半の場合）、＋側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２５より下側にある場合（例えば、区間ｅ５の後半の場合）、－側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) e5, when the U-phase control signal u is above the second carrier waveform pattern CW25 (for example, in the case of the first half of the section e5), the
区間（線間電圧発生区間）ｆ５において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２５より上側にある場合（例えば、区間ｆ５の前半の場合）、＋側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２５より下側にある場合（例えば、区間ｆ５の後半の場合）、－側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) f5, when the U-phase control signal u is above the second carrier waveform pattern CW25 (for example, in the case of the first half of the section f5), the
モード５における各相の選択信号すなわちスイッチング信号について説明する。各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵは、択一的にＯＮしているので、各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵのパルス幅の期間では、それぞれ、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃが発生する。また、スイッチング周期Ｔにおける３相の出力電圧Ｖｕ，Ｖｖ，Ｖｗは、モード２と同様に、図４から、下記に示すように算出することができる。
The selection signal, that is, the switching signal of each phase in the
Vu=(3/4cosθ)・u=(Vdc/2)u ・・・（１７．１）
Vv=(3/4cosθ)・v=(Vdc/2)v ・・・（１７．２）
Vw=(3/4cosθ)・w=(Vdc/2)w ・・・（１７．３）
すなわち、モード２と同じ結果となる。
Vu = (3 / 4cosθ) ・ u = (Vdc / 2) u ・ ・ ・ (17.1)
Vv = (3 / 4cosθ) ・ v = (Vdc / 2) v ・ ・ ・ (17.2)
Vw = (3 / 4cosθ) ・ w = (Vdc / 2) w ・ ・ ・ (17.3)
That is, the same result as in mode 2 is obtained.
（モード５における入力電流）
モード５における入力電流Ｉａ，Ｉｂ，Ｉｃは、モード２と同様に、図４から、下記に示すように算出することができる。
(Input current in mode 5)
The input currents Ia, Ib, and Ic in the
Ia
=P/Vdc(-e5+f5)
=P/Vdc(-(1+b)+(1-c))
=P/Vdc・a ・・・（１８．１）
同様に、
Ib
=P/Vdc(-d5-f5)
=P/Vdc(-(-b+c-1)-(1-c))
=P/Vdc・b ・・・（１８．２）
同様に、
Ic
=P/Vdc(d5+e5)
=P/Vdc((-b+c-1)+(1+b))
=P/Vdc・c ・・・（１８．３）
すなわち、モード２と同じ結果となる。
Ia
= P / Vdc (-e5 + f5)
= P / Vdc (-(1 + b) + (1-c))
= P / Vdc ・ a ・ ・ ・ (18.1)
Similarly,
Ib
= P / Vdc (-d5-f5)
= P / Vdc (-(-b + c-1)-(1-c))
= P / Vdc ・ b ・ ・ ・ (18.2)
Similarly,
I c
= P / Vdc (d5 + e5)
= P / Vdc ((-b + c-1) + (1 + b))
= P / Vdc ・ c ・ ・ ・ (18.3)
That is, the same result as in mode 2 is obtained.
（モード６における仮想ＡＣ／ＤＣ変換処理）
モード６における仮想ＡＣ／ＤＣ変換処理は、図５（ｆ）に示すように、モード３における仮想ＡＣ／ＤＣ変換処理（図５（ｃ）参照）と同様である。区間（線間電圧発生区間）ｄ６，ｅ６，ｆ６も、モード３と同様にして求められる。スイッチング周期Ｔの直流電圧の平均Ｖｄｃは、モード３と同様に、図４から、下記に示すように算出することができる。
(Virtual AC / DC conversion processing in mode 6)
As shown in FIG. 5 (f), the virtual AC / DC conversion process in the mode 6 is the same as the virtual AC / DC conversion process in the mode 3 (see FIG. 5 (c)). The section (line voltage generation section) d6, e6, f6 is also obtained in the same manner as in mode 3. The average Vdc of the DC voltage of the switching cycle T can be calculated from FIG. 4 as shown below, as in the mode 3.
Vdc
=d6・X+e6・Y+f6・Z
=(C-B)(1-a)+(A-C)(1+b)+(A-B)(a-b-1)
=C-B-Ca+Ba+A-C+Ab-Cb+Aa-Ba-Ab+Bb-A+B
=Bb+Aa+C(-b-a)
=Bb+Aa+Cc
=(3/2)cosθ ・・・（１９）
すなわち、モード３と同じ結果となる。
Vdc
= d6 ・ X + e6 ・ Y + f6 ・ Z
= (CB) (1-a) + (AC) (1 + b) + (AB) (ab-1)
= CB-Ca + Ba + A-C + Ab-Cb + Aa-Ba-Ab + Bb-A + B
= Bb + Aa + C (-ba)
= Bb + Aa + Cc
= (3/2) cosθ ・ ・ ・ (19)
That is, the same result as in mode 3 is obtained.
（モード６における仮想ＤＣ／ＡＣ変換処理）
図６（ｆ）に示すように、モード６では、制御部２０が、仮想ＤＣ／ＡＣ変換処理に用いるべき第２のキャリア波形パターンとして、区間ｄ６，ｅ６，ｆ６に順に立ち下がりの鋸歯状波、立ち下がりの鋸歯状波、立ち上がりの鋸歯状波を有する第２のキャリア波形パターンＣＷ２６を決定する。そして、制御部２０は、例えば、Ｕ相制御信号ｕを制御信号発生部３０から受ける。なお、図６（ｆ）における各区間ｄ６，ｅ６，ｆ６は、図５（ｆ）における各区間ｄ６，ｅ６，ｆ６に対応している（すなわち、区間の長さが等しい）が、図示の便宜上、各区間の長さを図５（ｆ）から変えてある。
(Virtual DC / AC conversion processing in mode 6)
As shown in FIG. 6 (f), in the mode 6, the
このとき、仮想ＡＣ／ＤＣ変換処理における区間（線間電圧発生区間）ｄ６，ｅ６，ｆ６の直流電圧は、それぞれ、ＴＳ間電圧＝Ｃ－Ｂ、ＲＴ間電圧＝Ａ－Ｃ、ＲＳ間電圧＝Ａ－Ｂとなる。線間電圧における２つの電圧相のうちレベルの大きい電圧相を＋側相としレベルの小さい電圧相を－側相とすると、区間（線間電圧発生区間）ｄ６，ｅ６，ｆ６において、それぞれ、Ｔ相，Ｒ相，Ｒ相が＋側相であり、Ｓ相，Ｔ相，Ｓ相が－側相である。 At this time, the DC voltages of the sections (line voltage generation sections) d6, e6, and f6 in the virtual AC / DC conversion process are TS voltage = CB, RT voltage = AC, and RS voltage =, respectively. It becomes AB. Assuming that the voltage phase with the higher level is the + side phase and the voltage phase with the lower level is the-side phase among the two voltage phases in the line voltage, T in the section (line voltage generation section) d6, e6, f6, respectively. The phase, R phase, and R phase are + side phases, and the S phase, T phase, and S phase are-side phases.
制御部２０は、第２のキャリア波形パターンＣＷ２６とＵ相制御信号ｕとを比較する。区間（線間電圧発生区間）ｄ６において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２６より下側にある場合（例えば、区間ｄ６の前半の場合）、－側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２６より上側にある場合（例えば、区間ｄ６の後半の場合）、＋側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。
The
区間（線間電圧発生区間）ｅ６において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２６より下側にある場合（例えば、区間ｅ６の前半の場合）、－側相すなわちＴ相を選択し、Ｔ相選択信号としてスイッチング信号φＳＴＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＳＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２６より上側にある場合（例えば、区間ｅ６の後半の場合）、＋側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) e6, when the U-phase control signal u is below the second carrier waveform pattern CW26 (for example, in the case of the first half of the section e6), the
区間（線間電圧発生区間）ｆ６において、制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２６より上側にある場合（例えば、区間ｆ６の前半の場合）、＋側相すなわちＲ相を選択し、Ｒ相選択信号としてスイッチング信号φＳＲＵをＯＮレベルにするとともに他のスイッチング信号φＳＳＵ，φＳＴＵをＯＦＦレベルにする。制御部２０は、Ｕ相制御信号ｕが第２のキャリア波形パターンＣＷ２６より下側にある場合（例えば、区間ｆ６の後半の場合）、－側相すなわちＳ相を選択し、Ｓ相選択信号としてスイッチング信号φＳＳＵをＯＮレベルにするとともに他のスイッチング信号φＳＲＵ，φＳＴＵをＯＦＦレベルにする。
In the section (line voltage generation section) f6, when the U-phase control signal u is above the second carrier waveform pattern CW26 (for example, in the case of the first half of the section f6), the
モード６における各相の選択信号すなわちスイッチング信号について説明する。各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵは、択一的にＯＮしているので、各スイッチング信号φＳＲＵ，φＳＳＵ，φＳＴＵのパルス幅の期間では、それぞれ、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃが発生する。また、スイッチング周期Ｔにおける３相の出力電圧Ｖｕ，Ｖｖ，Ｖｗは、モード３と同様に、図４から、下記に示すように算出することができる。 The selection signal, that is, the switching signal of each phase in the mode 6 will be described. Since each switching signal φSRU, φSSU, and φSTU are alternately turned on, the R-phase voltage a, S-phase voltage b, and T-phase voltage are used during the pulse width period of each switching signal φSRU, φSSU, and φSTU, respectively. c occurs. Further, the three-phase output voltages Vu, Vv, and Vw in the switching cycle T can be calculated from FIG. 4 as shown below, as in the mode 3.
Vu=(3/4cosθ)・u=(Vdc/2)u ・・・（２０．１）
Vv=(3/4cosθ)・v=(Vdc/2)v ・・・（２０．２）
Vw=(3/4cosθ)・w=(Vdc/2)w ・・・（２０．３）
すなわち、モード３と同じ結果となる。
Vu = (3 / 4cosθ) ・ u = (Vdc / 2) u ・ ・ ・ (20.1)
Vv = (3 / 4cosθ) ・ v = (Vdc / 2) v ・ ・ ・ (20.2)
Vw = (3 / 4cosθ) ・ w = (Vdc / 2) w ・ ・ ・ (20.3)
That is, the same result as in mode 3 is obtained.
（モード６における入力電流）
モード６における入力電流Ｉａ，Ｉｂ，Ｉｃは、モード３と同様に、図４から、下記に示すように算出することができる。
(Input current in mode 6)
The input currents Ia, Ib, and Ic in the mode 6 can be calculated from FIG. 4 as shown below, as in the mode 3.
Ia
=P/Vdc(e6+f6)
=P/Vdc((1+b)+(a-b-1))
=P/Vdc・a ・・・（２１．１）
同様に、
Ib
=P/Vdc(-d6-f6)
=P/Vdc(-(1-a)-(a-b-1))
=P/Vdc・b ・・・（２１．２）
同様に、
Ic
=P/Vdc(d6-e6)
=P/Vdc((1-a)-(1+b))
=P/Vdc・c ・・・（２１．３）
すなわち、モード３と同じ結果となる。
Ia
= P / Vdc (e6 + f6)
= P / Vdc ((1 + b) + (ab-1))
= P / Vdc ・ a ・ ・ ・ (21.1)
Similarly,
Ib
= P / Vdc (-d6-f6)
= P / Vdc (-(1-a)-(ab-1))
= P / Vdc ・ b ・ ・ ・ (21.2)
Similarly,
I c
= P / Vdc (d6-e6)
= P / Vdc ((1-a)-(1 + b))
= P / Vdc ・ c ・ ・ ・ (21.3)
That is, the same result as in mode 3 is obtained.
このようにして、図６に示すように、双方向スイッチ回路１０における各双方向スイッチＳＲＵ～ＳＴＵのスイッチング信号φＳＲＵ～φＳＴＵが生成される。図６に示されるように、各スイッチング信号φＳＲＵ～φＳＴＵが整然とつながるようにＵ相制御信号ｕが所定のキャリア波形パターンで変調されるとともに、パルス幅がスイッチング素子のスイッチング時間より長く確保されているため、転流の失敗を抑制できる。なお、図６では、スイッチング信号φＳＲＵ～φＳＴＵについて説明しているが、他の双方向スイッチＳＲＶ～ＳＴＶ，ＳＲＷ～ＳＴＷの各スイッチング信号φＳＲＶ～φＳＴＶ，φＳＲＷ～φＳＴＷについても同様である。
In this way, as shown in FIG. 6, switching signals φSRU to φSTU of each bidirectional switch SRU to STU in the
例えば、スイッチング素子（例えば、図２（ｂ），（ｃ）に示す素子ＥＬ１，ＥＬ２，ＥＬ１１，ＥＬ１２）のスイッチング時間に比べて十分大きなパルス幅のスイッチングパターンを有するスイッチング信号φＳＲＵ～φＳＴＷでスイッチングされる。 For example, switching is performed by switching signals φSRU to φSTW having a switching pattern having a pulse width sufficiently larger than the switching time of the switching element (for example, the elements EL1, EL2, EL11, EL12 shown in FIGS. 2B and 2C). To.
（制御信号発生部および制御部の構成例）
図７は、実施形態における制御信号発生部および制御部の構成例を示す図である。図８は、実施形態における制御部の構成例を示す図である。図７に例示する制御部２０において、第２のキャリア波形パターンを予め生成し、第２のキャリア波形パターンと第２の制御信号（Ｕ相制御信号ｕ、Ｖ相制御信号ｖ、Ｗ相制御信号ｗ）とをコンパレートし、コンパレート結果φＵＨ～φＷＬおよび現在どの区間であるかを示すデータφＰ１～φＰ１８を図８に示す回路へ出力し、図８に示す回路で各双方向スイッチＳＲＵ～ＳＴＷのスイッチング信号φＳＲＵ～φＳＴＷを生成する。
(Configuration example of control signal generator and control unit)
FIG. 7 is a diagram showing a configuration example of the control signal generation unit and the control unit in the embodiment. FIG. 8 is a diagram showing a configuration example of the control unit in the embodiment. In the
具体的には、制御部２０において、入力電圧をゼロクロス検出器２１により検出し、カウンタ２３を初期化しスタートする。カウンタ２３は、キャリア用クロック発生器２２で発生されたキャリアクロックに同期して、ゼロクロス点をカウントする。ＲＯＭ２４は、入力電圧の１スイッチング周期Ｔの第２のキャリア波形パターンごとのデータを格納している。コンパレータ２５～２７および位相データ発生器２８は、カウンタ２３のデータ（第１のキャリア波形パターン）に応じて、キャリアクロック単位のキャリアデータＲＯＭ２４からキャリアデータを読み出すことによって図６（ａ）～（ｆ）の１スイッチング周期Ｔごとのキャリアデータ（第２のキャリア波形パターン）がコンパレータ２５～２７および位相データ発生器２８へ出力される。
Specifically, in the
一方、制御信号発生部３０において、電圧振幅・位相演算器３１は、目的に応じて生成されるべき出力電圧、すなわち負荷ＬＤへ出力すべきＵ相、Ｖ相、Ｗ相の電圧を演算し、演算結果を３相波形発生器３２へ出力する。３相波形発生器３２は、演算結果に応じて、Ｕ相、Ｖ相、Ｗ相の制御信号（第２の制御信号）を発生させてコンパレータ２５～２７へ出力する。
On the other hand, in the control
制御部２０において、コンパレータ２５～２７は、それぞれ、Ｕ相、Ｖ相、Ｗ相の制御信号と第２のキャリア波形パターンとをコンパレートし、コンパレート結果φＵＨ，φＶＨ，φＷＨを図８に示す回路へ出力する。コンパレート結果φＵＨは、例えば、Ｕ相制御信号ｕが第２のキャリア波形パターンより上側にあれば、アクティブレベル（例えば、「１」）であり、Ｕ相制御信号ｕが第２のキャリア波形パターンより下側にあれば、ノンアクティブレベル（例えば、「０」）である。コンパレート結果φＶＨは、例えば、Ｖ相制御信号ｖが第２のキャリア波形パターンより上側にあれば、アクティブレベル（例えば、「１」）であり、Ｖ相制御信号ｖが第２のキャリア波形パターンより下側にあれば、ノンアクティブレベル（例えば、「０」）である。コンパレート結果φＷＨは、例えば、Ｗ相制御信号ｗが第２のキャリア波形パターンより上側にあれば、アクティブレベル（例えば、「１」）であり、Ｗ相制御信号ｗが第２のキャリア波形パターンより下側にあれば、ノンアクティブレベル（例えば、「０」）である。
In the
また、インバータＩＮＶ１～ＩＮＶ３は、それぞれ、コンパレート結果φＵＨ，φＶＨ，φＷＨを論理反転させたコンパレート結果φＵＬ，φＶＬ，φＷＬを生成し図８に示す回路へ出力する。 Further, the inverters INV1 to INV3 generate the comparison results φUL, φVL, and φWL, which are the logical inversions of the comparison results φUH, φVH, and φWH, respectively, and output them to the circuit shown in FIG.
位相データ発生器２８は、第２のキャリア波形パターンを受けて、第２のキャリア波形パターンに応じて現在の区間がどの区間であるのかを示すデータφＰ１～φＰ１８を発生させて図８に示す回路へ出力する。例えば、位相データ発生器２８は、現在の区間が区間ｄ１であると認識した場合、区間ｄ１用データφＰ１をアクティブレベル（例えば、「１」）にし、他のデータφＰ２～φＰ１８をノンアクティブレベル（例えば、「０」）にして、図８に示す回路へ出力する。
The
図８に示す回路は、例えば、コンパレート結果φＵＨ～φＷＬと、現在どの区間であるかを示すデータφＰ１～φＰ１８とを用いて論理演算を行い、各双方向スイッチＳＲＵ～ＳＴＷのスイッチング信号φＳＲＵ～φＳＴＷを生成する。 The circuit shown in FIG. 8 performs a logical operation using, for example, the comparison results φUH to φWL and the data φP1 to φP18 indicating which section is currently in, and the switching signals φSRU to each bidirectional switch SRU to STW. Generate φSTW.
例えば、双方向スイッチＵＲＰは、Ｒ相とＵ相とを接続する双方向スイッチである。図６（ａ）～（ｆ）の中で、Ｒ相を正側として選択するのは、区間ｅ１，ｆ１，ｅ２，ｆ５，ｅ６，ｆ６である。図８に示す回路では、この区間ｅ１，ｆ１，ｅ２，ｆ５，ｅ６，ｆ６用のデータφＰ２，φＰ３，φＰ５，φＰ１５，φＰ１７，φＰ１８をＯＲゲートＯＲ１～ＯＲ３でＯＲ演算し、そのＯＲ演算の結果とコンパレート結果φＵＨとをＡＮＤゲートＡＮＤ１でＡＮＤ演算する。 For example, the bidirectional switch URP is a bidirectional switch that connects the R phase and the U phase. In FIGS. 6A to 6F, the section e1, f1, e2, f5, e6, f6 selects the R phase as the positive side. In the circuit shown in FIG. 8, the data φP2, φP3, φP5, φP15, φP17, φP18 for the sections e1, f1, e2, f5, e6, f6 are OR-calculated by the OR gates OR1 to OR3, and the result of the OR calculation is performed. And the compare result φUH are ANDed with the AND gate AND1.
また、図６（ａ）～（ｆ）の中で、Ｒ相を負側として選択するのは、区間ｆ２，ｅ３，ｆ３，ｅ４，ｆ４，ｅ５である。図８に示す回路では、この区間ｆ２，ｅ３，ｆ３，ｅ４，ｆ４，ｅ５用のデータφＰ６，φＰ８，φＰ９，φＰ１１，φＰ１２，φＰ１４をＯＲゲートＯＲ４～ＯＲ６でＯＲ演算し、そのＯＲ演算の結果とコンパレート結果φＵＬとをＡＮＤゲートＡＮＤ２でＡＮＤ演算する。 Further, in FIGS. 6A to 6F, the section f2, e3, f3, e4, f4, e5 selects the R phase as the negative side. In the circuit shown in FIG. 8, the data φP6, φP8, φP9, φP11, φP12, φP14 for the sections f2, e3, f3, e4, f4, and e5 are OR-operated by the OR gates OR4 to OR6, and the result of the OR operation is performed. And the comparison result φUL are ANDed with the AND gate AND2.
そして、ＡＮＤゲートＡＮＤ１の出力とＡＮＤゲートＡＮＤ２の出力とをＯＲゲートＯＲ７でＯＲ演算してその演算結果がスイッチング信号φＵＲＰとして双方向スイッチＵＲＰへ出力される。 Then, the output of the AND gate AND1 and the output of the AND gate AND2 are OR-calculated by the OR gate OR7, and the calculation result is output to the bidirectional switch URP as a switching signal φURP.
このような演算について、ＯＲ演算を＋で表し、ＡＮＤ演算を＊で表すと、スイッチング信号φＵＲＰは、下記（２２．１）式～（２２．９）式で表される。 Regarding such an operation, when the OR operation is represented by + and the AND operation is represented by *, the switching signal φURP is represented by the following equations (22.1) to (22.9).
φＵＲＰ＝φＵＨ＊（φＰ２＋φＰ３＋φＰ５＋φＰ１５＋φＰ１７＋φＰ１８）＋φＵＬ＊（φＰ６＋φＰ８＋φＰ９＋φＰ１１＋φＰ１２＋φＰ１４） ・・・（２２．１） φURP = φUH * (φP2 + φP3 + φP5 + φP15 + φP17 + φP18) + φUL * (φP6 + φP8 + φP9 + φP11 + φP12 + φP14) ・ ・ ・ (22.1)
φＶＲＰ＝φＶＨ＊（φＰ２＋φＰ３＋φＰ５＋φＰ１５＋φＰ１７＋φＰ１８）＋φＶＬ＊（φＰ６＋φＰ８＋φＰ９＋φＰ１１＋φＰ１２＋φＰ１４） ・・・（２２．２） φVRP = φVH * (φP2 + φP3 + φP5 + φP15 + φP17 + φP18) + φVL * (φP6 + φP8 + φP9 + φP11 + φP12 + φP14) ・ ・ ・ (22.2)
φＷＲＰ＝φＷＨ＊（φＰ２＋φＰ３＋φＰ５＋φＰ１５＋φＰ１７＋φＰ１８）＋φＷＬ＊（φＰ６＋φＰ８＋φＰ９＋φＰ１１＋φＰ１２＋φＰ１４） ・・・（２２．３） φWRP = φWH * (φP2 + φP3 + φP5 + φP15 + φP17 + φP18) + φWL * (φP6 + φP8 + φP9 + φP11 + φP12 + φP14) ・ ・ ・ (22.3)
φＵＳＰ＝φＵＨ＊（φＰ１＋φＰ４＋φＰ６＋φＰ７＋φＰ９＋φＰ１２）＋φＵＬ＊（φＰ３＋φＰ１０＋φＰ１３＋φＰ１５＋φＰ１６＋φＰ１８） ・・・（２２．４） φUSP = φUH * (φP1 + φP4 + φP6 + φP7 + φP9 + φP12) + φUL * (φP3 + φP10 + φP13 + φP15 + φP16 + φP18) ・ ・ ・ (22.4)
φＶＳＰ＝φＶＨ＊（φＰ１＋φＰ４＋φＰ６＋φＰ７＋φＰ９＋φＰ１２）＋φＶＬ＊（φＰ３＋φＰ１０＋φＰ１３＋φＰ１５＋φＰ１６＋φＰ１８） ・・・（２２．５） φVSP = φVH * (φP1 + φP4 + φP6 + φP7 + φP9 + φP12) + φVL * (φP3 + φP10 + φP13 + φP15 + φP16 + φP18) ・ ・ ・ (22.5)
φＷＳＰ＝φＷＨ＊（φＰ１＋φＰ４＋φＰ６＋φＰ７＋φＰ９＋φＰ１２）＋φＷＬ＊（φＰ３＋φＰ１０＋φＰ１３＋φＰ１５＋φＰ１６＋φＰ１８） ・・・（２２．６） φWSP = φWH * (φP1 + φP4 + φP6 + φP7 + φP9 + φP12) + φWL * (φP3 + φP10 + φP13 + φP15 + φP16 + φP18) ・ ・ ・ (22.6)
φＵＴＰ＝φＵＨ＊（φＰ８＋φＰ１０＋φＰ１１＋φＰ１３＋φＰ１４＋φＰ１６）＋φＵＬ＊（φＰ１＋φＰ２＋φＰ４＋φＰ５＋φＰ７＋φＰ１７）・・・（２２．７） φUTP = φUH * (φP8 + φP10 + φP11 + φP13 + φP14 + φP16) + φUL * (φP1 + φP2 + φP4 + φP5 + φP7 + φP17) ... (22.7)
φＶＴＰ＝φＶＨ＊（φＰ８＋φＰ１０＋φＰ１１＋φＰ１３＋φＰ１４＋φＰ１６）＋φＶＬ＊（φＰ１＋φＰ２＋φＰ４＋φＰ５＋φＰ７＋φＰ１７） ・・・（２２．８） φVTP = φVH * (φP8 + φP10 + φP11 + φP13 + φP14 + φP16) + φVL * (φP1 + φP2 + φP4 + φP5 + φP7 + φP17) ・ ・ ・ (22.8)
φＷＴＰ＝φＷＨ＊（φＰ８＋φＰ１０＋φＰ１１＋φＰ１３＋φＰ１４＋φＰ１６）＋φＷＬ＊（φＰ１＋φＰ２＋φＰ４＋φＰ５＋φＰ７＋φＰ１７）・・・（２２．９） φWTP = φWH * (φP8 + φP10 + φP11 + φP13 + φP14 + φP16) + φWL * (φP1 + φP2 + φP4 + φP5 + φP7 + φP17) ... (22.9)
上記（２２．１）式～（２２．９）式は、図８に示す回路の構成を示す式であるとみなすこともできる。 The above equations (22.1) to (22.9) can also be regarded as equations showing the configuration of the circuit shown in FIG.
第１の内部構成例では、図７によって、ゼロクロスを起点として１スイッチング周期の第２のキャリア波形パターンがＲＯＭから読み出され、コンパレート結果、および、１８個の区間信号が出力される。この信号が、図８に示す回路よって合成され、図１の双方向スイッチをＯＮ・ＯＦＦさせる。これにより、入力電流が正弦波となり、出力電圧が正弦波となる。 In the first internal configuration example, as shown in FIG. 7, a second carrier waveform pattern having one switching cycle starting from zero cross is read from the ROM, and a comparison result and 18 interval signals are output. This signal is synthesized by the circuit shown in FIG. 8, and the bidirectional switch of FIG. 1 is turned on and off. As a result, the input current becomes a sine wave and the output voltage becomes a sine wave.
以上の実施形態によれば、２相選択の電圧の平均はモードに関わらずＶｄｃ=（３／２）ｃｏｓθで一定となる。また、制御信号に対する出力電圧はＶｕ＝（Ｖｄｃ／２）ｕ、Ｖｖ＝（Ｖｄｃ／２）ｖ、Ｖｗ＝（Ｖｄｃ／２）ｗとなり、制御信号に比例する。また、入力電流はＩａ＝Ｐ／Ｖｄｃ・ａ、Ｉｂ＝Ｐ／Ｖｄｃ・ｂ、Ｉｃ＝Ｐ／Ｖｄｃ・ｃとなり、２相変調を行った３相波形に比例する。よって、実施形態によれば、２相選択を行うための３相交流は入力電流位相を与えることから、２相選択する３相波形に、入力電圧との間に位相差θをもうけることで、複雑な演算を行うことなく簡易な処理で交流電力を交流電力に直接変換する際に、入力力率の制御を行うことができる。また、実施形態によれば、入力電圧位相と入力電流位相を容易に制御できる。実施形態によれば、例えば、発電機が入力側に接続される場合に、発電機の効率を高めることができる。 According to the above embodiment, the average voltage of the two-phase selection is constant at Vdc = (3/2) cos θ regardless of the mode. Further, the output voltage for the control signal is Vu = (Vdc / 2) u, Vv = (Vdc / 2) v, Vw = (Vdc / 2) w, which is proportional to the control signal. Further, the input current is Ia = P / Vdc · a, Ib = P / Vdc · b, Ic = P / Vdc · c, and is proportional to the three-phase waveform subjected to the two-phase modulation. Therefore, according to the embodiment, since the three-phase alternating current for performing the two-phase selection gives an input current phase, a phase difference θ is provided between the three-phase waveform for the two-phase selection and the input voltage. The input power factor can be controlled when the AC power is directly converted into the AC power by a simple process without performing a complicated calculation. Further, according to the embodiment, the input voltage phase and the input current phase can be easily controlled. According to the embodiment, for example, when the generator is connected to the input side, the efficiency of the generator can be increased.
１ マトリックスコンバータ
１０ 双方向スイッチ回路
２０ 制御部
３０ 制御信号発生部
４０ ３相リアクトル
５０ 入力コンデンサ
６０ 減算器
１００ 位相差情報生成器
ＣＳ 電力変換システム
ＧＳ 風力発電システム
Ｇ 発電機
ＰＳ 電力系統
1
Claims (3)
前記入力された３相交流電力の前記負荷への供給をＯＮ／ＯＦＦする双方向スイッチ回路と、
前記入力された３相交流電力に基づく３相交流電圧と同期する３相同期信号を生成する同期信号生成部と、
前記３相同期信号の位相を調整する位相調整部と、
前記入力された３相交流電力に対して、前記位相調整部により前記３相同期信号の位相が調整された３相位相調整後信号における各相の電圧のゼロクロス点を検出し、検出されたゼロクロス点を基準として推定した各相の電圧の大小関係に応じて区分された複数のモードに応じて異なる仮想ＡＣ／ＤＣ変換処理を行うと共に、前記入力された３相交流電力のうち２相を選択し、選択した２相の線間電圧に対し、前記複数のモードに応じて異なる仮想ＤＣ／ＡＣ変換処理を行うように、前記双方向スイッチ回路のスイッチングパターンを生成する制御部と、
を備えたことを特徴とするマトリックスコンバータ。 It is a matrix converter that directly converts the input 3-phase AC power into 3-phase AC power and outputs it to the load.
A bidirectional switch circuit that turns on / off the supply of the input three-phase AC power to the load, and
A synchronization signal generation unit that generates a three-phase synchronization signal that synchronizes with the three-phase AC voltage based on the input three-phase AC power.
A phase adjusting unit that adjusts the phase of the three-phase synchronous signal,
With respect to the input three-phase AC power, the zero cross point of the voltage of each phase in the three-phase phase-adjusted signal whose phase of the three-phase synchronous signal is adjusted by the phase adjusting unit is detected, and the detected zero cross is detected. Different virtual AC / DC conversion processing is performed according to a plurality of modes divided according to the magnitude relationship of the voltage of each phase estimated with respect to the point, and two phases are selected from the input three-phase AC power. Then, a control unit that generates a switching pattern of the bidirectional switch circuit so as to perform different virtual DC / AC conversion processing according to the plurality of modes for the selected two-phase line voltage.
A matrix converter characterized by being equipped with.
を備えたことを特徴とする請求項１に記載のマトリックスコンバータ。 The matrix converter according to claim 1, wherein the phase adjusting unit includes an input interface for receiving an input of a phase difference used when adjusting the phase of the three-phase synchronous signal.
前記マトリックスコンバータは、
前記入力された３相交流電力の前記負荷への供給をＯＮ／ＯＦＦする双方向スイッチ回路と、
前記入力された３相交流電力に基づく３相交流電圧と同期する３相同期信号を生成する同期信号生成部と、
前記発電システムから出力された位相差に基づいて前記３相同期信号の位相を調整する位相調整部と、
前記入力された３相交流電力に対して、前記位相調整部により前記３相同期信号の位相が調整された３相位相調整後信号における各相の電圧のゼロクロス点を検出し、検出されたゼロクロス点を基準として推定した各相の電圧の大小関係に応じて区分された複数のモードに応じて異なる仮想ＡＣ／ＤＣ変換処理を行うと共に、前記入力された３相交流電力のうち２相を選択し、選択した２相の線間電圧に対し、前記複数のモードに応じて異なる仮想ＤＣ／ＡＣ変換処理を行うように、前記双方向スイッチ回路のスイッチングパターンを生成する制御部と、
を備え、
前記発電システムは、
前記発電機と、
前記位相差を生成し出力する位相差情報生成部と、
を備えた
ことを特徴とする電力変換システム。 It is a power conversion system having a matrix converter and a power generation system that directly converts the three-phase AC power input from the generator into the three-phase AC power and outputs it to the load.
The matrix converter
A bidirectional switch circuit that turns on / off the supply of the input three-phase AC power to the load, and
A synchronization signal generation unit that generates a three-phase synchronization signal that synchronizes with the three-phase AC voltage based on the input three-phase AC power.
A phase adjusting unit that adjusts the phase of the three-phase synchronous signal based on the phase difference output from the power generation system, and a phase adjusting unit.
With respect to the input three-phase AC power, the zero cross point of the voltage of each phase in the three-phase phase-adjusted signal whose phase of the three-phase synchronous signal is adjusted by the phase adjusting unit is detected, and the detected zero cross is detected. Different virtual AC / DC conversion processing is performed according to a plurality of modes divided according to the magnitude relationship of the voltage of each phase estimated with respect to the point, and two phases are selected from the input three-phase AC power. Then, with respect to the selected two-phase line voltage, a control unit that generates a switching pattern of the bidirectional switch circuit so as to perform different virtual DC / AC conversion processing according to the plurality of modes.
Equipped with
The power generation system
With the generator
The phase difference information generation unit that generates and outputs the phase difference,
A power conversion system characterized by being equipped with.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017245554A JP7027875B2 (en) | 2017-12-21 | 2017-12-21 | Matrix converter and power conversion system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017245554A JP7027875B2 (en) | 2017-12-21 | 2017-12-21 | Matrix converter and power conversion system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019115120A JP2019115120A (en) | 2019-07-11 |
| JP7027875B2 true JP7027875B2 (en) | 2022-03-02 |
Family
ID=67223847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017245554A Active JP7027875B2 (en) | 2017-12-21 | 2017-12-21 | Matrix converter and power conversion system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7027875B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007185010A (en) | 2006-01-05 | 2007-07-19 | Fuji Electric Systems Co Ltd | Controller of ac direct converter |
| WO2014020703A1 (en) | 2012-07-31 | 2014-02-06 | 株式会社安川電機 | Matrix converter |
| JP2014124069A (en) | 2012-12-21 | 2014-07-03 | Yaskawa Electric Corp | Matrix converter |
| JP2014143825A (en) | 2013-01-23 | 2014-08-07 | Fujitsu General Ltd | Matrix converter |
| JP2016220324A (en) | 2015-05-15 | 2016-12-22 | 株式会社安川電機 | Matrix converter, power generating system, control device, and control method |
-
2017
- 2017-12-21 JP JP2017245554A patent/JP7027875B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007185010A (en) | 2006-01-05 | 2007-07-19 | Fuji Electric Systems Co Ltd | Controller of ac direct converter |
| WO2014020703A1 (en) | 2012-07-31 | 2014-02-06 | 株式会社安川電機 | Matrix converter |
| JP2014124069A (en) | 2012-12-21 | 2014-07-03 | Yaskawa Electric Corp | Matrix converter |
| JP2014143825A (en) | 2013-01-23 | 2014-08-07 | Fujitsu General Ltd | Matrix converter |
| JP2016220324A (en) | 2015-05-15 | 2016-12-22 | 株式会社安川電機 | Matrix converter, power generating system, control device, and control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019115120A (en) | 2019-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5880628B2 (en) | Matrix converter | |
| JP6079808B2 (en) | 3-phase / single-phase matrix converter | |
| KR101688649B1 (en) | High efficiency 3 level photovoltaic inverter with controlling unbalance of neutral point potential | |
| US8711589B2 (en) | Direct converting apparatus, method for controlling the same, and control signal generation device | |
| JP5136384B2 (en) | Output current detection method for series multiple inverters | |
| JP2009106111A (en) | Power conversion device | |
| US10389269B2 (en) | Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus | |
| JP6107860B2 (en) | Inverter control device | |
| US10630200B2 (en) | Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus | |
| US8976553B2 (en) | Power conversion device | |
| JP7027875B2 (en) | Matrix converter and power conversion system | |
| JP6524000B2 (en) | Power converter | |
| JP5849632B2 (en) | Power converter | |
| KR101310465B1 (en) | Ａｃ―ｄｃ converter device | |
| JP2014007854A (en) | Power conversion system | |
| JP6115590B2 (en) | Matrix converter | |
| JP6409945B2 (en) | Matrix converter | |
| JP6292021B2 (en) | Matrix converter | |
| JP2024017498A (en) | Power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220131 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7027875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |