JP7024119B2 - Fpga回路、システム、設置方法及びコンピュータ可読媒体 - Google Patents
Fpga回路、システム、設置方法及びコンピュータ可読媒体 Download PDFInfo
- Publication number
- JP7024119B2 JP7024119B2 JP2020560322A JP2020560322A JP7024119B2 JP 7024119 B2 JP7024119 B2 JP 7024119B2 JP 2020560322 A JP2020560322 A JP 2020560322A JP 2020560322 A JP2020560322 A JP 2020560322A JP 7024119 B2 JP7024119 B2 JP 7024119B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data strobe
- strobe signal
- gate control
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
- Memory System (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本実施例によれば、FPGA回路が提供される。図1に示すように、当該回路は、物理層(PhysicalLayer、PHY)101、物理層101に接続されるデータストローブ信号ゲート制御回路(Data Strobe Signal GATING、DQS GATING)102と、データストローブ信号ゲート制御回路102に接続されるデータストローブ信号ゲート制御遅延補償回路103と、を含む。
Claims (20)
- 物理層と、前記物理層に接続されるデータストローブ信号ゲート制御回路と、前記データストローブ信号ゲート制御回路に接続される遅延補償回路と、を含むFPGA回路であって、
前記物理層は、読取コマンドを外部メモリに送信するとともにウィンドウ制御信号を前記データストローブ信号ゲート制御回路に送信することにより、前記外部メモリが読み取り操作を完了したとき、前記外部メモリは、データストローブ信号を前記物理層を経由することなく、前記データストローブ信号ゲート制御回路に出力し、
前記ウィンドウ制御信号は、前記データストローブ信号ゲート制御回路、及びデータストローブ信号ゲート制御遅延補償回路を順に通過し、前記データストローブ信号ゲート制御遅延補償回路を通過した信号をターゲットウィンドウ信号とし、前記データストローブ信号ゲート制御遅延補償回路は、遅延回路と、前記遅延回路における任意の二つのデバイスの間に設けられるとともに異なるインピーダンス値により少なくとも2種類の遅延した通路を形成する補償通路と、を含み、
前記データストローブ信号ゲート制御回路は、ターゲットウィンドウ信号及び前記データストローブ信号に基づいて、前記データストローブ信号に対する前記ターゲットウィンドウ信号の位置を調整する
ことを特徴とするFPGA回路。 - 請求項1に記載のFPGA回路であって、
第1回路をさらに含み、
前記物理層は、前記第1回路により読取コマンドを前記外部メモリに送信し、
前記第1回路は、順に接続される第1入出力ロジックと、第1入出力モジュールと、第1パッドと、を含み、
第1入出力ロジックは、前記物理層に接続され、
前記第1パッドは、前記外部メモリに接続される
ことを特徴とするFPGA回路。 - 請求項1に記載のFPGA回路であって、
第2回路をさらに含み、
前記第2回路は、前記外部メモリが読み取り操作を完了したときに前記外部メモリからフィードバックされる前記データストローブ信号を前記データストローブ信号ゲート制御回路に送信する
ことを特徴とするFPGA回路。 - 請求項3に記載のFPGA回路であって、
前記第2回路は、順に接続される第2パッドと、第2入出力モジュールと、第2入出力ロジックと、を含み、
前記第2パッドは、前記外部メモリに接続され、
前記第2入出力ロジックは、前記データストローブ信号ゲート制御回路に接続される
ことを特徴とするFPGA回路。 - 請求項1に記載のFPGA回路であって、
前記遅延回路は、順に接続される第3入出力ロジックと、第3入出力モジュールと、第3パッドと、第4パッドと、第4入出力モジュールと、第4入出力ロジックと、を含み、
前記第3入出力ロジック及び第4入出力ロジックは、それぞれ前記データストローブ信号ゲート制御回路の両端に接続され、
前記補償通路は、前記遅延回路における任意の二つの隣り合うデバイスの設けられる、
ことを特徴とするFPGA回路。 - 請求項5に記載のFPGA回路であって、
前記補償通路は、前記第3パッドと前記第4パッドとの間に位置するように前記遅延回路に設けられる
ことを特徴とするFPGA回路。 - 請求項1から6のいずれか一項に記載のFPGA回路であって、
前記補償通路は、並列に接続される少なくとも二つのサブ通路を含み、
前記サブ通路の間には、異なるインピーダンスにより異なる遅延が形成される
ことを特徴とするFPGA回路。 - 請求項7に記載のFPGA回路であって、
前記補償通路は、並列に接続される四つのサブ通路を含み、
前記サブ通路のインピーダンスは、それぞれ50%、75%、100%、及び120%である
ことを特徴とするFPGA回路。 - 請求項1から6のいずれか一項に記載のFPGA回路であって、
前記補償通路は、少なくとも一つのサブ通路を含み、
前記サブ通路のインピーダンスは、調整可能なインピーダンスである
ことを特徴とするFPGA回路。 - 請求項1から6のいずれか一項に記載のFPGA回路であって、
前記補償通路は、一つのサブ通路を含み、
前記サブ通路のインピーダンスは、調整可能なインピーダンスである
ことを特徴とするFPGA回路。 - 請求項1から6のいずれか一項に記載のFPGA回路であって、
前記データストローブ信号ゲート制御回路は、
パラレルの前記ウィンドウ制御信号をシリアルのウィンドウ制御信号に変換するウィンドウ生成モジュールと、
シリアルの前記ウィンドウ制御信号の位置を調整するウィンドウ位置調整モジュールと、
ターゲットウィンドウ制御信号と前記ウィンドウ位置調整モジュールにより調整されたシリアルのウィンドウ制御信号から一つの信号を選択してデータストローブ信号ゲート制御処理モジュールに出力する選択モジュールと、
前記データストローブ信号及び前記選択モジュールにより選択された信号に対して論理演算を行うデータストローブ信号ゲート制御処理モジュールと、を含む
ことを特徴とするFPGA回路。 - 請求項11に記載のFPGA回路であって、
前記選択モジュールは、2入力セレクタを含む
ことを特徴とするFPGA回路。 - 請求項12に記載のFPGA回路であって、
前記2入力セレクタは、二つの入力信号から一つの入力信号を出力として選択する
ことを特徴とするFPGA回路。 - 請求項11に記載のFPGA回路であって、
前記ウィンドウ生成モジュールは、第1ターミナルが前記物理層に接続され、第2ターミナルが前記ウィンドウ位置調整モジュールに接続される
ことを特徴とするFPGA回路。 - 請求項11に記載のFPGA回路であって、
前記ウィンドウ位置調整モジュールの第2ターミナルは、それぞれ選択モジュールの第1ターミナル及び遅延回路の第3入出力ロジックに接続される
ことを特徴とするFPGA回路。 - 請求項11に記載のFPGA回路であって、
前記選択モジュールは、第1ターミナルが前記遅延回路の第3入出力ロジックに接続され、第2ターミナルが前記遅延回路の第4入出力ロジックに接続され、第3ターミナルが前記データストローブ信号ゲート制御処理モジュールに接続される
ことを特徴とするFPGA回路。 - 請求項11に記載のFPGA回路であって、
前記データストローブ信号ゲート制御処理モジュールの第1ターミナルは、前記選択モジュールの第3ターミナルに接続され、
前記データストローブ信号ゲート制御処理モジュールの第1ターミナルは、第2回路の第2入出力ロジックに接続される
ことを特徴とするFPGA回路。 - メモリと、請求項1から17のいずれか一項に記載のFPGA回路と、を含むFPGAシステムであって、
前記メモリは、前記FPGA回路における物理層から送信された読取コマンドを受信し、読み取り操作を完了したとき、データストローブ信号をデータストローブ信号ゲート制御回路に出力する
ことを特徴とするFPGAシステム。 - 請求項18に記載のFPGAシステムに用いられる回路設置方法であって、
前記物理層が読取コマンドを外部メモリに送信するとともに、ウィンドウ制御信号をFPGA回路のデータストローブ信号ゲート制御回路に送信するステップと、
ウィンドウ制御信号を、順に前記データストローブ信号ゲート制御回路、及びデータストローブ信号ゲート制御遅延補償回路に通過させることにより、ターゲットウィンドウ信号を取得するステップと、
外部メモリが前記物理層から送信されたた読取コマンドを受信し、読み取り操作を完了したとき、データストローブ信号をデータストローブ信号ゲート制御回路に出力するステップと、
データストローブ信号ゲート制御回路がターゲットウィンドウ信号及びデータストローブ信号に基づいて、データストローブ信号に対するターゲットウィンドウ信号の位置を調整するステップと、を含む、
ことを特徴とするFPGA回路設置方法。 - プログラムコードが記憶されるコンピュータ可読媒体であって、
前記プログラムコードは、プロセッサにおいて請求項19に記載の方法が実行されるように用いられる
ことを特徴とするコンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910459457.1 | 2019-05-29 | ||
CN201910459457.1A CN110347620A (zh) | 2019-05-29 | 2019-05-29 | 一种fpga电路和系统 |
PCT/CN2020/092924 WO2020239027A1 (zh) | 2019-05-29 | 2020-05-28 | Fpga电路、系统、设置方法和计算机可读介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021529361A JP2021529361A (ja) | 2021-10-28 |
JP7024119B2 true JP7024119B2 (ja) | 2022-02-22 |
Family
ID=68174448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020560322A Active JP7024119B2 (ja) | 2019-05-29 | 2020-05-28 | Fpga回路、システム、設置方法及びコンピュータ可読媒体 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7024119B2 (ja) |
CN (1) | CN110347620A (ja) |
WO (1) | WO2020239027A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110347620A (zh) * | 2019-05-29 | 2019-10-18 | 深圳市紫光同创电子有限公司 | 一种fpga电路和系统 |
CN112731823A (zh) * | 2019-10-28 | 2021-04-30 | 深圳市国微电子有限公司 | Fpga互连线电路及fpga互连线延时降低方法 |
CN111710354B (zh) * | 2020-06-17 | 2022-08-19 | 湖南国科微电子股份有限公司 | 一种ddr3的cmd延时补偿方法、装置、设备及介质 |
CN113868163B (zh) * | 2021-09-07 | 2024-02-23 | 深圳市国赛生物技术有限公司 | 接口复用设备及接口复用设备的控制方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276396A (ja) | 2004-03-26 | 2005-10-06 | Nec Corp | メモリインターフェイス制御回路 |
JP2007133526A (ja) | 2005-11-09 | 2007-05-31 | Juki Corp | メモリコントローラ |
JP2007334943A (ja) | 2006-06-13 | 2007-12-27 | Hitachi Ltd | メモリ制御装置 |
JP2013534084A (ja) | 2010-06-03 | 2013-08-29 | アルテラ コーポレイション | ソース同期情報転送のための装置および関連方法 |
JP2013543612A (ja) | 2010-09-13 | 2013-12-05 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 構成可能な電力状態をもつダイナミックramphyインタフェース |
JP2017531881A (ja) | 2014-10-21 | 2017-10-26 | ザイリンクス インコーポレイテッドXilinx Incorporated | メモリ制御デバイスにおける出力遅延の動的選択 |
JP2017536639A (ja) | 2014-11-06 | 2017-12-07 | ザイリンクス インコーポレイテッドXilinx Incorporated | ソースシンクロナスインターフェースから受信する制御デバイスのキャリブレーション |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7543172B2 (en) * | 2004-12-21 | 2009-06-02 | Rambus Inc. | Strobe masking in a signaling system having multiple clock domains |
CN101059918A (zh) * | 2007-05-24 | 2007-10-24 | 吴昌云 | 电子自动控制技术的教学实验演示仪器 |
CN106847319B (zh) * | 2016-12-23 | 2021-06-29 | 深圳市紫光同创电子有限公司 | 一种fpga电路及窗口信号调整方法 |
CN208128214U (zh) * | 2017-12-06 | 2018-11-20 | 西安智多晶微电子有限公司 | 用于fpga的多模式por电路 |
CN108390666A (zh) * | 2018-04-26 | 2018-08-10 | 佛山科学技术学院 | 一种延时电路 |
CN110347620A (zh) * | 2019-05-29 | 2019-10-18 | 深圳市紫光同创电子有限公司 | 一种fpga电路和系统 |
-
2019
- 2019-05-29 CN CN201910459457.1A patent/CN110347620A/zh active Pending
-
2020
- 2020-05-28 JP JP2020560322A patent/JP7024119B2/ja active Active
- 2020-05-28 WO PCT/CN2020/092924 patent/WO2020239027A1/zh active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276396A (ja) | 2004-03-26 | 2005-10-06 | Nec Corp | メモリインターフェイス制御回路 |
JP2007133526A (ja) | 2005-11-09 | 2007-05-31 | Juki Corp | メモリコントローラ |
JP2007334943A (ja) | 2006-06-13 | 2007-12-27 | Hitachi Ltd | メモリ制御装置 |
JP2013534084A (ja) | 2010-06-03 | 2013-08-29 | アルテラ コーポレイション | ソース同期情報転送のための装置および関連方法 |
JP2013543612A (ja) | 2010-09-13 | 2013-12-05 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 構成可能な電力状態をもつダイナミックramphyインタフェース |
JP2017531881A (ja) | 2014-10-21 | 2017-10-26 | ザイリンクス インコーポレイテッドXilinx Incorporated | メモリ制御デバイスにおける出力遅延の動的選択 |
JP2017536639A (ja) | 2014-11-06 | 2017-12-07 | ザイリンクス インコーポレイテッドXilinx Incorporated | ソースシンクロナスインターフェースから受信する制御デバイスのキャリブレーション |
Also Published As
Publication number | Publication date |
---|---|
WO2020239027A1 (zh) | 2020-12-03 |
CN110347620A (zh) | 2019-10-18 |
JP2021529361A (ja) | 2021-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7024119B2 (ja) | Fpga回路、システム、設置方法及びコンピュータ可読媒体 | |
US9000817B2 (en) | Apparatuses and methods for altering a forward path delay of a signal path | |
US9054675B2 (en) | Apparatuses and methods for adjusting a minimum forward path delay of a signal path | |
US6982922B2 (en) | Single-clock, strobeless signaling system | |
US6316980B1 (en) | Calibrating data strobe signal using adjustable delays with feedback | |
KR101110469B1 (ko) | 2가지 모드의 데이터 스트로브를 구비한 집적 회로 | |
TWI553474B (zh) | 半導體記憶體電路與使用該半導體記憶體電路之資料處理系統 | |
US7269754B2 (en) | Method and apparatus for flexible and programmable clock crossing control with dynamic compensation | |
US8356203B2 (en) | Asynchronous interface circuit and data transfer method | |
EP2808801B1 (en) | Multiple data rate memory with read timing information | |
US20130258777A1 (en) | Timimg control in synchronous memory data transfer | |
US9543968B2 (en) | Output control circuit for semiconductor apparatus and output driving circuit including the same | |
US7246250B2 (en) | Memory device controls delay time of data input buffer in response to delay control information based on a position of a memory device received from memory controller | |
CN110574111A (zh) | 半频命令路径 | |
US7050352B2 (en) | Data input apparatus of DDR SDRAM and method thereof | |
JP2009237678A (ja) | メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス | |
CN111913895A (zh) | 内存存取接口装置 | |
US20040008069A1 (en) | Method and apparatus for skewing data with respect to command on a DDR interface | |
KR102544182B1 (ko) | 반도체 장치 | |
US10637638B2 (en) | Semiconductor apparatus for transmitting and receiving a signal in synchronization with a clock signal | |
KR102488584B1 (ko) | 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템 | |
CN110648703B (zh) | 数据采集电路、读数据窗口的控制方法及装置 | |
KR102355437B1 (ko) | 클럭 생성 회로를 포함하는 반도체 장치 및 반도체 시스템 | |
KR102422583B1 (ko) | 레이턴시 제어 장치 및 이를 포함하는 반도체 장치 | |
US20240135999A1 (en) | Memory system and memory access interface device thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7024119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |