JP7022784B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP7022784B2 JP7022784B2 JP2020092177A JP2020092177A JP7022784B2 JP 7022784 B2 JP7022784 B2 JP 7022784B2 JP 2020092177 A JP2020092177 A JP 2020092177A JP 2020092177 A JP2020092177 A JP 2020092177A JP 7022784 B2 JP7022784 B2 JP 7022784B2
- Authority
- JP
- Japan
- Prior art keywords
- functional surface
- semiconductor device
- layer
- surface side
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
半導体素子が内蔵された半導体装置においては、前記半導体素子への導通経路を構成し、かつ前記半導体素子を支持する導通支持部材が用いられる。特許文献1には、従来の半導体装置の一例が開示されている。この半導体装置においては、前記導通支持部材として金属からなるリードが用いられている。前記半導体素子と前記リードとを導通させる手段としては、Auなどからなる複数のワイヤが用いられている。
In a semiconductor device having a built-in semiconductor element, a conduction support member that constitutes a conduction path to the semiconductor element and supports the semiconductor element is used.
前記半導体装置の製造工程においては、前記複数のワイヤをボンディングする工程を実行する。このボンディング工程は、前記複数のワイヤについて順次行われ、前記複数のワイヤに対して一括して実行できない。このため、前記半導体装置の製造効率向上が阻害される。また、前記ワイヤは、比較的細いため、前記半導体装置の製造工程や前記半導体装置の使用時において、意図せず切断したり剥離したりするおそれがある。また、アイランド等と称される放熱部材に前記半導体素子を接合する場合、接合材を介して前記半導体素子と前記放熱部材とが接合される。この接合の効率向上や、接合の確実化が望まれる。 In the manufacturing process of the semiconductor device, the step of bonding the plurality of wires is executed. This bonding step is sequentially performed on the plurality of wires, and cannot be performed collectively on the plurality of wires. Therefore, the improvement of the manufacturing efficiency of the semiconductor device is hindered. Further, since the wire is relatively thin, it may be unintentionally cut or peeled off during the manufacturing process of the semiconductor device or when the semiconductor device is used. Further, when the semiconductor element is bonded to a heat radiating member called an island or the like, the semiconductor element and the heat radiating member are bonded via the bonding material. It is desired to improve the efficiency of this joining and to ensure the joining.
本発明は、上記した事情のもとで考え出されたものであって、製造効率を高めるとともに、前記半導体素子と前記導通接続部材とをより確実に接合することが可能な半導体装置を提供することをその課題とする。また、本発明は、製造効率を高めるとともに、前記半導体素子と前記放熱部材とをより確実に接合することが可能な半導体装置を提供することをその課題とする。 The present invention has been conceived under the above circumstances, and provides a semiconductor device capable of increasing manufacturing efficiency and more reliably joining the semiconductor element and the conduction connection member. That is the issue. Another object of the present invention is to provide a semiconductor device capable of increasing manufacturing efficiency and more reliably joining the semiconductor element and the heat radiating member.
本発明の第1の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、前記半導体素子は、前記機能面に形成され、且つ前記機能面が向く方向に突出する機能面側凸部を具備する機能面側電極を有しており、前記機能面側電極の前記機能面側凸部と前記導通支持部材とは、固相接合によって接合されていることを特徴としている。 The semiconductor device provided by the first aspect of the present invention supports a semiconductor element having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface, the semiconductor element, and the semiconductor. A semiconductor device comprising a conduction support member conductive to an element and a resin package covering the semiconductor element and at least a part of the conduction support member, wherein the semiconductor element is formed on the functional surface and described above. It has a functional surface side electrode having a functional surface side convex portion protruding in a direction in which the functional surface faces, and the functional surface side convex portion of the functional surface side electrode and the conduction support member are bonded by solid phase bonding. It is characterized by being joined.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a base material layer in contact with the functional surface.
本発明の好ましい実施の形態においては、前記基材層は、Alからなる。 In a preferred embodiment of the invention, the substrate layer is made of Al.
本発明の好ましい実施の形態においては、前記機能面側凸部と前記基材層とは、平面視において互いに重ならない。 In a preferred embodiment of the present invention, the functional surface side convex portion and the base material layer do not overlap each other in a plan view.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記基材層上に積層された下地層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a base layer laminated on the base material layer.
本発明の好ましい実施の形態においては、前記下地層は、Ti、WおよびTaのいずれかからなる。 In a preferred embodiment of the present invention, the underlayer is made of any of Ti, W and Ta.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記下地層上に積層された再配線層を有し、前記機能面側凸部は、前記再配線層上に形成されている。 In a preferred embodiment of the present invention, the functional surface side electrode has a rewiring layer laminated on the base layer, and the functional surface side convex portion is formed on the rewiring layer. ..
本発明の好ましい実施の形態においては、前記再配線層は、Cuからなる。 In a preferred embodiment of the invention, the rewiring layer is made of Cu.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記基材層よりも大である。 In a preferred embodiment of the invention, the rewiring layer is larger than the substrate layer in plan view.
本発明の好ましい実施の形態においては、前記機能面側電極は、最表層に位置する接合促進層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a bonding promoting layer located on the outermost surface layer.
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、NiよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the functional surface side electrode contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、前記機能面側凸部に積層されたNi層と、このNi層上に積層されたPd層を有する。 In a preferred embodiment of the present invention, the bonding promoting layer of the functional surface side electrode has a Ni layer laminated on the functional surface side convex portion and a Pd layer laminated on the Ni layer.
本発明の好ましい実施の形態においては、前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える。 In a preferred embodiment of the present invention, the passivation film is provided with a passivation film that covers the functional surface and has a through hole for allowing the functional surface side electrode to reach the functional surface.
本発明の好ましい実施の形態においては、前記パッシベーション膜は、SiNからなる。 In a preferred embodiment of the invention, the passivation membrane is made of SiN.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記パッシベーション膜と重なる。 In a preferred embodiment of the invention, the rewiring layer overlaps the passivation film in plan view.
本発明の好ましい実施の形態においては、前記機能面側凸部は、平面視において前記パッシベーション膜と重なる。 In a preferred embodiment of the present invention, the functional surface side convex portion overlaps with the passivation film in a plan view.
本発明の好ましい実施の形態においては、前記パッシベーション膜上に積層された保護膜を備える。 In a preferred embodiment of the present invention, a protective film laminated on the passivation film is provided.
本発明の好ましい実施の形態においては、前記保護膜は、ポリイミドからなる。 In a preferred embodiment of the invention, the protective film is made of polyimide.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記保護膜と重なる。 In a preferred embodiment of the invention, the rewiring layer overlaps the protective film in plan view.
本発明の好ましい実施の形態においては、前記機能面側凸部は、平面視において前記保護膜と重なる。 In a preferred embodiment of the present invention, the functional surface side convex portion overlaps with the protective film in a plan view.
本発明の好ましい実施の形態においては、前記機能面側凸部は、Cuからなる。 In a preferred embodiment of the present invention, the functional surface side convex portion is made of Cu.
本発明の好ましい実施の形態においては、前記導通支持部材は、金属からなるリードである。 In a preferred embodiment of the invention, the conduction support member is a lead made of metal.
本発明の好ましい実施の形態においては、前記リードの一部が、前記樹脂パッケージから突出している。 In a preferred embodiment of the invention, a portion of the lead protrudes from the resin package.
本発明の好ましい実施の形態においては、前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている。 In a preferred embodiment of the present invention, the surface of the lead opposite to the portion joined to the functional surface side electrode is uneven.
本発明の好ましい実施の形態においては、前記半導体素子は、複数の前記機能面側電極を有する。 In a preferred embodiment of the invention, the semiconductor device has the functional surface side electrodes.
本発明の好ましい実施の形態においては、前記機能面側電極は、複数の前記機能面側凸部を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a plurality of the functional surface side convex portions.
本発明の好ましい実施の形態においては、前記半導体素子に接合された放熱部材をさらに備えており、前記半導体素子は、前記裏面に形成された裏面金属層を有しており、前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されている。 In a preferred embodiment of the present invention, a heat radiating member bonded to the semiconductor element is further provided, and the semiconductor element has a back surface metal layer formed on the back surface of the semiconductor element. The back metal layer and the heat radiating member are joined by solid-phase bonding.
本発明の好ましい実施の形態においては、前記裏面金属層には、接合促進層が積層されている。 In a preferred embodiment of the present invention, a bonding promoting layer is laminated on the back surface metal layer.
本発明の好ましい実施の形態においては、前記裏面金属層の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the back surface metal layer contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記放熱部材には、接合促進層が積層されている。 In a preferred embodiment of the present invention, the heat radiating member is laminated with a bonding promoting layer.
本発明の好ましい実施の形態においては、前記放熱部材の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the heat radiating member contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている。 In a preferred embodiment of the present invention, the surface of the heat radiating member opposite to the portion joined to the back surface metal layer is uneven.
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、前記樹脂パッケージから露出している。 In a preferred embodiment of the present invention, the surface of the heat radiating member opposite to the portion joined to the back surface metal layer is exposed from the resin package.
本発明の第2の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、前記半導体素子は、前記機能面に形成された機能面側電極を有しており、前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されていることを特徴としている。 The semiconductor device provided by the second aspect of the present invention supports a semiconductor element having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface, the semiconductor element, and the semiconductor. A semiconductor device including a conduction support member conducting conduction to an element and a resin package covering the semiconductor element and at least a part of the conduction support member, wherein the semiconductor element is a functional surface formed on the functional surface. The conduction support member has a side electrode, and the conduction support member has a conduction support member side convex portion protruding toward the functional surface side electrode, and the conduction support of the functional surface side electrode and the conduction support member. The member-side convex portion is characterized in that it is joined by solid-phase bonding.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a base material layer in contact with the functional surface.
本発明の好ましい実施の形態においては、前記基材層は、Alからなる。 In a preferred embodiment of the invention, the substrate layer is made of Al.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部と前記基材層とは、平面視において互いに重ならない。 In a preferred embodiment of the present invention, the convex portion on the conduction support member side and the base material layer do not overlap each other in a plan view.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記基材層上に積層された下地層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a base layer laminated on the base material layer.
本発明の好ましい実施の形態においては、前記下地層は、Ti、WおよびTaのいずれかからなる。 In a preferred embodiment of the present invention, the underlayer is made of any of Ti, W and Ta.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記下地層上に積層された再配線層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a rewiring layer laminated on the base layer.
本発明の好ましい実施の形態においては、前記再配線層は、Cuからなる。 In a preferred embodiment of the invention, the rewiring layer is made of Cu.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記基材層よりも大である。 In a preferred embodiment of the invention, the rewiring layer is larger than the substrate layer in plan view.
本発明の好ましい実施の形態においては、前記機能面側電極は、最表層に位置する接合促進層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a bonding promoting layer located on the outermost surface layer.
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the functional surface side electrode contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、前記機能面側に位置するNi層と、このNi層上に積層されたPd層を有する。 In a preferred embodiment of the present invention, the bonding promoting layer of the functional surface side electrode has a Ni layer located on the functional surface side and a Pd layer laminated on the Ni layer.
本発明の好ましい実施の形態においては、前記機能面を覆い、かつ前記前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える。 In a preferred embodiment of the present invention, the passivation film is provided with a passivation film that covers the functional surface and has a through hole for allowing the functional surface side electrode to reach the functional surface.
本発明の好ましい実施の形態においては、前記パッシベーション膜は、SiNからなる。 In a preferred embodiment of the invention, the passivation membrane is made of SiN.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記パッシベーション膜と重なる。 In a preferred embodiment of the invention, the rewiring layer overlaps the passivation film in plan view.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、平面視において前記パッシベーション膜と重なる。 In a preferred embodiment of the present invention, the convex portion on the conduction support member side overlaps with the passivation film in a plan view.
本発明の好ましい実施の形態においては、前記パッシベーション膜上に積層された保護膜を備える。 In a preferred embodiment of the present invention, a protective film laminated on the passivation film is provided.
本発明の好ましい実施の形態においては、前記保護膜は、ポリイミドからなる。 In a preferred embodiment of the invention, the protective film is made of polyimide.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記保護膜と重なる。 In a preferred embodiment of the invention, the rewiring layer overlaps the protective film in plan view.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、平面視において前記保護膜と重なる。 In a preferred embodiment of the present invention, the convex portion on the conduction support member side overlaps with the protective film in a plan view.
本発明の好ましい実施の形態においては、前記導通支持部材は、金属からなるリードである。 In a preferred embodiment of the invention, the conduction support member is a lead made of metal.
本発明の好ましい実施の形態においては、前記リードの一部が、前記樹脂パッケージから突出している。 In a preferred embodiment of the invention, a portion of the lead protrudes from the resin package.
本発明の好ましい実施の形態においては、前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている。 In a preferred embodiment of the present invention, the surface of the lead opposite to the portion joined to the functional surface side electrode is uneven.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、周囲部分よりも厚さが厚い部分によって構成されている。 In a preferred embodiment of the present invention, the convex portion on the conduction support member side is composed of a portion having a thickness thicker than the peripheral portion.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、貫通孔を有する。 In a preferred embodiment of the present invention, the convex portion on the conduction support member side has a through hole.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、前記導通支持部材の一部が折り曲げられて形成されている。 In a preferred embodiment of the present invention, the conduction support member side convex portion is formed by bending a part of the conduction support member.
本発明の好ましい実施の形態においては、前記半導体素子は、複数の前記機能面側電極を有する。 In a preferred embodiment of the invention, the semiconductor device has the functional surface side electrodes.
本発明の好ましい実施の形態においては、前記機能面側電極は、複数の前記導通支持部材側凸部に接合されている。 In a preferred embodiment of the present invention, the functional surface side electrode is joined to a plurality of conduction support member side convex portions.
本発明の好ましい実施の形態においては、前記半導体素子に接合された放熱部材をさらに備えており、前記半導体素子は、前記裏面に形成された裏面金属層を有しており、前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されている。 In a preferred embodiment of the present invention, a heat radiating member bonded to the semiconductor element is further provided, and the semiconductor element has a back surface metal layer formed on the back surface of the semiconductor element. The back metal layer and the heat radiating member are joined by solid-phase bonding.
本発明の好ましい実施の形態においては、前記裏面金属層には、接合促進層が積層されている。 In a preferred embodiment of the present invention, a bonding promoting layer is laminated on the back surface metal layer.
本発明の好ましい実施の形態においては、前記裏面金属層の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the back surface metal layer contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記放熱部材には、接合促進層が積層されている。 In a preferred embodiment of the present invention, the heat radiating member is laminated with a bonding promoting layer.
本発明の好ましい実施の形態においては、前記放熱部材の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the heat radiating member contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている。 In a preferred embodiment of the present invention, the surface of the heat radiating member opposite to the portion joined to the back surface metal layer is uneven.
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、前記樹脂パッケージから露出している。 In a preferred embodiment of the present invention, the surface of the heat radiating member opposite to the portion joined to the back surface metal layer is exposed from the resin package.
本発明の第3の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子に接合された放熱部材と、前記半導体素子と前記導通支持部材および前記放熱部材の少なくとも一部ずつとを覆う樹脂パッケージと、を備える半導体装置であって、前記半導体素子は、前記裏面に形成された裏面金属層を有しており、前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されていることを特徴としている。 The semiconductor device provided by the third aspect of the present invention supports a semiconductor device having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface, the semiconductor element, and the semiconductor. A semiconductor device including a conduction support member conducting conduction to an element, a heat radiation member joined to the semiconductor element, and a resin package covering the semiconductor element, the conduction support member, and at least a part of the heat radiation member. The semiconductor element has a back surface metal layer formed on the back surface thereof, and the back surface metal layer of the semiconductor element and the heat radiating member are bonded by solid phase bonding. ..
本発明の好ましい実施の形態においては、前記裏面金属層には、接合促進層が積層されている。 In a preferred embodiment of the present invention, a bonding promoting layer is laminated on the back surface metal layer.
本発明の好ましい実施の形態においては、前記裏面金属層の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the back surface metal layer contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記放熱部材には、接合促進層が積層されている。 In a preferred embodiment of the present invention, the heat radiating member is laminated with a bonding promoting layer.
本発明の好ましい実施の形態においては、前記放熱部材の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the heat radiating member contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている。 In a preferred embodiment of the present invention, the surface of the heat radiating member opposite to the portion joined to the back surface metal layer is uneven.
本発明の好ましい実施の形態においては、前記半導体素子は、前記機能面に形成された機能面側電極を有している。 In a preferred embodiment of the present invention, the semiconductor device has a functional surface side electrode formed on the functional surface.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面が向く方向に突出する機能面側凸部を具備しており、前記機能面側電極の前記機能面側凸部と前記導通支持部材とは、固相接合によって接合されている。 In a preferred embodiment of the present invention, the functional surface-side electrode includes a functional surface-side convex portion that protrudes in a direction in which the functional surface faces, and the functional surface-side convex portion and the functional surface-side convex portion of the functional surface-side electrode. The conduction support member is joined by solid phase bonding.
本発明の好ましい実施の形態においては、前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されている。 In a preferred embodiment of the present invention, the conduction support member has a conduction support member-side convex portion that protrudes toward the functional surface-side electrode, and the functional surface-side electrode and the conduction support member are described. The convex portion on the conduction support member side is joined by solid phase bonding.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a base material layer in contact with the functional surface.
本発明の好ましい実施の形態においては、前記基材層は、Alからなる。 In a preferred embodiment of the invention, the substrate layer is made of Al.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記基材層上に積層された下地層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a base layer laminated on the base material layer.
本発明の好ましい実施の形態においては、前記下地層は、Ti、WおよびTaのいずれかからなる。 In a preferred embodiment of the present invention, the underlayer is made of any of Ti, W and Ta.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記下地層上に積層された再配線層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a rewiring layer laminated on the base layer.
本発明の好ましい実施の形態においては、前記再配線層は、Cuからなる。 In a preferred embodiment of the invention, the rewiring layer is made of Cu.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記基材層よりも大である。 In a preferred embodiment of the invention, the rewiring layer is larger than the substrate layer in plan view.
本発明の好ましい実施の形態においては、前記機能面側電極は、最表層に位置する接合促進層を有する。 In a preferred embodiment of the present invention, the functional surface side electrode has a bonding promoting layer located on the outermost surface layer.
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。 In a preferred embodiment of the present invention, the bonding promoting layer of the functional surface side electrode contains at least one of Ni and Pd.
本発明の好ましい実施の形態においては、前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える。 In a preferred embodiment of the present invention, the passivation film is provided with a passivation film that covers the functional surface and has a through hole for allowing the functional surface side electrode to reach the functional surface.
本発明の好ましい実施の形態においては、前記パッシベーション膜は、SiNからなる。 In a preferred embodiment of the invention, the passivation membrane is made of SiN.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記パッシベーション膜と重なる。 In a preferred embodiment of the invention, the rewiring layer overlaps the passivation film in plan view.
本発明の好ましい実施の形態においては、前記パッシベーション膜上に積層された保護膜を備える。 In a preferred embodiment of the present invention, a protective film laminated on the passivation film is provided.
本発明の好ましい実施の形態においては、前記保護膜は、ポリイミドからなる。 In a preferred embodiment of the invention, the protective film is made of polyimide.
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記保護膜と重なる。 In a preferred embodiment of the invention, the rewiring layer overlaps the protective film in plan view.
本発明の好ましい実施の形態においては、前記導通支持部材は、金属からなるリードである。 In a preferred embodiment of the invention, the conduction support member is a lead made of metal.
本発明の好ましい実施の形態においては、前記リードの一部が、前記樹脂パッケージから突出している。 In a preferred embodiment of the invention, a portion of the lead protrudes from the resin package.
本発明の好ましい実施の形態においては、前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている。 In a preferred embodiment of the present invention, the surface of the lead opposite to the portion joined to the functional surface side electrode is uneven.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the invention will be more apparent by the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
図1~図6は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、リード101~107、半導体素子300および封止樹脂400を備えている。
1 to 6 show a semiconductor device based on the first embodiment of the present invention. The semiconductor device A1 of the present embodiment includes leads 101 to 107, a
図1は、半導体装置A1を示す平面図である。図2は、半導体装置A1を示す底面図である。図3は、半導体装置A1を示す正面図である。図4は、半導体装置A1を示す側面図である。図5は、図1のV-V線に沿う断面図である。図6は、半導体装置A1を示す要部拡大断面図である。 FIG. 1 is a plan view showing the semiconductor device A1. FIG. 2 is a bottom view showing the semiconductor device A1. FIG. 3 is a front view showing the semiconductor device A1. FIG. 4 is a side view showing the semiconductor device A1. FIG. 5 is a cross-sectional view taken along the line VV of FIG. FIG. 6 is an enlarged cross-sectional view of a main part showing the semiconductor device A1.
リード101~107は、本発明で言う導通支持部材の一例である。リード101~107は、半導体素子300と半導体装置A1外との導通経路を構成するとともに、半導体素子300を支持している。リード101~107は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。また、リード101~107の表面に、Ti、Ag、Pd、Auなどのめっき層を設けてもよい。本実施形態においては、リード101~107が、Cuからなる場合を例に説明する。リード101~107の厚さは特に限定されないが、たとえば50μm~500μm、好ましくは100μm~150μmである。
リード101~107は、それぞれが、対向部110および端子部120を有している。対向部110は、平面視において半導体素子300と重なっており、後述する半導体素子300の機能面側電極330と対向する部分である。端子部120は、封止樹脂400から露出しており、半導体装置A1を回路基板などに実装するために用いられる。図3および図5に示すように、リード101~107は、対向部110と端子部120との間に屈曲部を有している。また、リード101は、2つの端子部120を有している。
Each of the
図5に示すように、対向部110は、接合面113および裏面114を有している。接合面113は、半導体素子300の機能面側電極330に対面する面であり、機能面側電極330に接合されている。裏面114は、接合面113とは反対側を向く面である。図2および図6に示すように、対向部110の裏面114は、凹凸状とされている。この凹凸状部分の深さは、たとえば20μm程度である。
As shown in FIG. 5, the facing
本実施形態においては、図1に示すように、リード101、リード104およびリード106の端子部120が、図中左方に突出している。また、リード102、リード103、リード105およびリード107の端子部120が、図中右方に突出している。リード101の対向部110は、比較的大型である。リード102およびリード103の対向部110は、リード101の対向部110よりも小型であり、y方向に並んでいる。リード101の対向部110とリード102およびリード103の対向部110とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110は、比較的小型である。リード106およびリード107の対向部110がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
In the present embodiment, as shown in FIG. 1, the
半導体素子300は、半導体装置A1の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、LSIなど種々の素子を選択できる。図5に示すように、半導体素子300は、機能面310および裏面320を有している。裏面320は、半導体素子300の機能を実現する機能回路(図示略)が形成された面である。裏面320は、機能面310とは反対側を向く面である。半導体素子300は、たとえばSiなどからなるウエハから製造される。
The
半導体素子300は、複数の機能面側電極330、パッシベーション膜340および保護膜350を有している。
The
複数の機能面側電極330は、機能面310に形成されており、リード101~107に各別に導通している。本実施形態においては、リード101~リード107に対応して7つの機能面側電極330が形成されている。これらの機能面側電極330は、大きさや配置が異なるものの、基本的な構成は共通している。
The plurality of functional
本実施形態においては、図1に示すように、リード101の対向部110に対向する機能面側電極330は、比較的大型であり、y方向を長手方向とする平面視永矩形状である。リード102およびリード103の対向部110と対向する2つの機能面側電極330は、平面視略正方形状であり、y方向に並んでいる。リード101の対向部110に対向する機能面側電極330とリード102およびリード103の対向部110に対向する2つの機能面側電極330とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110に対向する4つの機能面側電極330は、比較的小型であり、平面視略正方形状である。リード106およびリード107の対向部110に対向する2つの機能面側電極330がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110に対向する2つの機能面側電極330は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
In the present embodiment, as shown in FIG. 1, the functional
図1、図5および図6に示すように、機能面側電極330は、基材層331、下地層332、再配線層333、機能面側凸部334および接合促進層335を有している。
As shown in FIGS. 1, 5 and 6, the functional
基材層331は、機能面310に接しており、機能面310の前記機能回路の適所に直接導通する部分である。機能面310は、たとえばAlからなる。基材層331の厚さは、たとえば0.1μm~10μmである。
The
ここで、パッシベーション膜340および保護膜350について説明する。パッシベーション膜340は、半導体素子300の主体であるSiに過度な力が負荷されることを防止するためのものであり、たとえばSiNなどの絶縁材料からなる。パッシベーション膜340の厚さは、たとえば200nm~3μmである。保護膜350は、パッシベーション膜340上に積層されており、半導体素子300の主体であるSiに過度な力が負荷されることを防止したり、再配線層333の形成を容易化するためのものである。保護膜350は、たとえばポリイミドなどの絶縁材料からなる。保護膜350の厚さは、たとえば5μm程度である。
Here, the
パッシベーション膜340には、貫通孔341が形成されている。貫通孔341は、機能面側電極330の基材層331を露出させるために設けられている。本実施形態においては、パッシベーション膜340のうち貫通孔341の周辺部分が、基材層331の端縁を覆っている。保護膜350には、貫通孔351が形成されている。貫通孔351は、平面視において貫通孔341と一致しており、機能面側電極330の基材層331を露出させるために設けられている。
A through
機能面側電極330の説明に戻る。下地層332は、再配線層333を形成するための下地をなす層である。下地層332は、平面視において、機能面側電極330の形状に一致する。すなわち、下地層332は、基材層331のうちパッシベーション膜340および保護膜350から露出した部分と、パッシベーション膜340の貫通孔341、保護膜350の貫通孔351および保護膜350の適所を覆っている。下地層332は、たとえばTi、TiWおよびTaなどからなる。下地層332の厚さは、100nm程度である。
Returning to the description of the functional
再配線層333は、機能面側電極330の主体をなす層であり、平面視において基材層331よりも大である。再配線層333の材質は特に限定されないが、本実施形態においては、Cuからなる。再配線層333の厚さは、たとえば10μm程度である。
The
機能面側凸部334は、再配線層333上に形成されており、機能面310が向く方向に突出している。機能面側凸部334の材質は、導電性材料であれば特に限定されないが、本実施形態においては、Cuである。また、機能面側凸部334の形状は特に限定されないが、本実施形態においては、円柱形状である。機能面側凸部334の大きさは、直径が25μm~200μm、高さが10μm~500μmである。平面視において、機能面側凸部334は、基材層331とは重なっておらず、基材層331を避けた位置に配置されている。また、機能面側凸部334は、平面視においてパッシベーション膜340および保護膜350と重なっている。
The functional surface side
また、本実施形態においては、図1に示すように、リード101、リード102およびリード103の対向部110に対向する3つの機能面側電極330には、複数の機能面側凸部334が形成されている。リード101の対向部110に対向する機能面側凸部334には、4行2列の8個の機能面側凸部334が形成されている。リード102およびリード103の対向部110に対向する機能面側電極330には、2行2列の4個の機能面側凸部334が形成されている。リード104~107の対向部110に対向する機能面側電極330には、1つずつの機能面側凸部334が形成されている。
Further, in the present embodiment, as shown in FIG. 1, a plurality of functional surface side
接合促進層335は、機能面側電極330の最表層を構成しており、本実施形態においては、機能面側凸部334および再配線層333を覆っている。接合促進層335は、機能面側電極330とリード101~107の対向部110との接合を強化するためのものである。接合促進層335は、NiおよびPdの少なくともいずれかを含んでおり、本実施形態においては、機能面側凸部334および再配線層333を直接覆うNi層と、このNi層上に積層されたPd層からなる。接合促進層335の厚さは、たとえば100nm~10μm程度である。また、接合促進層335の材質としては、上記以外にCu、Al、Ti、Auなどを適宜採用できる。
The
機能面側電極330とリード101~107の対向部110とは、固相接合によって接合されている。より具体的には、機能面側凸部334の頂面と対向部110の接合面113とが固相接合されている。なお、本実施形態においては、機能面側凸部334と対向部110の接合面113との間に接合促進層335が介在する構成となっている。なお、機能面側電極330に接合促進層335を形成することに加えて、あるいはこれに代えて、対向部110の接合面113に接合促進層を形成してもよい。
The functional
封止樹脂400は、半導体素子300の全体と、リード101~107のうち端子部120を除く部分とを覆っている。封止樹脂400は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、400は、機能面側凸部334を避けた領域において、対向部110の接合面113と機能面側電極330の接合促進層335との間にも充填されている。
The sealing
次に、半導体装置A1の製造方法の一例について、以下に説明する。 Next, an example of the manufacturing method of the semiconductor device A1 will be described below.
まず、図7に示すように、半導体素子300に基材層331を形成する。基材層331は、半導体素子300の機能面310に形成された機能回路(図示略)の適所に導通する。基材層331は、たとえばAlを用いためっきによってパターン形成する。基材層331の厚さは、たとえば0.1μm~10μmである。
First, as shown in FIG. 7, the
次いで、図8に示すように、パッシベーション膜340および保護膜350を形成する。パッシベーション膜340および保護膜350の形成は、たとえばSiN膜およびポリイミド膜を機能面310全面に形成する。前記SiN膜の厚さは、たとえば200nm~3μmである。また、前記ポリイミド膜の厚さは、たとえば5μm程度である。そして、エッチングなどのパターニングにより、前記SiN膜および前記ポリイミド膜に基材層331を露出させる貫通孔341および貫通孔351を形成する。これにより、パッシベーション膜340および保護膜350が得られる。
Then, as shown in FIG. 8, the
次いで、図9に示すように、下地層332を形成する。具体的には、基材層331のうちパッシベーション膜340および保護膜350から露出する部分と、貫通孔341および貫通孔351と、保護膜350とを覆うように、厚さが100nm程度のTi、TiWおよびTaなどからなる膜を形成する。製膜方法は特に限定されないが、CVDやスパッタなどを用いることができる。なお、下地層332の形状、大きさおよび配置は、形成すべき機能面側電極330の形状、大きさおよび配置に対応させる。
Next, as shown in FIG. 9, the
次いで、図10に示すように、再配線層333を形成する。再配線層333の形成は、たとえば下地層332を利用した電解メッキによって行う。再配線層333は、たとえばCuからなり、その厚さが10μm程度である。再配線層333の形状、大きさおよび配置は、下地層332と略一致する。
Then, as shown in FIG. 10, the
次いで、図11に示すように、機能面側凸部334を形成する。機能面側凸部334の形成は、たとえばメッキやスパッタリングとパターニングとを組み合わせることによって行う。たとえば、機能面側凸部334の平面視形状に一致する開口を有するマスクを用意し、このマスクを用いてメッキやスパッタリングによってCuを付着させる。または、メッキやスパッタリングによって形成したCu膜に対して、エッチング処理などを施すことにより、機能面側凸部334を形成する。
Next, as shown in FIG. 11, the functional surface side
次いで、図12に示すように、接合促進層335を形成する。接合促進層335の形成は、再配線層333および機能面側凸部334を覆うように、たとえばめっきによってNi層およびPd層を順次形成することによって行う。接合促進層335の厚さは、たとえば100nm~10μmである。
Then, as shown in FIG. 12, the
次いで、図13に示すように、リード101~107の対向部110の接合面113と半導体素子300の複数の機能面側電極330とを接合する。この接合においては、たとえば、半導体素子300をテーブル801に固定し、リード101~107の対向部110の裏面114に治具802を押し付ける。治具802の図中下面には複数の突起が形成されている。治具802からリード101~107に所定の押圧力を加えた状態で、治具802をxy平面内において振動させる。この振動は、たとえば超音波と比べて低周波数であり、たとえば100Hz以下、具体的には50Hz~60Hzである。これにより、図14に示すように、接合促進層335を挟んで機能面側凸部334と対向部110とが固相接合される。また、対向部110の裏面114は、治具802が押し付けられた痕跡として、凹凸状の形状とされる。
Next, as shown in FIG. 13, the
この後は、封止樹脂400を形成するなどの工程を経ることにより、半導体装置A1が得られる。
After that, the semiconductor device A1 is obtained by going through steps such as forming the sealing
次に、半導体装置A1の作用について説明する。 Next, the operation of the semiconductor device A1 will be described.
本実施形態によれば、機能面側凸部334とリード101~107の対向部110とが固相接合によって接合されている。固相接合は、両者が直接接合される接合形態であり、ワイヤやはんだなど、両者の間に介在する接合媒体を必要としない。また、すべての機能面側凸部334とリード101~107の対向部110との固相接合を一括して実施することができる。これにより、半導体装置A1の製造効率を向上させることが可能である。また、機能面側凸部334とリード101~107の対向部110との接合強度を高めることができる。
According to the present embodiment, the
機能面側凸部334を設けることにより、機能面側電極330とリード101~107の対向部110との接合面積を縮小することが可能である。これにより、固相接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子300が意図せず損傷することなどを防止することができる。また、機能面側凸部334を設けることにより、半導体素子300の機能面310とリード101~107の対向部110の接合面113との間に、封止樹脂400を確実に充填することが可能である。これにより、半導体装置A1において絶縁されるべき箇所をより確実に絶縁することができる。
By providing the functional surface side
機能面側凸部334が基材層331と平面視において重ならないことにより、半導体素子300の主体をなすSiに固相接合時の力が過大に負荷されることを回避することができる。また、機能面側凸部334を平面視においてパッシベーション膜340および保護膜350と重ならせることにより、固相接合時の力をパッシベーション膜340および保護膜350によって吸収することができる。
Since the
接合促進層335を設けることにより、機能面側凸部334と対向部110との固相接合をより確実に行うことができる。
By providing the
図15~図31は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 15-31 show other embodiments of the present invention. In these figures, the same or similar elements as those in the above embodiment are designated by the same reference numerals as those in the above embodiment.
図15~図20は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置A2は、リード101~107、半導体素子300および封止樹脂400を備えている。
15 to 20 show a semiconductor device based on the second embodiment of the present invention. The semiconductor device A2 of the present embodiment includes leads 101 to 107, a
図15は、半導体装置A2を示す平面図である。図16は、半導体装置A2を示す底面図である。図17は、半導体装置A2を示す正面図である。図18は、半導体装置A2を示す側面図である。図19は、図15のXIX-XIX線に沿う断面図である。図20は、半導体装置A2を示す要部拡大断面図である。 FIG. 15 is a plan view showing the semiconductor device A2. FIG. 16 is a bottom view showing the semiconductor device A2. FIG. 17 is a front view showing the semiconductor device A2. FIG. 18 is a side view showing the semiconductor device A2. FIG. 19 is a cross-sectional view taken along the line XIX-XIX of FIG. FIG. 20 is an enlarged cross-sectional view of a main part showing the semiconductor device A2.
リード101~107は、本発明で言う導通支持部材の一例である。リード101~107は、半導体素子300と半導体装置A2外との導通経路を構成するとともに、半導体素子300を支持している。リード101~107は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。また、リード101~107の表面に、Ti、Ag、Pd、Auなどのめっき層を設けてもよい。本実施形態においては、リード101~107が、Cuからなる場合を例に説明する。リード101~107の厚さは特に限定されないが、たとえば50μm~500μm、好ましくは100μm~150μmである。
リード101~107は、それぞれが、対向部110および端子部120を有している。対向部110は、平面視において半導体素子300と重なっており、後述する半導体素子300の機能面側電極330と対向する部分である。端子部120は、封止樹脂400から露出しており、半導体装置A2を回路基板などに実装するために用いられる。図17および図19に示すように、リード101~107は、対向部110と端子部120との間に屈曲部を有している。また、リード101は、2つの端子部120を有している。
Each of the
図19に示すように、対向部110は、接合面113および裏面114を有している。接合面113は、半導体素子300の機能面側電極330に対面する面である。本実施形態においては、対向部110の接合面113に導通支持部材側凸部111が形成されている。導通支持部材側凸部111は、接合面113から機能面側電極330に向かって突出している。導通支持部材側凸部111の形状は特に限定されないが、本実施形態においては、導通支持部材側凸部111は、円柱形状とされている。導通支持部材側凸部111の大きさは、直径がたとえば直径が25μm~200μm、高さが10μm~500μmである。このような導通支持部材側凸部111は、たとえばエッチングによって形成することができる。裏面114は、接合面113とは反対側を向く面である。図16および図20に示すように、対向部110の裏面114は、凹凸状とされている。この凹凸状部分の深さは、たとえば20μm程度である。
As shown in FIG. 19, the facing
本実施形態においては、図15に示すように、リード101、リード104およびリード106の端子部120が、図中左方に突出している。また、リード102、リード103、リード105およびリード107の端子部120が、図中右方に突出している。リード101の対向部110は、比較的大型である。リード102およびリード103の対向部110は、リード101の対向部110よりも小型であり、y方向に並んでいる。リード101の対向部110とリード102およびリード103の対向部110とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110は、比較的小型である。リード106およびリード107の対向部110がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
In the present embodiment, as shown in FIG. 15, the
半導体素子300は、半導体装置A2の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、LSIなど種々の素子を選択できる。図19に示すように、半導体素子300は、機能面310および裏面320を有している。裏面320は、半導体素子300の機能を実現する機能回路(図示略)が形成された面である。裏面320は、機能面310とは反対側を向く面である。半導体素子300は、たとえばSiなどからなるウエハから製造される。
The
半導体素子300は、複数の機能面側電極330、パッシベーション膜340および保護膜350を有している。
The
複数の機能面側電極330は、機能面310に形成されており、リード101~107に各別に導通している。本実施形態においては、リード101~リード107に対応して7つの機能面側電極330が形成されている。これらの機能面側電極330は、大きさや配置が異なるものの、基本的な構成は共通している。
The plurality of functional
本実施形態においては、図15に示すように、リード101の対向部110に対向する機能面側電極330は、比較的大型であり、y方向を長手方向とする平面視永矩形状である。リード102およびリード103の対向部110と対向する2つの機能面側電極330は、平面視略正方形状であり、y方向に並んでいる。リード101の対向部110に対向する機能面側電極330とリード102およびリード103の対向部110に対向する2つの機能面側電極330とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110に対向する4つの機能面側電極330は、比較的小型であり、平面視略正方形状である。リード106およびリード107の対向部110に対向する2つの機能面側電極330がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110に対向する2つの機能面側電極330は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
In the present embodiment, as shown in FIG. 15, the functional
図15、図19および図20に示すように、機能面側電極330は、基材層331、下地層332、再配線層333および接合促進層335を有している。
As shown in FIGS. 15, 19 and 20, the functional
基材層331は、機能面310に接しており、機能面310の前記機能回路の適所に直接導通する部分である。機能面310は、たとえばAlからなる。基材層331の厚さは、たとえば0.1μm~10μmである。
The
ここで、パッシベーション膜340および保護膜350について説明する。パッシベーション膜340は、半導体素子300の主体であるSiに過度な力が負荷されることを防止するためのものであり、たとえばSiNなどの絶縁材料からなる。パッシベーション膜340の厚さは、たとえば200nm~3μmである。保護膜350は、パッシベーション膜340上に積層されており、半導体素子300の主体であるSiに過度な力が負荷されることを防止したり、再配線層333の形成を容易化するためのものである。保護膜350は、たとえばポリイミドなどの絶縁材料からなる。保護膜350の厚さは、たとえば5μm程度である。
Here, the
パッシベーション膜340には、貫通孔341が形成されている。貫通孔341は、機能面側電極330の基材層331を露出させるために設けられている。本実施形態においては、パッシベーション膜340のうち貫通孔341の周辺部分が、基材層331の端縁を覆っている。保護膜350には、貫通孔351が形成されている。貫通孔351は、平面視において貫通孔341と一致しており、機能面側電極330の基材層331を露出させるために設けられている。
A through
機能面側電極330の説明に戻る。下地層332は、再配線層333を形成するための下地をなす層である。下地層332は、平面視において、機能面側電極330の形状に一致する。すなわち、下地層332は、基材層331のうちパッシベーション膜340および保護膜350から露出した部分と、パッシベーション膜340の貫通孔341、保護膜350の貫通孔351および保護膜350の適所を覆っている。下地層332は、たとえばTi、TiWおよびTaなどからなる。下地層332の厚さは、100nm程度である。
Returning to the description of the functional
再配線層333は、機能面側電極330の主体をなす層であり、平面視において基材層331よりも大である。再配線層333の材質は特に限定されないが、本実施形態においては、Cuからなる。再配線層333の厚さは、たとえば10μm程度である。
The
なお、平面視において、導通支持部材側凸部111は、基材層331とは重なっておらず、基材層331を避けた位置に配置されている。また、導通支持部材側凸部111は、平面視においてパッシベーション膜340および保護膜350と重なっている。
In a plan view, the
また、本実施形態においては、図15に示すように、リード101、リード102およびリード103の対向部110には、複数の導通支持部材側凸部111が形成されている。リード101の対向部110には、4行2列の8個の導通支持部材側凸部111が形成されている。リード102およびリード103の対向部110には、2行2列の4個の導通支持部材側凸部111が形成されている。リード104~107の対向部110には、1つずつの導通支持部材側凸部111が形成されている。
Further, in the present embodiment, as shown in FIG. 15, a plurality of conduction support member side
接合促進層335は、機能面側電極330の最表層を構成しており、本実施形態においては、再配線層333を覆っている。接合促進層335は、機能面側電極330とリード101~107の対向部110の導通支持部材側凸部111との接合を強化するためのものである。接合促進層335は、NiおよびPdの少なくともいずれかを含んでおり、本実施形態においては、再配線層333を直接覆うNi層と、このNi層上に積層されたPd層からなる。接合促進層335の厚さは、たとえば100nm~10μm程度である。また、接合促進層335の材質としては、上記以外にCu、Al、Ti、Auなどを適宜採用できる。
The
機能面側電極330とリード101~107の対向部110とは、固相接合によって接合されている。より具体的には、機能面側電極330の再配線層333と対向部110の導通支持部材側凸部111とが固相接合されている。なお、本実施形態においては、再配線層333と対向部110の導通支持部材側凸部111との間に接合促進層335が介在する構成となっている。なお、機能面側電極330に接合促進層335を形成することに加えて、あるいはこれに代えて、対向部110の導通支持部材側凸部111に接合促進層を形成してもよい。
The functional
封止樹脂400は、半導体素子300の全体と、リード101~107のうち端子部120を除く部分とを覆っている。封止樹脂400は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、400は、導通支持部材側凸部111を避けた領域において、対向部110の接合面113と機能面側電極330の接合促進層335との間にも充填されている。
The sealing
本実施形態によれば、機能面側電極330とリード101~107の対向部110の導通支持部材側凸部111とが固相接合によって接合されている。固相接合は、両者が直接接合される接合形態であり、ワイヤやはんだなど、両者の間に介在する接合媒体を必要としない。また、すべての機能面側電極330とリード101~107の対向部110の導通支持部材側凸部111との固相接合を一括して実施することができる。これにより、半導体装置A2の製造効率を向上させることが可能である。また、機能面側電極330とリード101~107の対向部110との接合強度を高めることができる。
According to the present embodiment, the functional
導通支持部材側凸部111を設けることにより、機能面側電極330とリード101~107の対向部110との接合面積を縮小することが可能である。これにより、固相接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子300が意図せず損傷することなどを防止することができる。また、導通支持部材側凸部111を設けることにより、半導体素子300の機能面310とリード101~107の対向部110の接合面113との間に、封止樹脂400を確実に充填することが可能である。これにより、半導体装置A2において絶縁されるべき箇所をより確実に絶縁することができる。
By providing the
導通支持部材側凸部111が基材層331と平面視において重ならないことにより、半導体素子300の主体をなすSiに固相接合時の力が過大に負荷されることを回避することができる。また、導通支持部材側凸部111を平面視においてパッシベーション膜340および保護膜350と重ならせることにより、固相接合時の力をパッシベーション膜340および保護膜350によって吸収することができる。
Since the
接合促進層335を設けることにより、機能面側凸部334と対向部110との固相接合をより確実に行うことができる。
By providing the
図21~図24は、半導体装置A2の複数の変形例を示している。 21 to 24 show a plurality of modified examples of the semiconductor device A2.
図21に示す変形例においては、導通支持部材側凸部111に貫通孔112が形成されている。貫通孔112は、導通支持部材側凸部111をz方向に貫通している。これにより、導通支持部材側凸部111のうち機能面側電極330に接合される部分は、円環状となっている。
In the modified example shown in FIG. 21, a through
このような変形例によっても、半導体装置A2の製造効率の向上と接合の確実化とを図ることができる。また、貫通孔112を設けることにより、導通支持部材側凸部111と機能面側電極330との接触面積がさらに縮小される。これにより、固相接合時に、半導体素子300に負荷される力をより小さくすることができる。
Even with such a modification, it is possible to improve the manufacturing efficiency of the semiconductor device A2 and ensure the bonding. Further, by providing the through
図22および図23に示す変形例においては、対向部110の一部が折り曲げられることによって導通支持部材側凸部111が形成されている。図22に示す変形例においては、対向部110の一部がコの字状に折り返されていることにより、導通支持部材側凸部111が形成されている。図23に示す変形例においては、対向部110の一部がクランク状に折り曲げられることにより、導通支持部材側凸部111が形成されている。
In the modified examples shown in FIGS. 22 and 23, the conduction support member side
このような変形例によっても、半導体装置A2の製造効率の向上と接合の確実化とを図ることができる。 Even with such a modification, it is possible to improve the manufacturing efficiency of the semiconductor device A2 and ensure the bonding.
図24に示す変形例においては、半導体素子300の機能面側電極330の再配線層333が形成されていない。また、対向部110の導通支持部材側凸部111が、平面視において基材層331と重なる位置に配置されている。
In the modified example shown in FIG. 24, the
このような変形例によっても、半導体装置A2の製造効率の向上と接合の確実化とを図ることができる。 Even with such a modification, it is possible to improve the manufacturing efficiency of the semiconductor device A2 and ensure the bonding.
図25~図30は、本発明の第三実施形態に基づく半導体装置を示している。本実施形態の半導体装置A3は、リード101~107、放熱部材200、半導体素子300および封止樹脂400を備えている。
25 to 30 show a semiconductor device based on the third embodiment of the present invention. The semiconductor device A3 of the present embodiment includes leads 101 to 107, a
図25は、半導体装置A3を示す平面図である。図26は、半導体装置A3を示す底面図である。図27は、半導体装置A3を示す正面図である。図28は、半導体装置A3を示す側面図である。図29は、図25のXXIX-XXIX線に沿う断面図である。図30は、半導体装置A3を示す要部拡大断面図である。 FIG. 25 is a plan view showing the semiconductor device A3. FIG. 26 is a bottom view showing the semiconductor device A3. FIG. 27 is a front view showing the semiconductor device A3. FIG. 28 is a side view showing the semiconductor device A3. FIG. 29 is a cross-sectional view taken along the line XXIX-XXIX of FIG. 25. FIG. 30 is an enlarged cross-sectional view of a main part showing the semiconductor device A3.
リード101~107は、本発明で言う導通支持部材の一例である。リード101~107は、半導体素子300と半導体装置A3外との導通経路を構成するとともに、半導体素子300を支持している。リード101~107は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。また、リード101~107の表面に、Ti、Ag、Pd、Auなどのめっき層を設けてもよい。本実施形態においては、リード101~107が、Cuからなる場合を例に説明する。リード101~107の厚さは特に限定されないが、たとえば50μm~500μm、好ましくは100μm~150μmである。
リード101~107は、それぞれが、対向部110および端子部120を有している。対向部110は、平面視において半導体素子300と重なっており、後述する半導体素子300の機能面側電極330と対向する部分である。端子部120は、封止樹脂400から露出しており、半導体装置A3を回路基板などに実装するために用いられる。図27および図29に示すように、リード101~107は、対向部110と端子部120との間に屈曲部を有している。また、リード101は、2つの端子部120を有している。
Each of the
図29に示すように、対向部110は、接合面113および裏面114を有している。接合面113は、半導体素子300の機能面側電極330に対面する面であり、機能面側電極330に接合されている。裏面114は、接合面113とは反対側を向く面である。図26および図30に示すように、対向部110の裏面114は、凹凸状とされている。この凹凸状部分の深さは、たとえば20μm程度である。
As shown in FIG. 29, the facing
本実施形態においては、図25に示すように、リード101、リード104およびリード106の端子部120が、図中左方に突出している。また、リード102、リード103、リード105およびリード107の端子部120が、図中右方に突出している。リード101の対向部110は、比較的大型である。リード102およびリード103の対向部110は、リード101の対向部110よりも小型であり、y方向に並んでいる。リード101の対向部110とリード102およびリード103の対向部110とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110は、比較的小型である。リード106およびリード107の対向部110がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
In the present embodiment, as shown in FIG. 25, the
放熱部材200は、半導体素子300に接合されており、半導体素子300からの放熱を促進するためのものである。放熱部材200は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。また、放熱部材200の表面に、Ti、Ag、Pd、Auなどのめっき層を設けてもよい。放熱部材200の厚さは特に限定されないが、たとえば50μm~500μm、好ましくは100μm~150μmである。本実施形態においては、放熱部材200が、Cuからなり、リード101~リード107とともに形成されている場合を例に説明する。この場合、半導体装置A3の製造工程においては、同一の板状部材から、リード101~リード107と放熱部材200とを形成する。また、半導体素子300を挟んでリード101~リード107と放熱部材200とが対向する配置を実現するには、放熱部材200に対してリード101~リード107をy軸に延びる回転軸廻りに180°回転させる手法を採用しうる。
The
図29および図30に示すように、放熱部材200は、接合面210および裏面220を有している。接合面210は、半導体素子300に対して接合されている。裏面220は、接合面210とは反対側を向く面である。本実施形態においては、裏面220は、封止樹脂400から露出している。また、図25および図30に示すように、裏面220は、凹凸状とされている。この凹凸状部分の深さは、たとえば20μm程度である。
As shown in FIGS. 29 and 30, the
半導体素子300は、半導体装置A3の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、LSIなど種々の素子を選択できる。図29に示すように、半導体素子300は、機能面310および裏面320を有している。裏面320は、半導体素子300の機能を実現する機能回路(図示略)が形成された面である。裏面320は、機能面310とは反対側を向く面である。半導体素子300は、たとえばSiなどからなるウエハから製造される。
The
半導体素子300は、複数の機能面側電極330、パッシベーション膜340、保護膜350、裏面金属層360および接合促進層361を有している。
The
複数の機能面側電極330は、機能面310に形成されており、リード101~107に各別に導通している。本実施形態においては、リード101~リード107に対応して7つの機能面側電極330が形成されている。これらの機能面側電極330は、大きさや配置が異なるものの、基本的な構成は共通している。
The plurality of functional
本実施形態においては、図25に示すように、リード101の対向部110に対向する機能面側電極330は、比較的大型であり、y方向を長手方向とする平面視永矩形状である。リード102およびリード103の対向部110と対向する2つの機能面側電極330は、平面視略正方形状であり、y方向に並んでいる。リード101の対向部110に対向する機能面側電極330とリード102およびリード103の対向部110に対向する2つの機能面側電極330とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110に対向する4つの機能面側電極330は、比較的小型であり、平面視略正方形状である。リード106およびリード107の対向部110に対向する2つの機能面側電極330がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110に対向する2つの機能面側電極330は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
In the present embodiment, as shown in FIG. 25, the functional
図25、図29および図30に示すように、機能面側電極330は、基材層331、下地層332、再配線層333、機能面側凸部334および接合促進層335を有している。
As shown in FIGS. 25, 29 and 30, the functional
基材層331は、機能面310に接しており、機能面310の前記機能回路の適所に直接導通する部分である。機能面310は、たとえばAlからなる。基材層331の厚さは、たとえば0.1μm~10μmである。
The
ここで、パッシベーション膜340および保護膜350について説明する。パッシベーション膜340は、半導体素子300の主体であるSiに過度な力が負荷されることを防止するためのものであり、たとえばSiNなどの絶縁材料からなる。パッシベーション膜340の厚さは、たとえば200nm~3μmである。保護膜350は、パッシベーション膜340上に積層されており、半導体素子300の主体であるSiに過度な力が負荷されることを防止したり、再配線層333の形成を容易化するためのものである。保護膜350は、たとえばポリイミドなどの絶縁材料からなる。保護膜350の厚さは、たとえば5μm程度である。
Here, the
パッシベーション膜340には、貫通孔341が形成されている。貫通孔341は、機能面側電極330の基材層331を露出させるために設けられている。本実施形態においては、パッシベーション膜340のうち貫通孔341の周辺部分が、基材層331の端縁を覆っている。保護膜350には、貫通孔351が形成されている。貫通孔351は、平面視において貫通孔341と一致しており、機能面側電極330の基材層331を露出させるために設けられている。
A through
機能面側電極330の説明に戻る。下地層332は、再配線層333を形成するための下地をなす層である。下地層332は、平面視において、機能面側電極330の形状に一致する。すなわち、下地層332は、基材層331のうちパッシベーション膜340および保護膜350から露出した部分と、パッシベーション膜340の貫通孔341、保護膜350の貫通孔351および保護膜350の適所を覆っている。下地層332は、たとえばTi、TiWおよびTaなどからなる。下地層332の厚さは、100nm程度である。
Returning to the description of the functional
再配線層333は、機能面側電極330の主体をなす層であり、平面視において基材層331よりも大である。再配線層333の材質は特に限定されないが、本実施形態においては、Cuからなる。再配線層333の厚さは、たとえば10μm程度である。
The
機能面側凸部334は、再配線層333上に形成されており、機能面310が向く方向に突出している。機能面側凸部334の材質は、導電性材料であれば特に限定されないが、本実施形態においては、Cuである。また、機能面側凸部334の形状は特に限定されないが、本実施形態においては、円柱形状である。機能面側凸部334の大きさは、直径が25μm~200μm、高さが10μm~500μmである。平面視において、機能面側凸部334は、基材層331とは重なっておらず、基材層331を避けた位置に配置されている。また、機能面側凸部334は、平面視においてパッシベーション膜340および保護膜350と重なっている。
The functional surface side
また、本実施形態においては、図25に示すように、リード101、リード102およびリード103の対向部110に対向する3つの機能面側電極330には、複数の機能面側凸部334が形成されている。リード101の対向部110に対向する機能面側凸部334には、4行2列の8個の機能面側凸部334が形成されている。リード102およびリード103の対向部110に対向する機能面側電極330には、2行2列の4個の機能面側凸部334が形成されている。リード104~107の対向部110に対向する機能面側電極330には、1つずつの機能面側凸部334が形成されている。
Further, in the present embodiment, as shown in FIG. 25, a plurality of functional surface side
接合促進層335は、機能面側電極330の最表層を構成しており、本実施形態においては、機能面側凸部334および再配線層333を覆っている。接合促進層335は、機能面側電極330とリード101~107の対向部110との接合を強化するためのものである。接合促進層335は、NiおよびPdの少なくともいずれかを含んでおり、本実施形態においては、機能面側凸部334および再配線層333を直接覆うNi層と、このNi層上に積層されたPd層からなる。接合促進層335の厚さは、たとえば100nm~10μm程度である。また、接合促進層335の材質としては、上記以外にCu、Al、Ti、Auなどを適宜採用できる。
The
機能面側電極330とリード101~107の対向部110とは、固相接合によって接合されている。より具体的には、機能面側凸部334の頂面と対向部110の接合面113とが固相接合されている。なお、本実施形態においては、機能面側凸部334と対向部110の接合面113との間に接合促進層335が介在する構成となっている。なお、機能面側電極330に接合促進層335を形成することに加えて、あるいはこれに代えて、対向部110の接合面113に接合促進層を形成してもよい。
The functional
裏面金属層360は、裏面320に形成されており、本実施形態においては、裏面320の全面を覆っている。裏面金属層360は、金属からなり、Cu、Al、Ti,Auなどからなる。裏面金属層360の厚さは、たとえば0.1μm~10μmである。
The back
接合促進層361は、裏面金属層360上に積層されている。接合促進層361は、NiおよびPdの少なくともいずれかを含んでおり、本実施形態においては、裏面320を直接覆うNi層と、このNi層上に積層されたPd層からなる。接合促進層361の厚さは、たとえば100nm~10μm程度である。また、接合促進層361の材質としては、上記以外にCu、Al、Ti、Auなどを適宜採用できる。
The
裏面金属層360と放熱部材200の接合面210とは、固相接合によって接合されている。本実施形態においては、裏面金属層360と接合面210との間に接合促進層361が介在する格好となっている。放熱部材200の裏面220が上述した凹凸状である理由は、裏面金属層360と放熱部材200とを固相接合する際に治具が押し付けられた痕跡である。
The
封止樹脂400は、半導体素子300の全体と、リード101~107のうち端子部120を除く部分とを覆っている。封止樹脂400は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、400は、機能面側凸部334を避けた領域において、対向部110の接合面113と機能面側電極330の接合促進層335との間にも充填されている。
The sealing
本実施形態によれば、放熱部材200と半導体素子300の裏面320とが固相接合されている。これにより、たとえば接合材を介在させて接合する場合と比べて、放熱部材200と半導体素子300の裏面320の接合の効率化を図ることができる。また、固相接合することにより、半導体素子300から放熱部材200への伝熱効率を高めることが可能であり、半導体素子300からの放熱を促進することができる。
According to this embodiment, the
機能面側凸部334とリード101~107の対向部110とが固相接合によって接合されている。固相接合は、両者が直接接合される接合形態であり、ワイヤやはんだなど、両者の間に介在する接合媒体を必要としない。また、すべての機能面側凸部334とリード101~107の対向部110との固相接合を一括して実施することができる。これにより、半導体装置A3の製造効率を向上させることが可能である。また、機能面側凸部334とリード101~107の対向部110との接合強度を高めることができる。
The
機能面側凸部334を設けることにより、機能面側電極330とリード101~107の対向部110との接合面積を縮小することが可能である。これにより、固相接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子300が意図せず損傷することなどを防止することができる。また、機能面側凸部334を設けることにより、半導体素子300の機能面310とリード101~107の対向部110の接合面113との間に、封止樹脂400を確実に充填することが可能である。これにより、半導体装置A3において絶縁されるべき箇所をより確実に絶縁することができる。
By providing the functional surface side
機能面側凸部334が基材層331と平面視において重ならないことにより、半導体素子300の主体をなすSiに固相接合時の力が過大に負荷されることを回避することができる。また、機能面側凸部334を平面視においてパッシベーション膜340および保護膜350と重ならせることにより、固相接合時の力をパッシベーション膜340および保護膜350によって吸収することができる。
Since the
接合促進層335を設けることにより、機能面側凸部334と対向部110との固相接合をより確実に行うことができる。
By providing the
図31は、半導体装置A3の変形例を示している。本変形例においては、上述した機能面側凸部334に代えて、半導体装置A2で説明した導通支持部材側凸部111が対向部110に形成されている。このような変形例によっても、放熱部材200と半導体素子300の裏面320の接合の効率化を図ることができる。また、半導体素子300からの放熱を促進することができる。また、半導体装置A3は、機能面側凸部334と導通支持部材側凸部111とを併せ持つ構成であってもよい。
FIG. 31 shows a modified example of the semiconductor device A3. In this modification, instead of the above-mentioned functional surface side
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the semiconductor device according to the present invention can be freely redesigned.
本発明の構成およびそのバリエーションを以下に付記として列挙する。 The configuration of the present invention and its variations thereof are listed below as appendices.
〔付記1A〕
機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、
前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、
を備える半導体装置であって、
前記半導体素子は、前記機能面に形成された機能面側電極を有しており、
前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、
前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されていることを特徴とする、半導体装置。
〔付記2A〕
前記機能面側電極は、前記機能面に接する基材層を有する、付記1Aに記載の半導体装置。
〔付記3A〕
前記基材層は、Alからなる、付記2Aに記載の半導体装置。
〔付記4A〕
前記導通支持部材側凸部と前記基材層とは、平面視において互いに重ならない、付記2Aまたは3Aに記載の半導体装置。
〔付記5A〕
前記機能面側電極は、前記基材層上に積層された下地層を有する、付記2Aないし4Aのいずれかに記載の半導体装置。
〔付記6A〕
前記下地層は、Ti、WおよびTaのいずれかからなる、付記5Aに記載の半導体装置。
〔付記7A〕
前記機能面側電極は、前記下地層上に積層された再配線層を有する、付記5Aまたは6Aに記載の半導体装置。
〔付記8A〕
前記再配線層は、Cuからなる、付記7Aに記載の半導体装置。
〔付記9A〕
前記再配線層は、平面視において前記基材層よりも大である、付記7Aまたは8Aに記載の半導体装置。
〔付記10A〕
前記機能面側電極は、最表層に位置する接合促進層を有する、付記7Aないし9Aのいずれかに記載の半導体装置。
〔付記11A〕
前記機能面側電極の前記接合促進層は、NiおよびPdの少なくともいずれかを含む、付記10Aに記載の半導体装置。
〔付記12A〕
前記機能面側電極の前記接合促進層は、前記機能面側に位置するNi層と、このNi層上に積層されたPd層を有する、付記11Aに記載の半導体装置。
〔付記13A〕
前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える、付記7Aないし12Aのいずれかに記載の半導体装置。
〔付記14A〕
前記パッシベーション膜は、SiNからなる、付記13Aに記載の半導体装置。
〔付記15A〕
前記再配線層は、平面視において前記パッシベーション膜と重なる、付記13Aまたは14Aに記載の半導体装置。
〔付記16A〕
前記導通支持部材側凸部は、平面視において前記パッシベーション膜と重なる、付記13Aないし15Aのいずれかに記載の半導体装置。
〔付記17A〕
前記パッシベーション膜上に積層された保護膜を備える、付記13Aないし16Aのいずれかに記載の半導体装置。
〔付記18A〕
前記保護膜は、ポリイミドからなる、付記17Aに記載の半導体装置。
〔付記19A〕
前記再配線層は、平面視において前記保護膜と重なる、付記17Aまたは18Aに記載の半導体装置。
〔付記20A〕
前記導通支持部材側凸部は、平面視において前記保護膜と重なる、付記17Aないし19Aのいずれかに記載の半導体装置。
〔付記21A〕
前記導通支持部材は、金属からなるリードである、付記1Aないし20Aのいずれかに記載の半導体装置。
〔付記22A〕
前記リードの一部が、前記樹脂パッケージから突出している、付記21Aに記載の半導体装置。
〔付記23A〕
前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている、付記21Aまたは22Aに記載の半導体装置。
〔付記24A〕
前記導通支持部材側凸部は、周囲部分よりも厚さが厚い部分によって構成されている、付記21Aないし23Aのいずれかに記載の半導体装置。
〔付記25A〕
前記導通支持部材側凸部は、貫通孔を有する、付記24Aに記載の半導体装置。
〔付記26A〕
前記導通支持部材側凸部は、前記導通支持部材の一部が折り曲げられて形成されている、付記21Aないし23Aのいずれかに記載の半導体装置。
〔付記27A〕
前記半導体素子は、複数の前記機能面側電極を有する、付記1Aないし26Aのいずれかに記載の半導体装置。
〔付記28A〕
前記機能面側電極は、複数の前記導通支持部材側凸部に接合されている、付記1Aないし27Aのいずれかに記載の半導体装置。
〔付記29A〕
前記半導体素子に接合された放熱部材をさらに備えており、
前記半導体素子は、前記裏面に形成された裏面金属層を有しており、
前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されている、付記1Aないし28Aのいずれかに記載の半導体装置。
〔付記30A〕
前記裏面金属層には、接合促進層が積層されている、付記29Aに記載の半導体装置。
〔付記31A〕
前記裏面金属層の前記接合促進層は、NiおよびPdの少なくともいずれかを含む、付記30Aに記載の半導体装置。
〔付記32A〕
前記放熱部材には、接合促進層が積層されている、付記29Aに記載の半導体装置。
〔付記33A〕
前記放熱部材の前記接合促進層は、NiおよびPdの少なくともいずれかを含む、付記32Aに記載の半導体装置。
〔付記34A〕
前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている、付記29Aないし33Aのいずれかに記載の半導体装置。
〔付記35A〕
前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、前記樹脂パッケージから露出している、付記29Aないし34Aのいずれかに記載の半導体装置。
[Appendix 1A]
A semiconductor device having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface,
A conduction support member that supports the semiconductor element and conducts to the semiconductor element,
A resin package that covers at least a part of the semiconductor element and the conduction support member, and
It is a semiconductor device equipped with
The semiconductor element has a functional surface side electrode formed on the functional surface.
The conduction support member has a convex portion on the conduction support member side that protrudes toward the functional surface side electrode.
A semiconductor device characterized in that the functional surface side electrode and the conduction support member side convex portion of the conduction support member are joined by solid phase bonding.
[Appendix 2A]
The semiconductor device according to Appendix 1A, wherein the functional surface side electrode has a base material layer in contact with the functional surface.
[Appendix 3A]
The semiconductor device according to Appendix 2A, wherein the base material layer is made of Al.
[Appendix 4A]
The semiconductor device according to Appendix 2A or 3A, wherein the convex portion on the conduction support member side and the base material layer do not overlap each other in a plan view.
[Appendix 5A]
The semiconductor device according to any one of Supplementary note 2A to 4A, wherein the functional surface side electrode has a base layer laminated on the base material layer.
[Appendix 6A]
The semiconductor device according to Appendix 5A, wherein the base layer is made of any of Ti, W, and Ta.
[Appendix 7A]
The semiconductor device according to Appendix 5A or 6A, wherein the functional surface side electrode has a rewiring layer laminated on the base layer.
[Appendix 8A]
The semiconductor device according to Appendix 7A, wherein the rewiring layer is made of Cu.
[Appendix 9A]
The semiconductor device according to Supplementary note 7A or 8A, wherein the rewiring layer is larger than the base material layer in a plan view.
[Appendix 10A]
The semiconductor device according to any one of Supplementary note 7A to 9A, wherein the functional surface side electrode has a bonding promoting layer located on the outermost surface layer.
[Appendix 11A]
The semiconductor device according to Appendix 10A, wherein the bonding promoting layer of the functional surface side electrode contains at least one of Ni and Pd.
[Appendix 12A]
The semiconductor device according to Appendix 11A, wherein the bonding promoting layer of the functional surface side electrode has a Ni layer located on the functional surface side and a Pd layer laminated on the Ni layer.
[Appendix 13A]
The semiconductor device according to any one of Supplementary note 7A to 12A, comprising a passivation film covering the functional surface and having a passivation film formed with a through hole for allowing the functional surface side electrode to reach the functional surface.
[Appendix 14A]
The semiconductor device according to Appendix 13A, wherein the passivation film is made of SiN.
[Appendix 15A]
The semiconductor device according to Appendix 13A or 14A, wherein the rewiring layer overlaps the passivation film in a plan view.
[Appendix 16A]
The semiconductor device according to any one of Supplementary Provisions 13A to 15A, wherein the convex portion on the conduction support member side overlaps the passivation film in a plan view.
[Appendix 17A]
The semiconductor device according to any one of Supplementary note 13A to 16A, comprising a protective film laminated on the passivation film.
[Appendix 18A]
The semiconductor device according to Appendix 17A, wherein the protective film is made of polyimide.
[Appendix 19A]
The semiconductor device according to Appendix 17A or 18A, wherein the rewiring layer overlaps the protective film in a plan view.
[Appendix 20A]
The semiconductor device according to any one of Supplementary note 17A to 19A, wherein the convex portion on the conduction support member side overlaps with the protective film in a plan view.
[Appendix 21A]
The semiconductor device according to any one of Supplementary note 1A to 20A, wherein the conduction support member is a lead made of metal.
[Appendix 22A]
The semiconductor device according to Appendix 21A, wherein a part of the reed protrudes from the resin package.
[Appendix 23A]
The semiconductor device according to Appendix 21A or 22A, wherein the surface of the lead opposite to the portion joined to the functional surface side electrode has an uneven shape.
[Appendix 24A]
The semiconductor device according to any one of Supplementary Provisions 21A to 23A, wherein the convex portion on the conduction support member side is composed of a portion having a thickness thicker than that of a peripheral portion.
[Appendix 25A]
The semiconductor device according to Appendix 24A, wherein the convex portion on the conduction support member side has a through hole.
[Appendix 26A]
The semiconductor device according to any one of Supplementary Provisions 21A to 23A, wherein the convex portion on the conduction support member side is formed by bending a part of the conduction support member.
[Appendix 27A]
The semiconductor device according to any one of Supplementary note 1A to 26A, wherein the semiconductor element has a plurality of the functional surface side electrodes.
[Appendix 28A]
The semiconductor device according to any one of Supplementary note 1A to 27A, wherein the functional surface side electrode is joined to a plurality of the conduction support member side convex portions.
[Appendix 29A]
Further, a heat radiating member bonded to the semiconductor element is provided.
The semiconductor element has a back surface metal layer formed on the back surface, and the semiconductor element has a back surface metal layer.
The semiconductor device according to any one of Supplementary note 1A to 28A, wherein the back metal layer of the semiconductor element and the heat radiating member are bonded by solid phase bonding.
[Appendix 30A]
The semiconductor device according to Appendix 29A, wherein a bonding promoting layer is laminated on the back surface metal layer.
[Appendix 31A]
The semiconductor device according to Appendix 30A, wherein the bonding promoting layer of the back surface metal layer contains at least one of Ni and Pd.
[Appendix 32A]
The semiconductor device according to Appendix 29A, wherein a bonding promoting layer is laminated on the heat radiating member.
[Appendix 33A]
The semiconductor device according to Appendix 32A, wherein the bonding promoting layer of the heat radiating member contains at least one of Ni and Pd.
[Appendix 34A]
The semiconductor device according to any one of Supplementary Provisions 29A to 33A, wherein the surface of the heat radiating member opposite to the portion joined to the back surface metal layer has an uneven shape.
[Appendix 35A]
The semiconductor device according to any one of Supplementary Provisions 29A to 34A, wherein the surface of the heat radiating member opposite to the portion joined to the back surface metal layer is exposed from the resin package.
〔付記1B〕
機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、
前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
前記半導体素子に接合された放熱部材と、
前記半導体素子と前記導通支持部材および前記放熱部材の少なくとも一部ずつとを覆う樹脂パッケージと、
を備える半導体装置であって、
前記半導体素子は、前記裏面に形成された裏面金属層を有しており、
前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されていることを特徴とする、半導体装置。
〔付記2B〕
前記裏面金属層には、接合促進層が積層されている、付記1Bに記載の半導体装置。
〔付記3B〕
前記裏面金属層の前記接合促進層は、NiおよびPdの少なくともいずれかを含む、付記2Bに記載の半導体装置。
〔付記4B〕
前記放熱部材には、接合促進層が積層されている、付記1Bないし3Bのいずれかに記載の半導体装置。
〔付記5B〕
前記放熱部材の前記接合促進層は、NiおよびPdの少なくともいずれかを含む、付記4Bに記載の半導体装置。
〔付記6B〕
前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている、付記1Bないし5Bのいずれかに記載の半導体装置。
〔付記7B〕
前記半導体素子は、前記機能面に形成された機能面側電極を有している、付記1Bないし6Bのいずれかに記載の半導体装置。
〔付記8B〕
前記機能面側電極は、前記機能面が向く方向に突出する機能面側凸部を具備しており、
前記機能面側電極の前記機能面側凸部と前記導通支持部材とは、固相接合によって接合されている、付記7Bに記載の半導体装置。
〔付記9B〕
前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、
前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されている、付記7Bに記載の半導体装置。
〔付記10B〕
前記機能面側電極は、前記機能面に接する基材層を有する、付記7Bないし9Bのいずれかに記載の半導体装置。
〔付記11B〕
前記基材層は、Alからなる、付記10Bに記載の半導体装置。
〔付記12B〕
前記機能面側電極は、前記基材層上に積層された下地層を有する、付記10Bまたは11Bに記載の半導体装置。
〔付記13B〕
前記下地層は、Ti、WおよびTaのいずれかからなる、付記12Bに記載の半導体装置。
〔付記14B〕
前記機能面側電極は、前記下地層上に積層された再配線層を有する、付記12Bまたは13Bに記載の半導体装置。
〔付記15B〕
前記再配線層は、Cuからなる、付記14Bに記載の半導体装置。
〔付記16B〕
前記再配線層は、平面視において前記基材層よりも大である、付記14Bまたは15Bに記載の半導体装置。
〔付記17B〕
前記機能面側電極は、最表層に位置する接合促進層を有する、付記14Bないし16Bのいずれかに記載の半導体装置。
〔付記18B〕
前記機能面側電極の前記接合促進層は、NiおよびPdの少なくともいずれかを含む、付記17Bに記載の半導体装置。
〔付記19B〕
前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える、付記14Bないし18Bのいずれかに記載の半導体装置。
〔付記20B〕
前記パッシベーション膜は、SiNからなる、付記19Bに記載の半導体装置。
〔付記21B〕
前記再配線層は、平面視において前記パッシベーション膜と重なる、付記19Bまたは20Bに記載の半導体装置。
〔付記22B〕
前記パッシベーション膜上に積層された保護膜を備える、付記19Bないし21Bのいずれかに記載の半導体装置。
〔付記23B〕
前記保護膜は、ポリイミドからなる、付記22Bに記載の半導体装置。
〔付記24B〕
前記再配線層は、平面視において前記保護膜と重なる、付記22Bまたは23Bに記載の半導体装置。
〔付記25B〕
前記導通支持部材は、金属からなるリードである、付記1Bないし24Bのいずれかに記載の半導体装置。
〔付記26B〕
前記リードの一部が、前記樹脂パッケージから突出している、付記25Bに記載の半導体装置。
〔付記27B〕
前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている、付記25Bまたは26Bに記載の半導体装置。
[Appendix 1B]
A semiconductor device having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface,
A conduction support member that supports the semiconductor element and conducts to the semiconductor element,
The heat dissipation member bonded to the semiconductor element and
A resin package that covers at least a part of the semiconductor element, the conduction support member, and the heat dissipation member.
It is a semiconductor device equipped with
The semiconductor element has a back surface metal layer formed on the back surface, and the semiconductor element has a back surface metal layer.
A semiconductor device characterized in that the back metal layer of the semiconductor element and the heat radiating member are joined by solid phase bonding.
[Appendix 2B]
The semiconductor device according to Appendix 1B, wherein a bonding promoting layer is laminated on the back surface metal layer.
[Appendix 3B]
The semiconductor device according to Appendix 2B, wherein the bonding promoting layer of the back surface metal layer contains at least one of Ni and Pd.
[Appendix 4B]
The semiconductor device according to any one of Supplementary note 1B to 3B, wherein a bonding promoting layer is laminated on the heat radiating member.
[Appendix 5B]
The semiconductor device according to Appendix 4B, wherein the bonding promoting layer of the heat radiating member contains at least one of Ni and Pd.
[Appendix 6B]
The semiconductor device according to any one of Supplementary note 1B to 5B, wherein the surface of the heat radiating member opposite to the portion joined to the back surface metal layer has an uneven shape.
[Appendix 7B]
The semiconductor device according to any one of Supplementary note 1B to 6B, wherein the semiconductor element has a functional surface side electrode formed on the functional surface.
[Appendix 8B]
The functional surface-side electrode includes a functional surface-side convex portion that protrudes in the direction in which the functional surface faces.
The semiconductor device according to Appendix 7B, wherein the functional surface side convex portion of the functional surface side electrode and the conduction support member are joined by solid phase bonding.
[Appendix 9B]
The conduction support member has a convex portion on the conduction support member side that protrudes toward the functional surface side electrode.
The semiconductor device according to Appendix 7B, wherein the functional surface side electrode and the conduction support member side convex portion of the conduction support member are joined by solid phase bonding.
[Appendix 10B]
The semiconductor device according to any one of Supplementary note 7B to 9B, wherein the functional surface side electrode has a base material layer in contact with the functional surface.
[Appendix 11B]
The semiconductor device according to Appendix 10B, wherein the base material layer is made of Al.
[Appendix 12B]
The semiconductor device according to Appendix 10B or 11B, wherein the functional surface side electrode has a base layer laminated on the base material layer.
[Appendix 13B]
The semiconductor device according to Appendix 12B, wherein the base layer is made of any of Ti, W, and Ta.
[Appendix 14B]
The semiconductor device according to Appendix 12B or 13B, wherein the functional surface side electrode has a rewiring layer laminated on the base layer.
[Appendix 15B]
The semiconductor device according to Appendix 14B, wherein the rewiring layer is made of Cu.
[Appendix 16B]
The semiconductor device according to Supplementary Note 14B or 15B, wherein the rewiring layer is larger than the base material layer in a plan view.
[Appendix 17B]
The semiconductor device according to any one of Supplementary note 14B to 16B, wherein the functional surface side electrode has a bonding promoting layer located on the outermost surface layer.
[Appendix 18B]
The semiconductor device according to Appendix 17B, wherein the bonding promoting layer of the functional surface side electrode contains at least one of Ni and Pd.
[Appendix 19B]
The semiconductor device according to any one of Supplementary note 14B to 18B, comprising a passivation film covering the functional surface and having a passivation film formed with a through hole for allowing the functional surface side electrode to reach the functional surface.
[Appendix 20B]
The semiconductor device according to Appendix 19B, wherein the passivation film is made of SiN.
[Appendix 21B]
The semiconductor device according to Appendix 19B or 20B, wherein the rewiring layer overlaps the passivation film in a plan view.
[Appendix 22B]
The semiconductor device according to any one of Supplementary note 19B to 21B, comprising a protective film laminated on the passivation film.
[Appendix 23B]
The semiconductor device according to Appendix 22B, wherein the protective film is made of polyimide.
[Appendix 24B]
The semiconductor device according to Appendix 22B or 23B, wherein the rewiring layer overlaps the protective film in a plan view.
[Appendix 25B]
The semiconductor device according to any one of Supplementary note 1B to 24B, wherein the conduction support member is a lead made of metal.
[Appendix 26B]
The semiconductor device according to Appendix 25B, wherein a part of the reed protrudes from the resin package.
[Appendix 27B]
The semiconductor device according to Appendix 25B or 26B, wherein the surface of the lead opposite to the portion joined to the functional surface side electrode has an uneven shape.
A1~A3 半導体装置
101~107 リード
110 対向部
111 導通支持部材側凸部
112 貫通孔
114 裏面
113 接合面
120 端子部
200 放熱部材
210 接合面
220 裏面
300 半導体素子
310 機能面
320 裏面
330 機能面側電極
331 基材層
332 下地層
333 再配線層
334 機能面側凸部
335 接合促進層
340 パッシベーション膜
341 貫通孔
350 保護膜
351 貫通孔
360 裏面金属層
361 接合促進層
400 封止樹脂
801 テーブル
802 治具
A1 to
Claims (23)
前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
前記半導体素子に接合された放熱部材と、
前記半導体素子と前記導通支持部材および前記放熱部材の少なくとも一部ずつとを覆う樹脂パッケージと、
を備える半導体装置であって、
前記半導体素子は、前記裏面に形成された裏面金属層を有しており、
前記放熱部材は、厚さ方向において互いに反対側を向く第1面および第2面を有し、
前記半導体素子の前記裏面金属層と前記放熱部材の前記第1面とは、固相接合によって接合されており、
前記第2面は、前記厚さ方向に沿って視て前記半導体素子に重なる複数の凸部および複数の凹部を含む凹凸状とされており、
前記半導体素子は、前記機能面に形成された機能面側電極を有しており、
前記機能面側電極は、前記機能面が向く方向に突出する機能面側凸部を具備しており、
前記機能面側電極の前記機能面側凸部と前記導通支持部材とは、固相接合によって接合されており、
前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える
前記機能面側凸部と、前記貫通孔とは、平面視において重ならないことを特徴とする、半導体装置。 A semiconductor device having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface,
A conduction support member that supports the semiconductor element and conducts to the semiconductor element,
The heat dissipation member bonded to the semiconductor element and
A resin package that covers at least a part of the semiconductor element, the conduction support member, and the heat dissipation member.
It is a semiconductor device equipped with
The semiconductor element has a back surface metal layer formed on the back surface, and the semiconductor element has a back surface metal layer.
The heat radiating member has a first surface and a second surface facing opposite to each other in the thickness direction.
The back surface metal layer of the semiconductor element and the first surface of the heat dissipation member are joined by solid phase bonding.
The second surface has a concavo-convex shape including a plurality of convex portions and a plurality of concave portions overlapping the semiconductor element when viewed along the thickness direction .
The semiconductor element has a functional surface side electrode formed on the functional surface .
The functional surface-side electrode includes a functional surface-side convex portion that protrudes in the direction in which the functional surface faces.
The functional surface side convex portion of the functional surface side electrode and the conduction support member are joined by solid phase bonding.
It is provided with a passivation film having a through hole that covers the functional surface and allows the functional surface side electrode to reach the functional surface.
A semiconductor device characterized in that the convex portion on the functional surface side and the through hole do not overlap in a plan view .
前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、A conduction support member that supports the semiconductor element and conducts to the semiconductor element,
前記半導体素子に接合された放熱部材と、The heat dissipation member bonded to the semiconductor element and
前記半導体素子と前記導通支持部材および前記放熱部材の少なくとも一部ずつとを覆う樹脂パッケージと、A resin package that covers at least a part of the semiconductor element, the conduction support member, and the heat dissipation member.
を備える半導体装置であって、It is a semiconductor device equipped with
前記半導体素子は、前記裏面に形成された裏面金属層を有しており、The semiconductor element has a back surface metal layer formed on the back surface, and the semiconductor element has a back surface metal layer.
前記放熱部材は、厚さ方向において互いに反対側を向く第1面および第2面を有し、The heat radiating member has a first surface and a second surface facing opposite to each other in the thickness direction.
前記半導体素子の前記裏面金属層と前記放熱部材の前記第1面とは、固相接合によって接合されており、The back surface metal layer of the semiconductor element and the first surface of the heat dissipation member are joined by solid phase bonding.
前記第2面は、前記厚さ方向に沿って視て前記半導体素子に重なる複数の凸部および複数の凹部を含む凹凸状とされており、The second surface has a concavo-convex shape including a plurality of convex portions and a plurality of concave portions overlapping the semiconductor element when viewed along the thickness direction.
前記半導体素子は、前記機能面に形成された機能面側電極を有しており、The semiconductor element has a functional surface side electrode formed on the functional surface.
前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、The conduction support member has a convex portion on the conduction support member side that protrudes toward the functional surface side electrode.
前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されており、The functional surface side electrode and the conduction support member side convex portion of the conduction support member are joined by solid phase bonding.
前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備えるIt is provided with a passivation film having a through hole that covers the functional surface and allows the functional surface side electrode to reach the functional surface.
前記導通支持部材側凸部と、前記貫通孔とは、平面視において重ならないことを特徴とする、半導体装置。A semiconductor device characterized in that the convex portion on the conduction support member side and the through hole do not overlap in a plan view.
前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている、請求項1ないし20のいずれかに記載の半導体装置。 The conduction support member is a lead made of metal and has a lead.
The semiconductor device according to any one of claims 1 to 20 , wherein the surface of the lead opposite to the portion joined to the functional surface side electrode has an uneven shape.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014079923 | 2014-04-09 | ||
JP2014079924 | 2014-04-09 | ||
JP2014079925 | 2014-04-09 | ||
JP2014079925 | 2014-04-09 | ||
JP2014079924 | 2014-04-09 | ||
JP2014079923 | 2014-04-09 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071180A Division JP6710800B2 (en) | 2014-04-09 | 2019-04-03 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020129700A JP2020129700A (en) | 2020-08-27 |
JP7022784B2 true JP7022784B2 (en) | 2022-02-18 |
Family
ID=67547617
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071180A Active JP6710800B2 (en) | 2014-04-09 | 2019-04-03 | Semiconductor device |
JP2020092177A Active JP7022784B2 (en) | 2014-04-09 | 2020-05-27 | Semiconductor device |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071180A Active JP6710800B2 (en) | 2014-04-09 | 2019-04-03 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6710800B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294729A (en) | 2005-04-07 | 2006-10-26 | Toshiba Corp | Semiconductor device |
JP2010045090A (en) | 2008-08-11 | 2010-02-25 | Texas Instr Japan Ltd | Assembling of electronic component on ic chip |
JP2012004594A (en) | 2011-09-02 | 2012-01-05 | Renesas Electronics Corp | Semiconductor device |
JP2012186366A (en) | 2011-03-07 | 2012-09-27 | Panasonic Corp | Semiconductor device and manufacturing method of the same |
JP2013051366A (en) | 2011-08-31 | 2013-03-14 | Hitachi Ltd | Power module and manufacturing method of the same |
JP2013258348A (en) | 2012-06-14 | 2013-12-26 | Renesas Electronics Corp | Semiconductor device manufacturing method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3011579B2 (en) * | 1993-07-06 | 2000-02-21 | 大日本印刷株式会社 | Heat sink for semiconductor package |
JPH0922970A (en) * | 1995-07-06 | 1997-01-21 | Fujitsu Ten Ltd | Electronic component |
-
2019
- 2019-04-03 JP JP2019071180A patent/JP6710800B2/en active Active
-
2020
- 2020-05-27 JP JP2020092177A patent/JP7022784B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294729A (en) | 2005-04-07 | 2006-10-26 | Toshiba Corp | Semiconductor device |
JP2010045090A (en) | 2008-08-11 | 2010-02-25 | Texas Instr Japan Ltd | Assembling of electronic component on ic chip |
JP2012186366A (en) | 2011-03-07 | 2012-09-27 | Panasonic Corp | Semiconductor device and manufacturing method of the same |
JP2013051366A (en) | 2011-08-31 | 2013-03-14 | Hitachi Ltd | Power module and manufacturing method of the same |
JP2012004594A (en) | 2011-09-02 | 2012-01-05 | Renesas Electronics Corp | Semiconductor device |
JP2013258348A (en) | 2012-06-14 | 2013-12-26 | Renesas Electronics Corp | Semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP2019134178A (en) | 2019-08-08 |
JP2020129700A (en) | 2020-08-27 |
JP6710800B2 (en) | 2020-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000243900A (en) | Semiconductor chip, semiconductor device using it, and manufacture of semiconductor chip | |
JP2002110898A (en) | Semiconductor device | |
JP3972183B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
US9899300B2 (en) | Semiconductor device | |
JP6336298B2 (en) | Semiconductor device | |
JP6634117B2 (en) | Semiconductor device | |
JP2020136629A (en) | Electronic device and manufacturing method of the electronic device | |
JP5397278B2 (en) | Semiconductor device | |
JP7022784B2 (en) | Semiconductor device | |
JP7017202B2 (en) | Semiconductor device | |
JP3801188B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4491380B2 (en) | Manufacturing method of semiconductor device | |
JP2016122834A (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2004363319A (en) | Mount substrate and semiconductor device | |
JP2018206797A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP3664171B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
JP4110421B2 (en) | Manufacturing method of semiconductor device | |
US20160190045A1 (en) | Semiconductor device and method of making the same | |
JP4678223B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6254807B2 (en) | Semiconductor device and electronic equipment | |
JP2006278724A (en) | Semiconductor device and its manufacturing process | |
JP4020049B2 (en) | Flip chip mounting structure | |
JP2014222742A (en) | Semiconductor device | |
JP2019024130A (en) | Method for manufacturing semiconductor device | |
KR20100019634A (en) | Semiconductor device and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7022784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |