JP7015747B2 - 誘電エラストマートランスデューサーシステム - Google Patents

Description

本発明は、誘電エラストマー層を有しエネルギーを変換する誘電エラストマートランスデューサーシステムに関する。

エネルギーの変換効率に優れたトランスデューサーとして、誘電エラストマー層およびこれを挟む一対の電極層からなる誘電エラストマー要素を有する誘電エラストマートランスデューサーが注目されている。この誘電エラストマートランスデューサーは、誘電エラストマー層の変形（伸縮及び収縮）を利用して、任意のエネルギーを他のエネルギーに変換する。

たとえば、特許文献１には、一対の電極層に電荷を付与した際の誘電エラストマー層の変形を利用して駆動力を発揮させることにより、誘電エラストマー要素をアクチュエータとしての機能例が開示されている。また、アクチュエータとしての駆動力を高める等を目的として、複数の誘電エラストマー要素を用いる例が開示されている。

しかしながら、複数の誘電エラストマー要素を用いた場合、すべてのまたはいずれかの誘電エラストマー要素が電気的または機械的に動作不良を生じる可能性がある。また、複数の誘電エラストマー要素を一括して駆動制御するため、単に駆動力を高めることに留まり、駆動力の増強を超えたさらなる利点が見いだせない。

特開２００９－２６７４２９公報

本発明は、上記した事情のもとで考え出されたものであって、信頼性を向上させるとともに高機能化を図ることが可能な誘電エラストマートランスデューサーシステムを提供することをその課題とする。

本発明によって提供される誘電エラストマートランスデューサーシステムＡ１は、各々が誘電エラストマー層と当該誘電エラストマー層を挟む一対の電極層とを有する複数の誘電エラストマー要素と、前記誘電エラストマー要素に接続された電気回路装置と、を備える誘電エラストマートランスデューサーシステムであって、前記電気回路装置は、前記複数の誘電エラストマー要素に個別に接続されていることを特徴としている。

本発明の好ましい実施の形態においては、前記複数の誘電エラストマー要素は、力学的に直列に連結されている。

本発明の好ましい実施の形態においては、前記複数の誘電エラストマー要素は、互いの特性が異なる誘電エラストマー要素を含む。

本発明の好ましい実施の形態においては、前記特性は、前記一対の電極層の電位差と前記誘電エラストマー層の歪みとの関係である。

本発明の好ましい実施の形態においては、前記特性は、前記一対の電極層の電位差の時間変化率と前記誘電エラストマー層の歪みの時間変化率との関係である。

本発明の好ましい実施の形態においては、前記複数の誘電エラストマー要素は、力学的に並列に連結されている。

本発明の好ましい実施の形態においては、前記電気回路装置は、前記複数の誘電エラストマー要素をアクチュエータとして駆動する駆動制御回路を含む。

本発明の好ましい実施の形態においては、前記電気回路装置は、前記複数の誘電エラストマー要素を用いた発電を行う発電制御回路を含む。

本発明の好ましい実施の形態においては、前記電気回路装置は、前記複数の誘電エラストマー要素を用いた検出処理を行う検出制御回路を含む。

本発明によれば、誘電エラストマートランスデューサーシステムの信頼性を向上させるとともに高機能化を図ることができる。

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

本発明の第１実施形態に係る誘電エラストマートランスデューサーシステムを示す断面図である。 本発明の第１実施形態に係る誘電エラストマートランスデューサーシステムの使用形態の一例を示すタイミングチャートである。 本発明の第１実施形態に係る誘電エラストマートランスデューサーシステムの使用形態の他の例を示すタイミングチャートである。 本発明の第２実施形態に係る誘電エラストマートランスデューサーシステムを示す断面図である。 本発明の第２実施形態に係る誘電エラストマートランスデューサーシステムの使用形態の他の例を示す断面図である。 本発明の第２実施形態に係る誘電エラストマートランスデューサーシステムの使用形態の他の例を示す断面図である。 本発明の第３実施形態に係る誘電エラストマートランスデューサーシステムを示す断面図である。 本発明の第４実施形態に係る誘電エラストマートランスデューサーシステムを示す断面図である。 本発明の第５実施形態に係る誘電エラストマートランスデューサーシステムを示す断面図である。 本発明の第６実施形態に係る誘電エラストマートランスデューサーシステムを示す断面図である。

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。

＜第１実施形態＞
図１は、本発明の第１実施形態に係る誘電エラストマートランスデューサーシステムを示している。本実施形態の誘電エラストマートランスデューサーシステムＡ１は、複数の誘電エラストマー要素１、支持体２および電気回路装置３を備えている。誘電エラストマートランスデューサーシステムＡ１は、複数の誘電エラストマー要素１がアクチュエータとして機能するように構成されている。

複数の誘電エラストマー要素１は、各々が誘電エラストマー層１１および一対の電極層１２を有しており、本実施形態においては、電気回路装置３からの電荷付与によりアクチュエータとして機能する。誘電エラストマー層１１は、弾性変形が可能であるとともに、絶縁強度が高いことが求められる。このような誘電エラストマー層１１の材質は特に限定されないが、好ましい例として、たとえばシリコーンエラストマーやアクリルエラストマーが挙げられる。

誘電エラストマー層１１の形状は特に限定されず、本実施形態においては、誘電エラストマー層１１は、誘電エラストマートランスデューサーシステムＡ１の構成要素として形成される前の外力等が加えられていない状態において平面視円環形状である。

一対の電極層１２は、誘電エラストマー層１１を挟んでいる。電極層１２は、導電性を有するとともに、誘電エラストマー層１１の弾性変形に追従しうる弾性変形が可能な材質によって形成される。このような材質としては、弾性変形可能な主材に導電性を付与するフィラーが混入された材質が挙げられる。前記フィラーの好ましい例として、たとえばカーボンナノチューブが挙げられる。

本実施形態においては、複数の誘電エラストマー要素１は、４つの誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄからなる。誘電エラストマー要素１Ａは、誘電エラストマー層１１Ａおよび一対の電極層１２Ａを有する。誘電エラストマー要素１Ｂは、誘電エラストマー層１１Ｂおよび一対の電極層１２Ｂを有する。誘電エラストマー要素１Ｃは、誘電エラストマー層１１Ｃおよび一対の電極層１２Ｃを有する。誘電エラストマー要素１Ｄは、誘電エラストマー層１１Ｄおよび一対の電極層１２Ｄを有する。誘電エラストマー層１１Ａ，１１Ｂ，１１Ｃ，１１Ｄは、特に言及しない限り、互いに同様の構成である。電極層１２Ａ，１２Ｂ，１２Ｃ，１２Ｄは、特に言及しない限り、互いに同様の構成である。

支持体２は、複数の誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄを支持している。本実施形態においては、支持体２は、複数の誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄを力学的に直列に連結している。具体的には、支持体２は、一対の支持リング２１、一対の支持リング２２、支持板２３および複数の支持ロッド２４を有する。支持体２の材質は特に限定されず、誘電エラストマー要素１と接する部位は、樹脂等の絶縁材料からなることが好ましい。なお、以降に説明する支持体２は、一例であり、支持体２の具体的構成は何ら限定されない。

一対の支持リング２１は、図中上下方向に離間して配置されており、比較的大径のリング状部材である。図中上方の支持リング２１には、誘電エラストマー要素１Ａの誘電エラストマー層１１Ａの外周端が固定されている。図中下方の支持リング２１には、誘電エラストマー要素１Ｄの誘電エラストマー層１１Ｄの外周端が固定されている。

一対の支持リング２２は、一対の支持リング２１の間において図中上下方向に離間して配置されており、比較的小径のリング状部材である。図中上方の支持リング２２には、誘電エラストマー要素１Ａの誘電エラストマー層１１Ａの内周端と誘電エラストマー要素１Ｂの誘電エラストマー層１１Ｂの内周端とが固定されている。図中下方の支持リング２２には、誘電エラストマー要素１Ｃの誘電エラストマー層１１Ｃの内周端と誘電エラストマー要素１Ｄの誘電エラストマー層１１Ｄの内周端とが固定されている。

支持板２３は、一対の支持リング２２の間に配置されており、たとえば円形状の板状部材である。支持板２３には、誘電エラストマー要素１Ｂの誘電エラストマー層１１Ｂの外周端と誘電エラストマー要素１Ｃの誘電エラストマー層１１Ｃの外周端とが固定されている。また、支持板２３には、誘電エラストマートランスデューサーシステムＡ１からの駆動力を出力すべく外部と接続される接続部材９が取り付けられている。

複数の支持ロッド２４は、一対の支持リング２１を互いに連結している。複数の支持ロッド２４の長さは、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄを図中上下方向に十分に伸張させることにより、電気回路装置３から電荷が付与されていない状態において、所望の張力を生じる状態とされる。

このような構成の支持体２によって支持されることにより、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄは、上下方向を軸方向とする円錐体形状をなすように設定される。

電気回路装置３は、複数の誘電エラストマー要素１に接続されている。電気回路装置３は、誘電エラストマー要素１が果たすべき機能に対応した種々の電気回路を含む構成とされている。本実施形態においては、複数の誘電エラストマー要素１をアクチュエータとして機能させるべく、電気回路装置３は、駆動制御回路３５Ａ～３５Ｄを有する。駆動制御回路３５Ａ～３５Ｄは、たとえば、誘電エラストマー要素１に電荷を付与するための電圧を発生する電源回路や、この電源回路を制御する制御回路を含む。図示された例においては、駆動制御回路３５Ａは、誘電エラストマー要素１Ａに電位差を付与し、駆動制御回路３５Ｂは、誘電エラストマー要素１Ｂに電位差を付与し、駆動制御回路３５Ｃは、誘電エラストマー要素１Ｃに電位差を付与し、駆動制御回路３５Ｄは、誘電エラストマー要素１Ｄに電位差を付与する。

複数の誘電エラストマー要素１と電気回路装置３とは、複数の配線３１，３２によって接続されている。より具体的には、複数の配線３１，３２は、配線３１Ａ，３２Ａ，３１Ｂ，３２Ｂ，３１Ｃ，３２Ｃ，３１Ｄ，３２Ｄからなる。

配線３１Ａは、駆動制御回路３５Ａと誘電エラストマー要素１Ａの一方の電極層１２Ａに接続されており、配線３２Ａは、駆動制御回路３５Ａと誘電エラストマー要素１Ａの他方の電極層１２Ａに接続されている。配線３１Ｂは、駆動制御回路３５Ｂと誘電エラストマー要素１Ｂの一方の電極層１２Ｂに接続されており、配線３２Ｂは、駆動制御回路３５Ｂと誘電エラストマー要素１Ｂの他方の電極層１２Ｂに接続されている。配線３１Ｃは、駆動制御回路３５Ｃと誘電エラストマー要素１Ｃの一方の電極層１２Ｃに接続されており、配線３２Ｃは、駆動制御回路３５Ｃと誘電エラストマー要素１Ｃの他方の電極層１２Ｃに接続されている。配線３１Ｄは、駆動制御回路３５Ｄと誘電エラストマー要素１Ｄの一方の電極層１２Ｄに接続されており、配線３２Ｄは、駆動制御回路３５Ｄと誘電エラストマー要素１Ｄの他方の電極層１２Ｄに接続されている。

このように、電気回路装置３の駆動制御回路３５Ａ～３５Ｄは、複数の誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄに、個別に独立して接続されている。したがって、電気回路装置３は、複数の誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄのそれぞれに独立して電荷（電位差）を付与可能な構成である。

次に、誘電エラストマートランスデューサーシステムＡ１の作用について説明する。

本実施形態によれば、複数の誘電エラストマー要素１と電気回路装置３とは、個別に接続されている。このため、複数の誘電エラストマー要素１のいずれかが機械的または電気的に動作不良の状態となった場合に、当該誘電エラストマー要素１以外の誘電エラストマー要素１への電荷付与を継続することにより、誘電エラストマートランスデューサーシステムＡ１を引き続き機能させることができる。特に、複数の誘電エラストマー要素１の個数が多くなった場合に、いずれか１つの誘電エラストマー要素１の不良によって誘電エラストマートランスデューサーシステムＡ１の全体が機能不可となる事態を回避することができる。

図２は、誘電エラストマートランスデューサーシステムＡ１の使用形態の一例を示している。横軸は時間である。上側のグラフの縦軸は、誘電エラストマー要素１Ａ～１Ｄの電位差（電圧）Ｖである。下側のグラフの縦軸は、誘電エラストマートランスデューサーシステムＡ１が発揮する駆動力Ｆである。同グラフにおいては、駆動力Ｆの正方向が図１におけるｚ１方向に相当し、負方向が図１におけるｚ２方向に相当する。

本例においては、時刻ｔ０に誘電エラストマー要素１Ａ，１Ｂに電気回路装置３の駆動制御回路３５Ａおよび駆動制御回路３５Ｂから電位差Ｖ１が付与される。これにより、一対の電極層１２Ａと一対の電極層１２Ｂとが、クーロン力により互いに引き合う。このため、誘電エラストマー層１１Ａ，１１Ｂの厚さが薄くなり、面積が増大する。この結果、張力を発揮している誘電エラストマー要素１Ｃ，１Ｄが支持板２３を図中下方に引き下げる格好となる。これにより、誘電エラストマートランスデューサーシステムＡ１からは、接続部材９をｚ２方向に引き下げる駆動力Ｆ１が発揮される。

次いで、時刻ｔ１に、誘電エラストマー要素１Ａ，１Ｂの電荷が除外されて電位差が０とされ、誘電エラストマー要素１Ｃ，１Ｄに電気回路装置３の駆動制御回路３５Ｃおよび駆動制御回路３５Ｄから電位差Ｖ１が付与される。これにより、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄは、時刻ｔ０～ｔ１とは、上下方向反対の挙動を示す。この結果、誘電エラストマートランスデューサーシステムＡ１からは、接続部材９をｚ１方向に押し上げる駆動力Ｆ１が発揮される。

この後の時刻ｔ２～ｔ６は、時刻ｔ０，ｔ１と同様の駆動制御が電気回路装置３によってなされており、それに対応した駆動力Ｆが発揮されている。

このような使用形態によれば、図中ｚ１方向およびｚ２方向の双方に、複数の誘電エラストマー要素１を余すことなく活用した、強い駆動力Ｆを発揮することができる。

図３は、誘電エラストマートランスデューサーシステムＡ１の使用形態の他の例を示している。本例においては、時刻ｔ０に誘電エラストマー要素１Ａのみに電気回路装置３の駆動制御回路３５Ａから電位差Ｖ１が付与される。これにより、誘電エラストマー層１１Ａのみ厚さが薄くなり、面積が増大する。この結果、張力を発揮している誘電エラストマー要素１Ｃ，１Ｄが支持板２３をｚ２方向に引き下げる格好となる。ただし、誘電エラストマー要素１Ｂは、依然として張力を発揮している。したがって、誘電エラストマートランスデューサーシステムＡ１からは、図２における駆動力Ｆ１よりも弱いｚ２方向への駆動力Ｆ２が発揮される。

次いで、時刻ｔ１に、誘電エラストマー要素１Ａの電荷が除外されて電位差が０とされ、誘電エラストマー要素１Ｃのみに電気回路装置３の駆動制御回路３５Ｃから電位差Ｖ１が付与される。これにより、誘電エラストマー層１１Ｃのみの厚さが薄くなる。この結果、誘電エラストマートランスデューサーシステムＡ１からは、図２における駆動力Ｆ１よりも弱いｚ１方向への駆動力Ｆ２が発揮される。

次いで、時刻ｔ２に、誘電エラストマー要素１Ｃの電荷が除外されて電位差が０とされ、誘電エラストマー要素１Ｂのみに電気回路装置３の駆動制御回路３５Ｂから電位差Ｖ１が付与される。これにより、誘電エラストマー層１１Ｂのみの厚さが薄くなる。この結果、誘電エラストマートランスデューサーシステムＡ１からは、図２における駆動力Ｆ１よりも弱いｚ２方向への駆動力Ｆ２が発揮される。

次いで、時刻ｔ３に、誘電エラストマー要素１Ｂの電荷が除外されて電位差が０とされ、誘電エラストマー要素１Ｄのみに電気回路装置３の駆動制御回路３５Ｄから電位差Ｖ１が付与される。これにより、誘電エラストマー層１１Ｄのみの厚さが薄くなる。この結果、誘電エラストマートランスデューサーシステムＡ１からは、図２における駆動力Ｆ１よりも弱いｚ１方向への駆動力Ｆ２が発揮される。

この後の時刻ｔ４以降は、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄへの電荷付与が適宜繰り返される。

このような使用形態によれば、誘電エラストマートランスデューサーシステムＡ１の使用期間において、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄのそれぞれに電荷（電位差）が付与される時間率を減少させることが可能である。これにより、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄが、電気的または機械的に動作不良を生じるまでの期間を延長させることが可能であり、誘電エラストマートランスデューサーシステムＡ１の駆動寿命を延ばすことができる。

なお、図２のように、複数の誘電エラストマー要素１に同時に電荷を付与する使用形態と、図３のように、いずれかの一部の誘電エラストマー要素１のみに電荷を付与する使用形態とを、互いに組み合わせて行ってもよい。

また、複数の誘電エラストマー要素１の仕様が互いに異なる場合には、仕様の相違に応じた使用形態を適宜採用すればよい。たとえば、誘電エラストマー要素１Ａおよび誘電エラストマー要素１Ｃの駆動ストロークが相対的に長い仕様であり、誘電エラストマー要素１Ｂおよび誘電エラストマー要素１Ｄの動作反応速度が相対的に速い仕様である場合が想定される。この場合、誘電エラストマートランスデューサーシステムＡ１として、より長い駆動ストロークが求められる場合には、誘電エラストマー要素１Ａおよび誘電エラストマー要素１Ｃのみに交互に電荷（電位差）を付与すればよい。一方、誘電エラストマートランスデューサーシステムＡ１としてより速い反応速度が求められる場合には、誘電エラストマー要素１Ｂおよび誘電エラストマー要素１Ｄのみに交互に電荷（電位差）を付与すればよい。

図４～図１０は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。

＜第２実施形態＞
図４は、本発明の第２実施形態に係る誘電エラストマートランスデューサーシステムを示している。本実施形態の誘電エラストマートランスデューサーシステムＡ２は、複数の誘電エラストマー要素１がアクチュエータおよび発電素子として機能するように構成されている。

本実施形態においては、電気回路装置３は、駆動制御回路３５Ａ～３５Ｄ、発電制御回路３６Ａ～３６Ｄおよびスイッチ３９Ａ～３９Ｄを有している。

駆動制御回路３５Ａ～３５Ｄは、上述した誘電エラストマートランスデューサーシステムＡ１における駆動制御回路３５Ａ～３５Ｄと同様であり、複数の誘電エラストマー要素１をアクチュエータとして駆動するための制御を行う。

発電制御回路３６Ａ～３６Ｄは、複数の誘電エラストマー要素１を発電素子として機能させるための制御を行う。具体的には、発電制御回路３６Ａ～３６Ｄは、誘電エラストマー要素１Ａ～１Ｄへの初期電荷の付与や、外力に起因する誘電エラストマー要素１Ａ～１Ｄの変形によって増大した電気エネルギーの回収を行う。この様な発電制御回路３６Ａ～３６Ｄは、発電回路や蓄電回路を適宜含んでいる。

スイッチ３９Ａ～３９Ｄは、誘電エラストマー要素１Ａ～１Ｄ（配線３１Ａ～３１Ｄおよび配線３２Ａ～３２Ｄ）と、駆動制御回路３５Ａ～３５Ｄおよび発電制御回路３６Ａ～３６Ｄとの接続状態を切り替えるためのものである。同図においては、スイッチ３９Ａが、配線３１Ａおよび配線３２Ａと駆動制御回路３５Ａとを接続させている。また、スイッチ３９Ｂが、配線３１Ｂおよび配線３２Ｂと駆動制御回路３５Ｂとを接続させている。また、スイッチ３９Ｃが、配線３１Ｃおよび配線３２Ｃと駆動制御回路３５Ｃとを接続させている。また、スイッチ３９Ｄが、配線３１Ｄおよび配線３２Ｄと駆動制御回路３５Ｄとを接続させている。

同図に示した状態は、誘電エラストマー要素１Ａ～１Ｄのすべてをアクチュエータとして駆動する状態である。この使用形態においては、たとえば図２および図３を参照して説明した誘電エラストマートランスデューサーシステムＡ１と同様の使用形態を実現することができる。

図５は、誘電エラストマートランスデューサーシステムＡ２の使用形態の他の例を示している。同図に示す例においては、スイッチ３９Ａ～３９Ｄが、配線３１Ａ～３１Ｄおよび配線３２Ａ～３２Ｄと、発電制御回路３６Ａ～３６Ｄとをそれぞれ接続している。これにより、この使用形態においては、誘電エラストマー要素１Ａ～１Ｄのすべてが発電素子として用いられる。たとえば、接続部材９に対して外部の外力発生体から外力が付与付されると、その外力に応じて接続部材９および支持板２３がｚ１方向およびｚ２方向に移動する。この移動によって誘電エラストマー要素１Ａ～１Ｄが変形し、発電が行われる。

図６は、誘電エラストマートランスデューサーシステムＡ２の使用形態のさらに他の例を示している。同図に示す例においては、スイッチ３９Ａおよびスイッチ３９Ｄが、配線３１Ａ，３１Ｄ，３２Ａ，３２Ｄと駆動制御回路３５Ａおよび駆動制御回路３５Ｄとをそれぞれ接続しており、スイッチ３９Ｂおよびスイッチ３９Ｃが、配線３１Ｂ，３１Ｃ，３２Ｂ，３２Ｃと発電制御回路３６Ｂおよび発電制御回路３６Ｃとをそれぞれ接続している。すなわち、誘電エラストマー要素１Ａおよび誘電エラストマー要素１Ｄが、アクチュエータとして駆動され、誘電エラストマー要素１Ｂおよび誘電エラストマー要素１Ｃが発電素子として用いられる。

本使用形態によれば、１つの誘電エラストマートランスデューサーシステムＡ２を、アクチュエータと発電との２つの用途に用いることが可能である。アクチュエータとしての動作と発電動作とは、常に同時に行う必要はない。たとえば、誘電エラストマートランスデューサーシステムＡ２がアクチュエータとして駆動することが求められる場合、駆動制御回路３５Ａおよび駆動制御回路３５Ｄによって誘電エラストマー要素１Ａおよび誘電エラストマー要素１Ｄをアクチュエータとして駆動させ、発電制御回路３６Ｂおよび発電制御回路３６Ｃは、たとえば休止状態とすればよい。一方、外力の発生により発電が求められる場合、発電制御回路３６Ｂおよび発電制御回路３６Ｃによって誘電エラストマー要素１Ｂおよび誘電エラストマー要素１Ｃを用いた発電を行い、発電制御回路３６Ａおよび２６Ｄは、たとえば休止状態とすればよい。なお、これらのアクチュエータとしての駆動と発電とを同時に行う使用形態を採用してもよい。

誘電エラストマートランスデューサーシステムＡ２によれば、駆動用途と発電用途とを適宜切替えたり、組み合わせたりした使用形態が可能であり、より多様な用途に適用することができる。また、発電用途であっても、誘電エラストマー要素１Ａ～１Ｄと発電制御回路３６Ａ～３６Ｄとを個別に接続することにより、誘電エラストマートランスデューサーシステムＡ３の使用期間において、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄのそれぞれが使用される時間率を減少させることが可能である。これにより、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄが、電気的または機械的に動作不良を生じるまでの期間を延長させることが可能であり、誘電エラストマートランスデューサーシステムＡ２の寿命を延ばすことができる。

＜第３実施形態＞
図７は、本発明の第３実施形態に係る誘電エラストマートランスデューサーシステムを示している。本実施形態の誘電エラストマートランスデューサーシステムＡ３は、複数の誘電エラストマー要素１がセンサ素子として機能するように構成されている。

本実施形態においては、電気回路装置３が、検出制御回路３７Ａ～３７Ｄを有する。検出制御回路３７Ａ～３７Ｄは、誘電エラストマー要素１Ａ～１Ｄの変形に伴う静電容量の変化を検出するための回路である。このような検出制御回路３７Ａ～３７Ｄは、たとえば交流電気信号を出力する発振回路や静電容量の変化を判定する判定回路等を含む。

誘電エラストマー要素１Ａ～１Ｄは、誘電エラストマートランスデューサーシステムＡ３の検出対象である対象物８の表面に固定されている。図示された例においては、対象物８は、たとえば図中の矢印の方向に伸縮する。

誘電エラストマートランスデューサーシステムＡ３によれば、複数の誘電エラストマー要素１Ａ～１Ｄを用いて対象物８の変形を検出することが可能である。これにより、誘電エラストマー要素１Ａ～１Ｄのいずれかが絶縁破壊等によって使用不可となっても、他の誘電エラストマー要素１を用いて検出を行うことが可能である。したがって、誘電エラストマートランスデューサーシステムＡ３の寿命を延ばすことができる。

また、誘電エラストマー要素１Ａ～１Ｄを同一の誘電エラストマー要素１によって構成してもよいし、互いに異なる使用の誘電エラストマー要素１によって構成してもよい。たとえば、より長い変形量を検出可能な誘電エラストマー要素１と、変形量をより高精度に検出可能な誘電エラストマー要素１とを、誘電エラストマー要素１Ａ～１Ｄのいずれかにそれぞれ用いれば、検出可能な変形量の拡大と、検出精度の向上とを図ることができる。

＜第４実施形態＞
図８は、本発明の第４実施形態に係る誘電エラストマートランスデューサーシステムを示している。本実施形態の誘電エラストマートランスデューサーシステムＡ４は、電気回路装置３の構成が上述した実施形態と異なっている。

本実施形態の電気回路装置３は、発電制御回路３６Ａ～３６Ｄ、検出制御回路３７Ａ～３７Ｄおよびスイッチ３９Ａ～３９Ｄを有する。誘電エラストマー要素１Ａ～１Ｄは、スイッチ３９Ａ～３９Ｄによって発電制御回路３６Ａ～３６Ｄまたは検出制御回路３７Ａ～３７Ｄのいずれかに、個別に切り替え接続可能である。

本実施形態によれば、誘電エラストマー要素１Ａ～１Ｄによって、発電用途と検出用途とを実現可能である。また、誘電エラストマー要素１Ａ～１Ｄの使用に伴う経年劣化は、発電用途において顕著であり、センサ用途においては劣化が進行しにくい。このため、誘電エラストマー要素１Ａ～１Ｄのいずれかが発電用途に伴う経年劣化によって使用が困難となった場合に、誘電エラストマー要素１Ａ～１Ｄのうち検出用途に使用されていたために劣化が進行していないものを発電用途に切り替えることができる。

また、図８に示された使用形態の場合、誘電エラストマー要素１Ａ，１Ｄが発電用途に使用されており、誘電エラストマー要素１Ｂ，１Ｃが検出用途に用いられている。この場合、誘電エラストマー要素１Ｂ，１Ｃによって対象物８の変形を検出し、その結果に基づいて発電制御回路３６Ａ，３６Ｄからの誘電エラストマー要素１Ａ，１Ｄへの初期電圧の印加タイミングを制御するといった制御が可能である。これは、誘電エラストマー要素１Ａ，１Ｄによる発電効率を向上させるのに有利である。

また、たとえば発電用途に誘電エラストマー１Ａ，１Ｄを用いる使用形態において、に誘電エラストマー１Ａ，１Ｄの誘電エラストマー層１１Ａ，１１Ｄの厚さが互いに異ならせてもよい。この場合、誘電エラストマー要素１Ａは、大変形による発電に適したものとなり、誘電エラストマー要素１Ｄは、小変形による発電に適したものとなる。検出用途である誘電エラストマー要素１Ｂ，１Ｃの検出結果に基づいて、生じている変形が大変形であるか小変形であるかを判断し、誘電エラストマー要素１Ａ，１Ｄのいずれかを選択的に発電用途に用いてもよい。このような使用形態によっても、発電効率を向上させることができる。

＜第５実施形態＞
図９は、本発明の第５実施形態に係る誘電エラストマートランスデューサーシステムを示している。本実施形態の誘電エラストマートランスデューサーシステムＡ５は、電気回路装置３の構成が上述した実施形態と異なっている。

本実施形態の電気回路装置３は、駆動制御回路３５Ａ～３５Ｄ、発電制御回路３６Ａ～３６Ｄ、検出制御回路３７Ａ～３７Ｄおよびスイッチ３９Ａ～３９Ｄを有する。誘電エラストマー要素１Ａ～１Ｄは、スイッチ３９Ａ～３９Ｄによって駆動制御回路３５Ａ～３５Ｄ、発電制御回路３６Ａ～３６Ｄおよび検出制御回路３７Ａ～３７Ｄのいずれかに、個別に切り替え接続可能である。

このような実施形態によれば、上述した実施形態の使用形態のほとんどすべてを網羅することができる。また、図示された例においては、誘電エラストマー要素１Ａ，１Ｂを駆動用途として用いることにより、誘電エラストマートランスデューサーシステムＡ５全体としては、駆動用途をメインとしつつ、誘電エラストマー要素１Ｂによって発電用途を補助的に行うことができる。これに加えて、誘電エラストマー要素１Ｃを用いた検出によって、誘電エラストマー要素１Ｂによる発電効率を高めるといった使用が可能である。

また、図示された例とは異なり、誘電エラストマートランスデューサーシステムＡ５全体として、発電用途をメインとしつつ（たとえば誘電エラストマー要素１Ａ，１Ｂ）、誘電エラストマー要素１Ａ～１Ｄのいずれか（たとえば誘電エラストマー要素１Ｃ）を補助的な駆動用途として用いてもよい。この場合、対象物８の変形に加えて、誘電エラストマー要素１Ｃによって対象物８の初期変形を増長させる駆動力を補助的に付与する。これにより、誘電エラストマー要素１Ａ，１Ｂによる発電の効率を向上させることができる。また、この場合、誘電エラストマー要素１Ｄを検出用途に用いることにより、誘電エラストマー要素１Ｃの駆動制御を最適化することが好ましい。

＜第６実施形態＞
図１０は、本発明の第６実施形態に係る誘電エラストマートランスデューサーシステムを示している。本実施形態の誘電エラストマートランスデューサーシステムＡ６は、誘電エラストマー要素１Ａ，１Ｂ，１Ｃ，１Ｄの力学的な連結形態が、上述した実施形態と異なっている。

本実施形態においては、誘電エラストマー要素１Ａ，１Ｂと、誘電エラストマー要素１Ｃ，１Ｄとが、力学的に並列に連結されている。より具体的には、円錐体形状の誘電エラストマー要素１Ａを外側から囲むように、円錐体形状の誘電エラストマー要素１Ｃが配置されている。誘電エラストマー要素１Ａと誘電エラストマー要素１Ｃとは、支持体２を介して力学的に並列に連結されている。

また、円錐体形状の誘電エラストマー要素１Ｂを外側から囲むように、円錐体形状の誘電エラストマー要素１Ｄが配置されている。誘電エラストマー要素１Ｂと誘電エラストマー要素１Ｄとは、支持体２を介して力学的に並列に連結されている。

このような実施形態によっても、誘電エラストマートランスデューサーシステムＡ６の信頼性を向上させるとともに高機能化を図ることができる。誘電エラストマー要素１Ａと誘電エラストマー要素１Ｃとが並列に連結されていること、また、誘電エラストマー要素１Ｂと誘電エラストマー要素１Ｄとが並列に連結されていることにより、並列に連結された誘電エラストマー要素の一方が動作に支障をきたす事態となっても、他方の誘電エラストマー要素を用いて、誘電エラストマートランスデューサーシステムＡ６の動作を継続することができる。

なお、図１０においては、電気回路装置３が、駆動制御回路３５Ａ～３５Ｄを含む場合を例に説明しているが、これに限定されない。誘電エラストマートランスデューサーシステムＡ６の変形例として電気回路装置３を、上述した誘電エラストマートランスデューサーシステムＡ２～Ａ５の電気回路装置３と同様の構成としてもよい。

本発明に係る誘電エラストマートランスデューサーシステムは、上述した実施形態に限定されるものではない。本発明に係る誘電エラストマートランスデューサーシステムの各部の具体的な構成は、種々に設計変更自在である。

Ａ１～Ａ６：誘電エラストマートランスデューサーシステム
１，１Ａ，１Ｂ，１Ｃ，１Ｄ：誘電エラストマー要素
１１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ：誘電エラストマー層
１２，１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ：電極層
２ ：支持体
２１，２２：支持リング
２３ ：支持板
２４ ：支持ロッド
３ ：電気回路装置
３１，３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ，３２，３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ ：配線
３５Ａ～３５Ｄ：駆動制御回路
３６Ａ～２６Ｄ：発電制御回路
３７Ａ～３７Ｄ：検出制御回路
３９Ａ～３９Ｄ：スイッチ
８ ：対象物
９ ：接続部材
Ｆ ：駆動力

Claims (6)

1. 各々が誘電エラストマー層と当該誘電エラストマー層を挟む一対の電極層とを有する複数の誘電エラストマー要素と、
   前記誘電エラストマー要素に接続された電気回路装置と、を備える誘電エラストマートランスデューサーシステムであって、
   前記電気回路装置は、前記複数の誘電エラストマー要素に個別に接続されており、
   前記電気回路装置は、前記複数の誘電エラストマー要素をアクチュエータとして駆動する駆動制御回路、前記複数の誘電エラストマー要素を用いた発電を行う発電制御回路および前記複数の誘電エラストマー要素を用いた検出処理を行う検出制御回路から各々が選択され且つ互いに異なる第１制御回路および第２制御回路を有し、
   前記複数の誘電エラストマー要素のいずれかが前記第１制御回路に接続され且つ前記複数の誘電エラストマー要素の他のいずれかが前記第２制御回路に接続された状態が存在することを特徴とする、誘電エラストマートランスデューサーシステム。
2. 前記複数の誘電エラストマー要素は、力学的に直列に連結されている、請求項１に記載の誘電エラストマートランスデューサーシステム。
3. 前記複数の誘電エラストマー要素は、互いの特性が異なる誘電エラストマー要素を含む、請求項１または２に記載の誘電エラストマートランスデューサーシステム。
4. 前記特性は、前記一対の電極層の電位差と前記誘電エラストマー層の歪みとの関係である、請求項３に記載の誘電エラストマートランスデューサーシステム。
5. 前記特性は、前記一対の電極層の電位差の時間変化率と前記誘電エラストマー層の歪みの時間変化率との関係である、請求項３に記載の誘電エラストマートランスデューサーシステム。
6. 前記複数の誘電エラストマー要素は、力学的に並列に連結されている、請求項１に記載の誘電エラストマートランスデューサーシステム。

Images