JP7014456B2 - 不正判定システム、不正判定方法及びプログラム - Google Patents
不正判定システム、不正判定方法及びプログラム Download PDFInfo
- Publication number
- JP7014456B2 JP7014456B2 JP2020079673A JP2020079673A JP7014456B2 JP 7014456 B2 JP7014456 B2 JP 7014456B2 JP 2020079673 A JP2020079673 A JP 2020079673A JP 2020079673 A JP2020079673 A JP 2020079673A JP 7014456 B2 JP7014456 B2 JP 7014456B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- fraud determination
- determination system
- outside
- unauthorized access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
本発明の目的は、上述した課題を解決する不正判定システム、不正判定方法及びプログラムを提供することにある。
《不正判定システムの構成》
以下、図面を参照しながら実施形態に係る不正判定システム1の構成ついて詳しく説明する。
不正判定システム1は複数のセンサ200を制御するシステムである。
不正判定システム1は、不正判定装置100と、センサ200を備える。不正判定システム1は、無線又は有線のネットワークを介してサーバ2と接続している。不正判定システム1は、使用用途に特化した組込みシステムである。
センサ200は、サーバ2へ送信するデータを収集する。センサ200の例としては、監視カメラと、温度センサが挙げられる。
以下、不正判定装置100の構成について説明する。
不正判定装置100は、第1プロセッサ101と、第2プロセッサ102と、記憶装置103と、ネットワークカード104と、制御部105を備える。
閾値とは、不正判定システム1と外部のネットワークとの予測通信量に基づいて予め設定された値である。不正判定システム1は組込みシステムであるため使用用途が特定される。そのため、不正判定システム1と外部のネットワークとの通信量は一定範囲の以内である。例えば、不正判定システム1のセンサ200が収集したデータをサーバ2へ送信する通信量は一定範囲である。この一定範囲の予測通信量に基づいて、不正判定システム1のユーザが閾値を予め設定することができる。
アプリケーションは、基本ソフトウェアの上で動作し、不正判定システム1の機能を実現するためのソフトウェアである。例えば、アプリケーションが動作することにより、センサ200が収集したデータが、編集、圧縮、暗号化されてサーバ2に送信される。
以下、判定手段の動作について詳細に説明する。
しかし、攻撃者による不正アクセスがある場合、不正判定システム1と外部との通信に係る数値は閾値を超えることになる。攻撃者が不正判定システム1を制御して、攻撃対象に大量のデータを送信するためである。例えば、センサ200が監視カメラである場合、不正判定システム1からサーバ2へ送信されるデータ量は1Mbps~30Mbps程度である。他方、不正アクセスの後に攻撃対象へ送信されるデータ量の一例としては、ネットワークカード104が最大転送可能なデータ量が挙げられる。
他方、ネットワークカード104と第2プロセッサ102との間は、通常のPCI(Peripheral Component Interconnect)バス接続ではなく、サイドバンド信号により接続する。すなわち、攻撃者がネットワークカード104を介して第2プロセッサ102に接続するためには、PCIデバイスへのアクセス手順とは異なる手順が必要である。これにより、攻撃者はネットワークカード104を介して第2プロセッサ102に不正アクセスすることは困難である。第2プロセッサ102は、不正アクセスがある場合でも、第1プロセッサ101から独立した部品で構成され、攻撃者による不正アクセスも困難であるため、判定手段は不正アクセスの有無を正しく判定することができる。
第2プロセッサ102は、算出された数値を、閾値に照らし合わせて、当該数値が閾値を超える場合、不正アクセスがあると判定する。他方、第2プロセッサ102は、算出された数値を閾値に照らし合わせて、当該数値が閾値を超えない場合、不正アクセスが無いと判定する。
例えば、制御部105は、ネットワークカード104の動作を無効化することにより、不正判定システム1が外部と通信できないように制御する。また、制御部105は、不正判定システム1の電源を遮断することにより、不正判定システム1が外部と通信できないように制御する。
以下、不正判定システム1の動作について説明する。
図2は、不正判定システム1の動作を示すフローチャートである。
第2プロセッサ102は、読み出した累計数値から、当該累計数値を読み出す直前に統計情報カウンタから読み出した累計数値を減算することにより、一定時間ごとの外部との通信に係る数値を算出する(ステップS2)。
他方、ステップS2で算出された数値が閾値を超えない場合(ステップS4:NO)、制御部105は動作しない。すなわち、ネットワークカード104は、不正判定システム1と外部との通信の仲介を継続する。
本発明に係る不正判定システム1は、基本ソフトウェアを実行する第1プロセッサ101と、第1プロセッサ101とは独立した部品で構成された第2プロセッサ102、前記第2プロセッサ102を動作させるファームウェアにより実現され、外部との通信に係る数値に基づいて、基本ソフトウェアを利用した不正アクセスの有無を判定する判定手段を備える。
以下、第2の実施形態に係る不正判定システム1について説明する。
第2の実施形態に係る不正判定装置100の構成は、第1の実施形態に係る不正判定装置100の構成から第2プロセッサ102を備えない構成である。
図3は、第2の実施形態に係る不正判定システム1の構成を示す図である。
ファームウェアは固有ファームウェアであるため、攻撃者がネットワークカード104を介して第1プロセッサ101に不正アクセスするためには特別な手段を必要とする。そのため、不正アクセスがある場合であっても、判定手段は不正アクセスの有無を正しく判定することができる。
不正判定システム1のファームウェアは、第1プロセッサ101による動作に対して所定の周期で割り込み処理を発生させ、割り込み処理の間に不正アクセスの有無を判定する。
以下、基本構成に係る不正判定システム1について説明する。
図4は、基本構成に係る不正判定システム1の構成を示す図である。
すなわち、基本構成に係る不正判定装置100は、第1プロセッサ101と、第2プロセッサ102と、記憶装置103を備える。
図5は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ1100は、プロセッサ1110、メインメモリ1120、ストレージ1130、インタフェース1140を備える。
上述の不正判定装置100は、コンピュータ1100に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ1130に記憶されている。プロセッサ1110は、プログラムをストレージ1130から読み出してメインメモリ1120に展開し、当該プログラムに従って上記処理を実行する。また、プロセッサ1110は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ1120に確保する。
2 サーバ
100 不正判定装置
101 第1プロセッサ
102 第2プロセッサ
103 記憶装置
104 ネットワークカード
105 制御部
200 センサ
1100 コンピュータ
1110 プロセッサ
1120 メインメモリ
1130 ストレージ
1140 インタフェース
Claims (5)
- 基本ソフトウェアを実行する第1プロセッサと、
前記第1プロセッサとは独立した部品で構成され、PCIバスを経由しないサイドバンド信号によって外部と接続する第2プロセッサ、前記第2プロセッサによって動作するファームウェアにより実現され、送信及び受信のそれぞれについて、外部との通信に係る数値が正常時の予測通信量よりも多い通信量であることを示すか否かに基づいて、前記基本ソフトウェアを利用して外部との通信を行わせる不正アクセスの有無を判定し、前記送信については、不正判定システムのセンサが収集したデータをサーバへ転送する通信量に基づいて予め設定された閾値よりも多い通信量であることを示すか否かに基づいて、前記基本ソフトウェアを利用して外部との通信を行わせる不正アクセスの有無を判定する判定手段と、
を備える不正判定システム。 - 前記通信を行うネットワークカードをさらに備え、
前記第2プロセッサは、前記ネットワークカードと接続されている、
請求項1に記載の不正判定システム。 - 前記判定手段により前記不正アクセスがあると判定された場合、前記不正判定システムが外部と通信できないように当該不正判定システムを制御する制御手段をさらに備える、
請求項1または請求項2に記載の不正判定システム。 - 第1プロセッサにより基本ソフトウェアが実行される不正判定システムにおいて、
前記第1プロセッサとは独立した部品で構成され、PCIバスを経由しないサイドバンド信号によって外部と接続する第2プロセッサ、前記第2プロセッサによって動作するファームウェアにより実現される判定手段により、送信及び受信のそれぞれについて、外部との通信に係る数値が正常時の予測通信量よりも多い通信量であることを示すか否かに基づいて、前記基本ソフトウェアを利用して外部との通信を行わせる不正アクセスの有無を判定し、前記送信については、不正判定システムのセンサが収集したデータをサーバへ転送する通信量に基づいて予め設定された閾値よりも多い通信量であることを示すか否かに基づいて、前記基本ソフトウェアを利用して外部との通信を行わせる不正アクセスの有無を判定すること、
を含む不正判定方法。 - 第1プロセッサにより基本ソフトウェアが実行される不正判定システムのコンピュータに、
前記第1プロセッサとは独立した部品で構成され、PCIバスを経由しないサイドバンド信号によって外部と接続する第2プロセッサ、前記第2プロセッサによって動作するファームウェアにより実現される判定手段により、送信及び受信のそれぞれについて、外部との通信に係る数値が正常時の予測通信量よりも多い通信量であることを示すか否かに基づいて、前記基本ソフトウェアを利用して外部との通信を行わせる不正アクセスの有無を判定し、前記送信については、不正判定システムのセンサが収集したデータをサーバへ転送する通信量に基づいて予め設定された閾値よりも多い通信量であることを示すか否かに基づいて、前記基本ソフトウェアを利用して外部との通信を行わせる不正アクセスの有無を判定すること、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079673A JP7014456B2 (ja) | 2020-04-28 | 2020-04-28 | 不正判定システム、不正判定方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079673A JP7014456B2 (ja) | 2020-04-28 | 2020-04-28 | 不正判定システム、不正判定方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021174396A JP2021174396A (ja) | 2021-11-01 |
JP7014456B2 true JP7014456B2 (ja) | 2022-02-01 |
Family
ID=78279718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020079673A Active JP7014456B2 (ja) | 2020-04-28 | 2020-04-28 | 不正判定システム、不正判定方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7014456B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003263413A (ja) | 2002-03-07 | 2003-09-19 | Fujitsu Ltd | データサーバへの不正侵入対処方法、及びプログラム |
JP2013161169A (ja) | 2012-02-02 | 2013-08-19 | Mitsubishi Electric Corp | 情報処理装置および情報処理方法およびプログラム |
WO2017122353A1 (ja) | 2016-01-15 | 2017-07-20 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
JP2017182551A (ja) | 2016-03-31 | 2017-10-05 | ブラザー工業株式会社 | 画像処理装置、及び通信装置 |
WO2019102809A1 (ja) | 2017-11-24 | 2019-05-31 | オムロン株式会社 | セキュリティ監視装置 |
US20190294782A1 (en) | 2018-03-23 | 2019-09-26 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Detecting a compromised system using an integrated management controller |
-
2020
- 2020-04-28 JP JP2020079673A patent/JP7014456B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003263413A (ja) | 2002-03-07 | 2003-09-19 | Fujitsu Ltd | データサーバへの不正侵入対処方法、及びプログラム |
JP2013161169A (ja) | 2012-02-02 | 2013-08-19 | Mitsubishi Electric Corp | 情報処理装置および情報処理方法およびプログラム |
WO2017122353A1 (ja) | 2016-01-15 | 2017-07-20 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
JP2017182551A (ja) | 2016-03-31 | 2017-10-05 | ブラザー工業株式会社 | 画像処理装置、及び通信装置 |
WO2019102809A1 (ja) | 2017-11-24 | 2019-05-31 | オムロン株式会社 | セキュリティ監視装置 |
US20190294782A1 (en) | 2018-03-23 | 2019-09-26 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Detecting a compromised system using an integrated management controller |
Also Published As
Publication number | Publication date |
---|---|
JP2021174396A (ja) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10778661B2 (en) | Secure distribution of secret key using a monotonic counter | |
JP5551130B2 (ja) | サーバ管理コプロセッササブシステム内部のtcpaによる信頼性の高いプラットフォームモジュール機能のカプセル化 | |
US8819839B2 (en) | Microprocessor having a secure execution mode with provisions for monitoring, indicating, and managing security levels | |
US8522354B2 (en) | Microprocessor apparatus for secure on-die real-time clock | |
US20160378691A1 (en) | System, apparatus and method for protecting a storage against an attack | |
CN108694316B (zh) | 用于现场可编程门阵列(fpga)存储器内控制器的安全监测代理 | |
EP3486824A1 (en) | Determine malware using firmware | |
CN111552434B (zh) | 保护计算系统的存储器设备的方法、计算系统及存储介质 | |
EP2472408A1 (en) | Bus monitor for improving system safety of system on chip (soc) and realizing method thereof | |
US20070168574A1 (en) | System and method for securing access to general purpose input/output ports in a computer system | |
Kursawe et al. | Analyzing trusted platform communication | |
US20130061032A1 (en) | External boot device, external boot method, information processing apparatus, and network communication system | |
WO2007014140A2 (en) | Apparatus and method for improving security of a bus-based system through communication architecture enhancements | |
CN113806745B (zh) | 验证检查的方法、计算系统及机器可读存储介质 | |
JP7014456B2 (ja) | 不正判定システム、不正判定方法及びプログラム | |
US20110179316A1 (en) | Data processing system comprising a monitor | |
EP3570197A1 (en) | Electronic system and method for preventing malicious actions on a processing system of the electronic system | |
JP2901149B1 (ja) | コンピュータ作動状況監視装置 | |
CN111814205B (zh) | 计算处理方法、系统、设备、存储器、处理器及计算机设备 | |
Fan et al. | Trust of hardware |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220113 |