JP7011534B2 - Control circuit - Google Patents

Control circuit Download PDF

Info

Publication number
JP7011534B2
JP7011534B2 JP2018102766A JP2018102766A JP7011534B2 JP 7011534 B2 JP7011534 B2 JP 7011534B2 JP 2018102766 A JP2018102766 A JP 2018102766A JP 2018102766 A JP2018102766 A JP 2018102766A JP 7011534 B2 JP7011534 B2 JP 7011534B2
Authority
JP
Japan
Prior art keywords
arm
control
heater
delay amount
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018102766A
Other languages
Japanese (ja)
Other versions
JP2019207330A (en
Inventor
広人 川上
由明 木坂
茂 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2018102766A priority Critical patent/JP7011534B2/en
Publication of JP2019207330A publication Critical patent/JP2019207330A/en
Application granted granted Critical
Publication of JP7011534B2 publication Critical patent/JP7011534B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、制御回路に関する。 The present invention relates to a control circuit.

マッハツェンダ干渉計(MZI)は、特定の波長のみを通過させる光バンドパスフィルタや、位相変調信号を復調するためのビット遅延干渉計など、様々な分野で用いられる光学部品である。特に、MZIを用いた光変調器(以下、「MZI型光変調器」と記載する。)は、大容量光伝送システムにおけるキーコンポーネントである。 The Mach-Zehnder interferometer (MZI) is an optical component used in various fields such as an optical bandpass filter that passes only a specific wavelength and a bit delay interferometer for demodulating a phase-modulated signal. In particular, an optical modulator using MZI (hereinafter referred to as "MZI type optical modulator") is a key component in a large-capacity optical transmission system.

MZIはよく知られているように、入力光を2分岐し、それぞれ別のアームを伝搬させたのちに再び合波して出力する。MZIから出力される光の強度又は光位相は、2つのアームそれぞれを伝搬してきた光の位相差で定まり、この位相差はこれら2つのアームの光路長の差で定まる。 As is well known, MZI branches the input light into two, propagates each arm separately, and then re-waves and outputs the light. The intensity or optical phase of the light output from MZI is determined by the phase difference of the light propagating through each of the two arms, and this phase difference is determined by the difference in the optical path lengths of these two arms.

MZIを光フィルタ又はビット遅延干渉計として用いる場合には、2つのアームの光路長の差を一定の値に調整する必要がある。この光路長の差が幾らであるべきかは、光フィルタの波長特性をどのように設定するか、又は、ビット遅延干渉計で復調する信号のキャリア波長及びビットレートが幾らであるかによって定まる。 When MZI is used as an optical filter or a bit delay interferometer, it is necessary to adjust the difference between the optical path lengths of the two arms to a constant value. The difference in optical path length should be determined by how the wavelength characteristics of the optical filter are set or the carrier wavelength and bit rate of the signal demodulated by the bit delay interferometer.

MZI型光変調器は、この光路長の差を駆動信号によって意図的に変調することにより、出力される光の強度あるいは光位相に変調を与え、光変調信号を生成する。しかし、MZI型光変調器として運用する場合であっても、駆動信号がゼロレベルになった瞬間における2つのアーム光路長の差は一定に保つ必要がある。この光路長の差が幾らであるべきかは、キャリアとなる波長及び光信号の信号フォーマットによって定まる。 The MZI type optical modulator intentionally modulates this difference in optical path length with a drive signal to modulate the intensity or optical phase of the output light to generate an optical modulation signal. However, even when operating as an MZI type optical modulator, it is necessary to keep the difference between the two arm optical path lengths constant at the moment when the drive signal reaches the zero level. The difference in optical path length should be determined by the wavelength used as the carrier and the signal format of the optical signal.

MZIが持つ2つのアームの光路長の差の制御は、これらのアームの少なくとも片方に設けられた遅延量制御部によってアームの屈折率や長さを変更することで達成される。遅延量制御部としては、ポッケルス効果などの光非線形効果や、ヒータによる光導波路の熱膨張を用いたものが一般的である。遅延量制御部がアームに齎す遅延量は、遅延量制御部に加えられる電気信号によって制御される。この電気信号は通常、バイアス電圧と呼ばれる。電圧ではなく電流でもって制御する構成もありえるが、慣例に従って本願では「バイアス電圧」という表記で統一する。 The control of the difference between the optical path lengths of the two arms of MZI is achieved by changing the refractive index and length of the arms by the delay amount control unit provided on at least one of these arms. The delay amount control unit generally uses an optical non-linear effect such as the Pockels effect or thermal expansion of an optical waveguide by a heater. The delay amount brought to the arm by the delay amount control unit is controlled by an electric signal applied to the delay amount control unit. This electrical signal is commonly referred to as the bias voltage. Although it is possible to control by current instead of voltage, the term "bias voltage" is used in this application according to the convention.

MZIの2つのアームの光路長の差を所望の値とするにあたり、必要となるバイアス電圧がいくらになるかは一般に事前予測が難しい。なぜなら、通常、各アームの光路長の製造誤差は波長に匹敵する量であり、かつ前述の光非線形効果の波長依存性や、環境温度による光路長の変化が無視できないためである。結果としてバイアス電圧の最適値はMZIの個体ごとに異なり、また使用する波長にも依存し、更にMZIの経時変化によっても微妙に変化する。 It is generally difficult to predict in advance how much the bias voltage will be required to make the difference between the optical path lengths of the two arms of MZI a desired value. This is because the manufacturing error of the optical path length of each arm is usually an amount comparable to the wavelength, and the wavelength dependence of the above-mentioned optical nonlinear effect and the change in the optical path length due to the environmental temperature cannot be ignored. As a result, the optimum value of the bias voltage differs for each individual MZI, also depends on the wavelength used, and further changes slightly depending on the time course of MZI.

このため、MZIの運用には、バイアス電圧の最適値からのずれを検出する誤差検出回路と、検出された誤差をバイアス電圧にフィードバックするバイアス制御回路とからなる自動バイアス制御回路(ABC回路)が重要となる。自動バイアス制御技術、特にMZI型光変調器のための自動バイアス制御技術については、過去さまざまな手法が提案されている(例えば、特許文献1参照)。 Therefore, in the operation of MZI, an automatic bias control circuit (ABC circuit) including an error detection circuit for detecting a deviation of the bias voltage from the optimum value and a bias control circuit for feeding back the detected error to the bias voltage is provided. It becomes important. Various methods have been proposed in the past for automatic bias control technology, particularly automatic bias control technology for MZI type optical modulators (see, for example, Patent Document 1).

特許第5261779号公報Japanese Patent No. 5261779

かつては遅延量制御部に、ポッケルス効果を用いる構成が一般的であった。この場合、バイアス電圧とアームを伝搬する光の遅延量はほぼ比例する。バイアス電圧と光位相差もまた比例するため、フィードバック制御は比較的容易である。 In the past, it was common to use the Pockels effect for the delay amount control unit. In this case, the bias voltage and the delay amount of the light propagating through the arm are almost proportional to each other. Since the bias voltage and the optical phase difference are also proportional, the feedback control is relatively easy.

一方で、アームの近辺に配置したヒータの熱でアームを熱膨張させ、遅延量を調整するタイプの遅延量制御部や、半導体素子の非線形光学効果を用いてアームの屈折率を変化させ、アームを伝搬する光の遅延量を調整するタイプの遅延量制御部がある。こられのタイプの遅延量制御部では、ヒータの熱量や半導体の非線形性に注意してフィードバック制御を行うことが重要となる。例えば、ヒータの熱量はヒータに印加されるヒータ電圧とヒータを通過するヒータ電流の積に比例するが、ヒータ電流はヒータの抵抗値に依存し、またヒータの抵抗値はヒータの温度に依存する。それゆえ、単純なPI(Proportional-Integral)制御やPID(Proportional-Integral-Differential)制御によりヒータ電圧やヒータ電流を制御しても、的確な制御は困難である。 On the other hand, the refractive index of the arm is changed by using the delay amount control unit of the type that adjusts the delay amount by thermally expanding the arm with the heat of the heater arranged near the arm and the nonlinear optical effect of the semiconductor element. There is a type of delay amount control unit that adjusts the delay amount of light propagating through. In these types of delay amount control units, it is important to pay attention to the heat amount of the heater and the non-linearity of the semiconductor when performing feedback control. For example, the amount of heat of a heater is proportional to the product of the heater voltage applied to the heater and the heater current passing through the heater, but the heater current depends on the resistance value of the heater, and the resistance value of the heater depends on the temperature of the heater. .. Therefore, even if the heater voltage and the heater current are controlled by simple PI (Proportional-Integral) control or PID (Proportional-Integral-Differential) control, accurate control is difficult.

上述の非線形性が齎すもう一つの問題は、パイロットトーンないしディザリングの影響が非線形になるという点である。例として、図9に示すようなMZIからの出力光の光強度を最大に制御することを考える。ここでは、説明を容易にするために、MZIには変調を与えず、出力光はCW(Continuous wave:無変調連続波)光であると仮定する。MZIに入力されたCW光は、第1の光カプラで2分岐される。2分岐された光それぞれが伝搬するアームのうち片方のアームには遅延量制御部が設けられている。2つのアームそれぞれを伝搬した光は、第2の光カプラで合波され、出力光として取り出される。 Another problem caused by the above-mentioned non-linearity is that the influence of pilot tone or dithering becomes non-linear. As an example, consider controlling the light intensity of the output light from MZI as shown in FIG. 9 to the maximum. Here, for the sake of simplicity, it is assumed that the MZI is not modulated and the output light is CW (Continuous wave) light. The CW light input to the MZI is branched into two by the first optical coupler. A delay amount control unit is provided on one of the arms in which each of the two branched lights propagates. The light propagating through each of the two arms is combined by the second optical coupler and taken out as output light.

ここで、2つのアームによる光位相の差が2π(単位はrad(ラジアン)、以下同じ)の整数倍となるように、バイアス電圧を変更して遅延量制御部で生じる遅延量を変更し、光パワモニタにおいて検出された光強度が最大となった時点で遅延量の変更を停止すれば目的は達せられる。だが、前述のようにMZIのアームの長さは経時変化を起こしやすく、またCW光源から出力される光パワにも揺らぎが生じうるので、光強度が最大であるか否かの判定を継続的に行うのは難しい。 Here, the bias voltage is changed to change the delay amount generated in the delay amount control unit so that the difference in optical phase between the two arms is an integral multiple of 2π (unit is rad (radian), the same applies hereinafter). The purpose can be achieved by stopping the change of the delay amount when the light intensity detected by the optical power monitor becomes maximum. However, as mentioned above, the length of the MZI arm is liable to change with time, and the optical power output from the CW light source may also fluctuate, so it is continuously determined whether or not the light intensity is maximum. Difficult to do.

この問題を解消するため、バイアス電圧に周波数fdのディザ信号を加え、光パワモニタの出力を周波数fdで同期検波し、同期検波結果をバイアス電圧及び遅延量制御部へフィードバックすることが広く行われている。ここで、出力光に与える影響を大きくせぬよう、ディザ信号の振幅を小さく抑えるのが一般的である。図9には、ディザ信号を印加する機能部と同期検波回路とを含む構成を併せて示している。 In order to solve this problem, it is widely practiced to add a dither signal of frequency fd to the bias voltage, synchronously detect the output of the optical power monitor at the frequency fd, and feed back the synchronous detection result to the bias voltage and delay amount control unit. There is. Here, it is common to keep the amplitude of the dither signal small so as not to increase the influence on the output light. FIG. 9 also shows a configuration including a functional unit to which a dither signal is applied and a synchronous detection circuit.

遅延量制御部には、バイアス電源の出力であるバイアス電圧が印加されるが、ここに発振器から出力される周波数fdのディザ信号が印加される。出力光には周波数fd又はその倍波の強度変調成分が重畳される。第2の光カプラからの出力光はタップにより一部分岐される。光パワモニタが、その分岐された光を受光して周波数fdのディザ成分又はその倍波を検出したのち、同期検波回路が、発振器出力をリファレンスとして用いて同期検波を行う。後述のように同期検波結果は、バイアス電圧の現在値が最適値とどの程度離れているかを示す誤差信号として活用できる。すなわち、光パワモニタと同期検波回路は、誤差検出回路として機能する。得られた誤差信号はPI制御回路へと送られ、PI制御回路は、誤差信号に基づいてバイアス電源へのフィードバック信号の大きさを決定し、バイアス電源を制御する。 A bias voltage, which is the output of the bias power supply, is applied to the delay amount control unit, and a dither signal having a frequency fd output from the oscillator is applied to the bias voltage. The frequency fd or its harmonic intensity modulation component is superimposed on the output light. The output light from the second optical coupler is partially branched by the tap. After the optical power monitor receives the branched light and detects the dither component of the frequency fd or its harmonic wave, the synchronous detection circuit performs synchronous detection using the oscillator output as a reference. As will be described later, the synchronous detection result can be used as an error signal indicating how far the current value of the bias voltage is from the optimum value. That is, the optical power monitor and the synchronous detection circuit function as an error detection circuit. The obtained error signal is sent to the PI control circuit, and the PI control circuit determines the magnitude of the feedback signal to the bias power supply based on the error signal and controls the bias power supply.

図10は、周波数fdのディザ信号が遅延量制御部に与える影響を示す模式図であり、図11は、周波数fdのディザ信号が出力光の光強度に与える影響を示す模式図である。図10における符号L91及び図11における符号L93は、遅延量制御部によって生じる遅延量がバイアス電圧に比例する場合(以下、「ケース1」と記載する。)を表す。この場合、図10の符号L91に示すように、遅延量はバイアス電圧に対して線形に増加する。しかし、図11の符号L93に示すように、MZIの性質により、出力光強度は、バイアス電圧に対して正弦波応答を示す。 FIG. 10 is a schematic diagram showing the influence of the dither signal of the frequency fd on the delay amount control unit, and FIG. 11 is a schematic diagram showing the influence of the dither signal of the frequency fd on the light intensity of the output light. Reference numeral L91 in FIG. 10 and reference numeral L93 in FIG. 11 represent a case where the delay amount generated by the delay amount control unit is proportional to the bias voltage (hereinafter, referred to as “case 1”). In this case, as shown by reference numeral L91 in FIG. 10, the delay amount increases linearly with respect to the bias voltage. However, as shown by reference numeral L93 in FIG. 11, due to the nature of MZI, the output light intensity exhibits a sinusoidal response to the bias voltage.

図10の符号L92及び図11における符号L94は、遅延量制御部によって生じる遅延量が、バイアス電圧に対して非線形な応答を示す場合(以下、「ケース2」と記載する)である。例として、遅延量制御部がヒータである場合が相当する。ヒータの熱量は電流と電圧の積に比例し、また電流は電圧をヒータ抵抗で割ったものである。よって、ヒータの熱量はおおよそバイアス電圧の2乗に比例し、光導波路の遅延量もバイアス電圧の2乗に比例する。このため出力光強度の正弦波応答は歪み、バイアス電圧が高電圧になるほど光強度の変化は激しくなる。 Reference numeral L92 in FIG. 10 and reference numeral L94 in FIG. 11 are cases where the delay amount generated by the delay amount control unit shows a non-linear response to the bias voltage (hereinafter, referred to as “case 2”). As an example, the case where the delay amount control unit is a heater corresponds to. The amount of heat of the heater is proportional to the product of current and voltage, and the current is the voltage divided by the heater resistance. Therefore, the amount of heat of the heater is approximately proportional to the square of the bias voltage, and the amount of delay of the optical waveguide is also proportional to the square of the bias voltage. Therefore, the sinusoidal response of the output light intensity is distorted, and the higher the bias voltage, the more severe the change in light intensity.

ケース1、2のどちらの場合であっても、周波数fdのディザ信号により、出力光強度は強度変調を受ける。この強度変調の周波数成分は一般にはfdであるが、出力光強度が極値を取る場合にはfdではなく2fdとなる。以下その理由を説明する。図10及び図11には、ケース1において出力光強度が最大値となるバイアス電圧Va1、Va2、及び、ケース2において出力光強度が最大値となるバイアス電圧Vb1、Vb2を示している。これらのバイアス電圧では、出力光強度はディザリングにより最大値を間に挟んで変動する。すなわち、バイアス電圧がディザリングにより微小増加する過程で一度最大値を通過し、またバイアス電圧がディザリングにより微小減少する過程でもう一度最大値を通過する。これらの過程が周波数fdで繰り返されるため、出力光に重畳する強度変調成分は2fdとなり、fdの周波数成分は抑圧される。よって光強度を最大とすることを制御目標とする場合は、周波数fdで同期検波を行い、同期検波結果を誤差信号として用い、誤差信号の絶対値が最小(すなわち周波数fdの成分が最小)となるよう制御を行えばよい。 In either case 1 or 2, the output light intensity is intensity-modulated by the dither signal of frequency fd. The frequency component of this intensity modulation is generally fd, but when the output light intensity takes an extreme value, it is 2 fd instead of fd. The reason will be explained below. 10 and 11 show the bias voltages Va1 and Va2 at which the output light intensity becomes the maximum value in the case 1, and the bias voltages Vb1 and Vb2 at which the output light intensity becomes the maximum value in the case 2. At these bias voltages, the output light intensity fluctuates with a maximum value in between due to dithering. That is, the maximum value is once passed in the process in which the bias voltage is slightly increased by dithering, and the maximum value is passed again in the process in which the bias voltage is slightly decreased by dithering. Since these processes are repeated at the frequency fd, the intensity modulation component superimposed on the output light becomes 2 fd, and the frequency component of the fd is suppressed. Therefore, when the control target is to maximize the light intensity, synchronous detection is performed at the frequency fd, the synchronous detection result is used as the error signal, and the absolute value of the error signal is the minimum (that is, the component of the frequency fd is the minimum). It suffices to control so that it becomes.

ここで、正しい制御がなされ、バイアス電圧がVa1、Va2(ケース1の場合)又はバイアス電圧がVb1、Vb2(ケース2の場合)にロックしたとき、出力光に重畳した周波数2fdの強度変調の振幅がどうなるかを考える。遅延量がバイアス電圧に比例するケース1の場合は、図11の符号L93に示す通り、2fdの強度変調の振幅はVa1でもVa2でも一様である。しかし遅延量がバイアス電圧に比例しないケース2の場合は、図11の符号L94に示す通り、Vb1における周波数2fdの強度変調の振幅は小さく、Vb2における周波数2fdの強度変調の振幅は大きくなる。また、同図から明らかなように、更に高いバイアス電圧でロックすると、周波数2fdの強度変調の振幅は加速度的に大きくなる。前述のとおり、出力光に与える影響を大きくせぬよう、ディザ信号の振幅は小さく抑えるのが一般的であるが、例えバイアス電圧に印加された時点でのディザ信号の振幅が一定であっても、出力光に重畳されるディザ成分又はその2倍波の振幅は一様ではない、という問題が生じる。 Here, when correct control is made and the bias voltage is locked to Va1 and Va2 (in the case of case 1) or the bias voltage is locked to Vb1 and Vb2 (in the case of case 2), the amplitude of the intensity modulation of the frequency 2fd superimposed on the output light. Think about what will happen. In the case 1 where the delay amount is proportional to the bias voltage, the amplitude of the intensity modulation of 2fd is uniform in both Va1 and Va2 as shown by the reference numeral L93 in FIG. However, in the case 2 where the delay amount is not proportional to the bias voltage, as shown by the reference numeral L94 in FIG. 11, the amplitude of the intensity modulation of the frequency 2fd in Vb1 is small, and the amplitude of the intensity modulation of the frequency 2fd in Vb2 is large. Further, as is clear from the figure, when locked at a higher bias voltage, the amplitude of the intensity modulation at the frequency 2fd increases at an accelerating rate. As described above, the amplitude of the dither signal is generally kept small so as not to increase the influence on the output light, but even if the amplitude of the dither signal at the time of being applied to the bias voltage is constant. The problem arises that the dither component superimposed on the output light or the amplitude of its double wave is not uniform.

さらに問題なのは、実線のように遅延量制御部がバイアス電圧に対して非線形である場合は、PI制御が非常に難しくなるということである。フィードバック信号の大きさから誤差信号の大きさをどのように求めるかは、様々な研究がなされているが、図11の符号L94のような場合には、バイアス電圧が高い時ほど、バイアス電圧の変更量に対する光強度の変動量が大きくなる。そのため、単純なPI制御では適切な収束ができず、最悪の場合は発散に至る。 A further problem is that when the delay amount control unit is non-linear with respect to the bias voltage as in the solid line, PI control becomes very difficult. Various studies have been conducted on how to obtain the magnitude of the error signal from the magnitude of the feedback signal, but in the case of reference numeral L94 in FIG. 11, the higher the bias voltage, the higher the bias voltage. The amount of variation in light intensity with respect to the amount of change increases. Therefore, proper convergence cannot be achieved by simple PI control, and in the worst case, divergence occurs.

またこれまでの説明では、光強度を最大とすることを制御目標とした。しかし、運用によっては、光強度を最大値の半分に設定することが望ましい場合もある。遅延量がバイアス電圧に比例する場合はこの種の制御は比較的容易である。図11の符号L93に示すように、光強度は正弦波応答であり、光強度の最大値の半分であるとき、符号L93の傾斜は最大である。従って、出力光に重畳する周波数fdの強度変調成分が最大となるようにバイアス電圧を制御すればよい。つまり、周波数fdで同期検波を行い、同期検波結果を誤差信号として用い、誤差信号の絶対値が最大となるようにバイアス電圧を制御すればよい。ところが、遅延量がバイアス電圧に比例しない場合は、図11の符号L94に示すように、光強度は単純な正弦波応答ではなく、光強度の最大値の半分であるときの符号L94の傾斜は最大とは限らない。このため、同期検波結果を誤差信号として用いることが出来ず、制御は更に困難となる。 Moreover, in the explanation so far, the control target is to maximize the light intensity. However, depending on the operation, it may be desirable to set the light intensity to half of the maximum value. This type of control is relatively easy if the amount of delay is proportional to the bias voltage. As shown by reference numeral L93 in FIG. 11, when the light intensity is a sinusoidal response and is half the maximum value of the light intensity, the inclination of the reference numeral L93 is maximum. Therefore, the bias voltage may be controlled so that the intensity modulation component of the frequency fd superimposed on the output light is maximized. That is, synchronous detection may be performed at the frequency fd, the synchronous detection result may be used as an error signal, and the bias voltage may be controlled so that the absolute value of the error signal becomes maximum. However, when the delay amount is not proportional to the bias voltage, as shown by the reference numeral L94 in FIG. 11, the light intensity is not a simple sinusoidal response, and the inclination of the reference numeral L94 when it is half of the maximum value of the light intensity is Not always the maximum. Therefore, the synchronous detection result cannot be used as an error signal, and the control becomes more difficult.

上記事情に鑑み、本発明は、非線形応答により系を制御する機能を有する制御対象を迅速に目標の状態に近づけることができる制御回路を提供することを目的としている。 In view of the above circumstances, it is an object of the present invention to provide a control circuit capable of quickly bringing a controlled object having a function of controlling a system by a non-linear response to a target state.

本発明の一態様は、系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する誤差検出部と、前記系に含まれる制御対象を制御信号に基づいて調整する調整部と、前記誤差信号に基づいて前記制御信号を生成することにより、前記調整部を介して前記制御対象へのフィードバック制御又はフィードフォワード制御を行い、前記系が基準の状態に近くなるよう制御する制御部とを備え、前記制御部は、前記制御信号の生成にあたり、前記制御信号と、前記制御対象の状態変化との非線形の応答関係を補償する非線形補償演算処理を行う制御回路である。 One aspect of the present invention is an error detection unit that detects an error signal that quantifies the difference between the current state of the system and the reference state, and an adjustment unit that adjusts the control target included in the system based on the control signal. By generating the control signal based on the error signal, feedback control or feedforward control to the controlled object is performed via the adjusting unit, and the system is controlled to be close to the reference state. The control unit is a control circuit that performs a non-linear compensation calculation process that compensates for a non-linear response relationship between the control signal and a state change of the controlled object when generating the control signal.

本発明の一態様は、上述の制御回路であって、前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第1のアームと、分岐された他方の前記光を伝送する第2のアームと、前記第1のアームを伝送した前記光及び前記第2のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、前記制御対象は、前記第1のアーム又は前記第2のアームの少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、前記調整部は、前記遅延量制御部を前記制御信号に基づいて調整し、前記制御部は、前記非線形補償演算処理において、前記遅延量制御部に生じる遅延量と前記制御信号との間の非線形の応答関係を補償する。 One aspect of the present invention is the control circuit described above, wherein the system has a branch portion that branches the input light into two, and a first arm that transmits one of the branched lights. A Machzenda interferometer having a second arm for transmitting the other light, and a confluence portion for merging the light transmitted through the first arm and the light transmitted through the second arm. The control target is a delay amount control unit that controls the delay amount of the light of at least one of the first arm or the second arm, and the adjustment unit controls the delay amount control unit. Adjusting based on the signal, the control unit compensates for the non-linear response relationship between the delay amount generated in the delay amount control unit and the control signal in the non-linear compensation arithmetic processing.

本発明の一態様は、上述の制御回路であって、前記調整部は、前記遅延量制御部を調整することにより前記第1のアームの前記光及び前記第2のアームの前記光の遅延量をプッシュプルに制御し、前記制御部は、前記第1のアーム及び前記第2のアームのうち一方の遅延量をXだけ増加させる場合は、他方の遅延量をXだけ減少させるように前記調整部を介して前記遅延量制御部を制御し、前記非線形補償演算処理は、前記制御信号と前記Xとの間の非線形の応答関係を補償する。 One aspect of the present invention is the control circuit described above, wherein the adjusting unit adjusts the delay amount control unit to delay the light of the first arm and the light of the second arm. Is push-pulled, and when the delay amount of one of the first arm and the second arm is increased by X, the control unit adjusts the delay amount of the other arm by X. The delay amount control unit is controlled via the unit, and the nonlinear compensation arithmetic processing compensates for the nonlinear response relationship between the control signal and the X.

本発明の一態様は、上述の制御回路であって、前記遅延量制御部は、前記第1のアームを伝送する前記光の遅延量を熱膨張により変更する第1のヒータと、前記第2のアームを伝送する前記光の遅延量を熱膨張により変更する第2のヒータとからなり、前記調整部は、前記制御信号に基づき前記第1のヒータ及び第2のヒータへ電圧又は電流を供給し、前記制御部は、予め定められたオフセット電力を用いて、前記第1のヒータ及び前記第2のヒータのうちの一方のヒータ電力がオフセット電力にΔWを加算した値である場合に、他方のヒータ電力を、前記オフセット電力から前記ΔWを減算した値とするよう前記調整部を介して前記遅延量制御部を制御し、前記非線形補償演算処理は、前記制御信号と前記ΔWとの間の非線形の応答関係を補償する。 One aspect of the present invention is the control circuit described above, wherein the delay amount control unit includes a first heater that changes the delay amount of the light transmitted through the first arm by thermal expansion, and the second heater. It consists of a second heater that changes the delay amount of the light transmitted through the arm by thermal expansion, and the adjusting unit supplies voltage or current to the first heater and the second heater based on the control signal. Then, the control unit uses a predetermined offset power, and when the heater power of one of the first heater and the second heater is a value obtained by adding ΔW to the offset power, the other. The delay amount control unit is controlled via the adjustment unit so that the heater power of the above is a value obtained by subtracting the ΔW from the offset power, and the nonlinear compensation calculation process is performed between the control signal and the ΔW. Compensate for non-linear response relationships.

本発明の一態様は、上述の制御回路であって、前記制御部は、予め定められた周波数fdで発振する発振器と、前記非線形の応答関係によって生じる、ディザ信号の振幅と、前記調整部が前記制御対象にディザリングを加えたときの前記系の状態の変動との非線形な対応関係を補償するディザリング効率補償部と、を備え、前記調整部は、前記ディザリング効率補償部により前記非線形な対応関係が補償された前記周波数fdのディザ信号を前記制御対象に加え、前記誤差検出部は、前記調整部が前記制御対象にディザリングを加えた前記系の状態を同期検波し、前記系の現在の状態と基準の状態との差分を定量化した前記誤差信号を検出する。 One aspect of the present invention is the control circuit described above, wherein the control unit includes an oscillator oscillating at a predetermined frequency fd, the amplitude of a dither signal generated by the non-linear response relationship, and the adjustment unit. A dithering efficiency compensating unit that compensates for a non-linear correspondence with a change in the state of the system when dithering is applied to the controlled object is provided, and the adjusting unit is provided with the dithering efficiency compensating unit. The dither signal of the frequency fd whose correspondence is compensated is added to the control target, and the error detection unit synchronously detects the state of the system in which the adjustment unit adds dithering to the control target, and the system is detected. The error signal that quantifies the difference between the current state and the reference state of is detected.

本発明の一態様は、上述の制御回路であって、前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第1のアームと、分岐された他方の前記光を伝送する第2のアームと、前記第1のアームを伝送した前記光及び前記第2のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、前記制御対象は、前記第1のアーム又は前記第2のアームのうち少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、前記調整部は、前記第1のアーム及び前記第2のアームのうち少なくとも一方のアームを伝送する光の遅延量を制御すると共に、前記第1のアーム及び前記第2のアームのうち少なくとも一方のアームを伝送する前記光の遅延量に前記周波数fdのディザリングを加えるよう前記遅延量制御部を制御し、前記ディザリング効率補償部は、前記ディザ信号の振幅と前記調整部がディザリングを加えることにより生じる前記遅延量の変動との前記非線形な対応関係を補償することにより、ディザリングにより生じる前記遅延量の増減の振幅を一定に保つ。 One aspect of the present invention is the control circuit described above, wherein the system has a branch portion that branches the input light into two, and a first arm that transmits one of the branched lights. A Mach Zenda interferometer having a second arm for transmitting the other light, and a combiner for merging the light transmitted through the first arm and the light transmitted through the second arm. The control target is a delay amount control unit that controls the delay amount of at least one of the first arm and the second arm, and the adjustment unit is the first arm and the first arm. The frequency is added to the delay amount of the light transmitted through at least one of the second arms while controlling the delay amount of the light transmitted through at least one of the first arm and the second arm. The delay amount control unit is controlled so as to add dithering of fd, and the dithering efficiency compensating unit controls the non-linearity between the amplitude of the dither signal and the fluctuation of the delay amount caused by the dithering by the adjusting unit. By compensating for the corresponding relationship, the amplitude of increase / decrease in the amount of delay caused by dithering is kept constant.

本発明の一態様は、上述の制御回路であって、前記調整部は、前記第1のアーム及び前記第2のアームの遅延量Yを相反的に振幅ΔYの範囲でディザリングし、前記第1のアーム及び前記第2のアームのうち一方のアームの遅延量がY+ΔYからY-ΔYへと変化するときは他方のアームの遅延量がY-ΔYからY+ΔYへと変化するようディザリングを行い、かつ、前記ディザリング効率補償部は、Yの値によらず常にΔYが一定となるよう前記非線形な対応関係を補償する。 One aspect of the present invention is the control circuit described above, wherein the adjusting unit dithers the delay amount Y of the first arm and the second arm in a range of amplitude ΔY, and the first aspect thereof. When the delay amount of one of the arm 1 and the second arm changes from Y + ΔY to Y−ΔY, dithering is performed so that the delay amount of the other arm changes from Y−ΔY to Y + ΔY. Moreover, the dithering efficiency compensating unit compensates for the non-linear correspondence so that ΔY is always constant regardless of the value of Y.

本発明の一態様は、上述の制御回路であって、前記遅延量制御部は、前記第1のアーム及び前記第2のアームの少なくとも片方を熱膨張させるヒータを有し、前記調整部は、前記ヒータへ印加する電圧又は電流にディザリングを加え、前記ディザリング効率補償部は、ディザリングによる前記ヒータの発熱量の増減の振幅が一定となるように前記ヒータに印加される電圧又は電流と前記ヒータの発熱量との非線形性な対応関係を補償する。 One aspect of the present invention is the control circuit described above, wherein the delay amount control unit has a heater that thermally expands at least one of the first arm and the second arm, and the adjustment unit has a heater. Dithering is applied to the voltage or current applied to the heater, and the dithering efficiency compensator uses the voltage or current applied to the heater so that the amplitude of increase or decrease in the calorific value of the heater due to dithering becomes constant. Compensates for the non-linear correspondence with the calorific value of the heater.

本発明により、非線形応答により系を制御する機能を有する制御対象を迅速に目標の状態に近づけることができる。 INDUSTRIAL APPLICABILITY According to the present invention, a controlled object having a function of controlling a system by a non-linear response can be quickly brought closer to a target state.

第1の実施形態によるMZI及び制御回路の構成図である。It is a block diagram of MZI and a control circuit by 1st Embodiment. 同実施形態による遅延量の変化を示す図である。It is a figure which shows the change of the delay amount by the same embodiment. 同実施形態による出力光の光強度を示す図である。It is a figure which shows the light intensity of the output light by the same embodiment. 第2の実施形態による光変調器及び制御回路の構成図である。It is a block diagram of the optical modulator and the control circuit by 2nd Embodiment. 同実施形態による出力光の光強度の変化を示す図である。It is a figure which shows the change of the light intensity of the output light by the same embodiment. 第3の実施形態による光変調器及び制御回路の構成図である。It is a block diagram of the optical modulator and the control circuit by 3rd Embodiment. 同実施形態による出力光の光強度を示す図である。It is a figure which shows the light intensity of the output light by the same embodiment. 第4の実施形態による制御回路の構成図である。It is a block diagram of the control circuit by 4th Embodiment. 従来技術によるMZIの制御回路の構成図である。It is a block diagram of the control circuit of MZI by the prior art. 周波数fdのディザ信号が遅延量制御部に与える影響を示す模式図である。It is a schematic diagram which shows the influence which the dither signal of a frequency fd has on a delay amount control part. 周波数fdのディザ信号が出力光の光強度に与える影響を示す模式図である。It is a schematic diagram which shows the influence which the dither signal of a frequency fd has on the light intensity of an output light.

以下、図面を参照しながら本発明の実施形態を詳細に説明する。本実施形態は、制御信号に対して非線形応答する回路の状態制御に適する。特に、光路長の制御機構が非線形応答をするタイプのマッハツェンダ干渉計(MZI)又はそのようなMZIを用いた光変調器の状態制御に適する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. This embodiment is suitable for state control of a circuit that responds non-linearly to a control signal. In particular, it is suitable for state control of a Mach-Zehnder interferometer (MZI) of the type in which the control mechanism of the optical path length has a non-linear response or an optical modulator using such MZI.

[第1の実施形態]
図1は、本発明の第1の実施形態によるMZI1及び制御回路2の構成図である。MZI1は、第1の光カプラ11と、第1のアーム12aと、第2のアーム12bと、ヒータ13と、第2の光カプラ14とを有する。第1の光カプラ11は、CW光を入力する。第1の光カプラ11は、入力されたCW光を分岐し、分岐された一方の光を第1のアーム12aに、分岐された他方の光を第2のアーム12bに出力する。ヒータ13は、非線形応答を行う遅延量制御部の一例である。ヒータ13は、制御回路2から印加されるバイアス電圧により熱を発生して第1のアーム12aを熱膨張させ、第1のアーム12aを伝播する光の光位相の遅延を変化させることにより、MZI1の光出力の光の強度あるいは光位相を制御する。第2の光カプラ14は、第1のアーム12aから出力される変調後の光と、第2のアーム12bから出力される光とを合波し、MZI1から出力する。
[First Embodiment]
FIG. 1 is a block diagram of the MZI 1 and the control circuit 2 according to the first embodiment of the present invention. The MZI 1 has a first optical coupler 11, a first arm 12a, a second arm 12b, a heater 13, and a second optical coupler 14. The first optical coupler 11 inputs CW light. The first optical coupler 11 branches the input CW light and outputs one of the branched lights to the first arm 12a and the other branched light to the second arm 12b. The heater 13 is an example of a delay amount control unit that performs a non-linear response. The heater 13 generates heat by the bias voltage applied from the control circuit 2 to thermally expand the first arm 12a, and changes the delay of the optical phase of the light propagating through the first arm 12a to change the MZI1. Controls the light intensity or light phase of the light output of. The second optical coupler 14 combines the modulated light output from the first arm 12a and the light output from the second arm 12b and outputs the light from the MZI1.

制御回路2は、PI制御回路21と、第1の演算回路22と、バイアス電源23と、発振器24と、第2の演算回路25と、加算部26と、タップ27と、誤差検出回路28とを備える。なお、ヒータ13を、制御回路2の構成要素とみなしてもよい。 The control circuit 2 includes a PI control circuit 21, a first arithmetic circuit 22, a bias power supply 23, an oscillator 24, a second arithmetic circuit 25, an adder 26, a tap 27, and an error detection circuit 28. To prepare for. The heater 13 may be regarded as a component of the control circuit 2.

PI制御回路21は、第1の演算回路22にヒータ13の熱量を指示する。第1の演算回路22は、PI制御回路21から指示された熱量をバイアス電圧に変換し、変換されたバイアス電圧に基づいてバイアス電源23を制御する。バイアス電源23は、第1の演算回路22の制御に従ってバイアス電圧を供給する。発振器24は、周波数fdで発振し、周波数fdのリファレンスクロックを発生する。第2の演算回路25は、ヒータ13の熱量の振幅が一定となるようにディザリングを加えるための電圧振幅を算出する。加算部26は、バイアス電源23の出力電圧に、第2の演算回路25が算出した電圧振幅を重畳して、ヒータ13に周波数fdのディザ信号を印加する。 The PI control circuit 21 instructs the first calculation circuit 22 of the amount of heat of the heater 13. The first arithmetic circuit 22 converts the amount of heat instructed by the PI control circuit 21 into a bias voltage, and controls the bias power supply 23 based on the converted bias voltage. The bias power supply 23 supplies a bias voltage according to the control of the first arithmetic circuit 22. The oscillator 24 oscillates at the frequency fd and generates a reference clock at the frequency fd. The second arithmetic circuit 25 calculates the voltage amplitude for applying dithering so that the amplitude of the amount of heat of the heater 13 becomes constant. The adding unit 26 superimposes the voltage amplitude calculated by the second arithmetic circuit 25 on the output voltage of the bias power supply 23, and applies a dither signal having a frequency fd to the heater 13.

タップ27は、MZI1の第2の光カプラ14から出力された光を分岐し、誤差検出回路28に出力する。誤差検出回路28は、光パワモニタ281及び同期検波回路282を備える。光パワモニタ281は、タップ27が分岐した光の光強度(光パワ)を測定し、周波数fdのディザ成分又はその倍波を検出する。同期検波回路282は、発振器24から出力される周波数fdのリファレンスクロックにより、光パワモニタ281による測定結果を同期検波する。PI制御回路21は、同期検波回路282から出力される同期検波結果を誤差信号として用いてヒータ13の熱量の目標値を決定し、第1の演算回路22にフィードバック信号を送る。 The tap 27 branches the light output from the second optical coupler 14 of the MZI1 and outputs the light to the error detection circuit 28. The error detection circuit 28 includes an optical power monitor 281 and a synchronous detection circuit 282. The optical power monitor 281 measures the optical intensity (optical power) of the light branched by the tap 27, and detects a dither component having a frequency fd or a harmonic thereof. The synchronous detection circuit 282 synchronously detects the measurement result by the optical power monitor 281 by the reference clock of the frequency fd output from the oscillator 24. The PI control circuit 21 determines a target value of the amount of heat of the heater 13 using the synchronous detection result output from the synchronous detection circuit 282 as an error signal, and sends a feedback signal to the first arithmetic circuit 22.

図9に示した例と同様に、制御回路2によってMZI1の出力光の光パワを最大に制御する場合を例にとる。図9と同様に、説明を容易にするために、MZI1は変調を加えず、出力光はCW光であると仮定する。図9における遅延量制御部は、本実施形態ではヒータ13であり、図10の符号L92及び図11の符号L94に示したようにヒータ13の挙動はバイアス電圧に対して非線形である。 Similar to the example shown in FIG. 9, a case where the optical power of the output light of the MZI1 is controlled to the maximum by the control circuit 2 is taken as an example. As in FIG. 9, for ease of explanation, it is assumed that the MZI1 is unmodulated and the output light is CW light. The delay amount control unit in FIG. 9 is a heater 13 in this embodiment, and the behavior of the heater 13 is non-linear with respect to the bias voltage as shown by reference numeral L92 in FIG. 10 and reference numeral L94 in FIG.

バイアス電圧をVbiasと定義するとき、ヒータ13による発熱量は(Vbias)/Rに比例する。ここで、Rはヒータ13の抵抗値である。抵抗値Rは厳密には定数ではなく、ヒータ13の熱量の関数である。そして、ヒータ13によって生じる遅延量の増加分は、ヒータ13の熱量に比例する。 When the bias voltage is defined as Vbias, the amount of heat generated by the heater 13 is proportional to (Vbias) 2 / R. Here, R is the resistance value of the heater 13. Strictly speaking, the resistance value R is not a constant but a function of the amount of heat of the heater 13. The increase in the amount of delay caused by the heater 13 is proportional to the amount of heat in the heater 13.

本実施形態では、PI制御回路21によって生成されるフィードバック信号は、ヒータ13の熱量を基準にして計算される。すなわち、制御回路2はフィードバック信号を直接にバイアス電圧に帰還するのではなく、第1の演算回路22において、フィードバック信号が表すヒータ13の熱量の目標値に抵抗値Rを乗算したのち、その平方根をとることにより、ヒータ13の熱量の目標値をバイアス電圧Vbiasに換算してからバイアス電源23に帰還させる。例えば、PI制御回路21は、誤差検出回路28から出力される誤差信号に対して比例係数をかける(P制御)か、積分処理を行う(I制御)か、微分処理を行う(D制御)かの少なくとも一つを行ってヒータ13の熱量の目標値を決定する。前述のとおり、ヒータ13の熱量の変化は、第1のアーム12aの遅延量の変化に比例するが、第1のアーム12aの遅延量とバイアス電圧Vbiasとは非線形な応答関係を有する。このため、第1の演算回路22は、PI制御回路21が決定した熱量の目標値をヒータ13の熱量へフィードバックするにあたり、上記の非線形な応答関係を補償するための非線形演算処理をフィードバック信号に対して行ってバイアス電圧Vbiasを生成する。 In the present embodiment, the feedback signal generated by the PI control circuit 21 is calculated with reference to the amount of heat of the heater 13. That is, the control circuit 2 does not directly feed back the feedback signal to the bias voltage, but in the first arithmetic circuit 22, the target value of the calorific value of the heater 13 represented by the feedback signal is multiplied by the resistance value R, and then the square root thereof. By taking the above, the target value of the amount of heat of the heater 13 is converted into the bias voltage Vbias and then fed back to the bias power supply 23. For example, whether the PI control circuit 21 applies a proportional coefficient to the error signal output from the error detection circuit 28 (P control), performs integral processing (I control), or performs differential processing (D control). At least one of the above is performed to determine the target value of the calorific value of the heater 13. As described above, the change in the amount of heat of the heater 13 is proportional to the change in the amount of delay in the first arm 12a, but the amount of delay in the first arm 12a and the bias voltage Vbias have a non-linear response relationship. Therefore, when the first arithmetic circuit 22 feeds back the target value of the calorific value determined by the PI control circuit 21 to the calorific value of the heater 13, the non-linear arithmetic processing for compensating the above-mentioned nonlinear response relationship is used as the feedback signal. On the other hand, the bias voltage Vbias is generated.

次に、バイアス電圧Vbiasに重畳させるディザ信号Vditherの振幅について考える。本実施形態では、ディザ信号Vditherの振幅を一定にするのではなく、ヒータ13の熱量の振幅が一定となるようにディザリングを加える。ディザリングによって生じるヒータ13の熱量の変化量を±ΔWと定義する。また、ディザリングによって増加したバイアス電圧をVbiasUp、ディザリングによって減少したバイアス電圧をVbiasDnと定義する。これらの定義より、以下の式(1)となる。 Next, consider the amplitude of the dither signal Vdither superimposed on the bias voltage Vbias. In the present embodiment, dithering is applied so that the amplitude of the heat quantity of the heater 13 is constant, instead of making the amplitude of the dither signal Vdither constant. The amount of change in the amount of heat of the heater 13 caused by dithering is defined as ± ΔW. Further, the bias voltage increased by dithering is defined as VbiasUp, and the bias voltage decreased by dithering is defined as VbiasDn. From these definitions, the following equation (1) is obtained.

(VbiasUp)/R-(Vbias)/R
=(Vbias)/R-(VbiasDn)/R
=ΔW …(1)
(VbiasUp) 2 / R- (Vbias) 2 / R
= (Vbias) 2 / R- (VbiasDn) 2 / R
= ΔW ... (1)

式(1)から、VbiasUpは式(2)となり、VbiasDnは式(3)となる。 From the formula (1), VbiasUp becomes the formula (2), and VbiasDn becomes the formula (3).

VbiasUp=(RΔW+(Vbias)0.5 …(2) VbiasUp = (RΔW + (Vbias) 2 ) 0.5 ... (2)

VbiasDn=(-RΔW+(Vbias)0.5 …(3) VbiasDn = (-RΔW + (Vbias) 2 ) 0.5 ... (3)

式(2)から、ディザリングによりバイアス電圧Vbiasから増加する電圧は式(4)となり、式(3)から、ディザリングによりバイアス電圧Vbiasから減少する電圧は式(5)となる。 From the equation (2), the voltage increasing from the bias voltage Vbias due to dithering becomes the equation (4), and from the equation (3), the voltage decreasing from the bias voltage Vbias due to the dithering becomes the equation (5).

VbiasUp-Vbias=(RΔW+(Vbias)0.5-Vbias …(4) VbiasUp-Vbias = (RΔW + (Vbias) 2 ) 0.5 -Vbias ... (4)

VbiasDn-Vbias=(-RΔW+(Vbias)0.5-Vbias …(5) VbiasDn-Vbias = (-RΔW + (Vbias) 2 ) 0.5 -Vbias ... (5)

式(4)から、ディザ信号Vditherの振幅の上限は以下の式(6)となり、式(5)から、ディザ信号Vditherの振幅の下限は以下の式(7)となる。 From the equation (4), the upper limit of the amplitude of the dither signal Vdither is the following equation (6), and from the equation (5), the lower limit of the amplitude of the dither signal Vdither is the following equation (7).

Vditherの上限=(RΔW+(Vbias)0.5-Vbias …(6) Upper limit of Vdither = (RΔW + (Vbias) 2 ) 0.5 -Vbias ... (6)

Vditherの下限=(-RΔW+(Vbias)0.5-Vbias …(7) Lower limit of Vdither = (-RΔW + (Vbias) 2 ) 0.5 -Vbias ... (7)

ディザ信号Vditherをバイアス電圧Vbiasに加算し、式(6)及び式(7)に示す上限と下限の範囲内でVditherを周波数fdで変調するならば、ヒータ13の熱量の変調振幅をVbiasによらず一定値±ΔWに保つことができる。 If the dither signal Vdither is added to the bias voltage Vbias and the Vdither is modulated at the frequency fd within the upper and lower limits shown in the equations (6) and (7), the modulation amplitude of the heat quantity of the heater 13 is determined by Vbias. It can be kept at a constant value ± ΔW.

第2の演算回路25は、バイアス電圧Vbiasの値及び抵抗値Rを基に、式(6)の(RΔW+(Vbias)0.5-Vbias及び式(7)の(-RΔW+(Vbias)0.5-Vbiasを計算する。バイアス電圧Vbiasの値は、第1の演算回路22の出力から求まる。抵抗値Rの値はヒータ13の熱量及びヒータの特性に依存する量である。そのため、第2の演算回路25は、内部又は外部に用意された記憶部に事前に記憶されるデータテーブルから熱量の平均値(Vbias)/Rに対応する抵抗Rの値を読み込むことによって上記の計算を行う。 The second arithmetic circuit 25 has (RΔW + (Vbias) 2 ) 0.5 −Vbias of the equation (6) and (−RΔW + (Vbias) of the equation (7) based on the value of the bias voltage Vbias and the resistance value R. 2 ) Calculate 0.5 -Vbias. The value of the bias voltage Vbias is obtained from the output of the first arithmetic circuit 22. The value of the resistance value R is an amount that depends on the amount of heat of the heater 13 and the characteristics of the heater. Therefore, the second arithmetic circuit 25 reads the value of the resistor R corresponding to the average value (Vbias) 2 / R of the amount of heat from the data table stored in advance in the storage unit prepared internally or externally. Perform the calculation of.

なお、抵抗Rの熱量依存性が比較的小さい場合は、これを定数と見做して、データテーブルからの読み込み処理を省く構成としても良い。 When the heat quantity dependence of the resistance R is relatively small, it may be regarded as a constant and the configuration may be such that the reading process from the data table is omitted.

図2は、上記の演算処理を施すことによって得られる遅延量の変化を示す図であり、図3は、上記の演算処理を施すことによって得られる出力光の光強度(出力光パワ)の変化を示す図である。これらの図は、横軸をヒータ電力としてプロットしているので、図10における符号L92及び図11における符号L94における非線形性が抑圧される。図10及び図11におけるバイアス電圧Vb1及びVb2は、図2及び図3においてはヒータ電力W1及びW2に置換される。ヒータ電力及び遅延量は、±ΔWの振幅及び周波数fdでディザリングされる。本実施形態では、出力光パワを最大にすることが目的であるが、このとき出力光強度に重畳する周波数2fdのディザ成分が最大となり、周波数fdのディザ成分が最小となる。 FIG. 2 is a diagram showing a change in the amount of delay obtained by performing the above arithmetic processing, and FIG. 3 is a diagram showing a change in the light intensity (output light power) of the output light obtained by performing the above arithmetic processing. It is a figure which shows. Since these figures are plotted with the horizontal axis as the heater power, the non-linearity in the reference numeral L92 in FIG. 10 and the reference numeral L94 in FIG. 11 is suppressed. The bias voltages Vb1 and Vb2 in FIGS. 10 and 11 are replaced by the heater powers W1 and W2 in FIGS. 2 and 3. The heater power and delay amount are dithered with an amplitude and frequency fd of ± ΔW. In the present embodiment, the purpose is to maximize the output light power, but at this time, the dither component of the frequency 2fd superimposed on the output light intensity becomes the maximum, and the dither component of the frequency fd becomes the minimum.

このため、PI制御回路21は、出力光強度に重畳する周波数fdのディザ成分が最小となるようにヒータ13の電力を制御する。同期検波回路282によって得られた同期検波結果は、バイアス電圧の現在値が最適値(誤差を算出するための基準となる状態)とどの程度離れているかを示す誤差信号となる。PI制御回路21は、誤差信号が0となるようにヒータ電力を調整するよう、フィードバック信号を定める。図3に示した範囲内においては、同期検波結果が0となるのはヒータ電力W1、W2、及び、(W1+W2)/2の3箇所である。選ぶべきヒータ電力はW1又はW2であるが、これらのヒータ電力の近傍と、ヒータ電力(W1+W2)/2の近傍とを比較すると、ヒータ電力に対する出力光強度の傾斜が逆転している。この逆転により、同期検波結果の符号も反転するため、PI制御回路21は、同期検波結果が0となるヒータ電力近傍での同期検波結果の符号から、正しいヒータ電力(すなわちW1又はW2)を選択することが可能となる。 Therefore, the PI control circuit 21 controls the power of the heater 13 so that the dither component of the frequency fd superimposed on the output light intensity is minimized. The synchronous detection result obtained by the synchronous detection circuit 282 is an error signal indicating how far the current value of the bias voltage is from the optimum value (a state that serves as a reference for calculating the error). The PI control circuit 21 defines a feedback signal so as to adjust the heater power so that the error signal becomes 0. Within the range shown in FIG. 3, the synchronous detection result becomes 0 at three locations of the heater powers W1, W2, and (W1 + W2) / 2. The heater power to be selected is W1 or W2, but when the vicinity of these heater powers is compared with the vicinity of the heater power (W1 + W2) / 2, the gradient of the output light intensity with respect to the heater power is reversed. Since the sign of the synchronous detection result is also reversed by this reversal, the PI control circuit 21 selects the correct heater power (that is, W1 or W2) from the sign of the synchronous detection result in the vicinity of the heater power at which the synchronous detection result becomes 0. It becomes possible to do.

ヒータ電力がW1又はW2で正しくロックがなされた場合、出力光強度に重畳されるディザ成分は前述のとおりfdではなく2fdとなるが、その強度変調の振幅はW1にロックした場合でもW2にロックした場合でも変わらない。このため、図11に示したような、2倍波の振幅が予測不可能になるという問題は生じない。 When the heater power is correctly locked by W1 or W2, the dither component superimposed on the output light intensity is 2fd instead of fd as described above, but the amplitude of the intensity modulation is locked to W2 even when locked to W1. Even if you do, it doesn't change. Therefore, the problem that the amplitude of the double wave becomes unpredictable as shown in FIG. 11 does not occur.

[第2の実施形態]
本実施形態と第1の実施形態との差分は、本実施形態ではMZIを単なる干渉計ではなく光変調器として活用し、CW光ではなく変調光が出力されるという点である。本実施形態の光変調器の遅延量制御部は、第1の実施形態と同様にヒータである。信号フォーマットは強度変調信号である。
[Second Embodiment]
The difference between the present embodiment and the first embodiment is that in the present embodiment, MZI is used as an optical modulator instead of a mere interferometer, and modulated light is output instead of CW light. The delay amount control unit of the light modulator of the present embodiment is a heater as in the first embodiment. The signal format is an intensity modulated signal.

図4に、本発明の第2の実施形態の光変調器3及び制御回路4の構成図を示す。同図において、図1に示す第1の実施形態のMZI1及び制御回路2と同一の部分には同一の符号を付し、その説明を省略する。 FIG. 4 shows a block diagram of the light modulator 3 and the control circuit 4 according to the second embodiment of the present invention. In the figure, the same parts as the MZI 1 and the control circuit 2 of the first embodiment shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.

光変調器3は、第1の実施形態のMZI1の第1のアーム12aに、光位相制御器31を設置した構成である。このように、光変調器3は、2本のアームのうち片方のアームに光位相制御器31及びヒータ13を設けたMZIである。光変調器3からの出力光の瞬時光強度は、電気のデータ信号によって変調される。駆動アンプ51は、データ信号を増幅し、光位相制御器31は、第1のアーム12aを伝送する光の遅延量を、駆動アンプ51が増幅したデータ信号により高速に変調する。 The light modulator 3 has a configuration in which the optical phase controller 31 is installed on the first arm 12a of the MZI1 of the first embodiment. As described above, the light modulator 3 is an MZI in which the optical phase controller 31 and the heater 13 are provided on one of the two arms. The instantaneous light intensity of the output light from the light modulator 3 is modulated by an electrical data signal. The drive amplifier 51 amplifies the data signal, and the optical phase controller 31 modulates the delay amount of the light transmitted through the first arm 12a at high speed by the data signal amplified by the drive amplifier 51.

制御回路4が、第1の実施形態の制御回路2と異なる点は、PI制御回路21に代えて、PI制御回路41を備える点である。駆動アンプ51の出力はGNDレベルを中心に正負に変動されるが、PI制御回路41は、駆動アンプ51の出力がゼロレベルとなった瞬間において、光変調器3からの光出力のパワが最大値の半分となるようにVbiasを制御する。 The difference between the control circuit 4 and the control circuit 2 of the first embodiment is that the control circuit 41 is provided in place of the PI control circuit 21. The output of the drive amplifier 51 fluctuates positively and negatively around the GND level, but the PI control circuit 41 has the maximum power of the optical output from the light modulator 3 at the moment when the output of the drive amplifier 51 reaches the zero level. Vbias is controlled so that it becomes half of the value.

駆動アンプ51の出力が正である場合に、光位相制御器31は、光変調器3の出力光強度が大きく(又は小さく)なるよう光位相を変化させ、駆動アンプ51の出力が負である場合に、光位相制御器31は光変調器3の出力光強度が小さく(又は大きく)なるよう光位相を変化させる。結果として、光変調器3からの出力の光強度はデータ信号に対応して強度変調される。光パワモニタ281の帯域がデータ信号のビットレートよりも小さい場合、光パワモニタ281は瞬時強度の変化をとらえることは出来ず、その平均値をモニタする。このため、光パワモニタ281が測定する出力光パワは、図3に示すものと概ね同じになる。 When the output of the drive amplifier 51 is positive, the optical phase controller 31 changes the optical phase so that the output light intensity of the light modulator 3 becomes large (or small), and the output of the drive amplifier 51 is negative. In this case, the optical phase controller 31 changes the optical phase so that the output light intensity of the light modulator 3 becomes small (or large). As a result, the light intensity of the output from the light modulator 3 is intensity modulated corresponding to the data signal. When the band of the optical power monitor 281 is smaller than the bit rate of the data signal, the optical power monitor 281 cannot detect the change in the instantaneous intensity and monitors the average value. Therefore, the output optical power measured by the optical power monitor 281 is substantially the same as that shown in FIG.

本実施形態においても、第1の実施形態と同じく、PI制御回路41は、ヒータ電力を基準にフィードバック信号を定め、第1の演算回路22は、ヒータ電力からVbiasへ換算する。また、第2の演算回路25を用いることで、ディザリングによるヒータ電力の変動はVbiasの値によらず一定に保たれる。ただし、本実施形態では、PI制御回路41は、同期検波結果の絶対値が最大となるようヒータ電力を調整する。 Also in the present embodiment, as in the first embodiment, the PI control circuit 41 determines the feedback signal based on the heater power, and the first arithmetic circuit 22 converts the heater power into Vbias. Further, by using the second arithmetic circuit 25, the fluctuation of the heater power due to dithering is kept constant regardless of the value of Vbias. However, in the present embodiment, the PI control circuit 41 adjusts the heater power so that the absolute value of the synchronous detection result is maximized.

図5は、ヒータ電力と光変調器3の出力光強度との関係を示す図である。同期検波回路282によって得られた同期検波結果が誤差信号となるが、PI制御回路41は誤差信号の絶対値が最大となるようにヒータ電力を調整するためのフィードバック信号を定める。これは、光変調器3の出力光強度をヒータ電力で微分した値が最大になるようヒータ電力を調整するということである。つまり、ヒータ電力の最適値は、同図に示すW3又はW4となる。目的通り、このヒータ電力において出力光強度は最大値の半分となっている。 FIG. 5 is a diagram showing the relationship between the heater power and the output light intensity of the light modulator 3. The synchronous detection result obtained by the synchronous detection circuit 282 becomes an error signal, and the PI control circuit 41 defines a feedback signal for adjusting the heater power so that the absolute value of the error signal becomes maximum. This means that the heater power is adjusted so that the value obtained by differentiating the output light intensity of the light modulator 3 with the heater power is maximized. That is, the optimum value of the heater power is W3 or W4 shown in the figure. As intended, the output light intensity is half of the maximum value at this heater power.

ここで注意すべきことは、ヒータ13の熱量ではなくバイアス電圧の振幅が一定になるようにディザリングを加えたならば、同期検波結果の絶対値を最大にするという作業は、図11の符号L94の傾斜を最大にするという作業となる。しかし、この傾斜はバイアス電圧が大きな領域にて加速度的に増加していくため、最適点にロックさせることは出来ない。本実施形態では、ヒータ13の熱量の振幅が一定となるようにディザリングを加えているがゆえに、適切なヒータ電力(図5のW3又はW4)にロックさせることが出来る。 It should be noted here that if dithering is applied so that the amplitude of the bias voltage, not the amount of heat of the heater 13, is constant, the work of maximizing the absolute value of the synchronous detection result is indicated by the reference numeral 11 in FIG. The work is to maximize the inclination of L94. However, since this gradient increases at an accelerating rate in the region where the bias voltage is large, it cannot be locked to the optimum point. In the present embodiment, since dithering is applied so that the amplitude of the amount of heat of the heater 13 becomes constant, it can be locked to an appropriate heater power (W3 or W4 in FIG. 5).

なおヒータ電力がW3の場合とW4の場合とでは、ヒータ電力に対する出力光パワの傾斜が逆であるため、同期検波結果の符号が逆転する。この符号が反転すると、データ信号の大小と変調光の瞬時強度の大小の対応関係が反転し、ロジックが反転する。どちらのロジックを選択しても、光強度変調を生成することは可能であるが、ロジック反転の有無をも含めてコントロールしたい場合は、同期検波結果の符号を予め限定した上で、同期検波結果の絶対値が最大となるように制御を行えばよい。 Since the slope of the output light power with respect to the heater power is opposite between the case where the heater power is W3 and the case where the heater power is W4, the sign of the synchronous detection result is reversed. When this sign is inverted, the correspondence between the magnitude of the data signal and the magnitude of the instantaneous intensity of the modulated light is inverted, and the logic is inverted. It is possible to generate light intensity modulation regardless of which logic is selected, but if you want to control the presence or absence of logic inversion, limit the sign of the synchronous detection result in advance and then synchronize the detection result. Control may be performed so that the absolute value of is maximized.

[第3の実施形態]
図6は、本発明の第3の実施形態の光変調器6及び制御回路7の構成図を示す。同図において、図4に示す第2の実施形態と同一の部分には同一の符号を付し、その説明を省略する。
[Third Embodiment]
FIG. 6 shows a block diagram of the light modulator 6 and the control circuit 7 according to the third embodiment of the present invention. In the figure, the same parts as those of the second embodiment shown in FIG. 4 are designated by the same reference numerals, and the description thereof will be omitted.

光変調器6が図4に示す第2の実施形態の光変調器3と異なる点は、第1のアーム12aに光位相制御器31及びヒータ13に代えて第1の光位相制御器61a及び第1のヒータ62aを備える点、第2のアーム12bに第2の光位相制御器61b及び第2のヒータ62bを備える点である。このように、光変調器6は、2つのアームのそれぞれに、光位相制御器及びヒータを備えたMZIである。 The light modulator 6 differs from the light modulator 3 of the second embodiment shown in FIG. 4 in that the first arm 12a is replaced with the optical phase controller 31 and the heater 13, and the first optical phase controller 61a and The point is that the first heater 62a is provided, and the second arm 12b is provided with the second optical phase controller 61b and the second heater 62b. As described above, the light modulator 6 is an MZI having an optical phase controller and a heater in each of the two arms.

第1の光位相制御器61aは、差動出力型駆動アンプ52が増幅させたデータ信号を印加して、第1のアーム12aを伝送する光の光位相に変調を与える。第1のヒータ62aは、制御回路7から印加されるバイアス電圧により熱を発生して第1のアーム12aを熱膨張させ、第1のアーム12aを伝送する光の強度あるいは光位相に変調を与える。 The first optical phase controller 61a applies a data signal amplified by the differential output type drive amplifier 52 to modulate the optical phase of the light transmitted through the first arm 12a. The first heater 62a generates heat by the bias voltage applied from the control circuit 7 to thermally expand the first arm 12a, and modulates the intensity or optical phase of the light transmitted through the first arm 12a. ..

第2の光位相制御器61bは、差動出力型駆動アンプ52が増幅及び反転させたデータ信号を印加して、第2のアーム12bを伝播する光の光位相の遅延を変化させることにより、MZIの光出力の光の強度あるいは光位相を制御する。第2のヒータ62bは、制御回路7から印加されるバイアス電圧により熱を発生して第2のアーム12bを熱膨張させ、第2のアーム12bを伝播する光の光位相の遅延を変化させることにより、MZIの光出力の光の強度あるいは光位相を制御する。 The second optical phase controller 61b applies a data signal amplified and inverted by the differential output type drive amplifier 52 to change the delay of the optical phase of the light propagating through the second arm 12b. The intensity or optical phase of the light of the light output of MZI is controlled. The second heater 62b generates heat by the bias voltage applied from the control circuit 7 to thermally expand the second arm 12b, and changes the delay of the optical phase of the light propagating through the second arm 12b. Controls the light intensity or the light phase of the light output of the MZI.

制御回路7が図4に示す第2の実施形態の制御回路5と異なる点は、PI制御回路41、第1の演算回路22、バイアス電源23、第2の演算回路25及び加算部26に代えてPI制御回路71、第1の演算回路72a、第1のバイアス電源73a、第2の演算回路75a及び第1の加算部76aを備える点、ならびに、第3の演算回路72b、第2のバイアス電源73b、第4の演算回路75b及び第2の加算部76bをさらに備える点である。なお、第1のヒータ62a及び第2のヒータ62bを、制御回路7の構成要素とみなしてもよい。 The difference between the control circuit 7 and the control circuit 5 of the second embodiment shown in FIG. 4 is that the PI control circuit 41, the first arithmetic circuit 22, the bias power supply 23, the second arithmetic circuit 25, and the adder 26 are replaced. A point including a PI control circuit 71, a first arithmetic circuit 72a, a first bias power supply 73a, a second arithmetic circuit 75a and a first adder 76a, and a third arithmetic circuit 72b and a second bias. A power source 73b, a fourth arithmetic circuit 75b, and a second addition unit 76b are further provided. The first heater 62a and the second heater 62b may be regarded as components of the control circuit 7.

PI制御回路71は、誤差検出信号に基づいて、第1の演算回路72aに第1のヒータ62aのヒータ電力をフィードバック信号により指示し、第3の演算回路72bに第2のヒータ62bのヒータ電力をフィードバック信号により指示する。 The PI control circuit 71 instructs the first calculation circuit 72a of the heater power of the first heater 62a by the feedback signal based on the error detection signal, and the third calculation circuit 72b is instructed by the heater power of the second heater 62b. Is indicated by a feedback signal.

第1の演算回路72aは、PI制御回路71からフィードバック信号により指示されたヒータ電力に基づいてバイアス電圧を算出し、算出したバイアス電圧に基づいて第1のバイアス電源73aを制御する。第1のバイアス電源73a、第2の演算回路75a及び第1の加算部76aはそれぞれ、第2の実施形態のバイアス電源23、第2の演算回路25及び加算部26と同様に動作する。すなわち、第1のバイアス電源73aは、第1の演算回路72aの制御に従ってバイアス電圧Vbias1を供給する。第2の演算回路75aは、第1のヒータ62aの熱量の振幅が一定となるようにディザリングを加えるための周波数fdのディザ信号Vdither1を算出する。第1の加算部76aは、第1のバイアス電源73aから出力されるバイアス電圧Vbias1に、第2の演算回路75aが算出したディザ信号Vdither1を重畳した第1のバイアス電圧を、第1のヒータ62aに印加する。 The first arithmetic circuit 72a calculates a bias voltage based on the heater power instructed by the feedback signal from the PI control circuit 71, and controls the first bias power supply 73a based on the calculated bias voltage. The first bias power supply 73a, the second calculation circuit 75a, and the first addition unit 76a operate in the same manner as the bias power supply 23, the second calculation circuit 25, and the addition unit 26 of the second embodiment, respectively. That is, the first bias power supply 73a supplies the bias voltage Vbias1 according to the control of the first arithmetic circuit 72a. The second arithmetic circuit 75a calculates a dither signal Vdither1 having a frequency fd for applying dithering so that the amplitude of the amount of heat of the first heater 62a becomes constant. The first addition unit 76a superimposes the dither signal Vdither1 calculated by the second arithmetic circuit 75a on the bias voltage Vbias1 output from the first bias power supply 73a, and applies the first bias voltage to the first heater 62a. Apply to.

第3の演算回路72b、第2のバイアス電源73b、第4の演算回路75b及び第2の加算部76bはそれぞれ、第2のヒータ62bへ印加する第2のバイアス電圧に関して、第1の演算回路72a、第1のバイアス電源73a、第2の演算回路75a及び第1の加算部76aと同様の処理を行う。すなわち、第3の演算回路72bは、PI制御回路71からフィードバック信号により指示されたヒータ電力に基づいてバイアス電圧を算出し、算出したバイアス電圧に基づいて第2のバイアス電源73bを制御する。第2のバイアス電源73bは、第3の演算回路72bの制御に従ってバイアス電圧Vbias2を供給する。第4の演算回路75bは、第2のヒータ62bの熱量の振幅が一定となるようにディザリングを加えるための周波数fdのディザ信号Vdither2を算出する。ただし、ディザ信号Vdither2は、ディザ信号Vdither1よりも位相を180度遅らせる。第2の加算部76bは、第2のバイアス電源73bのバイアス電圧Vbias2に、第4の演算回路75bが出力したディザ信号Vdither2を重畳した第2のバイアス電圧を、第2のヒータ62bに印加する。 The third arithmetic circuit 72b, the second bias power supply 73b, the fourth arithmetic circuit 75b, and the second adder 76b are each the first arithmetic circuit with respect to the second bias voltage applied to the second heater 62b. The same processing as the 72a, the first bias power supply 73a, the second arithmetic circuit 75a, and the first addition unit 76a is performed. That is, the third arithmetic circuit 72b calculates the bias voltage based on the heater power instructed by the feedback signal from the PI control circuit 71, and controls the second bias power supply 73b based on the calculated bias voltage. The second bias power supply 73b supplies the bias voltage Vbias2 according to the control of the third arithmetic circuit 72b. The fourth arithmetic circuit 75b calculates the dither signal Vdither2 having a frequency fd for applying dithering so that the amplitude of the amount of heat of the second heater 62b becomes constant. However, the dither signal Vdither2 lags the phase of the dither signal Vdither1 by 180 degrees. The second addition unit 76b applies a second bias voltage to the second heater 62b by superimposing the dither signal Vdither2 output by the fourth arithmetic circuit 75b on the bias voltage Vbias2 of the second bias power supply 73b. ..

本実施形態の光変調器6の遅延量制御部は、第1及び第2の実施形態と同様にヒータである。本実施形態では第2の実施形態と同様、MZIを単なる干渉計ではなく光変調器として活用するが、信号フォーマットはCarrier Suppressed Return to Zero(CS-RZ)である。信号フォーマットの違いによる本実施形態と第2の実施形態との差分は2つある。まず第1に、光変調器6におけるMZIの2つのアーム、すなわち、第1のアーム12a及び第2のアーム12bを、プッシュプルで駆動する必要がある。このため、図4に示す第2の実施形態の駆動アンプ51に代えて、差動出力型駆動アンプ52を用い、差動出力型駆動アンプ52の相反する2つの出力の一方を第1の光位相制御器61aに加え、他方を第2の光位相制御器61bに加える。これにより、光変調器6の第1のアーム12a及び第2のアーム12bの2つのアームの光位相をプッシュプルに変調する。すなわち、第1の光位相制御器61aが第1のアーム12aを伝送するCW光の光位相を進ませる(又は遅らせる)とき、第2の光位相制御器61bは第2のアーム12bを伝送するCW光の光位相を遅らせる(又は進ませる)。 The delay amount control unit of the light modulator 6 of the present embodiment is a heater as in the first and second embodiments. In this embodiment, as in the second embodiment, MZI is used not as a mere interferometer but as an optical modulator, but the signal format is Carrier Suppressed Return to Zero (CS-RZ). There are two differences between the present embodiment and the second embodiment due to the difference in the signal format. First, it is necessary to drive the two arms of the MZI in the light modulator 6, that is, the first arm 12a and the second arm 12b by push-pull. Therefore, instead of the drive amplifier 51 of the second embodiment shown in FIG. 4, a differential output type drive amplifier 52 is used, and one of the two contradictory outputs of the differential output type drive amplifier 52 is the first light. In addition to the phase controller 61a, the other is added to the second optical phase controller 61b. As a result, the optical phases of the two arms of the first arm 12a and the second arm 12b of the light modulator 6 are modulated to push-pull. That is, when the first optical phase controller 61a advances (or delays) the optical phase of the CW light transmitting the first arm 12a, the second optical phase controller 61b transmits the second arm 12b. Delays (or advances) the optical phase of CW light.

第2の実施形態とのもう一つの差分は、PI制御回路71は、差動出力型駆動アンプ52の出力が0レベルである瞬間に、光変調器6の出力光パワが最小となるようにバイアス電圧を制御するという点である。本実施形態では、バイアス電圧もまたプッシュプルに制御している。すなわち、PI制御回路71は、第1のアーム12aの第1のヒータ62aと第2のアーム12bの第2のヒータ62bとを用い、片方のヒータ電力を上げる場合は他方のヒータ電力を下げるという制御を行う。 Another difference from the second embodiment is that the PI control circuit 71 minimizes the output optical power of the light modulator 6 at the moment when the output of the differential output type drive amplifier 52 is at 0 level. The point is to control the bias voltage. In this embodiment, the bias voltage is also controlled by push-pull. That is, the PI control circuit 71 uses the first heater 62a of the first arm 12a and the second heater 62b of the second arm 12b, and when the heater power of one is increased, the heater power of the other is decreased. Take control.

CS-RZ信号の生成に当たっては、前述のとおり駆動信号はプッシュプル駆動が必須であるが、バイアス電圧の制御については必ずしもプッシュプルである必要はない。しかしプッシュプル制御を用いることにより、単一のヒータを用いた構成と比較して、半分の発熱量で同一の光位相差の制御範囲を確保できるため、第1及び第2のバイアス電源の電流容量を小さく抑えることが出来るという利点がある。 In generating the CS-RZ signal, push-pull drive is indispensable for the drive signal as described above, but push-pull is not necessarily required for the control of the bias voltage. However, by using push-pull control, it is possible to secure the same optical phase difference control range with half the calorific value compared to the configuration using a single heater, so the current of the first and second bias power supplies There is an advantage that the capacity can be kept small.

ただし、ポッケルス効果による光位相の制御と異なり、ヒータの発熱と遅延量の変化は印加電圧の正負によらない。そのため、ヒータ電力をプッシュプルに制御するためには、オフセットとなるヒータ電力Woffsetを用意し、第1のヒータ62aのヒータ電力が(Woffset+Wbias)、第2のヒータ62bのヒータ電力が(Woffset-Wbias)となるように制御をする。ここで、Woffsetは正の値であるが、Wbiasは正負両方の値をとることが出来る。熱量は負の値をとらないから、(Woffset+Wbias)及び(Woffset-Wbias)は常に正の値となるため、-Woffset<Wbias<Woffsetという制限は生じる。 However, unlike the control of the optical phase by the Pockels effect, the heat generation of the heater and the change in the delay amount do not depend on the positive or negative of the applied voltage. Therefore, in order to control the heater power to push-pull, an offset heater power Woffset is prepared, the heater power of the first heater 62a is ( Woffset + W bias ), and the heater power of the second heater 62b is set. (W offset -W bias ) is controlled. Here, W offset is a positive value, but W bias can take both positive and negative values. Since the amount of heat does not take a negative value, (W offset + W bias ) and (W offset -W bias ) are always positive values, so that the limitation of -W offset <W bias <W offset arises.

本実施形態においても、第1のヒータ62aのヒータ電力(Woffset+Wbias)及び第2のヒータ62bのヒータ電力(Woffset-Wbias)にディザリングを加える。同期検波回路282の検出効率を高めるためには、第1のヒータ62aのヒータ電力に加えるディザリングと第2のヒータ62bのヒータ電力に加えるディザリングとは、同一周波数fdとし、かつ逆位相にすることが望ましい。 Also in this embodiment, dithering is added to the heater power (W office + W bias ) of the first heater 62a and the heater power (W office − W bias ) of the second heater 62b . In order to improve the detection efficiency of the synchronous detection circuit 282, the dithering applied to the heater power of the first heater 62a and the dithering applied to the heater power of the second heater 62b have the same frequency fd and are in opposite phase. It is desirable to do.

図7に、Wbiasに対する光変調器6からの出力光の光強度の変化を示す。前述のとおり-Woffset及びWoffset各々がWoffsetからの変化の下限及び上限となる。出力光強度に重畳するディザリング由来の強度変調成分に注目した時、周波数2fdの成分が最大でかつ周波数fdの成分が最小となるのは、第1の実施形態と同様に、出力光強度が最大又は最小となるときである。図7に示す範囲においては、出力光強度が最大又は最小となるときは、Wbias=W5、Wbias=w6、又は、Wbias=(W5+W6)/2の時である。このとき、同期検波結果は第1の実施形態と同様にゼロとなる。選択すべきはWbias=W5又はWbias=W6であって、Wbias=(W5+W6)/2は除外せねばならない。第1の実施形態と同様に、PI制御回路71は、同期検波結果が0となるWbias近傍での同期検波結果の符号から、Wbias=W5又はWbias=W6を正しく選択することが出来る。 FIG. 7 shows the change in the light intensity of the output light from the light modulator 6 with respect to W bias . As mentioned above-W offset and Woffset respectively are the lower and upper limits of the change from Woffset . When paying attention to the intensity modulation component derived from dithering superimposed on the output light intensity, the fact that the frequency 2fd component is the maximum and the frequency fd component is the minimum is that the output light intensity is the same as in the first embodiment. When it becomes the maximum or the minimum. In the range shown in FIG. 7, when the output light intensity becomes the maximum or the minimum, it is when W bias = W5, W bias = w6, or W bias = (W5 + W6) / 2. At this time, the synchronous detection result becomes zero as in the first embodiment. The choice should be W bias = W5 or W bias = W6, and W bias = (W5 + W6) / 2 must be excluded. Similar to the first embodiment, the PI control circuit 71 can correctly select W bias = W5 or W bias = W6 from the sign of the synchronous detection result in the vicinity of W bias where the synchronous detection result becomes 0. ..

前述のとおり、同期検波回路282によって得られた同期検波結果が誤差信号となるが、PI制御回路71は誤差信号が0に近づくよう、Wbiasを変更するためのフィードバック信号を定める。 As described above, the synchronous detection result obtained by the synchronous detection circuit 282 becomes an error signal, but the PI control circuit 71 determines a feedback signal for changing the W bias so that the error signal approaches 0.

ところで本実施形態では、第1のヒータ62aに印加される第1のバイアス電圧と第2のヒータ62bに印加される第2のバイアス電圧が異なるため、制御回路7に第1のバイアス電源73aと第2のバイアス電源73bとを用意する必要がある。第1のバイアス電源73aから出力させるバイアス電圧Vbias1は、電力Woffset+Wbiasを電圧に換算することで得られ、第2のバイアス電源73bから出力させるバイアス電圧Vbias2は、電力Woffset-Wbiasを電圧に換算することで得られる。かつ、Woffsetは定数であるから、制御すべき変数はWbiasのみとなり、PI制御回路71で定められるフィードバック信号はWbiasのみを制御対象として算出される。このフィードバック信号は第1の演算回路72aと第3の演算回路72bに帰還される。第1の実施形態と同様の手法で、第1の演算回路72aは、電力Woffset+WbiasをVbias1に換算し、第3の演算回路72bは、Woffset-WbiasをVbias2に換算する。 By the way, in the present embodiment, since the first bias voltage applied to the first heater 62a and the second bias voltage applied to the second heater 62b are different, the control circuit 7 is connected to the first bias power supply 73a. It is necessary to prepare a second bias power supply 73b. The bias voltage Vbias1 output from the first bias power supply 73a is obtained by converting the power Woffset + Wbias into a voltage, and the bias voltage Vbias2 output from the second bias power supply 73b is the power Woffset −Wbias . Obtained by converting to voltage. Moreover, since the W office is a constant, the variable to be controlled is only W bias , and the feedback signal defined by the PI control circuit 71 is calculated with only W bias as the control target. This feedback signal is fed back to the first arithmetic circuit 72a and the third arithmetic circuit 72b. In the same manner as in the first embodiment, the first arithmetic circuit 72a converts the power W offset + W bias into Vbias1 , and the third arithmetic circuit 72b converts Woffset −W bias into Vbias 2.

本実施形態ではディザリングを第1のアーム12aと第2のアーム12bの2つのアームに加えるため、Vdither1とVdither2の2つのディザ信号を用いる。Vdither1の振幅は、第1のヒータ52aのヒータ電力の振幅が一定となるように設定され、Vdither2の振幅は、第2のヒータ52bのヒータ電力の振幅が一定となるように設定される。この設定は、第1の実施形態と同様の手法により、第2の演算回路75a及び第4の演算回路75bにより演算される。すなわち、第2の演算回路75aは、Vbias1及びヒータ抵抗値Rの値を基にVdither1を設定し、第4の演算回路75bは、Vbias2の値及びヒータ抵抗値Rの値を基にVdither2を設定する。ただし、第4の演算回路75bは、ディザリングの効率を高めるため、Vdither2の位相をVdither1に対して180度遅らせる。これは、ディザ信号の電圧を正負反転させることで容易に実現できる。 In this embodiment, since dithering is applied to the two arms of the first arm 12a and the second arm 12b, two dither signals of Vdizer1 and Vdiser2 are used. The amplitude of Vdither1 is set so that the amplitude of the heater power of the first heater 52a is constant, and the amplitude of Vdither2 is set so that the amplitude of the heater power of the second heater 52b is constant. This setting is calculated by the second calculation circuit 75a and the fourth calculation circuit 75b by the same method as in the first embodiment. That is, the second arithmetic circuit 75a sets Vdizer1 based on the values of Vbias1 and the heater resistance value R, and the fourth arithmetic circuit 75b sets Vdizer2 based on the values of Vbias2 and the heater resistance value R. do. However, the fourth arithmetic circuit 75b delays the phase of Vdiser2 by 180 degrees with respect to Vdiser1 in order to improve the efficiency of dithering. This can be easily realized by inverting the voltage of the dither signal.

[第4の実施形態]
上述した第1~第3の実施形態では、PI制御回路によってフィードバック信号を生成する、フィードバック系についての説明を行ってきた。本実施形態は、フィードフォワード系への適用である。以下では、第2の実施形態との差分を中心に説明するが、この差分を第1の実施形態及び第3の実施形態に適用してもよい。
[Fourth Embodiment]
In the first to third embodiments described above, the feedback system that generates the feedback signal by the PI control circuit has been described. This embodiment is applied to a feed forward system. Hereinafter, the difference from the second embodiment will be mainly described, but this difference may be applied to the first embodiment and the third embodiment.

図8に、本実施形態の制御回路8の構成図を示す。同図において、図4に示す第2の実施形態と同一の部分には同一の符号を付し、その説明を省略する。同図に示す制御回路8が図4に示す第2の実施形態の制御回路4と異なる点は、フィードフォワード制御回路81と、光アッテネータ82をさらに備える点である。このような構成により、本実施形態の制御回路8は、フィードフォワード制御回路81からのフィードフォワード信号により、タップ27の後段に設けられた光アッテネータ82を制御する。 FIG. 8 shows a configuration diagram of the control circuit 8 of the present embodiment. In the figure, the same parts as those of the second embodiment shown in FIG. 4 are designated by the same reference numerals, and the description thereof will be omitted. The control circuit 8 shown in FIG. 4 differs from the control circuit 4 of the second embodiment shown in FIG. 4 in that it further includes a feedforward control circuit 81 and an optical attenuator 82. With such a configuration, the control circuit 8 of the present embodiment controls the optical attenuator 82 provided in the subsequent stage of the tap 27 by the feedforward signal from the feedforward control circuit 81.

第2の実施形態にて説明したように、PI制御回路41は誤差信号(すなわち同期検波結果)の絶対値が最大となるようにヒータ電力を調整するためのフィードバック信号を定める。従って、誤差信号がゼロに近い段階においては、ヒータ電力は目標値から大きく離れているということであり、フィードバックループが安定するまでの間は、伝送路に入力される光強度が急変することが予測される。とくに、PI制御におけるPの係数を大きめに設定した場合は、収束するまでの間、光強度が最適値近傍で振動を繰り返してしまう。これは伝送系から見れば不規則かつ予測不能な外乱に相当し、場合によっては伝送系に含まれる光装置の動作不安定を引き起こす。 As described in the second embodiment, the PI control circuit 41 defines a feedback signal for adjusting the heater power so that the absolute value of the error signal (that is, the synchronous detection result) is maximized. Therefore, when the error signal is close to zero, the heater power is far from the target value, and the light intensity input to the transmission line may change suddenly until the feedback loop stabilizes. is expected. In particular, when the coefficient of P in PI control is set to be large, the vibration is repeated in the vicinity of the optimum value of the light intensity until the light intensity converges. This corresponds to an irregular and unpredictable disturbance from the viewpoint of the transmission system, and in some cases causes unstable operation of the optical device included in the transmission system.

このような事態を避けるために、本実施形態では、誤差信号がゼロに近く、ヒータ電力が目標値から大きく離れていると判断される期間中は、フィードフォワード制御回路81は、光アッテネータ82にフィードフォワード信号を送り、光アッテネータ82の光損失を大きくする。誤差信号の絶対値が大きくなり、ヒータ電力と目標値との乖離が所定以内となり、ヒータ電力が目標値に十分近づいたと判断される状態で、フィードフォワード制御回路81は光アッテネータ82にフィードフォワード信号を送り、光アッテネータ82の光損失を減らしてゆく。 In order to avoid such a situation, in the present embodiment, the feed forward control circuit 81 is set to the optical attenuator 82 during the period when it is determined that the error signal is close to zero and the heater power is far from the target value. A feed-forward signal is sent to increase the optical loss of the optical attenuator 82. The feed forward control circuit 81 sends a feed forward signal to the optical attenuator 82 in a state where the absolute value of the error signal becomes large, the deviation between the heater power and the target value is within a predetermined value, and it is determined that the heater power is sufficiently close to the target value. To reduce the optical loss of the optical attenuator 82.

本実施形態ではこのような構成をとることにより、伝送路への光入力の急変を抑圧することができる。 In the present embodiment, by adopting such a configuration, it is possible to suppress a sudden change in the optical input to the transmission line.

[各実施形態のバリエーション]
今まで述べた各実施形態では、遅延量制御部はヒータであるものとした。しかしこれに限らず、遅延量制御部が半導体の非線形光学効果を用いるものであっても良い。この場合、PI制御回路21、41、71の制御対象はヒータ電力ではなくアームの遅延量であり、第1の演算回路22、72a及び第3の演算回路72bは、遅延量をバイアス電圧へと換算する制御を行う。
[Variations of each embodiment]
In each of the embodiments described so far, the delay amount control unit is assumed to be a heater. However, the present invention is not limited to this, and the delay amount control unit may use the non-linear optical effect of the semiconductor. In this case, the control target of the PI control circuits 21, 41, 71 is not the heater power but the delay amount of the arm, and the first calculation circuit 22, 72a and the third calculation circuit 72b shift the delay amount to the bias voltage. Control the conversion.

また今まで述べた各実施形態では、フィードバック系の初期値については言及しなかった。フィードバック系の立ち上げ時点において、第1又は第2の実施形態のヒータ電力をゼロからスタートする、あるいは第3の実施形態のWbiasをゼロからスタートする構成としても良い。より望ましくは、制御回路2、4、7、8は、フィードバック系が収束したときのバイアス電圧、又は制御量のパラメータであるヒータ電力やWbiasの値を不揮発性のメモリに記録しておき、系をたち下げた後もその記録を保持し続け、次に再度フィードバック系を立ち上げた際に、メモリに記録しておいた数値を初期値と用いてフィードバックを開始しても良い。最後に不揮発性メモリに書き込まれた時刻と、立上げ開始の時刻とには時間差があるため、不揮発性メモリに記録してあったバイアス電圧(あるいはヒータ電力やWbias)には修正が必要ではあるが、しかし収束までに要する時間を短縮できるという効果がある。 Further, in each of the embodiments described so far, the initial value of the feedback system is not mentioned. At the time of starting up the feedback system, the heater power of the first or second embodiment may be started from zero, or the W bias of the third embodiment may be started from zero. More preferably, the control circuits 2, 4, 7, and 8 record the bias voltage when the feedback system converges, or the heater power and W bias values, which are parameters of the control amount, in the non-volatile memory. The record may be maintained even after the system is lowered, and the feedback may be started using the numerical value recorded in the memory as the initial value when the feedback system is started again. Since there is a time difference between the time when it was last written to the non-volatile memory and the time when the startup starts, it is necessary to correct the bias voltage (or heater power or Wbias ) recorded in the non-volatile memory. However, it has the effect of shortening the time required for convergence.

上記の実施形態によれば、制御回路は、制御信号に対して非線形応答を行う系の制御、特に、光路長の制御機構が非線形応答をするタイプのMZI又はそのようなMZIを用いた光変調器の制御を行うに当たり、迅速な制御を達成し、また同期検波に用いるディザ信号が、システムに与える影響を一定値以下に抑えることが可能となる。 According to the above embodiment, the control circuit controls the system that makes a non-linear response to the control signal, particularly MZI of the type in which the control mechanism of the optical path length gives a non-linear response, or optical modulation using such MZI. In controlling the device, quick control can be achieved, and the influence of the dither signal used for synchronous detection on the system can be suppressed to a certain value or less.

以上説明した実施形態によれば、制御回路は、誤差検出部と、調整部と、制御部とを備える。誤差検出部は、系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する。調整部は、系に含まれる制御対象を制御信号に基づいて調整する。例えば、調整部は、バイアス電源23及び加算部26、第1のバイアス電源73a及び第1の加算部76a、第2のバイアス電源73b及び第2の加算部76bである。また、例えば、制御対象は、ヒータ13、第1のヒータ62a、第2のヒータ62bであり、制御信号は、これらに印加するバイアス電圧である。制御部は、検出された誤差信号に基づいて制御信号を生成することにより、調整部を介して制御対象へのフィードバック制御又はフィードフォワード制御を行い、系が基準の状態に近くなるよう制御する。例えば、制御部は、PI制御回路21、41及び第1の演算回路22、PI制御回路71、第1の演算回路72a及び第3の演算回路72bである。なお、フィードフォワード制御を行う場合、例えば、調整部は光アッテネータであり、制御信号はフィードフォワード信号である。制御信号と、制御信号に基づいて制御される制御対象の状態変化とは非線形な応答関係を有している。そこで、制御部は、この非線形の応答関係を補償する非線形補償演算処理を行った制御信号を生成して調整部に出力する。例えば、制御部は、誤差信号に対して比例係数をかける(P制御)か、積分処理を行う(I制御)か、微分処理を行う(D制御)かの少なくとも一つを行った上で、更に非線形補償演算処理を行って帰還信号となる制御信号を生成し、調整部に出力する。 According to the embodiment described above, the control circuit includes an error detection unit, an adjustment unit, and a control unit. The error detection unit detects an error signal that quantifies the difference between the current state of the system and the reference state. The adjusting unit adjusts the control target included in the system based on the control signal. For example, the adjusting unit is a bias power supply 23 and an addition unit 26, a first bias power supply 73a and a first addition unit 76a, a second bias power supply 73b and a second addition unit 76b. Further, for example, the control target is the heater 13, the first heater 62a, and the second heater 62b, and the control signal is the bias voltage applied to these. By generating a control signal based on the detected error signal, the control unit performs feedback control or feedforward control to the controlled object via the adjusting unit, and controls the system so as to be close to the reference state. For example, the control unit is a PI control circuit 21, 41, a first arithmetic circuit 22, a PI control circuit 71, a first arithmetic circuit 72a, and a third arithmetic circuit 72b. When performing feedforward control, for example, the adjusting unit is an optical attenuator, and the control signal is a feedforward signal. The control signal and the state change of the controlled object controlled based on the control signal have a non-linear response relationship. Therefore, the control unit generates a control signal that has been subjected to nonlinear compensation arithmetic processing to compensate for this nonlinear response relationship, and outputs the control signal to the adjustment unit. For example, the control unit performs at least one of multiplying the error signal by a proportional coefficient (P control), performing integral processing (I control), and performing differential processing (D control). Further, the nonlinear compensation calculation process is performed to generate a control signal as a feedback signal, which is output to the adjustment unit.

系を、MZI又はMZI型光変調器としてもよい。MZIは、入力された光を二つに分岐する分岐部(例えば、第1の光カプラ11)と、分岐された一方の光を伝送する第1のアームと、分岐された他方の光を伝送する第2のアームと、第1のアームを伝送した光及び第2のアームを伝送した光を合波する合波部(例えば、第2の光カプラ14)とを有する。制御対象は、MZIの第1のアーム又は第2のアームの少なくとも一方の光の遅延量を制御する遅延量制御部である。調整部は、遅延量制御部を制御信号に基づいて調整する。この場合、遅延量制御部による制御対象は、アームを伝送する光の遅延量であるが、遅延量により制御されるMZI出力光の位相や光強度でもよい。制御信号は、電気信号であり、制御部は、非線形補償演算処理において、遅延量制御部に生じる遅延量と制御信号との間の非線形の応答関係を補償する。 The system may be an MZI or MZI type optical modulator. The MZI transmits a branch portion (for example, the first optical coupler 11) that branches the input light into two, a first arm that transmits one of the branched lights, and the other branched light. It has a second arm, and a merging unit (for example, a second optical coupler 14) that combines the light transmitted through the first arm and the light transmitted through the second arm. The control target is a delay amount control unit that controls the delay amount of light of at least one of the first arm and the second arm of MZI. The adjusting unit adjusts the delay amount control unit based on the control signal. In this case, the control target by the delay amount control unit is the delay amount of the light transmitted through the arm, but may be the phase or light intensity of the MZI output light controlled by the delay amount. The control signal is an electric signal, and the control unit compensates for the non-linear response relationship between the delay amount generated in the delay amount control unit and the control signal in the non-linear compensation arithmetic processing.

調整部は、遅延量制御部を調整することにより、マッハツェンダ干渉計の第1のアームと第2のアームとをプッシュプルに変更してもよい。制御部は、第1のアーム及び第2のアームのうち一方を伝送する光に対して遅延量をXだけ増加させる場合は、他方のアームを伝送する光に対して遅延量をXだけ減少させる。遅延量Xの値と調整部への制御信号との間には非線形な応答関係があり、非線形補償演算処理によりこの非線形な対応関係を補償する。 The adjusting unit may change the first arm and the second arm of the Mach-Zehnder interferometer to push-pull by adjusting the delay amount control unit. When the control unit increases the delay amount by X with respect to the light transmitted through one of the first arm and the second arm, the control unit decreases the delay amount by X with respect to the light transmitted through the other arm. .. There is a non-linear response relationship between the value of the delay amount X and the control signal to the adjustment unit, and this non-linear correspondence is compensated by the non-linear compensation arithmetic processing.

調整部は、第1のアームを伝送する光の遅延量を熱膨張により変更する第1のヒータと、第2のアームを伝送する光の遅延量を熱膨張により変更する第2のヒータに対して、電圧又は電流を供給する構成であってもよい。制御部は、第1のヒータと第2のヒータの一方のヒータ電力をオフセット電力Woffset+バイアス電力Wbiasとする場合に、他方のヒータ電力をオフセット電力Woffset-バイアス電力Wbiasとなるよう調整部を介して遅延量制御部を制御する。非線形補償演算処理は、制御信号とバイアス電力との間の非線形の応答関係を補償する。 The adjusting unit is for the first heater that changes the delay amount of the light transmitted through the first arm by thermal expansion and the second heater that changes the delay amount of the light transmitted through the second arm by thermal expansion. It may be configured to supply voltage or current. When the heater power of one of the first heater and the second heater is offset power W offset + bias power W bias , the control unit sets the other heater power to offset power W offset -bias power W bias . The delay amount control unit is controlled via the adjustment unit. The non-linear compensation arithmetic process compensates for the non-linear response relationship between the control signal and the bias power.

また、制御部は、発振器と、ディザリング効率補償部とを備えてもよい。制御信号と、制御信号に基づく制御対象の状態変化とが非線形な応答関係を有していることにより、ディザ信号の振幅と、調整部が制御対象にディザリングを加えたときの系の状態の変動とに非線形な対応関係が生じる。ディザリング効率補償部は、この非線形な対応関係を補償する。調整部は、発振器の出力に基づく周波数であり、かつ、ディザリング効率補償部により上記の非線形な対応関係が補償されたディザ信号を制御対象に印加する。例えば、ディザリング効率補償部は、第2の演算回路25、75a、第4の演算回路75bであり、調整部は、加算部26、第1の加算部76a、第2の加算部76bである。誤差検出部は、制御信号に基づいて調整部が制御対象にディザリングを加えた系の状態を同期検波し、同期検波の結果と基準の状態との差分を定量化した誤差信号を検出する。 Further, the control unit may include an oscillator and a dithering efficiency compensation unit. Since the control signal and the state change of the controlled object based on the control signal have a non-linear response relationship, the amplitude of the dither signal and the state of the system when the adjusting unit applies dithering to the controlled object. A non-linear correspondence with fluctuations occurs. The dithering efficiency compensator compensates for this non-linear correspondence. The adjusting unit applies a dither signal having a frequency based on the output of the oscillator and having the dithering efficiency compensating unit compensating for the above-mentioned non-linear correspondence to the controlled object. For example, the dithering efficiency compensation unit is the second arithmetic circuit 25, 75a and the fourth arithmetic circuit 75b, and the adjustment unit is the addition unit 26, the first addition unit 76a, and the second addition unit 76b. .. The error detection unit synchronously detects the state of the system in which the adjustment unit adds dithering to the controlled object based on the control signal, and detects an error signal that quantifies the difference between the result of the synchronous detection and the reference state.

系がMZI又はMZI型光変調器である場合、制御信号は電気信号である。これはアナログ的な電気信号であってもよく、また制御量を数値で示したディジタル的な信号であってもよい。発振器は、周波数fdのリファレンス信号を出力する。制御部は、周波数fdにより変動する電気信号のディザ信号に基づいて第1のアーム及び第2のアームのうち少なくとも一方のアームを伝送する光の遅延量に周波数fdのディザリングを加えるよう調整部を制御する。ディザリング効率補償部は、ディザ信号の振幅と調整部がディザリングを加えることにより生じる遅延量の変動との非線形な対応関係を補償することにより、ディザリングにより生じる遅延量の増減の振幅を一定に保つ。 If the system is an MZI or MZI type light modulator, the control signal is an electrical signal. This may be an analog electric signal, or may be a digital signal indicating a control amount numerically. The oscillator outputs a reference signal with a frequency of fd. The control unit adjusts the dithering of the frequency fd to the delay amount of the light transmitted through at least one of the first arm and the second arm based on the dither signal of the electric signal fluctuating by the frequency fd. To control. The dithering efficiency compensator compensates for the non-linear correspondence between the amplitude of the dither signal and the fluctuation of the delay amount caused by the dithering by the adjusting unit, so that the amplitude of the increase / decrease in the delay amount caused by dithering is constant. Keep in.

また、制御部は、MZI又はMZI型光変調器の第1のアーム及び第2のアームの遅延量Yを振幅ΔYの範囲で相反的にディザリングするよう調整部を制御してもよい。調整部は、第1のアーム及び第2のアームのうち一方のアームの遅延量がY+ΔYからY-ΔYに変化するときは、他方のアームの遅延量がY-ΔYからY+ΔYへと変化するようディザリングを行う。ディザリング効率補償部は、遅延量Yの値によらず振幅ΔYが一定となるよう非線形な対応関係を補償する。 Further, the control unit may control the adjustment unit so that the delay amount Y of the first arm and the second arm of the MZI or MZI type optical modulator is reciprocally dithered within the range of the amplitude ΔY. When the delay amount of one of the first arm and the second arm changes from Y + ΔY to Y−ΔY, the adjusting unit causes the delay amount of the other arm to change from Y−ΔY to Y + ΔY. Do dithering. The dithering efficiency compensating unit compensates for the non-linear correspondence so that the amplitude ΔY is constant regardless of the value of the delay amount Y.

また、遅延量制御部は、MZI又はMZI型光変調器の第1のアーム及び第2のアームの少なくとも片方を熱膨張させるヒータへ電圧又は電流を供給する機能を有しており、調整部は、ヒータへ印加される電圧又は電流にディザリングを加える。ディザリング効率補償部は、ディザリングによるヒータの発熱量の増減の振幅が一定となるように、ヒータに印加される電圧又は電流とヒータの発熱量との間の非線形性な対応関係を補償する。 Further, the delay amount control unit has a function of supplying a voltage or current to a heater that thermally expands at least one of the first arm and the second arm of the MZI or MZI type optical modulator, and the adjustment unit has a function. , Add dithering to the voltage or current applied to the heater. The dithering efficiency compensator compensates for the non-linear correspondence between the voltage or current applied to the heater and the calorific value of the heater so that the amplitude of increase / decrease in the calorific value of the heater due to dithering is constant. ..

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。 Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and includes designs and the like within a range that does not deviate from the gist of the present invention.

1…MZI, 2…制御回路, 3…光変調器, 4…制御回路, 5…制御回路, 6…光変調器, 7…制御回路, 8…制御回路, 11…第1の光カプラ, 12a…第1のアーム, 12b…第2のアーム, 13…ヒータ, 14…第2の光カプラ, 21…PI制御回路, 22…第1の演算回路, 23…バイアス電源, 24…発振器, 25…第2の演算回路, 26…加算部, 27…タップ, 28…誤差検出回路, 31…光位相制御器, 41…PI制御回路, 51…駆動アンプ, 52…差動出力型駆動アンプ, 52a…第1のヒータ, 52b…第2のヒータ, 61a…第1の光位相制御器, 61b…第2の光位相制御器, 62a…第1のヒータ, 62b…第2のヒータ, 71…PI制御回路, 72a…第1の演算回路, 72b…第3の演算回路, 73a…第1のバイアス電源, 73b…第2のバイアス電源, 75a…第2の演算回路, 75b…第4の演算回路, 76a…第1の加算部, 76b…第2の加算部, 81…フィードフォワード制御回路, 82…光アッテネータ, 281…光パワモニタ, 282…同期検波回路 1 ... MZI, 2 ... control circuit, 3 ... optical modulator, 4 ... control circuit, 5 ... control circuit, 6 ... optical modulator, 7 ... control circuit, 8 ... control circuit, 11 ... first optical coupler, 12a ... 1st arm, 12b ... 2nd arm, 13 ... heater, 14 ... second optical coupler, 21 ... PI control circuit, 22 ... first arithmetic circuit, 23 ... bias power supply, 24 ... oscillator, 25 ... 2nd arithmetic circuit, 26 ... adder, 27 ... tap, 28 ... error detection circuit, 31 ... optical phase controller, 41 ... PI control circuit, 51 ... drive amplifier, 52 ... differential output type drive amplifier, 52a ... 1st heater, 52b ... 2nd heater, 61a ... 1st optical phase controller, 61b ... 2nd optical phase controller, 62a ... 1st heater, 62b ... 2nd heater, 71 ... PI control Circuit, 72a ... 1st arithmetic circuit, 72b ... 3rd arithmetic circuit, 73a ... 1st bias power supply, 73b ... 2nd bias power supply, 75a ... 2nd arithmetic circuit, 75b ... 4th arithmetic circuit, 76a ... 1st adder, 76b ... 2nd adder, 81 ... Feed forward control circuit, 82 ... Optical attenuator, 281 ... Optical power monitor, 282 ... Synchronous detector circuit

Claims (8)

系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する誤差検出部と、
前記系に含まれる制御対象を制御信号に基づいて調整する調整部と、
前記誤差信号に基づいて前記制御信号を生成することにより、前記調整部を介して前記制御対象へのフィードバック制御又はフィードフォワード制御を行い、前記系が基準の状態に近くなるよう制御する制御部とを備え、
前記制御部は、PI制御回路及び非線形補償用演算回路を備え、
前記PI制御回路は、前記誤差信号に比例係数をかけるP制御および積分処理を行うI制御を行うことにより前記制御対象の状態変化の目標値を決定し、
前記非線形補償用演算回路は、前記PI制御回路から指示された前記目標値に基づき、前記制御信号と、前記制御対象の状態変化との非線形の応答関係を補償する非線形補償演算処理を行った上で、前記制御信号を生成する、
制御回路。
An error detector that detects an error signal that quantifies the difference between the current state of the system and the reference state, and
An adjustment unit that adjusts the control target included in the system based on the control signal,
By generating the control signal based on the error signal, feedback control or feedforward control to the controlled object is performed via the adjusting unit, and the control unit controls the system so as to be close to the reference state. Equipped with
The control unit includes a PI control circuit and a non-linear compensation arithmetic circuit.
The PI control circuit determines a target value of a state change of the controlled object by performing P control for multiplying the error signal by a proportional coefficient and I control for performing integration processing.
The nonlinear compensation arithmetic circuit performs nonlinear compensation arithmetic processing for compensating for the nonlinear response relationship between the control signal and the state change of the controlled object based on the target value instructed by the PI control circuit . Above, the control signal is generated.
Control circuit.
前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第1のアームと、分岐された他方の前記光を伝送する第2のアームと、前記第1のアームを伝送した前記光及び前記第2のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、
前記制御対象は、前記第1のアーム又は前記第2のアームの少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、
前記調整部は、前記遅延量制御部を前記制御信号に基づいて調整し、
前記非線形補償用演算回路は、前記非線形補償演算処理において、前記遅延量制御部に生じる遅延量と前記制御信号との間の非線形の応答関係を補償する、
請求項1に記載の制御回路。
The system includes a branch portion that branches the input light into two, a first arm that transmits the branched light, and a second arm that transmits the branched light. It is a Mach Zenda interferometer having the light transmitted through the first arm and the combined wave portion for merging the light transmitted through the second arm.
The control target is a delay amount control unit that controls the delay amount of the light of at least one of the first arm and the second arm.
The adjusting unit adjusts the delay amount control unit based on the control signal.
The nonlinear compensation arithmetic circuit compensates for the nonlinear response relationship between the delay amount generated in the delay amount control unit and the control signal in the nonlinear compensation arithmetic processing.
The control circuit according to claim 1.
前記調整部は、前記遅延量制御部を調整することにより前記第1のアームの前記光及び前記第2のアームの前記光の遅延量をプッシュプルに制御し、
前記制御部は、前記第1のアーム及び前記第2のアームのうち一方の遅延量をXだけ増加させる場合は、他方の遅延量をXだけ減少させるように前記調整部を介して前記遅延量制御部を制御し、
前記非線形補償演算処理は、前記制御信号と前記Xとの間の非線形の応答関係を補償する、
請求項2に記載の制御回路。
By adjusting the delay amount control unit, the adjusting unit controls the delay amount of the light of the first arm and the light of the second arm in a push-pull manner.
When the delay amount of one of the first arm and the second arm is increased by X, the control unit via the adjustment unit so as to decrease the delay amount of the other arm by X. Control the control unit,
The non-linear compensation arithmetic processing compensates for the non-linear response relationship between the control signal and the X.
The control circuit according to claim 2.
前記遅延量制御部は、前記第1のアームを伝送する前記光の遅延量を熱膨張により変更する第1のヒータと、前記第2のアームを伝送する前記光の遅延量を熱膨張により変更する第2のヒータとからなり、
前記調整部は、前記制御信号に基づき前記第1のヒータ及び第2のヒータへ電圧又は電流を供給し、
前記制御部は、予め定められたオフセット電力を用いて、前記第1のヒータ及び前記第2のヒータのうちの一方のヒータ電力がオフセット電力にΔWを加算した値である場合に、他方のヒータ電力を、前記オフセット電力から前記ΔWを減算した値とするよう前記調整部を介して前記遅延量制御部を制御し、
前記非線形補償演算処理は、前記制御信号と前記ΔWとの間の非線形の応答関係を補償する、
請求項2に記載の制御回路。
The delay amount control unit changes the delay amount of the light transmitted through the first arm by thermal expansion of the first heater and the light delayed amount transmitted by the second arm by thermal expansion. It consists of a second heater that
The adjusting unit supplies a voltage or a current to the first heater and the second heater based on the control signal.
The control unit uses a predetermined offset power, and when the heater power of one of the first heater and the second heater is a value obtained by adding ΔW to the offset power, the other heater. The delay amount control unit is controlled via the adjustment unit so that the electric power is a value obtained by subtracting the ΔW from the offset power.
The non-linear compensation arithmetic processing compensates for the non-linear response relationship between the control signal and the ΔW.
The control circuit according to claim 2.
前記制御部は、
予め定められた周波数fdで発振する発振器と、
前記非線形の応答関係によって生じる、ディザ信号の振幅と、前記調整部が前記制御対象にディザリングを加えたときの前記系の状態の変動との非線形な対応関係を補償するディザリング効率補償部と、を備え、
前記調整部は、前記ディザリング効率補償部により前記非線形な対応関係が補償された前記周波数fdのディザ信号を前記制御対象に加え、
前記誤差検出部は、前記調整部が前記制御対象にディザリングを加えた前記系の状態を同期検波し、前記系の現在の状態と基準の状態との差分を定量化した前記誤差信号を検出する、
請求項1に記載の制御回路。
The control unit
An oscillator that oscillates at a predetermined frequency fd,
A dithering efficiency compensating unit that compensates for a non-linear correspondence between the amplitude of the dither signal generated by the non-linear response relationship and the fluctuation of the state of the system when the dithering unit applies dithering to the controlled object. , Equipped with
The adjusting unit adds the dither signal of the frequency fd whose non-linear correspondence is compensated by the dithering efficiency compensating unit to the controlled object.
The error detection unit detects the error signal in which the adjustment unit synchronously detects the state of the system in which dithering is applied to the control target and quantifies the difference between the current state of the system and the reference state. do,
The control circuit according to claim 1.
前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第1のアームと、分岐された他方の前記光を伝送する第2のアームと、前記第1のアームを伝送した前記光及び前記第2のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、
前記制御対象は、前記第1のアーム又は前記第2のアームのうち少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、
前記調整部は、前記第1のアーム及び前記第2のアームのうち少なくとも一方のアームを伝送する光の遅延量を制御すると共に、前記第1のアーム及び前記第2のアームのうち少なくとも一方のアームを伝送する前記光の遅延量に前記周波数fdのディザリングを加えるよう前記遅延量制御部を制御し、
前記ディザリング効率補償部は、前記ディザ信号の振幅と前記調整部がディザリングを加えることにより生じる前記遅延量の変動との前記非線形な対応関係を補償することにより、ディザリングにより生じる前記遅延量の増減の振幅を一定に保つ、
請求項5に記載の制御回路。
The system includes a branch portion that branches the input light into two, a first arm that transmits the branched light, and a second arm that transmits the branched light. It is a Mach Zenda interferometer having the light transmitted through the first arm and the combined wave portion for merging the light transmitted through the second arm.
The control target is a delay amount control unit that controls the delay amount of the light of at least one of the first arm and the second arm.
The adjusting unit controls the delay amount of light transmitted through at least one of the first arm and the second arm, and at least one of the first arm and the second arm. The delay amount control unit is controlled so as to add dithering of the frequency fd to the delay amount of the light transmitted through the arm.
The dithering efficiency compensating unit compensates for the non-linear correspondence between the amplitude of the dither signal and the fluctuation of the delay amount caused by the dithering by the adjusting unit, thereby causing the delay amount due to dithering. Keep the amplitude of increase / decrease constant,
The control circuit according to claim 5.
前記調整部は、前記第1のアーム及び前記第2のアームの遅延量Yを相反的に振幅ΔYの範囲でディザリングし、前記第1のアーム及び前記第2のアームのうち一方のアームの遅延量がY+ΔYからY-ΔYへと変化するときは他方のアームの遅延量がY-ΔYからY+ΔYへと変化するようディザリングを行い、かつ、
前記ディザリング効率補償部は、Yの値によらず常にΔYが一定となるよう前記非線形な対応関係を補償する、
請求項6に記載の制御回路。
The adjusting unit dithers the delay amount Y of the first arm and the second arm in a range of amplitude ΔY, and causes one of the first arm and the second arm. When the delay amount changes from Y + ΔY to Y−ΔY, dithering is performed so that the delay amount of the other arm changes from Y−ΔY to Y + ΔY, and
The dithering efficiency compensating unit compensates for the non-linear correspondence so that ΔY is always constant regardless of the value of Y.
The control circuit according to claim 6.
前記遅延量制御部は、前記第1のアーム及び前記第2のアームの少なくとも片方を熱膨張させるヒータを有し、
前記調整部は、前記ヒータへ印加する電圧又は電流にディザリングを加え、
前記ディザリング効率補償部は、ディザリングによる前記ヒータの発熱量の増減の振幅が一定となるように前記ヒータに印加される電圧又は電流と前記ヒータの発熱量との非線形性な対応関係を補償する、
請求項6に記載の制御回路。
The delay amount control unit has a heater that thermally expands at least one of the first arm and the second arm.
The adjusting unit applies dithering to the voltage or current applied to the heater.
The dithering efficiency compensating unit compensates for a non-linear correspondence between the voltage or current applied to the heater and the calorific value of the heater so that the amplitude of increase / decrease in the calorific value of the heater due to dithering becomes constant. do,
The control circuit according to claim 6.
JP2018102766A 2018-05-29 2018-05-29 Control circuit Active JP7011534B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018102766A JP7011534B2 (en) 2018-05-29 2018-05-29 Control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018102766A JP7011534B2 (en) 2018-05-29 2018-05-29 Control circuit

Publications (2)

Publication Number Publication Date
JP2019207330A JP2019207330A (en) 2019-12-05
JP7011534B2 true JP7011534B2 (en) 2022-02-10

Family

ID=68768544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018102766A Active JP7011534B2 (en) 2018-05-29 2018-05-29 Control circuit

Country Status (1)

Country Link
JP (1) JP7011534B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003021815A (en) 2001-07-10 2003-01-24 Fdk Corp Optical waveguide device
JP2009244351A (en) 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The Control method for optical device and optical device control device
JP2009253934A (en) 2008-04-11 2009-10-29 Hitachi Communication Technologies Ltd Optical receiving apparatus
WO2010064417A1 (en) 2008-12-02 2010-06-10 日本電信電話株式会社 Light modulator
JP2014103594A (en) 2012-11-21 2014-06-05 Fujitsu Ltd Optical transmitter, optical transmission method, and optical transmission program
JP2015219523A (en) 2014-05-21 2015-12-07 富士通株式会社 System and method for thermally tuning optical device
US20170285436A1 (en) 2015-11-04 2017-10-05 Coriant Advanced Technology, LLC Differential phase biasing modulator apparatus and method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461108B2 (en) * 1997-07-09 2003-10-27 日本電信電話株式会社 Light output intensity control circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003021815A (en) 2001-07-10 2003-01-24 Fdk Corp Optical waveguide device
JP2009244351A (en) 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The Control method for optical device and optical device control device
JP2009253934A (en) 2008-04-11 2009-10-29 Hitachi Communication Technologies Ltd Optical receiving apparatus
WO2010064417A1 (en) 2008-12-02 2010-06-10 日本電信電話株式会社 Light modulator
JP2014103594A (en) 2012-11-21 2014-06-05 Fujitsu Ltd Optical transmitter, optical transmission method, and optical transmission program
JP2015219523A (en) 2014-05-21 2015-12-07 富士通株式会社 System and method for thermally tuning optical device
US20170285436A1 (en) 2015-11-04 2017-10-05 Coriant Advanced Technology, LLC Differential phase biasing modulator apparatus and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
川上広人、他,"非対称バイアスディザリングによる光n‐QAM信号用自動バイアス制御方式の提案と実証",2012年電子情報通信学会総合大会講演論文集,通信2,2012年03月06日,Page.433

Also Published As

Publication number Publication date
JP2019207330A (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP5924349B2 (en) Optical transmitter and bias control method for optical modulator
JP5506575B2 (en) Optical modulator, optical transmitter, and bias adjustment method
US20080094123A1 (en) Bias-Control for Optical Mach-Zehnder Modulators with Voltage-Induced Optical Absorption
US20080219678A1 (en) Control system and control method for controlling optical modulator
US5073331A (en) Modulation method for use in a semiconductor laser and an apparatus therefor
JPH10123471A (en) Light transmitter
WO2011001714A1 (en) Optical transmission device and optical transmission method
JP2005202400A (en) Optical modulating apparatus having bias controller and bias control method using the same
KR100450745B1 (en) Apparatus and method for controlling electro-optic modulator
US20060072927A1 (en) Optical receiver for receiving differential phase and frequency shift-keyed optical signals
US10890822B2 (en) Mach-zehnder optical modulator
JP7011534B2 (en) Control circuit
GB2360602A (en) Optical attenuator including dual control loops
JP5959340B2 (en) Synchronous signal distribution device
JP4719811B2 (en) External modulator control apparatus and method
US20090324256A1 (en) Optical transmitter
JP2005091517A (en) Method for controlling bias voltage of optical modulation element and stabilization optical modulator
US20090123162A1 (en) Controller for optical transmission device
JP2005091663A (en) Driving voltage control method, driving voltage control program and driving voltage control device for mach-zehnder type optical modulator, and optical transmission device
JP3749874B2 (en) OPTICAL MODULATOR CONTROL DEVICE, OPTICAL TRANSMITTER USING SAME, OPTICAL MODULATOR CONTROL METHOD, AND CONTROL PROGRAM RECORDING MEDIUM
JP2009118471A (en) Controller for optical transmission device
WO2012086220A1 (en) Optical time division multiplexing circuit
US6735226B2 (en) Method and apparatus for generating optical pulses
Liehl et al. Self-controlled Stabilization of a Passively Phase-locked Er: Fiber Frequency Comb
WO2023037560A1 (en) Wavelength converter and method for controlling same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220114

R150 Certificate of patent or registration of utility model

Ref document number: 7011534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350