JP7003345B2 - レーダ装置、レーダ運用方法、及び、レーダ運用プログラム - Google Patents

Description

本開示は、レーダ装置、レーダ運用方法、及び、レーダ運用プログラムに関する。

レーダは、対象物に電波を照射し、対象物からの反射波を計測することにより、レーダと対象物との相対距離又は対象物の相対速度等を計測する装置である。ＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）方式は、レーダの一方式であり、安価でありながら、距離及び速度を計測する能力が優れている。特に、ファストＦＭＣＷ方式は、従来のスローＦＭＣＷ方式よりも高い分解能を持つ。ファストＦＭＣＷ方式は、チャープ信号の掃引時間が数ｕｓと比較的短い方式である。

ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）方式を採用するレーダは、測角することができ、角度分解能を向上することができる。ＭＩＭＯ方式は、複数の送信アンテナと、複数の受信アンテナとを用いる方式である。
また、複数の送信アンテナからの送信波が互いに干渉することを避けるために、位相を変調する方法がある。Ｍ系列又はＧｏｌｄ系列のような自己相関性の高い擬似乱数系列の各要素に０、πに割り当てることにより位相を変調する技術が、従来から知られている。

レーダを運用する際、欺瞞は脅威である。欺瞞とは、レーダに対して反射波を装った電波を外部から挿入することにより、計測値を誤らせる攻撃である。非特許文献１は、欺瞞対策として、比較的簡素な擬似乱数を用いてスローＦＭＣＷレーダのチャープを変調することにより、ビート信号の周波数と振幅とを用いて攻撃を検知する対策方式を開示している。スローＦＭＣＷレーダは、スローＦＭＣＷ方式を用いたレーダである。

鈴木，梨本等、"ＦＭＣＷレーダにおけるチャープ信号のランダム化"、ＳＣＩＳ２０１８ ２０１８ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｒｙｐｔｏｇｒａｒｈｙ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｅｃｕｒｉｔｙ Ｎｉｉｇａｔａ，Ｊａｐａｎ，Ｊａｎ．２３－２６，２０１８，Ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｉｎｆｏｒｍａｔｉｏｎ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｅｎｇｉｎｅｅｒｓ．

欺瞞が有るか否かを判定する場合、スローＦＭＣＷレーダは、ＦＭＣＷ信号のスロープをＵＰ又はＤＯＷＮに変化させる（変調する）必要がある。
ファストＦＭＣＷレーダは、対象物の位置又は速度を計測するために複数波形をまとめて処理する必要がある。ファストＦＭＣＷレーダは、ファストＦＭＣＷ方式を用いたレーダである。ビート信号の周波数はＦＭＣＷ信号のスロープに応じて変化するため、ファストＦＭＣＷレーダがスローＦＭＣＷレーダと同様に欺瞞が有るか否かを判定すると、対象物の位置又は速度等を計測することに悪影響が生じる。

また、ＭＩＭＯレーダが位相を変調することに従来用いていたＭ系列又はＧｏｌｄ系列等の擬似乱数系列は、バリエーションが多くないために、途中まで観測すると次に出現する値を推測することできることが知られている。ＭＩＭＯレーダは、ＭＩＭＯ方式を用いるレーダである。
従って、比較的簡素な干渉対策は、位相を変調することに用いられている系列を推測するような欺瞞攻撃に対する対策とはならない。

本開示は、位相を変調することに用いられている系列を推測されるリスクを軽減することができ、かつ、対象物の位置又は速度等を計測することに悪影響を与えない対策を実装するレーダ装置を提供することを目的とする。本開示のレーダ装置は、典型的には、ファストＦＭＣＷ方式を採用するレーダ装置である。

本開示のレーダ装置は、
信号を元信号として生成する信号生成部と、
１ビット以上の擬似乱数から成る擬似乱数系列を生成する少なくとも１つの擬似乱数生成部と、
１ビット以上の真性乱数から成る真性乱数系列を生成する真性乱数生成部と、
前記擬似乱数系列と、前記真性乱数系列とを合成することにより、信号の位相を変調することに用いられ、かつ、前記真性乱数系列に由来する成分を含む変調符号系列を生成する少なくとも１つの変調符号合成部と、
前記変調符号系列を用いて前記元信号の位相を変調することにより送信信号を生成する少なくとも１つの位相変調部と
を備え、
前記変調符号系列は、２つの変調符号系列を合成することにより前記真性乱数系列に由来する成分が消失する変調符号系列である。

本開示のレーダ装置によれば、位相を変調することに用いられている系列を推測されるリスクを軽減することができ、かつ、対象物の位置又は速度等を計測することに悪影響を与えない対策を実装するレーダ装置を提供することができる。

実施の形態１に係るレーダ装置１０の構成例。 実施の形態１に係る信号処理装置１１０のハードウェア構成例。 実施の形態１に係るレーダ装置１０の動作を示すシーケンス図。 実施の形態１に係る送信信号Ｓ１０５が生成される流れを説明する図。 実施の形態１に係る復調部１２１の動作を説明する図。 実施の形態１の変形例に係るレーダ装置１０の構成例。 実施の形態１の変形例に係る信号処理装置１１０の構成例。 実施の形態１の変形例に係るレーダ装置１０の動作を示すシーケンス図。 実施の形態１の変形例に係るレーダ装置２０の構成例。 実施の形態１の変形例に係るコンピュータ２００のハードウェア構成例。 実施の形態１の変形例に係る真性乱数生成部２２５が乱数を生成する処理の例を説明する図。 実施の形態１の変形例に係る真性乱数生成部２２５の動作を示すフローチャート。 実施の形態１の変形例に係る信号処理装置１１０の構成例。 実施の形態２に係るレーダ装置３０の構成例。 実施の形態２に係るレーダ装置３０の動作を示すシーケンス図。 実施の形態２の変形例に係るレーダ装置４０の構成例。 実施の形態２の変形例に係る受信制御コンピュータ４１０のハードウェア構成例。 実施の形態２の変形例に係る送信制御コンピュータ４００のハードウェア構成例。

実施の形態１．
以下、本実施の形態について、図面を参照しながら詳細に説明する。

＊＊＊構成の説明＊＊＊
本実施の形態に係るレーダ装置１０は、典型的には、ファストＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）方式を採用し、かつ、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）方式を採用する。ＭＩＭＯ方式は、複数の送信アンテナと、複数の受信アンテナとを用いる方式である。

図１は、本実施の形態に係るレーダ装置１０の構成例を示している。本図の黒い丸は、黒い丸と接している複数の線が互いに接続されていることを表している。複数の線が交差している箇所に黒い丸が描かれていない場合、当該複数の線は互いに接続されていない。
レーダ装置１０は、本図に示すように、送信部１５と、受信部１６とを備える。

送信部１５は、信号生成部１００と、真性乱数生成部１０１と、複数の擬似乱数生成部１０２と、複数の変調符号合成部１０３と、複数の位相変調部１０４と、複数の送信アンテナ１０５とを備える。本図において、それぞれの送信アンテナ１０５を識別するために、「１０５－１」、と「１０５－２」と記載している。本明細書に記載されている各レーダ装置が複数備える他の要素についても同様である。
擬似乱数生成部１０２の個数と、変調符号合成部１０３の個数と、位相変調部１０４の個数とは、送信アンテナ１０５の個数にそれぞれ一致する。
信号生成部１００と、真性乱数生成部１０１と、擬似乱数生成部１０２と、変調符号合成部１０３と、位相変調部１０４とは、典型的には、それぞれ回路から成る。１つの回路が、レーダ装置１０の複数の構成要素を実現しても良い。また、複数の回路が、レーダ装置１０の１つの構成要素を実現しても良い。回路から成ると説明されている各要素は、コンピュータから成っても良い。本明細書に記載されている各コンピュータは、複数台のコンピュータから成っても良い。コンピュータは、デジタル信号をアナログ信号に適宜変換しても良く、アナログ信号をデジタル信号に適宜変換しても良い。

信号生成部１００は、信号を元信号Ｓ１０１として生成する。

真性乱数生成部１０１は、１ビット以上の真性乱数から成る真性乱数系列Ｓ１０２を生成する。
真性乱数生成部１０１は、ビート信号Ｓ１１０の極値を２進数に変換することによって１ビットの真性乱数を生成しても良い。真性乱数生成部１０１は、複数のＬＰＦ部１０８それぞれに対応する乱数ビットを、複数のＬＰＦ部１０８それぞれに対応するビート信号Ｓ１１０を用いて生成し、かつ、生成した乱数ビットを用いて排他的論理和演算又は否定排他的論理和演算を実行することにより１ビットの真性乱数を生成しても良い。

擬似乱数生成部１０２は、１ビット以上の擬似乱数から成る擬似乱数系列Ｓ１０３を生成する。

変調符号合成部１０３は、擬似乱数系列Ｓ１０３と、真性乱数系列Ｓ１０２とを合成することにより、信号の位相を変調することに用いられ、かつ、真性乱数系列Ｓ１０２に由来する成分を含む変調符号系列Ｓ１０４を生成する。真性乱数系列Ｓ１０２に由来する成分は、要素に含まれている真性乱数系列Ｓ１０２の影響である。変調符号系列Ｓ１０４は、２つの変調符号系列Ｓ１０４を合成することにより真性乱数系列Ｓ１０２に由来する成分が消失する変調符号系列Ｓ１０４である。２つの変調符号系列Ｓ１０４は、互いに同じものであっても良く、互いに異なるものであっても良い。
なお、擬似乱数系列Ｓ１０３と真性乱数系列Ｓ１０２とを合成する手法と、２つの変調符号系列Ｓ１０４を合成する手法とは、異なっても良い。
変調符号合成部１０３は、排他的論理和演算又は否定排他的論理和演算を実行することにより変調符号系列を生成しても良い。
系列の要素は、系列を構成する最小単位のことである。系列は、具体例として、配列から成る。本例において、系列の要素は、配列の要素である。

位相変調部１０４は、変調符号系列Ｓ１０４を用いて元信号Ｓ１０１の位相を変調することにより送信信号Ｓ１０５を生成する。

送信アンテナ１０５は、送信信号Ｓ１０５を送信波Ｓ１０６に変換し、かつ、送信波Ｓ１０６を送信する。

受信部１６は、複数の受信アンテナ１０６と、複数のミキサ部１０７と、複数のＬＰＦ部（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１０８と、複数のＡＤＣ部（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１０９と、信号処理装置１１０とを備える。ＬＰＦ部は、低域通過フィルタ部とも呼ばれる。
ミキサ部１０７の個数と、ＬＰＦ部１０８の個数と、ＡＤＣ部１０９の個数とは、受信アンテナ１０６の個数にそれぞれ一致する。
ミキサ部１０７と、ＬＰＦ部１０８と、ＡＤＣ部１０９とは、典型的には、それぞれ回路から成る。

受信アンテナ１０６は、送信波Ｓ１０６に対応する受信波Ｓ１０７を受信し、かつ、受信波Ｓ１０７を受信信号Ｓ１０８に変換する。

ミキサ部１０７は、元信号Ｓ１０１と、受信信号Ｓ１０８とを混合したミキサ出力信号Ｓ１０９を生成する。

ＬＰＦ部１０８は、ミキサ出力信号Ｓ１０９の低域成分を抽出することによりビート信号Ｓ１１０を生成する。

元信号Ｓ１０１は、信号生成部１００によって生成された信号である。真性乱数系列Ｓ１０２は、真性乱数生成部１０１によって生成された信号から成る系列である。擬似乱数系列Ｓ１０３は、擬似乱数生成部１０２によって生成された信号から成る系列である。変調符号系列Ｓ１０４は、変調符号合成部１０３が真性乱数系列Ｓ１０２と、擬似乱数系列Ｓ１０３とを合成することによって生成した信号から成る系列である。送信信号Ｓ１０５は、位相変調部１０４が変調符号系列Ｓ１０４を用いて元信号Ｓ１０１を変調した信号である。
なお、真性乱数系列Ｓ１０２を構成するビットに関して、値が０であるビットの数と、値が１であるビットの数とのどちらか一方が他方に対して著しく多くないものとする。

送信波Ｓ１０６は、送信アンテナ１０５が送信した信号である。受信波Ｓ１０７は、対象物１１が反射した送信波Ｓ１０６であり、かつ、受信アンテナ１０６に到達した信号である。
送信波Ｓ１０６の個数は、送信アンテナ１０５の個数に一致する。受信波Ｓ１０７の個数の最大値は、送信アンテナ１０５の個数と、受信アンテナ１０６の個数とを掛け合わせた数に一致する。例えば、図１のように、レーダ装置１０が、送信アンテナ１０５を２個備え、かつ、受信アンテナ１０６を４個備える場合、最大で８個の受信波Ｓ１０７が存在する。送信アンテナ１０５と受信アンテナ１０６とは、１つアンテナから構成されても良い。

受信信号Ｓ１０８は、受信アンテナ１０６が受信波Ｓ１０７を用いて生成した信号である。受信信号Ｓ１０８は、送信信号Ｓ１０５に対応する信号である。ミキサ出力信号Ｓ１０９は、元信号Ｓ１０１と受信信号Ｓ１０８とを用いてミキサ部１０７がミキシングした信号である。ビート信号Ｓ１１０は、ＬＰＦ部１０８がフィルタリングした信号である。デジタル信号Ｓ１１１は、ＡＤＣ部１０９がデジタル化した信号である。

図２は、信号処理装置１１０のハードウェア構成例を示している。信号処理装置１１０は、一般的なコンピュータである。
信号処理装置１１０は、本図に示すように、ハードウェアとして、プロセッサ１１１と、デジタル信号インタフェース１１２と、メモリ１１３とを備える。信号処理装置１１０が備える各ハードウェアは、信号線により接続されている。
信号処理装置１１０は、本図に示すように、機能要素として、復調部１２１と、対象物測定部１２２とを備える。

プロセッサ１１１は、演算処理を行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であり、信号処理装置１１０が備えるハードウェアを制御する。プロセッサ１１１は、具体例として、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、又はＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。

デジタル信号インタフェース１１２は、具体例として、シリアル通信インタフェースである。シリアル通信インタフェースは、具体例として、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）、又は、Ｉ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。デジタル信号インタフェース１１２は、信号処理装置１１０と、外部ハードウェアとを接続することに用いられる。外部ハードウェアは、変調符号合成部１０３と、ＡＤＣ部１０９とを含む。

メモリ１１３は、揮発性の記憶装置と、不揮発性の記憶装置との少なくとも一方から成る。揮発性の記憶装置は、具体例として、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）である。不揮発性の記憶装置は、具体例として、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、又はフラッシュメモリである。
プロセッサ１１１が有するキャッシュ等がメモリ１１３に含まれても良い。

復調部１２１は、変調符号系列Ｓ１０４を用いてビート信号Ｓ１１０を復調する。

復調部１２１と、対象物測定部１２２との機能は、プログラムによって実現される。プログラムは、メモリ１１３に記憶され、プロセッサ１１１で実行される。
本明細書に記載されている各プログラムは、不揮発性の記録媒体にコンピュータで読み取り可能に記録されていてもよい。不揮発性の記録媒体は、具体例として、光ディスク又はフラッシュメモリである。

レーダ運用プログラムは、本明細書に記載されている各レーダ装置を運用する際に用いられるプログラムの総称である。レーダ運用プログラムは、プログラムプロダクトとして提供されても良い。

＊＊＊動作の説明＊＊＊
レーダ装置１０の動作手順は、レーダ運用方法に相当する。また、レーダ装置１０の動作を実現するプログラムは、レーダ運用プログラムに相当する。

図３は、レーダ装置１０の動作の一例を示すシーケンス図である。本図を参照して、レーダ装置１０の動作を説明する。

真性乱数生成部１０１は、真性乱数系列Ｓ１０２を生成し、変調符号合成部１０３へ真性乱数系列Ｓ１０２を送信する。真性乱数系列Ｓ１０２は、真性乱数から成る系列である。真性乱数には、複雑な疑似乱数が含まれても良い。複雑な疑似乱数は、乱数値を推測されにくい擬似乱数である。複雑な疑似乱数は、具体例として、メルセンヌツイスタ又はＰＣＧ（Ｐｅｒｍｕｔｅｄ Ｃｏｎｇｒｕｅｎｔｉａｌ Ｇｅｎｅｒａｔｏｒ）を用いて生成された乱数である。
真性乱数生成部１０１は、例えば、奇数個のオシレータを数珠上につないだリングオシレータである。真性乱数系列Ｓ１０２は、例えば、「１，１，１，０，０，…」という系列である。

擬似乱数生成部１０２は、擬似乱数系列Ｓ１０３を生成し、変調符号合成部１０３へ擬似乱数系列Ｓ１０３を送信する。擬似乱数系列Ｓ１０３は、擬似乱数から成る系列である。
擬似乱数生成部１０２は、例えば、Ｍ系列又はＧｏｌｄ系列の生成器である。擬似乱数系列Ｓ１０３は、例えば、「１，０，１，０，１，…」というビットから成る系列である。

変調符号合成部１０３は、真性乱数系列Ｓ１０２と擬似乱数系列Ｓ１０３とを用いて、変調符号系列Ｓ１０４を生成し、位相変調部１０４と復調部１２１とへ変調符号系列Ｓ１０４を送信する。真性乱数系列Ｓ１０２と、擬似乱数系列Ｓ１０３と、変調符号系列Ｓ１０４との系列の長さは、全て同じである。系列の長さは、系列が有する要素の数である。変調符号系列Ｓ１０４は、例えば、「０，１，０，０，１，…」という１ビットの要素から成る系列である。以下、変調符号系列Ｓ１０４の各要素は１ビットの要素とする。
変調符号合成部１０３は、真性乱数系列Ｓ１０２と、擬似乱数系列Ｓ１０３とを、具体例として、ＸＯＲ演算又はＸＮＯＲ演算を用いて合成する。ＸＯＲ演算は、排他的論理和演算とも呼ばれる。ＸＮＯＲ演算は、否定排他的論理和演算とも呼ばれる。

具体例として、図１に示すように、擬似乱数生成部１０２が２つある場合を考える。真性乱数系列Ｓ１０２を、ｒとする。擬似乱数生成部１０２－１が生成する擬似乱数系列Ｓ１０３を、ｍ１とする。擬似乱数生成部１０２－２が生成する擬似乱数系列Ｓ１０３を、ｍ２とする。
変調符号合成部１０３がＸＯＲ演算を用いてｒ及びｍ１と、ｒ及びｍ２とをそれぞれ合成する場合、変調符号系列Ｓ１０４は、ＸＯＲ（ｒ，ｍ１）と、ＸＯＲ（ｒ，ｍ２）とそれぞれ表せる。この場合、変調符号系列Ｓ１０４の各要素は、真性乱数系列Ｓ１０２の影響を受けている。即ち、変調符号系列Ｓ１０４は、真性乱数系列Ｓ１０２に由来する成分を含む。
（式１）は、両者をＸＯＲ演算することによって合成することを示している。（式１）の最後の項からは、ｒが消失している。即ち、ｍ１とｍ２とは、２つの変調符号系列Ｓ１０４を合成することにより真性乱数系列Ｓ１０２に由来する成分が消失する変調符号系列Ｓ１０４である。なお、（式１）は、変調に用いた変調符号系列Ｓ１０４とは異なる変調符号系列Ｓ１０４を用いて復調した場合に対応する。
ＸＯＲ（ＸＯＲ（ｒ，ｍ１），ＸＯＲ（ｒ，ｍ２））＝ＸＯＲ（ＸＯＲ（ｍ１，ｍ２），ＸＯＲ（ｒ，ｒ））＝ＸＯＲ（ｍ１，ｍ２） （式１）

信号生成部１００は、元信号Ｓ１０１を、位相変調部１０４と、ミキサ部１０７とに送信する。

位相変調部１０４は、変調符号系列Ｓ１０４を利用して元信号Ｓ１０１を位相変調することによって送信信号Ｓ１０５を生成し、送信アンテナ１０５に送信信号Ｓ１０５を送信する。
位相変調部１０４は、具体例として、ビットが０である場合に位相変調量を０とし、ビットが１である場合に位相変調量をπとすることにより、変調符号系列Ｓ１０４を位相に変換する。以下、位相変調部１０４は、本例のように変調符号系列Ｓ１０４を位相に変換するものとして説明する。

図４は、送信信号Ｓ１０５が生成される流れの例を示している。
変調符号合成部１０３は、真性乱数系列Ｓ１０２と、擬似乱数系列Ｓ１０３とを、排他的論理和を用いて合成して変調符号系列Ｓ１０４を生成する。
位相変調部１０４は、変調符号系列Ｓ１０４を用いて元信号Ｓ１０１を位相変調することにより、送信信号Ｓ１０５を生成する。位相変調部１０４は、変調符号系列Ｓ１０４のビットが０である場合に位相変調量を０とし、変調符号系列Ｓ１０４のビットが１である場合に位相変調量をπとする。

送信アンテナ１０５は、外界に送信波Ｓ１０６を送信する。送信波Ｓ１０６は、対象物１１で反射する。

受信アンテナ１０６は、受信波Ｓ１０７を受信する。受信アンテナ１０６は、受信波Ｓ１０７を受信信号Ｓ１０８に変換し、かつ、受信信号Ｓ１０８をミキサ部１０７に送信する。

ミキサ部１０７は、受信信号Ｓ１０８と、元信号Ｓ１０１とを用いてミキシングすることによりミキサ出力信号Ｓ１０９を生成し、かつ、ＬＰＦ部１０８へミキサ出力信号Ｓ１０９を送信する。ミキシングは、信号を乗算することである。ミキシングは、（式２）のように表される。
ｃｏｓｆ_ｓｔ・ｃｏｓｆ_ｒｔ＝［ｃｏｓ｛（ｆ_ｓ－ｆ_ｒ）ｔ｝＋ｃｏｓ｛（ｆ_ｓ＋ｆ_ｒ）ｔ｝］／２ （式２）
ｆ_ｓは、元信号Ｓ１０１の周波数を表す。ｆ_ｒは、受信信号Ｓ１０８の周波数を表す。ｃｏｓは、余弦関数を表す。ｔは、時間を表す。ｆ_ｓとｆ_ｒとは、典型的には、時間変化する周波数を表す。ｆ_ｓとｆ_ｒとは、具体例として、チャープ信号に対応する周波数である。以下、ｆ_ｓとｆ_ｒとは、チャープ信号に対応する周波数とする。

ＬＰＦ部１０８は、ミキサ出力信号Ｓ１０９の低域成分を抽出する。ＬＰＦ部１０８は、周波数が（ｆ_ｓ－ｆ_ｒ）である場合に低域成分とみなし、かつ、周波数が（ｆ_ｓ＋ｆ_ｒ）である場合に低域成分ではないものとみなす。

ビート信号Ｓ１１０は、ＬＰＦ部１０８が抽出した信号である。ビート信号Ｓ１１０は、（式２）より、ｃｏｓ｛（ｆ_ｓ－ｆ_ｒ）ｔ｝／２と表せる。即ち、ビート信号Ｓ１１０は、元信号Ｓ１０１と、受信信号Ｓ１０８との周波数の差分の情報を持つ信号である。ＬＰＦ部１０８は、ＡＤＣ部１０９へビート信号Ｓ１１０を送信する。

ＡＤＣ部１０９は、アナログ信号であるビート信号Ｓ１１０をデジタル信号に変換することによりデジタル信号Ｓ１１１を生成し、かつ、復調部１２１へデジタル信号Ｓ１１１を送信する。

復調部１２１は、変調符号系列Ｓ１０４を利用してデジタル信号Ｓ１１１を復調することにより、復調信号を生成する。復調信号は、対象物測定部１２２へ送信される。

デジタル信号Ｓ１１１は、複数の送信アンテナ１０５が送信した複数の送信波Ｓ１０６の情報を含む。復調部１２１は、デジタル信号Ｓ１１１から１つの送信アンテナ１０５が送信した送信波Ｓ１０６を抽出することによって、デジタル信号Ｓ１１１を復調する。位相変調による位相シフトがビート信号Ｓ１１０に含まれていることを考慮すると、デジタル信号Ｓ１１１は、（式３）のように表される。（式３）の各項は、１単位分のチャープ信号に対応する。
Σ（ｉ＝１～Ｎ）ｃｏｓ｛ｆ_ｂｉｔ＋φ_ｉ｝ （式３）
φ_ｉは、位相変調部１０４－ｉが位相変調した量を表す。ｆ_ｂｉは、送信アンテナ１０５－ｉに対応するビート信号Ｓ１１０の周波数を表す。Ｎは、送信アンテナ１０５の総数を表す。

例えば、図１のように、送信アンテナ１０５が２つあるとする。このとき、復調部１２１が変調符号系列Ｓ１０４－１を用いて復調すると、復調された信号は、（式４）のように表される。
ｃｏｓ｛ｆ_ｂ１ｔ＋２φ_１｝＋ｃｏｓ｛ｆ_ｂ２ｔ＋φ_１＋φ_２｝
＝ｃｏｓ｛ｆ_ｂ１ｔ｝＋ｃｏｓ｛ｆ_ｂ２ｔ＋φ_１＋φ_２｝ （式４）
ここで、φ_ｉ＝｛０，π｝である。そのため、ｃｏｓ｛２φ_１｝＝１であり、ｓｉｎ｛２φ_１｝＝０である。よって、ｃｏｓ｛ｆ_ｂ１ｔ＋２φ_１｝＝ｃｏｓ｛ｆ_ｂ１ｔ｝である。
変調と復調とは、位相を回転させることに相当する。位相を２π回転させると、位相は１回転する。即ち、位相を２π回転させることは、位相を回転させないことと同じである。そのため、復調は、φ_ｉ＝｛０，π｝である場合、ビット列に対してＸＯＲ演算を実行することと同等である。従って、（式４）のｃｏｓ｛ｆ_ｂ２ｔ＋φ_１＋φ_２｝におけるφ_１＋φ_２成分は、変調符号系列Ｓ１０４－１の１つの要素と、変調符号系列Ｓ１０４－２の１つの要素とに対してＸＯＲ演算を実行した結果に対応すると考えることができる。従って、φ_１と、φ_２とのそれぞれは、ともに真性乱数系列Ｓ１０２に基づいて生成されているものの、復調部１２１がデジタル信号Ｓ１１１を復調すると、デジタル信号Ｓ１１１に含まれる真性乱数系列Ｓ１０２の成分は互いに打ち消し合う。そのため、φ_１と、φ_２とのそれぞれは、擬似乱数系列Ｓ１０３に基づいて生成されたと考えることもできる。即ち、擬似乱数生成部１０２が擬似乱数系列Ｓ１０３として自己相関性が高い系列を生成したとき、復調部１２１が擬似乱数系列Ｓ１０３の１周期単位（ＦＭＣＷレーダでは、１スイープ単位と呼ぶ）の範囲において信号を適宜積分した結果は、ｃｏｓ｛ｆ_ｂ１ｔ｝成分が互いに強め合い、ｃｏｓ｛ｆ_ｂ２ｔ＋φ_１＋φ_２｝成分が互いに弱め合ったものとなる。自己相関性が高い系列は、具体例として、Ｍ系列又はＧｏｌｄ列である。
ｃｏｓ｛ｆ_ｂ１ｔ｝成分が互いに強め合う性質を利用することにより、復調部１２１は、ｃｏｓ｛ｆ_ｂ１ｔ｝成分を取り出すことができる。

図５は、復調部１２１の動作の例を説明する図である。
復調部１２１が、擬似乱数系列Ｓ１０３の１周期単位で復調した信号の総和を取ることを考える。ｃｏｓ｛ｆ_ｂ１ｔ｝成分は、正しい変調符号系列を用いて復調された信号に相当する。正しい変調符号系列は、デジタル信号Ｓ１１１に対応する送信信号Ｓ１０５を生成する際に位相変調部１０４が用いた変調符号系列Ｓ１０４である。ｃｏｓ｛ｆ_ｂ２ｔ＋φ_１＋φ_２｝成分は、誤った変調符号系列を用いて復調された信号に相当する。復調部１２１が誤った変調符号系列を用いて復調した場合、信号の位相が揃わないことが多い。そのため、復調部１２１は信号が積み上がった結果を得ることができず、復調部１２１は信号が互いに弱め合った結果を得る。

対象物測定部１２２は、復調信号に基づいて、レーダ装置１０から対象物１１までの距離と、対象物１１の速度と、レーダ装置１０及び対象物１１が成す角度とを計算する。
なお、前述の説明の通り、復調信号において、真性乱数系列Ｓ１０２は打ち消されている。そのため、真性乱数系列Ｓ１０２を用いて変調することは、対象物測定部１２２が距離と、速度と、角度とを計測することに影響を与えない。

＊＊＊実施の形態１の効果の説明＊＊＊
以上のように、本実施の形態に係るレーダ装置１０は、ＭＩＭＯ方式と、ＦＭＣＷ方式とを採用しつつ、変調に用いる信号系列を工夫したことにより以下の効果を実現する。

変調符号合成部１０３は、真性乱数系列Ｓ１０２と擬似乱数系列Ｓ１０３とに基づいて変調符号系列Ｓ１０４を生成する。位相変調部１０４は、変調符号系列Ｓ１０４を用いて元信号Ｓ１０１の位相を変調することにより送信信号Ｓ１０５を生成する。それぞれの位相変調部１０４が用いる擬似乱数系列Ｓ１０３は、互いに異なる擬似乱数生成部１０２によって生成されたものである。そのため、それぞれの位相変調部１０４は、通常、互いに異なる送信信号Ｓ１０５を生成する。よって、それぞれの送信アンテナ１０５が送信する送信波Ｓ１０６は、通常、互いに異なる。そのため、レーダ装置１０は、通常、複数の送信波Ｓ１０６が互いに干渉することを防ぐことができる。

復調部１２１は、変調符号系列Ｓ１０４を用いて復調する。このとき、真性乱数系列Ｓ１０２に基づく成分は、打ち消される。そのため、真性乱数系列Ｓ１０２を用いて変調することは、対象物測定部１２２が対象物１１の位置又は速度等を測定することに影響を与えない。

攻撃者は、送信波Ｓ１０６を観測することによって擬似乱数系列Ｓ１０３を把握したとしても、真性乱数系列Ｓ１０２を推測することができない。そのため、攻撃者は変調符号系列Ｓ１０４を推測することができない。よって、本実施の形態に係るレーダ装置１０によれば、欺瞞攻撃されるリスクを軽減することができる。

＊＊＊他の構成＊＊＊
＜変形例１＞
レーダ装置１０は、送信アンテナ１０５と、受信アンテナ１０６との少なくとも一方を１つだけ備えても良い。送信アンテナ１０５が１つである場合、擬似乱数生成部１０２の個数と、変調符号合成部１０３の個数と、位相変調部１０４の個数とは、それぞれ１つであっても良い。受信アンテナ１０６が１つである場合、ミキサ部１０７の個数と、ＬＰＦ部１０８の個数と、ＡＤＣ部１０９の個数とは、それぞれ１つであっても良い。
つまり、レーダ装置１０は、本実施の形態において複数備えると説明されている各要素を、少なくとも１つ備えても良い。

＜変形例２＞
以下、前述した実施の形態と異なる点について、図面を参照しながら説明する。

図６は、本変形例に係るレーダ装置１０の構成例を示している。本図を参照して、本実施の形態に係るレーダ装置１０と、本変形例に係るレーダ装置１０との差分を説明する。

なお、ミキサ部１０７は、各位相変調部１０４に対応するものであっても良い。即ち、ミキサ部１０７の個数は、位相変調部１０４の個数と受信アンテナ１０６の個数とを掛けた値であっても良い。

図７は、本変形例に係る信号処理装置１１０の構成例を示している。信号処理装置１１０は、復調部１２１を備えない。

図８は、本変形例に係るレーダ装置１０の動作の一例を示すシーケンス図である。本図を参照して、本実施の形態に係るレーダ装置１０の動作と、本変形例に係るレーダ装置１０の動作との差分を説明する。

信号生成部１００は、元信号Ｓ１０１をミキサ部１０７に送信しない。

変調符号合成部１０３は、変調符号系列Ｓ１０４を信号処理装置１１０に送信しない。

位相変調部１０４は、送信信号Ｓ１０５をミキサ部１０７にも送信する。

ミキサ部１０７は、元信号Ｓ１０１の代わりに送信信号Ｓ１０５を受信し、かつ、送信信号Ｓ１０５と受信信号Ｓ１０８とを用いてミキシングすることによりミキサ出力信号Ｓ１０９を生成する。ミキサ出力信号Ｓ１０９は、受信信号Ｓ１０８を復調した信号である。

ミキサ部１０７が送信信号Ｓ１０５を複数受信した場合、ミキサ部１０７は、各送信信号Ｓ１０５と、受信信号Ｓ１０８とをミキシングする。この場合において、ミキサ部１０７が生成するミキサ出力信号Ｓ１０９の個数は、ミキサ部１０７が受信した送信信号Ｓ１０５の個数と一致する。そして、ＬＰＦ部１０８は各ミキサ出力信号Ｓ１０９に対応するビート信号Ｓ１１０を生成し、ＡＤＣ部１０９は各ビート信号Ｓ１１０に対応するデジタル信号Ｓ１１１を生成する。
また、この場合において、レーダ装置１０は、１つの受信アンテナ１０６に対して１つのミキサ部１０７を備えても良く、１つの受信アンテナ１０６に対して複数のミキサ部１０７を備えても良い。レーダ装置１０が１つの受信アンテナ１０６に対して１つのミキサ部１０７を備える場合、ミキサ部１０７は、具体例として、ミキシングすることに用いる送信信号Ｓ１０５を一定時間おきに切り替える。レーダ装置１０が１つの受信アンテナ１０６に対して複数のミキサ部１０７を備える場合、具体例として、送信信号Ｓ１０５の個数と複数のミキサ部１０７の個数とは同じであり、各ミキサ部１０７はそれぞれ異なる送信信号Ｓ１０５に対応する。

信号処理装置１１０は、変調符号系列Ｓ１０４を受信しない。

対象物測定部１２２は、復調信号の代わりにデジタル信号Ｓ１１１を用いる。

以上のように、本変形例によれば、ミキサ部１０７が送信信号Ｓ１０５を用いて復調する。そのため、ミキサ部１０７は、ミキシングすると同時に復調する。故に、信号処理装置１１０は、復調部１２１を備える必要がない。従って、レーダ装置１０は、変調符号系列Ｓ１０４を保持する必要がない。また、本変形例に係る信号処理装置１１０は、通常のレーダ装置に用いられるものであっても良い。

＜変形例３＞
図９は、レーダ装置２０の構成例を示している。レーダ装置２０は、レーダ装置１０の別構成であり、レーダ装置１０の一部の機能を、コンピュータを用いることにより実現する装置である。

レーダ装置２０は、送信部２５と、受信部２６とから構成される。送信部２５と、受信部２６とは、コンピュータ２００を共有して使用する。

送信部２５は、信号生成部２０１と、複数の位相変調部２０２と、複数の送信アンテナ２０３とから成る。
信号生成部２０１は、信号生成部１００と同様である。位相変調部２０２は、位相変調部１０４と同様である。送信アンテナ２０３は、送信アンテナ１０５と同様である。
位相変調部２０２の個数は、送信アンテナ２０３の個数に一致する。

受信部２６は、複数の受信アンテナ２０４と、複数のミキサ部２０５と、複数のＬＰＦ部２０６と、複数のＡＤＣ部２０７とから成る。
受信アンテナ２０４は、受信アンテナ１０６と同様である。ミキサ部２０５は、ミキサ部１０７と同様である。ＬＰＦ部２０６は、ＬＰＦ部１０８と同様である。ＡＤＣ部２０７は、ＡＤＣ部１０９と同様である。
ミキサ部２０５の個数と、ＬＰＦ部２０６の個数と、ＡＤＣ部２０７の個数とは、受信アンテナ２０４の個数にそれぞれ一致する。

元信号Ｓ２０１は、元信号Ｓ１０１と同様である。変調符号系列Ｓ２０４は、コンピュータ２００によって生成された信号から成る系列である。変調符号系列Ｓ２０４は、アナログ信号の系列であっても良い。送信信号Ｓ２０５は、送信信号Ｓ１０５と同様である。

送信波Ｓ２０６は、送信波Ｓ１０６と同様である。受信波Ｓ２０７は、受信波Ｓ１０７と同様である。
受信信号Ｓ２０８は、受信信号Ｓ１０８と同様である。ミキサ出力信号Ｓ２０９は、ミキサ出力信号Ｓ１０９と同様である。ビート信号Ｓ２１０は、ビート信号Ｓ１１０と同様である。デジタル信号Ｓ２１１は、デジタル信号Ｓ１１１と同様である。

図１０は、コンピュータ２００のハードウェア構成例を示している。コンピュータ２００は、一般的なコンピュータである。
コンピュータ２００は、ハードウェアとして、プロセッサ２１１と、デジタル信号インタフェース２１２と、メモリ２１３とを備える。
コンピュータ２００は、機能要素として、復調部２２１と、対象物測定部２２２と、擬似乱数生成部２２３と、変調符号生成部２２４と、真性乱数生成部２２５とを備える。

プロセッサ２１１は、プロセッサ１１１と同様である。デジタル信号インタフェース２１２は、デジタル信号インタフェース１１２と同様である。デジタル信号インタフェース２１２は、位相変調部２０２及びＡＤＣ部２０７と、コンピュータ２００とを接続することに用いられる。メモリ２１３は、メモリ１１３と同様である。

復調部２２１と、対象物測定部２２２と、擬似乱数生成部２２３と、変調符号生成部２２４と、真性乱数生成部２２５とは、プログラムによって実現される。プログラムは、メモリ２１３に記憶され、プロセッサ２１１で実行される。

レーダ装置２０の動作を説明する。
レーダ装置２０の動作は、レーダ装置１０の動作と同様である。レーダ装置２０の動作は、図３のシーケンス図において、真性乱数生成部１０１を真性乱数生成部２２５に、擬似乱数生成部１０２を擬似乱数生成部２２３に、変調符号合成部１０３を変調符号生成部２２４に、信号生成部１００を信号生成部２０１に、位相変調部１０４を位相変調部２０２に、送信アンテナ１０５を送信アンテナ２０３に、ミキサ部１０７をミキサ部２０５に、受信アンテナ１０６を受信アンテナ２０４に、対象物１１を対象物２１に、ＬＰＦ部１０８をＬＰＦ部２０６に、ＡＤＣ部１０９をＡＤＣ部２０７に、復調部１２１を復調部２２１に、対象物測定部１２２を対象物測定部２２２に読み替えた動作と同様である。

真性乱数生成部２２５は、ＡＤＣ部２０７のデジタル信号Ｓ２１１を用いて真性乱数系列を生成しても良い。
図１１は、真性乱数生成部２２５が、デジタル信号Ｓ２１１から真性乱数系列を生成する処理の例を説明する図である。本図の中段に示すデジタル信号Ｓ２１１は、ビート信号Ｓ２１０をデジタル化したものであり、正弦波から成る信号（以下、正弦波の信号）である。

真性乱数生成部２２５が、具体例として、正弦波の信号のピークを乱数に用いることによってデジタル信号Ｓ２１１から乱数を生成することを考える。
図１１のデジタル信号Ｓ２１１のグラフにおいて、正弦波のピークに記号▽が示されている。正弦波のピークを１スイープ分集めてヒストグラムを生成すると、図１１の下段に示すようになる。このヒストグラムにおいて、十分に値がばらついていることが観察でき、著しい値の偏りは観察されない。そのため、真性乱数生成部２２５は、乱数を生成することに本例のような正弦波のピーク値を活用することができる。

図１２は、真性乱数生成部２２５が、デジタル信号Ｓ２１１から１ビットの乱数を生成する手順の一例を示すフローチャートを示している。

（ステップＳ１１：ピーク検出処理）
真性乱数生成部２２５は、デジタル信号Ｓ２１１からピークを検出する。
真性乱数生成部２２５は、具体例として、図１１のようにデジタル信号Ｓ２１１に複数のピークが観測ある場合、複数のピークの最大値、複数のピークの最小値、複数のピークの平均値、又は、複数のピークのメディアンをピークとする。極値は、デジタル信号Ｓ２１１の極大値と極小値と最大値と最小値との総称である。

（ステップＳ１２：系列生成処理）
真性乱数生成部２２５は、検出したピークの値を用いて１ビット系列を生成する。１ビット系列は、１ビットの信号から成る系列である。
真性乱数生成部２２５は、具体例として、ピーク値が偶数であるか否かに応じて０又は１を割り振る方法、ピークの値を擬似ランダム関数のシードにして１ビット乱数を生成する方法、又は、ハッシュ関数を用いてピークの値に対応するハッシュ値を生成し、生成されたハッシュ値のあるビットの値を採用する方法を用いる。

（ステップＳ１３：データ確認処理）
真性乱数生成部２２５は、全ての受信アンテナ２０４それぞれに対応するデジタル信号Ｓ２１１全てを処理し終えた場合、真性乱数生成部２２５は、ステップＳ１１に戻る。それ以外の場合、真性乱数生成部２２５は、ステップＳ１４に進む。

（ステップＳ１４：乱数選択処理）
真性乱数生成部２２５は、ステップＳ１２で生成された１ビット系列の中から１ビットの乱数を選択する。
真性乱数生成部２２５は、具体例として、ｉ＝１，２，３，…，１，２，…とデジタル信号Ｓ２１１－ｉを巡回して参照する方法、又は全ての乱数をＸＯＲ演算した結果を採用する方法を用いる。

以上のように、真性乱数生成部２２５は、１チャープの信号から１ビットの乱数を生成することができる。

レーダ装置２０の効果は、レーダ装置１０の効果と同様である。

＜変形例４＞
本実施の形態では、信号処理装置１１０の各機能構成要素をソフトウェアで実現する場合を説明した。しかし、変形例として、各機能構成要素はハードウェアで実現されても良い。

図１３は、本変形例に係る信号処理装置１１０のハードウェア構成例を示している。
各機能構成要素がハードウェアで実現される場合には、信号処理装置１１０は、本図に示すように、プロセッサ１１１に代えて、電子回路１１４を備える。あるいは、図示しないが、信号処理装置１１０は、プロセッサ１１１と、メモリ１１３とに代えて、電子回路１１４を備える。電子回路１１４は、各機能構成要素（及びメモリ１１３）の機能を実現する専用の電子回路である。電子回路を、処理回路と呼ぶこともある。

電子回路１１４として、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ロジックＩＣ、ＧＡ（Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）が想定される。

各機能構成要素を１つの電子回路１１４で実現しても良いし、各機能構成要素を複数の電子回路１１４に分散させて実現しても良い。あるいは、一部の各機能構成要素がハードウェアで実現され、他の各機能構成要素がソフトウェアで実現されても良い。

前述したプロセッサ１１１とメモリ１１３と電子回路１１４とを、総称して「プロセッシングサーキットリー」という。つまり、信号処理装置１１０の各機能構成要素の機能は、プロセッシングサーキットリーにより実現される。

コンピュータ２００は、信号処理装置１１０と同様に、プロセッサ２１１に代えて、又は、プロセッサ２１１及びメモリ２１３に代えて電子回路を備えても良い。

実施の形態２．
以下、前述した実施の形態と異なる点について、図面を参照しながら説明する。
本実施の形態に係るレーダ装置３０は、ファストＦＭＣＷ方式を採用し、かつ、ＭＩＭＯ方式を採用するレーダ装置である。レーダ装置３０は、信号を送信する機能を有するハードウェアと、信号を受信する機能を有するハードウェアとを備える。両ハードウェアは、互いに異なるハードウェアである。

＊＊＊構成の説明＊＊＊
図１４は、レーダ装置３０の構成例を示している。
レーダ装置３０は、本図に示すように、送信モジュール３１と、受信モジュール３２とを備える。

送信モジュール３１は、信号生成部３００と、暗号処理部３０１と、複数の擬似乱数生成部３０２と、複数の変調符号合成部３０３と、複数の位相変調部３０４と、複数の送信アンテナ３０５とを備える。
信号生成部３００は、信号生成部１００と同様である。暗号処理部３０１は、典型的には、回路から成る。擬似乱数生成部３０２は、擬似乱数生成部１０２と同様である。変調符号合成部３０３は、変調符号合成部１０３と同様である。位相変調部３０４は、位相変調部１０４と同様である。送信アンテナ３０５は、送信アンテナ１０５と同様である。
擬似乱数生成部３０２の個数と、変調符号合成部３０３の個数と、位相変調部３０４の個数とは、送信アンテナ３０５の個数にそれぞれ一致する。

信号生成部３００は、送信側信号生成部とも呼ばれる。元信号Ｓ３０１は、送信側元信号とも呼ばれる。信号生成部３００は、信号を元信号Ｓ３０１として生成する。
信号生成部３００は、同期信号Ｓ３１３を用いて元信号Ｓ３０１を元信号Ｓ３１２と同期する。信号生成部３００は、具体例として、ある時点において、元信号Ｓ３０１が元信号Ｓ３１２と同じになるようにする。

暗号処理部３０１は、送信側暗号処理部とも呼ばれる。暗号系列Ｓ３０３は、送信側暗号系列とも呼ばれる。暗号処理部３０１は、真性乱数系列Ｓ３１６を受信し、かつ、真性乱数系列Ｓ３１６を用いて暗号についての信号の系列である暗号系列Ｓ３０３を生成する。真性乱数系列Ｓ３１６は、１ビット以上の真性乱数から成る。暗号についての系列は、暗号アルゴリズムに関連する系列である。暗号についての系列は、平文を暗号化した系列であっても良い。

擬似乱数生成部３０２は、送信側擬似乱数生成部とも呼ばれる。擬似乱数系列Ｓ３０２は、送信側擬似乱数系列とも呼ばれる。擬似乱数生成部３０２は、１ビット以上の擬似乱数から成る擬似乱数系列Ｓ３０２を生成する。

変調符号合成部３０３は、送信側変調符号合成部とも呼ばれる。変調符号系列Ｓ３０４は、送信側変調符号系列とも呼ばれる。変調符号合成部３０３は、擬似乱数系列Ｓ３０２と、暗号系列Ｓ３０３とを合成することにより、変調符号系列Ｓ３０４を生成する。変調符号系列Ｓ３０４は、変調符号系列Ｓ１０４と同様である。ただし、変調符号系列Ｓ３０４は、真性乱数系列Ｓ１０２に由来する成分の代わりに、暗号系列Ｓ３０３に由来する成分を含む

位相変調部３０４は、変調符号系列Ｓ３０４を用いて元信号Ｓ３０１の位相を変調することにより送信信号Ｓ３０５を生成する。

信号生成部３００と、暗号処理部３０１とは、受信モジュール３２と通信するための通信ＩＦ（Ｉｎｔｅｒｆａｃｅ）をそれぞれ備える。通信ＩＦは、具体例として、Ｗｉ－Ｆｉ（登録商標）モジュール又はＥｔｈｅｒｎｅｔ（登録商標）モジュールである。

受信モジュール３２は、複数の受信アンテナ３０６と、複数のミキサ部３０７と、複数のＬＰＦ部３０８と、複数のＡＤＣ部３０９と、信号処理装置３１０と、信号生成部３１１と、同期信号生成部３１２と、暗号処理部３１３と、複数の変調符号合成部３１４と、複数の擬似乱数生成部３１５と、真性乱数生成部３１６とを備える。
受信アンテナ３０６は、受信アンテナ１０６と同様である。ミキサ部３０７は、ミキサ部１０７と同様である。ＬＰＦ部３０８は、ＬＰＦ部１０８と同様である。ＡＤＣ部３０９は、ＡＤＣ部１０９と同様である。信号処理装置３１０は、信号処理装置１１０と同様である。信号生成部３１１は、信号生成部１００と同様である。同期信号生成部３１２は、典型的には、回路から成る。暗号処理部３１３は、暗号処理部３０１と同様である。変調符号合成部３１４は、変調符号合成部１０３と同様である。擬似乱数生成部３１５は、擬似乱数生成部１０２と同様である。真性乱数生成部３１６は、真性乱数生成部１０１と同様である。
ミキサ部３０７と、ＬＰＦ部３０８と、ＡＤＣ部３０９とのそれぞれの個数は、受信アンテナ３０６の個数に一致する。
変調符号合成部３１４の個数と、擬似乱数生成部３１５の個数とは、送信アンテナ３０５の個数にそれぞれ一致する。

ミキサ部３０７は、信号を受信信号Ｓ３０８として受信し、かつ、元信号Ｓ３１２と、受信信号Ｓ３０８とを混合したミキサ出力信号Ｓ３０９を生成する。

ＬＰＦ部３０８は、ミキサ出力信号Ｓ３０９の低域成分を抽出することによりビート信号Ｓ３１０を生成する。

信号生成部３１１は、受信側信号生成部とも呼ばれる。元信号Ｓ３１２は、受信側元信号とも呼ばれる。信号生成部３１１は、元信号Ｓ３０１に対応する信号を元信号Ｓ３１２として生成する。
信号生成部３１１は、同期信号Ｓ３１３を用いて元信号Ｓ３１２を元信号Ｓ３０１と同期する。

同期信号生成部３１２は、信号を同期することに用いられる同期信号Ｓ３１３を生成し、かつ、送信モジュール３１に同期信号Ｓ３１３を送信する。

暗号処理部３１３は、受信側暗号処理部とも呼ばれる。暗号系列Ｓ３１７は、受信側暗号系列とも呼ばれる。暗号処理部３１３は、真性乱数系列Ｓ３１６を受信し、かつ、真性乱数系列Ｓ３１６を用いて暗号についての信号の系列である暗号系列Ｓ３１７を生成する。

変調符号合成部３１４は、受信側変調符号合成部とも呼ばれる。変調符号系列Ｓ３１５は、受信側変調符号系列とも呼ばれる。変調符号合成部３１４は、擬似乱数系列Ｓ３１４と、暗号系列Ｓ３１７とを合成することにより、変調符号系列Ｓ３１５を生成する。変調符号系列Ｓ３１５は、変調符号系列Ｓ３０４と同様である。

擬似乱数生成部３１５は、受信側擬似乱数生成部とも呼ばれる。擬似乱数系列Ｓ３１４は、受信側擬似乱数系列とも呼ばれる。

真性乱数生成部３１６は、真性乱数系列Ｓ３１６を生成し、かつ、真性乱数系列Ｓ３１６を送信モジュール３１に送信する。

同期信号生成部３１２と、真性乱数生成部３１６とは、送信モジュール３１と通信するための通信ＩＦをそれぞれ備える。

元信号Ｓ３０１は、元信号Ｓ１０１と同様である。擬似乱数系列Ｓ３０２は、擬似乱数系列Ｓ１０３と同様である。暗号系列Ｓ３０３は、暗号処理部３０１によって生成された信号から成る系列である。変調符号系列Ｓ３０４は、変調符号合成部３０３によって生成された信号から成る系列である。送信信号Ｓ３０５は、位相変調部３０４によって生成された信号から成る系列である。送信波Ｓ３０６は、送信波Ｓ１０６と同様である。

受信波Ｓ３０７は、受信波Ｓ１０７と同様である。受信信号Ｓ３０８は、受信信号Ｓ１０８と同様である。ミキサ出力信号Ｓ３０９は、ミキサ出力信号Ｓ１０９と同様である。ビート信号Ｓ３１０は、ビート信号Ｓ１１０と同様である。デジタル信号Ｓ３１１は、デジタル信号Ｓ１１１と同様である。元信号Ｓ３１２は、信号生成部３１１によって生成された信号である。同期信号Ｓ３１３は、同期信号生成部３１２によって生成された信号である。同期信号Ｓ３１３は、送信モジュール３１と、受信モジュール３２とが同期することに用いられる。擬似乱数系列Ｓ３１４は、擬似乱数生成部３１５によって生成された信号から成る系列である。変調符号系列Ｓ３１５は、変調符号合成部３１４によって生成された信号から成る系列である。真性乱数系列Ｓ３１６は、真性乱数生成部３１６によって生成された信号から成る系列である。暗号系列Ｓ３１７は、暗号処理部３１３によって生成された信号から成る系列である。

レーダ装置１０と、レーダ装置３０との違いは、送信モジュール３１と、受信モジュール３２とが別々のハードウェアであることである。そのため、送信モジュール３１と、受信モジュール３２とのそれぞれは、信号生成部１００と、擬似乱数生成部１０２と、変調符号合成部１０３とのそれぞれに対応する要素を備える。また、送信モジュール３１と、受信モジュール３２とは、真性乱数系列Ｓ３１６を共有する。

同期信号生成部３１２は、信号生成部３００と、信号生成部３１１とを駆動して信号の送信タイミングを一致させることにより、送信モジュール３１と、受信モジュール３２との間で同期を取る。

送信モジュール３１は、真性乱数生成部３１６と、同期信号生成部３１２との少なくとも１つを、受信モジュール３２の代わりに備えても良い。

信号処理装置３１０の内部構成は、信号処理装置１１０のものと同様である。そのため、信号処理装置３１０の説明を割愛する。

レーダ装置３０は、送信モジュール３１と、受信モジュール３２とを備える１つのレーダ装置であってもよい。また、レーダ装置３０は、バイスタティックレーダ又はマルチスタティックレーダのように、別々の立地にある複数のレーダ装置から構成されてもよい。

＊＊＊動作の説明＊＊＊
図１５は、レーダ装置３０の動作の一例を示すシーケンス図である。本図を参照して、レーダ装置３０の動作を説明する。

真性乱数生成部３１６は、真性乱数系列Ｓ３１６を生成し、暗号処理部３０１と、暗号処理部３１３とへ真性乱数系列Ｓ３１６を送信する。その結果、暗号処理部３０１と、暗号処理部３１３とは、真性乱数系列Ｓ３１６を共有することができる。
真性乱数生成部３１６は、レーダ装置３０起動時に１回だけ本段落に示す動作を実行しても良く、１スイープごと等、所定の時間間隔で本段落に示す動作を繰り返し実行しても良い。あるいは、復調部１２１が復調に失敗したことを契機として、真性乱数生成部３１６は、本段落に示す動作を実行しても良い。

暗号処理部３０１は、真性乱数系列Ｓ３１６を用いて平文Ｍを暗号化することにより暗号系列Ｓ３０３を生成し、変調符号合成部３０３へ暗号系列Ｓ３０３を送信する。暗号処理部３１３は、真性乱数系列Ｓ３１６を用いて平文Ｍを暗号化することにより暗号系列Ｓ３１７を生成し、変調符号合成部３１４へ暗号系列Ｓ３１７を送信する。平文Ｍは、どのような平文であっても良く、どのように生成されても良い。平文は、暗号化されていないデータである。暗号系列Ｓ３０３と、暗号系列Ｓ３１７とは、同じである。暗号処理部３０１と、暗号処理部３１３とは、平文Ｍを共有する。
暗号系列Ｓ３０３と、暗号系列Ｓ３１７とを初めて生成する際に、暗号処理部３０１と暗号処理部３１３とは、具体例として、あらかじめ共有しておいた初期値を用いる。暗号処理部３０１と、暗号処理部３１３とは、真性乱数系列Ｓ３１６を秘密鍵として用いても良い。
暗号処理部３０１と、暗号処理部３１３とは、攻撃者が推測しにくい信号の系列を生成する。

暗号処理部３０１と、暗号処理部３１３とのそれぞれは、具体例として、暗号アルゴリズムとして、ブロック暗号又はストリーム暗号を利用する。ブロック暗号は、具体例として、ＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）、又は、Ｃａｍｅｌｌｉａ（登録商標）である。ストリーム暗号は、具体例として、ＫＣｉｐｈｅｒ（登録商標）－２である。
暗号処理部３０１は、別の具体例として、前述の方法等により暗号系列Ｓ３０３を生成し、生成した暗号系列Ｓ３０３と真性乱数系列Ｓ３１６とをＸＯＲ演算し、ＸＯＲ演算の結果を用いてハッシュ関数を実行し、ハッシュ関数の実行結果を暗号系列Ｓ３０３とする。本例において、暗号処理部３１３は、暗号処理部３０１が暗号系列Ｓ３０３を生成する処理と同様の処理を実行することにより、暗号系列Ｓ３１７を生成する。本例において、暗号処理部３０１と、暗号処理部３１３とは、ハッシュ関数を共有する。

擬似乱数生成部３０２は、擬似乱数系列Ｓ３０２を生成し、かつ、変調符号合成部３０３へ擬似乱数系列Ｓ３０２を送信する。
擬似乱数生成部３１５は、擬似乱数系列Ｓ３１４を生成し、かつ、変調符号合成部３１４へ擬似乱数系列Ｓ３１４を送信する。

変調符号合成部３０３は、暗号系列Ｓ３０３と、擬似乱数系列Ｓ３０２とを用いて変調符号系列Ｓ３０４を生成し、かつ、位相変調部３０４へ変調符号系列Ｓ３０４を送信する。
変調符号合成部３１４は、暗号系列Ｓ３１７と、擬似乱数系列Ｓ３１４とを用いて変調符号系列Ｓ３１５を生成し、かつ、復調部１２１へ変調符号系列Ｓ３１５を送信する。
変調符号合成部３０３と、変調符号合成部３１４とのそれぞれは、変調符号合成部１０３と同様に、信号の系列を合成する。

同期信号生成部３１２は、信号生成部３００と、信号生成部３１１とのそれぞれに、同期信号Ｓ３１３を送信する。同期信号生成部３１２が同期信号Ｓ３１３を送信する目的は、互いに異なる発振器に基づき動作している信号生成部３００と、信号生成部３１１との同期ずれを修正することである。信号生成部３００と、信号生成部３１１とが生成する信号は、典型的には、同じである。
なお、同期信号生成部３１２が同期信号Ｓ３１３を送信するタイミングは、どのようなものであっても良い。同期信号生成部３１２は、具体例として、１チャープおき又は１スイープおきに同期信号Ｓ３１３を送信する。

信号生成部３００は、元信号Ｓ３０１を生成し、かつ、位相変調部３０４へ元信号Ｓ３０１を送信する。同様に、信号生成部３１１は、元信号Ｓ３１２を生成し、かつ、ミキサ部３０７へ元信号Ｓ３１２を送信する。

位相変調部３０４は、変調符号系列Ｓ３０４を用いて元信号Ｓ３０１を位相変調することにより送信信号Ｓ３０５を生成し、かつ、送信アンテナ３０５へ送信信号Ｓ３０５を送信する。
位相変調部３０４は、位相変調部１０４と同様に元信号Ｓ３０１を位相変調する。

送信アンテナ３０５は、外界に送信波Ｓ３０６を送信する。送信波Ｓ３０６は、対象物３３で反射する。

受信アンテナ３０６は、受信波Ｓ３０７を受信する。受信アンテナ３０６は、受信波Ｓ３０７を受信信号Ｓ３０８に変換し、かつ、受信信号Ｓ３０８をミキサ部３０７に送信する。

ミキサ部３０７は、受信信号Ｓ３０８と元信号Ｓ３１２とを用いてミキシングすることによってミキサ出力信号Ｓ３０９を生成し、かつ、ＬＰＦ部３０８へミキサ出力信号Ｓ３０９を送信する。

ＬＰＦ部３０８は、ミキサ出力信号Ｓ３０９の低域成分を抽出することによってビート信号Ｓ３１０を生成し、かつ、ＡＤＣ部３０９へビート信号Ｓ３１０を送信する。

ＡＤＣ部３０９は、アナログ信号であるビート信号Ｓ３１０をデジタル信号に変換することによってデジタル信号Ｓ３１１を生成し、かつ、復調部１２１へデジタル信号Ｓ３１１を送信する。

復調部１２１は、変調符号系列Ｓ３１５を用いてデジタル信号Ｓ３１１を復調することによって復調信号を生成する。復調信号は、対象物測定部１２２へと送信される。
レーダ装置３０の復調部１２１は、レーダ装置１０の復調部１２１と同様にデジタル信号Ｓ３１１を復調する。

＊＊＊実施の形態２の効果の説明＊＊＊
本実施の形態に係るレーダ装置３０は、実施の形態１に係るレーダ装置１０と同様の効果に加えて、以下の効果を有する。

送信モジュール３１は暗号処理部３０１を備え、受信モジュール３２は暗号処理部３１３を備える。そして、暗号処理部３０１と暗号処理部３１３とは、暗号化した信号の系列をそれぞれ生成する。これにより、レーダ装置３０は、真性乱数系列Ｓ３１６を共有するために必要な通信回数を減らすことができる。

ファストＦＭＣＷ方式において、１単位のチャープの掃引時間は短い。本実施の形態によれば、送信モジュール３１と、受信モジュール３２とが別々に処理を進めることができる。そのため、真性乱数系列Ｓ３１６を共有するための通信に時間を要することにより処理が遅延するリスクが比較的小さい。従って、ファストＦＭＣＷ方式を採用するレーダ装置において、本実施の形態は特に効果的である。

＊＊＊他の構成＊＊＊
＜変形例５＞
暗号系列Ｓ３０３と、暗号系列Ｓ３１７とを初めて生成する際に、暗号処理部３０１と暗号処理部３１３とは、あらかじめ共有しておいた初期値を用いなくても良い。
本変形例において、具体例として、暗号処理部３０１と、暗号処理部３１３とは、乱数生成アルゴリズムを共有しており、真性乱数系列Ｓ３１６を乱数のシードとして乱数の系列を生成する。暗号処理部３０１は、乱数の系列を暗号系列Ｓ３０３とする。暗号処理部３１３は、乱数の系列を暗号系列Ｓ３１７とする。

＜変形例６＞
真性乱数生成部３１６は、真性乱数系列Ｓ３１６を暗号化しても良い。
本変形例において、具体例として、暗号処理部３０１と暗号処理部３１３とは、真性乱数生成部３１６を復号する復号鍵を共有しており、かつ、暗号化された真性乱数系列Ｓ３１６を、復号鍵を用いて復号する。本例において、変調符号合成部３０３は暗号系列Ｓ３０３の代わりに真性乱数系列Ｓ３１６を用い、変調符号合成部３１４は暗号系列Ｓ３１７の代わりに真性乱数系列Ｓ３１６を用いる。即ち、暗号系列Ｓ３０３と、暗号系列Ｓ３１７とは、真性乱数系列Ｓ３１６をそれぞれ含んでも良い。

＜変形例７＞
図１６は、レーダ装置４０の構成例を示している。レーダ装置４０は、レーダ装置３０の別構成である。
レーダ装置３０に対するレーダ装置４０の関係は、レーダ装置１０に対するレーダ装置２０の関係と同様である。即ち、レーダ装置４０は、レーダ装置３０の一部の機能を、コンピュータを用いることにより実現する装置である。

レーダ装置４０は、本図に示すように、ハードウェアとして、送信モジュール４１と、受信モジュール４２とを備える。

送信モジュール４１は、送信制御コンピュータ４００と、信号生成部４０１と、複数の位相変調部４０４と、複数の送信アンテナ４０５とを備える。位相変調部４０４の個数は、送信アンテナ４０５の個数に一致する。
信号生成部４０１は、信号生成部１００と同様である。位相変調部４０４は、位相変調部１０４と同様である。送信アンテナ４０５は、送信アンテナ１０５と同様である。

受信モジュール４２は、信号生成部４０２と、複数の受信アンテナ４０６と、複数のミキサ部４０７と、複数のＬＰＦ部４０８と、複数のＡＤＣ部４０９と、受信制御コンピュータ４１０とを備える。
信号生成部４０２は、信号生成部１００と同様である。受信アンテナ４０６は、受信アンテナ１０６と同様である。ミキサ部４０７は、ミキサ部１０７と同様である。ＬＰＦ部４０８は、ＬＰＦ部１０８と同様である。ＡＤＣ部４０９は、ＡＤＣ部１０９と同様である。

元信号Ｓ４０１は、元信号Ｓ３０１と同様である。変調符号系列Ｓ４０４は、送信制御コンピュータ４００によって生成された変調符号から成る系列である。送信信号Ｓ４０５は、送信信号Ｓ３０５と同様である。送信波Ｓ４０６は、送信波Ｓ３０６と同様である。送信波Ｓ４０６の個数は、送信アンテナ４０５の個数に一致する。

受信波Ｓ４０７は、受信波Ｓ３０７と同様である。受信波Ｓ４０７の個数の最大値は、送信アンテナ４０５の個数と、受信アンテナ４０６の個数とを掛け合わせた数に一致する。受信信号Ｓ４０８は、受信信号Ｓ３０８と同様である。ミキサ出力信号Ｓ４０９は、ミキサ出力信号Ｓ３０９と同様である。ビート信号Ｓ４１０は、ビート信号Ｓ３１０と同様である。デジタル信号Ｓ４１１は、デジタル信号Ｓ３１１と同様である。元信号Ｓ４１２は、元信号Ｓ３１２と同様である。同期信号Ｓ４１３は、受信制御コンピュータ４１０によって生成された信号である。真性乱数系列Ｓ４１６は、受信制御コンピュータ４１０によって生成された信号から成る系列である。

図１７は、受信制御コンピュータ４１０のハードウェア構成例を示している。受信制御コンピュータ４１０は、一般的なコンピュータである。
受信制御コンピュータ４１０は、本図に示すように、ハードウェアとして、プロセッサ４１１と、デジタル信号インタフェース４１２と、アナログ信号インタフェース４１３と、メモリ４１４とを備える。
また、受信制御コンピュータ４１０は、機能要素として、復調部４２１と、対象物測定部４２２と、擬似乱数生成部４２３と、変調符号生成部４２４と、暗号処理部４２５と、同期信号生成部４２６と、真性乱数生成部４２７とを備える。

プロセッサ４１１は、プロセッサ１１１と同様である。メモリ４１４は、メモリ１１３と同様である。
デジタル信号インタフェース４１２は、デジタル信号インタフェース１１２と同様である。デジタル信号インタフェース４１２は、ＡＤＣ部４０９と、受信制御コンピュータ４１０とを接続することに用いられる。

アナログ信号インタフェース４１３は、例えば、Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ（ＤＡＣ）である。アナログ信号インタフェース４１３は、受信制御コンピュータ４１０と、外部ハードウェアとを接続することに用いられる。同期信号Ｓ４１３が、信号生成部４０１と、信号生成部４０２とに、入力されることが想定されている。そのため、外部ハードウェアは、信号生成部４０１と、信号生成部４０２とを含む。同期信号Ｓ４１３は、具体例として、リセット信号、イネーブル信号、又はトリガ信号である。

受信制御コンピュータ４１０は、信号処理装置１１０と同様に、プロセッサ４１１に代えて、又は、プロセッサ４１１及びメモリ４１４に代えて電子回路を備えても良い。

復調部４２１と、対象物測定部４２２と、擬似乱数生成部４２３と、変調符号生成部４２４と、暗号処理部４２５と、同期信号生成部４２６と、真性乱数生成部４２７とは、プログラムによって実現される。プログラムは、メモリ４１４に記憶され、プロセッサ４１１によって実行される。

図１８は、送信制御コンピュータ４００のハードウェア構成例を示している。送信制御コンピュータ４００は、一般的なコンピュータである。
送信制御コンピュータ４００は、本図に示すように、ハードウェアとして、プロセッサ４３１と、デジタル信号インタフェース４３２と、メモリ４３３とを備える。
また、送信制御コンピュータ４００は、機能要素として、擬似乱数生成部４４１と、変調符号生成部４４２と、暗号処理部４４３とを備える。

プロセッサ４３１は、プロセッサ１１１と同様である。メモリ４３３は、メモリ１１３と同様である。
デジタル信号インタフェース４３２は、デジタル信号インタフェース１１２と同様である。デジタル信号インタフェース４３２は、送信制御コンピュータ４００と、位相変調部４０４とを接続することに用いられる。

送信制御コンピュータ４００は、信号処理装置１１０と同様に、プロセッサ４３１に代えて、又は、プロセッサ４３１及びメモリ４３３に代えて電子回路を備えても良い。

擬似乱数生成部４４１と、変調符号生成部４４２と、暗号処理部４４３とは、プログラムによって実現される。プログラムは、メモリ４３３に記憶され、プロセッサ４３１によって実行される。

レーダ装置４０の動作を説明する。レーダ装置４０の動作は、レーダ装置３０の動作と同様である。レーダ装置４０の動作は、図１５のシーケンス図において、真性乱数生成部３１６を真性乱数生成部４２７に、暗号処理部３０１を暗号処理部４４３に、暗号処理部３１３を暗号処理部４２５に、擬似乱数生成部３０２を擬似乱数生成部４４１に、擬似乱数生成部３１５を擬似乱数生成部４２３に、変調符号合成部３０３を変調符号生成部４４２に、変調符号合成部３１４を変調符号生成部４２４に、同期信号生成部３１２を同期信号生成部４２６に、信号生成部３００を信号生成部４０１に、信号生成部３１１を信号生成部４０２に、位相変調部３０４を位相変調部４０４に、送信アンテナ３０５を送信アンテナ４０５に、対象物３３を対象物４３に、受信アンテナ３０６を受信アンテナ４０６に、ミキサ部３０７をミキサ部４０７に、ＬＰＦ部３０８をＬＰＦ部３０８に、ＡＤＣ部３０９をＡＤＣ部４０９に、復調部１２１を復調部４２１に、対象物測定部１２２を対象物測定部４２２に読み替えた動作と同様である。

真性乱数生成部４２７は、真性乱数生成部２２５と同様の処理を実行することによって、デジタル信号Ｓ４１１を用いて真性乱数系列Ｓ４１６を生成しても良い。

＊＊＊他の実施の形態＊＊＊
前述した各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
なお、前述した実施の形態は、本質的に好ましい例示であって、本開示と、その適用物と、その用途の範囲とを制限することを意図するものではない。

また、実施の形態は、実施の形態１から２で示したものに限定されるものではなく、必要に応じて種々の変更が可能である。

１０，２０，３０，４０ レーダ装置、１１，２１，３３，４３ 対象物、３１，４１ 送信モジュール、３２，４２ 受信モジュール、１５，２５ 送信部、１６，２６ 受信部、１００，２０１，３００，３１１，４０１，４０２ 信号生成部、１０１，３１６ 真性乱数生成部、１０２，３０２，３１５ 擬似乱数生成部、１０３，３０３，３１４ 変調符号合成部、１０４，２０２，３０４，４０４ 位相変調部、１０５，２０３，３０５，４０５ 送信アンテナ、１０６，２０４，３０６，４０６ 受信アンテナ、１０７，２０５，３０７，４０７ ミキサ部、１０８，２０６，３０８，４０８ ＬＰＦ部、１０９，２０７，３０９，４０９ ＡＤＣ部、１１０，３１０ 信号処理装置、２００ コンピュータ、３０１，３１３ 暗号処理部、３１２ 同期信号生成部、４００ 送信制御コンピュータ、４１０ 受信制御コンピュータ、１１１，２１１，４１１，４３１ プロセッサ、１１２，２１２，４１２，４３２ デジタル信号インタフェース、１１３，２１３，４１４，４３３ メモリ、１１４ 電子回路、４１３ アナログ信号インタフェース、１２１，２２１，４２１ 復調部、１２２，２２２，４２２ 対象物測定部、２２３，４２３，４４１ 擬似乱数生成部、２２４，４２４，４４２ 変調符号生成部、２２５，４２７ 真性乱数生成部、４２５，４４３ 暗号処理部、４２６ 同期信号生成部、Ｓ１０１，Ｓ２０１，Ｓ３０１，Ｓ３１２，Ｓ４０１，Ｓ４１２ 元信号、Ｓ１０２，Ｓ３１６，Ｓ４１６ 真性乱数系列、Ｓ１０３，Ｓ３０２，Ｓ３１４ 擬似乱数系列、Ｓ１０４，Ｓ２０４，Ｓ３０４，Ｓ３１５，Ｓ４０４ 変調符号系列、Ｓ１０５，Ｓ２０５，Ｓ３０５，Ｓ４０５ 送信信号、Ｓ１０６，Ｓ２０６，Ｓ３０６，Ｓ４０６ 送信波、Ｓ１０７，Ｓ２０７，Ｓ３０７，Ｓ４０７ 受信波、Ｓ１０８，Ｓ２０８，Ｓ３０８，Ｓ４０８ 受信信号、Ｓ１０９，Ｓ２０９，Ｓ３０９，Ｓ４０９ ミキサ出力信号、Ｓ１１０，Ｓ２１０，Ｓ３１０，Ｓ４１０ ビート信号、Ｓ１１１，Ｓ２１１，Ｓ３１１，Ｓ４１１ デジタル信号、Ｓ３０３，Ｓ３１７ 暗号系列、Ｓ３１３，Ｓ４１３ 同期信号。

Claims (12)

1. 信号を元信号として生成する信号生成部と、
   １ビット以上の擬似乱数から成る擬似乱数系列を生成する少なくとも１つの擬似乱数生成部と、
   １ビット以上の真性乱数から成る真性乱数系列を生成する真性乱数生成部と、
   前記擬似乱数系列と、前記真性乱数系列とを合成することにより、信号の位相を変調することに用いられ、かつ、前記真性乱数系列に由来する成分を含む変調符号系列を生成する少なくとも１つの変調符号合成部と、
   前記変調符号系列を用いて前記元信号の位相を変調することにより送信信号を生成する少なくとも１つの位相変調部と
   を備え、
   前記変調符号系列は、２つの変調符号系列を合成することにより前記真性乱数系列に由来する成分が消失する変調符号系列であるレーダ装置。
2. 前記変調符号合成部は、排他的論理和演算又は否定排他的論理和演算を実行することにより前記変調符号系列を生成する請求項１に記載のレーダ装置。
3. 前記送信信号を送信波に変換し、かつ、前記送信波を送信する少なくとも１つの送信アンテナと、
   前記送信波に対応する受信波を受信し、かつ、前記受信波を受信信号に変換する少なくとも１つの受信アンテナと、
   前記元信号と、前記受信信号とを混合したミキサ出力信号を生成する少なくとも１つのミキサ部と、
   前記ミキサ出力信号の低域成分を抽出することによりビート信号を生成する少なくとも１つの低域通過フィルタ部と、
   前記変調符号系列を用いて前記ビート信号を復調する復調部と
   を備え、
   前記少なくとも１つの擬似乱数生成部の個数と、前記少なくとも１つの変調符号合成部の個数と、前記少なくとも１つの位相変調部の個数とは、前記少なくとも１つの送信アンテナの個数にそれぞれ一致し、
   前記少なくとも１つのミキサ部の個数と、前記少なくとも１つの低域通過フィルタ部の個数とは、前記少なくとも１つの受信アンテナの個数にそれぞれ一致する請求項１又は２に記載のレーダ装置。
4. 前記送信信号を送信波に変換し、かつ、前記送信波を送信する少なくとも１つの送信アンテナと、
   前記送信波に対応する受信波を受信し、かつ、前記受信波を受信信号に変換する少なくとも１つの受信アンテナと、
   前記送信信号と、前記受信信号とを混合したミキサ出力信号を生成する少なくとも１つのミキサ部と、
   前記ミキサ出力信号の低域成分を抽出することによりビート信号を生成する少なくとも１つの低域通過フィルタ部と
   を備え、
   前記少なくとも１つの擬似乱数生成部の個数と、前記少なくとも１つの変調符号合成部の個数と、前記少なくとも１つの位相変調部の個数とは、前記少なくとも１つの送信アンテナの個数にそれぞれ一致し、
   前記少なくとも１つのミキサ部の個数と、前記少なくとも１つの低域通過フィルタ部の個数とは、前記少なくとも１つの受信アンテナの個数にそれぞれ一致する請求項１又は２に記載のレーダ装置。
5. 信号を送信側元信号として生成する送信側信号生成部と、
   １ビット以上の擬似乱数から成る送信側擬似乱数系列を生成する少なくとも１つの送信側擬似乱数生成部と、
   １ビット以上の真性乱数から成る真性乱数系列を受信し、かつ、前記真性乱数系列を用いて暗号についての信号の系列である送信側暗号系列を生成する送信側暗号処理部と、
   前記送信側擬似乱数系列と、前記送信側暗号系列とを合成することにより、信号の位相を変調することに用いられ、かつ、前記送信側暗号系列に由来する成分を含む送信側変調符号系列を生成する少なくとも１つの送信側変調符号合成部と、
   前記送信側変調符号系列を用いて前記送信側元信号の位相を変調することにより送信信号を生成する少なくとも１つの位相変調部と
   を備える送信モジュールと、
   前記送信側元信号に対応する信号を受信側元信号として生成する受信側信号生成部と、
   １ビット以上の擬似乱数から成る受信側擬似乱数系列を生成する少なくとも１つの受信側擬似乱数生成部と、
   前記真性乱数系列を受信し、かつ、前記真性乱数系列を用いて暗号についての信号の系列である受信側暗号系列を生成する受信側暗号処理部と、
   前記受信側擬似乱数系列と、前記受信側暗号系列とを合成することにより、信号の位相を変調することに用いられ、かつ、前記受信側暗号系列に由来する成分を含む受信側変調符号系列を生成する少なくとも１つの受信側変調符号合成部と、
   信号を受信信号として受信し、かつ、前記受信側元信号と、前記受信信号とを混合したミキサ出力信号を生成する少なくとも１つのミキサ部と、
   前記ミキサ出力信号の低域成分を抽出することによりビート信号を生成する少なくとも１つの低域通過フィルタ部と、
   前記受信側変調符号系列を用いて前記ビート信号を復調する復調部と
   を備える受信モジュールと
   を備え、
   ２つの前記送信側変調符号系列は、２つの送信側変調符号系列を合成することにより前記送信側暗号系列に由来する成分が消失する送信側変調符号系列であり、
   ２つの前記受信側変調符号系列は、２つの受信側変調符号系列を合成することにより前記受信側暗号系列に由来する成分が消失する受信側変調符号系列であり、
   前記少なくとも１つの送信側擬似乱数生成部の個数と、前記少なくとも１つの受信側擬似乱数生成部の個数と、前記少なくとも１つの送信側変調符号合成部の個数と、前記少なくとも１つの受信側変調符号合成部の個数と、前記少なくとも１つの位相変調部の個数とは、前記少なくとも１つの送信アンテナの個数にそれぞれ一致し、
   前記少なくとも１つのミキサ部の個数と、前記少なくとも１つの低域通過フィルタ部の個数とは、前記少なくとも１つの受信アンテナの個数にそれぞれ一致するレーダ装置。
6. 前記受信モジュールは、信号を同期することに用いられる同期信号を生成し、かつ、前記送信モジュールに前記同期信号を送信する同期信号生成部を備え、
   前記送信側信号生成部は、前記同期信号を用いて前記送信側元信号を前記受信側元信号と同期し、
   前記受信側信号生成部は、前記同期信号を用いて前記受信側元信号を前記送信側元信号と同期する請求項５に記載のレーダ装置。
7. 前記送信側変調符号合成部は、排他的論理和演算又は否定排他的論理和演算を実行することにより前記送信側変調符号系列を生成し、
   前記受信側変調符号合成部は、排他的論理和演算又は否定排他的論理和演算を実行することにより前記受信側変調符号系列を生成する請求項５又は６に記載のレーダ装置。
8. 前記受信モジュールは、前記真性乱数系列を生成し、かつ、前記真性乱数系列を前記送信モジュールに送信する真性乱数生成部を備える請求項５から７のいずれか１項に記載のレーダ装置。
9. 前記真性乱数生成部は、前記ビート信号の極値を２進数に変換することによって１ビットの真性乱数を生成する請求項３、４、又は８に記載のレーダ装置。
10. 前記レーダ装置は、前記低域通過フィルタ部を複数備え、
    前記真性乱数生成部は、前記レーダ装置が備える複数の低域通過フィルタ部それぞれに対応する乱数ビットを、前記複数の低域通過フィルタ部それぞれに対応するビート信号を用いて生成し、かつ、生成した乱数ビットを用いて排他的論理和演算又は否定排他的論理和演算を実行することにより１ビットの真性乱数を生成する請求項３、４、又は８に記載のレーダ装置。
11. 信号生成部が、信号を元信号として生成し、
    少なくとも１つの擬似乱数生成部が、１ビット以上の擬似乱数から成る擬似乱数系列を生成し、
    真性乱数生成部が、１ビット以上の真性乱数から成る真性乱数系列を生成し、
    少なくとも１つの変調符号合成部が、前記擬似乱数系列と、前記真性乱数系列とを合成することにより、信号の位相を変調することに用いられ、かつ、前記真性乱数系列に由来する成分を含む変調符号系列を生成し、
    少なくとも１つの位相変調部が、前記変調符号系列を用いて前記元信号の位相を変調することにより送信信号を生成し、
    前記変調符号系列は、２つの変調符号系列を合成することにより前記真性乱数系列に由来する成分が消失する変調符号系列であるレーダ運用方法。
12. コンピュータに、
    信号を元信号として生成させ、
    １ビット以上の擬似乱数から成る擬似乱数系列を生成させ、
    １ビット以上の真性乱数から成る真性乱数系列を生成させ、
    前記擬似乱数系列と、前記真性乱数系列とを合成することにより、信号の位相を変調することに用いられ、かつ、前記真性乱数系列に由来する成分を含む変調符号系列を生成させ、
    前記変調符号系列を用いて前記元信号の位相を変調することにより送信信号を生成させ、
    前記変調符号系列は、２つの変調符号系列を合成することにより前記真性乱数系列に由来する成分が消失する変調符号系列であるレーダ運用プログラム。

Images