JP6994257B2

JP6994257B2 - Wiring structure

Info

Publication number: JP6994257B2
Application number: JP2018205406A
Authority: JP
Inventors: 妥篠嶋; ザーレヤズダン; 仁大貫
Original assignee: Ibaraki University NUC
Current assignee: Ibaraki University NUC
Priority date: 2018-10-31
Filing date: 2018-10-31
Publication date: 2022-02-21
Anticipated expiration: 2038-10-31
Also published as: JP2020072184A

Description

本発明は、シリコンで構成された基板中に形成された孔部に、銅を主成分として構成された配線層が埋め込まれた構成を具備する配線構造に関する。 The present invention relates to a wiring structure having a structure in which a wiring layer composed of copper as a main component is embedded in a hole formed in a substrate made of silicon.

集積回路では、シリコン基板の表面において形成された半導体素子（トランジスタ等）同士を電気的に接続するための微細な配線が多く形成されている。一方、近年では、これとは異なり、シリコン基板を貫通しその厚さ方向の電流の経路となるシリコン貫通電極（ＴＳＶ：ＴｒｏｕｇｈＳｉｌｉｃｏｎＶｉａ）も用いられている。ＴＳＶにより、ＴＳＶが形成されたシリコン基板の表面側と裏面側の素子やチップを電気的に接続することができる。 In integrated circuits, many fine wirings for electrically connecting semiconductor elements (transistors and the like) formed on the surface of a silicon substrate are formed. On the other hand, in recent years, unlike this, a through silicon via (TSV: Through Silicon Via) that penetrates a silicon substrate and serves as a path for current in the thickness direction thereof has also been used. With the TSV, the elements and chips on the front surface side and the back surface side of the silicon substrate on which the TSV is formed can be electrically connected.

一般的に、ＴＳＶは、シリコン基板中に形成された貫通孔中に導電性の材料で構成された配線層がめっき等の方法によって埋め込まれて形成される。この配線層を構成する材料としては、電気抵抗率が低い銅が主に用いられる。また、銅のシリコン基板への拡散を防止するため、あるいはこの配線層とシリコン基板との間の絶縁性を確保するために、銅で形成された配線層と貫通孔の内面との間には、配線層とは異なる材料で構成されたバリア層が形成される。ＴＳＶの大きさ（例えば貫通孔の内径）は、一般的な集積回路上の配線のサイズと比べると大きく、その製造方法や構成はＴＳＶ特有のものが用いられ、その製造方法、具体的構成については、例えば特許文献１に記載されている。 Generally, a TSV is formed by embedding a wiring layer made of a conductive material in a through hole formed in a silicon substrate by a method such as plating. Copper, which has a low electrical resistivity, is mainly used as a material constituting this wiring layer. Further, in order to prevent the diffusion of copper to the silicon substrate or to secure the insulating property between the wiring layer and the silicon substrate, between the wiring layer formed of copper and the inner surface of the through hole. , A barrier layer made of a material different from the wiring layer is formed. The size of the TSV (for example, the inner diameter of the through hole) is larger than the size of the wiring on a general integrated circuit, and the manufacturing method and configuration thereof are unique to the TSV. Is described in, for example, Patent Document 1.

特開２０１４－１３８１１８号公報Japanese Unexamined Patent Publication No. 2014-138118

一般的に、ＴＳＶは、例えばシリコン基板の表面と配線層の表面とが同一平面上にある、あるいはシリコン基板の表面からの配線層の突出量がある小さな値に制御されるように製造され、この状態で、この配線層がシリコン基板の表面側、裏面側でそれぞれ他の配線と接続される。 Generally, TSVs are manufactured so that, for example, the surface of a silicon substrate and the surface of a wiring layer are coplanar, or the amount of protrusion of the wiring layer from the surface of a silicon substrate is controlled to a small value. In this state, this wiring layer is connected to other wiring on the front surface side and the back surface side of the silicon substrate, respectively.

ここで、シリコン基板を構成するシリコン（Ｓｉ）の熱膨張係数は例えば４×１０^－６／Ｋ程度であるのに対して、ＴＳＶの配線層を主として構成する銅（Ｃｕ）の熱膨張係数は例えば１５×１０^－６／Ｋ程度であり、これらの値は大きく異なる。このため、ＴＳＶに熱サイクルが加わった場合には、高温時に配線層がシリコン基板よりも大きく膨張した後に低温で収縮する。この際、高温から低温となる際に配線層がシリコン基板の表面から突出した状態に塑性変形する、あるいはその突出量が大きくなるように塑性変形する場合があった。更に、ＴＳＶを形成する際には、銅の粒径制御等のために熱処理が行われるため、上記のような状況は、ＴＳＶの製造後だけでなく、ＴＳＶの製造工程の途中にも発生した。 Here, the coefficient of thermal expansion of silicon (Si) constituting the silicon substrate is, for example, about 4 × 10 ^-6 / K, whereas the coefficient of thermal expansion of copper (Cu) mainly constituting the wiring layer of TSV is. For example, it is about 15 × 10 ^-6 / K, and these values are significantly different. Therefore, when a thermal cycle is applied to the TSV, the wiring layer expands more than the silicon substrate at high temperature and then shrinks at low temperature. At this time, when the temperature changes from high temperature to low temperature, the wiring layer may be plastically deformed so as to protrude from the surface of the silicon substrate, or the amount of protrusion may be large. Further, since heat treatment is performed to control the particle size of copper when forming the TSV, the above situation occurs not only after the TSV is manufactured but also during the TSV manufacturing process. ..

このように、ＴＳＶにおいて、配線層がシリコン基板の表面から突出した場合、あるいは、この突出量が大きくなるように変化した場合には、シリコン基板の表面側と裏面側の配線との間のこの配線層を介した接続が不良となる場合があった。更に、このようにシリコン基板を貫通する配線層を具備する場合だけでなく、シリコン基板を貫通はしないが同様にシリコン基板の厚さ方向に埋め込まれて形成された配線層においても、同様であった。このため、シリコン基板中に配線層が埋め込まれて構成された配線構造において、熱サイクルの際に配線層が塑性変形して突出することを抑制することが望まれた。 As described above, in the TSV, when the wiring layer protrudes from the front surface of the silicon substrate, or when the protrusion amount is changed so as to be large, the wiring between the front surface side and the back surface side of the silicon substrate is widened. In some cases, the connection via the wiring layer became defective. Further, the same applies not only to the case where the wiring layer penetrating the silicon substrate is provided as described above, but also to the wiring layer formed by not penetrating the silicon substrate but similarly embedded in the thickness direction of the silicon substrate. rice field. Therefore, in a wiring structure in which a wiring layer is embedded in a silicon substrate, it is desired to prevent the wiring layer from plastically deforming and protruding during a thermal cycle.

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。 The present invention has been made in view of such problems, and an object of the present invention is to provide an invention for solving the above problems.

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の配線構造は、シリコン（Ｓｉ）を主成分とし、孔部が形成された基板と、前記孔部の中に埋め込まれて形成され、銅（Ｃｕ）を主成分として構成された配線層と、前記孔部の深さ方向に沿った内面と前記配線層との間に形成され、ヤング率が１ＧＰａ以下、かつポアソン比が０．４０以下、および熱膨張係数が１×１０ ^－５／Ｋ以下である軟質バリア層と、を具備することを特徴とする。
本発明の配線構造において、前記軟質バリア層のヤング率が１００ＭＰａ以下とされたことを特徴とする。
本発明の配線構造において、前記軟質バリア層は有機材料で構成されたことを特徴とする。
本発明の配線構造において、前記軟質バリア層は空孔を有することを特徴とする。
本発明の配線構造は、前記内面と前記軟質バリア層との間、前記配線層と前記軟質バリア層との間の少なくともいずれかに、ヤング率が前記軟質バリア層よりも大きな硬質バリア層を具備することを特徴とする。
本発明の配線構造において、前記硬質バリア層は金属材料で構成されたことを特徴とする。
本発明の配線構造において、前記孔部は前記基板を貫通しないように形成され、前記孔部の底面と前記配線層との間に前記軟質バリア層を具備することを特徴とする。
本発明の配線構造において、前記孔部は前記基板を貫通しないように形成され、前記孔部の底面と前記配線層との間に前記硬質バリア層を具備することを特徴とする。
本発明の配線構造において、前記孔部は前記基板を貫通して形成され、前記配線層は、前記基板の両主面の間の電気的接続に使用されることを特徴とする。
The present invention has the following configurations in order to solve the above problems.
The wiring structure of the present invention has a substrate having holes formed of silicon (Si) as a main component and a wiring layer formed by being embedded in the holes and having copper (Cu) as a main component. It is formed between the inner surface along the depth direction of the hole and the wiring layer, has a Young's modulus of 1 GPa or less, a Poisson's ratio of 0.40 or less , and a coefficient of thermal expansion of 1 × 10 ^-5 /. It is characterized by comprising a soft barrier layer having a K or less .
The wiring structure of the present invention is characterized in that the Young's modulus of the soft barrier layer is 100 MPa or less .
The wiring structure of the present invention is characterized in that the soft barrier layer is made of an organic material.
In the wiring structure of the present invention, the soft barrier layer is characterized by having holes.
The wiring structure of the present invention includes a hard barrier layer having a Young's modulus larger than that of the soft barrier layer at least between the inner surface and the soft barrier layer and between the wiring layer and the soft barrier layer. It is characterized by doing.
The wiring structure of the present invention is characterized in that the hard barrier layer is made of a metal material.
The wiring structure of the present invention is characterized in that the hole portion is formed so as not to penetrate the substrate, and the soft barrier layer is provided between the bottom surface of the hole portion and the wiring layer.
The wiring structure of the present invention is characterized in that the hole portion is formed so as not to penetrate the substrate, and the hard barrier layer is provided between the bottom surface of the hole portion and the wiring layer.
In the wiring structure of the present invention, the hole is formed through the substrate, and the wiring layer is used for electrical connection between both main surfaces of the substrate.

本発明は以上のように構成されているので、シリコン基板中に配線層が埋め込まれて構成された配線構造において、熱サイクルの際に配線層が塑性変形して突出することを抑制することができる。 Since the present invention is configured as described above, in a wiring structure in which a wiring layer is embedded in a silicon substrate, it is possible to prevent the wiring layer from plastically deforming and protruding during a thermal cycle. can.

計算において想定された配線構造の基本的構成を示す平面図（上）、断面図（下）である。It is a plan view (top) and a cross-sectional view (bottom) showing the basic configuration of the wiring structure assumed in the calculation. 熱サイクルが印加された場合における配線層の突出量の変化を模式的に示す図である。It is a figure which shows typically the change of the protrusion amount of a wiring layer when a thermal cycle is applied. 計算において用いられた各種材料の物性値である。These are the physical property values of various materials used in the calculation. 従来の配線構造の熱サイクル（１サイクル）に際しての配線層の突出量の変化を算出した結果である。This is the result of calculating the change in the amount of protrusion of the wiring layer during the thermal cycle (1 cycle) of the conventional wiring structure. 従来の配線構造の熱サイクル（１０サイクル）に際しての配線層の突出量の変化を算出した結果である。This is the result of calculating the change in the amount of protrusion of the wiring layer during the thermal cycle (10 cycles) of the conventional wiring structure. 本発明の実施の形態に係るバリア層（単層構造、多層構造）を用いた配線構造と従来の配線構造の、熱サイクルに際しての配線層の突出量の変化を比較した図である。It is a figure which compared the change of the protrusion amount of the wiring layer at the time of a thermal cycle of the wiring structure using the barrier layer (single-layer structure, multi-layer structure) which concerns on embodiment of this invention, and the conventional wiring structure. 本発明の実施の形態に係るバリア層（単層構造、多層構造）を用いた配線構造と従来の配線構造における高温時の配線層の突出量Ｐ_０の印加熱サイクル数依存性を示す図である。It is a figure which shows the dependence of the application heat cycle number of the protrusion amount _P0 of the wiring layer at a high temperature in the wiring structure using the barrier layer (single layer structure, the multilayer structure) which concerns on embodiment of this invention, and the conventional wiring structure. be. 本発明の実施の形態に係るバリア層（単層構造、多層構造）を用いた配線構造と従来の配線構造における室温時の配線層の突出量Ｐ_１の印加熱サイクル数依存性を示す図である。It is a figure which shows the dependence of the application heat cycle _number of the protrusion amount P1 of the wiring layer at room temperature in the wiring structure using the barrier layer (single layer structure, multi-layer structure) which concerns on embodiment of this invention, and the conventional wiring structure. be. 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）のポアソン比依存性をヤング率毎に算出した結果（熱膨張係数＝１×１０^－６／Ｋの場合）である。This is the result of calculating the Poisson's ratio dependence of the protrusion amounts P ₀ (a) and P ₁ (b) of the wiring layer for each Young's modulus (when the coefficient of thermal expansion = 1 × 10 ^-6 / K). 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）のポアソン比依存性をヤング率毎に算出した結果（熱膨張係数＝５×１０^－６／Ｋの場合）である。This is the result of calculating the Poisson's ratio dependence of the protrusion amounts P ₀ (a) and P ₁ (b) of the wiring layer for each Young's modulus (when the coefficient of thermal expansion = 5 × 10 ^-6 / K). 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）のポアソン比依存性をヤング率毎に算出した結果（熱膨張係数＝１×１０^－５／Ｋの場合）である。This is the result of calculating the Poisson's ratio dependence of the protrusion amounts P ₀ (a) and P ₁ (b) of the wiring layer for each Young's modulus (when the coefficient of thermal expansion = 1 × 10 ^-5 / K). 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）のポアソン比依存性をヤング率毎に算出した結果（熱膨張係数＝５×１０^－５／Ｋの場合）である。This is the result of calculating the Poisson's ratio dependence of the protrusion amounts P ₀ (a) and P ₁ (b) of the wiring layer for each Young's modulus (when the coefficient of thermal expansion = 5 × 10 ^-5 / K). 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）のポアソン比依存性をヤング率毎に算出した結果（熱膨張係数＝１×１０^－４／Ｋの場合）である。This is the result of calculating the Poisson's ratio dependence of the protrusion amounts P ₀ (a) and P ₁ (b) of the wiring layer for each Young's modulus (when the coefficient of thermal expansion = 1 × 10 ^-4 / K). 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）のポアソン比依存性をヤング率毎に算出した結果（熱膨張係数＝３．３×１０^－４／Ｋの場合）である。This is the result of calculating the Poisson's ratio dependence of the protrusion amounts P ₀ (a) and P ₁ (b) of the wiring layer for each Young's modulus (when the coefficient of thermal expansion = 3.3 × 10 ^-4 / K). 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）のヤング率依存性を熱膨張係数毎に算出した結果（ポアソン比＝０．３４の場合）である。This is the result of calculating the Young's modulus dependence of the protrusion amounts P ₀ (a) and P ₁ (b) of the wiring layer for each thermal expansion coefficient (when Poisson's ratio = 0.34). 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）の熱膨張係数依存性をヤング率毎に算出した結果（ポアソン比＝０．３４の場合）である。This is the result of calculating the coefficient of thermal expansion dependence of the protrusion amounts P ₀ (a) and P ₁ (b) of the wiring layer for each Young's modulus (when Poisson's ratio = 0.34). 配線層の突出量Ｐ_０（ａ）、Ｐ_１（ｂ）のヤング率、熱膨張係数（ＣＴＥ）依存性を算出した結果（ポアソン比＝０．３４の場合）の３次元プロットである。It is a three-dimensional plot of the result (when the Poisson's ratio = 0.34) which calculated the Young's modulus and the coefficient of thermal expansion (CTE) dependence of the protrusion amount P ₀ (a), P ₁ (b) of a wiring layer. 単層構造の軟質バリア層を用いる場合の配線構造の第１の例である。This is the first example of a wiring structure when a soft barrier layer having a single layer structure is used. 多層構造（第２の例：２層構造）のバリア層を用いる場合の配線構造の例である。This is an example of a wiring structure when a barrier layer having a multi-layer structure (second example: two-layer structure) is used. 多層構造（第３の例：２層構造）のバリア層を用いる場合の配線構造の例である。This is an example of a wiring structure when a barrier layer having a multi-layer structure (third example: two-layer structure) is used. 多層構造（第４の例：３層構造）のバリア層を用いる場合の配線構造の例である。This is an example of a wiring structure when a barrier layer having a multi-layer structure (fourth example: three-layer structure) is used.

本発明の実施の形態に係る配線構造について説明する。この配線構造においては、配線層とシリコン基板との間に設けられるバリア層、特にその物性値の設定に特徴を有する。この配線構造の構造を示す平面図（上）及びその中心軸に沿った断面図（下）である。この配線構造においては、シリコン（Ｓｉ）で構成された基板（シリコン基板）１０中に形成された孔部１０Ａ中に、薄いバリア層２０を介して、銅（Ｃｕ）で構成された配線層３０が埋め込まれている。図１に示された構成自身は、周知の配線構造と同様である。この構造は、例えば、周知のように、基板１０に孔部１０Ａを形成した後で、バリア層２０を構成する材料、配線層３０を構成する材料（銅）を連続して成膜した後で、ＣＭＰ（化学機械研磨）等を行うことによって、製造することができる。この場合、図１における断面図（下側）に示されるように、基板１０の表面（上面）と配線層３０の表面（上面）とが同一平面上にある形態とすることができる。実際には配線層３０は図１の構造の上面側に設けられた他の配線（図示せず）と接するように形成され、図１の状態でこの接触が行われるように構成される。ただし、これらが完全に同一平面上にある必要はなく、実際には配線層３０の基板１０の表面からの突出量が予め定まった一定値以下であればよい。 The wiring structure according to the embodiment of the present invention will be described. This wiring structure is characterized by setting a barrier layer provided between the wiring layer and the silicon substrate, particularly its physical property value. It is a plan view (top) and a cross-sectional view (bottom) along the central axis which shows the structure of this wiring structure. In this wiring structure, the wiring layer 30 made of copper (Cu) is interposed through the thin barrier layer 20 in the hole 10A formed in the substrate (silicon substrate) 10 made of silicon (Si). Is embedded. The configuration itself shown in FIG. 1 is similar to a well-known wiring structure. In this structure, for example, as is well known, after forming a hole 10A in the substrate 10, a material constituting the barrier layer 20 and a material (copper) constituting the wiring layer 30 are continuously formed. , CMP (Chemical Mechanical Polishing) and the like. In this case, as shown in the cross-sectional view (lower side) in FIG. 1, the surface (upper surface) of the substrate 10 and the surface (upper surface) of the wiring layer 30 can be in the same plane. Actually, the wiring layer 30 is formed so as to be in contact with other wiring (not shown) provided on the upper surface side of the structure of FIG. 1, and is configured so that this contact is performed in the state of FIG. However, it is not necessary for these to be completely on the same plane, and it is sufficient that the amount of protrusion of the wiring layer 30 from the surface of the substrate 10 is actually a predetermined value or less.

ここで、基板１０を構成するＳｉの熱膨張係数は４×１０^－６／Ｋ程度であるのに対して、配線層３０を構成するＣｕの熱膨張係数は１５×１０^－６／Ｋ程度であり、これらの値は大きく異なる。このため、図１の配線構造に熱サイクル（低温→高温→低温）を印加した際の状況を図２に模式的に示す。ここで、図２（ｄ）は、時間経過に対する温度変化の状況を模式的に示す図であり、この中におけるＡ、Ｂ、Ｃの時点の状況が図２（ａ）～（ｃ）にそれぞれ模式的に示されている。図２（ａ）～（ｃ）は図１下側に対応する図であり、ここでは、バリア層２０の記載は省略されている。 Here, the coefficient of thermal expansion of Si constituting the substrate 10 is about 4 × 10 ^-6 / K, whereas the coefficient of thermal expansion of Cu constituting the wiring layer 30 is about 15 × 10 ^-6 / K. Yes, these values are very different. Therefore, FIG. 2 schematically shows the situation when a thermal cycle (low temperature → high temperature → low temperature) is applied to the wiring structure of FIG. Here, FIG. 2 (d) is a diagram schematically showing the state of temperature change with the passage of time, and the situations at the time points A, B, and C in this are shown in FIGS. 2 (a) to 2 (c), respectively. It is shown schematically. 2 (a) to 2 (c) are views corresponding to the lower side of FIG. 1, and the description of the barrier layer 20 is omitted here.

まず、初期状態である図２（ａ）（図２（ｄ）におけるＡ）においては、図１下側に示されるように、配線層３０と基板１０の表面は同一平面を構成している（配線層３０の突出量が零である）ものとする。この状態で温度が上昇した図２（ｂ）（図２（ｄ）におけるＢ）においては、上記のように配線層３０の熱膨張率が基板１０の熱膨張率よりも大きいために、配線層３０が基板１０の表面から大きく突出する（突出量Ｐ_０）。その後、温度が低下した場合には、配線層３０は図２（ｂ）の状態から収縮をするためにこの突出量は減少する。バリア層２０が存在せず配線層３０の外側が自由な表面となっている場合には、配線層３０の膨張、収縮は弾性変形の範囲で行われるため、温度が再び室温となった場合（図２（ｄ）におけるＣ）には、図２（ａ）の状態、すなわち、配線層３０の突出量は零となる。 First, in FIG. 2A (A in FIG. 2D), which is an initial state, the surfaces of the wiring layer 30 and the substrate 10 form the same plane as shown on the lower side of FIG. 1 (A). The amount of protrusion of the wiring layer 30 is zero). In FIG. 2B (B in FIG. 2D) in which the temperature rises in this state, the thermal expansion rate of the wiring layer 30 is larger than the thermal expansion rate of the substrate 10 as described above, so that the wiring layer 30 greatly protrudes from the surface of the substrate 10 (protrusion amount P ₀ ). After that, when the temperature drops, the wiring layer 30 contracts from the state shown in FIG. 2B, so that the amount of protrusion decreases. When the barrier layer 20 does not exist and the outside of the wiring layer 30 has a free surface, the wiring layer 30 expands and contracts within the range of elastic deformation, so that when the temperature reaches room temperature again ( In C) in FIG. 2D, the state of FIG. 2A, that is, the protrusion amount of the wiring layer 30 is zero.

しかしながら、図１の構造においては、配線層３０の膨張、収縮の際には、その外側の構造（材料）の影響を受ける。特に、この膨張の際に、配線層３０はバリア層２０の存在により応力を受け、この応力が銅（配線層３０を構成する材料）の降伏応力を超えた場合には、配線層３０が塑性変形をする。このように配線層３０がバリア層２０の存在により熱サイクルに際して塑性変形をする場合には、再び低温となった図２（ｄ）におけるＣの状態では図２（ｃ）に示されたように、一般的には配線層３０の突出量Ｐ_１は零とはならない。 However, in the structure of FIG. 1, when the wiring layer 30 expands or contracts, it is affected by the structure (material) outside the wiring layer 30. In particular, during this expansion, the wiring layer 30 is stressed by the presence of the barrier layer 20, and when this stress exceeds the yield stress of copper (the material constituting the wiring layer 30), the wiring layer 30 is plastic. Make a transformation. In this way, when the wiring layer 30 undergoes plastic deformation during the thermal cycle due to the presence of the barrier layer 20, the state C in FIG. 2 (d) where the temperature becomes low again is as shown in FIG. 2 (c). Generally, the protrusion amount P ₁ of the wiring layer 30 is not zero.

図２においては、低温→高温→低温の熱サイクルが１回のみである場合について示されたが、このような熱サイクルが複数回印加される場合には、配線層３０が突出した図２（ｃ）の状態が次の熱サイクルに際しての初期状態となるため、図２（ｃ）における配線層３０の突出量Ｐ_１が熱サイクルの印加回数に応じて累積され、増大する。実際にこの配線構造が使用された半導体装置の使用時においてこのような熱サイクルが印加されることもあるが、それ以前の段階の製造時において使用された各種の熱処理工程がこのような熱サイクルとなる場合もある。 FIG. 2 shows a case where the low temperature → high temperature → low temperature heat cycle is performed only once, but when such a heat cycle is applied a plurality of times, the wiring layer 30 protrudes from FIG. 2 (FIG. 2). Since the state of c) becomes the initial state at the time of the next heat cycle, the protrusion amount P1 of the wiring layer 30 in FIG. ₂ (c) is accumulated and increased according to the number of times of application of the heat cycle. Such a thermal cycle may be applied when actually using a semiconductor device in which this wiring structure is used, but various heat treatment steps used in the manufacturing at the previous stage are such thermal cycles. In some cases,

このため、配線の接続の信頼性を高めるためには、特に図２（ｃ）の状態における突出量Ｐ_１を零に近づける（図２（ａ）の状態に近づける）ことが必要である。以下に、このような熱サイクルに際しての配線層３０の突出量と、バリア層２０の物性値の関係について有限要素法（ＦＥＭ）によって調べた結果について説明する。ここで、基板１０を構成する材料はＳｉ、配線層３０を構成する材料はＣｕでそれぞれ固定し、これらに対応した物性値が用いられた。 Therefore, in order to improve the reliability of the wiring connection, it is particularly necessary to make the protrusion amount P1 in the state of FIG. _2C close to zero (close to the state of FIG. 2A). The results of investigating the relationship between the amount of protrusion of the wiring layer 30 and the physical property values of the barrier layer 20 during such a thermal cycle by the finite element method (FEM) will be described below. Here, the material constituting the substrate 10 was fixed with Si, and the material constituting the wiring layer 30 was fixed with Cu, and the physical property values corresponding to these were used.

図３は、上記の構造における各構成要素を構成する材料と、各材料において想定された物性値を示す表である。この計算で用いられた物性値としては、密度、比熱、ヤング率、ポアソン比、熱膨張係数、熱伝導率、降伏強度、接線弾性係数がある。この表において、一つの項目で複数の値が記載されているもの（銅の比熱等）においては、温度（単位℃）毎の値が温度（左側に記載）と共に右側に記載されている。表におけるｒｅｆｅｒｅｎｃｅは、ｈｔｔｐ：／／ｗｗｗ．ａｚｏｍ．ｃｏｍに基づいた値であることを意味し、ＮＡは該当物質が塑性変形しない（弾性変形のみが可能である）ことを意味する。また、計算において、図１の円筒形状の基板１０における厚さＴ＝２００μｍ、直径Ｄ_１＝１００μｍ（円筒径）、円筒形状の配線層３０においてＨ＝１００μｍ、Ｄ_２＝２０μｍとされた。また、この計算において想定される熱サイクルは、図２（ｄ）におけるＡ、Ｃの温度を室温（２５℃）、Ｂの温度（高温）を３００℃とした。 FIG. 3 is a table showing the materials constituting each component in the above structure and the physical property values assumed in each material. The physical property values used in this calculation include density, specific heat, Young's modulus, Poisson's ratio, thermal expansion coefficient, thermal conductivity, yield strength, and tangential elasticity coefficient. In this table, in the case where a plurality of values are described in one item (specific heat of copper, etc.), the value for each temperature (unit: ° C.) is described on the right side together with the temperature (listed on the left side). The reference in the table is http: // www. azom. It means that the value is based on com, and NA means that the corresponding substance is not plastically deformed (only elastic deformation is possible). Further, in the calculation, the thickness T = 200 μm and the diameter D ₁ = 100 μm (cylindrical diameter) in the cylindrical substrate 10 of FIG. 1, and H = 100 μm and D ₂ = 20 μm in the cylindrical wiring layer 30. Further, in the heat cycle assumed in this calculation, the temperature of A and C in FIG. 2D was set to room temperature (25 ° C), and the temperature of B was set to 300 ° C.

シリコンの集積回路等において、一般的には配線に対するバリア層として、チタン（Ｔｉ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）の金属材料やこれらの合金が広く用いられている。図４は、上記の条件において、バリア層２０として厚さ３μｍのチタンが用いられた場合における、上記の温度サイクル（１サイクル）を印加した場合の温度と配線層３０の突出量の関係を計算した結果である。この特性において、突出量の初期値（初めの室温時における値）は零であり、温度が最大（３００℃）となる点の突出量が図２（ｂ）におけるＰ_０であり、再び温度が室温となった点の突出量が図２（ｃ）におけるＰ_１である。突出量の時間経過は図中矢印で示されている。Ｐ_１が零とならない、あるいは突出量にヒステリシス特性があるのは、温度上昇に伴う配線層３０の膨張時に配線層３０に加わった応力が銅の降伏強度を超えたために、配線層３０が塑性変形したためである。この結果においては、Ｐ_０＝０．２７μｍ、Ｐ_１＝０．２０８μｍとなる。 In an integrated circuit of silicon or the like, generally, a metal material of titanium (Ti), tungsten (W), zirconium (Zr) or an alloy thereof is widely used as a barrier layer for wiring. FIG. 4 calculates the relationship between the temperature when the above temperature cycle (1 cycle) is applied and the amount of protrusion of the wiring layer 30 when titanium having a thickness of 3 μm is used as the barrier layer 20 under the above conditions. It is the result of doing. In this characteristic, the initial value of the protrusion amount (value at the initial room temperature) is zero, the protrusion amount at the point where the temperature becomes the maximum (300 ° C.) is P ₀ in FIG. 2 (b), and the temperature is again. The amount of protrusion at the point where the room temperature is reached is P1 in FIG. ₂ (c). The time course of the amount of protrusion is indicated by an arrow in the figure. The reason why P ₁ does not become zero or the protrusion amount has a hysteresis characteristic is that the stress applied to the wiring layer 30 when the wiring layer 30 expands due to the temperature rise exceeds the yield strength of copper, so that the wiring layer 30 is plastic. This is because it was deformed. In this result, P ₀ = 0.27 μm and P ₁ = 0.208 μm.

また、図５は、この熱サイクルを１０回連続して印加した場合における突出量の変化を同様に示す。この場合においては、熱サイクル印加前の突出量（初期値）が零であるが、上記のように１サイクル後の突出量Ｐ_１＞０となった状態が次のサイクル印加の初期値に対応するため、Ｎサイクル印加後のＰ_０、Ｐ_１をそれぞれＰ_０（Ｎ）、Ｐ_１（Ｎ）とすると、Ｐ_０（１）＜Ｐ_０（２）＜－－－＜Ｐ_０（１０）、Ｐ_１（１）＜Ｐ_１（２）＜－－－＜Ｐ_１（１０）となり、単純な積算とはならないものの、印加された熱サイクルのサイクル数に応じてＰ_０、Ｐ_１は増大する。この結果においては、Ｐ_０（１０）＝０．３８μｍ、Ｐ_１（１０）＝０．３２５μｍとなり、１サイクルの結果（図４）よりも大きくなる。Ｐ_０、Ｐ_１を共に小さくする（零に近づける）ことが好ましいが、例えば図５の結果より、１回の温度サイクル後のＰ_１を低減することによって、複数回の温度サイクル印加後あるいは印加途中での突出量を低減できることは明らかである。このため、１回の熱サイクル印加後の突出量Ｐ_１を低減することが特に重要である。配線層３０の塑性変形に起因して発生する突出量Ｐ_１は、バリア層２０の設定によって低減することが可能である。このため、本願発明の目的は、特にＰ_１を小さくする（零に近づける）ことである。 Further, FIG. 5 similarly shows the change in the amount of protrusion when this thermal cycle is continuously applied 10 times. In this case, the protrusion amount (initial value) before applying the thermal cycle is zero, but the state where the protrusion amount P ₁ > 0 after one cycle as described above corresponds to the initial value of the next cycle application. Therefore, assuming that P ₀ and P ₁ after applying the N cycle are P ₀ (N) and P ₁ (N), respectively, P ₀ (1) <P ₀ (2) <--- <P ₀ (10). , P ₁ (1) <P ₁ (2) <--- <P ₁ (10), which is not a simple integration, but P ₀ and P ₁ increase according to the number of cycles of the applied thermal cycle. do. In this result, P ₀ (10) = 0.38 μm and P ₁ (10) = 0.325 μm, which are larger than the result of one cycle (FIG. 4). It is preferable to make both P ₀ and P ₁ small (close to zero), but for example, from the result of FIG. 5, by reducing P ₁ after one temperature cycle, after or after applying multiple temperature cycles or by reducing P 1 It is clear that the amount of protrusion on the way can be reduced. Therefore, it is particularly important to reduce the protrusion amount P1 after applying _one heat cycle. _The protrusion amount P1 generated due to the plastic deformation of the wiring layer 30 can be reduced by setting the barrier layer 20. Therefore, the object of the present invention is to make P ₁ small (close to zero) in particular.

このためには、熱サイクルに際しての配線層３０に加わる最大応力を小さくし、配線層３０の塑性変形の抑制をするようにバリア層２０を設定することが有効である。具体的には、バリア層２０としてヤング率の小さな材料を用いることが好ましい。このような材料として、図３中に示された有機材料がある。具体的には、ここで示されたような特性をもつ有機材料としては、パワー半導体素子の封止材料（製品名：ナノテクレジンＫＡ－１００、（株）ＡＤＥＫＡ製）がある。 For this purpose, it is effective to set the barrier layer 20 so as to reduce the maximum stress applied to the wiring layer 30 during the thermal cycle and suppress the plastic deformation of the wiring layer 30. Specifically, it is preferable to use a material having a small Young's modulus as the barrier layer 20. As such a material, there is an organic material shown in FIG. Specifically, as an organic material having the characteristics shown here, there is a sealing material for a power semiconductor device (product name: Nanotecredin KA-100, manufactured by ADEKA Corporation).

以下に、このようなヤング率の小さな材料で構成されたバリア層（軟質バリア層）を用いた場合について、同様の計算を行った結果について説明する。ここで、このように軟質バリア層を用いる場合の形態として、第１の例（１）として図１におけるバリア層２０をこの軟質バリア層単体で構成する場合と、バリア層２０を軟質バリア層を含む多層構造とした場合がある。多層構造とする場合においては、第２の例（２）となる、図１における径方向内側に金属で構成された硬質バリア層、外側に軟質バリア層を設けた２層構造とした場合と、第３の例（３）となる、図１における径方向内側に軟質バリア層、外側に硬質バリア層を設けた２層構造とした場合と、第４の例（４）となる、軟質バリア層の内側と外側にそれぞれ硬質バリア層を設けた３層構造とした場合がある。 The results of the same calculation will be described below when a barrier layer (soft barrier layer) made of such a material having a small Young's modulus is used. Here, as a form in which the soft barrier layer is used in this way, as the first example (1), the barrier layer 20 in FIG. 1 is composed of the soft barrier layer alone, and the barrier layer 20 is the soft barrier layer. It may have a multi-layer structure including. In the case of a multi-layer structure, the second example (2) is a two-layer structure in which a hard barrier layer made of metal is provided on the inner side in the radial direction and a soft barrier layer is provided on the outer side in the radial direction in FIG. A two-layer structure in which a soft barrier layer is provided on the inner side in the radial direction and a hard barrier layer is provided on the outer side in the radial direction, which is the third example (3), and the soft barrier layer, which is the fourth example (4). In some cases, a three-layer structure is provided in which a hard barrier layer is provided on the inside and outside of the.

ここで、軟質バリア層としては、上記の有機材料（厚さ０．５μｍ）を用い、（２）における内側の硬質バリア層は厚さ１μｍのＡｌ、（３）における外側の硬質バリア層は厚さ１μｍのタングステン（Ｗ）、（４）における内側の硬質バリア層は厚さ０．５μｍのＡｌ、外側の硬質バリア層は厚さ０．５μｍのＷとした。図６は、このように軟質バリア層を用いた場合（（１）～（４））における図４に対応した計算結果を示す。ここで、バリア層２０としてＴｉ単層を用いた場合の１０サイクル印加の場合の図５の結果も図６において（０）として示されている。（１）～（４）の結果は１サイクルのみについて示されているが、後述するように、これらの特性は実際には複数サイクルにおいてもほぼ重複する。 Here, as the soft barrier layer, the above organic material (thickness 0.5 μm) is used, the inner hard barrier layer in (2) is Al having a thickness of 1 μm, and the outer hard barrier layer in (3) is thick. Tungsten (W) having a thickness of 1 μm, the inner hard barrier layer in (4) was Al having a thickness of 0.5 μm, and the outer hard barrier layer was W having a thickness of 0.5 μm. FIG. 6 shows the calculation results corresponding to FIG. 4 when the soft barrier layer is used in this way ((1) to (4)). Here, the result of FIG. 5 in the case of applying 10 cycles when the Ti single layer is used as the barrier layer 20 is also shown as (0) in FIG. The results of (1) to (4) are shown for only one cycle, but as will be described later, these characteristics actually overlap even in a plurality of cycles.

この結果より、少なくとも部分的に軟質バリア層が用いられた（１）～（４）の場合には、いずれもＴｉ単層のバリア層２０が用いられた（０）の特性とは異なり、突出量にヒステリシス特性が見られないために、Ｐ_１が無視できる程度に小さくなる。また、図６においては，（１）（３）の結果、（２）（４）の結果にはそれぞれ有意差がなく、かつ（１）（３）の結果と（２）（４）の結果の差異も小さい。すなわち、軟質バリア層を用いることによるこうした特性は、その形態によらず主に軟質バリア層のみによって定まる。図６においてはいずれも（１）～（４）は１サイクルの結果が示されているが、Ｐ_１はほぼ零となるため、複数サイクルを印加した場合でもＰ_１はほぼ零となり、Ｐ_０はほぼ一定値となる。 From this result, in the cases of (1) to (4) in which the soft barrier layer was used at least partially, unlike the characteristics of (0) in which the barrier layer 20 of the Ti single layer was used, the protrusions. Since no hysteresis characteristic is observed in the amount, P ₁ becomes negligibly small. Further, in FIG. 6, there is no significant difference between the results of (1) and (3) and the results of (2) and (4), and the results of (1) and (3) and the results of (2) and (4), respectively. The difference is also small. That is, these characteristics due to the use of the soft barrier layer are mainly determined only by the soft barrier layer regardless of its morphology. In FIG. 6, the results of one cycle are shown in (1) to (4), but since P ₁ is almost zero, P ₁ becomes almost zero even when a plurality of cycles are applied, and P ₀ . Is an almost constant value.

上記の突出量Ｐ_０、Ｐ_１の印加サイクル数依存性を上記の（０）～（４）毎に示した結果が図７（Ｐ_０）、図８（Ｐ_１）である。図８より、軟質バリア層が用いられた上記の（１）～（４）の場合には、印加サイクル数によらずにＰ_１をほぼ零とすることができる。また、図７より、（１）～（４）の場合には、印加サイクル数が小さな場合には（０）と比べてＰ_０は大きくなるものの、印加サイクル数が大きな場合には、Ｐ_０を（０）の場合よりも小さくすることもできる。すなわち、軟質バリア層を用いることは、印加サイクル数が多い場合にはＰ_０を小さくすることにも寄与する。 The results showing the dependence of the protrusion amounts P ₀ and P ₁ on the number of applied cycles for each of the above (0) to (4) are shown in FIGS. 7 (P ₀ ) and 8 (P ₁ ). From FIG. 8, in the cases of the above (1) to (4) in which the soft barrier layer is used, P ₁ can be set to almost zero regardless of the number of applied cycles. Further, from FIG. 7, in the cases of (1) to (4), P ₀ is larger than that of (0) when the number of applied cycles is small, but P ₀ is large when the number of applied cycles is large. Can be made smaller than in the case of (0). That is, the use of the soft barrier layer also contributes to reducing P ₀ when the number of applied cycles is large.

以上の結果は、図３に示された各材料の物性値を用いた有限要素法によって得られた。次に、具体的な材料についての比較ではなく、単層構造のバリア層２０における物性値の上記の特性に対する依存性について、上記と同様の手法により調べた。ここで着目した物性値は、図３の項目の中で上記の特性（配線層３０の突出量）に特に大きな影響を与える量として、バリア層２０のヤング率、ポアソン比、熱膨張係数である。図９（ａ）は突出量Ｐ_０、図９（ｂ）は突出量Ｐ_１のポアソン比依存性を、熱膨張係数を１×１０^－６／Ｋとした場合にヤング率毎に算出した結果であり、図１０（ａ）、図１０（ｂ）は熱膨張係数を５×１０^－６／Ｋとした場合、図１１（ａ）、図１１（ｂ）は熱膨張係数を１×１０^－５／Ｋとした場合、図１２（ａ）、図１２（ｂ）は熱膨張係数を５×１０^－５／Ｋとした場合、図１３（ａ）、図１３（ｂ）は熱膨張係数を１×１０^－４／Ｋとした場合、図１４（ａ）、図１４（ｂ）は熱膨張係数を３．３×１０^－４／Ｋとした場合の同様の結果である。これらの図においては、グラフ中の各特性に付記された数字がヤング率である。 The above results were obtained by the finite element method using the physical property values of each material shown in FIG. Next, instead of comparing specific materials, the dependence of the physical property values on the above-mentioned characteristics in the barrier layer 20 having a single-layer structure was investigated by the same method as described above. The physical property values focused here are the Young's modulus, Poisson's ratio, and coefficient of thermal expansion of the barrier layer 20 as quantities that have a particularly large effect on the above-mentioned characteristics (protrusion amount of the wiring layer 30) in the items of FIG. .. FIG. 9A shows the result of calculating the Poisson's ratio dependence of the protrusion amount P ₀ and FIG. 9B the protrusion amount P ₁ for each Young rate when the coefficient of thermal expansion is 1 × 10 ^-6 / K. 10 (a) and 10 (b) show that when the coefficient of thermal expansion is 5 × 10 ^-6 / K, FIGS. 11 (a) and 11 (b) have a coefficient of thermal expansion of 1 × 10 ⁻ . When ⁵ / K is set, FIGS. 12 (a) and 12 (b) show the coefficient of thermal expansion of 5 × 10 ^-5 / K, and FIGS. 13 (a) and 13 (b) show the coefficient of thermal expansion. When 1 × 10 ^-4 / K is used, FIGS. 14 (a) and 14 (b) are the same results when the coefficient of thermal expansion is 3.3 × 10 ^-4 / K. In these figures, the number added to each characteristic in the graph is Young's modulus.

図１５（ａ）、図１５（ｂ）は、図９～１４の結果において、ポアソン比を０．３４と固定して、突出量Ｐ_０、Ｐ_１のヤング率依存性を熱膨張係数毎に示した結果である。この図においては、グラフ中の各特性に付記された数字が熱膨張係数（１／Ｋ）である。図１６（ａ）、図１６（ｂ）は、図９～１４の結果において、ポアソン比を０．３４と固定して、Ｐ_０、Ｐ_１の熱膨張係数依存性をヤング率毎に示した結果である。この図においては、グラフ中の各特性に付記された数字がヤング率である。図１７（ａ）、図１７（ｂ）は、図１５（ａ）と図１６（ａ）、図１５（ｂ）と図１６（ｂ）の結果を３次元プロットした結果である。 15 (a) and 15 (b) show that in the results of FIGS. 9 to 14, the Poisson's ratio is fixed at 0.34, and the Young's modulus dependence of the protrusion amounts P ₀ and P ₁ is determined for each thermal expansion coefficient. This is the result shown. In this figure, the number added to each characteristic in the graph is the coefficient of thermal expansion (1 / K). 16 (a) and 16 (b) show the coefficient of thermal expansion dependence of P ₀ and P ₁ for each Young's modulus with the Poisson's ratio fixed at 0.34 in the results of FIGS. 9 to 14. The result. In this figure, the number added to each characteristic in the graph is Young's modulus. 17 (a) and 17 (b) are the results of three-dimensional plotting of the results of FIGS. 15 (a) and 16 (a), and FIGS. 15 (b) and 16 (b).

これらの結果より、Ｐ_１を小さくするためには、熱膨張係数によらず、ヤング率、ポアソン比は小さいことが好ましい。特に、どの結果を見ても、ヤング率が１０ＧＰａと１ＧＰａの間の差異は大きいため、ヤング率を１ＧＰａ以下とすることが特に好ましい。また特に図１６、１７より、Ｐ_０，Ｐ_１は熱膨張係数が大きな場合に顕著であるものの、ヤング率を１００ＭＰａ以下とすることにより、熱膨張係数によらずにＰ_１、更にはＰ_０も小さくすることができる。このため、特に好ましいのは、ヤング率が１００ＭＰａ以下、ポアソン比が０．４０以下の範囲である。また、図１６より、Ｐ_１、更にはＰ_０も小さくするためには、バリア層２０の熱膨張係数は小さいことが好ましく、特に熱膨張係数を１×１０^－５／Ｋ以下とすることが好ましい。 From these results, in order to reduce P ₁ , it is preferable that Young's modulus and Poisson's ratio are small regardless of the coefficient of thermal expansion. In particular, it is particularly preferable to set the Young's modulus to 1 GPa or less because the difference between the Young's modulus of 10 GPa and 1 GPa is large regardless of the result. Further, from FIGS. 16 and 17, P ₀ and P ₁ are particularly remarkable when the coefficient of thermal expansion is large, but by setting the Young's modulus to 100 MPa or less, P ₁ and further P ₀ are not affected by the coefficient of thermal expansion. Can also be made smaller. Therefore, it is particularly preferable that the Young's modulus is 100 MPa or less and the Poisson's ratio is 0.40 or less. Further, from FIG. 16, in order to reduce P ₁ and even P ₀ , it is preferable that the coefficient of thermal expansion of the barrier layer 20 is small, and in particular, the coefficient of thermal expansion should be 1 × 10 ^-5 / K or less. preferable.

図３に示されるように、通常の配線材料でバリア層として用いられる金属材料（チタン、タングステン等）のヤング率は１０ＧＰａ以上と大きい。これに対して、前記の有機材料のヤング率は上記のように低いため、特にこれをバリア層２０あるいは軟質バリア層として好ましく用いることができる。 As shown in FIG. 3, the Young's modulus of a metal material (titanium, tungsten, etc.) used as a barrier layer in a normal wiring material is as large as 10 GPa or more. On the other hand, since the Young's modulus of the organic material is low as described above, it can be particularly preferably used as the barrier layer 20 or the soft barrier layer.

また、バリア層２０を構成する材料の微細構造によって、同様のヤング率、ポアソン比等を実現し、これを軟質バリア層とすることもできる。例えば、緻密な状態では高いヤング率を有する材料を、微細な空孔を多数有する形態（多孔質）の薄膜として成膜することによって、実質的に上記のような低いヤング率、ポアソン比を実現することができる。これによって、上記のような有機材料以外の材料を用いた軟質バリア層を実現することができる。 Further, the same Young's modulus, Poisson's ratio, etc. can be realized by the fine structure of the material constituting the barrier layer 20, and this can be used as a soft barrier layer. For example, by forming a thin film having a high Young's modulus in a dense state as a thin film having a large number of fine pores (porous), the above-mentioned low Young's modulus and Poisson's ratio are substantially realized. can do. This makes it possible to realize a soft barrier layer using a material other than the organic material as described above.

このようなヤング率が小さなバリア層２０（軟質バリア層）を使用する際の形態は、配線層の基板中における形態に応じて設定することができる。まず、バリア層２０を上記のような軟質バリア層からなる単層構造とした場合の形態の代表的な例の断面構造を図１８（ａ）～（ｃ）に示す。図１８（ａ）、図１８（ｂ）においては、孔部１０Ａは基板１０を貫通せず、図１８（ｃ）においては、孔部１０Ａは基板１０を貫通する。図１に示された通り、図６等の特性は、図１８（ａ）の形態を仮定して算出された。しかしながら、上記のような配線層３０の塑性変形に本質的に影響を及ぼすのは、配線層３０とその側面における孔部１０Ａの内面との間のバリア層２０である。このため、この部分に上記のバリア層２０が形成された他の形態として、図１８（ｂ）のように、配線層３０の底面側にはバリア層２０を設けない構造をとることができる。また、ＴＳＶとして上記の配線構造を用いる場合には、孔部１０Ａを基板１０を貫通するように形成し、孔部１０Ａの内面（側面）に上記のバリア層２０を形成した図１８（ｃ）の構造をとることもできる。 The form when such a barrier layer 20 (soft barrier layer) having a small Young's modulus is used can be set according to the form of the wiring layer in the substrate. First, FIGS. 18 (a) to 18 (c) show cross-sectional structures of typical examples of the form when the barrier layer 20 has a single-layer structure composed of the soft barrier layer as described above. In FIGS. 18A and 18B, the hole portion 10A does not penetrate the substrate 10, and in FIG. 18C, the hole portion 10A penetrates the substrate 10. As shown in FIG. 1, the characteristics of FIG. 6 and the like were calculated assuming the form of FIG. 18 (a). However, it is the barrier layer 20 between the wiring layer 30 and the inner surface of the hole 10A on the side surface thereof that essentially affects the plastic deformation of the wiring layer 30 as described above. Therefore, as another form in which the barrier layer 20 is formed in this portion, a structure in which the barrier layer 20 is not provided on the bottom surface side of the wiring layer 30 can be adopted as shown in FIG. 18 (b). Further, when the above wiring structure is used as the TSV, the hole 10A is formed so as to penetrate the substrate 10, and the barrier layer 20 is formed on the inner surface (side surface) of the hole 10A (c). It is also possible to take the structure of.

また、図６に示されたように、バリア層２０として多層構造（２層以上）を用いた場合において、上記の効果はこの中に上記のようなヤング率の低い軟質バリア層を含ませれば得られる。この場合には、多層構造における軟質バリア層以外の層を、ヤング率の大きな材料で構成してもよい。これらの層（硬質バリア層））を構成する材料は、目的に応じて適宜設定することができる。例えば、軟質バリア層と配線層３０又は基板１０との間の密着性を向上させるための介在層として、あるいは配線層３０周囲の絶縁耐圧確保のために絶縁層として、この硬質バリア層を用いることができる。 Further, as shown in FIG. 6, when a multilayer structure (two or more layers) is used as the barrier layer 20, the above effect can be obtained by including the above-mentioned soft barrier layer having a low Young's modulus. can get. In this case, the layer other than the soft barrier layer in the multilayer structure may be made of a material having a large Young's modulus. The materials constituting these layers (hard barrier layers)) can be appropriately set according to the purpose. For example, the hard barrier layer may be used as an intervening layer for improving the adhesion between the soft barrier layer and the wiring layer 30 or the substrate 10, or as an insulating layer for ensuring the withstand voltage around the wiring layer 30. Can be done.

図１９～図２１は、このようにバリア層２０を多層構造とした場合における形態の例を図１８と同様に示す。図１９、図２０においては、バリア層２０が２層構造とされ、上記のヤング率が低いバリア層（軟質バリア層２０１）の内側（図１９）又は外側（図２０）に金属等のヤング率の高い材料で構成された層（硬質バリア層：内側バリア層２０３、外側バリア層２０２）が設けられている。 19 to 21 show an example of the form when the barrier layer 20 has a multilayer structure in the same manner as in FIG. In FIGS. 19 and 20, the barrier layer 20 has a two-layer structure, and the Young's modulus of a metal or the like is on the inside (FIG. 19) or outside (FIG. 20) of the barrier layer (soft barrier layer 201) having a low Young's modulus. A layer made of a high-grade material (hard barrier layer: inner barrier layer 203, outer barrier layer 202) is provided.

図１９には、バリア層２０が前記の軟質バリア層２０１と内側バリア層（硬質バリア層）２０３の２層構造とされ、図１９（ａ）においては軟質バリア層２０１と内側バリア層２０３が孔部１０Ａ中で一様に成膜され、図１９（ｂ）、（ｃ）においては、それぞれ孔部１０Ａの底面側で軟質バリア層２０１、内側バリア層２０３が形成されない形態とされている。図１９（ｄ）においては、孔部１０Ａの底面側で軟質バリア層２０１、内側バリア層２０３が共に形成されていない。図１９（ｅ）は、図１８（ｃ）と同様に、ＴＳＶに対応した構造を示す。 In FIG. 19, the barrier layer 20 has a two-layer structure of the soft barrier layer 201 and the inner barrier layer (hard barrier layer) 203, and in FIG. 19A, the soft barrier layer 201 and the inner barrier layer 203 have holes. The film is uniformly formed in the portion 10A, and in FIGS. 19B and 19C, the soft barrier layer 201 and the inner barrier layer 203 are not formed on the bottom surface side of the hole portion 10A, respectively. In FIG. 19D, neither the soft barrier layer 201 nor the inner barrier layer 203 is formed on the bottom surface side of the hole portion 10A. FIG. 19 (e) shows a structure corresponding to TSV, as in FIG. 18 (c).

図２０には、バリア層２０が前記の軟質バリア層２０１と外側バリア層（硬質バリア層）２０２の２層構造とされ、図２０（ａ）においては軟質バリア層２０１と外側バリア層２０２が孔部１０Ａ中で一様に成膜され、図２０（ｂ）、（ｃ）においては、それぞれ孔部１０Ａの底面側で外側バリア層２０２、軟質バリア層２０１が形成されない形態とされている。図２０（ｄ）においては、孔部１０Ａの底面側で軟質バリア層２０１、外側バリア層２０２が共に形成されていない。図２０（ｅ）は、図１８（ｃ）と同様に、ＴＳＶに対応した構造を示す。 In FIG. 20, the barrier layer 20 has a two-layer structure of the soft barrier layer 201 and the outer barrier layer (hard barrier layer) 202, and in FIG. 20A, the soft barrier layer 201 and the outer barrier layer 202 are holes. The film is uniformly formed in the portion 10A, and in FIGS. 20 (b) and 20 (c), the outer barrier layer 202 and the soft barrier layer 201 are not formed on the bottom surface side of the hole portion 10A, respectively. In FIG. 20D, neither the soft barrier layer 201 nor the outer barrier layer 202 is formed on the bottom surface side of the hole portion 10A. FIG. 20 (e) shows a structure corresponding to TSV, as in FIG. 18 (c).

図２１には、バリア層２０が前記の軟質バリア層２０１、外側バリア層（硬質バリア層）２０２、内側バリア層（硬質バリア層）２０３からなる３層構造とされ、図２１（ａ）においては軟質バリア層２０１、外側バリア層２０２、内側バリア層２０３が全て孔部１０Ａ中で一様に成膜され、図２１（ｂ）、（ｃ）、（ｄ）においては、それぞれ孔部１０Ａの底面側で外側バリア層２０２、軟質バリア層２０１、内側バリア層２０３が形成されない形態とされている。図２１（ｅ）においては孔部１０Ａの底面側で軟質バリア層２０１及び内側バリア層２０３が、図２１（ｆ）においては孔部１０Ａの底面側で外側バリア層２０２及び内側バリア層２０３が、図２１（ｇ）においては孔部１０Ａの底面側で外側バリア層２０２及び軟質バリア層２０１が、それぞれ形成されていない形態とされている。図２１（ｈ）においては、孔部１０Ａの底面側で軟質バリア層２０１、外側バリア層２０２、内側バリア層２０３が全て形成されていない。図２１（ｉ）は、図１８（ｃ）と同様に、ＴＳＶに対応した構造を示す。 In FIG. 21, the barrier layer 20 has a three-layer structure including the soft barrier layer 201, the outer barrier layer (hard barrier layer) 202, and the inner barrier layer (hard barrier layer) 203. The soft barrier layer 201, the outer barrier layer 202, and the inner barrier layer 203 are all uniformly formed in the hole 10A, and in FIGS. 21 (b), (c), and (d), the bottom surface of the hole 10A is formed. The outer barrier layer 202, the soft barrier layer 201, and the inner barrier layer 203 are not formed on the side. In FIG. 21 (e), the soft barrier layer 201 and the inner barrier layer 203 are on the bottom surface side of the hole portion 10A, and in FIG. 21 (f), the outer barrier layer 202 and the inner barrier layer 203 are on the bottom surface side of the hole portion 10A. In FIG. 21 (g), the outer barrier layer 202 and the soft barrier layer 201 are not formed on the bottom surface side of the hole 10A, respectively. In FIG. 21 (h), the soft barrier layer 201, the outer barrier layer 202, and the inner barrier layer 203 are not all formed on the bottom surface side of the hole portion 10A. FIG. 21 (i) shows a structure corresponding to TSV, as in FIG. 18 (c).

前記のように、軟質バリア層２０１は、Ｃｕで構成された配線層３０とＳｉで構成された孔部１０Ａ内の内面との間に存在すれば効果を奏するため、程度の違いは存在するものの、図１９～２１の全ての全ての構造において効果を奏する。この際、配線構造の目的や配線層３０の他の配線への接続等の状況に応じて、いずれかの構造を用いることができる。この際、外側バリア層２０２、内側バリア層２０３を構成する材料としては、ヤング率等によらず、金属や絶縁体を用いることができる。 As described above, the soft barrier layer 201 is effective if it exists between the wiring layer 30 made of Cu and the inner surface in the hole 10A made of Si, so that there is a difference in degree. , It is effective in all the structures of FIGS. 19 to 21. At this time, any structure can be used depending on the purpose of the wiring structure and the situation such as connection to other wiring of the wiring layer 30. At this time, as the material constituting the outer barrier layer 202 and the inner barrier layer 203, a metal or an insulator can be used regardless of Young's modulus or the like.

なお、図１８～２１に示された構造においては、配線層３０の側面と孔部１０Ａの内面の間の深さ方向の全域にわたり軟質バリア層２０１が形成されているものとした。しかしながら、その効果は小さくなるものの、深さ方向の一部においてのみ軟質バリア層２０１を設けてもよい。また、図１においては、孔部１０Ａ及び配線層３０の平面形状が円形であるものとした。しかしながら、この形状は任意であり、シリコンで構成された基板中の孔部に埋め込まれた配線層が用いられる限りにおいて、同様に上記のバリア層（軟質バリア層）を用いることができる。 In the structure shown in FIGS. 18 to 21, it is assumed that the soft barrier layer 201 is formed over the entire area in the depth direction between the side surface of the wiring layer 30 and the inner surface of the hole 10A. However, although the effect is small, the soft barrier layer 201 may be provided only in a part in the depth direction. Further, in FIG. 1, it is assumed that the planar shape of the hole portion 10A and the wiring layer 30 is circular. However, this shape is arbitrary, and the above-mentioned barrier layer (soft barrier layer) can be used as long as the wiring layer embedded in the hole in the substrate made of silicon is used.

また、上記の例では、配線層３０は銅（Ｃｕ）で構成されるものとした。しかしながら、配線層３０が純銅で構成されず銅を主成分とする銅合金で構成された場合であっても、その物性が銅と大差のない場合には、上記の構成が同様に有効であることは明らかである。 Further, in the above example, the wiring layer 30 is made of copper (Cu). However, even when the wiring layer 30 is not composed of pure copper but is composed of a copper alloy containing copper as a main component, the above configuration is similarly effective if its physical properties are not significantly different from those of copper. It is clear.

１０基板（シリコン基板）
１０Ａ孔部
２０バリア層
３０配線層
２０１軟質バリア層
２０２外側バリア層（硬質バリア層）
２０３内側バリア層（硬質バリア層） 10 Substrate (silicon substrate)
10A Hole 20 Barrier layer 30 Wiring layer 201 Soft barrier layer 202 Outer barrier layer (hard barrier layer)
203 Inner barrier layer (hard barrier layer)

Claims

A substrate containing silicon (Si) as the main component and having holes formed in it,
A wiring layer formed by being embedded in the hole and composed mainly of copper (Cu).
It is formed between the inner surface along the depth direction of the hole and the wiring layer, has a Young's modulus of 1 GPa or less, a Poisson's ratio of 0.40 or less , and a coefficient of thermal expansion of 1 × 10 ^-5 / K or less. With a soft barrier layer that is
A wiring structure characterized by being provided with.

The wiring structure according to claim 1, wherein the Young's modulus of the soft barrier layer is 100 MPa or less.

The wiring structure according to claim 1 or 2 , wherein the soft barrier layer is made of an organic material.

The wiring structure according to any one of claims 1 to 3 , wherein the soft barrier layer has holes.

A claim comprising a hard barrier layer having a Young's modulus larger than that of the soft barrier layer at least between the inner surface and the soft barrier layer, and between the wiring layer and the soft barrier layer. The wiring structure according to any one of items 1 to 4 .

The wiring structure according to claim 5 , wherein the hard barrier layer is made of a metal material.

The hole is formed so as not to penetrate the substrate.
The wiring structure according to any one of claims 1 to 6 , wherein the soft barrier layer is provided between the bottom surface of the hole and the wiring layer.

The hole is formed so as not to penetrate the substrate.
The wiring structure according to claim 5 or 6 , wherein the hard barrier layer is provided between the bottom surface of the hole and the wiring layer.

The hole is formed through the substrate and is formed.
The wiring structure according to any one of claims 1 to 6 , wherein the wiring layer is used for electrical connection between both main surfaces of the substrate.