JP6993193B2

JP6993193B2 - 電気的接続装置及び特性測定方法

Info

Publication number: JP6993193B2
Application number: JP2017222710A
Authority: JP
Inventors: 達哉伊藤
Original assignee: Micronics Japan Co Ltd
Current assignee: Micronics Japan Co Ltd
Priority date: 2017-11-20
Filing date: 2017-11-20
Publication date: 2022-01-13
Anticipated expiration: 2037-11-20
Also published as: JP2019095230A

Description

本発明は、被検査体の電気的特性の測定に使用される電気的接続装置及び特性測定方法に関する。

半導体集積回路などの被検査体の電気的特性を測定するために、被検査体に接触させるプローブを有する電気的接続装置が用いられている。電気的接続装置には、プローブを保持するプローブヘッドを、プローブと電気的に接続する端子（以下において「ランド」という。）が配置されたプリント基板に取り付けた構成が使用される。半導体集積回路の種類ごとに、電気的接続装置のプローブの配置を最適化する必要がある。このため、ピッチが異なる端子を有する半導体集積回路の測定に対応可能な測定装置が提案されている（例えば、特許文献１参照。）。

一般的に、ウェハに形成された状態での半導体集積回路の測定（以下において「ウェハ測定」という。）を行った後、半導体集積回路ごとにチップ化した個々の半導体チップをパッケージングしたパッケージ品の測定（以下において「チップ測定」という。）を行う。チップ測定は、ファンアウトのために半導体チップをパッケージ基板に搭載した状態で行われることがある。ここで、「ファンアウト」とは、半導体集積回路の入出力パッドからパッケージ品の端子まで配線を引き回すことをいう。ファンアウトによって、パッケージ品の端子の間隔は、半導体集積回路の入出力パッドの間隔よりも拡張される。

しかし、半導体チップをパッケージ基板に搭載する方法では、半導体チップとパッケージ基板との接続信頼性に問題が生じる場合がある。また、パッケージ基板の厚みにより被検査体の低背化が困難である。

このため、ウェハ測定の後に半導体プロセスによって形成する配線層（以下において「再配線層」という。）によって、ファンアウトする方法が開発されている。再配線層を形成する方法では、半田ボールなどをパッケージ品の端子として半導体集積回路のパッケージングが行われる。このため、チップ測定でパッケージ基板を使用せず、被検査体の低背化が可能である。更に、半導体集積回路の製造方法と同様の半導体プロセスによって再配線層を形成するため、接続信頼性が向上する。

再配線層を形成してファンアウトすることを前提に、チップ測定に使用するパッケージ品の端子の間隔を考慮する必要なく、入出力パッドの間隔を狭くして半導体集積回路を微細化できる。このため、プローブの間隔を狭くした高密度なウェハ測定が可能である。

特開２０１１－１８００１９号公報

しかしながら、ウェハ測定に使用する半導体集積回路の入出力パッドとチップ測定に使用するパッケージ品の端子とでは配置間隔が異なるために、同一の半導体集積回路についてウェハ測定とチップ測定のそれぞれで異なる電気的接続装置を使用する必要があった。このため、測定コストが増大する問題があった。

上記問題点に鑑み、本発明は、再配線層が形成される被検査体の測定コストを抑制できる電気的接続装置及び特性測定方法を提供することを目的とする。

本発明の一態様によれば、第１構成の電気的接続装置を用いて、ウェハに形成された状態で半導体集積回路を測定するステップと、半導体プロセスによって再配線層が形成されたウェハをチップ化して半導体集積回路ごとにパッケージングし、再配線層によって半導体集積回路の入出力パッドの間隔を拡張したパッケージ端子を有するパッケージ品を準備するステップと、第１構成から一部の構成部品を変更した第２構成の電気的接続装置を用いて、パッケージ品を測定するステップを含み、第２構成は、第１構成から入出力パッドに接続するように配置された第１プローブ群を保持する第１プローブヘッドを含む一部の構成部品が取り外され、先端部がパッケージ端子に接続するようにプローブが配置された第２プローブ群を保持する第２プローブヘッドを含む新たな構成部品を追加した構成である特性測定方法が提供される。

本発明の他の態様によれば、ウェハに形成された状態で半導体集積回路を測定するための第１構成と、半導体集積回路の入出力パッドの間隔を拡張したパッケージ端子を有する半導体集積回路のパッケージ品を測定するための第２構成とのいずれにも構成可能な電気的接続装置であって、第１構成において入出力パッドと電気的に接続し第２構成においてパッケージ端子と電気的に接続するランドが配置されたプリント基板、及びプリント基板に接続されて配線ピッチを変換するスペーストランスフォーマが第１構成と第２構成で共通である電気的接続装置が提供される。

本発明によれば、再配線層が形成される被検査体の測定コストを抑制できる電気的接続装置及び特性測定方法を提供できる。

本発明の実施形態に係る特性測定方法を説明するためのフローチャートである。再配線層を形成した半導体集積回路のパッケージングの方法を説明するための模式図である（その１）。再配線層を形成した半導体集積回路のパッケージングの方法を説明するための模式図である（その２）。本発明の実施形態に係る電気的接続装置を第１構成にしてウェハ測定に使用した状態を示す模式図である。本発明の実施形態に係る電気的接続装置を第１構成から第２構成に変更する方法を説明するための模式図である（その１）。本発明の実施形態に係る電気的接続装置を第１構成から第２構成に変更する方法を説明するための模式図である（その２）。本発明の実施形態に係る電気的接続装置を第１構成から第２構成に変更する方法を説明するための模式図である（その３）。本発明の実施形態に係る電気的接続装置を第２構成にしてチップ測定に使用した状態を示す模式図である。比較例の電気的接続装置の構成を示す模式図である。半導体集積回路の比較例のパッケージングの方法を説明するための模式図である。比較例の電気的接続装置のスペーストランスフォーマの内部配線の構成を示す模式的な断面図である。本発明の実施形態に係る電気的接続装置のスペーストランスフォーマの内部配線の構成を示す模式的な断面図である。他の比較例の電気的接続装置のスペーストランスフォーマの内部配線の構成を示す模式的な断面図である。本発明の実施形態に係る電気的接続装置の第１構成での配線ピッチの変換の例を示す模式図である。本発明の実施形態に係る電気的接続装置の第２構成での配線ピッチの変換の例を示す模式図である。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各部の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置などを下記のものに特定するものでない。

本発明の実施形態に係る特性測定方法は、図１に示すように、半導体集積回路が形成されたウェハを準備するステップＳ１と、第１構成の電気的接続装置を用いて、ウェハに形成された状態で半導体集積回路を測定するステップＳ２と、再配線層によって半導体集積回路の入出力パッドの間隔を拡張したパッケージ端子を有する半導体集積回路のパッケージ品を準備するステップＳ３と、第１構成から一部の構成部品を交換した第２構成の電気的接続装置を用いて、パッケージ品を測定するステップＳ４とを含む。

半導体集積回路のパッケージ品は、半導体プロセスによって再配線層が形成されたウェハをチップ化し、半導体集積回路ごとにパッケージングしたものである。再配線層は、半導体集積回路のウェハ測定の後に形成される。ここで、実施形態に係る特性測定方法の詳細を説明する前に、再配線層が形成された半導体集積回路のパッケージングについて説明する。

まず、図２に示すように、入出力パッド１１１を有する半導体集積回路１０１が形成されたウェハ１００に、半導体プロセスによって再配線層２１０を形成する。再配線層２１０は、絶縁膜２１１と、絶縁膜２１１に埋め込まれた配線パターン２１２を有する。なお、説明をわかりやすくするために、図２には、１つの半導体集積回路１０１が形成された部分のみを示している。

そして、図３に示すように、ウェハ１００を半導体集積回路１０１ごとにチップ化した半導体チップ１１０を封止樹脂２２０によって封止することにより、半導体集積回路１０１をパッケージングしたパッケージ品２００が完成する。パッケージ品２００には、パッケージ端子２３０が再配線層２１０の表面に形成されている。配線パターン２１２によって入出力パッド１１１よりも間隔が拡張されたパッケージ端子２３０には、半田ボールなどが使用される。

次に、図１に示した実施形態に係る特性測定方法について説明する。この特性測定方法では、以下に説明するように、ウェハ１００に形成された状態で半導体集積回路１０１を測定するための第１構成と、パッケージ品２００を測定するための第２構成とのいずれにも構成可能な電気的接続装置が使用される。

まず、ステップＳ１において、再配線層２１０が形成される前の、半導体集積回路１０１の入出力パッド１１１が露出した状態のウェハ１００を準備する。

次に、ステップＳ２に相当するウェハ測定を行う。ウェハ測定は、図４に示す第１構成の電気的接続装置１を用いて行われる。第１構成は、第１プローブヘッド１１、第１スペーストランスフォーマ２０、第２スペーストランスフォーマ３０、及びプリント基板４０がこの順に積層された構成である。

第１プローブヘッド１１は、それぞれの先端部が半導体集積回路１０１の入出力パッド１１１に接続するように配置された第１プローブ群を保持する。第１プローブ群を構成するプローブＰ１１の間隔は、半導体集積回路１０１に配置された入出力パッド１１１の間隔に対応する。

第１スペーストランスフォーマ２０は、第１プローブ群のプローブＰ１１のそれぞれと電気的に接続する複数の第１拡張端子２２を有する。第１拡張端子２２は、第１プローブ群のプローブＰ１１の基端部の間隔よりも広い第１の端子間隔で配置されている。つまり、第１スペーストランスフォーマ２０によって、第１プローブヘッド１１の保持するプローブＰ１１の基端部の間隔から第１の端子間隔に配線ピッチが拡張される。

より具体的には、第１スペーストランスフォーマ２０の第１プローブヘッド１１と向かい合う第１主面に、第１プローブヘッド１１の保持するプローブＰ１１の基端部とそれぞれ接続する複数の第１接続端子２１が配置されている。そして、第１主面と対向する第１スペーストランスフォーマ２０の第２主面に、第１接続端子２１のそれぞれと電気的に接続する複数の第１拡張端子２２が第１の端子間隔で配置されている。第１接続端子２１と第１拡張端子２２は、第１スペーストランスフォーマ２０の内部配線（図示略）によって接続されている。

第２スペーストランスフォーマ３０は、第１スペーストランスフォーマ２０の第１拡張端子２２のそれぞれと電気的に接続する複数の第２拡張端子３２を有する。第２拡張端子３２は、第１の端子間隔よりも広い第２の端子間隔で配置されている。つまり、第２スペーストランスフォーマ３０によって、第１の端子間隔から第２の端子間隔に配線ピッチが拡張される。第２拡張端子３２は、プリント基板４０の複数のランド４１とそれぞれ接続されている。

より具体的には、第２スペーストランスフォーマ３０の第１スペーストランスフォーマ２０と向かい合う第１主面に複数の第２接続端子３１が配置されている。そして、第１主面に対向する第２スペーストランスフォーマ３０の第２主面に、第２接続端子３１のそれぞれと電気的に接続する複数の第２拡張端子３２が第２の端子間隔で配置されている。第２接続端子３１と第２拡張端子３２は、第２スペーストランスフォーマ３０の内部配線（図示略）によって接続されている。

このように、プリント基板４０のランド４１は、第１スペーストランスフォーマ２０と第２スペーストランスフォーマ３０を介して、第１プローブヘッド１１の保持する第１プローブ群のプローブＰ１１とそれぞれ電気的に接続される。

ランド４１は、図示を省略するＩＣテスタなどの検査装置と電気的に接続される。検査装置によって半導体集積回路１０１に所定の電圧や電流が印加され、それに応じて半導体集積回路１０１から出力される信号が検査装置に送られ、半導体集積回路１０１の特性が検査される。

上記のように、ウェハ測定では、第１スペーストランスフォーマ２０及び第２スペーストランスフォーマ３０が、プローブＰ１１からプリント基板４０のランド４１までの配線ピッチを変換する。これにより、プローブＰ１１の間隔よりもランド４１の間隔を広くするファンアウトが行われる。

上記のように、第１構成においては、第２スペーストランスフォーマ３０の第２接続端子３１が、第１スペーストランスフォーマ２０の第１拡張端子２２と接触している。

ステップＳ３において、ウェハ測定の後、既に説明した再配線層２１０によって半導体集積回路１０１の入出力パッド１１１よりも間隔を拡張したパッケージ端子２３０を有するパッケージ品２００を準備する。パッケージ端子２３０の間隔は、例えば第１の端子間隔に拡張される。

次に、電気的接続装置１を第１構成から第２構成に変更する。以下に、図５～図７を参照して電気的接続装置１の構成を変更する方法を説明する。

まず、図５に示すように、第１スペーストランスフォーマ２０から第１プローブヘッド１１を取り外す。次いで、図６に示すように、第１スペーストランスフォーマ２０を第２スペーストランスフォーマ３０から取り外す。

その後、図７に示すように、第２スペーストランスフォーマ３０に第２プローブヘッド１２を取り付ける。これにより、電気的接続装置１の構成が、第１構成から一部の構成部品を交換した第２構成に変更される。

図７に示したように、電気的接続装置１の第２構成は、第２プローブヘッド１２、第２スペーストランスフォーマ３０、及び、プリント基板４０をこの順に積層した構成である。プリント基板４０と第２スペーストランスフォーマ３０が積層された構成は、第１構成と第２構成で共通である。

第２プローブヘッド１２は、それぞれの先端部がパッケージ端子２３０に接続し、且つ、基端部の間隔が第１の端子間隔であるようにプローブＰ１２が配置された第２プローブ群を保持する。第２プローブ群を構成するプローブＰ１２の間隔は、パッケージ品２００に配置されたパッケージ端子２３０の間隔に対応する。なお、パッケージ端子２３０の間隔が第１の端子間隔である場合には、プローブＰ１２の先端部と基端部の間隔は第１の端子間隔である。

第２構成においては、第２スペーストランスフォーマ３０の第２接続端子３１が第２プローブ群のプローブＰ１２の基端部と接触し、第２拡張端子３２がプリント基板４０のランド４１とそれぞれ接続する。このように、第２スペーストランスフォーマ３０は、配線ピッチを、プローブＰ１２の基端部の間隔から第２の端子間隔に拡張する。プリント基板４０のランド４１は、第２スペーストランスフォーマ３０を介して第２プローブ群のプローブとそれぞれ電気的に接続される。

電気的接続装置１の構成を第１構成から第２構成に変更した後、図１のステップＳ４に相当するチップ測定を行う。即ち、図８に示すように、プローブＰ１２の先端部をパッケージ端子２３０に接続させて、電気的接続装置１を用いてパッケージ品２００を測定する。

上記に説明した実施形態に係る特性測定方法によれば、ウェハ測定とチップ測定で、電気的接続装置１の構成の一部を共通にできる。即ち、第１構成と第２構成で、プリント基板４０及びプリント基板４０に接続されて配線ピッチを変換する第２スペーストランスフォーマ３０が共通である。このため、再配線層２１０が形成される半導体集積回路１０１の測定コストを抑制できる。

なお、以下に示す比較例のように、パッケージングに用いるパッケージ基板をウェハ測定でスペーストランスフォーマとして使用する方法がある。即ち、図９に示すように、ウェハ測定では、パッケージ基板５０をスペーストランスフォーマとしてプリント基板６０に取り付ける。そして、プローブヘッド１３、パッケージ基板５０及びプリント基板６０を積層した構成の電気的接続装置によって、ウェハ１００に形成された状態で半導体集積回路１０１を測定する。

図９に示すウェハ測定では、プローブヘッド１３が保持するプローブＰ１３の先端部が半導体集積回路１０１の入出力パッド１１１に接続し、プローブＰ１３の基端部がパッケージ基板５０の接続端子５１に接続する。接続端子５１とパッケージ基板５０の内部配線（図示略）によって電気的に接続する拡張端子５２が、プリント基板６０に配置されたランド６１に接続する。

その後、図１０に示すように、半導体集積回路１０１ごとにチップ化した個々の半導体チップ１１０をパッケージ基板５０に実装し、封止樹脂２２０によって封止する。このとき、半導体チップ１１０の入出力パッド１１１に形成したパッケージ端子２３０が、パッケージ基板５０の接続端子５１に接続される。これにより、スペーストランスフォーマをパッケージ基板として使用できる。

しかしながら、半導体チップ１１０とパッケージ基板５０との接続信頼性の問題や、パッケージ基板５０の厚みにより被検査体の低背化が困難である。更に、樹脂などからなるパッケージ基板５０での配線パターンの微細化の限界により、再配線層２１０によって拡張される前の間隔が狭い入出力パッド１１１に対応させたプローブの間隔に、スペーストランスフォーマとして対応できない。

これに対し、実施形態に係る電気的接続装置１では、第１スペーストランスフォーマ２０の材料にガラスやシリコンなどを使用することにより、入出力パッド１１１の配置に対応させたプローブの間隔に合わせて微細な配線パターンを形成可能である。なお、第２スペーストランスフォーマ３０やプリント基板４０には樹脂などを使用可能である。

また、第１スペーストランスフォーマ２０のみによってファンアウトを行う場合には、配線パターンの微細化によって配線抵抗が増大する。しかし、実施形態に係る電気的接続装置１の第１構成では、複数のスペーストランスフォーマを使用する。つまり、ファンアウトするための配線ピッチの変換が複数のスペーストランスフォーマに分散して行われる。このため、配線抵抗の増大を抑制することができる。

図１１に、樹脂基板を用いた比較例のスペーストランスフォーマ７０の内部配線の構成例を示す。スペーストランスフォーマ７０によって、接続端子７１の配線ピッチが拡張端子７２の配線ピッチに変換される。また、図１２に第１スペーストランスフォーマ２０と第２スペーストランスフォーマ３０の内部配線の構成例を示す。比較例のスペーストランスフォーマ７０や第２スペーストランスフォーマ３０では、従来から使用されている樹脂基板における内部配線の導体抵抗を増大させないために、内部配線の配線ピッチの微細化が抑制される。つまり、スペーストランスフォーマ７０の配線抵抗を抑制できる配線ピッチは、第２スペーストランスフォーマ３０の配線ピッチと同程度である。

一方、図１２に示した第１スペーストランスフォーマ２０と第２スペーストランスフォーマ３０を積層した構成では、配線抵抗の観点から従来の樹脂基板では対応が難しいプローブの間隔が狭いプローブヘッドについても配線ピッチの変換が可能である。比較例のスペーストランスフォーマ７０によって実施形態に係る電気的接続装置１と同様の配線ピッチの変換をするためには、内部配線の配線長を長くし、且つ、微細化するために配線幅を細くする必要がある。このため、内部配線の導体抵抗が増大する。

或いは、内部配線の構成例を図１３に示すようにして、実施形態に係る電気的接続装置１と同様の配線ピッチの変換を１つのスペーストランスフォーマ８０で行うことも考えられる。スペーストランスフォーマ８０によって、接続端子８１の配線ピッチが拡張端子８２の配線ピッチに変換される。しかしながら、その場合には内部配線の層数が増大する問題がある。

例えば図１２に示した第１スペーストランスフォーマ２０及び第２スペーストランスフォーマ３０の内部配線はそれぞれ１層である。これに対し、図１３に示した比較例のスペーストランスフォーマ８０の内部配線は３層である。このように、電気的接続装置１によれば、配線ピッチの変換を複数のスペーストランスフォーマに分散しない場合に比べて内部配線の層数を少なくできる。このため、実施形態によればスペーストランスフォーマの製造コストを低減できる。また、スペーストランスフォーマの製造期間を短縮できる。

以上に説明したように、第１構成では、第１スペーストランスフォーマ２０と第２スペーストランスフォーマ３０によって、２段階に配線ピッチが拡張される。一方、第２構成では、第２スペーストランスフォーマ３０のみによって配線ピッチが拡張される。以下に、配線ピッチを変換する例を示す。

例えば、第１プローブヘッド１１の保持するプローブＰ１１の基端部が３０μｍ～５０μｍの間隔Ｄ０で配置されているとする。このとき、第１構成では、図１４に示すように、第１スペーストランスフォーマ２０によって、間隔Ｄ０から１００μｍ～１５０μｍの第１端子間隔Ｄ１に配線ピッチを拡張する。そして、第２スペーストランスフォーマ３０によって、第１端子間隔Ｄ１から０．８ｍｍ～１．０ｍｍの第２端子間隔Ｄ２に配線ピッチを拡張する。このため、プリント基板４０のランド４１の間隔は第２端子間隔Ｄ２の０．８ｍｍ～１．０ｍｍである。

一方、第２プローブヘッド１２の保持するプローブＰ１２の基端部は第１端子間隔Ｄ１で配置されている。そして、第２構成において、図１５に示すように、第２スペーストランスフォーマ３０によって、第１端子間隔Ｄ１から第２端子間隔Ｄ２に配線ピッチが拡張される。

上記のように、実施形態に係る電気的接続装置１によれば、複数のスペーストランスフォーマに配線ピッチの変換を分散することにより、それぞれのスペーストランスフォーマの配線パターンの層数を削減できる。これにより、ファンアウトによる配線抵抗の増大を抑制すると共に、電気的接続装置１の製造コストを抑制することができる。

以上に説明したように、本発明の実施形態に係る電気的接続装置及び特性測定方法によれば、再配線層２１０を形成することにより可能となる高密度なウェハ測定に対応可能である。更に、ウェハ測定とチップ測定で電気的接続装置１の構成の一部を共通にすることにより、測定コストを抑制することができる。

（その他の実施形態）
上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、上記では、ウェハ測定で使用するスペーストランスフォーマが２枚であり、チップ測定で使用するスペーストランスフォーマが１枚である場合について説明した。しかし、スペーストランスフォーマの枚数がこれらに限定されないことはもちろんである。ただし、チップ測定よりもウェハ測定の方がプローブの間隔が狭いため、配線ピッチの分散の観点から、チップ測定よりもウェハ測定でスペーストランスフォーマの枚数を多くすることが好ましい。

このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１…電気的接続装置
１１…第１プローブヘッド
１２…第２プローブヘッド
２０…第１スペーストランスフォーマ
３０…第２スペーストランスフォーマ
４０…プリント基板
１００…ウェハ
１０１…半導体集積回路
１１０…半導体チップ
１１１…入出力パッド
２００…パッケージ品
２１０…再配線層
２３０…パッケージ端子

Claims

第１構成の電気的接続装置を用いて、ウェハに形成された状態で半導体集積回路を測定するステップと、
半導体プロセスによって再配線層が形成された前記ウェハをチップ化して前記半導体集積回路ごとにパッケージングし、前記再配線層によって前記半導体集積回路の入出力パッドの間隔を拡張したパッケージ端子を有するパッケージ品を準備するステップと、
前記第１構成から一部の構成部品を変更した第２構成の前記電気的接続装置を用いて、前記パッケージ品を測定するステップと
を含み、
前記第２構成は、前記第１構成から前記入出力パッドに接続するように配置された第１プローブ群を保持する第１プローブヘッドを含む一部の構成部品が取り外され、先端部が前記パッケージ端子に接続するようにプローブが配置された第２プローブ群を保持する第２プローブヘッドを含む新たな構成部品を追加した構成である
ことを特徴とする特性測定方法。
前記第１構成が、
それぞれの先端部が前記半導体集積回路の前記入出力パッドに接続するように配置された前記第１プローブ群を保持する前記第１プローブヘッドと、
前記第１プローブ群のプローブのそれぞれと電気的に接続する複数の第１拡張端子を有し、前記第１拡張端子が前記第１プローブ群のプローブの基端部の間隔よりも広い第１の端子間隔で配置された第１スペーストランスフォーマと、
前記第１拡張端子のそれぞれと電気的に接続する複数の第２拡張端子を有し、前記第２拡張端子が前記第１の端子間隔よりも広い第２の端子間隔で配置された第２スペーストランスフォーマと、
前記第１スペーストランスフォーマと前記第２スペーストランスフォーマを介して前記第１プローブ群のプローブとそれぞれ電気的に接続される複数のランドが配置されたプリント基板と
をこの順に積層した構成であり、
前記第２構成が、
それぞれの先端部が前記パッケージ端子に接続し、且つ、基端部の間隔が前記第１の端子間隔であるようにプローブが配置された前記第２プローブ群を保持する前記第２プローブヘッドと、
前記第２拡張端子が前記第２プローブ群のプローブのそれぞれと電気的に接続する前記第２スペーストランスフォーマと、
前記ランドが、前記第２スペーストランスフォーマを介して前記第２プローブ群のプローブと電気的に接続される前記プリント基板と
をこの順に積層した構成である
ことを特徴とする請求項１に記載の特性測定方法。
前記第１スペーストランスフォーマの第１主面に、前記第１プローブ群のプローブの基端部とそれぞれ接続する複数の第１接続端子が配置され、
前記第１スペーストランスフォーマの第１主面と対向する前記第１スペーストランスフォーマの第２主面に、前記第１接続端子のそれぞれと電気的に接続する複数の前記第１拡張端子が配置されている
ことを特徴とする請求項２に記載の特性測定方法。
前記第２スペーストランスフォーマの第１主面に複数の第２接続端子が配置され、前記第２スペーストランスフォーマの第１主面に対向する前記第２スペーストランスフォーマの第２主面に前記第２接続端子のそれぞれと電気的に接続する複数の前記第２拡張端子が配置され、
前記第２接続端子が、前記第１構成においては前記第１スペーストランスフォーマの前記第１拡張端子と接触し、前記第２構成においては前記第２プローブヘッドが保持する前記第２プローブ群のプローブの基端部と接触する
ことを特徴とする請求項３に記載の特性測定方法。
前記再配線層によって前記半導体集積回路の前記入出力パッドの間隔が前記第１の端子間隔に拡張され、
前記パッケージ端子が前記第１の端子間隔で配置されている
ことを特徴とする請求項２乃至４のいずれか１項に記載の特性測定方法。
ウェハに形成された状態で半導体集積回路を測定するための第１構成と、
前記半導体集積回路の入出力パッドの間隔を拡張したパッケージ端子を有する前記半導体集積回路のパッケージ品を測定するための第２構成と
のいずれにも構成可能な電気的接続装置であって、
前記第１構成において前記入出力パッドと電気的に接続し前記第２構成において前記パッケージ端子と電気的に接続するランドが配置されたプリント基板、及び前記プリント基板に接続されて配線ピッチを変換するスペーストランスフォーマが前記第１構成と前記第２構成で共通であることを特徴とする電気的接続装置。
前記第１構成が、
それぞれの先端部が前記半導体集積回路の前記入出力パッドに接続するように配置された第１プローブ群を保持する第１プローブヘッドと、
前記第１プローブ群のプローブのそれぞれと電気的に接続する複数の第１拡張端子を有し、前記第１拡張端子が前記第１プローブ群のプローブの基端部の間隔よりも広い第１の端子間隔で配置された第１スペーストランスフォーマと、
前記第１拡張端子のそれぞれと電気的に接続する複数の第２拡張端子を有し、前記第２拡張端子が前記第１の端子間隔よりも広い第２の端子間隔で配置された第２スペーストランスフォーマと、
前記第１スペーストランスフォーマと前記第２スペーストランスフォーマを介して前記第１プローブ群のプローブとそれぞれ電気的に接続される複数の前記ランドが配置された前記プリント基板と
をこの順に積層した構成であり、
前記第２構成が、
それぞれの先端部が前記パッケージ端子に接続し、且つ、基端部の間隔が前記第１の端子間隔であるようにプローブが配置された第２プローブ群を保持する第２プローブヘッドと、
前記第２拡張端子が前記第２プローブ群のプローブのそれぞれと電気的に接続する前記第２スペーストランスフォーマと、
前記ランドが、前記第２スペーストランスフォーマを介して前記第２プローブ群のプローブと電気的に接続される前記プリント基板と
をこの順に積層した構成である
ことを特徴とする請求項６に記載の電気的接続装置。
前記第１スペーストランスフォーマの第１主面に、前記第１プローブ群のプローブの基端部とそれぞれ接続する複数の第１接続端子が配置され、
前記第１スペーストランスフォーマの第１主面と対向する前記第１スペーストランスフォーマの第２主面に、前記第１接続端子のそれぞれと電気的に接続する複数の前記第１拡張端子が配置されている
ことを特徴とする請求項７に記載の電気的接続装置。
前記第２スペーストランスフォーマの第１主面に複数の第２接続端子が配置され、前記第２スペーストランスフォーマの第１主面に対向する前記第２スペーストランスフォーマの第２主面に前記第２接続端子のそれぞれと電気的に接続する複数の前記第２拡張端子が配置され、
前記第２接続端子が、前記第１構成においては前記第１スペーストランスフォーマの前記第１拡張端子と接触し、前記第２構成においては前記第２プローブヘッドの前記第２プローブ群のプローブの基端部と接触する
ことを特徴とする請求項８に記載の電気的接続装置。