JP6991415B2 - 経路決定装置及び経路決定プログラム - Google Patents
経路決定装置及び経路決定プログラム Download PDFInfo
- Publication number
- JP6991415B2 JP6991415B2 JP2021559594A JP2021559594A JP6991415B2 JP 6991415 B2 JP6991415 B2 JP 6991415B2 JP 2021559594 A JP2021559594 A JP 2021559594A JP 2021559594 A JP2021559594 A JP 2021559594A JP 6991415 B2 JP6991415 B2 JP 6991415B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- route
- difference
- performance
- influence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3676—Test management for coverage analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/368—Test management for test version control, e.g. updating test cases to a new software version
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3692—Test management for test results analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/70—Software maintenance or management
- G06F8/71—Version control; Configuration management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Debugging And Monitoring (AREA)
Description
しかし、単純な差分情報だけでは性能問題の原因を絞り込むことは難しい。特許文献1では、差分情報をどのように算出するかについて詳細に記載されていない。差分情報の算出方法として、以下の(1)または(2)の方法が考えられる。しかし(1)及び(2)のそれぞれには以下のような課題がある。
(1)性能問題がある関数に関わる差分のみを抽出する。しかし、性能問題を持つ関数に影響を与える別の関数の変更が原因の場合、このような原因を提示できないという課題がある。
(2)性能問題に影響を与える関数を含めた変更の差分をすべて示す。しかし、提示する差分が多くなり、ユーザは原因を絞り切れないという課題がある。(2)では、性能問題に関係のない差分まで提示される。このため、性能問題の要因となる差分がどのように関数に影響を与えたかを把握できないという課題がある。
第1プログラムのソースコードと前記第1プログラムがバージョンアップされた第2プログラムのソースコードとの相違箇所を示す複数の差分箇所と、第1試験条件を使用して前記第2プログラムの全体を試験する第1性能試験によって実行された複数の行を示す第1カバレッジ情報とを取得し、前記第1カバレッジ情報を参照して、前記複数の差分箇所から、前記第1性能試験の実行された複数の差分箇所を示す複数の第1差分箇所を抽出する第1差分抽出部と、
前記第2プログラムの前記ソースコードを構成している複数の要素から、前記第1差分箇所によって影響を受ける複数の要素の連鎖を示す影響経路を、前記第1差分箇所ごとに抽出する経路抽出部と、
前記第2プログラムの前記ソースコードの複数の行のうち前記第1試験条件と異なる第2試験条件を使用する第2性能試験の実行された複数の行を示す第2カバレッジ情報を取得し、前記第1差分箇所ごとに抽出された複数の影響経路のうち、前記第2カバレッジ情報に含まれる前記影響経路を決定する決定部と、
を備える。
図1から図15を参照して、実施の形態1の経路決定装置1を説明する。
図2は、経路決定装置1のハードウェア構成を示す。図2を参照して経路決定装置1のハードウェア構成を説明する。
経路決定装置1の動作を説明する。経路決定装置1の動作手順は、経路決定方法に相当する。経路決定装置1の動作を実現するプログラムは、経路決定プログラム44に相当する。経路決定装置1の動作は、以下の準備フェーズと、実行フェーズ、及び出力フェーズからなる。
実行フェーズでは、経路決定装置1は、複数の影響経路32うち、第2プログラム220の性能問題の原因にならない影響経路を決定し、決定した影響経路32を複数の影響経路32から削除する。
出力フェーズでは、経路決定装置1は、性能問題の原因にならないと決定された影響経路の削除された結果を出力する。経路決定装置1は、準備フェーズを1度実行し、実行フェーズ及び出力フェーズを1以上の回数を実行する。
図3は、準備フェーズの動作を示すフローチャートである。
図4は、実行フェーズの動作を示すフローチャートである。
図5は、出力フェーズ動作を示すフローチャートである。図3を参照して準備フェーズにおける経路決定装置1の動作を説明する。
ステップS11において、第1差分抽出部21は、第1プログラム210のソースコード211と第2プログラム220のソースコード221との相違箇所を示す複数の差分箇所を、差分抽出装置310から取得する。第1プログラム210のソースコード211と、第2プログラム220のソースコード221とは、図1のソースコードリポジトリ201に格納されている。実行プログラム格納装置202は、ソースコード211の実行プログラム212と、ソースコード221の実行プログラム222とを格納している。第2プログラム220は、第1プログラム210がバージョンアップされたプログラムである。
図7は、第1差分箇所31を示す図である。第1差分抽出部21はステップS11で、複数の差分箇所として、差分箇所A、差分箇所B、差分箇所C及び差分箇所Dを取得する。第1差分抽出部21は、第1カバレッジ情報321から、差分箇所Dが実行されていないコード401と知る。よって第1差分抽出部21は、差分箇所A、差分箇所B、差分箇所C及び差分箇所Dから、第1差分箇所31として、差分箇所A、差分箇所B及び差分箇所Cを抽出する。差分箇所Dは実行されていないため、処理の対象外になる。差分箇所Dは実行されていないため、第2プログラム220の性能問題に影響しないからである。
図8は、図7の第1カバレッジ情報321に基づき、経路抽出部22によって抽出された影響経路32のリストを示す影響経路リスト22Aである。ソースコード221を構成している複数の要素とは、図8に示すソースコード221を構成するテキスト要素である。経路抽出部22は、依存関係分析により抽出した影響経路32を影響経路リスト22Aに記録する。経路抽出部22は、影響経路32を、関数及び基本ブロックをまたがる単位で記録する。記録の際は、経路抽出部22は、関数名と行番号とを記録する。以下、図7を参照して経路抽出部22による影響経路32の抽出を説明する。図7において、各関数のブロックB1からブロックB6には、行番号が付されているとする。ブロックB1,B2,B4,B5には行番号を示している。
なお、経路抽出部22が関数名と行番号とを記録することは、一つの例である。すなわち、経路抽出部22が関数名と行番号とを用いて影響経路32を特定する方法は、一つの例である。
経路抽出部22は、第1差分箇所31である差分箇所Aに依存する影響経路32を以下のように抽出する。経路抽出部22は、差分箇所AをfuncDの1行目と認識する。経路抽出部22は、差分箇所AがfuncAの1行目の「d=funcD();」に影響すると認識する。経路抽出部22は、影響を受けるテキスト要素が含まれる関数のブロックにおけるテキスト要素の行番号と、関数のブロックに含まれる関数名を影響経路32として影響経路リスト22Aに記録する。経路抽出部22は「関数名:行番号」の組で記録する。影響経路32の起点は、差分箇所Aが含まれる関数のブロックにおける差分箇所Aの行番号と、その関数のブロックに含まれる関数名である。経路抽出部22は差分箇所Aについて、「funcD:1」、「funcA:1」の影響経路32を記録する。以下では「関数名:行番号」で表記する場合がある。
経路抽出部22は、第1差分箇所31である差分箇所Bに依存する影響経路32を以下のように抽出する。経路抽出部22は、差分箇所Bを「funcE:1」と認識する。経路抽出部22は、差分箇所BがfuncEの3行目の「return e」に影響すると認識する。経路抽出部22は影響箇所を「funcE:3」と認識する。経路抽出部22は、「funcE:3」がfuncAの2行目の「e=funcE()」に影響すると認識する。経路抽出部22は影響箇所を「funcA:2」と認識する。よって、経路抽出部22は、影響経路32として、「funcE:1」、「funcE:3」、「funcA:2」の経路を抽出する。
経路抽出部22は、第1差分箇所31である差分箇所Bに依存するもう一つの影響経路32を以下のように抽出する。経路抽出部22は、差分箇所Bを「funcE:1」と認識する。経路抽出部22は、差分箇所BがfuncEの3行目の「return e」に影響すると認識する。経路抽出部22は影響箇所を「funcE:3」と認識する。経路抽出部22は、「funcE:3」がfuncBの1行目の「if(){b+=funcE();}」に影響すると認識する。経路抽出部22は影響箇所を「funcB:1」と認識する。経路抽出部22は、「funcB:1」がfuncBの3行目の「while(b--){B+=b;}」に影響すると認識する。経路抽出部22は影響箇所を「funcB:3」と認識する。よって、経路抽出部22は、影響経路32として、「funcE:1」、「funcE:3」、「funcB:1」、「funcB:」の経路を抽出する。
経路抽出部22は、第1差分箇所31である差分箇所Cに依存する影響経路32を以下のように抽出する。経路抽出部22は、差分箇所Cを「funcE:2」と認識する。経路抽出部22は、差分箇所CがfuncEの3行目の「return e」に影響すると認識する。経路抽出部22は影響箇所を「funcE:3」と認識する。経路抽出部22は、「funcE:3」がfuncAの2行目の「e=funcE();」に影響すると認識する。経路抽出部22は影響箇所を「funcA:2」と認識する。よって、経路抽出部22は、影響経路32として、「funcE:2」、「funcE:3」、「funcA:2」の経路を抽出する。
経路抽出部22は、第1差分箇所31である差分箇所Cに依存するもう一つの影響経路32を以下のように抽出する。経路抽出部22は、差分箇所Cを「funcE:2」と認識する。経路抽出部22は、差分箇所CがfuncEの3行目の「return e」に影響すると認識する。経路抽出部22は影響箇所を「funcE:3」と認識する。経路抽出部22は、「funcE:3」がfuncBの1行目の「if(){b+=funcE();}」に影響すると認識する。経路抽出部22は影響箇所を「funcB:1」と認識する。経路抽出部22は、「funcB:1」がfuncBの3行目の「while(b--){B+=b;}」に影響すると認識する。経路抽出部22は影響箇所を「funcB:3」と認識する。よって、経路抽出部22は、影響経路32として、「funcE:2」、「funcE:3」、「funcB:1」、「funcB:3」の経路を抽出する。
実行フェーズ1では、決定部23は、第2プログラム220に性能問題が検出された第1性能試験233とは別パラメータを用いた性能テスト、または部分的な性能テストとして実施した第2性能試験244のカバレッジ情報である第2カバレッジ情報322を使用する。「第2カバレッジ情報322」は、第2プログラム220のソースコード221の複数の行のうち第1試験条件231と異なる第2試験条件241を使用する第2性能試験244の実行された複数の行を示す。第2カバレッジ情報322は、第2プログラム220の要求性能を満たすと判定された第2性能試験244におけるソースコード221のカバレッジ情報である。決定部23は、第2カバレッジ情報322に含まれる影響経路を影響経路リスト22Aから除外する。これは、第2カバレッジ情報322の範囲で実行した第2性能試験244が、影響経路32を含んだ実行でも性能問題が出現しないため、第2カバレッジ情報322に含まれる影響経路32は性能問題を引き起こさないと考えられるからである。
図10は、実行フェーズ1の影響経路リスト22Aを示す。図10に示すように、決定部23は、第2カバレッジ情報322から、<差分箇所A>について、「funcD:1」、「funcA:1」の影響経路32を決定する。決定部23は、第2カバレッジ情報322から、<差分箇所B>について、「funcE:1」、「funcE:3」、「funcA:2」の影響経路32を決定する。決定部23は、第2カバレッジ情報322から、<差分箇所C>について、「funcE:2」、「funcE:3」、「funcA:2」の影響経路32を決定する。
図11は、出力フェーズ1の決定部23の動作を示す。図5及び図11を参照して決定部23の動作を説明する。ステップS31において、出力部24には、除外されずに残っているNO.3とNO.5の影響経路32が決定部23から入力される。ステップS32において、出力部24は、複数の影響経路32から第2カバレッジ情報322に含まれる影響経路32が除外された結果25を出力する。具体的には、出力部24は、入力された影響経路32に含まれるソースコードを強調表示で表示装置30に表示する。図11では出力部24は破線で囲まれているコードを強調表示する。表示装置30への表示は出力の例であり、出力部24は補助記憶装置4へ出力しても良いし、補助記憶装置4以外の他の記憶装置へ結果25を出力してもよい。以上の実行フェーズ1の結果より、図10及び図11に示すように、NO.1、NO.2及びNO.4の影響経路32が影響経路リスト22Aから除外された。
図12は、実行フェーズ2の第2カバレッジ情報322を示している。第2カバレッジ情報322は、funcBに対するあるパラメータの性能試験で、問題がなかったときのカバレッジ情報である。funcBに対する「あるパラメータ」は、第2試験条件242に相当する。決定部23はステップS21で、第2カバレッジ情報322を取得する。
図13は、実行フェーズ2における影響経路リスト22Aを示す。決定部23は、第2カバレッジ情報322から、差分箇所Bについて、「funcE:1」、「funcE:3」、「funcB:1」、「funcB:3」の影響経路32を決定する。決定部23は、第2カバレッジ情報322に基づき決定した、この影響経路32を影響経路リスト22Aから除外する。除外後の状態が図13の影響経路リスト22Aである。なお図13の影響経路リスト22AにおけるNO.5の影響経路32は、今回の第2試験条件242のfuncBに対するパラメータでは差分箇所Cは通らない。よって、NO.5の差分箇所Cは、影響経路リスト22Aから削除されない。図13の影響経路リスト22Aでは、NO.5の影響経路32のみが残る。
出力フェーズ2では、影響経路リスト22Aのうち、NO.5の影響経路32のみが残る。ステップS31において、出力部24は結果を決定部23から入力される。ステップS32において、出力部24は、NO.5の影響経路32の元になる差分箇所Cを強調表示で出力する表示装置に出力する。
図14は、出力フェーズ2における出力部24の動作を示す。出力部24は、図14の破線で囲むコードを強調表示で表示装置30に表示する。以上の実行フェーズ2の結果より、図13の破線の範囲の影響経路32は影響経路リスト22Aから除外される。
経路決定装置1によれば、性能問題のある差分箇所と第1差分箇所31から影響を受ける影響経路32とについて、性能問題に影響しない影響経路を除いて絞り込んだ状態で、影響経路を、ユーザに提示できる。よって本発明の経路決定装置は、ユーザによるプログラムの性能問題の原因特定を、容易化することができる。
(A)対象関数を最上位関数とする部分的なテストを利用する場合.
決定部23は、性能問題がなかった場合、実行した「部分的なテスト」のカバレッジ情報に含まれる影響経路32を影響経路リスト22Aから除外する。
(B)全体のテストを利用する場合.
性能測定装置330による性能測定では、その特定の関数のみを測定する。性能問題がなかった場合、決定部23は、ソースコード全体に対するカバレッジ情報に含まれる、特定の関数が最上位の影響先である影響経路32のみを、影響経路リスト22A]から除外する。
https://www.grammatech.com/codesurfer-binaries.
http://understand.techmatrix.jp/.
図2の経路決定装置1では、経路決定装置1の機能がソフトウェアで実現される。しかし、経路決定装置1の機能がハードウェアで実現されてもよい。
図15は、経路決定装置1の機能がハードウェアで実現される構成を示す。図15の電子回路90は、経路決定装置1の第1差分抽出部21、経路抽出部22、決定部23及び出力部24の機能を実現する専用の電子回路である。電子回路90は、信号線91に接続している。電子回路90は、具体的には、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ロジックIC、GA、ASIC、または、FPGAである。GAは、Gate Arrayの略語である。ASICは、Application Specific Integrated Circuitの略語である。FPGAは、Field-Programmable Gate Arrayの略語である。経路決定装置1の構成要素の機能は、1つの電子回路で実現されてもよいし、複数の電子回路に分散して実現されてもよい。また、経路決定装置1の構成要素の一部の機能が電子回路で実現され、残りの機能がソフトウェアで実現されてもよい。
Claims (5)
- 第1プログラムのソースコードと前記第1プログラムがバージョンアップされた第2プログラムのソースコードとの相違箇所を示す複数の差分箇所と、第1試験条件を使用して前記第2プログラムの全体を試験する第1性能試験によって実行された複数の行を示す第1カバレッジ情報とを取得し、前記第1カバレッジ情報を参照して、前記複数の差分箇所から、前記第1性能試験の実行された複数の差分箇所を示す複数の第1差分箇所を抽出する第1差分抽出部と、
前記第2プログラムの前記ソースコードを構成している複数の要素から、前記第1差分箇所によって影響を受ける複数の要素の連鎖を示す影響経路を、前記第1差分箇所ごとに抽出する経路抽出部と、
前記第2プログラムの前記ソースコードの複数の行のうち前記第1試験条件と異なる第2試験条件を使用する第2性能試験の実行された複数の行を示す第2カバレッジ情報を取得し、前記第1差分箇所ごとに抽出された複数の影響経路のうち、前記第2カバレッジ情報に含まれる前記影響経路を決定する決定部と、
を備える経路決定装置。 - 前記第1プログラムは、
プログラムの性能を測定して前記プログラムが性能を満たすかどうかを判定する性能測定装置によって、前記第1プログラムに要求される性能を満たすと判定されており、
前記第2プログラムは、
前記性能測定装置による前記第1性能試験の測定結果から、前記性能測定装置によって前記第2プログラムに要求される性能を満たさないと判定されており、前記性能測定装置による前記第2性能試験の測定結果から、前記性能測定装置によって前記第2プログラムに要求される性能を満たすと判定されている請求項1に記載の経路決定装置。 - 前記決定部は、
前記複数の影響経路のうち前記第2カバレッジ情報に含まれる前記影響経路を、前記複数の影響経路から除外し、
前記経路決定装置は、さらに、
前記複数の影響経路から前記第2カバレッジ情報に含まれる前記影響経路が除外された結果を出力する出力部を備えている請求項1または請求項2に記載の経路決定装置。 - 前記経路抽出部は、
前記影響経路として関数の連鎖を抽出する請求項1から請求項3のいずれか1項に記載の経路決定装置。 - コンピュータに、
第1プログラムのソースコードと前記第1プログラムがバージョンアップされた第2プログラムのソースコードとの相違箇所を示す複数の差分箇所と、第1試験条件を使用して前記第2プログラムの全体を試験する第1性能試験によって実行された複数の行を示す第1カバレッジ情報とを取得し、前記第1カバレッジ情報を参照して、前記複数の差分箇所から、前記第1性能試験の実行された複数の差分箇所を示す複数の第1差分箇所を抽出する第1差分抽出処理と、
前記第2プログラムの前記ソースコードを構成している複数の要素から、前記第1差分箇所によって影響を受ける複数の要素の連鎖を示す影響経路を、前記第1差分箇所ごとに抽出する経路抽出処理と、
前記第2プログラムの前記ソースコードの複数の行のうち前記第1試験条件と異なる第2試験条件を使用する第2性能試験の実行された複数の行を示す第2カバレッジ情報を取得し、前記第1差分箇所ごとに抽出された複数の影響経路のうち、前記第2カバレッジ情報に含まれる前記影響経路を決定する決定処理と、
を実行させる経路決定プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/049477 WO2021124464A1 (ja) | 2019-12-17 | 2019-12-17 | 経路決定装置及び経路決定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021124464A1 JPWO2021124464A1 (ja) | 2021-06-24 |
JP6991415B2 true JP6991415B2 (ja) | 2022-01-12 |
Family
ID=76477363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021559594A Active JP6991415B2 (ja) | 2019-12-17 | 2019-12-17 | 経路決定装置及び経路決定プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220229771A1 (ja) |
JP (1) | JP6991415B2 (ja) |
WO (1) | WO2021124464A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024012759A (ja) * | 2022-07-19 | 2024-01-31 | 日立Astemo株式会社 | ソフトウェア分析システム、ソフトウェア分析方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007199800A (ja) | 2006-01-24 | 2007-08-09 | Hitachi Software Eng Co Ltd | デグレート防止支援プログラムおよびデグレート防止支援方法 |
US20150370685A1 (en) | 2014-06-24 | 2015-12-24 | Juergen Heymann | Defect localization in software integration tests |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7167870B2 (en) * | 2002-05-08 | 2007-01-23 | Sun Microsystems, Inc. | Software development test case maintenance |
US8079019B2 (en) * | 2007-11-21 | 2011-12-13 | Replay Solutions, Inc. | Advancing and rewinding a replayed program execution |
US20130179867A1 (en) * | 2012-01-11 | 2013-07-11 | International Business Machines Corporation | Program Code Analysis System |
US9021449B2 (en) * | 2012-08-16 | 2015-04-28 | Fujitsu Limited | Software regression testing using symbolic execution |
US9311223B2 (en) * | 2013-05-21 | 2016-04-12 | International Business Machines Corporation | Prioritizing test cases using multiple variables |
US9405662B2 (en) * | 2013-12-18 | 2016-08-02 | Google Inc. | Process for displaying test coverage data during code reviews |
US9558106B1 (en) * | 2013-12-19 | 2017-01-31 | Amazon Technologies, Inc. | Testing service with control testing |
JP2015133031A (ja) * | 2014-01-15 | 2015-07-23 | 株式会社日立製作所 | プログラム分析装置及びプログラム分析方法 |
US9898385B1 (en) * | 2016-10-11 | 2018-02-20 | Green Hills Software, Inc. | Systems, methods, and devices for vertically integrated instrumentation and trace reconstruction |
WO2018154784A1 (ja) * | 2017-02-27 | 2018-08-30 | 三菱電機株式会社 | 影響抽出装置、影響抽出プログラム及び影響抽出方法 |
US10248547B2 (en) * | 2017-04-18 | 2019-04-02 | Sap Se | Coverage of call graphs based on paths and sequences |
US10430318B1 (en) * | 2017-07-11 | 2019-10-01 | Juniper Networks, Inc | Systems and methods for efficiently performing regression testing on software updates |
US10248549B1 (en) * | 2017-11-02 | 2019-04-02 | Citrix Systems, Inc. | Systems and methods for detection of untested code execution |
US20200301815A1 (en) * | 2019-03-19 | 2020-09-24 | Microsoft Technology Licensing, Llc | Using synthetic inputs to compare execution of different code versions |
-
2019
- 2019-12-17 WO PCT/JP2019/049477 patent/WO2021124464A1/ja active Application Filing
- 2019-12-17 JP JP2021559594A patent/JP6991415B2/ja active Active
-
2022
- 2022-04-08 US US17/716,173 patent/US20220229771A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007199800A (ja) | 2006-01-24 | 2007-08-09 | Hitachi Software Eng Co Ltd | デグレート防止支援プログラムおよびデグレート防止支援方法 |
US20150370685A1 (en) | 2014-06-24 | 2015-12-24 | Juergen Heymann | Defect localization in software integration tests |
Non-Patent Citations (1)
Title |
---|
James A. Jones et al.,"Empirical Evaluation of the Tarantula Automatic Fault-Localization Technique",Proceedings of the 20th IEEE/ACM International Conference on Automated Software Engineering,米国,ACM,2005年,pp.273-282 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021124464A1 (ja) | 2021-06-24 |
US20220229771A1 (en) | 2022-07-21 |
WO2021124464A1 (ja) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8386851B2 (en) | Functional coverage using combinatorial test design | |
US9202060B2 (en) | Method for secure self-booting of an electronic device | |
US20170310566A1 (en) | System and method for detecting system's performance regression | |
JP6245006B2 (ja) | テストケース生成装置、方法、及びプログラム | |
JP6991415B2 (ja) | 経路決定装置及び経路決定プログラム | |
JP6486574B2 (ja) | プログラムコード生成装置、プログラムコード生成方法及びプログラムコード生成プログラム | |
US8495536B2 (en) | Computing validation coverage of integrated circuit model | |
US11086604B2 (en) | Source code splitting device, source code analyzing device, source code splitting method, and computer readable medium | |
US11422916B2 (en) | Usage amount monitoring method and monitoring unit of electronic control unit for vehicle | |
US20210010950A1 (en) | Inspection device, inspection method, and computer readable medium | |
JP6824053B2 (ja) | 関係分析装置および関係分析プログラム | |
JP5755861B2 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
JP6723483B2 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
WO2020136880A1 (ja) | テスト実行装置、テスト実行方法及びテスト実行プログラム | |
US11068381B2 (en) | Program analysis device, program analysis system, program analysis method and computer readable medium | |
JP7336911B2 (ja) | 処理特定装置、処理特定方法及び処理特定プログラム | |
JP6599053B1 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
US20120102366A1 (en) | Meta attributes in functional coverage models | |
US20210224423A1 (en) | Non-transitory computer-readable recording medium having stored therein information processing program, information processing method, and information processing apparatus | |
US11030370B2 (en) | Modular event-based performance monitoring in integrated circuit development | |
US20210224417A1 (en) | Non-transitory computer-readable recording medium having stored therein information processing program, information processing method, and information processing apparatus | |
US20150331770A1 (en) | Extracting test model from textual test suite | |
JP2013061893A (ja) | 情報処理装置及び情報処理方法及びプログラム | |
WO2017094519A1 (ja) | ソフトウェア解析装置、ソフトウェア解析方法、及び、記録媒体 | |
JPWO2018163387A1 (ja) | 解析装置、解析方法及び解析プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211006 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6991415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |