JP6988737B2 - Manufacturing method of silicon wafer and silicon wafer - Google Patents

Manufacturing method of silicon wafer and silicon wafer Download PDF

Info

Publication number
JP6988737B2
JP6988737B2 JP2018154754A JP2018154754A JP6988737B2 JP 6988737 B2 JP6988737 B2 JP 6988737B2 JP 2018154754 A JP2018154754 A JP 2018154754A JP 2018154754 A JP2018154754 A JP 2018154754A JP 6988737 B2 JP6988737 B2 JP 6988737B2
Authority
JP
Japan
Prior art keywords
silicon wafer
thermal
oxide film
silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018154754A
Other languages
Japanese (ja)
Other versions
JP2020031105A (en
Inventor
和尚 鳥越
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018154754A priority Critical patent/JP6988737B2/en
Publication of JP2020031105A publication Critical patent/JP2020031105A/en
Application granted granted Critical
Publication of JP6988737B2 publication Critical patent/JP6988737B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコンウェーハの製造方法及びシリコンウェーハに関する。 The present invention relates to a method for manufacturing a silicon wafer and a silicon wafer.

シリコンウェーハはRF(高周波)デバイス、MOSデバイス、DRAM、NAND型フラッシュメモリなど、種々の半導体デバイスを作製する際の半導体基板として広く用いられている。シリコンウェーハを用いて半導体デバイスを作製する、いわゆるデバイスプロセスでは、酸化処理及び窒化処理、プラズマエッチング、並びに不純物拡散処理等の様々な熱処理が行われる。 Silicon wafers are widely used as semiconductor substrates for manufacturing various semiconductor devices such as RF (radio frequency) devices, MOS devices, DRAMs, and NAND flash memories. In the so-called device process of manufacturing a semiconductor device using a silicon wafer, various heat treatments such as oxidation treatment, nitriding treatment, plasma etching, and impurity diffusion treatment are performed.

シリコン結晶中に存在する酸素は通常電気的に中性であるものの、シリコンウェーハが約600℃未満の比較的低温な熱処理(以下、低温熱処理)を受けると、数個〜十数個の酸素原子が集合してシリコン結晶中に酸素クラスターを生成することが知られている。この酸素クラスターは電子を放出するドナーであり、サーマルドナー(TD:Thermal Donner)と呼ばれている。サーマルドナーは約650℃以上の高温熱処理を受けると電気的に中性に戻り、このような高温熱処理はドナーキラー熱処理(ドナーキラーアニール)と呼ばれる。 Oxygen present in silicon crystals is usually electrically neutral, but when a silicon wafer undergoes a relatively low temperature heat treatment of less than about 600 ° C. (hereinafter referred to as low temperature heat treatment), several to a dozen oxygen atoms are present. Are known to aggregate to form oxygen clusters in silicon crystals. These oxygen clusters are donors that emit electrons and are called thermal donors (TDs). The thermal donor electrically returns to neutral when it receives a high temperature heat treatment of about 650 ° C. or higher, and such a high temperature heat treatment is called a donor killer heat treatment (donor killer annealing).

デバイスプロセスにおける低温熱処理に伴い、ドナーキラー熱処理を施したシリコンウェーハであってもデバイスプロセス中に再びサーマルドナーが生成されてしまうため、シリコンウェーハのキャリア濃度が変化する。その結果、デバイスプロセスにおける低温熱処理の前後でシリコンウェーハの抵抗率が変化したり、場合によっては導電型が反転してしまうことがある。例えば、シリコンウェーハが非常に高抵抗のp型ウェーハである場合、サーマルドナーの生成量によってはn型ウェーハに反転し得る。 Along with the low temperature heat treatment in the device process, even if the silicon wafer is subjected to the donor killer heat treatment, the thermal donor is generated again during the device process, so that the carrier concentration of the silicon wafer changes. As a result, the resistivity of the silicon wafer may change before and after the low temperature heat treatment in the device process, and in some cases, the conductive type may be inverted. For example, when a silicon wafer is a p-type wafer having a very high resistance, it can be inverted into an n-type wafer depending on the amount of thermal donors produced.

そこで従来、デバイスプロセスに供されてもサーマルドナー生成を抑制できるシリコンウェーハがこれまで検討されてきた。シリコンウェーハの基板酸素濃度が低濃度であれば、高酸素濃度の場合に比べてサーマルドナーが生成され難いため、サーマルドナーの影響が懸念される場合は低酸素濃度のシリコンウェーハがこれまで使用されてきた。 Therefore, conventionally, silicon wafers that can suppress the generation of thermal donors even when used in a device process have been studied. If the substrate oxygen concentration of the silicon wafer is low, it is more difficult to generate a thermal donor than in the case of a high oxygen concentration. Therefore, if the influence of the thermal donor is a concern, a silicon wafer with a low oxygen concentration has been used so far. I came.

また、比較的高酸素濃度のシリコンウェーハであってもサーマルドナーの生成を抑制することのできる技術を本願出願人は特許文献1において提案している。特許文献1には、炭素濃度が5×1015〜1×1017atoms/cm3であるシリコンウェーハに高温熱処理を施してウェーハ表層部にDZ(Denuded Zone)層を形成すると共に、熱処理後のウェーハ中の残留酸素濃度を10×1017atoms/cm3以上とするシリコンウェーハの製造方法が開示されている。 Further, the applicant of the present application proposes a technique capable of suppressing the generation of a thermal donor even in a silicon wafer having a relatively high oxygen concentration in Patent Document 1. In Patent Document 1, a silicon wafer having a carbon concentration of 5 × 10 15 to 1 × 10 17 atoms / cm 3 is subjected to high-temperature heat treatment to form a DZ (Denuded Zone) layer on the surface layer of the wafer, and after the heat treatment. A method for manufacturing a silicon wafer having a residual oxygen concentration in the wafer of 10 × 10 17 atoms / cm 3 or more is disclosed.

特許文献1では、高抵抗基板であり、かつ、炭素ドープされたシリコンウェーハに対してDZ層を形成できるよう1100℃以上、かつ、比較的長時間の熱処理を行うことでシリコンウェーハを製造する。こうして製造されたシリコンウェーハをデバイスプロセスの低温熱処理に供すると、サーマルドナーの生成を抑制することができる。 In Patent Document 1, a silicon wafer is manufactured by performing a heat treatment at 1100 ° C. or higher and a relatively long time so that a DZ layer can be formed on a silicon wafer which is a high resistance substrate and is carbon-doped. When the silicon wafer thus produced is subjected to the low temperature heat treatment of the device process, the generation of thermal donors can be suppressed.

国際公開第2004/008521号International Publication No. 2004/008521

上述のとおり、特許文献1に開示される技術を用いることによりデバイスプロセスの低温熱処理に伴うサーマルドナーの生成を抑制することができる。しかしながら、DZ層を形成するための熱処理は高温かつ長時間(特許文献1では1時間から5時間程度と開示される)の熱処理を要するため、生産コストが高い。また、特許文献1では炭素ドープが必須であるため、シリコンウェーハの特性(基板特性)が制限される。 As described above, by using the technique disclosed in Patent Document 1, it is possible to suppress the generation of thermal donors due to the low temperature heat treatment of the device process. However, the heat treatment for forming the DZ layer requires a high temperature and a long time (disclosed as about 1 to 5 hours in Patent Document 1), so that the production cost is high. Further, in Patent Document 1, since carbon doping is indispensable, the characteristics (board characteristics) of the silicon wafer are limited.

そこで本発明は、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することを目的とする。さらに本発明は、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することを目的とする。 Therefore, the present invention can apply a silicon wafer capable of suppressing the amount of thermal donors generated even when subjected to low-temperature heat treatment in a device process to various substrate characteristics, and manufactures the silicon wafer with excellent production cost. The purpose is to provide a method that can be done. Further, an object of the present invention is to provide a silicon wafer capable of suppressing the amount of thermal donors generated even when subjected to the above low temperature heat treatment.

上記諸課題を解決するために本発明者らが鋭意検討したところ、シリコンウェーハを急速熱酸化処理(RTO:Rapid Thermal Oxidation)し、その際の熱酸化膜の成長条件及び冷却条件を制御することを着想した。RTOに伴う急速加熱処理・急速冷却により、シリコンウェーハのシリコン結晶内には過飽和な格子間シリコンが生成されると推察される。そして、この過飽和な格子間シリコンがシリコン結晶内の格子間酸素と結合することによりサーマルドナーの生成を抑制できることを本発明者は知見した。本発明は、上記の知見に基づくものであり、その要旨構成は以下のとおりである。 As a result of diligent studies by the present inventors in order to solve the above problems, a silicon wafer is subjected to rapid thermal oxidation treatment (RTO: Rapid Thermal Oxidation), and the growth conditions and cooling conditions of the thermal oxide film at that time are controlled. Was conceived. It is presumed that supersaturated interstitial silicon is generated in the silicon crystals of the silicon wafer by the rapid heat treatment and rapid cooling accompanying the RTO. Then, the present inventor has found that the supersaturated interstitial silicon can suppress the formation of a thermal donor by binding with the interstitial oxygen in the silicon crystal. The present invention is based on the above findings, and its gist structure is as follows.

(1)酸化性雰囲気下での急速熱酸化処理により、シリコンウェーハの表面に熱酸化膜を形成しつつ、前記シリコンウェーハを熱処理する第1工程と、
前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、
前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含むことを特徴とするシリコンウェーハの製造方法。
(1) The first step of heat-treating the silicon wafer while forming a thermal oxide film on the surface of the silicon wafer by rapid thermal oxidation treatment in an oxidizing atmosphere.
Following the first step, the second step of cooling the silicon wafer on which the thermal oxide film is formed under the oxidizing atmosphere, and the second step.
A method for manufacturing a silicon wafer, which comprises a first step and a third step of removing the thermal oxide film formed through the second step.

(2)前記第1工程における前記熱酸化膜の成長速度X(nm/s)と、前記第2工程における冷却速度Y(℃/s)との関係が下記式[1]:
Y>7.5×X-1.38 ・・・[1]
を満足するよう、前記第1工程及び前記第2工程を行う、前記(1)に記載のシリコンウェーハの製造方法。
(2) The relationship between the growth rate X (nm / s) of the thermal oxide film in the first step and the cooling rate Y (° C./s) in the second step is the following formula [1]:.
Y> 7.5 × X -1.38・ ・ ・ [1]
The method for manufacturing a silicon wafer according to (1), wherein the first step and the second step are performed so as to satisfy the above.

(3)前記第1工程における前記熱処理での昇温後の保持温度を1150℃以上かつシリコン融点以下とし、
前記第2工程における前記冷却速度Yを20℃/s以上とする、前記(2)に記載のシリコンウェーハの製造方法。
(3) The holding temperature after the temperature rise in the heat treatment in the first step is set to 1150 ° C. or higher and the silicon melting point or lower.
The method for manufacturing a silicon wafer according to (2) above, wherein the cooling rate Y in the second step is 20 ° C./s or more.

(4)前記第1工程前の前記シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)である、前記(1)〜(3)のいずれかに記載のシリコンウェーハの製造方法。 (4) The oxygen concentration of the silicon wafer before the first step is 1.0 × 10 17 to 15.0 × 10 17 ASTM / cm 3 (ASTM F-121, 1979). The method for manufacturing a silicon wafer according to any one of 3).

(5)シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)であり、
前記シリコンウェーハを窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量が8.0×1012cm-3以上1.5×1013cm-3以下であることを特徴とするシリコンウェーハ。
(5) The oxygen concentration of the silicon wafer is 1.0 × 10 17 to 15.0 × 10 17 ASTM / cm 3 (ASTM F-121, 1979).
The amount of thermal donor generated after heat-treating the silicon wafer at 350 ° C. for 32 hours in a nitrogen atmosphere is 8.0 × 10 12 cm -3 or more and 1.5 × 10 13 cm -3 or less. A characteristic silicon wafer.

本発明によれば、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することができる。さらに本発明によれば、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することができる。 According to the present invention, a silicon wafer capable of suppressing the amount of thermal donors generated even when subjected to low-temperature heat treatment in a device process can be applied to various substrate characteristics and is manufactured with excellent production cost. Can provide a method that can be done. Further, according to the present invention, it is possible to provide a silicon wafer capable of suppressing the amount of thermal donors generated even when subjected to the above low temperature heat treatment.

本発明の一実施形態に従う製造方法の製造工程及びそれにより得られるシリコンウェーハを説明する模式断面図である。It is a schematic sectional drawing explaining the manufacturing process of the manufacturing method according to one Embodiment of this invention, and the silicon wafer obtained by it. 実施例における各サンプルのサーマルドナー発生量を示すグラフである。It is a graph which shows the thermal donor generation amount of each sample in an Example. 実施例における熱酸化膜の成長速度Xと冷却速度Yとの関係を示すグラフである。It is a graph which shows the relationship between the growth rate X and the cooling rate Y of a thermal oxide film in an Example. 実施例における各サンプルの格子間シリコン濃度と、サーマルドナー発生量との関係を示すグラフである。It is a graph which shows the relationship between the interstitial silicon concentration of each sample in an Example, and the amount of thermal donor generation.

(シリコンウェーハの製造方法)
本発明の一実施形態に従うシリコンウェーハの製造方法は、酸化性雰囲気下での急速熱酸化処理により、シリコンウェーハの表面に熱酸化膜を形成しつつ前記シリコンウェーハをドナーキラー熱処理する第1工程と、前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含む。そして、本発明の製造方法では、前記第1工程により形成される前記熱酸化膜の成長速度及び前記第2工程における前記冷却の冷却速度をそれぞれ制御するため、第3工程後のシリコンウェーハに熱処理が施された場合に生成されるサーマルドナーの発生量を抑制することができる。以下、図1のステップA〜ステップDを参照しつつ、第1〜第3工程の各工程の詳細を順次説明する。なお、図1中のシリコンウェーハ10A〜10D、熱酸化膜20並びにサーマルドナーTD及び格子間シリコンSiIの図示は説明の便宜のための模式的なものである。したがって、これらの図示が実際の大きさの比率及び濃度を意味しない。
(Manufacturing method of silicon wafer)
The method for manufacturing a silicon wafer according to an embodiment of the present invention includes a first step of performing a donor killer heat treatment on the silicon wafer while forming a thermal oxide film on the surface of the silicon wafer by rapid thermal oxidation treatment in an oxidizing atmosphere. Following the first step, the second step of cooling the silicon wafer on which the thermal oxide film is formed in the oxidizing atmosphere, and the heat formed through the first step and the second step. It comprises a third step of removing the oxide film. Then, in the manufacturing method of the present invention, in order to control the growth rate of the thermal oxide film formed by the first step and the cooling rate of the cooling in the second step, the silicon wafer after the third step is heat-treated. It is possible to suppress the amount of thermal donors generated when the above is applied. Hereinafter, the details of each step of the first to third steps will be sequentially described with reference to steps A to D of FIG. The silicon wafers 10A to 10D, the thermal oxide film 20, the thermal donor TD, and the interstitial silicon Si I in FIG. 1 are schematically shown for convenience of explanation. Therefore, these illustrations do not imply actual size ratios and concentrations.

<第1工程>
図1のステップA及びステップBを参照して、第1工程を説明する。第1工程では、酸化性雰囲気下での急速熱酸化処理(以下、「RTO」)により、シリコンウェーハ10Aの表面に熱酸化膜20を形成する。ステップAにおけるシリコンウェーハ10Aには、熱酸化膜20が形成され、ステップBにおいてシリコンウェーハ10Bとなる。後述のとおり、本工程でのRTOによりシリコンウェーハ10Aのシリコン結晶中に存在するサーマルドナーTDはドナーキラー熱処理される。
<First step>
The first step will be described with reference to step A and step B in FIG. In the first step, the thermal oxide film 20 is formed on the surface of the silicon wafer 10A by a rapid thermal oxidation treatment (hereinafter, “RTO”) in an oxidizing atmosphere. A thermal oxide film 20 is formed on the silicon wafer 10A in step A, and becomes the silicon wafer 10B in step B. As will be described later, the thermal donor TD present in the silicon crystal of the silicon wafer 10A is heat-treated by the donor killer by the RTO in this step.

<<RTO>>
酸化性雰囲気下での急速加熱処理(RTA:Rapid Thermal Annealing)によりRTOを行うことができる。RTOは一般的な急速熱処理装置を用いて行うことができ、例えばMattoson社製HeliousIII、アドバンス理工社製RTA−12000などが知られる。RTOを行うための酸化性雰囲気としては所望の熱酸化膜が得られる限りは特に制限されないが、例えば酸素のみからなる酸化性雰囲気とすることができ、また、酸素と不活性ガス(アルゴン及び窒素など)との混合ガス雰囲気としてもよい。RTOを行う際の昇降温速度及び昇温後の保持時間は、RTOを行うための急速熱処理装置により制御することができる。
<< RTO >>
RTO can be performed by rapid heat treatment (RTA: Rapid Thermal Annealing) in an oxidizing atmosphere. The RTO can be performed using a general rapid heat treatment apparatus, and for example, Helious III manufactured by Mattoson and RTA-12000 manufactured by Advanced Riko Co., Ltd. are known. The oxidizing atmosphere for performing RTO is not particularly limited as long as a desired thermal oxide film can be obtained, but for example, an oxidizing atmosphere consisting only of oxygen can be used, and oxygen and an inert gas (argon and nitrogen) can be used. Etc.) may be used as a mixed gas atmosphere. The elevating temperature rate when performing RTO and the holding time after raising the temperature can be controlled by a rapid heat treatment apparatus for performing RTO.

<<RTOを行う前のシリコンウェーハ10A>>
シリコンウェーハ10Aは、単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。本発明に適用可能なシリコンウェーハの導電型及びその抵抗率、並びに酸素濃度は何ら制限されない。p型及びn型のいずれにも適用可能であるし、抵抗率は数mΩ・cm〜数千Ω・cmまで任意である。なお、ここで言う抵抗率はドナーキラー処理後の抵抗率であり、抵抗率の測定は後述のJIS H 0602:1995に従う。また、酸素濃度についても、1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979、以下では酸素濃度に関して同じ規格を参照する。)とすることができる。サーマルドナーは酸素濃度が高いほど発生しやすいため、酸素濃度が8.0×1017atoms/cm3以上のシリコンウェーハに対して本発明を適用することが好ましく、さらには、11.0×1017atoms/cm3以上のシリコンウェーハに対して本発明を適用することが好ましい。
<< Silicon wafer 10A before RTO >>
As the silicon wafer 10A, a single crystal silicon ingot sliced with a wire saw or the like can be used. The conductive type of the silicon wafer applicable to the present invention, its resistivity, and the oxygen concentration are not limited in any way. It can be applied to both p-type and n-type, and the resistivity is arbitrary from several mΩ · cm to several thousand Ω · cm. The resistivity referred to here is the resistivity after the donor killer treatment, and the resistivity is measured according to JIS H 0602: 1995 described later. The oxygen concentration can also be 1.0 × 10 17 to 15.0 × 10 17 atoms / cm 3 (ASTM F-121, 1979, hereinafter the same standard for oxygen concentration is referred to). Since thermal donors are more likely to be generated as the oxygen concentration is higher, it is preferable to apply the present invention to a silicon wafer having an oxygen concentration of 8.0 × 10 17 atoms / cm 3 or more, and further, 11.0 × 10 It is preferable to apply the present invention to a silicon wafer of 17 atoms / cm 3 or more.

なお、チョクラルスキ法(CZ法)又は磁場型のMCZ法(Magnetic field applied Czochralski)により育成された単結晶シリコンインゴットから得られるシリコンウェーハに本発明方法を適用する。FZ法により育成された単結晶シリコンインゴットの結晶中には酸素がほとんど存在しないため(酸素濃度1.0×1017atoms/cm3未満)サーマルドナーが問題とならない。 The method of the present invention is applied to a silicon wafer obtained from a single crystal silicon ingot grown by the Czochralski method (CZ method) or the magnetic field type MCZ method (Magnetic field applied Czochralski). Since there is almost no oxygen in the crystals of the single crystal silicon ingot grown by the FZ method (oxygen concentration less than 1.0 × 10 17 atoms / cm 3 ), the thermal donor is not a problem.

CZ法又はMCZ法により得られた単結晶シリコンインゴットの結晶中には、石英ルツボ起因の酸素原子が溶け込むため、サーマルドナーTDが存在する。他方、RTOはドナーキラー熱処理に必要な650℃以上の高温熱処理を伴う。そのため、本工程による熱酸化膜20の形成に伴う熱処理は、シリコン結晶中のサーマルドナーTDのドナーキラー熱処理を兼ねることとなる。よって、昇温及び高温保持を経たシリコンウェーハ10Bでは、シリコンウェーハ10Aのシリコン結晶中に存在していたサーマルドナーTDが、酸素モノマーなどの電子を放出しない形態に変化する。 A thermal donor TD is present in the crystal of the single crystal silicon ingot obtained by the CZ method or the MCZ method because the oxygen atom derived from the quartz crucible is dissolved. On the other hand, the RTO involves a high temperature heat treatment of 650 ° C. or higher, which is necessary for the donor killer heat treatment. Therefore, the heat treatment associated with the formation of the thermal oxide film 20 in this step also serves as the donor killer heat treatment of the thermal donor TD in the silicon crystal. Therefore, in the silicon wafer 10B that has undergone temperature rise and high temperature holding, the thermal donor TD existing in the silicon crystal of the silicon wafer 10A changes to a form that does not emit electrons such as an oxygen monomer.

<<熱酸化膜>>
第1工程によりシリコンウェーハ10A表面のシリコン結晶が酸化されて酸化シリコンが形成されることにより、熱酸化膜20が形成される。形成される熱酸化膜20の膜厚は昇温速度並びに、昇温後の保持温度及びその保持時間に依存するものの、通常数nm〜数十nm程度である。そして、昇温後の保持温度及びその保持時間が、熱酸化膜20の成長速度及び膜厚に対して支配的である。
<< Thermal Oxide Film >>
In the first step, the silicon crystals on the surface of the silicon wafer 10A are oxidized to form silicon oxide, whereby the thermal oxide film 20 is formed. The film thickness of the formed thermal oxide film 20 is usually about several nm to several tens of nm, although it depends on the rate of temperature rise, the holding temperature after the temperature rise and the holding time thereof. The holding temperature and the holding time after the temperature rise are dominant with respect to the growth rate and the film thickness of the thermal oxide film 20.

<第2工程>
図1のステップB及びステップCを参照して、第2工程を説明する。第2工程では、第1工程に引き続き、酸化性雰囲気下にて熱酸化膜20が形成されたシリコンウェーハ10Bを冷却し、シリコンウェーハ10Cを得る。第2工程における冷却を行う際の冷却速度は、RTOを行うための急速熱処理装置により制御することができ、急速冷却とも呼ばれる。
<Second step>
The second step will be described with reference to step B and step C in FIG. In the second step, following the first step, the silicon wafer 10B on which the thermal oxide film 20 is formed is cooled in an oxidizing atmosphere to obtain the silicon wafer 10C. The cooling rate at the time of cooling in the second step can be controlled by a rapid heat treatment apparatus for performing RTO, and is also called rapid cooling.

なお、第1工程に引き続いての酸化性雰囲気下での急速冷却であるため、熱酸化膜20の膜厚がわずかながら増大し得る。ただし前述のとおり、第1工程における昇温後の保持温度及び保持時間での熱酸化膜の成長が熱酸化膜20の厚みに支配的であり、第2工程単独で成長する熱酸化膜20の膜厚はわずかと考えられる。 Since the rapid cooling is performed in an oxidizing atmosphere following the first step, the film thickness of the thermal oxide film 20 can be slightly increased. However, as described above, the growth of the thermal oxide film at the holding temperature and holding time after the temperature rise in the first step is dominant in the thickness of the thermal oxide film 20, and the thermal oxide film 20 that grows in the second step alone The film thickness is considered to be small.

<第3工程>
図1のステップC及びステップDを参照して、第3工程を説明する。第3工程では、第1工程及び第2工程を経て形成されたシリコンウェーハ10C表面の熱酸化膜20を除去してシリコンウェーハ10Dを得る。急速熱処理装置からシリコンウェーハ10Cを取り出して、フッ化水素酸(HF)などを用いた一般的なエッチング処理により熱酸化膜20を除去すれば、シリコンウェーハ10Dが得られる。
<Third step>
The third step will be described with reference to step C and step D in FIG. In the third step, the thermal oxide film 20 on the surface of the silicon wafer 10C formed through the first step and the second step is removed to obtain a silicon wafer 10D. The silicon wafer 10D can be obtained by taking out the silicon wafer 10C from the rapid heat treatment apparatus and removing the thermal oxide film 20 by a general etching process using hydrofluoric acid (HF) or the like.

ここで、本発明の製造方法では、第3工程後のシリコンウェーハ10Dに熱処理が施された場合に生成されるサーマルドナーの発生量を抑制するために、第1工程による前記熱酸化膜の形成及び前記第2工程における前記冷却をそれぞれ制御する。 Here, in the manufacturing method of the present invention, in order to suppress the amount of thermal donors generated when the silicon wafer 10D after the third step is heat-treated, the thermal oxide film is formed by the first step. And the cooling in the second step are controlled respectively.

理論に束縛されることを望まないものの、第1工程及び第2工程(図1ステップA〜ステップC)の技術的意義を本発明の作用効果と共に説明する。本発明者らは、シリコンウェーハを種々の条件で急速熱酸化処理(RTO)する実験を通じて、本発明の作用効果が得られる理由を以下のとおり考えている。 Although not bound by theory, the technical significance of the first step and the second step (steps A to C in FIG. 1) will be described together with the effects of the present invention. The present inventors consider the reason why the action and effect of the present invention can be obtained through experiments in which a silicon wafer is subjected to rapid thermal oxidation treatment (RTO) under various conditions as follows.

まず、酸化性雰囲気下での急速加熱に伴いシリコンウェーハ10Aの表面に熱酸化膜20が形成され始める。このとき、熱酸化膜20の成長速度が大きいほど、熱酸化膜20からシリコンウェーハ10B中のシリコン結晶内に格子間シリコンSiIが注入される。注入された格子間シリコンSiIは降温時の冷却に伴いシリコンウェーハ10Cの表裏面から熱酸化膜20へと外方拡散するものの、冷却速度が大きいほど格子間シリコンSiIの拡散量は小さい。そのため、急速冷却すると、注入した格子間シリコンSiIが結晶中に残留する。こうしてシリコンウェーハ10Dのシリコン結晶内では残留した格子間シリコンSiIが過飽和になっている。シリコンウェーハ10Dでは、格子間シリコンSiIによってサーマルドナーが形成される低温熱処理を施しても、格子間酸素と相互作用するなどの理由により、サーマルドナーが生成されにくくなる。 First, the thermal oxide film 20 begins to be formed on the surface of the silicon wafer 10A with rapid heating in an oxidizing atmosphere. At this time, the higher the growth rate of the thermal oxide film 20, the more interstitial silicon Si I is injected from the thermal oxide film 20 into the silicon crystals in the silicon wafer 10B. The injected interstitial silicon Si I diffuses outward from the front and back surfaces of the silicon wafer 10C to the thermal oxide film 20 as the temperature drops, but the larger the cooling rate, the smaller the diffusion amount of the interstitial silicon Si I. Therefore, when rapidly cooled, the injected interstitial silicon Si I remains in the crystal. In this way, the residual interstitial silicon Si I is supersaturated in the silicon crystal of the silicon wafer 10D. In the silicon wafer 10D, even if the low temperature heat treatment in which the thermal donor is formed by the interstitial silicon Si I is performed, the thermal donor is less likely to be generated due to the interaction with the interstitial oxygen and the like.

このように、本発明の製造方法に従い得られたシリコンウェーハ10Dは、デバイスプロセスにおける低温熱処理が施されても、サーマルドナーの発生量を抑制することができる。 As described above, the silicon wafer 10D obtained according to the manufacturing method of the present invention can suppress the amount of thermal donors generated even if the silicon wafer 10D is subjected to the low temperature heat treatment in the device process.

また、本発明の製造方法では、シリコンウェーハ10Aの酸素濃度や炭素濃度などの基板特性の制約なしに、あるいは制約をほとんど受けることなく、サーマルドナー発生量を抑制することができる。そのため、抵抗率を制御するためにシリコンウェーハを低酸素濃度とする必要もないし、低酸素化するにしても、その程度を従来技術に比べて大幅に緩和することができる。さらには、上記のとおり低酸素化の程度を緩和できるため、シリコンウェーハのウェーハ強度の低下を防止することができる点でも有利である。他にも、本発明ではシリコンウェーハの酸素濃度を高濃度とできるので、シリコン結晶内に酸素析出物(BMD)を生成することが可能である。つまり、サーマルドナー発生量を抑制したシリコンウェーハにおいて、BMD生成によるゲッタリング能力を付与できる点でも本発明の製造方法は有利である。 Further, in the manufacturing method of the present invention, it is possible to suppress the amount of thermal donors generated without restrictions on the substrate characteristics such as oxygen concentration and carbon concentration of the silicon wafer 10A, or with almost no restrictions. Therefore, it is not necessary to reduce the oxygen concentration of the silicon wafer in order to control the resistivity, and even if the silicon wafer is reduced in oxygen, the degree can be significantly relaxed as compared with the prior art. Further, since the degree of hypoxia can be alleviated as described above, it is also advantageous in that it is possible to prevent a decrease in the wafer strength of the silicon wafer. In addition, since the oxygen concentration of the silicon wafer can be made high in the present invention, it is possible to generate an oxygen precipitate (BMD) in the silicon crystal. That is, the manufacturing method of the present invention is also advantageous in that a gettering ability by BMD generation can be imparted to a silicon wafer in which the amount of thermal donors generated is suppressed.

さらに、本発明の製造方法はRTOによる急速加熱・急速冷却であるため、前掲の特許文献1の技術によるDZ処理に比べて極めて短時間で熱処理を行うことができ、生産コストの面でも有利である。 Further, since the production method of the present invention is rapid heating / cooling by RTO, heat treatment can be performed in an extremely short time as compared with the DZ treatment by the technique of Patent Document 1 described above, which is advantageous in terms of production cost. be.

ここで、第1工程における熱酸化膜20の成長速度X(nm/s)と、第2工程における冷却速度Y(℃/s)との関係が下記式[1]:
Y>7.5×X-1.38 ・・・[1]
を満足するよう、第1工程及び第2工程を行うことが好ましい。こうすることで、本発明の作用効果をより確実に得ることができることを本発明者らは実験的に確認した。成長速度X及び冷却速度Yが上記式[1]を満足することにより、熱酸化膜成長時(第1工程)における格子間シリコンSiIの注入及び急速冷却時(第2工程)における格子間シリコンSiIの外方拡散を適切に制御できるからと推察される。
Here, the relationship between the growth rate X (nm / s) of the thermal oxide film 20 in the first step and the cooling rate Y (° C./s) in the second step is the following formula [1] :.
Y> 7.5 × X -1.38・ ・ ・ [1]
It is preferable to carry out the first step and the second step so as to satisfy the above. By doing so, the present inventors have experimentally confirmed that the action and effect of the present invention can be obtained more reliably. When the growth rate X and the cooling rate Y satisfy the above formula [1], the interstitial silicon Si I is injected during the thermal oxide film growth (first step) and the interstitial silicon during rapid cooling (second step). It is presumed that the outward diffusion of Si I can be controlled appropriately.

また、上記成長速度Xを得るためには第1工程における熱処理での昇温後の保持温度を1150℃以上かつシリコン融点以下とすることが好ましい。この場合、格子間シリコンSiIの外方拡散を適切に制御するため、第2工程における冷却速度Yを20℃/s以上とすることが好ましい。なお、シリコン融点はドーパント濃度等にも依存するものの、常温・常圧下にてシリコン元素の融点は約1410℃である。 Further, in order to obtain the growth rate X, it is preferable that the holding temperature after the temperature rise in the heat treatment in the first step is 1150 ° C. or higher and the silicon melting point or lower. In this case, in order to appropriately control the outward diffusion of the interstitial silicon Si I , it is preferable that the cooling rate Y in the second step is 20 ° C./s or more. Although the melting point of silicon depends on the dopant concentration and the like, the melting point of silicon element is about 1410 ° C. under normal temperature and pressure.

以上、本発明による製造方法の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。次に、本発明の一実施形態に従うシリコンウェーハを説明する。製造方法の実施形態と重複する内容については、説明を省略する。 Although typical embodiments of the manufacturing method according to the present invention have been described above, the present invention is not limited to these embodiments. Next, a silicon wafer according to an embodiment of the present invention will be described. The description of the contents overlapping with the embodiment of the manufacturing method will be omitted.

(シリコンウェーハ)
図1のステップDを参照する。本発明の一実施形態に従うシリコンウェーハ10Dは、シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)であり、前記シリコンウェーハを窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量が8.0×1012cm-3以上1.5×1013cm-3以下である。上記の水準でのサーマルドナー発生量となるシリコンウェーハは、前述した本発明のシリコンウェーハの製造方法により初めて実現できたものである。
(Silicon wafer)
See step D in FIG. A silicon wafer 10D according to an embodiment of the present invention has a silicon wafer having an oxygen concentration of 1.0 × 10 17 to 15.0 × 10 17 atoms / cm 3 (ASTM F-121, 1979). The amount of thermal donor generated after heat treatment at 350 ° C. for 32 hours in a nitrogen atmosphere is 8.0 × 10 12 cm -3 or more and 1.5 × 10 13 cm -3 or less. A silicon wafer having a thermal donor generation amount at the above level can be realized for the first time by the above-mentioned method for manufacturing a silicon wafer of the present invention.

−サーマルドナー発生量−
本明細書におけるサーマルドナー発生量は、以下の手順(i)〜(iv)に従い定量化されたものとする。
-The amount of thermal donors generated-
The amount of thermal donor generated in the present specification shall be quantified according to the following procedures (i) to (iv).

(i)まず、ドナーキラー熱処理後のシリコンウェーハの抵抗率を、JIS H 0602:1995に規定された「シリコン単結晶及びシリコンウェーハの4探針法による抵抗率測定方法」に従い抵抗率を測定する。熱酸化膜が形成されている場合には測定に先立ち、エッチング等により熱酸化膜を除去しておく。なお、本発明の製造方法における第1工程のように、既にドナーキラー処理が施され、その後サーマルドナーが発生する条件での熱処理が行われていない場合には、改めてドナーキラー熱処理をする必要はない。 (I) First, the resistivity of the silicon wafer after the donor killer heat treatment is measured according to the "resistivity measuring method of silicon single crystal and silicon wafer by the four-probe method" specified in JIS H 0602: 1995. .. If a thermal oxide film is formed, the thermal oxide film is removed by etching or the like prior to the measurement. If the donor killer treatment has already been performed and then the heat treatment is not performed under the condition that a thermal donor is generated as in the first step in the manufacturing method of the present invention, it is necessary to perform the donor killer heat treatment again. No.

(ii)次に、抵抗率を測定した上記シリコンウェーハに対して350℃の窒素雰囲気で32時間の熱処理を行い、サーマルドナーを発生させる(以下、サーマルドナー発生熱処理)。なお、このサーマルドナー発生熱処理は、デバイスプロセスにおける比較的長時間の低温熱処理を模擬した熱処理に相当する。 (Ii) Next, the silicon wafer whose resistivity has been measured is heat-treated in a nitrogen atmosphere at 350 ° C. for 32 hours to generate a thermal donor (hereinafter referred to as thermal donor generation heat treatment). This thermal donor generation heat treatment corresponds to a heat treatment simulating a relatively long-time low-temperature heat treatment in the device process.

(iii)サーマルドナー発生熱処理後のシリコンウェーハの抵抗率を、上記(i)と同じくJIS H 0602:1995の規定に従い測定する。 (Iii) The resistivity of the silicon wafer after the thermal donor generation heat treatment is measured according to JIS H 0602: 1995 in the same manner as in (i) above.

(iv)上記(i)及び(iii)により測定した抵抗率に基づき、サーマルドナー発生熱処理前後でのキャリア濃度をアービンカーブからそれぞれ求め、キャリア濃度の差をサーマルドナーに起因するキャリア発生量(以下、サーマルドナー発生量)として扱う。 (Iv) Based on the resistivity measured by (i) and (iii) above, the carrier concentration before and after the thermal donor generation heat treatment is obtained from the Irvine curve, and the difference in carrier concentration is the carrier generation amount due to the thermal donor (hereinafter). , Thermal donor generation amount).

以下では、本発明のシリコンウェーハの製造方法及び本発明のシリコンウェーハの限定を意図するものではないが、本発明に適用可能なシリコンウェーハの更なる具体的態様について説明する。 Hereinafter, the method for manufacturing a silicon wafer of the present invention and the limitation of the silicon wafer of the present invention are not intended, but further specific embodiments of the silicon wafer applicable to the present invention will be described.

シリコンウェーハの面方位は任意であり、(100)面のウェーハを用いてもよいし、(110)面のウェーハなどを用いてもよい。 The plane orientation of the silicon wafer is arbitrary, and a wafer having a (100) plane may be used, or a wafer having a (110) plane may be used.

また、シリコンウェーハにボロン(B)、リン(P)、ヒ素(As)、アンチモン(Sb)などのドーパントがドープされていてもよいし、所望の特性を得るため炭素(C)又は窒素(N)などがドープされていてもよい。 Further, the silicon wafer may be doped with a dopant such as boron (B), phosphorus (P), arsenic (As), antimony (Sb), and carbon (C) or nitrogen (N) in order to obtain desired characteristics. ) Etc. may be doped.

シリコンウェーハの直径は何ら制限されない。一般的な直径300mm又は200mmなどのシリコンウェーハに本発明を適用することができる。もちろん、直径300mmよりも直径の大きいシリコンウェーハに対しても、直径の小さいシリコンウェーハに対しても本発明を適用することができる。 The diameter of the silicon wafer is not limited in any way. The present invention can be applied to a silicon wafer having a general diameter of 300 mm or 200 mm. Of course, the present invention can be applied to a silicon wafer having a diameter larger than 300 mm and a silicon wafer having a diameter smaller than 300 mm.

なお、本明細書における「シリコンウェーハ」とは、表面にエピタキシャル層又は酸化シリコンなどからなる絶縁膜などの別の層が形成されていない、いわゆる「バルク」のシリコンウェーハを指す。ただし、数Å程度の膜厚で形成される自然酸化膜は形成されていてもよい。また、本発明により得られたシリコンウェーハに対し、エピタキシャル層などの別の層を別途形成してエピタキシャルシリコンウェーハを作製しても構わないし、貼り合わせウェーハの支持基板又は活性層用基板として用いてSOI(Silicon on Insulator)ウェーハを作製するなどしてもよい。このようなウェーハのベース基板となる「バルク」のシリコンウェーハが、本明細書におけるシリコンウェーハである。 The term "silicon wafer" as used herein refers to a so-called "bulk" silicon wafer in which another layer such as an epitaxial layer or an insulating film made of silicon oxide is not formed on the surface. However, a natural oxide film formed with a film thickness of about several Å may be formed. Further, another layer such as an epitaxial layer may be separately formed on the silicon wafer obtained by the present invention to produce an epitaxial silicon wafer, or the wafer may be used as a support substrate or a substrate for an active layer of a bonded wafer. An SOI (Silicon on Insulator) wafer may be manufactured. The "bulk" silicon wafer that serves as the base substrate for such a wafer is the silicon wafer herein.

以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to examples, but the present invention is not limited to the following examples.

サンプル作製条件の説明に先立ち、本実施例における測定方法を説明する。 Prior to the explanation of the sample preparation conditions, the measurement method in this example will be described.

−熱酸化膜の膜厚−
分光エリプソメータを用いて、RTO後の状態でのシリコンウェーハ表面の熱酸化膜の膜厚を測定した。
-Film thickness of thermal oxide film-
Using a spectroscopic ellipsometer, the film thickness of the thermal oxide film on the surface of the silicon wafer after RTO was measured.

−熱酸化膜の成長速度−
RTO時の最高温度に昇温させた後の保持中が熱酸化膜の成長に支配的であるため、熱酸化膜の膜厚と、RTO時の昇温後の保持時間とに基づき、熱酸化膜の成長速度を求めた。急速加熱における昇温後の保持温度に到達するまでの昇温中時間及び急速冷却中の冷却時間は、熱酸化膜の成長速度の算出にあたり用いていない。なお、RTO時の昇温速度、最高温度到達後の保持時間及び冷却速度は、急速加熱・急速冷却装置により制御した。
-Growth rate of thermal oxide film-
Since the growth of the thermal oxide film is dominant during the holding after raising the temperature to the maximum temperature at the time of RTO, thermal oxidation is performed based on the film thickness of the thermal oxide film and the holding time after the temperature rise at the time of RTO. The growth rate of the membrane was determined. The time during temperature rise until the holding temperature after temperature rise in rapid heating and the cooling time during rapid cooling are not used in calculating the growth rate of the thermal oxide film. The rate of temperature rise during RTO, the holding time after reaching the maximum temperature, and the cooling rate were controlled by a rapid heating / cooling device.

−サーマルドナー発生量−
前述の手順(i)〜(iv)に従い、窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量を求めた。
-The amount of thermal donors generated-
According to the above-mentioned procedures (i) to (iv), the amount of thermal donor generated after heat treatment at 350 ° C. for 32 hours under a nitrogen atmosphere was determined.

<サンプル1>
直径300mm、面方位(100)、酸素濃度11×1017atoms/cm3(ASTM F−121,1979)のP型シリコン単結晶インゴット(ドナーキラー処理後の抵抗率:10Ω・cm)をCZ法により育成した。そのシリコン単結晶インゴットをスライスすることで、RTO前のシリコンウェーハを作製した。
<Sample 1>
CZ method for P-type silicon single crystal ingot (resistivity after donor killer treatment: 10 Ω · cm) with a diameter of 300 mm, a plane orientation (100), and an oxygen concentration of 11 × 10 17 atoms / cm 3 (ASTM F-121, 1979). Raised by. By slicing the silicon single crystal ingot, a silicon wafer before RTO was produced.

得られたRTO前のシリコンウェーハを上記急速加熱・急速冷却装置を用いて、酸素からなる酸化性雰囲気下でドナーキラー熱処理を兼ねた急速加熱処理及び急速冷却処理によりRTOを行い、熱酸化膜を形成した。急速加熱処理における昇温後の保持温度は800℃であり、保持時間は240秒である。また、冷却速度Yは50℃/秒とした。 Using the above-mentioned rapid heating / rapid cooling device, the obtained silicon wafer before RTO is subjected to RTO by rapid heating treatment and rapid cooling treatment that also serves as a donor killer heat treatment in an oxidizing atmosphere consisting of oxygen to form a thermal oxide film. Formed. The holding temperature after raising the temperature in the rapid heat treatment is 800 ° C., and the holding time is 240 seconds. The cooling rate Y was set to 50 ° C./sec.

急速加熱・急速冷却装置からRTO後のシリコンウェーハを取り出し、形成された熱酸化膜の膜厚を測定した。併せて、熱酸化膜の成長速度X(nm/s)を求めた。 The silicon wafer after RTO was taken out from the rapid heating / rapid cooling device, and the film thickness of the formed thermal oxide film was measured. At the same time, the growth rate X (nm / s) of the thermal oxide film was determined.

次いで、フッ化水素酸(HF)を用いてシリコンウェーハの表面をエッチングし、熱酸化膜を除去した。 Then, the surface of the silicon wafer was etched with hydrofluoric acid (HF) to remove the thermal oxide film.

酸化膜除去後のシリコンウェーハに対して、窒素雰囲気下、350℃にて32時間の熱処理を行い、当該熱処理によるサーマルドナー発生量を求めた。 The silicon wafer after removing the oxide film was heat-treated at 350 ° C. for 32 hours in a nitrogen atmosphere, and the amount of thermal donors generated by the heat treatment was determined.

表1に、RTOによる保持温度、保持時間、熱酸化膜の成長速度X、冷却速度Yを示す。また、図2のグラフに、サンプル1のサーマルドナー発生量を示す。 Table 1 shows the holding temperature by RTO, the holding time, the growth rate X of the thermal oxide film, and the cooling rate Y. Further, the graph of FIG. 2 shows the amount of thermal donor generated in sample 1.

<サンプル2〜19>
RTOによる昇温後の保持温度及び保持時間、並びに冷却速度Yを表1のとおりとした以外は、サンプル1と同様にしてサンプル2〜19をそれぞれ作製した。さらに、熱酸化膜の成長速度X及びサーマルドナー発生量をサンプル1と同様にして求めた。図2のグラフに、サンプル2〜19のサーマルドナー発生量を示す。
<Samples 2 to 19>
Samples 2 to 19 were prepared in the same manner as in Sample 1 except that the holding temperature and holding time after raising the temperature by RTO and the cooling rate Y were as shown in Table 1. Further, the growth rate X of the thermal oxide film and the amount of thermal donor generated were determined in the same manner as in Sample 1. The graph of FIG. 2 shows the amount of thermal donors generated in Samples 2 to 19.

Figure 0006988737
Figure 0006988737

<サンプル20>
サンプル1と同じRTO前のシリコンウェーハを用いて、これを酸化性雰囲気の縦型炉に導入し、650℃で30分のドナーキラー熱処理を行った。形成された酸化膜をサンプル1と同様にして除去した後、窒素雰囲気下、350℃にて32時間の熱処理を行い、当該熱処理によるサーマルドナー発生量を求めた。図2のグラフに、サンプル20のサーマルドナー発生量を示す。
<Sample 20>
Using the same silicon wafer before RTO as in sample 1, this was introduced into a vertical furnace having an oxidizing atmosphere, and a donor killer heat treatment was performed at 650 ° C. for 30 minutes. After removing the formed oxide film in the same manner as in Sample 1, heat treatment was performed at 350 ° C. for 32 hours in a nitrogen atmosphere, and the amount of thermal donors generated by the heat treatment was determined. The graph of FIG. 2 shows the amount of thermal donor generated in the sample 20.

(評価結果と考察)
RTOを経たサンプル1〜19のサーマルドナー発生量は、縦型炉の熱処理による従来例相当のサンプル20の発生量と比較して多い水準と少ない水準とに分かれることが図2のグラフにより確認される。このうち、サーマルドナー発生量が少ない水準は、多い水準に比べてサーマルドナー発生量が半分程度である。
(Evaluation results and consideration)
It was confirmed from the graph of FIG. 2 that the amount of thermal donors generated in the samples 1 to 19 that had passed through the RTO was divided into a large level and a small level as compared with the amount of the sample 20 generated in the sample 20 corresponding to the conventional example by the heat treatment of the vertical furnace. To. Of these, the level at which the amount of thermal donors generated is small is about half that of the level at which the amount of thermal donors is large.

サーマルドナー発生量がサンプル20よりも少ないことに相当するサーマルドナー発生量を考慮した下記基準に従い、RTO時の熱酸化膜の成長速度Xと冷却速度Yとで整理したグラフを図3に示す。
○:サーマルドナー発生量が1.5×1013cm-3以下
×:サーマルドナー発生量が1.5×1013cm-3
FIG. 3 shows a graph arranged by the growth rate X and the cooling rate Y of the thermal oxide film at the time of RTO according to the following criteria considering the amount of thermal donors generated, which corresponds to the amount of thermal donors generated less than that of sample 20.
◯: Thermal donor generation amount is 1.5 × 10 13 cm -3 or less ×: Thermal donor generation amount is 1.5 × 10 13 cm -3 or more

図3のグラフより、熱酸化膜の成長速度Xが速く、かつ、冷却速度Yが速い場合に、サーマルドナー発生量が1.5×1013cm-3以下となることが分かる。図3中の曲線式Y=7.5×X-1.38は、図2中で記号○と記号×とを区分する境界線である。すなわち、成長速度Xと冷却速度Yとが、Y>7.5×X-1.38を満足するようRTOを行うことで、その後の熱処理を経た場合のサーマルドナー発生量を確実に抑制することができることが確認できた。また、RTO時の熱酸化膜の成長速度X及び冷却速度Yをそれぞれ制御することにより、RTO後の熱処理を経た場合のサーマルドナー発生量を抑制できることも確認された。 From the graph of FIG. 3, it can be seen that when the growth rate X of the thermal oxide film is fast and the cooling rate Y is fast, the amount of thermal donor generated is 1.5 × 10 13 cm -3 or less. The curve equation Y = 7.5 × X −1.38 in FIG. 3 is a boundary line that separates the symbol ○ and the symbol × in FIG. That is, by performing RTO so that the growth rate X and the cooling rate Y satisfy Y> 7.5 × X -1.38 , it is possible to surely suppress the amount of thermal donors generated after the subsequent heat treatment. Was confirmed. It was also confirmed that the amount of thermal donors generated after the heat treatment after RTO can be suppressed by controlling the growth rate X and the cooling rate Y of the thermal oxide film at the time of RTO, respectively.

(格子間シリコン濃度の計算及び考察)
格子間シリコン濃度を直接測定することは難しいため、上記サンプルに残留した格子間シリコン濃度を以下のとおり計算により求めた。具体的には、上記サンプル1〜6,8,13,16,17のそれぞれについて、RTOにおける昇温開始から冷却過程までの、シリコンウェーハの厚み方向に対して拡散方程式を解くことにより、シリコンウェーハ中央部の格子間シリコン濃度を求めた。ウェーハ表裏面の格子間シリコン濃度の境界条件として、任意の温度及び酸化膜の成長速度における定常値(Scott T. Dunham, J. Appl. Phys., 71 (1992) 685)を用いた。図4に、上記サンプル1〜6,8,13,16,17の格子間シリコン濃度と、これらサンプルに対して窒素雰囲気下、350℃にて32時間の熱処理をした後のサーマルドナー生成量との関係を示す。
(Calculation and consideration of interstitial silicon concentration)
Since it is difficult to directly measure the interstitial silicon concentration, the interstitial silicon concentration remaining in the above sample was calculated as follows. Specifically, for each of the above samples 1 to 6, 8, 13, 16 and 17, the silicon wafer is obtained by solving the diffusion equation in the thickness direction of the silicon wafer from the start of temperature rise to the cooling process in the RTO. The interstitial silicon concentration in the central part was determined. Steady values at arbitrary temperature and oxide film growth rate (Scott T. Dunham, J. Appl. Phys., 71 (1992) 685) were used as the boundary conditions for the interstitial silicon concentration on the front and back surfaces of the wafer. FIG. 4 shows the interstitial silicon concentrations of the samples 1 to 6, 8, 13, 16 and 17, and the amount of thermal donors produced after heat-treating these samples at 350 ° C. for 32 hours under a nitrogen atmosphere. Shows the relationship between.

図4のグラフより、格子間シリコン濃度1011cm-3までは、その濃度に依存してサーマルドナーの形成量が増加する。一方、格子間シリコン濃度が1012cm-3を超えるとサーマルドナー発生量が急激に減少することが確認される。したがって、上記計算結果より、シリコンウェーハの厚み方向中央部における格子間シリコン濃度を1×1012cm-3以上、さらには1×1013cm-3以上と過飽和にすることで、RTO後の熱処理を受けた場合のサーマルドナー発生量を抑制できると結論付けられる。 From the graph of FIG. 4, the amount of thermal donors formed increases depending on the interstitial silicon concentration up to 10 11 cm -3. On the other hand, it is confirmed that when the interstitial silicon concentration exceeds 10 12 cm -3 , the amount of thermal donor generated decreases sharply. Therefore, based on the above calculation results, the heat treatment after RTO is performed by supersaturating the interstitial silicon concentration in the central portion of the silicon wafer in the thickness direction to 1 × 10 12 cm -3 or more, and further to 1 × 10 13 cm -3 or more. It can be concluded that the amount of thermal donors generated can be suppressed.

本発明によれば、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することができる。さらに本発明によれば、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することができる。 According to the present invention, a silicon wafer capable of suppressing the amount of thermal donors generated even when subjected to low-temperature heat treatment in a device process can be applied to various substrate characteristics and is manufactured with excellent production cost. Can provide a method that can be done. Further, according to the present invention, it is possible to provide a silicon wafer capable of suppressing the amount of thermal donors generated even when subjected to the above low temperature heat treatment.

10A シリコンウェーハ
10B シリコンウェーハ
10C シリコンウェーハ
10D シリコンウェーハ
20 熱酸化膜
TD サーマルドナー
SiI 格子間シリコン
10A Silicon Wafer 10B Silicon Wafer 10C Silicon Wafer 10D Silicon Wafer 20 Thermal Oxide Film TD Thermal Donor Si I Interstitial Silicon

Claims (3)

酸化性雰囲気下での急速熱酸化処理により、シリコンウェーハの表面に熱酸化膜を形成しつつ、前記シリコンウェーハを熱処理する第1工程と、
前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、
前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含み、
前記第1工程における前記熱酸化膜の成長速度X(nm/s)及び前記第2工程における冷却速度Y(℃/s)と、サーマルドナー発生量と、の関係に基づいて、前記第1工程において前記熱酸化膜の成長速度X(nm/s)を制御し、且つ、前記第2工程において前記冷却速度Y(℃/s)を制御し、
制御された前記第1工程における前記熱酸化膜の成長速度X(nm/s) と、制御された前記第2工程における冷却速度Y(℃/s) との関係が下記式[1]:
Y>7.5×X −1 . 3 8 ・・・[1]
を満足することを特徴とするシリコンウェーハの製造方法。
The first step of heat-treating the silicon wafer while forming a thermal oxide film on the surface of the silicon wafer by rapid thermal oxidation treatment in an oxidizing atmosphere.
Following the first step, the second step of cooling the silicon wafer on which the thermal oxide film is formed under the oxidizing atmosphere, and the second step.
A third step of removing the first step and the thermal oxide film formed through the second step, only including,
The first step is based on the relationship between the growth rate X (nm / s) of the thermal oxide film in the first step, the cooling rate Y (° C./s) in the second step, and the amount of thermal donor generated. In, the growth rate X (nm / s) of the thermal oxide film is controlled, and the cooling rate Y (° C./s) is controlled in the second step.
The relationship between the controlled growth rate X (nm / s) of the thermal oxide film in the first step and the controlled cooling rate Y (° C./s) in the second step is the following equation [1] :.
Y> 7.5 × X -1. 3 8 ・ ・ ・ [1]
A method for manufacturing a silicon wafer, which is characterized by satisfying.
前記第1工程における前記熱処理での昇温後の保持温度を1150℃以上かつシリコン融点以下とし、
前記第2工程における前記冷却速度Yを20℃/s以上とする、請求項に記載のシリコンウェーハの製造方法。
The holding temperature after the temperature rise in the heat treatment in the first step is set to 1150 ° C. or higher and the silicon melting point or lower.
The method for manufacturing a silicon wafer according to claim 1 , wherein the cooling rate Y in the second step is 20 ° C./s or more.
前記第1工程前の前記シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017a toms/cm(ASTM F−121,1979)である、請求項1又は2に記載のシリコンウェーハの製造方法。 The invention according to claim 1 or 2 , wherein the oxygen concentration of the silicon wafer before the first step is 1.0 × 10 17 to 15.0 × 10 17 ASTM / cm 3 (ASTM F-121, 1979). Manufacturing method of silicon wafer.
JP2018154754A 2018-08-21 2018-08-21 Manufacturing method of silicon wafer and silicon wafer Active JP6988737B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018154754A JP6988737B2 (en) 2018-08-21 2018-08-21 Manufacturing method of silicon wafer and silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018154754A JP6988737B2 (en) 2018-08-21 2018-08-21 Manufacturing method of silicon wafer and silicon wafer

Publications (2)

Publication Number Publication Date
JP2020031105A JP2020031105A (en) 2020-02-27
JP6988737B2 true JP6988737B2 (en) 2022-01-05

Family

ID=69622773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018154754A Active JP6988737B2 (en) 2018-08-21 2018-08-21 Manufacturing method of silicon wafer and silicon wafer

Country Status (1)

Country Link
JP (1) JP6988737B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685161B1 (en) * 2002-07-17 2007-02-22 가부시키가이샤 섬코 High-resistance silicon wafer and process for producing the same
JP4820801B2 (en) * 2006-12-26 2011-11-24 株式会社Sumco Manufacturing method of bonded wafer
JP5167654B2 (en) * 2007-02-26 2013-03-21 信越半導体株式会社 Method for producing silicon single crystal wafer
JP5410769B2 (en) * 2009-01-30 2014-02-05 グローバルウェーハズ・ジャパン株式会社 Heat treatment method for silicon wafer

Also Published As

Publication number Publication date
JP2020031105A (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US8026145B2 (en) Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
TWI724266B (en) Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
TW505709B (en) A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
JP5276863B2 (en) Silicon wafer
JP5764937B2 (en) Manufacturing method of silicon single crystal wafer
TWI698907B (en) Method for manufacturing laminated SOI wafer
JP2019186449A (en) Method for manufacturing epitaxial wafer
JP2010532584A (en) Suppression of oxygen precipitates in highly doped single crystal silicon substrates.
JP5251137B2 (en) Single crystal silicon wafer and manufacturing method thereof
JP5217245B2 (en) Silicon single crystal wafer and manufacturing method thereof
JP2007207876A (en) High-frequency diode and manufacturing method thereof
JP6100226B2 (en) Heat treatment method for silicon single crystal wafer
JP2009231429A (en) Method of manufacturing silicon wafer
WO2002049091A1 (en) Anneal wafer manufacturing method and anneal wafer
JP6988737B2 (en) Manufacturing method of silicon wafer and silicon wafer
JP4270713B2 (en) Manufacturing method of silicon epitaxial wafer
JP2008166517A (en) Manufacturing method of semiconductor substrate
JP4151876B2 (en) Silicon wafer manufacturing method
KR20220029585A (en) Carbon-doped silicon single crystal wafer and manufacturing method thereof
KR20210003680A (en) Carbon dope silicon single crystal wafer and manucturing method of the same
US8153538B1 (en) Process for annealing semiconductor wafers with flat dopant depth profiles
JPH033244A (en) Heat treatment method for semiconductor silicon substrate
JP3944958B2 (en) Silicon epitaxial wafer and manufacturing method thereof
JP2002043241A (en) Silicon wafer and method of heat treating the same
JP2001102384A (en) Manufacturing method of epitaxial silicon wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R150 Certificate of patent or registration of utility model

Ref document number: 6988737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150