JP6987666B2 - Image sensor, image sensor, endoscope and endoscope system - Google Patents

Image sensor, image sensor, endoscope and endoscope system Download PDF

Info

Publication number
JP6987666B2
JP6987666B2 JP2018029649A JP2018029649A JP6987666B2 JP 6987666 B2 JP6987666 B2 JP 6987666B2 JP 2018029649 A JP2018029649 A JP 2018029649A JP 2018029649 A JP2018029649 A JP 2018029649A JP 6987666 B2 JP6987666 B2 JP 6987666B2
Authority
JP
Japan
Prior art keywords
unit
magnitude
signal
reference level
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018029649A
Other languages
Japanese (ja)
Other versions
JP2019146064A (en
Inventor
義雄 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2018029649A priority Critical patent/JP6987666B2/en
Publication of JP2019146064A publication Critical patent/JP2019146064A/en
Application granted granted Critical
Publication of JP6987666B2 publication Critical patent/JP6987666B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Instruments For Viewing The Inside Of Hollow Bodies (AREA)
  • Endoscopes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明は、被検体内に挿入され、該被検体内の体内を撮像して画像データを生成する撮像素子、撮像装置、内視鏡および内視鏡システムに関する。 The present invention relates to an image pickup device, an image pickup device, an endoscope, and an endoscope system that are inserted into a subject and image the inside of the subject to generate image data.

従来、内視鏡の挿入部の先端にＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の撮像素子と、該撮像素子の近傍に設けた増幅器によって撮像素子が出力する撮像信号を増幅してプロセッサへ出力する技術が知られている（特許文献１参照）。この技術では、撮像素子を駆動するためのパルス信号を用いて、撮像素子および増幅器に印加される直流電圧を生成することによって、電源ケーブルの本数を減らすことで、内視鏡の挿入部の細径化を図っている。 Conventionally, the image sensor output by the image sensor is amplified by an image sensor such as a CCD (Charge Coupled Device) or CMOS (Complementary Metal Oxide Semiconductor) at the tip of the insertion part of the endoscope and an amplifier provided near the image sensor. A technique for outputting to a processor is known (see Patent Document 1). In this technology, the pulse signal for driving the image sensor is used to generate the DC voltage applied to the image sensor and the amplifier, thereby reducing the number of power cables and making the insertion part of the endoscope finer. We are trying to increase the diameter.

特開２００３−１５３８５８号公報Japanese Patent Application Laid-Open No. 2003-153858

ところで、従来の内視鏡に設けられた撮像素子の電源は、内視鏡の挿入部の細径化に伴って電源ケーブルが細くなり、電源ケーブルの抵抗が増加する。このため、従来の内視鏡では、通常動作時における撮像素子の消費電流による電圧降下を考慮して電源電圧を決定している。しかしながら、上述した特許文献１のように電源ケーブルの細径化を図った内視鏡では、消費電流が通常動作時よりも少なくなった場合、消費電流が大きく低下し、撮像素子に高い電圧が印加されるとなり、撮像素子の耐圧を超えてしまう恐れがあった。 By the way, in the power supply of the image pickup element provided in the conventional endoscope, the power cable becomes thinner as the diameter of the insertion portion of the endoscope becomes smaller, and the resistance of the power cable increases. Therefore, in the conventional endoscope, the power supply voltage is determined in consideration of the voltage drop due to the current consumption of the image pickup device during normal operation. However, in an endoscope in which the diameter of the power cable is reduced as in Patent Document 1 described above, when the current consumption is smaller than in normal operation, the current consumption is significantly reduced and a high voltage is applied to the image sensor. When it is applied, there is a risk that the withstand voltage of the image sensor will be exceeded.

本発明は、上記に鑑みてなされたものであって、撮像素子の駆動状態に関わらず、撮像素子に高い電圧が撮像素子に印加されることを防止することができる撮像素子、撮像装置、内視鏡および内視鏡システムを提供することを目的とする。 The present invention has been made in view of the above, and is included in an image pickup device, an image pickup device, and an image pickup device, which can prevent a high voltage from being applied to the image pickup element regardless of the driving state of the image pickup element. It is an object of the present invention to provide an endoscope and an endoscope system.

上述した課題を解決し、目的を達成するために、本開示に係る撮像素子は、二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、を備える
ことを特徴とする。 In order to solve the above-mentioned problems and achieve the object, the image pickup elements according to the present disclosure are arranged in a two-dimensional matrix, and are pixel portions having a plurality of pixels that generate and output an image pickup signal according to the amount of incident light. And, the signal processing unit that outputs the output signal corresponding to the input signal to the outside by using the image pickup signal output from the pixel unit as an input signal, and the magnitude of the voltage level of the predetermined terminal and the preset reference level. It is characterized by including a monitoring unit that outputs a control signal for controlling a current value based on the magnitude, and a current generation unit that generates a predetermined current according to the control signal output by the monitoring unit.

また、本開示に係る撮像素子は、上記開示において、前記監視部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力することを特徴とする。 Further, the image pickup device according to the present disclosure is characterized in that, in the above disclosure, the monitoring unit compares the magnitude of the voltage level with the magnitude of the reference level and outputs the comparison result as the control signal. ..

また、本開示に係る撮像素子は、上記開示において、前記監視部は、前記基準レベルを生成する基準レベル生成部と、前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、有することを特徴とする。 Further, in the above-mentioned disclosure, the image pickup device according to the present disclosure compares the magnitude of the voltage level with the magnitude of the reference level with the reference level generation unit that generates the reference level, and the comparison result. It is characterized by having a comparison unit that outputs the control signal.

また、本開示に係る撮像素子は、上記開示において、前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を生成することを特徴とする。 Further, in the above disclosure, in the image pickup element according to the present disclosure, the current generating unit is composed of a switch circuit having a transistor and a resistance of a predetermined value, and the resistance of the resistance when the switch circuit is turned on to the control signal. It is characterized by generating a value-based current.

また、本開示に係る撮像素子は、上記開示において、前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を前記信号処理部で生成することを特徴とする。 Further, in the above disclosure, in the image pickup element according to the present disclosure, the current generating unit is composed of a switch circuit having a transistor and a resistance of a predetermined value, and the resistance of the resistance when the switch circuit is turned on to the control signal. It is characterized in that a current based on a value is generated by the signal processing unit.

また、本開示に係る撮像素子は、上記開示において、前記比較部は、少なくとも論理回路を有し、前記基準レベルは、前記論理回路の回路閾値であり、前記論理回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする。 Further, in the above disclosure, in the image pickup element according to the present disclosure, the comparison unit has at least a logic circuit, the reference level is the circuit threshold of the logic circuit, and the logic circuit is the input voltage. It is characterized in that the magnitude of the level is compared with the magnitude of the reference level.

また、本開示に係る撮像素子は、上記開示において、前記比較部は、少なくともインバータ回路を有し、前記基準レベルは、前記インバータ回路の回路閾値であり、前記インバータ回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする。 Further, in the above disclosure, in the image pickup element according to the present disclosure, the comparison unit has at least an inverter circuit, the reference level is the circuit threshold of the inverter circuit, and the inverter circuit has the input voltage. It is characterized in that the magnitude of the level is compared with the magnitude of the reference level.

また、本開示に係る撮像素子は、上記開示において、前記基準レベル生成部は、電源電圧とグランドとの間に設けた抵抗を有し、前記基準レベルは、前記抵抗によって抵抗分圧した電圧レベルであることを特徴する。 Further, in the above-mentioned disclosure, in the image pickup device according to the present disclosure, the reference level generator has a resistance provided between the power supply voltage and the ground, and the reference level is the voltage level divided by the resistance. Characterized by being.

また、本開示に係る撮像素子は、上記開示において、前記基準レベル生成部は、バンドギャップリファレンス回路を有し、前記基準レベルは、前記バンドギャップリファレンス回路によって生成された電圧レベルであることを特徴とする。 Further, in the above disclosure, the image pickup device according to the present disclosure is characterized in that the reference level generation unit has a bandgap reference circuit, and the reference level is a voltage level generated by the bandgap reference circuit. And.

また、本開示に係る撮像素子は、上記開示において、前記比較部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較するコンパレータ回路を有することを特徴とする。 Further, the image pickup device according to the present disclosure is characterized in that, in the above disclosure, the comparison unit has a comparator circuit for comparing the magnitude of the voltage level with the magnitude of the reference level.

また、本開示に係る撮像素子は、上記開示において、前記複数の画素が配置してなる第１チップと、前記信号処理部、前記監視部および前記電流生成部が配置してなる第２チップと、備え、前記第１チップは、前記第２チップに積層されてなることを特徴とする。 Further, in the above disclosure, the image pickup device according to the present disclosure includes a first chip in which the plurality of pixels are arranged, and a second chip in which the signal processing unit, the monitoring unit, and the current generation unit are arranged. The first chip is characterized in that it is laminated on the second chip.

また、本開示に係る撮像素子は、上記開示において、前記監視部は、当該撮像素子の起動時に前記制御信号を出力することを特徴とする。 Further, the image pickup device according to the present disclosure is characterized in that, in the above disclosure, the monitoring unit outputs the control signal when the image pickup device is activated.

また、本開示に係る撮像装置は、上記開示の撮像素子を備えることを特徴とする。 Further, the image pickup apparatus according to the present disclosure is characterized by including the image pickup device of the above disclosure.

また、本開示に係る内視鏡は、上記開示の撮像装置と、被検体内に挿入可能な挿入部と、を備え、前記挿入部は、前記撮像装置を先端部に配置してなることを特徴とする。 Further, the endoscope according to the present disclosure includes the imaging device of the above disclosure and an insertion portion that can be inserted into the subject, and the insertion portion is formed by arranging the imaging device at the tip portion. It is a feature.

また、本開示に係る内視鏡システムは、上記開示の内視鏡と、前記撮像信号に対して画像処理を施して画像信号を生成する処理装置と、を備えることを特徴とする。 Further, the endoscope system according to the present disclosure is characterized by including the endoscope of the above disclosure and a processing device that performs image processing on the image pickup signal to generate an image signal.

本開示によれば、撮像素子の駆動状態に関わらず、撮像素子に高い電圧が撮像素子に印加されることを防止することができるという効果を奏する。 According to the present disclosure, it is possible to prevent a high voltage from being applied to the image sensor regardless of the driving state of the image sensor.

図１は、本開示の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to a first embodiment of the present disclosure. 図２は、本開示の実施の形態１に係る内視鏡システムの要部の機能構成を示すブロック図である。FIG. 2 is a block diagram showing a functional configuration of a main part of the endoscope system according to the first embodiment of the present disclosure. 図３は、本開示の実施の形態１に係る撮像部の動作処理のタイミングチャートを示す図である。FIG. 3 is a diagram showing a timing chart of operation processing of the imaging unit according to the first embodiment of the present disclosure. 図４は、本開示の実施の形態１に係る内視鏡システムの電源電圧ＶＤＤ、入力端子および第１のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。FIG. 4 is a diagram in which the power supply voltage VDD of the endoscope system according to the first embodiment of the present disclosure, the input terminal, and the circuit threshold value of the first inverter are summarized by the same voltage axis. 図５は、本開示の実施の形態２に係る内視鏡システムの要部の機能構成を示すブロック図である。FIG. 5 is a block diagram showing a functional configuration of a main part of the endoscope system according to the second embodiment of the present disclosure. 図６は、本開示の実施の形態３に係る内視鏡システムの要部の機能構成を示すブロック図である。FIG. 6 is a block diagram showing a functional configuration of a main part of the endoscope system according to the third embodiment of the present disclosure. 図７は、本開示の実施の形態４に係る内視鏡システムの要部の機能構成を示すブロック図である。FIG. 7 is a block diagram showing a functional configuration of a main part of the endoscope system according to the fourth embodiment of the present disclosure. 図８は、本開示の実施の形態４に係る撮像部の動作処理のタイミングチャートを示す図である。FIG. 8 is a diagram showing a timing chart of the operation processing of the imaging unit according to the fourth embodiment of the present disclosure. 図９は、本開示の実施の形態４に係る内視鏡システムの電源電圧ＶＤＤ、入力端子および第１のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。FIG. 9 is a diagram in which the power supply voltage VDD of the endoscope system according to the fourth embodiment of the present disclosure, the input terminal, and the circuit threshold value of the first inverter are summarized by the same voltage axis. 図１０は、本開示の実施の形態５に係る内視鏡システムの要部の機能構成を示すブロック図である。FIG. 10 is a block diagram showing a functional configuration of a main part of the endoscope system according to the fifth embodiment of the present disclosure. 図１１は、本開示の実施の形態５に係る撮像部の動作処理のタイミングチャートを示す図である。FIG. 11 is a diagram showing a timing chart of the operation processing of the imaging unit according to the fifth embodiment of the present disclosure. 図１２は、本開示の実施の形態５に係る内視鏡システムの電源電圧ＶＤＤ、入力端子および第１のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。FIG. 12 is a diagram in which each of the power supply voltage VDD, the input terminal, and the circuit threshold value of the first inverter of the endoscope system according to the fifth embodiment of the present disclosure is summarized on the same voltage axis. 図１３は、本開示の実施の形態６に係る内視鏡システムの要部の機能構成を示すブロック図である。FIG. 13 is a block diagram showing a functional configuration of a main part of the endoscope system according to the sixth embodiment of the present disclosure. 図１４は、本開示の実施の形態７に係る内視鏡システムの要部の機能構成を示すブロック図である。FIG. 14 is a block diagram showing a functional configuration of a main part of the endoscope system according to the seventh embodiment of the present disclosure.

以下、本発明を実施するための形態（以下、「実施の形態」という）として、被検体内に先端部が挿入される内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。 Hereinafter, an endoscope system including an endoscope in which a tip portion is inserted into a subject will be described as a mode for carrying out the present invention (hereinafter referred to as “the embodiment”). Further, the present invention is not limited to this embodiment. Further, in the description of the drawings, the same parts are designated by the same reference numerals. Furthermore, it should be noted that the drawings are schematic, and the relationship between the thickness and width of each member, the ratio of each member, and the like are different from the reality. Further, even between the drawings, there are parts having different dimensions and ratios from each other.

（実施の形態１）
〔内視鏡システムの構成〕
図１は、本開示の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（処理装置）と、表示装置７と、光源装置８と、を備える。 (Embodiment 1)
[Configuration of endoscope system]
FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to a first embodiment of the present disclosure. The endoscope system 1 shown in FIG. 1 includes an endoscope 2, a transmission cable 3, a connector unit 5, a processor 6 (processing device), a display device 7, and a light source device 8.

内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像する。内視鏡２は、被検体内を撮像することによって生成した撮像信号をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端部１０１側に、撮像を行う撮像部２０（撮像装置）が設けられている。さらに、内視鏡２は、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。撮像部２０が撮像して生成した撮像信号は、例えば数ｍの長さを有する伝送ケーブル３を経由してコネクタ部５へ出力される。 The endoscope 2 images the inside of the subject by inserting the insertion portion 100, which is a part of the transmission cable 3, into the body cavity of the subject. The endoscope 2 outputs an imaging signal generated by imaging the inside of the subject to the processor 6. Further, the endoscope 2 is one end side of the transmission cable 3, and an image pickup unit 20 (imaging device) for imaging is provided on the tip end portion 101 side of the insertion portion 100 inserted into the body cavity of the subject. There is. Further, in the endoscope 2, an operation unit 4 for receiving various operations on the endoscope 2 is connected to the base end 102 side of the insertion unit 100. The image pickup signal generated by the image pickup unit 20 is output to the connector unit 5 via, for example, a transmission cable 3 having a length of several meters.

コネクタ部５は、プロセッサ６および光源装置８に対して、着脱自在に接続される。コネクタ部５は、伝送ケーブル３から伝送された撮像信号に対して所定の信号処理を施してプロセッサ６へ出力する。 The connector portion 5 is detachably connected to the processor 6 and the light source device 8. The connector unit 5 performs predetermined signal processing on the image pickup signal transmitted from the transmission cable 3 and outputs it to the processor 6.

プロセッサ６は、コネクタ部５から入力された撮像信号に所定の画像処理を施して表示装置７へ出力する。また、プロセッサ６は、内視鏡システム１全体を統括的に制御する。 The processor 6 performs predetermined image processing on the image pickup signal input from the connector unit 5 and outputs the image processing to the display device 7. Further, the processor 6 comprehensively controls the entire endoscope system 1.

表示装置７は、プロセッサ６が画像処理を施した画像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。 The display device 7 displays an image corresponding to the image signal subjected to image processing by the processor 6. Further, the display device 7 displays various information about the endoscope system 1.

光源装置８は、プロセッサ６の制御のもと、コネクタ部５および伝送ケーブル３を経由して内視鏡２の挿入部１００の先端部１０１側から被検体へ向けて照明光を照射する。光源装置８は、例えばハロゲンランプランプや白色ＬＥＤ（Light Emitting Diode）等を用いて構成される。なお、実施の形態１では、光源装置８を同時式の例を説明するが、撮像部２０の種別に応じて、赤色、緑色および青色の照明光を順次切り替えながら照射する面順次式であってもよい。 Under the control of the processor 6, the light source device 8 irradiates the subject with illumination light from the tip end portion 101 side of the insertion portion 100 of the endoscope 2 via the connector portion 5 and the transmission cable 3. The light source device 8 is configured by using, for example, a halogen lamp lamp, a white LED (Light Emitting Diode), or the like. In the first embodiment, an example of the simultaneous type of the light source device 8 will be described, but it is a surface-sequential type that irradiates the light source device 8 while sequentially switching the red, green, and blue illumination lights according to the type of the imaging unit 20. May be good.

〔内視鏡システムの要部の機能構成〕
次に、上述した内視鏡システム１の要部の機能構成について説明する。図２は、内視鏡システム１の要部の機能構成を示すブロック図である。 [Functional configuration of key parts of the endoscope system]
Next, the functional configuration of the main part of the endoscope system 1 described above will be described. FIG. 2 is a block diagram showing a functional configuration of a main part of the endoscope system 1.

〔内視鏡の構成〕
まず、内視鏡２の構成について説明する。
図２に示すように、内視鏡２は、撮像部２０と、伝送ケーブル３と、コネクタ部５と、を備える。 [Construction of endoscope]
First, the configuration of the endoscope 2 will be described.
As shown in FIG. 2, the endoscope 2 includes an image pickup unit 20, a transmission cable 3, and a connector unit 5.

撮像部２０は、第１チップ２１と、第２チップ２２と、を備える。第１チップ２１および第２チップ２２は、伝送ケーブル３の信号線３１，３２およびコネクタ部５を経由して後述するプロセッサ６の電源部６１から供給された電源電圧ＶＤＤ（例えば３．３Ｖ）をグランドＧＮＤとともに受け取る。また、第１チップ２１は、伝送ケーブル３の信号線３３を経由して後述するプロセッサ６の駆動信号生成部６３から供給された駆動信号を受信する。また、第１チップ２１は、第２チップ２２に積層されて形成される。なお、撮像部２０に供給される電源電圧ＶＤＤとグランドＧＮＤとの間に、電源安定用のコンデンサを設けてもよい。なお、実施の形態１では、第１チップ２１および第２チップ２２が撮像素子として機能する。 The image pickup unit 20 includes a first chip 21 and a second chip 22. The first chip 21 and the second chip 22 receive a power supply voltage VDD (for example, 3.3 V) supplied from the power supply unit 61 of the processor 6 described later via the signal lines 31 and 32 of the transmission cable 3 and the connector unit 5. Receive with Grand GND. Further, the first chip 21 receives the drive signal supplied from the drive signal generation unit 63 of the processor 6, which will be described later, via the signal line 33 of the transmission cable 3. Further, the first chip 21 is formed by being laminated on the second chip 22. A capacitor for stabilizing the power supply may be provided between the power supply voltage VDD supplied to the image pickup unit 20 and the ground GND. In the first embodiment, the first chip 21 and the second chip 22 function as an image sensor.

第１チップ２１は、画素部２１１を有する。画素部２１１は、行列方向に２次元マトリクス状に配置されてなる複数の画素を有する。この複数の画素の各々は、外部から光を受光し、受光量に応じた撮像信号を生成し、この生成した撮像信号を出力する。画素部２１１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを用いて構成される。また、画素部２１１は、読み出し部（図示せず）と、タイミング生成部（図示せず）と、を有する。読み出し部は、画素部２１１で光電変換された撮像信号を読み出して第２チップ２２の入力端子２２１へ出力する。タイミング生成部は、伝送ケーブル３およびコネクタ部５を経由して入力された駆動信号（基準クロック信号および同期信号を含む）に基づきタイミング信号を生成して読み出し部へ出力する。なお、読み出し部およびタイミング生成部は、後述する第２チップ２２へ設けてもよい。 The first chip 21 has a pixel unit 211. The pixel unit 211 has a plurality of pixels arranged in a two-dimensional matrix in the matrix direction. Each of the plurality of pixels receives light from the outside, generates an image pickup signal according to the amount of received light, and outputs the generated image pickup signal. The pixel unit 211 is configured by using a CMOS (Complementary Metal Oxide Semiconductor) image sensor. Further, the pixel unit 211 has a reading unit (not shown) and a timing generation unit (not shown). The reading unit reads out the imaging signal photoelectrically converted by the pixel unit 211 and outputs it to the input terminal 221 of the second chip 22. The timing generation unit generates a timing signal based on the drive signal (including the reference clock signal and the synchronization signal) input via the transmission cable 3 and the connector unit 5, and outputs the timing signal to the reading unit. The reading unit and the timing generation unit may be provided on the second chip 22, which will be described later.

第２チップ２２は、第１チップ２１から撮像信号が入力される入力端子２２１と、入力端子２２１から入力された撮像信号を増幅して出力する信号処理部２２２と、信号処理部２２２から入力された撮像信号を出力する出力端子２２３と、を有する。なお、本実施の形態１では、入力端子２２１が所定端子に該当する。 The second chip 22 is input from an input terminal 221 to which an image pickup signal is input from the first chip 21, a signal processing unit 222 that amplifies and outputs an image pickup signal input from the input terminal 221 and a signal processing unit 222. It has an output terminal 223 for outputting an image pickup signal. In the first embodiment, the input terminal 221 corresponds to a predetermined terminal.

信号処理部２２２は、入力端子２２１から入力された撮像信号を増幅して出力端子２２３へ出力する。信号処理部２２２は、トランジスタ２２４と、抵抗２２５と、監視部２２６と、電流生成部２２７と、を備える。 The signal processing unit 222 amplifies the image pickup signal input from the input terminal 221 and outputs it to the output terminal 223. The signal processing unit 222 includes a transistor 224, a resistor 225, a monitoring unit 226, and a current generation unit 227.

トランジスタ２２４は、ＮＭＯＳトランジスタを用いて構成される。トランジスタ２２４は、ドレイン端子に電源電圧ＶＤＤが接続され、ソース端子に伝送ケーブル３のインピーダンスをマッチングするための抵抗２２５が接続され、ゲート端子に第１チップ２１から撮像信号が入力される入力端子２２１が接続される。トランジスタ２２４は、入力端子２２１から入力された撮像信号を増幅し、この増幅した撮像信号を抵抗２２５および出力端子２２３を経由して伝送ケーブル３の信号線３４へ出力する。 The transistor 224 is configured by using an NaCl transistor. In the transistor 224, the power supply voltage VDD is connected to the drain terminal, the resistor 225 for matching the impedance of the transmission cable 3 is connected to the source terminal, and the input terminal 221 to which the image pickup signal is input from the first chip 21 to the gate terminal. Is connected. The transistor 224 amplifies the image pickup signal input from the input terminal 221 and outputs the amplified image pickup signal to the signal line 34 of the transmission cable 3 via the resistor 225 and the output terminal 223.

監視部２２６は、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、画素部２１１に流れる電流値を制御する制御信号を電流生成部２２７へ出力する。具体的には、監視部２２６は、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部２２７へ出力する。監視部２２６は、論理回路を用いて構成される。具体的には、監視部２２６は、比較部として機能する第１のインバータ回路２２６１と、第２のインバータ回路２２６２と、を有する。 The monitoring unit 226 outputs a control signal for controlling the current value flowing through the pixel unit 211 to the current generation unit 227 based on the magnitude of the voltage level of the input terminal 221 and the magnitude of the preset reference level. Specifically, the monitoring unit 226 compares the magnitude of the voltage level of the input terminal 221 with the magnitude of the preset reference level, and outputs the comparison result to the current generation unit 227 as a control signal. The monitoring unit 226 is configured by using a logic circuit. Specifically, the monitoring unit 226 includes a first inverter circuit 2261 and a second inverter circuit 2262 that function as a comparison unit.

第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、制御信号を生成し、この制御信号を第２のインバータ回路２２６２へ出力する。第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさを検出する。具体的には、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさを検出し、この検出した入力端子２２１の電圧レベルの大きさと基準レベルの大きさとを比較する。そして、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさと基準レベルの大きさとを比較した比較結果を第２のインバータ回路２２６２へ出力する。ここで、基準レベルとしては、第１のインバータ回路２２６１の回路閾値である。例えば、回路閾値としては、電源電圧ＶＤＤが３．０Ｖの場合、１．５Ｖである。即ち、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさが基準レベルの閾値以上であるか否かを比較判定し、この比較結果を制御信号として第２のインバータ回路２２６２へ出力する。具体的には、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさが基準レベルの大きさ未満である場合、入力端子２２１の電圧レベルの大きさが基準レベルの大きさ未満であることを示す比較結果の制御信号を第２のインバータ回路２２６２へ出力する。これに対して、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさが基準レベルの大きさ以上である場合、入力端子２２１の電圧レベルの大きさが基準レベルの大きさ以上であることを示す比較結果の制御信号を第２のインバータ回路２２６２へ出力する。 The first inverter circuit 2261 generates a control signal based on the magnitude of the voltage level input to the input terminal 221 and the magnitude of the preset reference level, and transfers this control signal to the second inverter circuit 2262. Output. The first inverter circuit 2261 detects the magnitude of the voltage level input to the input terminal 221. Specifically, the first inverter circuit 2261 detects the magnitude of the voltage level of the input terminal 221 and compares the magnitude of the detected voltage level of the input terminal 221 with the magnitude of the reference level. Then, the first inverter circuit 2261 outputs a comparison result comparing the magnitude of the voltage level of the input terminal 221 and the magnitude of the reference level to the second inverter circuit 2262. Here, the reference level is the circuit threshold value of the first inverter circuit 2261. For example, the circuit threshold is 1.5V when the power supply voltage VDD is 3.0V. That is, the first inverter circuit 2261 compares and determines whether or not the magnitude of the voltage level of the input terminal 221 is equal to or greater than the threshold value of the reference level, and outputs this comparison result to the second inverter circuit 2262 as a control signal. do. Specifically, in the first inverter circuit 2261, when the magnitude of the voltage level of the input terminal 221 is less than the magnitude of the reference level, the magnitude of the voltage level of the input terminal 221 is less than the magnitude of the reference level. The control signal of the comparison result indicating that there is is output to the second inverter circuit 2262. On the other hand, in the first inverter circuit 2261, when the magnitude of the voltage level of the input terminal 221 is equal to or larger than the reference level, the magnitude of the voltage level of the input terminal 221 is equal to or greater than the reference level. The control signal of the comparison result indicating that there is is output to the second inverter circuit 2262.

第２のインバータ回路２２６２は、第１のインバータ回路２２６１から入力された制御信号に基づいて、オンオフ信号を電流生成部２２７へ出力する。具体的には、第２のインバータ回路２２６２は、第１のインバータ回路２２６１から入力端子２２１の電圧レベルの大きさが基準レベルの大きさ未満であることを示す比較結果の制御信号が入力された場合、オン信号を電流生成部２２７へ出力する。これに対して、第２のインバータ回路２２６２は、第１のインバータ回路２２６１から入力端子２２１の電圧レベルの大きさが基準レベルの大きさ以上であることを示す比較結果の制御信号が入力された場合、オフ信号を電流生成部２２７へ出力する。 The second inverter circuit 2262 outputs an on / off signal to the current generation unit 227 based on the control signal input from the first inverter circuit 2261. Specifically, in the second inverter circuit 2262, a control signal as a comparison result indicating that the magnitude of the voltage level of the input terminal 221 is less than the magnitude of the reference level is input from the first inverter circuit 2261. In this case, the on signal is output to the current generation unit 227. On the other hand, in the second inverter circuit 2262, a control signal as a comparison result indicating that the magnitude of the voltage level of the input terminal 221 is equal to or greater than the magnitude of the reference level is input from the first inverter circuit 2261. In this case, the off signal is output to the current generation unit 227.

電流生成部２２７は、監視部２２６が出力した制御信号に基づいて、画素部２１１に流れる電流値を変更する。電流生成部２２７は、トランジスタ２２７１と、所定の抵抗値の抵抗２２７２と、を有する。 The current generation unit 227 changes the current value flowing through the pixel unit 211 based on the control signal output by the monitoring unit 226. The current generation unit 227 has a transistor 2271 and a resistor 2272 having a predetermined resistance value.

トランジスタ２２７１は、ＰＭＯＳトランジスタを用いて構成される。トランジスタ２２７１は、ドレイン端子に電源電圧ＶＤＤが接続され、ソース端子に抵抗２２７２が接続され、ゲート端子に第２のインバータ回路２２６２が接続される。トランジスタ２２７１は、第２のインバータ回路２２６２からオン信号が入力された場合、オン状態となり、抵抗２２７２で決定される電流が通電する。これに対して、トランジスタ２２７１は、第２のインバータ回路２２６２からオフ信号が入力された、オフ状態となり、抵抗２２７２で決定される電流が流れない。 The transistor 2271 is configured by using a polyclonal transistor. In the transistor 2271, the power supply voltage VDD is connected to the drain terminal, the resistor 2272 is connected to the source terminal, and the second inverter circuit 2262 is connected to the gate terminal. When the ON signal is input from the second inverter circuit 2262, the transistor 2271 is turned on and the current determined by the resistor 2272 is energized. On the other hand, the transistor 2271 is in an off state in which an off signal is input from the second inverter circuit 2262, and the current determined by the resistor 2272 does not flow.

コネクタ部５は、回路基板５１を有する。回路基板５１は、受信回路５１１と、処理回路５１２と、を備える。 The connector portion 5 has a circuit board 51. The circuit board 51 includes a receiving circuit 511 and a processing circuit 512.

受信回路５１１は、伝送ケーブル３の信号線３４を経由して伝送された撮像信号を受信し、この受信した撮像信号を処理回路５１２へ出力する。受信回路５１１は、少なくとも、ＧＮＤに接続された交流終端抵抗５１１１と、ＧＮＤに接続された直流終端抵抗５１１２と、第２チップ２２から出力される直流電流をカットする直流カットコンデンサ５１１３と、を有する。 The reception circuit 511 receives the image pickup signal transmitted via the signal line 34 of the transmission cable 3, and outputs the received image pickup signal to the processing circuit 512. The receiving circuit 511 has at least an AC terminating resistor 5111 connected to the GND, a DC terminating resistor 5112 connected to the GND, and a DC cut capacitor 5113 that cuts the DC current output from the second chip 22. ..

処理回路５１２は、受信回路５１１から入力された撮像信号に対して、信号処理を施し、この信号処理を施した撮像信号をプロセッサ６へ出力する。処理回路５１２は、アナログ・フロント・エンド部５１２１（以下、「ＡＦＥ部５１２１」という）と、撮像信号処理部５１２２と、を有する。 The processing circuit 512 performs signal processing on the image pickup signal input from the reception circuit 511, and outputs the image pickup signal to which the signal processing has been performed to the processor 6. The processing circuit 512 includes an analog front end unit 5121 (hereinafter referred to as “AFE unit 5121”) and an image pickup signal processing unit 5122.

ＡＦＥ部５１２１は、受信回路５１１から出力された撮像信号を受信し、コンデンサで交流成分をとりだし、分圧回路で動作点を決定する。ＡＦＥ部５１２１は、受信回路５１１から伝送されたアナログの撮像信号をＡ／Ｄ変換を行ってデジタルの撮像信号として撮像信号処理部５１２２へ出力する。 The AFE unit 5121 receives the image pickup signal output from the reception circuit 511, extracts the AC component with a capacitor, and determines the operating point with the voltage divider circuit. The AFE unit 5121 performs A / D conversion of the analog image pickup signal transmitted from the reception circuit 511 and outputs it to the image pickup signal processing unit 5122 as a digital image pickup signal.

撮像信号処理部５１２２は、ＡＦＥ部５１２１から入力されるデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。撮像信号処理部５１２２は、例えばＦＰＧＡ（Field Programmable Gate Array）を用いて構成される。 The image pickup signal processing unit 5122 performs predetermined signal processing such as vertical line removal and noise removal on the digital image pickup signal input from the AFE unit 5121 and outputs the digital image pickup signal to the processor 6. The image pickup signal processing unit 5122 is configured by using, for example, an FPGA (Field Programmable Gate Array).

〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。
プロセッサ６は、電源部６１と、画像信号処理部６２と、駆動信号生成部６３と、記録部６４と、入力部６５と、制御部６６と、を備える。 [Processor configuration]
Next, the configuration of the processor 6 will be described.
The processor 6 includes a power supply unit 61, an image signal processing unit 62, a drive signal generation unit 63, a recording unit 64, an input unit 65, and a control unit 66.

電源部６１は、制御部６６の制御のもと、電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤをグランドＧＮＤとともに、伝送ケーブル３の信号線３１，３２へ出力する。具体的には、電源部６１は、制御部６６の制御のもと、外部から入力された供給電力に対して所定の電圧、例えば３．３Ｖに調整して電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤを伝送ケーブル３の信号線３１へ出力する。電源部６１は、電圧レギュレータ（Regulator）等を用いて構成される。 The power supply unit 61 generates a power supply voltage VDD under the control of the control unit 66, and outputs the generated power supply voltage VDD together with the ground GND to the signal lines 31 and 32 of the transmission cable 3. Specifically, under the control of the control unit 66, the power supply unit 61 adjusts to a predetermined voltage, for example, 3.3 V with respect to the supply power input from the outside, and generates the power supply voltage VDD, and this generation is performed. The power supply voltage VDD is output to the signal line 31 of the transmission cable 3. The power supply unit 61 is configured by using a voltage regulator or the like.

画像信号処理部６２は、制御部６６の制御のもと、撮像信号処理部５１２２で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、γ補正処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。画像信号処理部６２は、ＧＰＵ（Graphics Processing Unit）やＦＰＧＡ等を用いて構成される。 Under the control of the control unit 66, the image signal processing unit 62 performs simultaneous processing, white balance (WB) adjustment processing, and gain adjustment for the digital image pickup signal that has been signal-processed by the image pickup signal processing unit 5122. Image processing such as processing, γ correction processing, and format conversion processing is performed to convert the image signal into an image signal, and this image signal is output to the display device 7. The image signal processing unit 62 is configured by using a GPU (Graphics Processing Unit), an FPGA, or the like.

駆動信号生成部６３は、制御部６６の制御のもと、内視鏡システム１の各構成部の動作となる基準クロック信号および同期信号を含む駆動信号を生成し、この駆動信号を伝送ケーブル３の信号線３３へ出力する。駆動信号生成部６３は、クロックジェネレータ等を用いて構成される。 Under the control of the control unit 66, the drive signal generation unit 63 generates a drive signal including a reference clock signal and a synchronization signal that are the operations of each component of the endoscope system 1, and transmits this drive signal to the transmission cable 3. Is output to the signal line 33 of. The drive signal generation unit 63 is configured by using a clock generator or the like.

記録部６４は、内視鏡システム１が実行する各種プログラム、処理中のデータおよび画像データ等を記録する。記録部６４は、揮発性メモリ、不揮発性メモリおよびメモリカードを用いて構成される。 The recording unit 64 records various programs executed by the endoscope system 1, data being processed, image data, and the like. The recording unit 64 is configured by using a volatile memory, a non-volatile memory, and a memory card.

入力部６５は、内視鏡システム１に関する各種操作の入力を受け付ける。例えば、入力部６５は、光源装置８が出射する照明光の種別を切り替える指示信号や終了を指示する指示信号の入力を受け付ける。入力部６５は、例えば切替スイッチ、十字スイッチ、プッシュボタン、タッチパネル等を用いて構成される。 The input unit 65 receives inputs for various operations related to the endoscope system 1. For example, the input unit 65 receives an input of an instruction signal for switching the type of illumination light emitted by the light source device 8 and an instruction signal for instructing the end. The input unit 65 is configured by using, for example, a changeover switch, a cross switch, a push button, a touch panel, or the like.

制御部６６は、内視鏡システム１を構成する各部を統括的に制御する。制御部６６は、ＣＰＵ（Central Processing Unit）等を用いて構成される。制御部６６は、入力部６５から入力された指示信号に応じて、光源装置８が出射する照明光を切り替える。 The control unit 66 comprehensively controls each unit constituting the endoscope system 1. The control unit 66 is configured by using a CPU (Central Processing Unit) or the like. The control unit 66 switches the illumination light emitted by the light source device 8 according to the instruction signal input from the input unit 65.

〔表示装置の構成〕
表示装置７は、画像信号処理部６２から入力される画像信号に基づいて、撮像部２０が撮像した画像を表示する。表示装置７は、液晶や有機ＥＬ（Electro Luminescence）等の表示パネル等を用いて構成される。 [Display device configuration]
The display device 7 displays the image captured by the image pickup unit 20 based on the image signal input from the image signal processing unit 62. The display device 7 is configured by using a display panel such as a liquid crystal display or an organic EL (Electro Luminescence).

〔撮像部の動作処理〕
次に、撮像部２０の動作処理について説明する。図３は、撮像部２０の動作処理のタイミングチャートを示す図である。図４は、電源電圧ＶＤＤ、入力端子２２１および第１のインバータ回路２２６１の回路閾値の各々を同じ電圧軸でまとめた図である。図３および図４において、横軸が時間を示し、縦軸が電圧（Ｖ）を示す。また、図３において、上段から（ａ）が同期信号のタイミングを示し、（ｂ）がクロック信号のタイミングを示し、（ｃ）が電源電圧ＶＤＤの出力変化を示し、（ｄ）が第２のインバータ回路２２６２の出力変化を示し、（ｅ）が第１のインバータ回路２２６１の出力変化を示し、（ｆ）が入力端子２２１およびトランジスタ２２４の各々の出力変化を示す。さらに、図３および図４において、曲線Ｌ１が電源電圧ＶＤＤの出力変化を示し、折れ線Ｌ２が第２のインバータ回路２２６２の出力変化を示し、曲線Ｌ３がインバータＩＮＶ１の出力変化を示し、折れ線Ｌ４が入力端子２２１およびトランジスタ２２４の各々の出力変化を示す。さらに、図４において、曲線Ｌ１１が従来の電源電圧ＶＤＤの出力変化を示し、曲線ＬＴ１が第１のインバータ回路２２６１の回路閾値を示す。 [Operation processing of the imaging unit]
Next, the operation processing of the imaging unit 20 will be described. FIG. 3 is a diagram showing a timing chart of the operation processing of the imaging unit 20. FIG. 4 is a diagram in which each of the power supply voltage VDD, the input terminal 221 and the circuit threshold value of the first inverter circuit 2261 is summarized by the same voltage axis. In FIGS. 3 and 4, the horizontal axis represents time and the vertical axis represents voltage (V). Further, in FIG. 3, (a) indicates the timing of the synchronization signal, (b) indicates the timing of the clock signal, (c) indicates the output change of the power supply voltage VDD, and (d) is the second. The output change of the inverter circuit 2262 is shown, (e) shows the output change of the first inverter circuit 2261, and (f) shows the output change of each of the input terminal 221 and the transistor 224. Further, in FIGS. 3 and 4, the curve L1 shows the output change of the power supply voltage VDD, the broken line L2 shows the output change of the second inverter circuit 2262, the curve L3 shows the output change of the inverter INV1, and the broken line L4 shows the output change. The output change of each of the input terminal 221 and the transistor 224 is shown. Further, in FIG. 4, the curve L11 shows the output change of the conventional power supply voltage VDD, and the curve LT1 shows the circuit threshold value of the first inverter circuit 2261.

また、以下において、撮像部２０の起動時とは、内視鏡２に対する電源導入された時点から、画素部２１１に対して電源電圧ＶＤＤが供給されて画素部２１１が起動を開始する時点までの短時間の期間をいう。具体的には、図３に示すように、画素部２１１の起動時とは、画素部２１１に電源電圧ＶＤＤが供給され起動が開始された時点から、プロセッサ６の駆動信号生成部６３から画素部２１１に対して同期信号が出力されて画素部２１１にて受信される時点までの期間をいう。 Further, in the following, the time when the image pickup unit 20 is activated is from the time when the power supply to the endoscope 2 is introduced to the time when the power supply voltage VDD is supplied to the pixel unit 211 and the pixel unit 211 starts to start. A short period of time. Specifically, as shown in FIG. 3, when the pixel unit 211 is activated, the pixel unit is started from the drive signal generation unit 63 of the processor 6 from the time when the power supply voltage VDD is supplied to the pixel unit 211 and the activation is started. The period from the time when the synchronization signal is output to 211 and received by the pixel unit 211.

また、撮像部２０の通常動作とは、上述した画素部２１１の起動時を経て、画素部２１１が撮像信号の出力を開始した時点から撮像信号が停止される時点までの期間であって、画素部２１１自体の動作も安定し、画素部２１１に電源電圧ＶＤＤを供給する伝送ケーブル３における消費電力も定格動作の範囲内に収まっている状態の期間をいう。 Further, the normal operation of the image pickup unit 20 is a period from the time when the pixel unit 211 starts outputting the image pickup signal to the time when the image pickup signal is stopped after the time when the pixel unit 211 is started. The operation of the unit 211 itself is stable, and the power consumption of the transmission cable 3 that supplies the power supply voltage VDD to the pixel unit 211 is also within the range of the rated operation.

図３および図４に示すように、まず、撮像部２０の起動時において、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、基準レベルである閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１未満である場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１未満であることを示す制御信号を第２のインバータ回路２２６２を出力する。この場合、図３および図４に示すように、トランジスタ２２７１は、第２のインバータ回路２２６２からオン信号が入力されるので、オン状態となり、トランジスタ２２７１の抵抗値と抵抗２２７２の抵抗値で決定される電流が通電する。これにより、図４の曲線Ｌ１および曲線Ｌ１１に示すように、実施の形態１によれば、撮像部２０の起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 As shown in FIGS. 3 and 4, first, when the imaging unit 20 is started, the first inverter circuit 2261 has a magnitude of the voltage level input to the input terminal 221 and a threshold value LT1 (for example, 1) which is a reference level. When compared with .5V) and is less than the threshold value LT1, the second inverter circuit 2262 outputs a control signal indicating that the magnitude of the voltage level input to the input terminal 221 is less than the threshold value LT1. In this case, as shown in FIGS. 3 and 4, the transistor 2271 is turned on because the on signal is input from the second inverter circuit 2262, and is determined by the resistance value of the transistor 2271 and the resistance value of the resistor 2272. Current is energized. As a result, as shown in the curves L1 and L11 of FIG. 4, according to the first embodiment, the power supply voltage VDD that exceeds the range of the rated operation of the pixel unit 211 is applied when the image pickup unit 20 is started. Can be prevented.

その後、図３および図４に示すように、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、閾値ＬＴ１とを比較し、閾値ＬＴ１以上の場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１以上であることを示す制御信号を第２のインバータ回路２２６２へ出力する。この場合、図３および図４に示すように、トランジスタ２２７１は、第２のインバータ回路２２６２からオフ信号が入力されるので、オフ状態となり、電流が停止する。これにより、トランジスタ２２４は、入力端子２２１から入力された撮像信号を出力端子２２３へ出力する。 After that, as shown in FIGS. 3 and 4, the first inverter circuit 2261 compares the magnitude of the voltage level input to the input terminal 221 with the threshold value LT1, and when the threshold value is LT1 or more, the first inverter circuit 2261 is connected to the input terminal 221. A control signal indicating that the magnitude of the input voltage level is equal to or higher than the threshold value LT1 is output to the second inverter circuit 2262. In this case, as shown in FIGS. 3 and 4, the transistor 2271 is turned off because the off signal is input from the second inverter circuit 2262, and the current is stopped. As a result, the transistor 224 outputs the image pickup signal input from the input terminal 221 to the output terminal 223.

以上説明した実施の形態１によれば、電流生成部２２７が監視部２２６から入力された制御信号に基づいて、電流値を制御するので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 According to the first embodiment described above, since the current generation unit 227 controls the current value based on the control signal input from the monitoring unit 226, the power supply voltage exceeds the range of the rated operation of the pixel unit 211. It is possible to prevent the application of VDD.

また、実施の形態１によれば、監視部２２６が入力端子２２１の電圧レベルの大きさと基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部２２７へ出力するので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 Further, according to the first embodiment, the monitoring unit 226 compares the magnitude of the voltage level of the input terminal 221 with the magnitude of the reference level, and outputs the comparison result as a control signal to the current generation unit 227, so that the pixel unit It is possible to prevent the power supply voltage VDD that exceeds the range of the rated operation of 211 from being applied.

また、実施の形態１によれば、第１のインバータ回路２２６１が入力端子２２１の電圧レベルの大きさが第１のインバータ回路２２６１の回路閾値である基準レベルの大きさ未満である場合、制御信号をトランジスタ２２７１のゲート端子へ出力するため、トランジスタ２２７１の抵抗値と抵抗２２７２の抵抗値で決定される電流が通電するので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 Further, according to the first embodiment, when the magnitude of the voltage level of the input terminal 221 of the first inverter circuit 2261 is less than the magnitude of the reference level which is the circuit threshold of the first inverter circuit 2261, the control signal is used. Is energized by a current determined by the resistance value of the transistor 2271 and the resistance value of the resistor 2272, so that the power supply voltage VDD that exceeds the range of the rated operation of the pixel unit 211 is applied. Can be prevented.

また、実施の形態１によれば、第１チップ２１を第２チップ２２に積層したので、先端部１０１の細径化を図ることができる。 Further, according to the first embodiment, since the first chip 21 is laminated on the second chip 22, the diameter of the tip portion 101 can be reduced.

また、実施の形態１によれば、撮像部２０の起動時に、監視部２２６が入力端子２２１の電圧レベルの大きさと基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部２２７へ出力するので、撮像部２０の起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 Further, according to the first embodiment, when the imaging unit 20 is started, the monitoring unit 226 compares the magnitude of the voltage level of the input terminal 221 with the magnitude of the reference level, and the comparison result is used as a control signal to generate the current generation unit 227. Since it is output to, it is possible to prevent the power supply voltage VDD that exceeds the range of the rated operation of the pixel unit 211 from being applied when the image pickup unit 20 is started.

（実施の形態２）
次に、本開示の実施の形態２について説明する。本開示の実施の形態２に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２の信号処理部２２２と構成が異なる。以下においては、実施の形態２に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明は省略する。 (Embodiment 2)
Next, the second embodiment of the present disclosure will be described. The endoscope system according to the second embodiment of the present disclosure has a different configuration from the signal processing unit 222 of the second chip 22 in the endoscope system 1 according to the first embodiment described above. Hereinafter, the configuration of the endoscope system according to the second embodiment will be described. The same components as those of the endoscope system 1 according to the first embodiment described above are designated by the same reference numerals, and detailed description thereof will be omitted.

〔内視鏡システムの要部の機能構成〕
図５は、本開示の実施の形態２に係る内視鏡システムの要部の機能構成を示すブロック図である。図５に示す内視鏡システム１Ａは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ａを備える。また、内視鏡２Ａは、上述した実施の形態１に係る撮像部２０に換えて、撮像部２０Ａを備える。さらに、撮像部２０Ａは、上述した実施の形態１に係る第２チップ２２に換えて、第２チップ２２Ａを備える。さらにまた、第２チップ２２Ａは、上述した信号処理部２２２に換えて、信号処理部２２２Ａを備える。また、信号処理部２２２Ａは、上述した実施の形態１に係る監視部２２６および電流生成部２２７に変えて、監視部２２６Ａおよび電流生成部２２７Ａを備える。 [Functional configuration of key parts of the endoscope system]
FIG. 5 is a block diagram showing a functional configuration of a main part of the endoscope system according to the second embodiment of the present disclosure. The endoscope system 1A shown in FIG. 5 includes an endoscope 2A in place of the endoscope 2 according to the first embodiment described above. Further, the endoscope 2A includes an image pickup unit 20A instead of the image pickup unit 20 according to the first embodiment described above. Further, the image pickup unit 20A includes a second chip 22A instead of the second chip 22 according to the first embodiment described above. Furthermore, the second chip 22A includes a signal processing unit 222A in place of the signal processing unit 222 described above. Further, the signal processing unit 222A includes a monitoring unit 226A and a current generation unit 227A instead of the monitoring unit 226 and the current generation unit 227 according to the first embodiment described above.

監視部２２６Ａは、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、画素部２１１に流れる電流値を制御する制御信号を電流生成部２２７へ出力する。監視部２２６Ａは、論理回路を用いて構成される。具体的には、監視部２２６Ａは、第１のインバータ回路２２６１Ａを有する。 The monitoring unit 226A outputs a control signal for controlling the current value flowing through the pixel unit 211 to the current generation unit 227 based on the magnitude of the voltage level of the input terminal 221 and the magnitude of the preset reference level. The monitoring unit 226A is configured by using a logic circuit. Specifically, the monitoring unit 226A has a first inverter circuit 2261A.

第１のインバータ回路２２６１Ａは、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、制御信号を生成し、この制御信号を電流生成部２２７Ａへ出力する。具体的には、第１のインバータ回路２２６１Ａは、入力端子２２１の電圧レベルの大きさと、基準レベルの大きさとを比較し、この比較結果を電流生成部２２７Ａへ出力する。ここで、基準レベルとしては、第１のインバータ回路２２６１Ａの回路閾値である。例えば、回路閾値としては、電源電圧ＶＤＤが３．０Ｖの場合、１．５Ｖである。即ち、第１のインバータ回路２２６１Ａは、入力端子２２１の電圧レベルの大きさが基準レベルの閾値（例えば１．５Ｖ）以上であるか否かを比較判定し、この比較結果を電流生成部２２７Ａへ出力する。 The first inverter circuit 2261A generates a control signal based on the magnitude of the voltage level of the input terminal 221 and the magnitude of the preset reference level, and outputs this control signal to the current generation unit 227A. Specifically, the first inverter circuit 2261A compares the magnitude of the voltage level of the input terminal 221 with the magnitude of the reference level, and outputs the comparison result to the current generation unit 227A. Here, the reference level is the circuit threshold value of the first inverter circuit 2261A. For example, the circuit threshold is 1.5V when the power supply voltage VDD is 3.0V. That is, the first inverter circuit 2261A compares and determines whether or not the magnitude of the voltage level of the input terminal 221 is equal to or higher than the reference level threshold value (for example, 1.5V), and transfers this comparison result to the current generation unit 227A. Output.

電流生成部２２７Ａは、監視部２２６Ａが出力した制御信号に基づいて、画素部２１１に流れる電流値を変更する。電流生成部２２７Ａは、トランジスタ２２７１Ａと、所定の抵抗値の抵抗２２７２Ａと、を有する。 The current generation unit 227A changes the current value flowing through the pixel unit 211 based on the control signal output by the monitoring unit 226A. The current generation unit 227A has a transistor 2271A and a resistor 2272A having a predetermined resistance value.

トランジスタ２２７１Ａは、ＮＭＯＳトランジスタを用いて構成される。トランジスタ２２７１Ａは、ドレイン端子に抵抗２２７２Ａを介して電源電圧ＶＤＤが接続され、ソース端子にグランドＧＮＤが接続され、ゲート端子に第１のインバータ回路２２６１Ａが接続される。トランジスタ２２７１Ａは、第１のインバータ回路２２６１が入力端子２２１の電圧レベルが閾値未満と判定した比較結果の制御信号が入力された場合、オン状態となり、トランジスタ２２７１Ａの抵抗値と抵抗２２７２Ａの抵抗値とで決定される電流が通電する。これに対して、トランジスタ２２７１Ａは、第１のインバータ回路２２６１が入力端子２２１の電圧レベルが閾値以上と判定した比較結果の制御信号が入力された場合、オフ状態となり、抵抗２２７２Ａで決定される電流が停止する。 The transistor 2271A is configured by using an NaCl transistor. In the transistor 2271A, the power supply voltage VDD is connected to the drain terminal via the resistor 2272A, the ground GND is connected to the source terminal, and the first inverter circuit 2261A is connected to the gate terminal. When the control signal of the comparison result that the first inverter circuit 2261 determines that the voltage level of the input terminal 221 is less than the threshold value is input, the transistor 2271A is turned on, and the resistance value of the transistor 2271A and the resistance value of the resistance 2272A are used. The current determined by is energized. On the other hand, the transistor 2271A is turned off when the control signal of the comparison result that the first inverter circuit 2261 determines that the voltage level of the input terminal 221 is equal to or higher than the threshold value is input, and the current determined by the resistor 2272A. Stops.

このように構成された信号処理部２２２Ａは、上述した実施の形態１と同様のタイミングで撮像部２０Ａの起動時に、トランジスタ２２７１Ａがオン状態となり、抵抗２２７２Ａで決定される電流が通電するので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 In the signal processing unit 222A configured in this way, when the imaging unit 20A is started at the same timing as in the first embodiment described above, the transistor 2271A is turned on and the current determined by the resistor 2272A is energized. It is possible to prevent the power supply voltage VDD that exceeds the range of the rated operation of the unit 211 from being applied.

以上説明した実施の形態２によれば、電流生成部２２７Ａが監視部２２６Ａから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ａの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態２によれば、上述した実施の形態１と同様の効果を有する。 According to the second embodiment described above, since the current generation unit 227A changes the current value based on the control signal input from the monitoring unit 226A, the rated operation range of the pixel unit 211 when the image pickup unit 20A is started. It is possible to prevent the power supply voltage VDD exceeding the inside from being applied. Further, according to the second embodiment, the same effect as that of the first embodiment described above is obtained.

（実施の形態３）
次に、本開示の実施の形態３について説明する。本開示の実施の形態３に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２の信号処理部２２２と構成が異なる。以下においては、実施の形態３に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明を省略する。 (Embodiment 3)
Next, the third embodiment of the present disclosure will be described. The endoscope system according to the third embodiment of the present disclosure has a different configuration from the signal processing unit 222 of the second chip 22 in the endoscope system 1 according to the first embodiment described above. Hereinafter, the configuration of the endoscope system according to the third embodiment will be described. The same components as those of the endoscope system 1 according to the first embodiment described above are designated by the same reference numerals, and detailed description thereof will be omitted.

〔内視鏡システムの要部の機能構成〕
図６は、本開示の実施の形態３に係る内視鏡システムの要部の機能構成を示すブロック図である。図６に示す内視鏡システム１Ｂは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ｂを備える。また、内視鏡２Ｂは、上述した実施の形態１に係る撮像部２０に換えて、撮像部２０Ｂを備える。さらに、撮像部２０Ｂは、上述した実施の形態１に係る第２チップ２２に換えて、第２チップ２２Ｂを備える。さらにまた、第２チップ２２Ｂは、上述した信号処理部２２２に換えて、信号処理部２２２Ｂを備える。また、信号処理部２２２Ｂは、上述した実施の形態１に係る監視部２２６および電流生成部２２７に変えて、監視部２２６Ｂおよび電流生成部２２７Ｂを備える。 [Functional configuration of key parts of the endoscope system]
FIG. 6 is a block diagram showing a functional configuration of a main part of the endoscope system according to the third embodiment of the present disclosure. The endoscope system 1B shown in FIG. 6 includes an endoscope 2B in place of the endoscope 2 according to the first embodiment described above. Further, the endoscope 2B includes an image pickup unit 20B instead of the image pickup unit 20 according to the first embodiment described above. Further, the image pickup unit 20B includes a second chip 22B instead of the second chip 22 according to the first embodiment described above. Furthermore, the second chip 22B includes a signal processing unit 222B in place of the signal processing unit 222 described above. Further, the signal processing unit 222B includes a monitoring unit 226B and a current generation unit 227B instead of the monitoring unit 226 and the current generation unit 227 according to the first embodiment described above.

監視部２２６Ｂは、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、電流値を制御する制御信号を電流生成部２２７Ｂへ出力する。監視部２２６Ｂは、第１のインバータ回路２２６１と、第２のインバータ回路２２６２と、を有する。 The monitoring unit 226B outputs a control signal for controlling the current value to the current generation unit 227B based on the magnitude of the voltage level of the input terminal 221 and the magnitude of the preset reference level. The monitoring unit 226B has a first inverter circuit 2261 and a second inverter circuit 2262.

電流生成部２２７Ｂは、監視部２２６Ｂが出力した制御信号に基づいて、画素部２１１に流れる電流値を変更する。電流生成部２２７Ｂは、トランジスタ２２７１Ｂと、所定の抵抗値の抵抗２２７２Ｂと、を有する。 The current generation unit 227B changes the current value flowing through the pixel unit 211 based on the control signal output by the monitoring unit 226B. The current generation unit 227B has a transistor 2271B and a resistor 2272B having a predetermined resistance value.

トランジスタ２２７１Ｂは、ＰＭＯＳトランジスタを用いて構成される。トランジスタ２２７１Ｂは、ソース端子に電源電圧ＶＤＤが接続され、ドレイン端子に抵抗２２７２Ｂおよび抵抗２２５が接続され、ゲート端子に第２のインバータ回路２２６２が接続される。トランジスタ２２７１Ｂは、第２のインバータ回路２２６２が出力するオン信号に基づいて、オン状態となり、抵抗２２７２Ｂの抵抗値および抵抗２２５の抵抗値で決定される電流が通電する。これに対して、トランジスタ２２７１Ｂは、第２のインバータ回路２２６２が出力するオフ信号に基づいて、オフ状態となり、抵抗２２７２Ｂおよび抵抗２２５で決定される電流が停止する。 The transistor 2271B is configured by using a polyclonal transistor. In the transistor 2271B, the power supply voltage VDD is connected to the source terminal, the resistor 2272B and the resistor 225 are connected to the drain terminal, and the second inverter circuit 2262 is connected to the gate terminal. The transistor 2271B is turned on based on the on signal output by the second inverter circuit 2262, and a current determined by the resistance value of the resistor 2272B and the resistance value of the resistor 225 is energized. On the other hand, the transistor 2271B is turned off based on the off signal output by the second inverter circuit 2262, and the current determined by the resistor 2272B and the resistor 225 is stopped.

このように構成された信号処理部２２２Ｂは、上述した実施の形態１と同様のタイミングで撮像部２０Ｂの起動時に、トランジスタ２２７１Ｂがオン状態となり、抵抗２２７２Ｂの抵抗値および抵抗２２５の抵抗値で決定される電流が流れるので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 In the signal processing unit 222B configured in this way, the transistor 2271B is turned on when the image pickup unit 20B is started at the same timing as in the first embodiment described above, and is determined by the resistance value of the resistor 2272B and the resistance value of the resistor 225. Since the current flows, it is possible to prevent the power supply voltage VDD that exceeds the range of the rated operation of the pixel unit 211 from being applied.

以上説明した実施の形態３によれば、電流生成部２２７Ｂが監視部２２６Ｂから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｂの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態３によれば、上述した実施の形態１と同様の効果を有する。 According to the third embodiment described above, since the current generation unit 227B changes the current value based on the control signal input from the monitoring unit 226B, the rated operation range of the pixel unit 211 when the image pickup unit 20B is started. It is possible to prevent the power supply voltage VDD exceeding the inside from being applied. Further, according to the third embodiment, the same effect as that of the first embodiment described above is obtained.

（実施の形態４）
次に、本開示の実施の形態４について説明する。本開示の実施の形態４に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２の信号処理部２２２と構成が異なる。以下においては、実施の形態４に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明を省略する。 (Embodiment 4)
Next, the fourth embodiment of the present disclosure will be described. The endoscope system according to the fourth embodiment of the present disclosure has a different configuration from the signal processing unit 222 of the second chip 22 in the endoscope system 1 according to the first embodiment described above. Hereinafter, the configuration of the endoscope system according to the fourth embodiment will be described. The same components as those of the endoscope system 1 according to the first embodiment described above are designated by the same reference numerals, and detailed description thereof will be omitted.

〔内視鏡システムの要部の機能構成〕
図７は、本開示の実施の形態４に係る内視鏡システムの要部の機能構成を示すブロック図である。図７に示す内視鏡システム１Ｃは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ｃを備える。また、内視鏡２Ｃは、上述した実施の形態１に係る撮像部２０に換えて、撮像部２０Ｃを備える。さらに、撮像部２０Ｃは、上述した実施の形態１に係る第２チップ２２に換えて、第２チップ２２Ｃを備える。さらにまた、第２チップ２２Ｃは、上述した信号処理部２２２に換えて、信号処理部２２２Ｃを備える。また、信号処理部２２２Ｃは、上述した実施の形態１に係る監視部２２６および電流生成部２２７に変えて、監視部２２６Ｃおよび電流生成部２２７Ｃを備える。 [Functional configuration of key parts of the endoscope system]
FIG. 7 is a block diagram showing a functional configuration of a main part of the endoscope system according to the fourth embodiment of the present disclosure. The endoscope system 1C shown in FIG. 7 includes an endoscope 2C instead of the endoscope 2 according to the first embodiment described above. Further, the endoscope 2C includes an image pickup unit 20C instead of the image pickup unit 20 according to the first embodiment described above. Further, the image pickup unit 20C includes a second chip 22C instead of the second chip 22 according to the first embodiment described above. Furthermore, the second chip 22C includes a signal processing unit 222C instead of the signal processing unit 222 described above. Further, the signal processing unit 222C includes a monitoring unit 226C and a current generation unit 227C instead of the monitoring unit 226 and the current generation unit 227 according to the first embodiment described above.

監視部２２６Ｃは、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、電流値を制御する制御信号を電流生成部２２７Ｃへ出力する。監視部２２６Ｃは、第１のインバータ回路２２６１と、第２のインバータ回路２２６２と、スイッチ部２２６３と、を有する。 The monitoring unit 226C outputs a control signal for controlling the current value to the current generation unit 227C based on the magnitude of the voltage level of the input terminal 221 and the magnitude of the preset reference level. The monitoring unit 226C includes a first inverter circuit 2261, a second inverter circuit 2262, and a switch unit 2263.

スイッチ部２２６３は、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを用いて構成される。スイッチ部２２６３は、一方が第１のインバータ回路２２６１の出力先に接続され、他方が第２のインバータ回路２２６２の出力先に接続される。スイッチ部２２６３は、第１のインバータ回路２２６１から入力端子２２１の電圧レベルの大きさが閾値未満であることを示す比較結果の制御信号が入力された場合、オフ状態となり、入力端子２２１とトランジスタ２２４とを電気的に遮断する。これに対して、スイッチ部２２６３は、第１のインバータ回路２２６１Ｃから入力端子２２１の電圧レベルが閾値以上であることを示す比較結果の制御信号が入力された場合、オン状態となり、入力端子２２１とトランジスタ２２４とを電気的に接続する。 The switch unit 2263 is configured by using a polyclonal transistor and an NaCl transistor. One of the switch units 2263 is connected to the output destination of the first inverter circuit 2261, and the other is connected to the output destination of the second inverter circuit 2262. When the control signal of the comparison result indicating that the magnitude of the voltage level of the input terminal 221 is less than the threshold value is input from the first inverter circuit 2263, the switch unit 2263 is turned off, and the input terminal 221 and the transistor 224 are turned off. And are electrically cut off. On the other hand, when the control signal of the comparison result indicating that the voltage level of the input terminal 221 is equal to or higher than the threshold value is input from the first inverter circuit 2261C, the switch unit 2263 is turned on and the input terminal 221 and the switch unit 2263 are turned on. It is electrically connected to the transistor 224.

トランジスタ２２７１Ｃは、ＰＭＯＳトランジスタを用いて構成される。トランジスタ２２７１Ｃは、ソース端子に電源電圧ＶＤＤが接続され、ドレイン端子にトランジスタ２２４のゲート端子に接続され、ゲート端子に第２のインバータ回路２２６２からの制御信号が入力される。トランジスタ２２７１Ｃは、第２のインバータ回路２２６２が出力するオン信号に基づいて、オン状態となり、電源電圧ＶＤＤに応じた電流が通電する。これに対して、トランジスタ２２７１Ｃは、第２のインバータ回路２２６２が出力するオフ信号に基づいて、オフ状態となり、電流が流れない。 The transistor 2271C is configured by using a polyclonal transistor. In the transistor 2271C, the power supply voltage VDD is connected to the source terminal, the drain terminal is connected to the gate terminal of the transistor 224, and the control signal from the second inverter circuit 2262 is input to the gate terminal. The transistor 2271C is turned on based on the on signal output by the second inverter circuit 2262, and a current corresponding to the power supply voltage VDD is energized. On the other hand, the transistor 2271C is turned off based on the off signal output by the second inverter circuit 2262, and no current flows.

〔撮像部の動作処理〕
次に、撮像部２０Ｃの動作処理について説明する。図８は、撮像部２０Ｃの動作処理のタイミングチャートを示す図である。図９は、電源電圧ＶＤＤ、入力端子２２１、トランジスタ２２４のゲートおよび第１のインバータ回路２２６１の回路閾値の各々を同じ電圧軸でまとめた図である。図８および図９において、横軸が時間を示し、縦軸が電圧（Ｖ）を示す。図８において、上段から（ａ）が同期信号のタイミングを示し、（ｂ）がクロック信号のタイミングを示し、（ｃ）が電源電圧ＶＤＤの立ち上がりタイミングを示し、（ｄ）が第２のインバータ回路２２６２の出力タイミングを示し、（ｅ）が第１のインバータ回路２２６１の出力タイミングを示し、（ｆ）が入力端子２２１の出力変化を示し、（ｇ）がトランジスタ２２４のゲートの出力変化を示す。さらに、図８および図９において、曲線Ｌ２１が電源電圧ＶＤＤの変化を示し、折れ線Ｌ２２が第２のインバータ回路２２６２の出力変化を示し、折れ線Ｌ２３が第１のインバータ回路２２６１の出力変化を示し、折れ線Ｌ２４が入力端子２２１の出力変化を示し、曲線Ｌ２５がトランジスタ２２４のゲートの出力変化を示す。さらに、図９においては、曲線Ｌ１１が従来の電源電圧ＶＤＤの変化を示し、直線ＬＴ１が第１のインバータ回路２２６１の回路閾値を示す。 [Operation processing of the imaging unit]
Next, the operation processing of the image pickup unit 20C will be described. FIG. 8 is a diagram showing a timing chart of the operation processing of the image pickup unit 20C. FIG. 9 is a diagram in which each of the power supply voltage VDD, the input terminal 221, the gate of the transistor 224, and the circuit threshold value of the first inverter circuit 2261 are summarized on the same voltage axis. In FIGS. 8 and 9, the horizontal axis represents time and the vertical axis represents voltage (V). In FIG. 8, (a) indicates the timing of the synchronization signal, (b) indicates the timing of the clock signal, (c) indicates the rising timing of the power supply voltage VDD, and (d) indicates the second inverter circuit. 2262 shows the output timing, (e) shows the output timing of the first inverter circuit 2261, (f) shows the output change of the input terminal 221 and (g) shows the output change of the gate of the transistor 224. Further, in FIGS. 8 and 9, the curve L21 shows the change in the power supply voltage VDD, the broken line L22 shows the output change of the second inverter circuit 2262, and the broken line L23 shows the output change of the first inverter circuit 2261. The broken line L24 shows the output change of the input terminal 221 and the curve L25 shows the output change of the gate of the transistor 224. Further, in FIG. 9, the curve L11 shows the change of the conventional power supply voltage VDD, and the straight line LT1 shows the circuit threshold value of the first inverter circuit 2261.

図８および図９に示すように、まず、画素部２１１の起動時において、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、基準レベルである閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１より小さい場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１より小さいことを示す制御信号を第２のインバータ回路２２６２を経てトランジスタ２２７１Ｃのゲート端子へ出力する。この場合、図８および図９に示すように、トランジスタ２２７１Ｃは、オン状態となり、電源電圧ＶＤＤをトランジスタ２２４のゲート端子へ出力する。これにより、図９の曲線Ｌ１１および曲線Ｌ２１に示すように、実施の形態４によれば、撮像部２０Ｃの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 As shown in FIGS. 8 and 9, first, when the pixel unit 211 is started, the first inverter circuit 2261 has a magnitude of the voltage level input to the input terminal 221 and a threshold LT1 (for example, 1) which is a reference level. When compared with .5V), if it is smaller than the threshold LT1, a control signal indicating that the magnitude of the voltage level input to the input terminal 221 is smaller than the threshold LT1 is transmitted through the second inverter circuit 2262 to the gate terminal of the transistor 2271C. Output to. In this case, as shown in FIGS. 8 and 9, the transistor 2271C is turned on and outputs the power supply voltage VDD to the gate terminal of the transistor 224. As a result, as shown in the curves L11 and L21 of FIG. 9, according to the fourth embodiment, the power supply voltage VDD that exceeds the range of the rated operation of the pixel unit 211 is applied when the image pickup unit 20C is started. Can be prevented.

その後、図８および図９に示すように、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１以上の場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１以上であることを示す制御信号を第２のインバータ回路２２６２を経てトランジスタ２２７１Ｃのゲート端子へ出力する。この場合、図８および図９に示すように、トランジスタ２２７１Ｃは、オフ状態となる。これにより、トランジスタ２２４は、入力端子２２１から入力された撮像信号に応じた出力信号を出力端子２２３へ出力する。 After that, as shown in FIGS. 8 and 9, the first inverter circuit 2261 compares the magnitude of the voltage level input to the input terminal 221 with the threshold value LT1 (for example, 1.5V), and is equal to or higher than the threshold value LT1. In this case, a control signal indicating that the magnitude of the voltage level input to the input terminal 221 is equal to or greater than the threshold value LT1 is output to the gate terminal of the transistor 2271C via the second inverter circuit 2262. In this case, as shown in FIGS. 8 and 9, the transistor 2271C is turned off. As a result, the transistor 224 outputs an output signal corresponding to the image pickup signal input from the input terminal 221 to the output terminal 223.

以上説明した実施の形態４によれば、電流生成部２２７Ｃが監視部２２６Ｃから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｃの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態４によれば、上述した実施の形態１と同様の効果を有する。 According to the fourth embodiment described above, since the current generation unit 227C changes the current value based on the control signal input from the monitoring unit 226C, the rated operation range of the pixel unit 211 when the image pickup unit 20C is started. It is possible to prevent the power supply voltage VDD exceeding the inside from being applied. Further, according to the fourth embodiment, the same effect as that of the first embodiment described above is obtained.

（実施の形態５）
次に、本開示の実施の形態５について説明する。本開示の実施の形態５に係る内視鏡システムは、上述した実施の形態４に係る内視鏡システム１Ｃにおける第２チップ２２Ｃの信号処理部２２２Ｃと構成が異なる。以下においては、実施の形態５に係る内視鏡システムの構成について説明する。なお、上述した実施の形態４に係る内視鏡システム１Ｃと同一の構成には同一の符号を付して詳細な説明は省略する。 (Embodiment 5)
Next, the fifth embodiment of the present disclosure will be described. The endoscope system according to the fifth embodiment of the present disclosure has a different configuration from the signal processing unit 222C of the second chip 22C in the endoscope system 1C according to the fourth embodiment described above. Hereinafter, the configuration of the endoscope system according to the fifth embodiment will be described. The same components as those of the endoscope system 1C according to the fourth embodiment described above are designated by the same reference numerals, and detailed description thereof will be omitted.

〔内視鏡システムの要部の機能構成〕
図１０は、本開示の実施の形態５に係る内視鏡システムの要部の機能構成を示すブロック図である。図１０に示す内視鏡システム１Ｄは、上述した実施の形態４に係る内視鏡２Ｃに換えて、内視鏡２Ｄを備える。また、内視鏡２Ｄは、上述した実施の形態３に係る撮像部２０Ｃに換えて、撮像部２０Ｄを備える。さらに、撮像部２０Ｄは、上述した実施の形態４に係る第２チップ２２Ｃに換えて、第２チップ２２Ｄを備える。さらにまた、第２チップ２２Ｄは、上述した実施の形態４に係る信号処理部２２２Ｃに換えて、信号処理部２２２Ｄを備える。また、信号処理部２２２Ｄは、上述した実施の形態４に係る電流生成部２２７Ｃに変えて、電流生成部２２７Ｄを備える。 [Functional configuration of key parts of the endoscope system]
FIG. 10 is a block diagram showing a functional configuration of a main part of the endoscope system according to the fifth embodiment of the present disclosure. The endoscope system 1D shown in FIG. 10 includes an endoscope 2D in place of the endoscope 2C according to the fourth embodiment described above. Further, the endoscope 2D includes an image pickup unit 20D in place of the image pickup unit 20C according to the third embodiment described above. Further, the image pickup unit 20D includes a second chip 22D in place of the second chip 22C according to the fourth embodiment described above. Furthermore, the second chip 22D includes a signal processing unit 222D instead of the signal processing unit 222C according to the fourth embodiment described above. Further, the signal processing unit 222D includes a current generation unit 227D instead of the current generation unit 227C according to the fourth embodiment described above.

電流生成部２２７Ｄは、上述した実施の形態４に係る電流生成部２２７Ｃの構成に加えて、トランジスタ２２７３Ｄおよび所定の抵抗値の抵抗２２７２Ｄ、２２７４Ｄをさらに備える。 The current generation unit 227D further includes a transistor 2273D and resistors 2272D and 2274D having predetermined resistance values, in addition to the configuration of the current generation unit 227C according to the fourth embodiment described above.

トランジスタ２２７１Ｃは、ドレイン端子にトランジスタ２２４のゲート端子に接続された抵抗２２７２Ｄが接続され、ソース端子に電源電圧ＶＤＤが接続され、ゲート端子に第２のインバータ回路２２６２が接続される。 In the transistor 2271C, a resistor 2272D connected to the gate terminal of the transistor 224 is connected to the drain terminal, a power supply voltage VDD is connected to the source terminal, and a second inverter circuit 2262 is connected to the gate terminal.

トランジスタ２２７３Ｄは、ＮＭＯＳトランジスタを用いて構成される。トランジスタ２２７３Ｄは、ドレイン端子に、トランジスタ２２４のゲート端子に接続された抵抗２２７４Ｄが接続され、ソース端子にグランドＧＮＤが接続され、ゲート端子に第１のインバータ回路２２６１が接続される。 Transistor 2273D is configured with an countryx transistor. In the transistor 2273D, a resistor 2274D connected to the gate terminal of the transistor 224 is connected to the drain terminal, a ground GND is connected to the source terminal, and a first inverter circuit 2261 is connected to the gate terminal.

トランジスタ２２７１Ｃおよびトランジスタ２２７３Ｄは、第１のインバータ回路２２６１が入力端子２２１の電圧レベルが１．５Ｖより低いと判定した場合、オン状態となる。これにより、抵抗２２７２Ｄおよび抵抗２２７４Ｄで抵抗分圧された電圧がトランジスタ２２４のゲート端子に出力される。 The transistor 2271C and the transistor 2273D are turned on when the first inverter circuit 2261 determines that the voltage level of the input terminal 221 is lower than 1.5V. As a result, the voltage divided by the resistors 2272D and 2274D is output to the gate terminal of the transistor 224.

〔撮像部の動作処理〕
次に、撮像部２０Ｄの動作処理について説明する。図１１は、撮像部２０Ｄの動作処理のタイミングチャートを示す図である。図１２は、電源電圧ＶＤＤ、入力端子２２１、トランジスタ２２４のゲートおよび第１のインバータ回路２２６１の回路閾値の各々を同じ電圧軸でまとめた図である。図１１および図１２において、横軸が時間を示し、縦軸が電圧（Ｖ）を示す。図１１において、上段から（ａ）が同期信号のタイミングを示し、（ｂ）がクロック信号のタイミングを示し、（ｃ）が電源電圧ＶＤＤの立ち上がりタイミングを示し、（ｄ）が第２のインバータ回路２２６２の出力タイミングを示し、（ｅ）が第１のインバータ回路２２６１の出力タイミングを示し、（ｆ）が入力端子２２１の出力変化を示し、（ｇ）がトランジスタ２２４のゲートの出力変化を示す。さらに、図１１および図１２において、曲線Ｌ３１が電源電圧ＶＤＤの変化を示し、折れ線Ｌ３２が第２のインバータ回路２２６２の出力変化を示し、折れ線Ｌ３３が第１のインバータ回路２２６１の出力変化を示し、折れ線Ｌ３４が入力端子２２１の出力変化を示し、曲線Ｌ３５がトランジスタ２２４のゲートの出力変化を示す。さらに、図１２においては、曲線Ｌ１１が従来の電源電圧ＶＤＤの変化を示し、直線ＬＴ１が第１のインバータ回路２２６１の回路閾値を示す。 [Operation processing of the imaging unit]
Next, the operation processing of the image pickup unit 20D will be described. FIG. 11 is a diagram showing a timing chart of the operation processing of the image pickup unit 20D. FIG. 12 is a diagram in which each of the power supply voltage VDD, the input terminal 221, the gate of the transistor 224, and the circuit threshold value of the first inverter circuit 2261 are summarized on the same voltage axis. In FIGS. 11 and 12, the horizontal axis represents time and the vertical axis represents voltage (V). In FIG. 11, from the top, (a) shows the timing of the synchronization signal, (b) shows the timing of the clock signal, (c) shows the rising timing of the power supply voltage VDD, and (d) shows the second inverter circuit. 2262 shows the output timing, (e) shows the output timing of the first inverter circuit 2261, (f) shows the output change of the input terminal 221 and (g) shows the output change of the gate of the transistor 224. Further, in FIGS. 11 and 12, the curve L31 shows the change in the power supply voltage VDD, the broken line L32 shows the output change of the second inverter circuit 2262, and the broken line L33 shows the output change of the first inverter circuit 2261. The broken line L34 shows the output change of the input terminal 221 and the curve L35 shows the output change of the gate of the transistor 224. Further, in FIG. 12, the curve L11 shows the change of the conventional power supply voltage VDD, and the straight line LT1 shows the circuit threshold value of the first inverter circuit 2261.

図１１および図１２に示すように、まず、撮像部２０Ｄの起動時において、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、基準レベルである閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１より小さい場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１より小さいことを示す制御信号を第２のインバータ回路２２６２を経てトランジスタ２２７１Ｃのゲート端子へ出力し、かつ制御信号をトランジスタ２２７３Ｄへ出力する。この場合、図１１および図１２に示すように、トランジスタ２２４は、オン状態となり、抵抗２２７２Ｄおよび抵抗２２７４Ｄによって抵抗分圧された電圧がトランジスタ２２４のゲート端子へ入力する。これにより、図１２の曲線Ｌ１１および曲線Ｌ３１に示すように、実施の形態５によれば、撮像部２０Ｄの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 As shown in FIGS. 11 and 12, first, when the imaging unit 20D is started, the first inverter circuit 2261 has a magnitude of the voltage level input to the input terminal 221 and a threshold LT1 (for example, 1) which is a reference level. When compared with .5V), if it is smaller than the threshold LT1, a control signal indicating that the magnitude of the voltage level input to the input terminal 221 is smaller than the threshold LT1 is transmitted through the second inverter circuit 2262 to the gate terminal of the transistor 2271C. And the control signal is output to the transistor 2273D. In this case, as shown in FIGS. 11 and 12, the transistor 224 is turned on, and the voltage divided by the resistors 2272D and 2274D is input to the gate terminal of the transistor 224. As a result, as shown in the curves L11 and L31 of FIG. 12, according to the fifth embodiment, the power supply voltage VDD that exceeds the range of the rated operation of the pixel unit 211 is applied when the image pickup unit 20D is started. Can be prevented.

その後、図１１および図１２に示すように、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１以上の場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１以上であることを示す制御信号を第２のインバータ回路２２６２を経てトランジスタ２２７１Ｃのゲート端子へ出力し、かつ、制御信号をトランジスタ２２７３Ｄへ出力する。この場合、トランジスタ２２７１Ｃおよびトランジスタ２２７３Ｄは、オフ状態となる。これにより、トランジスタ２２４は、入力端子２２１から入力された撮像信号に応じた出力信号を出力端子２２３へ出力する。 After that, as shown in FIGS. 11 and 12, the first inverter circuit 2261 compares the magnitude of the voltage level input to the input terminal 221 with the threshold LT1 (for example, 1.5V), and is equal to or higher than the threshold LT1. In this case, a control signal indicating that the magnitude of the voltage level input to the input terminal 221 is equal to or greater than the threshold LT1 is output to the gate terminal of the transistor 2271C via the second inverter circuit 2262, and the control signal is output to the transistor 2273D. Output to. In this case, the transistor 2271C and the transistor 2273D are turned off. As a result, the transistor 224 outputs an output signal corresponding to the image pickup signal input from the input terminal 221 to the output terminal 223.

以上説明した実施の形態５によれば、電流生成部２２７Ｄが監視部２２６Ｃから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｄの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態５によれば、上述した実施の形態１と同様の効果を有する。 According to the fifth embodiment described above, since the current generation unit 227D changes the current value based on the control signal input from the monitoring unit 226C, the rated operation range of the pixel unit 211 when the image pickup unit 20D is started. It is possible to prevent the power supply voltage VDD exceeding the inside from being applied. Further, according to the fifth embodiment, it has the same effect as that of the first embodiment described above.

（実施の形態６）
次に、本開示の実施の形態６について説明する。本開示の実施の形態６に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２の信号処理部２２２と構成が異なる。以下においては、実施の形態６に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明は省略する。 (Embodiment 6)
Next, a sixth embodiment of the present disclosure will be described. The endoscope system according to the sixth embodiment of the present disclosure has a different configuration from the signal processing unit 222 of the second chip 22 in the endoscope system 1 according to the first embodiment described above. Hereinafter, the configuration of the endoscope system according to the sixth embodiment will be described. The same components as those of the endoscope system 1 according to the first embodiment described above are designated by the same reference numerals, and detailed description thereof will be omitted.

〔内視鏡システムの要部の機能構成〕
図１３は、本開示の実施の形態６に係る内視鏡システムの要部の機能構成を示すブロック図である。図１３に示す内視鏡システム１Ｅは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ｅを備える。また、内視鏡２Ｅは、上述した実施の形態１に係る撮像部２０に換えて、撮像部２０Ｅを備える。さらに、撮像部２０Ｅは、上述した実施の形態１に係る第２チップ２２に換えて、第２チップ２２Ｅを備える。さらにまた、第２チップ２２Ｅは、上述した信号処理部２２２に換えて、信号処理部２２２Ｅを備える。また、信号処理部２２２Ｅは、上述した実施の形態１に係る信号処理部２２２の監視部２２６に変えて、監視部２２６Ｅを備える。 [Functional configuration of key parts of the endoscope system]
FIG. 13 is a block diagram showing a functional configuration of a main part of the endoscope system according to the sixth embodiment of the present disclosure. The endoscope system 1E shown in FIG. 13 includes an endoscope 2E in place of the endoscope 2 according to the first embodiment described above. Further, the endoscope 2E includes an image pickup unit 20E in place of the image pickup unit 20 according to the first embodiment described above. Further, the image pickup unit 20E includes a second chip 22E in place of the second chip 22 according to the first embodiment described above. Furthermore, the second chip 22E includes a signal processing unit 222E in place of the signal processing unit 222 described above. Further, the signal processing unit 222E includes a monitoring unit 226E instead of the monitoring unit 226 of the signal processing unit 222 according to the first embodiment described above.

監視部２２６Ｅは、電源電圧ＶＤＤとグランドＧＮＤとの間に設けられた所定の抵抗値の抵抗２２６４および所定の抵抗値の抵抗２２６５と、比較部２２６６と、を有する。なお、実施の形態６では、抵抗２２６４および抵抗２２６５が基準電圧ＶＲＥＦを生成する基準レベル生成部として機能する。 The monitoring unit 226E has a resistance 2264 having a predetermined resistance value and a resistance 2265 having a predetermined resistance value provided between the power supply voltage VDD and the ground GND, and a comparison unit 2266. In the sixth embodiment, the resistor 2264 and the resistor 2265 function as a reference level generator for generating a reference voltage VREF.

比較部２２６６は、抵抗２２６４および抵抗２２６５によって抵抗分圧された基準電圧ＶＲＥＦの大きさと入力端子２２１に入力される電圧レベルの大きさとに基づいて、制御信号を生成し、この制御信号をトランジスタ２２７１へ出力する。比較部２２６６は、コンパレータ回路を用いて構成される。具体的には、比較部２２６６は、撮像部２０Ｅの起動時において、入力端子２２１に入力される電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとを比較し、基準電圧ＶＲＥＦの大きさ未満である場合、トランジスタ２２７１にオン信号を出力する。これにより、トランジスタ２２７１は、オン状態となり、抵抗２２７２で決定される電流が通電する。これにより、実施の形態６によれば、撮像部２０Ｅの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 The comparison unit 2266 generates a control signal based on the magnitude of the reference voltage VREF divided by the resistors 2264 and 2265 and the magnitude of the voltage level input to the input terminal 221, and this control signal is transmitted to the transistor 2271. Output to. The comparison unit 2266 is configured by using a comparator circuit. Specifically, the comparison unit 2266 compares the magnitude of the voltage level input to the input terminal 221 with the magnitude of the reference voltage VREF at the time of starting the imaging unit 20E, and is less than the magnitude of the reference voltage VREF. In this case, the ON signal is output to the transistor 2271. As a result, the transistor 2271 is turned on, and the current determined by the resistor 2272 is energized. Thereby, according to the sixth embodiment, it is possible to prevent the power supply voltage VDD that exceeds the range of the rated operation of the pixel unit 211 from being applied when the image pickup unit 20E is started.

その後、比較部２２６６は、入力端子２２１に入力される電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとを比較し、基準電圧ＶＲＥＦの大きさ以上である場合、トランジスタ２２７１にオフ信号を出力する。これにより、トランジスタ２２７１は、オフ状態となり、抵抗２２７２で決定される電流が停止する。 After that, the comparison unit 2266 compares the magnitude of the voltage level input to the input terminal 221 with the magnitude of the reference voltage VREF, and outputs an off signal to the transistor 2271 when the magnitude is equal to or greater than the magnitude of the reference voltage VREF. As a result, the transistor 2271 is turned off, and the current determined by the resistor 2272 is stopped.

以上説明した実施の形態６によれば、電流生成部２２７が監視部２２６Ｅから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｅの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態６によれば、上述した実施の形態１と同様の効果を有する。 According to the sixth embodiment described above, since the current generation unit 227 changes the current value based on the control signal input from the monitoring unit 226E, the rated operation range of the pixel unit 211 when the image pickup unit 20E is started. It is possible to prevent the power supply voltage VDD exceeding the inside from being applied. Further, according to the sixth embodiment, the same effect as that of the first embodiment described above is obtained.

（実施の形態７）
次に、本開示の実施の形態７について説明する。本開示の実施の形態７に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２と構成が異なる。具体的には、本開示の実施の形態７に係る内視鏡システムは、差動信号によって撮像信号を送信する。以下においては、実施の形態７に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明は省略する。 (Embodiment 7)
Next, the seventh embodiment of the present disclosure will be described. The endoscope system according to the seventh embodiment of the present disclosure has a different configuration from the second chip 22 in the endoscope system 1 according to the first embodiment described above. Specifically, the endoscope system according to the seventh embodiment of the present disclosure transmits an imaging signal by a differential signal. In the following, the same components as those of the endoscope system 1 according to the seventh embodiment are designated by the same reference numerals, and detailed description thereof will be omitted.

〔内視鏡システムの要部の機能構成〕
図１４は、本開示の実施の形態７に係る内視鏡システムの要部の機能構成を示すブロック図である。図１４に示す内視鏡システム１Ｆは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ｆを備える。また、内視鏡２Ｆは、上述した実施の形態１に係る撮像部２０およびコネクタ部５に換えて、撮像部２０Ｆおよびコネクタ部５Ｆを備える。 [Functional configuration of key parts of the endoscope system]
FIG. 14 is a block diagram showing a functional configuration of a main part of the endoscope system according to the seventh embodiment of the present disclosure. The endoscope system 1F shown in FIG. 14 includes an endoscope 2F instead of the endoscope 2 according to the first embodiment described above. Further, the endoscope 2F includes an image pickup unit 20F and a connector section 5F in place of the image pickup section 20 and the connector section 5 according to the first embodiment described above.

まず、撮像部２０Ｆについて説明する。撮像部２０Ｆは、上述した第２チップ２２に換えて、第２チップ２２Ｆを備える。さらにまた、第２チップ２２Ｆは、信号処理部２２２Ｆと、監視部２２６Ｆと、電流生成部２２７と、を備える。 First, the image pickup unit 20F will be described. The image pickup unit 20F includes a second chip 22F instead of the above-mentioned second chip 22. Furthermore, the second chip 22F includes a signal processing unit 222F, a monitoring unit 226F, and a current generation unit 227.

信号処理部２２２Ｆは、出力部２３５を有する。出力部２３５は、伝送ケーブル３Ｆにおける２本の信号線３４，３５および出力端子２３６，２３７を用いて入力端子２２１から入力された撮像信号をＬＶＤＳ（Low Voltage Differential Signaling）によってコネクタ部５Ｆへ出力する。なお、本実施の形態７では、出力部２３５がＬＶＤＳによって撮像信号を２本の信号線３４，３５へ出力しているが、これに限定されることなく、他の信号線に重畳して出力したり、他の方法によって出力したりすることによってコネクタ部５Ｆへ出力するようにしてもよい。 The signal processing unit 222F has an output unit 235. The output unit 235 outputs an image pickup signal input from the input terminal 221 using the two signal lines 34 and 35 and the output terminals 236 and 237 on the transmission cable 3F to the connector unit 5F by LVDS (Low Voltage Differential Signaling). .. In the seventh embodiment, the output unit 235 outputs the image pickup signal to the two signal lines 34 and 35 by LVDS, but the output is not limited to this and is superimposed on the other signal lines for output. It may be output to the connector portion 5F by output by another method.

監視部２２６Ｆは、電源電圧ＶＤＤとグランドＧＮＤとの間に設けられた所定の抵抗値の抵抗２２６４および所定の抵抗値の抵抗２２６５と、比較部２２６６Ｆと、を有する。なお、実施の形態７では、基準レベル生成部としてバンドギャップリファレンス回路を有し、電源電圧ＶＤＤに依存しない基準電圧を生成する。 The monitoring unit 226F has a resistance 2264 having a predetermined resistance value and a resistance 2265 having a predetermined resistance value provided between the power supply voltage VDD and the ground GND, and a comparison unit 2266F. In the seventh embodiment, a bandgap reference circuit is provided as a reference level generation unit, and a reference voltage that does not depend on the power supply voltage VDD is generated.

比較部２２６６Ｆは、抵抗２２６４および抵抗２２６５によって電源電圧ＶＤＤを抵抗分圧した電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとに基づいて、制御信号を生成し、この制御信号をトランジスタ２２７１へ出力する。比較部２２６６Ｆは、コンパレータ回路を用いて構成される。具体的には、比較部２２６６Ｆは、撮像部２０Ｆの起動時において、抵抗２２６４および抵抗２２６５によって抵抗分圧された電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとを比較し、基準電圧ＶＲＥＦの大きさ未満である場合、トランジスタ２２７１にオン信号を出力する。これにより、トランジスタ２２７１は、オン状態となり、抵抗２２７２で決定される電流が通電する。これにより、実施の形態７によれば、撮像部２０Ｆの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。 The comparison unit 2266F generates a control signal based on the magnitude of the voltage level obtained by dividing the power supply voltage VDD by the resistor 2264 and the resistor 2265 and the magnitude of the reference voltage VREF, and outputs this control signal to the transistor 2271. .. The comparison unit 2266F is configured by using a comparator circuit. Specifically, the comparison unit 2266F compares the magnitude of the voltage level divided by the resistors 2264 and 2265 with the magnitude of the reference voltage VREF at the time of starting the imaging unit 20F, and compares the magnitude of the reference voltage VREF with the magnitude of the reference voltage VREF. If it is less than, an ON signal is output to the transistor 2271. As a result, the transistor 2271 is turned on, and the current determined by the resistor 2272 is energized. Thereby, according to the seventh embodiment, it is possible to prevent the power supply voltage VDD that exceeds the range of the rated operation of the pixel unit 211 from being applied when the image pickup unit 20F is started.

その後、比較部２２６６Ｆは、抵抗２２６４および抵抗２２６５によって抵抗分圧された電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとを比較し、基準電圧ＶＲＥＦの大きさ以上である場合、トランジスタ２２７１にオフ信号を出力する。これにより、トランジスタ２２７１は、オフ状態となり、抵抗２２７２で決定される電流が停止する。 After that, the comparison unit 2266F compares the magnitude of the voltage level divided by the resistors 2264 and 2265 with the magnitude of the reference voltage VREF, and if it is equal to or greater than the magnitude of the reference voltage VREF, an off signal is sent to the transistor 2271. Is output. As a result, the transistor 2271 is turned off, and the current determined by the resistor 2272 is stopped.

次に、コネクタ部５Ｆについて説明する。コネクタ部５Ｆは、上述した実施の形態１に係る回路基板５１に変えて、回路基板５１Ｆを備える。さらに、回路基板５１Ｆは、上述した受信回路５１１および処理回路５１２に変えて、受信回路５１１Ｆおよび処理回路５１２Ｆを備える。 Next, the connector portion 5F will be described. The connector portion 5F includes a circuit board 51F instead of the circuit board 51 according to the first embodiment described above. Further, the circuit board 51F includes a receiving circuit 511F and a processing circuit 512F instead of the receiving circuit 511 and the processing circuit 512 described above.

受信回路５１１Ｆは、入力端子５１３，５１４と、受信部５１５と、を有する。受信部５１５は、入力端子５１３，５１４を経由して伝送ケーブル３Ｆの信号線３４，３５からＬＶＤＳによって伝送された撮像信号を受信して撮像信号処理部５１２２Ｆへ出力する。 The receiving circuit 511F has input terminals 513 and 514 and a receiving unit 515. The receiving unit 515 receives the image pickup signal transmitted by the LVDS from the signal lines 34 and 35 of the transmission cable 3F via the input terminals 513 and 514 and outputs the image pickup signal to the image pickup signal processing unit 5122F.

撮像信号処理部５１２２Ｆは、受信部５１５から入力されたデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。 The image pickup signal processing unit 5122F performs predetermined signal processing such as vertical line removal and noise removal on the digital image pickup signal input from the reception unit 515 and outputs the digital image pickup signal to the processor 6.

以上説明した本実施の形態７によれば、電流生成部２２７が監視部２２６Ｆから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｆの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態７によれば、上述した実施の形態１と同様の効果を有する。 According to the seventh embodiment described above, since the current generation unit 227 changes the current value based on the control signal input from the monitoring unit 226F, the rated operation of the pixel unit 211 is performed when the image pickup unit 20F is started. It is possible to prevent the power supply voltage VDD that exceeds the range from being applied. Further, according to the seventh embodiment, the same effect as that of the first embodiment described above is obtained.

（その他の実施の形態）
上述した実施の形態１〜７に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した実施の形態１〜７に記載した全構成要素からいくつかの構成要素を削除してもよい。さらに、上述した実施の形態１〜７で説明した構成要素を適宜組み合わせてもよい。 (Other embodiments)
Various inventions can be formed by appropriately combining the plurality of components disclosed in the above-described embodiments 1 to 7. For example, some components may be deleted from all the components described in the above-described embodiments 1 to 7. Further, the components described in the above-described embodiments 1 to 7 may be combined as appropriate.

また、実施の形態１〜７では、制御装置と光源装置とが別体であったが、一体的に形成してもよい。 Further, in the first to seventh embodiments, the control device and the light source device are separate bodies, but they may be integrally formed.

また、実施の形態１〜７では、内視鏡システムであったが、例えばカプセル型の内視鏡、被検体を撮像するビデオマイクロスコープ、撮像機能を有する携帯電話および撮像機能を有するタブレット型端末であっても適用することができる。 Further, in the first to seventh embodiments, the endoscope system was used, but for example, a capsule-type endoscope, a video microscope for imaging a subject, a mobile phone having an imaging function, and a tablet-type terminal having an imaging function. Even if it can be applied.

また、実施の形態１〜７では、軟性の内視鏡を備えた内視鏡システムであったが、硬性の内視鏡を備えた内視鏡システム、工業用の内視鏡を備えた内視鏡システムであっても適用することができる。 Further, in the first to seventh embodiments, the endoscope system is provided with a flexible endoscope, but the endoscope system is provided with a rigid endoscope and the endoscope is provided with an industrial endoscope. It can also be applied to an endoscopic system.

また、実施の形態１〜７では、被検体に挿入される内視鏡を備えた内視鏡システムであったが、例えば硬性の内視鏡を備えた内視鏡システム、副鼻腔内視鏡および電気メスや検査プローブ等の内視鏡システムであっても適用することができる。 Further, in the first to seventh embodiments, the endoscope system includes an endoscope inserted into the subject, but for example, an endoscope system including a rigid endoscope and a sinus endoscope. It can also be applied to endoscopic systems such as electric scalpels and inspection probes.

また、実施の形態１〜７では、上述してきた「部」は、「手段」や「回路」などに読み替えることができる。例えば、制御部は、制御手段や制御回路に読み替えることができる。 Further, in the first to seventh embodiments, the above-mentioned "part" can be read as "means", "circuit" and the like. For example, the control unit can be read as a control means or a control circuit.

また、実施の形態１〜７では、伝送ケーブルを介して内視鏡からプロセッサへ信号を送信していたが、例えば有線である必要はなく、無線であってもよい。この場合、所定の無線通信規格（例えばＷｉ−Ｆｉ（登録商標）やＢｌｕｅｔｏｏｔｈ（登録商標））に従って、内視鏡から撮像信号等をプロセッサへ送信するようにすればよい。もちろん、他の無線通信規格に従って無線通信を行ってもよい。 Further, in the first to seventh embodiments, the signal is transmitted from the endoscope to the processor via the transmission cable, but it does not have to be wired, for example, and may be wireless. In this case, the endoscope may transmit an image pickup signal or the like to the processor in accordance with a predetermined wireless communication standard (for example, Wi-Fi (registered trademark) or Bluetooth (registered trademark)). Of course, wireless communication may be performed according to other wireless communication standards.

なお、本明細書におけるタイムチャートの説明では、「まず」、「その後」、「続いて」等の表現を用いてステップ間の処理の前後関係を明示していたが、本発明を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書で記載したタイムチャートにおける処理の順序は、矛盾のない範囲で変更することができる。また、こうした、単純な分岐処理からなるプログラムに限らず、より多くの判定項目を総合的に判定して分岐させてもよい。 In the description of the time chart in the present specification, the context of the processing between steps is clarified by using expressions such as "first", "after", and "continued", but in order to carry out the present invention. The order of processing required for is not uniquely determined by those expressions. That is, the order of processing in the time chart described in the present specification can be changed within a consistent range. Further, the program is not limited to such a program consisting of simple branch processing, and more determination items may be comprehensively determined and branched.

以上、本願の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、本発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。 Although some of the embodiments of the present application have been described in detail with reference to the drawings, these are examples, and various embodiments are described based on the knowledge of those skilled in the art, including the embodiments described in the disclosure column of the present invention. It is possible to carry out the present invention in another modified or improved form.

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ 内視鏡システム
２，２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ，２Ｆ 内視鏡
３，３Ｆ 伝送ケーブル
４ 操作部
５，５Ｆ コネクタ部
６ プロセッサ
７ 表示装置
８ 光源装置
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ，２０Ｆ 撮像部
２１ 第１チップ
２２，２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ，２２Ｅ，２２Ｆ 第２チップ
３１〜３５ 信号線
５１，５１Ｆ 回路基板
６１ 電源部
６２ 画像信号処理部
６３ 駆動信号生成部
６４ 記録部
６５ 入力部
６６ 制御部
１００ 挿入部
１０１ 先端部
１０２ 基端
２１１ 画素部
２２１，５１３，５１４ 入力端子
２２２ 信号処理部
２２２Ａ，２２２Ｂ，２２２Ｃ，２２２Ｄ，２２２Ｅ，２２２Ｆ 信号処理部
２２３，２３６，２３７ 出力端子
２２４，２２３４Ｄ，２２７１，２２７１Ａ，２２７１Ｂ，２２７１Ｃ，２２７３Ｄ トランジスタ
２２５，２２６４，２２６５，２２７２，２２７２Ａ，２２７２Ｂ，２２７２Ｄ，２２７４Ｄ 抵抗
２２６，２２６Ａ，２２６Ｂ，２２６Ｃ，２２６Ｄ，２２６Ｅ，２２６Ｆ 監視部
２２７，２２７Ａ，２２７Ｂ，２２７Ｃ，２２７Ｄ 電流生成部
２３５ 出力部
２３９， ２２６６，２２６６Ｆ 比較部
５１１，５１１Ｆ 受信回路
５１２，５１２Ｆ 処理回路
５１５ 受信部
２２６１，２２６１Ａ，２２６１Ｃ 第１のインバータ回路
２２６２ 第２のインバータ回路
２２６３ スイッチ部
５１１１ 交流終端抵抗
５１１２ 直流終端抵抗
５１１３ 直流カットコンデンサ
５１２１ ＡＦＥ部
５１２２，５１２２Ｆ 撮像信号処理部 1,1A, 1B, 1C, 1D, 1E, 1F Endoscope system 2,2A, 2B, 2C, 2D, 2E, 2F Endoscope 3,3F Transmission cable 4 Operation part 5,5F Connector part 6 Processor 7 Display Device 8 Light source device 20, 20A, 20B, 20C, 20D, 20E, 20F Image pickup unit 21 First chip 22, 22A, 22B, 22C, 22D, 22E, 22F Second chip 31-35 Signal line 51, 51F Circuit board 61 Power supply unit 62 Image signal processing unit 63 Drive signal generation unit 64 Recording unit 65 Input unit 66 Control unit 100 Insertion unit 101 Tip unit 102 Base end 211 Pixel unit 2221,513,514 Input terminal 222 Signal processing unit 222A, 222B, 222C, 222D, 222E, 222F Signal processing unit 223,236,237 Output terminal 224,2234D, 2271,2271A, 2271B, 2271C, 2273D Transistor 225,2264,2265,2272,2272A, 2272B, 2272D, 2274D Resistance 226,226A, 226B , 226C, 226D, 226E, 226F Monitoring unit 227, 227A, 227B, 227C, 227D Current generation unit 235 Output unit 239, 2266, 2266F Comparison unit 511,511F Reception circuit 512,512F Processing circuit 515 Receiver unit 2261,261A, 2261C 1st inverter circuit 2262 2nd inverter circuit 2263 Switch section 5111 AC terminating resistor 5112 DC terminating resistor 5113 DC cut capacitor 5121 AFE section 5122, 5122F Imaging signal processing section

Claims (12)

二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を生成することを特徴とする撮像素子。 A pixel unit that is arranged in a two-dimensional matrix and has a plurality of pixels that generate and output an imaging signal according to the amount of incident light.
A signal processing unit that outputs an output signal corresponding to the input signal to the outside by using the image pickup signal output from the pixel unit as an input signal.
A monitoring unit that outputs a control signal that controls the current value based on the magnitude of the voltage level of the predetermined terminal and the magnitude of the preset reference level.
A current generating unit that generates a predetermined current according to the control signal output by the monitoring unit, and a current generating unit.
Equipped with
The monitoring unit
A reference level generator that generates the reference level,
A comparison unit that compares the magnitude of the voltage level with the magnitude of the reference level and outputs the comparison result as the control signal.
Have,
The current generating unit is composed of a switch circuit having a transistor and a resistor having a predetermined value, and is characterized by generating a current based on the resistance value of the resistor when the switch circuit is turned on to the control signal. .. 二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を前記信号処理部で生成することを特徴とする撮像素子。 A pixel unit that is arranged in a two-dimensional matrix and has a plurality of pixels that generate and output an imaging signal according to the amount of incident light.
A signal processing unit that outputs an output signal corresponding to the input signal to the outside by using the image pickup signal output from the pixel unit as an input signal.
A monitoring unit that outputs a control signal that controls the current value based on the magnitude of the voltage level of the predetermined terminal and the magnitude of the preset reference level.
A current generating unit that generates a predetermined current according to the control signal output by the monitoring unit, and a current generating unit.
Equipped with
The monitoring unit
A reference level generator that generates the reference level,
A comparison unit that compares the magnitude of the voltage level with the magnitude of the reference level and outputs the comparison result as the control signal.
Have,
The current generation unit is composed of a switch circuit having a transistor and a resistor having a predetermined value, and when the switch circuit is turned on to the control signal, the signal processing unit generates a current based on the resistance value of the resistor. It characterized IMAGING element. 二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記比較部は、少なくとも論理回路を有し、
前記基準レベルは、前記論理回路の回路閾値であり、
前記論理回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする撮像素子。 A pixel unit that is arranged in a two-dimensional matrix and has a plurality of pixels that generate and output an imaging signal according to the amount of incident light.
A signal processing unit that outputs an output signal corresponding to the input signal to the outside by using the image pickup signal output from the pixel unit as an input signal.
A monitoring unit that outputs a control signal that controls the current value based on the magnitude of the voltage level of the predetermined terminal and the magnitude of the preset reference level.
A current generating unit that generates a predetermined current according to the control signal output by the monitoring unit, and a current generating unit.
Equipped with
The monitoring unit
A reference level generator that generates the reference level,
A comparison unit that compares the magnitude of the voltage level with the magnitude of the reference level and outputs the comparison result as the control signal.
Have,
The comparison unit has at least a logic circuit.
The reference level is a circuit threshold value of the logic circuit.
It said logic circuit is input the voltage level of the magnitude and the reference level by comparing the size you wherein IMAGING element. 二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記比較部は、少なくともインバータ回路を有し、
前記基準レベルは、前記インバータ回路の回路閾値であり、
前記インバータ回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする撮像素子。 A pixel unit that is arranged in a two-dimensional matrix and has a plurality of pixels that generate and output an imaging signal according to the amount of incident light.
A signal processing unit that outputs an output signal corresponding to the input signal to the outside by using the image pickup signal output from the pixel unit as an input signal.
A monitoring unit that outputs a control signal that controls the current value based on the magnitude of the voltage level of the predetermined terminal and the magnitude of the preset reference level.
A current generating unit that generates a predetermined current according to the control signal output by the monitoring unit, and a current generating unit.
Equipped with
The monitoring unit
A reference level generator that generates the reference level,
A comparison unit that compares the magnitude of the voltage level with the magnitude of the reference level and outputs the comparison result as the control signal.
Have,
The comparison unit has at least an inverter circuit.
The reference level is a circuit threshold value of the inverter circuit.
The inverter circuit, the inputted voltage level measurement and the reference level by comparing the size you wherein IMAGING element. 二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記基準レベル生成部は、電源電圧とグランドとの間に設けた抵抗を有し、
前記基準レベルは、前記抵抗によって抵抗分圧した電圧レベルであることを特徴する撮像素子。 A pixel unit that is arranged in a two-dimensional matrix and has a plurality of pixels that generate and output an imaging signal according to the amount of incident light.
A signal processing unit that outputs an output signal corresponding to the input signal to the outside by using the image pickup signal output from the pixel unit as an input signal.
A monitoring unit that outputs a control signal that controls the current value based on the magnitude of the voltage level of the predetermined terminal and the magnitude of the preset reference level.
A current generating unit that generates a predetermined current according to the control signal output by the monitoring unit, and a current generating unit.
Equipped with
The monitoring unit
A reference level generator that generates the reference level,
A comparison unit that compares the magnitude of the voltage level with the magnitude of the reference level and outputs the comparison result as the control signal.
Have,
The reference level generator has a resistor provided between the power supply voltage and ground.
The reference level is, you being a voltage level by resistance-dividing by the resistance IMAGING element. 二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記基準レベル生成部は、バンドギャップリファレンス回路を有し、
前記基準レベルは、前記バンドギャップリファレンス回路によって生成された電圧レベルであることを特徴とする撮像素子。 A pixel unit that is arranged in a two-dimensional matrix and has a plurality of pixels that generate and output an imaging signal according to the amount of incident light.
A signal processing unit that outputs an output signal corresponding to the input signal to the outside by using the image pickup signal output from the pixel unit as an input signal.
A monitoring unit that outputs a control signal that controls the current value based on the magnitude of the voltage level of the predetermined terminal and the magnitude of the preset reference level.
A current generating unit that generates a predetermined current according to the control signal output by the monitoring unit, and a current generating unit.
Equipped with
The monitoring unit
A reference level generator that generates the reference level,
A comparison unit that compares the magnitude of the voltage level with the magnitude of the reference level and outputs the comparison result as the control signal.
Have,
The reference level generator has a bandgap reference circuit.
The reference level, an imaging device you characterized in that said band is a voltage level generated by gap reference circuit. 前記比較部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較するコンパレータ回路を有する
ことを特徴とする請求項５または６に記載の撮像素子。 The image pickup device according to claim 5 or 6 , wherein the comparison unit includes a comparator circuit that compares the magnitude of the voltage level with the magnitude of the reference level. 前記複数の画素が配置してなる第１チップと、
前記信号処理部、前記監視部および前記電流生成部が配置してなる第２チップと、
を備え、
前記第１チップは、前記第２チップに積層されてなることを特徴とする請求項１〜７のいずれか一つに記載の撮像素子。 The first chip in which the plurality of pixels are arranged and
A second chip in which the signal processing unit, the monitoring unit, and the current generation unit are arranged, and
Equipped with
The image pickup device according to any one of claims 1 to 7 , wherein the first chip is laminated on the second chip. 前記監視部は、当該撮像素子の起動時に前記制御信号を出力する
ことを特徴とする請求項８に記載の撮像素子。 The image pickup device according to claim 8 , wherein the monitoring unit outputs the control signal when the image pickup device is activated. 請求項１〜９のいずれか一つに記載の撮像素子を備える
ことを特徴とする撮像装置。 An image pickup apparatus comprising the image pickup device according to any one of claims 1 to 9. 請求項１０に記載の撮像装置と、
被検体内に挿入可能な挿入部と、
を備え、
前記挿入部は、前記撮像装置を先端部に配置してなる
ことを特徴とする内視鏡。 The imaging device according to claim 10 and
An insertion part that can be inserted into the subject and
Equipped with
The insertion portion is an endoscope characterized in that the imaging device is arranged at the tip portion. 請求項１１に記載の内視鏡と、
前記撮像信号に対して画像処理を施して画像信号を生成する処理装置と、
を備える
ことを特徴とする内視鏡システム。 The endoscope according to claim 11 and
A processing device that performs image processing on the image pickup signal to generate an image signal, and
An endoscopic system characterized by being equipped with.
JP2018029649A 2018-02-22 2018-02-22 Image sensor, image sensor, endoscope and endoscope system Active JP6987666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018029649A JP6987666B2 (en) 2018-02-22 2018-02-22 Image sensor, image sensor, endoscope and endoscope system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018029649A JP6987666B2 (en) 2018-02-22 2018-02-22 Image sensor, image sensor, endoscope and endoscope system

Publications (2)

Publication Number Publication Date
JP2019146064A JP2019146064A (en) 2019-08-29
JP6987666B2 true JP6987666B2 (en) 2022-01-05

Family

ID=67772884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018029649A Active JP6987666B2 (en) 2018-02-22 2018-02-22 Image sensor, image sensor, endoscope and endoscope system

Country Status (1)

Country Link
JP (1) JP6987666B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239833A (en) * 1989-03-13 1990-09-21 Olympus Optical Co Ltd Electronic endoscope
JP2011250554A (en) * 2010-05-26 2011-12-08 Sony Corp Power circuit, integrated circuit device, solid state image pickup device, and electronic apparatus

Also Published As

Publication number Publication date
JP2019146064A (en) 2019-08-29

Similar Documents

Publication Publication Date Title
EP2987449A1 (en) Image capture device and processing device
US20130050456A1 (en) Imaging device, endoscope device
JP6489644B2 (en) Imaging system
JPWO2016185734A1 (en) Endoscope system
JP6397603B1 (en) Image sensor and endoscope
JP6940614B2 (en) Endoscope
JP5025363B2 (en) Electronic endoscope
JP6987666B2 (en) Image sensor, image sensor, endoscope and endoscope system
US10506917B2 (en) Endoscope and endoscope system with transmission buffer
US9591233B2 (en) Imaging device, endoscope, endoscope system, and method for driving imaging device
JPWO2020065805A1 (en) Light source device, endoscope system, and control method of light source device
WO2020021747A1 (en) Imaging device and endoscope
JP5974202B1 (en) Imaging device, imaging device, endoscope, and endoscope system
WO2016006302A1 (en) Imaging element, imaging device, endoscope, endoscope system, and method for driving imaging element
WO2021171427A1 (en) Control device, endoscope, and control method
JP2008125646A (en) Capsule-type medical apparatus
JP5826977B1 (en) Imaging device, endoscope, endoscope system, and driving method of imaging device
CN112804929B (en) Power supply device for endoscope
JP2009011676A (en) Endoscope system
WO2017130752A1 (en) Imaging apparatus and processing apparatus
JP6173646B1 (en) Imaging device and imaging apparatus
JP2007125069A (en) Image signal processor and electronic endoscope system
JP2011139795A (en) Endoscopic system
JP2005185358A (en) Image signal processor, and endoscopic imaging system
JP4746722B2 (en) Head-separated camera device, imaging device, control device, and method for controlling head-separated camera device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211201

R151 Written notification of patent or utility model registration

Ref document number: 6987666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151