JP6980318B2 - Spin accumulator - Google Patents
Spin accumulator Download PDFInfo
- Publication number
- JP6980318B2 JP6980318B2 JP2020521066A JP2020521066A JP6980318B2 JP 6980318 B2 JP6980318 B2 JP 6980318B2 JP 2020521066 A JP2020521066 A JP 2020521066A JP 2020521066 A JP2020521066 A JP 2020521066A JP 6980318 B2 JP6980318 B2 JP 6980318B2
- Authority
- JP
- Japan
- Prior art keywords
- spin
- layer
- superlattice
- insulating layer
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 claims description 93
- 238000003860 storage Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 35
- 239000000956 alloy Substances 0.000 claims description 31
- 239000000696 magnetic material Substances 0.000 claims description 14
- 229910052714 tellurium Inorganic materials 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 12
- 238000010292 electrical insulation Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 229910052711 selenium Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 260
- 239000013078 crystal Substances 0.000 description 33
- 238000009825 accumulation Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 23
- 229910045601 alloy Inorganic materials 0.000 description 22
- 238000004544 sputter deposition Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 12
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 11
- 238000012360 testing method Methods 0.000 description 11
- 238000012790 confirmation Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 229910005900 GeTe Inorganic materials 0.000 description 9
- 238000001514 detection method Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000001747 exhibiting effect Effects 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000003963 antioxidant agent Substances 0.000 description 3
- 230000003078 antioxidant effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910000889 permalloy Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910003336 CuNi Inorganic materials 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- -1 Sb 2 Te 3 Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001787 chalcogens Chemical group 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- MWRJCEDXZKNABM-UHFFFAOYSA-N germanium tungsten Chemical compound [Ge].[W] MWRJCEDXZKNABM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本発明は、トポロジカル絶縁層を持つ超格子層の特性を利用したスピン蓄積装置に関する。 The present invention relates to a spin storage device utilizing the characteristics of a superlattice layer having a topological insulating layer.
近年、スピントロニクスデバイスの研究が盛んに行われている。前記スピントロニクスデバイスとは、電流をスピン流に置き換えた電子デバイスを指す。
前記スピントロニクスデバイスを機能させるためには、従来の電池及び電源と対比される、スピンバッテリー(セル)及びスピンソースの開発が必要になるが、実用性に富むものは開発されていない。In recent years, research on spintronic devices has been actively conducted. The spintronics device refers to an electronic device in which an electric current is replaced with a spin current.
In order for the spintronics device to function, it is necessary to develop a spin battery (cell) and a spin source, which are compared with conventional batteries and power supplies, but a practical one has not been developed.
前記スピンバッテリー(セル)及び前記スピンソースに関連して、前記スピントロニクスデバイスに組み込まれたスピン蓄積構造が報告されている(例えば、非特許文献1参照)。
こうしたスピン蓄積構造の例を図7を用いて説明する。なお、図7は、従来のスピン蓄積構造の例を説明するための断面図である。In connection with the spin battery (cell) and the spin source, a spin storage structure incorporated in the spintronics device has been reported (see, for example, Non-Patent Document 1).
An example of such a spin accumulation structure will be described with reference to FIG. Note that FIG. 7 is a cross-sectional view for explaining an example of a conventional spin accumulation structure.
図7に示すようにスピン蓄積装置100は、半導体や金属薄膜で形成されるスピン伝導層101上に酸化マグネシウムなどで形成されるトンネル層102aを介してスピン注入電極103と、同じく酸化マグネシウムなどで形成されるトンネル層102bを介してスピン検出電極104とが配されて構成される。
スピン注入電極103は、強磁性材料で形成され、電流を注入することでスピン電子をスピン伝導層101内に拡散させる。スピン伝導層101内に拡散されたスピン電子は、スピン流として同じく強磁性材料で形成されるスピン検出電極104との間に磁気抵抗を発生させ、これがスピン信号として検出される。
こうしたスピン検出原理を実現するため、スピン注入電極103及びスピン検出電極104では、スピン伝導層101との間にスピン電子を移動させるためのトンネル層102a,102bを介在させることが必要となる。As shown in FIG. 7, the
The
In order to realize such a spin detection principle, in the
しかしながら、スピン蓄積装置100では、スピン注入電極103からスピン伝導層101に拡散されるスピン電子の量は、スピン注入電極103から離れるにつれて指数関数的に減少し、実用上求められる短時間でのスピン電子の伝搬長Lが1μmにも満たない。そのため、著しく限られた領域でスピン伝導層101、トンネル層102a,102b、スピン注入電極103及びスピン検出電極104を小さく作り込む必要がある。
また、スピン電子の伝搬長Lに併せてスピン伝導層101を小さく作製すると、スピンの蓄積容量が低下するため、前記スピンバッテリーとしての機能が得られない問題がある。
また、これらの問題を解決するため、スピン伝導層101の形成材料としてスピン電子の伝搬長Lが長いグラフェンなどを適用することも想定されるが、グラフェンなどを用いてもスピン電子の伝搬長Lは、10μm程度であり、前記スピンバッテリーとしての機能が得られないうえ、極低温下での動作が求められることとなる。
更に、トンネル層102a,102bをトンネルさせた一部のスピン電子を検出に用いるため、スピン信号の信号強度が弱く、検出感度に課題を有する。However, in the
Further, if the
Further, in order to solve these problems, it is assumed that graphene or the like having a long spin electron propagation length L is applied as a material for forming the
Further, since some spin electrons tunneled through the
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、スピン電子の蓄積特性及び供給特性に優れ、室温で動作可能なスピン蓄積装置を提供することを課題とする。 An object of the present invention is to solve the above-mentioned problems in the prior art and to achieve the following objects. That is, it is an object of the present invention to provide a spin storage device which is excellent in spin electron storage characteristics and supply characteristics and can operate at room temperature.
本発明者は、前記課題を解決するため鋭意検討を行い、次の知見を得た。
即ち、本発明者は、スピン電子の蓄積についてトポロジカル絶縁層を持つ超格子層の研究を進めているが(特許文献1〜4参照)、研究を進める中で、こうしたトポロジカル絶縁層を持つ超格子層をスピン伝導層として用いると、スピン電子の伝搬長Lが著しく長く、ミリメートルオーダーにも達するうえ、室温で短時間に応答性良くスピン電子の蓄積、供給(取出)が可能であることを新たに発見した。The present inventor has made diligent studies to solve the above problems and obtained the following findings.
That is, the present inventor is proceeding with research on a superlattice layer having a topological insulating layer for the accumulation of spin electrons (see
本発明は、前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。即ち、
<1> 基板と、前記基板上に配され、トポロジカル絶縁性を示し合金材料で形成されるトポロジカル絶縁層と、電気絶縁性を示し前記トポロジカル絶縁層と異なる合金材料で形成される電気絶縁層とがこの順で交互に繰返し積層される超格子層と、前記超格子層上に配されるとともに前記超格子層表面の外縁2点間に架け渡される線状部を少なくとも1つ有する磁性電極と、を有することを特徴とするスピン蓄積装置。
<2> 磁性電極が超格子層の面内方向及び面直方向のいずれかの方向と平行な方向に磁化可能とされる磁性材料で形成される前記<1>に記載のスピン蓄積装置。
<3> 磁性電極が線状部を1つ有し、超格子層の表面領域が前記線状部を境界線として2つに分割される領域同士で異なる表面積とされる前記<1>から<2>のいずれかに記載のスピン蓄積装置。
<4> 同一形状及び相似形状のいずれかの形状の線状部を複数有し、一の前記線状部が隣接する他の前記線状部と並列に配されるとともに他の前記線状部と逆方向の電流を導通可能とされ、かつ、前記線状部と前記超格子層表面の外縁とで画成される3つ以上の領域のうち、一の極性のスピン電子が蓄積される前記領域の総表面積と、他の極性の前記スピン電子が蓄積される前記領域の総表面積とが異なるように前記線状部が配される前記<1>から<2>のいずれかに記載のスピン蓄積装置。
<5> 磁性電極が線状の磁性材料を折り返し屈曲させて複数の線状部を持つ構造とされる前記<4>に記載のスピン蓄積装置。
<6> トポロジカル絶縁層がSb、Bi、Se及びTeの少なくともいずれかを含む前記<1>から<5>のいずれかに記載のスピン蓄積装置。
<7> 電気絶縁層がSi、Ge、Sn、Se及びTeの少なくともいずれかを含むとともに空間反転対称性が崩れた性質を持つ前記<1>から<6>のいずれかに記載のスピン蓄積装置。
<8> トポロジカル絶縁層がSb、Bi、Se及びTeの少なくともいずれかを含み、電気絶縁層がSi、Ge、Sn、Se及びTeの少なくともいずれかを含むとともに空間反転対称性が崩れた性質を持ち、かつ、前記トポロジカル絶縁層及び前記電気絶縁層の各層を1層と計数したときに、超格子層の積層数が10層〜50層である前記<1>から<7>のいずれかに記載のスピン蓄積装置。
<9> 基板が電気絶縁性を示す絶縁基板及び少なくとも超格子層を配する面領域が前記電気絶縁性を示す絶縁材料で形成された絶縁加工基板のいずれかである前記<1>から<8>のいずれかに記載のスピン蓄積装置。
<10> 超格子層に蓄積されたスピン電子を取出し可能とされる取出電極が取付られる前記<1>から<9>のいずれかに記載のスピン蓄積装置。The present invention is based on the above findings, and the means for solving the above-mentioned problems are as follows. That is,
<1> A substrate, a topological insulating layer arranged on the substrate and having a topological insulating property and being formed of an alloy material, and an electric insulating layer having an electrical insulating property and being formed of an alloy material different from the topological insulating layer. A super lattice layer that is repeatedly laminated alternately in this order, and a magnetic electrode that has at least one linear portion that is arranged on the super lattice layer and is bridged between two outer edges of the surface of the super lattice layer. , A spin accumulator characterized by having.
<2> The spin accumulator according to <1>, wherein the magnetic electrode is made of a magnetic material capable of magnetizing in a direction parallel to either the in-plane direction or the perpendicular direction of the superlattice layer.
<3> From <1> to <1>, the magnetic electrode has one linear portion, and the surface area of the superlattice layer is divided into two regions with the linear portion as a boundary line. 2> The spin accumulator according to any one of.
<4> It has a plurality of linear portions having either the same shape or a similar shape, and one said linear portion is arranged in parallel with another adjacent said linear portion and the other said linear portion. The spin electrons of one polarity are accumulated in the three or more regions defined by the linear portion and the outer edge of the surface of the superlattice layer, which are capable of conducting a current in the opposite direction to the above. The spin according to any one of <1> to <2>, wherein the linear portion is arranged so that the total surface area of the region and the total surface area of the region where the spin electrons of other polarities are accumulated are different. Storage device.
<5> The spin accumulator according to <4>, wherein the magnetic electrode has a structure in which a linear magnetic material is folded back and bent to have a plurality of linear portions.
<6> The spin accumulator according to any one of <1> to <5>, wherein the topological insulating layer contains at least one of Sb, Bi, Se, and Te.
<7> The spin accumulator according to any one of <1> to <6>, wherein the electrically insulating layer contains at least one of Si, Ge, Sn, Se, and Te and has the property that the spatial inversion symmetry is broken. ..
<8> The property that the topological insulating layer contains at least one of Sb, Bi, Se, and Te, the electrically insulating layer contains at least one of Si, Ge, Sn, Se, and Te, and the spatial inversion symmetry is broken. When each layer of the topological insulating layer and the electrical insulating layer is counted as one layer, the number of superlattice layers stacked is 10 to 50, whichever is from <1> to <7>. The spin accumulator according to the description.
<9> The above <1> to <8>, wherein the substrate is either an insulating substrate exhibiting electrical insulation or an insulating processed substrate in which at least the surface region on which the superlattice layer is arranged is formed of the insulating material exhibiting electrical insulation. > The spin accumulator according to any one of.
<10> The spin storage device according to any one of <1> to <9>, to which an extraction electrode capable of extracting spin electrons accumulated in the superlattice layer is attached.
本発明によれば、従来技術における前記諸問題を解決することができ、スピン電子の蓄積特性及び供給特性に優れ、室温で動作可能なスピン蓄積装置を提供することができる。 According to the present invention, it is possible to solve the above-mentioned problems in the prior art, to provide a spin storage device having excellent spin electron storage characteristics and supply characteristics and capable of operating at room temperature.
(スピン蓄積装置)
本発明のスピン蓄積装置は、基板と、超格子層と、磁性電極とを有し、必要に応じて、その他の部材を有し得る。(Spin storage device)
The spin accumulator of the present invention has a substrate, a superlattice layer, and a magnetic electrode, and may have other members, if necessary.
<基板>
前記基板としては、特に制限はなく、公知の基板を用いることができる。
中でも、外部磁場による影響を受けにくい非磁性材料で形成される非磁性基板が好ましい。
また、前記超格子層からのリーク電流の発生を抑制するため、電気絶縁性を示す絶縁基板及び少なくとも前記超格子層を配する面領域が前記電気絶縁性を示す絶縁材料で形成された絶縁加工基板が好ましい。
なお、前記非磁性基板及び前記絶縁基板の特性を備える基板として、ガラス基板やサファイア基板等が挙げられる。<Board>
The substrate is not particularly limited, and a known substrate can be used.
Of these, a non-magnetic substrate made of a non-magnetic material that is not easily affected by an external magnetic field is preferable.
Further, in order to suppress the generation of leakage current from the super lattice layer, an insulating substrate exhibiting electrical insulation and at least a surface region on which the super lattice layer is arranged are made of an insulating material exhibiting electrical insulation. Substrates are preferred.
Examples of the substrate having the characteristics of the non-magnetic substrate and the insulating substrate include a glass substrate and a sapphire substrate.
また、前記基板としては、前記超格子層を形成する下地層として、前記超格子層を配する面領域に配向制御層が形成されることが好ましい。
前記配向制御層としては、特に制限はないが、積層される前記超格子層の結晶配向性が得られ易いことから、ゲルマニウム、シリコン、タングステン、ゲルマニウム−シリコン、ゲルマニウム−タングステン及びシリコン−タングステンのいずれかを含むことが好ましく、結晶、非晶質のいずれで構成されていてもよい。
前記配向制御層の厚みとしては、特に制限はないが、1nm〜100nmであることが好ましく、10nm〜50nmであることがより好ましい。
前記厚みが1nm未満であると、前記超格子層の配向性を制御することが困難となり、100nmを超えると、表面凹凸が大きくなり、配向性制御が困難になることがある。
前記配向制御層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタリング法、真空蒸着法、分子線エピタキシー法、ALD(Atomic Layer Deposition)法、CVD(Chemical Vapor Deposition)法などが挙げられる。Further, as the substrate, it is preferable that the orientation control layer is formed in the surface region where the superlattice layer is arranged as the base layer for forming the superlattice layer.
The orientation control layer is not particularly limited, but any of germanium, silicon, tungsten, germanium-silicon, germanium-tungsten, and silicon-tungene can be easily obtained because the crystal orientation of the superlattice layer to be laminated can be easily obtained. It is preferable to include the above, and it may be composed of either crystalline or amorphous.
The thickness of the orientation control layer is not particularly limited, but is preferably 1 nm to 100 nm, and more preferably 10 nm to 50 nm.
If the thickness is less than 1 nm, it becomes difficult to control the orientation of the superlattice layer, and if it exceeds 100 nm, the surface unevenness becomes large and the orientation control may become difficult.
The method for forming the orientation control layer is not particularly limited and may be appropriately selected depending on the intended purpose. For example, a sputtering method, a vacuum deposition method, a molecular beam epitaxy method, an ALD (Atomic Layer Deposition) method, CVD ( Chemical Vapor Deposition) method and the like can be mentioned.
<超格子層>
前記超格子層は、前記基板上に配され、トポロジカル絶縁層と電気絶縁層とがこの順で交互に繰返し積層される層である。<Superlattice layer>
The superlattice layer is a layer arranged on the substrate and in which topological insulating layers and electrical insulating layers are alternately and repeatedly laminated in this order.
−トポロジカル絶縁層−
前記トポロジカル絶縁層は、トポロジカル絶縁性を示し合金材料で形成される層である。
なお、本明細書において、「トポロジカル絶縁性」とは、層の表面又は界面では伝導体となるが、前記層の内部では絶縁体となる性質を示す。また、前記トポロジカル絶縁性を示す前記トポロジカル絶縁層は、空間反転対称性を持つ。-Topological insulator layer-
The topological insulating layer is a layer that exhibits topological insulating properties and is formed of an alloy material.
In addition, in this specification, "topological insulation" means the property that it becomes a conductor at the surface or the interface of a layer, but becomes an insulator inside the layer. Further, the topological insulating layer exhibiting the topological insulating property has spatial inversion symmetry.
前記トポロジカル絶縁層としては、特に制限はないが、Sb、Bi、Se及びTeの少なくともいずれかを含み、形成されることが好ましい。
中でも、SbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及びBi2Se3のいずれかを主成分として形成され、一定の結晶方位に配向される層であることが好ましい。
なお、本明細書において「主成分」とは、層の基本単位格子を形成する元素であることを示す。
また、前記トポロジカル絶縁層としては、特に制限はないが、六方晶の結晶構造を有するとともに、そのc軸が積層方向に配向されていることが好ましい。
このような結晶構造を有すると、その次に積層される層が、この層を下地として配向を生み出すテンプレートとなって、これらの層で構成される超格子構造が得られ易い。The topological insulating layer is not particularly limited, but is preferably formed by containing at least one of Sb, Bi, Se and Te.
Among them, it is preferable that the layer is formed mainly of any one of SbTe, Sb 2 Te 3 , BiTe, Bi 2 Te 3 , BiSe and Bi 2 Se 3 and is oriented in a certain crystal orientation.
In addition, in this specification, a "principal component" indicates an element forming a basic unit cell of a layer.
The topological insulating layer is not particularly limited, but preferably has a hexagonal crystal structure and its c-axis is oriented in the stacking direction.
Having such a crystal structure makes it easy to obtain a superlattice structure composed of these layers by using the layer to be laminated next as a template for producing orientation using this layer as a base.
前記トポロジカル絶縁層の形成方法としては、特に制限はないが、c軸配向の前記結晶構造が得られ易いことから、例えば、スパッタリング法、真空蒸着法、分子線エピタキシー法、ALD法、CVD法などが好ましい。
また、前記トポロジカル絶縁層の厚みとしては、特に制限はないが、前記トポロジカル絶縁性を好適に得る観点から、1.0nm〜5.0nmが好ましい。The method for forming the topological insulating layer is not particularly limited, but since the crystal structure oriented in the c-axis can be easily obtained, for example, a sputtering method, a vacuum vapor deposition method, a molecular beam epitaxy method, an ALD method, a CVD method, etc. Is preferable.
The thickness of the topological insulating layer is not particularly limited, but is preferably 1.0 nm to 5.0 nm from the viewpoint of preferably obtaining the topological insulating property.
−電気絶縁層−
前記電気絶縁層は、電気絶縁性を示し前記トポロジカル絶縁層と異なる合金材料で形成される層である。-Electrical insulation layer-
The electrically insulating layer is a layer that exhibits electrical insulation and is formed of an alloy material different from that of the topological insulating layer.
前記電気絶縁層としては、特に制限はないが、Si、Ge、Sn、Se及びTeの少なくともいずれかを含むとともに空間反転対称性が崩れた性質を持つことが好ましい。このように構成すると、スピンバンドの開裂に伴うスピン流を伝導させ易くすることができる。
中でも、前記電気絶縁層としては、カルコゲン原子であるSe、Teの組成を1として、Geが1以下の組成とされる合金(例えば、GeTe)を主成分として形成されることが好ましい。
また、前記電気絶縁層としては、一定の結晶方位に配向される層であることが好ましい。このように構成すると、配向性が制御された前記トポロジカル絶縁層との間で共通の結晶軸を有する層とすることができる。The electrically insulating layer is not particularly limited, but preferably contains at least one of Si, Ge, Sn, Se, and Te and has a property that the spatial inversion symmetry is broken. With this configuration, it is possible to facilitate conducting the spin current accompanying the cleavage of the spin band.
Above all, it is preferable that the electrically insulating layer is formed mainly of an alloy (for example, GeTe) having a composition of Se and Te, which are chalcogen atoms, and a composition of Ge of 1 or less.
Further, the electrically insulating layer is preferably a layer oriented in a certain crystal orientation. With this configuration, the layer can have a common crystal axis with the topological insulating layer whose orientation is controlled.
前記電気絶縁層としては、特に制限はないが、立方晶の結晶構造を有するとともに、その(111)面が前記トポロジカル絶縁層の隣接面に積層されることが好ましい。中でも、面心立方晶の結晶構造を有するとともに、その(111)面が前記トポロジカル絶縁層の隣接面に積層されることがより好ましい。
このような結晶構造を有すると、その次に積層される層が、この層を下地として配向を生み出すテンプレートとなって、これらの層で構成される超格子構造が得られ易い。
前記電気絶縁層の形成方法としては、特に制限はないが、c軸配向の前記結晶構造が得られ易いことから、例えば、スパッタリング法、真空蒸着法、分子線エピタキシー法、ALD法、CVD法等が好ましい。
前記電気絶縁層の厚みとしては、特に制限はないが、0.3nm〜4.0nmが好ましく、0.4nm〜1.0nmがより好ましい。
前記厚みが0.3nm未満であると、形成が困難であり、4nmを超えると、独立した固有の特性を示すことがある。The electrically insulating layer is not particularly limited, but preferably has a cubic crystal structure and its (111) plane is laminated on the adjacent plane of the topological insulating layer. Above all, it is more preferable that the face-centered cubic crystal structure is formed and the (111) plane thereof is laminated on the adjacent plane of the topological insulating layer.
Having such a crystal structure makes it easy to obtain a superlattice structure composed of these layers by using the layer to be laminated next as a template for producing orientation using this layer as a base.
The method for forming the electrically insulating layer is not particularly limited, but since the crystal structure oriented in the c-axis can be easily obtained, for example, a sputtering method, a vacuum vapor deposition method, a molecular beam epitaxy method, an ALD method, a CVD method, etc. Is preferable.
The thickness of the electrically insulating layer is not particularly limited, but is preferably 0.3 nm to 4.0 nm, and more preferably 0.4 nm to 1.0 nm.
If the thickness is less than 0.3 nm, it is difficult to form, and if it exceeds 4 nm, it may exhibit independent and unique properties.
ここで、前記トポロジカル絶縁層及び前記電気絶縁層の積層状態について、図1(a)及び図1(b)を参照して説明する。なお、図1(a)は、六方晶である前記トポロジカル絶縁層の結晶構造の例を示す説明図であり、図1(b)は、立方晶である前記電気絶縁層の結晶構造の例を示す説明図である。 Here, the laminated state of the topological insulating layer and the electrical insulating layer will be described with reference to FIGS. 1 (a) and 1 (b). Note that FIG. 1A is an explanatory diagram showing an example of the crystal structure of the topological insulating layer which is hexagonal, and FIG. 1B is an example of the crystal structure of the electrically insulating layer which is cubic. It is explanatory drawing which shows.
図1(a)に示すように、前記トポロジカル絶縁層として、六方晶である結晶配向層51をc軸配向させると、隣接面51aは、六角形となる。このため、結晶配向層51の表面に、前記電気絶縁層として、立方晶である結晶配向層52を堆積させると、図1(b)に示す(111)面が隣接面52aとなる。即ち、立方晶の(111)面は、三角形であることから、c軸配向した結晶配向層51の隣接面52aと整合する。そのため、c軸配向させた結晶配向層51の表面に立方晶である結晶配向層52を堆積させると、これらの隣接面52aを結晶配向層52の(111)面とすることができる。これに対して、結晶配向層51なしに結晶配向層52を形成すると、結晶配向層52は、例えば、(100)面に配向してしまい、その結果、これらの積層体で形成される超格子構造に格子乱れが生じ易い。
As shown in FIG. 1A, when the hexagonal
前記超格子層の積層数としては、特に制限はないが、前記トポロジカル絶縁層がSb、Bi、Se及びTeの少なくともいずれかを含み、前記電気絶縁層がSi、Ge、Sn、Se及びTeの少なくともいずれかを含むとともに空間反転対称性が崩れた性質を持つ場合、前記トポロジカル絶縁層及び前記電気絶縁層の各層を1層と計数したときに、10層〜50層であることが好ましく、20層程度であることが特に好ましい。
前記積層数が10層未満であると、スピン蓄積量が不十分となることがあり、50層を超えると、表面層側の層の配向性に乱れが生じ易い一方、これ以上、積層してもスピン蓄積量の飽和によりスピン蓄積量の向上効果が見込めないことがある。
また、前記超格子層の最表層としては、特に制限はないが、表層側の前記電気絶縁層の酸化を抑制するため、前記トポロジカル絶縁層と同様に形成される酸化防止層で構成されることが好ましい。The number of laminated superlattice layers is not particularly limited, but the topological insulating layer contains at least one of Sb, Bi, Se and Te, and the electrical insulating layer is Si, Ge, Sn, Se and Te. When at least one of them is contained and the spatial inversion symmetry is broken, the number of layers is preferably 10 to 50, preferably 10 to 50, when each layer of the topological insulating layer and the electrically insulating layer is counted as one layer. It is particularly preferable that the number is about a layer.
If the number of layers is less than 10, the amount of spin accumulation may be insufficient, and if it exceeds 50 layers, the orientation of the layers on the surface layer side tends to be disturbed, but more layers are laminated. However, the effect of improving the spin accumulation amount may not be expected due to the saturation of the spin accumulation amount.
The outermost layer of the superlattice layer is not particularly limited, but is composed of an antioxidant layer formed in the same manner as the topological insulating layer in order to suppress oxidation of the electrical insulating layer on the surface layer side. Is preferable.
<磁性電極>
前記磁性電極は、前記超格子層上に配されるとともに前記超格子層表面の外縁2点間に架け渡される線状部を少なくとも1つ有する。<Magnetic electrode>
The magnetic electrode has at least one linear portion arranged on the superlattice layer and bridged between two outer edges of the surface of the superlattice layer.
前記磁性電極を形成する磁性材料としては、特に制限はなく、公知の磁性メモリの磁性層形成材料として用いられる強磁性材料を挙げることができる。
中でも、前記超格子層の面内方向及び面直方向のいずれかの方向と平行な方向に磁化可能とされる磁性材料が好ましい。前記磁性電極をこのような磁性材料で形成すると、スピン電子の蓄積及び供給(取出し)動作のための前記線状部の配線設計を簡易化することができる。
前記超格子層の面内方向と平行な方向に磁化可能とされる具体的な磁性材料としては、パーマロイ合金等が挙げられる。
また、前記超格子層の面直方向と平行な方向に磁化可能とされる具体的な磁性材料としては、TbFeCo等が挙げられる。
前記磁性電極の形成方法としては、特に制限はなく、マスクを用いた公知の微細加工方法が挙げられる。The magnetic material for forming the magnetic electrode is not particularly limited, and examples thereof include a ferromagnetic material used as a magnetic layer forming material for a known magnetic memory.
Above all, a magnetic material that can be magnetized in a direction parallel to either the in-plane direction or the in-plane direction of the superlattice layer is preferable. When the magnetic electrode is formed of such a magnetic material, it is possible to simplify the wiring design of the linear portion for the operation of accumulating and supplying (extracting) spin electrons.
Specific examples of the magnetic material that can be magnetized in the direction parallel to the in-plane direction of the superlattice layer include permalloy alloys and the like.
Moreover, as a specific magnetic material which can be magnetized in the direction parallel to the plane direction of the superlattice layer, TbFeCo and the like can be mentioned.
The method for forming the magnetic electrode is not particularly limited, and examples thereof include a known microfabrication method using a mask.
前記磁性電極の配線構成としては、特に制限はないが、前記磁性電極が前記線状部を1つ有する場合、前記超格子層の表面領域が前記線状部を境界線として2つに分割される領域同士で異なる表面積とされるように前記線状部を配することが好ましい。
このような配線構成とすると、極性の異なるスピン電子が拡散される一の領域と他の領域とで、表面積の大きい方に蓄積されるスピン電子の極性が優位となり、延いては、スピン電子の蓄積、供給(取出し)を効果的に行うことができる。The wiring configuration of the magnetic electrode is not particularly limited, but when the magnetic electrode has one linear portion, the surface area of the superlattice layer is divided into two with the linear portion as a boundary line. It is preferable to arrange the linear portions so that the surface areas of the regions are different from each other.
With such a wiring configuration, the polarity of the spin electrons accumulated on the larger surface area becomes dominant in one region where spin electrons having different polarities are diffused and the other region, and by extension, the spin electrons It can be effectively stored and supplied (taken out).
また、前記線状部を複数とする場合、同一形状及び相似形状のいずれかの形状の前記線状部を複数有し、一の前記線状部が隣接する他の前記線状部と並列に配されるとともに他の前記線状部と逆方向の電流を導通可能とされ、かつ、前記線状部と前記超格子層表面の外縁とで画成される3つ以上の領域のうち、一の極性のスピン電子が蓄積される前記領域の総表面積と、他の極性の前記スピン電子が蓄積される前記領域の総表面積とが異なるように前記線状部が配されるように構成することが好ましい。
このような配線構成とすると、スピン供給源としての前記線状部が前記超格子層上に密に配されることから、前記超格子層内に拡散、蓄積されるスピン電子の量を増大させることができる。Further, when the number of the linear portions is plurality, the linear portions have a plurality of shapes having the same shape or a similar shape, and one linear portion is in parallel with another adjacent linear portion. One of three or more regions arranged and capable of conducting a current in the direction opposite to that of the other linear portion and defined by the linear portion and the outer edge of the surface of the superlattice layer. The linear portion is arranged so that the total surface area of the region where the spin electrons of the same polarity are accumulated and the total surface area of the region where the spin electrons of other polarities are accumulated are different. Is preferable.
With such a wiring configuration, since the linear portion as a spin supply source is densely arranged on the superlattice layer, the amount of spin electrons diffused and accumulated in the superlattice layer is increased. be able to.
更に、前記線状部を複数とする場合、前記磁性電極が線状の磁性材料を折り返し屈曲させて複数の前記線状部を持つように構成することが好ましい。
このような配線構成とすると、前記線状部1つごとに電源を接続する必要がなく、簡易な構成とすることができる。Further, when the number of the linear portions is plurality, it is preferable that the magnetic electrode is configured to have the plurality of linear portions by folding back and bending the linear magnetic material.
With such a wiring configuration, it is not necessary to connect a power supply for each of the linear portions, and a simple configuration can be achieved.
<その他の部材>
前記その他の部材としては、本発明の効果を損なわない限り、特に制限はなく、取出電極等が挙げられる。
前記取出電極は、前記超格子層に蓄積されるスピン電子を取出し可能とされる電極である。
前記取出電極の形成材料としては、特に制限はなく、公知の電極材料から適宜選択することができる。
また、前記取出電極の形成方法としては、特に制限はなく、マスクを用いた公知の微細加工方法が挙げられる。<Other parts>
The other members are not particularly limited as long as the effects of the present invention are not impaired, and examples thereof include a take-out electrode.
The extraction electrode is an electrode capable of extracting spin electrons accumulated in the superlattice layer.
The material for forming the take-out electrode is not particularly limited, and can be appropriately selected from known electrode materials.
The method for forming the take-out electrode is not particularly limited, and examples thereof include a known microfabrication method using a mask.
なお、前記スピン蓄積装置に蓄積されたスピン電子を取出すためには、必ずしも前記取出電極を配する必要はなく、外部のスピン検出器を接触させて取出したり、前記磁性電極の各端部に形成される電気接続部にスピン伝導度の高い配線を短絡させて取出してもよい。 In addition, in order to take out the spin electrons accumulated in the spin accumulator, it is not always necessary to arrange the take-out electrode, and it is taken out by contacting an external spin detector or formed at each end of the magnetic electrode. A wire having high spin conductivity may be short-circuited to the electrical connection portion to be taken out.
本発明の実施形態の例を図面を参照しつつ、より具体的に説明する。
先ず、本発明の第1の実施形態に係るスピン蓄積装置1を図2(a)〜(c)を用いて説明する。なお、図2(a)は、第1の実施形態に係るスピン蓄積装置1の構成を説明するための上面図であり、図2(b)は、図2(a)におけるA−A’線断面図であり、図2(c)は、スピン電子の取出しについての変形例を説明するための説明図である。An example of an embodiment of the present invention will be described in more detail with reference to the drawings.
First, the
図2(a)に示すように、スピン蓄積装置1は、主として、基板2と、基板2上に配される超格子層4と、超格子層4上に配される磁性電極5とを有する。
As shown in FIG. 2A, the
超格子層4は、結晶化された合金層で形成され、図2(b)に示すように、前記合金層の結晶配向性を制御するための配向制御層3を下地として形成される。
この配向制御層3を下地として、トポロジカル絶縁層4aと電気絶縁層4bとがこの順で交互に繰返し積層され、超格子層4が構成される。
なお、超格子層4の最表層には、最表面側の電気絶縁層4bの酸化を防止するため、酸化防止層の役割を兼ねたトポロジカル絶縁層4aが形成される。The
With the
A topological insulating
磁性電極5は、超格子層4表面の外縁2点間に架け渡される線状部5aと線状部5aの各端部位置に形成される2つの電気接続部5bとを有する。
線状部5aは、上面視で超格子層4の表面領域が線状部5aを境界線として2つに分割される領域R1,R2同士で異なる表面積を持つように図2(a)中、超格子層4の右寄りの位置に配される。
また、磁性電極5は、超格子層4の面内方向と平行な方向に磁化可能とされる磁性材料で形成される。The
The
Further, the
また、本例のスピン蓄積装置1では、付属部として電極材料で形成される取出電極8が取付けられる。
取出電極8は、超格子層4上に配され、磁性電極5の線状部5aと平行な方向に延在される配線8aと配線8aの各端部位置に形成される2つの端子部8bとを有する。Further, in the
The
このように構成されるスピン蓄積装置1の動作について説明する。
先ず、超格子層4の面内方向と平行な方向に外部磁場Bを印加し、磁性電極5を磁化させる。
磁性電極5の各電気接続部5bを電気配線6で短絡し電源7から電力を供給して、磁性電極5に電流iを導通させる。
すると、線状部5aに流れる電流iの方向と直交する方向にスピン流jsが生じ、磁性電極5内のスピン電子が超格子層4内に拡散される。この時、スピン電子は、線状部5aを境界線として2つに分割された領域R1,R2とで異なる極性のスピン電子(アップスピン電子、ダウンスピン電子)がスピン流jsにより拡散されることとなる。本例では、電流iの進行方向右側にダウンスピン電子が拡散され、電流iの進行方向左側にアップスピン電子が拡散される。
超格子層4内に拡散されたスピン電子は、そのまま超格子層4内に蓄積される。蓄積されたスピン電子の極性は、超格子層4の容量差、つまり、線状部5aを境界線として2つに分割された領域R1,R2の表面積の差で決まり、領域R1よりも表面積が大きい領域R2に拡散されたアップスピン電子が優位となる。
実用的な時間制約下で超格子層4内に拡散、蓄積されるスピン電子の伝搬長Lは、極めて長くミリメートルオーダーにも達する。スピン電子の伝搬長L内に取出電極8の配線8aがあれば、スピン流jsによりスピン電子が配線8aに到達する。
すると、取出電極8では、スピン流jsに直交する方向に電位差が生じ、2つの端子部8b間を短絡することで、蓄積されたスピン電子により増幅された電流が流れる。
つまり、スピン蓄積装置1は、スピンソースとしてスピン電子の発生が可能とされるとともにスピンバッテリー(セル)としてスピン電子の蓄積が可能とされ、かつ、蓄積されたスピン電子を外部のスピントロニクスデバイスに供給することができる。
加えて、スピン蓄積装置1では、スピン電子の伝搬性に優れる超格子層4により、スピン電子蓄積、供給の応答性が良好で、かつ、超格子層4のサイズに応じてスピン蓄積容量を大容量化させることができる。The operation of the
First, an external magnetic field B is applied in a direction parallel to the in-plane direction of the
Each
Then, a spin current js is generated in a direction orthogonal to the direction of the current i flowing in the
The spin electrons diffused in the
The propagation length L of spin electrons diffused and accumulated in the
Then, in the
That is, the
In addition, in the
スピン蓄積装置1について、図2(a),(b)に示す例では、取出電極8を配する構成としたが、スピン蓄積装置1では、スピン電子の取出しに取出電極8に代えて、外部のスピン検出器10を用いることもできる。スピン検出器を用いるスピン蓄積装置の構成例を図2(c)に示す。
この図2(c)に示すように、スピン検出器10は、U字状の超格子線11と、超格子線11の底線と直交する方向に配される電極線12とで構成される。
U字状の超格子線11は、超格子で構成され、超格子層4と同様に形成することができる。また、電極線12は、電極材料で形成される。
今、磁性電極5に電流iを導電させた状態でU字状の超格子線11の端部E,Fを超格子層4表面の位置C,Dに接触させると、超格子層4内に拡散、蓄積されたスピン電子が超格子線11内に流れ込む。
すると、電極線12の端部G,Hに電位差が生じ、端部G,H間を短絡することでスピン電子に基づく電流を外部に取出すことができる。Regarding the
As shown in FIG. 2 (c), the
The
Now, when the ends E and F of the
Then, a potential difference is generated between the ends G and H of the
次に、本発明の第2の実施形態に係るスピン蓄積装置20を図3を用いて説明する。なお、図3は、第2の実施形態に係るスピン蓄積装置の概略構成を示す説明図である。
図3に示すようにスピン蓄積装置20は、主として基板22と、超格子層24と、磁性電極25とを有して構成され、磁性電極25を除く、基板22、超格子層24及びその他の部は、第1の実施形態に係るスピン蓄積装置1について説明した事項と同様の構成で形成される。
磁性電極25は、線状部25aと電気接続部25bとを有し、線状部25aがスピン蓄積装置1の磁性電極1の線状部5aと異なり、屈曲させた線形状を持つ。
このように構成される場合でも、2つの電気接続部25b間を流れる電流の進行方向右側と左側とで異なる極性のスピン電子が超格子層24内に拡散され、線状部25aを境界線として分割される超格子層24の領域R3,R4とで異なる極性のスピン電子が蓄積されることとなる。
なお、本例では、線状部25aが屈曲させた線形状を持つこととしたが、変形例として湾曲させた線形状とした場合でも、同様の作用が得られる。Next, the
As shown in FIG. 3, the
The
Even in such a configuration, spin electrons having different polarities on the right side and the left side in the traveling direction of the current flowing between the two
In this example, the
次に、本発明の第3の実施形態に係るスピン蓄積装置30を図4を用いて説明する。なお、図4は、第3の実施形態に係るスピン蓄積装置の概略構成を示す説明図である。
図4に示すようにスピン蓄積装置30は、主として基板32と、超格子層34と、2つの磁性電極35,35’とを有して構成され、基板32、超格子層34、個々の磁性電極35,35’及びその他の部は、第1の実施形態に係るスピン蓄積装置1について説明した事項と同様の構成で形成される。
スピン蓄積装置30では、スピン蓄積装置1と異なり、磁性電極35,35’の2つの磁性電極が配される。
2つの磁性電極35,35’は、同一形状の線状部35a,35a’を有し、線状部35aが隣接する線状部35a’と並列に配され、かつ、線状部35a,35a’と超格子層表面の外縁とで画成される3つの領域R4〜R6のうち、一の極性のスピン電子が蓄積される領域R5の表面積と、他の極性のスピン電子が蓄積される領域R4,R6の総表面積が異なるように線状部35a,35a’が配される。Next, the
As shown in FIG. 4, the
In the
The two
今、磁性電極35の2つの電気接続部35bを第1電源と接続して線状部35aに電流を流し、磁性電極35’の2つの電気接続部35b’を第2電源と接続して線状部35a’に線状部35aと逆方向の電流を流すと、各電流の進行方向右側に一の極性のスピン電子が拡散され、進行方向左側に他の極性のスピン電子が拡散される。
したがって、超格子層34の領域R4及び領域R6に同一極性のスピン電子が拡散、蓄積され、超格子層34の領域R5に、領域R4及び領域R6に拡散、蓄積されるスピン電子と異なる極性のスピン電子が拡散、蓄積されることとなる。
このようなスピン蓄積装置30では、スピン供給源としての磁性電極35,35’が超格子層34上に密に配されることから、超格子層34内に拡散、蓄積されるスピン電子の量を増大させることができる。
なお、本例では、磁性電極が2つの線状部35a,35a’とで2つの線状部を有することとしたが、3つ以上の線状部を有することとしてもよい。Now, the two
Accordingly, spin-spin electrons of the same polarity in the region R 4 and region R 6 of the
In such a
In this example, the magnetic electrode has two
次に、本発明の第4の実施形態に係るスピン蓄積装置40を図5を用いて説明する。なお、図5は、第4の実施形態に係るスピン蓄積装置の概略構成を示す説明図である。
図5に示すようにスピン蓄積装置40は、主として基板42と、超格子層44と、磁性電極45とを有して構成され、磁性電極45を除く基板42、超格子層44及びその他の部は、第3の実施形態に係るスピン蓄積装置30について説明した事項と同様の構成で形成される。
スピン蓄積装置40では、スピン蓄積装置30と異なり、同一形状の線状部45a1〜45a4の4つの線状部を有するとともに、線状部45a1〜45a4のそれぞれが、隣接する他の線状部と並列に配されるとともに隣接する他の線状部と逆方向の電流を導通可能とされ、かつ、線状部45a1〜45a4と超格子層44表面の外縁とで画成される5つの領域R7〜R11のうち、一の極性のスピン電子が蓄積される領域R7,R9,R11の総表面積と、他の極性のスピン電子が蓄積される領域R8,R10の総表面積とが異なるように線状部45a1〜45a4が配される。
また、スピン蓄積装置40では、スピン蓄積装置30と異なり、隣接する線状部同士が電流の進行方向終端側又は始端側の端部位置で接続されるように1本の線状の磁性材料を超格子層44の外周位置で折り返し屈曲させた構造を持つ。Next, the
As shown in FIG. 5, the
Unlike the
Further, in the
今、磁性電極45の2つの電気接続部45bを電源と接続して線状部45a1〜45a4に電流を流すと、電流の進行方向右側に一の極性のスピン電子が拡散され、進行方向左側に他の極性のスピン電子が拡散される。
したがって、超格子層44の領域R7,R9,R11に同一極性のスピン電子が拡散され、超格子層44の領域R8,R10に、領域R7,R9,R11に拡散、蓄積されるスピン電子と異なる極性のスピン電子が拡散されることとなる。Now, when the two
Therefore, spin electrons of the same polarity are diffused in the regions R 7 , R 9 and R 11 of the
第4の実施形態に係るスピン蓄積装置の動作状況を図6を用いて説明する。なお、図6は、第4の実施形態に係るスピン蓄積装置の動作状況を示す説明図である。
この図6に示すように、磁性電極45の2つの電気接続部45bを電気配線46を介して電源47と接続し電流iを流すと、外部磁場Bからの磁場の印加により磁化された磁性電極45から電流iと直交する方向にスピン流が生じ、磁性電極45から超格子層44内にスピン電子が拡散される。
電流iの進行方向右側にダウンスピン電子が拡散され、進行方向左側にアップスピン電子が拡散されるとすると、超格子層44の領域R7,R9,R11にアップスピン電子が拡散され、超格子層44の領域R8,R10にダウンスピン電子が拡散されることとなる。
ここで、領域R7,R9,R11の総表面積と、他の極性のスピン電子が蓄積される領域R8,R10の総表面積とが異なるように線状部45a1〜45a4が配され、領域R8,R10の総表面積よりも領域R7,R9,R11の総表面積が大きく設定されることから、領域R7,R9,R11に拡散されるアップスピン電子の蓄積量が優位となる。
磁性電極45に電流iを導電させた状態で、第1の実施形態において説明したスピン検出器(図2(c)参照)のU字状の超格子線11の端部E,Fを超格子層44表面の位置C,Dに接触させると、超格子層44内に拡散、蓄積されたスピン電子が超格子線11内に流れ込み、電極線12の端部G,H間を短絡することでスピン電子に基づく電流を外部に取出すことができる。The operating state of the spin accumulator according to the fourth embodiment will be described with reference to FIG. Note that FIG. 6 is an explanatory diagram showing an operating state of the spin accumulator according to the fourth embodiment.
As shown in FIG. 6, when the two
Assuming that the downspin electrons are diffused to the right side in the traveling direction of the current i and the upspin electrons are diffused to the left side in the traveling direction, the upspin electrons are diffused in the regions R 7 , R 9 , and R 11 of the
Here, the linear portions 45a 1 to 45a 4 are formed so that the total surface area of the regions R 7 , R 9 and R 11 and the total surface area of the regions R 8 and R 10 where spin electrons of other polarities are accumulated are different. Since the total surface area of the regions R 7 , R 9 , and R 11 is set to be larger than the total surface area of the regions R 8 and R 10 , the upspin electrons diffused in the regions R 7 , R 9 , and R 11 are arranged. The accumulated amount of is dominant.
With the current i conducted to the
このように構成されるスピン蓄積装置40では、スピン供給源としての磁性電極45の線状部45a1〜45a4が超格子層44上に密に配されることから、超格子層44内に拡散、蓄積されるスピン電子の量を増大させることができる。
加えて、スピン蓄積装置40では、磁性電極45が線状の磁性材料を折り返し屈曲させて複数の線状部45a1〜45a4を持つ構造とされることから、スピン蓄積装置30のように1つの線状部ごとに電源(第1電源、第2電源)を接続する必要がなく、簡易な構成とすることができる。In the
In addition, in the
(実施例1)
図2(c)に示すスピン蓄積装置1の構成に準じて実施例1に係るスピン蓄積装置1を作製した。具体的な製造条件は、次の通りである。
先ず、スパッタリング装置(芝浦メカトロニクス社製、4EP−LL、3インチターゲットを3個搭載)に基板2としての厚みが280μmの非磁性サファイヤ基板(信光社製)を移し、真空背圧を1.0×10−4Pa、温度を25℃、RFパワーを100Wとする条件下でシリコン材(三菱マテリアル社製、BドープSi)をターゲットに用いたスパッタリングを行い、前記非磁性サファイヤ基板上に下地層3としてのアモルファスシリコン層を30nmの厚みで形成した。
次いで、この状態の前記非磁性サファイヤ基板を前記スパッタリング装置から取出し、縦3mm×横15mmの窓が空けられたCuNi製の金属ステンシルマスク(メルテック社製、厚さ70μm)を被せた後、再び、前記スパッタリング装置に移した。
次いで、真空背圧が1.0×10−4Paになるのを待ってから、100WのRFパワーで表面クリーニングを行い、前記非磁性サファイヤ基板上の表面酸化膜を十分取り除いた。
次いで、真空背圧を維持し、温度を25℃、RFパワーを20Wとする条件でSb2Te3合金材(三菱マテリアル社製、純度99.9%)をターゲットに用いたスパッタリングを行い、前記金属ステンシルマスクの窓を通じて前記アモルファスシリコン層上にトポロジカル絶縁層4aとしてのSb2Te3合金層(一層目)を3.0nmの厚みで形成した。また、形成後、210℃で加熱し、Sb2Te3合金層を結晶化させた。
次いで、真空背圧を維持し、温度を210℃に保持しながら、RFパワーを20Wとする条件でGeTe合金材(三菱マテリアル社製、純度99.9%)をターゲットに用いたスパッタリングを行い、前記金属ステンシルマスクの窓を通じて前記Sb2Te3合金層上に電気絶縁層4bとしてのGeTe合金層(1層目)を0.8nmの厚みで形成するとともに結晶化させた。
次いで、厚みの条件を3.0nmから1.0nmに変更したこと以外は、前記1層目と同様の条件で2層目以降の前記Sb2Te3合金層を形成するとともに、厚みの条件(0.8nm)を含めて前記1層目と同様の条件で2層目以降の前記GeTe合金層を形成し、前記Sb2Te3合金層と前記GeTe合金層とが交互に6層ずつ積層され、合計12層の積層構造を持つ超格子層(超格子層4)を作製した。
なお、前記超格子層の最表層となる前記GeTe合金層上には、前記GeTe合金層の酸化防止のため、厚みの条件を3.0nmから4.0nmに変更したこと以外は、前記1層目と同様の条件で形成した前記Sb2Te3合金層(酸化防止層)を形成している。
次いで、この状態の前記非磁性サファイヤ基板を室温まで冷却した後、前記スパッタリング装置から取出し、前記金属ステンシルマスクを縦5mm×横100μmの窓が空けられた電極形成用ステンシルマスク(メルテック社製、厚さ70μm)に取替えた。この際、前記電極形成用ステンシルマスクは、線状部5aとしての磁性電極線が前記超格子層の表面領域を1:2(R1:R2、R1,R2について図2(c)参照)の面積割合で分割するように被せた。
この状態の前記非磁性サファイヤ基板を再び前記スパッタリング装置に移して真空引きを行い、真空背圧が1.0×10−4Paになるのを待ってから、温度を25℃、RFパワーを100Wとする条件でパーマロイ合金材(三菱マテリアル社製、純度99.9%、Ni80at%Fe20at%)をターゲットに用いたスパッタリングを行い、前記磁性電極線を40nmの厚みで形成した。
以上により、実施例1に係るスピン蓄積装置を作製した。(Example 1)
The
First, a non-magnetic sapphire substrate (manufactured by Shinko Co., Ltd.) having a thickness of 280 μm as the
Next, the non-magnetic sapphire substrate in this state was taken out from the sputtering apparatus, covered with a CuNi metal stencil mask (Meltech, 70 μm thick) having a window of 3 mm in length × 15 mm in width, and then again. It was transferred to the sputtering apparatus.
Next, after waiting for the vacuum back pressure to reach 1.0 × 10 -4 Pa, surface cleaning was performed with an RF power of 100 W to sufficiently remove the surface oxide film on the non-magnetic sapphire substrate.
Next, sputtering was performed using an Sb 2 Te 3 alloy material (manufactured by Mitsubishi Materials, 99.9% purity) as a target under the conditions that the vacuum back pressure was maintained, the temperature was 25 ° C., and the RF power was 20 W. An Sb 2 Te 3 alloy layer (first layer) as the topological insulating
Next, while maintaining the vacuum back pressure and maintaining the temperature at 210 ° C., sputtering was performed using a GeTe alloy material (manufactured by Mitsubishi Materials Corporation, purity 99.9%) as a target under the condition that the RF power was 20 W. A GeTe alloy layer (first layer) as an electrically insulating
Next, except that the thickness condition was changed from 3.0 nm to 1.0 nm, the Sb 2 Te 3 alloy layer of the second and subsequent layers was formed under the same conditions as the first layer, and the thickness condition ( 0.8 nm), including forming the GeTe alloy layer of the second and subsequent layers in the same conditions as the first layer, and the Sb 2 Te 3 alloy layer and the GeTe alloy layer is laminated by six layers alternately , A superlattice layer (superlattice layer 4) having a laminated structure of 12 layers in total was produced.
The one layer on the GeTe alloy layer, which is the outermost layer of the superlattice layer, except that the thickness condition was changed from 3.0 nm to 4.0 nm in order to prevent oxidation of the GeTe alloy layer. The Sb 2 Te 3 alloy layer (antioxidant layer) formed under the same conditions as the eyes is formed.
Next, after cooling the non-magnetic sapphire substrate in this state to room temperature, the metal stencil mask was taken out from the sputtering apparatus, and the metal stencil mask was opened with a window of 5 mm in length × 100 μm in width. It was replaced with 70 μm). At this time, the electrode forming a stencil mask, the magnetism electrode wire as the
The non-magnetic sapphire substrate in this state is transferred to the sputtering device again to perform vacuuming , and after waiting for the vacuum back pressure to reach 1.0 × 10 -4 Pa, the temperature is 25 ° C. and the RF power is 100 W. Sputtering was performed using a permalloy alloy material (manufactured by Mitsubishi Materials Corporation, purity 99.9%, Ni80at% Fe20at%) as a target to form the magnetic electrode wire with a thickness of 40 nm.
As described above, the spin accumulator according to Example 1 was manufactured.
実施例1に係るスピン蓄積装置に対し、スピン蓄積の確認試験を行った。
スピン電子の検出には、図2(c)を用いて説明したスピン検出器10を用いる。具体的には、U字状の超格子線11が前記超格子層と同様の積層構造とされ、超格子線11の底線と直交する方向に配される白金電極線12が厚み40nmで形成されたものを用いた。また、超格子線11の端子E−F間の間隔は、1.0mmとされる。
このスピン検出器10は、スピン電子が蓄積された状態の前記超格子層に接触させると、超格子線11にスピン流が流れ込み、逆スピンホール効果によって白金電極12の各端部G,H間に電位差を生じさせる。よって、各端部G,Hを電圧計に接続し、各端部G,H間に流れる通常の電流の電圧を検出することで、前記超格子層に蓄積されたスピン電子の有無及び量が検出される。
また、このスピン検出器10を用いた検出手法では、蓄積されるアップスピン電子とダウンスピン電子とが対となって打ち消し合うことから、打ち消されない分のスピン電子に基づく電流が検出される。A confirmation test of spin accumulation was performed on the spin accumulation device according to Example 1.
For the detection of spin electrons, the
When the
Further, in the detection method using the
確認試験では、先ず、実施例1に係るスピン蓄積装置に対し、線状部5aとしての前記磁性電極線の延在方向と平行な方向(図2(c)中のB参照)で0.5Tの磁場を印加し、前記磁性電極を磁化させた。
次いで、前記磁性電極線間に1.0mAの直流電流を流した状態で5分間経過させた。
次いで、端子E,F間の中間位置で前記磁性電極線を跨ぐようにして、スピン検出器10の端子E,Fを実施例1に係るスピン蓄積装置の前記超格子層表面の位置C,Dと接触させた。
すると、前記電圧計は、140μV〜150μVの値の電圧を指示した。
また、前記磁性電極線間に流れる1.0mAの電流の通電を瞬時に停止したところ、前記電圧計の指示値は、数秒以内に0Vとなった。
これらのことから、実施例1に係るスピン蓄積装置では、短時間でスピン電子が拡散、蓄積されることが確認される。加えて、線状部5aとしての磁性電極線が前記超格子層の表面領域を1:2(R1:R2、領域R1,R2について図2(c)参照)の面積割合で分割するように配されることに伴い、アップスピン電子とダウンスピン電子との間に蓄積量の差が生じており、表面積の大きい側の領域(領域R2、図2(c)参照)では、表面積の小さい側の領域(領域R1、図2(c)参照)の幅を超える距離にまでスピン電子が拡散、蓄積されることが確認される。更に、蓄積されたスピン電子は、短時間で外部に取出し可能であることが確認される。In the confirmation test, first, with respect to the spin accumulator according to the first embodiment, 0.5 T in a direction parallel to the extending direction of the magnetic electrode wire as the
Then, a DC current of 1.0 mA was passed between the magnetic electrode wires for 5 minutes.
Next, the terminals E and F of the
Then, the voltmeter indicated a voltage having a value of 140 μV to 150 μV.
Further, when the energization of the 1.0 mA current flowing between the magnetic electrode wires was instantaneously stopped, the indicated value of the voltmeter became 0 V within a few seconds.
From these facts, it is confirmed that in the spin accumulator according to the first embodiment, spin electrons are diffused and accumulated in a short time. In addition, the magnetic electrode wire as the
(参考実施例1)
前記電極形成用ステンシルマスクの配置により、線状部5aとしての前記磁性電極線により分割される前記超格子層の表面領域の面積割合(R1:R2、領域R1,R2について図2(c)参照)を1:2から1:1に変更したこと以外は、実施例1と同様にして参考実施例1に係るスピン蓄積装置を作製した。
参考実施例1に係るスピン蓄積装置に対し、実施例1に係るスピン蓄積装置に対する方法と同一の方法で、スピン蓄積の確認試験を行ったところ、スピン検出器10を用いた前記電圧計の指示値は、ほぼ1μV以下であった。
このことと実施例1に対する確認試験との対比から、前記磁性電極線により分割された2つの前記超格子層の表面領域の面積割合(R1:R2)を1:1としたことに基づき、前記磁性電極線の配線位置を境界線として前記超格子層内にアップスピン電子とダウンスピン電子とがほぼ同量発生したことが推察される。
(Reference Example 1)
Wherein the arrangement of the electrodes for forming a stencil mask, the area ratio of the surface area of the superlattice layer which is divided by the magnetic electrode wire as the
To spin accumulation device according to Reference Example 1, in an identical manner with respect to the spin accumulation device according to
From comparison with confirmation tests this as for Example 1, the area ratio of the surface area of the magnetic electrodes two of said superlattice layer divided by lines: a (
(比較例1)
前記超格子層に代えて、厚みが15nmで単層のSb2Te3合金層を前記超格子層の前記Sb2Te3合金層の形成方法と同様の形成方法で形成したこと以外は、実施例1と同様にして比較例1に係るスピン蓄積装置を作製した。(Comparative Example 1)
Instead of the superlattice layer, a single Sb 2 Te 3 alloy layer having a thickness of 15 nm was formed by the same forming method as that of the Sb 2 Te 3 alloy layer of the superlattice layer. The spin accumulator according to Comparative Example 1 was produced in the same manner as in Example 1.
(比較例2)
前記超格子層に代えて、結晶方位が<111>方向に高い配向性を持ち、厚みが15nmで単層のGeTe合金層を前記超格子層の前記GeTe合金層の形成方法に準じて形成したこと以外は、実施例1と同様にして比較例2に係るスピン蓄積装置を作製した。(Comparative Example 2)
Instead of the superlattice layer, a single GeTe alloy layer having a crystal orientation of <111> and a thickness of 15 nm was formed according to the method for forming the GeTe alloy layer of the superlattice layer. Except for this, the spin accumulator according to Comparative Example 2 was produced in the same manner as in Example 1.
(比較例3)
前記超格子層に代えて、前記スパッタリング装置を用いて厚みが15nmで単層の銅層を形成したこと以外は、実施例1と同様にして比較例3に係るスピン蓄積装置を作製した。(Comparative Example 3)
The spin accumulator according to Comparative Example 3 was produced in the same manner as in Example 1 except that a single copper layer having a thickness of 15 nm was formed by using the sputtering apparatus instead of the superlattice layer.
(比較例4)
前記超格子層に代えて、前記スパッタリング装置を用いて厚みが15nmで単層のアルミニウム層を形成したこと以外は、実施例1と同様にして比較例4に係るスピン蓄積装置を作製した。(Comparative Example 4)
The spin accumulator according to Comparative Example 4 was produced in the same manner as in Example 1 except that a single aluminum layer having a thickness of 15 nm was formed by using the sputtering apparatus instead of the superlattice layer.
(比較例5)
前記超格子層に代えて、前記スパッタリング装置を用いて厚みが15nmで単層の鉄層を形成したこと以外は、実施例1と同様にして比較例5に係るスピン蓄積装置を作製した。(Comparative Example 5)
The spin accumulator according to Comparative Example 5 was produced in the same manner as in Example 1 except that a single iron layer having a thickness of 15 nm was formed by using the sputtering apparatus instead of the superlattice layer.
比較例1〜5に係る各スピン蓄積装置に対し、実施例1に係るスピン蓄積装置に対する方法と同一の方法で、スピン蓄積の確認試験を行った。
試験結果を下記表1にまとめて示す。For each spin accumulator according to Comparative Examples 1 to 5, a spin accumulation confirmation test was conducted by the same method as for the spin accumulator according to Example 1.
The test results are summarized in Table 1 below.
表1に示すように、比較例1〜5に係る各スピン蓄積装置に対して実施例1に係るスピン蓄積装置の方が、スピン評価電圧の値が桁違いで高く、スピン伝導層を合金層の単層及び単一金属層の単層で形成するよりも前記超格子層で形成する方が、顕著に優れたスピン蓄積特性及びスピン供給(取出)特性を得ることができる。 As shown in Table 1, the spin evaluation voltage value of the spin accumulator according to Example 1 is an order of magnitude higher than that of each spin accumulator according to Comparative Examples 1 to 5, and the spin conduction layer is an alloy layer. It is possible to obtain remarkably excellent spin accumulation characteristics and spin supply (extraction) characteristics by forming the superlattice layer rather than forming the single layer and the single layer of the single metal layer.
(実施例2)
窓形状の異なる電極形成用ステンシルマスクを用い、図2(c)に示すスピン蓄積装置1の構成に代えて、図6に示すスピン蓄積装置40の構成に準じた構成としたこと以外は、実施例1と同様にして実施例2に係るスピン蓄積装置を作製した。
ここで、実施例2に係るスピン蓄積装置では、前記磁性電極配線が前記超格子層上を4回横切る形で配され、前記超格子層の表面領域が5つの領域に分割される(図6中の領域R7〜R11参照)。図6中の領域R7〜R11に相当する5つの領域の面積割合は、前記磁性電極配線の配線間隔により、2:3:5:3:2(R7:R8:R9:R10:R11)とされる。(Example 2)
The stencil masks for forming electrodes having different window shapes were used, and the configuration was changed to the configuration of the
Here, in the spin storage device according to the second embodiment, the magnetic electrode wiring is arranged so as to cross the superlattice layer four times, and the surface region of the superlattice layer is divided into five regions (FIG. 6). See regions R 7 to R 11 in the middle). The area ratio of the five regions corresponding to the regions R 7 to R 11 in FIG. 6 is 2: 3: 5: 3: 2 (R 7 : R 8 : R 9 : R) depending on the wiring spacing of the magnetic electrode wiring. 10 : R 11 ).
実施例2に係るスピン蓄積装置に対し、実施例1に係るスピン蓄積装置に対する確認試験に準じた方法で、スピン蓄積の確認試験を行った。
具体的には、図6に示す線状部45a1〜45a4としての前記各磁性電極線の延在方向と平行な方向(図6中のB参照)で0.5Tの磁場を印加し、前記各磁性電極を磁化させた。
次いで、前記磁性電極線間に1.0mAの直流電流を流した状態で5分間経過させた。
次いで、端子E,F間の中間位置で前記磁性電極線(図6中の線状部45a3に相当)を跨ぐようにして、スピン検出器10の端子E,Fを実施例2に係るスピン蓄積装置の前記超格子層表面の位置C,Dと接触させた。
すると、前記電圧計は、200μVの値の電圧を指示した。
また、前記磁性電極線間に流れる1.0mAの電流の通電を瞬時に停止したところ、前記電圧計の指示値は、数秒以内に0Vとなった。
これらのことから、実施例2に係るスピン蓄積装置では、実施例1に係るスピン蓄積装置と同様に、優れたスピン蓄積特性及びスピン供給(取出)特性を有することが確認される。
また、前記磁性電極線が前記超格子層を1回横切る構成の実施例1に係るスピン蓄積装置(スピン評価電圧:140μV〜150μV)に対し、実施例2に係るスピン蓄積装置では、前記磁性電極線が前記超格子層を4回横切る構成とされ、スピン供給源としての前記磁性電極線が前記超格子層上に密に配されることから、前記超格子層内に拡散、蓄積されるスピン電子の量が増大し、より高いスピン評価電圧が得られている(スピン評価電圧:200μV)。A spin accumulation confirmation test was performed on the spin storage device according to Example 2 by a method similar to the confirmation test for the spin storage device according to Example 1.
Specifically, a magnetic field of 0.5 T is applied in a direction parallel to the extending direction of each of the magnetic electrode wires as the linear portions 45a 1 to 45a 4 shown in FIG. 6 (see B in FIG. 6). Each of the magnetic electrodes was magnetized.
Then, a DC current of 1.0 mA was passed between the magnetic electrode wires for 5 minutes.
Next, the terminals E and F of the
Then, the voltmeter indicated a voltage with a value of 200 μV.
Further, when the energization of the 1.0 mA current flowing between the magnetic electrode wires was instantaneously stopped, the indicated value of the voltmeter became 0 V within a few seconds.
From these facts, it is confirmed that the spin accumulator according to the second embodiment has excellent spin accumulation characteristics and spin supply (extraction) characteristics as well as the spin accumulator according to the first embodiment.
Further, in contrast to the spin storage device (spin evaluation voltage: 140 μV to 150 μV) according to the first embodiment in which the magnetic electrode wire crosses the super lattice layer once, the magnetic electrode in the spin storage device according to the second embodiment. Since the wire is configured to cross the super lattice layer four times and the magnetic electrode wire as a spin supply source is densely arranged on the super lattice layer, the spin diffused and accumulated in the super lattice layer. The amount of electrons has increased, and a higher spin evaluation voltage has been obtained (spin evaluation voltage: 200 μV).
(参考実施例2)
前記電極形成用ステンシルマスクの配置により、線状部45a1〜45a4としての前記磁性電極線により分割される前記超格子層の表面領域の面積割合(R7:R8:R9:R10:R11、領域R7〜R11について図6参照)を2:3:5:3:2から全て均等に3:3:3:3:3に変更したこと以外は、実施例2と同様にして参考実施例2に係るスピン蓄積装置を作製した。
参考実施例2に係るスピン蓄積装置に対し、実施例2に係るスピン蓄積装置に対する方法と同一の方法で、スピン蓄積の確認試験を行ったところ、スピン検出器10を用いた前記電圧計の指示値は、1μV以下であった。
このことと実施例1に対する確認試験との対比から、前記磁性電極線により分割された2つの前記超格子層の表面領域の面積割合(R7:R8:R9:R10:R11)を全て均等に3:3:3:3:3としたことに基づき、前記磁性電極線の配線位置を境界線として前記超格子層内にアップスピン電子とダウンスピン電子とがほぼ同量発生したことが推察される。
即ち、領域R7,R9,R11でアップスピン電子が蓄積され、領域R8,R10でダウンスピン電子が蓄積されたとすると、領域R9では、線状部45a2,45a3に相当する2つの前記磁性電極線からのスピン供給を受けて領域R7,R11の2倍量のスピン量となり、また、領域R8,R10でも、それぞれ線状部45a1〜45a4に相当する2つの前記磁性電極線からのスピン供給を受けて領域R7,R11の2倍量のスピン量となることから、アップスピン電子及びダウンスピン電子の蓄積量が均衡したものと考えられる。
したがって、蓄積されるスピン電子を分割された領域の表面積に依存させてコントロールすることができ、延いては、目的とする極性のスピン電子及びその蓄積量をコントロールすることができる。
(Reference Example 2)
The area ratio of the surface region of the superlattice layer divided by the magnetic electrode wires as the linear portions 45a 1 to 45a 4 due to the arrangement of the electrode forming stencil mask (R 7 : R 8 : R 9 : R 10). : R 11 and regions R 7 to R 11 ( see FIG. 6) are all evenly changed from 2: 3: 5: 3: 2 to 3: 3: 3: 3: 3, as in Example 2. the spin accumulation device according to reference example 2 in the to prepare.
To spin accumulation device according to Reference Example 2, in an identical manner with respect to the spin accumulation device according to the second embodiment was subjected to a confirmation test spin accumulation, indication of the voltmeter using
From the comparison between this and the confirmation test for Example 1, the area ratio of the surface region of the two superlattice layers divided by the magnetic electrode wire (R 7 : R 8 : R 9 : R 10 : R 11 ). Was set to 3: 3: 3: 3: 3 evenly, and approximately the same amount of upspin electrons and downspin electrons were generated in the superlattice layer with the wiring position of the magnetic electrode wire as a boundary line. It is inferred that.
That is up-spin electrons are accumulated in the regions R 7, R 9, R 11, when a down-spin electrons are accumulated in the regions R 8, R 10, in the region R 9, corresponds to the
Therefore, the accumulated spin electrons can be controlled depending on the surface area of the divided region, and the spin electrons of the desired polarity and the accumulated amount thereof can be controlled.
(実施例3)
前記磁性電極線の構成材を前記パーマロイ合金(面内磁化)からTbFeCo(面直磁化)に変更したこと以外は、実施例2と同様にして実施例3に係るスピン蓄積装置を作製した。(Example 3)
The spin accumulator according to Example 3 was produced in the same manner as in Example 2 except that the constituent material of the magnetic electrode wire was changed from the permalloy alloy (in-plane magnetization) to TbFeCo (plane direct magnetization).
実施例3に係るスピン蓄積装置に対し、上方から前記超格子層の表面に直交する方向(面直方向)で0.5Tの磁場を印加して前記磁性電極線を磁化させたこと以外は、実施例2に係るスピン蓄積装置に対する方法と同一の方法で、スピン蓄積の確認試験を行ったところ、スピン検出器10を用いた前記電圧計の指示値が810μVとなった。
このように前記磁性電極線の構成材を好適材料に変更することで、より優れたスピン蓄積特性及び供給(取出)特性を得ることもできる。Except for the fact that the magnetic electrode wire was magnetized by applying a magnetic field of 0.5 T from above to the spin accumulator according to the third embodiment in a direction orthogonal to the surface of the superlattice layer (direct plane direction). When a confirmation test of spin accumulation was performed by the same method as the method for the spin accumulation device according to Example 2, the indicated value of the voltmeter using the
By changing the constituent material of the magnetic electrode wire to a suitable material in this way, more excellent spin accumulation characteristics and supply (extraction) characteristics can be obtained.
1,20,30,40 スピン蓄積装置
2,22,32,42 基板
3 配向制御層
4,24,34,44 超格子層
5,25,35,35’45 磁性電極
5a,25a,35a,35a’45a1〜45a4 線状部
5b,25b,35b,35b’45b 電気接続部
6 電気配線
7 電源
8 取出電極
8a 配線
8b 端子部
10 スピン検出器
11 超格子線
12 電極線
51,52 結晶合金層
51a,52a 隣接面
1,20,30,40
Claims (10)
前記基板上に配され、トポロジカル絶縁性を示し合金材料で形成されるトポロジカル絶縁層と、電気絶縁性を示し前記トポロジカル絶縁層と異なる合金材料で形成される電気絶縁層とがこの順で交互に繰返し積層される超格子層と、
前記超格子層上に配されるとともに前記超格子層表面の外縁2点間に架け渡される線状部を少なくとも1つ有する磁性電極と、
を有することを特徴とするスピン蓄積装置。With the board
The topological insulating layer arranged on the substrate and showing topological insulation and formed of an alloy material and the electrically insulating layer showing electrical insulation and formed of an alloy material different from the topological insulating layer are alternately arranged in this order. The super lattice layer that is repeatedly laminated and
A magnetic electrode arranged on the superlattice layer and having at least one linear portion straddled between two outer edges of the surface of the superlattice layer.
A spin accumulator characterized by having.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018098535 | 2018-05-23 | ||
JP2018098535 | 2018-05-23 | ||
PCT/JP2019/014416 WO2019225160A1 (en) | 2018-05-23 | 2019-04-01 | Spin accumulation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019225160A1 JPWO2019225160A1 (en) | 2020-12-17 |
JP6980318B2 true JP6980318B2 (en) | 2021-12-15 |
Family
ID=68615564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020521066A Active JP6980318B2 (en) | 2018-05-23 | 2019-04-01 | Spin accumulator |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6980318B2 (en) |
WO (1) | WO2019225160A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023163167A1 (en) * | 2022-02-28 | 2023-08-31 | 国立大学法人東京大学 | Single crystal thin film of compound having rock salt-type structure, and production method therefor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5590488B2 (en) * | 2010-08-27 | 2014-09-17 | 独立行政法人理化学研究所 | Current-spin current conversion element |
JP5750791B2 (en) * | 2012-02-21 | 2015-07-22 | 国立研究開発法人産業技術総合研究所 | Spin electronic memory and spin electronic circuit |
EP2741295B1 (en) * | 2012-12-04 | 2016-03-02 | Imec | Spin transfer torque magnetic memory device |
JP6124320B2 (en) * | 2013-11-15 | 2017-05-10 | 国立研究開発法人産業技術総合研究所 | Spin electronic memory, information recording method and information reproducing method |
JP6238495B2 (en) * | 2014-05-12 | 2017-11-29 | 国立研究開発法人産業技術総合研究所 | Crystal alignment layer stacked structure, electronic memory, and method of manufacturing crystal alignment layer stacked structure |
JP2016111051A (en) * | 2014-12-02 | 2016-06-20 | 住友電気工業株式会社 | Magnetic semiconductor device |
US10543545B2 (en) * | 2015-03-16 | 2020-01-28 | National Institute Of Advanced Industrial Science And Technology | Method of initializing multiferroic element |
JP7024204B2 (en) * | 2017-04-21 | 2022-02-24 | Tdk株式会社 | Spin current magnetization rotating element, magnetoresistive element and magnetic memory |
-
2019
- 2019-04-01 JP JP2020521066A patent/JP6980318B2/en active Active
- 2019-04-01 WO PCT/JP2019/014416 patent/WO2019225160A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2019225160A1 (en) | 2020-12-17 |
WO2019225160A1 (en) | 2019-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6572513B2 (en) | Magnetic memory element | |
US10559747B1 (en) | Topological insulator-based high efficiency switching of magnetic unit, method and applications | |
US7679155B2 (en) | Multiple magneto-resistance devices based on doped magnesium oxide | |
JP2018073934A (en) | Spin orbital torque magnetization reversal element and magnetic memory | |
US10763430B2 (en) | Method for stabilizing spin element and method for manufacturing spin element | |
KR101939005B1 (en) | Magnetic tunnel junctions | |
JP5144569B2 (en) | Spin transistor and logic circuit device | |
US20170200885A1 (en) | Magnetic Memory Device | |
JP6980318B2 (en) | Spin accumulator | |
JP6066091B2 (en) | Thermoelectric conversion element and manufacturing method thereof | |
JP6565689B2 (en) | Thermoelectric conversion element, thermoelectric conversion element module, and method of manufacturing thermoelectric conversion element | |
JP3578721B2 (en) | Magnetic control element, magnetic component and memory device using the same | |
JP4659518B2 (en) | Magnetoresistive element and manufacturing method thereof | |
US20150270469A1 (en) | Thermoelectric Converting Element | |
JP5598975B2 (en) | Spin injection source and manufacturing method thereof | |
JP6299897B2 (en) | Tunnel layer | |
JP6740551B2 (en) | Method for manufacturing ferromagnetic tunnel junction, ferromagnetic tunnel junction, and magnetoresistive effect element | |
JP6774124B2 (en) | Magneto-resistive element, magnetic head and magnetic reproduction device using the magnetoresistive element | |
JP6093561B2 (en) | Spin injection electrode structure and spin transport device | |
JP2017188183A (en) | Magnetoresistance effect element and magnetic sensor | |
WO2013122023A1 (en) | Spin implantation electrode structure and spin transport element | |
JP2018022542A (en) | Magnetoresistive element, magnetic head, and magnetic reproducing device using the magnetoresistive element | |
JP2012104611A (en) | Giant magnetoresistive element and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200124 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6980318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |