JP6975207B2 - Signal measuring device and its clock synchronization method - Google Patents
Signal measuring device and its clock synchronization method Download PDFInfo
- Publication number
- JP6975207B2 JP6975207B2 JP2019118225A JP2019118225A JP6975207B2 JP 6975207 B2 JP6975207 B2 JP 6975207B2 JP 2019118225 A JP2019118225 A JP 2019118225A JP 2019118225 A JP2019118225 A JP 2019118225A JP 6975207 B2 JP6975207 B2 JP 6975207B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- measuring device
- clock frequency
- clock
- frequency error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、受信した信号の特性や状態を測定する信号測定装置に関する。 The present invention relates to a signal measuring device for measuring the characteristics and state of a received signal.
受信した信号の特性や状態を測定する信号測定装置として、例えば、移動体通信システムの基地局の電波の伝播状態を測定する信号測定装置がある。 As a signal measuring device for measuring the characteristics and state of a received signal, for example, there is a signal measuring device for measuring the propagation state of a radio wave of a base station of a mobile communication system.
第5世代移動通信システム(以下、「5G」ともいう)では、数百MHzからGHz台やミリ波帯の周波数の被測定信号を測定するため、高い周波数精度や周波数安定性が求められている。 In the 5th generation mobile communication system (hereinafter, also referred to as "5G"), high frequency accuracy and frequency stability are required in order to measure the measured signal of the frequency in the GHz range or the millimeter wave band from several hundred MHz. ..
また、正確な測定結果を得るためには、被測定信号と、信号測定装置の周波数同期を行なう必要がある。このため、内部クロックとして、信号測定装置や周囲温度に対する周波数安定の制御を行なうOCXO(Oven Controlled X'tal Oscillator)を用いることが望ましい。 Further, in order to obtain an accurate measurement result, it is necessary to synchronize the frequency of the signal to be measured with the signal measuring device. Therefore, it is desirable to use a signal measuring device or an OCXO (Oven Controlled X'tal Oscillator) that controls frequency stability with respect to the ambient temperature as the internal clock.
特許文献1には、高い周波数精度が要求される装置に使用するOCXOと、そのOCXOを使用した測定装置が記載されている。
フィールド評価を行なう上でGPS(Global Positioning System)による同期方法があるが、GPSの電波の届かない屋内などで使用する場合には、内部クロックの精度や安定性が問題となる。 There is a synchronization method by GPS (Global Positioning System) for field evaluation, but when it is used indoors where GPS radio waves do not reach, the accuracy and stability of the internal clock becomes a problem.
OCXOは、オーブンを加熱するための電力による消費電力の増加により、特にフィールドで測定を行うため電池で駆動する信号測定装置では電池持続時間が短くなってしまうという問題がある。 OCXO has a problem that the battery life is shortened in a signal measuring device driven by a battery because the measurement is performed in the field due to the increase in power consumption due to the electric power for heating the oven.
さらに、オーブンの加熱から温度安定に至るまでのウォームアップタイムの待機時間が必要であり、現地で即座に測定を開始できないという問題もある。 Further, there is a problem that a waiting time for a warm-up time from heating the oven to stabilizing the temperature is required, and measurement cannot be started immediately on site.
また、OCXOを使用する構成や、高精度高安定度の基準発振器を使用する構成や、GPS信号を受信して基準信号とする構成は、コストアップ、消費電力の増加、小型化や軽量化しにくい、などの問題がある。 In addition, a configuration that uses OCXO, a configuration that uses a reference oscillator with high accuracy and high stability, and a configuration that receives GPS signals and uses them as reference signals are difficult to increase costs, increase power consumption, and reduce size and weight. , Etc.
そこで、本発明は、被測定信号により被測定信号の送信元と信号測定装置とのクロックを同期させ、コストアップや消費電力の増加を招くことなく正確な測定結果を得ることができる信号測定装置を提供することを目的としている。 Therefore, the present invention synchronizes the clocks of the source of the measured signal and the signal measuring device with the signal to be measured, and can obtain an accurate measurement result without incurring an increase in cost or power consumption. Is intended to provide.
本発明の信号測定装置は、受信した信号の特性や状態を測定する信号測定装置であって、受信信号に含まれる所定の信号のパターンから信号送信元と前記信号測定装置とのクロック周波数の誤差を算出する周波数誤差算出部と、前記クロック周波数の誤差に基づいて内部クロックのクロック周波数を変更するクロック周波数変更部と、を備え、前記周波数誤差算出部は、NRの同じSS/PBCHブロックの異なるシンボル位置のPBCHに配置されたDMRSの位相の差から前記信号送信元と前記信号測定装置とのクロック周波数の誤差を算出するものである。 The signal measuring device of the present invention is a signal measuring device that measures the characteristics and state of a received signal, and is an error in the clock frequency between the signal transmission source and the signal measuring device from a predetermined signal pattern included in the received signal. The frequency error calculation unit includes a frequency error calculation unit for calculating the above and a clock frequency change unit for changing the clock frequency of the internal clock based on the clock frequency error, and the frequency error calculation unit has different SS / PBCH blocks having the same NR. a shall be calculated clock frequency error between the signal measuring device and the signal source from the difference in phase DMRS disposed PBCH symbol positions.
この構成により、受信信号に含まれるNRの同じSS/PBCHブロックの異なるシンボル位置のPBCHに配置されたDMRSの位相の差から信号送信元と信号測定装置とのクロック周波数の誤差が算出され、このクロック周波数の誤差に基づいて内部クロックのクロック周波数が変更される。このため、コストアップや消費電力の増加を招くことなく正確な測定結果を得ることができる。 With this configuration, the clock frequency error between the signal source and the signal measuring device is calculated from the phase difference of the DMRS arranged in the PBCH at different symbol positions of the SS / PBCH block having the same NR contained in the received signal. The clock frequency of the internal clock is changed based on the clock frequency error. Therefore, accurate measurement results can be obtained without increasing the cost and power consumption.
また、本発明のクロック同期方法は、受信した信号の特性や状態を測定する信号測定装置のクロック同期方法であって、受信信号に含まれる所定の信号のパターンから信号送信元と前記信号測定装置とのクロック周波数の誤差を算出するステップと、前記クロック周波数の誤差に基づいて内部クロックのクロック周波数を変更するステップと、を備え、前記クロック周波数の誤差を算出するステップは、NRの同じSS/PBCHブロックの異なるシンボル位置のPBCHに配置されたDMRSの位相の差から前記信号送信元と前記信号測定装置とのクロック周波数の誤差を算出するステップであるものである。 Further, the clock synchronization method of the present invention is a clock synchronization method of a signal measuring device for measuring the characteristics and state of a received signal, and is a signal transmission source and the signal measuring device based on a predetermined signal pattern included in the received signal. The step of calculating the error of the clock frequency with and the step of changing the clock frequency of the internal clock based on the error of the clock frequency is provided , and the step of calculating the error of the clock frequency is SS / with the same NR. a step der shall of calculating an error of the clock frequency of the signal measuring device and the signal source from the difference in phase DMRS disposed PBCH of different symbol positions PBCH block.
この構成により、受信信号に含まれるNRの同じSS/PBCHブロックの異なるシンボル位置のPBCHに配置されたDMRSの位相の差から信号送信元と信号測定装置とのクロック周波数の誤差が算出され、このクロック周波数の誤差に基づいて内部クロックのクロック周波数が変更される。このため、コストアップや消費電力の増加を招くことなく正確な測定結果を得ることができる。 With this configuration, the clock frequency error between the signal source and the signal measuring device is calculated from the phase difference of the DMRS arranged in the PBCH at different symbol positions of the SS / PBCH block having the same NR contained in the received signal. The clock frequency of the internal clock is changed based on the clock frequency error. Therefore, accurate measurement results can be obtained without increasing the cost and power consumption.
本発明は、コストアップや消費電力の増加を招くことなく正確な測定結果を得ることができる信号測定装置を提供することができる。 INDUSTRIAL APPLICABILITY The present invention can provide a signal measuring device capable of obtaining an accurate measurement result without causing an increase in cost and power consumption.
以下、図面を参照して、本発明の実施形態に係る信号測定装置について詳細に説明する。 Hereinafter, the signal measuring device according to the embodiment of the present invention will be described in detail with reference to the drawings.
図1において、本発明の一実施形態に係る信号測定装置1は、無線信号処理部10と、無線信号測定部11と、ユーザインターフェース部12と、制御部13とを含んで構成されている。
In FIG. 1, the signal measuring
無線信号処理部10は、アンテナ16を介して基地局2から受信した無線信号を、増幅や周波数変換などして無線信号測定部11に出力する。
The radio
無線信号測定部11は、無線信号処理部10と接続され、無線信号処理部10の出力する無線信号の復調、復号を行なうとともに、SS−RSRP(Synchronization Signal-Reference Signal Received Power)、SS−SIR(Synchronization Signal-Signal to Interference Ratio)、SS−RSRQ(Synchronization Signal-Reference Signal Received Quality)、RSSI(Received Signal Strength Indicator)、遅延プロファイルなどを測定し、測定結果を制御部13に出力するようになっている。制御部13は、無線信号測定部11からの測定結果を時刻情報などと関連付けてハードディスク等に記憶しておき、ユーザの要求によりユーザインターフェース部12に表示出力させたり、ログとしてファイルに出力したりするようになっている。
The radio
無線信号測定部11は、GPS(Global Positioning System)受信部14や内部クロック15からクロック信号を入力されるようになっている。無線信号測定部11は、GPS受信部14からのPPS(Pulse Per Second:1秒周期の信号)または内部クロック15からのクロック信号に基づいて無線信号の受信タイミングを測定するようになっている。なお、外部からGPS信号を入力するようにしてもよい。
The radio
内部クロック15は、無線信号処理部10が出力する信号の電圧に応じてクロック周波数を変更するようになっている。
The
ユーザインターフェース部12は、ユーザからの操作入力を受け付ける入力部121と、測定のパラメータの設定画面や無線信号測定部11の測定結果などを表示する表示部122とを備えている。入力部121は、タッチパッドやキーボードやプッシュボタンやロータリーノブなどによって構成される。表示部122は、液晶表示装置などによって構成される。
The
制御部13は、図示しないCPU(Central Processing Unit)と、RAM(Random Access Memory)と、ROM(Read Only Memory)と、ハードディスク装置と、入出力ポートとを備えたコンピュータユニットによって構成されている。
The
このコンピュータユニットのROM及びハードディスク装置には、各種制御定数や各種マップ等とともに、当該コンピュータユニットを制御部13として機能させるためのプログラムが記憶されている。すなわち、CPUがROM及びハードディスク装置に記憶されたプログラムを実行することにより、当該コンピュータユニットは、制御部13として機能する。なお、ハードディスク装置は、フラッシュメモリによるCF(Compact Flash)カード等であっても良い。
The ROM and the hard disk device of the computer unit store various control constants, various maps, and the like, as well as a program for causing the computer unit to function as the
制御部13の入出力ポートには、無線信号測定部11、ユーザインターフェース部12が接続され、制御部13と各部は信号の送受信をできるようになっている。
A wireless
なお、本実施形態において、無線信号測定部11は、各処理を実行するようにプログラミングされたDSP(Digital Signal Processor)等のプロセッサによって構成されている。また、無線信号処理部10は、通信モジュールによって構成されている。
In the present embodiment, the radio
このような信号測定装置1において、制御部13は、例えば、表示部122に表示させた設定画面に対する入力部121への操作入力で設定された周波数の無線信号の測定を無線信号測定部11に行なわせる。
In such a signal measuring
制御部13は、表示部122に表示させた設定画面により、測定する無線信号の中心周波数や周波数帯域幅や測定する信号数などを入力部121から入力させる。測定する無線信号の中心周波数は、複数設定可能になっている。
The
制御部13は、入力部121により入力された設定情報を無線信号測定部11に通知して、無線信号の測定を行わせる。
The
無線信号測定部11は、制御部13から設定情報を通知されると、通知された中心周波数や周波数帯域幅を無線信号処理部10に通知して、その中心周波数や周波数帯域幅の無線信号を受信させる。
When the radio
無線信号処理部10は、無線信号測定部11から中心周波数や周波数帯域幅を通知されると、その中心周波数や周波数帯域幅の無線信号を受信し、増幅や周波数変換などして無線信号測定部11に出力する。
When the radio
無線信号測定部11は、無線信号処理部10の出力する無線信号の復調、復号を行なうとともに、SS−RSRP、SS−SIR、SS−RSRQ、RSSI、遅延プロファイルなどを測定し、測定結果を制御部13に出力する。
The radio
制御部13は、無線信号測定部11の出力する測定結果に基づいて、入力部121の操作入力により選択された測定結果表示種別に応じて表示部122に表示させる画像を作成して表示部122に表示させる。
The
本実施形態において、5GのNR(New Radio technology)の無線信号を測定する場合、無線信号処理部10は、基地局2と信号測定装置1とのクロック周波数の誤差を検出して、基地局2のクロック周波数に信号測定装置1のクロック周波数を追従させてから信号測定の処理を開始する。
In the present embodiment, when measuring a radio signal of 5G NR (New Radio technology), the radio
無線信号処理部10は、図2に示すような機能ブロックによりクロック周波数の誤差を検出し、クロック周波数を追従させる。
The radio
図2において、無線信号処理部10は、周波数誤差算出部としての周波数誤差角度算出部101と、クロック周波数変更部としてのD/Aコンバータ102とを含んで構成されている。
In FIG. 2, the radio
周波数誤差角度算出部101は、基地局2のクロック周波数と信号測定装置1のクロック周波数との周波数のずれを示す周波数誤差角度を算出する。
The frequency error
周波数誤差角度算出部101は、例えば、同期信号としてのSS(Synchronization Signals)/PBCH(Physical Broadcast CHannel)ブロックのDMRS(DeModulation Reference Signals)が配置されているシンボルから周波数誤差角度を求める。ただし、NR−SSS(New Radio-Secondary Synchronization Signals)に配置されているDMRSのシンボルは除く。
The frequency error
周波数誤差角度算出部101は、例えば、SS/PBCHブロック単位で異なるタイミングのDMRSが配置されているシンボル間の位相遷移量を周波数誤差角度とし、全てのSS/PBCHブロックの周波数誤差角度の平均値を基地局2と信号測定装置1との周波数誤差角度とする。
The frequency error
周波数誤差角度算出部101は、例えば、理想のDMRSパターンと受信信号との相関結果から、SS/PBCHブロック単位に周波数誤差角度を算出する。
The frequency error
周波数誤差角度算出部101は、例えば、図3に示すように、同じSS/PBCHブロックの異なるシンボル位置のPBCHに配置されたDMRSの位相の差(位相遷移量)を周波数誤差角度として求める。
As shown in FIG. 3, the frequency error
周波数誤差角度算出部101は、例えば、SS Block Indexがゼロから7のSS/PBCHブロックの周波数誤差角度の平均値を求め、受信信号の周波数誤差角度とする。
The frequency error
周波数誤差角度算出部101は、求めた周波数誤差角度に応じた値を、現在の値から減算または加算した値をD/Aコンバータ102に出力する。
The frequency error
D/Aコンバータ102は、周波数誤差角度算出部101の出力値に応じた電圧の信号を内部クロック15に出力する。
The D /
内部クロック15は、D/Aコンバータ102が出力する信号の電圧に応じてクロック周波数を変更する。
The
以上のように構成された本実施形態に係る信号測定装置によるクロック同期処理について説明する。 The clock synchronization process by the signal measuring device according to the present embodiment configured as described above will be described.
例えば、D/Aコンバータ102が、出力信号の電圧を2.5V幅で入力値に応じて4095段階に可変可能であるとすると、入力値が1変化することで出力電圧は、
2.5/4095[V/LSB]=0.61[mV/LSB]
となり、0.61[mV]変化する。
For example, assuming that the D /
2.5 / 4095 [V / LSB] = 0.61 [mV / LSB]
And changes by 0.61 [mV].
内部クロック15の水晶発振器の周波数可変範囲が±5〜12ppm/V(Vc=1.4±1.0)、1ppmで変化する周波数を19.2MHzとすると、D/Aコンバータ102の入力値が1変化することでクロック周波数は、水晶発振器の周波数可変範囲を8ppmとすると、
19.2[MHz]×8[ppm]×0.61[mV/LSB]=0.0937[Hz]
となり、0.0937[Hz]変化する。
Assuming that the frequency variable range of the crystal oscillator of the
19.2 [MHz] x 8 [ppm] x 0.61 [mV / LSB] = 0.0937 [Hz]
And changes by 0.0937 [Hz].
受信信号のサンプリング周期を30.72MHzとすると、受信信号のサブキャリア間隔が30kHzの場合、DMRSのシンボル間のサンプル数は2192となる。周波数誤差角度は、図4に示すように、1周期360度を14bit分解能(16384)とした値で算出するようにすると、周波数誤差角度の値が1異なると、
30.72[MHz]/2192/16384=0.85538[Hz]
となり、クロック周波数が0.85538[Hz]ずれているということになる。
Assuming that the sampling period of the received signal is 30.72 MHz and the subcarrier interval of the received signal is 30 kHz, the number of samples between the symbols of DMRS is 2192. As shown in FIG. 4, when the frequency error angle is calculated with a value of 14 bit resolution (16384) for one cycle of 360 degrees, if the value of the frequency error angle is different by one,
30.72 [MHz] / 2192/16384 = 0.85538 [Hz]
This means that the clock frequency is off by 0.85538 [Hz].
このことから、周波数誤差角度からD/Aコンバータ102への入力値の変化量は、
(周波数誤差)×(水晶発振周波数/搬送波周波数)/(D/Aコンバータ102の1LSBの周波数分解能)
=(周波数誤差角度の換算値×0.85538[Hz])×(19.2[MHz]/f)/0.0937[Hz]
となる。なお、fは搬送波周波数である。
From this, the amount of change in the input value from the frequency error angle to the D /
(Frequency error) × (Crystal oscillation frequency / Carrier frequency) / (1LSB frequency resolution of D / A converter 102)
= (Frequency error angle conversion value x 0.85538 [Hz]) x (19.2 [MHz] / f) /0.0937 [Hz]
Will be. Note that f is a carrier frequency.
例えば、図4のAで示すように、周波数誤差角度がプラス方向の誤差の場合、搬送波数端数を2149MHz、周波数誤差角度の換算値を100とすると、
100×(0.85538×19.2/2140/0.0937)=8.190=8[LSB](小数点以下、四捨五入)
となり、D/Aコンバータ102への入力値の変化量は+8となる。
For example, as shown by A in FIG. 4, when the frequency error angle is an error in the positive direction, assuming that the carrier wave fraction is 2149 MHz and the converted value of the frequency error angle is 100,
100 × (0.85538 × 19.2 / 2140 / 0.0937) = 8.190 = 8 [LSB] (decimal point, rounded)
Therefore, the amount of change in the input value to the D /
また、図4のBで示すように、周波数誤差角度の換算値が8192以上の場合、周波数誤差角度がマイナス方向の誤差となり、周波数誤差角度の換算値を16284とすると、
-(16248-16384)×(0.85538×19.2/2140/0.0937)=8.190=8[LSB]
となり、D/Aコンバータ102への入力値の変化量は−8となる。
Further, as shown by B in FIG. 4, when the converted value of the frequency error angle is 8192 or more, the frequency error angle becomes an error in the negative direction, and the converted value of the frequency error angle is 16284.
-(16248-16384) × (0.85538 × 19.2 / 2140 / 0.0937) = 8.190 = 8 [LSB]
Therefore, the amount of change in the input value to the D /
このように、本実施形態では、受信信号に含まれるSS/PBCHブロックのDMRSのパターンから基地局2と信号測定装置1とのクロック周波数の誤差を算出し、このクロック周波数の誤差に基づいて、D/Aコンバータ102により内部クロック15の周波数を変更する。
As described above, in the present embodiment, the clock frequency error between the
これにより、被測定信号により基地局2と信号測定装置1とのクロックを同期させ、コストアップや消費電力の増加を招くことなく正確な測定結果を得ることができる。
As a result, the clocks of the
また、受信信号と理想のDMRSパターンとの相関結果から、基地局2と信号測定装置1とのクロック周波数の誤差を算出する。
Further, the clock frequency error between the
これにより、容易に基地局2と信号測定装置1とのクロック周波数の誤差を算出することができる。
Thereby, the error of the clock frequency between the
また、同じSS/PBCHブロックの異なるシンボル位置のPBCHに配置されたDMRSの位相の差(位相遷移量)を周波数誤差角度として求め、SS Block Indexがゼロから7のSS/PBCHブロックの周波数誤差角度の平均値を求め、受信信号の周波数誤差角度とする。 Further, the phase difference (phase transition amount) of DMRS arranged in PBCH at different symbol positions of the same SS / PBCH block is obtained as a frequency error angle, and the frequency error angle of SS / PBCH blocks having an SS Block Index of 0 to 7 is obtained. The average value of is calculated and used as the frequency error angle of the received signal.
これにより、精度良く基地局2と信号測定装置1とのクロック周波数の誤差を算出することができる。
As a result, the error in the clock frequency between the
本発明の実施形態を開示したが、当業者によっては本発明の範囲を逸脱することなく変更が加えられうることは明白である。すべてのこのような修正及び等価物が次の請求項に含まれることが意図されている。 Although embodiments of the invention have been disclosed, it will be apparent to those skilled in the art that modifications may be made without departing from the scope of the invention. All such modifications and equivalents are intended to be included in the following claims.
1 信号測定装置
2 基地局(信号送信元)
10 無線信号処理部
15 内部クロック
101 周波数誤差角度算出部(周波数誤差算出部)
102 D/Aコンバータ(クロック周波数変更部)
1
10 Wireless
102 D / A converter (clock frequency changer)
Claims (2)
受信信号に含まれる所定の信号のパターンから信号送信元(2)と前記信号測定装置とのクロック周波数の誤差を算出する周波数誤差算出部(101)と、
前記クロック周波数の誤差に基づいて内部クロック(15)のクロック周波数を変更するクロック周波数変更部(102)と、を備え、
前記周波数誤差算出部は、NRの同じSS/PBCHブロックの異なるシンボル位置のPBCHに配置されたDMRSの位相の差から前記信号送信元と前記信号測定装置とのクロック周波数の誤差を算出する信号測定装置。 A signal measuring device (1) that measures the characteristics and state of received signals.
A frequency error calculation unit (101) that calculates an error in the clock frequency between the signal transmission source (2) and the signal measuring device from a predetermined signal pattern included in the received signal.
A clock frequency changing unit (102) that changes the clock frequency of the internal clock (15) based on the clock frequency error is provided .
The frequency error calculating unit, the same SS / PBCH block different symbol positions calculated to that signal a clock frequency error from the difference between the phase of the deployed DMRS the PBCH and the signal source and the signal measuring device of the NR measuring device.
受信信号に含まれる所定の信号のパターンから信号送信元(2)と前記信号測定装置とのクロック周波数の誤差を算出するステップと、
前記クロック周波数の誤差に基づいて内部クロック(15)のクロック周波数を変更するステップと、を備え、
前記クロック周波数の誤差を算出するステップは、NRの同じSS/PBCHブロックの異なるシンボル位置のPBCHに配置されたDMRSの位相の差から前記信号送信元と前記信号測定装置とのクロック周波数の誤差を算出するステップであるクロック同期方法。 It is a clock synchronization method of the signal measuring device (1) that measures the characteristics and state of the received signal.
A step of calculating an error in the clock frequency between the signal transmission source (2) and the signal measuring device from a predetermined signal pattern included in the received signal, and
A step of changing the clock frequency of the internal clock (15) based on the clock frequency error is provided .
The step of calculating the clock frequency error is to obtain the clock frequency error between the signal source and the signal measuring device from the phase difference of the DMRS arranged in the PBCH at different symbol positions of the SS / PBCH block having the same NR. step der Ru clock synchronization method of calculating.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019118225A JP6975207B2 (en) | 2019-06-26 | 2019-06-26 | Signal measuring device and its clock synchronization method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019118225A JP6975207B2 (en) | 2019-06-26 | 2019-06-26 | Signal measuring device and its clock synchronization method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021005781A JP2021005781A (en) | 2021-01-14 |
JP6975207B2 true JP6975207B2 (en) | 2021-12-01 |
Family
ID=74098312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019118225A Active JP6975207B2 (en) | 2019-06-26 | 2019-06-26 | Signal measuring device and its clock synchronization method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6975207B2 (en) |
-
2019
- 2019-06-26 JP JP2019118225A patent/JP6975207B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2021005781A (en) | 2021-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110062457B (en) | Positioning method and related equipment | |
US8103294B2 (en) | Determining the change in time at a mobile terminal | |
CN104115531B (en) | Timing circuit calibration in the equipment with selectable power mode | |
CN101231321B (en) | Automatization test method and device for high steady crystal vibration | |
JP2005003430A (en) | Portable terminal and gps time maintenance method | |
JPH07303277A (en) | Pulse formation device and method | |
RU2004133331A (en) | METHOD AND DEVICE FOR MEASURING THE FREQUENCY OF A BASE STATION IN CELLULAR NETWORKS USING GSP MOBILE RECEIVERS | |
CN104683044B (en) | The calibration method of frequency synthesizer, calibrating installation and calibration system in communication terminal | |
Shiga et al. | Demonstration of wireless two-way interferometry (Wi-Wi) | |
CN111766771A (en) | Voltage-controlled crystal oscillator taming-based time interval measuring method and system | |
JP5011559B2 (en) | Reference signal generator | |
JP6975207B2 (en) | Signal measuring device and its clock synchronization method | |
US20230097689A1 (en) | Coarse and fine compensation for frequency error | |
WO2006065084A1 (en) | Synchronization method and apparatus and location awareness method and apparatus in chaotic communication system | |
CN114080023B (en) | Positioning method, positioning system, terminal and readable storage medium | |
JP6975206B2 (en) | Signal processing device and its synchronization signal detection method | |
JP4426928B2 (en) | Method for estimating GPS reference frequency drift from VCO burst of PDC handset | |
JP2000315121A (en) | Rtc circuit | |
US20210124061A1 (en) | Round trip phase extended range | |
JP7127081B2 (en) | Signal processing device and its signal measurement method | |
US11067663B2 (en) | Apparatus and method of flight measurement | |
JP7021273B2 (en) | Signal processing device and its index information estimation method | |
CN106332263B (en) | Terminal pattern switching method and terminal | |
CN113498162A (en) | Frequency offset calibration system and method | |
CN1707980B (en) | Method and system for signal synchronization between receiver-transmitter and instrument |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6975207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |