JP6973854B2 - デバイス、情報処理装置、制御方法及びプログラム - Google Patents
デバイス、情報処理装置、制御方法及びプログラム Download PDFInfo
- Publication number
- JP6973854B2 JP6973854B2 JP2018064229A JP2018064229A JP6973854B2 JP 6973854 B2 JP6973854 B2 JP 6973854B2 JP 2018064229 A JP2018064229 A JP 2018064229A JP 2018064229 A JP2018064229 A JP 2018064229A JP 6973854 B2 JP6973854 B2 JP 6973854B2
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- maximum power
- value
- voltage
- total
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
特許文献1、2には、関連する技術として、情報処理装置において、拡張アダプタが拡張スロットに接続されることにより、機能を拡張することに関連する技術が記載されている。
そのため、特許文献1に記載の技術を用いた情報処理装置において、規定された値を超える電力を必要とする拡張アダプタが拡張スロットに接続された場合、電源が供給可能な全体の電力としては余裕があっても、電源は、その拡張アダプタに、必要な電力を供給することができない。その結果、拡張アダプタは、規定の電力の範囲内とするために、動作を制限するまたは動作を停止する必要がある。例えば、第1拡張スロットの最大消費電力が40ワット、第2拡張スロットの最大消費電力が25ワット、第3拡張スロットの最大消費電力が15ワット、第4拡張スロットの最大消費電力が10ワットに制限されており、第1拡張スロットに第1拡張アダプタが接続され、第2拡張スロットに第2拡張アダプタが接続され、第3拡張スロットに第3拡張アダプタが接続され、第1〜第3拡張アダプタのそれぞれの最大消費電力が30ワットである場合、第2拡張アダプタ及び第3拡張アダプタそれぞれは、動作を制限するまたは動作を停止する必要がある。
そこで、特許文献2に記載の技術を用いて、各拡張アダプタに必要な電力に基づいて、拡張スロットに供給しなければならない3.3ボルト系と12ボルト系の合計電力を算出し、拡張アダプタが規定された値を超える電力を必要とする場合に、他のアダプタの接続された拡張スロットのうちの規定された電力に対して余裕のある電力を、規定された値を超える電力を必要とする拡張スロットに供給することが考えられる。しかしながら、特許文献2に記載の技術では、スロットに供給しなければならない電力は3.3ボルト系と12ボルト系の合計電力として算出している。そして、他の拡張アダプタが接続された拡張スロットのうちの規定された電力に対して余裕のある電力も3.3ボルト系と12ボルト系の合計電力として算出し、その余剰の電力を電力の必要な拡張スロットに供給する技術である。したがって、特許文献2に記載の技術を用いた情報処理装置では、他のアダプタが接続された拡張スロットから電力が必要な拡張スロットに電力が供給された場合であっても、拡張アダプタの3.3ボルト系の回路に12ボルトの電圧が印加され、また、拡張アダプタの12ボルト系の回路に3.3ボルトの電圧が印加される可能性がある。このように、拡張アダプタに不適切な電圧が印加された場合、拡張アダプタに不具合が発生し、情報処理装置に不具合が発生する可能性がある。
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の一実施形態による情報処理装置1は、各拡張スロットに配分されている最大消費電力が、その拡張スロットに接続されている拡張アダプタの最大消費電力と同一でない場合、電源からの供給可能な電力の範囲内で拡張アダプタの最大消費電力と同一になるように各拡張スロットの最大消費電力を再配分し、3.3ボルト系の最大消費電力が不足している場合、12ボルトの電圧から3.3ボルトの電圧を生成し、3.3ボルト系の拡張アダプタに電力を供給する装置である。情報処理装置1は、例えば、サーバである。
なお、図1では、情報処理装置をSRV、ルートコンプレックスをRCP、拡張スロットをPSL、拡張アダプタをPADP、電源をPWR、リセット回路をRST、DC−DCコンバータをDCNV、スイッチをSWと示している。また、図1には、I2C(Inter−Integrated Circuit)バス31、PCIエクスプレスバス21、22、23、24を示している。
SLPC102は、電源40から各拡張スロット20へ供給される電力を制御する。また、SLPC102は、SCR101の保持する電力の値を読み取る。また、SLPC102は、各拡張アダプタ30の消費電量の値を読み取る。SLPC102は、読み取った拡張アダプタ30の消費電力の値に基づいて、SCRの値を変更する。また、SLPC102は、読み取った拡張アダプタ30の最大消費電力の値を含むPLM(Set_Slot_Power_Limit Message、メッセージの一例)を拡張アダプタ30に出力する。また、SLPC102は、スイッチ70の入出力間の接続を制御して、12ボルトの電圧から生成した3.3ボルトの電圧を、3.3ボルト系の電力が不足している拡張スロット20へ供給させる。
DCR301のそれぞれは、対応する拡張アダプタ30が受けたPLMに含まれる最大消費電力の値を保持する。DCR301のそれぞれは、最大消費電力の値として、3.3ボルト系の最大消費電力の値、12ボルト系の最大消費電力の値、及び、それらの合計の消費電力の合計値を保持する。
リセット回路50は、SLPC102から情報処理装置1の初期化を指示するリセット指示信号を受けた場合に、情報処理装置1を初期化する。
DC−DCコンバータ60は、12ボルトの電圧から3.3ボルトの電圧を生成する。DC−DCコンバータ60は、生成した電圧をスイッチ70の第1端子に出力する。
スイッチ70の第2端子は、SLPC102の制御により、開状態または3.3ボルト系の電力の不足している拡張スロット20に接続される。スイッチ70の第2端子が開状態となった場合、DC−DCコンバータ60は、拡張スロット20の3.3ボルト系へ電力を供給しない。また、スイッチ70の第2端子が3.3ボルト系の電力の不足している拡張スロット20に接続された場合、DC−DCコンバータ60は、接続先の3.3ボルト系の電力が不足している拡張スロット20へ12ボルトから3.3ボルトへ変換した電力を供給する。
SLPC102は、各拡張アダプタ30の保持する最大消費電力の値を対応するDCR301から読み取る。SLPC102は、読み取った最大消費電力の値が示す3.3ボルト系の最大消費電力の値と12ボルト系の最大消費電力の合計値を特定する(ステップS2)。
SLPC102は、この記憶に基づいて、すべてのSCR101とそれに対応するDCR301について、ステップS4の処理を行ったか否かを判定する(ステップS5)。
また、SLPC102は、合計値が一致すると判定した場合(ステップS3においてYES)、ステップS5の処理に進める。
また、SLPC102は、すべてのSCR101とそれに対応するDCR301についてステップS4の処理を行ったと判定した場合(ステップS5においてYES)、すべてのSCR101について、SCR101の合計値のうちの3.3ボルト系の最大消費電力の値が規定されている3.3ボルトの最大消費電力の値を超えているか否かを判定する(ステップS6)。
また、SLPC102は、SCR101の合計値のうちの3.3ボルト系の最大消費電力の値が規定されている3.3ボルトの最大消費電力の値を超えていないと判定した場合(ステップS6においてNO)、スイッチ70を開状態にする(ステップS8)。そして、SLPC102は、処理を完了する。
このようにすれば、3.3ボルト系の最大消費電力の規定を満たしつつ、3.3ボルト系に規定されている最大消費電力を超える電力を必要とする拡張アダプタ30を動作させることができる。その結果、情報処理装置1に不具合を生じさせずに拡張アダプタ30の動作の制限や動作の停止を抑制することができる。
デバイス10aは、図6に示すように、合計値判定部102a、規定値判定部102b、スイッチ制御部102cを備える。
合計値判定部102aは、2つの異なる電圧系それぞれの最大消費電力の値によって示される、許容される最大消費電力の合計値と、対応する拡張アダプタの最大消費電力の合計値とが一致するか否かを判定する。
規定値判定部102bは、前記2つの異なる電圧系のうちの一方の最大消費電力の値が最大消費電力の規定値を超えているか否かを判定する。
スイッチ制御部102cは、前記2つの異なる電圧系のうちの一方の最大消費電力の値が最大消費電力の規定値を超えていると規定値判定部102bが判定した場合、前記2つの異なる電圧系のうちの他方の電圧から生成した前記一方に適した電圧が入力されるスイッチを、前記拡張アダプタの前記一方の電圧系に接続させる。
図7は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図7に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述のデバイス10a、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
また、情報処理装置は、上述のコンピュータシステム、すなわち、図7に示すコンピュータ5を備えるものであってもよい。
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・ルートコンプレックス
10a・・・デバイス
20、20a、20b、20c、20d・・・拡張スロット
21、22、23、24・・・PCIエクスプレスバス
30、30a、30b、30c・・・拡張アダプタ
31・・・I2C
40・・・電源
50・・・リセット回路
60・・・DC−DCコンバータ
70、90・・・スイッチ
80・・・昇圧回路
101、101a、101b、101c、101d・・・SCR
102・・・SLPC
301、301a、301b、301c・・・DCR
Claims (6)
- 2つの異なる電圧系それぞれの最大消費電力の値によって示される、許容される最大消費電力の合計値と、対応する拡張アダプタの最大消費電力の合計値とが一致するか否かを判定する合計値判定部と、
前記2つの異なる電圧系のうち第1の電圧系の最大消費電力の値が最大消費電力の規定値を超えているか否かを判定する規定値判定部と、
前記第1の電圧系の最大消費電力の値が最大消費電力の規定値を超えていると前記規定値判定部が判定した場合、前記2つの異なる電圧系のうち第2の電圧系の電圧から生成した前記第1の電圧系の電圧が入力されるスイッチを、前記拡張アダプタの前記第1の電圧系に接続させるスイッチ制御部と、
を備えるデバイス。 - 前記許容される最大消費電力の合計値を記憶するSCR、
を備える、
請求項1に記載のデバイス。 - 前記合計値判定部が前記許容される最大消費電力の合計値と、対応する前記拡張アダプタの最大消費電力の合計値とが一致しないと判定した場合、前記SCRの記憶する前記許容される最大消費電力の合計値を対応する前記拡張アダプタの最大消費電力の合計値に書き換えるSCR書換部、
を備える請求項2に記載のデバイス。 - 請求項1から請求項3の何れか一項に記載のデバイスと、
前記デバイスから最大消費電力の値を含むメッセージを受ける前記拡張アダプタと、
を備える情報処理装置。 - 2つの異なる電圧系それぞれの最大消費電力の値によって示される、許容される最大消費電力の合計値と、対応する拡張アダプタの最大消費電力の合計値とが一致するか否かを判定することと、
前記2つの異なる電圧系のうち第1の電圧系の最大消費電力の値が最大消費電力の規定値を超えているか否かを判定することと、
前記第1の電圧系の最大消費電力の値が最大消費電力の規定値を超えていると判定した場合、前記2つの異なる電圧系のうち第2の電圧系の電圧から生成した前記第1の電圧系の電圧が入力されるスイッチを、前記拡張アダプタの前記第1の電圧系に接続させることと、
を含む制御方法。 - コンピュータに、
2つの異なる電圧系それぞれの最大消費電力の値によって示される、許容される最大消費電力の合計値と、対応する拡張アダプタの最大消費電力の合計値とが一致するか否かを判定することと、
前記2つの異なる電圧系のうち第1の電圧系の最大消費電力の値が最大消費電力の規定値を超えているか否かを判定することと、
前記第1の電圧系の最大消費電力の値が最大消費電力の規定値を超えていると判定した場合、前記2つの異なる電圧系のうち第2の電圧系の電圧から生成した前記第1の電圧系の電圧が入力されるスイッチを、前記拡張アダプタの前記第1の電圧系に接続させることと、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064229A JP6973854B2 (ja) | 2018-03-29 | 2018-03-29 | デバイス、情報処理装置、制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064229A JP6973854B2 (ja) | 2018-03-29 | 2018-03-29 | デバイス、情報処理装置、制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019175241A JP2019175241A (ja) | 2019-10-10 |
JP6973854B2 true JP6973854B2 (ja) | 2021-12-01 |
Family
ID=68167029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018064229A Active JP6973854B2 (ja) | 2018-03-29 | 2018-03-29 | デバイス、情報処理装置、制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6973854B2 (ja) |
-
2018
- 2018-03-29 JP JP2018064229A patent/JP6973854B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019175241A (ja) | 2019-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150324311A1 (en) | Allocating lanes of a serial computer expansion bus among installed devices | |
CN107480086B (zh) | 终端及其控制方法 | |
JP6678929B2 (ja) | 高スタンバイ電力システムのためのスマートな電源管理 | |
US7984310B2 (en) | Controller, information processing apparatus and supply voltage control method | |
US9720472B2 (en) | Power supply device and micro server having the same | |
US20100211747A1 (en) | Processor with reconfigurable architecture | |
US20170147050A1 (en) | Systems and methods for a multi-rail voltage regulator with configurable phase allocation | |
CN115562738B (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
US10282190B2 (en) | System and method for updating a UEFI image in an information handling system | |
WO2015194133A1 (ja) | 演算装置、演算装置の制御方法、及び、演算装置の制御プログラムが記録された記憶媒体 | |
US20130016578A1 (en) | Power supply system for memories | |
US11243592B2 (en) | System and method for controlling a power-on sequence and power throttling using power brake | |
CN109032993A (zh) | 一种双节点八路服务器的pcie板卡扩展卡及其控制方法 | |
JP6973854B2 (ja) | デバイス、情報処理装置、制御方法及びプログラム | |
US8374046B2 (en) | Computing device and method for clearing data stored in complementary metal-oxide semiconductor chip | |
US11281595B2 (en) | Integration of disparate system architectures using configurable isolated memory regions and trust domain conversion bridge | |
JP6300969B2 (ja) | ラックシステムにおける最適化、および、自動制御のファン制御メカニズム | |
JP2008046771A (ja) | ダイレクトメモリアクセスコントローラ | |
WO2007057832A2 (en) | Vector shuffle unit | |
US7085939B2 (en) | Method and apparatus for supplying power to a bus-controlled component of a computer | |
JP2017021589A (ja) | 情報処理装置、方法及びプログラム | |
JP2018151727A (ja) | 電源管理装置及びメモリシステム | |
TWI397803B (zh) | 電子裝置、用於運作其之方法及記憶體器件 | |
JP2008033896A (ja) | バスシステム | |
US20160050332A1 (en) | Image processing apparatus for controlling dynamic reconfigurable apparatus, information processing method for image processing apparatus, and storage medium for storing program to achieve information processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6973854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |