JP6971957B2 - Power factor compensation power supply and LED lighting - Google Patents

Power factor compensation power supply and LED lighting Download PDF

Info

Publication number
JP6971957B2
JP6971957B2 JP2018230526A JP2018230526A JP6971957B2 JP 6971957 B2 JP6971957 B2 JP 6971957B2 JP 2018230526 A JP2018230526 A JP 2018230526A JP 2018230526 A JP2018230526 A JP 2018230526A JP 6971957 B2 JP6971957 B2 JP 6971957B2
Authority
JP
Japan
Prior art keywords
power supply
input
voltage
correction amount
input voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018230526A
Other languages
Japanese (ja)
Other versions
JP2020096398A (en
Inventor
章太 渡辺
友一 坂下
貴史 前田
信一 芝原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Mitsubishi Electric Lighting Corp
Original Assignee
Mitsubishi Electric Corp
Mitsubishi Electric Lighting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Mitsubishi Electric Lighting Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018230526A priority Critical patent/JP6971957B2/en
Publication of JP2020096398A publication Critical patent/JP2020096398A/en
Application granted granted Critical
Publication of JP6971957B2 publication Critical patent/JP6971957B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本願は、力率補償電源装置およびLED照明装置に関するものである。 The present application relates to a power factor compensating power supply and an LED lighting device.

従来、力率改善(PFC:Power Factor Correction)機能を有し交流電力を直流電力に変換する力率補償電源装置は、全波整流回路とコンバータを有する力率改善回路を備え、コンバータの出力電圧検出値から基準オン時間を算出するとともに、全波整流後の入力電圧の位相情報をもとに補正信号を生成し、この補正信号により補正された基準オン時間を用いてコンバータを構成するスイッチング素子のオン/オフ制御を行っていた(例えば、特許文献1参照)。 Conventionally, a power factor compensating power supply device having a power factor improvement (PFC: Power Factor Direction) function and converting AC power into DC power is equipped with a power factor improvement circuit having a full-wave rectifier circuit and a converter, and the output voltage of the converter. A switching element that calculates the reference on-time from the detected value, generates a correction signal based on the phase information of the input voltage after full-wave rectification, and uses the reference on-time corrected by this correction signal to form a converter. On / off control was performed (see, for example, Patent Document 1).

国際公開第2018−087960号公報International Publication No. 2018-0879060

上記のような力率改善機能においては、入力される交流電圧の位相により、力率改善に寄与する期間と寄与しない期間が存在する。しかしながら、特許文献1に記載の力率補償電源装置では、全期間においてスイッチング素子のオン/オフ制御を行うため、力率改善に寄与しない領域でもスイッチング損失を発生させてしまい、スイッチング損失の増加により効率が低下するという問題点がある。
本願は、上記のような課題を解決するための技術を開示するものであり、スイッチング損失の増加を抑制しつつ高力率を実現することができる力率補償電源装置およびLED照明装置を得ることを目的とする。
In the power factor improving function as described above, there is a period that contributes to the power factor improvement and a period that does not contribute to the power factor improvement depending on the phase of the input AC voltage. However, in the power factor compensating power supply device described in Patent Document 1, since the switching element is controlled on / off during the entire period, switching loss is generated even in a region that does not contribute to the improvement of the power factor, and the switching loss increases. There is a problem that efficiency is reduced.
The present application discloses a technique for solving the above-mentioned problems, and obtains a power factor compensating power supply device and an LED lighting device capable of achieving a high power factor while suppressing an increase in switching loss. With the goal.

本願に開示される力率補償電源装置は、電源主回路部と、電源主回路部を制御する電源制御部とを備え、電源主回路部は、交流電源から供給される交流電圧を全波整流する全波整流回路と、スイッチング素子を有し、全波整流回路によって全波整流された交流電圧が入力電圧として入力され、入力電圧を目標の出力電圧に変換するコンバータと、スイッチング素子のスイッチングにより発生するノイズが交流電源へ伝導することを抑制する入力コンデンサと、入力電圧を検出する入力電圧検出部と、出力電圧を検出する出力電圧検出部とを有し、電源制御部は、出力電圧に基づいてスイッチング素子の基準オン時間を決定し、交流電源からの入力電流と入力電圧との位相差および入力電圧の位相に基づいて算出される補正量により基準オン時間を補正してスイッチング素子のオン時間を算出し、オン時間に基づいてスイッチング素子を制御する電源制御部であって、電源制御部は、予め定められた上限閾値および下限閾値と補正量を比較して、補正量が上限閾値以上の場合および補正量が下限閾値以下の場合はオン時間をゼロとしてスイッチング素子のスイッチングを停止させるものである。 The power factor compensating power supply device disclosed in the present application includes a power supply main circuit unit and a power supply control unit that controls the power supply main circuit unit, and the power supply main circuit unit performs full-wave rectification of the AC voltage supplied from the AC power supply. By switching the switching element with a converter that has a full-wave rectifying circuit and a switching element, and the AC voltage that is full-wave rectified by the full-wave rectifying circuit is input as an input voltage and converts the input voltage to the target output voltage. It has an input capacitor that suppresses the conduction of generated noise to an AC power supply, an input voltage detection unit that detects the input voltage, and an output voltage detection unit that detects the output voltage. The reference on time of the switching element is determined based on this, and the reference on time is corrected by the correction amount calculated based on the phase difference between the input current from the AC power supply and the input voltage and the phase of the input voltage to turn on the switching element. It is a power supply control unit that calculates the time and controls the switching element based on the on-time. The power supply control unit compares the predetermined upper limit threshold and lower limit threshold with the correction amount, and the correction amount is equal to or larger than the upper limit threshold. In the case of, and when the correction amount is equal to or less than the lower limit threshold value, the on-time is set to zero and the switching of the switching element is stopped.

また、本願に開示されるLED照明装置は、出力側にLEDモジュールが接続された電源主回路部と、電源主回路部を制御する電源制御部とを備え、電源主回路部は、交流電源から供給される交流電圧を全波整流する全波整流回路と、スイッチング素子を有し、全波整流回路が交流電圧を全波整流することにより得られる入力電流を目標の出力電流に変換するコンバータと、スイッチング素子のスイッチングにより発生するノイズが交流電源へ伝導することを抑制する入力コンデンサと、全波整流回路が交流電圧を全波整流することにより得られる入力電圧を検出する入力電圧検出部と、出力電流を検出する出力電流検出部とを有し、電源制御部は、出力電流に基づいてスイッチング素子の基準オン時間を決定し、交流電源からの入力電流と入力電圧との位相差および入力電圧の位相に基づいて算出される補正量により基準オン時間を補正してスイッチング素子のオン時間を算出し、オン時間に基づいてスイッチング素子を制御する電源制御部であって、電源制御部は、予め定められた上限閾値および下限閾値と補正量を比較して、補正量が上限閾値以上の場合および補正量が下限閾値以下の場合はオン時間をゼロとしてスイッチング素子のスイッチングを停止させるものである。 Further, the LED lighting device disclosed in the present application includes a power supply main circuit unit to which an LED module is connected to the output side and a power supply control unit that controls the power supply main circuit unit, and the power supply main circuit unit is from an AC power source. A full-wave rectifier circuit that full-wave rectifies the supplied AC voltage, and a converter that has a switching element and converts the input current obtained by the full-wave rectifier circuit to full-wave rectify the AC voltage into the target output current. An input capacitor that suppresses the conduction of noise generated by switching of the switching element to the AC power supply, and an input voltage detector that detects the input voltage obtained by the full-wave rectifier circuit performing full-wave rectification of the AC voltage. It has an output current detector that detects the output current, and the power supply control unit determines the reference on-time of the switching element based on the output current, and the phase difference between the input current and the input voltage from the AC power supply and the input voltage. It is a power supply control unit that corrects the reference on-time by the correction amount calculated based on the phase of, calculates the on-time of the switching element, and controls the switching element based on the on-time. When the correction amount is equal to or greater than the upper limit threshold and the correction amount is equal to or less than the lower limit threshold, the on-time is set to zero and the switching of the switching element is stopped by comparing the determined upper limit threshold and the lower limit threshold with the correction amount.

本願に開示される力率補償電源装置によれば、スイッチング損失の増加を抑制しつつ高力率を実現することができる。 According to the power factor compensating power supply device disclosed in the present application, it is possible to realize a high power factor while suppressing an increase in switching loss.

実施の形態1における力率補償電源装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power factor compensation power supply device in Embodiment 1. FIG. 実施の形態1から5に係る脈流電圧と入力電圧位相の関係を示す図である。It is a figure which shows the relationship between the pulsating current voltage and the input voltage phase which concerns on Embodiments 1-5. 実施の形態1に係る基準オン時間の決定について説明する図である。It is a figure explaining the determination of the reference on time which concerns on Embodiment 1. FIG. 脈流電圧の位相の検出について説明する図である。It is a figure explaining the detection of the phase of a pulsating current voltage. 実施の形態1に係るスイッチ制御部によるスイッチング素子のオン/オフ制御の例を説明する図である。It is a figure explaining the example of the on / off control of a switching element by the switch control unit which concerns on Embodiment 1. FIG. 実施の形態1に係るスイッチ制御部によるスイッチング素子のオン/オフ制御の他の例を説明する図である。It is a figure explaining another example of on / off control of a switching element by a switch control part which concerns on Embodiment 1. FIG. 実施の形態1に係る入力フィルタとコンバータの等価回路を示す図である。It is a figure which shows the equivalent circuit of the input filter and a converter which concerns on Embodiment 1. FIG. 交流入力電圧と交流入力電流の位相差を調整しない場合における交流入力電圧と交流入力電流のベクトル図である。It is a vector diagram of the AC input voltage and the AC input current when the phase difference between the AC input voltage and the AC input current is not adjusted. 交流入力電圧と交流入力電流の位相差を調整する場合における交流入力電圧と交流入力電流のベクトル図である。It is a vector diagram of the AC input voltage and the AC input current when adjusting the phase difference of the AC input voltage and the AC input current. 実施の形態1に係る入力コイルの構成例を示す図である。It is a figure which shows the structural example of the input coil which concerns on Embodiment 1. FIG. 実施の形態1に係る入力コイルの構成例を示す図である。It is a figure which shows the structural example of the input coil which concerns on Embodiment 1. FIG. 実施の形態1に係る入力コイルの構成例を示す図である。It is a figure which shows the structural example of the input coil which concerns on Embodiment 1. FIG. 実施の形態1に係るコンバータの入力電圧を示す図である。It is a figure which shows the input voltage of the converter which concerns on Embodiment 1. FIG. 参考例のシミュレーション結果を示す波形図である。It is a waveform diagram which shows the simulation result of a reference example. 実施の形態1のシミュレーション結果を示す波形図である。It is a waveform diagram which shows the simulation result of Embodiment 1. FIG. 実施の形態2における、それぞれの位相差に対応する上限閾値と下限閾値の例を示す図である。It is a figure which shows the example of the upper limit threshold value and the lower limit threshold value corresponding to each phase difference in Embodiment 2. 位相進みがある場合の交流入力電流の波形を示す波形図である。It is a waveform diagram which shows the waveform of the AC input current when there is a phase lead. 位相遅れがある場合の交流入力電流の波形を示す波形図である。It is a waveform diagram which shows the waveform of the AC input current when there is a phase lag. 交流入力電流に位相進みがある場合のリミッタ補正量を示す図である。It is a figure which shows the limiter correction amount when there is a phase lead in an AC input current. 交流入力電流に位相遅れがある場合のリミッタ補正量を示す図である。It is a figure which shows the limiter correction amount when there is a phase lag in an AC input current. 交流入力電圧と交流入力電流の位相差を変化させた場合における交流入力電圧の位相とリミッタ補正量の関係を示す図である。It is a figure which shows the relationship between the phase of an AC input voltage, and the limiter correction amount when the phase difference of an AC input voltage and an AC input current is changed. 出力電力と、交流入力電圧と交流入力電流の位相差との関係を示す図である。It is a figure which shows the relationship between the output power, the phase difference of AC input voltage, and AC input current. 交流入力電圧と、交流入力電圧と交流入力電流の位相差との関係を示す図である。It is a figure which shows the relationship between the AC input voltage, and the phase difference of the AC input voltage and the AC input current. 交流入力電圧周波数と、交流入力電圧と交流入力電流の位相差との関係を示す図である。It is a figure which shows the relationship between the AC input voltage frequency, and the phase difference of AC input voltage and AC input current. 出力電力が50Wのときの参考例のシミュレーション結果を示す波形図である。It is a waveform diagram which shows the simulation result of the reference example when the output power is 50W. 出力電力が50Wのときの実施の形態3のシミュレーション結果を示す波形図である。It is a waveform diagram which shows the simulation result of Embodiment 3 when the output power is 50W. 出力電力が50Wのときの実施の形態1のシミュレーション結果を示す波形図である。It is a waveform diagram which shows the simulation result of Embodiment 1 when the output power is 50W. 出力電力が5Wのときの参考例のシミュレーション結果を示す波形図である。It is a waveform diagram which shows the simulation result of the reference example when the output power is 5W. 出力電力が5Wのときの実施の形態3のシミュレーション結果を示す波形図である。It is a waveform diagram which shows the simulation result of Embodiment 3 when the output power is 5W. 出力電力が5Wのときの実施の形態1のシミュレーション結果を示す波形図である。It is a waveform diagram which shows the simulation result of Embodiment 1 when the output power is 5W. 実施の形態4におけるLED照明装置の構成を示すブロック図である。It is a block diagram which shows the structure of the LED lighting apparatus in Embodiment 4. 実施の形態5におけるLED照明装置の構成を示すブロック図である。It is a block diagram which shows the structure of the LED lighting apparatus in Embodiment 5.

実施の形態1.
以下に、実施の形態1を図1から図10に基づいて説明する。図1は、実施の形態1における力率補償電源装置の構成を示すブロック図である。実施の形態1における力率補償電源装置1は、直流に電源主回路部2と電源制御部3とを備えている。
まず、電源主回路部2について説明する。電源主回路部2は、全波整流回路14、入力フィルタ21、DC/DCコンバータ(以下、単にコンバータという)4、および出力コンデンサ15を主体に構成されている。
全波整流回路14は、図示省略したダイオードブリッジにより構成されており、交流電源5から供給される交流入力電圧vacを全波整流して全波整流電圧|vac|(以下、脈流電圧という)を出力する。入力フィルタ21は、入力コイル20と入力コンデンサ6a、および静電容量がCinである入力コンデンサ6で構成されており、後述するスイッチング素子7による交流電源5へのスイッチングに起因して発生するノイズが交流電源5に伝導することを抑制する。
Embodiment 1.
Hereinafter, the first embodiment will be described with reference to FIGS. 1 to 10. FIG. 1 is a block diagram showing a configuration of a power factor compensating power supply device according to the first embodiment. The power factor compensating power supply device 1 according to the first embodiment includes a power supply main circuit unit 2 and a power supply control unit 3 for direct current.
First, the power supply main circuit unit 2 will be described. The power supply main circuit unit 2 is mainly composed of a full-wave rectifier circuit 14, an input filter 21, a DC / DC converter (hereinafter, simply referred to as a converter) 4, and an output capacitor 15.
The full-wave rectifier circuit 14 is composed of a diode bridge (not shown), and is a full-wave rectified voltage | vac | (hereinafter referred to as pulsating voltage) by full-wave rectifying the AC input voltage vac supplied from the AC power supply 5. Is output. The input filter 21 is composed of an input coil 20, an input capacitor 6a, and an input capacitor 6 having a capacitance of Cin, and noise generated by switching to an AC power supply 5 by a switching element 7 described later is generated. Suppresses conduction to the AC power supply 5.

コンバータ4は、全波整流回路14により全波整流された脈流電圧|vac|を直流化するとともに目標の電圧に調整して出力する。静電容量がCoである出力コンデンサ15は、コンバータ4が出力する電圧の脈動を平滑させ、直流の出力電圧voとして電源主回路部2の出力側に出力する。直流電力の出力側には負荷8が接続されており、この負荷8に出力電圧voが印加される。 The converter 4 converts the pulsating current voltage | vac |, which has been fully wave rectified by the full wave rectifier circuit 14, into a direct current and adjusts the voltage to a target voltage for output. The output capacitor 15 having a capacitance of Co smoothes the pulsation of the voltage output by the converter 4 and outputs it as a DC output voltage vo to the output side of the power supply main circuit unit 2. A load 8 is connected to the output side of the DC power, and an output voltage vo is applied to the load 8.

コンバータ4は、実施の形態1では昇圧チョッパ回路で構成されている。より具体的には、コンバータ4において、全波整流回路14の一端と入力コンデンサ6の一端との接続点がインダクタンス素子としてのリアクトル18の一端と接続され、リアクトル18の他端がダイオード17のアノードと接続されている。また、ダイオード17のカソード端子が出力コンデンサ15の一端と負荷8の一端との接続点に接続されている。また、リアクトル18とダイオード17の接続点がスイッチング素子7の一端に接続され、スイッチング素子7の他端が出力コンデンサ15の他端と負荷8の他端との接続点に接続されている。なお、リアクトル18のインダクタンスはLである。 In the first embodiment, the converter 4 is composed of a step-up chopper circuit. More specifically, in the converter 4, the connection point between one end of the full-wave rectifier circuit 14 and one end of the input capacitor 6 is connected to one end of the reactor 18 as an inductance element, and the other end of the reactor 18 is the anode of the diode 17. Is connected to. Further, the cathode terminal of the diode 17 is connected to the connection point between one end of the output capacitor 15 and one end of the load 8. Further, the connection point between the reactor 18 and the diode 17 is connected to one end of the switching element 7, and the other end of the switching element 7 is connected to the connection point between the other end of the output capacitor 15 and the other end of the load 8. The inductance of the reactor 18 is L.

スイッチング素子7は、電源制御部3で生成した素子駆動信号Vgにより駆動されるFET(Field Effect Transistor)素子、IGBT(Insulated Gate Bipolar Transistor)素子などが適用される。スイッチング素子7がFETである場合、上記したスイッチング素子7の一端および他端は、FET素子の場合はドレイン端子およびソース端子となる。 A FET (Field Effect Transistor) element driven by an element drive signal Vg generated by the power supply control unit 3, an IGBT (Insulated Gate Bipolar Transistor) element, or the like is applied to the switching element 7. When the switching element 7 is an FET, one end and the other end of the switching element 7 described above are a drain terminal and a source terminal in the case of the FET element.

なお、ダイオード17をFET素子、IGBT素子などのスイッチング素子171(図示なし)に変更し、スイッチング素子7、171のオンオフを逆論理で動作させる同期整流方式とすることもできる。 It is also possible to change the diode 17 to a switching element 171 (not shown) such as an FET element or an IGBT element, and use a synchronous rectification method in which the switching elements 7 and 171 are turned on and off by reverse logic.

電源主回路部2には、上記で説明した構成に加え、ゼロ電流検出部16、入力電圧検出部10、および出力電圧検出部9が設けられている。入力電圧検出部10は、直列に接続された複数の分圧抵抗など(図示なし)で構成され、脈流電圧|vac|の電圧値を検出して電気信号である入力電圧検出値vinsenとして出力する。出力電圧検出部9は、直列に接続された複数の分圧抵抗など(図示なし)で構成され、直流化された出力電圧voの電圧値を検出して出力電圧検出値vosenとして出力する。 In addition to the configuration described above, the power supply main circuit unit 2 is provided with a zero current detection unit 16, an input voltage detection unit 10, and an output voltage detection unit 9. The input voltage detection unit 10 is composed of a plurality of voltage dividing resistors connected in series (not shown), detects a voltage value of pulsating voltage | vac |, and outputs it as an input voltage detection value Vinsen which is an electric signal. do. The output voltage detection unit 9 is composed of a plurality of voltage dividing resistors (not shown) connected in series, detects the voltage value of the DC output voltage vo, and outputs it as the output voltage detection value vosen.

ゼロ電流検出部16は、例えば電流検出抵抗を有し、この電流検出抵抗の両端間に発生する電位差に基づいてリアクトル18に流れる電流iLを検出する。またゼロ電流検出部16は、上記した電流検出抵抗の両端間の電位差を電圧変換値iLsenとして出力する。電圧変換値iLsenは、リアクトル電流iLに対応する電圧値である。なお、ゼロ電流検出部16は、図1に示すように低電位側で検出する方法に限らず、電流検出抵抗をリアクトル18と直列に接続して高電位側でリアクトル電流iLに対応した電圧変換値iLsenを検出する方法を採用することもできる。さらに、電流検出抵抗を用いずに、リアクトル18に逆極性の補助巻線を設け、補助巻線から得られる電圧を電圧変換値iLsenとして検出する構成とすることもできる。電圧変換値iLsenは、後述するようにスイッチング素子7のターンオンのタイミングを決定するために用いられる。 The zero current detection unit 16 has, for example, a current detection resistor, and detects the current iL flowing through the reactor 18 based on the potential difference generated between both ends of the current detection resistor. Further, the zero current detection unit 16 outputs the potential difference between both ends of the above-mentioned current detection resistor as a voltage conversion value iLsen. The voltage conversion value iLsen is a voltage value corresponding to the reactor current iL. The zero current detection unit 16 is not limited to the method of detecting on the low potential side as shown in FIG. 1, and the current detection resistor is connected in series with the reactor 18 to perform voltage conversion corresponding to the reactor current iL on the high potential side. A method of detecting the value iLsen can also be adopted. Further, the reactor 18 may be provided with an auxiliary winding having the opposite polarity without using a current detection resistor, and the voltage obtained from the auxiliary winding may be detected as the voltage conversion value iLsen. The voltage conversion value iLsen is used to determine the turn-on timing of the switching element 7 as described later.

次に、電源制御部3について説明する。電源制御部3は、入力電圧位相検出部12、出力電圧制御部11、およびスイッチ制御部13を備えている。入力電圧位相検出部12は、入力電圧検出値vinsenから脈流電圧|vac|の位相vinphase(以下、これをθと表記する場合もある)を検出する。なお、以降では位相θ(=vinphase)を入力電圧位相θと称する。実施の形態1および後述する実施の形態2から5において、入力電圧位相θは、図2に示すように脈流電圧|vac|のボトムを基準として表現する。脈流電圧|vac|は交流入力電圧vacの2倍の周波数を持つため、脈流電圧|vacの1周期は0度から180度(0からπ)で表現される。 Next, the power supply control unit 3 will be described. The power supply control unit 3 includes an input voltage phase detection unit 12, an output voltage control unit 11, and a switch control unit 13. The input voltage phase detection unit 12 detects the phase vinphase of the pulsating voltage | vac | (hereinafter, this may be referred to as θ) from the input voltage detection value vinsen. Hereinafter, the phase θ (= vinphase) will be referred to as an input voltage phase θ. In the first embodiment and the second to fifth embodiments described later, the input voltage phase θ is expressed with reference to the bottom of the pulsating voltage | vac | as shown in FIG. Since the pulsating voltage | vac | has a frequency twice that of the AC input voltage vac, one cycle of the pulsating voltage | vac is expressed from 0 degrees to 180 degrees (0 to π).

出力電圧制御部11は、出力電圧検出値vosenと予め設定された目標電圧値vorefを取得し、両者の差分を求めて制御演算を実施することによりスイッチング素子7のオン時間の基準となる時間(以下、基準オン時間という)ton1を決定する。出力電圧制御部11による基準オン時間ton1の決定は、入力電圧位相検出部12が脈流電圧|vac|のボトムを検出したタイミングで行われる。 The output voltage control unit 11 acquires the output voltage detection value vosen and the preset target voltage value voref, obtains the difference between the two, and performs a control calculation to perform a control calculation, so that the time becomes a reference for the on-time of the switching element 7 ( Hereinafter, ton1 (referred to as reference on time) is determined. The output voltage control unit 11 determines the reference on-time ton1 at the timing when the input voltage phase detection unit 12 detects the bottom of the pulsating voltage | vac |.

スイッチ制御部13は、スイッチング素子7を駆動するための素子駆動信号Vgのオン時間ton2を算出する。具体的には、まず、スイッチ制御部13は基準オン時間ton1を出力電圧制御部11から取得するとともに、入力電圧位相θ(=vinphase)を入力電圧位相検出部12から取得する。次に、スイッチ制御部13は入力電圧位相θに応じた補正量Kphaseを決定し、さらに、補正量Kphaseに対してリミッタ処理を行うことよりリミッタ補正量Kphase*を決定する。リミッタ補正量Kphase*の決定後、スイッチ制御部13は基準オン時間ton1にリミッタ補正量Kphase*を乗じることにより素子駆動信号Vgのオン時間ton2を決定する。補正量Kphaseおよびリミッタ補正量Kphase*については後述する。 The switch control unit 13 calculates the on-time ton2 of the element drive signal Vg for driving the switching element 7. Specifically, first, the switch control unit 13 acquires the reference on-time ton1 from the output voltage control unit 11 and the input voltage phase θ (= vinphase) from the input voltage phase detection unit 12. Next, the switch control unit 13 determines the correction amount Kphase according to the input voltage phase θ, and further determines the limiter correction amount Kphase * by performing limiter processing on the correction amount Kphase. After determining the limiter correction amount Kphase *, the switch control unit 13 determines the on-time ton2 of the element drive signal Vg by multiplying the reference on-time ton1 by the limiter correction amount Kphase *. The correction amount Kphase and the limiter correction amount Kphase * will be described later.

また、スイッチ制御部13は、ゼロ電流検出部16で検出されるリアクトル電流iLに対応した電圧変換値iLsenに応じて素子駆動信号Vgのオンタイミングを決定する。このように素子駆動信号Vgのオン時間ton2とオンタイミングを決定することにより、スイッチ制御部13はスイッチング素子7を制御する。 Further, the switch control unit 13 determines the on-timing of the element drive signal Vg according to the voltage conversion value iLsen corresponding to the reactor current iL detected by the zero current detection unit 16. By determining the on-time ton2 and the on-timing of the element drive signal Vg in this way, the switch control unit 13 controls the switching element 7.

電源制御部3の各機能部の実現については、ICを含むデジタル回路を用いてもよいし、ICを含まないデジタル制御回路(同機能をもつソフトウェアによる回路も含まれる)を用いてもよい。また、構成要素の一部または全部がアナログ制御回路であってもよい。なお、実施の形態1ではマイコンを用いるデジタル制御回路により構成にする場合を一例として記載している。 For the realization of each functional unit of the power supply control unit 3, a digital circuit including an IC may be used, or a digital control circuit not including an IC (including a circuit by software having the same function) may be used. Further, a part or all of the components may be analog control circuits. In the first embodiment, a case where the configuration is made by a digital control circuit using a microcomputer is described as an example.

次に、電源制御部3を構成する出力電圧制御部11、入力電圧位相検出部12、スイッチ制御部13の処理動作に関してさらに具体的に説明する。
まず、出力電圧制御部11による基準オン時間ton1の決定の仕方について説明する。出力電圧制御部11は、入力電圧位相θ(=vinphase)が0、πのタイミング、すなわち、商用周波数が50Hz(周期20ms)の場合は全波整流後の脈流電圧|vac|の周波数である100Hz(周期10ms)の間隔で基準オン時間ton1を決定する。これにより、リアクトル電流iLの単位時間あたりの平均電流iLmeanを脈流電圧|vac|と同位相に制御することが可能となるので、力率改善制御を行うことができる。例えばコンバータ4が昇圧チョッパ回路の場合、スイッチング素子7のオン期間tonにおいて、容量Lをもつリアクトル18に流れるリアクトル電流iLの変化分ΔiLは、下記の(1)式に示すように脈流電圧|vac|に比例する関係にある。このことを利用し、脈流電圧|vac|の1周期間は、図3に示すようにスイッチング素子7の基準オン時間ton1を一定にして電流臨界動作をする。

ΔiL=ton/L×|vac| (1)

例えば図3において、脈流電圧|vac|の1周期間Taでは基準オン時間がton1aに設定され、次の1周期間Tbでは基準オン時間がton1bに設定される。このため、それぞれの周期において平均電流iLmeanは脈流電圧|vac|と同位相に制御される。なお、脈流電圧|vac|の入力電圧位相θのボトム0、πは入力電圧位相検出部12により検出されるが、その検出タイミングの方法については後述する。
Next, the processing operations of the output voltage control unit 11, the input voltage phase detection unit 12, and the switch control unit 13 constituting the power supply control unit 3 will be described more specifically.
First, a method of determining the reference on-time ton1 by the output voltage control unit 11 will be described. The output voltage control unit 11 is the timing of the input voltage phase θ (= vinphase) of 0 and π, that is, the frequency of the pulsating voltage | vac | after full-wave rectification when the commercial frequency is 50 Hz (period 20 ms). The reference on-time ton1 is determined at intervals of 100 Hz (period 10 ms). As a result, the average current iLmean per unit time of the reactor current iL can be controlled in the same phase as the pulsating current voltage | vac |, so that the power factor improvement control can be performed. For example, when the converter 4 is a step-up chopper circuit, the pulsating current voltage | The relationship is proportional to vac |. Utilizing this fact, during one cycle of the pulsating current voltage | vac |, as shown in FIG. 3, the reference on-time ton1 of the switching element 7 is kept constant to perform the current critical operation.

ΔiL = ton / L × | vac | (1)

For example, in FIG. 3, the reference on time is set to ton1a in one cycle Ta of the pulsating current voltage | vac |, and the reference on time is set to ton1b in the next one cycle Tb. Therefore, the average current iLmean is controlled in phase with the pulsating current voltage | vac | in each cycle. The bottoms 0 and π of the input voltage phase θ of the pulsating current voltage | vac | are detected by the input voltage phase detection unit 12, and the method of the detection timing will be described later.

出力電圧制御部11は、出力電圧検出値vosenと目標電圧値vorefの差分を演算し、その差分がゼロになるようにスイッチング素子7に対する基準オン時間ton1を決定する。具体的には、比例積分(PI)制御または比例積分微分(PID)制御などの古典制御、あるいはH∞(H−infinity)制御等の現代制御により基準オン時間ton1を決定する。なお、ここでは力率改善制御を行うために、出力電圧制御部11において入力電圧位相θ(=vinphase)が0、πのタイミングで基準オン時間ton1の制御演算をすることとして説明している。しかし、この方法に限らず、例えばスイッチング素子7をターンオンするタイミングごとに制御演算を行ってもよい。この場合は、出力電圧検出部9に設けられる図示しないRCフィルタ等の調整により、出力電圧検出値vosenの高周波成分を十分に減衰させること、または、制御演算に使用する制御係数(ゲイン)を十分に小さくすることで上述した方法と同等の効果を得ることができる。 The output voltage control unit 11 calculates the difference between the output voltage detection value vosen and the target voltage value voref, and determines the reference on-time ton1 for the switching element 7 so that the difference becomes zero. Specifically, the reference on-time ton1 is determined by classical control such as proportional integral (PI) control or proportional integral differential (PID) control, or modern control such as H∞ (H-infinity) control. Here, in order to perform power factor improvement control, it is described that the output voltage control unit 11 performs a control calculation of the reference on-time ton1 at the timing when the input voltage phase θ (= vinphase) is 0 or π. However, the present invention is not limited to this method, and for example, a control calculation may be performed at each turn-on timing of the switching element 7. In this case, the high frequency component of the output voltage detection value vosen can be sufficiently attenuated by adjusting an RC filter or the like (not shown) provided in the output voltage detection unit 9, or the control coefficient (gain) used for the control calculation is sufficiently sufficient. By making it smaller, the same effect as the above-mentioned method can be obtained.

入力電圧位相検出部12は、例えば以下のようにして入力電圧検出値vinsenから脈流電圧|vac|の位相(0〜π)を検出する。すなわち、AD変換器等(図示なし)により入力電圧検出値vinsenを一定周期でサンプリングを行い、図4の●印で示すように最新のサンプリング値をx(n)、1サンプリング前の値をx(n−1)、2サンプリング前の値をx(n−2)・・・、としたときに、x(n−2)>x(n−1)<x(n)となったタイミングのx(n)点を、脈流電圧|vac|のボトムを検出したタイミングとする。このボトム検出タイミングを「ゼロ」とし、AD変換器等のサンプリングごとにカウントアップ処理を行いつつ、サンプリング周波数fsamp、交流電源5の商用周波数fcom、およびカウントアップ数nを用いて、次の(2)式により入力電圧位相θ(=vinphase)を算出する。

θ=vinphase=2×fcom×n×π/fsamp (2)

なお、上述した入力電圧位相θ(=vinphase)の検出方法では、最大でサンプリング周期の2周期分の脈流電圧ボトム検出遅延が発生する。この脈流電圧ボトム検出遅延による影響を低減するためには、例えば、平均遅延値である1周期遅延を前提とした次の計算式(3)式を用いて入力電圧位相θを決定してもよい。

θ=vinphase=2×fcom×(n+1)×π/fsamp (3)
The input voltage phase detection unit 12 detects the phase (0 to π) of the pulsating voltage | vac | from the input voltage detection value vinsen, for example, as follows. That is, the input voltage detection value vinsen is sampled at regular intervals by an AD converter or the like (not shown), and the latest sampling value is x (n) and the value before one sampling is x as shown by the ● mark in FIG. (N-1) When the value before 2 samplings is x (n-2) ..., The timing is such that x (n-2)> x (n-1) <x (n). The point x (n) is the timing at which the bottom of the pulsating voltage | vac | is detected. This bottom detection timing is set to "zero", and while performing count-up processing for each sampling of the AD converter or the like, the sampling frequency fsamp, the commercial frequency fcom of the AC power supply 5, and the count-up number n are used to perform the following (2). ), The input voltage phase θ (= frequency) is calculated.

θ = vinphase = 2 × fcom × n × π / fsamp (2)

In the above-mentioned input voltage phase θ (= vinphase) detection method, a pulsating voltage bottom detection delay of up to two sampling cycles occurs. In order to reduce the influence of this pulsating voltage bottom detection delay, for example, the input voltage phase θ may be determined using the following formula (3) assuming a one-cycle delay, which is the average delay value. good.

θ = vinphase = 2 × fcom × (n + 1) × π / fsamp (3)

スイッチ制御部13は、上述の方法で算出した入力電圧位相θに応じて、後述の(8)式に示す補正量調整式によってリミッタ補正量Kphaseを*決定する。さらに、後述するリミッタ処理によって、補正量Kphaseからリミッタ補正量Kphase*を決定する。リミッタ補正量Kphase*は、基準オン時間ton1に対する補正信号であり、スイッチ制御部13は、次の(4)式に示すように基準オン時間ton1にリミッタ補正量Kphase*を乗じることにより素子駆動信号Vgのオン時間ton2を決定する。

ton2=ton1×Kphase* (4)

式(4)に示す補正演算は、素子駆動信号Vgの出力周期、すなわち素子駆動信号Vgが出力されるたびに実施することが好ましい。
The switch control unit 13 * determines the limiter correction amount Kphase by the correction amount adjustment formula shown in the following equation (8) according to the input voltage phase θ calculated by the above method. Further, the limiter correction amount Kphase * is determined from the correction amount Kphase by the limiter process described later. The limiter correction amount Kphase * is a correction signal for the reference on-time ton1, and the switch control unit 13 multiplies the reference on-time ton1 by the limiter correction amount Kphase * as shown in the following equation (4) to obtain an element drive signal. The on-time ton2 of Vg is determined.

ton2 = ton1 x Kphase * (4)

It is preferable that the correction operation shown in the equation (4) is performed every time the output cycle of the element drive signal Vg, that is, the element drive signal Vg is output.

次に、スイッチ制御部13によるスイッチング素子7のオン/オフ制御について説明する。図5Aは、ゼロ電流検出部16で得られる電圧変換値iLsenと素子駆動信号Vgの関係を示す図であり、スイッチ制御部13によるスイッチング素子7のオン/オフ制御の例を説明する図である。スイッチ制御部13は、素子駆動信号Vgによりオン制御したスイッチング素子7に対してオン時間ton2の間オン状態を継続させた後、素子駆動信号Vgをゼロにすることでスイッチング素子7をオフにする。スイッチング素子7がオフになると、リアクトル18に流れる電流iLが次第に減少し、図5Aに示すようにゼロ電流検出部16で得られる電圧変換値iLsenも減少する。スイッチ制御部13は、コンパレータ(図示なし)に予め設定されたスレッショルド電圧iLthを電圧変換値iLsenが下回ったタイミングで再び素子駆動信号Vgをオン状態に切り替え、オン時間ton2の間、オン状態を維持する。
なお、電圧変換値iLsenのスレッショルド電圧iLthとの比較は、ここではコンパレータを用いているが、これに限らず、例えば電圧変換値iLsenをスイッチング素子7の駆動信号入力端子(FETの場合はゲート端子)に入力し、スイッチング素子7の持つオンスレッショルド電圧をiLthの代用として構成することで電圧変換値iLsenがiLthを下回るタイミングを検出することもできる。この場合、スレッショルド電圧iLthの調整はゼロ電流検出部16に含まれるコンデンサ容量および電圧レベルの比較に用いるコンパレータ等の素子遅延を事前に考慮して、臨界動作をするように調整することが好ましい。
Next, on / off control of the switching element 7 by the switch control unit 13 will be described. FIG. 5A is a diagram showing the relationship between the voltage conversion value iLsen obtained by the zero current detection unit 16 and the element drive signal Vg, and is a diagram illustrating an example of on / off control of the switching element 7 by the switch control unit 13. .. The switch control unit 13 turns off the switching element 7 by setting the element drive signal Vg to zero after keeping the switching element 7 on-controlled by the element drive signal Vg in the on state for the on-time ton2. .. When the switching element 7 is turned off, the current iL flowing through the reactor 18 gradually decreases, and the voltage conversion value iLsen obtained by the zero current detection unit 16 also decreases as shown in FIG. 5A. The switch control unit 13 switches the element drive signal Vg to the on state again at the timing when the threshold voltage iLth preset in the comparator (not shown) falls below the voltage conversion value iLsen, and maintains the on state for the on time ton2. do.
The comparison of the voltage conversion value iLsen with the threshold voltage iLth uses a comparator here, but is not limited to this, and for example, the voltage conversion value iLsen is used as a drive signal input terminal (gate terminal in the case of FET) of the switching element 7. ), And the on-threshold voltage of the switching element 7 is configured as a substitute for iLth, so that the timing at which the voltage conversion value iLsen falls below iLth can be detected. In this case, it is preferable to adjust the threshold voltage iLth so as to perform critical operation in consideration of the delay of the element such as the comparator used for comparing the capacity of the capacitor included in the zero current detection unit 16 and the voltage level in advance.

上記のように、スイッチング素子7のオン制御のタイミングを電圧変換値iLsenに基づいて決定するとともに、スイッチング素子7のオン時間ton2を式(4)によって決定することでスイッチング素子7のオン/オフ制御を行うことにより、出力電圧voを目標値に制御しつつ、臨界動作による効率向上だけでなく補正演算による力率向上を達成することができる。
なお、図5Aに示した例では図1のようにゼロ電流検出部16を電流検出抵抗で構成して電圧変換値iLsenを得ているが、上述したようにリアクトル18に逆極性の補助巻線を設け、補助巻線から得た電圧を電圧変換値iLsenとして得る構成とする場合には図5Bに示す波形が得られる。この場合でも図5Aで示した例と同様に、電圧変換値iLsenとスレッショルド電圧iLthとをコンパレータにより比較して、スイッチング素子7のオン制御のタイミングを決定することができる。
As described above, the on / off control of the switching element 7 is performed by determining the on control timing of the switching element 7 based on the voltage conversion value iLsen and determining the on time ton2 of the switching element 7 by the equation (4). By performing the above, it is possible to achieve not only the efficiency improvement by the critical operation but also the power factor improvement by the correction calculation while controlling the output voltage vo to the target value.
In the example shown in FIG. 5A, the zero current detection unit 16 is configured by the current detection resistor to obtain the voltage conversion value iLsen as shown in FIG. 1. However, as described above, the reactor 18 has an auxiliary winding having the opposite polarity. The waveform shown in FIG. 5B can be obtained when the voltage obtained from the auxiliary winding is obtained as the voltage conversion value iLsen. Even in this case, similarly to the example shown in FIG. 5A, the voltage conversion value iLsen and the threshold voltage iLth can be compared by the comparator to determine the timing of the on-control of the switching element 7.

次に、補正量Kphaseにおよびリミッタ補正量Kphase*について説明する。図6Aは、入力フィルタ21とコンバータ4の等価回路である。ここでは、コンバータ4に流れる電流を電流源I*で表現しており(以下、電流または電圧に*印を付すことによりはベクトルであることを示す)、入力フィルタ21を構成する入力コイル20はリアクトルLで、入力コンデンサ6、6aは合成容量Cとして表している。なお、全波整流回路14は簡略化のために省略している。また、図6Aに示した入力コイル20としては、図7Aに等価回路を示すハイブリッドチョークコイル20Aを用いることができる。この場合、入力コイル20は、コモンモードノイズとノーマルモードノイズを同時に低減する。入力コイル20は上記したハイブリッドチョークコイル20Aに限定されるものではなく、図7Bに回路図を示すノーマルモードチョークコイル20Bを用いてもよいし、図7Cに回路図を示すコモンモードチョークコイル20Cを用いてもよい。 Next, the correction amount Kphase and the limiter correction amount Kphase * will be described. FIG. 6A is an equivalent circuit of the input filter 21 and the converter 4. Here, the current flowing through the converter 4 is represented by a current source I * (hereinafter, a vector is indicated by marking the current or voltage with *), and the input coil 20 constituting the input filter 21 is used. In the reactor L, the input capacitors 6 and 6a are represented as the combined capacitance C. The full-wave rectifier circuit 14 is omitted for simplification. Further, as the input coil 20 shown in FIG. 6A, a hybrid choke coil 20A showing an equivalent circuit in FIG. 7A can be used. In this case, the input coil 20 simultaneously reduces common mode noise and normal mode noise. The input coil 20 is not limited to the hybrid choke coil 20A described above, and the normal mode choke coil 20B shown in FIG. 7B may be used, or the common mode choke coil 20C shown in FIG. 7C may be used. You may use it.

まず、入力フィルタ21を構成するコンデンサの合成容量Cの影響により、交流入力電流iac*には交流入力電圧vac*に対して進み位相となる位相差Φが発生する。この位相差を調整しない場合、交流入力電流iac*と交流入力電圧vac*のベクトル図は図6B示すとおりとなる。ここで、コンバータ4に流れる電流I*をゼロ(I*=0)とすると、入力フィルタ21の合成容量Cに流れる電流Ic*は、次の(5)式で求められる。
First, due to the influence of the combined capacitance C of the capacitors constituting the input filter 21, a phase difference Φ which is a leading phase with respect to the AC input voltage vac * is generated in the AC input current iac *. When this phase difference is not adjusted, the vector diagram of the AC input current iac * and the AC input voltage vac * is as shown in FIG. 6B. Here, assuming that the current I * flowing through the converter 4 is zero (I * = 0), the current Ic * flowing through the combined capacitance C of the input filter 21 can be obtained by the following equation (5).

Figure 0006971957


入力フィルタ21のLC共振周波数は、交流電源5の周波数よりも十分に高いので(5)式の分母は「正」となり、合成容量Cに流れる電流Ic*は進み電流となるため、交流入力電流iacの位相が交流入力電圧vacの位相に対して所定の位相差Φ分だけ進んでいることがわかる。
Figure 0006971957


Since the LC resonance frequency of the input filter 21 is sufficiently higher than the frequency of the AC power supply 5, the denominator of Eq. (5) is "positive", and the current Ic * flowing through the combined capacitance C becomes the lead current, so that the AC input current It can be seen that the phase of iac advances by a predetermined phase difference Φ with respect to the phase of the AC input voltage vac.

このため、交流入力電流iacが交流入力電圧vacと同位相となるように、図6Cに示すように、コンバータ4に流れる電流I*について、電流I*=Ip*−Ic*(ただし、Ip*は有効電流を示す)を生成することで、コンバータ4に流れる電流I*の位相をΦだけ補正して(遅らせて)制御することで、交流入力電流iac*を有効電流Ip*成分のみにする。ここで、コンバータ4に対する負荷8を抵抗Rと出力電圧voで表わし、電源回路での損失を無視すれば、エネルギー保存則から有効電流Ip*は、次の(6)式で求められる。
Therefore, as shown in FIG. 6C, the current I * = Ip * -Ic * (however, Ip *) for the current I * flowing through the converter 4 so that the AC input current iac has the same phase as the AC input voltage vac. Indicates the active current), and the phase of the current I * flowing through the converter 4 is corrected (delayed) by Φ and controlled to make the AC input current iac * only the active current Ip * component. .. Here, if the load 8 for the converter 4 is represented by the resistance R and the output voltage vo, and the loss in the power supply circuit is ignored, the effective current Ip * can be obtained by the following equation (6) from the energy conservation law.

Figure 0006971957


上記の(5)式および(6)式より、交流入力電流iacを交流入力電圧vacと同位相とするために、コンバータ4に流す電流I*において補正すべき位相差Φは、次の(7)式で算出することができる。
Figure 0006971957


From the above equations (5) and (6), the phase difference Φ to be corrected in the current I * flowing through the converter 4 in order to make the AC input current iac in phase with the AC input voltage vac is as follows (7). ) Can be calculated.

Figure 0006971957


スイッチ制御部13は、(7)式で算出される位相差Φを用いて、スイッチング素子7の基準オン時間ton1に対する補正量Kphaseを決定する。すなわち、入力電圧位相検出部12で検出される入力電圧位相θ(=vinphase)を用いて、次の(8)式に示すように、力率「1」とする理想電流波形(√2・iac・sinθ)と、(7)式を用いて算出する補正電流波形(√2・iac・sin(θ−Φ))との比率を補正量Kphaseとする。

Kphase
=(√2・iac・sin(θ−Φ))/(√2・iac・sinθ)
=sin(θ−Φ)/sinθ (8)

すなわち、入力コンデンサ6、6aによる、交流入力電流iacと、交流入力電圧vacとの位相差Φに応じた補正電流波形と、上記位相差Φを零とした理想電流波形とを用いて、上記補正電流波形から上記理想電流波形を除算したものが補正量Kphaseである。したがって、交流入力電流iacを交流入力電圧vacと同位相(Φ=0)の場合、すなわち力率が「1」の場合には、補正量Kphase=1となる。なお、入力電圧位相θ(=vinphase)は上述した(2)式から求められる。
Figure 0006971957


The switch control unit 13 determines the correction amount Kphase for the reference on-time ton1 of the switching element 7 by using the phase difference Φ calculated by the equation (7). That is, using the input voltage phase θ (= vinphase) detected by the input voltage phase detection unit 12, the ideal current waveform (√2 · iac) having a power factor of “1” is set as shown in the following equation (8). The ratio between sinθ) and the corrected current waveform (√2 · iac · sin (θ−Φ)) calculated using Eq. (7) is defined as the correction amount Kphase.

Kphase
= (√2 ・ iac ・ sin (θ−Φ)) / (√2 ・ iac ・ sinθ)
= Sin (θ-Φ) / sinθ (8)

That is, the correction current waveform according to the phase difference Φ between the AC input current iac and the AC input voltage vac by the input capacitors 6 and 6a, and the ideal current waveform with the phase difference Φ set to zero are used for the correction. The correction amount Kphase is obtained by dividing the above ideal current waveform from the current waveform. Therefore, when the AC input current iac is in phase with the AC input voltage vac (Φ = 0), that is, when the power factor is “1”, the correction amount Kphase = 1. The input voltage phase θ (= vinphase) can be obtained from the above-mentioned equation (2).

補正量Kphaseを算出した後、リミッタ補正量Kphase*を求める。リミッタ補正量Kphase*を求める際は、上限閾値と下限閾値を予め定め、補正量Kphaseが上限閾値以上である場合、および補正量Kphaseが下限閾値以下である場合は、リミッタ補正量Kphase*の値をゼロとする。補正量Kphaseが下限閾値より大きく、かつ、上限閾値未満である場合は、リミッタ補正量Kphase*の値は補正量Kphaseの値とする。 After calculating the correction amount Kphase, the limiter correction amount Kphase * is obtained. When obtaining the limiter correction amount Kphase *, the upper limit threshold value and the lower limit threshold value are set in advance, and when the correction amount Kphase is equal to or more than the upper limit threshold value and when the correction amount Kphase is equal to or less than the lower limit threshold value, the value of the limiter correction amount Kphase *. Is set to zero. When the correction amount Kphase is larger than the lower limit threshold value and less than the upper limit threshold value, the value of the limiter correction amount Kphase * is the value of the correction amount Kphase.

例として上限閾値を2、下限閾値を0と定めた場合を(9)式に示す。以降は上限閾値を2、下限閾値を0に設定した場合について説明する。

Kphase*=0(Kphase≧2のとき)
Kphase*=Kphase(0<Kphase<2のとき) (9)
Kphase*=0(Kphase≦0のとき)

以上のようにしてリミッタ補正量Kphase*を導出した後、スイッチ制御部13は、上述の(4)式を用いて基準オン時間ton1をリミッタ補正量Kphase*により補正演算し、スイッチング素子7に対する素子駆動信号Vgのオン時間ton2を最終的に決定する。なお、(4)式による基準オン時間ton1の補正は素子駆動信号Vgが出力されるたびに実施されるため、この補正に必要なリミッタ補正量Kphaseの算出も素子駆動信号Vgが出力されるたびに実施される。
As an example, the case where the upper limit threshold value is set to 2 and the lower limit threshold value is set to 0 is shown in Eq. (9). Hereinafter, a case where the upper limit threshold value is set to 2 and the lower limit threshold value is set to 0 will be described.

Kphase * = 0 (when Kphase ≧ 2)
Kphase * = Kphase (when 0 <Kphase <2) (9)
Kphase * = 0 (when Kphase ≤ 0)

After deriving the limiter correction amount Kphase * as described above, the switch control unit 13 corrects the reference on-time ton1 by the limiter correction amount Kphase * using the above equation (4), and the element for the switching element 7. The on-time ton2 of the drive signal Vg is finally determined. Since the correction of the reference on-time ton1 according to the equation (4) is performed every time the element drive signal Vg is output, the limiter correction amount Kphase required for this correction is also calculated every time the element drive signal Vg is output. Will be implemented in.

上述したように、基準オン時間ton1の算出は脈流電圧|vac|の周期毎に行われる一方で、リミッタ補正量Kphaseの算出および(4)式による基準オン時間ton1の補正は素子駆動信号Vgが出力されるたびに実施される。ここで、式(8)式(9)より、補正量Kphaseおよびリミッタ補正量Kphase*は入力電圧位相θ(=vinphase)の関数であり、入力電圧位相θは時間の関数であるため、脈流電圧|vac|1周期の間には、補正量Kphaseの値が上限閾値(=2)以上、あるいは下限閾値(=0)以下となり、リミッタ補正量Kphase*が0となる期間がある。リミッタ補正量Kphase*が0となる期間では、基準オン時間ton1に関わらず素子駆動信号Vgのオン時間ton2が0となり、スイッチング素子7のスイッチングが行われない。このように、実施の形態1においては、リミッタ補正量Kphase*による補正により、スイッチング素子7のスイッチングを停止させる期間が存在する。また、このようにスイッチング素子7のスイッチングを停止させる期間ではスイッチング損失は発生しない。なお、リミッタ補正量Kphase*によりスイッチングを停止させる期間では、スイッチング素子7はオフで固定されることとなる。 As described above, the calculation of the reference on-time ton1 is performed for each cycle of the pulsating current voltage | vac |, while the calculation of the limiter correction amount Kphase and the correction of the reference on-time ton1 by the equation (4) are performed by the element drive signal Vg. Is executed every time is output. Here, from equations (8) and (9), the correction amount Kphase and the limiter correction amount Kphase * are functions of the input voltage phase θ (= vinphase), and the input voltage phase θ is a function of time. During one cycle of voltage | vac |, there is a period in which the value of the correction amount Kphase is equal to or greater than the upper limit threshold value (= 2) or equal to or less than the lower limit threshold value (= 0), and the limiter correction amount Kphase * becomes 0. During the period when the limiter correction amount Kphase * is 0, the on-time ton2 of the element drive signal Vg becomes 0 regardless of the reference on-time ton1, and the switching element 7 is not switched. As described above, in the first embodiment, there is a period in which the switching of the switching element 7 is stopped by the correction by the limiter correction amount Kphase *. Further, no switching loss occurs during the period in which the switching of the switching element 7 is stopped. During the period in which switching is stopped by the limiter correction amount Kphase *, the switching element 7 is fixed off.

ここで、スイッチング素子7のスイッチングを停止させる期間を設定しても力率改善が実現できる理由について説明する。図8はコンバータ4の入力電圧の説明図であり、交流入力電圧vacと脈流電圧|vac|の関係を示している。電源主回路部2は、図1に示したとおり整流回路14の後段に入力コンデンサ6を備える。このため、コンバータ4に入力される脈流電圧|vac|は、交流入力電圧vacが大きい時は交流入力電圧vacと大きさが同じであるが、交流入力電圧vacが小さい時は交流入力電圧vacと大きさが異なる。交流入力電圧vacと脈流電圧|vac|の大きさが異なる期間では、コンバータ4に供給されるエネルギーが入力コンデンサ6から送られており、交流電源5に電流が流れない。このため、脈流電圧|vac|と交流入力電圧vacの大きさが異なる期間は力率改善に寄与しない期間である。この期間は、交流入力電圧vacの小さい期間であるから、図8に示すように、入力電圧位相θが0度付近または180度付近となる期間である。 Here, the reason why the power factor improvement can be realized even if the period for stopping the switching of the switching element 7 is set will be described. FIG. 8 is an explanatory diagram of the input voltage of the converter 4, and shows the relationship between the AC input voltage vac and the pulsating current voltage | vac |. As shown in FIG. 1, the power supply main circuit unit 2 includes an input capacitor 6 after the rectifier circuit 14. Therefore, the pulsating current voltage | vac | input to the converter 4 has the same magnitude as the AC input voltage vac when the AC input voltage vac is large, but the AC input voltage vac | when the AC input voltage vac is small. And the size is different. During the period when the AC input voltage vac and the pulsating current voltage | vac | are different in magnitude, the energy supplied to the converter 4 is sent from the input capacitor 6, and no current flows through the AC power supply 5. Therefore, the period in which the magnitudes of the pulsating current voltage | vac | and the AC input voltage vac are different is a period that does not contribute to the improvement of the power factor. Since this period is a period in which the AC input voltage vac is small, as shown in FIG. 8, it is a period in which the input voltage phase θ is near 0 degrees or around 180 degrees.

実施の形態1では、入力電圧位相θが0度付近、または180度付近である期間にスイッチング素子7のスイッチングを停止させる。具体的に説明すると、例えばリミッタ補正量Kphase*の算出のための上限閾値を2、下限閾値を0と設定し、(7)式により算出される位相差Φが10度である場合、(8)式より算出される補正量Kphaseが下限閾値以下、または上限閾値以上となる範囲は、入力電圧位相θが0〜10度、および170〜180度の範囲である。このように、実施の形態1においてスイッチング素子7のスイッチングが停止される期間は入力電圧位相θが0度付近、または180度付近であり、力率改善に寄与しない期間と一致する。このため、リミッタ補正量Kphase*によりスイッチング素子7のスイッチングを停止さる期間を設けても、力率改善に与える影響は小さい。 In the first embodiment, the switching of the switching element 7 is stopped during the period when the input voltage phase θ is near 0 degrees or around 180 degrees. Specifically, for example, when the upper limit threshold value for calculating the limiter correction amount Kphase * is set to 2 and the lower limit threshold value is set to 0, and the phase difference Φ calculated by the equation (7) is 10 degrees, (8). The range in which the correction amount Kphase calculated from the equation () is equal to or less than the lower limit threshold value or greater than or equal to the upper limit threshold value is a range in which the input voltage phase θ is 0 to 10 degrees and 170 to 180 degrees. As described above, in the first embodiment, the period in which the switching of the switching element 7 is stopped is the period in which the input voltage phase θ is in the vicinity of 0 degrees or in the vicinity of 180 degrees, which coincides with the period in which the force factor improvement is not contributed. Therefore, even if a period for stopping the switching of the switching element 7 by the limiter correction amount Kphase * is provided, the influence on the power factor improvement is small.

なお、入力コンデンサ6がない場合は、上記した力率改善に寄与しない期間は存在しないが、この場合はスイッチング素子7のスイッチングを停止させる期間は交流入力電圧vacが小さい期間であり、交流入力電圧vacが大きい期間に比べて力率改善への寄与が小さい。このため、スイッチング素子7のスイッチングを停止しても力率改善への影響は小さく、力率改善しながらスイッチング損失を低減するという実施の形態1の効果を得ることができる。ただし、入力コンデンサ6がない場合に比べて力率改善の効果は小さいと考えられるので、実施の形態1は入力コンデンサ6がある場合に適用することが望ましいい。 If the input capacitor 6 is not provided, there is no period that does not contribute to the above-mentioned power factor improvement. In this case, the period for stopping the switching of the switching element 7 is the period during which the AC input voltage vac is small, and the AC input voltage. The contribution to power factor improvement is small compared to the period when vac is large. Therefore, even if the switching of the switching element 7 is stopped, the influence on the power factor improvement is small, and the effect of the first embodiment of reducing the switching loss while improving the power factor can be obtained. However, since the effect of improving the power factor is considered to be smaller than that without the input capacitor 6, it is desirable to apply the first embodiment when the input capacitor 6 is present.

次に、実施の形態1のシミュレーション結果について説明する。なお、シミュレーションはMywayプラス社の回路シミュレーションを使用して行っている。シミュレーション条件は、交流入力電圧vac=200V(50Hz:脈流電圧|vac|の周波数は100Hz)、出力電圧vo=330V、負荷8の抵抗R=2000Ω(電力54.45W)、入力フィルタ21の入力コイル20のリアクタンスL=7mH、入力フィルタ21の入力コンデンサ6、6aの合成容量C=0.42uFである。なお、(7)式を用いると、交流入力電流iacの交流入力電圧vacに対する位相差ΦはΦ=10.98[度]となったので、(8)式でΦ=10.98度としてシミュレーションを行った。なお、リミッタ補正量Kphase*を決定するための上限閾値は2に設定し、下限閾値は0に設定した。 Next, the simulation result of the first embodiment will be described. The simulation is performed using a circuit simulation manufactured by Myway Plus. The simulation conditions are AC input voltage vac = 200V (50Hz: pulsating voltage | vac | frequency is 100Hz), output voltage vo = 330V, load 8 resistance R = 2000Ω (power 54.45W), input of input filter 21. The reactance L of the coil 20 is 7 mH, and the combined capacitance C of the input capacitors 6 and 6a of the input filter 21 is 0.42uF. Using equation (7), the phase difference Φ of the AC input current iac with respect to the AC input voltage vac was Φ = 10.98 [degrees], so simulation was performed using equation (8) with Φ = 10.98 degrees. Was done. The upper limit threshold value for determining the limiter correction amount Kphase * was set to 2, and the lower limit threshold value was set to 0.

実施の形態1を適用しない参考例のシミュレーション結果を図9に、実施の形態1を適用したシミュレーション結果を図10に示す。図9および図10において、上から順番に、出力電圧検出値vosenと目標電圧値voref、入力電圧位相θ(=vinphase)に応じたリミッタ補正量Kphase*、基準オン時間ton1とリミッタ補正量Kphase*の乗算値である素子駆動信号Vgのオン時間ton2、および素子駆動信号Vg、交流入力電圧vacと交流入力電流iacの波形をそれぞれ示している。なお、参考例である図9では、図10との比較の便宜上、リミッタ補正量Kphase*の値を1で固定している。また、図9および図10において、最下段の交流入力電圧vacと交流入力電流iacの波形は両者の位相差を比較するためのものであり、比較しやすいように交流入力電流iacは600倍した値を表示している。また、素子駆動信号Vgの波形を示す図において、網掛けの領域はスイッチング素子7のスイッチングが行われる領域であることを示している。 FIG. 9 shows the simulation results of the reference example to which the first embodiment is not applied, and FIG. 10 shows the simulation results to which the first embodiment is applied. In FIGS. 9 and 10, in order from the top, the output voltage detection value voten and the target voltage value waveform, the limiter correction amount Kphase * according to the input voltage phase θ (= vinphase), the reference on-time ton1 and the limiter correction amount Kphase *. The on-time ton2 of the element drive signal Vg, which is the multiplication value of, and the waveforms of the element drive signal Vg, the AC input voltage vac, and the AC input current iac are shown. In FIG. 9, which is a reference example, the value of the limiter correction amount Kphase * is fixed at 1 for convenience of comparison with FIG. 10. Further, in FIGS. 9 and 10, the waveforms of the AC input voltage vac and the AC input current iac in the lowermost stage are for comparing the phase difference between the two, and the AC input current iac is multiplied by 600 for easy comparison. The value is displayed. Further, in the figure showing the waveform of the element drive signal Vg, it is shown that the shaded area is the area where the switching element 7 is switched.

図9に示す例と図10に示す例において、交流入力電圧vacと交流入力電流iacとの位相差Φを補正するように素子駆動信号Vgのオン時間ton2が変化する点は共通しており、ともに0.98を超える力率を実現しているが、素子駆動信号Vgのオン時間ton2の変化の態様は両者で異なる。すなわち、参考例としての図9では、上述したようにリミッタ補正量Kphase*の値を1で固定しているので、素子駆動信号Vgのオン時間ton2は基準オン時間ton1をそのまま出力している(ton2=ton1)。この場合、スイッチング素子7は常にスイッチングを行うことが素子駆動信号Vgの波形から確認できる。一方、実施の形態1のシミュレーション結果を示す図10では、入力電圧位相θに応じて変化するリミッタ補正量Kphase*により基準オン時間ton1を補正して素子駆動信号Vgのオン時間ton2を算出するので、素子駆動信号Vgのオン時間ton2が基準オン時間ton1に対して大きく変化している。 In the example shown in FIG. 9 and the example shown in FIG. 10, it is common that the on-time ton2 of the element drive signal Vg changes so as to correct the phase difference Φ between the AC input voltage vac and the AC input current iac. Both have achieved a power factor exceeding 0.98, but the mode of change of the on-time ton2 of the element drive signal Vg is different between the two. That is, in FIG. 9 as a reference example, since the value of the limiter correction amount Kphase * is fixed at 1 as described above, the on-time ton2 of the element drive signal Vg outputs the reference on-time ton1 as it is (). ton2 = ton1). In this case, it can be confirmed from the waveform of the element drive signal Vg that the switching element 7 always performs switching. On the other hand, in FIG. 10 showing the simulation result of the first embodiment, the reference on-time ton1 is corrected by the limiter correction amount Kphase * that changes according to the input voltage phase θ, and the on-time ton2 of the element drive signal Vg is calculated. The on-time ton2 of the element drive signal Vg changes significantly with respect to the reference on-time ton1.

図9および図10の最下段の波形を確認すると、参考例では交流入力電圧vacに対する交流入力電流iacの位相進みによる位相差が確認できるが、実施の形態1では交流入力電圧vacと交流入力電流iacの位相差はほぼゼロとなることが確認できる。回路シミュレーションで力率を測定すると、参考例の場合は力率=0.985であるのに対して、実施の形態1の場合は力率=0.997に向上していることが分かった。 By checking the waveforms at the bottom of FIGS. 9 and 10, in the reference example, the phase difference due to the phase lead of the AC input current iac with respect to the AC input voltage vac can be confirmed, but in the first embodiment, the AC input voltage vac and the AC input current It can be confirmed that the phase difference of iac is almost zero. When the power factor was measured by the circuit simulation, it was found that the power factor was 0.985 in the case of the reference example, whereas it was improved to the power factor = 0.997 in the case of the first embodiment.

また、実施の形態1では素子駆動信号Vgが0に固定されている期間、すなわち、スイッチング素子7のスイッチングが停止している期間が存在することが図10より確認できる。このことから、実施の形態1を適用した場合、参考例と比べてスイッチング損失の増加を抑制できることが確認できる。 Further, in the first embodiment, it can be confirmed from FIG. 10 that there is a period in which the element drive signal Vg is fixed to 0, that is, a period in which the switching of the switching element 7 is stopped. From this, it can be confirmed that when the first embodiment is applied, the increase in switching loss can be suppressed as compared with the reference example.

なお、ここでは補正量Kphaseの算出において、(7)式を用いた計算により位相差Φを求める方法を示したが、図1に示した構成に交流入力電流iacの位相検出手段を追加し、実測した交流入力電圧vacと交流入力電流iacの両者の位相から位相差Φを求めてもよく、さらに、シミュレーションまたは実験により事前に位相差Φを求めてもよい。 Here, in the calculation of the correction amount Kphase, the method of obtaining the phase difference Φ by the calculation using the equation (7) is shown, but the phase detection means of the AC input current iac is added to the configuration shown in FIG. The phase difference Φ may be obtained from the phases of both the actually measured AC input voltage vac and the AC input current iac, and further, the phase difference Φ may be obtained in advance by simulation or experiment.

実施の形態1によれば、スイッチング損失の増加を抑制しつつ高力率を実現することができる。より具体的には、コンバータのスイッチング素子を駆動する素子駆動信号のオン時間を算出する際に、スイッチング素子出力電圧検出値および目標電圧値から求められる基準オン時間と、脈流電圧の入力電圧位相に基づいて演算される補正量にリミッタ処理を施したリミッタ補正量を算出し、基準オン時間にリミッタ補正量を乗じた結果を素子駆動信号のオン時間とした。そして、このようにして算出されたオン時間を用いてスイッチング素子のオン/オフ制御を行うことにより、交流入力電圧に対する交流入力電流の位相進みの影響を抑制する。この結果、交流入力電流と交流入力電圧を精度よく同位相、同波形とすることができ、従来に比べて力率を改善する。また、上記リミッタ処理により力率改善への寄与が小さい期間はスイッチングを停止させるようにしたため、力率改善に大きな影響を与えることなくスイッチング損失の増加を抑制している。 According to the first embodiment, a high power factor can be realized while suppressing an increase in switching loss. More specifically, when calculating the on-time of the element drive signal that drives the switching element of the converter, the reference on-time obtained from the switching element output voltage detection value and the target voltage value, and the input voltage phase of the pulsating voltage. The limiter correction amount obtained by applying the limiter processing to the correction amount calculated based on the above was calculated, and the result of multiplying the reference on time by the limiter correction amount was taken as the on time of the element drive signal. Then, by controlling the on / off of the switching element using the on time calculated in this way, the influence of the phase advance of the AC input current on the AC input voltage is suppressed. As a result, the AC input current and the AC input voltage can be accurately in phase and have the same waveform, and the power factor is improved as compared with the conventional case. Further, since the switching is stopped during the period in which the contribution to the power factor improvement is small by the limiter process, the increase in the switching loss is suppressed without significantly affecting the power factor improvement.

実施の形態2.
以下に、実施の形態2を図11に基づいて説明する。
実施の形態2は、リミッタ補正量Kphase*を求めるための上限閾値および下限閾値を位相差Φに応じて決定する点が実施の形態1と異なる。図11は、位相差Φを5度から45度まで、5度ずつ変化させた場合のそれぞれについての上限閾値および下限閾値を示している。実施の形態2では、図に示すように位相差Φが小さいときほど上限閾値の値を大きくし、スイッチング素子7のスイッチングを停止させる期間を短くしている。位相差Φが小さい場合、図6Bに示したとおり、電流Ic*が電流I*と比べて小さくなるので、コンバータ4に流れる電流が入力フィルタ21の入力コンデンサ6、6aに流れる電流と比べて大きく、出力電力が大きい状態にある。このような状態においては、スイッチング素子7のスイッチングを停止させる理想的な期間(例えば入力電圧位相θが0〜10度、または170〜180度となる期間)から外れた期間でスイッチング素子7のスイッチングを停止させてしまうと、入力電流iacに歪みが発生して力率を低下させてしまう虞がある。
Embodiment 2.
Hereinafter, the second embodiment will be described with reference to FIG.
The second embodiment is different from the first embodiment in that the upper limit threshold value and the lower limit threshold value for obtaining the limiter correction amount Kphase * are determined according to the phase difference Φ. FIG. 11 shows an upper limit threshold value and a lower limit threshold value for each when the phase difference Φ is changed from 5 degrees to 45 degrees in increments of 5 degrees. In the second embodiment, as shown in the figure, the smaller the phase difference Φ is, the larger the value of the upper limit threshold value is, and the shorter the period for stopping the switching of the switching element 7. When the phase difference Φ is small, as shown in FIG. 6B, the current Ic * is smaller than the current I *, so that the current flowing through the converter 4 is larger than the current flowing through the input capacitors 6 and 6a of the input filter 21. , The output power is large. In such a state, switching of the switching element 7 is performed in a period outside the ideal period for stopping the switching of the switching element 7 (for example, a period in which the input voltage phase θ is 0 to 10 degrees or 170 to 180 degrees). If the power factor is stopped, the input current iac may be distorted and the power factor may be lowered.

上記した力率の低下を防ぐためには、スイッチング素子7のスイッチングを停止させる期間が理想的な期間から外れることを防ぐ必要があるが、補正量Kphaseの算出に用いる入力電圧位相θは、入力電圧位相検出部12により検出される入力電圧位相vinphaseであるため、検出誤差などにより交流入力電圧vacの実際の位相との間にずれが生じる可能性がある。このようなずれが生じていると、(8)式で算出される補正量Kphaseが交流入力電圧vacに対して位相進みまたは位相遅れを有することとなり、補正量Kphaseが上限閾値以上または下限閾値以下となる期間が理想的な期間から外れ、(9)式によりリミッタ補正量Kphase*がゼロになる期間も理想的な期間から外れるため、理想的な期間から外れた予期せぬ期間でスイッチング素子7のスイッチングを停止させてしまうこととなる。そこで、実施の形態2では位相差Φが小さい場合に上限閾値の値をより大きな値に設定し、スイッチング素子7のスイッチングを停止させる期間がより短くなるようにしている。これにより、補正量Kphaseに位相進みまたは位相遅れが生じても、理想的な期間から外れた期間でスイッチングを停止させてしまうことを防ぐことができる。 In order to prevent the above-mentioned decrease in the power factor, it is necessary to prevent the period for stopping the switching of the switching element 7 from deviating from the ideal period, but the input voltage phase θ used for calculating the correction amount Kphase is the input voltage. Since the input voltage phase is vinphase detected by the phase detection unit 12, there is a possibility that a deviation from the actual phase of the AC input voltage vac may occur due to a detection error or the like. When such a deviation occurs, the correction amount Kphase calculated by the equation (8) has a phase lead or a phase delay with respect to the AC input voltage vac, and the correction amount Kphase is equal to or more than the upper limit threshold value or less than or equal to the lower limit threshold value. Since the period in which is deviated from the ideal period and the period in which the limiter correction amount Kphase * becomes zero according to Eq. (9) is also deviated from the ideal period, the switching element 7 is in an unexpected period deviating from the ideal period. Will stop the switching of. Therefore, in the second embodiment, when the phase difference Φ is small, the value of the upper limit threshold value is set to a larger value so that the period for stopping the switching of the switching element 7 becomes shorter. As a result, even if a phase advance or a phase delay occurs in the correction amount Kphase, it is possible to prevent the switching from being stopped in a period deviating from the ideal period.

例えば位相差Φが10度である場合、図11に示すとおり上限閾値は2.5である。これに基づいてリミッタ補正量Kphase*を算出しスイッチング素子7のスイッチングを停止させる期間を求めると、入力電圧位相θが0〜10度、または174〜180度となる期間がスイッチングを停止させる期間となる。このため、4度以下の位相進みであれば、スイッチングを停止させる期間は上記した理想的な期間内に納まる。 For example, when the phase difference Φ is 10 degrees, the upper limit threshold value is 2.5 as shown in FIG. When the limiter correction amount Kphase * is calculated based on this and the period for stopping the switching of the switching element 7 is obtained, the period when the input voltage phase θ is 0 to 10 degrees or 174 to 180 degrees is the period for stopping the switching. Become. Therefore, if the phase advance is 4 degrees or less, the period for stopping the switching is within the above-mentioned ideal period.

位相差Φが大きい場合、図6Bに示したとおり、電流Ic*が電流I*と比べて大きくなるので、コンバータ4に流れる電流が入力フィルタ21の入力コンデンサ6、6aに流れる電流と比べて小さく、出力電力が小さい状態にある。このような状態においては、スイッチング素子7のスイッチングを停止できる期間が長く、また、スイッチングを停止したときに発生する入力電流iacの歪みが小さいので、上限閾値を小さな値に、下限閾値を大きな値に設定し、スイッチングを停止させる期間を長くしている。
その他については実施の形態1と同様であるので、その説明を省略する。
When the phase difference Φ is large, as shown in FIG. 6B, the current Ic * is larger than the current I *, so that the current flowing through the converter 4 is smaller than the current flowing through the input capacitors 6 and 6a of the input filter 21. , The output power is low. In such a state, the switching of the switching element 7 can be stopped for a long period of time, and the distortion of the input current iac generated when the switching is stopped is small. Therefore, the upper limit threshold value is set to a small value and the lower limit threshold value is set to a large value. Is set to, and the period for stopping switching is lengthened.
Others are the same as those in the first embodiment, and the description thereof will be omitted.

実施の形態2によれば、実施の形態1と同様の効果を得ることができる。また、交流入力電流と交流入力電圧の位相差が小さい場合はリミッタ補正量を求めるための上限閾値を大きくし、スイッチング素子のスイッチングを停止させる期間をより短く設定するので、入力電圧位相に検出誤差があり、補正量に位相進みまたは位相遅れがある場合でも、予期せぬ期間においてスイッチングを停止させてしまうことを防ぐことができる。このため、交流入力電流の歪みの発生およびこの歪みによる力率の低下を防ぐことができる。また、交流入力電流と交流入力電圧の位相差が大きい場合は上限閾値を小さくするとともに下限閾値を大きくし、スイッチング素子のスイッチングを停止させる期間をより長く設定するので、スイッチング損失をさらに低減することができる。 According to the second embodiment, the same effect as that of the first embodiment can be obtained. In addition, when the phase difference between the AC input current and the AC input voltage is small, the upper limit threshold for obtaining the limiter correction amount is increased, and the period for stopping the switching of the switching element is set shorter, so that the detection error in the input voltage phase Therefore, even if the correction amount has a phase lead or a phase lag, it is possible to prevent the switching from being stopped in an unexpected period. Therefore, it is possible to prevent the occurrence of distortion of the AC input current and the decrease in the power factor due to this distortion. Further, when the phase difference between the AC input current and the AC input voltage is large, the upper limit threshold value is made smaller and the lower limit threshold value is made larger, and the period for stopping the switching of the switching element is set longer, so that the switching loss is further reduced. Can be done.

なお、図11で示した上限閾値および下限閾値は一例であり、上限閾値および下限閾値を位相差Φにより変化させればよい。例えば、位相差Φが小さい場合に上限閾値を小さく設定することも考えられる。ただし、図11で示したように設定することが望ましい。 The upper limit threshold value and the lower limit threshold value shown in FIG. 11 are examples, and the upper limit threshold value and the lower limit threshold value may be changed by the phase difference Φ. For example, when the phase difference Φ is small, it is conceivable to set the upper limit threshold value small. However, it is desirable to set as shown in FIG.

実施の形態3.
以下に、実施の形態3を図12Aから図21に基づいて説明する。実施の形態3は、入力電圧位相θ(=vinphase)に応じた補正量Kphaseの決定方法が実施の形態1と異なる。すなわち、実施の形態1では、入力電圧検出値vinsenから得られる入力電圧位相θ(=vinphase)を利用し、(8)式に基づいて補正量Kphaseを決定したが、実施の形態3では、スイッチ制御部13において(8)式の演算を近似式化して補正量Kphaseを決定する。
Embodiment 3.
Hereinafter, the third embodiment will be described with reference to FIGS. 12A to 21. The third embodiment is different from the first embodiment in the method of determining the correction amount Kphase according to the input voltage phase θ (= vinphase). That is, in the first embodiment, the input voltage phase θ (= vinphase) obtained from the input voltage detection value vinsen is used to determine the correction amount Kphase based on the equation (8), but in the third embodiment, the switch is used. The control unit 13 approximates the calculation of the equation (8) to determine the correction amount Kphase.

まず、(8)式を近似式化することを考える。入力電圧位相θを度数表示(脈流電圧|vac|の周期を0度〜180度)として、図12Aでは、力率が「1」となる理想の交流入力電流の波形、すなわち交流入力電圧vacと同位相である理想交流入力電流iacrefの波形を実線で示し、理想交流入力電流iacrefに対して位相が10度進んだ状態の位相進み交流入力電流iacleadの波形を破線で示す。また、図12Bでは、理想交流入力電流iacrefの波形を実線で示し、理想交流入力電流iacrefに対して位相が10度遅れた状態の位相遅れ交流入力電流iaclagの波形を破線で示す。 First, consider converting Eq. (8) into an approximate expression. With the input voltage phase θ as a frequency display (the period of pulsation voltage | vac | is 0 to 180 degrees), in FIG. 12A, the ideal AC input current waveform with a force factor of "1", that is, the AC input voltage vac. The waveform of the ideal AC input current iacref having the same phase as the above is shown by a solid line, and the waveform of the phase-advancing AC input current iaclead in a state where the phase is advanced by 10 degrees with respect to the ideal AC input current iacref is shown by a broken line. Further, in FIG. 12B, the waveform of the ideal AC input current iacref is shown by a solid line, and the waveform of the phase-delayed AC input current iaclague in a state where the phase is delayed by 10 degrees with respect to the ideal AC input current iacref is shown by a broken line.

図13Aには、(8)式に基づいて図12Aにおける位相進み交流入力電流iacleadを理想交流入力電流iacrefで除算し、(9)式によるリミッタ処理を施して求めたリミッタ補正量Kphase*を示す。また、図13Bには、(8)式に基づいて図12Bにおける位相遅れ交流入力電流iaclagを理想交流入力電流iacrefで除算し、(9)式によるリミッタ処理して求めたリミッタ補正量Kphase*を示す。なお、図13Aおよび図13Bにおいて、リミッタ補正量Kphase*を求めるための上限閾値、下限閾値は、それぞれ2、0に設定している。 FIG. 13A shows the limiter correction amount Kphase * obtained by dividing the phase-advancing AC input current iaclead in FIG. 12A by the ideal AC input current iacref based on the equation (8) and performing the limiter processing according to the equation (9). .. Further, in FIG. 13B, the phase-delayed AC input current iaclag in FIG. 12B is divided by the ideal AC input current iacref based on the equation (8), and the limiter correction amount Kphase * obtained by the limiter processing according to the equation (9) is obtained. show. In FIGS. 13A and 13B, the upper limit threshold value and the lower limit threshold value for obtaining the limiter correction amount Kphase * are set to 2 and 0, respectively.

交流入力電圧vacに対して交流入力電流iacが進相となる場合、すなわち、(5)式の分母が「正」となる場合は、進相分を遅らせるように補正を行うため、図13Aに示すように、入力電圧位相θの増加に伴ってリミッタ補正量Kphase*は増加する。一方、交流入力電圧vacに対して交流入力電流iacが遅相となる場合、すなわち、(5)式の分母が「負」となる場合は、遅相分を進めるように補正を行うため、図13Bに示すように、入力電圧位相θの増加に伴ってリミッタ補正量Kphase*は減少する。
なお、以降の説明では、入力コンデンサ6、6aの影響を考慮して、交流入力電流iacが交流入力電圧vacに対して進相である場合(すなわち、図12Aの状態)を前提として記述する。
When the AC input current iac is phase-advanced with respect to the AC input voltage vac, that is, when the denominator of Eq. (5) is "positive", correction is performed so as to delay the phase-advancing component. As shown, the limiter correction amount Kphase * increases as the input voltage phase θ increases. On the other hand, when the AC input current iac is in slow phase with respect to the AC input voltage vac, that is, when the denominator of Eq. (5) is "negative", correction is performed so as to advance the slow phase component. As shown in 13B, the limiter correction amount Kphase * decreases as the input voltage phase θ increases.
In the following description, in consideration of the influence of the input capacitors 6 and 6a, the case where the AC input current iac is in phase with respect to the AC input voltage vac (that is, the state of FIG. 12A) is described.

出力電力等により交流入力電圧vacに対する交流入力電流iacの位相差Φが変化した場合を考える。交流入力電圧vacに対する交流入力電流iacの位相差Φを「5度」、「10度」、「15度」、「20度」、「25度」とそれぞれ変化させた場合に、(8)(9)式に基づいて入力電圧位相θに対するリミッタ補正量Kphase*を求めた結果を図14において実線で示す。また、実線で示したそれぞれのリミッタ補正量Kphase*を簡単な一次関数にそれぞれ近似した場合のリミッタ補正量Kphase*を破線で示す。なお、図14においてリミッタ補正量Kphase*を求めるための上限閾値2、下限閾値を0としている。近似されたリミッタ補正量Kphase*は、図14において破線で示された各々の一次関数が周期的に繰り返されるものであるから、近似されたリミッタ補正量Kphase*は、180度の周期を持つ鋸波状の信号となる。このような近似は、下記の(10)式に示すような、入力電圧位相θに応じて単純に補正量Kphaseが増加する一次関数式に(8)式を近似することであり、補正量Kphaseの算出、ひいてはリミッタ補正量Kphase*の算出に要する時間を短縮する。

Kphase=A・θ+B (10)
Consider the case where the phase difference Φ of the AC input current iac with respect to the AC input voltage vac changes due to the output power or the like. When the phase difference Φ of the AC input current iac with respect to the AC input voltage vac is changed to "5 degrees", "10 degrees", "15 degrees", "20 degrees", and "25 degrees", respectively, (8) ( The result of obtaining the limiter correction amount Kphase * for the input voltage phase θ based on the equation 9) is shown by a solid line in FIG. Further, the limiter correction amount Kphase * when each limiter correction amount Kphase * shown by the solid line is approximated to a simple linear function is shown by a broken line. In FIG. 14, the upper limit threshold value 2 and the lower limit threshold value for obtaining the limiter correction amount Kphase * are set to 0. Since the approximated limiter correction amount Kphase * is one in which each linear function shown by the broken line in FIG. 14 is periodically repeated, the approximated limiter correction amount Kphase * is a saw having a period of 180 degrees. It becomes a wavy signal. Such an approximation is to approximate the equation (8) to a linear function equation in which the correction amount Kphase simply increases according to the input voltage phase θ as shown in the following equation (10). The time required for the calculation of the limiter correction amount Kphase * and the calculation of the limiter correction amount Kphase * is shortened.

Kphase = A · θ + B (10)

なお、図14を参考にすると、(10)式で示す一次関数式の傾きAと切片Bの設定は、以下の条件のもとに設定することができる。
(i)傾きAを「正」の値に設定する。
(ii)交流入力電圧vacに対する交流入力電流iacの位相差Φが大きいほど、入力電圧位相θの変化に対する補正量Kphaseの変化を大きく、すなわち、傾きAを「大きく」設定する。
(iii)切片Bの決め方として、図14により、入力電圧位相θが90度のときに補正量Kphaseが「1」となるように切片Bを設定する。すなわち、B=1−A×(90度)となるように切片Bを決定する。
With reference to FIG. 14, the slope A and the intercept B of the linear function equation shown in the equation (10) can be set under the following conditions.
(I) Set the slope A to a "positive" value.
(Ii) The larger the phase difference Φ of the AC input current iac with respect to the AC input voltage vac, the larger the change in the correction amount Kphase with respect to the change in the input voltage phase θ, that is, the larger the inclination A is set.
(Iii) As a method of determining the intercept B, the intercept B is set so that the correction amount Kphase is “1” when the input voltage phase θ is 90 degrees according to FIG. That is, the intercept B is determined so that B = 1-A × (90 degrees).

上記の(ii)に関して、交流入力電圧vacに対する交流入力電流iacの位相差Φが大きくなる条件を(7)式から考察する。
(7)式で使用する各定数を、交流入力電圧vac=200V(50Hz:脈流電圧の周波数は100Hz)、出力電圧vo=400V、負荷R=2938Ω(電力54.45W)、入力フィルタ21の入力コイル20のリアクトルL=7mH、入力フィルタ21の入力コンデンサ6、6aの合成容量C=0.42uFを基準として、電源主回路部2の負荷8への出力電力Po、交流入力電圧vac、交流入力電圧周波数fをそれぞれパラメータとして、それらを変化させたときの、交流入力電圧vacに対する交流入力電流iacの位相差Φの算出結果を図15Aから図15Cに示す。
Regarding (ii) above, the condition that the phase difference Φ of the AC input current iac with respect to the AC input voltage vac becomes large will be considered from the equation (7).
The constants used in equation (7) are the AC input voltage vac = 200V (50Hz: the frequency of the pulsating voltage is 100Hz), the output voltage vo = 400V, the load R = 2938Ω (power 54.45W), and the input filter 21. Based on the reactor L of the input coil 20 = 7 mH and the combined capacity C = 0.42uF of the input capacitors 6 and 6a of the input filter 21, the output power Po to the load 8 of the power supply main circuit unit 2, the AC input voltage vac, and the AC FIGS. 15A to 15C show the calculation results of the phase difference Φ of the AC input current iac with respect to the AC input voltage vac when the input voltage frequency f is used as a parameter and they are changed.

出力電力Poが小さいほど位相差Φは大きくなることが図15Aより分かり、交流入力電圧vacが大きいほど位相差Φが大きくなることが図15Bより分かる。また、交流入力電圧周波数fが大きいほど位相差Φが大きくなることが図15Cより分かる。このように、負荷8への出力電力Poが小さくなる、交流入力電圧vacが大きくなる、または交流入力電圧周波数fが大きくなるといった変化に伴って位相差Φが大きくなるので、これに従い、入力電圧位相θの変化に対する補正量Kphaseの変化を大きく、すなわち、(10)式の傾きAが大きくなるように設定する。 It can be seen from FIG. 15A that the smaller the output power Po, the larger the phase difference Φ, and that the larger the AC input voltage vac, the larger the phase difference Φ. Further, it can be seen from FIG. 15C that the larger the AC input voltage frequency f, the larger the phase difference Φ. In this way, the phase difference Φ increases with changes such as the output power Po to the load 8 decreases, the AC input voltage vac increases, or the AC input voltage frequency f increases. Therefore, the input voltage increases accordingly. The change in the correction amount Kphase with respect to the change in the phase θ is set to be large, that is, the inclination A in the equation (10) is set to be large.

なお、補正量Kphaseは、各種パラメータの組み合わせ毎に事前に決定した傾きAと切片Bの値をテーブルメモリから読み出して決定してもよく、事前に各種パラメータの組み合わせ毎に計算した補正量Kphaseの値をテーブルメモリから読み出すようにしてもよい。他の方法として、例えば力率を検出する構成または交流入力電流iacを検出する構成のいずれか一方もしくはその両方を検出可能な手段を図1の構成に追加し、力率が向上、または交流入力電流歪みが低減するように、脈流電圧|vac|の1周期毎に傾きAおよび切片Bを変化させる制御を行うことで、より力率が改善されるようにこれらの値A、Bを調整することができる。
リミッタ補正量Kphase*は、実施の形態1と同様、補正量Kphaseの演算後に(9)式に一例を示すようなリミッタ処理を行い、素子駆動信号Vgのオン時間ton2の導出に用いる。
The correction amount Kphase may be determined by reading the values of the slope A and the intercept B determined in advance for each combination of various parameters from the table memory, and the correction amount Kphase calculated in advance for each combination of various parameters. The value may be read from the table memory. As another method, for example, a means capable of detecting one or both of a configuration for detecting the power factor and a configuration for detecting the AC input current iac is added to the configuration of FIG. 1, and the power factor is improved or the AC input is input. By controlling the slope A and the section B to be changed every cycle of the pulsating voltage | vac | so that the current strain is reduced, these values A and B are adjusted so that the power factor is further improved. can do.
Similar to the first embodiment, the limiter correction amount Kphase * is subjected to the limiter processing as shown in the equation (9) after the calculation of the correction amount Kphase, and is used for deriving the on-time ton2 of the element drive signal Vg.

実施の形態3についても、実施の形態1の場合と同様に、Mywayプラス社の回路シミュレーションを使用して、シミュレーションによる効果確認を行った。シミュレーション条件は、交流入力電圧vac=242V(50Hz:脈流電圧|vac|の周波数は100Hz)、負荷8への出力電圧vo=390V、入力フィルタ21の入力コイル20のリアクタンスL=7mH、入力フィルタ21の入力コンデンサ6、6aの合成容量C=0.42uF、リミッタ補正量Kphase*を求める際の上限閾値を2、下限閾値を0とした。また、負荷8への出力電力Poは(i)Po=50W(負荷抵抗R=3042Ω)と、(ii)Po=5W(負荷抵抗R=30kΩ)の2通りでそれぞれ確認を行った。 As for the third embodiment, the effect was confirmed by the simulation using the circuit simulation of Myway Plus Co., Ltd. as in the case of the first embodiment. The simulation conditions are AC input voltage vac = 242V (50Hz: pulsating voltage | vac | frequency is 100Hz), output voltage vo = 390V to load 8, reactance L = 7mH of input coil 20 of input filter 21, input filter. The combined capacitance C = 0.42uF of the input capacitors 6 and 6a of 21; the upper limit threshold when obtaining the limiter correction amount Kphase * was set to 2, and the lower limit threshold was set to 0. The output power Po to the load 8 was confirmed in two ways: (i) Po = 50W (load resistance R = 3042Ω) and (ii) Po = 5W (load resistance R = 30kΩ).

(i)出力電力Po=50Wのとき
実施の形態3および実施の形態1のいずれも適用しない参考例のシミュレーション結果を図16に、実施の形態3のシミュレーション結果を図17に、実施の形態1のシミュレーション結果を図18に示す。図16、図17、および図18において、上段が入力電圧位相θに応じたリミッタ補正量Kphase*を、中段が素子駆動信号Vgを、下段が交流入力電圧vacと交流入力電流iacの波形をそれぞれ示している。なお、図16では、図17および図18との比較の便宜上、リミッタ補正量Kphase*の値を1で固定している。また、図17では、入力電圧位相θが90度のときにリミッタ補正量Kphase*の値が1となるように、(10)式の傾きおよび切片を決定している。また、図16、図17、および図18において、最下段の交流入力電圧vacと交流入力電流iacの波形は、両者の位相差を比較するためのものであり、比較しやすいように交流入力電流iacは1000倍した値を表示している。
(I) When the output power Po = 50 W The simulation result of the reference example to which neither the third embodiment nor the first embodiment is applied is shown in FIG. 16, the simulation result of the third embodiment is shown in FIG. 17, and the first embodiment. The simulation result of is shown in FIG. In FIGS. 16, 17, and 18, the upper row shows the limiter correction amount Kphase * according to the input voltage phase θ, the middle row shows the element drive signal Vg, and the lower row shows the waveforms of the AC input voltage vac and the AC input current iac. Shows. In FIG. 16, the value of the limiter correction amount Kphase * is fixed at 1 for convenience of comparison with FIGS. 17 and 18. Further, in FIG. 17, the slope and intercept of the equation (10) are determined so that the value of the limiter correction amount Kphase * becomes 1 when the input voltage phase θ is 90 degrees. Further, in FIGS. 16, 17, and 18, the waveforms of the AC input voltage vac and the AC input current iac in the lowermost stage are for comparing the phase difference between the two, and the AC input current is for easy comparison. iac displays a value multiplied by 1000.

回路シミュレーションにより力率を確認すると、図16に示す参考例では0.971、図17に示す実施の形態3では0.995、図18に示す実施の形態1では0.993であり、実施の形態3の(10)式による近似式を用いることで、参考例よりも大きな力率改善効果があり、実施の形態1で示した(8)式の場合とほぼ同等の効果が得られることが確認できる。なお、出力電力Po=50Wの条件下において、(10)式で近似的に計算される補正量Kphaseは、リミッタ補正量を求めるための上限閾値、下限閾値に達することがないため、スイッチング素子7は全領域でスイッチングを実施している。 When the power factor is confirmed by circuit simulation, it is 0.971 in the reference example shown in FIG. 16, 0.995 in the third embodiment shown in FIG. 17, and 0.993 in the first embodiment shown in FIG. By using the approximate expression according to the equation (10) of the embodiment 3, there is a greater effect of improving the power factor than that of the reference example, and it is possible to obtain almost the same effect as the case of the equation (8) shown in the first embodiment. You can check it. Under the condition of output power Po = 50W, the correction amount Kphase approximately calculated by the equation (10) does not reach the upper limit threshold value and the lower limit threshold value for obtaining the limiter correction amount, so that the switching element 7 Is switching in all areas.

(ii)出力電力Po=5Wのとき
実施の形態3および実施の形態1のいずれも適用しない参考例のシミュレーション結果を図19に、実施の形態3のシミュレーション結果を図20に、実施の形態1のシミュレーション結果を図21に示す。図19、図20、および図21において、上段が入力電圧位相θに応じたリミッタ補正量Kphase*を、中段が素子駆動信号Vgを、下段が交流入力電圧vacと交流入力電流iacの波形をそれぞれ示している。なお、図19では、図20および図21との比較の便宜上、リミッタ補正量Kphase*の値を1で固定している。また、図20では、入力電圧位相θが90度のときにリミッタ補正量Kphase*の値が1となるように、(10)式の傾きおよび切片を決定している(図14における25度進みの状態)。また、図19、図20、および図21において、最下段の交流入力電圧vacと交流入力電流iacの波形は、両者の位相差を比較するためのものであり、比較しやすいように交流入力電流iacは6000倍した値を表示している。
(Ii) When the output power Po = 5W The simulation result of the reference example to which neither the third embodiment nor the first embodiment is applied is shown in FIG. 19, the simulation result of the third embodiment is shown in FIG. 20, and the first embodiment. The simulation result of is shown in FIG. In FIGS. 19, 20, and 21, the upper row shows the limiter correction amount Kphase * according to the input voltage phase θ, the middle row shows the element drive signal Vg, and the lower row shows the waveforms of the AC input voltage vac and the AC input current iac. Shows. In FIG. 19, the value of the limiter correction amount Kphase * is fixed at 1 for convenience of comparison with FIGS. 20 and 21. Further, in FIG. 20, the slope and intercept of Eq. (10) are determined so that the value of the limiter correction amount Kphase * becomes 1 when the input voltage phase θ is 90 degrees (advance 25 degrees in FIG. 14). State). Further, in FIGS. 19, 20, and 21, the waveforms of the AC input voltage vac and the AC input current iac at the bottom are for comparing the phase difference between the two, and the AC input current is for easy comparison. iac displays a value multiplied by 6000.

回路シミュレーションにより力率を確認すると、図19に示す参考例では0.676、図20に示す実施の形態3では0.822、図19に示す実施の形態1では0.834であり、実施の形態3の(10)式による近似式を用いることで、参考例よりも大きな力率改善効果があり、また実施の形態1で示した(8)式の場合と同等レベルの効果が得られることが確認できる。 When the power factor is confirmed by circuit simulation, it is 0.676 in the reference example shown in FIG. 19, 0.822 in the third embodiment shown in FIG. 20, and 0.834 in the first embodiment shown in FIG. By using the approximate expression according to the equation (10) of the embodiment 3, the power factor improving effect is larger than that of the reference example, and the same level of effect as that of the equation (8) shown in the first embodiment can be obtained. Can be confirmed.

なお、図20に示す実施の形態3では図21に示す実施の形態1と同様にリミッタ補正量Kphase*が0となっている期間があり、素子駆動信号Vgが0に固定されている期間が確認できる。このことから、実施の形態3の(10)式を用いた場合でも、スイッチング素子7のスイッチングが停止させることでスイッチング損失の増加を抑制していることがわかる。
以上のように、出力電力Poを50W、5Wとしたときのシミュレーション結果(図17、図20)から、実施の形態3の(10)式に基づく簡易な一次関数式を用いた場合でも力率改善が可能であることが確認される。さらに、出力電力Poが5Wの場合は、実施の形態1と同様にスイッチング損失の増加を抑制しつつ力率改善が可能であることができることが確認される。
In the third embodiment shown in FIG. 20, there is a period in which the limiter correction amount Kphase * is 0 and the period in which the element drive signal Vg is fixed to 0 is the same as in the first embodiment shown in FIG. You can check. From this, it can be seen that even when the equation (10) of the third embodiment is used, the increase in the switching loss is suppressed by stopping the switching of the switching element 7.
As described above, from the simulation results (FIGS. 17 and 20) when the output power Po is 50 W and 5 W, the power factor even when a simple linear function equation based on the equation (10) of the third embodiment is used. It is confirmed that improvement is possible. Further, when the output power Po is 5 W, it is confirmed that the power factor can be improved while suppressing the increase in the switching loss as in the first embodiment.

実施の形態3によれば、実施の形態1と同様の効果を得ることができる。また、素子駆動信号のオン時間を決定する補正量の算出に一次関数の近似式を用いるので、補正量およびこれにリミッタ処理を施したリミッタ補正量の算出が容易となっている。このため、実施の形態1では必要だったsin演算または除算を行う必要がなく、マイコンなどの演算処理部の実装が容易になっている。 According to the third embodiment, the same effect as that of the first embodiment can be obtained. Further, since the approximate expression of the linear function is used for calculating the correction amount for determining the on time of the element drive signal, it is easy to calculate the correction amount and the limiter correction amount obtained by applying the limiter processing to the correction amount. Therefore, it is not necessary to perform the sin calculation or division required in the first embodiment, and it is easy to implement a calculation processing unit such as a microcomputer.

実施の形態4.
以下に、実施の形態4を図22に基づいて説明する。図22は、実施の形態4におけるLED照明装置の構成を示すブロック図であり、図1と対応する構成部分には同一の符号を付している。LED照明装置100は、図1に示した力率補償電源装置1の構成に対して、負荷8が複数のLED23を縦列接続してなるLEDモジュール22に置き換わっている。このため、電源制御部3において、出力電圧検出部9に代えて出力電流検出部24が設けられるとともに、出力電圧制御部11に代えて出力電流制御部26が設けられ、目標電流値iorefが設定されるように変更されている。その他の構成は図1に示した力率補償電源装置1と同様である。
Embodiment 4.
Hereinafter, the fourth embodiment will be described with reference to FIG. 22. FIG. 22 is a block diagram showing the configuration of the LED lighting device according to the fourth embodiment, and the components corresponding to those in FIG. 1 are designated by the same reference numerals. The LED lighting device 100 is replaced with an LED module 22 in which a load 8 vertically connects a plurality of LEDs 23 with respect to the configuration of the power factor compensating power supply device 1 shown in FIG. Therefore, in the power supply control unit 3, an output current detection unit 24 is provided in place of the output voltage detection unit 9, and an output current control unit 26 is provided in place of the output voltage control unit 11, and the target current value ioref is set. It has been changed to be. Other configurations are the same as those of the power factor compensating power supply device 1 shown in FIG.

出力電流検出部24は、例えば、図示しない電流検出抵抗を設置し、電流検出抵抗の両端間に発生する電位差をLEDモジュール22に流れる出力電流に対応した電圧変換値iosenとして検出する。また、LEDモジュール22の接続構成は、ここではLED23を全て直列に接続したものとしているが、複数のLED23を直列または直並列に接続したものであってもよい。さらに、ここでは光源をLED23としているが、これに限らず有機ELまたはレーザーダイオードに変更することもできる。 For example, the output current detection unit 24 installs a current detection resistor (not shown) and detects the potential difference generated between both ends of the current detection resistor as a voltage conversion value iosen corresponding to the output current flowing through the LED module 22. Further, in the connection configuration of the LED module 22, all the LEDs 23 are connected in series here, but a plurality of LEDs 23 may be connected in series or in series or parallel. Further, although the light source is LED23 here, the light source is not limited to this, and can be changed to an organic EL or a laser diode.

実施の形態4では、そのVI特性から通常は電流制御がLED23に適している点を考慮し、実施の形態1に適用した出力電圧制御を出力電流制御に置き換えている。この構成にすることにより、実施の形態1から3と同様の制御を行うことでLEDモジュール22に流れる電流を制御することができる。また、調光機能を搭載して光量を調整する場合は、外部から入力される目標電流値iorefを可変にする構成とすることにより、調光機能を実現することができる。 In the fourth embodiment, considering that the current control is usually suitable for the LED 23 due to its VI characteristics, the output voltage control applied to the first embodiment is replaced with the output current control. With this configuration, the current flowing through the LED module 22 can be controlled by performing the same control as in the first to third embodiments. Further, when the dimming function is installed and the amount of light is adjusted, the dimming function can be realized by making the target current value ioref input from the outside variable.

LEDモジュール22を負荷とした場合、調光機能によりLEDモジュール22に流れる電流を変化させた場合でも出力電圧voは変化しない。実施の形態1および3では、出力電力Poが補正量Kphaseを決定するための一つのパラメータであったため、理想的には出力電圧voと出力電流ioを共に検出して電力を算出する必要があった。これに対し、実施の形態4では、図22に示すように負荷8がLEDモジュール22となっているため、出力電流検出部24で出力電流ioを電圧変換値iosenとして検出することにより補正量Kphaseおよびリミッタ補正量Kphase*を調整することができ、出力電圧voの検出を行う必要がない。なお、補正量Kphaseおよびリミッタ補正量Kphase*の算出は、実施の形態1から3の場合と同様に行えばよい。 When the LED module 22 is used as a load, the output voltage v does not change even when the current flowing through the LED module 22 is changed by the dimming function. In the first and third embodiments, the output power Po is one parameter for determining the correction amount Kphase. Therefore, ideally, it is necessary to detect both the output voltage vo and the output current io to calculate the power. rice field. On the other hand, in the fourth embodiment, since the load 8 is the LED module 22 as shown in FIG. 22, the correction amount Kphase is obtained by detecting the output current io as the voltage conversion value iosen by the output current detection unit 24. And the limiter correction amount Kphase * can be adjusted, and it is not necessary to detect the output voltage vo. The correction amount Kphase and the limiter correction amount Kphase * may be calculated in the same manner as in the cases of the first to third embodiments.

実施の形態4によれば、負荷としてLEDモジュールを適用したLED照明装置において、交流入力電流と交流入力電圧を同位相、同波形とすることが可能となり、力率を向上することができる。より具体的には、電源主回路部に出力電流検出部を設けて出力電流を電圧変換値として検出するとともに、出力電流検出値と目標電流値とから基準オン時間を演算する出力電流制御部を電源制御部に設け、入力電圧位相に応じた補正量を基準オン時間に乗算したオン時間を用いてスイッチング素子をオン/オフ制御するので、入力コンデンサによる交流入力電圧に対する交流入力電流の位相進みの影響を補正できる。このため、交流入力電流と交流入力電圧を同位相、同波形にでき、力率を向上することができる。また、実施の形態1から3と同様に力率改善への寄与が小さい期間はスイッチングを停止させるようにしたため、力率改善に大きな影響を与えることなくスイッチング損失の増加を抑制している。 According to the fourth embodiment, in the LED lighting device to which the LED module is applied as a load, the AC input current and the AC input voltage can have the same phase and the same waveform, and the power factor can be improved. More specifically, an output current detection unit is provided in the power supply main circuit unit to detect the output current as a voltage conversion value, and an output current control unit that calculates the reference on time from the output current detection value and the target current value. Since the switching element is controlled on / off using the on-time provided in the power supply control unit and the correction amount according to the input voltage phase multiplied by the reference on-time, the phase lead of the AC input current with respect to the AC input voltage by the input capacitor The effect can be corrected. Therefore, the AC input current and the AC input voltage can be made to have the same phase and the same waveform, and the force factor can be improved. Further, as in the first to third embodiments, the switching is stopped during the period when the contribution to the power factor improvement is small, so that the increase in the switching loss is suppressed without significantly affecting the power factor improvement.

また、LEDモジュールを負荷としているため、出力電流検出部により出力電流を電圧変換値として検出し、この電圧変換値を用いて補正量を調整することができ、出力電圧voの検出を行う必要がない。このため、マイコンのピン数削減、処理時間の短縮、配線の削減、およびこれらによる小型化、低コスト化の利点が得られる。
さらに、調光信号は通常外部からマイコンに入力されて調光制御を行うので、調光信号が可変である場合でも、調光後の最適な補正量Kphaseを事前に求めることができる。このため、負荷変動に対して応答速度の速い力率改善制御を行うことができる。
Further, since the LED module is used as a load, the output current can be detected as a voltage conversion value by the output current detection unit, and the correction amount can be adjusted by using this voltage conversion value, and it is necessary to detect the output voltage vo. No. Therefore, the advantages of reducing the number of pins of the microcomputer, shortening the processing time, reducing the wiring, and reducing the size and cost due to these can be obtained.
Further, since the dimming signal is usually input to the microcomputer from the outside to perform dimming control, even when the dimming signal is variable, the optimum correction amount Kphase after dimming can be obtained in advance. Therefore, it is possible to perform power factor improvement control with a high response speed in response to load fluctuations.

実施の形態5.
以下に、実施の形態5を図23に基づいて説明する。図23は、実施の形態5におけるLED照明装置の構成を示すブロック図であり、図1および図22と対応する構成部分には同一の符号を付している。LED照明装置101は、図1に示した構成に対して、負荷8がLEDモジュール22であることに加えて、電源主回路部2において、LEDモジュール22とコンバータ4との間に出力電流調整用のDC/DCコンバータとしてのLED電流調整回路41、すなわち第2のコンバータが設けられて2段のコンバータが適用されているとともに、LEDモジュール22に流れる電流に対応した電圧変換値iosenを検出する出力電流検出部24が設けられている。また、電源制御部3においては、出力電圧制御部11に加えて、出力電流制御部26が設けられている。
Embodiment 5.
Hereinafter, the fifth embodiment will be described with reference to FIG. 23. FIG. 23 is a block diagram showing the configuration of the LED lighting device according to the fifth embodiment, and the components corresponding to those in FIGS. 1 and 22 are designated by the same reference numerals. In the LED lighting device 101, for the configuration shown in FIG. 1, in addition to the load 8 being the LED module 22, the output current adjustment is performed between the LED module 22 and the converter 4 in the power supply main circuit unit 2. The LED current adjustment circuit 41 as a DC / DC converter, that is, a second converter is provided and a two-stage converter is applied, and an output that detects the voltage conversion value iosen corresponding to the current flowing through the LED module 22. A current detection unit 24 is provided. Further, in the power supply control unit 3, an output current control unit 26 is provided in addition to the output voltage control unit 11.

実施の形態5によれば、実施の形態4と同様の効果を得ることができる。また、2段のコンバータを適用しているので、入力側の力率改善制御と出力側の電流安定制御を同時に実現することができる。すなわち、入力側で力率改善制御をしつつ、交流電源の商用周波数リップルを出力側で除去し、LEDモジュールにおいて光のちらつきが発生することを防ぐことができる。 According to the fifth embodiment, the same effect as that of the fourth embodiment can be obtained. Further, since the two-stage converter is applied, the power factor improvement control on the input side and the current stability control on the output side can be realized at the same time. That is, it is possible to remove the commercial frequency ripple of the AC power supply on the output side while controlling the power factor improvement on the input side, and prevent the occurrence of light flicker in the LED module.

なお、上記の実施の形態1から5において、力率補償電源装置またはLED照明装置を小型化するために、装置の全て、あるいは一部を1つの集積回路に実装して、1つのパッケージに収めたICとしてもよい。例えば、電源制御部を1つの制御ICのパッケージに収めることが好ましい。 In the above embodiments 1 to 5, in order to reduce the size of the power factor compensation power supply device or the LED lighting device, all or part of the device is mounted in one integrated circuit and housed in one package. It may be an IC. For example, it is preferable to house the power supply control unit in one control IC package.

本願は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
Although the present application describes various exemplary embodiments and examples, the various features, embodiments, and functions described in one or more embodiments are applications of a particular embodiment. It is not limited to, but can be applied to embodiments alone or in various combinations.
Therefore, innumerable variations not exemplified are envisioned within the scope of the techniques disclosed in the present application. For example, it is assumed that at least one component is modified, added or omitted, and further, at least one component is extracted and combined with the components of other embodiments.

1 力率補償電源装置、2 電源主回路部、3 電源制御部、4 コンバータ、5 交流電源、6 入力コンデンサ、7 スイッチング素子、8 負荷、9 出力電圧検出部、10 入力電圧検出部、11 出力電圧制御部、12 入力電圧位相検出部、13 スイッチ制御部、14 全波整流回路、15 出力コンデンサ、22 LEDモジュール、24 出力電流検出部、26 出力電流制御部、41 LED電流調整回路、100、101 LED照明装置、vac 交流入力電圧、iac 交流入力電流、vinsen 入力電圧検出値、vo 出力電圧、vosen 出力電圧検出値、voref 目標電圧値、io 出力電流、iosen 電圧変換値、ioref 目標電流値、ton1 基準オン時間、ton2 オン時間、Kphase* リミッタ補正量 1 Power factor compensating power supply, 2 Power supply main circuit, 3 Power supply control, 4 Converter, 5 AC power supply, 6 Input capacitor, 7 Switching element, 8 Load, 9 Output voltage detector, 10 Input voltage detector, 11 Output Voltage control unit, 12 input voltage phase detection unit, 13 switch control unit, 14 full-wave rectifier circuit, 15 output capacitor, 22 LED module, 24 output current detection unit, 26 output current control unit, 41 LED current adjustment circuit, 100, 101 LED lighting device, vac AC input voltage, iac AC input current, vinsen input voltage detection value, vo output voltage, vosen output voltage detection value, voref target voltage value, io output current, iosen voltage conversion value, ioref target current value, ton1 reference on time, ton2 on time, Kphase * limiter correction amount

Claims (5)

電源主回路部と、前記電源主回路部を制御する電源制御部とを備え、
前記電源主回路部は、
交流電源から供給される交流電圧を全波整流する全波整流回路と、
スイッチング素子を有し、前記全波整流回路によって全波整流された前記交流電圧が入力電圧として入力され、前記入力電圧を目標の出力電圧に変換するコンバータと、
前記スイッチング素子のスイッチングにより発生するノイズが前記交流電源へ伝導することを抑制する入力コンデンサと、
前記入力電圧を検出する入力電圧検出部と、
前記出力電圧を検出する出力電圧検出部とを有し、
前記電源制御部は、
前記出力電圧に基づいて前記スイッチング素子の基準オン時間を決定し、
前記交流電源からの入力電流と前記入力電圧との位相差および前記入力電圧の位相に基づいて算出される補正量により前記基準オン時間を補正して前記スイッチング素子のオン時間を算出し、
前記オン時間に基づいて前記スイッチング素子を制御する電源制御部であって、
前記電源制御部は、予め定められた上限閾値および下限閾値と前記補正量を比較して、前記補正量が前記上限閾値以上の場合および前記補正量が前記下限閾値以下の場合は前記オン時間をゼロとして前記スイッチング素子のスイッチングを停止させることを特徴とする力率補償電源装置。
A power supply main circuit unit and a power supply control unit that controls the power supply main circuit unit are provided.
The power supply main circuit section is
A full-wave rectifier circuit that full-wave rectifies the AC voltage supplied from the AC power supply,
A converter having a switching element, the AC voltage fully wave rectified by the full wave rectifier circuit is input as an input voltage, and the input voltage is converted into a target output voltage.
An input capacitor that suppresses the noise generated by switching of the switching element from being conducted to the AC power supply,
An input voltage detector that detects the input voltage and
It has an output voltage detection unit that detects the output voltage.
The power supply control unit
The reference on time of the switching element is determined based on the output voltage, and the reference on time is determined.
The reference on-time is corrected by the phase difference between the input current from the AC power supply and the input voltage and the correction amount calculated based on the phase of the input voltage to calculate the on-time of the switching element.
A power supply control unit that controls the switching element based on the on-time.
The power supply control unit compares the correction amount with the predetermined upper limit threshold value and lower limit threshold value, and sets the on-time when the correction amount is equal to or more than the upper limit threshold value and when the correction amount is equal to or less than the lower limit threshold value. A power factor compensating power supply device characterized by stopping the switching of the switching element as zero.
前記上限閾値および前記下限閾値は、前記位相差に基づいてそれぞれ決定される請求項1に記載の力率補償電源装置。 The power factor compensating power supply device according to claim 1, wherein the upper limit threshold value and the lower limit threshold value are each determined based on the phase difference. 出力側にLEDモジュールが接続された電源主回路部と、前記電源主回路部を制御する電源制御部とを備え、
前記電源主回路部は、
交流電源から供給される交流電圧を全波整流する全波整流回路と、
スイッチング素子を有し、前記全波整流回路が前記交流電圧を全波整流することにより得られる入力電流を目標の出力電流に変換するコンバータと、
前記スイッチング素子のスイッチングにより発生するノイズが前記交流電源へ伝導することを抑制する入力コンデンサと、
前記全波整流回路が前記交流電圧を全波整流することにより得られる入力電圧を検出する入力電圧検出部と、
前記出力電流を検出する出力電流検出部とを有し、
前記電源制御部は、
前記出力電流に基づいて前記スイッチング素子の基準オン時間を決定し、
前記交流電源からの入力電流と前記入力電圧との位相差および前記入力電圧の位相に基づいて算出される補正量により前記基準オン時間を補正して前記スイッチング素子のオン時間を算出し、
前記オン時間に基づいて前記スイッチング素子を制御する電源制御部であって、
前記電源制御部は、予め定められた上限閾値および下限閾値と前記補正量を比較して、前記補正量が前記上限閾値以上の場合および前記補正量が前記下限閾値以下の場合は前記オン時間をゼロとして前記スイッチング素子のスイッチングを停止させることを特徴とするLED照明装置。
It is provided with a power supply main circuit unit to which an LED module is connected on the output side and a power supply control unit that controls the power supply main circuit unit.
The power supply main circuit section is
A full-wave rectifier circuit that full-wave rectifies the AC voltage supplied from the AC power supply,
A converter having a switching element and converting an input current obtained by full-wave rectification of the AC voltage by the full-wave rectifier circuit into a target output current.
An input capacitor that suppresses the noise generated by switching of the switching element from being conducted to the AC power supply,
An input voltage detection unit that detects an input voltage obtained by the full-wave rectifier circuit performing full-wave rectification of the AC voltage.
It has an output current detection unit that detects the output current, and has an output current detection unit.
The power supply control unit
The reference on time of the switching element is determined based on the output current, and the reference on time is determined.
The reference on-time is corrected by the phase difference between the input current from the AC power supply and the input voltage and the correction amount calculated based on the phase of the input voltage to calculate the on-time of the switching element.
A power supply control unit that controls the switching element based on the on-time.
The power supply control unit compares the correction amount with the predetermined upper limit threshold value and lower limit threshold value, and sets the on-time when the correction amount is equal to or more than the upper limit threshold value and when the correction amount is equal to or less than the lower limit threshold value. An LED lighting device characterized by stopping the switching of the switching element as zero.
前記上限閾値および前記下限閾値は、前記位相差に基づいてそれぞれ決定される請求項3に記載のLED照明装置。 The LED lighting device according to claim 3, wherein the upper limit threshold value and the lower limit threshold value are each determined based on the phase difference. 前記電源主回路部は、前記出力電流を調整する第2のコンバータが前記コンバータと前記LEDモジュールとの間に接続されている請求項3または4に記載のLED照明装置。 The LED lighting device according to claim 3 or 4, wherein the power supply main circuit unit has a second converter for adjusting the output current connected between the converter and the LED module.
JP2018230526A 2018-12-10 2018-12-10 Power factor compensation power supply and LED lighting Active JP6971957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018230526A JP6971957B2 (en) 2018-12-10 2018-12-10 Power factor compensation power supply and LED lighting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018230526A JP6971957B2 (en) 2018-12-10 2018-12-10 Power factor compensation power supply and LED lighting

Publications (2)

Publication Number Publication Date
JP2020096398A JP2020096398A (en) 2020-06-18
JP6971957B2 true JP6971957B2 (en) 2021-11-24

Family

ID=71085672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018230526A Active JP6971957B2 (en) 2018-12-10 2018-12-10 Power factor compensation power supply and LED lighting

Country Status (1)

Country Link
JP (1) JP6971957B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4363067B2 (en) * 2003-03-18 2009-11-11 サンケン電気株式会社 Power factor correction circuit
TWI565204B (en) * 2015-05-21 2017-01-01 Dynamic detection regulator boost power factor correction control device
JP6711125B2 (en) * 2015-10-30 2020-06-17 三菱電機株式会社 Power factor compensation device, LED lighting device
WO2018087960A1 (en) * 2016-11-08 2018-05-17 三菱電機株式会社 Power factor compensation power supply device and led lighting device
WO2018128101A1 (en) * 2017-01-06 2018-07-12 パナソニックIpマネジメント株式会社 Ac-dc converter

Also Published As

Publication number Publication date
JP2020096398A (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US8320144B2 (en) Power factor correction circuit for reducing distortion of input current
US8823346B2 (en) System and method of feed forward for boost converters with improved power factor and reduced energy storage
CN111033992B (en) Digital control of a switched-boundary mode PFC power converter for constant crossover frequency
JP6599024B2 (en) Power factor compensation power supply device and LED lighting device
US10312800B2 (en) AC-DC converter
JP4487008B2 (en) Power supply
US10498257B2 (en) Switching power converters controlled with control signals having variable on-times
JP5491809B2 (en) Grid-connected inverter device
JP5377218B2 (en) Power supply circuit and lighting device
US10826385B2 (en) Power factor correction circuit with calculated duty compensation and driving method thereof
JPWO2010061652A1 (en) PFC converter
CN110731045B (en) Digital control of switched boundary mode interleaved power converters with reduced crossover distortion
US9847709B2 (en) Switched-mode power supply device
KR20210010015A (en) Electronic device and power supply
JP5427957B2 (en) Power converter
US20090129122A1 (en) Power supply device for arc apparatus
JP6971957B2 (en) Power factor compensation power supply and LED lighting
JP7293824B2 (en) LIGHTING DEVICE, LIGHTING EQUIPMENT, CONTROL METHOD FOR LIGHTING DEVICE
US20130135910A1 (en) Power factor correction apparatus, dc/dc converter, and power supplying apparatus
JP6522227B2 (en) Converter circuit, inverter circuit and power converter for air conditioner
JP3745266B2 (en) Power supply device and air conditioner using the same
WO2019026729A1 (en) Power supply device, driving device, control method, and program
JP6659196B2 (en) Power converter
JP2022030035A (en) Switching power supply device
JP2023101067A (en) Power-factor compensation power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211102

R150 Certificate of patent or registration of utility model

Ref document number: 6971957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150