JP6970649B2 - 電子装置および距離測定方法 - Google Patents

Description

本発明の実施形態は、電子装置および距離測定方法に関する。

一般に、測距における測定精度の向上や、無線信号に生じたひずみの補正などの行うために等化器が使われる。等化器の中には、信号処理で乗算を実行するために複数の乗算器を備えたものがある。複数の乗算器があると、等化器を実装するのに必要な回路規模が大きくなり、コストや消費電力を抑えるのが難しくなる。

また、複数の乗算器があると、回路を高速動作させることが難しくなるため、等化器の高性能化におけるボトルネックとなる。回路構成が簡略化され、低コスト、低消費電力、高速動作を実現する等化器の開発が求められている。

特願２００７−２０３８５２号公報

本発明の実施形態は、低コスト、低消費電力、高性能な電子装置および距離測定方法を提供する。

本発明の実施形態としての電子装置は、パルスを出射する光源と、前記パルスの反射波を含む電磁波を検出し、検出された前記電磁波を第１電気信号に変換する検出器と、前記第１電気信号に対してビットシフト演算によってタップ係数の乗算を含む等化処理を実行し、第２電気信号を生成する、等化器とを備える。

第１の実施形態に係る電子装置の構成例を示すブロック図。 検出器から出力される波形の例を示した図。 サンプリングされた後の波形の例を示した図。 第１の実施形態に係る等化器の構成例を示す図。 演算器の構成例を示した図。 等化器から出力される波形の例を示した図。 乗算器を使って実装された等化器の構成例を示した図。 乗算結果の例を示した図。 乗算をビットシフト回路で実現した例を示す図。 ビットシフト回路の構成例を示した図。 第１の変形例に係る等化器の構成例を示した図。 光源によって生成されるパルス形状の例を示した図。 第２の実施形態に係る等化器の構成例を示した図。 第３の実施形態に係る電子装置の構成例を示すブロック図。 第４の実施形態に係る電子装置の構成例を示すブロック図。 処理回路を実現するハードウェアの構成例を示したブロック図。

以下、図面を参照しながら、本発明の実施形態について説明する。また、図面において同一の構成要素は、同じ番号を付し、説明は、適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る電子装置の構成例を示すブロック図である。図１の電子装置１は、物体２との間の距離を測定する、距離測定装置である。電子装置１は、光源１０と、検出器１１と、Ａ／Ｄコンバータ（ＡＤＣ）１２と、処理回路１３とを備えている。処理回路１３は、内部の構成要素として等化器１４と、演算部１５と、制御部１６とを含む。

光源１０は、物体２に向けて電磁波のパルスを出射するデバイスである。光源１０として、例えばレーザーダイオードなどのレーザー光源と、パルスを生成する回路（パルス生成回路）の組み合わせを使うことができる。また、ＬＥＤや、各種のランプをパルス生成回路と組み合わせてもよい。どのような種類のデバイスを使って電磁波を生成してもよい。また、光源１０が出射する電磁波の周波数帯域については特に限定しない。光源１０が出射する電磁波の例としては、赤外線、近赤外線、可視光、紫外線またはこれらの組み合わせなどが挙げられる。したがって、光源１０として赤外線光源、近赤外線光源、紫外線光源（ＵＶ光源）などを使ってもよい。以下では、可視光成分を含む電磁波（以下、光とよぶ）が光源１０から出射される場合を例に説明する。

光源１０が出射する光のパルス形状に係る情報（パルス形状情報）は、等化器１４と共有されるものとする。例えば、略矩形状のパルスに係る光が光源１０によって出射される場合、パルス形状情報としてパルス幅（例えば、１０ｎｍ）が等化器１４と共有される。パルス形状情報を共有する方法については特に問わない。例えば、光源１０が出射する光のパルス形状が固定されている場合には、電子装置１の製造時に固定値のパルス形状情報を等化器１４に設定してもよい。

また、光源１０と等化器１４との間の電気的な接続または無線通信によって、等化器１４が光源１０のパルス形状情報を参照できるようにしてもよい。また、後述する制御部１６が、光源１０のパルス形状情報を等化器１４に通知してもよい。これにより、光源１０が出射する光のパルス形状が変更された場合に、等化器１４は変更後のパルス形状情報を取得することができる。なお、以下では出射される光のパルス形状が略矩形状である場合を例に説明するが、出射される光のパルス形状については特に限定しない。

光源１０から出射された出射光３は、物体２によって反射され、反射光４として検出器１１に入射する。出射光３の一部が物体２によって吸収されてもよいし、出射光３の一部が物体２を透過してもよい。反射光４は、拡散反射光であってもよいし、鏡面反射光であってもよいし、これらの組み合わせであってもよい。反射光４は、光源１０からの出射波が物体２によって反射された反射波の一例である。

検出器１１は、入射する光を電気信号に変換するデバイスである。検出器１１の例としては、フォトダイオード、光電子増倍管などの光検出器があるが、光（電磁波）の検出が可能であれば、どのような種類のデバイスを用いてもよい。測距対象の物体２が検出器１１から遠距離にある場合、検出感度を向上させるために、アバランシェフォトダイオード（ＡＰＤ：Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏ Ｄｉｏｄｅ）をガイガーモードで使用することができる。なお、検出器として複数のＡＰＤを含むＡＰＤのアレイを用いることを妨げるものではない。

すなわち、検出器１１は、パルスの反射波を含む電磁波を検出し、検出された電磁波を第１電気信号に変換する。以下では、検出器１１として、ガイガーモードで動作するアバランシェフォトダイオードが使われる場合を例に説明する。

検出器１１は、出射光３が物体２から反射された反射光４に限らず、測定環境中に存在する環境光５も検出する。検出される環境光５の量や種類は、電子装置１と、物体２が設置される環境に依存する。なお、光源１０以外の光源（例えば、その他の照明機器、太陽など）に由来する光が、物体２に反射され、検出器１１によって検出されることもある。このような光は光源１０に由来しないため、反射光４ではなく、環境光５に分類される。

Ａ／Ｄコンバータ１２は、検出器１１から出力されたアナログの電気信号をディジタル信号に変換する。Ａ／Ｄコンバータ１２を実装するのに使われる回路の種類については特に問わない。なお、Ａ／Ｄコンバータ１２の代わりにサンプラ回路を使ってもよい。

等化器１４は、Ａ／Ｄコンバータ１２から出力されたディジタル信号の等化処理を行う。等化器１４は、ビットシフト演算によってタップ係数の乗算を含む等化処理を実行し、第２電気信号を生成する。等化器１４は、入力信号に対して時間遅れのある信号を出力する遅延器と、前記ビットシフト演算を行うビットシフト回路とを含む。なお、等化器１４がディジタル信号に対して実行する等化処理の詳細については後述する。

等化器１４が出力する等化後のディジタル信号（第２電気信号）は、演算部１５に入力される。演算部１５は、等化後のディジタル信号（第２電気信号）に基づき、電子装置１から物体２までの間の距離ｄを推定する。電子装置１から物体２までの間の距離を推定するために、ＴｏＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）を使うことができる。

ＴｏＦでは、光源１０の照射した光（出射光３）が対象の物体（物体２）に当たり、物体で反射した光（反射光４）が戻ってくるのに要する時間に基づいて物体までの距離を算出する。例えば、光の周波数の位相差を変換することにより、時間差ＴｏＦを求めることができる。下記の式（１）にしたがって時間差ＴｏＦに光の速度（約３×１０^８ｍ／ｓ）を乗じ、２で割ると物体２までの距離を求めることができる。

時間差ＴｏＦは、光が電子装置１と物体２との間を往復するのに要する時間である。式（１）では、片道の時間に換算するため２で割っている。

なお、第１の実施形態では電子装置１が距離測定装置である場合を例に説明をしているため、電子装置１の演算部１５はＴｏＦを用いて物体までの距離を計算している。ただし、本発明の実施形態に係る電子装置は必ず演算部を備えていなくてもよいし、電子装置が演算部を備えていても、必ず距離の計算を行わなくてもよい。

制御部１６は、光源１０と等化器１４の制御を行う。 制御部１６は、光源１０が出射する光のパルス形状、パルス幅、強度、パルスの出射タイミングなどを制御する。また、制御部１６は、さらに光源１０が出射する光の周波数、光が出射される方向を制御してもよい。制御部１６は、光源１０と電気的に接続されている。制御部１６は光源１０に制御信号を送信し、上述の制御処理を実行する。なお、制御部１６は、電気的な接続に代わり無線通信を使って光源１０に制御信号を送信してもよい。

また、制御部１６は、等化器１４とも電気的に接続されているものとする。制御部１６は、電気的な接続を介して、光源１０が出射する光のパルスに係る情報（以下、パルス情報とよぶ）を、等化器１４に通知する。通知されるパルス情報の例としては、光源１０で出射される光の時間軸波形のデータ、光源のパルス幅Ｔ_ＬＤＰＷ、光源１０で出射されるパルスに係る周波数特性Ｈ_ＬＤ（ｆ）、光源１０から出射された光の出力値が挙げられる。光の出力値の例としては、正規化された値、電流、電圧、電力などがあるが、単位については特に問わない。等化器１４は、通知されたパルス情報に基づいて等化に使うタップ係数ｗ_ｋ（ｋ＝０，１、・・・、Ｎ）を決定してもよい。なお、制御部１６は、電気的な接続に代わり無線通信によって等化器１４にパルス情報を送信してもよい。

図２は、検出器１１で１フォトンが検出されたときに出力される第１電気信号の波形の例を示している。図２のグラフでは、横軸が時刻を示している。また、縦軸は第１電気信号に係る波形の振幅を示している。図２のグラフでは、振幅の最大値が１となるよう、振幅の値が正規化されている。なお、第１電気信号の波形（振幅）は例えば電流、電圧、電力などの測定を行うことによって得られるものとする。

ガイガーモードで動作するＡＰＤは感度が高いため、それぞれのフォトン単位で光を検出することができる。ガイガーモードで動作するＡＰＤがフォトンを検出すると、過渡応答が生ずる。したがって、検出器１１でフォトンが検出されると、図２の例に示されたようなピークからなだらかに減衰する形状の波形が出力される。

検出器１１が１フォトンを検出した場合の応答波形（時間軸波形）ｈ_ＰＤ（ｔ）は、下記の式（２）のような時定数τの指数減衰関数を使ってモデル化することができる。なお、ｔ＝０はフォトンの検出時刻であるものとする。

図２のグラフでは、式（２）の指数減衰関数がプロットされている。なお、指数減衰関数は検出器１１が１フォトンを検出した場合の応答波形を近似的に表す方法の一例にしかすぎない。したがって、式（２）とは異なる式を使って検出器１１が１フォトンを検出した場合の応答波形を表現してもよい。例えば、指数減衰関数の代わりにポアソン分布、対数関数、多項式などを用いて応答波形をモデル化してもよい。

図３は、図２に示した第１電気信号がＡ／Ｄコンバータ１２によってサンプリングされた後の波形の例を示している。図４のグラフでも、横軸が時刻を示している。また、縦軸は第１電気信号に係る波形の振幅を示している。

なお、Ａ／Ｄコンバータ１２のサンプリング周期をＴ_Ｓとすると、Ａ／Ｄコンバータ１２から出力された第１電気信号は下記の式（３）のように表される。

ここで、ｋはインデックスである。サンプリング周期Ｔ_Ｓはどのような値に設定してもよく、設定値については特に限定しない。

図４は、等化器１４の構成例を示している。等化器１４は、Ｎ個の縦続接続された遅延器２１と、ビットシフト回路２２と、演算器２３とを備えている。ここで、Ｎは正の整数であるものとする。それぞれの遅延器２１（遅延器＃１、＃２、・・・、＃Ｎ）は、入力信号に対して時間遅れのある信号を出力する。例えば、フリップフロップなどを使って遅延器２１を形成することができる。ビットシフト回路２２には、それぞれの遅延器２１（遅延器＃１、＃２、・・・、＃Ｎ）から出力された信号が入力される。ビットシフト回路２２は、それぞれの遅延器２１（遅延器＃１、＃２、・・・、＃Ｎ）から出力された信号に対してｊビットのビットシフト演算を行う。

演算器２３には、時間遅れのない信号（遅延器＃１に入力される前の信号）と、ビットシフト回路２２から出力された信号と、遅延器＃Ｎから出力された信号とが入力される。演算器２３は、時間遅れのない信号（遅延器＃１に入力される前の信号）と、ビットシフト回路２２から出力された信号とを加算し、遅延器＃Ｎから出力された信号を減算し、演算処理後の信号を出力する。演算器２３から出力された信号は、等化器１４の出力信号（第２電気信号）となる。

すなわち、等化器１４は、縦続接続された遅延器２１と、遅延器２１の出力信号にビットシフト演算を行うビットシフト回路２２と、遅延器２１による時間遅れのない信号およびビットシフト回路２２の出力信号の少なくとも一部を加算し、ビットシフト回路２２の出力信号の一部または、最終段の遅延器２１の出力信号を減算する演算器とを含む。そして、演算器２３は、遅延器２１による時間遅れのない信号と、ビットシフト回路２２のすべての出力信号とを加算し、最終段の遅延器２１の出力信号を減算する。

図５は、演算器２３の構成例を示している。演算器２３は、例えば、加算器２３ａと、減算器２３ｂの組み合わせを含む。加算器２３ａは、複数の入力信号４１を加算し、加算された信号を出力する。次に、減算器２３ｂは、加算器２３ａから出力された信号から、信号４２を減算する。減算器２３ｂから出力された信号が演算器２３の出力信号となる。なお、減算器２３ｂは例えば、加算器と補数器との組み合わせを使って構成することができるが、減算器２３ｂの回路構成については特に限定しない。

図６は、等化器１４から出力される波形の例を示している。図６のグラフでは、横軸が時刻を示している。また、縦軸は第１電気信号に係る波形の振幅を示している。図６のグラフでは、振幅の最大値が１となるよう、振幅の値が正規化されている。なお、第２電気信号の波形（振幅）は電流、電圧、電力などの測定を行うことによって得られるものとする。図６に示されているように、等化器１４によって第２電気信号は略矩形状のパルスを有する波形に等化される。

次に、等化器１４のビットシフト回路２２によるビットシフト数（ｊビット）の求め方について述べる。等化器１４のタップ係数に基づいてビットシフト回路２２が等化処理において行うべきビットシフト数を決めることができる。

図７は、乗算器を使って実装された等化器１４ａの構成例を示している。等化器１４ａは、Ｍ個の遅延器３１と、Ｍ＋１個の乗算器３２と、加算器３３とを備えている。ここで、Ｍは正の整数であるものとする。Ｍ個の遅延器３１には、図７の左側から右側に向かって＃１、＃２、・・・、＃Ｍの番号が割り当てられているものとする。また、Ｍ＋１個の乗算器３２には、図７の左側から右側に向かって＃０、＃１、・・・、＃Ｍの番号が割り当てられているものとする。

それぞれの遅延器３１は、入力信号に対して時間遅れのある信号を出力する。例えば、フリップフロップなどを使って遅延器３１を形成することができる。乗算器３２は、割り当てられた番号に対応するタップ係数で入力信号を乗算した信号を出力する。例えば、乗算器＃０は入力信号をタップ係数ｗ_０で乗算した信号を出力する。乗算器＃１は入力信号をタップ係数ｗ_１で乗算した信号を出力する。乗算器＃２は入力信号をタップ係数ｗ_２で乗算した信号を出力する。乗算器＃Ｍ−１は入力信号をタップ係数ｗ_Ｍ−１で乗算した信号を出力する。乗算器＃Ｍは入力信号をタップ係数ｗ_Ｍで乗算した信号を出力する。

加算器３３は、複数の乗算器３２（乗算器＃０〜＃Ｍ）の出力信号を加算した信号を出力する。加算器３３が出力する信号は、等化器１４ａによる等化処理が行われた後の信号となる。

まず、複数の乗算器が実装された等化器が使われた場合におけるタップ係数を求める。等化器１４ａの出力信号を下記の式（４）のように表すことができる。

等化処理後の第２電気信号におけるパルス幅をＴ_ＬＤＰＷ＝Ｌ＊Ｔ_Ｓとすると、インデックスｋ＝０、１、・・・、Ｌ−１において振幅が１、これ以外のインデックスにおいて振幅が０となればよい。ここで、Ｌは正の整数であるものとする。この関係より、下記の式（５）が求められる。

さらに、上述の式（５）をタップ係数ｗ_０〜ｗ_Ｍについて解くと、下記の式（６）が導かれる。

上述の式（６）をまとめると、下記の式（７）のようになる。

式（７）の関係より、等化器１４ａのタップ係数ｗ_０〜ｗ_Ｍは、Ａ／Ｄコンバータ１２のサンプリング周期をＴ_Ｓと、式（２）の時定数τと、光源１０によって生成されるパルスの幅Ｔ_ＬＤＰＷ＝Ｌ＊Ｔ_Ｓに基づいて決定されることがわかる。また、式（７）を参照すると、Ｌ個の遅延器３１と、Ｌ＋１個の乗算器３２を備えた等化器１４ａを使えばよいこともわかる。

例えば、Ａ／Ｄコンバータ１２のサンプリング周期をＴ_Ｓ＝２．５ｎｓとし、式（２）の時定数をτ＝１０ｎｓ、光源１０によって生成されるパルスの幅を１０ｎｓ（Ｌ＝４）
とすると、タップ係数は下記の式（８）のようになる。なお、ここで説明した等化器１４のタップ係数ｗ_ｋの値の決め方は一例にしか過ぎず、これとは異なる方法でタップ係数ｗ_ｋの値を決めてもよい。

式（７）に示されたタップ係数ｗ_ｋを２^ａ（ａは整数）によって近似すると、等化器１４ａの乗算器をビットシフト演算に置き換えることができる。図８のテーブルは、被乗数を１２（２進数：００１１００）とし、乗数を２^＋２、２^＋１、２^０、２^−１、２^−２（ａ＝＋２、＋１、０、−１、−２）としたときの計算結果を示している。ビットシフト演算では、ａが正の整数である場合に被乗数が左にビットシフトされ、計算結果が求められる。ａが負の整数である場合に被乗数が右にビットシフトされ、計算結果が求められる。

図９には、被乗数を１２（２進数：００１１００）であり、乗数を２^−２（ａ＝−２）としたときのビットシフト回路２２の計算結果を示している。図９の例を参照すると、２進数の０００１１０が２ビット右にビットシフトされ、２進数の００００１１（１０進数の３）が得られている。ビットシフト演算は、スイッチを使ったシンプルな回路構成で実現できる。このため、乗算器を使う場合と比べて必要な回路の規模を削減することができる。

式（７）は下記の式（９）のように書き換えられる。

なお、式（９）では、下記の数式（１０）を使った置き換えを行っている。

式（９）、（１０）のｊは整数であるものとする。

上述の式（９）では、タップ係数ｗ_ｋが１と２^−ｊの組み合わせによって表現されている。このため、等化処理におけるタップ係数ｗ_ｋの乗算をビットシフト演算に置き換えられることがわかる。

図１０は、ビットシフト回路の構成例を示している。図１０のビットシフト回路では、被乗数がＤ_ｉｎであり、乗数がｗ_Ｌ＝−（１−２^−ｊ）となっている。したがって、図１０のビットシフト回路を使うことにより、乗算器を省略することができる。

なお、上述の数式（１０）を使って、電子装置１の設計を行うことができる。例えば、式（２）の時定数τが１０ｎｓであるときに、ビットシフト回路が行うビットシフト数を２ビットとしたいならば、第１電気信号のサンプリング周期をＴ_Ｓ≒２．８８ｎｓに設定すればよいことがわかる。

なお、数式（１０）に示した置き換えは一例にしか過ぎない。したがって、数式（１０）とは異なる式を用いて２^ａを使った式への近似を行ってもよい。数式（１０）とは異なる式が用いられた場合にも、ビットシフト回路によるビットシフト数は、サンプリング周期Ｔ_Ｓと、検出器がフォトンを検出したときに得られる応答波形を近似した指数減数関数の時定数τに基づいて決定されてもよい。

すなわち、ビットシフト演算によるビットシフト数は、サンプリング周期と、検出器１１がフォトンを検出したときに得られる応答波形に対応する減衰の度合いとの間の所定の関係を満たしていればよい。また、ビットシフト演算によるビットシフト数は、サンプリング周期と、検出器１１がフォトンを検出したときに得られる応答波形に対応する指数減数関数の時定数との間で所定の関係を満たしていてもよい。所定の関係については、上述のような式で表現されるが、その内容については特に限定しない。

ここで述べた方法を使うことによって、複数の乗算器３２を備えた等化器１４ａ（例えば、図７）を、ビットシフト回路２２を含む等化器１４（例えば、図４）に置き換えることができる。なお、本発明の実施形態に係る等化器では、タップ係数の乗算処理がビットシフト演算によって実現されていればよく、必ずすべての等化器がビットシフト回路に置き換えられていなくてもよい。例えば、複数の種類の等化処理を行う等化器や、その他の処理も実行する等化器がある場合、当該等化器はビットシフト回路以外に乗算器を備えていてもよい。また、光源１０から特定の形状のパルスを有する電磁波が出射される際には、ビットシフト演算を使って等化処理を行い、光源１０からその他の形状のパルスを有する電磁波が出射された際には、乗算器を使って等化処理を行ってもよい。

（第１の変形例）
第１の実施形態では、ビットシフト回路と、遅延器を備えた等化器について説明した。ただし、第１の実施形態に係る等化器は一例にしかすぎない。本発明の実施形態に係る等化器は、第１の実施形態（図４）で説明した構成に限られない。以下では、第１の実施形態に係る電子装置との差異点を中心に、第１の変形例に係る電子装置を説明する。

図１１は、第１の変形例に係る等化器の構成例を示している。等化器１４ｂは、図３に示された時間軸波形を有する第１電気信号を、図６に示された幅Ｔ_ＬＤＰＷの略矩形状のパルスを有する第２電気信号に変換する。等化器１４ｂは、Ｎ個の遅延器２１ａ（遅延器＃１、＃２、・・・、＃Ｎ−１、＃Ｎ）と、ビットシフト回路２４と、Ｎ個の加算器２５（＃１、＃２、・・・、＃Ｎ−１、＃Ｎ）と、減算器２６とを備えている。

遅延器２１ａは、入力信号に対して時間遅れのある信号を出力する。遅延器２１ａの遅延量は、Ａ／Ｄコンバータ１２のサンプリング周期Ｔ_Ｓに等しく設定されている。例えば、フリップフロップなどを使って遅延器２１ａを形成することができる。ビットシフト回路２４は、等化器１４ｂに入力された信号（第１電気信号）に対してｊビット分のビットシフト演算を行い、ビットシフト後の信号を出力する。減算器２６は、ビットシフト回路２４から出力された信号から等化器１４ｂに入力された信号を減算する。減算器２６から出力された信号は遅延器＃Ｎに入力される。遅延器＃Ｎは入力された信号からサンプリング周期Ｔ_Ｓ遅延した信号を出力する。減算器２６は、例えば、加算器と補数器との組み合わせを使って構成することができるが、減算器２６の回路構成については特に限定しない。

加算器＃Ｎは、ビットシフト回路２４からの出力信号と、遅延器＃Ｎからの出力信号とを加算する。加算器＃Ｎから出力された信号は、遅延器＃Ｎ−１に入力される。遅延器＃Ｎ−１は入力された信号からサンプリング周期Ｔ_Ｓ遅延した信号を出力する。同様に、１＜ｋ≦Ｎ−１の範囲において、加算器＃ｋは、ビットシフト回路２４からの出力信号と、遅延器＃ｋからの出力信号とを加算する。加算器＃Ｎから出力された信号は、遅延器＃ｋ−１に入力される。

加算器＃１は、等化器１４ｂに入力された信号と、遅延器＃１の出力した信号を加算する。加算器＃１の出力は、等化器１４ｂの出力する等化処理後の信号（第２電気信号）となる。等化器１４ｂの出力する信号（第２電気信号）は、図６のグラフに示されたような略矩形状のパルスを有する信号となる。

すなわち、等化器１４ｂは、等化器１４ｂに入力された信号に対してビットシフト演算を行うビットシフト回路２４と、ビットシフト回路２４の出力信号から等化器１４ｂに入力された信号を減算する減算器２６と、複数の遅延器２１ａと、遅延器２１ａの後段に遅延器２１ａと交互に接続され、遅延器２１ａの出力信号およびビットシフト回路２４の出力信号または等化器１４ｂに入力された信号を加算する複数の加算器２５とを含む。

上述では、光源１０が略矩形状で幅１０ｎｓのパルスを有する光を出射する場合を例に、本実施形態に係る電子装置（距離測定装置）を説明した。ただし、光源１０によって生成されるパルスの形状はこれとは異なっていてもよい。例えば、パルスの幅をこれとは異なる幅に設定してもよい。また、パルスの形状は必ず略矩形状（矩形波）でなくてもよい。

図１２は、光源１０によって生成されるパルス形状の例を示している。図１２の上段に示されたような略三角波状のパルスが光源１０によって生成されてもよい。また、図１２の下段に示されたようなガウス曲線状のパルスが光源１０によって生成されてもよい。図１２の時間軸波形は例であり、これとは異なる波形のパルスが光源１０によって生成されてもよい。

（第２の実施形態）
第１の実施形態に係る電子装置の説明では、等化器に含まれるビットシフト回路が行うビットシフト数はｊであり、ｊは整数であると述べた。第２の実施形態では、等化器に含まれるビットシフト回路が１ビットの右ビットシフト演算を行う場合を例に説明する。第２の実施形態に係る電子回路の等化器以外の構成要素は、第１の実施形態に係る電子回路と同様である。

図１３は、第２の実施形態に係る等化器の構成例を示している。等化器１４ｃも、図３に示された時間軸波形を有する第１電気信号を、図４に示された幅Ｔ_ＬＤＰＷの略矩形状のパルスを有する第２電気信号に変換する。等化器１４ｃは、Ｎ個の遅延器２１ｂ（遅延器＃１、＃２、・・・、＃Ｎ−１、＃Ｎ）と、ビットシフト回路２７と、演算器２８とを備えている。遅延器２１ｂは、入力信号に対して時間遅れのある信号を出力する。ビットシフト回路２７には、それぞれの遅延器２１ｂ（遅延器＃１、＃２、・・・、＃Ｎ）から出力された信号が入力される。ビットシフト回路２７は、それぞれの遅延器２１ｂ（遅延器＃１、＃２、・・・、＃Ｎ）から出力された信号に対して１ビットの右ビットシフト演算を行い、ビットシフト後の信号を出力する。

演算器２８は、時間遅れのない信号（遅延器＃１に入力される前の信号）と、遅延器＃１〜＃Ｎ−１から出力された信号に対して１ビットの右ビットシフト演算が行われた後の信号とを加算し、遅延器＃Ｎから出力された信号に対して１ビットの右ビットシフト演算が行われた後の信号を減算する。演算器２８から出力された信号は、等化器１４ｃによる等化処理が行われた後の信号となる。

すなわち、演算器２８は、遅延器２１ｂによる時間遅れのない信号と、ビットシフト回路２７の出力信号のうち、最終段の遅延器２１ｂ以外の遅延器２１ｂの出力信号にビットシフト演算をした信号とを加算し、最終段の遅延器２１ｂの出力信号にビットシフト演算をした信号を減算する。

演算器２８として、例えば、図５に示した構成を有する演算器を用いることができる。ただし、演算器２８の回路構成については特に限定しない。

第２の実施形態に係る等化器（等化器１４ｃ）は、上述の式（９）において、ｊ＝１とした場合に相当する。１ビットシフトを行うことにより、演算器の入力側信号線を減らすことが可能であるため、さらに回路規模を減らすことができる。

（第３の実施形態）
上述の各実施形態に係る電子装置は、Ａ／Ｄコンバータを使って第１電気信号（検出器１１の出力信号）をアナログ信号からディジタル信号に変換していた。ただし、第１電気信号は必ずディジタル信号に変換されなくてもよく、時間軸方向でサンプリング（標本化）された離散時間信号であればよい。例えば、等化器に入力される第１電気信号は、時間軸方向にサンプリング（標本化）が行われているが、振幅の値が量子化されていない信号であってもよい。以下では、第１の実施形態に係る電子装置との差異点を中心に、第３の実施形態に係る電子装置を説明する。

図１４は、第３の実施形態に係る電子装置の構成例を示すブロック図である。電子装置１ａは、Ａ／Ｄコンバータ１２の代わりにサンプラ回路１７を備えている。サンプラ回路１７は、検出器１１から出力されたアナログ信号（第１電気信号）をサンプリング周期Ｔ_Ｓでサンプリング（標本化）し、離散時間信号を出力する。サンプラ回路１７から出力された離散時間化された第１電気信号は、等化器１４に入力される。その他の構成要素に係る機能と構成は、第１の実施形態に係る電子装置と同様である。

なお、Ａ／Ｄコンバータとして動作するモードと振幅の値を量子化しないサンプラとして動作するモードが切り替えられる回路を用いることを妨げるものではない。すなわち、サンプラ回路は、Ａ／Ｄコンバータに含まれるサンプラとして動作する回路ブロックであってもよい。

なお、上述では、ゼロフォーシング（ＺＦ：Ｚｅｒｏ−Ｆｏｒｃｉｎｇ）等化器が用いられた場合を例に、距離測定装置（電子装置）を説明したが、等化器の種類については特に限定しない。例えば、ＭＭＳＥ等化器（Ｍｉｎｉｍｕｍ Ｍｅａｎ Ｓｑｕａｒｅ Ｅｒｒｏｒ Ｅｑｕａｌｉｚｅｒ）を用いてもよい。

本発明の実施形態に係る電子装置および距離測定方法を用いることにより、等化処理で使われる乗算器の数を減らしたり、乗算器を省略したりすることができる。これにより、等化器の回路構成を簡略化し、電子装置の低コスト化、低消費電力化、高速動作を実現することができる。

（第４の実施形態）
上述の各実施形態および変形例に係る電子装置は、物体との間の距離を測定する装置（距離測定装置）であった。ただし、本発明の実施形態に係る電子装置は、距離測定装置に限られない。すなわち、上述の各実施形態および各変形例で説明した等化器を備える装置であれば、どのような種類の装置であってもよい。例えば、本発明の実施形態に係る電子装置は、光通信装置、レーザレーダ、蛍光計測装置、蛍光顕微鏡、光子数識別機、バーコードリーダ、撮像装置、γ線検出装置、Ｘ線検出装置などであってもよい。

第４の実施形態では、電子装置が電磁波の検出を行う計測装置である場合を説明する。図１５は、第６の実施形態に係る電子装置の構成例を示している。図１５の電子装置１ｂは、検出回路１１ａと、サンプラ回路１２と、処理回路１３とを備えている。処理回路１３は、内部の構成要素として等化器１４と、演算部１５と、制御部１６とを含んでいる。検出回路１１ａは、入射する電磁波４ａを電気信号に変換する。検出回路１１ａが検出対象とする電磁波の周波数帯域については特に問わない。検出回路１１ａの機能と構成は、上述の各実施形態および各変形例に係る検出器と同様であってもよいし、光電変換を行う各種検出器の代わりにアンテナを備えたものであってもよい。サンプラ回路１２の機能と構成は、第３の実施形態に係るサンプラ回路と同様である。サンプラ回路の代わりにＡ／Ｄコンバータを使ってもよい。なお、電子装置１ｂが実行する処理の内容によっては、サンプラ回路１２を省略してもよい。

演算部１５は、検出回路１１またはサンプラ回路１２から入力された電子信号に基づいて演算処理を実行する。例えば、演算部１５はある期間に検出されたフォトン数を計算してもよいし、電磁波を使って伝播された信号の復調や復号処理を実行してもよい。また、入力された電気信号に基づいて静画像や動画像を構成してもよい。演算部１５が実行する処理の内容については特に問わない。

制御部１６は、検出回路１１、等化器１４、演算部１５など電子装置１ｂの各構成要素を制御する。等化器１４に対する制御処理は上述の各実施形態および変形例と同様である。例えば、制御部１６は、検出回路１１の動作モードや設定を変更したり、検出回路１１のＯＮ／ＯＦＦを行ったりする。また、制御部１６は、演算部１５で実行される演算処理の内容を変更したり、演算部１５の動作モードを変更したりする。これらの処理は例であり、制御部１６はこれとは異なる処理を実行してもよい。

（第５の実施形態）
第５の実施形態では、電子装置の各構成要素のハードウェア構成について説明する。例えば、上述の各実施形態における処理回路１３の少なくとも一部を図１６のコンピュータ１００によって構成してもよい。また、光源１０へパルスを生成させる指令をコンピュータ１００に出させてもよい。コンピュータ１００には、サーバ、クライアント端末、組み込み機器のマイコン、車載情報機器、タブレット、スマートフォン、フィーチャーフォン、パソコンなどの各種の情報処理装置が含まれる。コンピュータ１００は、仮想計算機（ＶＭ：Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ）やコンテナなどによって実現されたものであってもよい。

図１６は、コンピュータ１００の一例を示す図である。図１６のコンピュータ１００は、プロセッサ１０１と、入力装置１０２と、表示装置１０３と、通信装置１０４と、記憶装置１０５とを備える。プロセッサ１０１、入力装置１０２、表示装置１０３、通信装置１０４、記憶装置１０５は、バス１０６によって相互に接続されている。

プロセッサ１０１は、コンピュータ１００の制御装置と演算装置を含む電子回路である。プロセッサ１０１として、例えば、汎用目的プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、状態マシン、特定用途向け集積回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラム可能論理回路（ＰＬＤ）またはこれらの組合せを用いることができる。

プロセッサ１０１は、バス１０６を介して接続された各装置（例えば、入力装置１０２、通信装置１０４、記憶装置１０５）から入力されたデータやプログラムに基づいて演算処理を行い、演算結果や制御信号を、バス１０６を介して接続された各装置（例えば、表示装置１０３、通信装置１０４、記憶装置１０５）に出力する。具体的には、プロセッサ１０１は、コンピュータ１００のＯＳ（オペレーティングシステム）や、制御プログラムなどを実行し、コンピュータ１００に含まれるそれぞれの装置を制御する。

制御プログラムとは、コンピュータ１００に、電子装置１の処理回路１３の少なくとも一部の処理を実行させるプログラムである。制御プログラムが実行する処理の例としては、上述の光源１０のパルス生成回路に向けてパルスの生成指令を送信する処理、上述の等化器が実行していた信号の等化処理、上述の制御部１６が実行していた、光源１０によって出射される電磁波の設定変更処理および出射される電磁波の設定に係る情報を等化器１４に通知する処理、上述の演算部１５が実行していた等化後の信号に基づき、電子装置１から物体２までの距離を計算する処理などが挙げられる。なお、これらの処理の一部を制御プログラムではなく、専用の電子回路などのハードウェアに実行させることを妨げるものではない。

制御プログラムは、一時的ではない有形のコンピュータ読み取り可能な記憶媒体に記憶される。上記の記憶媒体は、例えば、光ディスク、光磁気ディスク、磁気ディスク、磁気テープ、フラッシュメモリ、半導体メモリであるが、これに限られない。プロセッサ１０１が制御プログラムを実行することによって、コンピュータ１００は所望の処理を実行する装置として動作することができる。

入力装置１０２は、コンピュータ１００に情報を入力するための装置である。入力装置１０２は、例えば、キーボード、マウス、タッチパネルなどであるが、これ以外の装置であってもよい。ユーザは、入力装置１０２を介して、ユーザは物体２に向けて照射する電磁波のパルス形状、パルス幅、強度、パルスの出射タイミング、周波数などを変更する操作、等化処理に使われる手法（周波数領域の演算、時間領域の演算）を選択する操作、する操作、測距処理を開始する操作、表示装置１０３に表示される内容を変更する操作などを求める指令をコンピュータ１００に入力することができる。

表示装置１０３は、画像や映像を表示するための装置である。表示装置１０３は、例えば、ＬＣＤ（液晶ディスプレイ）、ＣＲＴ（ブラウン管）、有機ＥＬ（有機エレクトロルミネッセンス）ディスプレイ、プロジェクタ、ＬＥＤディスプレイなどであるが、これに限られない。表示装置１０３には、物体２に向けて照射する電磁波のパルス形状、パルス幅、強度、パルスの出射タイミング、周波数などに関する情報（パルス情報）、物体２までの距離の測定結果などが表示される。

通信装置１０４は、コンピュータ１００が外部装置と無線または有線で通信するために使用する装置である。通信装置１０４は、例えば、ＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）、通信モジュール、モデム、ハブ、ルータなどであるが、これに限られない。コンピュータ１００は、通信装置１０４を介して、他の計算機、サーバ、端末とデータ通信をすることができる。コンピュータ１００は通信装置１０４を介して、リモートの端末からの操作指令を受け付けたり、所望のテキストやグラフィックをリモートの端末に表示させたりしてもよい。

記憶装置１０５は、コンピュータ１００のＯＳや、制御プログラム、制御プログラムの実行に必要なデータ、制御プログラムの実行により生成されたデータなどを記憶する記憶媒体である。記憶装置１０５には、主記憶装置と外部記憶装置が含まれる。主記憶装置は、例えば、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭであるが、これに限られない。また、外部記憶装置は、例えば、ハードディスク、光ディスク、フラッシュメモリ、磁気テープなどであるが、これに限られない。

なお、コンピュータ１００は、プロセッサ１０１、入力装置１０２、表示装置１０３、通信装置１０４、記憶装置１０５を、それぞれ１つずつまたは複数備えてもよい。また、コンピュータ１００にプリンタやスキャナなどの周辺機器が接続されていてもよい。上述の処理回路１３の機能を単一のコンピュータ１００によって実現してもよい。また、上述の処理回路１３の機能は、複数のコンピュータ１００が相互に接続された情報システムによって実現されていてもよい。

さらに、制御プログラムは、コンピュータ１００の記憶装置１０５に予め記憶されていてもよいし、コンピュータ１００の外部の記憶媒体に記憶されていてもよいし、インターネット上にアップロードされていてもよい。いずれの場合にも、制御プログラムをコンピュータ１００にインストールして実行することにより、所望の機能を実現することができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１ 電子装置
２ 物体
３ 出射光
４ 反射光
５ 環境光
１０ 光源
１１ 検出器
１２ Ａ／Ｄコンバータ（ＡＤＣ）
１３ 処理回路
１４、１４ａ、１４ｂ、１４ｃ 等化器
１５ 演算部
１６ 制御部
１７ サンプラ回路
２１、２１ａ、２１ｂ、３１ 遅延器
２２、２４、２７ ビットシフト回路
２３、２８ 演算器
２３ａ、２５、３３ 加算器
２３ｂ、２６ 減算器
３２ 乗算器
４１ 入力信号
４２ 信号
１００ コンピュータ
１０１ プロセッサ
１０２ 入力装置
１０３ 表示装置
１０４ 通信装置
１０５ 記憶装置
１０６ バス

Claims (13)

1. パルスを出射する光源と、
   前記パルスの反射波を含む電磁波を検出し、検出された前記電磁波を第１電気信号に変換する検出器と、
   前記第１電気信号が入力され時間遅れのある信号を出力する遅延器と、前記時間遅れのある信号に対してビットシフト演算を行うビットシフト回路と、を含み、前記第１電気信号に対してビットシフト演算によってタップ係数の乗算を含む等化処理を実行し、第２電気信号を生成する、等化器と、
   前記第２電気信号に基づいて、前記パルスを反射した物体との間の距離を推定する演算部と、
   前記第１電気信号をサンプリング周期で標本化するサンプラ回路と、を備え、
   前記ビットシフト演算によるビットシフト数は、前記サンプリング周期と、前記検出器がフォトンを検出したときに得られる応答波形に対応する減衰の度合いとの間の所定の関係を満たす、
   電子装置。
2. 前記第２電気信号に基づいて、前記パルスを反射した物体との間の距離を推定する演算部を備える、
   請求項１に記載の電子装置。
3. 前記遅延器による時間遅れは前記サンプリング周期に等しく設定される、
   請求項１又は２に記載の電子装置。
4. 前記ビットシフト演算によるビットシフト数は、前記サンプリング周期と、前記検出器がフォトンを検出したときに得られる応答波形に対応する指数減数関数の時定数との間で所定の関係を満たしている、
   請求項３に記載の電子装置。
5. 前記ビットシフト演算によるビットシフト数（ｊ）は、前記サンプリング周期（Ｔ_Ｓ）と、前記検出と器がフォトンを検出したときに得られる応答波形を近似した指数減数関数の時定数（τ）を含む、数式１−ｅｘｐ（−Ｔ_Ｓ／τ）＝２^−ｊに基づいて決定される、
   請求項４に記載の電子装置。
6. 前記ビットシフト回路によるビットシフト数は１ビットである、
   請求項１ないし５のいずれか一項に記載の電子装置。
7. パルスを出射する光源と、
   前記パルスの反射波を含む電磁波を検出し、検出された前記電磁波を第１電気信号に変換する検出器と、
   前記第１電気信号に対してビットシフト演算によってタップ係数の乗算を含む等化処理を実行し、第２電気信号を生成する、等化器とを備え、
   前記等化器は、縦続接続された遅延器と、前記遅延器の出力信号に前記ビットシフト演算を行うビットシフト回路と、前記遅延器による時間遅れのない信号および前記ビットシフト回路の出力信号の少なくとも一部を加算し、前記ビットシフト回路の出力信号の一部または、最終段の前記遅延器の出力信号を減算する演算器とを含む、電子装置。
8. 前記演算器は、前記遅延器による時間遅れのない信号と、前記ビットシフト回路のすべての出力信号とを加算し、最終段の前記遅延器の出力信号を減算する、
   請求項７に記載の電子装置。
9. 前記演算器は、前記遅延器による時間遅れのない信号と、前記ビットシフト回路の出力信号のうち、最終段の前記遅延器以外の前記遅延器の出力信号に前記ビットシフト演算をした信号とを加算し、最終段の前記遅延器の出力信号に前記ビットシフト演算をした信号を減算する、
   請求項７に記載の電子装置。
10. 前記等化器は、前記等化器に入力された信号に対して前記ビットシフト演算を行う前記ビットシフト回路と、前記ビットシフト回路の出力信号から前記等化器に入力された信号を減算する減算器と、複数の前記遅延器と、前記遅延器の後段に前記遅延器と交互に接続され、前記遅延器の出力信号および前記ビットシフト回路の出力信号または前記等化器に入力された信号を加算する複数の加算器とを含む、
    請求項１ないし６のいずれか一項に記載の電子装置。
11. 前記検出器は、ガイガーモードで動作するアバランシェフォトダイオードである、
    請求項１ないし１０のいずれか一項に記載の電子装置。
12. 前記等化器は、ゼロフォーシング等化器またはＭＭＳＥ等化器である、
    請求項１ないし１１のいずれか一項に記載の電子装置。
13. 光源が電磁波のパルスを出射するステップと、
    前記パルスの反射波を含む電磁波を検出し、検出された前記電磁波を第１電気信号に変換するステップと、
    前記第１電気信号の時間遅れのある信号に対するビットシフト演算によってタップ係数の乗算を含む等化処理を実行し、第２電気信号を生成するステップと、
    前記第２電気信号に基づいて、前記パルスを反射した物体との間の距離を推定するステップと、
    前記第１電気信号を一定のサンプリング周期で標本化するステップと、を備え、
    前記ビットシフト演算によるビットシフト数は、前記サンプリング周期と、前記電磁波が検出されたときに得られる応答波形に対応する減衰の度合いとの間の所定の関係を満たす
    距離測定方法。

Images