JP6965943B2 - 構成管理装置、構成管理システム、構成管理方法、および、構成管理プログラム - Google Patents
構成管理装置、構成管理システム、構成管理方法、および、構成管理プログラム Download PDFInfo
- Publication number
- JP6965943B2 JP6965943B2 JP2019561047A JP2019561047A JP6965943B2 JP 6965943 B2 JP6965943 B2 JP 6965943B2 JP 2019561047 A JP2019561047 A JP 2019561047A JP 2019561047 A JP2019561047 A JP 2019561047A JP 6965943 B2 JP6965943 B2 JP 6965943B2
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- input
- configuration
- configuration information
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0058—Bus-related hardware virtualisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
<全体構成>
図1は、本実施の形態にかかる構成管理システム4の構成例を示す図である。構成管理システム4は、構成管理装置1と入出力ボックス3を含んでいる。構成管理装置1と入出力ボックス3は、ネットワーク2で相互に接続されている。なお、構成管理装置1には、複数の入出力ボックス3が接続されていても良い。ネットワーク2は、例えば、イーサネット(登録商標)であるが、他の通信網であっても良い。
図4は、バス認識部10が、ブリッジ14に接続されているデバイスの構成を反映する処理のフローチャートである。図5及び図6は、当該処理におけるバス認識部10とブリッジや入出力デバイスとの間の信号のやり取りを示す図である。この処理は、例えば、図1に示す構成管理装置1の構成から、図3の構成情報を作成する処理である。
ホットプラグ操作は、構成管理装置1の稼働中に挿入された入出力デバイスの構成制御を指す。
上述したバス認識部10、または、ホットプラグ操作部11の動作により、図1の構成管理装置1の構成から、図3の構成情報が構成記憶部15に格納される。但し、これらの処理では、NIC6の先にネットワーク2を介して接続されている入出力デバイスA30が構成記憶部15に反映されない。
図13は、バスエミュレート部19の動作フローチャートである。バスエミュレート部19は、バス認識部10、及びホットプラグ操作部11に対してバスの動作を疑似化する。図14及び図15は、当該処理におけるバス認識部10とバスエミュレート部19との間の信号のやり取りを示す図である。この処理は、例えば、図1に示す構成管理装置1の入出力デバイスA30が仮想ブリッジに接続されているかのような構成情報を作成する処理である。
アクセス仲介部190は、横取りしたチェック応答を参照する。そして、アクセス仲介部190は、横取りしたチェック応答が存在応答であれば(図13のB2でN)、この存在応答を変更せずにバス認識部10に送信する(図13のB9、図14の(b’))。チェック応答通信時の割り込みを利用することによってチェック応答がアクセス仲介部190により横取りされた場合、アクセス仲介部190は、この割り込みを疑似化することで、存在応答を送信する。すなわち、アクセス仲介部190は、割り込み発生で設定された情報をそのままにして、バス認識部10の割り込み発生処理部(不図示)を起動する。
チェック応答が不在応答であり、かつ、ブリッジ情報テーブル1940内に構成制御済みではない(コンフィグ済みフラグが”0”の)仮想ブリッジが存在する場合(図13のB2でY)、アクセス仲介部190は、不在応答をブリッジアクセス処理部191へ送信する(図13のB3)。ブリッジアクセス処理部191は、受信した不在応答を存在応答に変換し、不在応答から変換された存在応答をバス認識部10へ送信する(B4)。具体的に、ブリッジアクセス処理部191は、割り込み発生元のブリッジ14が当該仮想ブリッジである旨の割り込み情報を設定して、バス認識部10の割り込み発生処理部を起動する。
チェック応答が不在応答であり、かつ、ブリッジ情報テーブル1940内に構成制御済みではない仮想ブリッジが存在しない場合(図13のB2でN)、アクセス仲介部190は、この不在応答を変更せずにバス認識部10に送信する(図13のB9、図14の(c’))。
稼働中に、ネットワーク2に接続されている入出力デバイス(例えば入出力デバイスA30)が仮想的に、仮想ブリッジの空きスロット16に挿入されると、構成管理装置1は、当該入出力デバイスA30の構成制御を実行して使用可能状態にする。この為には、構成記憶部15の構成情報内に、仮想ブリッジの下流ブリッジ141に空きスロット16が定義されていなければならない。さらに、デバイス情報テーブル1941に、当該下流ブリッジ141とネットワーク2に接続されている入出力デバイスとの仮想接続が、定義されていなければならない。図16は、この条件を満たす構成記憶部15の例を示す。また、図12は、この条件を満たすデバイス情報テーブル1941の例を示す。
入出力ボックス3は、NIC6、及び、ネットワーク2を介してではなく、他のインタフェースで構成管理装置1に接続されていても良い。例えば、入出力ボックス3は、SCSI(Small Computer System Interface)規格に準拠した入出力制御ボード経由で、構成管理装置1に接続されていても良い。
本実施の形態にかかる構成管理装置1によれば、入出力デバイスの構成制御を行うバス認識部10が、ブリッジ14でない接続手段に接続されている入出力デバイスと、ブリッジ14に接続されている入出力デバイスとを、同じインタフェースで構成して制御することができる。
図19は、本実施の形態にかかる構成管理装置1の構成を示す図である。本実施の形態にかかる構成管理装置1は、構成記憶部15と、バス認識部10と、仮想資源定義記憶部194と、デバイスアクセス転送部193と、を備える。
この出願は、2017年12月20日に出願された日本出願特願2017−243744を基礎とする優先権を主張し、その開示の全てをここに取り込む。
2 ネットワーク
3 入出力ボックス
4 構成管理システム
5 入出力デバイスB
6 NIC
10 バス認識部
11 ホットプラグ操作部
12 デバイスBドライバ
13 CPU
14 ブリッジ
14−1 ブリッジA
14−2 ブリッジB
15 構成記憶部
16 空きスロット
17 デバイスAドライバ
18 NICドライバ
19 バスエミュレート部
21 ブリッジではない接続部
30 入出力デバイスA
31 リモートNIC
140 上流ブリッジ
141 下流ブリッジ
141−1 下流ブリッジA
141−2 下流ブリッジB
141−N 下流ブリッジN
190 アクセス仲介部
191 ブリッジアクセス処理部
192 割り込み生成部
193 デバイスアクセス転送部
194 仮想資源定義記憶部
1940 ブリッジ情報テーブル
1941 デバイス情報テーブル
Claims (10)
- 仮想ブリッジを含むブリッジ、及び、入出力デバイスの構成情報を格納する構成記憶手段と、
前記ブリッジに接続された前記入出力デバイスの前記構成情報を、前記入出力デバイスから読み込んで前記構成記憶手段に格納するバス認識手段と、
前記ブリッジではない接続手段に接続された前記入出力デバイスと前記仮想ブリッジとの仮想接続を定義する仮想資源定義記憶手段と、
前記バス認識手段が送信した、前記仮想ブリッジに接続された前記入出力デバイスに対する前記構成情報の読み込み要求を受信して、前記仮想接続が定義されている前記入出力デバイスから前記構成情報を読み込んで前記バス認識手段に送信するデバイスアクセス転送手段と、を備える構成管理装置。 - 前記バス認識手段は、前記ブリッジの存在チェックをして存在の旨のチェック応答を受信すると、前記ブリッジの前記構成情報を、前記ブリッジから読み込んで前記構成記憶手段に格納し、
前記仮想資源定義記憶手段は、前記仮想ブリッジの前記構成情報を格納し、
前記構成管理装置は、さらに、
前記チェック応答を受信して当該チェック応答が不在の旨であると、前記仮想ブリッジは存在の旨に変更して前記バス認識手段に送信するアクセス仲介手段と、
前記バス認識手段から前記仮想ブリッジに送信した、前記構成情報の読み込み要求を受信して、前記仮想ブリッジの前記構成情報を送信するブリッジアクセス処理手段と、を備える、請求項1の構成管理装置。 - 前記アクセス仲介手段は、前記チェック応答を通信する時に発生する割り込みを検出して、前記チェック応答を受信する、請求項2の構成管理装置。
- 前記入出力デバイスが接続された時に前記ブリッジが発生させるホットプラグ割り込み発生時に起動されて、前記ブリッジに接続された前記入出力デバイスから、前記構成情報を読み込んで前記構成記憶手段に格納するホットプラグ操作手段と、
前記仮想ブリッジが発生する前記ホットプラグ割り込みを疑似して前記ホットプラグ操作手段を起動する割り込み発生手段と、を備え、
前記デバイスアクセス転送手段は、前記ホットプラグ操作手段が送信した、前記仮想ブリッジに接続された前記入出力デバイスに対する前記構成情報の読み込み要求を受信して、前記仮想接続が定義されている前記入出力デバイスから、前記構成情報を読み込んで前記ホットプラグ操作手段に送信する、請求項1乃至請求項2の何れか一項の構成管理装置。 - 前記ブリッジと前記入出力デバイスは、所定入出力バス規格に準拠したバスで接続される前記請求項1乃至請求項3の何れか一項の構成管理装置と、
前記入出力デバイスと、前記入出力デバイスを通信網に接続するリモートブリッジとを備える入出力ボックスと、を含み、
前記デバイスアクセス転送手段は、前記構成情報の読み込み要求に応じた前記所定入出力バス規格に準拠した入出力パケットを生成して前記通信網のフレームに搭載して送信し、前記リモートブリッジは、受信した前記通信網の前記フレームから前記入出力パケットを取り出して前記入出力デバイスに送信する、構成管理システム。 - 前記デバイスアクセス転送手段は、PCI Express規格に準拠した入出力パケットを生成する、請求項5の構成管理システム。
- 仮想ブリッジを含むブリッジ、及び、入出力デバイスの構成情報を格納する構成記憶手段と、
前記ブリッジに接続された前記入出力デバイスの前記構成情報を前記入出力デバイスから読み込んで、前記構成記憶手段に格納するバス認識手段とを備える
構成管理装置が、
ブリッジではない接続手段に接続された入出力デバイスと仮想ブリッジとの仮想接続を定義し、
前記バス認識手段が、前記仮想ブリッジに接続された前記入出力デバイスに送信した、前記構成情報の読み込み要求を受信して、前記仮想接続が定義されている前記入出力デバイスから、前記構成情報を読み込んで前記バス認識手段に送信する構成管理方法。 - 前記ブリッジの存在チェックを送信して存在の旨のチェック応答を受信すると、前記ブリッジの前記構成情報を前記ブリッジから読み込んで、読み込んだ前記構成情報を前記構成記憶手段に格納する前記バス認識手段を備える前記構成管理装置が、
前記仮想ブリッジの前記構成情報を記憶し
前記バス認識手段が送信した前記ブリッジの存在チェックに対するチェック応答を受信して、当該チェック応答が不在の旨であると、前記仮想ブリッジは存在の旨に変更して前記バス認識手段に送信し、
前記バス認識手段から前記仮想ブリッジに送信した、前記構成情報の読み込み要求を受信して、前記仮想ブリッジの前記構成情報を送信する、請求項7の構成管理方法。 - 前記入出力デバイスが接続された時に前記ブリッジが発生させるホットプラグ割り込み発生時に起動されて、前記ブリッジに接続された前記入出力デバイスから、前記構成情報を読み込んで前記構成記憶手段に格納するホットプラグ操作手段をさらに備える前記構成管理装置が、
前記仮想ブリッジが発生する前記ホットプラグ割り込みを疑似して前記ホットプラグ操作手段を起動し、
前記ホットプラグ操作手段が送信した、前記仮想ブリッジに接続された前記入出力デバイスに対する前記構成情報の読み込み要求を受信して、前記仮想接続が定義されている前記入出力デバイスから前記構成情報を読み込んで前記ホットプラグ操作手段に送信する、
請求項7乃至請求項8の何れか一項の構成管理方法。 - 仮想ブリッジを含むブリッジ、及び、入出力デバイスの構成情報を格納する構成記憶手段と、
前記ブリッジに接続された前記入出力デバイスの前記構成情報を、前記入出力デバイスから読み込んで前記構成記憶手段に格納するバス認識手段と、を備えたコンピュータに、
前記ブリッジではない接続手段に接続された前記入出力デバイスと前記仮想ブリッジとの仮想接続を定義する情報を仮想資源定義記憶手段に格納する仮想資源定義記憶処理と、
前記バス認識手段が送信した、前記仮想ブリッジに接続された前記入出力デバイスに対する前記構成情報の読み込み要求を受信して、前記仮想接続が定義されている前記入出力デバイスから前記構成情報を読み込んで前記バス認識手段に送信するデバイスアクセス転送処理と、を実行させる構成管理プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017243744 | 2017-12-20 | ||
JP2017243744 | 2017-12-20 | ||
PCT/JP2018/046128 WO2019124259A1 (ja) | 2017-12-20 | 2018-12-14 | 構成管理装置、構成管理システム、構成管理方法、および、構成管理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019124259A1 JPWO2019124259A1 (ja) | 2020-11-19 |
JP6965943B2 true JP6965943B2 (ja) | 2021-11-10 |
Family
ID=66992969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019561047A Active JP6965943B2 (ja) | 2017-12-20 | 2018-12-14 | 構成管理装置、構成管理システム、構成管理方法、および、構成管理プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US11360926B2 (ja) |
JP (1) | JP6965943B2 (ja) |
WO (1) | WO2019124259A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11803506B2 (en) * | 2021-10-28 | 2023-10-31 | Arm Limited | PCIe routing |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4810349B2 (ja) | 2006-08-11 | 2011-11-09 | 日本電気株式会社 | I/o装置及び方法 |
JP5074274B2 (ja) * | 2008-04-16 | 2012-11-14 | 株式会社日立製作所 | 計算機システム及び通信経路の監視方法 |
EP2720111B1 (en) * | 2011-06-08 | 2017-07-05 | Nec Corporation | Computer system, connection device, power supply control method, and power supply control program recording medium |
US20130034094A1 (en) * | 2011-08-05 | 2013-02-07 | International Business Machines Corporation | Virtual Switch Data Control In A Distributed Overlay Network |
US8660124B2 (en) * | 2011-08-05 | 2014-02-25 | International Business Machines Corporation | Distributed overlay network data traffic management by a virtual server |
US9311127B2 (en) * | 2011-12-16 | 2016-04-12 | International Business Machines Corporation | Managing configuration and system operations of a shared virtualized input/output adapter as virtual peripheral component interconnect root to single function hierarchies |
US9317465B2 (en) | 2013-03-15 | 2016-04-19 | Janus Technologies, Inc. | System and method of sending PCI express data over ethernet connection |
US9319349B2 (en) * | 2013-06-20 | 2016-04-19 | Micron Technology, Inc. | Encapsulation enabled PCIE virtualisation |
US9294282B1 (en) * | 2013-07-01 | 2016-03-22 | Amazon Technologies, Inc. | Cryptographically verified repeatable virtualized computing |
US9197584B2 (en) * | 2013-08-05 | 2015-11-24 | Globalfoundries Inc. | Increasing efficiency of data payloads to data arrays accessed through registers in a distributed virtual bridge |
US9485168B2 (en) * | 2013-10-03 | 2016-11-01 | International Business Machines Corporation | Temperature sensitive routing of data in a computer system |
WO2015190079A1 (ja) * | 2014-06-12 | 2015-12-17 | 日本電気株式会社 | 計算機システム、遠隔デバイスの接続管理方法及びプログラム記録媒体 |
US9875131B2 (en) * | 2015-11-25 | 2018-01-23 | Red Hat Israel, Ltd. | Virtual PCI device based hypervisor bypass using a bridge virtual machine |
US9910693B2 (en) * | 2015-11-25 | 2018-03-06 | Red Hat Israel, Ltd. | Virtual machine to host device bridging |
CN108139982B (zh) * | 2016-05-31 | 2022-04-08 | 安华高科技股份有限公司 | 多信道输入/输出虚拟化 |
US10423437B2 (en) * | 2016-08-17 | 2019-09-24 | Red Hat Israel, Ltd. | Hot-plugging of virtual functions in a virtualized environment |
KR20180078512A (ko) * | 2016-12-30 | 2018-07-10 | 삼성전자주식회사 | 반도체 장치 |
-
2018
- 2018-12-14 US US16/769,733 patent/US11360926B2/en active Active
- 2018-12-14 WO PCT/JP2018/046128 patent/WO2019124259A1/ja active Application Filing
- 2018-12-14 JP JP2019561047A patent/JP6965943B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2019124259A1 (ja) | 2020-11-19 |
US20210173805A1 (en) | 2021-06-10 |
US11360926B2 (en) | 2022-06-14 |
WO2019124259A1 (ja) | 2019-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10713074B2 (en) | Method, apparatus, and system for accessing storage device | |
US10282192B1 (en) | Updating device code through a bus | |
EP3033681B1 (en) | Method and apparatus for delivering msi-x interrupts through non-transparent bridges to computing resources in pci-express clusters | |
US20070005867A1 (en) | Virtual peripheral device interface and protocol for use in peripheral device redirection communication | |
US8949486B1 (en) | Direct memory access to storage devices | |
JP5475069B2 (ja) | 統一コネクタアーキテクチャ | |
JP6753412B2 (ja) | コンピュータ、デバイス割当管理方法及びプログラム | |
CN113904938B (zh) | 一种动态配置PCIe终端设备的系统和方法 | |
US10846254B2 (en) | Management controller including virtual USB host controller | |
AU2007278728A1 (en) | Method and apparatus for distributing usb hub functions across a network | |
US20220283964A1 (en) | Cross Address-Space Bridging | |
US7672828B2 (en) | Memory access to virtual target device | |
US20220327228A1 (en) | PCIe FUNCTION AND OPERATING METHOD THEREOF | |
US20240168911A1 (en) | PCIe DEVICE | |
CN117407123B (zh) | 基于多系统隔离的usb设备虚拟共享系统 | |
TW202240415A (zh) | PCIe裝置及其操作方法 | |
WO2018040622A1 (zh) | 信息处理方法和装置 | |
JP6965943B2 (ja) | 構成管理装置、構成管理システム、構成管理方法、および、構成管理プログラム | |
CN114925012A (zh) | 一种以太网帧的下发方法、上传方法及相关装置 | |
CN116521324B (zh) | 中断虚拟化处理方法、装置及电子设备 | |
JP2001290665A (ja) | プロセッサシステム | |
CN116302006A (zh) | 模拟器的热升级方法及相关装置 | |
CN114238183A (zh) | 实现Virtio设备的系统、方法和介质 | |
US20230350824A1 (en) | Peripheral component interconnect express device and operating method thereof | |
CN110865960B (zh) | 在网络上模拟PCIe总线 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200508 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6965943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |