JP6958345B2 - Visual inspection equipment - Google Patents

Visual inspection equipment Download PDF

Info

Publication number
JP6958345B2
JP6958345B2 JP2017251449A JP2017251449A JP6958345B2 JP 6958345 B2 JP6958345 B2 JP 6958345B2 JP 2017251449 A JP2017251449 A JP 2017251449A JP 2017251449 A JP2017251449 A JP 2017251449A JP 6958345 B2 JP6958345 B2 JP 6958345B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode film
region
master image
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017251449A
Other languages
Japanese (ja)
Other versions
JP2019117126A (en
Inventor
五十嵐　和広
拓真 上條
雅也 岩下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017251449A priority Critical patent/JP6958345B2/en
Publication of JP2019117126A publication Critical patent/JP2019117126A/en
Application granted granted Critical
Publication of JP6958345B2 publication Critical patent/JP6958345B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本明細書に開示する技術は、外観検査装置に関する。詳細には、半導体素子の上面を外観検査する外観検査装置に関する。 The techniques disclosed herein relate to visual inspection equipment. More specifically, the present invention relates to a visual inspection apparatus for visually inspecting the upper surface of a semiconductor element.

半導体素子の欠陥を検出するために、半導体素子の外観を検査する外観検査装置が開発されている。外観検査装置は、半導体素子の外観を撮影するカメラと、カメラによって撮影された撮影画像を処理する処理装置を備えている。例えば、特許文献１の外観検査装置では、処理装置は、欠陥のない半導体素子を撮影したマスタ画像を記憶しており、撮影画像とマスタ画像との間の差分を演算する。処理装置は、演算された差分が所定の閾値を超えていると、半導体素子に欠陥があると判定する。また、半導体素子の表面の外観が一様でない場合には、外観の異なる領域毎に検査エリアを設定し、検査エリア毎に異なるパラメータを設定して差分を演算する。 In order to detect a defect in a semiconductor element, an appearance inspection device for inspecting the appearance of the semiconductor element has been developed. The visual inspection device includes a camera that captures the appearance of the semiconductor element and a processing device that processes the captured image captured by the camera. For example, in the visual inspection apparatus of Patent Document 1, the processing apparatus stores a master image obtained by photographing a semiconductor element having no defects, and calculates a difference between the photographed image and the master image. When the calculated difference exceeds a predetermined threshold value, the processing device determines that the semiconductor element is defective. When the appearance of the surface of the semiconductor element is not uniform, an inspection area is set for each region having a different appearance, and a different parameter is set for each inspection area to calculate the difference.

特開２０１４−１９０８２１号公報Japanese Unexamined Patent Publication No. 2014-190821

特許文献１の外観検査装置では、処理装置は、外観の異なる領域毎に検査エリアを設定している。しかしながら、半導体素子の上面では、表面に露出する電極膜の境界位置に、製造上の避けられない個体差が生じ得る。即ち、欠陥がない場合であっても、電極膜の実際の境界位置は、処理装置に記憶されたマスタ画像中の境界位置と必ずしも一致しない。このため、電極膜の境界位置が許容範囲内に位置していても、マスタ画像中の電極膜の境界位置と一致していないと、電極膜の境界付近に欠陥があると誤判定されるという問題があった。本明細書は、半導体素子の上面の外観検査において、欠陥をより精度よく検出する技術を開示する。 In the visual inspection apparatus of Patent Document 1, the processing apparatus sets an inspection area for each region having a different appearance. However, on the upper surface of the semiconductor element, there may be unavoidable individual differences in manufacturing at the boundary position of the electrode film exposed on the surface. That is, even if there are no defects, the actual boundary position of the electrode film does not always match the boundary position in the master image stored in the processing device. Therefore, even if the boundary position of the electrode film is located within the permissible range, if it does not match the boundary position of the electrode film in the master image, it is erroneously determined that there is a defect near the boundary of the electrode film. There was a problem. The present specification discloses a technique for more accurately detecting defects in the visual inspection of the upper surface of a semiconductor element.

本明細書に開示する外観検査装置は、半導体素子の上面を外観検査する。半導体素子は、上面に露出するとともに上面の一部に設けられた電極膜を有する。外観検査装置は、半導体素子の上面を撮影するカメラと、カメラによって撮影された撮影画像を処理する処理装置と、を備える。処理装置は、電極膜を許容範囲の最大の大きさで形成した半導体素子の上面を撮影した第１マスタ画像と電極膜形成前の半導体素子の上面を撮影した第２マスタ画像とを記憶する記憶部と、撮影画像に対して境界線抽出を実行し、撮影画像において電極膜が形成されている第１領域と電極膜が形成されていない第２領域とを識別する識別部と、第１領域と第１マスタ画像との間の差分を演算すると共に、第２領域と第２マスタ画像との間の差分を演算する演算部とを有する。 The visual inspection apparatus disclosed in the present specification visually inspects the upper surface of a semiconductor element. The semiconductor element has an electrode film that is exposed on the upper surface and is provided on a part of the upper surface. The visual inspection device includes a camera that photographs the upper surface of the semiconductor element and a processing device that processes the captured image captured by the camera. The processing device stores a first master image obtained by photographing the upper surface of the semiconductor element in which the electrode film is formed with the maximum allowable size and a second master image obtained by photographing the upper surface of the semiconductor element before forming the electrode film. A unit, an identification unit that executes boundary line extraction on the captured image, and discriminates between a first region in which the electrode film is formed and a second region in which the electrode film is not formed in the captured image, and a first region. It has a calculation unit that calculates the difference between the second master image and the first master image and also calculates the difference between the second region and the second master image.

上記の外観検査装置では、電極膜を許容範囲の最大の大きさで形成した半導体素子の上面を撮影した第１マスタ画像と、電極膜形成前の半導体素子の上面を撮影した第２マスタ画像とが用意されている。そして、半導体素子の上面の撮影画像に対して、電極膜が形成されている第１領域と電極膜が形成されていない第２領域を識別し、それぞれの領域に対して異なるマスタ画像を選択的に使用する。このため、電極膜が形成されている第１領域については、第１マスタ画像を用いることによって、欠陥を正しく検出することができる。電極膜が形成されていない第２領域については、第２マスタ画像を用いることによって、欠陥を正しく検出することができる。したがって、電極膜の境界位置の個体差による電極膜の境界付近の欠陥の誤判定を回避でき、半導体素子の上面の外観検査を正しく実施することができる。 In the above-mentioned visual inspection apparatus, a first master image in which the upper surface of the semiconductor element in which the electrode film is formed with the maximum allowable size is photographed, and a second master image in which the upper surface of the semiconductor element before the electrode film is formed is photographed. Is prepared. Then, the first region in which the electrode film is formed and the second region in which the electrode film is not formed are identified from the photographed image of the upper surface of the semiconductor element, and different master images are selectively selected for each region. Used for. Therefore, in the first region where the electrode film is formed, defects can be correctly detected by using the first master image. For the second region where the electrode film is not formed, defects can be detected correctly by using the second master image. Therefore, it is possible to avoid erroneous determination of defects near the boundary of the electrode film due to individual differences in the boundary position of the electrode film, and it is possible to correctly perform the visual inspection of the upper surface of the semiconductor element.

実施例に係る外観検査装置の概略構成を示す図。The figure which shows the schematic structure of the appearance inspection apparatus which concerns on Example. プロセッサが半導体素子の上面の画像を処理する手順の一例を示すフローチャート。The flowchart which shows an example of the procedure which a processor processes the image of the upper surface of a semiconductor element. 撮影画像を模式的に示す図。The figure which shows the photographed image schematically. 図３の部分ＩＶを示す図。The figure which shows the part IV of FIG. 第１マスタ画像と第２マスタ画像について、図３の部分ＩＶに対応する部分を示す図であり、（ａ）は第１マスタ画像を示し、（ｂ）は第２マスタ画像を示す。It is a figure which shows the part corresponding to the part IV of FIG. 3 about the 1st master image and the 2nd master image, (a) shows the 1st master image, and (b) shows the 2nd master image.

本実施例に係る外観検査装置１０について説明する。外観検査装置１０は、半導体素子２の上面の外観から半導体素子２の上面の欠陥を検出する装置である。半導体素子２の上面と下面にはそれぞれ上面電極と下面電極が形成されており、半導体素子２が動作すると、上面電極と下面電極の間に電流が流れる。本実施例では、このような電極（具体的には、上面電極）の他に種々の電極が形成されている側を上面といい、その反対側の面を下面という。半導体素子２を上面側から見ると、上面電極は、半導体素子２の上面のうちの一部に露出している（図３参照）。以下では、上面電極のうち、半導体素子２の最も上面側に形成され、半導体素子２の上面に露出するものを電極膜４という。 The visual inspection apparatus 10 according to this embodiment will be described. The appearance inspection device 10 is a device that detects defects on the upper surface of the semiconductor element 2 from the appearance of the upper surface of the semiconductor element 2. An upper surface electrode and a lower surface electrode are formed on the upper surface and the lower surface of the semiconductor element 2, respectively, and when the semiconductor element 2 operates, a current flows between the upper surface electrode and the lower surface electrode. In this embodiment, the side on which various electrodes are formed in addition to such electrodes (specifically, the upper surface electrode) is referred to as an upper surface, and the surface on the opposite side is referred to as a lower surface. When the semiconductor element 2 is viewed from the upper surface side, the upper surface electrode is exposed on a part of the upper surface of the semiconductor element 2 (see FIG. 3). In the following, among the upper surface electrodes, the one formed on the uppermost surface side of the semiconductor element 2 and exposed on the upper surface of the semiconductor element 2 is referred to as an electrode film 4.

図１に示すように、外観検査装置１０は、半導体素子２を載置するステージ１２と、半導体素子２の外観を撮影するカメラ１４と、カメラ１４によって撮影した撮影画像を処理するプロセッサ１６を備えている。 As shown in FIG. 1, the visual inspection device 10 includes a stage 12 on which the semiconductor element 2 is placed, a camera 14 that captures the appearance of the semiconductor element 2, and a processor 16 that processes a captured image captured by the camera 14. ing.

ステージ１２上には、半導体素子２の下面が当接するように、半導体素子２が載置される。したがって、ステージ１２上に半導体素子２が載置されると、半導体素子２の上面が上方となる。カメラ１４は、ステージ１２の上方に配置される。カメラ１４は、下方に向かって配置されており、ステージ１２上に載置された半導体素子２の上面を撮影する。 The semiconductor element 2 is placed on the stage 12 so that the lower surface of the semiconductor element 2 comes into contact with the stage 12. Therefore, when the semiconductor element 2 is placed on the stage 12, the upper surface of the semiconductor element 2 is on the upper side. The camera 14 is arranged above the stage 12. The camera 14 is arranged downward and photographs the upper surface of the semiconductor element 2 mounted on the stage 12.

プロセッサ１６は、カメラ１４と接続している。カメラ１４で撮影された半導体素子２の上面の画像（以下、「撮影画像」ともいう）は、カメラ１４からプロセッサ１６に出力される。プロセッサ１６は、入力された撮影画像を処理する。 The processor 16 is connected to the camera 14. An image of the upper surface of the semiconductor element 2 taken by the camera 14 (hereinafter, also referred to as a “taken image”) is output from the camera 14 to the processor 16. The processor 16 processes the input captured image.

また、プロセッサ１６には、第１マスタ画像２０と第２マスタ画像２２が記憶されている。第１マスタ画像２０は、電極膜４を許容範囲の最大の大きさで形成した半導体素子２の上面について、欠陥のない状態のものを撮影した画像である。また、第２マスタ画像２２は、電極膜４を形成する前の半導体素子２の上面について、欠陥のない状態のものを撮影した画像である。 Further, the processor 16 stores the first master image 20 and the second master image 22. The first master image 20 is an image obtained by photographing the upper surface of the semiconductor element 2 in which the electrode film 4 is formed with the maximum size within the permissible range, in a state without defects. Further, the second master image 22 is an image obtained by photographing the upper surface of the semiconductor element 2 before forming the electrode film 4 in a state without defects.

次に、外観検査装置１０が半導体素子２の上面を外観検査する手順について説明する。まず、検査対象の半導体素子２が、その上面が上方となるようにステージ１２上に載置される。半導体素子２がステージ１２上に載置されると、カメラ１４は半導体素子２の上面を撮影する。カメラ１４で撮影された画像は、プロセッサ１６で処理される。以下では、プロセッサ１６が撮影画像を処理する手順について説明する。 Next, a procedure in which the visual inspection device 10 visually inspects the upper surface of the semiconductor element 2 will be described. First, the semiconductor element 2 to be inspected is placed on the stage 12 so that its upper surface faces upward. When the semiconductor element 2 is placed on the stage 12, the camera 14 photographs the upper surface of the semiconductor element 2. The image taken by the camera 14 is processed by the processor 16. Hereinafter, the procedure in which the processor 16 processes the captured image will be described.

図２は、プロセッサ１６が半導体素子２の上面の画像を処理する手順の一例を示すフローチャートである。図２に示すように、まず、プロセッサ１６は、検査対象の半導体素子２の上面の撮影画像を取得する（Ｓ１２）。詳細には、プロセッサ１６は、半導体素子２の上面の画像をカメラ１４から出力されることによって取得する。 FIG. 2 is a flowchart showing an example of a procedure in which the processor 16 processes an image of the upper surface of the semiconductor element 2. As shown in FIG. 2, first, the processor 16 acquires a photographed image of the upper surface of the semiconductor element 2 to be inspected (S12). Specifically, the processor 16 acquires an image of the upper surface of the semiconductor element 2 by being output from the camera 14.

次に、プロセッサ１６は、撮影画像に対して、電極膜４が形成されている領域と電極膜４が形成されていない領域の境界線３０の抽出を実行する（Ｓ１４）。半導体素子２の上面では、表面に露出する電極膜４の境界位置（即ち、境界線３０の位置）に、製造上の避けられない個体差が生じ得る。従来の技術では、１つのマスタ画像に基づいて欠陥の有無を検査していた。このため、電極膜４の境界位置が許容範囲内に位置していても、そのマスタ画像中の電極膜４の境界位置と一致していないと、電極膜４の境界付近に欠陥があると誤判定されていた。本実施例では、２つのマスタ画像２０、２２を用いることにより、電極膜４の境界位置が許容範囲内に位置している半導体素子２の上面の欠陥の有無を正しく判定する。 Next, the processor 16 executes extraction of the boundary line 30 between the region where the electrode film 4 is formed and the region where the electrode film 4 is not formed with respect to the captured image (S14). On the upper surface of the semiconductor element 2, there may be unavoidable individual differences in manufacturing at the boundary position (that is, the position of the boundary line 30) of the electrode film 4 exposed on the surface. In the conventional technique, the presence or absence of defects is inspected based on one master image. Therefore, even if the boundary position of the electrode film 4 is located within the permissible range, if it does not match the boundary position of the electrode film 4 in the master image, it is erroneously regarded as having a defect near the boundary of the electrode film 4. It was judged. In this embodiment, by using the two master images 20 and 22, it is correctly determined whether or not there is a defect on the upper surface of the semiconductor element 2 in which the boundary position of the electrode film 4 is located within the permissible range.

境界線３０が抽出されると、プロセッサ１６は、ステップＳ１４で抽出した境界線３０に基づいて、撮影画像中の第１領域３２と第２領域３４とを識別する（Ｓ１６）。第１領域３２は、電極膜４が形成されている領域であり、第２領域３４は、電極膜４が形成されていない領域である。図４は、図３に示す撮影画像のうちの部分ＩＶを示している。図４に示すように、プロセッサ１６は、境界線３０を境界として電極膜４が存在する領域（即ち、図４の左下の領域）を第１領域３２と識別し、境界線３０を境界として電極膜４が存在しない領域（即ち、図４の右上の領域）を第２領域３４と識別する。 When the boundary line 30 is extracted, the processor 16 identifies the first region 32 and the second region 34 in the captured image based on the boundary line 30 extracted in step S14 (S16). The first region 32 is a region where the electrode film 4 is formed, and the second region 34 is a region where the electrode film 4 is not formed. FIG. 4 shows a portion IV of the captured image shown in FIG. As shown in FIG. 4, the processor 16 identifies the region where the electrode film 4 exists (that is, the lower left region of FIG. 4) with the boundary line 30 as the boundary, and identifies the region 32 with the boundary line 30 as the boundary. The region where the film 4 does not exist (that is, the region on the upper right of FIG. 4) is identified as the second region 34.

次に、プロセッサ１６は、ステップＳ１６で識別された第１領域３２と、第１マスタ画像２０との間の差分を演算する（Ｓ１８）。上述したように、第１マスタ画像２０は、電極膜４を許容範囲の最大の大きさで形成した半導体素子２の上面を撮影した画像である。このため、電極膜４が許容範囲内で形成されていれば、図５（ａ）に示すように、第１マスタ画像２０において電極膜４が形成されている領域と電極膜４が形成されていない領域の境界線３０ａは、第１領域３２の外側（即ち、図５（ａ）では、撮影画像の境界線３０より右上側）に位置する。このため、撮影画像の第１領域３２と、第１マスタ画像２０の第１領域３２に対応する部分とは互いに、電極膜４を撮影した画像として一致する。したがって、第１領域３２において、撮影画像と第１マスタ画像２０との間の差分を演算することにより、異物や欠損等の欠陥を検出できる。なお、電極膜４が許容範囲を超えて大きく形成されている場合は、撮影画像における境界線３０が、第１マスタ画像２０における境界線３０ａよりも外側に位置する。この場合でも、撮影画像と第１マスタ画像２０との間の差分を演算することにより、許容範囲を超えて形成された電極膜４の余剰部分が、欠陥として検出される。 Next, the processor 16 calculates the difference between the first region 32 identified in step S16 and the first master image 20 (S18). As described above, the first master image 20 is an image obtained by photographing the upper surface of the semiconductor element 2 in which the electrode film 4 is formed with the maximum size within the permissible range. Therefore, if the electrode film 4 is formed within the permissible range, as shown in FIG. 5A, the region where the electrode film 4 is formed and the electrode film 4 are formed in the first master image 20. The boundary line 30a of the non-existing area is located outside the first area 32 (that is, in FIG. 5A, the upper right side of the boundary line 30 of the captured image). Therefore, the first region 32 of the captured image and the portion corresponding to the first region 32 of the first master image 20 coincide with each other as an image in which the electrode film 4 is captured. Therefore, in the first region 32, defects such as foreign matter and defects can be detected by calculating the difference between the captured image and the first master image 20. When the electrode film 4 is formed larger than the permissible range, the boundary line 30 in the captured image is located outside the boundary line 30a in the first master image 20. Even in this case, by calculating the difference between the captured image and the first master image 20, the surplus portion of the electrode film 4 formed beyond the permissible range is detected as a defect.

次に、プロセッサ１６は、ステップＳ１６で識別された第２領域３４と、第２マスタ画像２２との間の差分を演算する（Ｓ２０）。上述したように、第２マスタ画像２２は、電極膜４を形成する前の半導体素子２の上面を撮影した画像である。このため、図５（ｂ）に示すように、撮影画像の第２領域３４と、第２マスタ画像２２の第２領域３４に対応する部分のいずれも、電極膜４が形成されていない部分を撮影した画像となる。したがって、第２領域３４において、撮影画像と第２マスタ画像２２との間の差分を演算することにより、異物や欠損等の欠陥を検出できる。 Next, the processor 16 calculates the difference between the second region 34 identified in step S16 and the second master image 22 (S20). As described above, the second master image 22 is an image obtained by photographing the upper surface of the semiconductor element 2 before forming the electrode film 4. Therefore, as shown in FIG. 5B, both the portion corresponding to the second region 34 of the captured image and the portion corresponding to the second region 34 of the second master image 22 is a portion where the electrode film 4 is not formed. It will be the captured image. Therefore, in the second region 34, defects such as foreign matter and defects can be detected by calculating the difference between the captured image and the second master image 22.

最後に、プロセッサ１６は、ステップＳ１８及びステップＳ２０で演算した差分に基づいて、検査対象の半導体素子２の上面の欠陥を検出する（Ｓ２２）。詳細には、プロセッサ１６は、ステップＳ１８及びステップＳ２０で演算した差分のうち予め設定した閾値以上のものを、異物や欠損等の欠陥として検出する。即ち、撮影画像において演算された差分のうち閾値以上のものが存在する場合、検査対象の半導体素子２の上面に欠陥があるという検査結果となる。なお、撮影画像において演算された差分のうち閾値以上のものが存在しない場合、検査対象の半導体素子２の上面には欠陥がないという検査結果となる。 Finally, the processor 16 detects defects on the upper surface of the semiconductor element 2 to be inspected based on the differences calculated in steps S18 and S20 (S22). Specifically, the processor 16 detects a difference calculated in steps S18 and S20 that is equal to or greater than a preset threshold value as a defect such as a foreign substance or a defect. That is, when the difference calculated in the captured image is equal to or larger than the threshold value, the inspection result is that the upper surface of the semiconductor element 2 to be inspected has a defect. If the difference calculated in the captured image does not exceed the threshold value, the inspection result is that there is no defect on the upper surface of the semiconductor element 2 to be inspected.

本実施例では、プロセッサ１６が、電極膜４を許容範囲の最大の大きさで形成した半導体素子２の上面を撮影した第１マスタ画像２０と、電極膜４を形成する前の半導体素子２の上面を撮影した第２マスタ画像２２を記憶している。そして、プロセッサ１６は、電極膜４が形成されている第１領域３２については第１マスタ画像２０を用いて外観検査を実行し、電極膜４が形成されていない第２領域３４については第２マスタ画像２２を用いて外観検査を実行する。このため、電極膜４の境界位置が許容範囲内に位置している半導体素子２において、電極膜４の境界付近の誤判定を回避することができ、半導体素子２の上面の欠陥の有無をより精度よく判定できる。 In this embodiment, the processor 16 captures the upper surface of the semiconductor element 2 in which the electrode film 4 is formed in the maximum allowable size, and the first master image 20 and the semiconductor element 2 before the electrode film 4 is formed. The second master image 22 in which the upper surface is photographed is stored. Then, the processor 16 executes a visual inspection using the first master image 20 for the first region 32 in which the electrode film 4 is formed, and second for the second region 34 in which the electrode film 4 is not formed. A visual inspection is performed using the master image 22. Therefore, in the semiconductor element 2 in which the boundary position of the electrode film 4 is located within the permissible range, erroneous determination near the boundary of the electrode film 4 can be avoided, and the presence or absence of defects on the upper surface of the semiconductor element 2 can be determined. It can be judged accurately.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described herein or in the drawings exhibit their technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in the present specification or drawings achieve a plurality of objectives at the same time, and achieving one of the objectives itself has technical usefulness.

２：半導体素子
４：電極膜
１０：外観検査装置
１２：ステージ
１４：カメラ
１６：プロセッサ
２０：第１マスタ画像
２２：第２マスタ画像
３０：境界線
３２：第１領域
３４：第２領域 2: Semiconductor element 4: Electrode film 10: Visual inspection device 12: Stage 14: Camera 16: Processor 20: First master image 22: Second master image 30: Boundary line 32: First region 34: Second region

Claims (1)

半導体素子の上面を外観検査する外観検査装置であって、前記半導体素子は、前記上面に露出するとともに前記上面の一部に設けられた電極膜を有し、
前記外観検査装置は、
前記半導体素子の前記上面を撮影するカメラと、
前記カメラによって撮影された撮影画像を処理する処理装置と、を備え、
前記処理装置は、
前記電極膜を許容範囲の最大の大きさで形成した前記半導体素子の前記上面を撮影した第１マスタ画像と、前記電極膜形成前の前記半導体素子の前記上面を撮影した第２マスタ画像とを記憶する記憶部と、
前記撮影画像に対して境界線抽出を実行し、前記撮影画像において前記電極膜が形成されている第１領域と前記電極膜が形成されていない第２領域とを識別する識別部と、
前記第１領域と前記第１マスタ画像との間の差分を演算すると共に、前記第２領域と前記第２マスタ画像との間の差分を演算する演算部とを有する、
外観検査装置。 A visual inspection apparatus for visually inspecting the upper surface of a semiconductor element, wherein the semiconductor element has an electrode film exposed on the upper surface and provided on a part of the upper surface.
The visual inspection device is
A camera that photographs the upper surface of the semiconductor element, and
A processing device for processing a captured image captured by the camera is provided.
The processing device is
A first master image obtained by photographing the upper surface of the semiconductor element in which the electrode film is formed with the maximum allowable size, and a second master image obtained by photographing the upper surface of the semiconductor element before forming the electrode film. A memory unit to memorize and
An identification unit that executes boundary line extraction on the captured image and discriminates between the first region in which the electrode film is formed and the second region in which the electrode film is not formed in the captured image.
It has a calculation unit that calculates the difference between the first region and the first master image and also calculates the difference between the second region and the second master image.
Visual inspection equipment.
JP2017251449A 2017-12-27 2017-12-27 Visual inspection equipment Active JP6958345B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017251449A JP6958345B2 (en) 2017-12-27 2017-12-27 Visual inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017251449A JP6958345B2 (en) 2017-12-27 2017-12-27 Visual inspection equipment

Publications (2)

Publication Number Publication Date
JP2019117126A JP2019117126A (en) 2019-07-18
JP6958345B2 true JP6958345B2 (en) 2021-11-02

Family

ID=67305208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017251449A Active JP6958345B2 (en) 2017-12-27 2017-12-27 Visual inspection equipment

Country Status (1)

Country Link
JP (1) JP6958345B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092892B2 (en) * 1993-12-27 2000-09-25 シャープ株式会社 Semiconductor chip appearance inspection method and apparatus
JP3589424B1 (en) * 2003-12-22 2004-11-17 株式会社メガトレード Board inspection equipment
JP5190433B2 (en) * 2009-10-27 2013-04-24 日東電工株式会社 Wiring circuit board inspection method, wiring circuit board manufacturing method, and wiring circuit board inspection apparatus
JP2012049503A (en) * 2010-07-27 2012-03-08 Fujitsu Semiconductor Ltd Inspection device for semiconductor device, and inspection method for semiconductor device
JP6531184B2 (en) * 2016-01-08 2019-06-12 株式会社Ｓｃｒｅｅｎホールディングス Defect detection apparatus and defect detection method

Also Published As

Publication number Publication date
JP2019117126A (en) 2019-07-18

Similar Documents

Publication Publication Date Title
JP6183305B2 (en) Failure detection apparatus and failure detection program
JP6143445B2 (en) Method and apparatus for inspecting via holes
KR101214806B1 (en) Apparatus and method for defect inspection of wafer
JP6696323B2 (en) Pattern inspection apparatus and pattern inspection method
JP4230880B2 (en) Defect inspection method
TWI480541B (en) Wafer pattern inspection apparatus
JP5088165B2 (en) Defect detection method and defect detection apparatus
JP2017055308A5 (en) Image processing apparatus and method, and imaging apparatus
JP2007078663A (en) Method and device for inspecting defect
JP2007010525A (en) Defect detection method
JP2006170922A (en) Visual inspection method and its apparatus
JP2009139133A (en) Flaw detection method and flaw detector
JP6958345B2 (en) Visual inspection equipment
JP2008066666A (en) Calibration method, inspection method, and method of manufacturing semiconductor device
JP5466099B2 (en) Appearance inspection device
JP4454428B2 (en) Component edge detection method, component edge detection program, and inspection apparatus
JP5498109B2 (en) Defect detection apparatus and defect detection method
US9578320B1 (en) Methods and apparatus for defect correction in image sensor outputs
JPH11344449A (en) Appearance inspecting method
JP6965734B2 (en) Visual inspection equipment
EP2775422A2 (en) Object detection apparatus, program, and integrated circuit
JP2019045451A (en) Inspection apparatus, inspection method and program
KR20110020437A (en) Inspection method of patterned wafer for detecting defects
JP2017009469A (en) Device for detection of terminal crimping failure
JPH0735699A (en) Method and apparatus for detecting surface defect

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R151 Written notification of patent or utility model registration

Ref document number: 6958345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151