JP6957794B2 - Inspection equipment - Google Patents

Inspection equipment Download PDF

Info

Publication number
JP6957794B2
JP6957794B2 JP2017185475A JP2017185475A JP6957794B2 JP 6957794 B2 JP6957794 B2 JP 6957794B2 JP 2017185475 A JP2017185475 A JP 2017185475A JP 2017185475 A JP2017185475 A JP 2017185475A JP 6957794 B2 JP6957794 B2 JP 6957794B2
Authority
JP
Japan
Prior art keywords
output
current
voltage
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017185475A
Other languages
Japanese (ja)
Other versions
JP2019060720A (en
Inventor
康行 戸松
福永 哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP2017185475A priority Critical patent/JP6957794B2/en
Publication of JP2019060720A publication Critical patent/JP2019060720A/en
Application granted granted Critical
Publication of JP6957794B2 publication Critical patent/JP6957794B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、検査装置に係り、更に詳しくは、電気二重層キャパシタの内部抵抗を高精度で測定することができる検査装置の改良に関する。 The present invention relates to an inspection device, and more particularly to an improvement of an inspection device capable of measuring the internal resistance of an electric double layer capacitor with high accuracy.

電気二重層キャパシタ(EDLC:Electric Double Layer Capacitor)は、出力密度が高く、大電流を充放電することができる長寿命の蓄電装置として知られ、例えば、自動車用バッテリーとして用いられている。電気二重層キャパシタを用いたバッテリーは、容量を増大させるために複数の電気二重層キャパシタを並列接続して構成される場合がある。このようなバッテリー内に内部抵抗が大きく異なる電気二重層キャパシタが混在すれば、内部抵抗が小さな電気二重層キャパシタに電流が集中してしまうという問題が発生する。このため、並列接続される電気二重層キャパシタは内部抵抗を略一致させておく必要があり、電気二重層キャパシタの内部抵抗を正確に測定し、電気二重層キャパシタの選別を予め行っておく必要がある。このため、電気二重層キャパシタの製造時には内部抵抗を測定する特性検査が行われる。 An electric double layer capacitor (EDLC) is known as a long-life power storage device having a high output density and capable of charging and discharging a large current, and is used as, for example, an automobile battery. A battery using an electric double layer capacitor may be configured by connecting a plurality of electric double layer capacitors in parallel in order to increase the capacity. If electric double layer capacitors having greatly different internal resistances coexist in such a battery, there arises a problem that the current concentrates on the electric double layer capacitors having a small internal resistance. For this reason, it is necessary to make the internal resistances of the electric double layer capacitors connected in parallel substantially the same, and it is necessary to accurately measure the internal resistance of the electric double layer capacitors and select the electric double layer capacitors in advance. be. Therefore, when manufacturing an electric double layer capacitor, a characteristic test for measuring the internal resistance is performed.

図14は、電気二重層キャパシタの等価回路を示した図である。電気二重層キャパシタの等価回路は、容量素子C、並列内部抵抗Rp及び直列内部抵抗Rsにより構成される。並列内部抵抗Rpは、容量素子Cの内部に含まれ、等価的には容量素子Cに並列に接続された内部抵抗であり、定電圧状態で容量素子Cの漏れ電流を計測することにより求められる。一方、直列内部抵抗Rsは、容量素子Cに直列接続された内部抵抗であり、例えば、定電流充電、定電圧充電、定電流放電を順に行って、定電圧充電から定電流放電への切り替え時における電圧降下を測定することにより求められる。なお、本明細書における内部抵抗は、特段の記載がない限り、直列内部抵抗Rsを指すものとする。 FIG. 14 is a diagram showing an equivalent circuit of an electric double layer capacitor. The equivalent circuit of an electric double layer capacitor is composed of a capacitance element C, a parallel internal resistance Rp, and a series internal resistance Rs. The parallel internal resistance Rp is an internal resistance contained inside the capacitance element C and is equivalently connected in parallel to the capacitance element C, and is obtained by measuring the leakage current of the capacitance element C in a constant voltage state. .. On the other hand, the series internal resistance Rs is an internal resistance connected in series to the capacitance element C. For example, when constant current charging, constant voltage charging, and constant current discharging are performed in this order to switch from constant voltage charging to constant current discharging. It is obtained by measuring the voltage drop in. Unless otherwise specified, the internal resistance in the present specification refers to the series internal resistance Rs.

内部抵抗の測定は、電流制御電源を内蔵する検査装置を用いて行われる。この内蔵電源は、例えば20Aの大電流を出力可能な電源であることから、内蔵電源及び出力端子間に出力リレーを設け、内部抵抗の測定時以外は出力を遮断することが安全性確保の観点からは望ましい。また、充放電を休止させたときの電圧変化に基づいて内部抵抗を測定する場合、内蔵電源及び出力端子間に出力リレーを設け、充放電休止中における電流入出力を完全に遮断することが望ましい。 The measurement of internal resistance is performed using an inspection device having a built-in current control power supply. Since this built-in power supply is a power supply capable of outputting a large current of, for example, 20 A, it is a viewpoint of ensuring safety that an output relay is provided between the built-in power supply and the output terminal to shut off the output except when measuring the internal resistance. Is desirable from. When measuring the internal resistance based on the voltage change when charging / discharging is suspended, it is desirable to provide an output relay between the built-in power supply and the output terminal to completely cut off the current input / output during charging / discharging suspension. ..

しかしながら、出力リレーにより出力を遮断すれば、出力電流は強制的にゼロに固定された状態になるため、内蔵電源における電流のフィードバック制御に異常が発生し、制御が暴走するおそれがある。例えば、出力電流のPI制御が行われている場合に、出力電流の測定値に定常的な誤差が発生すれば、時間の経過とともに、その誤差が積分されて操作量が増大する。しかし、出力電流はゼロに固定されて変動しないため、操作量の異常が出力電流に反映されることはなく、操作量は増大を続けてしまう。その結果、PI制御の操作量が振り切ってしまうおそれがある。 However, if the output is cut off by the output relay, the output current is forcibly fixed to zero, so that an abnormality may occur in the current feedback control in the built-in power supply, and the control may run out of control. For example, when PI control of the output current is performed, if a steady error occurs in the measured value of the output current, the error is integrated with the passage of time and the manipulated variable increases. However, since the output current is fixed at zero and does not fluctuate, an abnormality in the manipulated variable is not reflected in the output current, and the manipulated variable continues to increase. As a result, the operation amount of PI control may be overwhelmed.

その結果、内蔵電源が破壊されるおそれがある。また、操作量が異常値であれば、出力リレーの両端に大きな電位差が発生する。このような状態の検査装置に電気二重層キャパシタを接続し、内部抵抗測定を開始するために出力リレーをオンすると、その時の出力リレーの両端の電位差によって電気二重層キャパシタに突入電流が流れるという問題が生じる。さらに、出力リレーをオンした後に、出力リレーの両端の電位差が解消するまでには時間がかかり、出力リレーをオンした直後に測定を開始した場合、電流出力の応答性にも影響を与える。 As a result, the built-in power supply may be destroyed. Further, if the manipulated variable is an abnormal value, a large potential difference is generated at both ends of the output relay. When an electric double layer capacitor is connected to an inspection device in such a state and the output relay is turned on to start internal resistance measurement, there is a problem that an inrush current flows through the electric double layer capacitor due to the potential difference between both ends of the output relay at that time. Occurs. Further, after the output relay is turned on, it takes time for the potential difference between both ends of the output relay to disappear, and if the measurement is started immediately after the output relay is turned on, the responsiveness of the current output is also affected.

特開2015−45553号JP-A-2015-45553

本発明は、上記に事情に鑑みてなされたものであり、出力リレーを用いた出力遮断により安全性を確保しつつ、出力遮断中における電源回路の電流制御の異常発生を防止する検査装置を提供することを目的とする。また、出力リレーのオン時における突入電流の発生を抑制した検査装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides an inspection device that prevents abnormal occurrence of current control of a power supply circuit during output cutoff while ensuring safety by output cutoff using an output relay. The purpose is to do. Another object of the present invention is to provide an inspection device that suppresses the generation of inrush current when the output relay is turned on.

本発明の第1の態様による検査装置は、定電流充電又は定電流放電を行って電気二重層キャパシタの内部抵抗を測定する検査装置であって、上記電気二重層キャパシタが接続される出力端子と、上記出力端子を介して上記電気二重層キャパシタへ電流を出力する電源回路と、上記電源回路及び上記出力端子の間において、上記電源回路の出力を遮断する出力リレーと、上記電源回路の出力電流を検出電流として計測する電流検出部と、上記検出電流を電流指令値と一致させるための操作量を求める電流フィードバック回路と、上記操作量に基づいて、上記電源回路の出力を制御する出力制御回路とを備え、上記電流フィードバック回路が、上記出力リレーが遮断状態の場合に、上記検出電流から求められる上記操作量にかかわらず、上記操作量としてゼロを出力するように構成される。 The inspection device according to the first aspect of the present invention is an inspection device that measures the internal resistance of the electric double layer capacitor by performing constant current charging or constant current discharging, and is connected to an output terminal to which the electric double layer capacitor is connected. A power supply circuit that outputs a current to the electric double layer capacitor via the output terminal, an output relay that cuts off the output of the power supply circuit between the power supply circuit and the output terminal, and an output current of the power supply circuit. A current detector that measures as a detection current, a current feedback circuit that obtains an operation amount to match the detection current with the current command value, and an output control circuit that controls the output of the power supply circuit based on the operation amount. The current feedback circuit is configured to output zero as the operation amount when the output relay is cut off, regardless of the operation amount obtained from the detection current.

このような構成により、電流フィードバック回路が、検出電流を電流指令値と一致させるための操作量を求め、出力制御回路が、当該操作量に基づいて電源回路の出力を制御することにより、電流のフィードバック制御を行うことができる。また、出力リレーが遮断状態の場合には、検出電流から求められる操作量にかかわらず、操作量としてゼロを出力する。このため、出力電流がゼロに固定され、操作量が出力電流に反映されない状態において、電流フィードバック回路から操作量として異常値が出力されるのを防止することができる。 With such a configuration, the current feedback circuit obtains the operation amount for matching the detected current with the current command value, and the output control circuit controls the output of the power supply circuit based on the operation amount. Feedback control can be performed. When the output relay is in the cutoff state, zero is output as the manipulated variable regardless of the manipulated variable obtained from the detected current. Therefore, in a state where the output current is fixed to zero and the manipulated variable is not reflected in the output current, it is possible to prevent an abnormal value from being output as the manipulated variable from the current feedback circuit.

本発明の第2の態様による検査装置は、上記構成に加えて、上記電流フィードバック回路が、上記検出電流の上記電流指令値に対する偏差についてPI演算を行って上記操作量を求めるPI演算回路を有し、上記出力リレーが遮断状態の場合に、上記PI演算が無効化され、上記操作量としてゼロを出力するように構成される。 In addition to the above configuration, the inspection device according to the second aspect of the present invention includes a PI calculation circuit in which the current feedback circuit performs PI calculation on the deviation of the detected current with respect to the current command value to obtain the operation amount. Then, when the output relay is in the cutoff state, the PI operation is invalidated, and zero is output as the operation amount.

このような構成を採用することにより、出力リレーが遮断状態の場合に、PI演算が無効化され、操作量としてゼロが出力される。このため、出力電流がゼロに固定され、操作量が出力電流に反映されない状態において、PI演算が異常値を出力するのを防止することができる。 By adopting such a configuration, when the output relay is in the cutoff state, the PI calculation is invalidated and zero is output as the operation amount. Therefore, it is possible to prevent the PI calculation from outputting an abnormal value in a state where the output current is fixed to zero and the manipulated variable is not reflected in the output current.

本発明の第3の態様による検査装置は、上記構成に加えて、上記PI演算回路が、オペアンプと、上記オペアンプの出力を反転入力端子に帰還する抵抗及び容量素子の直列回路と、上記直列回路に並列接続されたアナログスイッチとを備え、上記電流指令値がゼロの場合に、上記出力リレーが遮断状態になるとともに、上記アナログスイッチが短絡状態となり、上記操作量としてゼロが出力されるように構成される。 In the inspection device according to the third aspect of the present invention, in addition to the above configuration, the PI arithmetic circuit includes an operational amplifier, a series circuit of resistors and capacitive elements that feed back the output of the operational amplifier to the inverting input terminal, and the series circuit. When the current command value is zero, the output relay is cut off, the analog switch is short-circuited, and zero is output as the operational amplifier. It is composed.

本発明の第4の態様による検査装置は、上記構成に加えて、電源回路の出力電圧を検出電圧として計測する電圧検出部を備え、上記出力制御回路が、上記検出電圧及び上記操作量に基づいて、上記電源回路の出力電圧を制御するように構成される。 In addition to the above configuration, the inspection device according to the fourth aspect of the present invention includes a voltage detection unit that measures the output voltage of the power supply circuit as a detection voltage, and the output control circuit is based on the detection voltage and the operation amount. Therefore, it is configured to control the output voltage of the power supply circuit.

このような構成により、出力制御回路が、検出電圧及び操作量に基づいて、電源回路をの出力電圧を制御するように構成される。このため、出力電流のフィードバック制御及び出力電圧のフィードフォワード制御を同時に行うことができる。また、出力リレーが遮断状態であれば、操作量がゼロになり、出力電流のフィードバック制御が無効化され、出力電圧のフィードフォワード制御により電源回路の出力電圧を制御することができる。 With such a configuration, the output control circuit is configured to control the output voltage of the power supply circuit based on the detected voltage and the manipulated variable. Therefore, the feedback control of the output current and the feedforward control of the output voltage can be performed at the same time. Further, when the output relay is in the cutoff state, the operation amount becomes zero, the feedback control of the output current is invalidated, and the output voltage of the power supply circuit can be controlled by the feedforward control of the output voltage.

本発明の第5の態様による検査装置は、上記構成に加えて、上記電圧検出部が、上記出力リレーよりも上記出力端子側において、上記電源回路の出力電圧を計測するように構成される。 In addition to the above configuration, the inspection device according to the fifth aspect of the present invention is configured such that the voltage detection unit measures the output voltage of the power supply circuit on the output terminal side of the output relay.

このような構成により、出力リレーよりも出力端子側の出力電圧のフィードフォワード制御により、電源回路の出力電圧が制御される。このため、出力リレーが遮断状態の場合、出力リレーの両端電位を一致させるように電源回路の出力電圧を制御することができ、リレーのオン時に突入電流が流れるのを防止することができる。 With such a configuration, the output voltage of the power supply circuit is controlled by feedforward control of the output voltage on the output terminal side of the output relay. Therefore, when the output relay is in the cutoff state, the output voltage of the power supply circuit can be controlled so that the potentials at both ends of the output relay match, and it is possible to prevent an inrush current from flowing when the relay is turned on.

本発明によれば、出力リレーを用いた出力遮断により安全性を確保しつつ、出力遮断中における電源回路の電流制御の異常発生を防止する検査装置を提供することができる。また、出力リレーのオン時における突入電流の発生を抑制した検査装置を提供することができる。 According to the present invention, it is possible to provide an inspection device that prevents abnormal occurrence of current control of a power supply circuit during output cutoff while ensuring safety by output cutoff using an output relay. Further, it is possible to provide an inspection device that suppresses the generation of inrush current when the output relay is turned on.

本発明の実施の形態1による検査装置1を含む検査システムの一例を示した図である。It is a figure which showed an example of the inspection system including the inspection apparatus 1 by Embodiment 1 of this invention. 電気二重層キャパシタ100の内部抵抗の測定方法の一例を示した図である。It is a figure which showed an example of the measuring method of the internal resistance of an electric double layer capacitor 100. 図1の検査装置1の一構成例を示した図である。It is a figure which showed one configuration example of the inspection apparatus 1 of FIG. 図3の主回路ユニット114の詳細構成の一例を示した図である。It is a figure which showed an example of the detailed structure of the main circuit unit 114 of FIG. 図4の電流フィードバック回路2の詳細構成の一例を示した図である。It is a figure which showed an example of the detailed structure of the current feedback circuit 2 of FIG. 図3の制御ユニット115の詳細構成の一例を示した図である。It is a figure which showed an example of the detailed structure of the control unit 115 of FIG. 検査装置1による内部抵抗の測定シーケンスの一例を示したフローチャートである。It is a flowchart which showed an example of the measurement sequence of the internal resistance by the inspection apparatus 1. 図7の定電流充電処理(ステップS1)の詳細動作の一例を示したフローチャートである。It is a flowchart which showed an example of the detailed operation of the constant current charging process (step S1) of FIG. 図7の充電休止処理(ステップS2)の詳細動作の一例を示したフローチャートである。It is a flowchart which showed an example of the detailed operation of the charge suspension process (step S2) of FIG. 図7の定電圧充電処理(ステップS3)の詳細動作の一例を示したフローチャートである。It is a flowchart which showed an example of the detailed operation of the constant voltage charge processing (step S3) of FIG. 図7の定電流放電処理(ステップS4)の詳細動作の一例を示したフローチャートである。It is a flowchart which showed an example of the detailed operation of the constant current discharge process (step S4) of FIG. 図7の放電休止処理(ステップS5)の詳細動作の一例を示したフローチャートである。It is a flowchart which showed an example of the detailed operation of the discharge suspension process (step S5) of FIG. 本発明の実施の形態2による検査装置1の要部を示した図であり、制御ユニット115の他の構成例が示されている。It is a figure which showed the main part of the inspection apparatus 1 by Embodiment 2 of this invention, and has shown the other structural example of the control unit 115. 電気二重層キャパシタの等価回路を示した図である。It is a figure which showed the equivalent circuit of the electric double layer capacitor.

実施の形態1.
<検査システムの概要>
図1は、本発明の実施の形態1による検査装置1を含む検査システムの一例を示した図である。検査装置1は、2つの配線ケーブル101,102を介して、1つの電気二重層キャパシタ100に接続される。また、検査装置1には、ユーザ端末103が接続されている。この検査システムは、例えば、静電容量3600F、最大電流20Aの電気二重層キャパシタ100を検査対象として想定している。
Embodiment 1.
<Overview of inspection system>
FIG. 1 is a diagram showing an example of an inspection system including the inspection device 1 according to the first embodiment of the present invention. The inspection device 1 is connected to one electric double layer capacitor 100 via two wiring cables 101 and 102. Further, a user terminal 103 is connected to the inspection device 1. This inspection system assumes, for example, an electric double layer capacitor 100 having a capacitance of 3600F and a maximum current of 20A as an inspection target.

検査装置1は、電気二重層キャパシタ100の内部抵抗を測定する装置であり、例えば、電気二重層キャパシタ100の製造工程中の検査工程において使用される。内部抵抗の測定は、電気二重層キャパシタ100を充放電させ、充放電の開始時又は終了時における電気二重層キャパシタ100の素子電圧(端子間電圧)の変化量を測定することによって行われる。この検査装置1は、電源端子11、出力端子12、リモート検出端子13及び通信端子14を備える。 The inspection device 1 is a device for measuring the internal resistance of the electric double layer capacitor 100, and is used, for example, in an inspection step during the manufacturing process of the electric double layer capacitor 100. The internal resistance is measured by charging and discharging the electric double layer capacitor 100 and measuring the amount of change in the element voltage (voltage between terminals) of the electric double layer capacitor 100 at the start or end of charging and discharging. The inspection device 1 includes a power supply terminal 11, an output terminal 12, a remote detection terminal 13, and a communication terminal 14.

電源端子11は、図示しない外部電源に接続される端子であり、例えばAC200Vが供給される。外部電源の電力は、検査装置1において直流変換され、出力端子12から出力される。 The power supply terminal 11 is a terminal connected to an external power supply (not shown), and for example, AC200V is supplied. The electric power of the external power source is converted to direct current in the inspection device 1 and output from the output terminal 12.

出力端子12は、電気二重層キャパシタ100に対し電流の供給又は吸い込みを行って電気二重層キャパシタ100を充放電する一対の端子からなる。電気二重層キャパシタ100の両端子は、1対の配線ケーブル101を介して、出力端子12にそれぞれ接続される。 The output terminal 12 is composed of a pair of terminals that charge or discharge the electric double layer capacitor 100 by supplying or sucking current to the electric double layer capacitor 100. Both terminals of the electric double layer capacitor 100 are connected to the output terminals 12 via a pair of wiring cables 101.

リモート検出端子13は、四端子法を利用し、電気二重層キャパシタ100の素子電圧を高精度で測定するための一対の端子である。電気二重層キャパシタ100の両端子は、1対の配線ケーブル102を介して、リモート検出端子13にそれぞれ接続される。リモート検出端子13は、出力端子12に比べて十分に高い入力インピーダンスを有しているため、配線ケーブル102には電流が流れず、配線ケーブル102の電圧降下による影響を受けることなく、電気二重層キャパシタ100の素子電圧を正確に測定することができる。なお、電気二重層キャパシタ100の素子電圧をより正確に測定するためには、配線ケーブル102は、電気二重層キャパシタ100の端子に直接接続されることが望ましい。 The remote detection terminal 13 is a pair of terminals for measuring the element voltage of the electric double layer capacitor 100 with high accuracy by using the four-terminal method. Both terminals of the electric double layer capacitor 100 are connected to the remote detection terminal 13 via a pair of wiring cables 102, respectively. Since the remote detection terminal 13 has a sufficiently high input impedance as compared with the output terminal 12, no current flows through the wiring cable 102, and the electric double layer is not affected by the voltage drop of the wiring cable 102. The element voltage of the capacitor 100 can be measured accurately. In order to measure the element voltage of the electric double layer capacitor 100 more accurately, it is desirable that the wiring cable 102 is directly connected to the terminal of the electric double layer capacitor 100.

通信端子14は、ユーザ端末103が接続される端子である。例えば、PCがユーザ端末103として通信端子14に接続される。ユーザは、ユーザ端末103を操作することにより、検査装置1の各種設定を行うことができる。また、検査装置1に対し測定開始を指示し、検査装置1から測定結果を取得することができる。 The communication terminal 14 is a terminal to which the user terminal 103 is connected. For example, a PC is connected to the communication terminal 14 as a user terminal 103. The user can make various settings of the inspection device 1 by operating the user terminal 103. In addition, the inspection device 1 can be instructed to start measurement, and the measurement result can be obtained from the inspection device 1.

<内部抵抗の測定方法>
図2は、電気二重層キャパシタ100の内部抵抗の測定方法の一例を示した図であり、図中の(a)には、電気二重層キャパシタ100に供給される電流の時間変化が示され、(b)には、電気二重層キャパシタ100の素子電圧の時間変化が示されている。この図では、内部抵抗の測定方法として異なる3つの方法が示されている。電気二重層キャパシタ100の検査工程では、これらの測定方法の全てを実施し、3つの測定結果に基づいて検査を行ってもよいし、1又は2つの任意の測定方法のみを実施し、1又は2以上の測定結果に基づいて検査を行ってもよい。
<Measurement method of internal resistance>
FIG. 2 is a diagram showing an example of a method for measuring the internal resistance of the electric double layer capacitor 100, and FIG. 2A in the figure shows a time change of the current supplied to the electric double layer capacitor 100. (B) shows the time change of the element voltage of the electric double layer capacitor 100. In this figure, three different methods for measuring the internal resistance are shown. In the inspection step of the electric double layer capacitor 100, all of these measurement methods may be carried out and the inspection may be carried out based on the three measurement results, or only one or two arbitrary measurement methods may be carried out and one or two may be carried out. The inspection may be performed based on two or more measurement results.

まず最初に、電気二重層キャパシタ100の定電流充電が行われる(時刻t0〜t1)。時刻t0に電気二重層キャパシタ100に対し予め定められた充電電流Icの供給が開始され、その後、素子電圧が予め定められた充電目標電圧Vcに到達するまで一定の充電電流Icの供給が継続される。図中では、素子電圧が充電目標電圧Vcに到達する時刻t1まで電気二重層キャパシタ100の定電流充電が行われている。 First, constant current charging of the electric double layer capacitor 100 is performed (time t0 to t1). At time t0, the supply of the predetermined charging current Ic to the electric double layer capacitor 100 is started, and then the supply of the constant charging current Ic is continued until the element voltage reaches the predetermined charging target voltage Vc. NS. In the figure, the electric double layer capacitor 100 is constantly charged with a constant current until the time t1 when the element voltage reaches the charging target voltage Vc.

次に、電気二重層キャパシタ100の充電を一旦休止させる(時刻t1〜t2)。充電の休止は、電気二重層キャパシタ100に対し検査装置1から電流の入出力が行われない状態であり、時刻t1から予め定められた休止時間T1(例えば1秒)が経過するまで継続される。図中では、時刻t2まで電気二重層キャパシタ100の充放電を休止させている。この充電休止により素子電圧がVt1からVn1に低下する。 Next, charging of the electric double layer capacitor 100 is temporarily suspended (time t1 to t2). The charging pause is a state in which current is not input / output from the inspection device 1 to the electric double layer capacitor 100, and continues from time t1 until a predetermined pause time T1 (for example, 1 second) elapses. .. In the figure, charging / discharging of the electric double layer capacitor 100 is suspended until time t2. Due to this charge suspension, the element voltage drops from Vt1 to Vn1.

定電流充電中は、充電電流Icの流入により電気二重層キャパシタ100の内部抵抗に電圧降下が発生するのに対し、充電休止中にはこの電圧降下が発生せず、定電流充電の休止により素子電圧が低下する。従って、時刻t1、t2に測定された素子電圧をVt1,Vt2とすれば、定電流充電の休止による素子電圧の変化量dV1(=Vt1−Vt2)が、定電流充電時における内部抵抗の電圧降下分に相当し、dV1/Icにより内部抵抗を求めることができる。 During constant current charging, a voltage drop occurs in the internal resistance of the electric double layer capacitor 100 due to the inflow of charging current Ic, whereas this voltage drop does not occur during charging suspension, and the element is elementd by suspension of constant current charging. The voltage drops. Therefore, if the element voltages measured at times t1 and t2 are Vt1 and Vt2, the amount of change in the element voltage dV1 (= Vt1-Vt2) due to the suspension of constant current charging is the voltage drop of the internal resistance during constant current charging. It corresponds to a minute, and the internal resistance can be obtained by dV1 / Ic.

次に、電気二重層キャパシタ100の定電圧充電が行われる(時刻t2〜t3)。充電休止中の電気二重層キャパシタ100に対し、時刻t2に充電目標電圧Vcの定電圧充電が開始され、その後、予め定められた充電時間T2(例えば20分)が経過するまで定電圧充電が継続される。図中では、時刻t3まで電気二重層キャパシタ100の定電圧充電が行われている。定電圧充電中は時間の経過とともに充電電流が減少し、定電圧充電が終了する時刻t3までに充電電流が略ゼロになっている。充電時間T2は、充電電流を略ゼロにすることができる十分に長い時間として予め定められる。なお、定電圧充電の終了条件は、充電時間T2に代えて、検出電流Idにより規定することでもきる。 Next, constant voltage charging of the electric double layer capacitor 100 is performed (time t2 to t3). Constant voltage charging of the charging target voltage Vc is started for the electric double layer capacitor 100 during charging suspension at time t2, and then constant voltage charging is continued until a predetermined charging time T2 (for example, 20 minutes) elapses. Will be done. In the figure, the electric double layer capacitor 100 is constantly charged at a constant voltage until time t3. During constant voltage charging, the charging current decreases with the passage of time, and the charging current becomes substantially zero by the time t3 when the constant voltage charging ends. The charging time T2 is predetermined as a sufficiently long time that the charging current can be made substantially zero. The end condition of constant voltage charging can also be specified by the detection current Id instead of the charging time T2.

次に、電気二重層キャパシタ100の定電流放電が行われる(時刻t3〜t4)。定電圧充電中の電気二重層キャパシタ100に対し、時刻t3に予め定められた放電電流Ieの引き出しが開始され、その後、素子電圧が予め定められた放電終止電圧Veに到達するまで一定の放電電流Ieの引き出しが継続される。図中では、素子電圧が放電終止電圧Veに到達する時刻t4まで電気二重層キャパシタ100の定電流放電が行われている。この放電開始によって素子電圧がVcからVrに低下する。 Next, constant current discharge of the electric double layer capacitor 100 is performed (time t3 to t4). With respect to the electric double layer capacitor 100 being charged at a constant voltage, the extraction of a predetermined discharge current Ie is started at time t3, and then a constant discharge current is reached until the element voltage reaches a predetermined discharge end voltage Ve. Withdrawal of Ie is continued. In the figure, the electric double layer capacitor 100 is constantly discharged with a constant current until the time t4 when the element voltage reaches the discharge end voltage Ve. By the start of this discharge, the element voltage drops from Vc to Vr.

定電圧充電の終了間際には、充電電流が流れず、内部抵抗に電圧降下が発生しないのに対し、定電流放電中は、放電電流Ieが引き出されることにより電気二重層キャパシタ100の内部抵抗に電圧降下が発生する。この電圧降下は、上記休止中(時刻t1〜t2)とは逆向きの電圧であり、定電流放電の開始により素子電圧が低下する。つまり、時刻t3に測定された素子電圧をVt3(≒Vc)とすれば、定電流放電の開始による素子電圧の変化量dV2(=Vt3−Vr)が、定電流放電時における内部抵抗の電圧降下分に相当する。従って、素子電圧の変化量dV2が得られれば、dV2/Ieにより内部抵抗を求めることができる。 Just before the end of constant voltage charging, the charging current does not flow and no voltage drop occurs in the internal resistance, whereas during constant current discharge, the discharge current Ie is drawn out to the internal resistance of the electric double layer capacitor 100. A voltage drop occurs. This voltage drop is a voltage in the opposite direction to that during the pause (time t1 to t2), and the element voltage drops when the constant current discharge starts. That is, if the element voltage measured at time t3 is Vt3 (≈Vc), the amount of change in the element voltage dV2 (= Vt3-Vr) due to the start of constant current discharge is the voltage drop of the internal resistance at the time of constant current discharge. Equivalent to a minute. Therefore, if the amount of change in the element voltage dV2 is obtained, the internal resistance can be obtained by dV2 / IE.

ここで、放電開始時における素子電圧の変化量dV2を正確に測定することはできないが、放電中の電圧特性を直線近似することにより変化量dV2をより高い精度で求めることができる。定電流放電中、素子電圧は時間経過とともに直線的に低下する。このため、放電中における時刻の異なる2点P1,P2における素子電圧を測定し、放電中の電圧特性を直線近似し、当該近似直線と時刻t3とが交差する点の電圧値Vrを求め、時刻t3における素子電圧Vt3との差分を求めれば、放電開始による素子電圧の変化量dV2が高い精度で得られる。 Here, the amount of change dV2 of the element voltage at the start of discharge cannot be accurately measured, but the amount of change dV2 can be obtained with higher accuracy by linearly approximating the voltage characteristics during discharge. During constant current discharge, the element voltage decreases linearly with the passage of time. Therefore, the element voltage at two points P1 and P2 at different times during discharge is measured, the voltage characteristics during discharge are linearly approximated, and the voltage value Vr at the point where the approximate straight line and the time t3 intersect is obtained, and the time is obtained. If the difference from the element voltage Vt3 at t3 is obtained, the amount of change in the element voltage dV2 due to the start of discharge can be obtained with high accuracy.

次に、電気二重層キャパシタ100の放電を休止させる(時刻t4〜t5)。放電の休止は、充電の休止と同様、電気二重層キャパシタ100に対し検査装置1から電流の入出力が行われない状態であり、時刻t4から予め定められた休止時間T3(例えば1秒)が経過するまで継続される。図中では、時刻t5まで電気二重層キャパシタ100の充放電を休止させている。この放電休止により素子電圧がVeからVt5に上昇する。 Next, the discharge of the electric double layer capacitor 100 is stopped (time t4 to t5). Discharge pause is a state in which current is not input / output from the inspection device 1 to the electric double layer capacitor 100, as in the case of charge pause, and a predetermined pause time T3 (for example, 1 second) is set from time t4. It will continue until it elapses. In the figure, charging / discharging of the electric double layer capacitor 100 is suspended until time t5. Due to this discharge suspension, the element voltage rises from Ve to Vt5.

定電流放電中は、放電電流Ieの引き出しにより電気二重層キャパシタ100の内部抵抗に電圧降下が発生するのに対し、放電休止中にはこの電圧降下が発生せず、定電流放電の休止により素子電圧が上昇する。従って、時刻t4,t5に測定された素子電圧をVt4(≒Ve),Vt5とすれば、定電流放電の休止による素子電圧の変化量dV3(=Vt5−Vt4)が、定電流放電時における内部抵抗の電圧降下分に相当し、dV3/Ieにより内部抵抗を求めることができる。 During constant current discharge, a voltage drop occurs in the internal resistance of the electric double layer capacitor 100 due to the withdrawal of the discharge current Ie, whereas this voltage drop does not occur during discharge suspension, and the element is caused by suspension of constant current discharge. The voltage rises. Therefore, if the element voltages measured at times t4 and t5 are Vt4 (≈Ve) and Vt5, the amount of change in the element voltage due to the suspension of constant current discharge dV3 (= Vt5-Vt4) is inside during constant current discharge. It corresponds to the voltage drop of the resistance, and the internal resistance can be obtained by dV3 / Ie.

このような測定方法をもちいて、内部抵抗を高精度で測定しようとする場合、充電電流Ic,放電電流Ie、定電圧充電中の素子電圧が、リップルを含まず、高い精度で安定している必要がある。また、充電電流Ic及び放電電流Ieが、充放電開始時に素早く立ち上がる高い応答特性を有している必要がある。さらに、素子電圧を高精度で測定可能である必要がある。特に、充放電の休止中においても素子電圧が高精度で測定可能であることが求められる。本実施の形態による検査装置1は、このような条件を満たし、内部抵抗を高精度で測定することができる装置であり、その詳細構成について更に説明する。 When trying to measure the internal resistance with high accuracy using such a measurement method, the charging current Ic, the discharging current Ie, and the element voltage during constant voltage charging do not include ripples and are stable with high accuracy. There is a need. Further, the charging current Ic and the discharging current Ie need to have a high response characteristic that quickly rises at the start of charging / discharging. Further, it is necessary that the element voltage can be measured with high accuracy. In particular, it is required that the element voltage can be measured with high accuracy even during the pause of charging / discharging. The inspection device 1 according to the present embodiment is a device that satisfies such conditions and can measure the internal resistance with high accuracy, and the detailed configuration thereof will be further described.

<検査装置1の概略構成>
図3は、図1の検査装置1の一構成例を示した図である。検査装置1は、スイッチングレギュレータ(SWR)で構成された複数の電源回路111〜113と、シリーズレギュレータ(SRR)を備えた主回路ユニット114と、制御ユニット115とにより構成される。
<Outline configuration of inspection device 1>
FIG. 3 is a diagram showing a configuration example of the inspection device 1 of FIG. The inspection device 1 is composed of a plurality of power supply circuits 111 to 113 composed of switching regulators (SWRs), a main circuit unit 114 including a series regulator (SRR), and a control unit 115.

(1)電源回路111〜113
電源回路111〜113は、いずれも外部電源を変換し、直流電圧Vs1〜Vs3を出力するスイッチングレギュレータである。第1の電源回路111は、主回路ユニット114に電圧Vs1を出力する可変電源である。出力電圧Vs1は、制御ユニット115からの電圧指令値Cv1により指定される。例えば、第1の電源回路111は、充電動作用の電源として0〜7.5Vを供給することができる。
(1) Power supply circuits 111-113
The power supply circuits 111 to 113 are switching regulators that convert an external power supply and output DC voltages Vs1 to Vs3. The first power supply circuit 111 is a variable power supply that outputs a voltage Vs1 to the main circuit unit 114. The output voltage Vs1 is specified by the voltage command value Cv1 from the control unit 115. For example, the first power supply circuit 111 can supply 0 to 7.5 V as a power source for the charging operation.

同様にして、第2の電源回路112も、主回路ユニット114に電圧Vs2を出力する可変電源である。出力電圧Vs2は、制御ユニット115からの電圧指令値Cv2により指定される。例えば、第2の電源回路112は、放電動作用の電源として−3.3V〜0Vを供給することができる。 Similarly, the second power supply circuit 112 is also a variable power supply that outputs the voltage Vs2 to the main circuit unit 114. The output voltage Vs2 is specified by the voltage command value Cv2 from the control unit 115. For example, the second power supply circuit 112 can supply 3.3V to 0V as a power supply for the discharge operation.

第3の電源回路113は、制御ユニット115に電圧Vs3を供給する固定電源である。出力電圧Vs3として、例えば24Vを供給することができる。 The third power supply circuit 113 is a fixed power supply that supplies the voltage Vs3 to the control unit 115. For example, 24V can be supplied as the output voltage Vs3.

(2)主回路ユニット114
主回路ユニット114は、主回路を構成する回路基板であり、第1及び第2の電源回路111,112からの出力電圧Vs1,Vs2を変換し、出力端子12を介して出力するシリーズレギュレータを備え、電気二重層キャパシタ100の充放電を制御する。
(2) Main circuit unit 114
The main circuit unit 114 is a circuit board constituting the main circuit, and includes a series regulator that converts the output voltages Vs1 and Vs2 from the first and second power supply circuits 111 and 112 and outputs them via the output terminal 12. , Controls the charge and discharge of the electric double layer capacitor 100.

(3)制御ユニット115
制御ユニット115は、主回路ユニット114を制御する回路基板であり、マイクロプロセッサを内蔵するとともに、リモート検出端子13及び通信端子14に接続されている。制御ユニット115は、電圧指令値Cv1,Cv2を生成し、電源回路111及び112の出力電圧Vs1,Vs2を制御する。また、電流指令値Irefを生成し、主回路ユニット114の出力を制御する。
(3) Control unit 115
The control unit 115 is a circuit board that controls the main circuit unit 114, has a built-in microprocessor, and is connected to a remote detection terminal 13 and a communication terminal 14. The control unit 115 generates voltage command values Cv1 and Cv2, and controls the output voltages Vs1 and Vs2 of the power supply circuits 111 and 112. In addition, the current command value Iref is generated to control the output of the main circuit unit 114.

さらに、制御ユニット115は、リモート検出端子13を介して、素子電圧Vrmを検出することができ、検出された素子電圧Vrmは、充放電制御に用いられるとともに、電気二重層キャパシタ100の内部抵抗の測定にも用いられる。また、通信端子14を介して、ユーザ端末103からの制御信号を受信し、測定結果をユーザ端末103に出力する。 Further, the control unit 115 can detect the element voltage Vrm via the remote detection terminal 13, and the detected element voltage Vrm is used for charge / discharge control and the internal resistance of the electric double layer capacitor 100. It is also used for measurement. Further, the control signal from the user terminal 103 is received via the communication terminal 14, and the measurement result is output to the user terminal 103.

<主回路ユニット114の詳細構成>
図4は、図3の主回路ユニット114の詳細構成の一例を示した図である。主回路ユニット114は、トランジスタTR1〜TR4によって構成されるシリーズレギュレータSRRを備えている。なお、図中に矩形で示され、特段の言及がない素子は抵抗である。
<Detailed configuration of main circuit unit 114>
FIG. 4 is a diagram showing an example of a detailed configuration of the main circuit unit 114 of FIG. The main circuit unit 114 includes a series regulator SRR composed of transistors TR1 to TR4. The elements shown by rectangles in the figure and not specifically mentioned are resistors.

(1)プッシュプル回路PP1
プッシュプル回路PP1は、一対のトランジスタTR1,TR2で構成される相補型エミッタフォロワ回路である。トランジスタTR1,TR2の共通のベース端子がプッシュプル回路PP1の入力端子となり、トランジスタTR1,TR2の共通のエミッタ端子がプッシュプル回路PP1の出力端子となる。トランジスタTR1のコレクタ端子には、第1の電源回路111の出力電圧Vs1が印加され、トランジスタTR2のコレクタ端子には、第2の電源回路112の出力電圧Vs2が印加され、充電時には、トランジスタTR1が電気二重層キャパシタ100に充電電流を供給し、放電時には、トランジスタTR2が電気二重層キャパシタ100から放電電流を引き出す。
(1) Push-pull circuit PP1
The push-pull circuit PP1 is a complementary emitter follower circuit composed of a pair of transistors TR1 and TR2. The common base terminal of the transistors TR1 and TR2 serves as an input terminal of the push-pull circuit PP1, and the common emitter terminal of the transistors TR1 and TR2 serves as an output terminal of the push-pull circuit PP1. The output voltage Vs1 of the first power supply circuit 111 is applied to the collector terminal of the transistor TR1, the output voltage Vs2 of the second power supply circuit 112 is applied to the collector terminal of the transistor TR2, and the transistor TR1 is charged during charging. A charging current is supplied to the electric double layer capacitor 100, and the transistor TR2 draws a discharge current from the electric double layer capacitor 100 at the time of discharging.

トランジスタTR1は、エミッタフォロワ回路を構成するNPN型バイポーラトランジスタであり、ベース電流を電流増幅率hEFで増幅したコレクタ電流が流れ、このコレクタ電流が電気二重層キャパシタ100の充電電流となる。 The transistor TR1 is an NPN type bipolar transistor constituting an emitter follower circuit, and a collector current obtained by amplifying a base current with a current amplification factor hEF flows, and this collector current becomes a charging current of the electric double layer capacitor 100.

トランジスタTR2は、エミッタフォロワ回路を構成するPNP型バイポーラトランジスタであり、ベース電流を電流増幅率hEFで増幅したコレクタ電流が流れ、このコレクタ電流が電気二重層キャパシタ100の放電電流となる。 The transistor TR2 is a PNP type bipolar transistor constituting an emitter follower circuit, and a collector current obtained by amplifying a base current with a current amplification factor hEF flows, and this collector current becomes a discharge current of the electric double layer capacitor 100.

(2)プッシュプル回路PP2
プッシュプル回路PP2も、一対のトランジスタTR3,TR4で構成される相補型エミッタフォロワ回路であり、トランジスタTR3,TR4の共通のエミッタ端子がトランジスタTR1,TR2の共通のベース端子に接続されている。2段のプッシュプル回路PP1,PP2を接続することにより、トランジスタTR1,TR3がダーリントン接続され、トランジスタTR2,TR4もダーリントン接続され、充電時及び放電時のいずれの場合も電流増幅率hEFを増大させることができる。このような構成を採用することにより、大電流を出力するトランジスタTR1,TR2であっても、オペアンプOP1で駆動することが可能になる。
(2) Push-pull circuit PP2
The push-pull circuit PP2 is also a complementary emitter follower circuit composed of a pair of transistors TR3 and TR4, and a common emitter terminal of the transistors TR3 and TR4 is connected to a common base terminal of the transistors TR1 and TR2. By connecting the two-stage push-pull circuits PP1 and PP2, the transistors TR1 and TR3 are Darlington-connected, and the transistors TR2 and TR4 are also Darlington-connected, increasing the current amplification factor hEF in both charging and discharging. Can be made to. By adopting such a configuration, even the transistors TR1 and TR2 that output a large current can be driven by the operational amplifier OP1.

トランジスタTR1〜TR4は、いずれも電流増幅を行う素子であり、スイッチングレギュレータを構成するトランジスタのようなオン/オフ動作を行っていない。このため、リップルのない安定性の高い出力が得られる。また、容量素子を用いた平滑化処理が必要ないため、良好な応答性を確保することができる。このため、電気二重層キャパシタ100の内部抵抗の測定を高精度で行うことができる。 The transistors TR1 to TR4 are all elements that amplify current, and do not perform on / off operations like the transistors that make up a switching regulator. Therefore, a highly stable output without ripples can be obtained. Further, since a smoothing process using a capacitive element is not required, good responsiveness can be ensured. Therefore, the internal resistance of the electric double layer capacitor 100 can be measured with high accuracy.

(3)出力端子12
出力端子12の正極側は、シャント抵抗SH及び出力リレーRY1を介して、プッシュプル回路PP1の出力端子に接続される。また、出力端子12の負極側は、出力リレーRY2を介して、電源回路111,112のグランドに接続されている。
(3) Output terminal 12
The positive electrode side of the output terminal 12 is connected to the output terminal of the push-pull circuit PP1 via the shunt resistor SH and the output relay RY1. Further, the negative electrode side of the output terminal 12 is connected to the ground of the power supply circuits 111 and 112 via the output relay RY2.

(4)シャント抵抗SH
シャント抵抗SHは、出力電流を検出するための抵抗素子であり、出力リレーRY1よりもプッシュプル回路PP1側に設けられている。シャント抵抗SHの端子間電圧は、電流フィードバック回路2に入力され、当該電圧に基づいて検出電流Idが求められる。
(4) Shunt resistance SH
The shunt resistor SH is a resistance element for detecting an output current, and is provided on the push-pull circuit PP1 side of the output relay RY1. The voltage between the terminals of the shunt resistor SH is input to the current feedback circuit 2, and the detection current Id is obtained based on the voltage.

(5)出力リレーRY1,RY2
出力リレーRY1,RY2は、シリーズレギュレータSRR及び出力端子12間に設けられ、これらを接続する一対の配線を遮断可能なスイッチング素子である。出力リレーRY1,RY2は、制御ユニット115からのリレー制御信号Cryに基づいて互いに連動して動作し、電気二重層キャパシタ100の充放電時には共に閉状態になり、電気二重層キャパシタ100がプッシュプル回路PP1に接続される一方、それ以外は共に開状態になり、電気二重層キャパシタ100がプッシュプル回路PP1から切り離される。つまり、出力リレーRY1,RY2は、電流指令値Irefがゼロの場合に開状態となり、シリーズレギュレータSRRの出力を遮断する。このような出力リレーRY1,RY2を備えることにより、充放電の休止中における電流入出力を完全に遮断することができ、内部抵抗を高精度で測定することができる。また、スタンバイ時における不用意な電流出力を防止し、安全性を向上させることができる。
(5) Output relays RY1, RY2
The output relays RY1 and RY2 are switching elements provided between the series regulator SRR and the output terminal 12 and capable of cutting off a pair of wirings connecting them. The output relays RY1 and RY2 operate in conjunction with each other based on the relay control signal Cry from the control unit 115, and are closed together when the electric double layer capacitor 100 is charged and discharged, and the electric double layer capacitor 100 is a push-pull circuit. While connected to PP1, the other parts are both open, and the electric double layer capacitor 100 is disconnected from the push-pull circuit PP1. That is, the output relays RY1 and RY2 are opened when the current command value Iref is zero, and the output of the series regulator SRR is cut off. By providing such output relays RY1 and RY2, current input / output can be completely cut off during charging / discharging suspension, and internal resistance can be measured with high accuracy. In addition, it is possible to prevent inadvertent current output during standby and improve safety.

負極側の出力リレーRY2には、容量素子C1が並列に接続され、容量素子C1を介して、常時、電気二重層キャパシタ100と検査装置1のグランドとが高周波的に接続されている。このため、出力リレーRY2が開状態の場合に、電気二重層キャパシタ100の両端子が検査装置1に対しフローティングな状態になるのを防止している。このため、リレーRY1,RY2が開状態となる充放電の休止中における素子電圧Vrmの計測精度が、高周波領域におけるコモンモード(同相電圧)ノイズの影響を受けて低下するのを防止することができる。 The capacitance element C1 is connected in parallel to the output relay RY2 on the negative electrode side, and the electric double layer capacitor 100 and the ground of the inspection device 1 are always connected at high frequencies via the capacitance element C1. Therefore, when the output relay RY2 is in the open state, both terminals of the electric double layer capacitor 100 are prevented from being in a floating state with respect to the inspection device 1. Therefore, it is possible to prevent the measurement accuracy of the element voltage Vrm during the pause of charging / discharging when the relays RY1 and RY2 are in the open state from being lowered due to the influence of the common mode (in-phase voltage) noise in the high frequency region. ..

(6)電流フィードバック回路2
電流フィードバック回路2は、シリーズレギュレータSRRを制御対象とするフィードバック制御を行う回路であり、シャント抵抗SHの出力に基づいて検出電流Idを求め、この検出電流Idを電流指令値Irefに一致させるための操作量Uiを求める。検出電流Idは制御対象の出力であり、電流指令値Irefは制御対象の目標値であり、制御ユニット115から与えられる。操作量Uiは、抵抗R2を介してオペアンプOP1に入力される。電流フィードバック回路2の詳細構成については後述する。
(6) Current feedback circuit 2
The current feedback circuit 2 is a circuit that performs feedback control with the series regulator SRR as the control target, obtains the detected current Id based on the output of the shunt resistor SH, and matches the detected current Id with the current command value Iref. Obtain the operation amount Ui. The detected current Id is the output of the controlled object, and the current command value Iref is the target value of the controlled object, which is given by the control unit 115. The manipulated variable Ui is input to the operational amplifier OP1 via the resistor R2. The detailed configuration of the current feedback circuit 2 will be described later.

(7)出力電圧検出部3
出力電圧検出部3は、出力リレーRY1,RY2よりも出力端子12側において、出力端子12間の電圧を測定し、検出電圧Vdとして出力する。この検出電圧Vdは、抵抗R1を介してオペアンプOP1に入力される。
(7) Output voltage detector 3
The output voltage detection unit 3 measures the voltage between the output terminals 12 on the output terminal 12 side of the output relays RY1 and RY2, and outputs the voltage as the detection voltage Vd. This detected voltage Vd is input to the operational amplifier OP1 via the resistor R1.

(8)出力制御回路4
出力制御回路4は、検出電圧Vd及び操作量Uiに基づいて、シリーズレギュレータSRRの出力電圧を制御する制御回路であり、オペアンプOP1及び抵抗R1〜R3により構成される。
(8) Output control circuit 4
The output control circuit 4 is a control circuit that controls the output voltage of the series regulator SRR based on the detected voltage Vd and the manipulated variable Ui, and is composed of the operational amplifier OP1 and the resistors R1 to R3.

オペアンプOP1は、前段のプッシュプル回路PP2に対し入力電圧を与える増幅回路であり、抵抗R3を介して、後段のプッシュプル回路PP1の出力電圧を反転入力端子に帰還させた反転増幅器である。オペアンプOP1の反転入力端子には、検出電圧Vdの反転信号が抵抗R1を介して入力されるとともに、電流フィードバック回路2で生成された操作量Uiの反転信号が抵抗R2を介して接続される。 The operational amplifier OP1 is an amplifier circuit that applies an input voltage to the push-pull circuit PP2 in the previous stage, and is an inverting amplifier that feeds back the output voltage of the push-pull circuit PP1 in the subsequent stage to the inverting input terminal via a resistor R3. An inverting signal of the detection voltage Vd is input to the inverting input terminal of the operational amplifier OP1 via the resistor R1, and an inverting signal of the operation amount Ui generated by the current feedback circuit 2 is connected via the resistor R2.

この回路では、シリーズレギュレータSRRの出力電圧が(Vd/R1+Ui/R2)×R3となる。つまり、シリーズレギュレータSRRの出力電圧は、検出電圧Vd及び操作量Uiの加重和(線形和)として表される。例えば、抵抗R1〜R3を同じ値にすれば、シリーズレギュレータSRRの出力電圧は、検出電圧Vd及び操作量Uiの和になる。 In this circuit, the output voltage of the series regulator SRR is (Vd / R1 + Ui / R2) × R3. That is, the output voltage of the series regulator SRR is expressed as a weighted sum (linear sum) of the detected voltage Vd and the manipulated variable Ui. For example, if the resistors R1 to R3 have the same value, the output voltage of the series regulator SRR is the sum of the detected voltage Vd and the manipulated variable Ui.

出力制御回路4では、操作量Uiに検出電圧Vdが加算され、操作量Uiを用いた出力電流のフィードバック制御と、検出電圧Vdを用いた出力電圧のフィードフォワード制御とが同時に行われる。検出電流Idから求められた操作量Uiをフィードバックして出力電圧を制御する際、操作量Uiに検出電圧Vdを加算することにより、フィードバック制御の操作量Uiをオフセットさせ、その変化範囲の中心を現在の出力電圧に一致させることができる。このため、フィードバック制御をより効果的に行うことができ、応答性を向上させることができる。 In the output control circuit 4, the detection voltage Vd is added to the manipulated variable Ui, and the feedback control of the output current using the manipulated variable Ui and the feedforward control of the output voltage using the detected voltage Vd are performed at the same time. When the operation amount Ui obtained from the detection current Id is fed back to control the output voltage, the operation amount Ui of the feedback control is offset by adding the detection voltage Vd to the operation amount Ui, and the center of the change range is set. It can be matched to the current output voltage. Therefore, the feedback control can be performed more effectively, and the responsiveness can be improved.

また、操作量Uiに検出電圧Vdを加算することにより、開状態の出力リレーRY1の両端電圧を一致させることができる。後述するとおり、出力リレーRY1が開状態のとき、電流フィードバック回路2は無効化され、操作量Uiとしてゼロが出力される。このため、検出電圧Vdを用いない場合、開状態の出力リレーRY1の両端には、素子電圧Vrmに相当する電位差が生じる。この状態で、出力リレーRY1をオンすれば、当該電位差により突入電流が流れる。これに対し、操作量Uiに検出電圧Vdを加算した値を用いて出力電圧を制御すれば、開状態の出力リレーRY1の両端電圧を一致させることができる。その結果、出力リレーRY1のオン時に突入電流が流れるのを防止することができるとともに、出力リレーRY1のオン直後における電流出力の応答性を向上させることができる。 Further, by adding the detection voltage Vd to the operation amount Ui, the voltages across the output relay RY1 in the open state can be matched. As will be described later, when the output relay RY1 is in the open state, the current feedback circuit 2 is invalidated, and zero is output as the operation amount Ui. Therefore, when the detection voltage Vd is not used, a potential difference corresponding to the element voltage Vrm is generated across the output relay RY1 in the open state. If the output relay RY1 is turned on in this state, an inrush current flows due to the potential difference. On the other hand, if the output voltage is controlled by using the value obtained by adding the detection voltage Vd to the manipulated variable Ui, the voltages across the output relay RY1 in the open state can be matched. As a result, it is possible to prevent an inrush current from flowing when the output relay RY1 is turned on, and it is possible to improve the responsiveness of the current output immediately after the output relay RY1 is turned on.

<電流フィードバック回路2>
図5は、図4の電流フィードバック回路2の詳細構成の一例を示した図である。電流フィードバック回路2は、シャント抵抗SHの端子間電圧から検出電流Idを求め、検出電流Idを出力、電流指令値Irefを目標値とするPI制御の操作量Uiを求めている。図示した電流フィードバック回路2は、差動増幅回路A1、反転増幅回路A2及びPI制御回路A3により構成される。
<Current feedback circuit 2>
FIG. 5 is a diagram showing an example of a detailed configuration of the current feedback circuit 2 of FIG. The current feedback circuit 2 obtains the detected current Id from the voltage between the terminals of the shunt resistor SH, outputs the detected current Id, and obtains the operation amount Ui of PI control with the current command value Iref as the target value. The illustrated current feedback circuit 2 is composed of a differential amplifier circuit A1, an inverting amplifier circuit A2, and a PI control circuit A3.

(1)差動増幅回路A1
差動増幅回路A1は、オペアンプOP2及び抵抗素子により構成される電流検出部であり、シャント抵抗SHの端子間電圧を増幅し、検出電流Idを求める。検出電流Idは、反転増幅回路A2へ出力されるとともに、制御ユニット115へも出力される。
(1) Differential amplifier circuit A1
The differential amplifier circuit A1 is a current detection unit composed of an operational amplifier OP2 and a resistance element, and amplifies the voltage between terminals of the shunt resistor SH to obtain the detection current Id. The detection current Id is output to the inverting amplifier circuit A2 and also to the control unit 115.

(2)反転増幅回路A2
反転増幅回路A2は、オペアンプOP3及び抵抗素子により構成され、検出電流Idの符号を反転させた反転信号を生成し、PI制御回路A3に入力する。
(2) Inversion amplifier circuit A2
The inverting amplifier circuit A2 is composed of an operational amplifier OP3 and a resistance element, generates an inverting signal in which the sign of the detection current Id is inverted, and inputs it to the PI control circuit A3.

(3)PI制御回路A3
PI制御回路A3は、オペアンプOP4、抵抗素子R4〜R6及び容量素子C2により構成されるPI演算回路であり、検出電流Id及び電流指令値Irefの差分に基づいて、PI制御の操作量Uiを求める。オペアンプOP4の反転入力端子には、抵抗R4を介して検出電流Idの反転信号が入力されるとともに、抵抗R5を介して電流指令値Irefが入力される。つまり、検出電流Id及び電流指令値Irefの差がオペアンプOP4に入力される。
(3) PI control circuit A3
The PI control circuit A3 is a PI calculation circuit composed of an operational amplifier OP4, resistance elements R4 to R6, and a capacitance element C2, and obtains a PI control operation amount Ui based on the difference between the detected current Id and the current command value Iref. .. The inverting signal of the detection current Id is input to the inverting input terminal of the operational amplifier OP4 via the resistor R4, and the current command value Iref is input via the resistor R5. That is, the difference between the detected current Id and the current command value Iref is input to the operational amplifier OP4.

また、オペアンプOP4の反転入力端子及び出力端子間には、抵抗R6及び容量素子C2の直列回路からなる帰還回路が設けられ、オペアンプOP4は、入力値に対する比例値(P成分)及び積分値(I成分)の和を出力する。このような構成により、検出電流IdについてのPI演算が行われ、PI制御で使用される操作量Uiの反転信号が生成される。 Further, a feedback circuit including a series circuit of the resistor R6 and the capacitance element C2 is provided between the inverting input terminal and the output terminal of the operational amplifier OP4, and the operational amplifier OP4 has a proportional value (P component) and an integrated value (I) with respect to the input value. Output the sum of the components). With such a configuration, the PI calculation for the detected current Id is performed, and the inverted signal of the manipulated variable Ui used in the PI control is generated.

さらに、オペアンプOP4の帰還回路には、無効化スイッチASが並列に接続されている。無効化スイッチASは、オペアンプOP4の反転入力端子及び出力端子間を短絡することによりPI制御を無効化する開閉器であり、例えば、アナログスイッチが用いられる。無効化スイッチASは、制御ユニット115からの無効化信号Casに基づいて動作する。PI制御時には、無効化信号Casが非アクティブになり、無効化スイッチASが開状態となる一方、PI制御を行わないアイドル時には、無効化信号Casがアクティブになり、無効化スイッチASが閉状態となる。無効化スイッチASが閉状態になれば、オペアンプOP4への入力値にかかわらず操作量Uiはゼロになり、PI制御が無効化される。 Further, an invalidation switch AS is connected in parallel to the feedback circuit of the operational amplifier OP4. The invalidation switch AS is a switch that invalidates PI control by short-circuiting between the inverting input terminal and the output terminal of the operational amplifier OP4, and for example, an analog switch is used. The invalidation switch AS operates based on the invalidation signal Cas from the control unit 115. During PI control, the invalidation signal Cas becomes inactive and the invalidation switch AS is in the open state, while when idle without PI control, the invalidation signal Cas becomes active and the invalidation switch AS is in the closed state. Become. When the invalidation switch AS is closed, the operation amount Ui becomes zero regardless of the input value to the operational amplifier OP4, and the PI control is invalidated.

出力リレーRY1が開状態になり、出力リレーRY1が出力を遮断している状態では、PI制御の操作量Uiが検出電流Idに反映されることはない。このため、出力電流のフィードバック制御が正常に機能せず、シリーズレギュレータSRRの出力電圧が定まらない状態になる。 When the output relay RY1 is in the open state and the output relay RY1 is blocking the output, the operation amount Ui of PI control is not reflected in the detection current Id. Therefore, the feedback control of the output current does not function normally, and the output voltage of the series regulator SRR cannot be determined.

例えば、電流指令値Irefをゼロにしたとしても、アナログ制御において、電流指令値Irefに対し検出電流Idが完全に一致することはなく、常時誤差が生じている。その誤差が、PI制御回路A3によって積分されると、意図しない操作量Uiが出力される。このとき、出力リレーRY1が開状態であるため、操作量Uiが検出電流Idに反映されず、時間の経過ととともに操作量Uiが単調に増加又は減少し、最大値又は最小値に至るまで振り切ってしまう。 For example, even if the current command value Iref is set to zero, in analog control, the detected current Id does not completely match the current command value Iref, and an error always occurs. When the error is integrated by the PI control circuit A3, an unintended manipulated variable Ui is output. At this time, since the output relay RY1 is in the open state, the manipulated variable Ui is not reflected in the detection current Id, and the manipulated variable Ui monotonously increases or decreases with the passage of time, and is shaken off until it reaches the maximum value or the minimum value. It ends up.

その結果、アイドリング時にトランジスタTR1〜TR4が熱暴走により破壊され、あるいは、出力リレーRY1の両端子に大きな電位差が発生し、その後の出力リレーRY1,RY2のオン時に電気二重層キャパシタ100に突入電流が流れる可能性がある。このような問題の発生を防止するために、アイドリング時には、無効化スイッチASにより操作量Uiを強制的にゼロ固定している。 As a result, the transistors TR1 to TR4 are destroyed by thermal runaway during idling, or a large potential difference is generated between both terminals of the output relay RY1, and when the output relays RY1 and RY2 are turned on thereafter, an inrush current is applied to the electric double layer capacitor 100. It may flow. In order to prevent the occurrence of such a problem, the operation amount Ui is forcibly fixed to zero by the invalidation switch AS at the time of idling.

<制御ユニット115>
図6は、図3の制御ユニット115の詳細構成の一例を示した図である。この制御ユニット115は、電源回路111〜113及び主回路ユニット114を制御する回路ユニットであり、配線特性記憶部40、素子電圧検出部41、電圧制御部42及びシーケンス制御部43により構成される。
<Control unit 115>
FIG. 6 is a diagram showing an example of a detailed configuration of the control unit 115 of FIG. The control unit 115 is a circuit unit that controls the power supply circuits 111 to 113 and the main circuit unit 114, and is composed of a wiring characteristic storage unit 40, an element voltage detection unit 41, a voltage control unit 42, and a sequence control unit 43.

(1)配線特性記憶部40
配線特性記憶部40は、出力端子12及び電気二重層キャパシタ100を互いに接続する配線ケーブル101の電気的特性を保持する。例えば、配線ケーブル101のインピーダンスが配線特性Czとして配線特性記憶部40に保持される。この配線特性Czは、ユーザ端末103又は検査装置1に対するユーザ操作により電気二重層キャパシタ100の検査開始前に予め入力される。
(1) Wiring characteristic storage unit 40
The wiring characteristic storage unit 40 retains the electrical characteristics of the wiring cable 101 that connects the output terminal 12 and the electric double layer capacitor 100 to each other. For example, the impedance of the wiring cable 101 is held in the wiring characteristic storage unit 40 as the wiring characteristic Cz. This wiring characteristic Cz is input in advance by the user operation on the user terminal 103 or the inspection device 1 before the inspection of the electric double layer capacitor 100 is started.

(2)素子電圧検出部41
素子電圧検出部41は、リモート検出端子13に接続され、電気二重層キャパシタ100の素子電圧Vrmを検出する回路である。出力端子12の電圧ではなく、リモート検出端子13の電圧を計測することにより、四端子法を利用して電気二重層キャパシタ100の素子電圧Vrmを正確に検出することができる。また、出力リレーRY1,RY2が開状態であっても、素子電圧Vrmを検出することができる。
(2) Element voltage detection unit 41
The element voltage detection unit 41 is a circuit connected to the remote detection terminal 13 to detect the element voltage Vrm of the electric double layer capacitor 100. By measuring the voltage of the remote detection terminal 13 instead of the voltage of the output terminal 12, the element voltage Vrm of the electric double layer capacitor 100 can be accurately detected by using the four-terminal method. Further, the element voltage Vrm can be detected even when the output relays RY1 and RY2 are in the open state.

素子電圧検出部41には、高い入力インピーダンスを有し、電気二重層キャパシタ100の素子電圧を正確に測定することができる回路、例えば、差動アンプが用いられる。特に、計装アンプを用いることが望ましい。計装アンプは、良好なコモンモード除去比を有するため、素子電圧Vrmをより正確に測定することできる。ただし、計装アンプを用いても、高周波領域におけるコモンモードの影響を十分を除去することは難しい。このため、さらに容量素子C1を設けて、高周波領域におけるコモンモードの混入を抑圧している。 For the element voltage detection unit 41, a circuit having a high input impedance and capable of accurately measuring the element voltage of the electric double layer capacitor 100, for example, a differential amplifier is used. In particular, it is desirable to use an instrumentation amplifier. Since the instrumentation amplifier has a good common mode elimination ratio, the element voltage Vrm can be measured more accurately. However, even if an instrumentation amplifier is used, it is difficult to sufficiently eliminate the influence of the common mode in the high frequency region. Therefore, the capacitive element C1 is further provided to suppress the mixing of the common mode in the high frequency region.

素子電圧検出部41のグランドは、主回路ユニット114のグランドと電気的に接続されている。つまり、素子電圧検出部41のグランドは、負極側の出力リレーRY2を介して、電気二重層キャパシタ100の負極に接続されている。しかし、出力リレーRy1,RY2が開状態になれば、電気二重層キャパシタ100は、素子電圧検出部41のグランドから絶縁され、素子電圧検出部41に対しフローティングな状態となる。この状態で素子電圧Vrmを測定すれば、コモンモードノイズによる影響を受けて、素子電圧Vrmの測定精度が低下する。 The ground of the element voltage detection unit 41 is electrically connected to the ground of the main circuit unit 114. That is, the ground of the element voltage detection unit 41 is connected to the negative electrode of the electric double layer capacitor 100 via the output relay RY2 on the negative electrode side. However, when the output relays Ry1 and RY2 are opened, the electric double layer capacitor 100 is insulated from the ground of the element voltage detection unit 41 and becomes a floating state with respect to the element voltage detection unit 41. If the element voltage Vrm is measured in this state, the measurement accuracy of the element voltage Vrm is lowered due to the influence of the common mode noise.

そこで、負極側の出力リレーRY2に容量素子C1を並列に接続し、開状態の出力リレーRY2の両端を高周波的に接続することにより、高周波のコモンモードノイズの発生を抑制している。このため、出力リレーRY1,RY2が開状態であっても、素子電圧検出部41は、素子電圧Vrmを高精度で測定することができる。その結果、充放電の休止中であっても素子電圧Vrmを高精度で測定することができる。 Therefore, the capacitance element C1 is connected in parallel to the output relay RY2 on the negative electrode side, and both ends of the output relay RY2 in the open state are connected at high frequencies to suppress the generation of high frequency common mode noise. Therefore, even when the output relays RY1 and RY2 are in the open state, the element voltage detection unit 41 can measure the element voltage Vrm with high accuracy. As a result, the element voltage Vrm can be measured with high accuracy even during charging / discharging suspension.

(3)電圧制御部42
電圧制御部42は、配線特性Cz及び素子電圧Vrmに基づいて、電圧指令値Cv1,Cv2を生成し、電源回路111,112の出力電圧Vs1,Vs2を制御する。この電圧制御により、トランジスタTr1,Tr2において発生する熱損失を低減している。
(3) Voltage control unit 42
The voltage control unit 42 generates voltage command values Cv1 and Cv2 based on the wiring characteristic Cz and the element voltage Vrm, and controls the output voltages Vs1 and Vs2 of the power supply circuits 111 and 112. This voltage control reduces the heat loss that occurs in the transistors Tr1 and Tr2.

エミッタフォロワ回路を構成するトランジスタTR1,TR2は、出力電流及びコレクタ−エミッタ間電圧Vceに応じた損失が発生する。このため、コレクタ−エミッタ間電圧Vceを小さくすれば、出力電流を維持しながら損失を低減することができる。ただし、エミッタフォロワ回路が正常に動作するには、コレクタ−エミッタ間電圧VceがトランジスタTR1,TR2のコレクタ−エミッタ間飽和電圧Vce(sat)を越えていることが条件となる。 The transistors TR1 and TR2 constituting the emitter follower circuit generate a loss according to the output current and the collector-emitter voltage Vce. Therefore, if the collector-emitter voltage Vce is reduced, the loss can be reduced while maintaining the output current. However, in order for the emitter follower circuit to operate normally, it is a condition that the collector-emitter voltage Vce exceeds the collector-emitter saturation voltage Vce (sat) of the transistors TR1 and TR2.

従って、電圧指令値Cv1,Cv2は、トランジスタTr1,Tr2がVce>Vce(sat)を満足する範囲において、できるだけ小さな出力電圧Vs1、Vs2を指定するものであることが望ましい。 Therefore, it is desirable that the voltage command values Cv1 and Cv2 specify the output voltages Vs1 and Vs2 as small as possible within the range in which the transistors Tr1 and Tr2 satisfy Vce> Vce (sat).

電源回路111の出力電圧Vs1は、トランジスタTR1のコレクタ−エミッタ間電圧Vceと、配線ケーブル101における電圧降下(Cz×Id)と、電気二重層キャパシタ100の素子電圧Vrmとを用いて次式で表すことができる。

Figure 0006957794
上式において、右辺の第1項(Vce)は定数であるのに対し、第2項(Cz×Id)及び第3項(Vrm)は、いずれも充放電中に変化する値である。 The output voltage Vs1 of the power supply circuit 111 is represented by the following equation using the collector-emitter voltage Vce of the transistor TR1, the voltage drop (Cz × Id) in the wiring cable 101, and the element voltage Vrm of the electric double layer capacitor 100. be able to.
Figure 0006957794
In the above equation, the first term (Vce) on the right side is a constant, while the second term (Cz × Id) and the third term (Vrm) are values that change during charging / discharging.

第2項の電圧降下(Cz×Id)は、検査装置1の出力電流に比例する値である。図2(a)に示したとおり、充放電開始時には電流が瞬時に変化する。本実施の形態による検査装置1の場合、充放電電流の立ち上がり時間は約60mSである。このような短時間の変化に対し、電源回路111の電圧フィードバック制御を追従させることは困難である。このため、電圧降下(Cz×Id)は、予め最大値を見込んでおく必要がある。つまり、充電動作中における出力電流の最大値は充電電流Icであるから、第2項の値として(Cz×Ic)を見込んでおく必要がある。 The voltage drop (Cz × Id) in the second term is a value proportional to the output current of the inspection device 1. As shown in FIG. 2A, the current changes instantaneously at the start of charging / discharging. In the case of the inspection device 1 according to the present embodiment, the rise time of the charge / discharge current is about 60 mS. It is difficult to make the voltage feedback control of the power supply circuit 111 follow such a short-time change. Therefore, it is necessary to anticipate the maximum value of the voltage drop (Cz × Id) in advance. That is, since the maximum value of the output current during the charging operation is the charging current Ic, it is necessary to anticipate (Cz × Ic) as the value of the second term.

第3項の素子電圧Vrmは、電気二重層キャパシタ100の端子間電圧であり、充電状態に応じて変化する値である。ただし、図2(b)に示したとおり、充放電中における素子電圧Vrmの変化は、配線ケーブル101の電圧降下の変化に比べれば、極めて緩やかである。このため、第3項のVrmは、素子電圧検出部41による検出値を用いることができる。 The element voltage Vrm of the third term is a voltage between terminals of the electric double layer capacitor 100, and is a value that changes according to the state of charge. However, as shown in FIG. 2B, the change in the element voltage Vrm during charging / discharging is extremely gradual as compared with the change in the voltage drop of the wiring cable 101. Therefore, the value detected by the element voltage detection unit 41 can be used for the Vrm of the third term.

以上のことから、電圧指令値Cv1は、以下の式により求めることができる。

Figure 0006957794
電源回路112の指令値Cv2についても、電流の向きが電圧指令値Cv1と逆になる点を除き同様であり、放電動作中における出力電流の最大値はIeであるから、電圧指令値Cv2も以下の式により求めることができる。
Figure 0006957794
From the above, the voltage command value Cv1 can be obtained by the following equation.
Figure 0006957794
The command value Cv2 of the power supply circuit 112 is the same except that the direction of the current is opposite to the voltage command value Cv1. Since the maximum value of the output current during the discharge operation is Ie, the voltage command value Cv2 is also as follows. It can be calculated by the formula of.
Figure 0006957794

式(2)及び(3)において、Vce、Ic及びIeは定数であり、Czは配線ケーブル101によって決まる値であり、Vrmは充放電動作中に変化する値である。このため、電圧制御部42は、これらの式を用いて電圧指令値Cv1,Cv2を決定する。つまり、ユーザが指定した配線特性Czと検出した素子電圧Vrmとに基づいて、電圧指令値Cv1,Cv2を決定する。 In the formulas (2) and (3), Vce, Ic and Ie are constants, Cz is a value determined by the wiring cable 101, and Vrm is a value that changes during the charge / discharge operation. Therefore, the voltage control unit 42 determines the voltage command values Cv1 and Cv2 using these equations. That is, the voltage command values Cv1 and Cv2 are determined based on the wiring characteristic Cz specified by the user and the detected element voltage Vrm.

本実施の形態による検査装置1は、素子電圧Vrmを四端子法で計測することにより、配線ケーブル101の電圧降下と、電気二重層キャパシタ100の素子電圧Vrmとを分離して取得している。このため、素子電圧Vrmに基づく電圧制御を行うことができる。上述したとおり、前者の変化は、電圧制御による追従が困難であるのに対し、後者の変化は、電圧制御による追従が比較的容易であることから、両者を分離して計測することにより、素子電圧Vrmに基づく電圧制御を実現でき、熱損失を低減することができる。 The inspection device 1 according to the present embodiment separately obtains the voltage drop of the wiring cable 101 and the element voltage Vrm of the electric double layer capacitor 100 by measuring the element voltage Vrm by the four-terminal method. Therefore, voltage control based on the element voltage Vrm can be performed. As described above, the change of the former is difficult to follow by voltage control, while the change of the latter is relatively easy to follow by voltage control. Voltage control based on voltage Vrm can be realized, and heat loss can be reduced.

なお、一般にトランジスタの飽和電圧Vce(sat)は0.7V以下である。このため、上式(2)(3)の第1項のVceは、マージンを考慮して1V程度を見込んでおけばよい。 Generally, the saturation voltage Vce (sat) of the transistor is 0.7 V or less. Therefore, the Vce of the first term of the above equations (2) and (3) may be expected to be about 1 V in consideration of the margin.

(4)シーケンス制御部43
シーケンス制御部43は、検出電流Id及び素子電圧Vrmに基づいて、電流指令値Iref、リレー制御信号Cry及び無効化信号Casを生成し、内部抵抗測定のシーケンス制御を行う。
(4) Sequence control unit 43
The sequence control unit 43 generates a current command value Iref, a relay control signal Cry, and an invalidation signal Cas based on the detected current Id and the element voltage Vrm, and performs sequence control for internal resistance measurement.

<測定シーケンス>
図7のステップS1〜S5は、検査装置1による内部抵抗の測定シーケンスの一例を示したフローチャートであり、図6のシーケンス制御部43の動作が示されている。このフローチャートは、ユーザ端末103からの測定開始指令により実行される。事前準備として、配線ケーブル101の配線特性Czがユーザ端末103から指定される。また、測定開始前には、無効化スイッチASが閉状態、出力リレーRY1,RY2が開状態になっている。
<Measurement sequence>
Steps S1 to S5 of FIG. 7 are flowcharts showing an example of the measurement sequence of the internal resistance by the inspection device 1, and show the operation of the sequence control unit 43 of FIG. This flowchart is executed by a measurement start command from the user terminal 103. As a preliminary preparation, the wiring characteristic Cz of the wiring cable 101 is specified by the user terminal 103. Further, before the start of measurement, the invalidation switch AS is in the closed state and the output relays RY1 and RY2 are in the open state.

測定開始指令が入力されると、シーケンス制御部43は、充電電流Icを供給する定電流充電処理(ステップS1)、定電流充電を休止する充電休止処理(ステップS2)、充電目標電圧Vcによる定電圧充電を行う定電圧充電処理(ステップS3)、放電電流Ieを引き出す定電流放電処理(ステップS4)及び定電流放電を休止する放電休止処理(ステップS5)の各処理を順に実行する。これらの各処理の詳細について順に説明する。 When the measurement start command is input, the sequence control unit 43 determines the constant current charging process (step S1) for supplying the charging current Ic, the charging pause process (step S2) for suspending the constant current charging, and the charging target voltage Vc. The constant voltage charging process (step S3) for charging the voltage, the constant current discharge process (step S4) for drawing out the discharge current Ie, and the discharge pause process (step S5) for suspending the constant current discharge are executed in order. Details of each of these processes will be described in order.

(1)定電流充電処理
図8のステップS101〜S104は、図7の定電流充電処理(ステップS1)の詳細動作の一例を示したフローチャートである。測定開始指令が入力されると、シーケンス制御部43は、リレー制御信号Cryをオン信号に変化させる。その結果、出力リレーRY1,RY2が閉状態となり、電流出力が可能になる(ステップS101)。開状態の出力リレーRY1の両端は、検出電圧Vdのフィードフォワード制御により同電位に保持されているため、出力リレーRY1のオン動作により、電気二重層キャパシタ100に突入電流が流れることはない。次に、シーケンス制御部43は、無効化信号Casを非アクティブに変化させる。その結果、無効化スイッチASが開状態となり、PI制御が有効化される(ステップS102)。
(1) Constant Current Charging Process Steps S101 to S104 of FIG. 8 are flowcharts showing an example of detailed operation of the constant current charging process (step S1) of FIG. When the measurement start command is input, the sequence control unit 43 changes the relay control signal Cry to an on signal. As a result, the output relays RY1 and RY2 are closed, and current output becomes possible (step S101). Since both ends of the output relay RY1 in the open state are held at the same potential by the feed forward control of the detection voltage Vd, the inrush current does not flow through the electric double layer capacitor 100 by the ON operation of the output relay RY1. Next, the sequence control unit 43 inactively changes the invalidation signal Cas. As a result, the invalidation switch AS is opened and PI control is enabled (step S102).

次に、シーケンス制御部43は、電流指令値Irefを予め指定された充電電流Icに変更する。その結果、トランジスタTR1から電気二重層キャパシタ100へ充電電流Icが供給され、定電流充電が開始される(ステップS103)。このときの出力電流の立ち上がり時間は、スイッチング電源により電流制御を行う場合よりも短く、良好な応答特性が得られる。 Next, the sequence control unit 43 changes the current command value Iref to a charging current Ic specified in advance. As a result, the charging current Ic is supplied from the transistor TR1 to the electric double layer capacitor 100, and constant current charging is started (step S103). The rise time of the output current at this time is shorter than that in the case where the current is controlled by the switching power supply, and good response characteristics can be obtained.

シーケンス制御部43は、定電流充電中、素子電圧Vrmを監視し、素子電圧Vrmが充電目標電圧Vcに到達すれば、定電流充電の処理を終了する(ステップS104)。 The sequence control unit 43 monitors the element voltage Vrm during constant current charging, and ends the constant current charging process when the element voltage Vrm reaches the charging target voltage Vc (step S104).

(2)充電休止処理
図9のステップS201〜S205は、図7の充電休止処理(ステップS2)の詳細動作の一例を示したフローチャートである。定電流充電処理(ステップS1)が終了すれば、シーケンス制御部43は、そのときの検出電流Id及び素子電圧Vrm(Vt1)を測定し(ステップ201)、その後に充電を一旦休止させる。充電の休止は、PI制御を無効化し、出力リレーRY1,RY2をオフすることにより行われる(ステップS202、S203)。
(2) Charging Suspension Processing Steps S201 to S205 of FIG. 9 are flowcharts showing an example of detailed operation of the charging suspension processing (step S2) of FIG. When the constant current charging process (step S1) is completed, the sequence control unit 43 measures the detected current Id and the element voltage Vrm (Vt1) at that time (step 201), and then temporarily suspends charging. The suspension of charging is performed by disabling PI control and turning off the output relays RY1 and RY2 (steps S202 and S203).

シーケンス制御部43は、充電を休止させるために、まず、無効化信号Casをアクティブに変化させ、PI制御を無効化する(ステップS202)。充電休止中にPI制御を無効化することにより、アイドリング中にシリーズレギュレータSRRの制御が暴走するのを防止することができる。 In order to suspend charging, the sequence control unit 43 first actively changes the invalidation signal Cas to invalidate the PI control (step S202). By disabling the PI control during charging suspension, it is possible to prevent the control of the series regulator SRR from running out of control during idling.

次に、シーケンス制御部43は、リレー制御信号Cryをオフ信号に変化させることにより、出力リレーRY1,RY2が開状態になり、検査装置1による充電が休止する(ステップS203)。出力リレーRY1,RY2をオフし、充電休止中における電気二重層キャパシタ100をシリーズレギュレータSRRから切り離すことにより、充電休止中、電気二重層キャパシタ100に対する電流入出力を完全に遮断することができる。 Next, the sequence control unit 43 changes the relay control signal Cry to an off signal, so that the output relays RY1 and RY2 are opened and charging by the inspection device 1 is stopped (step S203). By turning off the output relays RY1 and RY2 and disconnecting the electric double layer capacitor 100 from the series regulator SRR during charging suspension, the current input / output to the electric double layer capacitor 100 can be completely cut off during charging suspension.

その後、所定の休止時間T1(例えば1秒)が経過すれば(ステップS204)、シーケンス制御部43は、素子電圧Vrm(Vt2)を測定し、充電休止処理を終了する(ステップS205)。素子電圧Vt2の測定時に、出力リレーRY1,RY2は開状態であるが、負極側の出力リレーRY2の両端は、容量素子C1を介して高周波的に接続されているため、コモンモードノイズの影響を抑制し、素子電圧Vt2を高精度で測定することができる。 After that, when the predetermined pause time T1 (for example, 1 second) elapses (step S204), the sequence control unit 43 measures the element voltage Vrm (Vt2) and ends the charge pause process (step S205). When the element voltage Vt2 is measured, the output relays RY1 and RY2 are in the open state, but since both ends of the output relay RY2 on the negative electrode side are connected at high frequencies via the capacitive element C1, the influence of common mode noise is affected. It can be suppressed and the element voltage Vt2 can be measured with high accuracy.

(3)定電圧充電処理
図10のステップS301〜S304は、図7の定電圧充電処理(ステップS3)の詳細動作の一例を示したフローチャートである。充電休止処理(ステップS2)が終了すれば、シーケンス制御部43は、出力リレーRY1,RY2をオンし、PI制御を有効化し、定電圧充電を開始する(ステップS301〜S303)。
(3) Constant Voltage Charging Process Steps S301 to S304 in FIG. 10 are flowcharts showing an example of detailed operation of the constant voltage charging process (step S3) in FIG. When the charge suspension process (step S2) is completed, the sequence control unit 43 turns on the output relays RY1 and RY2, enables PI control, and starts constant voltage charging (steps S301 to S303).

まず、シーケンス制御部43は、リレー制御信号Cryをオン信号に変化させることにより、出力リレーRY1,RY2が閉状態になり、電流出力が可能になる(ステップS301)。充電休止中、開状態の出力リレーRY1の両端は、検出電圧Vdのフィードフォワード制御により同電位に保持されているため、出力リレーRY1のオン動作により、電気二重層キャパシタ100に突入電流が流れることはない。次に、シーケンス制御部43が、無効化信号Casを非アクティブに変化させることにより、無効化スイッチASが開状態になり、PI制御が有効化される(ステップS302)。 First, the sequence control unit 43 changes the relay control signal Cry to an on signal, so that the output relays RY1 and RY2 are closed and current output becomes possible (step S301). Since both ends of the output relay RY1 in the open state are held at the same potential by the feed forward control of the detection voltage Vd during the charging suspension, an inrush current flows through the electric double layer capacitor 100 when the output relay RY1 is turned on. There is no. Next, the sequence control unit 43 inactively changes the invalidation signal Cas, so that the invalidation switch AS is opened and PI control is enabled (step S302).

その後、定電圧制御が開始される(ステップS303)。定電圧制御は、シーケンス制御部43が、充電目標電圧Vcに対する素子電圧Vrmの誤差(Vc−Vrm)に基づいて電流指令値Irefを決定することにより行われる。その後、所定の充電時間T2(例えば20分)が経過すれば、定電圧充電処理を終了する(ステップS304)。 After that, constant voltage control is started (step S303). The constant voltage control is performed by the sequence control unit 43 determining the current command value Iref based on the error (Vc-Vrm) of the element voltage Vrm with respect to the charging target voltage Vc. After that, when the predetermined charging time T2 (for example, 20 minutes) elapses, the constant voltage charging process ends (step S304).

(4)定電流放電処理
図11のステップS401〜S404は、図7の定電流放電処理(ステップS4)の詳細動作の一例を示したフローチャートである。定電圧充電処理(ステップS3)が終了すれば、シーケンス制御部43は、素子電圧Vrm(Vt3)を測定した後、定電流充電を開始する(ステップS401,S402)。
(4) Constant Current Discharge Processing Steps S401 to S404 of FIG. 11 are flowcharts showing an example of detailed operation of the constant current discharge processing (step S4) of FIG. When the constant voltage charging process (step S3) is completed, the sequence control unit 43 measures the element voltage Vrm (Vt3) and then starts constant current charging (steps S401 and S402).

シーケンス制御部43は、電流指令値Irefを予め指定された放電電流Ieに変更する。その結果、電気二重層キャパシタ100からトランジスタTR2へ放電電流Ieが引き込まれ、定電流放電が開始される(ステップS402)。このときの入力電流の立ち上がり時間は、スイッチング電源により電流制御を行う場合よりも短く、良好な応答特性が得られる。 The sequence control unit 43 changes the current command value Iref to the discharge current Ie specified in advance. As a result, the discharge current Ie is drawn from the electric double layer capacitor 100 to the transistor TR2, and constant current discharge is started (step S402). The rise time of the input current at this time is shorter than that in the case where the current is controlled by the switching power supply, and good response characteristics can be obtained.

シーケンス制御部43は、定電流放電中、検出電流Id及び素子電圧Vrmの測定を定期的に繰り返し、素子電圧Vrmが放電終止電圧Veに到達すれば、定電流放電の処理を終了する(ステップS404)。 The sequence control unit 43 periodically repeats the measurement of the detected current Id and the element voltage Vrm during the constant current discharge, and ends the constant current discharge process when the element voltage Vrm reaches the discharge end voltage Ve (step S404). ).

(5)放電休止処理
図12のステップS501〜S505は、図7の放電休止処理(ステップS5)の詳細動作の一例を示したフローチャートである。定電流放電処理(ステップS4)が終了すれば、シーケンス制御部43は、そのときの検出電流Id及び素子電圧Vrm(Vt4)を測定し(ステップS501)、その後に放電を休止させる。
(5) Discharge Pause Processing Steps S501 to S505 of FIG. 12 are flowcharts showing an example of the detailed operation of the discharge suspension process (step S5) of FIG. When the constant current discharge process (step S4) is completed, the sequence control unit 43 measures the detected current Id and the element voltage Vrm (Vt4) at that time (step S501), and then suspends the discharge.

シーケンス制御部43は、放電を休止させるために、まず、無効化信号Casをアクティブに変化させ、PI制御を無効化する(ステップS502)。放電休止中にPI制御を無効化することにより、アイドリング中にシリーズレギュレータSRRの制御が暴走するのを防止することができる。 In order to suspend the discharge, the sequence control unit 43 first actively changes the invalidation signal Cas to invalidate the PI control (step S502). By disabling the PI control during discharge suspension, it is possible to prevent the control of the series regulator SRR from running out of control during idling.

次に、シーケンス制御部43は、リレー制御信号Cryをオフ信号に変化させることにより、出力リレーRY1,RY2が開状態になり、検査装置1による放電が休止する(ステップS503)。出力リレーRY1,RY2をオフし、放電休止中における電気二重層キャパシタ100をシリーズレギュレータSRRから切り離すことにより、放電休止中、電気二重層キャパシタ100に対する電流入出力を完全に遮断することができる。 Next, the sequence control unit 43 changes the relay control signal Cry to an off signal, so that the output relays RY1 and RY2 are opened and the discharge by the inspection device 1 is stopped (step S503). By turning off the output relays RY1 and RY2 and disconnecting the electric double layer capacitor 100 during the discharge suspension from the series regulator SRR, the current input / output to the electric double layer capacitor 100 during the discharge suspension can be completely cut off.

その後、所定の休止時間T3(例えば1秒)が経過すれば(ステップS504)、シーケンス制御部43は、素子電圧Vrm(Vt5)を測定し、放電休止処理を終了する(ステップS505)。素子電圧Vt5の測定時に、出力リレーRY1,RY2は開状態であるが、負極側の出力リレーRY2の両端は、容量素子C1を介して高周波的に接続されているため、コモンモードノイズの影響を抑制し、素子電圧Vt5を高精度で測定することができる。 After that, when the predetermined pause time T3 (for example, 1 second) elapses (step S504), the sequence control unit 43 measures the element voltage Vrm (Vt5) and ends the discharge pause process (step S505). When the element voltage Vt5 is measured, the output relays RY1 and RY2 are in the open state, but both ends of the output relay RY2 on the negative side are connected at high frequencies via the capacitive element C1, so that the influence of common mode noise is affected. It can be suppressed and the element voltage Vt5 can be measured with high accuracy.

実施の形態2.
実施の形態1では、ユーザが指定した配線特性Czを保持する場合の例について説明した。これに対し、本実施の形態では、配線特性Czを予め測定して保持する検査装置1について説明する。
Embodiment 2.
In the first embodiment, an example in which the wiring characteristic Cz specified by the user is maintained has been described. On the other hand, in the present embodiment, the inspection device 1 that measures and holds the wiring characteristic Cz in advance will be described.

図13は、本発明の実施の形態2による検査装置1の要部を示した図であり、制御ユニット115の他の構成例が示されている。図13の制御ユニット115は、配線特性検出部50及び配線特性判定部51を備えている点で、図6(実施の形態1)の場合とは異なる。なお、実施の形態では、実施の形態1との相違点についてのみ説明し、重複する説明は省略する。 FIG. 13 is a diagram showing a main part of the inspection device 1 according to the second embodiment of the present invention, and shows another configuration example of the control unit 115. The control unit 115 of FIG. 13 is different from the case of FIG. 6 (Embodiment 1) in that it includes a wiring characteristic detection unit 50 and a wiring characteristic determination unit 51. In the embodiment, only the differences from the first embodiment will be described, and duplicate description will be omitted.

(1)配線特性検出部50
配線特性検出部50は、検出電圧Vd、素子電圧Vrm及び検出電流Idに基づいて配線特性Czを求める。配線特性Czは、配線ケーブル101に流れる電流と、そのときの電圧降下とを取得することができれば、両者の比として求めることができる。配線ケーブル101の電圧降下は、検出電圧Vdと素子電圧Vrmの差として与えられる。つまり、配線特性Czは、検出電圧Vd、素子電圧Vrm及び検出電流Idを用いて、次式で表すことができる。

Figure 0006957794
(1) Wiring characteristic detection unit 50
The wiring characteristic detection unit 50 obtains the wiring characteristic Cz based on the detection voltage Vd, the element voltage Vrm, and the detection current Id. The wiring characteristic Cz can be obtained as a ratio of the current flowing through the wiring cable 101 and the voltage drop at that time if it can be acquired. The voltage drop of the wiring cable 101 is given as the difference between the detected voltage Vd and the element voltage Vrm. That is, the wiring characteristic Cz can be expressed by the following equation using the detection voltage Vd, the element voltage Vrm, and the detection current Id.
Figure 0006957794

配線特性検出部50は、上式(4)を用いて配線特性Czを求める。配線特性Czの検出は、検査装置1に対し、新たな配線ケーブル101が接続された時に行われ、検出された配線特性Czは、配線特性記憶部40に格納され、その後の内部抵抗測定に使用される。 The wiring characteristic detection unit 50 obtains the wiring characteristic Cz using the above equation (4). The detection of the wiring characteristic Cz is performed when a new wiring cable 101 is connected to the inspection device 1, and the detected wiring characteristic Cz is stored in the wiring characteristic storage unit 40 and used for the subsequent internal resistance measurement. Will be done.

配線特性Czの検出は、内部抵抗の測定時と同様、配線ケーブル101、102を介して、電気二重層キャパシタ100を検査装置1に接続した状態で行われる。ユーザ端末103から検出開始指令が入力されると、検査装置1から電気二重層キャパシタ100へ電流が供給される。この電流は、内部抵抗測定時に比べて小さな電流であり、内部抵抗測定時に比べて短い期間だけ流され、検出電圧Vd、素子電圧Vrm及び検出電流Idが測定される。 The detection of the wiring characteristic Cz is performed in a state where the electric double layer capacitor 100 is connected to the inspection device 1 via the wiring cables 101 and 102, as in the case of measuring the internal resistance. When a detection start command is input from the user terminal 103, a current is supplied from the inspection device 1 to the electric double layer capacitor 100. This current is smaller than that at the time of measuring the internal resistance, and is passed for a short period of time as compared with the time of measuring the internal resistance, and the detected voltage Vd, the element voltage Vrm, and the detected current Id are measured.

なお、出力時間が短時間であれば、配線特性Czに基づく電圧指令値Cv1,Cv2の制御を行わなくても検査装置1に与える影響は小さい。このため、内部抵抗測定の開始後の最初の短時間で配線特性Czを測定して記憶し、その後は、記憶された配線特性Czを用いるようにすれば、内部抵抗測定の開始前に、配線特性Czを測定するための事前準備を行う必要がなくなる。また、内部抵抗測定の開始時に毎回配線特性を自動測定すれば、配線や設備をユーザが変更した場合であっても、損失を低減することができる。 If the output time is short, the influence on the inspection device 1 is small even if the voltage command values Cv1 and Cv2 based on the wiring characteristic Cz are not controlled. Therefore, if the wiring characteristic Cz is measured and stored in the first short time after the start of the internal resistance measurement and then the stored wiring characteristic Cz is used, wiring is performed before the start of the internal resistance measurement. It is not necessary to make advance preparations for measuring the characteristic Cz. Further, if the wiring characteristics are automatically measured every time the internal resistance measurement is started, the loss can be reduced even when the wiring or equipment is changed by the user.

(2)配線特性判定部51
配線特性判定部51は、配線特性検出部により検出された配線特性Czが異常値であるか否かを判定し、この判定結果に基づいてアラート出力を行う。配線特性判定部51は、配線特性Czを予め定められた閾値と比較する。例えば、配線特性Czが上限閾値Cmaxを越えていた場合、アラート出力を行う。アラート出力は、ユーザ端末103等に対する信号出力であってもよいし、検査装置1における表示出力又は音声出力であってもよい。
(2) Wiring characteristic determination unit 51
The wiring characteristic determination unit 51 determines whether or not the wiring characteristic Cz detected by the wiring characteristic detection unit is an abnormal value, and outputs an alert based on the determination result. The wiring characteristic determination unit 51 compares the wiring characteristic Cz with a predetermined threshold value. For example, when the wiring characteristic Cz exceeds the upper limit threshold value Cmax, an alert is output. The alert output may be a signal output to the user terminal 103 or the like, or may be a display output or a voice output in the inspection device 1.

また、配線特性判定部51は、上限閾値Cmax及び下限閾値Cminが予め与えられ、配線特性Czを各閾値Cmax,Cminとそれぞれ比較し、これらの比較結果に基づいてアラート出力を行うこともできる。例えば、配線特性Czが、Cmin以上Cmax以下の正常範囲内にであるか否かを判定し、当該範囲外であった場合にアラート出力を行ってもよい。 Further, the wiring characteristic determination unit 51 is given an upper limit threshold value Cmax and a lower limit threshold value Cmin in advance, can compare the wiring characteristic Cz with the respective threshold values Cmax and Cmin, respectively, and can output an alert based on these comparison results. For example, it may be determined whether or not the wiring characteristic Cz is within the normal range of Cmin or more and Cmax or less, and if it is out of the range, an alert output may be performed.

本実施の形態によれば、ユーザが配線特性Czを指定する必要がないため、煩雑な設定作業を行う必要がない。また、実際の配線ケーブル101についての正確な配線特性Czを用いて適切な内部抵抗測定を行うことができる。その結果、ユーザが誤った配線特性Czを指定することにより、過大な電流が流れて検査装置1が熱破壊され、あるいは、過小な電流しか流れず、内部抵抗測定できない不具合の発生を防止することができる。さらに、不適切な配線特性Czの配線ケーブル101が検査装置1に接続された場合にアラート出力を行ってユーザに報知することができる。 According to this embodiment, since it is not necessary for the user to specify the wiring characteristic Cz, it is not necessary to perform complicated setting work. Further, an appropriate internal resistance measurement can be performed by using the accurate wiring characteristic Cz of the actual wiring cable 101. As a result, when the user specifies an erroneous wiring characteristic Cz, an excessive current flows and the inspection device 1 is thermally destroyed, or an excessive current flows and the internal resistance cannot be measured. Can be done. Further, when the wiring cable 101 having an inappropriate wiring characteristic Cz is connected to the inspection device 1, an alert output can be output to notify the user.

なお、実施の形態では、配線特性検出時に、内部抵抗測定時よりも小さな電流を流す例について説明したが、本発明は、このような場合のみに限定されない。例えば、配線特性検出時に、内部抵抗測定時における電流(特に最大電流)と同じ電流を流し、そのときの配線ケーブル101における電圧降下(Vd−Vrm)求め、この電圧降下を配線特性Czとして保持し、電圧制御に使用することもできる。 In the embodiment, an example in which a current smaller than that in the measurement of internal resistance is passed when detecting the wiring characteristics has been described, but the present invention is not limited to such a case. For example, when detecting the wiring characteristics, the same current as the current (particularly the maximum current) at the time of measuring the internal resistance is passed, the voltage drop (Vd-Vrm) in the wiring cable 101 at that time is obtained, and this voltage drop is held as the wiring characteristics Cz. , Can also be used for voltage control.

また、実施の形態では、配線特性検出部50が検出した配線特性について配線特性判定部51が判定を行い、その判定結果に基づいてアラート出力を行う場合の例について説明したが、本発明は、このような場合のみに限定されない。例えば、ユーザが指定した配線特性について配線特性判定部51が判定を行い、その判定結果に基づいてアラート出力を行うように構成することもできる。 Further, in the embodiment, an example in which the wiring characteristic determination unit 51 determines the wiring characteristic detected by the wiring characteristic detection unit 50 and outputs an alert based on the determination result has been described. However, the present invention describes the present invention. It is not limited to such a case. For example, the wiring characteristic determination unit 51 may determine the wiring characteristic specified by the user, and an alert output may be output based on the determination result.

1 検査装置
2 電流フィードバック回路
3 電圧検出部
4 出力制御部
100 電気二重層キャパシタ
101,102 配線ケーブル
103 ユーザ端末
111〜113 電源回路
114 主回路ユニット
115 制御ユニット
11 電源端子
12 出力端子
13 リモート検出端子
14 通信端子
40 配線特性記憶部
41 素子電圧検出部
42 電圧制御部
43 シーケンス制御部
50 配線特性検出部
51 配線特性判定部
A1 差動増幅回路(電流検出部)
A2 反転増幅回路
A3 PI制御回路
AS 無効化スイッチ
C,C1,C2 容量素子
Cas 無効化信号
Cry リレー制御信号
Cv1,Cv2 電圧指令値
dV1〜dV3 電圧低下幅
Ic 充電電流
Ie 放電電流
Id 検出電流
Iref 電流指令値
OP1〜OP4 オペアンプ
PP1,PP2 プッシュプル回路
R1〜R6 抵抗
Rp 並列内部抵抗
Rs 直列内部抵抗(内部抵抗)
RY1,RY2 出力リレー
SH シャント抵抗
SRR シリーズレギュレータ
SWR スイッチングレギュレータ
TR1〜TR4 トランジスタ
Ui 操作量
Vc 充電目標電圧
Ve 放電終止電圧
Vs1〜Vs3 電源電圧
Vd 検出電圧
Vrm,Vt2,Vt3,Vt5 素子電圧
1 Inspection device 2 Current feedback circuit 3 Voltage detection unit 4 Output control unit 100 Electric double layer capacitor 101, 102 Wiring cable 103 User terminal 111-113 Power supply circuit 114 Main circuit unit 115 Control unit 11 Power supply terminal 12 Output terminal 13 Remote detection terminal 14 Communication terminal 40 Wiring characteristic storage unit 41 Element voltage detection unit 42 Voltage control unit 43 Sequence control unit 50 Wiring characteristic detection unit 51 Wiring characteristic determination unit A1 Differential amplification circuit (current detection unit)
A2 Inversion amplifier circuit A3 PI control circuit AS Invalidation switch C, C1, C2 Capacitive element Cas Invalidation signal Cry Relay control signal Cv1, Cv2 Voltage command value dV1 to dV3 Voltage drop width Ic Charge current Ie Discharge current Id Detection current Iref Current Command value OP1 to OP4 Amplifiers PP1, PP2 Push-pull circuit R1 to R6 Resistance Rp Parallel internal resistance Rs Series internal resistance (internal resistance)
RY1, RY2 Output relay SH Shunt resistance SRR series Regulator SWR Switching regulator TR1 to TR4 Transistor Ui Operation amount Vc Charge target voltage Ve Discharge end voltage Vs1 to Vs3 Power supply voltage Vd Detection voltage Vrm, Vt2, Vt3, Vt5 Element voltage

Claims (5)

定電流充電又は定電流放電を行って電気二重層キャパシタの内部抵抗を測定する検査装置において、
上記電気二重層キャパシタが接続される出力端子と、
上記出力端子を介して上記電気二重層キャパシタへ電流を出力する電源回路と、
上記電源回路及び上記出力端子の間において、上記電源回路の出力を遮断する出力リレーと、
上記電源回路の出力電流を検出電流として計測する電流検出部と、
上記検出電流を電流指令値と一致させるための操作量を求める電流フィードバック回路と、
上記操作量に基づいて、上記電源回路の出力を制御する出力制御回路とを備え、
上記電流フィードバック回路は、上記出力リレーが遮断状態の場合に、上記検出電流から求められる上記操作量にかかわらず、上記操作量としてゼロを出力することを特徴とする検査装置。
In an inspection device that measures the internal resistance of an electric double layer capacitor by performing constant current charging or constant current discharging.
The output terminal to which the above electric double layer capacitor is connected and
A power supply circuit that outputs current to the electric double layer capacitor via the output terminal,
An output relay that cuts off the output of the power supply circuit between the power supply circuit and the output terminal,
A current detector that measures the output current of the power supply circuit as a detection current,
A current feedback circuit that obtains the amount of operation to match the detected current with the current command value, and
It is provided with an output control circuit that controls the output of the power supply circuit based on the operation amount.
The current feedback circuit is an inspection device characterized in that when the output relay is in a cutoff state, zero is output as the operation amount regardless of the operation amount obtained from the detection current.
上記電流フィードバック回路は、上記検出電流の上記電流指令値に対する偏差についてPI演算を行って上記操作量を求めるPI演算回路を有し、
上記出力リレーが遮断状態の場合に、上記PI演算が無効化され、上記操作量としてゼロを出力することを特徴とする請求項1に記載の検査装置。
The current feedback circuit has a PI calculation circuit for obtaining the manipulated variable by performing a PI calculation on the deviation of the detected current with respect to the current command value.
The inspection device according to claim 1, wherein when the output relay is in a cutoff state, the PI calculation is invalidated and zero is output as the operation amount.
上記PI演算回路は、オペアンプと、上記オペアンプの出力を反転入力端子に帰還する抵抗及び容量素子の直列回路と、上記直列回路に並列接続されたアナログスイッチとを備え、
上記電流指令値がゼロの場合に、上記出力リレーが遮断状態になるとともに、上記アナログスイッチが短絡状態となり、上記操作量としてゼロが出力されることを特徴とする請求項2に記載の検査装置。
The PI calculation circuit includes an operational amplifier, a series circuit of resistors and capacitive elements that feed back the output of the operational amplifier to the inverting input terminal, and an analog switch connected in parallel to the series circuit.
The inspection device according to claim 2, wherein when the current command value is zero, the output relay is cut off, the analog switch is short-circuited, and zero is output as the operation amount. ..
電源回路の出力電圧を検出電圧として計測する電圧検出部を備え、
上記出力制御回路は、上記検出電圧及び上記操作量に基づいて、上記電源回路の出力電圧を制御することを特徴とする請求項1〜3のいずれかに記載の検査装置。
Equipped with a voltage detector that measures the output voltage of the power supply circuit as the detection voltage
The inspection device according to any one of claims 1 to 3, wherein the output control circuit controls the output voltage of the power supply circuit based on the detected voltage and the manipulated variable.
上記電圧検出部は、上記出力リレーよりも上記出力端子側において、上記電源回路の出力電圧を計測することを特徴とする請求項に記載の検査装置。 The inspection device according to claim 4 , wherein the voltage detection unit measures the output voltage of the power supply circuit on the output terminal side of the output relay.
JP2017185475A 2017-09-26 2017-09-26 Inspection equipment Active JP6957794B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017185475A JP6957794B2 (en) 2017-09-26 2017-09-26 Inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017185475A JP6957794B2 (en) 2017-09-26 2017-09-26 Inspection equipment

Publications (2)

Publication Number Publication Date
JP2019060720A JP2019060720A (en) 2019-04-18
JP6957794B2 true JP6957794B2 (en) 2021-11-02

Family

ID=66178430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017185475A Active JP6957794B2 (en) 2017-09-26 2017-09-26 Inspection equipment

Country Status (1)

Country Link
JP (1) JP6957794B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114610103B (en) * 2022-03-08 2023-07-25 常州浩仪科技有限公司 Electronic load constant voltage mode control circuit and working method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173076U (en) * 1986-04-22 1987-11-04
JP2001242204A (en) * 2000-02-28 2001-09-07 Nippon Chemicon Corp Direct current resistance measuring method of capacitor and its device
JP2008064700A (en) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd Internal resistance measuring device for electric double layer capacitor
ES2776141T3 (en) * 2012-05-22 2020-07-29 Alstom Transp Tech Power supply circuit for an on-board power source or storage device and particularly for supercapacitor storage unit
JP2015045553A (en) * 2013-08-28 2015-03-12 株式会社三社電機製作所 Secondary battery charge/discharge device equipped with switching power supply

Also Published As

Publication number Publication date
JP2019060720A (en) 2019-04-18

Similar Documents

Publication Publication Date Title
US9152197B2 (en) Overcurrent protection circuit and server using the same
US20140009178A1 (en) Impedance measuring device
CN109425776B (en) Battery current measurement
EP3699620B1 (en) High voltage interlock circuit and detection method
CN107508462B (en) Load-oriented switching controller and method
TW201310753A (en) Battery charge system and discharge system
JP2012155708A (en) Voltage regulation circuitry and related operating methods
US8354835B2 (en) Wide range current sensing
EP2439711B1 (en) Two-wire transmitter
CN107394770B (en) Power supply conditioning circuit
EP3012706A1 (en) Voltage regulator
WO2020181739A1 (en) Load detection system and load detection method thereof
JP4658874B2 (en) Current detection circuit and charge control circuit, charging circuit and electronic device using the same
KR20150004886A (en) Electronic device power protection circuitry
JP6957794B2 (en) Inspection equipment
JP6938810B2 (en) Inspection equipment
US20140084878A1 (en) Power supply switching circuit
US10317248B2 (en) Multiple-distance proximity sensor systems
TW201347372A (en) Start-up circuit and bandgap voltage generating device
JP6911238B2 (en) Inspection equipment
JP6911239B2 (en) Inspection equipment
JP2000066742A (en) Serial control type regulator
WO2021133162A1 (en) An overshoot protection circuit and its method thereof
CN109753100B (en) Current-limiting output dynamic adjusting circuit
CN106849002B (en) Voltage protection circuit and terminal device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210907

R150 Certificate of patent or registration of utility model

Ref document number: 6957794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150