JP6949268B2 - 演算回路、デジタルフィルタ、送信器、中継器、人工衛星、演算方法、およびプログラム - Google Patents
演算回路、デジタルフィルタ、送信器、中継器、人工衛星、演算方法、およびプログラム Download PDFInfo
- Publication number
- JP6949268B2 JP6949268B2 JP2021503267A JP2021503267A JP6949268B2 JP 6949268 B2 JP6949268 B2 JP 6949268B2 JP 2021503267 A JP2021503267 A JP 2021503267A JP 2021503267 A JP2021503267 A JP 2021503267A JP 6949268 B2 JP6949268 B2 JP 6949268B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data string
- strings
- weighted addition
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004364 calculation method Methods 0.000 claims description 80
- 238000006243 chemical reaction Methods 0.000 claims description 41
- 238000012360 testing method Methods 0.000 claims description 6
- 238000007792 addition Methods 0.000 claims 11
- 238000010586 diagram Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/70—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using stochastic pulse trains, i.e. randomly occurring pulses the average pulse rates of which represent numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Transmitters (AREA)
- Error Detection And Correction (AREA)
Description
図1は、実施の形態1にかかる送信器の構成例を示す図である。送信器1は図示しない受信器と無線で通信する。送信器1は、データ生成部2と、デジタルフィルタ100と、送信部3と、アンテナ4とを備える。データ生成部2は、送信器1が送信するデータを生成し、デジタルフィルタ100に出力する。デジタルフィルタ100はデータを用いて、積和演算を行い、送信データを生成し送信部3に出力する。送信部3は、送信データに変調、D/A変換などを行い、送信データを無線周波数信号に変換する。アンテナ4は、無線周波数信号を送信する。送信器1は、中継器、人工衛星などに備えられる。無線で通信する場合、限られた周波数帯域幅の中で電波を送信する必要がある。このため、送信器1は2進数で表現されたパルス上の信号をデジタルフィルタ100で波形整形する。中継器も同様に受信した信号を、デジタルフィルタ100を用いて波形整形した後に中継先に中継する。
実施の形態1では、確率的演算でデジタルフィルタを構成する際に、積和演算を構成する重み付き加算部への入力を演算誤差が最小になるように選択することで、デジタルフィルタの演算精度を向上する手法を明らかにした。しかし、実施の形態1で示したデジタルフィルタは設計段階で重み付き加算部の入力を一意に決定するものであった。本実施の形態では、設計段階に限らず、FPGA等のデバイスに演算回路を実装した後でも実施の形態1と同等の機能を実現する手法を提供する。
Claims (14)
- データを、疑似乱数列であり、該疑似乱数列に含まれるビットのうち値が1のビットの割合が前記データの値を示す第1のデータ列に変換するデータ変換部と、
複数の前記第1のデータ列のそれぞれに重み付けされる値である重み係数を保持する係数保持部と、
前記重み係数を、疑似乱数列であり、該疑似乱数列に含まれるビットのうち値が1のビットの割合が前記重み係数を示す重み係数列に変換する係数変換部と、
複数の前記第1のデータ列と複数の前記重み係数列とを用いて、複数の前記第1のデータ列に重みを付けて加算した第2のデータ列を生成する複数の第1の重み付き加算部と、
複数の前記第2のデータ列と前記重み係数列とを用いて複数の前記第2のデータ列に重みを付けて加算した第3のデータ列を生成する1つ以上の第2の重み付き加算部と、
前記複数の第1の重み付き加算部に入力される前記第1のデータ列を、前記複数の第1の重み付き加算部および前記第2の重み付き加算部の演算誤差があらかじめ定められた値よりも小さくなるように選択する制御部と、
を備えることを特徴とする演算回路。 - 前記複数の第1の重み付き加算部に入力される前記第1のデータ列の数は、
前記複数の第1の重み付き加算部それぞれで異なることを特徴とする請求項1に記載の演算回路。 - 前記重み係数は、
0以上1以下の値であり、
前記制御部は、
1から前記重み係数を減算した値と前記重み係数との積の最大値を最も小さくすることで前記演算誤差を小さくすることを特徴とする請求項1または2に記載の演算回路。 - 前記重み係数は、
0以上1以下の値であり、
前記制御部は、
前記重み係数と0の差を最も小さくすることで前記演算誤差を小さくすることを特徴とする請求項1または2に記載の演算回路。 - 前記重み係数は、
前記第1のデータ列が前記第2のデータ列に含まれる割合を示し、
前記重み係数列は、
前記第1の重み付き加算部に入力される前記第1のデータ列の数に応じた値で表現されることを特徴とする請求項1または2に記載の演算回路。 - テストデータは、
前記データに含まれ、
前記演算誤差は、
確率的演算を用いて積和演算した前記テストデータの結果と確率的演算を用いずに積和演算した前記テストデータの結果との差であることを特徴とする請求項1から5のいずれか1つに記載の演算回路。 - 前記複数の第1の重み付き加算部に入力される前記第1のデータ列を切り替えるスイッチを備え、
前記制御部は、前記スイッチの切り替えの制御を行うことを特徴とする請求項1から6のいずれか1つに記載の演算回路。 - 前記切り替えは、
前記第1の重み付き加算部の出力の結果に応じて制御されることを特徴とする請求項7に記載の演算回路。 - 請求項1から8のいずれか1つに記載の演算回路を備え、
タップ係数を用いて前記演算回路が用いる重み係数を算出することを特徴とするデジタルフィルタ。 - 請求項1から8のいずれか1つに記載の演算回路を備えることを特徴とする送信器。
- 請求項1から8のいずれか1つに記載の演算回路を備えることを特徴とする中継器。
- 請求項1から8のいずれか1つに記載の演算回路を備えることを特徴とする人工衛星。
- 演算回路が、入力されたデータに対して実行する演算方法であって、
前記データを、疑似乱数列であり、該疑似乱数列に含まれるビットのうち値が1のビットの割合が前記データの値を示す第1のデータ列に変換する第1のステップと、
複数の前記第1のデータ列のそれぞれに重み付けされる値である重み係数を保持する第2のステップと、
前記重み係数を、疑似乱数列であり、該疑似乱数列に含まれるビットのうち値が1のビットの割合が前記重み係数を示す重み係数列に変換する第3のステップと、
複数の前記第1のデータ列と複数の前記重み係数列とを用いて、複数の前記第1のデータ列に重みを付けて加算した第2のデータ列を生成する複数の第4のステップと、
複数の前記第2のデータ列と前記重み係数列とを用いて複数の前記第2のデータ列に重みを付けて加算した第3のデータ列を生成する1つ以上の第5のステップと、
前記複数の第4のステップで入力される前記第1のデータ列を、前記複数の第4のステップおよび前記第5のステップでの演算誤差があらかじめ定められた値よりも小さくなるように選択する第6のステップと、
を含むことを特徴とする演算方法。 - 演算回路を制御するためのプログラムであって、
データを、疑似乱数列であり、該疑似乱数列に含まれるビットのうち値が1のビットの割合が前記データの値を示す第1のデータ列に変換する第1のステップと、
複数の前記第1のデータ列のそれぞれに重み付けされる値である重み係数を保持する第2のステップと、
前記重み係数を、疑似乱数列であり、該疑似乱数列に含まれるビットのうち値が1のビットの割合が前記重み係数を示す重み係数列に変換する第3のステップと、
複数の前記第1のデータ列と複数の前記重み係数列とを用いて、複数の前記第1のデータ列に重みを付けて加算した第2のデータ列を生成する複数の第4のステップと、
複数の前記第2のデータ列と前記重み係数列とを用いて複数の前記第2のデータ列に重みを付けて加算した第3のデータ列を生成する1つ以上の第5のステップと、
前記複数の第4のステップで入力される前記第1のデータ列を、前記複数の第4のステップおよび前記第5のステップでの演算誤差があらかじめ定められた値よりも小さくなるように選択する第6のステップと、
を前記演算回路に実行させることを特徴とするプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/008194 WO2020178917A1 (ja) | 2019-03-01 | 2019-03-01 | 演算回路、デジタルフィルタ、送信器、中継器、人工衛星、および演算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020178917A1 JPWO2020178917A1 (ja) | 2021-09-13 |
JP6949268B2 true JP6949268B2 (ja) | 2021-10-13 |
Family
ID=72337710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021503267A Active JP6949268B2 (ja) | 2019-03-01 | 2019-03-01 | 演算回路、デジタルフィルタ、送信器、中継器、人工衛星、演算方法、およびプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20210349688A1 (ja) |
EP (1) | EP3920053B1 (ja) |
JP (1) | JP6949268B2 (ja) |
CA (1) | CA3132692A1 (ja) |
WO (1) | WO2020178917A1 (ja) |
-
2019
- 2019-03-01 CA CA3132692A patent/CA3132692A1/en not_active Abandoned
- 2019-03-01 WO PCT/JP2019/008194 patent/WO2020178917A1/ja unknown
- 2019-03-01 EP EP19917744.5A patent/EP3920053B1/en active Active
- 2019-03-01 JP JP2021503267A patent/JP6949268B2/ja active Active
-
2021
- 2021-07-19 US US17/379,629 patent/US20210349688A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CA3132692A1 (en) | 2020-09-10 |
EP3920053B1 (en) | 2023-03-22 |
WO2020178917A1 (ja) | 2020-09-10 |
EP3920053A4 (en) | 2022-01-12 |
US20210349688A1 (en) | 2021-11-11 |
JPWO2020178917A1 (ja) | 2021-09-13 |
EP3920053A1 (en) | 2021-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5700041B2 (ja) | 符号化装置、誤り訂正符号構成方法およびそのプログラム | |
Pang et al. | An efficient hybrid engine to perform range analysis and allocate integer bit-widths for arithmetic circuits | |
US9866778B2 (en) | Predictive sigma-delta ADC filter for power consumption | |
JP6949268B2 (ja) | 演算回路、デジタルフィルタ、送信器、中継器、人工衛星、演算方法、およびプログラム | |
EP2827516B1 (en) | Scrambling code generation method, apparatus and scrambling code processing apparatus | |
EP3843272A1 (en) | Digital-to-analog converter, transmitter, base station and mobile device | |
JP2015135621A (ja) | 演算装置、演算方法および無線通信装置 | |
US7830949B2 (en) | Cross correlation circuits and methods | |
KR100302847B1 (ko) | 유한필드에서의긴다항식제산장치 | |
CN100459438C (zh) | 里德所罗门解码器的关键方程与错误值求解优化电路 | |
JP6591780B2 (ja) | データ加重平均化回路、インクリメンタルデルタシグマad変換器、及びデータ加重平均化方法 | |
WO2020190340A1 (en) | Successive approximation analog to digital converter | |
WO2022168161A1 (ja) | 演算回路、通信装置、制御回路、記憶媒体および演算方法 | |
Rangisetti et al. | Area-efficient and power-efficient binary to BCD converters | |
CN111934712B (zh) | 基于动态重构的m序列跳频码结构还原方法 | |
James et al. | Design of multiplier-less continuously variable bandwidth sharp FIR filters using modified gravitational search algorithm | |
TWI523437B (zh) | Bch碼編碼與癥狀計算共用設計電路及決定該共用設計電路的方法 | |
CN117435855B (zh) | 用于进行卷积运算的方法、电子设备和存储介质 | |
RU107613U1 (ru) | Устройство для приема дискретных сигналов | |
Suprun | Single-level schematic realization of basic operations of modular arithmetic in unitary codes | |
Wang | From Stochastic to Unary Computation–Filter Applications | |
US20070239811A1 (en) | Multiplication by one from a set of constants using simple circuitry | |
EP3147795B1 (en) | Information processing device, information processing method, and program | |
TW202347120A (zh) | 位元串列運算裝置與測試方法 | |
JPS63157525A (ja) | 消失位置多項式生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210302 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6949268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |