JP6915518B2 - Wafer inspection method - Google Patents

Wafer inspection method Download PDF

Info

Publication number
JP6915518B2
JP6915518B2 JP2017234874A JP2017234874A JP6915518B2 JP 6915518 B2 JP6915518 B2 JP 6915518B2 JP 2017234874 A JP2017234874 A JP 2017234874A JP 2017234874 A JP2017234874 A JP 2017234874A JP 6915518 B2 JP6915518 B2 JP 6915518B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor chips
heat source
back surface
inspection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017234874A
Other languages
Japanese (ja)
Other versions
JP2019102742A (en
Inventor
康祐 藤原
康祐 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017234874A priority Critical patent/JP6915518B2/en
Publication of JP2019102742A publication Critical patent/JP2019102742A/en
Application granted granted Critical
Publication of JP6915518B2 publication Critical patent/JP6915518B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ウエハの検査方法に関する。 The present invention relates to a wafer inspection method.

ウエハの外観が可視光カメラ又は赤外線カメラで検査される（例えば、特許文献１参照）。ウエハ裏面にキズ又は異物付着等の局所的な外観異常が確認された場合、ウエハ表面に形成した複数の半導体チップのうち、外観異常に対応するチップにインクマークを打点し、異常チップとして外観異常のないチップと区別できるようにしている。 The appearance of the wafer is inspected with a visible light camera or an infrared camera (see, for example, Patent Document 1). When a local appearance abnormality such as scratches or foreign matter adheres to the back surface of the wafer is confirmed, an ink mark is spotted on the chip corresponding to the appearance abnormality among the plurality of semiconductor chips formed on the wafer surface, and the appearance abnormality is regarded as an abnormal chip. It is possible to distinguish it from a chip without a chip.

特開２００７−２９４６０４号公報JP-A-2007-294604

従来はウエハの裏表から同一位置を挟み込める治具を用いて、裏面側の外観異常箇所を治具で挟むことで表面側からもその位置を特定できるようにしてから、手作業で異常チップにインクマークを打点していたが、異常チップ付近の正常チップにキズを発生させてしまう場合があった。このような治具を用いずにインクマークを打点するには、ウエハ裏面の外観異常に対応するウエハ表面の半導体チップの座標を特定する必要がある。しかし、ウエハ裏面の外観異常を可視光カメラで確認しても、その外観異常に対応するウエハ表面の半導体チップを特定することは困難である。また、半導体チップを形成したウエハは半導体と金属などの異なる材料が混在し、場所によって熱量に差が生じるため、赤外線カメラでは外観異常の確認が困難である。 Conventionally, a jig that can sandwich the same position from the front and back of the wafer is used, and the position of the abnormal appearance on the back side can be identified from the front side by sandwiching it with the jig, and then the abnormal chip is manually made. Although the ink mark was struck, there was a case where the normal chip near the abnormal chip was scratched. In order to make an ink mark without using such a jig, it is necessary to specify the coordinates of the semiconductor chip on the wafer surface corresponding to the appearance abnormality on the back surface of the wafer. However, even if the appearance abnormality on the back surface of the wafer is confirmed by a visible light camera, it is difficult to identify the semiconductor chip on the wafer surface corresponding to the appearance abnormality. Further, in the wafer on which the semiconductor chip is formed, different materials such as semiconductor and metal are mixed, and the amount of heat varies depending on the location, so that it is difficult to confirm the appearance abnormality with an infrared camera.

本発明は、上述のような課題を解決するためになされたもので、その目的はウエハ裏面の外観異常に対応するウエハ表面の半導体チップの座標を簡単に特定することができるウエハの検査方法を得るものである。 The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a wafer inspection method capable of easily specifying the coordinates of a semiconductor chip on the wafer surface corresponding to an appearance abnormality on the back surface of the wafer. What you get.

本発明に係るウエハの検査方法は、複数の半導体チップが表面に形成されたウエハの裏面を可視光カメラで撮影して外観異常を検出する工程と、熱源により加熱した前記ウエハを前記裏面から赤外線カメラで撮影して前記複数の半導体チップの配置を検出し、前記外観異常に対応する半導体チップの座標を特定する工程とを備え、前記ウエハの前記表面において前記複数の半導体チップの間にダイシングラインが形成され、前記複数の半導体チップは金属層を含み、前記ダイシングラインは金属層を含まないことを特徴とする。
The wafer inspection method according to the present invention includes a step of photographing the back surface of a wafer having a plurality of semiconductor chips formed on the front surface with a visible light camera to detect an appearance abnormality, and an infrared ray from the back surface of the wafer heated by a heat source. A step of detecting the arrangement of the plurality of semiconductor chips by photographing with a camera and specifying the coordinates of the semiconductor chips corresponding to the appearance abnormality is provided , and a dicing line is provided between the plurality of semiconductor chips on the surface of the wafer. Is formed, the plurality of semiconductor chips include a metal layer, and the dicing line does not contain a metal layer .

本発明では、ウエハの裏面を可視光カメラで撮影して外観異常を検出する。そして、熱源により加熱したウエハを裏面から赤外線カメラで撮影して複数の半導体チップの配置を検出し、外観異常に対応する半導体チップの座標を特定する。これにより、ウエハ裏面の外観異常に対応するウエハ表面の半導体チップの座標を簡単に特定することができる。 In the present invention, the back surface of the wafer is photographed with a visible light camera to detect an appearance abnormality. Then, the wafer heated by the heat source is photographed from the back surface with an infrared camera to detect the arrangement of a plurality of semiconductor chips, and the coordinates of the semiconductor chips corresponding to the appearance abnormality are specified. Thereby, the coordinates of the semiconductor chip on the wafer surface corresponding to the appearance abnormality on the wafer back surface can be easily specified.

実施の形態１に係るウエハ外観検査装置を示す図である。It is a figure which shows the wafer appearance inspection apparatus which concerns on Embodiment 1. FIG. 熱源の制御方法のフローチャートである。It is a flowchart of a heat source control method. 検査対象であるウエハを拡大した断面図である。It is an enlarged cross-sectional view of the wafer to be inspected. 実施の形態１に係るウエハの検査方法のフローチャートである。It is a flowchart of the wafer inspection method which concerns on Embodiment 1. FIG. 可視光画像と赤外線画像を表示したモニターを示す図である。It is a figure which shows the monitor which displayed the visible light image and the infrared image. 外観検査を行うウエハにおける複数の半導体チップの位置を予めマップ化したチェックシートである。This is a check sheet in which the positions of a plurality of semiconductor chips on a wafer to be visually inspected are mapped in advance. 実施の形態２に係るステージを示す断面図である。It is sectional drawing which shows the stage which concerns on Embodiment 2. 実施の形態２に係るステージのプレート部を外した状態を示す上面図である。It is a top view which shows the state which the plate part of the stage which concerns on Embodiment 2 is removed. 実施の形態３に係るステージを示す断面図である。It is sectional drawing which shows the stage which concerns on Embodiment 3. 実施の形態３に係るステージのプレート部を外した状態を示す上面図である。It is a top view which shows the state which the plate part of the stage which concerns on Embodiment 3 is removed. 実施の形態４に係るステージを示す断面図である。It is sectional drawing which shows the stage which concerns on Embodiment 4. FIG. 実施の形態４に係るステージのプレート部を外した状態を示す上面図である。It is a top view which shows the state which the plate part of the stage which concerns on Embodiment 4 is removed.

実施の形態に係るウエハの検査方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 The wafer inspection method according to the embodiment will be described with reference to the drawings. The same or corresponding components may be designated by the same reference numerals and the description may be omitted.

実施の形態１．
図１は、実施の形態１に係るウエハ外観検査装置を示す図である。ウエハ１の外周部をステージ２のウエハ保持部３が保持する。光源４はウエハ１を照らすランプである。ウエハ１からの光はビームスプリッター５により分割されそれぞれ可視光カメラ６及び赤外線カメラ７に入力される。レンズ８はウエハ１からの光をカメラに集光させる。可視光カメラ６が撮影した可視光画像９と赤外線カメラ７が撮影した赤外線画像１０をモニター１１が表示する。この図では１台のモニター１１に可視光画像９と赤外線画像１０を並べて表示させる例を示しているが、２台のモニターにそれぞれの画像を表示させてもよい。 Embodiment 1.
FIG. 1 is a diagram showing a wafer appearance inspection apparatus according to the first embodiment. The wafer holding portion 3 of the stage 2 holds the outer peripheral portion of the wafer 1. The light source 4 is a lamp that illuminates the wafer 1. The light from the wafer 1 is split by the beam splitter 5 and input to the visible light camera 6 and the infrared camera 7, respectively. The lens 8 collects the light from the wafer 1 on the camera. The monitor 11 displays the visible light image 9 taken by the visible light camera 6 and the infrared image 10 taken by the infrared camera 7. Although this figure shows an example in which the visible light image 9 and the infrared image 10 are displayed side by side on one monitor 11, the respective images may be displayed on the two monitors.

ステージ２は、ウエハ１を下方から加熱する熱源１２を有する。ウエハ１と熱源１２の間にプレート１３が配置されている。プレート１３上には、温度を検出する熱電対等のセンサー１４が複数設けられている。これらのセンサー１４で検出した温度に基づいて温度調整ユニット１５が熱源１２の出力を制御する。センサー１４は、プレート１３の温度を検出する接触式でもよいし、ウエハ１の温度を検出する非接触式でもよい。 The stage 2 has a heat source 12 that heats the wafer 1 from below. A plate 13 is arranged between the wafer 1 and the heat source 12. A plurality of sensors 14 such as a thermoelectric pair that detect the temperature are provided on the plate 13. The temperature adjusting unit 15 controls the output of the heat source 12 based on the temperature detected by these sensors 14. The sensor 14 may be a contact type that detects the temperature of the plate 13, or a non-contact type that detects the temperature of the wafer 1.

図２は、熱源の制御方法のフローチャートである。まずセンサー１４で温度を確認する（ステップＳ１）。設定温度の下限以下の場合には温度調整ユニット１５が熱源１２をＯＮする（ステップＳ２）。一方、設定温度の下限より大きく、設定温度の上限以上の場合には熱源１２をＯＦＦする（ステップＳ３）。このフローはセンサー１４毎に行い、一定間隔で温度制御終了、つまり外観検査における異常箇所特定作業終了まで繰り返す。作業が終了したら熱源１２をＯＦＦする（ステップＳ４）。 FIG. 2 is a flowchart of a heat source control method. First, the temperature is confirmed by the sensor 14 (step S1). When the temperature is below the lower limit of the set temperature, the temperature adjusting unit 15 turns on the heat source 12 (step S2). On the other hand, when the temperature is larger than the lower limit of the set temperature and equal to or higher than the upper limit of the set temperature, the heat source 12 is turned off (step S3). This flow is performed for each sensor 14, and is repeated at regular intervals until the end of temperature control, that is, the end of the work of identifying an abnormal part in the visual inspection. When the work is completed, the heat source 12 is turned off (step S4).

図３は、検査対象であるウエハを拡大した断面図である。ウエハ１は例えばシリコン基板であるが、シリコンに比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ウエハ１の表面には複数の半導体チップ１６が平面視で行列状に形成され、それらの間にダイシングライン１７が形成されている。複数の半導体チップ１６はトランジスタなどの多数の能動素子とそれらを相互に接続するアルミ配線１８などの金属層を含み、ダイシングライン１７はそのような金属層をほとんど含まない。ウエハ１の裏面には電極等は形成されていない。 FIG. 3 is an enlarged cross-sectional view of the wafer to be inspected. The wafer 1 is, for example, a silicon substrate, but may be formed of a wide bandgap semiconductor having a larger bandgap than silicon. A plurality of semiconductor chips 16 are formed in a matrix on the surface of the wafer 1 in a plan view, and a dicing line 17 is formed between them. The plurality of semiconductor chips 16 include a large number of active elements such as transistors and a metal layer such as an aluminum wiring 18 that connects them to each other, and the dicing line 17 contains almost no such metal layer. No electrodes or the like are formed on the back surface of the wafer 1.

図４は、実施の形態１に係るウエハの検査方法のフローチャートである。まずウエハ１の裏面を真空ピンセットで保持し、表面を下にしてウエハ１をステージ２に載せる（ステップＳ１１）。次に、温度調整ユニット１５による温度制御を開始する（ステップＳ１２）。次に、ウエハ１の裏面を可視光カメラ６で撮影して外観異常を検出する（ステップＳ１３）。次に、熱源１２により加熱したウエハ１を裏面から赤外線カメラ７で撮影して複数の半導体チップ１６の配置を検出し、外観異常箇所に対応する半導体チップ１６の座標を特定する（ステップＳ１４）。 FIG. 4 is a flowchart of a wafer inspection method according to the first embodiment. First, the back surface of the wafer 1 is held by vacuum tweezers, and the wafer 1 is placed on the stage 2 with the front surface facing down (step S11). Next, the temperature control by the temperature adjusting unit 15 is started (step S12). Next, the back surface of the wafer 1 is photographed by the visible light camera 6 to detect an appearance abnormality (step S13). Next, the wafer 1 heated by the heat source 12 is photographed from the back surface with an infrared camera 7, the arrangement of the plurality of semiconductor chips 16 is detected, and the coordinates of the semiconductor chips 16 corresponding to the abnormal appearance portions are specified (step S14).

図５は、可視光画像と赤外線画像を表示したモニターを示す図である。ウエハ１の裏面を撮影した可視光画像９を見て作業者は異常の有無を確認する。モニター１１に並んで表示されている赤外線画像１０にてダイシングライン１７が確認できる。外観異常２０が確認された場合は、各画像の中心部に表示されている十字マーク２１を参考に外観異常２０に対応する半導体チップ１６の座標を特定する。 FIG. 5 is a diagram showing a monitor displaying a visible light image and an infrared image. The operator confirms the presence or absence of an abnormality by looking at the visible light image 9 obtained by photographing the back surface of the wafer 1. The dicing line 17 can be confirmed in the infrared image 10 displayed side by side on the monitor 11. When the appearance abnormality 20 is confirmed, the coordinates of the semiconductor chip 16 corresponding to the appearance abnormality 20 are specified with reference to the cross mark 21 displayed in the center of each image.

図６は、外観検査を行うウエハにおける複数の半導体チップの位置を予めマップ化したチェックシートである。このチェックシートにおいて、外観異常２０に対応する半導体チップ１６の座標にチェック２２を付ける。 FIG. 6 is a check sheet in which the positions of a plurality of semiconductor chips on the wafer to be visually inspected are mapped in advance. In this check sheet, a check 22 is added to the coordinates of the semiconductor chip 16 corresponding to the appearance abnormality 20.

ウエハ全面についてステップＳ１３を実施し、外観異常の数だけステップＳ１４を繰り返した後、温度調整ユニット１５による温度制御を終了する（ステップＳ１５）。次に、ウエハ１を裏返して表面を上にして別のテーブルに載せる（ステップＳ１６）。次に、特定した座標に基づいてウエハ１の表面において外観異常２０に対応する半導体チップ１６の中央部にインクマークを打点する（ステップＳ１７）。検出した外観異常２０の数だけ打点を繰り返す。打点は手付けマーキングでもよいし、装置で行ってもよい。 Step S13 is performed on the entire surface of the wafer, and step S14 is repeated for the number of appearance abnormalities, and then the temperature control by the temperature adjusting unit 15 is completed (step S15). Next, the wafer 1 is turned upside down and placed on another table with the front side facing up (step S16). Next, an ink mark is spotted on the surface of the wafer 1 based on the specified coordinates at the central portion of the semiconductor chip 16 corresponding to the appearance abnormality 20 (step S17). The hitting points are repeated as many times as the number of detected appearance abnormalities 20. The hitting point may be hand-marked or may be made by a device.

なお、インクマークを打点する際、ウエハ１の裏表でマップ上のＸ座標が逆になるため、外観異常２０を記載するチェックシートは透明となっていることが望ましい。透明なチェックシートを裏返すことで座標情報を実際のウエハ１と一致させることができる。透明なチェックシートの代わりに、パソコン上でデータ入力しＸ座標を並び替える専用のシステムを用いてもよい。この情報に基づいてマーキング用の別装置にてインク打点を行うことができる。 Since the X coordinates on the map are reversed on the front and back of the wafer 1 when the ink mark is struck, it is desirable that the check sheet for describing the appearance abnormality 20 is transparent. By turning over the transparent check sheet, the coordinate information can be matched with the actual wafer 1. Instead of the transparent check sheet, a dedicated system for inputting data on a personal computer and rearranging the X coordinates may be used. Based on this information, ink spotting can be performed by another device for marking.

以上説明したように、本実施の形態では、ウエハ１の裏面を可視光カメラ６で撮影して外観異常２０を検出する。そして、熱源１２により加熱したウエハ１を裏面から赤外線カメラ７で撮影して複数の半導体チップ１６の配置を検出し、外観異常２０に対応する半導体チップ１６の座標を特定する。これにより、ウエハ裏面の外観異常２０に対応するウエハ表面の半導体チップ１６の座標を簡単に特定することができる。 As described above, in the present embodiment, the back surface of the wafer 1 is photographed by the visible light camera 6 to detect the appearance abnormality 20. Then, the wafer 1 heated by the heat source 12 is photographed from the back surface by the infrared camera 7, the arrangement of the plurality of semiconductor chips 16 is detected, and the coordinates of the semiconductor chips 16 corresponding to the appearance abnormality 20 are specified. Thereby, the coordinates of the semiconductor chip 16 on the wafer surface corresponding to the appearance abnormality 20 on the wafer back surface 20 can be easily specified.

また、複数の半導体チップ１６は金属層を含み、ダイシングライン１７は金属層をほとんど含まない。この材料の違いによって複数の半導体チップ１６とダイシングライン１７は温度上昇の推移が異なる。この温度の差を赤外線カメラ７で撮影することで、ウエハ裏面から複数の半導体チップ１６の配置を検出することができる。 Further, the plurality of semiconductor chips 16 include a metal layer, and the dicing line 17 contains almost no metal layer. Due to the difference in the materials, the temperature rises of the plurality of semiconductor chips 16 and the dicing line 17 are different. By photographing this temperature difference with the infrared camera 7, the arrangement of the plurality of semiconductor chips 16 can be detected from the back surface of the wafer.

実施の形態２．
図７は、実施の形態２に係るステージを示す断面図である。図８は、実施の形態２に係るステージのプレート部を外した状態を示す上面図である。ウエハ１を均一に加熱するために、熱源としてハロゲンランプ２３を用いることで、ウエハ１に与える熱量を簡単に短時間で調節することができる。また、複数のハロゲンランプ２３を等間隔に配置することで、ウエハ１の広範囲を均一に加熱することができるため、検査可能なウエハ１のインチ数、即ちウエハ径サイズを上げることができる。 Embodiment 2.
FIG. 7 is a cross-sectional view showing the stage according to the second embodiment. FIG. 8 is a top view showing a state in which the plate portion of the stage according to the second embodiment is removed. By using the halogen lamp 23 as a heat source in order to uniformly heat the wafer 1, the amount of heat given to the wafer 1 can be easily adjusted in a short time. Further, by arranging the plurality of halogen lamps 23 at equal intervals, a wide range of the wafer 1 can be uniformly heated, so that the number of inches of the inspectable wafer 1, that is, the wafer diameter size can be increased.

実施の形態３．
図９は、実施の形態３に係るステージを示す断面図である。図１０は、実施の形態３に係るステージのプレート部を外した状態を示す上面図である。熱源として、ウエハ１を載せるステージ２に同心円状に配置された電熱線２４を用いる。これにより、ウエハ１の広範囲を均一に加熱することができるため、検査可能なウエハ１のインチ数を上げることができる。 Embodiment 3.
FIG. 9 is a cross-sectional view showing the stage according to the third embodiment. FIG. 10 is a top view showing a state in which the plate portion of the stage according to the third embodiment is removed. As a heat source, heating wires 24 arranged concentrically on the stage 2 on which the wafer 1 is placed are used. As a result, a wide range of the wafer 1 can be uniformly heated, so that the number of inches of the inspectable wafer 1 can be increased.

電熱線２４は可動機構２５の上に設けられている。この可動機構２５の高さを調整してウエハ１と電熱線２４の距離を変えることで、ウエハ１に与える熱量を簡単に短時間で調節することができる。 The heating wire 24 is provided on the movable mechanism 25. By adjusting the height of the movable mechanism 25 and changing the distance between the wafer 1 and the heating wire 24, the amount of heat given to the wafer 1 can be easily adjusted in a short time.

実施の形態４．
図１１は、実施の形態４に係るステージを示す断面図である。図１２は、実施の形態４に係るステージのプレート部を外した状態を示す上面図である。電熱線２４の下に送風用ファン２６を取り付ける。通気口として流入口２７と排出口２８を複数箇所に設ける。送風用ファン２６でウエハ１に熱風を送ることで、ウエハ１に与える熱量を簡単に短時間で調節することができる。 Embodiment 4.
FIG. 11 is a cross-sectional view showing the stage according to the fourth embodiment. FIG. 12 is a top view showing a state in which the plate portion of the stage according to the fourth embodiment is removed. A blower fan 26 is attached under the heating wire 24. An inflow port 27 and an outlet 28 are provided at a plurality of locations as vents. By sending hot air to the wafer 1 with the blower fan 26, the amount of heat given to the wafer 1 can be easily adjusted in a short time.

１ ウエハ、６ 可視光カメラ、７ 赤外線カメラ、１２ 熱源、１６ 半導体チップ、１７ ダイシングライン、１８ アルミ配線（金属層）、２０ 外観異常、２３ ハロゲンランプ、２４ 電熱線、２５ 可動機構、２６ 送風用ファン 1 Wafer, 6 Visible light camera, 7 Infrared camera, 12 Heat source, 16 Semiconductor chip, 17 Dicing line, 18 Aluminum wiring (metal layer), 20 Appearance abnormality, 23 Halogen lamp, 24 Heating wire, 25 Movable mechanism, 26 For ventilation fan

Claims (5)

複数の半導体チップが表面に形成されたウエハの裏面を可視光カメラで撮影して外観異常を検出する工程と、
熱源により加熱した前記ウエハを前記裏面から赤外線カメラで撮影して前記複数の半導体チップの配置を検出し、前記外観異常に対応する半導体チップの座標を特定する工程とを備え、
前記ウエハの前記表面において前記複数の半導体チップの間にダイシングラインが形成され、
前記複数の半導体チップは金属層を含み、
前記ダイシングラインは金属層を含まないことを特徴とするウエハの検査方法。 A process of detecting an appearance abnormality by photographing the back surface of a wafer in which a plurality of semiconductor chips are formed on the front surface with a visible light camera, and
The wafer heated by a heat source is photographed from the back surface with an infrared camera, the arrangement of the plurality of semiconductor chips is detected, and the coordinates of the semiconductor chips corresponding to the appearance abnormality are specified .
A dicing line is formed between the plurality of semiconductor chips on the surface of the wafer.
The plurality of semiconductor chips include a metal layer, and the plurality of semiconductor chips include a metal layer.
A method for inspecting a wafer, wherein the dicing line does not contain a metal layer. 前記熱源として、等間隔に配置された複数のハロゲンランプを用いることを特徴とする請求項１に記載のウエハの検査方法。 The wafer inspection method according to claim 1 , wherein a plurality of halogen lamps arranged at equal intervals are used as the heat source. 前記熱源として、前記ウエハを載せるステージに同心円状に配置された電熱線を用いることを特徴とする請求項１に記載のウエハの検査方法。 As the heat source, method of inspecting a wafer according to claim 1, characterized in that a heating wire arranged concentrically to the stage for placing the wafer. 前記ステージは前記ウエハと前記電熱線の距離を変える可動機構を持つことを特徴とする請求項３に記載のウエハの検査方法。 The wafer inspection method according to claim 3 , wherein the stage has a movable mechanism for changing the distance between the wafer and the heating wire. 前記電熱線の下に送風用ファンを配置することを特徴とする請求項３に記載のウエハの検査方法。 The wafer inspection method according to claim 3 , wherein a blower fan is arranged below the heating wire.
JP2017234874A 2017-12-07 2017-12-07 Wafer inspection method Active JP6915518B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017234874A JP6915518B2 (en) 2017-12-07 2017-12-07 Wafer inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017234874A JP6915518B2 (en) 2017-12-07 2017-12-07 Wafer inspection method

Publications (2)

Publication Number Publication Date
JP2019102742A JP2019102742A (en) 2019-06-24
JP6915518B2 true JP6915518B2 (en) 2021-08-04

Family

ID=66974182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017234874A Active JP6915518B2 (en) 2017-12-07 2017-12-07 Wafer inspection method

Country Status (1)

Country Link
JP (1) JP6915518B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624607B2 (en) 2020-01-06 2023-04-11 Tokyo Electron Limited Hardware improvements and methods for the analysis of a spinning reflective substrates
WO2021183332A1 (en) * 2020-03-10 2021-09-16 Tokyo Electron Limited Long wave infrared thermal sensor for integration into track system
US11738363B2 (en) 2021-06-07 2023-08-29 Tokyo Electron Limited Bath systems and methods thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006051B2 (en) * 1990-08-06 2000-02-07 日本電気株式会社 Bubble detection method and device
JP3229411B2 (en) * 1993-01-11 2001-11-19 株式会社日立製作所 Method of detecting defects in thin film transistor substrate and method of repairing the same
JP2006184177A (en) * 2004-12-28 2006-07-13 Mitsubishi Electric Corp Infrared inspection device and method
JP2007043056A (en) * 2005-07-06 2007-02-15 Fujifilm Corp Semiconductor device and method for producing same
JP2009088304A (en) * 2007-10-01 2009-04-23 Renesas Technology Corp Method of manufacturing semiconductor device
JP2009231763A (en) * 2008-03-25 2009-10-08 Mitsumi Electric Co Ltd Semiconductor device inspection method
JP2010169470A (en) * 2009-01-21 2010-08-05 Toyota Motor Corp Visual inspection method of semiconductor wafer, and visual examination assistance device
JP2010245301A (en) * 2009-04-07 2010-10-28 Toyota Motor Corp Visual inspection method, and visual inspection auxiliary device for wafer
JP2013205234A (en) * 2012-03-28 2013-10-07 Sharp Corp Defect detection apparatus
JP6232760B2 (en) * 2013-06-07 2017-11-22 株式会社ジェイテクト Optical nondestructive inspection method and optical nondestructive inspection apparatus

Also Published As

Publication number Publication date
JP2019102742A (en) 2019-06-24

Similar Documents

Publication Publication Date Title
JP6915518B2 (en) Wafer inspection method
US7602959B2 (en) Visual inspection apparatus and method of inspecting display panel using the visual inspection apparatus
TWI546879B (en) Systems and methods for automatically verifying correct die removal from film frames
US6198529B1 (en) Automated inspection system for metallic surfaces
US6629051B2 (en) Defect inspection data processing system
TW201840991A (en) Testing device and method for circuit board dispensing
JP7018784B2 (en) Contact accuracy assurance method and inspection equipment
TW201545819A (en) Computer-aided visual identification output image LED die selection system and its selection method
TWI390660B (en) Method and apparatus for semiconductor wafer alignment
JP5085953B2 (en) Surface inspection device
US20080079932A1 (en) Visual inspection apparatus and visual inspection method
JP2008216249A (en) Measuring method of geometric variable of wafer
KR102531216B1 (en) Scribing apparatus
WO2014173095A1 (en) Detection device
TWI498543B (en) Automated optical inspection device of wafer and a method of inspecting the uniformity of wafer
TWM437456U (en) Defect determination equipment of polishing pad trimmer
JP6742272B2 (en) Wafer abnormality location detection device and wafer abnormality location identification method
JP2001194322A (en) External appearance inspection device and inspection method
TWM602206U (en) Equipment for object detection
EP3525566A1 (en) Substrate inspection device and substrate distortion compensating method using same
CN112987509A (en) Photomask film detection system and detection method
TW201411088A (en) Plate-shaped workpiece center detection method
CN105676494A (en) Display panel testing device
KR101748208B1 (en) Polarizing and system and method for inspection of sheet-shaped product
JP6845023B2 (en) Inspection equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210628

R150 Certificate of patent or registration of utility model

Ref document number: 6915518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150