JP6888794B2

JP6888794B2 - Semiconductor substrate manufacturing method

Info

Publication number: JP6888794B2
Application number: JP2017056633A
Authority: JP
Inventors: 岸　健; 健岸
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2017-03-22
Filing date: 2017-03-22
Publication date: 2021-06-16
Anticipated expiration: 2037-03-22
Also published as: JP2018160545A

Description

本件は半導体基板の製造方法に関する。
This case relates to a method for manufacturing a semiconductor substrate.

窒化物半導体層をエピタキシャル成長する技術が知られている（例えば特許文献１および２）。例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法に用いる炉において基板の温度を上昇させ、原料ガスを供給することで窒化物半導体層を成長する。 A technique for epitaxially growing a nitride semiconductor layer is known (for example, Patent Documents 1 and 2). For example, in a furnace used in the metal organic chemical vapor deposition (MOCVD) method, the temperature of the substrate is raised and the raw material gas is supplied to grow the nitride semiconductor layer.

特開２０００−２２８５３７号公報Japanese Unexamined Patent Publication No. 2000-228537 特開２００３−２１８１２７号公報Japanese Unexamined Patent Publication No. 2003-218127

窒化物半導体層の成長前に、炉内の温度を上昇させるサーマルクリーニングを行うことで、基板から不純物を除去する。しかし、サーマルクリーニングが不十分な場合、不純物が残留する。また、サーマルクリーニング後、基板の温度を成長温度で安定化させるまでに時間がかかると、不純物が基板に再付着してしまう。これにより窒化物半導体に不純物が混入する恐れがある。 Before the nitride semiconductor layer grows, impurities are removed from the substrate by performing thermal cleaning that raises the temperature inside the furnace. However, if thermal cleaning is inadequate, impurities will remain. Further, if it takes time to stabilize the temperature of the substrate at the growth temperature after the thermal cleaning, impurities will reattach to the substrate. As a result, impurities may be mixed in the nitride semiconductor.

本願発明は、上記課題に鑑み、不純物を除去し、かつ不純物の再付着を抑制することが可能な半導体基板の製造方法を提供することを目的とする。
In view of the above problems, an object of the present invention is to provide a method for manufacturing a semiconductor substrate capable of removing impurities and suppressing redeposition of impurities.

本発明の一形態は、水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法である。 One embodiment of the present invention includes a step of raising the temperature of the substrate to a first temperature in a hydrogen gas atmosphere, and raising the temperature of the substrate in a range of 15 ° C. or higher and 50 ° C. or lower than the first temperature. A step of raising the temperature to a second temperature, a step of lowering the temperature from the second temperature to the first temperature, and maintaining the temperature at the first temperature for a predetermined time, and a step of keeping the temperature of the substrate from the first temperature. After the step of lowering the temperature to a third temperature lower than the first temperature and the step of lowering the temperature to the third temperature, a nitride semiconductor layer is formed on the substrate by the MOCVD method at the third temperature. This is a method for manufacturing a semiconductor substrate, in which the steps are performed in order.

本発明の一形態は、炭化シリコン上に形成された窒化アルミニウム層と、前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板である。 One embodiment of the present invention comprises a substrate composed of an aluminum nitride layer formed on silicon carbide and a nitride semiconductor layer formed on the aluminum nitride layer, and the ratio of sheet resistance of the substrate ( The D / L ratio) is a semiconductor substrate of 1.010 or more and 1.040 or less.

上記発明によれば、不純物を除去し、かつ不純物の再付着を抑制することが可能な半導体基板の製造方法を提供することが可能となる。
According to the above invention, it is possible to provide a method for manufacturing a semiconductor substrate capable of removing impurities and suppressing reattachment of impurities.

図１（ａ）は半導体基板を例示する断面図である。図１（ｂ）は温度プロファイルを示す図である。FIG. 1A is a cross-sectional view illustrating a semiconductor substrate. FIG. 1B is a diagram showing a temperature profile. 図２はシート抵抗のＤ／Ｌ比の測定結果を示す図である。FIG. 2 is a diagram showing a measurement result of the D / L ratio of the sheet resistance. 図３は表面のピット数を表すグラフである。FIG. 3 is a graph showing the number of pits on the surface. 図４はＨＥＭＴを例示する断面図である。FIG. 4 is a cross-sectional view illustrating HEMT. 図５（ａ）は比較例１における温度プロファイルを示す図である。図５（ｂ）は比較例２における温度プロファイルを示す図である。FIG. 5A is a diagram showing a temperature profile in Comparative Example 1. FIG. 5B is a diagram showing a temperature profile in Comparative Example 2. 図６は比較例３における温度プロファイルを示す図である。FIG. 6 is a diagram showing a temperature profile in Comparative Example 3. 図７（ａ）は実施例２における温度プロファイルを示す図である。図７（ｂ）は実施例３における温度プロファイルを示す図である。FIG. 7A is a diagram showing a temperature profile in Example 2. FIG. 7B is a diagram showing a temperature profile in Example 3.

本発明の一形態は、（１）水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法である。基板の温度を第１の温度よりも１５℃以上、５０℃以下高い第２の温度とすることで、不純物が基板から除去される。したがって窒化物半導体層への不純物の混入が抑制される。第２の温度と第１の温度との温度差を１５〜５０℃とすることで、基板の温度を第３の温度で速やかに安定化させ、不純物の再付着を抑制することができる。また、基板の温度を第１の温度で維持することにより、基板の温度を第３の温度で速やかに安定化させ、不純物の再付着を抑制することができる。
（２）前記基板の温度を前記第１の温度に維持する時間は３分以上、１０分以下であることが好ましい。これにより基板の温度を第３の温度で速やかに安定化させ、不純物の再付着を抑制することができる。
（３）前記第２の温度は１１５５℃以上かつ１１９０℃以下であり、前記第１の温度は１１４０℃以上かつ１１５０℃以下であることが好ましい。これにより工程の時間を短縮し、かつ不純物の付着を効果的に抑制することができる。
（４）前記第３の温度は前記第１の温度より４０℃以上低く、前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層の少なくとも１つを含むことが好ましい。これにより窒化物半導体層への不純物の混入を効果的に抑制することができる。
（５）前記基板の温度を、前記第２の温度から前記第１の温度に向けて、８．３℃／分以上、かつ１２．５℃／分以下のレートで変化させることが好ましい。これにより、温度の低温側へのオーバーシュートおよび基板への不純物の再付着を抑制することができる。
（６）前記基板の温度を前記第２の温度まで上昇させる工程において、前記基板の温度を前記第１の温度より低い第４の温度から前記第１の温度まで上昇させるレートは、前記第１の温度から前記第２の温度まで上昇させるレートより大きいことが好ましい。これにより温度の第２の温度以上へのオーバーシュートが抑制され、工程の時間が短くなる。
（７）前記第２の温度まで上昇させる工程と前記第１の温度に所定の時間維持する工程とは、前記基板の表面をクリーニングする工程であることが好ましい。これにより基板から不純物を除去し、窒化物半導体層への不純物の混入を抑制することができる。
（８）前記窒化物半導体層が形成された前記半導体基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上、１．０４０以下であることが好ましい。これにより欠陥密度の低い半導体基板を形成することができる。
（９）本発明は、炭化シリコン上に形成された窒化アルミニウム層と、前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板である。これにより半導体基板の欠陥密度が低くなる。 One embodiment of the present invention includes (1) a step of raising the temperature of the substrate to the first temperature in a hydrogen gas atmosphere, and raising the temperature of the substrate to 15 ° C. or higher and 50 ° C. or lower from the first temperature. A step of raising the temperature to a second temperature high in the range, a step of lowering the temperature from the second temperature to the first temperature, and maintaining the temperature at the first temperature for a predetermined time, and a step of keeping the temperature of the substrate in the first temperature. After the step of lowering the temperature from the above temperature to a third temperature lower than the first temperature and the step of lowering the temperature to the third temperature, the nitride semiconductor is placed on the substrate by the MOCVD method at the third temperature. It is a method of manufacturing a semiconductor substrate in which a step of forming a layer and a step of forming a layer are sequentially carried out. Impurities are removed from the substrate by setting the temperature of the substrate to a second temperature which is 15 ° C. or higher and 50 ° C. or lower higher than the first temperature. Therefore, the mixing of impurities into the nitride semiconductor layer is suppressed. By setting the temperature difference between the second temperature and the first temperature to 15 to 50 ° C., the temperature of the substrate can be quickly stabilized at the third temperature, and the reattachment of impurities can be suppressed. Further, by maintaining the temperature of the substrate at the first temperature, the temperature of the substrate can be quickly stabilized at the third temperature, and the reattachment of impurities can be suppressed.
(2) The time for maintaining the temperature of the substrate at the first temperature is preferably 3 minutes or more and 10 minutes or less. As a result, the temperature of the substrate can be quickly stabilized at the third temperature, and the reattachment of impurities can be suppressed.
(3) The second temperature is preferably 1155 ° C. or higher and 1190 ° C. or lower, and the first temperature is preferably 1140 ° C. or higher and 1150 ° C. or lower. As a result, the process time can be shortened and the adhesion of impurities can be effectively suppressed.
(4) The third temperature is preferably 40 ° C. or more lower than the first temperature, and the nitride semiconductor layer preferably includes at least one of an aluminum nitride layer, a gallium nitride layer, and an aluminum gallium nitride layer. As a result, it is possible to effectively suppress the mixing of impurities into the nitride semiconductor layer.
(5) It is preferable to change the temperature of the substrate from the second temperature to the first temperature at a rate of 8.3 ° C./min or more and 12.5 ° C./min or less. This makes it possible to suppress overshoot of the temperature to the low temperature side and reattachment of impurities to the substrate.
(6) In the step of raising the temperature of the substrate to the second temperature, the rate of raising the temperature of the substrate from the fourth temperature lower than the first temperature to the first temperature is the first. It is preferable that the rate is higher than the rate at which the temperature is raised from the above temperature to the second temperature. As a result, overshoot of the temperature above the second temperature is suppressed, and the process time is shortened.
(7) The step of raising the temperature to the second temperature and the step of maintaining the first temperature for a predetermined time are preferably steps of cleaning the surface of the substrate. As a result, impurities can be removed from the substrate and contamination of the nitride semiconductor layer with impurities can be suppressed.
(8) The sheet resistance ratio (D / L ratio) of the semiconductor substrate on which the nitride semiconductor layer is formed is preferably 1.010 or more and 1.040 or less. This makes it possible to form a semiconductor substrate having a low defect density.
(9) The present invention has a substrate composed of an aluminum nitride layer formed on silicon carbide and a nitride semiconductor layer formed on the aluminum nitride layer, and the ratio of sheet resistance of the substrate (9). The D / L ratio) is a semiconductor substrate of 1.010 or more and 1.040 or less. This reduces the defect density of the semiconductor substrate.

［本願発明の実施形態の詳細］
本願発明の実施形態に係る半導体基板の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。 [Details of Embodiments of the present invention]
Specific examples of the method for manufacturing a semiconductor substrate according to the embodiment of the present invention will be described below with reference to the drawings. It should be noted that the present invention is not limited to these examples, and is indicated by the scope of claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims. In addition, other components may be contained as long as the effect of the present invention is obtained.

まず本発明の発明者が行った実験について説明する。実験では半導体基板１００をサンプルとし、温度プロファイルを変更した際のシート抵抗の光応答を測定した。 First, an experiment conducted by the inventor of the present invention will be described. In the experiment, the semiconductor substrate 100 was used as a sample, and the optical response of the sheet resistance when the temperature profile was changed was measured.

図１（ａ）は半導体基板１００を例示する断面図である。図１（ａ）に示すように、半導体基板１００は基板１０および窒化物半導体層１１を含む。基板１０は炭化シリコン（ＳｉＣ）の絶縁基板である。窒化物半導体層１１は核生成層１２、窒化ガリウム（ＧａＮ）層１４、電子供給層１６およびキャップ層１８を含む。核生成層１２は基板１０の上面に接触し、ＧａＮ層１４は核生成層１２の上面に接触する。電子供給層１６はＧａＮ層１４の上面に接触し、キャップ層１８は電子供給層１６の上面に接触する。 FIG. 1A is a cross-sectional view illustrating the semiconductor substrate 100. As shown in FIG. 1A, the semiconductor substrate 100 includes a substrate 10 and a nitride semiconductor layer 11. The substrate 10 is an insulating substrate made of silicon carbide (SiC). The nitride semiconductor layer 11 includes a nucleation layer 12, a gallium nitride (GaN) layer 14, an electron supply layer 16, and a cap layer 18. The nucleation layer 12 contacts the upper surface of the substrate 10, and the GaN layer 14 contacts the upper surface of the nucleation layer 12. The electron supply layer 16 contacts the upper surface of the GaN layer 14, and the cap layer 18 contacts the upper surface of the electron supply layer 16.

核生成層１２は例えば厚さ１５ｎｍの窒化アルミニウム（ＡｌＮ）により形成されている。ＧａＮ層１４は例えば厚さ０．７５μｍのアンドープのＧａＮなどにより形成されている。電子供給層１６は例えば厚さ２４ｎｍ、アルミニウム（Ａｌ）組成比が０．２２のｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）などにより形成されている。キャップ層１８は例えば厚さ５ｎｍのｎ型ＧａＮなどにより形成されている。 The nucleation layer 12 is formed of, for example, aluminum nitride (AlN) having a thickness of 15 nm. The GaN layer 14 is formed of, for example, undoped GaN having a thickness of 0.75 μm. The electron supply layer 16 is formed of, for example, n-type aluminum nitride gallium (AlGaN) having a thickness of 24 nm and an aluminum (Al) composition ratio of 0.22. The cap layer 18 is formed of, for example, an n-type GaN having a thickness of 5 nm.

ウェハ状態の基板１０をＭＯＣＶＤ装置の炉内のサセプタに配置し、炉内のサーマルクリーニングを行った後、ＭＯＣＶＤ法により窒化物半導体層１１をエピタキシャル成長する。表１に実験における成長条件を示す。ＴＭＡはトリメチルアルミニウム（Trimethyl Aluminum）、ＴＭＧはトリメチルガリウム（Trimethyl Gallium）、ＮＨ_３はアンモニア、ＳｉＨ_４はシランである。１Ｔｏｒｒ＝１３３．３Ｐａ、１ｓｃｃｍ＝１．６６７×１０^−８ｍ^３／ｓ、１ｓｌｍ＝１．６６７×１０^−１１ｍ^３／ｓである。

The wafer-state substrate 10 is placed on the susceptor in the furnace of the MOCVD apparatus, the inside of the furnace is thermally cleaned, and then the nitride semiconductor layer 11 is epitaxially grown by the MOCVD method. Table 1 shows the growth conditions in the experiment. TMA is trimethylaluminum, TMG is trimethylgallium, NH ₃ is ammonia, and SiH ₄ is silane. A 1Torr = 133.3Pa, 1sccm = 1.667 × 10 -8 m 3 /s,1slm=1.667×10 -11 m 3 / s.

炉内の温度制御は、炉に設置した熱電対およびヒータを用いたＰＩＤ制御（Proportional-Integral-Differential Control）により行った。ＰＩＤ制御のパラメータの変更、または熱電対と基板１０との距離の調整により、温度をＴ２までオーバーシュートすることができる。また、基板１０の表面の温度は赤外線温度計により測定した。 The temperature inside the furnace was controlled by PID control (Proportional-Integral-Differential Control) using a thermocouple and a heater installed in the furnace. The temperature can be overshooted to T2 by changing the PID control parameters or adjusting the distance between the thermocouple and the substrate 10. The temperature of the surface of the substrate 10 was measured with an infrared thermometer.

図１（ｂ）は温度プロファイルを示す図である。横軸は時間、縦軸は温度である。まず、炉内に配置した基板１０の温度を、水素（Ｈ_２）ガス雰囲気中において、室温Ｔ０（例えば約２５〜３０℃）から温度Ｔ１まで上昇させる。Ｈ_２ガスを使用する理由は、基板１０の表面の炭素や酸素などを除去するためである。Ｔ０からＴ１までの温度上昇に要する時間はｍ２であり、ｍ２より前の時間ｍ１において温度はＴ１より低いＴ２（約１１４０℃）に到達する。ｍ１〜ｍ２は約５分である。温度をＴ１に保持する時間は０〜５分である。なお、本実験においては、Ｔ１を１１５０〜１１９０℃程度まで変化させた複数のサンプルを作成した。 FIG. 1B is a diagram showing a temperature profile. The horizontal axis is time and the vertical axis is temperature. First, the temperature of the substrate 10 arranged in the furnace is raised from room temperature T0 (for example, about 25 to 30 ° C.) to temperature T1 _{in a hydrogen (H 2) gas atmosphere.} The reason for using H ₂ gas is to remove such as carbon and oxygen on the surface of the substrate 10. The time required for the temperature rise from T0 to T1 is m2, and the temperature reaches T2 (about 1140 ° C.) lower than T1 in the time m1 before m2. m1 to m2 is about 5 minutes. The time to hold the temperature at T1 is 0 to 5 minutes. In this experiment, a plurality of samples in which T1 was changed to about 1150 to 1190 ° C. were prepared.

温度をＴ１からＴ２（１１４０℃）に低下させる。温度がＴ１からＴ２に達するまでの時間は５分間である。さらに、時間ｍ３〜ｍ４の間（約５分間）、１１４０℃の温度を維持する。実験では、ｍ１からｍ４までの時間を１５分以上、２０分以下とした。 The temperature is lowered from T1 to T2 (1140 ° C.). The time it takes for the temperature to reach T1 to T2 is 5 minutes. In addition, the temperature is maintained at 1140 ° C. for hours m3 to m4 (about 5 minutes). In the experiment, the time from m1 to m4 was set to 15 minutes or more and 20 minutes or less.

その後、５分かけて、温度を核生成層１２の成長温度Ｔ３（１１００℃）まで低下させる。時間ｍ５からｍ６の約４分間において、Ｈ_２ガスに加えて、表１に示したように流量１３０ｓｃｃｍのＴＭＡおよび１５ｓｌｍのＮＨ_３ガスを供給し、厚さ１５ｎｍのＡｌＮで形成される核生成層１２を成長する。 Then, over 5 minutes, the temperature is lowered to the growth temperature T3 (1100 ° C.) of the nucleation layer 12. A nucleation layer formed of AlN with a thickness of 15 nm by supplying _{TMA with a flow rate of 130 sccm and NH 3} gas with a flow rate of 15 slm as shown in Table 1 in addition to _{H 2} gas for about 4 minutes from time m5 to m6. Grow twelve.

時間ｍ６においてＴＭＡの供給を停止し、Ｈ_２ガスおよびＮＨ_３ガスの供給は継続し、温度をＴ４（１０６０℃）に低下させる。温度変化の後、時間ｍ７において流量５４ｓｃｃｍのＴＭＧおよび２０ｓｌｍのＮＨ_３ガスを供給し、厚さ０．７５μｍのＧａＮ層１４を成長する。３７ｓｃｃｍのＴＭＧ、１３７ｓｃｃｍのＴＭＡ、２２．５ｓｌｍのＮＨ_３ガス、５．８ｓｃｃｍのシラン（ＳｉＨ_４）を供給することで、厚さ２４ｎｍのＡｌＧａＮで形成される電子供給層１６を成長する。６３ｓｃｃｍのＴＭＧ、２２．５ｓｌｍのＮＨ_３ガス、２２．４ｓｃｃｍのシラン（ＳｉＨ_４）を供給することで、厚さ５ｎｍのＧａＮで形成されるキャップ層１８を成長する。ＧａＮ層１４の成長の開始からキャップ層１８の成長の終了までの時間（ｍ７〜ｍ８）は４０〜５０分である。以上の工程で半導体基板１００が形成される。 The supply of TMA is stopped at time m6, the supply of _{H 2} gas and NH ₃ gas is continued, lowering the temperature to T4 (1060 ℃). After the temperature change, TMG having a flow rate of 54 sccm and NH ₃ gas having a flow rate of 20 slm are supplied at time m7 to grow a GaN layer 14 having a thickness of 0.75 μm. By supplying 37 sccm TMG, 137 sccm TMA, 22.5 slm NH ₃ gas, and 5.8 sccm silane (SiH ₄ ), the electron supply layer 16 formed of AlGaN having a thickness of 24 nm is grown. By supplying 63 sccm of TMG, 22.5 slm of NH ₃ gas, and 22.4 sccm of silane (SiH ₄ ), the cap layer 18 formed of GaN having a thickness of 5 nm is grown. The time (m7 to m8) from the start of the growth of the GaN layer 14 to the end of the growth of the cap layer 18 is 40 to 50 minutes. The semiconductor substrate 100 is formed by the above steps.

半導体基板１００のシート抵抗の光応答を測定した。光応答とは、測定器および半導体基板１００を暗幕で覆った状態（ダーク雰囲気）で測定したシート抵抗と、光の中において測定したシート抵抗との比（Ｄ／Ｌ比）である。Ｄ／Ｌ比は電子トラッピング欠陥などの欠陥密度を間接的に評価する尺度である。半導体基板１００に光の照射を行うと、内部の準位のキャリアが励起されるため、シート抵抗は低下する。その一方、半導体基板１００がダーク雰囲気に置かれると、キャリアは欠陥準位にとらえられ、キャリア数が減少する。このためダーク雰囲気中ではシート抵抗は増加する。半導体基板１００のＤ／Ｌ比は１．０１０以上、１．０４０以下が好ましい。 The optical response of the sheet resistance of the semiconductor substrate 100 was measured. The optical response is a ratio (D / L ratio) of the sheet resistance measured in a state where the measuring instrument and the semiconductor substrate 100 are covered with a dark curtain (dark atmosphere) and the sheet resistance measured in light. The D / L ratio is a scale for indirectly evaluating the defect density such as electron trapping defects. When the semiconductor substrate 100 is irradiated with light, the carriers at the internal level are excited, so that the sheet resistance is lowered. On the other hand, when the semiconductor substrate 100 is placed in a dark atmosphere, the carriers are caught in the defect level and the number of carriers decreases. Therefore, the sheet resistance increases in a dark atmosphere. The D / L ratio of the semiconductor substrate 100 is preferably 1.010 or more and 1.040 or less.

図２はシート抵抗のＤ／Ｌ比の測定結果を示す図である。横軸は温度Ｔ１とＴ２との差（Ｔ１−Ｔ２）、縦軸はシート抵抗の比（Ｄ／Ｌ比）である。シート抵抗はＬＥＨＩＧＴＯＮ社製の非破壊測定器を用いて、室温（２５℃）において測定した。光環境下のシート抵抗とは、光源として蛍光灯を用い、蛍光灯下において飽和したシート抵抗である。 FIG. 2 is a diagram showing a measurement result of the D / L ratio of the sheet resistance. The horizontal axis is the difference between the temperatures T1 and T2 (T1-T2), and the vertical axis is the sheet resistance ratio (D / L ratio). Sheet resistance was measured at room temperature (25 ° C.) using a non-destructive measuring device manufactured by LEHIGTON. The sheet resistance in a light environment is a sheet resistance saturated under a fluorescent lamp using a fluorescent lamp as a light source.

図２に示すように、温度差Ｔ１−Ｔ２が大きいほど、シート抵抗のＤ／Ｌ比は小さい。Ｔ１−Ｔ２が１０℃程度の場合、Ｄ／Ｌ比は１．０４０付近である。Ｔ１−Ｔ２が２０〜４０℃の範囲でＤ／Ｌ比は約１．０２０から約１．０３０に分布している。Ｔ１−Ｔ２が４０℃を越えると、Ｄ／Ｌ比は１．０２０未満となる。図２の結果から、Ｔ１とＴ２との温度差が１５〜５０℃程度の場合、Ｄ／Ｌ比は好ましい範囲である１．０１０以上、１．０４０以下となることがわかる。 As shown in FIG. 2, the larger the temperature difference T1-T2, the smaller the D / L ratio of the sheet resistance. When T1-T2 is about 10 ° C., the D / L ratio is around 1.040. The D / L ratio is distributed in the range of 20 to 40 ° C. for T1-T2 from about 1.020 to about 1.030. When T1-T2 exceeds 40 ° C., the D / L ratio becomes less than 1.020. From the results of FIG. 2, it can be seen that when the temperature difference between T1 and T2 is about 15 to 50 ° C., the D / L ratio is 1.010 or more and 1.040 or less, which is a preferable range.

図３は表面のピット数を表すグラフである。横軸はクリーニング温度、縦軸は半導体基板１００の表面におけるピット数を表す。ＳｉＣの基板１０、核生成層１２、窒化ガリウム（ＧａＮ）層１４、電子供給層１６およびキャップ層１８を含む半導体基板１００の状態においてピット数の測定を行った。サンプルには絶縁膜および電極は形成されていない。各クリーニング温度において、３分にわたって半導体基板１００のクリーニングを実施した際のピット数であり、具体的には、ピット検査装置により、ウェハの真上から４００ｎｍ程度の光を当て、その反射光からピットを測定した。図３に示すように、クリーニング温度が高いほどピット数は少なくなった。 FIG. 3 is a graph showing the number of pits on the surface. The horizontal axis represents the cleaning temperature, and the vertical axis represents the number of pits on the surface of the semiconductor substrate 100. The number of pits was measured in the state of the semiconductor substrate 100 including the SiC substrate 10, the nucleation layer 12, the gallium nitride (GaN) layer 14, the electron supply layer 16, and the cap layer 18. No insulating film or electrodes are formed on the sample. This is the number of pits when the semiconductor substrate 100 is cleaned for 3 minutes at each cleaning temperature. Specifically, the pit inspection device irradiates light of about 400 nm from directly above the wafer and pits from the reflected light. Was measured. As shown in FIG. 3, the higher the cleaning temperature, the smaller the number of pits.

図１（ｂ）に示したように、温度を高温のＴ１（１１５５〜１１９０℃程度）までオーバーシュートさせた後、Ｔ２に低下させることで、炉内のサーマルクリーニングを行う。これにより炉および基板１０から不純物が除去されると考えられる。また、図３に示すように１１４０℃未満では、ＡｌＮ層の表面にピットが多数発生する。ピット抑制のためＴ２を１１４０℃にする。不純物は基板１０の洗浄で除去されず残留することがあり、また洗浄後に付着、および炉外から炉内に混入することがある。不純物とは例えばシリコン系、アンモニア系、有機系、硫酸系、金属系などの不純物である。こうした不純物をサーマルクリーニングにより除去した後に窒化物半導体層１１の成長を行うため、窒化物半導体層１１に含まれる不純物が減少し、欠陥密度も低下すると推測される。 As shown in FIG. 1 (b), the temperature is overshooted to a high temperature of T1 (about 1155 to 1190 ° C.) and then lowered to T2 to perform thermal cleaning in the furnace. It is believed that this removes impurities from the furnace and the substrate 10. Further, as shown in FIG. 3, when the temperature is lower than 1140 ° C., a large number of pits are generated on the surface of the AlN layer. T2 is set to 1140 ° C. to suppress pits. The impurities may not be removed by cleaning the substrate 10 and may remain, and may adhere after cleaning and may be mixed into the furnace from the outside of the furnace. Impurities are, for example, impurities such as silicon-based, ammonia-based, organic-based, sulfuric acid-based, and metal-based. Since the nitride semiconductor layer 11 is grown after removing such impurities by thermal cleaning, it is presumed that the impurities contained in the nitride semiconductor layer 11 are reduced and the defect density is also reduced.

次に本発明の実施例について説明する。実施例１では、図１（ｂ）に示したような温度プロファイルを用いて、図１（ａ）の半導体基板１００を製造する。 Next, examples of the present invention will be described. In Example 1, the semiconductor substrate 100 of FIG. 1 (a) is manufactured using the temperature profile as shown in FIG. 1 (b).

（半導体基板）
図１（ａ）において説明したように、半導体基板１００は、基板１０および窒化物半導体層１１を含む。基板１０は例えば炭化シリコン（ＳｉＣ）の絶縁基板である。窒化物半導体層１１はＡｌＮの核生成層１２、ＧａＮ層１４、ＡｌＧａＮの電子供給層１６およびＧａＮのキャップ層１８を含む。各層の厚さは例えば表１に示したものである。 (Semiconductor substrate)
As described in FIG. 1A, the semiconductor substrate 100 includes a substrate 10 and a nitride semiconductor layer 11. The substrate 10 is, for example, an insulating substrate made of silicon carbide (SiC). The nitride semiconductor layer 11 includes an AlN nucleation layer 12, a GaN layer 14, an AlGaN electron supply layer 16, and a GaN cap layer 18. The thickness of each layer is shown in Table 1, for example.

（半導体基板の製造方法）
次に半導体基板１００の製造方法を説明する。ウェハ状態の基板１０をＭＯＣＶＤ装置の炉内のサセプタに配置し、炉内のサーマルクリーニングを行った後、ＭＯＣＶＤ法により窒化物半導体層１１をエピタキシャル成長する。表１に示した成長条件、および図１（ｂ）に示した温度プロファイルを用いる。炉内の温度制御は実験と同様にＰＩＤ制御により行う。 (Manufacturing method of semiconductor substrate)
Next, a method of manufacturing the semiconductor substrate 100 will be described. The wafer-state substrate 10 is placed on the susceptor in the furnace of the MOCVD apparatus, the inside of the furnace is thermally cleaned, and then the nitride semiconductor layer 11 is epitaxially grown by the MOCVD method. The growth conditions shown in Table 1 and the temperature profile shown in FIG. 1 (b) are used. The temperature inside the furnace is controlled by PID control as in the experiment.

図１（ｂ）に示すように、初めに基板１０の温度をＴ０（第４の温度、例えば２５〜３０℃）からＴ１（第２の温度、例えば１１５０〜１１９０℃）まで上昇させる。炉内はＨ_２ガス雰囲気であり、圧力は例えば１００Ｔｏｒｒとする。温度がＴ２（第１の温度）に到達してからＴ１になるまでの時間（図１（ｂ）のｍ１〜ｍ２）は例えば５分である。温度Ｔ１の状態を例えば１０秒以上、６分以下の時間維持する。次に、例えば５分かけて、温度をＴ１からＴ２（第１の温度、例えば１１４０℃）に低下させる。Ｔ２の状態をｍ３〜ｍ４の期間（例えば５〜１０分程度）にわたって維持する。維持時間が１０分以上の場合、ＳｉＣの炭素が水素と反応し離脱することで、基板１０の表面が荒れてしまう。また、Ｔ２での維持時間は３分以上とすることが好ましい。それは、本発明者の検討結果から、維持時間が３分未満の場合には、ＡｌＮの核生成層１２上にピットが顕著に発生することが確認されているからである。なお、Ｔ２には１１４０℃±５℃程度のばらつきが生じてもよい。このように１４分以上、２７分以下の時間、炉内の温度をＴ２以上に維持することで、サーマルクリーニングを行う。 As shown in FIG. 1 (b), the temperature of the substrate 10 is first raised from T0 (fourth temperature, for example 25-30 ° C.) to T1 (second temperature, for example 1150 to 1190 ° C.). Furnace is an atmosphere of _{H 2} gas, the pressure is, for example, 100 Torr. The time from when the temperature reaches T2 (first temperature) to when it reaches T1 (m1 to m2 in FIG. 1B) is, for example, 5 minutes. The state of the temperature T1 is maintained for a time of, for example, 10 seconds or more and 6 minutes or less. The temperature is then lowered from T1 to T2 (first temperature, eg 1140 ° C.) over, for example, 5 minutes. The state of T2 is maintained for a period of m3 to m4 (for example, about 5 to 10 minutes). When the maintenance time is 10 minutes or more, the carbon of SiC reacts with hydrogen and is separated, so that the surface of the substrate 10 becomes rough. Further, the maintenance time at T2 is preferably 3 minutes or more. This is because it has been confirmed from the results of the study by the present inventor that pits are remarkably generated on the nucleation layer 12 of AlN when the maintenance time is less than 3 minutes. In addition, T2 may have a variation of about 1140 ° C. ± 5 ° C. Thermal cleaning is performed by maintaining the temperature in the furnace at T2 or higher for a time of 14 minutes or longer and 27 minutes or shorter in this way.

温度をＴ２からＴ３（第３の温度、例えば１１００℃）まで低下させる。表１に示したようにＴＭＡおよびＮＨ_３を炉内に供給し、例えば厚さ１５ｎｍのＡｌＮの核生成層１２を基板１０の上にエピタキシャル成長する。温度をＴ３からＴ４（第５の温度、例えば１０６０℃）に低下させる。表１に示したように、ＴＭＧおよびＮＨ_３を炉内に供給し、例えば厚さ０．７５μｍのＧａＮ層１４を核生成層１２の上にエピタキシャル成長する。さらにＧａＮ層１４の上に、電子供給層１６およびキャップ層１８をエピタキシャル成長する。以上の工程により、半導体基板１００を形成する。 The temperature is lowered from T2 to T3 (third temperature, eg 1100 ° C.). As shown in Table 1, TMA and NH ₃ are supplied into the furnace, and for example, an AlN nucleation layer 12 having a thickness of 15 nm is epitaxially grown on the substrate 10. The temperature is lowered from T3 to T4 (fifth temperature, eg 1060 ° C.). As shown in Table 1, TMG and NH ₃ are supplied into the furnace, and for example, a 0.75 μm-thick GaN layer 14 is epitaxially grown on the nucleation layer 12. Further, the electron supply layer 16 and the cap layer 18 are epitaxially grown on the GaN layer 14. The semiconductor substrate 100 is formed by the above steps.

図４はＨＥＭＴ１１０を例示する断面図である。図４に示すように、半導体基板１００の上にソース電極２０、ドレイン電極２２およびゲート電極２４を設け、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）１１０を形成することもできる。 FIG. 4 is a cross-sectional view illustrating HEMT 110. As shown in FIG. 4, a source electrode 20, a drain electrode 22, and a gate electrode 24 may be provided on the semiconductor substrate 100 to form a high electron mobility transistor (HEMT) 110.

図５（ａ）は比較例１における温度プロファイルを示す図である。図５（ａ）に示すように、比較例１においては、室温Ｔ０から例えば１１５０℃程度のＴ１ａまで温度を上昇させ、Ｔ１ａからＴ２まで温度を低下させる。Ｔ１ａはＴ２より１０℃ほど高いが、実施例１のＴ１より低い。このため比較例１によれば、炉内のサーマルクリーニングが不十分であり、基板１０に多くの不純物が残留する。また、Ｔ１ａの温度では、基板１０の洗浄で除去されない不純物が残留してしまう。したがって窒化物半導体層１１に不純物が混入し、Ｄ／Ｌ比が大きくなる。 FIG. 5A is a diagram showing a temperature profile in Comparative Example 1. As shown in FIG. 5A, in Comparative Example 1, the temperature is raised from room temperature T0 to T1a of, for example, about 1150 ° C., and the temperature is lowered from T1a to T2. T1a is about 10 ° C. higher than T2, but lower than T1 in Example 1. Therefore, according to Comparative Example 1, the thermal cleaning in the furnace is insufficient, and many impurities remain on the substrate 10. Further, at the temperature of T1a, impurities that are not removed by cleaning the substrate 10 remain. Therefore, impurities are mixed in the nitride semiconductor layer 11, and the D / L ratio becomes large.

実施例１によれば、基板１０の温度を、Ｔ２よりも１５℃以上、５０℃以下高い温度Ｔ１まで上昇させ、その後Ｔ１より低いＴ２まで低下させ、Ｔ２の状態を維持する。これにより炉内のサーマルクリーニングを行う。温度をＴ１までオーバーシュートすることで、炉および基板１０から不純物を除去することができる。Ｔ１とＴ２との温度差を１５℃以上、５０℃以下とすることで、不純物の除去が効果的に行われる。サーマルクリーニング後に窒化物半導体層１１を成長するため、窒化物半導体層１１への不純物の混入が抑制される。これにより不純物に起因する窒化物半導体層１１の欠陥が抑制され、電子トラップが少なくなる。したがって図２に示したように、半導体基板１００のシート抵抗のＤ／Ｌ比を例えば１．０１０以上、１．０４０以下の範囲内とすることができる。 According to the first embodiment, the temperature of the substrate 10 is raised to a temperature T1 which is 15 ° C. or higher and 50 ° C. or lower higher than T2, and then lowered to T2 which is lower than T1 to maintain the state of T2. As a result, the inside of the furnace is thermally cleaned. By overshooting the temperature to T1, impurities can be removed from the furnace and the substrate 10. By setting the temperature difference between T1 and T2 to 15 ° C. or higher and 50 ° C. or lower, impurities can be effectively removed. Since the nitride semiconductor layer 11 grows after thermal cleaning, the mixing of impurities into the nitride semiconductor layer 11 is suppressed. As a result, defects in the nitride semiconductor layer 11 caused by impurities are suppressed, and electron traps are reduced. Therefore, as shown in FIG. 2, the D / L ratio of the sheet resistance of the semiconductor substrate 100 can be set within the range of, for example, 1.010 or more and 1.040 or less.

Ｔ２を１１４０℃とする場合、Ｔ１は１１５５℃以上かつ１１９０℃以下とする。ただし、Ｔ１を例えば１１９０℃以上としても、１１９０℃の場合に比べてサーマルクリーニングの効果は大きく変化しない。また、１１９０℃よりも高い温度の場合、ＳｉＣの基板１０が昇華されてしまうため、１１９０℃以下が好ましい。さらに、温度を上げすぎると、基板１０の温度を成長温度（Ｔ３）で安定化させるまでに時間がかかり、不純物が再び基板１０に付着する恐れがある。そこでＴ１とＴ２との温度差を１５〜５０℃とすることで、基板１０の温度がＴ３で速やかに安定化し、不純物の再付着を抑制することができる。また、Ｔ１とＴ２との温度差は例えば１５℃以上、２０℃以上、２５℃以上、４０℃以下、４５℃以下、５０℃以下とすることができる。 When T2 is 1140 ° C, T1 is 1155 ° C or higher and 1190 ° C or lower. However, even if T1 is set to, for example, 1190 ° C. or higher, the effect of thermal cleaning does not change significantly as compared with the case of 1190 ° C. Further, when the temperature is higher than 1190 ° C., the SiC substrate 10 is sublimated, so that the temperature is preferably 1190 ° C. or lower. Further, if the temperature is raised too much, it takes time to stabilize the temperature of the substrate 10 at the growth temperature (T3), and impurities may adhere to the substrate 10 again. Therefore, by setting the temperature difference between T1 and T2 to 15 to 50 ° C., the temperature of the substrate 10 can be quickly stabilized at T3, and the reattachment of impurities can be suppressed. The temperature difference between T1 and T2 can be, for example, 15 ° C. or higher, 20 ° C. or higher, 25 ° C. or higher, 40 ° C. or lower, 45 ° C. or lower, and 50 ° C. or lower.

図５（ｂ）は比較例２における温度プロファイルを示す図である。図５（ｂ）に示すように、比較例２においては、基板１０の温度をＴ２に維持せず、Ｔ１からＴ３まで継続的に低下させる。これにより工程の時間を短縮することができる。しかし図５（ｂ）に破線で示すように、Ｔ１からＴ３までの温度変化のレートを大きくして急激に温度変化させると、温度がＴ３よりも下向きにオーバーシュートし、温度をＴ３で安定化させるまでに長い時間がかかる。温度の安定化までに基板１０に不純物が再付着してしまう。また、図５（ｂ）に実線で示すように、Ｔ１からＴ３までの温度変化のレートを小さくすると、低温側へのオーバーシュートは抑制される。しかしＴ２からＴ３まで低下するまでの時間（ｍ４〜ｍ５）が長くなり、基板１０に不純物が再付着してしまう。この結果、不純物が窒化物半導体層１１に混入する。 FIG. 5B is a diagram showing a temperature profile in Comparative Example 2. As shown in FIG. 5B, in Comparative Example 2, the temperature of the substrate 10 is not maintained at T2, but is continuously lowered from T1 to T3. As a result, the process time can be shortened. However, as shown by the broken line in FIG. 5 (b), when the rate of temperature change from T1 to T3 is increased and the temperature is suddenly changed, the temperature overshoots downward from T3 and the temperature is stabilized at T3. It takes a long time to get it done. Impurities will reattach to the substrate 10 by the time the temperature stabilizes. Further, as shown by a solid line in FIG. 5B, when the rate of temperature change from T1 to T3 is reduced, overshoot to the low temperature side is suppressed. However, the time (m4 to m5) until the temperature decreases from T2 to T3 becomes long, and impurities reattach to the substrate 10. As a result, impurities are mixed in the nitride semiconductor layer 11.

温度の低温側へのオーバーシュート、および不純物の再付着の抑制のため、図１（ｂ）に示したように、温度をＴ１からＴ２に変化させた後、Ｔ２に維持することが好ましい。また、Ｔ１からＴ２への温度変化のレートは、例えば４〜６分で５０℃の温度変化が達成できる程度、すなわち８．３℃／分以上、１２．５℃／分以下とすることが好ましい。これにより温度を成長温度Ｔ３で速やかに安定させ、基板１０への不純物の再付着を抑制することができる。レートが高い場合、つまりＴ１が高すぎると、炉の側壁などから不純物が剥離し、窒化物半導体層１１に入り、欠陥になると考えられる。Ｔ３での安定化のため、基板１０の温度をＴ２に維持する時間は例えば３分以上が好ましく、４分以上、５分以上としてもよい。なお、工程の時間短縮のために維持時間は６分以下とすることが好ましい。６分以上維持する場合、周辺の部材からの不純物が発生する可能性が高まるため、維持時間は６分以下がよい。 As shown in FIG. 1 (b), it is preferable to change the temperature from T1 to T2 and then maintain it at T2 in order to overshoot the temperature to the low temperature side and suppress the reattachment of impurities. The rate of temperature change from T1 to T2 is preferably such that a temperature change of 50 ° C. can be achieved in 4 to 6 minutes, that is, 8.3 ° C./min or more and 12.5 ° C./min or less. .. As a result, the temperature can be quickly stabilized at the growth temperature T3, and the reattachment of impurities to the substrate 10 can be suppressed. If the rate is high, that is, if T1 is too high, impurities are separated from the side wall of the furnace and enter the nitride semiconductor layer 11, which is considered to be a defect. For stabilization at T3, the time for maintaining the temperature of the substrate 10 at T2 is preferably, for example, 3 minutes or more, and may be 4 minutes or more, 5 minutes or more. The maintenance time is preferably 6 minutes or less in order to shorten the process time. When the maintenance time is 6 minutes or more, the possibility that impurities from the surrounding members are generated increases, so the maintenance time is preferably 6 minutes or less.

核生成層１２の成長の開始前（図１（ａ）の時間ｍ５の前）に、基板１０の温度を例えば１５分以上の時間にわたってＴ２以上とすることが好ましい。これにより炉内のサーマルクリーニングを十分に行い、不純物を効果的に除去することができる。例えばＴ１からＴ２への昇温にかかる時間は５分、温度をＴ２に維持する時間は０〜７分、１１４０℃への降下にかかる時間は５分、１１４０℃での維持時間を５〜１０分とする。これにより基板１０の温度が１５〜２７分程度の時間にわたって１１４０℃以上の温度に維持された後、成長温度である１１００℃となる。なお、ヒータ、熱電対、サセプタの状態により時間はばらつくが、１５〜２７分の時間が確保されればよい。温度をＴ２以上とする時間は例えば２０分以上、３０分以下、３５分以下などでもよい。 Before the start of growth of the nucleation layer 12 (before the time m5 in FIG. 1A), the temperature of the substrate 10 is preferably T2 or higher for a time of, for example, 15 minutes or longer. As a result, the thermal cleaning inside the furnace can be sufficiently performed and impurities can be effectively removed. For example, it takes 5 minutes to raise the temperature from T1 to T2, 0 to 7 minutes to maintain the temperature at T2, 5 minutes to lower the temperature to 1140 ° C, and 5 to 10 to maintain the temperature at 1140 ° C. Minutes. As a result, the temperature of the substrate 10 is maintained at a temperature of 1140 ° C. or higher for a time of about 15 to 27 minutes, and then reaches a growth temperature of 1100 ° C. The time varies depending on the conditions of the heater, thermocouple, and susceptor, but it is sufficient to secure a time of 15 to 27 minutes. The time for setting the temperature to T2 or more may be, for example, 20 minutes or more, 30 minutes or less, 35 minutes or less, and the like.

基板１０の温度をＴ１に維持する時間は例えば７分以下が好ましい。高温のＴ１に長時間維持すると工程の時間が長くなり、炉の稼働効率が低下し、ヒータの消耗も大きくなる。また温度をＴ１に維持する時間が例えば１分以下などの短時間でも不純物除去の効果が得られる。したがって工程の時間短縮および不純物除去のため、温度をＴ１に維持する時間は７分以下でよく、例えば１０秒以上、３０秒以上、１分以上、３分以下、５分以下、８分以下、１０分以下などでもよい。 The time for maintaining the temperature of the substrate 10 at T1 is preferably, for example, 7 minutes or less. If it is maintained at a high temperature of T1 for a long time, the process time becomes long, the operating efficiency of the furnace decreases, and the consumption of the heater also increases. Further, the effect of removing impurities can be obtained even for a short time such as 1 minute or less for maintaining the temperature at T1. Therefore, in order to shorten the process time and remove impurities, the time for maintaining the temperature at T1 may be 7 minutes or less, for example, 10 seconds or more, 30 seconds or more, 1 minute or more, 3 minutes or less, 5 minutes or less, 8 minutes or less, It may be 10 minutes or less.

図６は比較例３における温度プロファイルを示す図である。Ｔ１からＴ２までの温度変化のレートを大きくすることで、工程の時間を短縮することができる。しかし、図６に破線で示すように温度がＴ２よりも低温側にオーバーシュートし、Ｔ２未満の温度Ｔ２ａに達してしまう。この結果、Ｔ２への安定化に時間がかかり、基板１０に不純物が付着してしまう。また、温度の急激な変化により炉壁から不純物が拡散し、基板１０に再付着する恐れもある。前述のように、温度の低温側へのオーバーシュート、および不純物の再付着の抑制のため、Ｔ１からＴ２への温度変化のレートは、例えば４〜６分で５０℃の温度変化が達成できる程度、すなわち８．３℃／分以上、１２．５℃／分以下とすることが好ましい。 FIG. 6 is a diagram showing a temperature profile in Comparative Example 3. By increasing the rate of temperature change from T1 to T2, the time of the process can be shortened. However, as shown by the broken line in FIG. 6, the temperature overshoots to a lower temperature side than T2 and reaches a temperature T2a lower than T2. As a result, it takes time to stabilize to T2, and impurities adhere to the substrate 10. In addition, impurities may diffuse from the furnace wall due to a sudden change in temperature and reattach to the substrate 10. As described above, in order to overshoot the temperature to the low temperature side and suppress the reattachment of impurities, the rate of temperature change from T1 to T2 is such that a temperature change of 50 ° C. can be achieved in, for example, 4 to 6 minutes. That is, it is preferably 8.3 ° C./min or more and 12.5 ° C./min or less.

サーマルクリーニングの温度は変更可能である。Ｔ２は例えば１１４０℃以上かつ１１５０℃以下とすることができる。Ｔ１は例えば１１５５℃以上かつ１１９０℃以下とすることができる。Ｔ１を１１５５℃以上、Ｔ２を１１４０℃以上とすることで、不純物の付着を効果的に抑制することができる。前述のように１１９０℃以上の高温にしてもサーマルクリーニングの効果が大きくならず、また温度変化に時間がかかる。工程の時間を短縮するため、Ｔ１は１１９０℃以下が好ましい。 The temperature of the thermal cleaning can be changed. T2 can be, for example, 1140 ° C. or higher and 1150 ° C. or lower. T1 can be, for example, 1155 ° C. or higher and 1190 ° C. or lower. By setting T1 to 1155 ° C. or higher and T2 to 1140 ° C. or higher, the adhesion of impurities can be effectively suppressed. As described above, the effect of thermal cleaning does not increase even at a high temperature of 1190 ° C. or higher, and it takes time to change the temperature. T1 is preferably 1190 ° C. or lower in order to shorten the process time.

Ｔ１およびＴ２は基板１０に不純物が付着しにくい温度であり、Ｔ２未満〜Ｔ３は基板１０に不純物が付着する恐れのある温度である。実施例１では、Ｔ２を例えば１１４０℃〜１１５０℃以下、Ｔ１を例えば１１５５℃〜１１９０℃以下とし、ＳｉＣの基板１０から不純物を除去し、窒化物半導体層１１を成長する。これにより、不純物の混入を効果的に抑制した半導体基板１００を形成し、さらに図４に示したようにＨＥＭＴ１１０を形成することができる。窒化物半導体層１１は例えばＡｌＮ、ＧａＮおよびＡｌＧａＮの少なくとも１つを含む。例えばＡｌＮの核生成層１２、ＧａＮ層１４およびＡｌＧａＮの電子供給層１６が基板１０上に形成される。また、後述のように窒化物半導体層１１は、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）などを含んでもよい。 T1 and T2 are temperatures at which impurities are unlikely to adhere to the substrate 10, and temperatures below T2 to T3 are temperatures at which impurities may adhere to the substrate 10. In Example 1, T2 is set to, for example, 1140 ° C. to 1150 ° C. or lower, T1 is set to, for example, 1155 ° C. to 1190 ° C. or lower, impurities are removed from the SiC substrate 10, and the nitride semiconductor layer 11 is grown. As a result, the semiconductor substrate 100 in which the mixing of impurities is effectively suppressed can be formed, and the HEMT 110 can be further formed as shown in FIG. The nitride semiconductor layer 11 contains, for example, at least one of AlN, GaN and AlGaN. For example, an AlN nucleation layer 12, a GaN layer 14, and an AlGaN electron supply layer 16 are formed on the substrate 10. Further, as will be described later, the nitride semiconductor layer 11 may contain indium nitride (InN), indium gallium nitride (InGaN), and the like.

Ｔ２は、核生成層１２の成長温度であるＴ３より４０℃以上高い。基板１０の温度をＴ３より高温のＴ２で維持し、かつより高温のＴ１に到達させることで、サーマルクリーニングの効果が大きくなり、不純物の付着を効果的に抑制することができる。また、Ｔ１より低くＴ３より高いＴ２で基板１０の温度を維持した後にＴ３に低下させるため、温度がＴ３で速やかに安定化する。Ｔ２が高ければ不純物を効果的に除去することができるが、Ｔ３における安定化に時間がかかる。またＴ２が低すぎると不純物を十分に除去することが難しい。このためＴ２とＴ３との温度差は、４０℃以上、５０℃以下であることが好ましく、例えば３０℃以上、６０℃以下でもよい。 T2 is 40 ° C. or higher higher than T3, which is the growth temperature of the nucleation layer 12. By maintaining the temperature of the substrate 10 at T2, which is higher than T3, and reaching T1 at a higher temperature, the effect of thermal cleaning is enhanced, and the adhesion of impurities can be effectively suppressed. Further, since the temperature of the substrate 10 is maintained at T2 lower than T1 and higher than T3 and then lowered to T3, the temperature stabilizes quickly at T3. If T2 is high, impurities can be effectively removed, but stabilization in T3 takes time. Further, if T2 is too low, it is difficult to sufficiently remove impurities. Therefore, the temperature difference between T2 and T3 is preferably 40 ° C. or higher and 50 ° C. or lower, and may be, for example, 30 ° C. or higher and 60 ° C. or lower.

温度のＰＩＤ制御に用いる熱電対は、例えば炉内のサセプタなどウェハの近くに配置する。また、ＰＩＤ制御以外のフィードバック制御を用いて温度を制御してもよい。 The thermocouple used for temperature PID control is arranged near the wafer, for example, a susceptor in a furnace. Further, the temperature may be controlled by using feedback control other than PID control.

実施例２はＴ０からＴ１までの温度上昇のレートを変更する例である。図７（ａ）は実施例２における温度プロファイルを示す図である。実施例１と同じ部分については説明を省略する。図７（ａ）に示すように、Ｔ０からＴ２までの温度上昇のレートは、Ｔ２からＴ１までの温度上昇のレートよりも大きい。実施例２によれば、Ｔ２からＴ１への昇温レートが小さいため、温度のＴ１以上へのオーバーシュートが抑制され、所望の温度であるＴ１に到達することができる。これにより工程の時間を短縮し、炉の稼働率の向上、ヒータの消耗の抑制などが可能となる。Ｔ０〜Ｔ２のレートは例えば６０℃／分、Ｔ２〜Ｔ１のレートは例えば１０℃／分である。 The second embodiment is an example of changing the rate of temperature rise from T0 to T1. FIG. 7A is a diagram showing a temperature profile in Example 2. The same part as in Example 1 will be omitted. As shown in FIG. 7A, the rate of temperature rise from T0 to T2 is higher than the rate of temperature rise from T2 to T1. According to the second embodiment, since the temperature rise rate from T2 to T1 is small, overshoot of the temperature to T1 or higher is suppressed, and the desired temperature of T1 can be reached. As a result, the process time can be shortened, the operating rate of the furnace can be improved, and the consumption of the heater can be suppressed. The rate of T0 to T2 is, for example, 60 ° C./min, and the rate of T2 to T1 is, for example, 10 ° C./min.

図１（ｂ）に示したように、実施例１においてはＴ２からＴ１に温度上昇させる時間ｍ１〜ｍ２と、Ｔ１からＴ２に温度降下させる時間ｍ２〜ｍ３とは同じである。実施例３においては、これらの時間を異ならせる。図７（ｂ）は実施例３における温度プロファイルを示す図である。実施例１と同じ部分については説明を省略する。図７（ａ）に示すように、Ｔ２からＴ１に温度上昇させる時間ｍ１〜ｍ２は短く、例えば５分であり、温度変化のレートは例えば１０℃／分である。Ｔ１からＴ２に温度降下させる時間ｍ２〜ｍ３は長く、例えば６分であり、温度変化のレートは例えば８．３℃／分である。Ｔ２に維持する時間ｍ３〜ｍ４は例えば３分以上である。実施例３によれば、実施例１と同様に、不純物を除去し、窒化物半導体層１１への不純物の混入を抑制することができる。またＴ１からＴ２への温度降下の時間をＴ２からＴ１までの温度上昇の時間より長くすることで、Ｔ２およびＴ３での温度の安定化が速やかに行われ、不純物の除去および基板１０への再付着を効果的に抑制することができる。 As shown in FIG. 1 (b), in the first embodiment, the time m1 to m2 for raising the temperature from T2 to T1 and the time m2 to m3 for lowering the temperature from T1 to T2 are the same. In Example 3, these times are different. FIG. 7B is a diagram showing a temperature profile in Example 3. The same part as in Example 1 will be omitted. As shown in FIG. 7A, the time m1 to m2 for raising the temperature from T2 to T1 is short, for example, 5 minutes, and the rate of temperature change is, for example, 10 ° C./min. The time m2 to m3 for lowering the temperature from T1 to T2 is long, for example, 6 minutes, and the rate of temperature change is, for example, 8.3 ° C./min. The time m3 to m4 maintained at T2 is, for example, 3 minutes or more. According to the third embodiment, as in the first embodiment, impurities can be removed and contamination of the nitride semiconductor layer 11 with impurities can be suppressed. Further, by making the time of the temperature drop from T1 to T2 longer than the time of the temperature rise from T2 to T1, the temperature at T2 and T3 is quickly stabilized, impurities are removed, and the substrate 10 is re-processed. Adhesion can be effectively suppressed.

実施例１から３において、基板１０はＳｉＣで形成されている。基板１０はＳｉＣ以外に、シリコン（Ｓｉ）またはサファイアの基板でもよい。温度Ｔ２〜Ｔ１のサーマルクリーニングにより基板１０から不純物を除去し、窒化物半導体層１１への不純物の混入を抑制することができる。 In Examples 1 to 3, the substrate 10 is made of SiC. The substrate 10 may be a silicon (Si) or sapphire substrate in addition to SiC. Impurities can be removed from the substrate 10 by thermal cleaning at temperatures T2 to T1 and contamination of the nitride semiconductor layer 11 with impurities can be suppressed.

窒化物半導体層１１はＡｌＮの核生成層１２、ＧａＮ層１４およびＡｌＧａＮの電子供給層１６を含む。実施例１から３によれば、窒化物半導体層１１への不純物の混入を抑制し、電子トラッピング欠陥などが少なく、特性の安定したＨＥＭＴを形成することができる。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。半導体基板１００を用いて図４に示したようにＨＥＭＴ１１０を形成してもよいし、ＨＥＭＴ以外の半導体素子を形成してもよい。 The nitride semiconductor layer 11 includes an AlN nucleation layer 12, a GaN layer 14, and an AlGaN electron supply layer 16. According to Examples 1 to 3, it is possible to suppress the mixing of impurities into the nitride semiconductor layer 11 and to form a HEMT having stable characteristics with few electron trapping defects and the like. Nitride semiconductors are semiconductors containing nitrogen (N), such as gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium nitride (InN), and indium gallium nitride (AlInGaN). )and so on. The semiconductor substrate 100 may be used to form the HEMT 110 as shown in FIG. 4, or a semiconductor element other than the HEMT may be formed.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the examples of the present invention have been described in detail above, the present invention is not limited to such specific examples, and various modifications and modifications are made within the scope of the gist of the present invention described in the claims. It can be changed.

（付記１）
水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、
前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、
前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、
前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、
前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法。
（付記２）
前記基板の温度を前記第１の温度に維持する時間は３分以上、１０分以下である付記１に記載の半導体基板の製造方法。
（付記３）
前記第２の温度は１１５５℃以上かつ１１９０℃以下であり、
前記第１の温度は１１４０℃以上かつ１１５０℃以下である付記１に記載の半導体基板の製造方法。
（付記４）
前記第３の温度は前記第１の温度より４０℃以上低く、
前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層の少なくとも１つを含む付記１に記載の半導体基板の製造方法。
（付記５）
前記基板の温度を、前記第２の温度から前記第１の温度に向けて、８．３℃／分以上、かつ１２．５℃／分以下のレートで変化させる付記１に記載の半導体基板の製造方法。
（付記６）
前記基板の温度を前記第２の温度まで上昇させる工程において、前記基板の温度を前記第１の温度より低い第４の温度から前記第１の温度まで上昇させるレートは、前記第１の温度から前記第２の温度まで上昇させるレートより大きい付記１に記載の半導体基板の製造方法。
（付記７）
前記第２の温度まで上昇させる工程と前記第１の温度に所定の時間維持する工程とは、前記基板の表面をクリーニングする工程である付記１に記載の半導体基板の製造方法。
（付記８）
前記窒化物半導体層が形成された前記半導体基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上、１．０４０以下である付記１に記載の半導体基板の製造方法。
（付記９）
前記窒化物半導体層を形成する工程の開始前に１５分以上の時間にわたって、前記基板の温度は前記第１の温度以上である付記１に記載の半導体基板の製造方法。
（付記１０）
前記基板の温度を前記第２の温度に維持する時間は７分以下である付記１に記載の半導体基板の製造方法。
（付記１１）
前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層を含み、
前記第１の温度より低い第３の温度において、前記基板の上に前記窒化アルミニウム層を成長し、
前記第３の温度より低い第５の温度において、前記窒化ガリウム層および前記窒化アルミニウムガリウム層を成長する付記１に記載の半導体基板の製造方法。
（付記１２）
前記基板の温度を前記第２の温度まで上昇させる工程において前記第１の温度から前記第２の温度に上昇させるまでの時間は、前記第２の温度から前記第１の温度に低下させるまでの時間よりも短い付記１に記載の半導体基板の製造方法。
（付記１３）
炭化シリコン上に形成された窒化アルミニウム層と、
前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、
前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板。 (Appendix 1)
The process of raising the temperature of the substrate to the first temperature in a hydrogen gas atmosphere,
A step of raising the temperature of the substrate to a second temperature higher than the first temperature within a range of 15 ° C. or higher and 50 ° C. or lower.
A step of lowering the temperature from the second temperature to the first temperature and maintaining the first temperature for a predetermined time.
A step of lowering the temperature of the substrate from the first temperature to a third temperature lower than the first temperature, and
A method for manufacturing a semiconductor substrate, in which a step of forming a nitride semiconductor layer on the substrate by the MOCVD method at the third temperature is carried out in order after the step of lowering the temperature to the third temperature.
(Appendix 2)
The method for manufacturing a semiconductor substrate according to Appendix 1, wherein the time for maintaining the temperature of the substrate at the first temperature is 3 minutes or more and 10 minutes or less.
(Appendix 3)
The second temperature is 1155 ° C. or higher and 1190 ° C. or lower.
The method for manufacturing a semiconductor substrate according to Appendix 1, wherein the first temperature is 1140 ° C. or higher and 1150 ° C. or lower.
(Appendix 4)
The third temperature is 40 ° C. or more lower than the first temperature,
The method for manufacturing a semiconductor substrate according to Appendix 1, wherein the nitride semiconductor layer includes at least one of an aluminum nitride layer, a gallium nitride layer, and an aluminum gallium nitride layer.
(Appendix 5)
The semiconductor substrate according to Appendix 1, wherein the temperature of the substrate is changed from the second temperature to the first temperature at a rate of 8.3 ° C./min or more and 12.5 ° C./min or less. Production method.
(Appendix 6)
In the step of raising the temperature of the substrate to the second temperature, the rate of raising the temperature of the substrate from the fourth temperature lower than the first temperature to the first temperature is from the first temperature. The method for manufacturing a semiconductor substrate according to Appendix 1, which is larger than the rate at which the temperature is raised to the second temperature.
(Appendix 7)
The method for manufacturing a semiconductor substrate according to Appendix 1, wherein the step of raising the temperature to the second temperature and the step of maintaining the first temperature for a predetermined time are steps of cleaning the surface of the substrate.
(Appendix 8)
The method for manufacturing a semiconductor substrate according to Appendix 1, wherein the sheet resistance ratio (D / L ratio) of the semiconductor substrate on which the nitride semiconductor layer is formed is 1.010 or more and 1.040 or less.
(Appendix 9)
The method for manufacturing a semiconductor substrate according to Appendix 1, wherein the temperature of the substrate is equal to or higher than the first temperature for a time of 15 minutes or more before the start of the step of forming the nitride semiconductor layer.
(Appendix 10)
The method for manufacturing a semiconductor substrate according to Appendix 1, wherein the time for maintaining the temperature of the substrate at the second temperature is 7 minutes or less.
(Appendix 11)
The nitride semiconductor layer includes an aluminum nitride layer, a gallium nitride layer, and an aluminum gallium nitride layer.
At a third temperature, which is lower than the first temperature, the aluminum nitride layer is grown on the substrate.
The method for manufacturing a semiconductor substrate according to Appendix 1, wherein the gallium nitride layer and the aluminum gallium nitride layer are grown at a fifth temperature lower than the third temperature.
(Appendix 12)
In the step of raising the temperature of the substrate to the second temperature, the time from the first temperature to the second temperature is from the second temperature to the first temperature. The method for manufacturing a semiconductor substrate according to Appendix 1, which is shorter than the time.
(Appendix 13)
An aluminum nitride layer formed on silicon carbide and
It has a substrate made of a nitride semiconductor layer formed on the aluminum nitride layer, and has.
A semiconductor substrate having a sheet resistance ratio (D / L ratio) of the substrate of 1.010 or more and 1.040 or less.

１０基板
１１窒化物半導体層
１２核生成層
１４ＧａＮ層
１６電子供給層
１８キャップ層
２０ソース電極
２２ドレイン電極
２４ゲート電極
１００半導体基板
１１０ＨＥＭＴ 10 Substrate 11 Nitride semiconductor layer 12 Nucleation layer 14 GaN layer 16 Electron supply layer 18 Cap layer 20 Source electrode 22 Drain electrode 24 Gate electrode 100 Semiconductor substrate 110 HEMT

Claims

The process of raising the temperature of the substrate to the first temperature in a hydrogen gas atmosphere,
A step of raising the temperature of the substrate to a second temperature higher than the first temperature within a range of 15 ° C. or higher and 50 ° C. or lower.
A step of lowering the temperature from the second temperature to the first temperature and maintaining the first temperature for a predetermined time.
A step of lowering the temperature of the substrate from the first temperature to a third temperature lower than the first temperature, and
After the step of lowering to the third temperature, the step of forming the nitride semiconductor layer on the substrate by the MOCVD method at the third temperature is carried out in order.
A method for manufacturing a semiconductor substrate, in which the temperature of the substrate is changed from the second temperature to the first temperature at a rate of 8.3 ° C./min or more and 12.5 ° C./min or less.

The process of raising the temperature of the substrate to the first temperature in a hydrogen gas atmosphere,
A step of raising the temperature of the substrate to a second temperature higher than the first temperature within a range of 15 ° C. or higher and 50 ° C. or lower.
A step of lowering the temperature from the second temperature to the first temperature and maintaining the first temperature for a predetermined time.
A step of lowering the temperature of the substrate from the first temperature to a third temperature lower than the first temperature, and
After the step of lowering to the third temperature, the step of forming the nitride semiconductor layer on the substrate by the MOCVD method at the third temperature is carried out in order.
In the step of raising the temperature of the substrate to the second temperature, the rate of raising the temperature of the substrate from the fourth temperature lower than the first temperature to the first temperature is from the first temperature. A method for manufacturing a semiconductor substrate having a rate higher than the rate of raising the temperature to the second temperature.

The method for manufacturing a semiconductor substrate according to claim 1 or 2 , wherein the time for maintaining the temperature of the substrate at the first temperature is 3 minutes or more and 10 minutes or less.

The second temperature is 1155 ° C. or higher and 1190 ° C. or lower.
The method for manufacturing a semiconductor substrate according to any one of claims 1 to 3, wherein the first temperature is 1140 ° C. or higher and 1150 ° C. or lower.

The third temperature is 40 ° C. or more lower than the first temperature,
The method for manufacturing a semiconductor substrate according to any one of claims 1 to 4 , wherein the nitride semiconductor layer includes at least one of an aluminum nitride layer, a gallium nitride layer, and an aluminum gallium nitride layer.

The step of raising the temperature to the second temperature and the step of maintaining the first temperature for a predetermined time are any one of claims 1 to 5 , which is a step of cleaning the surface of the substrate. Manufacturing method of semiconductor substrate.

The method according to any one of claims 1 to 6 , wherein the sheet resistance ratio (D / L ratio) of the semiconductor substrate on which the nitride semiconductor layer is formed is 1.010 or more and 1.040 or less. Manufacturing method of semiconductor substrate.

In the step of raising the temperature of the substrate to the second temperature, the rate of raising the temperature of the substrate from the fourth temperature lower than the first temperature to the first temperature is from the first temperature. The method for manufacturing a semiconductor substrate according to claim 1, wherein the rate is higher than the rate of raising the temperature to the second temperature.