JP6887320B2 - Power conversion unit drive circuit and drive method, power conversion unit, and power conversion device - Google Patents

Power conversion unit drive circuit and drive method, power conversion unit, and power conversion device Download PDF

Info

Publication number
JP6887320B2
JP6887320B2 JP2017115900A JP2017115900A JP6887320B2 JP 6887320 B2 JP6887320 B2 JP 6887320B2 JP 2017115900 A JP2017115900 A JP 2017115900A JP 2017115900 A JP2017115900 A JP 2017115900A JP 6887320 B2 JP6887320 B2 JP 6887320B2
Authority
JP
Japan
Prior art keywords
power conversion
semiconductor switching
voltage
switching element
conversion unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017115900A
Other languages
Japanese (ja)
Other versions
JP2019004558A (en
Inventor
彬 三間
彬 三間
森 和久
森  和久
大輔 松元
大輔 松元
央 上妻
央 上妻
大沼 直人
大沼  直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2017115900A priority Critical patent/JP6887320B2/en
Priority to CN201810531410.7A priority patent/CN109088531B/en
Publication of JP2019004558A publication Critical patent/JP2019004558A/en
Application granted granted Critical
Publication of JP6887320B2 publication Critical patent/JP6887320B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Description

本発明は、半導体スイッチング素子によって電力変換を行う電力変換ユニットの駆動回路および駆動方法、半導体スイッチング素子および駆動回路から構成される電力変換ユニット、並びに複数の電力変換ユニットを備える電力変換装置に関する。 The present invention relates to a drive circuit and a drive method of a power conversion unit that performs power conversion by a semiconductor switching element, a power conversion unit composed of a semiconductor switching element and a drive circuit, and a power conversion device including a plurality of power conversion units.

インバータ装置などの電力変換装置においては、半導体スイッチング素子を搭載したパワー半導体モジュール、コンデンサ、バスバー、ゲートドライブ回路などの部品を一体化した電力変換ユニットを構成し、この電力変換ユニットを複数搭載することにより出力容量の向上を図る。このような電力変換ユニットを用いることにより部品が共通化され、電力変換装置の低コスト化が可能になる。ここで、電力変換装置は、電力変換ユニットの並列数を増やすことで大容量化される。 In a power conversion device such as an inverter device, a power conversion unit in which parts such as a power semiconductor module equipped with a semiconductor switching element, a capacitor, a bus bar, and a gate drive circuit are integrated is configured, and a plurality of these power conversion units are mounted. To improve the output capacity. By using such a power conversion unit, parts can be standardized, and the cost of the power conversion device can be reduced. Here, the capacity of the power conversion device is increased by increasing the number of parallel power conversion units.

電力変換ユニットが並列接続されると、半導体スイッチング素子のゲート閾値やオン電圧などの特性のばらつきにより、半導体スイッチング素子に流れる電流値がアンバランスになる。このため、半導体スイッチング素子に流す電流を定格電流よりも小さな電流値に設定して電力変換ユニットを設計したり、多数の半導体スイッチング素子から同じような特性を持つ半導体スイッチング素子を選別して用いたりする。しかし、電力変換ユニットの並列接続による電力変換装置の大容量化や低コスト化が制限される。 When the power conversion units are connected in parallel, the current value flowing through the semiconductor switching element becomes unbalanced due to variations in characteristics such as the gate threshold value and the on-voltage of the semiconductor switching element. Therefore, a power conversion unit may be designed by setting the current flowing through the semiconductor switching element to a current value smaller than the rated current, or a semiconductor switching element having similar characteristics may be selected and used from a large number of semiconductor switching elements. To do. However, increasing the capacity and reducing the cost of the power conversion device by connecting the power conversion units in parallel is limited.

これに対し、例えば特許文献1および特許文献2に記載されるように、半導体スイッチング素子の駆動制御によって電流アンバランスを低減する従来技術が知られている。 On the other hand, as described in Patent Document 1 and Patent Document 2, for example, a conventional technique for reducing current imbalance by driving control of a semiconductor switching element is known.

特許文献1に記載される技術では、IGBTの駆動回路に可変ゲート抵抗回路を設け、複数のIGBTに流れる電流パルスの時間的なずれに応じて各可変ゲート抵抗回路を制御することにより、IGBTのターンオン・ターンオフ制御開始時における各ゲート抵抗を変化させる。 In the technique described in Patent Document 1, a variable gate resistance circuit is provided in a drive circuit of an IGBT, and each variable gate resistance circuit is controlled according to a time lag of current pulses flowing through a plurality of IGBTs. Each gate resistance at the start of turn-on / turn-off control is changed.

特許文献2に記載される技術では、半導体スイッチング素子の駆動回路における駆動制御用電源およびエミッタ電位生成用電源の各電圧を、ゲート閾値電圧とゲート閾値電圧基準値との差分に応じて等量変位する。 In the technique described in Patent Document 2, each voltage of the drive control power supply and the emitter potential generation power supply in the drive circuit of the semiconductor switching element is displaced by an equal amount according to the difference between the gate threshold voltage and the gate threshold voltage reference value. To do.

特開2014−230307号公報Japanese Unexamined Patent Publication No. 2014-230307 特開2008−178248号公報Japanese Unexamined Patent Publication No. 2008-178248

特許文献1の技術では、ゲート抵抗値が異なると、スイッチングタイミングの温度依存性が大きくなるため、電流アンバランス低減の精度あるいは信頼性の向上が難しい。 In the technique of Patent Document 1, if the gate resistance value is different, the temperature dependence of the switching timing becomes large, so that it is difficult to improve the accuracy or reliability of reducing the current imbalance.

また、特許文献2の技術では、駆動制御用電源およびエミッタ電位生成用電源の各電圧を調整するため、ゲート駆動回路の構成が複雑になるとともに、回路の調整が難しい。このため、電流アンバランス低減の精度あるいは信頼性の向上が難しい。 Further, in the technique of Patent Document 2, since each voltage of the drive control power supply and the emitter potential generation power supply is adjusted, the configuration of the gate drive circuit becomes complicated and the circuit adjustment is difficult. Therefore, it is difficult to improve the accuracy or reliability of reducing the current imbalance.

そこで、本発明は、電流アンバランス低減の精度あるいは信頼性を向上することができる電力変換ユニットの駆動回路および駆動方法、このような駆動回路を備える電力変換ユニット、並びに複数の電力変換ユニットが並列接続される電力変換装置を提供する。 Therefore, in the present invention, a drive circuit and a drive method of a power conversion unit capable of improving the accuracy or reliability of reducing current imbalance, a power conversion unit provided with such a drive circuit, and a plurality of power conversion units are arranged in parallel. Provide a power converter to be connected.

上記課題を解決するために、本発明による電力変換ユニットの駆動回路は、半導体スイッチング素子によって電力変換を行う電力変換ユニットに設けられ、半導体スイッチング素子を駆動するものであって、半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部を備え、電力変換ユニットが複数個並列接続されて、半導体スイッチング素子が並列接続される時、複数個の電力変換ユニットの各々について、駆動電圧を独立変数とし、半導体スイッチング素子の制御端子の電圧が上昇を開始してから、半導体スイッチング素子に電流が流れ始めるまでの時間であるターンオン時間を従属変数とする関数で与えられる特性マップ情報に基づいて、複数個の電力変換ユニットに共通するターンオン時間の目標値に対応する駆動電圧の目標指令が演算され、電圧可変回路部において、駆動電圧は、目標指令となるように可変制御される。 In order to solve the above problems, the drive circuit of the power conversion unit according to the present invention is provided in the power conversion unit that performs power conversion by the semiconductor switching element, drives the semiconductor switching element, and is provided to the semiconductor switching element. It is equipped with a voltage variable circuit unit that outputs the drive voltage for control, and when a plurality of power conversion units are connected in parallel and semiconductor switching elements are connected in parallel, the drive voltage is applied to each of the plurality of power conversion units. Based on the characteristic map information given by a function that uses the turn-on time as the independent variable and the turn-on time, which is the time from when the voltage of the control terminal of the semiconductor switching element starts to rise to when the current starts to flow through the semiconductor switching element, as the dependent variable. , The target command of the drive voltage corresponding to the target value of the turn-on time common to the plurality of power conversion units is calculated, and the drive voltage is variably controlled so as to be the target command in the voltage variable circuit unit.

上記課題を解決するために、本発明による電力変換ユニットの駆動方法は、半導体スイッチング素子に制御用の駆動電圧を与えて半導体スイッチング素子を駆動し、電力変換ユニットが複数個並列接続されて、半導体スイッチング素子が並列接続される時、複数個の電力変換ユニットの各々について、駆動電圧を独立変数とし、半導体スイッチング素子の制御端子の電圧が上昇を開始してから、半導体スイッチング素子に電流が流れ始めるまでの時間であるターンオン時間を従属変数とする関数で与えられる特性マップ情報に基づいて、複数個の電力変換ユニットに共通するターンオン時間の目標値に対応する駆動電圧の目標指令が演算され、駆動電圧の値を目標指令に設定する。 In order to solve the above problems, in the method of driving the power conversion unit according to the present invention, a driving voltage for control is applied to the semiconductor switching element to drive the semiconductor switching element, and a plurality of power conversion units are connected in parallel to form a semiconductor. When the switching elements are connected in parallel, the drive voltage is set as an independent variable for each of the plurality of power conversion units, and after the voltage of the control terminal of the semiconductor switching element starts to rise, the current starts to flow in the semiconductor switching element. Based on the characteristic map information given by the function whose dependent variable is the turn-on time, which is the time until, the target command of the drive voltage corresponding to the target value of the turn-on time common to a plurality of power conversion units is calculated and driven. Set the voltage value as the target command.

また、上記課題を解決するために、本発明による電力変換ユニットは、半導体スイッチング素子と、半導体スイッチング素子を駆動する駆動回路と、を備え、半導体スイッチング素子によって電力変換を行うものであって、駆動回路は、半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部を備え、電力変換ユニットが複数個並列接続されて、半導体スイッチング素子が並列接続される時、複数個の電力変換ユニットの各々について、駆動電圧を独立変数とし、半導体スイッチング素子の制御端子の電圧が上昇を開始してから、半導体スイッチング素子に電流が流れ始めるまでの時間であるターンオン時間を従属変数とする関数で与えられる特性マップ情報に基づいて、複数個の電力変換ユニットに共通するターンオン時間の目標値に対応する駆動電圧の目標指令が演算され、電圧可変回路部において、駆動電圧は、目標指令となるように可変制御される。 Further, in order to solve the above problems, the power conversion unit according to the present invention includes a semiconductor switching element and a drive circuit for driving the semiconductor switching element, and performs power conversion by the semiconductor switching element. The circuit includes a voltage variable circuit unit that outputs a control drive voltage given to the semiconductor switching element, and when a plurality of power conversion units are connected in parallel and the semiconductor switching elements are connected in parallel, a plurality of power conversions are performed. A function that uses the drive voltage as an independent variable for each unit and the turn-on time, which is the time from when the voltage at the control terminal of the semiconductor switching element starts to rise to when the current starts to flow through the semiconductor switching element, as the dependent variable. Based on the given characteristic map information, the target command of the drive voltage corresponding to the target value of the turn-on time common to a plurality of power conversion units is calculated, and the drive voltage becomes the target command in the voltage variable circuit unit. It is variably controlled to.

また、上記課題を解決するために、本発明による電力変換装置は、半導体スイッチング素子と、半導体スイッチング素子を駆動する駆動回路と、を備える電力変換ユニットが複数個並列に接続され、半導体スイッチング素子が並列接続されて構成されるものであって、複数の駆動回路の各々において設けられ、半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部と、複数の電圧可変回路部の各々に対して、駆動電圧を独立変数とし、半導体スイッチング素子の制御端子の電圧が上昇を開始してから、半導体スイッチング素子に電流が流れ始めるまでの時間であるターンオン時間を従属変数とする関数で与えられる特性マップ情報に基づいて、複数個の電力変換ユニットに共通するターンオン時間の目標値に対応する駆動電圧の目標指令を作成する共通制御部と、を備え、複数の電圧可変回路部の各々において、駆動電圧は、複数の電圧可変回路部の各々に対して共通制御部によって作成される目標指令となるように可変制御される。 Further, in order to solve the above problems, in the power conversion device according to the present invention, a plurality of power conversion units including a semiconductor switching element and a drive circuit for driving the semiconductor switching element are connected in parallel, and the semiconductor switching element is formed. Each of a voltage variable circuit unit, which is configured by being connected in parallel and is provided in each of a plurality of drive circuits and outputs a control drive voltage given to a semiconductor switching element, and a plurality of voltage variable circuit units. On the other hand, the drive voltage is used as an independent variable, and the turn-on time, which is the time from when the voltage at the control terminal of the semiconductor switching element starts to rise until the current starts to flow through the semiconductor switching element, is given as a dependent variable. Each of the plurality of voltage variable circuit units includes a common control unit that creates a drive voltage target command corresponding to a turn-on time target value common to a plurality of power conversion units based on the characteristic map information to be obtained. , The drive voltage is variably controlled so as to be a target command created by the common control unit for each of the plurality of voltage variable circuit units.

本発明によれば、特性マップ情報に基づいて駆動電圧の値を設定することにより、電流アンバランス低減の精度あるいは信頼性が向上する。 According to the present invention, by setting the value of the drive voltage based on the characteristic map information, the accuracy or reliability of reducing the current imbalance is improved.

上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。 Issues, configurations and effects other than those described above will be clarified by the description of the following embodiments.

実施例1である、電力変換ユニットの駆動回路のブロック図を示す。The block diagram of the drive circuit of the power conversion unit which is Example 1 is shown. 実施例1の駆動回路によって駆動される半導体スイッチング素子のゲート電圧波形例および主電流波形例を示す。An example of a gate voltage waveform and an example of a main current waveform of a semiconductor switching element driven by the drive circuit of the first embodiment are shown. 実施例1の駆動回路が備える可変電圧源の回路構成例を示す。An example of a circuit configuration of a variable voltage source included in the drive circuit of the first embodiment is shown. 実施例1において実行される電力変換ユニットの駆動方法を示すフローチャートである。It is a flowchart which shows the driving method of the power conversion unit executed in Example 1. FIG. 実施例2である、電力変換ユニットの駆動回路のブロック図を示す。The block diagram of the drive circuit of the power conversion unit which is Example 2 is shown. 実施例3である、電力変換ユニットの駆動回路のブロック図を示す。The block diagram of the drive circuit of the power conversion unit which is Example 3 is shown. 実施例4である、電力変換ユニットの駆動回路のブロック図を示す。The block diagram of the drive circuit of the power conversion unit which is Example 4 is shown. 実施例5である駆動回路が適用される電力変換装置におけるターンオン波形例を示す。An example of a turn-on waveform in a power conversion device to which the drive circuit according to the fifth embodiment is applied is shown. 実施例5における半導体スイッチング素子の温度とターンオン損失(Eon)の不平衡率との関係を示す。The relationship between the temperature of the semiconductor switching element and the unbalance rate of the turn-on loss (Eon) in Example 5 is shown.

以下、本発明の実施形態について、実施例1〜5により、図面を参照しながら説明する。各図において、参照番号あるいは名称が同一のものは同一の構成要件あるいは類似の機能を備えた構成要件を示している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings according to Examples 1 to 5. In each figure, those having the same reference number or name indicate the same constituent requirements or constituent requirements having similar functions.

図1は、本発明の実施例1である、電力変換ユニットの駆動回路のブロック図を示す。なお、ゲート電圧波形例と主電流波形例を併記する。 FIG. 1 shows a block diagram of a drive circuit of a power conversion unit according to a first embodiment of the present invention. An example of the gate voltage waveform and an example of the main current waveform are shown together.

電力変換ユニット111および電力変換ユニット112によって電流変換装置が構成される。電力変換ユニット111および電力変換ユニット112は、互いに並列接続され、共通制御部6によって制御される。なお、電力変換ユニットの並列数は、2個に限らず、電力変換装置の電力容量に応じて、複数個でよい。 The power conversion unit 111 and the power conversion unit 112 constitute a current conversion device. The power conversion unit 111 and the power conversion unit 112 are connected in parallel to each other and are controlled by the common control unit 6. The number of parallel power conversion units is not limited to two, and may be a plurality of power conversion units depending on the power capacity of the power conversion device.

電力変換ユニット111は、パワー用の半導体スイッチング素子301と駆動回路501によって構成される。電力変換ユニット112は、パワー用の半導体スイッチング素子302と駆動回路502によって構成される。半導体スイッチング素子301および半導体スイッチング素子302は、それぞれ、環流ダイオードとともにパワーモジュールに搭載される。 The power conversion unit 111 is composed of a semiconductor switching element 301 for power and a drive circuit 501. The power conversion unit 112 is composed of a semiconductor switching element 302 for power and a drive circuit 502. The semiconductor switching element 301 and the semiconductor switching element 302 are mounted on the power module together with the recirculation diode, respectively.

なお、本実施例1においては、半導体スイッチング素子301,302として、IGBT(Insulated Gate Bipolar Transistor)が用いられる。なお、IGBTに限らず、パワー用MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などを用いてもよい。また、半導体スイッチング素子301,302は、一般的なパワーモジュールのように、回路基板上で並列接続される複数の半導体素子チップから構成されてもよい。 In the first embodiment, IGBTs (Insulated Gate Bipolar Transistors) are used as the semiconductor switching elements 301 and 302. Not limited to the IGBT, a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or the like may be used. Further, the semiconductor switching elements 301 and 302 may be composed of a plurality of semiconductor element chips connected in parallel on a circuit board like a general power module.

電力変換ユニット111および電力変換ユニット112が並列接続されると、半導体スイッチング素子301と半導体スイッチング素子302が並列接続される。半導体スイッチング素子301および302は、それぞれ駆動回路501および駆動回路502によって駆動される。駆動回路501および駆動回路502は、半導体スイッチング素子301,302に対してそれぞれオン・オフ制御用のゲート駆動電圧を出力するように個別制御される。 When the power conversion unit 111 and the power conversion unit 112 are connected in parallel, the semiconductor switching element 301 and the semiconductor switching element 302 are connected in parallel. The semiconductor switching elements 301 and 302 are driven by the drive circuit 501 and the drive circuit 502, respectively. The drive circuit 501 and the drive circuit 502 are individually controlled so as to output a gate drive voltage for on / off control to the semiconductor switching elements 301 and 302, respectively.

駆動回路501および駆動回路502は、それぞれゲート電圧可変回路部55を備えている。これにより、駆動回路501および駆動回路502は、同じ入力信号21に応じて、ゲート電圧可変回路部55を個別制御することにより、半導体スイッチング素子301および半導体スイッチング素子302のゲートに異なる波形のゲート電圧を印加することができる。 The drive circuit 501 and the drive circuit 502 each include a gate voltage variable circuit unit 55. As a result, the drive circuit 501 and the drive circuit 502 individually control the gate voltage variable circuit unit 55 in response to the same input signal 21, so that the gate voltages of different waveforms are applied to the gates of the semiconductor switching element 301 and the semiconductor switching element 302. Can be applied.

ゲート電圧可変回路部55は、可変電圧源10と、充電用スイッチ22と、充電用抵抗24と、放電用スイッチ23と、放電用抵抗25によって構成される。本実施例1においては、充電用スイッチ22および放電用スイッチ23として、MOSFETが用いられる。なお、MOSFETに限らず、接合型バイポーラトランジスタなどを用いてもよい。 The gate voltage variable circuit unit 55 is composed of a variable voltage source 10, a charging switch 22, a charging resistor 24, a discharging switch 23, and a discharging resistor 25. In the first embodiment, MOSFETs are used as the charging switch 22 and the discharging switch 23. Not limited to MOSFETs, junction-type bipolar transistors and the like may be used.

ゲート電圧可変回路部55は、入力信号21に応じて、充電用スイッチ22および放電用スイッチ23を相補的にオン・オフ制御することにより、ゲート出力端子13を、正バイアス端子11と略同一電位にしたり、負バイアス端子12と略同一電位(本実施例1では基準電位)にしたりする。これにより、半導体スイッチング素子301,302のゲート・エミッタ間の静電容量が充放電されて、半導体スイッチング素子301,302がオン・オフされる。 The gate voltage variable circuit unit 55 complementaryly controls the charging switch 22 and the discharging switch 23 on and off according to the input signal 21, so that the gate output terminal 13 has substantially the same potential as the positive bias terminal 11. Or set to substantially the same potential as the negative bias terminal 12 (reference potential in the first embodiment). As a result, the capacitance between the gate and the emitter of the semiconductor switching elements 301 and 302 is charged and discharged, and the semiconductor switching elements 301 and 302 are turned on and off.

より具体的には、入力信号21としてオン指令信号が与えられると、充電用スイッチ22がオン状態となり放電用スイッチ23がオフ状態となることにより、可変電圧源10の電圧が、充電用スイッチ22および充電用抵抗24を介して、半導体スイッチング素子のゲート・エミッタ間に印加される。これにより、半導体スイッチング素子のゲート・エミッタ間の静電容量が充電されて、半導体スイッチング素子がオンする。ここで、エミッタの電位は負バイアス端子12の電位(基準電位)と略同一である。 More specifically, when an on command signal is given as the input signal 21, the charging switch 22 is turned on and the discharging switch 23 is turned off, so that the voltage of the variable voltage source 10 is changed to the charging switch 22. And is applied between the gate and emitter of the semiconductor switching element via the charging resistor 24. As a result, the capacitance between the gate and the emitter of the semiconductor switching element is charged, and the semiconductor switching element is turned on. Here, the potential of the emitter is substantially the same as the potential (reference potential) of the negative bias terminal 12.

また、入力信号21としてオフ指令信号が与えられると、放電用スイッチ23がオン状態となり充電用スイッチ22がオフ状態となることにより、放電用スイッチ23および放電用抵抗25によって、半導体スイッチング素子のゲート・エミッタ間が短絡される。これにより、半導体スイッチング素子のゲート・エミッタ間の静電容量の充電電荷が放電されて、半導体スイッチング素子がオフする。 Further, when an off command signal is given as the input signal 21, the discharge switch 23 is turned on and the charging switch 22 is turned off, so that the discharge switch 23 and the discharge resistor 25 cause the gate of the semiconductor switching element. -The emitters are short-circuited. As a result, the charge charge of the capacitance between the gate and the emitter of the semiconductor switching element is discharged, and the semiconductor switching element is turned off.

さらに、駆動回路501および駆動回路502は、それぞれ、半導体スイッチング素子301および半導体スイッチング素子302の特性に関する情報を記録する特性マップ記録手段51を備える。なお、特性マップ記録手段51としては、例えば、メモリ素子や2次元バーコードなどが適用できる。 Further, the drive circuit 501 and the drive circuit 502 each include a characteristic map recording means 51 for recording information regarding the characteristics of the semiconductor switching element 301 and the semiconductor switching element 302, respectively. As the characteristic map recording means 51, for example, a memory element or a two-dimensional bar code can be applied.

電力変換ユニット111における特性マップ記録手段51には、半導体スイッチング素子301のゲート(駆動)電圧Vgeとスイッチング特性(本実施例1では「ターンオン時間」)の関係を示す特性マップ情報31が記録されている。また、電力変換ユニット112における特性マップ記録手段51には、半導体スイッチング素子302に関する同様の特性マップ情報32が記録されている。ここで、本実施例1の特性マップ情報におけるゲート(駆動)電圧は、ゲート電圧(ゲート・エミッタ間電圧)波形における、電圧ピーク値(Vge1,Vge2)であり、可変電圧源10が出力する電源電圧値に相当する。 The characteristic map recording means 51 of the power conversion unit 111 records characteristic map information 31 indicating the relationship between the gate (drive) voltage Vge of the semiconductor switching element 301 and the switching characteristics (“turn-on time” in the first embodiment). There is. Further, the characteristic map recording means 51 in the power conversion unit 112 records similar characteristic map information 32 regarding the semiconductor switching element 302. Here, the gate (drive) voltage in the characteristic map information of the first embodiment is a voltage peak value (Vge1, Vge2) in the gate voltage (gate-emitter voltage) waveform, and is a power supply output by the variable voltage source 10. Corresponds to the voltage value.

本実施例1において、特性マップ情報は、ゲート(駆動)電圧Vgeを独立変数とし、ターンオン時間を従属変数とする関数(図1では「一次関数」)で与えられる。この関数は、例えば、ゲート駆動電圧を変化させながらターンオン時間を測定して得られる多数のデータから、回帰分析などの統計的モデル化によって得られる。 In the first embodiment, the characteristic map information is given by a function (“linear function” in FIG. 1) in which the gate (driving) voltage Vge is an independent variable and the turn-on time is a dependent variable. This function can be obtained by statistical modeling such as regression analysis from a large number of data obtained by measuring the turn-on time while changing the gate drive voltage, for example.

なお、特性マップ情報は、ゲート駆動電圧の変化に対するスイッチング特性(ターンオン時間など)の変化を示す情報であれば、関数に限らず、テーブルデータなどでもよい。 The characteristic map information is not limited to a function but may be table data or the like as long as it is information indicating a change in switching characteristics (turn-on time, etc.) with respect to a change in gate drive voltage.

共通制御部6は、電力変換ユニット111における特性マップ記録手段51に記録されている特性マップ情報31を読み出し手段511により取得する。また、共通制御部6は、電力変換ユニット112における特性マップ記録手段51に記録されている特性マップ情報32を読み出し手段512により取得する。なお、読み出し手段は、特性マップ記録手段51がメモリ素子であれば、共通制御部6のデータ読み出し機能である。また、特性マップ記録手段51が2次元バーコードなどであれば、読み出し手段は、バーコードリーダなどである。 The common control unit 6 acquires the characteristic map information 31 recorded in the characteristic map recording means 51 in the power conversion unit 111 by the reading means 511. Further, the common control unit 6 acquires the characteristic map information 32 recorded in the characteristic map recording means 51 in the power conversion unit 112 by the reading means 512. If the characteristic map recording means 51 is a memory element, the reading means is a data reading function of the common control unit 6. If the characteristic map recording means 51 is a two-dimensional bar code or the like, the reading means is a bar code reader or the like.

共通制御部6は、読み出し手段511によって取得される特性マップ情報31に基づいて、スイッチング特性の所定値である目標値30に対応する、半導体スイッチング素子301のゲート電圧目標指令551(Vge1)を演算する。また、共通制御部6は、読み出し手段512によって取得される特性マップ情報32に基づいて、半導体スイッチング素子301と共通の目標値30に対応する、半導体スイッチング素子302のゲート電圧目標指令552(Vge2)を演算する。 The common control unit 6 calculates the gate voltage target command 551 (Vge1) of the semiconductor switching element 301 corresponding to the target value 30 which is a predetermined value of the switching characteristic based on the characteristic map information 31 acquired by the reading means 511. To do. Further, the common control unit 6 receives a gate voltage target command 552 (Vge2) of the semiconductor switching element 302 corresponding to the target value 30 common to the semiconductor switching element 301 based on the characteristic map information 32 acquired by the reading means 512. Is calculated.

さらに、共通制御部6は、演算により作成されるゲート電圧目標指令551およびゲート電圧目標指令552を、それぞれ駆動回路501のゲート電圧可変回路部55および駆動回路502のゲート電圧可変回路部55に送信する。これにより、駆動回路501が備えるゲート電圧可変回路部55における可変電圧源10の出力電圧がゲート電圧目標指令551に設定される。また、駆動回路502が備えるゲート電圧可変回路部55における可変電圧源10の出力電圧がゲート電圧目標指令552に設定される。これにより、半導体スイッチング素子301,302への各ゲートに印加されるゲート駆動電圧を個別に制御できる(例えば、図示のように、Vge1>Vge2とすることができる)。 Further, the common control unit 6 transmits the gate voltage target command 551 and the gate voltage target command 552 created by calculation to the gate voltage variable circuit unit 55 of the drive circuit 501 and the gate voltage variable circuit unit 55 of the drive circuit 502, respectively. To do. As a result, the output voltage of the variable voltage source 10 in the gate voltage variable circuit unit 55 included in the drive circuit 501 is set in the gate voltage target command 551. Further, the output voltage of the variable voltage source 10 in the gate voltage variable circuit unit 55 included in the drive circuit 502 is set in the gate voltage target command 552. Thereby, the gate drive voltage applied to each gate to the semiconductor switching elements 301 and 302 can be individually controlled (for example, Vge1> Vge2 can be set as shown in the figure).

本実施例1においては、特性マップ情報31,32が示すように半導体スイッチング素子301,302のスイッチング特性が異なるが、上記のような駆動回路により、主電流波形例が示すように、スイッチング時において半導体スイッチング素子301,302にほぼ均等に電流が流れる。すなわち、半導体スイッチング素子301,302における電流アンバランスが防止される。 In the first embodiment, the switching characteristics of the semiconductor switching elements 301 and 302 are different as shown by the characteristic map informations 31 and 32, but the drive circuit as described above makes it possible to perform the switching at the time of switching as shown in the main current waveform example. Current flows through the semiconductor switching elements 301 and 302 almost evenly. That is, the current imbalance in the semiconductor switching elements 301 and 302 is prevented.

なお、本実施例1の動作については、以下で詳述する。 The operation of the first embodiment will be described in detail below.

図2は、本実施例1の駆動回路によって駆動される半導体スイッチング素子のゲート電圧波形例(Vge1>Vge2)および主電流波形例((b))を示す。なお、比較のために、ゲート印加電圧を略同一にした場合(Vge1=Vge2)についても、ゲート電圧波形例および主電流波形例((a))を示す。 FIG. 2 shows an example of a gate voltage waveform (Vge1> Vge2) and an example of a main current waveform ((b)) of a semiconductor switching element driven by the drive circuit of the first embodiment. For comparison, an example of the gate voltage waveform and an example of the main current waveform ((a)) are also shown when the gate applied voltage is substantially the same (Vge1 = Vge2).

本実施例1における半導体スイッチング素子301,302は、上述のように、スイッチング特性が異なる。すなわち、図1における特性マップ情報31,32が示すように、同じゲート電圧値に対して、半導体スイッチング素子301は半導体スイッチング素子302よりもターンオンが遅い。なお、このようなスイッチング特性のばらつきは、ゲート閾値電圧のばらつきや、不純物濃度プロファイルなどの接合構造のばらつきなどによって生じる。 As described above, the semiconductor switching elements 301 and 302 in the first embodiment have different switching characteristics. That is, as the characteristic map informations 31 and 32 in FIG. 1 show, the semiconductor switching element 301 has a slower turn-on than the semiconductor switching element 302 for the same gate voltage value. It should be noted that such variations in switching characteristics are caused by variations in the gate threshold voltage, variations in the junction structure such as the impurity concentration profile, and the like.

ここで、ターンオン時間は、ゲート電圧の上昇開始時点(t0)から主電流の上昇開始時点(t1a,t1b)までの時間である。従って、Vge1=Vge2の場合((a))、半導体スイッチング素子301のターンオン時間は「t1b−t0」であり、半導体スイッチング素子302のターンオン時間は「t1a−t0」であり、半導体スイッチング素子301は半導体スイッチング素子302よりもターンオン時間が長い。すなわち、半導体スイッチング素子301は半導体スイッチング素子302よりもターンオンが遅い。このため、速くターンオンする半導体スイッチング素子302に電流が集中し易くなり、スイッチング時において、半導体スイッチング素子302の主電流I2が半導体スイッチング素子301の主電流I1よりも大きくなる。すなわち、主電流I1およびI2にアンバランスが生じ、半導体スイッチング素子の電力損失に不平衡が生じる。 Here, the turn-on time is the time from the start time of the rise of the gate voltage (t0) to the start time of the rise of the main current (t1a, t1b). Therefore, when Vge1 = Vge2 ((a)), the turn-on time of the semiconductor switching element 301 is "t1b-t0", the turn-on time of the semiconductor switching element 302 is "t1a-t0", and the semiconductor switching element 301 The turn-on time is longer than that of the semiconductor switching element 302. That is, the semiconductor switching element 301 has a slower turn-on than the semiconductor switching element 302. Therefore, the current tends to be concentrated on the semiconductor switching element 302 that turns on quickly, and the main current I2 of the semiconductor switching element 302 becomes larger than the main current I1 of the semiconductor switching element 301 at the time of switching. That is, an imbalance occurs in the main currents I1 and I2, and an imbalance occurs in the power loss of the semiconductor switching element.

これに対し、本実施例1のように、Vge1>Vge2の場合((b))、相対的に、半導体スイッチング素子301はターンオンが速められ、半導体スイッチング素子302はターンオンが遅められる。このため、半導体スイッチング素子301,302のターンオン時間は略同一(t1−t0)となるので、主電流I1,I2は、略同一となり、バランスする。 On the other hand, in the case of Vge1> Vge2 ((b)) as in the first embodiment, the turn-on of the semiconductor switching element 301 is relatively accelerated, and the turn-on of the semiconductor switching element 302 is delayed. Therefore, the turn-on times of the semiconductor switching elements 301 and 302 are substantially the same (t1-t0), so that the main currents I1 and I2 are substantially the same and balanced.

図3は、本実施例1の駆動回路が備えるゲート電圧可変回路部55における可変電圧源10の回路構成例を示す。 FIG. 3 shows a circuit configuration example of the variable voltage source 10 in the gate voltage variable circuit unit 55 included in the drive circuit of the first embodiment.

図3に示すように、可変電圧源10は、絶縁トランス400と、絶縁トランス400の1次巻線に接続されるDC/DCコントローラ516と、絶縁トランス400の2次巻線に接続されるダイオード整流器401と、可変電圧源10の出力電圧値を設定するためのポテンショメータ(可変抵抗)430を主要部品として構成される。 As shown in FIG. 3, the variable voltage source 10 includes an isolation transformer 400, a DC / DC controller 516 connected to the primary winding of the isolation transformer 400, and a diode connected to the secondary winding of the isolation transformer 400. The rectifier 401 and the potential meter (variable resistance) 430 for setting the output voltage value of the variable voltage source 10 are configured as main components.

ここで、DC/DCコントローラ516は、絶縁トランス400の1次巻線に接続されるインバータを構成する半導体スイッチと、インバータに直流電力を供給すると共に半導体スイッチを制御する制御回路とを備えており、他の部品と共に、可変電圧源10の主回路部となるDC/DCコンバータ回路を構成する。なお、DC/DCコントローラ516、またはDC/DCコントローラ516が備える制御回路は、集積回路としてもよい。 Here, the DC / DC controller 516 includes a semiconductor switch constituting an inverter connected to the primary winding of the isolated transformer 400, and a control circuit that supplies DC power to the inverter and controls the semiconductor switch. , Along with other parts, constitutes a DC / DC converter circuit that is a main circuit portion of the variable voltage source 10. The control circuit included in the DC / DC controller 516 or the DC / DC controller 516 may be an integrated circuit.

1次側正電源入力端子518と1次側負電源入力端子517の端子間、すなわちDC/DCコントローラ516の直流入力端子間に、図示されない直流電源から1次側直流電圧が与えられる。DC/DCコントローラ516は、直流電源から入力する電力を、絶縁トランス400を介して2次側に伝送する。伝送される電力は、ダイオード整流器401を介してコンデンサ402に蓄積される。これにより、2次側の正バイアス端子11と負バイアス端子12の端子間に2次側直流電圧が出力される。また、中間電位端子14の電位が、定電圧ダイオード404と抵抗403によって設定される。 A DC voltage on the primary side is applied from a DC power supply (not shown) between the terminals of the primary side positive power input terminal 518 and the primary side negative power input terminal 517, that is, between the DC input terminals of the DC / DC controller 516. The DC / DC controller 516 transmits the power input from the DC power supply to the secondary side via the isolation transformer 400. The transmitted power is stored in the capacitor 402 via the diode rectifier 401. As a result, the secondary side DC voltage is output between the terminals of the secondary side positive bias terminal 11 and the negative bias terminal 12. Further, the potential of the intermediate potential terminal 14 is set by the constant voltage diode 404 and the resistor 403.

DC/DCコントローラ516によって伝送される電力の一部は、絶縁トランス400の補助巻線、および補助巻線に接続される整流ダイオード433を介して、コンデンサ432に蓄積される。なお、コンデンサ402の両端の電圧とコンデンサ432の両端の電圧に発生する電圧は比例する。 A part of the electric power transmitted by the DC / DC controller 516 is stored in the capacitor 432 via the auxiliary winding of the isolation transformer 400 and the rectifier diode 433 connected to the auxiliary winding. The voltage across the capacitor 402 is proportional to the voltage across the capacitor 432.

コンデンサ432の両端には、DC/DCコントローラ516に指令を与えて可変電圧源10の出力電圧を制御するために、フィードバック端子431を備えるポテンショメータ430が接続される。コンデンサ432の両端電圧はフィードバック端子431によって抵抗分圧され、抵抗分圧比はポテンショメータ制御端子434に与えられる指令信号によって制御される。したがって、ポテンショメータ430の抵抗分圧比を制御することによって、正バイアス端子11と負バイアス端子12の端子間の電圧、すなわち可変電圧源10の出力電圧を制御することができる。 A potentiometer 430 including a feedback terminal 431 is connected to both ends of the capacitor 432 in order to give a command to the DC / DC controller 516 to control the output voltage of the variable voltage source 10. The voltage across the capacitor 432 is resistance divided by the feedback terminal 431, and the resistance voltage division ratio is controlled by a command signal given to the potentiometer control terminal 434. Therefore, by controlling the resistance voltage division ratio of the potentiometer 430, the voltage between the positive bias terminal 11 and the negative bias terminal 12, that is, the output voltage of the variable voltage source 10 can be controlled.

本実施例1において、ポテンショメータ制御端子434に与えられる指令信号は、共通制御部6から送信される前述のゲート電圧目標指令551,552である。ゲート電圧目標指令551,552に応じてポテンショメータ430の抵抗分圧比が設定されるので、可変電圧源10はゲート電圧目標指令の示すゲート駆動電圧値の電源電圧を出力する。 In the first embodiment, the command signal given to the potentiometer control terminal 434 is the above-mentioned gate voltage target command 551,552 transmitted from the common control unit 6. Since the resistance voltage division ratio of the potentiometer 430 is set according to the gate voltage target commands 551 and 552, the variable voltage source 10 outputs the power supply voltage of the gate drive voltage value indicated by the gate voltage target command.

図4は、本実施例1において実行される電力変換ユニットの駆動方法を示すフローチャートである。 FIG. 4 is a flowchart showing a driving method of the power conversion unit executed in the first embodiment.

まず、初期条件として、パワーユニット(電力変換ユニット111,112)には、スイッチングタイミングのゲート電圧依存性に関する情報(特性マップ情報)が記録されている(ステップS1)。 First, as an initial condition, information (characteristic map information) regarding the gate voltage dependence of the switching timing is recorded in the power unit (power conversion units 111 and 112) (step S1).

次に、共通制御部6によって、電力変換ユニットから特性マップ情報が取得される(ステップS2)。 Next, the common control unit 6 acquires the characteristic map information from the power conversion unit (step S2).

次に、共通制御部6において、取得された特性マップ情報から、スイッチングタイミングが略同一となる各電力変換ユニットのゲート(駆動)電圧が算出される(ステップS3)。 Next, in the common control unit 6, the gate (drive) voltage of each power conversion unit having substantially the same switching timing is calculated from the acquired characteristic map information (step S3).

次に、算出された各ゲート(駆動)電圧の値を示すゲート電圧目標指令が、共通制御部6から各駆動回路に搭載されるゲート電圧可変回路部55に送信される(ステップS4)。 Next, a gate voltage target command indicating the calculated value of each gate (drive) voltage is transmitted from the common control unit 6 to the gate voltage variable circuit unit 55 mounted on each drive circuit (step S4).

次に、ゲート電圧可変回路部55によって、ゲート電圧目標指令に応じたゲート(駆動)電圧で半導体スイッチング素子が駆動される(ステップS5)。 Next, the gate voltage variable circuit unit 55 drives the semiconductor switching element with the gate (drive) voltage corresponding to the gate voltage target command (step S5).

上述のように、本実施例1によれば、特性マップ記録手段に予め記録される、ゲート駆動電圧とスイッチング特性の関係を示す特性マップ情報に基づいて、駆動回路が出力するゲート駆動電圧が可変に制御されるので、複数のパワー半導体スイッチング素子の電流アンバランス低減の精度あるいは信頼性が向上する。また、駆動回路が、特性マップ記録手段に予め記録される、ゲート駆動電圧とスイッチング特性の関係を示す特性マップ情報に基づいて作成されるゲート電圧目標指令に応じて制御される可変電圧源を有するので、各パワー半導体スイッチング素子のゲート駆動電圧を容易かつ高精度に調整できる。 As described above, according to the first embodiment, the gate drive voltage output by the drive circuit is variable based on the characteristic map information indicating the relationship between the gate drive voltage and the switching characteristic, which is recorded in advance in the characteristic map recording means. Therefore, the accuracy or reliability of reducing the current imbalance of a plurality of power semiconductor switching elements is improved. Further, the drive circuit has a variable voltage source that is pre-recorded in the characteristic map recording means and is controlled according to a gate voltage target command created based on the characteristic map information indicating the relationship between the gate drive voltage and the switching characteristic. Therefore, the gate drive voltage of each power semiconductor switching element can be adjusted easily and with high accuracy.

図5は、本発明の実施例2である、電力変換ユニットの駆動回路のブロック図を示す。以下、主に、実施例1と異なる点について説明する。 FIG. 5 shows a block diagram of a drive circuit of a power conversion unit according to a second embodiment of the present invention. Hereinafter, the points different from those of the first embodiment will be mainly described.

本実施例2においては、電力変換ユニットにおけるパワー用の半導体スイッチング素子の特性マップ情報31,32(図1)がデータベース201上から参照される。 In the second embodiment, the characteristic map information 31, 32 (FIG. 1) of the semiconductor switching element for power in the power conversion unit is referred to from the database 201.

図5に示すように、各半導体スイッチング素子におけるスイッチング特性とゲート駆動電圧の関係を示す特性マップ情報が、データベース201上に保持されている。電力変換ユニット111および電力変換ユニット112は、これらに付与される製品バーコードや製造番号のような識別手段によって、データベース201上の特性マップ情報と関連付けられている。 As shown in FIG. 5, characteristic map information showing the relationship between the switching characteristics and the gate drive voltage in each semiconductor switching element is stored in the database 201. The power conversion unit 111 and the power conversion unit 112 are associated with the characteristic map information on the database 201 by identification means such as product barcodes and serial numbers assigned to them.

電力変換ユニット111と電力変換ユニット112を並列接続する際に、コンピュータ203は、読み出し手段202によって、データベース201から、電力変換ユニット111および電力変換ユニット112に付与されている識別手段に関連付けられた特性マップ情報を取得する。コンピュータ203は、取得した特性マップ情報に基づいて、同一のスイッチング特性に対する各ゲート駆動電圧を演算する。そして、コンピュータ203は、演算した各ゲート駆動電圧を、送信手段204によって上位コントローラ205へ送信する。上位コントローラ205は、コンピュータ203から送信されるゲート駆動電圧の値に応じてゲート電圧目標指令551,552を作成して、作成したゲート電圧目標指令551を電力変換ユニット111のゲート電圧可変回路部55へ送信し、作成したゲート電圧目標指令552を電力変換ユニット112のゲート電圧可変回路部55へ送信する。 When the power conversion unit 111 and the power conversion unit 112 are connected in parallel, the computer 203 uses the reading means 202 to obtain the characteristics associated with the identification means assigned to the power conversion unit 111 and the power conversion unit 112 from the database 201. Get map information. The computer 203 calculates each gate drive voltage for the same switching characteristic based on the acquired characteristic map information. Then, the computer 203 transmits each of the calculated gate drive voltages to the host controller 205 by the transmission means 204. The host controller 205 creates gate voltage target commands 551 and 552 according to the value of the gate drive voltage transmitted from the computer 203, and sends the created gate voltage target command 551 to the gate voltage variable circuit unit 55 of the power conversion unit 111. And transmits the created gate voltage target command 552 to the gate voltage variable circuit unit 55 of the power conversion unit 112.

電力変換ユニット111および電力変換ユニット112の各ゲート電圧可変回路部55は、上位コントローラ205から送信されたゲート電圧目標指令の値にゲート電源電圧を設定して、入力信号21に同期しながら半導体スイッチング素子301および半導体スイッチング素子302をそれぞれ個別駆動制御する。 Each gate voltage variable circuit unit 55 of the power conversion unit 111 and the power conversion unit 112 sets the gate power supply voltage to the value of the gate voltage target command transmitted from the host controller 205, and performs semiconductor switching while synchronizing with the input signal 21. The element 301 and the semiconductor switching element 302 are individually driven and controlled.

なお、本実施例5において、ゲート電圧可変回路部55は、上位コントローラ205から送信されたゲート電圧目標指令を保持する。これにより、ゲート電圧可変回路部55の出力電圧がゲート電圧目標指令の値に設定された後、上位コントローラ205や送信手段204の状態に関わらず、例えばこれらが停止しても、電力変換ユニット111および電力変換ユニット112のゲート電圧可変回路部55の出力電圧値がゲート電圧目標指令に応じた値に維持される。 In the fifth embodiment, the gate voltage variable circuit unit 55 holds the gate voltage target command transmitted from the host controller 205. As a result, after the output voltage of the gate voltage variable circuit unit 55 is set to the value of the gate voltage target command, the power conversion unit 111 does not depend on the state of the host controller 205 or the transmission means 204, for example, even if they stop. And the output voltage value of the gate voltage variable circuit unit 55 of the power conversion unit 112 is maintained at a value corresponding to the gate voltage target command.

本実施例2によれば、データベースに記録される特性マップ情報に基づいて、ゲート駆動電圧が制御されるので、実施例1と同様に、複数のパワー半導体スイッチング素子の電流アンバランス低減の精度あるいは信頼性が向上する。また、データベースから特性マップ情報を取得するので、電力変換装置の据付時や保守時において、複数の電力変換ユニットにおける電流アンバランスを抑制するための回路の調整が容易になる。 According to the second embodiment, the gate drive voltage is controlled based on the characteristic map information recorded in the database. Therefore, as in the first embodiment, the accuracy of reducing the current imbalance of the plurality of power semiconductor switching elements or Improves reliability. Further, since the characteristic map information is acquired from the database, it becomes easy to adjust the circuit for suppressing the current imbalance in the plurality of power conversion units at the time of installation or maintenance of the power conversion device.

図6は、本発明の実施例3である、電力変換ユニットの駆動回路のブロック図を示す。以下、主に、実施例1と異なる点について説明する。 FIG. 6 shows a block diagram of a drive circuit of a power conversion unit according to a third embodiment of the present invention. Hereinafter, the points different from those of the first embodiment will be mainly described.

電力変換ユニット111は、上下アームを備えるパワーモジュール305と、上アームの半導体スイッチング素子303を駆動する駆動回路503と、下アームの半導体スイッチング素子301を駆動する駆動回路501から構成される。また、電力変換ユニット112は、上下アームを備えるパワーモジュール306と、上アームの半導体スイッチング素子304を駆動する駆動回路504と、下アームの半導体スイッチング素子302を駆動する駆動回路502から構成される。 The power conversion unit 111 includes a power module 305 having an upper and lower arm, a drive circuit 503 for driving the semiconductor switching element 303 of the upper arm, and a drive circuit 501 for driving the semiconductor switching element 301 of the lower arm. Further, the power conversion unit 112 includes a power module 306 including upper and lower arms, a drive circuit 504 for driving the semiconductor switching element 304 of the upper arm, and a drive circuit 502 for driving the semiconductor switching element 302 of the lower arm.

電力変換ユニット111と電力変換ユニット112が並列に接続されて、電力変換装置(例えば、インバータ)の主回路の一相分が構成される。電力変換ユニット111と電力変換ユニットが並列に接続されると、上アームの半導体スイッチング素子303,304が並列接続されるとともに、下アームの半導体スイッチング素子301,302が並列接続される。 The power conversion unit 111 and the power conversion unit 112 are connected in parallel to form one phase of the main circuit of the power conversion device (for example, an inverter). When the power conversion unit 111 and the power conversion unit are connected in parallel, the semiconductor switching elements 303 and 304 of the upper arm are connected in parallel, and the semiconductor switching elements 301 and 302 of the lower arm are connected in parallel.

上アームの半導体スイッチング素子303,304の各高電位側は直流端子(正極)601に接続される。下アームの半導体スイッチング素子301,302の各低電位側は直流端子(負極)602に接続される。上下アームの直列接続点、すなわち上アームの半導体スイッチング素子303,304の各低電位側および下アームの半導体スイッチング素子301,302の各高電位側は、出力端子603に接続される。 Each high potential side of the semiconductor switching elements 303 and 304 of the upper arm is connected to the DC terminal (positive electrode) 601. Each low potential side of the semiconductor switching elements 301 and 302 of the lower arm is connected to the DC terminal (negative electrode) 602. The series connection points of the upper and lower arms, that is, the low potential sides of the semiconductor switching elements 303 and 304 of the upper arm and the high potential sides of the semiconductor switching elements 301 and 302 of the lower arm are connected to the output terminal 603.

駆動回路501,502,503,504の回路構成は同じである。そこで、以下では、下アーム用の駆動回路501,502について詳細に説明し、上アーム用の駆動回路503,504については概略的に説明する。 The circuit configurations of the drive circuits 501, 502, 503 and 504 are the same. Therefore, in the following, the drive circuits 501 and 502 for the lower arm will be described in detail, and the drive circuits 503 and 504 for the upper arm will be described schematically.

図6に示すように、駆動回路501,502は、記録手段51(図1の「特性マップ記録手段」に相当)と、インタフェース(I/F)回路部52と、ゲート電圧傾き可変回路部54と、ゲート電圧可変回路部55を備えている。 As shown in FIG. 6, the drive circuits 501 and 502 include a recording means 51 (corresponding to the “characteristic map recording means” in FIG. 1), an interface (I / F) circuit unit 52, and a gate voltage gradient variable circuit unit 54. And the gate voltage variable circuit unit 55 is provided.

駆動回路501および502の各記録手段51は、それぞれ下アームの半導体スイッチング素子301および302のスイッチング特性とゲート駆動電圧の関係を示す特性マップ情報を記録している。記録手段51が記録する特性マップ情報は、好ましくは、パワーモジュールあるいは半導体スイッチング素子の出荷検査時に、試験検査によって取得される。 Each recording means 51 of the drive circuits 501 and 502 records characteristic map information indicating the relationship between the switching characteristics of the semiconductor switching elements 301 and 302 of the lower arm and the gate drive voltage, respectively. The characteristic map information recorded by the recording means 51 is preferably acquired by a test inspection at the time of shipping inspection of the power module or the semiconductor switching element.

半導体スイッチング素子301,302の特性マップ情報は、ゲート電圧算出手段60によって記録手段51から読み出される。ゲート電圧算出手段60は、読み出した特性マップ情報に基づいて、スイッチング特性の目標値に対応する、半導体スイッチング素子301,302の各ゲート駆動電圧を演算する。共通制御部6は、ゲート電圧算出手段60によって演算されるゲート駆動電圧に応じてゲート電圧目標指令を作成して駆動回路501,502へ個別に送信する。駆動回路501,502によって受信されるゲート電圧目標指令は、インタフェース回路部52を介してゲート電圧傾き可変回路部54およびゲート電圧可変回路部55に送信される。 The characteristic map information of the semiconductor switching elements 301 and 302 is read from the recording means 51 by the gate voltage calculating means 60. The gate voltage calculating means 60 calculates the gate drive voltage of each of the semiconductor switching elements 301 and 302 corresponding to the target value of the switching characteristic based on the read characteristic map information. The common control unit 6 creates a gate voltage target command according to the gate drive voltage calculated by the gate voltage calculation means 60 and individually transmits the gate voltage target command to the drive circuits 501 and 502. The gate voltage target command received by the drive circuits 501 and 502 is transmitted to the gate voltage gradient variable circuit unit 54 and the gate voltage variable circuit unit 55 via the interface circuit unit 52.

ゲート電圧可変回路部55は、実施例1と同様に、ゲート電圧目標指令に応じてゲート駆動電圧を設定する。これにより、半導体スイッチング素子301,302における電流アンバランスが確実に防止される。 The gate voltage variable circuit unit 55 sets the gate drive voltage in response to the gate voltage target command, as in the first embodiment. As a result, the current imbalance in the semiconductor switching elements 301 and 302 is surely prevented.

なお、上下アームを備えるパワーモジュールにおいては、回路中の寄生インダクタンスおよび寄生容量、半導体スイッチング素子の接合構造やスイッチング特性が相俟って、半導体スイッチング素子のオン・オフ時に、電流あるいは電圧のリンギングやサージが発生する。そこで、本実施例3においては、ゲート電圧傾き可変回路部54によって、ゲート電圧目標指令に応じて、ゲート抵抗(図1における充電用抵抗24あるいは放電用抵抗25に相当)の抵抗値を可変に設定することにより、ゲート・エミッタ間電圧上昇時あるいは下降時におけるゲート・エミッタ間電圧の傾き(上昇率または下降率)を調整する。 In a power module equipped with upper and lower arms, the parasitic inductance and capacitance in the circuit, the junction structure of the semiconductor switching element, and the switching characteristics combine to cause current or voltage ringing when the semiconductor switching element is turned on and off. A surge occurs. Therefore, in the third embodiment, the resistance value of the gate resistance (corresponding to the charging resistance 24 or the discharging resistance 25 in FIG. 1) is variably changed according to the gate voltage target command by the gate voltage gradient variable circuit unit 54. By setting, the gradient (increasing rate or decreasing rate) of the gate-emitter voltage when the gate-emitter voltage rises or falls is adjusted.

これにより、電流アンバランス抑制のために駆動回路において設定されるゲート駆動電圧の値に対して半導体スイッチング素子301,302における電流あるいは電圧のリンギングやサージが発生し易い回路状態になっても、半導体スイッチング素子301,302における電流あるいは電圧のリンギングやサージの発生を抑制することができる。 As a result, even if the circuit state is such that current or voltage ringing or surge is likely to occur in the semiconductor switching elements 301 and 302 with respect to the value of the gate drive voltage set in the drive circuit to suppress the current imbalance, the semiconductor It is possible to suppress the generation of current or voltage ringing and surge in the switching elements 301 and 302.

なお、上アームの駆動回路503,504の構成および動作は、上述の下アームの駆動回路501,502と同様である。従って、上アームの半導体スイッチング素子303,304における電流アンバランスが確実に防止される。また、ゲート・エミッタ間電圧上昇時あるいは下降時において、上アームの半導体スイッチング素子303,304における電流あるいは電圧のリンギングやサージの発生を抑制することができる。 The configuration and operation of the upper arm drive circuits 503 and 504 are the same as those of the lower arm drive circuits 501 and 502 described above. Therefore, the current imbalance in the semiconductor switching elements 303 and 304 of the upper arm is surely prevented. Further, when the gate-emitter voltage rises or falls, it is possible to suppress the occurrence of current or voltage ringing or surge in the semiconductor switching elements 303 and 304 of the upper arm.

上述のように、本実施例3によれば、特性マップ情報に基づいて、ゲート駆動電圧が制御されるので、実施例1と同様に、複数のパワー半導体スイッチング素子の電流アンバランス低減の精度あるいは信頼性が向上する。さらに、モジュール化される複数のスイッチング素子における電流あるいは電圧のリンギングやサージが、電流アンバランスを抑制するためのゲート駆動電圧の設定に伴って大きくなるような不都合が、ゲート電圧目標指令すなわちゲート駆動電圧に応じてゲート電圧の傾きを制御することによって防止される。 As described above, according to the third embodiment, the gate drive voltage is controlled based on the characteristic map information. Therefore, as in the first embodiment, the accuracy of reducing the current imbalance of the plurality of power semiconductor switching elements or Improves reliability. Furthermore, the inconvenience that current or voltage ringing or surge in a plurality of modularized switching elements increases with the setting of the gate drive voltage for suppressing the current imbalance is a gate voltage target command, that is, gate drive. This is prevented by controlling the slope of the gate voltage according to the voltage.

図7は、本発明の実施例4である、電力変換ユニットの駆動回路のブロック図を示す。本実施例4は、前述の実施例3の回路構成に、温度センサ67および温度検出部68が付け加えられる。以下、主に、実施例3と異なる点について説明する。 FIG. 7 shows a block diagram of a drive circuit of a power conversion unit according to a fourth embodiment of the present invention. In the fourth embodiment, the temperature sensor 67 and the temperature detection unit 68 are added to the circuit configuration of the third embodiment described above. Hereinafter, the points different from those of the third embodiment will be mainly described.

図7に示すように、パワーモジュール305および306において、温度センサ67が搭載される。なお、温度センサ67としては、例えば、熱電対、温度センスダイオード、サーミスタなどが適用される。 As shown in FIG. 7, the temperature sensor 67 is mounted on the power modules 305 and 306. As the temperature sensor 67, for example, a thermocouple, a temperature sense diode, a thermistor, or the like is applied.

一般的に、半導体スイッチング素子のスイッチング特性は温度によって変化する。そこで、本実施例4においては、半導体スイッチング素子の特性マップ情報に加えて温度センサ67による半導体スイッチング素子の温度検出値に基づいてゲート(電源)電圧が設定される。 Generally, the switching characteristics of a semiconductor switching element change with temperature. Therefore, in the fourth embodiment, the gate (power supply) voltage is set based on the temperature detection value of the semiconductor switching element by the temperature sensor 67 in addition to the characteristic map information of the semiconductor switching element.

以下、下アームの半導体スイッチング素子301,302の駆動回路について説明するが、上アームの半導体スイッチング素子303,304の駆動回路の動作および構成は下アームの半導体スイッチング素子301,302の駆動回路と同様である。 Hereinafter, the drive circuits of the semiconductor switching elements 301 and 302 of the lower arm will be described, but the operation and configuration of the drive circuits of the semiconductor switching elements 303 and 304 of the upper arm are the same as those of the drive circuits of the semiconductor switching elements 301 and 302 of the lower arm. Is.

温度検出部68は、温度センサ67の検出信号に基づいて半導体スイッチング素子301,302の温度を検出し、温度検出値をゲート電圧算出手段60へ送信する。ゲート電圧算出手段60は、記録手段51から読み出される半導体スイッチング素子301,302の特性マップ情報に加えて、温度検出部68から送信される半導体スイッチング素子301,302の温度検出値に基づいて、スイッチング特性の目標値に対応する、半導体スイッチング素子301,302の各ゲート駆動電圧を演算する。 The temperature detection unit 68 detects the temperature of the semiconductor switching elements 301 and 302 based on the detection signal of the temperature sensor 67, and transmits the temperature detection value to the gate voltage calculation means 60. The gate voltage calculating means 60 switches based on the characteristic map information of the semiconductor switching elements 301 and 302 read from the recording means 51 and the temperature detection values of the semiconductor switching elements 301 and 302 transmitted from the temperature detection unit 68. The gate drive voltage of each of the semiconductor switching elements 301 and 302 corresponding to the target value of the characteristic is calculated.

ここで、本実施例4における記録手段51には、ゲート駆動電圧とスイッチング特性の関係を示す特性マップ情報に加えて、スイッチング特性の温度依存性を示す情報も記録される。例えば、複数の温度値(例えば、室温(25℃)と高温(125℃))について特性マップ情報が記録される。この場合、ゲート電圧算出手段60は、半導体スイッチング素子の温度をパラメータとする複数の特性マップ情報から、温度検出値に対応する特性マップ情報を選択して、選択される特性マップ情報に基づいてゲート駆動電圧を演算する。 Here, in the recording means 51 in the fourth embodiment, in addition to the characteristic map information indicating the relationship between the gate drive voltage and the switching characteristic, the information indicating the temperature dependence of the switching characteristic is also recorded. For example, characteristic map information is recorded for multiple temperature values (eg, room temperature (25 ° C.) and high temperature (125 ° C.)). In this case, the gate voltage calculating means 60 selects the characteristic map information corresponding to the temperature detection value from the plurality of characteristic map information having the temperature of the semiconductor switching element as a parameter, and gates based on the selected characteristic map information. Calculate the drive voltage.

半導体スイッチング素子の温度をパラメータとする複数の特性マップ情報の各々は、実施例1と同様に、ゲート駆動電圧およびスイッチング特性を変数とする関数で与えられたり、テーブルデータで与えられたりする。なお、特性マップ情報は、温度とゲート電圧を独立変数とし、かつスイッチング特性を従属変数とする多変数関数によって、与えられてもよい。このような多変数関数形は、スイッチング特性(例えばターンオン時間)を、温度およびゲート駆動電圧を変化させながら測定して得られる多数のデータから、統計的モデル化によって得られる。 Each of the plurality of characteristic map information with the temperature of the semiconductor switching element as a parameter is given by a function having the gate drive voltage and the switching characteristic as variables, or is given by table data, as in the first embodiment. The characteristic map information may be given by a multivariable function having temperature and gate voltage as independent variables and switching characteristics as dependent variables. Such a multivariable function form is obtained by statistical modeling from a large number of data obtained by measuring switching characteristics (eg, turn-on time) while changing the temperature and gate drive voltage.

上述のように、本実施例4によれば、特性マップ情報が、スイッチング特性の温度依存性を示す情報を含むことにより、半導体スイッチング素子の温度が変化しても、電流アンバランスを確実に抑制することができる。 As described above, according to the fourth embodiment, the characteristic map information includes the information indicating the temperature dependence of the switching characteristics, so that the current imbalance is surely suppressed even if the temperature of the semiconductor switching element changes. can do.

図8は、本発明の実施例5である駆動回路が適用される電力変換装置における半導体スイッチング素子のターンオン波形例を示す。なお、駆動回路および電力変換装置の構成は実施例1と同様であるが、本実施例5においては、650〜750V,400〜600A級のパワーモジュールが用いられる。 FIG. 8 shows an example of a turn-on waveform of a semiconductor switching element in a power conversion device to which the drive circuit according to the fifth embodiment of the present invention is applied. The configuration of the drive circuit and the power conversion device is the same as that of the first embodiment, but in the fifth embodiment, a power module of 650 to 750V, 400 to 600A class is used.

図8には、室温(25℃)と高温(125℃)における半導体スイッチング素子301,302のターンオン波形例を示す。比較のために、ゲート電源電圧(Vge1≒Vge2)を一定にしてゲート抵抗によってスイッチング特性を調整する公知技術(例えば、前述の特許文献1参照)を適用した場合のターンオン波形例を併記する。 FIG. 8 shows an example of turn-on waveforms of the semiconductor switching elements 301 and 302 at room temperature (25 ° C.) and high temperature (125 ° C.). For comparison, an example of a turn-on waveform when a known technique (for example, see Patent Document 1 described above) for adjusting the switching characteristic by the gate resistance while keeping the gate power supply voltage (Vge1≈Vge2) constant is also described.

ゲート抵抗によってスイッチング特性を調整する場合((a))では、125℃で電流I1,I2がほぼバランスされても、25℃では、半導体スイッチング素子301の電流I1と半導体スイッチング素子302の電流I2がアンバランスである。これは、主に、ゲート抵抗の抵抗値の温度依存性に起因する。 In the case of adjusting the switching characteristics by the gate resistance ((a)), even if the currents I1 and I2 are substantially balanced at 125 ° C., the current I1 of the semiconductor switching element 301 and the current I2 of the semiconductor switching element 302 are at 25 ° C. It is unbalanced. This is mainly due to the temperature dependence of the resistance value of the gate resistor.

これに対し、本実施例5のように、ゲート(電源)電圧によってスイッチング特性を調整する場合((b))、25℃と125℃の両方において、I1,I2がほぼバランスされる。 On the other hand, when the switching characteristic is adjusted by the gate (power supply) voltage as in the fifth embodiment ((b)), I1 and I2 are substantially balanced at both 25 ° C. and 125 ° C.

図9は、本実施例5における半導体スイッチング素子の温度(Temperature)とターンオン損失(Eon)の不平衡率(Unbalance Rate)との関係を示す。なお、比較のために、ゲート抵抗によってスイッチング特性を調整する公知技術を適用した場合の同関係を併記する。 FIG. 9 shows the relationship between the temperature (Temperature) of the semiconductor switching element and the unbalance rate of the turn-on loss (Eon) in the fifth embodiment. For comparison, the same relationship when a known technique for adjusting switching characteristics by a gate resistance is applied is also described.

図9に示すように、ゲート抵抗によってスイッチング特性を調整する場合((a))、半導体スイッチング素子301におけるターンオン損失の不平衡率701と、半導体スイッチング素子302におけるターンオン損失の不平衡率702は、温度が変化すると大きく変化する。 As shown in FIG. 9, when the switching characteristics are adjusted by the gate resistance ((a)), the unbalance rate 701 of the turn-on loss in the semiconductor switching element 301 and the unbalance rate 702 of the turn-on loss in the semiconductor switching element 302 are determined. It changes greatly when the temperature changes.

これに対し、本実施例5のように、ゲート(電源)電圧によってスイッチング特性を調整する場合((b))、半導体スイッチング素子301におけるターンオン損失の不平衡率701と、半導体スイッチング素子302におけるターンオン損失の不平衡率702は、温度が変化してもほとんど変化しない。 On the other hand, when the switching characteristic is adjusted by the gate (power supply) voltage as in the fifth embodiment ((b)), the unbalance rate 701 of the turn-on loss in the semiconductor switching element 301 and the turn-on in the semiconductor switching element 302 The loss imbalance rate 702 hardly changes even if the temperature changes.

このように、ゲート駆動電圧を制御することにより、並列接続される半導体スイッチング素子の電流あるいは電力損失の分担を、温度依存性低く、均等にすることができる。このため、一部の電力変換ユニットの故障や劣化によって、電力変換装置の寿命が短くなったり、電力変換装置の保守頻度が大きくなったりすることが防止される。従って、複数の電力変換ユニットが並列接続される電力変換装置の信頼性が向上する。また、電力変換ユニットの電力容量の尤度を低減できたり、電力変換装置としての尤度が低減でき電力変換ユニットの並列数を低減できたりする。このため、電力変換ユニットや電力変換ユニットの装置サイズやコストを低減できる。 By controlling the gate drive voltage in this way, the share of the current or power loss of the semiconductor switching elements connected in parallel can be made uniform with low temperature dependence. Therefore, it is possible to prevent the life of the power conversion device from being shortened or the maintenance frequency of the power conversion device from being increased due to the failure or deterioration of some of the power conversion units. Therefore, the reliability of the power conversion device in which a plurality of power conversion units are connected in parallel is improved. Further, the likelihood of the power capacity of the power conversion unit can be reduced, the likelihood of the power conversion device can be reduced, and the number of parallel power conversion units can be reduced. Therefore, the device size and cost of the power conversion unit and the power conversion unit can be reduced.

なお、本発明は前述した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、前述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施形態の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。 The present invention is not limited to the above-described embodiment, and includes various modifications. For example, the above-described embodiment has been described in detail in order to explain the present invention in an easy-to-understand manner, and is not necessarily limited to the one including all the described configurations. Further, it is possible to add / delete / replace a part of the configuration of each embodiment with another configuration.

例えば、半導体スイッチング素子の並列数は、2並列に限らず、2以上の任意の並列数でもよい。 For example, the number of parallel semiconductor switching elements is not limited to two parallels, and may be any number of two or more parallels.

また、電力変換装置としては、DC/ACコンバータ、DC/DCコンバータ、各種スイッチング電源など様々なタイプが適用できる。 Further, as the power conversion device, various types such as a DC / AC converter, a DC / DC converter, and various switching power supplies can be applied.

また、電力変換ユニットにおける半導体スイッチング素子は、接合型電界効果トランジスタなどの電圧制御型半導体スイッチング素子でもよい。なお、半導体スイッチング素子の基板材料は、シリコンでもよいし、炭化シリコンなどのワイドギャップ半導体でもよい。 Further, the semiconductor switching element in the power conversion unit may be a voltage control type semiconductor switching element such as a junction type electric field effect transistor. The substrate material of the semiconductor switching element may be silicon or a wide-gap semiconductor such as silicon carbide.

また、特性マップ情報における素子特性は、スイッチング時間に限らず、スイッチング損失(例えば、ターンオン損失)などの他の素子特性でもよい。 Further, the element characteristics in the characteristic map information are not limited to the switching time, and may be other element characteristics such as switching loss (for example, turn-on loss).

6 共通制御部
10 可変電圧源
11 正バイアス端子
12 負バイアス端子
13 ゲート出力端子
14 中間電位端子
21 入力信号
22 充電用スイッチ
23 放電用スイッチ
24 充電用抵抗
25 放電用抵抗
31,32 特性マップ情報
51 特性マップ記録手段
52 インタフェース回路部
54 ゲート電圧傾き可変回路部
55 ゲート電圧可変回路部
60 ゲート電圧算出手段
67 温度センサ
68 温度検出部
111,112 電力変換ユニット
301,302,303,304 半導体スイッチング素子
305,306 パワーモジュール
400 絶縁トランス
401 ダイオード整流器
402 コンデンサ
403 抵抗
404 定電圧ダイオード
430 ポテンショメータ
431 フィードバック端子
432 コンデンサ
433 整流ダイオード
434 ポテンショメータ制御端子
501,502,503,504 駆動回路
511,512 特性マップ情報取得手段
516 DC/DCコントローラ
517 1次側負電源入力端子
518 1次側正電源入力端子
551,552 ゲート電圧目標指令
601 直流端子(正極)
602 直流端子(負極)
603 出力端子
6 Common control unit 10 Variable voltage source 11 Positive bias terminal 12 Negative bias terminal 13 Gate output terminal 14 Intermediate potential terminal 21 Input signal 22 Charging switch 23 Discharging switch 24 Charging resistance 25 Discharging resistance 31, 32 Characteristic map information 51 Characteristic map recording means 52 Interface circuit unit 54 Gate voltage tilt variable circuit unit 55 Gate voltage variable circuit unit 60 Gate voltage calculation means 67 Temperature sensor 68 Temperature detection unit 111,112 Power conversion unit 301, 302, 303, 304 Semiconductor switching element 305 , 306 Power module 400 Insulated transformer 401 Diode rectifier 402 Capacitor 403 Resistance 404 Constant voltage diode 430 Potential meter 431 Feedback terminal 432 Capacitor 433 Rectifier diode 434 Potential meter control terminal 501, 502, 503, 504 Drive circuit 511, 512 Characteristic map information acquisition means 516 DC / DC controller 517 Primary side negative power input terminal 518 Primary side positive power input terminal 551,552 Gate voltage target command 601 DC terminal (positive side)
602 DC terminal (negative electrode)
603 output terminal

Claims (10)

半導体スイッチング素子によって電力変換を行う電力変換ユニットに設けられ、前記半導体スイッチング素子を駆動する電力変換ユニットの駆動回路において、
前記半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部を備え、
前記電力変換ユニットが複数個並列接続されて、前記半導体スイッチング素子が並列接続される時、前記複数個の電力変換ユニットの各々について、
前記駆動電圧を独立変数とし、前記半導体スイッチング素子の制御端子の電圧が上昇を開始してから、前記半導体スイッチング素子に電流が流れ始めるまでの時間であるターンオン時間を従属変数とする関数で与えられる特性マップ情報に基づいて、前記複数個の電力変換ユニットに共通する前記ターンオン時間の目標値に対応する前記駆動電圧の目標指令が演算され、
前記電圧可変回路部において、前記駆動電圧は、前記目標指令となるように可変制御されることを特徴とする電力変換ユニットの駆動回路。
In the drive circuit of the power conversion unit provided in the power conversion unit that performs power conversion by the semiconductor switching element and drives the semiconductor switching element.
A voltage variable circuit unit that outputs a control drive voltage given to the semiconductor switching element is provided.
When a plurality of the power conversion units are connected in parallel and the semiconductor switching elements are connected in parallel, for each of the plurality of power conversion units,
It is given by a function in which the drive voltage is an independent variable and the turn-on time, which is the time from when the voltage of the control terminal of the semiconductor switching element starts to rise to when the current starts to flow in the semiconductor switching element, is used as the dependent variable. Based on the characteristic map information, the target command of the drive voltage corresponding to the target value of the turn-on time common to the plurality of power conversion units is calculated.
In the voltage variable circuit unit, the drive circuit of the power conversion unit is characterized in that the drive voltage is variably controlled so as to be the target command.
請求項1に記載の電力変換ユニットの駆動回路において、
前記特性マップ情報を記録する記録手段を備えることを特徴とする電力変換ユニットの駆動回路。
In the drive circuit of the power conversion unit according to claim 1,
A drive circuit of a power conversion unit, which comprises a recording means for recording the characteristic map information.
請求項1に記載の電力変換ユニットの駆動回路において、
前記特性マップ情報はデータベースに登録されていることを特徴とする電力変換ユニットの駆動回路。
In the drive circuit of the power conversion unit according to claim 1,
The drive circuit of the power conversion unit, characterized in that the characteristic map information is registered in a database.
請求項1に記載の電力変換ユニットの駆動回路において、
前記半導体スイッチング素子はIGBTであり、前記駆動電圧はゲート電源電圧であることを特徴とする電力変換ユニットの駆動回路。
In the drive circuit of the power conversion unit according to claim 1,
A drive circuit of a power conversion unit, wherein the semiconductor switching element is an IGBT, and the drive voltage is a gate power supply voltage.
請求項1に記載の電力変換ユニットの駆動回路において、
前記半導体スイッチング素子は、上下アームのどちらか一方に含まれることを特徴とする電力変換ユニットの駆動回路。
In the drive circuit of the power conversion unit according to claim 1,
The semiconductor switching element is a drive circuit of a power conversion unit, characterized in that it is included in either one of the upper and lower arms.
請求項1または請求項5に記載の電力変換ユニットの駆動回路において、
さらに、前記駆動電圧に応じてゲート抵抗の抵抗値を制御する回路部を備えることを特徴とする電力変換ユニットの駆動回路。
In the drive circuit of the power conversion unit according to claim 1 or 5.
Further, the drive circuit of the power conversion unit is provided with a circuit unit that controls the resistance value of the gate resistance according to the drive voltage.
請求項1に記載の電力変換ユニットの駆動回路において、
前記特性マップ情報は、前記ターンオン時間の温度依存性に関する情報を含み、
前記駆動電圧は、前記特性マップ情報および前記半導体スイッチング素子の温度検出値に基づいて、前記ターンオン時間が前記目標指令となるように可変制御されることを特徴とする電力変換ユニットの駆動回路。
In the drive circuit of the power conversion unit according to claim 1,
The characteristic map information includes information regarding the temperature dependence of the turn-on time.
The drive circuit of a power conversion unit, characterized in that the drive voltage is variably controlled so that the turn-on time becomes the target command based on the characteristic map information and the temperature detection value of the semiconductor switching element.
半導体スイッチング素子に制御用の駆動電圧を与えて前記半導体スイッチング素子を駆動することにより電力変換を行う電力変換ユニットの駆動方法において、
前記電力変換ユニットが複数個並列接続されて、前記半導体スイッチング素子が並列接続される時、前記複数個の電力変換ユニットの各々について、
前記駆動電圧を独立変数とし、前記半導体スイッチング素子の制御端子の電圧が上昇を開始してから、前記半導体スイッチング素子に電流が流れ始めるまでの時間であるターンオン時間を従属変数とする関数で与えられる特性マップ情報に基づいて、前記複数個の電力変換ユニットに共通する前記ターンオン時間の目標値に対応する前記駆動電圧の目標指令が演算され、
前記駆動電圧の値を前記目標指令に設定することを特徴とする電力変換ユニットの駆動方法。
In the driving method of a power conversion unit that performs power conversion by applying a driving voltage for control to a semiconductor switching element and driving the semiconductor switching element.
When a plurality of the power conversion units are connected in parallel and the semiconductor switching elements are connected in parallel, for each of the plurality of power conversion units,
It is given by a function in which the drive voltage is an independent variable and the turn-on time, which is the time from when the voltage of the control terminal of the semiconductor switching element starts to rise to when the current starts to flow in the semiconductor switching element, is used as the dependent variable. Based on the characteristic map information, the target command of the drive voltage corresponding to the target value of the turn-on time common to the plurality of power conversion units is calculated.
A method for driving a power conversion unit, which comprises setting a value of the driving voltage in the target command.
半導体スイッチング素子と、
前記半導体スイッチング素子を駆動する駆動回路と、
を備え、
前記半導体スイッチング素子によって電力変換を行う電力変換ユニットにおいて、
前記駆動回路は、
前記半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部を備え、
前記電力変換ユニットが複数個並列接続されて、前記半導体スイッチング素子が並列接続される時、前記複数個の電力変換ユニットの各々について、
前記駆動電圧を独立変数とし、前記半導体スイッチング素子の制御端子の電圧が上昇を開始してから、前記半導体スイッチング素子に電流が流れ始めるまでの時間であるターンオン時間を従属変数とする関数で与えられる特性マップ情報に基づいて、前記複数個の電力変換ユニットに共通する前記ターンオン時間の目標値に対応する前記駆動電圧の目標指令が演算され、
前記電圧可変回路部において、前記駆動電圧は、前記目標指令となるように可変制御されることを特徴とする電力変換ユニット。
Semiconductor switching elements and
The drive circuit that drives the semiconductor switching element and
With
In the power conversion unit that performs power conversion by the semiconductor switching element,
The drive circuit
A voltage variable circuit unit that outputs a control drive voltage given to the semiconductor switching element is provided.
When a plurality of the power conversion units are connected in parallel and the semiconductor switching elements are connected in parallel, for each of the plurality of power conversion units,
It is given by a function in which the drive voltage is an independent variable and the turn-on time, which is the time from when the voltage of the control terminal of the semiconductor switching element starts to rise to when the current starts to flow in the semiconductor switching element, is used as the dependent variable. Based on the characteristic map information, the target command of the drive voltage corresponding to the target value of the turn-on time common to the plurality of power conversion units is calculated.
A power conversion unit characterized in that in the voltage variable circuit unit, the drive voltage is variably controlled so as to be the target command.
半導体スイッチング素子と、前記半導体スイッチング素子を駆動する駆動回路と、を備える電力変換ユニットが複数個並列に接続され、前記半導体スイッチング素子が並列接続されて構成される電力変換装置において、
複数の前記駆動回路の各々において設けられ、前記半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部と、
複数の前記電圧可変回路部の各々に対して、前記駆動電圧を独立変数とし、前記半導体スイッチング素子の制御端子の電圧が上昇を開始してから、前記半導体スイッチング素子に電流が流れ始めるまでの時間であるターンオン時間を従属変数とする関数で与えられる特性マップ情報に基づいて、前記複数個の電力変換ユニットに共通する前記ターンオン時間の目標値に対応する前記駆動電圧の目標指令を作成する共通制御部と、
を備え、
複数の前記電圧可変回路部の各々において、前記駆動電圧は、複数の前記電圧可変回路部の各々に対して前記共通制御部によって作成される前記目標指令となるように可変制御されることを特徴とする電力変換装置。
In a power conversion device configured by connecting a plurality of power conversion units including a semiconductor switching element and a drive circuit for driving the semiconductor switching element in parallel, and connecting the semiconductor switching elements in parallel.
A voltage variable circuit unit provided in each of the plurality of drive circuits and outputting a control drive voltage given to the semiconductor switching element, and a voltage variable circuit unit.
The time from when the voltage of the control terminal of the semiconductor switching element starts to rise to when the current starts to flow through the semiconductor switching element, with the drive voltage as an independent variable for each of the plurality of voltage variable circuit units. Based on the characteristic map information given by the function with the turn-on time as the dependent variable, the common control for creating the target command of the drive voltage corresponding to the target value of the turn-on time common to the plurality of power conversion units. Department and
With
In each of the plurality of voltage variable circuit units, the drive voltage is variably controlled so as to be the target command created by the common control unit for each of the plurality of voltage variable circuit units. Power conversion device.
JP2017115900A 2017-06-13 2017-06-13 Power conversion unit drive circuit and drive method, power conversion unit, and power conversion device Active JP6887320B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017115900A JP6887320B2 (en) 2017-06-13 2017-06-13 Power conversion unit drive circuit and drive method, power conversion unit, and power conversion device
CN201810531410.7A CN109088531B (en) 2017-06-13 2018-05-29 Drive circuit and drive method for power conversion unit, and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017115900A JP6887320B2 (en) 2017-06-13 2017-06-13 Power conversion unit drive circuit and drive method, power conversion unit, and power conversion device

Publications (2)

Publication Number Publication Date
JP2019004558A JP2019004558A (en) 2019-01-10
JP6887320B2 true JP6887320B2 (en) 2021-06-16

Family

ID=64839200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017115900A Active JP6887320B2 (en) 2017-06-13 2017-06-13 Power conversion unit drive circuit and drive method, power conversion unit, and power conversion device

Country Status (2)

Country Link
JP (1) JP6887320B2 (en)
CN (1) CN109088531B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7303672B2 (en) * 2019-06-24 2023-07-05 株式会社東芝 drive circuit
US11290088B2 (en) * 2020-02-19 2022-03-29 Eaton Intelligent Power Limited Drivers for paralleled semiconductor switches
JP7296915B2 (en) 2020-04-27 2023-06-23 東芝三菱電機産業システム株式会社 Semiconductor switch driver and power converter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11235015A (en) * 1998-02-13 1999-08-27 Toshiba Corp Voltage-driven power semiconductor device and method of controlling the gate of the same
JP2004229382A (en) * 2003-01-21 2004-08-12 Toshiba Corp Gate drive circuit and power converter
EP2424112B1 (en) * 2010-08-23 2015-07-01 ABB Research Ltd Current balancing of parallel connected semiconductor components
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
JP5796586B2 (en) * 2013-02-04 2015-10-21 株式会社デンソー Circuit control device
CN103199679B (en) * 2013-04-18 2015-04-15 电子科技大学 Equalized current output circuit of insulated gate bipolar transistor
JP6171861B2 (en) * 2013-11-07 2017-08-02 富士通株式会社 Charge / discharge signal circuit and DCDC converter
JP6492630B2 (en) * 2014-12-23 2019-04-03 株式会社デンソー Control device
JP6500694B2 (en) * 2015-08-19 2019-04-17 富士電機株式会社 Control device for power conversion device and power conversion device
JP6475594B2 (en) * 2015-08-26 2019-02-27 株式会社日立製作所 Power semiconductor element drive circuit, power conversion unit and power conversion device

Also Published As

Publication number Publication date
CN109088531B (en) 2021-09-21
JP2019004558A (en) 2019-01-10
CN109088531A (en) 2018-12-25

Similar Documents

Publication Publication Date Title
US10770888B2 (en) Overcurrent protection device for semiconductor device
JP6196984B2 (en) Semiconductor device controller
CN108173418B (en) Semiconductor device and power conversion apparatus
CN108141127B (en) Drive circuit for power semiconductor element, power conversion module, and power conversion device
US20080007318A1 (en) Adaptive gate drive for switching devices of inverter
JP6742528B2 (en) Power converter
US10530288B2 (en) Motor drive apparatus and air conditioner
CN102893525B (en) Drive device for driving voltage-driven element
JP6887320B2 (en) Power conversion unit drive circuit and drive method, power conversion unit, and power conversion device
JP2004229382A (en) Gate drive circuit and power converter
US9729139B2 (en) Cooperative control method for power semiconductor elements connected in parallel, current balance control device, and power module
JP2017079534A (en) Gate control circuit
JP7205091B2 (en) semiconductor equipment
CN113056864A (en) Power conversion device
US20030095365A1 (en) Semiconductor equipment
JPWO2018225436A1 (en) Gate drive device
US10305364B1 (en) Power conversion system
JP6924277B2 (en) Power module
US20230179196A1 (en) Drive control device for power semiconductor element, and power module
JP6906390B2 (en) Switching circuit
JP2009124781A (en) Gate drive for voltage-driven semiconductor device
JP6642074B2 (en) Driving device for switching element
US11828786B2 (en) Electrical characteristic inspection device for semiconductor device and electrical characteristic inspection method for semiconductor device
JP7106725B1 (en) Control device and current imbalance adjustment method
JP6271285B2 (en) Semiconductor test equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210518

R150 Certificate of patent or registration of utility model

Ref document number: 6887320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150