JP6871106B2 - Optical waveguide chip connection structure - Google Patents
Optical waveguide chip connection structure Download PDFInfo
- Publication number
- JP6871106B2 JP6871106B2 JP2017151299A JP2017151299A JP6871106B2 JP 6871106 B2 JP6871106 B2 JP 6871106B2 JP 2017151299 A JP2017151299 A JP 2017151299A JP 2017151299 A JP2017151299 A JP 2017151299A JP 6871106 B2 JP6871106 B2 JP 6871106B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- plc
- base substrate
- substrate
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Mechanical Coupling Of Light Guides (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
本発明は、光通信や光センシングといった光信号の処理が必要な技術分野に用いられる光導波路チップ間の接続構造に関するものである。 The present invention relates to a connection structure between optical waveguide chips used in technical fields that require processing of optical signals such as optical communication and optical sensing.
光通信や光センシングといった光信号処理技術を使用する産業分野は関連分野と共に急速に発展し続けている。この光信号処理技術と同様に急速な発展を続けていると同時に、光信号処理技術と組み合わせて使用されていることが多いのが電子回路技術である。しかし、この電子回路技術と比べると、光信号処理技術にはいくつか難点がある。それは、小型化と簡便な接続である。 Industrial fields that use optical signal processing technologies such as optical communication and optical sensing continue to develop rapidly along with related fields. Similar to this optical signal processing technology, electronic circuit technology continues to develop rapidly, and at the same time, it is often used in combination with optical signal processing technology. However, compared to this electronic circuit technology, the optical signal processing technology has some drawbacks. It is a miniaturization and a simple connection.
シリコンを中心とする電子回路技術においては、スケーリング則により微細化がそのまま高性能化につながるため、非常に活発に微細化が推し進められてきた。しかしながら、光信号処理技術においては、空間光学系では系のサイズが非常に大きくなってしまう。また、空間光学系よりも小さな系を実現できる平面光波回路(PLC:Planar Lightwave Circuit)においても、カットオフ条件から、最も基本的な光学素子である導波路のサイズですら数μmから数百nmオーダーとなってしまい、電子回路技術と比較して大きなデバイスサイズとなりがちである。 In electronic circuit technology centered on silicon, miniaturization directly leads to higher performance due to the scaling law, so miniaturization has been promoted very actively. However, in the optical signal processing technology, the size of the system becomes very large in the spatial optical system. In addition, even in a planar lightwave circuit (PLC) that can realize a system smaller than a spatial optical system, even the size of the waveguide, which is the most basic optical element, is several μm to several hundred nm due to the cutoff conditions. It tends to be an order, and the device size tends to be large compared to electronic circuit technology.
次に簡便な接続という点においても、電子回路技術の場合、低周波領域では単に金属等の導体を接続するというだけで非常に簡便に信号を伝達することが可能であり、高周波領域においてもRFコネクタのようなプラガブルな接続技術が成熟している。しかしながら、光信号処理技術の場合、単に光信号を伝送する媒体を接続するだけでは良好な接続を実現することができない。光信号処理技術において良好な接続を得るためには、デバイス間の高精度のアライメントが不可欠であり、例えばシングルモード導波路を持つデバイスの場合、材質や設計にもよるが、サブμmオーダーの精度でのアライメントが必要である。 Next, in terms of simple connection, in the case of electronic circuit technology, it is possible to transmit signals very easily by simply connecting a conductor such as metal in the low frequency region, and RF in the high frequency region as well. Pluggable connection technologies such as connectors are mature. However, in the case of optical signal processing technology, it is not possible to realize a good connection simply by connecting a medium for transmitting an optical signal. In order to obtain good connection in optical signal processing technology, high-precision alignment between devices is indispensable. For example, in the case of a device with a single-mode waveguide, the accuracy is on the order of sub μm, depending on the material and design. Alignment is required.
光信号処理技術において小型化と簡便な接続を同時に実現する手法として、特許文献1のような方法が提案されている。特許文献1に開示された構造では、コネクタのように必要な時だけ光導波路チップ(石英系PLC)を接続可能なプラガブルな接続が実現できる。このような光導波路チップの接続構造を称して、以後PPCP(Pluggable Photonic Circuit Platform)と呼ぶ。 A method as described in Patent Document 1 has been proposed as a method for simultaneously realizing miniaturization and simple connection in an optical signal processing technique. With the structure disclosed in Patent Document 1, a pluggable connection in which an optical waveguide chip (quartz-based PLC) can be connected only when necessary, such as a connector, can be realized. The connection structure of such an optical waveguide chip is hereinafter referred to as PPPP (Pluggable Photonic Circuit Platform).
図12(A)〜図12(D)はPPCPの典型的な構成を示す模式図である。図12(A)はPPCPの斜視図、図12(B)はPPCPの部品展開図、図12(C)は石英系PLCと石英系平板の接合面を示す図、図12(D)はPPCPをxy平面で切断した断面図である。図12(A)〜図12(D)では、Si基板と導波路層とを含む石英系ガラス層により形成されている、2つの光導波路チップである石英系PLC1001,1002と、石英系PLC1001,1002と同等の手法で作成された導波路の無いベース基板である石英系平板1003と、4本のスペーサ用光ファイバ1006(スペーサ部材)の計7点の部材を組み合わせることで、PPCPを構成している。
12 (A) to 12 (D) are schematic views showing a typical configuration of PPPP. 12 (A) is a perspective view of PPPP, FIG. 12 (B) is a component development view of PPPP, FIG. 12 (C) is a view showing a joint surface between a quartz PLC and a quartz flat plate, and FIG. 12 (D) is PPPP. Is a cross-sectional view taken along the xy plane. 12 (A) to 12 (D) show quartz-based PLC1001, 1002 and quartz-based PLC1001, which are two optical waveguide chips formed by a quartz-based glass layer including a Si substrate and a waveguide layer. A PPPP is constructed by combining a quartz
図12(A)〜図12(D)に示すPPCPは、入力光信号1005を、石英系PLC1001ならびに石英系PLC1002を介して出力光信号1004となるまで伝送することを目的とする構成となっている。図12(A)、図12(B)で示されているとおり、石英系PLC1001と石英系PLC1002とは各々の入出射端面11,12が向かい合うように横並びに配置されており、この2つの石英系PLC1001,1002が石英系平板1003上に積載されている。
The PPPP shown in FIGS. 12 (A) to 12 (D) is configured to transmit an input
石英系PLC1001は、図12(D)に示すように、Si基板1009に光導波路層1008が形成された構造となっている。光導波路層1008は、SiO2からなるクラッド層1010と、クラッド層1010の中に形成されたコア1011とから構成される。また、クラッド層1010には、嵌合用溝1007が形成されている。石英系PLC1002の構造も、石英系PLC1001と同様である。
As shown in FIG. 12D, the quartz-based PLC1001 has a structure in which an
石英系平板1003のSi基板1012には、石英系PLC1001,1002を積載する面に、石英系PLC1001,1002のクラッド層1010と同じ材料のガラス層1013が形成されている。このガラス層1013には、石英系平板1003上に石英系PLC1001,1002を積載する際に石英系PLC1001,1002の嵌合用溝1007と向かい合う位置に、嵌合用溝1014が形成されている。
On the
図12(B)、図12(C)で示されているとおり、石英系PLC1001,1002は、石英系平板1003側の嵌合用溝1014と石英系PLC1001,1002側の嵌合用溝1007とに嵌合するスペーサ用光ファイバ1006を介して石英系平板1003に固定されている。
以上のような構造で、部材などの機械的精度のみで石英系PLC1001,1002を位置合わせするパッシブアライメント実装を実現することができ、サブμm単位での精度で簡便な接続を実現しながら、光導波路の集積化を可能とすることで小型化も実現している。
As shown in FIGS. 12B and 12C, the quartz-based PLC1001 and 1002 are fitted into the
With the above structure, it is possible to realize passive alignment mounting that aligns quartz-based
図12(A)〜図12(D)に示したPPCPにおいて用いられている、Si基板を持つ石英系PLCおよび石英系平板では、多くの場合SiとSiO2の熱膨張係数の違いに起因する応力が発生し、反りが生じてしまう。このような反りは通常のPLCの用途でも問題となる場合があるが、パッシブアライメント実装が前提となっているPPCPの場合は特に問題であり、多くの場合、PLC間の光接続にずれが生じ、挿入損失の増大をもたらすことになる。また、PPCPは多層構造の光導波路の集積化に用いることが可能であり、その際にPLCを研磨して薄くすることがある。この研磨により通常の厚みのPLCよりも反りが大きくなってしまう傾向にあるという課題があった。 In the quartz-based PLC and quartz-based flat plate having a Si substrate used in the PPPP shown in FIGS. 12 (A) to 12 (D), it is often caused by the difference in the coefficient of thermal expansion between Si and SiO 2. Stress is generated and warpage occurs. Such warpage may be a problem even in normal PLC applications, but it is especially problematic in the case of PPPP, which is premised on passive alignment mounting, and in many cases, the optical connection between PLCs is displaced. , Will result in an increase in insertion loss. Further, PPPP can be used for integrating an optical waveguide having a multi-layer structure, and at that time, PLC may be polished to be thinned. There is a problem that the warp tends to be larger than that of a PLC having a normal thickness due to this polishing.
したがって、PPCPの特徴である小型化と簡便な接続を実現するための、薄型化とパッシブアライメントとが、材料の熱膨張係数の違いによる反りによる影響を受けてしまい、過大な挿入損失が発生するという問題を抱えていることになる Therefore, thinning and passive alignment, which are the characteristics of PPPP to realize miniaturization and easy connection, are affected by warpage due to the difference in the coefficient of thermal expansion of the material, and excessive insertion loss occurs. Will have the problem
本発明は、上記のような課題に鑑みてなされたもので、その目的とするところは高精度で簡便な実装方法を維持しつつ、物性値起因の反りを緩和し、光接続の損失の増大を抑えることができる光導波路チップの接続構造を提供することにある。 The present invention has been made in view of the above problems, and the purpose of the present invention is to alleviate warpage caused by physical property values and increase optical connection loss while maintaining a highly accurate and simple mounting method. It is an object of the present invention to provide the connection structure of the optical waveguide chip which can suppress the above.
本発明の光導波路チップの接続構造は、第1の基板上の第1のクラッド層に断面が矩形の複数の第1の溝が形成されたベース基板と、一部が前記ベース基板から突出した形で前記複数の第1の溝とそれぞれ嵌合する複数のスペーサ部材と、第2の基板上の第2のクラッド層に第1の光導波路が形成されると共に、前記第1の溝と向かい合う前記第2のクラッド層の面に前記スペーサ部材の突出した部分と嵌合する、断面が矩形の第2の溝が形成され、前記スペーサ部材によって支持される形で前記ベース基板上に積載された複数の第1の光導波路チップとを備え、前記複数の第1の光導波路チップは、前記ベース基板と前記第1の光導波路チップとの積載方向に対して垂直な方向に沿って配置され、隣接する2つの第1の光導波路チップの第1の光導波路の入出射端面同士が向かい合うように前記ベース基板上に積載され、前記ベース基板は、前記第1の基板と前記第1のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有し、前記複数の第1の光導波路チップは、前記第2の基板と前記第2のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有することを特徴とするものである。
また、本発明の光導波路チップの接続構造の1構成例において、前記ベース基板は、前記第1のクラッド層に第2の光導波路が形成された第2の光導波路チップであることを特徴とするものである。
The connection structure of the optical waveguide chip of the present invention includes a base substrate in which a plurality of first grooves having a rectangular cross section are formed in a first clad layer on the first substrate, and a part thereof protrudes from the base substrate. A plurality of spacer members that are fitted to the plurality of first grooves in shape, and a first optical waveguide is formed in a second clad layer on a second substrate, and faces the first groove. A second groove having a rectangular cross section is formed on the surface of the second clad layer to be fitted with the protruding portion of the spacer member, and is loaded on the base substrate in a form supported by the spacer member. A plurality of first optical waveguide chips are provided, and the plurality of first optical waveguide chips are arranged along a direction perpendicular to the loading direction of the base substrate and the first optical waveguide chip. The two adjacent first optical waveguide chips are loaded on the base substrate so that the entrance / exit end faces of the first optical waveguide face each other, and the base substrate is the first substrate and the first clad layer. The plurality of first optical waveguide chips are composed of three or more layers including, and have a structure in which the thermal expansion coefficient of the inner layer takes an extreme value with respect to the thermal expansion coefficient of the outer layer in the stacking direction. Consists of three or more layers including the second substrate and the second clad layer, and the thermal expansion coefficient of the inner layer takes an extreme value with respect to the thermal expansion coefficient of the outer layer in the stacking direction. It is characterized by having a structure.
Further, in one configuration example of the connection structure of the optical waveguide chip of the present invention, the base substrate is a second optical waveguide chip in which a second optical waveguide is formed in the first clad layer. It is something to do.
また、本発明の光導波路チップの接続構造は、断面が矩形の複数の第1の溝が形成されたベース基板と、一部が前記ベース基板から突出した形で前記複数の第1の溝とそれぞれ嵌合する複数のスペーサ部材と、第1の光導波路が形成されると共に、前記第1の溝と向かい合う面に前記スペーサ部材の突出した部分と嵌合する、断面が矩形の第2の溝が形成され、前記スペーサ部材によって支持される形で前記ベース基板上に積載された複数の第1の光導波路チップとを備え、前記複数の第1の光導波路チップは、前記ベース基板と前記第1の光導波路チップとの積載方向に対して垂直な方向に沿って配置され、隣接する2つの第1の光導波路チップの第1の光導波路の入出射端面同士が向かい合うように前記ベース基板上に積載され、前記ベース基板は、第1の基板とこの第1の基板上に設けられた、前記第1の溝が形成された第1のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有し、前記複数の第1の光導波路チップの各々は、第2の基板とこの第2の基板上に設けられた、前記第1の光導波路および前記第2の溝が形成された第2のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有することを特徴とするものである。
Further, the connection structure of the optical waveguide chip of the present invention includes a base substrate in which a plurality of first grooves having a rectangular cross section are formed, and the plurality of first grooves in a form in which a part thereof protrudes from the base substrate. A second groove having a rectangular cross section, which is formed with a plurality of spacer members to be fitted to each other and a first optical waveguide, and is fitted to a protruding portion of the spacer member on a surface facing the first groove. The plurality of first optical waveguide chips are formed and supported on the base substrate in a form supported by the spacer member, and the plurality of first optical waveguide chips are the base substrate and the first optical waveguide chip. It is arranged along a direction perpendicular to the loading direction with the optical waveguide chip of 1, and is placed on the base substrate so that the entrance / exit end faces of the first optical waveguide of two adjacent first optical waveguide chips face each other. stacked on the base substrate, provided on the first substrate and the first substrate, three layers or more including a first cladding layer, wherein the first grooves are formed, these thermal expansion coefficient of the inner layer with respect to the thermal expansion coefficient of the outer layer in the stacking direction has a structure Ru preparative extremes, each of the plurality of first optical waveguide chip comprises a second substrate It is composed of three or more layers including the first optical waveguide and the second clad layer on which the second groove is formed provided on the second substrate, and the outer layer in the stacking direction thereof. it is characterized in that the thermal expansion coefficient of the inner layer has a structure Ru preparative extreme relative thermal expansion coefficients.
また、本発明の光導波路チップの接続構造の1構成例において、前記ベース基板は、前記第1の基板または前記第1のクラッド層に第2の光導波路が形成された第2の光導波路チップであることを特徴とするものである。 Further, in one configuration example of the connection structure of the optical waveguide chip of the present invention, the base substrate is a second optical waveguide chip in which a second optical waveguide is formed on the first substrate or the first clad layer. It is characterized by being .
本発明によれば、第1の基板に第1の溝が形成されたベース基板と、一部がベース基板から突出した形で第1の溝と嵌合するスペーサ部材と、第1の溝と向かい合う第2の基板の面にスペーサ部材の突出した部分と嵌合する第2の溝が形成された複数の第1の光導波路チップとを設けることにより、機械的精度のみで位置合わせするパッシブアライメント実装による高精度で簡便なマルチチップ実装を実現することができ、光導波路チップの集積を可能とすることで光回路の小型化も実現することができる。さらに、本発明では、ベース基板と第1の光導波路チップとを、それぞれ第1、第2の基板のみからなる1層構造とすることにより、ベース基板と第1の光導波路チップの反りに起因する第1の光導波路チップ間のギャップの広がりによる光接続の損失の増大を抑えることができる。また、本発明では、第1、第2の基板として、例えば石英系PLCに類似した材料系を採用すれば、これまで石英系PLCにおいて培われてきた高度な技術を光導波路チップの接続構造に適用しつつも、通常の石英系PLCが持っている反り特性を緩和することができる。 According to the present invention, a base substrate in which a first groove is formed on the first substrate, a spacer member that is partially projected from the base substrate and fitted to the first groove, and a first groove. Passive alignment that aligns only with mechanical accuracy by providing a plurality of first optical waveguide chips in which a second groove to be fitted with a protruding portion of the spacer member is formed on the surface of the second substrate facing each other. It is possible to realize high-precision and simple multi-chip mounting by mounting, and it is also possible to realize miniaturization of an optical circuit by enabling integration of optical waveguide chips. Further, in the present invention, the base substrate and the first optical waveguide chip have a one-layer structure consisting of only the first and second substrates, respectively, which is caused by the warp of the base substrate and the first optical waveguide chip. It is possible to suppress an increase in loss of optical connection due to widening of the gap between the first optical waveguide chips. Further, in the present invention, if, for example, a material system similar to a quartz-based PLC is adopted as the first and second substrates, the advanced technology cultivated in the quartz-based PLC up to now can be applied to the connection structure of the optical waveguide chip. While being applied, it is possible to alleviate the warp characteristics of ordinary quartz PLCs.
また、本発明では、第1の基板上の第1のクラッド層に第1の溝が形成されたベース基板と、一部がベース基板から突出した形で第1の溝と嵌合するスペーサ部材と、第1の溝と向かい合う第2のクラッド層の面にスペーサ部材の突出した部分と嵌合する第2の溝が形成された第1の光導波路チップとを設けることにより、機械的精度のみで位置合わせするパッシブアライメント実装による高精度で簡便なマルチチップ実装を実現することができ、光導波路チップの集積を可能とすることで光回路の小型化も実現することができる。さらに、本発明では、ベース基板を、第1の基板と第1のクラッド層のそれぞれが化合物半導体からなる2層構造とし、第1の光導波路チップを、第2の基板と第2のクラッド層のそれぞれが化合物半導体からなる2層構造とすることにより、ベース基板と第1の光導波路チップの反りに起因する第1の光導波路チップ間のギャップの広がりによる光接続の損失の増大を抑えることができる。 Further, in the present invention, the base substrate in which the first groove is formed in the first clad layer on the first substrate and the spacer member which is partially projected from the base substrate and fitted to the first groove. And by providing a first optical waveguide chip in which a second groove that fits with the protruding portion of the spacer member is formed on the surface of the second clad layer facing the first groove, only mechanical accuracy is provided. It is possible to realize highly accurate and simple multi-chip mounting by passive alignment mounting that aligns with, and it is also possible to realize miniaturization of the optical circuit by enabling the integration of optical waveguide chips. Further, in the present invention, the base substrate has a two-layer structure in which each of the first substrate and the first clad layer is made of a compound semiconductor, and the first optical waveguide chip is a second substrate and a second clad layer. By adopting a two-layer structure in which each of the above is made of a compound semiconductor, it is possible to suppress an increase in optical connection loss due to the widening of the gap between the base substrate and the first optical waveguide chip due to the warp of the first optical waveguide chip. Can be done.
また、本発明では、ベース基板を、第1の基板と第1のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造とし、第1の光導波路チップを、第2の基板と第2のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造とすることにより、ベース基板と第1の光導波路チップの反りに起因する第1の光導波路チップ間のギャップの広がりによる光接続の損失の増大を抑えることができる。また、本発明では、ベース基板と第1の光導波路チップの各々を、石英系ガラス、シリコン、石英系ガラスの3層構造とすれば、これまで石英系PLCにおいて培われてきた高度な技術を光導波路チップの接続構造に適用しつつも、通常の石英系PLCが持っている反り特性を緩和することができる。 Further, in the present invention, the base substrate is composed of three or more layers including the first substrate and the first clad layer, and the thermal expansion of the inner layer with respect to the coefficient of thermal expansion of the outer layer in the laminating direction of these. The structure has a structure in which the coefficient takes an extreme value, and the first optical waveguide chip is composed of three or more layers including a second substrate and a second clad layer, with respect to the coefficient of thermal expansion of the outer layer in the stacking direction. By adopting a structure in which the coefficient of thermal expansion of the inner layer takes an extreme value, the loss of optical connection due to the widening of the gap between the base substrate and the first optical waveguide chip due to the warp of the first optical waveguide chip is lost. The increase can be suppressed. Further, in the present invention, if each of the base substrate and the first optical waveguide chip has a three-layer structure of quartz-based glass, silicon, and quartz-based glass, the advanced technology cultivated in quartz-based PLC up to now can be used. While being applied to the connection structure of an optical waveguide chip, it is possible to relax the warp characteristics of ordinary quartz-based PLCs.
[第1の実施例]
以下、本発明の実施例について図面を参照して説明する。図1(A)〜図1(D)は本発明の第1の実施例に係るPPCPの構成を示す模式図である。図1(A)はPPCPの斜視図、図1(B)はPPCPの部品展開図、図1(C)は上層のPLCと下層のPLCの接合面を示す図、図1(D)はPPCPをxy平面で切断した断面図である。図1(A)〜図1(D)では、それぞれイオン交換方式光導波路を有する石英系ガラス一層のみからなる2つの光導波路チップであるPLC101,102と、同様の光導波路チップであるPLC103と、4本のスペーサ用光ファイバ108(スペーサ部材)の計7点の部材を組み合わせることで、PPCPを構成している。
[First Example]
Hereinafter, examples of the present invention will be described with reference to the drawings. 1 (A) to 1 (D) are schematic views showing the configuration of PPPP according to the first embodiment of the present invention. 1 (A) is a perspective view of PPPP, FIG. 1 (B) is a component development view of PPPP, FIG. 1 (C) is a view showing a joint surface between an upper layer PLC and a lower layer PLC, and FIG. 1 (D) is a view showing a joint surface of PPPP. Is a cross-sectional view taken along the xy plane. In FIGS. 1A to 1D, PLC101 and 102, which are two optical waveguide chips composed of only one quartz glass layer having an ion exchange type optical waveguide, and PLC103, which is a similar optical waveguide chip, are shown. A PPPP is formed by combining a total of seven members of four spacer optical fibers 108 (spacer members).
図1(A)に示すようにPLC102に入射した入力光信号105は、PLC102の光導波路を伝搬し、PLC102を出射してPLC101に入射し、PLC101の光導波路を伝搬して、出力光信号104となってPLC101から出射する。また、PLC103に入射した入力光信号107は、PLC103の光導波路を伝搬し、出力光信号106となってPLC103から出射する。
As shown in FIG. 1A, the input
PLC101は、図1(D)に示すように、支持基板であると共にクラッド層である石英系ガラス板109(第2の基板)の表面に、入力光信号105を伝送するための光導波路(コア)110がイオン交換方式により形成された構造となっている。また、石英系ガラス板109の表面には、嵌合用溝111が形成されている。PLC102の構造も、PLC101と同様である。図1(C)はPLC101,102の石英系ガラス板109のPLC103との接合面を示している。図1(C)によると、PLC101,102のそれぞれに嵌合用溝111が2本形成されていることが分かる。
As shown in FIG. 1 (D), the
図1(A)、図1(B)で示されているとおり、PLC101とPLC102とは、PLC103との積載方向に対して垂直な方向に沿って横並びに配置され、各々の入出射端面11,12が向かい合うようにPLC103上に積載される。
As shown in FIGS. 1 (A) and 1 (B), the
PLC101,102と同様に、PLC103は、支持基板であると共にクラッド層である石英系ガラス板112(第1の基板)の表面に、入力光信号107を伝送するための光導波路(コア)113がイオン交換方式により形成された構造となっている。石英系ガラス板112の表面には、PLC103上にPLC101,102を積載する際にPLC101,102の嵌合用溝111と向かい合う位置に、嵌合用溝111と同一の形状の嵌合用溝114が形成されている。
Similar to the
図1(C)では、石英系ガラス板112のPLC101,102との接合面を示している。上記のとおりPLC101,102にそれぞれ嵌合用溝111が2本ずつ形成されているので、PLC101の嵌合用溝111と向かい合う位置に形成された2本とPLC102の嵌合用溝111と向かい合う位置に形成された2本の計4本の嵌合用溝114が石英系ガラス板112に形成されている。本実施例では、嵌合用溝111,114の長手方向がz軸方向(PLC102からPLC101へ出射する光の光軸方向およびPLC103に入射する光の光軸方向であり、図1(A)〜図1(C)の左右方向)と平行になるようにした。
FIG. 1C shows the joint surface of the
なお、光導波路(コア)110,113の例としては例えばAg+イオン交換導波路、K+イオン交換導波路があるが、これらの材料に限るものではない。 Examples of the optical waveguides (cores) 110 and 113 include, for example, Ag + ion exchange waveguide and K + ion exchange waveguide, but the materials are not limited to these.
本実施例のPPCPを作製するには、PLC103の石英系ガラス板112に形成された4本の嵌合用溝114にスペーサ用光ファイバ108を1本ずつ嵌め込む。そして、図1(B)に示すように石英系ガラス板112の接合面とPLC101の石英系ガラス板109の接合面とが向き合うようにして、石英系ガラス板112の嵌合用溝114に嵌め込まれた2本のスペーサ用光ファイバ108とPLC101の石英系ガラス板109に形成された2本の嵌合用溝111とを嵌合させ、PLC101をPLC103上に積載する。
In order to produce the PPPP of this embodiment, the spacer
同様に、PLC103の石英系ガラス板112の接合面とPLC102の石英系ガラス板109の接合面とが向き合うようにして、石英系ガラス板112の嵌合用溝114に嵌め込まれた2本のスペーサ用光ファイバ108とPLC102の石英系ガラス板109に形成された2本の嵌合用溝111とを嵌合させ、PLC102をPLC103上に積載する。
Similarly, for two spacers fitted in the
こうして、PLC101の入出射端面11とPLC102の入出射端面12とが至近距離で向かい合うように、PLC101,102をPLC103上に積載することができ、PLC101とPLC102の光接続を実現することができる。
In this way, the
嵌合用溝111,114は、フォトリソグラフィにより形成される。したがって、嵌合用溝111,114の幅(図1(D)左右方向の寸法)と長さ(図1(B)、図1(C)左右方向の寸法)と位置については、非常に高い精度で決めることができる。これにより、光導波路110の基板面内方向の軸ずれを非常に高い精度で位置決めすることができる。
The
また、PLC103側の4本の嵌合用溝114に同一径のスペーサ用光ファイバ108を嵌合させ、これら4本のスペーサ用光ファイバ108のうちの2本にPLC101側の嵌合用溝111を嵌合させ、残りの2本のスペーサ用光ファイバ108にPLC102側の嵌合用溝111を嵌合させるため、PLC103に対するPLC101,102の傾きも無視できるほど小さくできる。
Further, the spacer
以上のようなPPCPの構造を採用することにより、PLC103に対する2つのPLC101,102のコア位置が高精度で決まる。PLC101,102がPLC103上に積載されると、2つのPLC101,102の光導波路110の位置が同一直線上に位置決めされることになり、光の低損失な接続が実現できる。こうして、本実施例では、光を入出力することなく、パッシブアライメント実装によるサブμmレベルでの精度で簡便なマルチチップ実装を実現することができ、PLC101,102の集積を可能とすることで光回路の小型化も実現することができる。
By adopting the above PPPP structure, the core positions of the two
さらに、本実施例では、PLC101〜103のそれぞれを石英系ガラス一層のみで実現することにより、PLC101〜103の反りを生じさせないようにすることができ、PLC101〜103の反りに起因するPLC101と102間のギャップの広がりによる光接続の損失の増大を抑えることができる。
Further, in this embodiment, by realizing each of the
[第2の実施例]
次に、本発明の第2の実施例について説明する。図2(A)〜図2(D)は本発明の第2の実施例に係るPPCPの構成を示す模式図であり、図2(A)はPPCPの斜視図、図2(B)はPPCPの部品展開図、図2(C)は上層のPLCと下層のPLCの接合面を示す図、図2(D)はPPCPをxy平面で切断した断面図である。図2(A)〜図2(D)では、それぞれAlGaAs系導波路を有する2つの光導波路チップであるPLC201,202と、同様の光導波路チップであるPLC203と、4本のスペーサ用光ファイバ208(スペーサ部材)の計7点の部材を組み合わせることで、PPCPを構成している。
[Second Example]
Next, a second embodiment of the present invention will be described. 2 (A) to 2 (D) are schematic views showing the configuration of a PLCP according to a second embodiment of the present invention, FIG. 2 (A) is a perspective view of the PLCP, and FIG. 2 (B) is a PPPP. 2 (C) is a view showing a joint surface between the PLC of the upper layer and the PLC of the lower layer, and FIG. 2 (D) is a cross-sectional view of the PPPP cut along the xy plane. In FIGS. 2A to 2D, PLC201 and 202, which are two optical waveguide chips each having an AlGaAs-based waveguide, PLC203, which is a similar optical waveguide chip, and
PLC201は、図2(D)に示すように、GaAsからなる支持基板209(第2の基板)の表面にAl0.3Ga0.7Asからなるクラッド層210が形成され、さらにクラッド層210の表面にGaAsからなる光導波路(コア)211が形成された構造となっている。このように、光導波路211はストリップ導波路の構造となっている。また、クラッド層210の表面には、嵌合用溝212が形成されている。PLC202の構造も、PLC201と同様である。本実施例では、PLC201,202のそれぞれに嵌合用溝212が2本形成されている。
In the PLC201, as shown in FIG. 2D, a clad layer 210 made of Al 0.3 Ga 0.7 As is formed on the surface of the support substrate 209 (second substrate) made of GaAs, and GaAs is further formed on the surface of the
PLC201,202と同様に、PLC203は、GaAsからなる支持基板213(第1の基板)の表面にAl0.3Ga0.7Asからなるクラッド層214が形成され、さらにクラッド層214の表面にGaAsからなる光導波路(コア)215が形成された構造となっている。また、クラッド層214の表面には、PLC203上にPLC201,202を積載する際にPLC201,202の嵌合用溝212と向かい合う位置に、嵌合用溝212と同一の形状の嵌合用溝216が形成されている。
Similar to PLC201 and 202, in PLC203, a clad layer 214 made of Al 0.3 Ga 0.7 As is formed on the surface of a support substrate 213 (first substrate) made of GaAs, and an optical wave made of GaAs is further formed on the surface of the
図2(A)に示すようにPLC202に入射した入力光信号205は、PLC202の光導波路211を伝搬し、PLC202を出射してPLC201に入射し、PLC201の光導波路211を伝搬して、出力光信号204となってPLC201から出射する。また、PLC203に入射した入力光信号207は、PLC203の光導波路215を伝搬し、出力光信号206となってPLC203から出射する。
As shown in FIG. 2A, the input
本実施例のPPCPを作製するには、PLC203のクラッド層214に形成された4本の嵌合用溝216にスペーサ用光ファイバ208を1本ずつ嵌め込む。そして、クラッド層214の接合面とPLC201のクラッド層210の接合面とが向き合うようにして、クラッド層214の嵌合用溝216に嵌め込まれた2本のスペーサ用光ファイバ208とPLC201のクラッド層210に形成された2本の嵌合用溝212とを嵌合させ、PLC201をPLC203上に積載する。
In order to produce the PPPP of this embodiment, the spacer
同様に、PLC203のクラッド層214の接合面とPLC202のクラッド層210の接合面とが向き合うようにして、クラッド層214の嵌合用溝216に嵌め込まれた2本のスペーサ用光ファイバ208とPLC202のクラッド層210に形成された2本の嵌合用溝212とを嵌合させ、PLC202をPLC203上に積載する。
Similarly, the two spacer
こうして、PLC201の入出射端面21とPLC202の入出射端面22とが至近距離で向かい合うように、PLC201,202をPLC203上に積載することができ、第1の実施例で説明したサブμm単位の精度での簡便な光接続と光回路の小型化を実現することができる。
In this way, the
また、図3に示すように、支持基板209,213を構成するGaAsの熱膨張係数は5.73×10-6/Kで、クラッド層210,214を構成するAl0.3Ga0.7Asの熱膨張係数は5.57×10-6/Kとなっている。したがって、PLC201〜203を構成する物質の最大の熱膨張係数から最小の熱膨張係数を引いて最大の熱膨張係数で割った比熱膨張係数差は、(5.73−5.57)/5.73=0.028となる。
Further, as shown in FIG. 3, the coefficient of thermal expansion of GaAs constituting the
PPCPの応用先として適切であると共に現在のPLC応用においても非常によく用いられている石英系PLCの場合、Siの熱膨張係数は2.6×10-6/Kで、SiO2の熱膨張係数は0.5×10-6/Kとなっているので、この系の場合の比熱膨張係数差は(2.6−0.5)/2.6=0.81となる。 In the case of quartz-based PLC, which is suitable as an application destination of PPPP and is also very often used in current PLC applications, the coefficient of thermal expansion of Si is 2.6 × 10 -6 / K, and the thermal expansion of SiO 2 Since the coefficient is 0.5 × 10 -6 / K, the difference in the coefficient of specific thermal expansion in this system is (2.6-0.5) /2.6 = 0.81.
本実施例では、広範に光回路として用いられているものの、大きな比熱膨張係数差を有する材料からなる石英系PLCを使用せずに、より小さな比熱膨張係数差しか持たないAlGaAs系の材料からなる2層構造をPLC201〜203に採用することで、PPCPにおいて挿入損失の増加の原因となるPLC201〜203の反りを低減することができる。
In this embodiment, although it is widely used as an optical circuit, it is made of an AlGaAs-based material having a smaller specific heat expansion coefficient difference without using a quartz-based PLC made of a material having a large specific heat expansion coefficient difference. By adopting the two-layer structure for
一般にAlGaAs材料系を代表とする化合物半導体材料系については、光導波路を形成するための成熟した技術が実用化されている。そして、PLC201〜203のそれぞれを複数層の構造で形成する場合に、層間の比熱膨張係数差を石英系PLCよりも小さくすることができるので、良好なPPCP接続を容易に達成できる。
Generally, for compound semiconductor material systems represented by AlGaAs material systems, mature techniques for forming optical waveguides have been put into practical use. When each of the
[第3実施例]
次に、本発明の第3の実施例について説明する。図4(A)〜図4(D)は本発明の第3の実施例に係るPPCPの構成を示す模式図であり、図4(A)はPPCPの斜視図、図4(B)はPPCPの部品展開図、図4(C)は上層のPLCと下層のPLCの接合面を示す図、図4(D)はPPCPをxy平面で切断した断面図である。図4(A)〜図4(D)では、それぞれSi系導波路を有する2つの光導波路チップであるPLC301,302と、同様の光導波路チップであるPLC303と、4本のスペーサ用光ファイバ308(スペーサ部材)の計7点の部材を組み合わせることで、PPCPを構成している。
[Third Example]
Next, a third embodiment of the present invention will be described. 4 (A) to 4 (D) are schematic views showing the configuration of a PLCP according to a third embodiment of the present invention, FIG. 4 (A) is a perspective view of the PLCP, and FIG. 4 (B) is a PPPP. 4 (C) is a view showing a joint surface between the PLC of the upper layer and the PLC of the lower layer, and FIG. 4 (D) is a cross-sectional view of the PPPP cut along the xy plane. 4 (A) to 4 (D) show PLC301 and 302, which are two optical waveguide chips having Si-based waveguides, PLC303, which is a similar optical waveguide chip, and
PLC301は、図4(D)に示すように、Siからなる支持基板309(第2の基板)の表面にSiO2からなるクラッド層310が形成され、クラッド層310と反対側の支持基板309の面にSiO2層311が形成され、クラッド層310の中にGeドープされたSiO2からなる光導波路(コア)312が形成された構造となっている。また、クラッド層310の表面には、嵌合用溝313が形成されている。PLC302の構造も、PLC301と同様である。本実施例では、PLC301,302のそれぞれに嵌合用溝313が2本形成されている。
In the PLC301, as shown in FIG. 4D, a clad layer 310 made of SiO 2 is formed on the surface of a support substrate 309 (second substrate) made of Si, and the
PLC301,302と同様に、PLC303は、Siからなる支持基板314(第1の基板)の表面にSiO2からなるクラッド層315が形成され、クラッド層315と反対側の支持基板314の面にSiO2層316が形成され、クラッド層315の中にGeドープされたSiO2からなる光導波路(コア)317が形成された構造となっている。また、クラッド層315の表面には、PLC303上にPLC301,302を積載する際にPLC301,302の嵌合用溝313と向かい合う位置に、嵌合用溝313と同一の形状の嵌合用溝318が形成されている。
Similar to PLC301 and 302, in PLC303, a clad layer 315 made of SiO 2 is formed on the surface of a
図4(A)に示すようにPLC302に入射した入力光信号305は、PLC302の光導波路312を伝搬し、PLC302を出射してPLC301に入射し、PLC301の光導波路312を伝搬して、出力光信号304となってPLC301から出射する。また、PLC303に入射した入力光信号307は、PLC303の光導波路317を伝搬し、出力光信号306となってPLC303から出射する。
As shown in FIG. 4A, the input
本実施例のPPCPを作製するには、PLC303のクラッド層315に形成された4本の嵌合用溝318にスペーサ用光ファイバ308を1本ずつ嵌め込む。そして、クラッド層315の接合面とPLC301のクラッド層310の接合面とが向き合うようにして、クラッド層315の嵌合用溝318に嵌め込まれた2本のスペーサ用光ファイバ308とPLC301のクラッド層310に形成された2本の嵌合用溝313とを嵌合させ、PLC301をPLC303上に積載する。
In order to produce the PPPP of the present embodiment, the spacer
同様に、PLC303のクラッド層315の接合面とPLC302のクラッド層310の接合面とが向き合うようにして、クラッド層315の嵌合用溝318に嵌め込まれた2本のスペーサ用光ファイバ308とPLC302のクラッド層310に形成された2本の嵌合用溝313とを嵌合させ、PLC302をPLC303上に積載する。
Similarly, the two spacer
こうして、PLC301の入出射端面31とPLC302の入出射端面32とが至近距離で向かい合うように、PLC301,202をPLC303上に積載することができ、第1の実施例で説明したサブμm単位の精度での簡便な光接続と光回路の小型化を実現することができる。
In this way, the
また、図5に示すように、支持基板309,314を構成するSiの熱膨張係数は2.6×10-6/Kで、クラッド層310,315およびSiO2層311,316の熱膨張係数は0.5×10-6/Kとなっている。したがって、PLC301〜303の各々において、積層方向に沿った熱膨張係数の変化は、内側の層(支持基板309,314)の熱膨張係数が大きく、外側の層(クラッド層310,315およびSiO2層311,316)の熱膨張係数が小さいという特性となる。すなわち、熱膨張係数は積層方向に沿って単調に減少することもなければ単調に増加することもない。
Further, as shown in FIG. 5, the coefficient of thermal expansion of Si constituting the
したがって、本実施例では、PLC301〜303の各々において、内側の層とその上下の層の熱膨張係数の違いにより生じる応力が内側の層に関して対称に発生するので、対称に発生した応力が互いに相殺し合うことになる。このように、本実施例では、積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有するPLC301〜303を採用することで、PPCPにおいて挿入損失の増加の原因となるPLC301〜303の反りを低減することができる。
Therefore, in this embodiment, in each of the
なお、本実施例では、PLC301〜303のそれぞれを3層構造としているが、4層以上としてもよい。また、本実施例では、PLC301〜303の各々において外側の層に対して内側の層の熱膨張係数が最大値をとる例を示しているが、外側の層に対して内側の層の熱膨張係数が最小値をとる構造であってもよい。
In this embodiment, each of the
第1〜第3実施例では、PLC101,102,201,202,301,302を積載する下層のベース基板についても、これらのPLCと同様の構造を有するPCL103,203,303としたが、これに限るものではない。本発明では、上層のPLCと同様に下層のベース基板の反りを抑えることができればよいので、ベース基板を、光導波路113,215,317が無い構造(石英系ガラス板112、クラッド層214、クラッド層315に光導波路113,215,317が形成されていない構造)としてもよい。
In the first to third embodiments, the lower base substrates on which the
第1の実施例において、石英系ガラス板112に光導波路113が形成されていない構造のベース基板103aを用いたPPCPの例を図6に示す。
第2の実施例において、クラッド層214に光導波路215が形成されていない構造のベース基板203aを用いたPPCPの例を図7に示す。
第3の実施例において、クラッド層315に光導波路317が形成されていない構造のベース基板303aを用いたPPCPの例を図8に示す。
FIG. 6 shows an example of PPPP using the
FIG. 7 shows an example of PPPP using the
FIG. 8 shows an example of PPPP using the
[第4の実施例]
次に、本発明の第4の実施例について説明する。第1〜第3の実施例では、下層のベース基板と上層のPLCとが同種の構造を有する例を示したが、ベース基板とPLCとが異なる種類の構造を有するものであってもよい。具体的には、第1〜第3の実施例を適宜組み合わせてもよい。
[Fourth Example]
Next, a fourth embodiment of the present invention will be described. In the first to third embodiments, the lower base substrate and the upper PLC have the same type of structure, but the base substrate and the PLC may have different types of structures. Specifically, the first to third embodiments may be combined as appropriate.
例えば図9は、第1の実施例で説明したPLC103の上に第2の実施例で説明したPLC201を積載したPPCPの例を示している。このようなPPCPを作製するには、PLC103の石英系ガラス板112の接合面とPLC201のクラッド層210の接合面とが向き合うようにして、石英系ガラス板112の嵌合用溝114に嵌め込まれた2本のスペーサ用光ファイバ108とPLC201のクラッド層210に形成された2本の嵌合用溝212とを嵌合させ、PLC201をPLC103上に積載すればよい。図9では、PLC201のみを積載しているが、第1、第2の実施例と同様にPLC202もPLC103の上に積載されることは言うまでもない。また、PLC103の代わりに、図6で説明したベース基板103aを用いてもよい。
For example, FIG. 9 shows an example of PPPP in which the PLC201 described in the second embodiment is loaded on the PLC103 described in the first embodiment. In order to produce such a PPPP, the joint surface of the
また、図10は、第2の実施例で説明したPLC203の上に第3の実施例で説明したPLC301を積載したPPCPの例を示している。このようなPPCPを作製するには、PLC203のクラッド層214の接合面とPLC301のクラッド層310の接合面とが向き合うようにして、クラッド層214の嵌合用溝216に嵌め込まれた2本のスペーサ用光ファイバ208とPLC301のクラッド層310に形成された2本の嵌合用溝313とを嵌合させ、PLC301をPLC203上に積載すればよい。図10では、PLC301のみを積載しているが、第2、第3の実施例と同様にPLC302もPLC203の上に積載されることは言うまでもない。また、PLC203の代わりに、図7で説明したベース基板203aを用いてもよい。
Further, FIG. 10 shows an example of PPPP in which the PLC301 described in the third embodiment is loaded on the PLC203 described in the second embodiment. In order to produce such a PPPP, two spacers fitted in the
また、第1の実施例で説明したPLC103の上、あるいは石英系ガラス板112に光導波路113が形成されていない構造のベース基板103aの上に、第3の実施例で説明したPLC301,302を積載してもよい。
Further, the
また、第2の実施例で説明したPLC203の上、あるいはクラッド層214に光導波路215が形成されていない構造のベース基板203aの上に、第1の実施例で説明したPLC101,102を積載してもよい。
Further, the
また、第3の実施例で説明したPLC303の上、あるいはクラッド層315に光導波路317が形成されていない構造のベース基板303aの上に、第1の実施例で説明したPLC101,102、あるいは第2の実施例で説明したPLC201,202を積載してもよい。
Further, on the
[第5の実施例]
第1〜第4の実施例では、上層の複数のPLCが同種である場合について説明しているが、上層の複数のPLCが異なる種類であってもよい。また、第1〜第4の実施例では、下層のPLCまたはベース基板が1枚の場合について説明しているが、下層が複数の同種のPLCでもよく、また下層の複数のPLCが異なる種類であってもよい。図11は本発明の第5の実施例に係るPPCPの構成を示す斜視図である。
[Fifth Example]
In the first to fourth embodiments, the case where the plurality of PLCs in the upper layer are of the same type is described, but the plurality of PLCs in the upper layer may be of different types. Further, in the first to fourth embodiments, the case where the lower layer PLC or the base substrate is one is described, but the lower layer may be a plurality of PLCs of the same type, and the plurality of lower layer PLCs may be of different types. There may be. FIG. 11 is a perspective view showing the configuration of PPPP according to the fifth embodiment of the present invention.
図11において、120は第1の実施例のPLC103と同種の構造のPLC、121は第1の実施例のPLC101,102と同種の構造のPLC、220は第2の実施例のPLC201,202と同種の構造のPLC、320は第3の実施例のPLC303と同種の構造のPLC、321は第3の実施例のPLC301,302と同種の構造のPLCである。
In FIG. 11, 120 is a PLC having the same structure as the
図11の例は、2つのPLC120,320の上に3つのPLC121,220,321を第1〜第4の実施例で説明したPPCP技術により実装したものである。隣接する2つのPLC120,320は、互いの光導波路(光導波路113,317に相当)の入出射端面同士が向かい合うように配置される。また、隣接する2つのPLC121,220は、互いの光導波路(光導波路110,211に相当)の入出射端面同士が向かい合うようにPLC120,320上に積載される。同様に、隣接する2つのPLC220,321は、互いの光導波路(光導波路211,312に相当)の入出射端面同士が向かい合うようにPLC120,320上に積載される。
In the example of FIG. 11, three
図11に示すようにPLC121に入射した入力光信号405は、PLC121の光導波路(光導波路110)を伝搬し、PLC121を出射してPLC220に入射し、PLC220の光導波路(光導波路211)を伝搬し、PLC220を出射してPLC321に入射し、PLC321の光導波路(光導波路312)を伝搬して、出力光信号404となってPLC321から出射する。また、PLC320に入射した入力光信号407は、PLC320の光導波路(光導波路317)を伝搬し、PLC320を出射してPLC120に入射し、PLC120の光導波路(光導波路113)を伝搬し、出力光信号406となってPLC120から出射する。
As shown in FIG. 11, the input
上層のPLCは、第1の実施例のPLC101,102と同種の構造のPLC、第2の実施例のPLC201,202と同種の構造のPLC、第3の実施例のPLC301,302と同種の構造のPLCのいずれかであればよい。
同様に、下層のPLCは、第1の実施例のPLC103と同種の構造のPLC、第2の実施例のPLC203と同種の構造のPLC、第3の実施例のPLC303と同種の構造のPLCのいずれかであればよい。
The upper layer PLC has a PLC having the same structure as the
Similarly, the lower layer PLC is a PLC having the same structure as the
また、下層が、PLC103と同種の構造の1枚のPLC、基板103aと同種の構造の1枚のベース基板、PLC203と同種の構造の1枚のPLC、基板203aと同種の構造の1枚のベース基板、PLC303と同種の構造の1枚のPLC、あるいは基板303aと同種の構造の1枚のベース基板のいずれかであってもよい。
Further, the lower layer is one PLC having the same structure as the
下層を複数のPLCにする場合には、下層のPLC同士の接続位置が上層のPLC同士の接続位置とずれていることが好ましい。
また、図11の例では、下層を複数のPLCにしているため、これら複数のPLCを支える別の基台の上にPPCPを載置してもよい。
When the lower layer has a plurality of PLCs, it is preferable that the connection position between the lower layer PLCs is deviated from the connection position between the upper layer PLCs.
Further, in the example of FIG. 11, since the lower layer is composed of a plurality of PLCs, the PPPP may be placed on another base that supports the plurality of PLCs.
なお、本発明では、PPCPに対する入力光信号がどのような形で入力されるか、あるいは出力光信号がどのような形で出力されるかについては特に限定しない。すなわち、入力光信号であれば、空間光学系による入力、光ファイバブロック接着を介した光ファイバによる入力、PLCの端面に光信号入力面が存在せずPLC上や内部に配置されたレーザーダイオード等の発光素子・変調素子からの入力、等の任意の入力方式を用いて構わない。また、出力光信号であれば、空間光学系による出力、光ファイバブロック接着を介した光ファイバによる出力、PLCの端面に光信号出力面が存在せずPLC上や内部に配置されたフォトダイオード等の受光素子への出力、等の任意の出力方式を用いて構わない。 In the present invention, there is no particular limitation on how the input optical signal for PPPP is input or how the output optical signal is output. That is, in the case of an input optical signal, an input by a spatial optical system, an input by an optical fiber via optical fiber block bonding, a laser diode arranged on or inside the PLC without an optical signal input surface on the end face of the PLC, etc. Any input method such as input from the light emitting element / modulation element of the above may be used. Further, in the case of an output optical signal, an output by a spatial optical system, an output by an optical fiber via optical fiber block bonding, a photodiode having no optical signal output surface on the end face of the PLC, and a photodiode arranged on or inside the PLC, etc. Any output method such as output to the light receiving element may be used.
また、本発明では、PPCPを構成するPLCがどのような光回路を持つかについては特に限定しない。第1〜第5の実施例で示した光回路は、単純な直線光導波路のみであるが、あくまで例示であり、直線光導波路以外の光回路に対しても本発明を適用可能である。すなわち、PPCP技術ならびに本発明は、光回路の種類や構成に対して独立したものとなっている。 Further, in the present invention, what kind of optical circuit the PLC constituting the PPPP has is not particularly limited. The optical circuit shown in the first to fifth embodiments is only a simple linear optical waveguide, but it is merely an example, and the present invention can be applied to an optical circuit other than the linear optical waveguide. That is, the PPPP technology and the present invention are independent of the type and configuration of the optical circuit.
さらに、第1〜第5の実施例では、PLCまたはベース基板を接合するための部材として全てスペーサ用光ファイバを用いているが、溝と適切に嵌合するのであればスペーサ部材として、スペーサ用光ファイバ以外の材料、形状のものを採用して構わない。具体的には、スペーサ部材の材料としてはガラス以外にも金属、セラミック、ポリマー等でも任意に採用することができる。また、スペーサ部材の形状としても円柱状以外に球状や台形状、多角柱状、楕円球状等でも任意に採用することができる。 Further, in the first to fifth embodiments, all the optical fibers for spacers are used as members for joining the PLC or the base substrate, but if they are properly fitted to the grooves, they can be used as spacer members for spacers. Materials and shapes other than optical fibers may be used. Specifically, as the material of the spacer member, a metal, a ceramic, a polymer, or the like can be arbitrarily used in addition to glass. Further, as the shape of the spacer member, a spherical shape, a trapezoidal shape, a polygonal columnar shape, an elliptical spherical shape, or the like can be arbitrarily adopted in addition to the cylindrical shape.
第1〜第5の実施例において、嵌合用溝111,114,212,216,313,318は、1つのPLCあたり(あるいは1つのベース基板あたり)2本以上であればよい。スペーサ用光ファイバ108,208,308は、嵌合用溝111,114,212,216,313,318に応じた数だけあればよい。
In the first to fifth embodiments, the number of
また、第1〜第5の実施例において、スペーサ用光ファイバ108,208,308の高さは、このスペーサ用光ファイバ108,208,308が嵌合する上下の嵌合用溝の深さの和よりも高いことが望ましい。
Further, in the first to fifth embodiments, the heights of the spacer
本発明は、光導波路チップ同士を接続する技術に適用することができる。 The present invention can be applied to a technique for connecting optical waveguide chips to each other.
11,12,21,22,31,32…入出射端面、101〜103,120,121
,201〜203,220,301〜303,320,321…PLC、103a,203a…ベース基板、104,106,204,206,304,306,404,406…出力光信号、105,107,205,207,305,307,405,407…入力光信号、108,208,308…スペーサ用光ファイバ、109,112…石英系ガラス板、110,113,211,215,312,317…光導波路、111,114,212,216,313,318…嵌合用溝、209,213,309,314…支持基板、210,214,310,315…クラッド層、311,316…SiO2層。
11, 12, 21, 22, 31, 32 ... Input / exit end faces, 101-103, 120, 121
, 201-203, 220, 301-303, 320, 321 ... PLC, 103a, 203a ... Base substrate, 104, 106, 204, 206, 304, 306, 404, 406 ... Output optical signal, 105, 107, 205, 207, 305, 307, 405, 407 ... Input optical signal, 108, 208, 308 ... Spacer optical fiber, 109, 112 ... Quartz glass plate, 110, 113, 211, 215, 312, 317 ... Optical waveguide, 111 , 114,212,216,313,318 ... Fitting groove, 209,213,309,314 ... Support substrate, 210,214,310,315 ... Clad layer, 311,316 ... SiO 2 layer.
Claims (4)
一部が前記ベース基板から突出した形で前記複数の第1の溝とそれぞれ嵌合する複数のスペーサ部材と、
第2の基板上の第2のクラッド層に第1の光導波路が形成されると共に、前記第1の溝と向かい合う前記第2のクラッド層の面に前記スペーサ部材の突出した部分と嵌合する、断面が矩形の第2の溝が形成され、前記スペーサ部材によって支持される形で前記ベース基板上に積載された複数の第1の光導波路チップとを備え、
前記複数の第1の光導波路チップは、前記ベース基板と前記第1の光導波路チップとの積載方向に対して垂直な方向に沿って配置され、隣接する2つの第1の光導波路チップの第1の光導波路の入出射端面同士が向かい合うように前記ベース基板上に積載され、
前記ベース基板は、前記第1の基板と前記第1のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有し、
前記複数の第1の光導波路チップは、前記第2の基板と前記第2のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有することを特徴とする光導波路チップの接続構造。 A base substrate in which a plurality of first grooves having a rectangular cross section are formed in a first clad layer on the first substrate, and a base substrate.
A plurality of spacer members, each of which is fitted with the plurality of first grooves in a form in which a part thereof protrudes from the base substrate.
A first optical waveguide is formed in the second clad layer on the second substrate, and the surface of the second clad layer facing the first groove is fitted with a protruding portion of the spacer member. A second groove having a rectangular cross section is formed, and a plurality of first optical waveguide chips mounted on the base substrate in a form supported by the spacer member are provided.
The plurality of first optical waveguide chips are arranged along a direction perpendicular to the loading direction of the base substrate and the first optical waveguide chip, and the first of two adjacent first optical waveguide chips. It is loaded on the base substrate so that the entrance / exit end faces of the optical waveguide of 1 face each other.
The base substrate is composed of three or more layers including the first substrate and the first clad layer, and the coefficient of thermal expansion of the inner layer is extremely different from the coefficient of thermal expansion of the outer layer in the stacking direction. Has a value-taking structure
The plurality of first optical waveguide chips are composed of three or more layers including the second substrate and the second clad layer, and the inner layer with respect to the coefficient of thermal expansion of the outer layer in the stacking direction thereof. A connection structure of an optical waveguide chip, which has a structure in which the coefficient of thermal expansion of the above takes an extreme value.
前記ベース基板は、前記第1のクラッド層に第2の光導波路が形成された第2の光導波路チップであることを特徴とする光導波路チップの接続構造。 In the connection structure of the optical waveguide chip according to claim 1.
The base substrate is a connection structure of an optical waveguide chip, which is a second optical waveguide chip in which a second optical waveguide is formed in the first clad layer.
一部が前記ベース基板から突出した形で前記複数の第1の溝とそれぞれ嵌合する複数のスペーサ部材と、
第1の光導波路が形成されると共に、前記第1の溝と向かい合う面に前記スペーサ部材の突出した部分と嵌合する、断面が矩形の第2の溝が形成され、前記スペーサ部材によって支持される形で前記ベース基板上に積載された複数の第1の光導波路チップとを備え、
前記複数の第1の光導波路チップは、前記ベース基板と前記第1の光導波路チップとの積載方向に対して垂直な方向に沿って配置され、隣接する2つの第1の光導波路チップの第1の光導波路の入出射端面同士が向かい合うように前記ベース基板上に積載され、
前記ベース基板は、第1の基板とこの第1の基板上に設けられた、前記第1の溝が形成された第1のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有し、
前記複数の第1の光導波路チップの各々は、第2の基板とこの第2の基板上に設けられた、前記第1の光導波路および前記第2の溝が形成された第2のクラッド層とを含む3層以上からなり、これらの積層方向における外側の層の熱膨張係数に対して内側の層の熱膨張係数が極値をとる構造を有することを特徴とする光導波路チップの接続構造。 A base substrate having a plurality of first grooves having a rectangular cross section and
A plurality of spacer members, each of which is fitted with the plurality of first grooves in a form in which a part thereof protrudes from the base substrate.
Along with the formation of the first optical waveguide, a second groove having a rectangular cross section is formed on the surface facing the first groove and fitted with the protruding portion of the spacer member, and is supported by the spacer member. A plurality of first optical waveguide chips mounted on the base substrate in a rectangular shape are provided.
The plurality of first optical waveguide chips are arranged along a direction perpendicular to the loading direction of the base substrate and the first optical waveguide chip, and the first of two adjacent first optical waveguide chips. It is loaded on the base substrate so that the entrance / exit end faces of the optical waveguide of 1 face each other.
The base substrate is composed of three or more layers including a first substrate and a first clad layer on which the first groove is formed, which is provided on the first substrate, and is outside in the stacking direction thereof. Has a structure in which the coefficient of thermal expansion of the inner layer takes an extreme value with respect to the coefficient of thermal expansion of the layer of
Each of the plurality of first optical waveguide chips is provided on a second substrate and the second substrate, and the first optical waveguide and the second clad layer on which the second groove is formed are formed. A connection structure of an optical waveguide chip, which comprises three or more layers including and, and has a structure in which the coefficient of thermal expansion of the inner layer takes an extreme value with respect to the coefficient of thermal expansion of the outer layer in the stacking direction. ..
前記ベース基板は、前記第1の基板または前記第1のクラッド層に第2の光導波路が形成された第2の光導波路チップであることを特徴とする光導波路チップの接続構造。 In the connection structure of the optical waveguide chip according to claim 3.
The base substrate is a connection structure of an optical waveguide chip, which is a second optical waveguide chip in which a second optical waveguide is formed on the first substrate or the first clad layer .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017151299A JP6871106B2 (en) | 2017-08-04 | 2017-08-04 | Optical waveguide chip connection structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017151299A JP6871106B2 (en) | 2017-08-04 | 2017-08-04 | Optical waveguide chip connection structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019028413A JP2019028413A (en) | 2019-02-21 |
JP6871106B2 true JP6871106B2 (en) | 2021-05-12 |
Family
ID=65476327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017151299A Active JP6871106B2 (en) | 2017-08-04 | 2017-08-04 | Optical waveguide chip connection structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6871106B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0886927A (en) * | 1994-09-14 | 1996-04-02 | Nippon Sheet Glass Co Ltd | Optical waveguide device |
US6842552B1 (en) * | 2000-04-13 | 2005-01-11 | Shipley Company, L.L.C. | Optical waveguide switch |
JP2002357731A (en) * | 2001-05-31 | 2002-12-13 | Japan Aviation Electronics Industry Ltd | Chip for optical waveguide device, method for manufacturing the chip and optical waveguide device |
JP2003043272A (en) * | 2001-07-27 | 2003-02-13 | Nec Corp | Waveguide type optical device |
JP2002156540A (en) * | 2001-10-01 | 2002-05-31 | Nikon Corp | Mode splitter |
JP6175106B2 (en) * | 2015-08-06 | 2017-08-02 | 日本電信電話株式会社 | Optical signal processor |
-
2017
- 2017-08-04 JP JP2017151299A patent/JP6871106B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019028413A (en) | 2019-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11493705B2 (en) | Connection structure of optical waveguide chips | |
CN108027480B (en) | Fiber to chip optical coupler | |
JP5240583B2 (en) | Optical waveguide and spot size converter using the same | |
Kopp et al. | Two-dimensional, 37-channel, high-bandwidth, ultra-dense silicon photonics optical interface | |
JP5747384B2 (en) | Multi-layer waveguide type optical input / output terminal | |
WO2014093616A1 (en) | Fiber optic coupler array | |
JP7024359B2 (en) | Fiber optic connection structure | |
JP2002214460A (en) | Optical waveguide device and its manufacturing method | |
US20200341200A1 (en) | Multi-layer grating coupler | |
US20200132931A1 (en) | Relaxed tolerance adiabatic coupler for optical interconnects | |
JP3748528B2 (en) | Optical path conversion device and manufacturing method thereof | |
JP4385168B2 (en) | Diffraction grating and dispersion compensation circuit | |
JP7107018B2 (en) | Optical waveguide chip connection structure | |
JP2017173710A (en) | Optical fiber mounted optical integrated circuit device | |
JP7211236B2 (en) | optical connection structure | |
JP6871106B2 (en) | Optical waveguide chip connection structure | |
WO2019244554A1 (en) | Planar lightwave circuit and optical device | |
US20230280524A1 (en) | Optical Waveguide Device and Method for Manufacturing the Same | |
JP6977669B2 (en) | Optical module | |
JP7464053B2 (en) | Method for aligning optical waveguide element | |
US20230266534A1 (en) | Optical Waveguide Device and Method for Manufacturing the Same | |
US20060153501A1 (en) | Optical waveguide apparatus | |
JP7107194B2 (en) | optical connection structure | |
JP5163608B2 (en) | Optical coupling structure and method of manufacturing electrical wiring board | |
JP6795478B2 (en) | Optical connection structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6871106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |