JP6862329B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP6862329B2
JP6862329B2 JP2017196614A JP2017196614A JP6862329B2 JP 6862329 B2 JP6862329 B2 JP 6862329B2 JP 2017196614 A JP2017196614 A JP 2017196614A JP 2017196614 A JP2017196614 A JP 2017196614A JP 6862329 B2 JP6862329 B2 JP 6862329B2
Authority
JP
Japan
Prior art keywords
wiring
signal
pattern
shape
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017196614A
Other languages
English (en)
Other versions
JP2019068984A (ja
JP2019068984A5 (ja
Inventor
小倉　敏男
敏男 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2017196614A priority Critical patent/JP6862329B2/ja
Publication of JP2019068984A publication Critical patent/JP2019068984A/ja
Publication of JP2019068984A5 publication Critical patent/JP2019068984A5/ja
Application granted granted Critical
Publication of JP6862329B2 publication Critical patent/JP6862329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、パチンコ遊技機等の遊技を行うことが可能な遊技機に関する。
パチンコ遊技機等の遊技機において、受信コマンドにより配線の異常を検出して報知可能とする技術が提案されている（例えば特許文献１）。
特開２００７−２９６１３２号公報
上記特許文献１に記載の技術によると、受信コマンドのビット値により異常があるか否かを検出するので、例えばビット値のエラーにより、本来実行すべきではない状況で誤って配線の検査が実行されてしまい、遊技者に不利益を与えるおそれがある。
この発明は、上記実状に鑑みてなされたものであり、適切な検査が可能な遊技機の提供を目的とする。
（Ａ）上記目的を達成するために、本発明に係る遊技機は、遊技を行うことが可能な遊技機であって、受信したコマンドに基づいて制御を行う制御手段と、前記制御手段と電気的に接続可能な電子部品と、を備え、前記制御手段は、前記コマンドとして複数のテストコマンドの組み合わせにより、前記電子部品の状態を検査する検査処理を実行可能であり、前記検査処理として、データの書込と読出が可能な記憶領域に対する検査を実行可能であり、前記複数のテストコマンドの組み合わせに応じて、前記検査処理が異なり、前記複数のテストコマンドの組み合わせは、遊技の進行に伴い受信する遊技用コマンドの個数よりも多い個数のコマンドの組み合わせである、ことを特徴とする。
（１）上記目的を達成するために、他の遊技機は、遊技を行うことが可能な遊技機（例えばパチンコ遊技機１など）であって、受信したコマンドに基づいて制御を行う制御手段（例えばＣＰＵ６２ＡＫ１０１など）と、前記制御手段と電気的に接続可能な電子部品（例えば外部ＲＡＭ６２ＡＫ１２１など）とを備え、前記制御手段は、前記コマンドとして複数のテストコマンドの組み合わせにより、前記電子部品の状態を検査する検査処理（例えば外部ＲＡＭチェック処理、高負荷チェック処理など）を実行可能であり（例えば図４８（Ａ）〜（Ｄ）を参照）、前記複数のテストコマンドの組み合わせに応じて、前記検査処理が異なる。
このような構成によれば、適切な検査が可能になる。
（２）上記（１）の遊技機において、前記複数のテストコマンドの組み合わせは、遊技の進行に伴い受信する遊技用コマンド（例えば図４１を参照）とは異なるコマンドの組み合わせからなってもよい（例えば図４８を参照）。
このような構成においては、適切な検査が可能になる。
（３）上記（１）または（２）の遊技機において、前記複数のテストコマンドの組み合わせは、遊技の進行に伴い受信する遊技用コマンドの個数（例えば２〜３個）よりも多い個数（例えば１２個）のコマンドの組み合わせからなってもよい。
このような構成においては、適切な検査が可能になる。
（４）上記（１）から（３）のいずれかの遊技機において、前記検査処理の実行中に、前記電子部品の状態に応じた検査時表示を行う表示手段（例えば画像表示装置５など）を備えてもよい。
このような構成においては、適切な検査が可能になる。
（５）上記（４）の遊技機において、前記表示手段は、遊技の進行に伴う表示の設定と共通の設定により、前記検査時表示が可能であってもよい（例えば図４４、図４５、図４７などを参照）。
このような構成においては、適切な検査が可能になる。
（６）上記（１）から（５）のいずれかの遊技機において、前記制御手段と前記電子部品は、複数の記憶手段（例えば外部ＲＯＭ６２ＡＫ１２０、ＣＧＲＯＭ６２ＡＫ１２２など）とともに基板（例えば演出制御基板１２など）に搭載可能であり、前記制御手段は、前記基板に前記複数の記憶手段のうち１の記憶手段（例えば外部ＲＯＭ６２ＡＫ１２０など）が搭載されている場合に、前記検査処理を実行可能であってもよい。
このような構成においては、適切な検査が可能になる。
（７）上記（１）から（６）のいずれかの遊技機において、前記制御手段は、前記複数のテストコマンドの組み合わせとして、当該テストコマンドを所定の順番で受信した場合に前記検査処理を実行可能であり、前記所定の順番は複数種類あり、前記検査処理として、前記複数のテストコマンドの組み合わせを受信した順番の種類に応じて異なる処理を実行可能であってもよい（例えば図４８を参照）。
このような構成においては、適切な検査が可能になる。
この実施の形態におけるパチンコ遊技機の正面図である。 パチンコ遊技機に搭載された各種の制御基板などを示す構成図である。 遊技機用枠の背面図である。 基板ケースを見た状態の分解斜視図である。 基板ケースを見た状態の分解斜視図である。 ベース部材を示す６面図である。 カバー部材を示す６面図である。 配線のパターンが形成された部分の構成例を示す図である。 配線のパターンを説明するための領域や区間を示す図である。 図９に示された領域の拡大図である。 配線のパターンに対応する設定例を示す図である。 図９に示された領域の拡大図である。 図９に示された領域の拡大図である。 主基板の構成例を示す断面図である。 配線のパターンについて他の構成例を示す図である。 特徴部４２ＡＫに係る構成例を示す図である。 第２形状部が異なる方向に形成されている構成例を示す図である。 複数の信号配線が異なる配線幅に形成されている構成例を示す図である。 第２形状部が対応して形成されている構成例を示す図である。 回路部品が接続されるように実装された構成例を示す図である。 特徴部４３ＡＫに係る構成例を示す図である。 特徴部４４ＡＫに係る構成例を示す図である。 特徴部４５ＡＫに係る遊技機の基板ケース、基板、及びヒートシンクを後方からみた分解斜視図である。 特徴部４５ＡＫに係る遊技機の基板ケース、基板、及びヒートシンクを前方からみた分解斜視図である。 基板ケースにヒートシンク及び基板を取り付ける様子を取り付け順（（ａ）〜（ｂ））で示した断面図である。 図２５に続いて基板ケースにヒートシンク及び基板を取り付ける様子を取り付け順（（ａ）〜（ｂ））で示した断面図である。 ヒートシンクと電子部品との関係を説明するための平面図である。 基板ケース内における空気の流れを説明するための説明図である。 他の実施形態１に係る遊技機の基板ケースにヒートシンク及び基板を取り付ける様子を示した断面図である。 他の実施形態２に係る遊技機の基板ケースにヒートシンク及び基板を取り付ける様子を示した断面図である。 特徴部５５ＡＫに係る構成例を示す図である。 図３１に示されるＡ−Ａ断面図である。 演出制御基板と画像表示装置との接続例を示す図である。 図３３の接続例における接続配線部材の上面図である。 演出制御基板と画像表示装置との他の接続例を示す図である。 図３５の接続例における接続配線部材の上面図である。 特徴部５６ＡＫに係る構成例を示す図である。 複数の電気部品について他の構成例を示す図である。 全体が直線形状または略直線形状を有する接続配線部材を用いた接続例を示す図である。 特徴部６２ＡＫに係る構成例を示す図である。 遊技用の演出制御コマンドの内容例を示す図である。 テストコマンドとなる演出制御コマンドの内容例を示す図である。 受信レジスタや受信バッファの構成例を示す図である。 演出制御メイン処理の一例を示すフローチャートである。 初期化処理の一例を示すフローチャートである。 割込の優先度を示す図および受け渡し用バッファ転送処理の一例を示すフローチャートである。 コマンド解析処理の一例を示すフローチャートである。 特徴部６３Ｋに係る受信順序と実行する処理との設定例を示す図である。 チェック処理の実行に対応した画面表示の設定例を示す図である。 チェック用プログラムやチェック用データの使用例を示す図である。 外部ＲＡＭチェック処理の一例を示すフローチャートである。 外部ＲＡＭチェック処理の他の一例を示すフローチャートである。 外部ＲＡＭチェック処理の他の一例を示すフローチャートである。 外部ＲＡＭチェック処理の他の一例を示すフローチャートである。 外部ＲＡＭチェック処理の実行例を示す図である。 外部ＲＡＭチェック処理の実行例を示す図である。
図１は、この実施の形態に係るパチンコ遊技機１の正面図である。パチンコ遊技機１は、遊技盤２と、遊技機用枠３とを備えている。その他、パチンコ遊技機１は、遊技機用枠３を回動可能に支持する外枠などを備えている。遊技盤２は、遊技盤面を構成するゲージ盤である。遊技機用枠３は、遊技盤２を固定する台枠である。遊技盤２には、ガイドレールなどによって囲まれた遊技領域が形成されている。発射装置から発射された遊技球（遊技媒体）は、発射通路を通過して、遊技領域に打ち込まれる。遊技機用枠３には、ガラス窓を有するガラス扉枠が回動可能に設けられている。
遊技盤２の所定位置には、第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、画像表示装置５、普通入賞球装置６Ａ、普通可変入賞球装置６Ｂ、特別可変入賞球装置７、普通図柄表示器２０、第１保留表示器２５Ａ、第２保留表示器２５Ｂ、普図保留表示器２５Ｃ、通過ゲート４１などが設けられている。その他、遊技領域における遊技盤面には、風車や多数の障害釘、一般入賞口、アウト口などが設けられていればよい。遊技領域の周辺部には遊技効果ランプ９が設けられている。遊技機用枠３の左右上部位置にはスピーカ８Ｌ、８Ｒが設けられている。
遊技機用枠３の右下部位置には、打球操作ハンドル（操作ノブ）が設けられている。打球操作ハンドルは、遊技球を遊技領域に向けて発射するために遊技者等によって操作され、その操作量（回転量）に応じて遊技球の弾発力が調整される。遊技領域の下方における遊技機用枠３の所定位置には、遊技球を保持（貯留）する上皿（打球供給皿）と、上皿からの余剰球などを保持（貯留）する下皿が設けられている。下皿を形成する部材にはスティックコントローラ３１Ａが取り付けられ、上皿を形成する部材にはプッシュボタン３１Ｂが設けられている。
第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、画像表示装置５の画面上などでは、特別図柄や飾り図柄の可変表示が行われる。これらの可変表示は、普通入賞球装置６Ａに形成された第１始動入賞口を遊技球が通過（進入）したことによる第１始動入賞の発生に基づいて、あるいは、普通可変入賞球装置６Ｂに形成された第２始動入賞口を遊技球が通過（進入）したことによる第２始動入賞の発生に基づいて、実行可能となる。第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂはそれぞれ、例えば７セグメントやドットマトリクスのＬＥＤ（発光ダイオード）などを用いて構成され、可変表示ゲームの一例となる特図ゲームにおいて、識別情報（特別識別情報）である特別図柄（特図）が、変動可能に表示（可変表示）される。画像表示装置５は、例えばＬＣＤ（液晶表示装置）などを用いて構成され、各種の演出画像を表示する表示領域を形成している。画像表示装置５の画面上では、特図ゲームにおける第１特別図柄表示装置４Ａによる特別図柄（第１特図）の可変表示や第２特別図柄表示装置４Ｂによる特別図柄（第２特図）の可変表示のそれぞれに対応して、例えば３つといった複数の可変表示部となる飾り図柄表示エリアにて、識別情報（装飾識別情報）である飾り図柄が可変表示される。この飾り図柄の可変表示も、可変表示ゲームに含まれる。一例として、画像表示装置５の画面上には、「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒが配置されている。
画像表示装置５の画面上には、保留記憶表示エリア５Ｈが配置されている。保留記憶表示エリア５Ｈでは、特図ゲームに対応した可変表示の保留数（特図保留記憶数）を特定可能に表示する保留表示が行われる。保留表示は、可変表示に関する情報の保留記憶に対応して表示可能なものであればよい。保留記憶表示エリア５Ｈとともに、あるいは、保留記憶表示エリア５Ｈに代えて、第１保留表示器２５Ａと第２保留表示器２５Ｂとを用いた保留表示が行われてもよい。
図２は、各種基板や周辺装置などの構成例を示すブロック図である。パチンコ遊技機１には、例えば図２に示すような主基板１１、演出制御基板１２、音声制御基板１３、ランプ制御基板１４といった、各種制御基板が搭載されている。また、パチンコ遊技機１には、中継基板１５、ドライバ基板１９、電源基板９２なども搭載されている。その他にも、例えば払出制御基板、情報端子基板、発射制御基板、インタフェース基板、タッチセンサ基板などといった、各種の基板が搭載されてもよい。各種制御基板は、導体パターンが形成されて電気部品が実装されるプリント配線板などの電子回路基板だけではなく、電子回路基板に電気部品が実装（搭載）されて特定の電気的機能を実現するように構成された電子回路実装基板を含む概念である。
電源基板９２は、外部電源（商用電源）である交流電源からの電力を、主基板１１や演出制御基板１２などの各種制御基板を含めた電気部品に供給可能となるように構成されている。電源基板９２は、例えば交流（ＡＣ）を直流（ＤＣ）に変換するための整流回路、所定の直流電圧を特定の直流電圧（例えば直流１２Ｖや直流５Ｖなど）に変換するための電源回路などを、備えている。電源基板９２にて生成された電圧は、ドロア中継基板を介して主基板１１や演出制御基板１２などに供給されてもよい。
主基板１１には、遊技制御用マイクロコンピュータ１００、スイッチ回路１１０、ソレノイド回路１１１などが搭載されている。主基板１１では、ゲートスイッチ２１、始動口スイッチ（第１始動口スイッチ２２Ａおよび第２始動口スイッチ２２Ｂ）、カウントスイッチ２３といった、各種検出用のスイッチから取り込んだ信号が、スイッチ回路１１０を介して遊技制御用マイクロコンピュータ１００に伝送される。ゲートスイッチ２１は、通過ゲート４１を通過した遊技球（ゲート通過球）を検出する。ゲートスイッチ２１によるゲート通過球の検出に基づいて、普通図柄表示器２０による普通図柄の可変表示が実行可能となる。第１始動口スイッチ２２Ａは、第１始動入賞口を通過（進入）した遊技球を検出する。第２始動口スイッチ２２Ｂは、第２始動入賞口を通過（進入）した遊技球を検出する。カウントスイッチ２３は、大入賞口を通過（進入）した遊技球を検出する。第１始動入賞口や第２始動入賞口、大入賞口といった、各種の入賞口を通過した遊技球が検出された場合には、それぞれの入賞口に対応して予め個数が定められた賞球としての遊技球が払い出される。
主基板１１では、遊技制御用マイクロコンピュータ１００からのソレノイド駆動信号が、ソレノイド回路１１１を介して普通電動役物用のソレノイド８１や大入賞口扉用のソレノイド８２に伝送される。普通電動役物用のソレノイド８１は、普通可変入賞球装置６Ｂに形成された第２始動入賞口を遊技球が通過しにくい状態（または通過しない状態）と通過しやすい状態（または通過する状態）とに変化可能にする。大入賞口扉用のソレノイド８２は、特別可変入賞球装置７に形成された大入賞口を遊技球が通過不可能な状態と通過可能な状態とに変化可能にする。主基板１１からは、第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、普通図柄表示器２０などの表示制御を行うための指令信号が伝送される。
主基板１１に搭載された遊技制御用マイクロコンピュータ１００は、例えば１チップのマイクロコンピュータであり、遊技制御用のプログラムや固定データ等を記憶するＲＯＭ１０１と、遊技制御用のワークエリアを提供するＲＡＭ１０２と、遊技制御用のプログラムを実行して制御動作を行うＣＰＵ１０３と、ＣＰＵ１０３とは独立して乱数値を示す数値データの更新を行う乱数回路１０４と、Ｉ／Ｏ（Input/Output port）１０５とを備えて構成される。一例として、遊技制御用マイクロコンピュータ１００では、ＣＰＵ１０３がＲＯＭ１０１から読み出したプログラムを実行することにより、パチンコ遊技機１における遊技の進行を制御するための処理が実行される。主基板１１に搭載された遊技制御用マイクロコンピュータ１００では、例えば乱数回路１０４やＲＡＭ１０２の所定領域に設けられた遊技用ランダムカウンタなどにより、遊技の進行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウント（生成）される。遊技の進行を制御するために用いられる乱数は、遊技用乱数ともいう。
演出制御基板１２は、中継基板１５を介して主基板１１から伝送された制御信号（演出制御コマンド）の受信に基づいて、画像表示装置５、スピーカ８Ｌ、８Ｒ、遊技効果ランプ９、演出用モータ６０および演出用ＬＥＤ６１といった演出用の電気部品による演出動作を制御可能とする。演出制御基板１２には、演出制御用ＣＰＵ１２０やＲＯＭ１２１、ＲＡＭ１２２、表示制御部１２３、乱数回路１２４、Ｉ／Ｏ１２５などが搭載されている。
演出制御基板１２に搭載された演出制御用ＣＰＵ１２０は、ＲＯＭ１２１から読み出した演出制御用のプログラムや固定データ等を用いて、演出用の電気部品による演出動作を制御するための処理を実行する。演出制御基板１２に搭載された表示制御部１２３は、演出制御用ＣＰＵ１２０からの表示制御指令などに基づき、画像表示装置５における表示動作の制御内容を決定する。例えば、表示制御部１２３は、画像表示装置５の表示画面内に表示させる演出画像の切換タイミングを決定することなどにより、飾り図柄の可変表示や各種の演出表示を実行させるための制御を行う。
演出制御基板１２には、コントローラセンサユニット３５Ａと、プッシュセンサ３５Ｂとが接続されている。コントローラセンサユニット３５Ａは、傾倒方向センサと、トリガセンサとを含んでいる。傾倒方向センサは、スティックコントローラ３１Ａの操作桿に対する傾倒操作が行われたときに、複数のセンサを用いて操作桿の傾倒方向を検出可能にする。トリガセンサは、スティックコントローラ３１Ａの操作桿に設けられたトリガボタンに対する押引操作の有無を検出可能にする。すなわち、コントローラセンサユニット３５Ａにより、スティックコントローラ３１Ａの操作桿に対する傾倒動作やトリガボタンに対する押引動作といった、スティックコントローラ３１Ａを用いた遊技者の動作を検出することができる。プッシュセンサ３５Ｂにより、プッシュボタン３１Ｂに対する押下動作といった、プッシュボタン３１Ｂを用いた遊技者の動作を検出することができる。演出制御基板１２では、例えば乱数回路１２４やＲＡＭ１２２の所定領域に設けられた演出用ランダムカウンタなどにより、演出の実行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウント（生成）される。演出の実行を制御するために用いられる乱数は、演出用乱数ともいう。
演出制御基板１２は、第１基板１２Ａと、該第１基板１２Ａに対し基板対基板接続される第２基板１２Ｂとを有する。第１基板１２Ａには、演出制御用ＣＰＵ１２０や表示制御部１２３のグラフィックスプロセッサなどが搭載され、第２基板１２Ｂには、ＲＯＭ１２１や画像データメモリといった機種に固有なデータなどが記憶された電気部品が搭載されている。表示制御部１２３のグラフィックスプロセッサは、演出制御用ＣＰＵ１２０の機能を統合したマイクロプロセッサであってもよいし、演出制御用ＣＰＵ１２０とは別個のチップとして構成されたマイクロプロセッサであってもよい。
音声制御基板１３は、演出制御基板１２とは別個に設けられた音声出力制御用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、スピーカ８Ｌ、８Ｒから音声を出力させるための音声信号処理を実行する処理回路などが搭載されている。なお、演出制御基板１２に搭載された表示制御部１２３を構成するグラフィックスコントローラなどが音声信号処理を実行可能であれば、音声制御基板１３に帯域フィルタや増幅回路などを搭載すればよい。あるいは、音声制御基板１３を省略して、演出制御基板１２の基板上に帯域フィルタや増幅回路などを搭載してもよい。ランプ制御基板１４は、演出制御基板１２とは別個に設けられたランプ出力制御用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、遊技効果ランプ９などにおける点灯や消灯を行うランプドライバ回路などが搭載されている。ドライバ基板１９は、演出制御基板１２とは別個に設けられた電気部品駆動用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、演出用モータ６０に含まれる各種モータの回動制御や演出用ＬＥＤ６１に含まれる各種ＬＥＤの点灯制御などを行うためのドライバ回路などが搭載されている。ドライバ基板１９からの出力信号は、演出用モータ６０に含まれる各モータと、演出用ＬＥＤ６１に含まれる各ＬＥＤとに向けて伝送される。
パチンコ遊技機１においては、遊技媒体としての遊技球を用いた所定の遊技が行われ、その遊技結果に基づいて所定の遊技価値が付与可能となる。遊技球を用いた遊技の一例として、パチンコ遊技機１における遊技機用枠３の右下部位置に設けられた打球操作ハンドルが遊技者によって所定操作（例えば回転操作）されたことに基づいて、所定の打球発射装置が備える発射モータなどにより、遊技媒体としての遊技球が遊技領域に向けて発射される。遊技領域を流下した遊技球が、各種の入賞口を通過（進入）した場合に、賞球としての遊技球が払い出される。特別図柄や飾り図柄の可変表示結果が「大当り」となった場合には、大入賞口が開放されて遊技球が通過（進入）しやすい状態となることで、遊技者にとって有利な有利状態としての大当り遊技状態となる。
有利状態は大当り遊技状態に限定されず、時短状態や確変状態といった特別遊技状態が含まれてもよい。その他、大当り遊技状態にて実行可能なラウンド遊技の上限回数が第２ラウンド数（例えば「７」）よりも多い第１ラウンド数（例えば「１５」）となること、時短状態にて実行可能な可変表示の上限回数が第２回数（例えば「５０」）よりも多い第１回数（例えば「１００」）となること、確変状態における大当り確率が第２確率（例えば１／５０）よりも高い第１確率（例えば１／２０）となること、通常状態に制御されることなく大当り遊技状態に繰り返し制御される回数である連チャン回数が第２連チャン数（例えば「５」）よりも多い第１連チャン数（例えば「１０」）となることの一部または全部といった、遊技者にとってより有利な遊技状況となることが含まれていてもよい。
主基板１１では、電源基板９２からの電力供給が開始されると、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３が起動し、ＣＰＵ１０３によって遊技制御メイン処理の実行が開始される。遊技制御メイン処理において、ＣＰＵ１０３は、割込み禁止に設定した後、必要な初期設定を行う。初期設定が終了すると、割込み許可とした後、ループ処理に入る。以後、所定時間（例えば２ミリ秒）ごとにＣＴＣから割込み要求信号がＣＰＵ１０３へ送出され、ＣＰＵ１０３は定期的に遊技制御用タイマ割込み処理を実行する。
遊技制御用タイマ割込み処理は、スイッチ処理、メイン側エラー処理、情報出力処理、遊技用乱数更新処理、特別図柄プロセス処理、普通図柄プロセス処理、コマンド制御処理などを含んでいる。スイッチ処理では、各種スイッチから入力される検出信号の状態を判定する。メイン側エラー処理では、パチンコ遊技機１の異常診断を行い、必要ならば警告を発生可能とする。情報出力処理では、ホール管理コンピュータに供給される所定のデータを出力する。遊技用乱数更新処理では、遊技用乱数の少なくとも一部をソフトウェアにより更新する。特別図柄プロセス処理では、特別図柄の表示制御や大入賞口の開閉動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。普通図柄プロセス処理では、普通図柄の表示制御や普通可変入賞球装置６Ｂにおける可動翼片の傾動動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。
特別図柄プロセス処理では、まず、始動入賞判定処理が実行される。始動入賞判定処理を実行した後には、特図プロセスフラグの値に応じて選択した処理が実行される。このとき選択可能な処理は、特別図柄通常処理、変動パターン設定処理、特別図柄変動処理、特別図柄停止処理、大当り開放前処理、大当り開放中処理、大当り開放後処理、大当り終了処理などを含んでいればよい。
始動入賞判定処理では、第１始動入賞や第２始動入賞が発生したか否かを判定し、発生した場合には特図保留記憶数を更新するための設定などが行われる。特別図柄通常処理では、特図ゲームの実行を開始するか否かの判定が行われる。また、特別図柄通常処理では、特別図柄や飾り図柄の可変表示結果を「大当り」とするか否かの判定が行われる。さらに、特別図柄通常処理では、可変表示結果に対応して、特図ゲームにおける確定特別図柄の設定などが行われる。変動パターン設定処理では、可変表示結果などに基づいて、変動パターンの決定などが行われる。特別図柄変動処理では、特別図柄を変動させるための設定や、変動開始からの経過時間を計測するための設定などが行われる。特別図柄停止処理では、特別図柄の変動を停止させ、可変表示結果となる確定特別図柄を停止表示（導出）させるための設定などが行われる。
大当り開放前処理では、可変表示結果が「大当り」に対応して、大当り遊技状態において大入賞口を開放状態とするための設定などが行われる。大当り開放中処理では、大入賞口を開放状態から閉鎖状態に戻すか否かの判定などが行われる。大当り開放後処理では、大入賞口を閉鎖状態に戻した後、ラウンドの実行回数が上限値に達したか否かを判定し、達していなければ次回のラウンドを実行可能とし、達していれば大当り遊技状態を終了させるための設定などが行われる。大当り終了処理では、大当り遊技状態の終了を報知するエンディング演出の実行期間に対応した待ち時間が経過するまで待機した後、確変制御や時短制御を開始するための設定などが行われる。
演出制御基板１２では、電源基板９２からの電力供給が開始されると、演出制御用ＣＰＵ１２０が演出制御メイン処理の実行を開始する。演出制御メイン処理では、所定の初期化が行われた後、タイマ割込みが発生する毎に、コマンド解析処理、演出制御プロセス処理、演出用乱数更新処理が実行される。コマンド解析処理では、主基板１１から伝送された演出制御コマンドを解析し、解析結果に応じたフラグがセットされる。演出制御プロセス処理では、演出用の電気部品を所定の手順に従って制御するために、各種の処理が選択されて実行される。演出用乱数更新処理では、演出用乱数を生成するためのカウント値などをソフトウェアにより更新する。
演出制御プロセス処理では、まず、保留表示更新処理が実行される。保留表示更新処理を実行した後には、演出プロセスフラグの値に応じて選択した処理が実行される。このとき選択可能な処理は、可変表示開始待ち処理、可変表示開始設定処理、可変表示中演出処理、可変表示停止処理、大当り表示処理、大当り中演出処理、エンディング演出処理などを含んでいればよい。
保留表示更新処理では、保留記憶表示エリア５Ｈの表示を、特図保留記憶数に応じて更新するための設定などが行われる。可変表示開始待ち処理では、特別図柄や飾り図柄の可変表示を開始するか否かの判定などが行われる。可変表示開始設定処理では、飾り図柄の可変表示を開始するための設定などが行われる。可変表示中演出処理では、飾り図柄の可変表示に対応して、演出用の電気部品を演出制御パターンに従って制御するための設定などが行われる。可変表示停止処理では、飾り図柄の可変表示を停止して可変表示結果となる確定飾り図柄を導出する制御などが行われる。
大当り表示処理では、可変表示結果が「大当り」に対応して、大当りの発生を報知する演出（ファンファーレ演出）を実行するための制御などが行われる。大当り中演出処理では、大当り遊技状態に対応して、演出用の電気部品を演出制御パターンに従って制御するための設定などが行われる。エンディング演出処理では、大当り遊技状態の終了に対応して、エンディング演出の実行を制御するための設定などが行われる。
図３は、パチンコ遊技機１が備える遊技機用枠３の背面図である。遊技機用枠３の背面上部には、球タンク１５０、ターミナル基板１５４が設けられている。また、補給通路１５１、払出装置１５２、賞球通路１５３も設けられている。遊技盤２の背面には、遊技制御基板用の基板ケース４００、演出制御基板用の基板ケース８００、カバー体３０１が設けられている。基板ケース４００は、主基板１１を収納する。基板ケース８００は、演出制御基板１２を収納する。カバー体３０１は、透明な合成樹脂などを用いて構成され、基板ケース８００と基板ケース４００の上部とを覆っている。遊技制御基板用の基板ケース４００の下方位置には、払出制御基板９１と、電源基板９２とが、前後に重畳するように設けられている。
図４〜図７を参照して、演出制御基板用の基板ケース８００の構造を説明する。図４は、基板ケース８００を左後部の斜め上方から見た状態を示す分解斜視図である。図５は、基板ケース８００を右前部の斜め上方から見た状態を示す分解斜視図である。図６は、ベース部材８０１を示す６面図である。図７は、カバー部材８０２を示す６面図である。基板ケース８００は、ベース部材８０１と、カバー部材８０２とから構成され、演出制御基板１２を前後から挟持するように組み付けられる。ベース部材８０１は演出制御基板１２の前面側を覆い、カバー部材８０２は演出制御基板１２の背面側を覆う。
ベース部材８０１は、透明な熱可塑性合成樹脂からなり、縦長略長方形状に形成されるベース板８０１ａと、上下及び左右側辺に背面側に向けて立設される側壁８０１ｂ〜８０１ｅとから構成され、背面側に向けて開口する箱状に形成されている。ベース板８０１ａには、ボス８０３、８０４、係止バー８０５、係止フック８０６、係止孔８０７、被係止部８０８、ワンウェイネジ８０９のネジ穴８１０、取付孔８１１、基板支持用リブ８１２、８１３、段部８１４ａ、８１４ｂ、リブ８１５が設けられている。
カバー部材８０２は、透明な熱可塑性合成樹脂からなり、縦長略長方形状に形成されるベース板８２１ａと、上下及び左右側辺に背面側に向けて立設される側壁８２１ｂ〜８１１ｅとから構成され、背面側に向けて開口する箱状に形成されている。ベース板８２１ａには、ネジ８２２が螺入されるネジ穴８２３、位置決め凸部８２４、ネジ８２５が螺入されるネジ穴８２６、位置決め凸部８２７、係止フック８３１、係止片８３２、係止部８３３、ワンウェイネジ８０９の取付孔８３４ａが形成された取付片８３４、音量調整用スイッチ８３５ａを外部に臨ませるスイッチ用開口８３５、コネクタ用開口８３６、８３７が設けられている。
コネクタ用開口８３６は、ベース板８２１ａの上部右側にて、第１基板１２Ａに搭載された各種基板側コネクタＫＣＮ１０を外部に臨ませるために、縦長形状となるように形成されている。各種基板側コネクタＫＣＮ１０は、レセプタクルＫＲＥ１〜ＫＲＥ４を含んでいればよい。レセプタクルＫＲＥ１は、主基板配線用のコネクタポートである。レセプタクルＫＲＥ２は、電源基板配線用のコネクタポートである。レセプタクルＫＲＥ３は、ドライバ基板配線用のコネクタポートである。レセプタクルＫＲＥ４は、音声制御基板配線用のコネクタポートである。なお、レセプタクルの配置や接続される配線は、パチンコ遊技機１の仕様に応じて任意に変更されたものであってもよい。
主基板配線用のレセプタクルＫＲＥ１は、主基板１１との間で電気的に接続される信号配線（主基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。電源基板配線用のレセプタクルＫＲＥ２は、電源基板９２との間で電気的に接続される信号配線（電源基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。ドライバ基板配線用のレセプタクルＫＲＥ３は、ドライバ基板１９との間で電気的に接続される信号配線（ドライバ基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。音声制御基板配線用のレセプタクルＫＲＥ４は、音声制御基板１３との間で電気的に接続される信号配線（音声制御基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。
（特徴部３０ＡＫに関する説明）
図８は、本実施形態の特徴部３０ＡＫに関し、主基板１１における一方の基板面（表面）にて、ＣＰＵ１０３とＲＡＭ１０２とを接続する配線のパターンが形成された部分の構成例を示している。主基板１１では、例えばＲＡＭ１０２とＣＰＵ１０３といった、複数の電気部品を複数の信号配線により接続するために、複数の信号配線を構成する配線のパターンが形成されている。ＣＰＵ１０３は、パチンコ遊技機１における遊技の制御に関して、所定の処理を実行可能に構成された電気部品であり、ＲＡＭ１０２はＣＰＵ１０３による処理の実行に関する情報を記憶可能に構成された電気部品である。
複数の信号配線を構成する配線のパターンに対し、それらの周囲あるいは信号配線間における領域にて、１または複数のグランド導体が配置されている。グランド導体は、基準グランドや特性インピーダンス調整用グランドとして機能し、グランド電圧に維持される。図８に示す構成例では、複数のグランド導体として、複数の信号配線の周囲における領域にグランド導体３０ＡＫ１０Ｇおよびグランド導体３０ＡＫ１１Ｇが配置され、複数の信号配線間における領域にグランド導体３０ＡＫ２０Ｇが配置されている。このように、複数の信号配線を構成する配線のパターンが設けられていない空白領域となる空域部分には、１または複数のグランド導体が設けられていてもよい。これにより、複数の信号配線から放射される電磁波ノイズや信号配線間での電磁波ノイズによる電磁妨害を、防止あるいは抑制できる。
なお、複数の信号配線の周囲および信号配線間における双方の領域に複数のグランド導体が配置されるものに限定されず、複数の信号配線の周囲または信号配線間における一方の領域にのみグランド導体が配置されるものであってもよい。あるいは、このようなグランド導体が配置されないものであってもよい。
図９は、図８に示した複数の信号配線を構成する配線のパターンについて、より詳細に説明するための領域や区間を示している。図９に示す領域３０ＡＫ０１Ｒは、複数の信号配線がＣＰＵ１０３に接続される側の端部における領域である。図９に示す領域３０ＡＫ１０Ｒは、複数の信号配線がいずれも直線形状または略直線形状で互いに平行または略平行な第１形状となる領域であり、図９に示す領域３０ＡＫ１１Ｒと領域３０ＡＫ１２Ｒは、少なくとも一部の信号配線が直線形状および略直線形状とは異なる形状で他の信号配線と平行および略平行ではない第２形状となる領域である。図９に示す区間３０ＡＫ０ＳＣでは、複数の信号配線のうち一部の信号配線が最短または略最短の距離で接続する短距離パターンと短距離パターンに含まれない信号配線が短距離パターンよりも長い距離で接続する長距離パターンとが配置されている。
図１０は、図９に示された領域３０ＡＫ０１Ｒの拡大図である。図１０に示す領域３０ＡＫ０１Ｒにおいて、複数の信号配線を構成する配線のパターンは、パターン３０ＡＫ１０Ｄ〜３０ＡＫ１３Ｄと、パターン３０ＡＫ１０ＣＫと、パターン３０ＡＫ１０ＣＳと、パターン３０ＡＫ１０ＲＳと、パターン３０ＡＫ１０Ａ〜３０ＡＫ１４Ａとを含んでいる。
図１１は、図１０に示された配線のパターンに対応して、信号種類、信号同期の有無、蛇行形状の有無についての設定例を示している。図１１に示す信号種類は、各配線のパターンが構成する信号配線で伝送される電気信号の内容（用途）を示している。図１１に示す信号同期は、他の信号配線で伝送される電気信号に対する同期の有無を示している。図１１に示す蛇行形状は、ＲＡＭ１０２とＣＰＵ１０３との間を接続する各配線のパターンについて、直線形状および略直線形状とは異なる蛇行形状となる部分が設けられているか否かを示している。蛇行形状は、ミアンダ形状やジグザグ形状、あるいは折返し形状とも称され、所定区間における信号配線の延設方向に対し、信号配線が繰り返し折り曲げられることにより、例えば延設方向に直交あるいは略直交する方向に折返し往復する形状であればよい。
図１１に示す設定例において、配線のパターン３０ＡＫ１０Ｄ〜３０ＡＫ１３Ｄは、いずれもデータ信号を伝送するための信号配線を構成する。各信号配線で伝送されるデータ信号は、例えばクロック信号および他の信号配線で伝送されるデータ信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＣＫは、クロック信号を伝送するための信号配線を構成する。クロック信号は、例えばデータ信号やアドレス信号、チップセレクト信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＣＳは、チップセレクト信号を伝送するための信号配線を構成する。チップセレクト信号は、例えばクロック信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＲＳは、リセット信号を伝送するための信号配線を構成する。リセット信号は、他の信号配線で伝送される信号とは同期しない非同期で伝送される。配線のパターン３０ＡＫ１０Ａ〜３０ＡＫ１４Ａは、いずれもアドレス信号を伝送するための信号配線を構成する。各信号配線で伝送されるアドレス信号は、例えばクロック信号および他の信号配線で伝送されるアドレス信号といった、他の信号配線で伝送される信号と同期して伝送される。
他の信号配線で伝送される信号と同期して伝送されるデータ信号、クロック信号、チップセレクト信号、アドレス信号のうちデータ信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ｄ〜３０ＡＫ１３Ｄには、蛇行形状がない配線のパターン３０ＡＫ１０Ｄが含まれている。配線のパターン３０ＡＫ１０Ｄが構成する信号配線で伝送されるデータ信号とは異なるデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線を構成する配線のパターンは、少なくとも一部分が直線形状および略直線形状とは異なる形状としての蛇行形状となっている。
配線のパターン３０ＡＫ１０Ｄが構成するデータ信号を伝送するための信号配線は、他のデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線に比べて、ＲＡＭ１０２とＣＰＵ１０３における接続端子間の距離が長くなっている。そこで、配線のパターン３０ＡＫ１０Ｄが構成する信号配線で伝送されるデータ信号とは異なるデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線を構成する配線のパターンは、少なくとも一部分が蛇行形状となることにより、各信号配線の配線長が同一または略同一となる。その一方で、配線のパターン３０ＡＫ１０Ｄには蛇行形状を設ける必要がない。
このように、同期信号を伝送するための信号配線のうち複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、例えば蛇行形状となる配線部分といった、直線形状および略直線形状とは異なる形状となる配線部分を含まないように、配線のパターンが形成されていればよい。逆にいうと、直線形状または略直線形状などの形状となる一方で蛇行形状のような直線形状および略直線形状とは異なる形状を含まない配線のパターンが構成する信号配線は、蛇行形状のような直線形状および略直線形状とは異なる形状を含む配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。あるいは、同期信号を伝送するための信号配線のうち複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、例えば蛇行形状となる配線部分といった、他の信号配線と平行および略平行な形状とは異なる形状となる配線部分を含まないように、配線のパターンが形成されていればよい。逆にいうと、他の信号配線と平行または略平行な形状となる一方で蛇行形状のような平行および略平行な形状とは異なる形状を含まない配線のパターンが構成する信号配線は、蛇行形状のような他の信号配線と平行および略平行な形状とは異なる形状を含む配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。これにより、各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差（スキュー）が発生することを、防止あるいは抑制できる。複数の信号配線で伝送される信号の遅延時間差を減少させることにより、複数の信号配線で伝送される信号の信頼性を向上させることができる。
配線のパターン３０ＡＫ１０ＲＳには、蛇行形状が設けられていない。配線のパターン３０ＡＫ１０ＲＳは、非同期信号であるリセット信号を伝送するための信号配線を構成する。リセット信号などの非同期信号を伝送する場合には、他の信号配線で伝送される信号との遅延時間差を考慮する必要がない。そこで、リセット信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＲＳのように、非同期信号が伝送される信号配線を構成する配線のパターンには蛇行形状を設けない。配線のパターンに蛇行形状を設けないようにすれば、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
蛇行形状を設けない配線のパターンとして、グランド電圧に維持されるダミー配線を構成する配線のパターンが配置されてもよい。例えば配線のパターン３０ＡＫ１０ＲＳが構成する信号配線では、リセット信号が伝送されることに代えて、グランド電圧に維持されてもよい。配線のパターン３０ＡＫ１０ＲＳは、データ信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ｄ〜３０ＡＫ１３Ｄ、クロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫ、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳで構成される一群のパターンと、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ〜３０ＡＫ１４Ａで構成される一群のパターンとの間に配置されている。配線のパターン３０ＡＫ１０ＲＳのような他の信号配線間に配置される信号配線をグランド電圧に維持されるダミー配線とすることにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。蛇行形状を設けない配線のパターンとしては、グランド電圧に維持されるダミー配線に代えて、あるいはグランド電圧に維持されるダミー配線とともに、電源電圧に維持される配線のパターンが配置されてもよい。例えば配線のパターン３０ＡＫ１０ＲＳが構成する信号配線では、リセット信号が伝送されることに代えて、電源電圧に維持されてもよい。なお、電源電圧に維持される配線のパターンは、他の信号配線を構成する配線のパターンと近接して配置すると、それぞれの信号配線どうしの電磁結合などにより、電磁波ノイズが発生するおそれがある。そこで、電源電圧に維持される配線のパターンを配置する場合には、グランド電圧に維持される配線のパターンを配置する場合と比較して、信号配線からの距離が長くなるように、各配線のパターンが形成されてもよい。これにより、信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
図１２は、図９に示された領域３０ＡＫ１０Ｒの拡大図である。領域３０ＡＫ１０Ｒには、配線のパターン３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ〜１４Ａが形成されている。これらの配線のパターンは、領域３０ＡＫ１０Ｒにおいて、複数の信号配線がいずれも直線形状または略直線形状で互いに平行または略平行な形状となるように形成されている。このように、領域３０ＡＫ１０Ｒでは、複数の信号配線を構成する配線のパターンがいずれも直線形状または略直線形状となるように形成され、複数の信号配線が互いに平行または略平行な形状となるように配線のパターンが形成されている。
図１３は、図９に示された領域３０ＡＫ１１Ｒの拡大図である。領域３０ＡＫ１１Ｒには、領域３０ＡＫ１０Ｒと同じく、配線のパターン３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ〜１４Ａが形成されている。これらの配線のパターンは、領域３０ＡＫ１１Ｒにおいて、少なくとも１の信号配線が直線形状または略直線形状となるように形成されている一方で、他の信号配線が直線形状および略直線形状とは異なる形状となるように形成されている。図１３に示す領域３０ＡＫ１１Ｒにおいて、例えばクロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫ、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳは、複数の折り曲げ部を含むものの、いずれも直線形状または略直線形状となるように形成されている。また、図１３に示す領域３０ＡＫ１１Ｒにおいて、リセット信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＲＳは、折り曲げ部を含まない直線形状または略直線形状となるように形成されている。これに対し、図１３に示す領域３０ＡＫ１１Ｒにおいて、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ〜３０ＡＫ１４Ａは、複数の折り曲げ部により蛇行形状が形成され、直線形状および略直線形状とは異なる形状となるように形成されている。
蛇行形状が形成される部分では、例えば複数の折り曲げ部を介することにより、信号配線が本来の延設方向に対して直交する方向へと屈曲されていればよい。各折り曲げ部では、信号配線が直角よりも大きい角度（鈍角）をなすように折り曲げられることにより、信号配線の延設方向が変更された配線のパターンが形成されていればよい。この場合に、各折り曲げ部における折り曲げ量は、直角よりも小さい角度となるように、信号配線が折り曲げられる。蛇行形状が形成される部分では、第１延設方向と、この第１延設方向に対して直交または略直交する第２延設方向とに、信号配線を延設可能とし、第１延設方向の信号配線を構成する配線のパターンと、第２延設方向の信号配線を構成する配線のパターンとの間には、複数の折り曲げ部が設けられていればよい。このように、信号配線の折り曲げ量が所定角度よりも小さい角度となる複数の折り曲げ部を介して信号配線の延設方向が変更される。折り曲げ量を小さくすることにより、折り曲げ部における配線のパターン幅が大きく変化してしまうことを抑制し、伝送路の特性インピーダンスが急変することを防止して、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
各信号配線では、折り曲げ部の位置が他の信号配線における折り曲げ部の位置から所定長より長い距離となるように、複数の折り曲げ部が配置されていればよい。所定長は、例えば２ｍｍ〜５ｍｍの範囲に含まれる一定長といった、基板設計上の観点から予め定められた長さであればよい。信号配線の折り曲げ部では、特性インピーダンスの変化などにより、電磁波ノイズが発生しやすくなる。複数の信号配線に含まれる１の信号配線を構成する配線のパターンが形成する折り曲げ部は、複数の信号配線に含まれる他の信号配線を構成する配線のパターンが形成する折り曲げ部と接近して配置されると、各信号配線で伝送される信号が電磁波ノイズの影響を受けやすくなるおそれがある。そこで、複数の信号配線に含まれる１の信号配線を構成する配線のパターンが形成する折り曲げ部と、複数の信号配線に含まれる他の信号配線を構成する配線のパターンが形成する折り曲げ部とが、所定長より長い距離となるように間隔をあけて配置することにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
また、領域３０ＡＫ１１Ｒでは、少なくとも１の信号配線が平行および略平行とは異なる形状となるように形成されている。図１３に示す領域３０ＡＫ１１Ｒにおいて、例えばクロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫと、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳは、いずれも複数の折り曲げ部を介しながら、全体として互いの信号配線が平行または略平行な形状となるように形成されている。これに対し、図１３に示す領域３０ＡＫ１１Ｒにおいて、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ〜３０ＡＫ１４Ａは、複数の折り曲げ部により蛇行形状が形成されているので、全体として互いの信号配線が平行または略平行とは異なる形状となるように形成されている。
図１３に示す領域３０ＡＫ１１Ｒでは、複数の信号配線のうち少なくとも１の信号配線が、平行および略平行な形状とは異なる蛇行形状などの形状となっている。この領域３０ＡＫ１１Ｒにおいて、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰには、少なくとも信号配線と同一の基板上で導体が設けられていない。スペース領域３０ＡＫ０ＳＰは、例えばアドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ〜３０ＡＫ１４Ａのうち領域３０ＡＫ１１Ｒにて蛇行形状が設けられた配線のパターン３０ＡＫ１０Ａ〜３０ＡＫ１３Ａに近接している。スペース領域３０ＡＫ０ＳＰには導体が設けられていないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。蛇行形状となる配線のパターンに近接する領域に導体が設けられている場合には、信号配線から電磁波が放射される可能性があり、信号配線と導体との電磁結合などにより、電磁波ノイズが発生するおそれがある。そこで、例えばスペース領域３０ＡＫ０ＳＰのように、蛇行形状が設けられた配線のパターンに近接する領域には導体が設けられないことで、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
図１４は、多層配線基板として形成された主基板１１の構成例を示す断面図である。図１４に示す主基板１１は、合成樹脂を重ねて形成された多層構造を有し、各層の表面または内層には様々な配線のパターンを形成可能とされている。このような多層構造を有する主基板１１に形成された配線のパターンを介して、例えばＲＡＭ１０２とＣＰＵ１０３といった、複数の電子部品が電気的に接続される。図１４に示す主基板１１の多層構造は、表面層３０ＡＫ１Ｓと、グランド層３０ＡＫ１Ｌと、電源層３０ＡＫ２Ｌと、配線層３０ＡＫ３Ｌと、電源層３０ＡＫ４Ｌと、裏面層３０ＡＫ２Ｓとを含んでいる。
主基板１１における一方の基板面となる表面には、表面層３０ＡＫ１Ｓが設けられ、信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが形成されている。主基板１１における他方の基板面となる裏面には、裏面層３０ＡＫ２Ｓが設けられ、信号配線を構成する配線のパターン３０ＡＫ２０Ｐが形成されている。主基板１１の表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１０Ｐは、主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホール３０ＡＫ１Ｈを介して、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐと電気的に接続されている。主基板１１の表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１１Ｐは、主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホール３０ＡＫ２Ｈを介して、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐと電気的に接続されている。このように、主基板１１には、一方の基板面となる表面に設けられた表面層３０ＡＫ１Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐと、他方の基板面となる裏面に設けられた裏面層３０ＡＫ２Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ２０Ｐとを、電気的に接続可能なスルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈが設けられている。
図１４に示すＲＡＭ１０２とＣＰＵ１０３を接続する複数の信号配線に含まれる各信号配線の配線長は、表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐと、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐとが構成する信号配線の配線長だけでなく、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈの長さを含めて、同一または略同一となる。図１４に示す多層構造を有する主基板１１において、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈの長さを含めて、各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差が発生することを、防止あるいは抑制できる。主基板１１のような多層配線基板において複数の信号配線で伝送される信号の遅延時間差を減少させることにより、複数の信号配線で伝送される信号の信頼性を向上させることができる。
図１４に示す多層構造を有する主基板１１において、表面層３０ＡＫ１Ｓに隣接する導体層として、グランド層３０ＡＫ１Ｌが設けられている。グランド層３０ＡＫ１Ｌには、１または複数のグランド導体が配置され、グランド導体はグランド電圧に維持される。表面層３０ＡＫ１Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐは、少なくともいずれか一方のパターンにおいて、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されていればよい。このような表面層３０ＡＫ１Ｓに隣接する導体層としてのグランド層３０ＡＫ１Ｌでは、信号の伝送が行われない。配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが形成された表面層３０ＡＫ１Ｓに隣接する導体層で信号の伝送が行われないので、配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが構成する複数の信号配線で伝送される信号が電磁波ノイズの影響を受けにくくなり、他の信号配線に電磁波ノイズの影響が及ぶことも、防止あるいは抑制できる。
図１４に示す多層構造を有する主基板１１の裏面層３０ＡＫ２Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ２０Ｐが、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されてもよい。このような裏面層３０ＡＫ２Ｓに隣接する導体層としての電源層３０ＡＫ４Ｌでは、信号の伝送が行われない。電源層３０ＡＫ４Ｌには、１または複数の電源導体が配置され、電源導体は電源電圧に維持される。配線のパターン３０ＡＫ２０Ｐが形成された裏面層３０ＡＫ２Ｓに隣接する導体層で信号の伝送が行われないので、配線のパターン３０ＡＫ２０Ｐが構成する複数の信号配線で伝送される信号が電磁波ノイズの影響を受けにくくなり、他の信号配線に電磁波ノイズの影響が及ぶことも、防止あるいは抑制できる。主基板１１のような多層配線基板において複数の信号配線が設けられる層に隣接する導体層では信号の伝送が行われないないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
図１４に示す多層構造を有する主基板１１の配線層３０ＡＫ３Ｌにおいて信号配線を構成する配線のパターンが、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されてもよい。このような配線層３０ＡＫ３Ｌに隣接する導体層としての電源層３０ＡＫ２Ｌや電源層３０ＡＫ４Ｌでは、信号の伝送が行われない。主基板１１のような多層配線基板において複数の信号配線が設けられる配線層３０ＡＫ３Ｌに隣接する導体層では信号の伝送が行われないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。ただし、多層配線基板に設けられた内層の導体層である配線層３０ＡＫ３Ｌにおいて信号配線を構成する配線のパターンが蛇行形状などの形状となる領域を含むように形成された場合には、信号配線の断線などによる障害が発生した場合に、配線層３０ＡＫ３Ｌにおける信号配線の状態を基板の外部から確認することが困難になるおそれがある。これに対し、主基板１１の表面層３０ＡＫ１Ｓや裏面層３０ＡＫ２Ｓといった、主基板１１が備える一方の基板面や他方の基板面において信号配線を構成する配線のパターンが蛇行形状などの形状となる領域を含むように形成された場合には、信号配線の断線などによる障害が発生した場合に、表面層３０ＡＫ１Ｓや裏面層３０ＡＫ２Ｓにおける信号配線の状態を基板の外部から確認しやすい適切な基板構成が可能になる。
主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホールは、図１４に示すスルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈに限定されず、より多くのスルーホールが設けられ、複数の信号配線における各信号配線の配線長を同一または略同一にするために用いられてもよい。複数の信号配線を構成する配線のパターンのうちには、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈのようなスルーホールを介することなく、例えば主基板１１の表面層３０ＡＫ１Ｓのみに信号配線が配置されるように形成されたパターンが含まれてもよい。配線のパターン３０ＡＫ１０Ｄが構成するデータ信号を伝送するための信号配線といった、複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈのようなスルーホールを介することなく、主基板１１の表面層３０ＡＫ１Ｓのみに信号配線が配置されてもよい。逆にいうと、表面層３０ＡＫ１Ｓなど１の導体層にてスルーホールを介することなく形成された配線のパターンが構成する信号配線は、表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓなど複数の導体層にてスルーホールを介して電気的に接続可能となるように形成された配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。
複数の信号配線が隣接して設けられる場合には、図１３に示したスペース領域３０ＡＫ０ＳＰのように、小さな空白領域が形成される。この空白領域にスルーホールを設け、例えばグランド層３０ＡＫ１Ｌといった他の導体層と電気的に接続されるように、銅などの導電材料が埋設されたスルーホール電極を有する構成とすることも考えられる。空白領域にスルーホール電極のような導体が設けられる構成では、例えば空白領域における電界分布を安定させるために、多数のスルーホール電極が配置される場合もある。この場合には、主基板１１の表面層３０ＡＫ１Ｓのみでなく、裏面層３０ＡＫ２Ｓにも、例えばバンプといった、スルーホール電極に対応する構造物が配置され、基板上における配線パターンの設計が制約されるという不都合が生じるおそれがある。また、多層配線基板に設けられた内層の導体層であるグランド層３０ＡＫ１Ｌや電源層３０ＡＫ２Ｌ、３０ＡＫ４Ｌなどでは、スルーホール電極が設けられる場合に、そのスルーホール電極の周囲では導体層のパターンを除去することになり、グランド層３０ＡＫ１Ｌや電源層３０ＡＫ２Ｌ、３０ＡＫ４Ｌなど内層の導体層におけるパターンが分断され、導体層におけるパターンの設計が困難になるという不都合が生じるおそれがある。さらに、スルーホール電極に代えて、例えばダミーパッドのような導体が空白領域に設けられ、他の導体層とは接続されないような構成では、この導体が外部からの電磁波ノイズによる影響を受けたり、この導体が複数の信号配線に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰには、導体が設けられないことにより、これらの不都合が生じることを、防止あるいは抑制できる。
その他、図１３に示したスペース領域３０ＡＫ０ＳＰのように、複数の信号配線が隣接して設けられる場合に形成される空白領域には、例えば基板固定用のネジ穴といった、基板の構成材料とは異なる材料が用いられる構造物が設けられないようにしてもよい。基板固定用のネジ穴が設けられた場合には、ネジ止めにより基板を固定した場合に、ネジの構成材料が外部からの電磁波ノイズによる影響を受け、他の信号配線にも電磁妨害などの悪影響を与える不都合が生じるおそれがある。また、基板に含まれる絶縁層とは誘電率が異なる合成樹脂や誘電材料を用いた構造物、あるいは基板に含まれる導体層とは電気伝導率が異なる合成樹脂や金属材料を用いた構造物が、複数の信号配線に近接した空白領域に設けられた場合には、これらの構造物が外部からの電磁波ノイズによる影響を受けたり、これらの構造物が複数の信号配線に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰなどの空白領域には、基板の構成材料とは異なる材料を用いた構造物が設けられないことにより、これらの不都合が生じることを、防止あるいは抑制できる。
図９に示す区間３０ＡＫ０ＳＣでは、データ信号を伝送するための複数の信号配線を形成する配線のパターン３０ＡＫ１０Ｄ〜３０ＡＫ１３Ｄのうち１のパターン３０ＡＫ１３Ｄが、蛇行形状といった、直線形状および略直線形状とは異なる形状で他の信号配線と平行および略平行な形状とは異なる形状となる信号配線の部分を含むように形成されている。これに対し、少なくともパターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄは、区間３０ＡＫ０ＳＣにて、蛇行形状を含むことなく、直線形状または略直線形状で互いの信号配線が平行または略平行な形状となるように形成されている。したがって、パターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄは、信号配線が区間３０ＡＫ０ＳＣを最短または略最短で接続するパターンとなる。これに対し、パターン３０ＡＫ１２Ｄおよびパターン３０ＡＫ１３Ｄは、信号配線が区間３０ＡＫ０ＳＣをパターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄよりも長い距離で接続するパターンとなる。
区間３０ＡＫ０ＳＣにて、パターン３０ＡＫ１３Ｄが構成する信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となっている部分では、他のパターン３０ＡＫ１０Ｄ〜パターン３０ＡＫ１２Ｄが構成する信号配線は直線形状または略直線形状となるように形成されている。このように、複数の信号配線を構成する配線のパターンのうち１の配線のパターンにより構成される信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となっている部分では、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となるように形成されてもよい。１の配線のパターンにより構成される信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となる部分は、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となる部分と重複しないように形成されてもよい。蛇行形状などの直線形状および略直線形状とは異なる形状となる部分が、複数の信号配線について重複しないように配線のパターンが形成されることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
図１５は、複数の信号配線が蛇行形状となる部分が重複しない配線のパターンについて、他の形成例を示している。図１５に示す領域３０ＡＫ２０Ｒでも、複数の信号配線を構成する配線のパターンのうち１の配線パターンにより構成される信号配線が蛇行形状となっている部分では、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となるように形成されている。そして、第１配線のパターンにより構成される第１信号配線が蛇行形状となる部分である第１蛇行部が終了すると、第１配線のパターンとは異なる第２配線のパターンにより構成される第２信号配線が蛇行形状となる部分である第２蛇行部が開始されるように、複数の信号配線を構成する配線のパターンが形成されている。第１蛇行部では、第１信号配線以外の信号配線を構成する配線のパターンとして、第２信号配線を構成する第２配線のパターンを含めた配線のパターンは、各パターンにより構成される信号配線が平行または略平行な形状となるように形成されていればよい。第２蛇行部では、第２信号配線以外の信号配線を構成する配線のパターンとして、第１信号配線を構成する第１配線のパターンを含めた配線のパターンは、各パターンにより構成される信号配線が平行または略平行な形状となるように形成されていればよい。第１蛇行部が終了してから第２蛇行部が開始されるので、第１蛇行部は第２蛇行部と重複しないように配置されている。これにより、多数の信号配線について蛇行形状などの直線形状および略直線形状とは異なる形状となる部分を設けた場合でも、配線のパターンを配置する基板面積の増大が可及的に抑制されて、基板の小型化を図ることができる。
（特徴部４２ＡＫに関する説明）
図１６は、本実施形態の特徴部４２ＡＫに関し、配線のパターンにより構成される複数の信号配線が形成された部分の構成例を示している。図１６に示す配線のパターンは、例えば主基板１１にて、ＲＡＭ１０２とＣＰＵ１０３といった、複数の電気部品を接続する複数の信号配線を構成するものであればよい。図１６に示す構成例では、複数の信号配線を構成する配線のパターンとして、２つの信号配線を構成する配線のパターンが示されている。図１６（Ａ）は配線間隔Ｗ１が配線間隔Ｗ２よりも狭いＷ１＜Ｗ２の場合を示し、図１６（Ｂ）は配線間隔Ｗ１が配線間隔Ｗ２よりも広いＷ１＞Ｗ２の場合を示している。配線間隔Ｗ１は、同一の信号配線が蛇行形状となる部分における配線のパターンによる配線間隔である。配線間隔Ｗ２は、平行または略平行に隣接して互いに異なる信号配線を構成する配線のパターンどうしによる配線間隔である。
図１６（Ａ）に示す２つの信号配線を構成する配線のパターンは、配線の第１パターン４２ＡＫ１０と、配線の第２パターン４２ＡＫ１１とを含んでいる。配線の第１パターン４２ＡＫ１０および配線の第２パターン４２ＡＫ１１は、それらの配線のパターンにより構成される信号配線の形状に応じて、配線部４２ＡＫ１Ｚと、配線部４２ＡＫ２Ｚとが含まれるように、各信号配線を形成している。
配線部４２ＡＫ１Ｚでは、配線の第１パターン４２ＡＫ１０により構成される信号配線が第２形状部４２ＡＫ１０Ｍを形成し、配線の第２パターン４２ＡＫ１１により構成される信号配線が第１形状部４２ＡＫ１１Ｌを形成している。配線部４２ＡＫ２Ｚでは、配線の第１パターン４２ＡＫ１０により構成される信号配線が第１形状部４２ＡＫ１０Ｌを形成し、配線の第２パターン４２ＡＫ１１により構成される信号配線が第２形状部４２ＡＫ１１Ｍを形成している。第１形状部４２ＡＫ１０Ｌ、４２ＡＫ１１Ｌは、信号配線が直線形状または略直線形状の第１形状となるように形成されている。第２形状部４２ＡＫ１０Ｍ、４２ＡＫ１１Ｍは、信号配線が蛇行形状といった、直線形状および略直線形状とは異なる第２形状となるように形成されている。なお、第２形状部４２ＡＫ１０Ｍ、４２ＡＫ１１Ｍは、蛇行形状に限定されず、直線形状および略直線形状とは異なる任意の形状となるように形成されていればよい。
このように、配線の第１パターン４２ＡＫ１０および配線の第２パターン４２ＡＫ１１により構成される複数の信号配線は、配線部４２ＡＫ１Ｚにて、配線の第２パターン４２ＡＫ１１により構成される信号配線が、直線形状または略直線形状の第１形状となる第１形状部４２ＡＫ１１Ｌに対応して、配線の第１パターン４２ＡＫ１０により構成される信号配線が、第１形状部４２ＡＫ１１Ｌとは異なる蛇行形状などの第２形状となる第２形状部４２ＡＫ１０Ｍを含んでいる。すなわち、配線部４２ＡＫ１Ｚでは、配線の第２パターン４２ＡＫ１１により構成される信号配線における第１形状部４２ＡＫ１１Ｌに対応して、配線の第１パターン４２ＡＫ１０により構成される信号配線が第２形状部４２ＡＫ１１Ｍを含んでいる。
また、配線の第１パターン４２ＡＫ１０および配線の第２パターン４２ＡＫ１１により構成される複数の信号配線は、配線部４２ＡＫ２Ｚにて、配線の第１パターン４２ＡＫ１０により構成される信号配線が、直線形状または略直線形状の第１形状となる第１形状部４２ＡＫ１０Ｌに対応して、配線の第２パターン４２ＡＫ１１により構成される信号配線が、第１形状部４２ＡＫ１０Ｌとは異なる蛇行形状などの第２形状となる第２形状部４２ＡＫ１１Ｍを含んでいる。すなわち、配線部４２ＡＫ２Ｚでは、配線の第１パターン４２ＡＫ１０により構成される信号配線における第１形状部４２ＡＫ１０Ｌに対応して、配線の第２パターン４２ＡＫ１１により構成される信号配線が第２形状部４２ＡＫ１１Ｍを含んでいる。
図１６（Ａ）に示す信号配線が蛇行形状などの第２形状となる第２形状部４２ＡＫ１０Ｍおよび第２形状部４２ＡＫ１１Ｍは、第２形状部４２ＡＫ１０Ｍが配線部４２ＡＫ１Ｚに含まれ、第２形状部４２ＡＫ１１Ｍが配線部４２ＡＫ２Ｚに含まれるように形成されている。これにより、第２形状部４２ＡＫ１０Ｍおよび第２形状部４２ＡＫ１１Ｍは、それぞれの配置が互いに重複しない。加えて、各信号配線の配線長は同一または略同一となるように形成されている。このような第２形状部４２ＡＫ１０Ｍと第２形状部４２ＡＫ１１Ｍとが含まれるように、配線の第１パターン４２ＡＫ１０および配線の第２パターン４２ＡＫ１１により構成される信号配線が形成されているので、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
図１６（Ｂ）に示す２つの信号配線を構成する配線のパターンは、配線の第３パターン４２ＡＫ１２と、配線の第４パターン４２ＡＫ１３とを含んでいる。配線の第３パターン４２ＡＫ１２および配線の第４パターン４２ＡＫ１３は、それらの配線のパターンにより構成される信号配線の形状に応じて、配線部４２ＡＫ３Ｚと、配線部４２ＡＫ４Ｚとが含まれるように、各信号配線を形成している。
配線の第３パターン４２ＡＫ１２および配線の第４パターン４２ＡＫ１３により構成される信号配線は、配線部４２ＡＫ３Ｚにて、配線の第４パターン４２ＡＫ１３により構成される信号配線が、直線形状または略直線形状の第１形状となる第１形状部４２ＡＫ１３Ｌに対応して、配線の第３パターン４２ＡＫ１２により構成される信号配線が、第１形状部４２ＡＫ１３Ｌとは異なる蛇行形状などの第２形状となる第２形状部４２ＡＫ１２Ｍを含んでいる。すなわち、配線部４２ＡＫ３Ｚでは、配線の第４パターン４２ＡＫ１３により構成される信号配線における第１形状部４２ＡＫ１３Ｌに対応して、配線の第３パターン４２ＡＫ１２により構成される信号配線が第２形状部４２ＡＫ１２Ｍを含んでいる。
また、配線の第３パターン４２ＡＫ１２および配線の第４パターン４２ＡＫ１３により構成される信号配線は、配線部４２ＡＫ４Ｚにて、配線の第３パターン４２ＡＫ１２により構成される信号配線が、直線形状または略直線形状の第１形状となる第１形状部４２ＡＫ１２Ｌに対応して、配線の第４パターン４２ＡＫ１３により構成される信号配線が、第１形状部４２ＡＫ１２Ｌとは異なる蛇行形状などの第２形状となる第２形状部４２ＡＫ１３Ｍを含んでいる。すなわち、配線部４２ＡＫ４Ｚでは、配線の第３パターン４２ＡＫ１２により構成される信号配線における第１形状部４２ＡＫ１２Ｌに対応して、配線の第４パターン４２ＡＫ１３により構成される信号配線が第２形状部４２ＡＫ１３Ｍを含んでいる。
図１６（Ｂ）に示す信号配線が蛇行形状などの第２形状となる第２形状部４２ＡＫ１２Ｍおよび第２形状部４２ＡＫ１３Ｍは、第２形状部４２ＡＫ１２Ｍが配線部４２ＡＫ３Ｚに含まれ、第２形状部４２ＡＫ１３Ｍが配線部４２ＡＫ４Ｚに含まれるように形成されている。これにより、第２形状部４２ＡＫ１２Ｍおよび第２形状部４２ＡＫ１３Ｍは、それぞれの配置が互いに重複しない。加えて、各信号配線の配線長は同一または略同一となるように形成されている。このような第２形状部４２ＡＫ１２Ｍと第２形状部４２ＡＫ１３Ｌとが含まれるように、配線の第３パターン４２ＡＫ１２および配線の第４パターン４２ＡＫ１３により構成される信号配線が形成されているので、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
図１６（Ａ）に示す構成例では、配線間隔Ｗ１よりも配線間隔Ｗ２の方が広くなるように、各信号配線が形成されている。例えば第２形状部４２ＡＫ１０Ｍや第２形状部４２ＡＫ１１Ｍでは、折り曲げ部により折り返された同一の信号配線が配線間隔Ｗ１で往復する蛇行形状を形成しているのに対し、配線の第１パターン４２ＡＫ１０により構成される信号配線と配線の第２パターン４２ＡＫ１１により構成される信号配線とが互いに平行または略平行であるときに隣接する信号配線どうしの配線間隔Ｗ２は、配線間隔Ｗ１よりも広くなるように、各信号配線が形成されている。このように、同一の信号配線における配線間隔Ｗ１よりも隣接する信号配線どうしの配線間隔Ｗ２の方が広くなるので、１の信号配線にて発生した短絡などによる悪影響が、他の信号配線にて伝送される信号に及ぶことを、防止あるいは抑制できる。
図１６（Ｂ）に示す構成例では、配線間隔Ｗ１よりも配線間隔Ｗ２の方が狭くなるように、各信号配線が形成されている。例えば第２形状部４２ＡＫ１２Ｍや第２形状部４２ＡＫ１３Ｍでは、折り曲げ部により折り返された同一の信号配線が配線間隔Ｗ１で往復する蛇行形状を形成しているのに対し、配線の第３パターン４２ＡＫ１２により構成される信号配線と配線の第４パターン４２ＡＫ１３により構成される信号配線とが互いに平行または略平行であるときに隣接する信号配線どうしの配線間隔Ｗ２は、配線間隔Ｗ１よりも狭くなるように、各信号配線が形成されている。このように、同一の信号配線における配線間隔Ｗ１よりも隣接する信号配線どうしの配線間隔Ｗ２の方が狭くなるので、１の信号配線の内部における短絡よりも、１の信号配線と他の信号配線との間における短絡の方が、発生しやすくなる。１の信号配線と他の信号配線との間で発生した短絡は、各信号配線に設けられたテストポイントを用いて容易に検出することができる。例えば各信号配線に設けられたテストポイントにテストプローブを接触させて信号配線の電気特性検査を行うことにより、１の信号配線と他の信号配線との間で発生した短絡を検出することができる。
図１６（Ａ）に示すように、一方では、配線の第２パターン４２ＡＫ１１により構成される信号配線が第１形状部４２ＡＫ１１Ｌを形成している配線部４２ＡＫ１Ｚに対応して、配線の第１パターン４２ＡＫ１０により構成される信号配線が第２形状部４２ＡＫ１０Ｍを形成している。他方では、配線の第１パターン４２ＡＫ１０により構成される信号配線が第１形成部４２ＡＫ１０Ｌを形成している配線部４２ＡＫ１Ｚに対応して、配線の第２パターン４２ＡＫ１１により構成される信号配線が第２形状部４２ＡＫ１１Ｍを形成している。図１６（Ｂ）に示すように、一方では、配線の第４パターン４２ＡＫ１３により構成される信号配線が第１形状部４２ＡＫ１３Ｌを形成している配線部４２ＡＫ３Ｚに対応して、配線の第３パターン４２ＡＫ１２により構成される信号配線が第２形状部４２ＡＫ１２Ｍを形成している。他方では、配線の第３パターン４２ＡＫ１２により構成される信号配線が第１形状部４２ＡＫ１２Ｌを形成している配線部４２ＡＫ４Ｚに対応して、配線の第４パターン４２ＡＫ１３により構成される信号配線が第２形状部４２ＡＫ１３Ｍを形成している。各配線のパターンにより構成される各信号配線の対応関係は、例えば主基板１１などの基板面に垂直な方向からみて、上下関係、左右関係、あるいは所定距離未満の範囲内といった、予め定めた任意の位置範囲内にある信号配線であれば成立し、そのような位置範囲内にない信号配線であれば不成立となる関係であればよい。
図１６（Ａ）や図１６（Ｂ）に示す例では、１の配線のパターンにより構成される信号配線における第１形状部に対応して他の配線のパターンにより構成される信号配線が第２形状を形成している配線部と、他の配線のパターンにより構成される信号配線における第１形状部に対応して１の配線のパターンにより構成される信号配線が第２形状を形成している配線部とにおいて、配線間隔Ｗ１が共通であり配線間隔Ｗ２も共通となるように、各信号配線が形成されている。より具体的には、図１６（Ａ）に示す配線の第２パターン４２ＡＫ１１により構成される信号配線における第１形状部４２ＡＫ１１Ｌに対応して、配線の第１パターン４２ＡＫ１０により構成される信号配線が第２形状部４２ＡＫ１０Ｍを形成している配線部４２ＡＫ１Ｚと、配線の第１パターン４２ＡＫ１０により構成される信号配線における第１形状部４２ＡＫ１０Ｌに対応して、配線の第２パターン４２ＡＫ１１により構成される信号配線が第２形状部４２ＡＫ１１Ｍを形成している配線部４２ＡＫ２Ｚとにおいて、配線間隔Ｗ１が共通（一定）であり配線間隔Ｗ２も共通（一定）となるように、各信号配線が形成されている。これにより、基板面における配線のパターン設計が容易になる。また、複数の信号配線における形状の相違が抑制されるので、各信号配線における特性インピーダンスのばらつきを抑制して、複数の信号配線における信号品質の均質化が図られる。
なお、１の配線のパターンにより構成される信号配線における第１形状部に対応して他の配線のパターンにより構成される信号配線が第２形状を形成している配線部と、他の配線のパターンにより構成される信号配線における第１形状部に対応して１の配線のパターンにより構成される信号配線が第２形状を形成している配線部とでは、配線間隔Ｗ１と配線間隔Ｗ２の一方または双方が相違するように、各信号配線が形成されてもよい。例えば図１６（Ａ）に示す配線部４２ＡＫ１Ｚと配線部４２ＡＫ２Ｚとにおいて、配線間隔Ｗ２は共通とする一方で、配線間隔Ｗ１は配線部４２ＡＫ１Ｚよりも配線部４２ＡＫ２Ｚの方が広くなるように、各信号配線が形成されてもよい。こうした場合には、基板面における配線のパターン設計を柔軟に行うことができる。
図１７は、配線のパターンにより構成される複数の信号配線における第２形状部が異なる方向に形成されている構成例を示している。図１７（Ａ）に示す構成例では、複数の信号配線を構成する配線のパターンとして、３つの信号配線を構成する配線のパターンが示されている。図１７（Ｂ）に示す構成例では、複数の信号配線を構成する配線のパターンとして、４つの信号配線を構成する配線のパターンが示されている。
図１７（Ａ）に示す３つの信号配線を構成する配線のパターンは、配線の第１パターン４２ＡＫ２０、配線の第２パターン４２ＡＫ２１、配線の第３パターン４２ＡＫ２２を含んでいる。配線の第１パターン４２ＡＫ２０により構成される信号配線は、第２形状部４２ＡＫ２０Ｍを形成する部分を含んでいる。配線の第２パターン４２ＡＫ２１により構成される信号配線は、第２形状部４２ＡＫ２１Ｍを形成する部分を含んでいる。配線の第３パターン４２ＡＫ２２により構成される信号配線は、第２形状部４２ＡＫ２２Ｍを形成する部分を含んでいる。第２形状部４２ＡＫ２０Ｍおよび第２形状部４２ＡＫ２１Ｍは、例えば左右方向といった、第１方向に折返し往復する蛇行形状を有している。これに対し、第２形状部４２ＡＫ２２Ｍは、例えば上下方向といった、第１方向とは異なる第２方向に折返し往復する蛇行形状を有している。なお、それぞれの第２形状部は、蛇行形状に限定されず、直線形状および略直線形状とは異なる任意の形状となるように形成されていればよい。
このように、配線の第１パターン４２ＡＫ２０により構成される信号配線における第２形状部４２ＡＫ２０Ｍは、配線の第２パターン４２ＡＫ２１により構成される信号配線における第２形状部４２ＡＫ２１Ｍと共通（平行）な第１方向に形成されている。これに対し、配線の第３パターン４２ＡＫ２２により構成される信号配線における第２形状部４２ＡＫ２２Ｍは、配線の第１パターンにより構成される第２形状部４２ＡＫ２０Ｍや配線の第２パターンにより構成される第２形状部４２ＡＫ２１Ｍが形成される第１方向とは異なる第２方向に形成されている。複数の信号配線において異なる方向に第２形状部が形成されるようにしたことにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
図１７（Ｂ）に示す４つの信号配線を構成する配線のパターンは、配線の第４パターン４２ＡＫ２３、配線の第５パターン４２ＡＫ２４、配線の第６パターン４２ＡＫ２５、配線の第７パターン４２ＡＫ２６を含んでいる。配線の第４パターン４２ＡＫ２３により構成される信号配線は、２つの第２形状部４２ＡＫ２３Ｍ１、４２ＡＫ２３Ｍ２を形成する部分を含んでいる。配線の第５パターン４２ＡＫ２４により構成される信号配線は、１つの第２形状部４２ＡＫ２４Ｍを形成する部分を含んでいる。配線の第６パターン４２ＡＫ２５により構成される信号配線は、１つの第２形状部４２ＡＫ２５Ｍを形成する部分を含んでいる。配線の第７パターン４２ＡＫ２６により構成される信号配線は、２つの第２形状部４２ＡＫ２６Ｍ１、４２ＡＫ２６Ｍ２を形成する部分を含んでいる。図１７（Ｂ）に示す複数の第２形状部のうち、第２形状部４２ＡＫ２３Ｍ１、４２ＡＫ２５Ｍ、４２ＡＫ２６Ｍ２は、例えば上下方向といった、第１方向に折返し往復する蛇行形状を有している。これに対し、第２形状部４２ＡＫ２３Ｍ２、４２ＡＫ２４Ｍ、４２ＡＫ２６Ｍ１は、例えば左右方向といった、第１方向とは異なる第２方向に折返し往復する蛇行形状を有している。
図１７（Ｂ）に示すように、配線のパターンにより構成される複数の信号配線には、１つの第２形状部を形成する部分を含む信号配線と、複数の第２形状部を形成する部分を含む信号配線とがあってもよい。あるいは、配線のパターンにより構成される複数の信号配線は、各信号配線が１つの第２形状部を形成する部分のみを含んでいてもよい。あるいは、配線のパターンにより構成される複数の信号配線は、各信号配線が複数の第２形状部を形成する部分を含んでいてもよい。図１７（Ｂ）に示す配線の第４パターン４２ＡＫ２３により構成される信号配線における第２形状部４２ＡＫ２３Ｍ１は、配線の第６パターン４２ＡＫ２５により構成される信号配線における第２形状部４２ＡＫ２５Ｍや配線の第７パターン４２ＡＫ２６により構成される信号配線における第２形状部４２ＡＫ２６Ｍ２と共通（平行）な第１方向に形成されている。また、配線の第４パターン４２ＡＫ２３により構成される信号配線における第２形状部４２ＡＫ２３Ｍ２は、配線の第５パターン４２ＡＫ２４により構成される信号配線における第２形状部４２ＡＫ２４Ｍや配線の第７パターン４２ＡＫ２６により構成される信号配線における第２形状部４２ＡＫ２６Ｍ１と共通（平行）な第２方向に形成されている。これに対し、第２形状部４２ＡＫ２３Ｍ２、４２ＡＫ２４Ｍ、４２ＡＫ２６Ｍ１は、第２形状部４２ＡＫ２３Ｍ１、４２ＡＫ２５Ｍ、４２ＡＫ２６Ｍ２が形成される第１方向とは異なる第２方向に形成されている。
配線の第４パターン４２ＡＫ２３により構成される信号配線は、第１方向に形成される第２形状部４２ＡＫ２３Ｍ１と、第２方向に形成される第２形状部４２ＡＫ２３Ｍ２とを含んでいる。配線の第７パターン４２ＡＫ２６により構成される信号配線は、第２方向に形成される第２形状部４２ＡＫ２６Ｍ１と、第１方向に形成される第２形状部４２ＡＫ２６Ｍ２とを含んでいる。このように、同一の配線のパターンにより構成される１の信号配線であっても、異なる方向に形成される複数の第２形状部を含んでいてもよい。また、１の配線のパターンにより構成される信号配線は、他の配線のパターンにより構成される信号配線における第２形状部と、共通（平行）な方向に形成されている第２形状部および異なる方向に形成されている第２形状部を含んでもよい。１または複数の信号配線において異なる方向に第２形状部が形成されるようにしたことにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
図１８は、配線のパターンにより構成される複数の信号配線が異なる配線幅に形成されている構成例を示している。図１８に示す構成例では、複数の信号配線を構成する配線のパターンとして、４つの信号配線を構成する配線のパターンが示されている。図１８（Ａ）は信号配線の全体で配線幅が異なる場合を示し、図１８（Ｂ）は信号配線の一部で配線幅が異なる場合を示している。
図１８（Ａ）に示す４つの信号配線を構成する配線のパターンは、配線の第１パターン４２ＡＫ３０、配線の第２パターン４２ＡＫ３１、配線の第３パターン４２ＡＫ３２、配線の第４パターン４２ＡＫ４３を含んでいる。配線の第１パターン４２ＡＫ３０により構成される信号配線は、第２形状部４２ＡＫ３０Ｍを形成する部分を含んでいる。配線の第２パターン４２ＡＫ３１により構成される信号配線は、第２形状部４２ＡＫ３１Ｍを形成する部分を含んでいる。配線の第３パターン４２ＡＫ３２により構成される信号配線は、第２形状部４２ＡＫ３２Ｍを形成する部分を含んでいる。配線の第４パターン４２ＡＫ３３により構成される信号配線は、第２形状部４２ＡＫ３３Ｍを形成する部分を含んでいる。
配線の第１パターン４２ＡＫ３０により構成される信号配線は、配線の第２パターン４２ＡＫ３１により構成される信号配線と、配線幅が同一または略同一となるように形成されている。配線の第３パターン４２ＡＫ３２により構成される信号配線は、配線の第４パターン４２ＡＫ３３により構成される信号配線と、配線幅が同一または略同一となるように形成されている。これに対し、配線の第１パターン４２ＡＫ３０により構成される信号配線および配線の第２パターン４２ＡＫ３１により構成される信号配線は、配線の第３パターン４２ＡＫ３２により構成される信号配線および配線の第４パターン４２ＡＫ３３により構成される信号配線と比較して、信号配線の全体において配線幅が広くなるように形成されている。このように、配線の第１パターン４２ＡＫ３０と配線の第２パターン４２ＡＫ３１は配線幅が広い信号配線を構成し、配線の第３パターン４２ＡＫ３２と配線の第４パターン４２ＡＫ３３は配線幅が狭い信号配線を構成している。
配線の第１パターン４２ＡＫ３０により構成される信号配線と、配線の第２パターン４２ＡＫ３１により構成される信号配線とでは、例えば第１種類の差動信号といった、共通する種類の電気信号が伝送されてもよい。また、配線の第３パターン４２ＡＫ３２により構成される信号配線と、配線の第４パターン４２ＡＫ３３により構成される信号配線とでは、例えば第１種類とは異なる第２種類の差動信号といった、共通する種類の電気信号が伝送されてもよい。その一方で、配線の第１パターン４２ＡＫ３０により構成される信号配線や配線の第２パターン４２ＡＫ３１により構成される信号配線と、配線の第３パターン４２ＡＫ３２により構成される信号配線や配線の第４パターン４２ＡＫ３３により構成される信号配線とでは、互いに相違する種類の電気信号が伝送されてもよい。このように、配線のパターンにより構成される複数の信号配線は、伝送される電気信号の種類に応じて異なる配線幅となるように形成されていてもよい。あるいは、配線のパターンにより構成される複数の信号配線は、伝送される電気信号の種類が共通する場合に、同一または略同一の配線幅となるように形成されていてもよい。なお、配線のパターンにより構成される複数の信号配線は、伝送される電気信号の種類が共通する場合であっても、異なる配線幅となるように形成された信号配線を含んでいてもよい。あるいは、配線のパターンにより構成される複数の信号配線は、伝送される電気信号の種類が異なる場合であっても、同一または略同一の配線幅となるように形成された信号配線を含んでいてもよい。複数の信号配線が異なる配線幅に形成されるようにしたことにより、各信号配線における特性インピーダンスを容易に調整して、電気信号の種類などに応じた適切な伝送が可能になる。
図１８（Ｂ）に示す４つの信号配線を構成する配線のパターンは、配線の第５パターン４２ＡＫ３４、配線の第６パターン４２ＡＫ３５、配線の第７パターン４２ＡＫ３６、配線の第８パターン４２ＡＫ３７を含んでいる。配線の第５パターン４２ＡＫ３４により構成される信号配線は、第２形状部４２ＡＫ３４Ｍを形成する部分を含んでいる。配線の第６パターン４２ＡＫ３５により構成される信号配線は、第２形状部４２ＡＫ３５Ｍを形成する部分を含んでいる。配線の第７パターン４２ＡＫ３６により構成される信号配線は、第２形状部４２ＡＫ３６Ｍを形成する部分を含んでいる。配線の第８パターン４２ＡＫ３７により構成される信号配線は、第２形状部４２ＡＫ３７Ｍを形成する部分を含んでいる。
配線の第５パターン４２ＡＫ３４により構成される信号配線と、配線の第６パターン４２ＡＫ３５により構成される信号配線は、一部の配線幅が他の部分における配線幅とは異なるように構成されている。例えば配線の第５パターン４２ＡＫ３４により構成される信号配線における第２形状部４２ＡＫ３４Ｍは、同一の信号配線における他の部分と比較して、配線幅が広くなるように形成されている。配線の第６パターン４２ＡＫ３５により構成される信号配線における第２形状部４２ＡＫ３５Ｍは、同一の信号配線における他の部分と比較して、配線幅が広くなるように形成されている。このように、配線の第５パターン４２ＡＫ３４は、第２形状部４２ＡＫ３４Ｍにて配線幅が広い信号配線を構成し、第２形状部４２ＡＫ３４Ｍ以外の部分では配線幅が狭い信号配線を構成している。配線の第６パターン４２ＡＫ３５は、第２形状部４２ＡＫ３５Ｍにて配線幅が広い信号配線を構成し、第２形状部４２ＡＫ３５Ｍ以外の部分では配線幅が狭い信号配線を構成している。なお、第２形状部にて配線幅が広い信号配線を構成するものに限定されず、直線形状または略直線形状となる第１形状部にて配線幅が広い信号配線を構成するものであってもよい。
配線の第５パターン４２ＡＫ３４により構成される信号配線は、第２形状部４２ＡＫ３４Ｍの配線幅が他の部分よりも広くなることにより、同一の信号配線において配線幅が異なるように形成されている。配線の第６パターン４２ＡＫ３５により構成される信号配線は、第２形状部４２ＡＫ３５Ｍの配線幅が他の部分よりも広くなることにより、同一の信号配線において配線幅が異なるように形成されている。これに対し、配線の第７パターン４２ＡＫ３６により構成される信号配線や配線の第８パターン４２ＡＫ３７により構成される信号配線は、同一の信号配線において配線幅が同一または略同一となるように形成されている。１または複数の信号配線において一部が異なる配線幅に形成されるようにしたことにより、各信号配線における特性インピーダンスを容易に調整して、電気信号の種類などに応じた適切な伝送が可能になる。
図１９は、配線のパターンにより構成される複数の信号配線における第２形状部が対応して形成されている構成例を示している。図１９に示す構成例では、複数の信号配線を構成する配線のパターンとして、２つの信号配線を構成する配線のパターンが示されている。図１９（Ａ）は２つの信号配線が略平行に蛇行する場合を示し、図１９（Ｂ）は２つの信号配線が離れる方向に蛇行する場合を示している。
図１９（Ａ）に示す２つの信号配線を構成する配線のパターンは、配線の第１パターン４２ＡＫ４０と、配線の第２パターン４２ＡＫ４１とを含んでいる。配線の第１パターン４２ＡＫ４０と、配線の第２パターン４２ＡＫ４１は、例えば上下方向といった、共通（平行）な方向に折返し往復する蛇行形状を有している。この蛇行形状において、配線の第１パターン４２ＡＫ４０により構成される信号配線が延設方向ＤＲ１に対して配線の第２パターン４２ＡＫ４１により構成される信号配線に近づく方向へと屈曲されて突出する場合に、配線の第２パターン４２ＡＫ４１により構成される信号配線は、延設方向ＤＲ１に対して、配線の第１パターン４２ＡＫ４０により構成される信号配線から離れる方向へと屈曲されて突出する。その後に、配線の第１パターン４２ＡＫ４０により構成される信号配線が延設方向ＤＲ１に対して配線の第２パターン４２ＡＫ４１により構成される信号配線から離れる方向へと屈曲されて復帰する場合に、配線の第２パターン４２ＡＫ４１により構成される信号配線は、延設方向ＤＲ１に対して、配線の第１パターン４２ＡＫ４０により構成される信号配線に近づく方向へと屈曲されて復帰する。また、この蛇行形状において、配線の第１パターン４２ＡＫ４０により構成される信号配線が延設方向ＤＲ１に対して配線の第２パターン４２ＡＫ４１により構成される信号配線から離れる方向へと屈曲されて突出する場合に、配線の第２パターン４２ＡＫ４１により構成される信号配線は、延設方向ＤＲ１に対して、配線の第１パターン４２ＡＫ４０により構成される信号配線に近づく方向へと屈曲されて突出する。その後に、配線の第１パターン４２ＡＫ４０により構成される信号配線が延設方向ＤＲ１に対して配線の第２パターン４２ＡＫ４１により構成される信号配線に近づく方向へと屈曲されて復帰する場合に、配線の第２パターン４２ＡＫ４１により構成される信号配線は、延設方向ＤＲ１に対して、配線の第１パターン４２ＡＫ４０により構成される信号配線から離れる方向へと屈曲されて復帰する。こうして、配線の第１パターン４２ＡＫ４０と、配線の第２パターン４２ＡＫ４１は、略同一の配線間隔を維持しつつ略平行に折返し往復する蛇行形状の信号配線を形成している。なお、蛇行形状に限定されず、直線形状および略直線形状とは異なる任意の形状となるように形成されていればよい。
このように、配線の第１パターン４２ＡＫ４０により構成される信号配線は、配線の第２パターン４２ＡＫ４１により構成される信号配線と平行または略平行に形成され、直線形状および略直線形状とは異なる形状となるように形成されている。複数の信号配線において平行または略平行でありながら、直線形状および略直線形状とは異なる形状となる第２形状部が形成されるようにしたことにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
図１９（Ｂ）に示す２つの信号配線を構成する配線のパターンは、配線の第３パターン４２ＡＫ４２と、配線の第４パターン４２ＡＫ４３とを含んでいる。配線の第３パターン４２ＡＫ４２と、配線の第４パターン４２ＡＫ４３は、例えば上下方向といった、共通（平行）な方向に折返し往復する蛇行形状を有している。この蛇行形状において、配線の第３パターン４２により構成される信号配線が延設方向ＤＲ１に対して配線の第４パターン４２ＡＫ４３により構成される信号配線から離れる方向へと屈曲されて突出する場合に、配線の第４パターン４２ＡＫ４３により構成される信号配線は、延設方向ＤＲ１に対して、配線の第３パターン４２ＡＫ４２により構成される信号配線から離れる方向へと屈曲されて突出する。これらの突出による突起から、配線の第３パターン４２ＡＫ４２により構成される信号配線が延設方向ＤＲ１に対して配線の第４パターン４２ＡＫ４３により構成される信号配線に近づく方向へと屈曲されて復帰する場合に、配線の第４パターン４２ＡＫ４３により構成される信号配線は、延設方向ＤＲ１に対して、配線の第３パターン４２ＡＫ４２により構成される信号配線に近づく方向へと屈曲されて復帰する。こうして、配線の第３パターン４２ＡＫ４２と、配線の第４パターン４２ＡＫ４３は、配線間隔を変化させつつ互いに離れる方向に突出してから近づく方向に復帰するという、折返し往復する蛇行形状の信号配線を形成している。
このように、配線の第３パターン４２ＡＫ４２により構成される信号配線は、配線の第４パターン４２ＡＫ４３により構成される信号配線と共通（平行）な方向に形成され、直線形状および略直線形状とは異なる形状となるように形成されている。複数の信号配線が離れる方向に屈曲されて突出し近づく方向に屈曲されて復帰するなど、直線形状および略直線形状とは異なる形状となる第２形状部が形成されるようにしたことにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
図２０は、配線のパターンにより構成される複数の信号配線に回路部品が接続されるように実装された構成例を示している。図２０（Ａ）に示す構成例では、複数の信号配線を構成する配線のパターンとして、４つの信号配線を構成する配線のパターンが示されている。これら４つの信号配線を構成する配線のパターンは、配線の第１パターン４２ＡＫ５０、配線の第２パターン４２ＡＫ５１、配線の第３パターン４２ＡＫ５２、配線の第４パターン４２ＡＫ５３を含んでいる。配線の第２パターン４２ＡＫ５１により構成される信号配線は、第１形状部４２ＡＫ５１Ｌを形成する部分と、第２形状部４２ＡＫ５１Ｍを形成する部分とを含んでいる。配線の第３パターン４２ＡＫ５２により構成される信号配線は、第１形状部４２ＡＫ５２Ｌを形成する部分と、第２形状部４２ＡＫ５２Ｍを形成する部分とを含んでいる。
図２０（Ａ）に示す配線の第２パターン４２ＡＫ５１により構成される信号配線における第２形状部４２ＡＫ５１Ｍには、配線の第１パターン４２ＡＫ５０により構成される信号配線と接続された回路部品４２ＡＫ１Ｒが、配線の第２パターン４２ＡＫ５１により構成される信号配線と接続されるように実装される。回路部品４２ＡＫ１Ｒは、例えば抵抗素子といった回路素子であればよい。回路部品４２ＡＫ１Ｒは、抵抗素子とともに、あるいは抵抗素子に代えて、例えばコンデンサやコイルといった受動素子を、一部または全部に含んでいてもよい。回路部品４２ＡＫ１Ｒは、抵抗素子、コンデンサ、コイルといった受動素子に代えて、あるいは受動素子とともに、ダイオード、バイポーラトランジスタやＭＯＳトランジスタなどのトランジスタ、サイリスタといった能動素子を、一部または全部に含んでいてもよい。回路部品４２ＡＫ１Ｒは、例えばフィルタ回路、ノイズ防止回路、その他のＩＣチップといった、機能回路を構成するものであってもよい。回路部品４２ＡＫ１Ｒは、配線の第１パターン４２ＡＫ５０により構成される信号配線が特定の電源電圧に維持される場合に、配線の第２パターン４２ＡＫ５１により構成される信号配線に対して特定の電源電圧を供給可能にするプルアップ抵抗として機能してもよい。あるいは、回路部品４２ＡＫ１Ｒは、配線の第１パターン４２ＡＫ５０により構成される信号配線がグランド電圧に維持される場合に、配線の第２パターン４２ＡＫ５１により構成される信号配線に対してグランド電圧を供給可能にするプルダウン抵抗として機能してもよい。あるいは、回路部品４２ＡＫ１Ｒは、極性切替部により抵抗素子をプルアップ抵抗とプルダウン抵抗とに切替可能とした機能回路であってもよい。
図２０（Ｂ）は、回路部品４２ＡＫ１Ｒの接続部分を示す拡大図である。図２０（Ｂ）に示す第２形状部４２ＡＫ５１Ｍにおいて、配線の第２パターン４２ＡＫ５１により構成される信号配線が折り曲げ部を介して折り返される３つの折返し部が示されている。これら３つの折返し部は、第１折返し部４２ＡＫ５１Ｍ１、第２折返し部４２ＡＫ５１Ｍ２、第３折返し部４２ＡＫ５１Ｍ３を含んでいる。回路部品４２ＡＫ１Ｒは、第２折返し部４２ＡＫ５１Ｍ２にて、配線の第２パターン４２ＡＫ５１により構成される信号配線と、配線の第１パターン４２ＡＫ５０により構成される信号配線とに、接続されるように実装されている。図２０（Ｂ）に示す第２折返し部４２ＡＫ５１Ｍ２では、折り曲げ部を介して折り返された同一の信号配線が配線間隔Ｗ３で往復する形状を形成している。これに対し、第１折返し部４２ＡＫ５１Ｍ１や第３折返し部４２ＡＫ５１Ｍ３では、折り曲げ部を介して折り返された同一の信号配線が配線間隔Ｗ４で往復する形状を形成している。また、第１折返し部４２ＡＫ５１Ｍ１と第２折返し部４２ＡＫ５１Ｍ２との間隔や、第２折返し部４２ＡＫ５１Ｍ２と第３折返し部４２ＡＫ５１Ｍ３との間隔も、配線間隔Ｗ４となるように形成されている。配線間隔Ｗ３は、配線間隔Ｗ４よりも広くなるように、信号配線が形成されている。このように、回路部品４２ＡＫ１Ｒが実装される第２折返し部４２ＡＫ５１Ｍ２における配線間隔Ｗ３は、第２形状部４２ＡＫ５１Ｍにて回路部品４２ＡＫ１Ｒが実装されない部分における配線間隔Ｗ４よりも広くなるので、回路部品４２ＡＫ１Ｒを容易に実装して、信号配線における伝送特性などを適切に調整することができる。
なお、回路部品４２ＡＫ１Ｒが実装される第２折返し部４２ＡＫ５１Ｍ２における配線間隔Ｗ３は、第２形状部４２ＡＫ５１Ｍにて回路部品４２ＡＫ１Ｒが実装されない部分における配線間隔Ｗ４よりも広くなるものに限定されず、配線間隔Ｗ３が配線間隔Ｗ４と同一または略同一のものでもよいし、配線間隔Ｗ３が配線間隔Ｗ４よりも狭くなるように形成されていてもよい。また、回路部品４２ＡＫ１Ｒは、第２折返し部４２ＡＫ５１Ｍ２にて配線の第２パターン４２ＡＫ５２により構成される信号配線と接続されるように実装されるものに限定されず、第１折返し部４２ＡＫ５１Ｍ１または第３折返し部４２ＡＫ５１Ｍ３にて、配線の第２パターン４２ＡＫ５２により構成される信号配線と接続されるように実装されるものであってもよい。
このように、図２０（Ａ）などに示す配線の第２パターン４２ＡＫ５１により構成される信号配線における第２形状部４２ＡＫ５１Ｍにて、配線の第１パターン４２ＡＫ５０により構成される信号配線と接続されるように実装された回路部品４２ＡＫ１Ｒを備えている。第２形状部に回路部品が実装されることにより、信号配線における伝送特性などを適切に調整することができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
図２０（Ａ）に示す配線の第３パターン４２ＡＫ５２により構成される信号配線における第１形状部４２ＡＫ５２Ｌには、配線の第４パターン４２ＡＫ５３により構成される信号配線と接続された回路部品４２ＡＫ２Ｒが、配線の第３パターン４２ＡＫ５２により構成される信号配線と接続されるように実装される。回路部品４２ＡＫ２Ｒは、例えば抵抗素子といった回路素子であればよい。回路部品４２ＡＫ２Ｒは、抵抗素子とともに、あるいは抵抗素子に代えて、例えばコンデンサやコイルといった受動素子を、一部または全部に含んでいてもよい。回路部品４２ＡＫ２Ｒは、抵抗素子、コンデンサ、コイルといった受動素子に代えて、あるいは受動素子とともに、ダイオード、バイポーラトランジスタやＭＯＳトランジスタなどのトランジスタ、サイリスタといった能動素子を、一部または全部に含んでいてもよい。回路部品４２ＡＫ２Ｒは、例えばフィルタ回路、ノイズ防止回路、その他のＩＣチップといった、機能回路を構成するものであってもよい。回路部品４２ＡＫ２Ｒは、配線の第４パターン４２ＡＫ５３により構成される信号配線が特定の電源電圧に維持される場合に、配線の第３パターン４２ＡＫ５２により構成される信号配線に対して特定の電源電圧を供給可能にするプルアップ抵抗として機能してもよい。あるいは、回路部品４２ＡＫ２Ｒは、配線の第４パターン４２ＡＫ５３により構成される信号配線がグランド電圧に維持される場合に、配線の第３パターン４２ＡＫ５２により構成される信号配線に対してグランド電圧を供給可能にするプルダウン抵抗として機能してもよい。あるいは、回路部品４２ＡＫ２Ｒは、極性切替部により抵抗素子をプルアップ抵抗とプルダウン抵抗とに切替可能とした機能回路であってもよい。
このように、図２０（Ａ）に示す配線の第３パターン４２ＡＫ５２により構成される信号配線における第２形状部４２ＡＫ５２Ｍとは異なる第１形状部４２ＡＫ５２Ｌにて、配線の第４パターン４２ＡＫ５３により構成される信号配線と接続されるように実装された回路部品４２ＡＫ２Ｒを備えている。第２形状部とは異なる部分に回路部品が実装されることにより、信号配線における伝送特性などを適切に調整することができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
回路部品４２ＡＫ１Ｒや回路部品４２ＡＫ２Ｒが実装される部分における配線幅は、回路部品４２ＡＫ１Ｒや回路部品４２ＡＫ２Ｒが実装されない部分とは異なる配線幅となるように、各信号配線が形成されてもよい。例えば回路部品４２ＡＫ１Ｒや回路部品４２ＡＫ２Ｒが実装される部分における配線幅は、回路部品４２ＡＫ１Ｒや回路部品４２ＡＫ２Ｒが実装されない部分の配線幅よりも広くなるように、各信号配線が形成されてもよい。このように、配線のパターンにより構成される複数の信号配線は、回路部品が実装される部分に対応して、実装されない部分とは異なる配線幅となるように形成されてもよい。回路部品が実装される部分に対応して異なる配線幅に形成されるようにしたことにより、各信号配線における特性インピーダンスを容易に調整して、信号配線による適切な伝送が可能になる。
図１６（Ａ）や図１６（Ｂ）に示すような第１形状部４２ＡＫ１０Ｌ、４２ＡＫ１１Ｌ、４２ＡＫ１２Ｌ、４２ＡＫ１３Ｌおよび第２形状部４２ＡＫ１０Ｍ、４２ＡＫ１１Ｍ、４２ＡＫ１２Ｍ、４２ＡＫ１３Ｍを有する信号配線が形成されている場合に、配線のパターンにより構成される複数の信号配線は、例えば図１７に示すように、第２形状部が異なる方向に形成されてもよく、例えば図１８に示すように信号配線の全体または一部で異なる配線幅に形成されてもよく、例えば図１９に示すように第２形状部が略平行または離れる方向に対応して形成されてもよく、例えば図２０に示すように第２形状部または第２形状部とは異なる部分に接続される回路部品が実装されてもよく、これらの一部または全部を組み合わせて形成されてもよい。
（特徴部４３ＡＫに関する説明）
図２１は、本実施形態の特徴部４３ＡＫに関し、配線のパターンにより構成される複数の信号配線における第２形状部に接続確認用の特定導体部となるテストポイントが設けられている構成例を示している。図２１に示す構成例では、複数の信号配線を構成する配線のパターンとして、２つの信号配線を構成する配線のパターンが示されている。これら２つの信号配線を構成する配線のパターンは、配線の第１パターン４３ＡＫ１０と、配線の第２パターン４３ＡＫ１１とを含んでいる。配線の第１パターン４３ＡＫ１０により構成される信号配線は、第１形状部４３ＡＫ１０Ｌを形成する部分と、第２形状部４３ＡＫ１０Ｍを形成する部分とを含んでいる。配線の第２パターン４３ＡＫ１１により構成される信号配線は、第１形状部４３ＡＫ１１Ｌを形成する部分と、第２形状部４３ＡＫ１１Ｍを形成する部分とを含んでいる。第１形状部４３ＡＫ１０Ｌ、４３ＡＫ１１Ｌは、信号配線が直線形状または略直線形状の第１形状となるように形成されている。第２形状部４３ＡＫ１０Ｍ、４３ＡＫ１１Ｍは、信号配線が蛇行形状といった、直線形状および略直線形状とは異なる第２形状となるように形成されている。なお、第２形状部４３ＡＫ１０Ｍ、４３ＡＫ１１Ｍは、蛇行形状に限定されず、直線形状および略直線形状とは異なる任意の形状となるように形成されていればよい。
配線の第１パターン４３ＡＫ１０および配線の第２パターン４３ＡＫ１１により構成される複数の信号配線は、少なくとも一部が、例えば図１６（Ａ）に示した配線の第１パターン４２ＡＫ１０および配線の第２パターン４２ＡＫ１１と同様に、あるいは図１６（Ｂ）に示した配線の第３パターン４２ＡＫ１２および配線の第４パターン４２ＡＫ１３と同様に、形成されていればよい。例えば、配線の第２パターン４３ＡＫ１１により構成される信号配線が、直線形状または略直線形状の第１形状となる第１形状部４３ＡＫ１１Ｌに対応して、配線の第１パターン４３ＡＫ１０により構成される信号配線が、第１形状部４３ＡＫ１１Ｌとは異なる蛇行形状などの第２形状部４３ＡＫ１０Ｍを含んでいればよい。また、配線の第１パターン４３ＡＫ１０により構成される信号配線が、直線形状または略直線形状となる第１形状部４３ＡＫ１０Ｌに対応して、配線の第２パターン４３ＡＫ１１により構成される信号配線が、第１形状部４３ＡＫ１０Ｌとは異なる蛇行形状などの第２形状部４３ＡＫ１０Ｍを含んでいればよい。
配線の第１パターン４３ＡＫ１０により構成される信号配線における第２形状部４３ＡＫ１０Ｍには、接続確認用の特定導体部として、テストポイント４３ＡＫ１０ＴＰが設けられている。配線の第２パターン４３ＡＫ１１により構成される信号配線における第２形状部４３ＡＫ１１Ｍには、接続確認用の特定導体部として、テストポイント４３ＡＫ１１ＴＰが設けられている。テストポイント４３ＡＫ１０ＴＰ、４３ＡＫ１１ＴＰは、例えばはんだ、または銅箔といった、金属材料を用いて形成されていればよい。テストポイント４３ＡＫ１０ＴＰ、４３ＡＫ１１ＴＰは、例えば円形に形成された場合の直径Ｗ６が、配線の第１パターン４３ＡＫ１０により構成される信号配線や配線の第２パターン４３ＡＫ１１により構成される信号配線における配線幅Ｗ５よりも、大きく（広く）なるように形成されている。なお、テストポイント４３ＡＫ１０ＴＰ、４３ＡＫ１１ＴＰは、円形に形成されるものに限定されず、例えば方形状や短冊状といった、任意の形状に形成されたものであればよい。テストポイント４３ＡＫ１０ＴＰ、４３ＡＫ１１ＴＰがどのような形状であっても、その平均的な形状が、信号配線における配線幅よりも大きく（広く）なるように形成されたものであればよい。テストポイント４３ＡＫ１０ＴＰ、４３ＡＫ１１ＴＰが設けられることにより、複数の信号配線における特性インピーダンスのばらつきが抑制できるようにしてもよい。これにより、複数の信号配線における信号品質の均質化が図られる。
例えばテストポイント４３ＡＫ１０ＴＰとテストポイント４３ＡＫ１１ＴＰとにテストプローブを接触させることにより、配線の第１パターン４３ＡＫ１０により構成される信号配線と配線の第２パターン４３ＡＫ１１により構成される信号配線との間において、短絡の発生の有無を検査することができる。なお、テストポイント４３ＡＫ１０ＴＰ、４３ＡＫ１１ＴＰの他にも、接続確認用の特定導体部となるテストポイントが設けられてもよい。一例として、配線の第１パターン４３ＡＫ１０により構成される信号配線には、テストポイント４３ＡＫ１０ＴＰの他にもテストポイントが設けられてもよい。このテストポイントと、第２形状部４３ＡＫ１０Ｍに設けられたテストポイント４３ＡＫ１０ＴＰとに、テストプローブを接触させることにより、配線の第１パターン４３ＡＫ１０により構成される信号配線において、断線の発生の有無を検査することができる。短絡や断線について、発生の有無を検査できるとともに、あるいは、それらの検査に代えて、例えばオシロスコープを用いて信号波形の確認や検査を行うことができるように構成されてもよい。
このように、図２１に示す信号配線が蛇行形状などの第２形状となる第２形状部４３ＡＫ１０Ｍにはテストポイント４３ＡＫ１０ＴＰが設けられ、第２形状部４３ＡＫ１１Ｍにはテストポイント４３ＡＫ１１ＴＰが設けられている。信号配線における第２形状部にテストポイントを設けることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。また、テストポイント４３ＡＫ１０ＴＰ、４３ＡＫ１１ＴＰは金属材料を用いて形成され、信号配線の配線幅よりも広くなるように形成されている。このような信号配線の配線幅より大きく（広く）なるようにテストポイントが形成されることにより、テストプローブを容易に接触させて、信号配線の電気特性検査を行うことができる。また、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
図２１に示すようなテストポイント４３ＡＫ１０ＴＰ、４３ＡＫ１１ＴＰが設けられた場合に、配線のパターンにより構成される複数の信号配線は、例えば図１７に示すように、第２形状部が異なる方向に形成されてもよく、例えば図１８に示すように信号配線の全体または一部で異なる配線幅に形成されてもよく、例えば図１９に示すように第２形状部が略平行または離れる方向に対応して形成されてもよく、例えば図２０に示すように第２形状部または第２形状部とは異なる部分に接続される回路部品が実装されてもよく、これらの一部または全部を組み合わせて形成されてもよい。
（特徴部４４ＡＫに関する説明）
図２２は、本実施形態の特徴部４４ＡＫに関し、多層配線基板として構成された主基板１１において、一面に第２形状を含む信号配線が設けられ、他面に接続確認用の特定導体部となるテストポイントが設けられている場合の構成例を示している。図２２に示す特徴部４４ＡＫの少なくとも一部は、図１４に示した構成例と同様に形成されていればよい。例えば特徴部４４ＡＫについても、合成樹脂を重ねて形成された多層構造を有していればよい。図２２に示す主基板１１の多層構造は、表面層４４ＡＫ１Ｓと、グランド層４４ＡＫ１Ｌと、電源層４４ＡＫ２Ｌと、配線層４４ＡＫ３Ｌと、電源層４４ＡＫ４Ｌと、裏面層４４ＡＫ２Ｓとを含んでいる。
主基板１１における一方の基板面となる表面には、表面層４４ＡＫ１Ｓが設けられ、信号配線を構成する配線のパターン４４ＡＫ１０Ｐおよびパターン４４ＡＫ１１Ｐが形成されている。主基板１１における他方の基板面となる裏面には、裏面層４４ＡＫ２Ｓが設けられ、信号配線を構成する配線のパターン４４ＡＫ２０Ｐが形成されている。主基板１１の表面層４４ＡＫ１Ｓに形成された配線のパターン４４ＡＫ１０Ｐは、主基板１１の表面層４４ＡＫ１Ｓおよび裏面層４４ＡＫ２Ｓを貫通するスルーホール４４ＡＫ１Ｈを介して、裏面層４４ＡＫ２Ｓに形成された配線のパターン４４ＡＫ２０Ｐと電気的に接続されている。主基板１１の表面層４４ＡＫ１Ｓに形成された配線のパターン４４ＡＫ１１Ｐは、主基板１１の表面層４４ＡＫ１Ｓおよび裏面層４４ＡＫ２Ｓを貫通するスルーホール４４ＡＫ２Ｈを介して、裏面層４４ＡＫ２Ｓに形成された配線のパターン４４ＡＫ２０Ｐと電気的に接続されている。このように、主基板１１には、一方の基板面となる表面に設けられた表面層４４ＡＫ１Ｓにおいて信号配線を構成する配線のパターン４４ＡＫ１０Ｐおよびパターン４４ＡＫ１１Ｐと、他方の基板面となる裏面に設けられた裏面層４４ＡＫ２Ｓにおいて信号配線を構成する配線のパターン４４ＡＫ２０Ｐとを、電気的に接続可能なスルーホール４４ＡＫ１Ｈおよびスルーホール４４ＡＫ２Ｈが設けられている。
表面層４４ＡＫ１Ｓに形成された配線のパターン４４ＡＫ１０Ｐは、例えば図２１に示した配線の第１パターン４３ＡＫ１０および配線の第２パターン４３ＡＫ１１と同様に、第１形状部や第２形状部を形成する部分を含むように、複数の信号配線が形成されていればよい。図２１に示す配線の第１パターン４３ＡＫ１０および配線の第２パターン４３ＡＫ１１により構成される信号配線は、配線の第２パターン４３ＡＫ１１により構成される信号配線が、直線形状または略直線形状の第１形状となる第１形状部４３ＡＫ１１Ｌに対応して、配線の第１パターン４３ＡＫ１０により構成される信号配線が、第１形状部４３ＡＫ１１Ｌとは異なる蛇行形状などの第２形状部４３ＡＫ１０Ｍを含んでいればよい。また、配線の第１パターン４３ＡＫ１０により構成される信号配線が、直線形状または略直線形状となる第１形状部４３ＡＫ１０Ｌに対応して、配線の第２パターン４３ＡＫ１１により構成される信号配線が、第１形状部４３ＡＫ１０Ｌとは異なる蛇行形状などの第２形状部４３ＡＫ１０Ｍを含んでいればよい。
そして、図２１に示した第２形状部４３ＡＫ１０Ｍに設けられたテストポイント４３ＡＫ１０ＴＰおよび第２形状部４３ＡＫ１１Ｍに設けられたテストポイント４３ＡＫ１１ＴＰに対応して、図２２に示すテストポイント４４ＡＫ１０ＴＰが、配線のパターン４４ＡＫ１０Ｐにより構成される信号配線に設けられていればよい。テストポイント４４ＡＫ１０ＴＰは、スルーホール４４ＡＫ１Ｈを介して、例えば裏面層４４ＡＫ２Ｓに形成された配線のパターン４４ＡＫ２０Ｐといった、異なる導体層と接続されていればよい。なお、テストポイント４４ＡＫ１０ＴＰは、裏面層４４ＡＫ２Ｓに形成された配線のパターン４４ＡＫ２０Ｐに限定されず、例えば配線層４４ＡＫ３Ｌに形成された配線のパターンといった、テストポイント４４ＡＫ１０ＴＰが設けられる表面層４４ＡＫ１Ｓとは異なる任意の導体層と接続されたものであればよい。テストポイントが設けられる層とは異なる導体層とテストポイントがスルーホールを介して接続されることにより、信号配線や導体層の電気特性検査を容易に行うことができる。また、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
表面層４４ＡＫ１Ｓに形成された配線のパターン４４ＡＫ１１Ｐについても、第１形状部や第２形状部を形成する部分を含むように、複数の信号配線が形成されていればよい。このように、配線のパターン４４ＡＫ１１Ｐにより構成される複数の信号配線は、主基板１１の表面層４４ＡＫ１Ｓといった、基板の一面にて、直線形状および略直線形状とは異なる第２形状部を含むように形成されている。これに対し、裏面層４４ＡＫ２Ｓには、テストポイント４４ＡＫ１１ＴＰが設けられている。テストポイント４４ＡＫ１１ＴＰは、例えば配線のパターン４４ＡＫ２０Ｐにより構成される信号配線に設けられ、スルーホール４４ＡＫ２Ｈを介して、表面層４４ＡＫ１Ｓに形成された配線のパターン４４ＡＫ１１Ｐといった、異なる導体層と接続されていればよい。テストポイント４４ＡＫ１０ＴＰ、４４ＡＫ１１Ｐが設けられることにより、複数の信号配線における特性インピーダンスのばらつきが抑制できるようにしてもよい。これにより、複数の信号配線における信号品質の均質化が図られる。基板の一面に第２形状部を含む信号配線が設けられ、基板の他面にテストポイントが設けられることにより、信号配線や導体層の電気特性検査を容易に行うことができる。また、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
例えばテストポイント４４ＡＫ１０ＴＰにテストプローブを接触させることにより、配線のパターン４４ＡＫ１０Ｐにより構成される複数の信号配線において、短絡の発生の有無を検査することができればよい。また、例えばテストポイント４４ＡＫ１０ＴＰとテストポイント４４ＡＫ１１ＴＰとにテストプローブを接触させることにより、裏面層４４ＡＫ２Ｓに形成された配線のパターン４４ＡＫ２０Ｐにより構成される信号配線や、スルーホール４４ＡＫ１Ｈにおいて、断線の発生の有無を検査することができればよい。その他、配線のパターン４４ＡＫ１０Ｐにより構成される複数の信号配線における断線の発生の有無、配線のパターン４４ＡＫ１１Ｐにより構成される複数の信号配線における短絡や断線の発生の有無、配線のパターン４４ＡＫ２０Ｐにより構成される複数の信号配線における短絡の発生の有無、スルーホール４４ＡＫ１Ｈにおける短絡の発生の有無、スルーホール４４ＡＫ２Ｈにおける短絡や断線の発生の有無を、検査可能にするテストポイントが設けられていてもよい。
接続確認用の特定導体部となるテストポイントは、テストプローブを接触させるために専用の電極パッドが設けられたものに限定されず、例えば信号配線における特性インピーダンスの調整用に回路部品などを接続可能に設けられ電極パッドといった、任意の電極パッドを用いて構成されたものであればよい。このようなテストポイントなどの特定導体部は、多層配線基板に設けられたスルーホールにより、多層配線基板に含まれる複数の層のうち複数の信号配線およびテストポイントが設けられる層とは異なる導体層と、電気的に接続されることにより、多層配線基板における電気特性検査を適切に行うことができる。例えば裏面側の基板面といった、配線のパターンが形成された一方の基板面とは異なる他方の基板面に、テストポイントなどの特定導体部が設けられることにより、多層配線基板における電気特性検査を適切に行うことができる。また、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
図２２に示すようなテストポイント４４ＡＫ１０ＴＰ、４４ＡＫ１１ＴＰが設けられた場合に、配線のパターンにより構成される複数の信号配線は、例えば図１７に示すように、第２形状部が異なる方向に形成されてもよく、例えば図１８に示すように信号配線の全体または一部で異なる配線幅に形成されてもよく、例えば図１９に示すように第２形状部が略平行または離れる方向に対応して形成されてもよく、例えば図２０に示すように第２形状部または第２形状部とは異なる部分に接続される回路部品が実装されてもよく、これらの一部または全部を組み合わせて形成されてもよい。
（特徴部４５ＡＫに関する説明）
以下、図面を参照しつつ、特徴部４５ＡＫに係る遊技機の基板ケース４５ＡＫ１０と、この基板ケース４５ＡＫ１０に収容されている基板４５ＡＫ５０及びヒートシンク４５ＡＫ４０とについて詳細に説明する。図２３は、本発明の実施形態に係る遊技機の基板ケース４５ＡＫ１０、基板４５ＡＫ５０、及びヒートシンク４５ＡＫ４０を後方からみた分解斜視図である。図２４は、本発明の実施形態に係る遊技機の基板ケース４５ＡＫ１０、基板４５ＡＫ５０、及びヒートシンク４５ＡＫ４０を前方からみた分解斜視図である。以下の説明において、理解を容易にするために、図２３等に示した前後方向を規定し、基板ケース４５ＡＫ１０等を前方から見たときの上下左右方向を、基板ケース４５ＡＫ１０等の上下左右方向として説明する。
基板ケース４５ＡＫ１０は、前方を構成する前ケース４５ＡＫ２０と、後方を構成する後ケース４５ＡＫ３０とが組み合わされて構成されている。基板ケース４５ＡＫ１０の内部には、ＣＰＵ、ＲＯＭ、コネクタ等の電子部品を搭載した基板４５ＡＫ５０、及びヒートシンク４５ＡＫ４０を収容するための収容空間が形成されている。
前ケース４５ＡＫ２０は、例えば、熱可塑性を有する合成樹脂からなり、平面視して略長方形状に形成されている。前ケース４５ＡＫ２０は、後方が開放された箱状をなしている。前ケース４５ＡＫ２０の上縁には、上方に突出した２つの突出部４５ＡＫ２１が形成されている。また、前ケース４５ＡＫ２０の下縁には、下方に突出した２つの突出部４５ＡＫ２２が形成されている。
後ケース４５ＡＫ３０も前ケース４５ＡＫ２０と同様に、例えば、熱可塑性を有する合成樹脂からなり、平面視して略長方形状に形成されている。後ケース４５ＡＫ３０は、後面を形成するベース板４５ＡＫ３０ａと、ベース板４５ＡＫ３０ａから前方に立設した上壁４５ＡＫ３０ｂ、右壁４５ＡＫ３０ｃ、下壁４５ＡＫ３０ｄ、及び左壁４５ＡＫ３０ｅと、を有している。これにより、後ケース４５ＡＫ３０は、前方が開放された箱状をなしており、その収容部は前ケース４５ＡＫ２０のものよりも深い。後ケース４５ＡＫ３０の上壁４５ＡＫ３０ｂには、前ケース４５ＡＫ２０に形成された突出部４５ＡＫ２１が挿通される挿通孔４５ＡＫ３１ａを有する係止部４５ＡＫ３１が２つ形成されている。また、後ケース４５ＡＫ３０の下壁４５ＡＫ３０ｄには、前ケース４５ＡＫ２０に形成された突出部４５ＡＫ２２が引掛けられる係止部４５ＡＫ３８（図２４）が２つ形成されている。
前ケース４５ＡＫ２０と後ケース４５ＡＫ３０とを組み合わせる場合には、まず、前ケース４５ＡＫ２０の突出部４５ＡＫ２１を、後ケース４５ＡＫ３０の挿通孔４５ＡＫ３１ａに挿入する。そして、前ケース４５ＡＫ２０の下部を後ケース４５ＡＫ３０に押し付けて、前ケース４５ＡＫ２０の突出部４５ＡＫ２２を後ケース４５ＡＫ３０の係止部４５ＡＫ３８に引掛ける。これにより、前ケース４５ＡＫ２０と後ケース４５ＡＫ３０とが組み合わされ、内部に基板４５ＡＫ５０等の収容空間が形成される。
また、後ケース４５ＡＫ３０には、上壁４５ＡＫ３０ｂに複数の空気孔４５ＡＫ３２が形成され、下壁４５ＡＫ３０ｄに複数の空気孔４５ＡＫ３３（図２４）が形成されている。これにより、基板ケース４５ＡＫ１０には、上下方向に沿った空気の通り道が確保されている。また、後ケース４５ＡＫ３０のベース板４５ＡＫ３０ａには、基板４５ＡＫ５０の位置決めをするための４つの挿入凸部４５ＡＫ３６と、基板４５ＡＫ５０をねじ止めするためのねじ穴４５ＡＫ３７ａ〜４５ＡＫ３７ｅと、ヒートシンク４５ＡＫ４０の四隅を抑えて位置決めするための４つの位置決め部４５ＡＫ３４と、４つの位置決め部４５ＡＫ３４に位置決めされたヒートシンク４５ＡＫ４０に当接して支持する６つの支持部４５ＡＫ３５と、が形成されている。
挿入凸部４５ＡＫ３６は、ベース板４５ＡＫ３０ａの四隅に形成されている。挿入凸部４５ＡＫ３６のそれぞれは、基板４５ＡＫ５０に形成された挿入孔４５ＡＫ５０ａに挿入される円柱状の凸部である。
４つの位置決め部４５ＡＫ３４のそれぞれは、アングル状をなしており、直交した面でヒートシンク４５ＡＫ４０の角部に当接することが可能なように配置されている。
支持部４５ＡＫ３５は、図２４の拡大図に示すように、ベース板４５ＡＫ３０ａの切欠き４５ＡＫ３０ｆ内に配置されており、ベース板４５ＡＫ３０ａよりも前方に突出した突出部４５ＡＫ３５ａを有している。支持部４５ＡＫ３５は、一端のみがベース板４５ＡＫ３０ａに支持された片持ちの状態にある。そのため、支持部４５ＡＫ３５は、突出部４５ＡＫ３５ａに後方への応力が作用すると弾性変形して後方へと変位する。一方、突出部４５ＡＫ３５ａに後方への応力が作用しなくなると、支持部４５ＡＫ３５は前方へと戻り元の状態に復帰する。
ヒートシンク４５ＡＫ４０は、例えば、伝熱性に優れたアルミニウムを加工してなる。ヒートシンク４５ＡＫ４０は、矩形状のベース板４５ＡＫ４１と、ベース板４５ＡＫ４１に立設した矩形状の５つのフィン４５ＡＫ４２とを備えている。フィン４５ＡＫ４２のそれぞれは上下方向に延び、左右方向に平行に配列されている。
基板４５ＡＫ５０は、例えば、ＣＰＵ、ＲＯＭ、コネクタ等の各種電子部品が搭載されたプリント基板である。基板４５ＡＫ５０には、後ケース４５ＡＫ３０に形成された挿入凸部４５ＡＫ３６に対応する位置に設けられた４つの挿入孔４５ＡＫ５０ａと、基板４５ＡＫ５０を固定するためのねじ４５ＡＫ８１ａ〜４５ＡＫ８１ｅが挿通されるねじ挿通孔４５ＡＫ５５ａ〜４５ＡＫ５５ｅとが形成されている。
さらに基板４５ＡＫ５０には、発熱性の電子部品４５ＡＫ６０と、非発熱性の電子部品４５ＡＫ５１及び電子部品４５ＡＫ５２と、が設けられている。電子部品４５ＡＫ６０、電子部品４５ＡＫ５１、及び電子部品４５ＡＫ５２は、矩形状をなしている。特に、電子部品４５ＡＫ６０は、略正方形状をなしている。また、非発熱性の電子部品のうち、電子部品４５ＡＫ５２は、電子部品４５ＡＫ５１よりも高さが高い（厚みがある）。すなわち、図２３においては、電子部品４５ＡＫ５２は、電子部品４５ＡＫ５１よりも後方に大きく突出している。ここで、発熱性の電子部品とは、電子部品の誤動作を防止するために放熱対策が必要なほどの熱を発生させる電子部品のことをいう。一方、非発熱性の電子部品とは、放熱対策を行わなくてもよい程度しか熱を発生させない、あるいは全く熱を発生させない電子部品のことをいう。
非発熱性の電子部品のうち、高さの低い電子部品４５ＡＫ５１は、発熱性の電子部品４５ＡＫ６０よりも上方に配置されている。非発熱性の電子部品のうち、高さの高い電子部品４５ＡＫ５２は、発熱性の電子部品４５ＡＫ６０の右方に配置されている。また、非発熱性の電子部品４５ＡＫ５１及び電子部品４５ＡＫ５２の向きは、平面視した場合に各辺が矩形状の基板４５ＡＫ５０の辺と平行となるように配置されている。一方、発熱性の電子部品４５ＡＫ６０は、平面視した場合に各辺が矩形状の基板４５ＡＫ５０の辺と平行とならないように配置されている。発熱性の電子部品４５ＡＫ６０には、該電子部品４５ＡＫ６０とヒートシンク４５ＡＫ４０との間に介在して、発せられて熱をヒートシンク４５ＡＫ４０に伝える熱伝導シート４５ＡＫ７０が貼付されている。熱伝導シート４５ＡＫ７０は、電子部品４５ＡＫ６０のおおよそ全体を覆う。
熱伝導シート４５ＡＫ７０は、両面が粘着するタイプの公知の熱伝導シート、シリコーン、非シリコーン、あるいはセラミックを主原料とした柔軟な熱伝導シートから採用することができる。熱伝導シート４５ＡＫ７０は、電子部品４５ＡＫ６０とヒートシンク４５ＡＫ４０との間に介在して、両者を接着する。
（ヒートシンク４５ＡＫ４０及び基板４５ＡＫ５０の取り付けについて）
次に、基板ケース４５ＡＫ１０に、ヒートシンク４５ＡＫ４０及び基板４５ＡＫ５０を取り付けるための手順について説明する。図２５は、基板ケース４５ＡＫ１０にヒートシンク４５ＡＫ４０及び基板４５ＡＫ５０を取り付ける様子を取り付け順（（ａ）〜（ｂ））で示した断面図である。また、図２６は、図２５に続いて基板ケース４５ＡＫ１０にヒートシンク４５ＡＫ４０及び基板４５ＡＫ５０を取り付ける様子を取り付け順（（ａ）〜（ｂ））で示した断面図である。なお、図２５及び図２６に示す図は、図２４中の断面線Ａ−Ａで切断した断面図である。
図２５（ａ）に示すように、まず、後ケース４５ＡＫ３０をテーブル等に載置し、ヒートシンク４５ＡＫ４０を後ケース４５ＡＫ３０に設置する。ヒートシンク４５ＡＫ４０は、フィン４５ＡＫ４２が上下方向に沿うように、図２５（ｂ）に示すように、ベース板４５ＡＫ３０ａに形成された位置決め部４５ＡＫ３４に四隅を合わせて載置する。これにより、後ケース４５ＡＫ３０に対するヒートシンク４５ＡＫ４０の位置決めをすることができる。このとき、ヒートシンク４５ＡＫ４０のフィン４５ＡＫ４２ｂ及びフィン４５ＡＫ４２ｄは、支持部４５ＡＫ３５の突出部４５ＡＫ３５ａに当接した状態にある。
続いて、図２５（ｂ）に示すように、電子部品４５ＡＫ６０に熱伝導シート４５ＡＫ７０を貼付した基板４５ＡＫ５０を、後ケース４５ＡＫ３０に設置する。その際、図２４に示す基板４５ＡＫ５０に形成された挿入孔４５ＡＫ５０ａに、後ケース４５ＡＫ３０に形成された挿入凸部４５ＡＫ３６を挿入して、図２６（ａ）に示すように、基板４５ＡＫ５０を後ケース４５ＡＫ３０に載置する。このように、挿入孔４５ＡＫ５０ａに挿入凸部４５ＡＫ３６が挿入されることにより、後ケース４５ＡＫ３０に対する基板４５ＡＫ５０の位置決めがされる。
続いて、図２６（ａ）に示すように、ねじ４５ＡＫ８１ａ〜４５ＡＫ８１ｅ（図２６（ａ）では、ねじ４５ＡＫ８１ｅのみを図示）を基板４５ＡＫ５０に挿通し、対応するねじ孔４５ＡＫ３７ａ〜４５ＡＫ３７ｅに締め付ける。これにより、支持部４５ＡＫ３５に支持されていたヒートシンク４５ＡＫ４０及び基板４５ＡＫ５０は、後ケース４５ＡＫ３０に向けて押し付けられる。これにより、図２６（ｂ）に示すように、支持部４５ＡＫ３５は弾性変形し、その先端は距離Ｌだけ後方に変位する。このように弾性変形した支持部４５ＡＫ３５は、当接するヒートシンク４５ＡＫ４０を前方に押圧する。一方、ねじ４５ＡＫ８１ａ〜４５ＡＫ８１ｅは、ヒートシンク４５ＡＫ４０を介して前方に押圧されている基板４５ＡＫ５０を押さえ込む。これにより、ヒートシンク４５ＡＫ４０と熱伝導シート４５ＡＫ７０とが密着するとともに、電子部品４５ＡＫ６０と熱伝導シート４５ＡＫ７０とが密着する。このような構成により、電子部品４５ＡＫ６０から発せられた熱は、熱伝導シート４５ＡＫ７０を介してヒートシンク４５ＡＫ４０に伝わり、ヒートシンク４５ＡＫ４０から放熱される。
（特徴部４５ＡＫの効果等について）
特徴部４５ＡＫに係る遊技機の効果について、図面を参照しながら説明する。図２７は、ヒートシンク４５ＡＫ４０と電子部品４５ＡＫ６０との関係を説明するための平面図である。また、図２８は、基板ケース４５ＡＫ１０内における空気の流れを説明するための説明図である。なお、図２７は、ヒートシンク４５ＡＫ４０をフィン４５ＡＫ４２側からみた図であるため、電子部品４５ＡＫ６０はかくれ線である破線で図示している。また、ヒートシンク４５ＡＫ４０と電子部品４５ＡＫ６０との間には、熱伝導シート４５ＡＫ７０が介在して熱を伝導させているが、便宜上、熱伝導シート４５ＡＫ７０の図示を省略して、電子部品４５ＡＫ６０の全面からヒートシンク４５ＡＫ４０に熱が伝導するものとする。なお、二点鎖線で示した電子部品４５ＡＫ６１は、電子部品４５ＡＫ６０と比較するために示した比較例である。
図２７に示すように、平面視した場合に、矩形状の電子部品４５ＡＫ６０は、その辺４５ＡＫ６０ａ〜４５ＡＫ６０ｄが、矩形状のヒートシンクの辺４５ＡＫ４０ａ〜４５ＡＫ４０ｄと平行とならないように配置されている。すなわち、各辺をヒートシンクの辺４５ＡＫ４０ａ〜４５ＡＫ４０ｄと平行となるように配置した電子部品４５ＡＫ６１を、中心点Ｏを中心に所定角度θだけ回転させることで、電子部品４５ＡＫ６０の配置とすることができる。所定角度θは例えば略４５°である。なお、電子部品４５ＡＫ６０が略正方形状であるため、電子部品４５ＡＫ６０の対角線は上下左右方向を向く。電子部品４５ＡＫ６０をこのような配置とすることで、電子部品４５ＡＫ６０の頂点４５ＡＫ６０ｆをフィン４５ＡＫ４２ｂよりも右側（図中左側）に、電子部品４５ＡＫ６０の頂点４５ＡＫ６０ｅをフィン４５ＡＫ４２ｄよりも左側（図中右側）に配置することができる。一方、ヒートシンク４５ＡＫ４０と向きが一致するように配置された比較例の電子部品４５ＡＫ６１においては、いずれの部位も、フィン４５ＡＫ４２ｂよりも右側（図中左側）に、あるいはフィン４５ＡＫ４２ｄよりも左側（図中右側）に位置していない。これにより、電子部品４５ＡＫ６０は、フィン４５ＡＫ４２ｂ及びフィン４５ＡＫ４２ｄに多くの熱を伝えることができ、放熱する際にフィン４５ＡＫ４２ｂとフィン４５ＡＫ４２ｄとを有効利用することができる。これにより、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。なお、上記では、ヒートシンク４５ＡＫ４０に対する電子部品４５ＡＫ６０の配置態様について記載したが、これは当然に、電子部品４５ＡＫ６０に対するヒートシンク４５ＡＫ４０の配置態様として記載したとしても技術的に同等である。
また、電子部品４５ＡＫ６０から発せられた熱は、ヒートシンク４５ＡＫ４０に伝わって放熱されるものだけでなく、その一部は電子部品４５ＡＫ６０から直接上方に放熱される。このように電子部品４５ＡＫ６０から直接上方に放熱される量は、電子部品４５ＡＫ６０の左右方向の長さが長いほどより大きくなる。ここで、図２７に示すように、電子部品４５ＡＫ６０の左右方向の幅Ｗ１は、比較例である電子部品４５ＡＫ６１の左右方向の幅Ｗ２よりも大きい。そのため、電子部品４５ＡＫ６０の配置とした方が、電子部品４５ＡＫ６０から発せられた熱をより多く直接上方に向けて放熱させることができる。これにより、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
また、図２８に示すように、後ケース４５ＡＫ３０の下部には空気が流入するための空気孔４５ＡＫ３３が形成され、後ケース４５ＡＫ３０の上部には空気を排出するための空気孔４５ＡＫ３２が形成されている。これにより、基板ケース４５ＡＫ１０内には、上下方向に沿った空気の通り道が確保されている。空気孔４５ＡＫ３３から流入した空気（矢印Ｙ１）は上方へと移動する。上方へと移動した空気は、やがて、ヒートシンク４５ＡＫ４０に形成されたフィン４５ＡＫ４２の間を通り抜ける（矢印Ｙ２）。このときに、ヒートシンク４５ＡＫ４０の熱が奪われ、空気が暖められる。暖められた空気は、ヒートシンク４５ＡＫ４０の上方に配置された高さの低い電子部品４５ＡＫ５１の間を通り（矢印Ｙ３）、あるいは、高さの低い電子部品４５ＡＫ５１の後方を通り（矢印Ｙ４）、上方へと移動する。やがて上方へと移動した空気は、後ケース４５ＡＫ３０の上部に形成された空気孔４５ＡＫ３２から排出される（矢印Ｙ５）。このように、ヒートシンク４５ＡＫ４０の上方に、高さの低い電子部品４５ＡＫ５１を配置することで、電子部品４５ＡＫ５１間だけでなく、電子部品４５ＡＫ５１の後方に空気を通すことができる。一方、高さの高い電子部品４５ＡＫ５２は、ヒートシンク４５ＡＫ４０の上方及び下方には配置せずに、右方（図中左側）に配置している。これにより、下方から上方へと移動する空気の流れを阻害することなく、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
また、電子部品４５ＡＫ５１の長手方向を、上下方向に一致させていることにより、電子部品４５ＡＫ５１間を大きくとることができる。これにより、上方に移動する空気の流れを阻害することなく、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
また、ヒートシンク４５ＡＫ４０を、左右方向に平行に配列されたフィン４５ＡＫ４２が上下方向を向くように配置している。これにより、下方から上方に向けて移動する空気を、上下方向に沿ったフィン４５ＡＫ４２の間に通すことができる。これにより、上方向に移動する空気の流れを阻害することなく、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
また、電子部品４５ＡＫ６０とヒートシンク４５ＡＫ４０との間に介在した熱伝導シート４５ＡＫ７０を、両面が粘着する柔軟な熱伝導シートとしている。そのため、熱伝導シート４５ＡＫ７０を、電子部品４５ＡＫ６０とヒートシンク４５ＡＫ４０とに隙間なく密着させることができる。これにより、電子部品４５ＡＫ６０から発生した熱を、熱伝導シート４５ＡＫ７０を介してヒートシンク４５ＡＫ４０にスムーズに伝えることができる。
また、後ケース４５ＡＫ３０には、発熱性の電子部品４５ＡＫ６０にヒートシンク４５ＡＫ４０を押圧する支持部４５ＡＫ３５が設けられている。これにより、ヒートシンク４５ＡＫ４０及び電子部品４５ＡＫ６０は熱伝導シート４５ＡＫ７０を押圧し、熱伝導シート４５ＡＫ７０に隙間なく密着する。これにより、電子部品４５ＡＫ６０から発生した熱を、熱伝導シート４５ＡＫ７０を介してヒートシンク４５ＡＫ４０にスムーズに伝えることができる。
また、図２３、図２４に示すように、基板４５ＡＫ５０は複数のねじ４５ＡＫ８１ａ〜４５ＡＫ８１ｅによって後ケース４５ＡＫ３０に取り付けられる。複数のねじ４５ＡＫ８１ａ〜４５ＡＫ８１ｅのうち、ねじ４５ＡＫ８１ｄ及びねじ４５ＡＫ８１ｅは、電子部品４５ＡＫ６０の近傍のねじ挿通孔４５ＡＫ５５ｄ及びねじ挿通孔４５ＡＫ５５ｅに挿通され、後ケース４５ＡＫ３０に締め付けられる。このように、電子部品４５ＡＫ６０の近傍で、ねじ４５ＡＫ８１ｄ及びねじ４５ＡＫ８１ｅを後ケース４５ＡＫ３０に締めつけることで、電子部品４５ＡＫ６０に接着されたヒートシンク４５ＡＫ４０を後ケース４５ＡＫ３０に向けて確実に押さえつけることができる。これにより、ヒートシンク４５ＡＫ４０と電子部品４５ＡＫ６０との接着を確実なものとすることができる。
また、支持部４５ＡＫ３５は、ベース板４５ＡＫ３０ａの切欠き４５ＡＫ３０ｆ内に配置されており、支持部４５ＡＫ３５と切欠き４５ＡＫ３０ｆとの間には、若干の隙間ｔ（図２５（ａ））が設けられている。この隙間ｔから、ヒートシンク４５ＡＫ４０に伝わった熱を基板ケース４５ＡＫ１０の外部へ逃がすことができる。これにより、電子部品４５ＡＫ６０から発生した熱を効率的に放熱することができる。
また、基板４５ＡＫ５０が後ケース４５ＡＫ３０に設置されていない場合、支持部４５ＡＫ３５は、突出部４５ＡＫ３５ａを除き後ケース４５ＡＫ３０のベース板４５ＡＫ３０ａと面一にある。一方、後ケース４５ＡＫ３０に基板４５ＡＫ５０が設置されると、支持部４５ＡＫ３５は、後方に撓んでベース板４５ＡＫ３０ａとの間でずれが生じる。このように、支持部４５ＡＫ３５とベース板４５ＡＫ３０ａとの間に生じるずれにより、隙間ｔから熱を逃がしやすくすることができる。これにより、電子部品４５ＡＫ６０から発生した熱を効率的に放熱することができる。
（他の実施形態１について）
図２９は、他の実施形態１に係る遊技機の基板ケースにヒートシンク及び基板を取り付ける様子を示した断面図である。なお、他の形態に関する以下の説明では、上記の形態と異なる点を中心に説明する。なお、上記形態と同一の部材については、同一の符号を付すものとし、その説明は省略する。図２９に示すように、後ケース４５ＡＫ１３０には、図２４に示す支持部４５ＡＫ３５の代わりに、ヒートシンク４５ＡＫ４０のフィン４５ＡＫ４２と当接し支持するばね４５ＡＫ１３５が設けられている。ばね４５ＡＫ１３５は、圧縮コイルばねであるが、その他、ばね座金等の板ばねを採用することができる。また、後ケース４５ＡＫ１３０には、ヒートシンク４５ＡＫ４０の熱を外部に放出するための複数の空気孔４５ＡＫ１３８が形成されている。なお、ヒートシンク４５ＡＫ４０及び基板４５ＡＫ５０の後ケース４５ＡＫ１３０の取り付けかたについては、上記の形態と同様である。すなわち、ヒートシンク４５ＡＫ４０を位置決め部４５ＡＫ１３４に合わせて載置する。このとき、ばね４５ＡＫ１３５上にはフィン４５ＡＫ４２が載せられる。続いて、熱伝導シート４５ＡＫ７０が電子部品４５ＡＫ６０に貼付された基板４５ＡＫ５０を、挿入凸部４５ＡＫ１３６に差し込むことで位置合わせをして、ヒートシンク４５ＡＫ４０上に載置する。続いて、ねじ４５ＡＫ８１ｅを基板４５ＡＫ５０に挿通して、ねじ孔４５ＡＫ３７ｅに締結する。これにより、ばね４５ＡＫ１３５は、フィン４５ＡＫ４２に押圧されて縮むとともに、フィン４５ＡＫ４２を基板４５ＡＫ５０に向けて押圧する。これにより、熱伝導シート４５ＡＫ７０を、ヒートシンク４５ＡＫ４０及び電子部品４５ＡＫ６０に密着させることができる。
（他の実施形態２について）
また、図３０は、他の実施形態２に係る遊技機の基板ケースにヒートシンク及び基板を取り付ける様子を示した断面図である。図３０に示すように、後ケース４５ＡＫ２３０には、上記実施形態とは異なり、支持部４５ＡＫ３５（図２４）やばね４５ＡＫ１３５（図２９）のようなフィン４５ＡＫ２４２を支持する部材は設けられていない。なお、後ケース４５ＡＫ２３０には、ヒートシンク４５ＡＫ２４０の熱を外部に放出するための複数の空気孔４５ＡＫ２３８が形成されている。
基板４５ＡＫ２５０には、ねじ４５ＡＫ２５１を通すためのねじ挿通孔４５ＡＫ２５２が形成されている。また、ヒートシンク４５ＡＫ２４０には、ねじ４５ＡＫ２５１を締めつけるためのねじ孔４５ＡＫ２４３が形成されている。ねじ４５ＡＫ２５１を、基板４５ＡＫ２５０に形成されたねじ挿通孔４５ＡＫ２５２に挿通し、ヒートシンク４５ＡＫ２４０に形成されたねじ孔４５ＡＫ２４３に締め付けることにより、ヒートシンク４５ＡＫ２４０と基板４５ＡＫ２５０とを一体化することができる。この時、ねじ４５ＡＫ２５１を十分に締め付けることにより、ヒートシンク４５ＡＫ２４０が基板４５ＡＫ２５０側に引き寄せられる。これにより、熱伝導シート４５ＡＫ２７０を、ヒートシンク４５ＡＫ２４０及び電子部品４５ＡＫ２６０に密着させることができる。
（特徴部５５ＡＫに関する説明）
図３１は、本実施形態の特徴部５５ＡＫに関し、接続配線部材５５ＡＫ０１の構成例を示している。接続配線部材５５ＡＫ０１は、例えば演出制御基板１２および画像表示装置５といった、複数の電気部品を電気的に接続可能な接続部材である。接続配線部材５５ＡＫ０１は、例えばフレキシブル配線基板あるいはフレキシブルフラットケーブルといった、一部または全部が可撓性を有する材料を用いて構成されていればよい。接続配線部材５５ＡＫ０１では、複数の電気部品を複数の信号配線により接続するために、複数の信号配線を構成する配線のパターンが形成されている。接続配線部材５５ＡＫ０１において、複数の信号配線を構成する配線のパターンは、配線のパターン５５ＡＫ１０〜５５ＡＫ２２を含んでいる。
配線のパターン５５ＡＫ１０〜５５ＡＫ２２により構成される信号配線は、一端がコネクタプラグ５５ＡＫ１Ｐに接続され、他端がコネクタプラグ５５ＡＫ２Ｐに接続される。コネクタプラグ５５ＡＫ１Ｐは、例えば演出制御基板１２といった、一方の電気部品を複数の信号配線と電気的に接続可能とする配線接続部品である。コネクタプラグ５５ＡＫ２Ｐは、例えば画像表示装置５といった、他方の電気部品を複数の信号配線と電気的に接続可能とする配線接続部品である。
配線のパターン５５ＡＫ１０は、例えばグランド電圧といった、基準電圧に維持される信号配線を形成する。配線のパターン５５ＡＫ１０は、線状の信号配線を形成してもよいし、一部または全部に面状の信号配線を形成してもよい。配線のパターン５５ＡＫ１１〜５５ＡＫ２２は、２つの信号配線を組み合わせて一対の信号配線を構成してもよい。例えば配線のパターン５５ＡＫ１１により構成される信号配線は、配線のパターン５５ＡＫ１２により構成される信号配線と組み合わせて、一対の信号配線を構成している。
図３１の構成例において、配線のパターン５５ＡＫ２１、５５ＡＫ２２には、蛇行形状が設けられていない。配線のパターン５５ＡＫ１１〜５５ＡＫ２０には、少なくとも一部に蛇行形状が設けられている。例えば、配線のパターン５５ＡＫ１１〜５５ＡＫ２０により構成される複数の信号配線は、図３１に示す領域５５ＡＫ１０Ｚにて、一部または全部の信号配線が、直線形状または略直線形状の第１形状とは異なる蛇行形状などの第２形状となる。これに対し、配線のパターン５５ＡＫ２１、５５ＡＫ２２それぞれにより構成される信号配線は、図３１に示す領域５５ＡＫ１０Ｚにて、直線形状または略直線形状の第１形状となる。配線のパターン５５ＡＫ１１〜５５ＡＫ２０により構成される複数の信号配線のうち、配線のパターン５５ＡＫ１１、５５ＡＫ１２それぞれにより構成される信号配線は、図３１に示す領域５５ＡＫ１０Ｚにて、直線形状または略直線形状の第１形状となる。その一方で、配線のパターン５５ＡＫ１１、５５ＡＫ１２それぞれにより構成される信号配線は、図３１に示す領域５５ＡＫ１０Ｚ以外の領域（領域５５ＡＫ１０Ｚよりもコネクタプラグ５５ＡＫ１Ｐに近い領域）にて、例えば蛇行形状など、第１形状とは異なる第２形状となる。
図３１に示す配線のパターン５５ＡＫ１０〜５５ＡＫ２２により構成される複数の信号配線は、少なくとも一部の信号配線の配線長が、同一または略同一となる。例えば配線のパターン５５ＡＫ１１〜５５ＡＫ２２により構成される複数の信号配線は、配線長が同一または略同一となる。このうち、配線のパターン５５ＡＫ１１〜５５ＡＫ２０により構成される複数の信号配線は、少なくとも一部分が蛇行形状となることにより、配線のパターン５５ＡＫ２１、５５ＡＫ２２により構成される信号配線と、配線長が同一または略同一となればよい。配線のパターン５５ＡＫ２１、５５ＡＫ２２により構成される信号配線は、配線のパターン５５ＡＫ１０〜５５ＡＫ２０により構成される信号配線に比べて、接続配線部材５５ＡＫ０１の信号配線面上で、コネクタプラグ５５ＡＫ１Ｐとコネクタプラグ５５ＡＫ２Ｐにおける接続端子間の距離が長くなっていてもよい。接続配線部材５５ＡＫ０１において、複数の信号配線が平行または略平行な第１形状となる平行配線部と、複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行でない第２形状となる特定配線部とを含むように、配線のパターンが形成されてもよい。これにより、配線のパターンを配置する接続部材における面積の増大が抑制されて、構成の小型化を図ることができる。少なくとも一部の信号配線の配線長が、同一または略同一となるように配線のパターンが形成されることにより、複数の信号配線で伝送される信号の遅延時間差を減少させて、複数の信号配線で伝送される信号の信頼性を向上させることができる。
接続配線部材５５ＡＫ０１は、領域５５ＡＫ２Ｚにて曲折することにより、全体がＬ字形状または略Ｌ字形状を有するように形成されている。このように、接続配線部材５５ＡＫ０１には、曲折部となる領域５５ＡＫ２Ｚが設けられている。接続配線部材５５ＡＫ０１におけるコネクタプラグ５５ＡＫ１Ｐから領域５５ＡＫ２Ｚまでの区間では、配線のパターン５５ＡＫ１１〜５５ＡＫ２２により構成される複数の信号配線が、例えば図３１に示すＸ軸に沿う方向といった、第１方向に延設されるように形成されている。接続配線部材５５ＡＫ０１における領域５５ＡＫ２Ｚからコネクタプラグ５５ＡＫ２Ｐまでの区間では、配線のパターン５５ＡＫ１１〜５５ＡＫ２２により構成される複数の信号配線が、例えば図３１に示すＺ軸に沿う方向といった、第１方向とは異なる第２方向に延設されるように形成されている。接続配線部材５５ＡＫ０１における領域５５ＡＫ２Ｚでは、配線のパターン５５ＡＫ１１〜５５ＡＫ２２により構成される複数の信号配線について、延設方向が第１方向から第２方向へと変更される。第１方向と第２方向は、互いに交差する方向であればよい。領域５５ＡＫ２Ｚは、所定角度を有する角形状であってもよいし、所定曲率を有する円弧形状であってもよい。なお、配線のパターン５５ＡＫ１０により構成される信号配線は、一部または全部に面上の信号配線を含む場合に、線状の信号配線とは異なり延設方向を特定できないことがある。ただし、信号配線の全体としては、他の配線のパターン５５ＡＫ１１〜５５ＡＫ２２と同様に、コネクタプラグ５５ＡＫ１Ｐから領域５５ＡＫ２Ｚを介してコネクタプラグ５５ＡＫ２Ｐへと向かう方向に延設されるように形成されていればよい。
図３２は、図３１に示されるＡ−Ａ断面図である。接続配線部材５５ＡＫ０１は、例えばポリイミド樹脂などの合成樹脂を重ねて形成された多層構造を有し、各層の表面または内層には様々な配線のパターンを形成可能とされている。このような多層構造を有する接続配線部材５５ＡＫ０１に形成された配線のパターンを介して、例えば演出制御基板１２と画像表示装置５といった、複数の電気部品が電気的に接続される。図３２に示す接続配線部材５５ＡＫ０１の多層構造は、表面層５５ＡＫ１Ｓと、電源層５５ＡＫ１Ｌと、配線層５５ＡＫ２Ｌと、裏面層５５ＡＫ２Ｓとを含んでいる。表面層５５ＡＫ１Ｓは、カバー層５５ＡＫ１Ｖによって覆われて保護されている。裏面層５５ＡＫ２Ｓは、カバー層５５ＡＫ２Ｖによって覆われて保護されている。
接続配線部材５５ＡＫ０１における一面となる表面には、表面層５５ＡＫ１Ｓが設けられ、信号配線を構成する配線のパターン５５ＡＫ１０〜５５ＡＫ２２が形成されている。接続配線部材５５ＡＫ０１における他面となる裏面には、裏面層５５ＡＫ２Ｓが設けられる。裏面層５５ＡＫ２Ｓには、配線のパターン５５ＡＫ１０〜５５ＡＫ２２により構成される複数の信号配線に対応して、複数の信号配線を構成する配線のパターン５５ＡＫ４０〜５５ＡＫ５２が形成されていればよい。このように、複数の信号配線を構成する配線のパターンは、接続配線部材５５ＡＫ０１の両面に形成されていればよい。
接続配線部材５５ＡＫ０１の表面層５５ＡＫ１Ｓに形成された配線のパターン５５ＡＫ１１は、接続配線部材５５ＡＫ０１の表面層５５ＡＫ１Ｓおよび裏面層５５ＡＫ２Ｓを貫通するスルーホール５５ＡＫ１Ｈなどの貫通部を介して、裏面層５５ＡＫ２Ｓに形成された配線のパターン５５ＡＫ３１と電気的に接続されている。接続配線部材５５ＡＫ０１の表面層５５ＡＫ１Ｓに形成された配線のパターン５５ＡＫ１２は、接続配線部材５５ＡＫ０１の表面層５５ＡＫ１Ｓおよび裏面層５５ＡＫ２Ｓを貫通するスルーホール５５ＡＫ２Ｈなどの貫通部を介して、裏面層５５ＡＫ２Ｓに形成された配線のパターン５５ＡＫ３２と電気的に接続されている。その他、接続配線部材５５ＡＫ０１の表面層５５ＡＫ１Ｓに形成された配線のパターン５５ＡＫ１０、５５ＡＫ１３〜５５ＡＫ２２は、スルーホールなどの貫通部を介して、裏面層５５ＡＫ２Ｓに形成された配線のパターン５５ＡＫ４０、５５ＡＫ４３〜５５ＡＫ５２と電気的に接続されていればよい。配線のパターン５５ＡＫ１０〜５５ＡＫ２２により構成される複数の信号配線のうちには、接続配線部材５５ＡＫ０１の表面層５５ＡＫ１Ｓにのみ形成され、裏面層５５ＡＫ２Ｓに形成された信号配線とは電気的に接続されない信号配線が含まれてもよい。接続配線部材５５ＡＫ０１の領域５５ＡＫ２Ｚには、スルーホール５５ＡＫ１Ｈ、５５ＡＫ２Ｈのように、一面となる表面に設けられた表面層５５ＡＫ１Ｓにおいて信号配線を構成する配線のパターンと、他面となる裏面に設けられた裏面層５５ＡＫ２Ｓにおいて信号配線を構成する配線のパターンとを、電気的に接続可能な貫通部が設けられている。
図３３は、接続配線部材５５ＡＫ０１を用いた演出制御基板１２と画像表示装置５との接続例を示している。接続配線部材５５ＡＫ０１が備えるコネクタプラグ５５ＡＫ１Ｐは、演出制御基板１２に設けられたコネクタポート５５ＡＫ１ＳＴに差し込まれる。接続配線部材５５ＡＫ０１が備えるコネクタプラグ５５ＡＫ２Ｐは、画像表示装置５に設けられたコネクタポート５５ＡＫ２ＳＴに差し込まれる。演出制御基板１２に設けられたコネクタポート５５ＡＫ１ＳＴや画像表示装置５に設けられたコネクタポート５５ＡＫ２ＳＴは、上記実施の形態で示されたレセプタクルＫＲＥ１〜ＫＲＥ４と同様の電気部品であり、他の電気部品との間で電気的に接続される信号配線を着脱自在に接続可能な配線接続装置の構成を有していればよい。例えば、一方の電気部品であるコネクタポート５５ＡＫ１ＳＴは、演出制御基板１２に設けられて、接続配線部材５５ＡＫ０１のコネクタプラグ５５ＡＫ１Ｐを着脱可能に構成され、他方の電気部品であるコネクタポート５５ＡＫ２ＳＴは、画像表示装置５に設けられて、接続配線部材５５ＡＫ０１のコネクタプラグ５５ＡＫ２Ｐを着脱可能に構成される。コネクタポート５５ＡＫ１ＳＴにコネクタプラグ５５ＡＫ１Ｐを装着し、コネクタポート５５ＡＫ２ＳＴにコネクタプラグ５５ＡＫ２Ｐを装着することにより、接続配線部材５５ＡＫ０１に形成された配線のパターン５５ＡＫ１０〜５５ＡＫ２２が構成する複数の信号配線は、一方の電気部品であるコネクタポート５５ＡＫ１ＳＴと他方の電気部品であるコネクタポート５５ＡＫ２ＳＴとの間を電気的に接続可能となる。
図３４は、図３３のような接続例における接続配線部材５５ＡＫ０１の上面図である。接続配線部材５５ＡＫ０１では、少なくとも領域５５ＡＫ１Ｚが可撓性を有している。これにより、コネクタポート５５ＡＫ１ＳＴにコネクタプラグ５５ＡＫ１Ｐを装着し、コネクタポート５５ＡＫ２ＳＴにコネクタプラグ５５ＡＫ２Ｐを装着した場合には、領域５５ＡＫ１Ｚにて接続配線部材５５ＡＫ０１が湾曲するように折り曲げられ、コネクタプラグ５５ＡＫ１Ｐとコネクタプラグ５５ＡＫ２Ｐの方向を、コネクタポート５５ＡＫ１ＳＴとコネクタポート５５ＡＫ２ＳＴの方向にあわせて、調整することができる。図３３および図３４に示す例では、演出制御基板１２に設けられたコネクタポート５５ＡＫ１ＳＴに対し、接続配線部材５５ＡＫ０１のコネクタプラグ５５ＡＫ１ＰをＹ軸正方向からＹ軸負方向に向けて差し込むことにより装着する。また、画像表示装置５に設けられたコネクタポート５５ＡＫ２ＳＴに対し、接続配線部材５５ＡＫ０１のコネクタプラグ５５ＡＫ２ＰをＺ軸負方向からＺ軸正方向に向けて差し込むことにより装着する。例えば、まずは、コネクタプラグ５５ＡＫ２Ｐをコネクタポート５５ＡＫ２ＳＴに差し込んで装着し、その後、コネクタプラグ５５ＡＫ１Ｐをコネクタポート５５ＡＫ１ＳＴに差し込んで装着する。このような順番で装着すれば、接続配線部材５５ＡＫ０１の領域５５ＡＫ１Ｚが有する可撓性により、接続配線部材５５ＡＫ０１を容易に装着することができる。
図３５は、他の接続例を示している。図３５に示す接続例でも、接続配線部材５５ＡＫ０１が備えるコネクタプラグ５５ＡＫ１Ｐは演出制御基板１２に設けられたコネクタポート５５ＡＫ１ＳＴに差し込まれ、接続配線部材５５ＡＫ０１が備えるコネクタプラグ５５ＡＫ２Ｐは画像表示装置５に設けられたコネクタポート５５ＡＫ２ＳＴに差し込まれる。演出制御基板１２のコネクタポート５５ＡＫ１ＳＴは、カバー体３０１からみてＹ軸正方向側となるカバー体３０１の背面側に配置され、画像表示装置５のコネクタポート５５ＡＫ２ＳＴは、カバー体３０１からみてＹ軸負方向側となるカバー体３０１の前面側に配置されている。接続配線部材５５ＡＫ０１は、カバー体３０１に形成された開口部５５ＡＫ３０を介して、コネクタプラグ５５ＡＫ１Ｐが演出制御基板１２のコネクタポート５５ＡＫ１ＳＴに装着され、コネクタプラグ５５ＡＫ２Ｐが画像表示装置５のコネクタポート５５ＡＫ２ＳＴに装着される。
図３６は、図３５のような接続例における接続配線部材５５ＡＫ０１の上面図である。接続配線部材５５ＡＫ０１では、領域５５ＡＫ１Ｚの他に、領域５５ＡＫ１０Ｚも可撓性を有していてもよい。図３５に示す接続例において、コネクタポート５５ＡＫ１ＳＴにコネクタプラグ５５ＡＫ１Ｐを装着し、コネクタポート５５ＡＫ２ＳＴにコネクタプラグ５５ＡＫ２Ｐを装着した場合には、領域５５ＡＫ１Ｚに加え、領域５５ＡＫ１０Ｚにて接続配線部材５５ＡＫ０１が湾曲するように折り曲げられ、コネクタプラグ５５ＡＫ１Ｐとコネクタプラグ５５ＡＫ２Ｐの方向を、コネクタポート５５ＡＫ１ＳＴとコネクタポート５５ＡＫ２ＳＴの方向にあわせて、調整することができる。図３５および図３６に示す例でも、図３３および図３４に示された例と同様に、まずは、コネクタプラグ５５ＡＫ２Ｐをコネクタポート５５ＡＫ２ＳＴに差し込んで装着する。続いて、接続配線部材５５ＡＫ０１をコネクタプラグ５５ＡＫ１Ｐからカバー体３０１の開口部５５ＡＫ３０に通すことで、カバー体３０１の前面側から背面側へと接続配線部材５５ＡＫ０１を引き出す。その後、コネクタプラグ５５ＡＫ１Ｐをコネクタポート５５ＡＫ１ＳＴに差し込んで装着する。このような順番で装着すれば、接続配線部材５５ＡＫ０１の領域５５ＡＫ１０Ｚが有する可撓性により、カバー体３０１の開口部５５ＡＫ３０にて折り返すようにクセ付けられ、接続配線部材５５ＡＫ０１を容易に装着することができる。
図３３〜図３６に示された接続例では、接続配線部材５５ＡＫ０１の領域５５ＡＫ１Ｚや領域５５ＡＫ１０Ｚが有する可撓性により、接続配線部材５５ＡＫ０１の装着時に湾曲するように折り曲げられる。このように、接続配線部材５５ＡＫ０１は、例えば基体が柔軟なシート状に形成され、領域５５ＡＫ１Ｚや領域５５ＡＫ１０Ｚが可撓性を有している。こうした接続配線部材５５ＡＫ０１に対し、補強部材５５ＡＫ０２が取り付けられている。補強部材５５ＡＫ０２は、例えばアクリル系樹脂材料などの合成樹脂材料、石英ガラスなどの石英系材料、セラミック系材料その他の材料を選択的に用いて、可撓性を有しないように構成されていればよい。この補強部材５５ＡＫ０２が取り付けられた位置では、例えば配線のパターン５５ＡＫ１０により構成される信号配線と接続される回路部品５５ＡＫ１Ｒが実装されている。回路部品５５ＡＫ１Ｒは、上記実施の形態における回路部品４２ＡＫ１Ｒと同様に、回路素子あるいは機能回路を構成するものであればよい。例えば、回路部品５５ＡＫ１Ｒは、配線のパターン５５ＡＫ１０により構成される信号配線が基準電圧となるグランド電圧あるいは所定の電源電圧に維持される場合に、信号配線でのノイズ発生を防止するノイズ除去回路として構成されてもよい。回路部品５５ＡＫ１Ｒは、可撓性を有しない補強部材５５ＡＫ０２が取り付けられた位置にて実装されているので、可撓性を有する位置にて実装された場合と比較して、接続配線部材５５ＡＫ０１からの脱落や信号配線の断線が発生しにくくなる。
複数の信号配線を構成する配線のパターンは、接続配線部材５５ＡＫ０１の両面に形成され、接続配線部材５５ＡＫ０１の領域５５ＡＫ２Ｚには、貫通部としてのスルーホールが設けられている。これにより、接続配線部材５５ＡＫ０１の一面となる表面に設けられた信号配線と、接続配線部材５５ＡＫ０１の他面となる裏面に設けられた信号配線とが、電気的に接続可能となる。図３３〜図３６に示された接続例では、接続配線部材５５ＡＫ０１の領域５５ＡＫ１Ｚや領域５５ＡＫ１０Ｚが有する可撓性により、接続配線部材５５ＡＫ０１の装着時に湾曲するように折り曲げられる。その一方で、接続配線部材５５ＡＫ０１の領域５５ＡＫ２Ｚは、接続配線部材５５ＡＫ０１の装着時に折り曲げられることがない。このように、複数の電気部品を複数の信号配線により接続した場合に、接続配線部材５５ＡＫ０１にて形状が変化する領域５５ＡＫ１Ｚや領域５５ＡＫ１０Ｚには、貫通部としてのスルーホールが設けられていない。形状が変化する位置に貫通部が設けられていないので、形状が変化する位置に設けられた場合と比較して、接続配線部材５５ＡＫ０１の強度低下や信号配線の断線が発生しにくくなる。なお、スルーホールなどの貫通部が設けられる位置では、接続配線部材５５ＡＫ０１の基体として、例えばリジッド配線板といった、補強部材５５ＡＫ０２と同様の部材として、あるいは補強部材５５ＡＫ０２とは異なる材料により形成された部材として、可撓性を有しない部材が用いられてもよい。また、貫通部は、接続配線部材５５ＡＫ０１の一面となる表面層５５ＡＫ１Ｓおよび他面となる裏面層５５ＡＫ２Ｓを貫通するスルーホールに限定されず、例えば接続配線部材５５ＡＫ０１の一面あるいは他面と、接続配線部材５５ＡＫ０１の内層として構成された導体層とを貫通するビアなどであってもよい。
（特徴部５６ＡＫに関する説明）
図３７は、本実施形態の特徴部５６ＡＫに関し、コネクタプラグやコネクタポートの構成例を示している。図３７（Ａ）は、接続配線部材５５ＡＫ０１のコネクタプラグ５５ＡＫ１Ｐを差し込んで装着可能なコネクタポート５６ＡＫ０１の構成例を示している。図３７（Ｂ）は、接続配線部材５５ＡＫ０１のコネクタプラグ５５ＡＫ２Ｐを差し込んで装着可能なコネクタポート５６ＡＫ０２の構成例を示している。コネクタポート５６ＡＫ０１は、例えば図３３や図３５に示された演出制御基板１２が備えるコネクタポート５５ＡＫ１ＳＴとして用いられるものであればよい。コネクタポート５６ＡＫ０２は、例えば図３３や図３５に示された画像表示装置５が備えるコネクタポート５５ＡＫ２ＳＴとして用いられるものであればよい。
コネクタポート５６ＡＫ０１では、複数の信号配線と接続される複数の端子が、第１ピッチＷ１０で設けられている。コネクタポート５６ＡＫ０２では、複数の信号配線と接続される複数の端子が、第１ピッチＷ１０とは異なる第２ピッチＷ１１で設けられている。例えばコネクタポート５６ＡＫ０１では、第１ピッチＷ１０が１ｍｍ以上３ｍｍ未満となるように、複数の端子が並んで配置されていればよい。コネクタポート５６ＡＫ０２では、第２ピッチＷ１１が３ｍｍ以上５ｍｍ未満となるように、複数の端子が並んで配置されていればよい。第１ピッチＷ１０は第２ピッチＷ１１よりも短くなるように設定されてもよいし、第１ピッチＷ１０は第２ピッチＷ１１よりも長くなるように設定されてもよい。このように、コネクタポート５６ＡＫ０１は、複数の導体としての端子が第１ピッチＷ１０で設けられた第１部品となり、コネクタポート５６ＡＫ０２は、複数の導体としての端子が第２ピッチＷ１１で設けられた第２部品となる。また、コネクタポート５６ＡＫ０１は、接続配線部材５５ＡＫ０１の一端に設けられたコネクタプラグ５５ＡＫ１Ｐが差し込まれて装着されることにより、接続配線部材５５ＡＫ０１に形成された配線のパターン５５ＡＫ１０〜５５ＡＫ２２などで構成される複数の信号配線を着脱自在に接続可能とする配線接続部品である。コネクタポート５６ＡＫ０２は、接続配線部材５５ＡＫ０１の他端に設けられたコネクタプラグ５５ＡＫ２Ｐが差し込まれて装着されることにより、接続配線部材５５ＡＫ０１に形成された配線のパターン５５ＡＫ１０〜５５ＡＫ２２などで構成される複数の信号配線を着脱自在に接続可能とする配線接続部品である。
コネクタポート５６ＡＫ０１では複数の端子が第１ピッチＷ１０で配置される一方で、接続配線部材５５ＡＫ０１の一端に設けられたコネクタプラグ５５ＡＫ１Ｐは、複数の信号配線に対応する複数の接触導体が、第１ピッチＷ１０に対応する間隔となるように形成されている。コネクタポート５６ＡＫ０２では複数の端子が第２ピッチＷ１１で配置される一方で、接続配線部材５５ＡＫ０１の他端に設けられたコネクタプラグ５５ＡＫ２Ｐは、複数の信号配線に対応する複数の接触導体が、第２ピッチＷ１１に対応する間隔となるように形成されている。接続配線部材５５ＡＫ０１におけるコネクタプラグ５５ＡＫ１Ｐの近傍には、複数の信号配線を第１ピッチＷ１０に対応した間隔となるように調整する第１調整部が設けられてもよい。接続配線部材５５ＡＫ０１におけるコネクタプラグ５５ＡＫ２Ｐの近傍には、複数の信号配線を第２ピッチＷ１１に対応した間隔となるように調整する第２調整部が設けられてもよい。接続配線部材５５ＡＫ０１では、配線のパターン５５ＡＫ１０〜５５ＡＫ２２により構成される複数の信号配線のうち、少なくとも一部の信号配線の配線長が、同一または略同一となる。
図３８は、複数の電気部品について他の構成例を示している。図３８（Ａ）は、配線のパターンにより構成される複数の信号配線と電気的に接続可能な電子部品５６ＡＫ１ＩＣの構成例を示している。図３８（Ｂ）は、配線のパターンにより構成される複数の信号配線と電気的に接続可能な電子部品５６ＡＫ２ＩＣの構成例を示している。電子部品５６ＡＫ１ＩＣおよび電子部品５６ＡＫ２ＩＣは、例えば主基板１１あるいは演出制御基板１２などの制御基板といった、所定部材に実装されたＩＣチップなどの機能回路（例えばプロセッサまたはメモリなど）であればよい。図３８に示す電子部品５６ＡＫ１ＩＣおよび電子部品５６ＡＫ２ＩＣの一方または双方が用いられる場合に、例えば図８に示された特徴部３０ＡＫにおける配線のパターンなどが構成する複数の信号配線により、複数の電気部品を電気的に接続可能とすればよい。図８に示された特徴部３０ＡＫにおける配線のパターンに限定されず、例えば図１６〜図２０に示された特徴部４２ＡＫにおける配線のパターンや、図２１に示された特徴部４３ＡＫにおける配線のパターン、図２２に示された特徴部４４ＡＫにおける配線のパターンなど、一部または全部の信号配線の配線長が、同一または略同一となる複数の信号配線により、複数の電気部品を電気的に接続可能であればよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させて、複数の信号配線で伝送される信号の信頼性を向上させることができる。また、制御基板や電気機器の内部回路における配線のパターンを配置する面積の増大が抑制されて、基板や装置の小型化を図ることができる。
電子部品５６ＡＫ１ＩＣに対応して設けられた接続導体部５６ＡＫ１ＰＤでは、複数の信号配線と接続される複数の端子に対応する接続導体（例えば接続パッド）が、第１ピッチＷ１０で設けられている。電子部品５６ＡＫ２ＩＣに対応して設けられた接続導体部５６ＡＫ２ＰＤでは、複数の信号配線と接続される複数の端子に対応する接続導体（例えば接続パッド）が、第１ピッチＷ１０とは異なる第２ピッチＷ１１で設けられている。第１ピッチＷ１０や第２ピッチＷ１１は、図３７に示されたコネクタポート５６ＡＫ０１やコネクタポート５６ＡＫ０２の場合と同様に設定されてもよい。このように、電子部品５６ＡＫ１ＩＣは、複数の導体としての端子や接続導体などが第１ピッチＷ１０で設けられた第１部品となり、電子部品５６ＡＫ２ＩＣは、複数の導体としての端子や接続導体などが第２ピッチＷ１１で設けられた第２部品となる。電子部品５６ＡＫ１ＩＣおよび電子部品５６ＡＫ２ＩＣは、例えば複数の端子に対応する接続導体が、配線のパターンにより構成される信号配線と接合されることにより、他の電気部品と電気的に接続可能な電気部品となる。接続導体が信号配線と接合される方式は、はんだなどを用いた金属接合方式であってもよいし、導電性樹脂接合や異方性導電部材接合などの接着接合方式であってもよい。複数の信号配線は、接続導体部５６ＡＫ１ＰＤや接続導体部５６ＡＫ２ＰＤにて複数の接続導体と接合される場合に限定されず、例えば電子部品５６ＡＫ１ＩＣ、５６ＡＫ２ＩＣが備える複数の端子と、直接に接合されてもよい。
電子部品５６ＡＫ１ＩＣでは複数の端子が第１ピッチＷ１０で配置される一方で、配線のパターンは、複数の信号配線が電子部品５６ＡＫ１ＩＣと接続される一端にて、複数の信号配線が第１ピッチＷ１０に対応した間隔となるように形成されている。電子部品５６ＡＫ２ＩＣでは複数の端子が第２ピッチＷ１１で配置される一方で、配線のパターンは、複数の信号配線が電子部品５６ＡＫ２ＩＣと接続される他端にて、複数の信号配線が第２ピッチＷ１１に対応した間隔となるように形成されている。配線のパターンにおける電子部品５６ＡＫ１ＩＣの近傍には、複数の信号配線を第１ピッチＷ１０に対応した間隔となるように調整する第１調整部が設けられてもよい。配線のパターンにおける電子部品５６ＡＫ２ＩＣの近傍には、複数の信号配線を第２ピッチＷ１１に対応した間隔となるように調整する第２調整部が設けられてもよい。これにより、各種部品が接続される場合に、配線間隔を調整可能として、複数の部品を適切に接続することができる。また、配線のパターンを配置する接続手段における面積の増大が抑制されて、構成の小型化を図ることができる。
図３７に示されたコネクタポート５６ＡＫ０１、５６ＡＫ０２のうち、いずれか一方のコネクタポートと、図３８に示された電子部品５６ＡＫ１ＩＣ、５６ＡＫ２ＩＣのうち、いずれか一方の電子部品とが、第１部品や第２部品として組み合わされて構成してもよい。例えば図３７（Ａ）に示されたコネクタポート５６ＡＫ０１を第１部品とし、図３８（Ｂ）に示された電子部品５６ＡＫ２ＩＣを第２部品として、複数の電気部品を接続可能な複数の信号配線を構成する配線のパターンが形成されてもよい。あるいは、例えば図３８（Ａ）に示された電子部品５６ＡＫ１ＩＣを第１部品とし、図３７（Ｂ）に示されたコネクタポート５６ＡＫ０２を第２部品として、複数の電気部品を接続可能な複数の信号配線を構成する配線のパターンが形成されてもよい。
その他、図３７に示されたコネクタポート５６ＡＫ０１、５６ＡＫ０２の一方または双方が用いられる場合、あるいは図３８に示された電子部品５６ＡＫ１ＩＣ、５６ＡＫ２ＩＣの一方または双方が用いられる場合に、図３１に示された特徴部５５ＡＫにおける接続配線部材５５ＡＫ０１が備える特徴の一部または全部を備える接続手段が用いられてもよい。例えば複数の信号配線を構成する配線のパターンが形成された接続手段は、図３１に示された領域５５ＡＫ１０Ｚと同様に、複数の信号配線のうち少なくとも１の信号配線が直線形状または略直線形状の第１形状となる一方で、他の信号配線が第１形状とは異なる蛇行形状などの第２形状となる領域を含んでいてもよい。接続手段は、図３１に示された領域５５ＡＫ２Ｚと同様に曲折することにより、全体がＬ字形状または略Ｌ字形状を有するように形成されてもよい。接続手段には、図３１に示された領域５５ＡＫ２Ｚと同様の曲折部が設けられてもよい。接続手段は、図３２の断面図と同様に、複数の信号配線を構成する配線のパターンが両面に形成されていてもよい。接続手段は、例えば基体が柔軟なシート状に形成され、図３１に示された領域５５ＡＫ１Ｚや領域５５ＡＫ１０Ｚと同様に、可撓性を有する部材の他に、図３１に示された補強部材５５ＡＫ０２と同様に、可撓性を有しない部材を含み、可撓性を有しない部材にて、図３１に示された回路部品５５ＡＫ１Ｒと同様に、信号配線と接続されるように実装された回路部品を備えてもよい。接続手段には、図３２に示されたスルーホール５５ＡＫ１Ｈ、５５ＡＫ２Ｈと同様に、一面となる表面に設けられた信号配線と、他面となる裏面に設けられた信号配線とを電気的に接続可能な貫通部が設けられ、複数の電気部品を複数の信号配線により接続した場合に、形状が変化する領域には、貫通部が設けられていないようにしてもよい。
（他の実施形態３について）
上記実施の形態では、接続配線部材５５ＡＫ０１が領域５５ＡＫ２Ｚにて曲折することにより、全体がＬ字形状または略Ｌ字形状を有するように形成されているものとして説明した。しかしながら、この発明はこれに限定されず、接続配線部材は、全体が直線形状または略直線形状を有するように形成されていてもよい。例えば接続配線部材は、基体が柔軟なシート状に形成され、装着時には任意の部位で湾曲するように折り曲げられるようにしてもよい。
図３９は、全体が直線形状または略直線形状を有する接続配線部材として、接続配線部材５５ＡＫ０１Ａを用いた場合に、演出制御基板１２と画像表示装置５との接続例を示している。接続配線部材５５ＡＫ０１Ａは、コネクタプラグ５５ＡＫ１Ｐをコネクタポート５５ＡＫ１ＳＴに装着し、コネクタプラグ５５ＡＫ２Ｐをコネクタポート５５ＡＫ２ＳＴに装着する場合に、配線のパターンにより構成される複数の信号配線について延設方向が変更されるように、折曲位置５５ＡＫ０１Ｂにて折り曲げられる。また、図３４に示された領域５５ＡＫ１Ｚと同様の領域にて接続配線部材５５ＡＫ０１Ａが湾曲するように折り曲げられる。これにより、コネクタプラグ５５ＡＫ１Ｐとコネクタプラグ５５ＡＫ２Ｐの方向を、コネクタポート５５ＡＫ１ＳＴとコネクタポート５５ＡＫ２ＳＴの方向にあわせて、調整することができればよい。
（特徴部６２ＡＫに関する説明）
図４０は、本実施形態の特徴部６２ＡＫに関し、演出制御基板１２に搭載された各種回路の構成例を示している。演出制御基板１２は、図４０に示すような演出制御用マイクロコンピュータ６２ＡＫ１００を搭載可能に構成されている。また、演出制御基板１２は、外部ＲＯＭ６２ＡＫ１２０、外部ＲＡＭ６２ＡＫ１２１、ＣＧＲＯＭ６２ＡＫ１２２、入出力ポート６２ＡＫ１２３を搭載可能に構成されている。これらの各種回路のうち、一部または全部の回路は、コネクタソケットに対しコネクタピンを挿抜することなどにより着脱可能に構成されてもよいし、一部または全部の回路は、はんだなどを用いて実装可能に構成されてもよい。このように、演出制御基板１２では、外部ＲＯＭ６２ＡＫ１２０、外部ＲＡＭ６２ＡＫ１２１、ＣＧＲＯＭ６２ＡＫ１２２といった、複数種類の記憶回路を含んだ電子部品が、演出制御用マイクロコンピュータ６２ＡＫ１００と電気的に接続可能な状態で搭載される。
演出制御用マイクロコンピュータ６２ＡＫ１００は、ＣＰＵ６２ＡＫ１０１、内部ＲＯＭ６２ＡＫ１０２、内部ＲＡＭ６２ＡＫ１０３、ウォッチドッグタイマ６２ＡＫ１０４、タイマ回路６２ＡＫ１０５、割込コントローラ６２ＡＫ１０６、シリアル通信回路６２ＡＫ１０７、クロック回路６２ＡＫ１０８、ＶＤＰ６２ＡＫ１１０、音声処理回路６２ＡＫ１１１、ランプ制御回路６２ＡＫ１１２、モータ制御回路６２ＡＫ１１３を統合化した演出制御用のマイクロプロセッサであればよい。ＣＰＵ６２ＡＫ１０１は、例えば図２に示した演出制御用ＣＰＵ１２０に対応して、演出制御用のコンピュータプログラムに従い制御処理を実行する。内部ＲＯＭ６２ＡＫ１０２は、例えばファームウェアといった、ＣＰＵ６２ＡＫ１０１によって実行される制御処理の基本プログラムや、演出制御用マイクロコンピュータ６２ＡＫ１００に固有のシステム設定データなどを固定的に記憶する。内部ＲＡＭ６２ＡＫ１０３は、ＣＰＵ６２ＡＫ１０１のワークエリアを提供する。
ウォッチドッグタイマ６２ＡＫ１０４は、内蔵レジスタの設定に基づいてカウントアップまたはカウントダウンするカウンタ回路を有し、計測時間が監視時間（タイムアウト時間）を経過してタイムアウトが発生したときに、時間経過信号となるタイムアウト信号を発生させる。タイムアウト信号は、ＣＰＵ６２ＡＫ１０１をリセット状態にして再起動させる信号であればよい。ウォッチドッグタイマ６２ＡＫ１０４は、内蔵レジスタに含まれるＷＤＴクリアレジスタに複数のＷＤＴクリアデータが順番に書き込まれることにより、カウンタ回路の格納値であるカウント値をクリアして、カウント動作をリスタートさせる。ＣＰＵ６２ＡＫ１０１は、ＷＤＴクリアレジスタにＷＤＴクリアデータを定期的に設定すれば、ウォッチドッグタイマ６２ＡＫ１０４をクリアしリスタートさせることができる。その一方で、何らかの障害などによりＣＰＵ６２ＡＫ１０１の処理に遅延が生じて、ウォッチドッグタイマ６２ＡＫ１０４をクリアできずに計測時間が監視時間を経過したときには、タイムアウト信号が発生してＣＰＵ６２ＡＫ１０１による処理がリセットされる。
ＶＤＰ６２ＡＫ１１０は、例えば図２に示した表示制御部１２３に対応して設けられ、ＣＰＵ６２ＡＫ１０１からの表示制御指令やレジスタ設定などに基づいて、画像表示装置５における画像表示の制御内容を決定する。例えばＶＤＰ６２ＡＫ１１０は、画像表示装置５の画面上に表示させる演出画像の切換タイミングを決定することなどにより、飾り図柄の可変表示や各種の演出表示を実行させるための制御を行う。ＶＤＰ６２ＡＫ１１０は、高速描画機能や動画像データ分離機能、映像デコード機能といった画像データ処理機能を有する画像プロセッサである。なお、ＶＤＰ６２ＡＫ１１０は、ＧＰＵ（Graphics Processing Unit）、ＧＣＬ（Graphics Controller LSI）、あるいは、より一般的にＤＳＰ（Digital Signal Processor）と称される画像処理用のマイクロプロセッサであってもよい。
音声処理回路６２ＡＫ１１１は、例えば図２に示した音声制御基板１３が有する機能の一部または全部を含み、ＣＰＵ６２ＡＫ１０１やＶＤＰ６２ＡＫ１１０からの命令やレジスタ設定などに基づいて、スピーカ８Ｌ、８Ｒを用いた音声出力を可能にする音声信号を生成可能である。ランプ制御回路６２ＡＫ１１２は、例えば図２に示したランプ制御基板１４が有する機能の一部または全部を含み、遊技効果ランプ９といった発光部材の点灯、消灯、点滅などの点灯態様（発光態様）を制御可能にする。モータ制御回路６２ＡＫ１１３は、例えば図２に示したドライバ基板１９が有する機能の一部または全部を含み、演出用モータ６０に含まれる各種モータの回動制御などを可能にする。
演出制御用マイクロコンピュータ６２ＡＫ１００では、割込コントローラ６２ＡＫ１０６により、各種割込要求が制御される。割込コントローラ６２ＡＫ１０６は、割込の種類ごとに割込の許否や割込の優先度を設定するための割込制御レジスタを備える。例えば、割込コントローラ６２ＡＫ１０６には、シリアル受信割込設定用、タイマ割込設定用、Ｖシンク割込設定用といった、各種割込に対応した割込制御レジスタが設けられていればよい。なお、Ｖシンク割込は、画像表示装置５に演出画像などを描画するＶＤＰ６２ＡＫ１１０からの垂直同期信号が出力されるタイミングにあわせた割込である。それぞれの割込に対応した割込制御レジスタには、対応する割込の許否を示す内部情報データ（割込許否データ）と、対応する割込の優先度を示す内部情報データ（割込優先度データ）とが、設定可能であればよい。割込の許否は、例えば割込許否データの値が「０」であれば対応する割込が許可状態に設定され、割込許否データの値が「１」であれば対応する割込が禁止状態に設定される。割込の優先度は、例えば割込優先度データにより１６段階（４ビット）の数値で設定され、「００００（＝０Ｈ）」の場合に対応する割込の優先度が最も高くなり、「１１１１（＝ＦＨ）」の場合に対応する割込の優先度が最も低くなる。
なお、シリアル受信割込設定用、タイマ割込設定用、Ｖシンク割込設定用の割込制御レジスタに限定されず、例えば、外部割込、シリアル送信割込、乱数回路の乱数取込による割込といった、演出の制御に関連する任意の割込に対応して、割込制御レジスタを備えてもよい。割込制御レジスタに設定される内部情報データは、予め内部ＲＯＭ６２ＡＫ１０２の所定領域（プログラム管理エリアなど）に設定されている。ＣＰＵ６２ＡＫ１０１は、パチンコ遊技機１への電源投入時に、プログラム管理エリアなどの設定内容に従って、シリアル通信回路６２ＡＫ１０７の設定や、乱数生成の設定、内部リセット動作の設定などを行う。このとき、割込コントローラ６２ＡＫ１０６が備えるシリアル受信割込設定用、タイマ割込設定用、Ｖシンク割込設定用といった、各種割込に対応した割込制御レジスタの内部情報データを設定する。これにより、シリアル受信割込やタイマ割込、Ｖシンク割込などの設定が行われる。
例えばシリアル受信割込設定用、タイマ割込設定用、Ｖシンク割込設定用の割込制御レジスタでは、内部情報データのうちの割込許否データが、いずれも「０」の値を示し、シリアル受信割込、タイマ割込、Ｖシンク割込は、いずれも許可状態に設定される。また、内部情報データのうちの割込優先度データは、シリアル受信割込の方がタイマ割込よりも優先度が高く、タイマ割込の方がＶシンク割込よりも優先度が高くなるように、それぞれに対応する４ビット値が設定される。
外部ＲＯＭ６２ＡＫ１２０は、演出制御用マイクロコンピュータ６２ＡＫ１００による演出制御の具体的内容として、ＣＰＵ６２ＡＫ１０１が実行するシステムプログラムやユーザプログラムなどを構成する命令コード、管理データ、テーブルデータ、演出制御パターンなどを構成する各種データを、固定的に記憶する。外部ＲＡＭ６２ＡＫ１２１は、内部ＲＡＭ６２ＡＫ１０３の補助領域として、各種データなどを一時記憶する。ＣＧＲＯＭ６２ＡＫ１２２は、画像データや音声データといった各種の演出実行用データを固定的に記憶する。なお、外部ＲＯＭ６２ＡＫ１２０やＣＧＲＯＭ６２ＡＫ１２２は、例えば書換不納な半導体メモリであってもよいし、ＮＡＮＤ型フラッシュメモリといった、電気的に消去や書込あるいは書換などが可能な不揮発性の半導体メモリであってもよく、あるいは、磁気メモリ、光学メモリといった、不揮発性の記録媒体を用いて構成されたものであってもよい。入出力ポート６２ＡＫ１２３は、例えば演出制御基板１２の外部から各種信号の入力を受け付ける入力ポートと、演出制御基板１２の外部へと各種信号の出力を可能にする出力ポートとを含んでいる。
図４１は、主基板１１の遊技制御用マイクロコンピュータ１００から演出制御基板１２の演出制御用マイクロコンピュータ６２ＡＫ１００に対し、遊技用として送信される演出制御コマンドの内容例を示している。以下において、添字Ｈは、１６進数であることを示す。演出制御用マイクロコンピュータ６２ＡＫ１００にて受信可能な演出制御コマンドは２バイト構成であり、１バイト目はコマンドの分類を表すＭＯＤＥデータとなり、２バイト目はコマンドの種類を表すＥＸＴデータとなる。演出制御コマンドの上位データ（ＭＯＤＥデータ）は先頭ビット（ビット７）が必ず「１」に設定され、演出制御コマンドの下位データ（ＥＸＴデータ）は先頭ビット（ビット７）が必ず「０」に設定される。なお、２バイト構成の演出制御コマンドに限定されず、例えば１バイトや３バイト以上で構成される制御コマンドを用いてもよい。
図４１に示す演出制御コマンドは、遊技の進行に伴い主基板１１の遊技制御用マイクロコンピュータ１００から送信される。演出制御用マイクロコンピュータ６２ＡＫ１００は、図４１に示す演出制御コマンドのいずれかを、遊技の進行に伴い受信する。このように、図４１に示す演出制御コマンドは、遊技の進行に伴い主基板１１の遊技制御用マイクロコンピュータ１００から演出制御基板１２の演出制御用マイクロコンピュータ６２ＡＫ１００に対して送信される遊技用の演出制御コマンドである。
図４１に示す変動パターン指定コマンド８０ＸＸＨは、特別図柄の可変表示に対応して画像表示装置５において可変表示される飾り図柄の変動パターンを指定する。変動パターン指定コマンドの下位データ（ＥＸＴデータ）であるＸＸＨは、変動パターンに対応した値を示している。表示結果指定コマンド８ＣＸＸＨは、可変表示の表示結果を指定する。表示結果指定コマンドの下位データ（ＥＸＴデータ）であるＸＸＨは、可変表示の表示結果に対応した値を示している。変動図柄指定コマンド８ＤＸＸＨは、複数の特別図柄のうち、第１特別図柄または第２特別図柄のいずれが、変動を開始する特別図柄であるかを指定する。変動図柄指定コマンドの下位データ（ＥＸＴデータ）であるＸＸＨは、例えば第１特別図柄の場合に０１Ｈとなり、第２特別図柄の場合に０２Ｈとなればよい。図柄確定コマンド８Ｆ００Ｈは、図柄の変動を終了することを指定する。初期化指定コマンド９０００Ｈは、電源投入時の初期化を指定する。停電復旧指定コマンド９２００Ｈは、停電復旧時に対応する画面表示として、予め定められた停電復旧画面の表示を指定する。
図４１に示す当り開始指定コマンドＡ０ＸＸＨは、可変表示の表示結果が「大当り」または「小当り」に対応して、大当り遊技状態または小当り遊技状態の開始を指定する。当り開始指定コマンドの下位データ（ＥＸＴデータ）であるＸＸＨは、大当り遊技状態の種別や小当り遊技状態に対応した値を示している。大入賞口開放中指定コマンドＡ１ＸＸＨや大入賞口開放後指定コマンドＡ２ＸＸＨは、大当り遊技状態などにて画像表示装置５に表示される大入賞口開放中画面または大入賞口開放後画面の表示を指定する。当り終了指定コマンドＡ３ＸＸＨは、大当り遊技状態または小当り遊技状態の終了を指定する。背景指定コマンドＢ０ＸＸＨは、遊技状態などに応じた背景画面の表示状態を指定する。第１保留記憶数指定コマンドＣ１ＸＸＨは、第１特図保留記憶数を指定する。第１特図保留記憶数は、特図保留記憶数のうち、第１特別図柄表示装置４Ａに対応した可変表示の保留数であり、例えば「０」〜「４」のいずれかの値となる。第２保留記憶数指定コマンドＣ２ＸＸＨは、第２特図保留記憶数を指定する。第２特図保留記憶数は、特図保留記憶数のうち、第２特別図柄表示装置４Ｂに対応した可変表示の保留数であり、例えば「０」〜「４」のいずれかの値となる。入賞時判定結果指定コマンドＣ３ＸＸＨは、入賞時判定結果を指定する。入賞判定結果は、第１始動口スイッチ２２Ａが第１始動入賞口を通過（進入）した遊技球を検出したときや、第２始動口スイッチ２２Ｂが第２始動入賞口を通過（進入）した遊技球を検出したときに、例えば乱数回路１０４やＲＡＭ１０２の所定領域に設けられた遊技用ランダムカウンタから抽出した遊技用乱数を示す数値データを用いて、可変表示結果が「大当り」となるか否かを判定した結果や、変動パターンを判定した結果などを示している。すなわち、入賞時判定結果は、大当り遊技状態などの有利状態に制御するか否かを決定するより前に、有利状態に制御されるか否かを判定した結果や、特定の変動パターンとなるか否かを判定した結果を示している。
図４２は、演出制御基板１２の演出制御用マイクロコンピュータ６２ＡＫ１００が受信可能なテストコマンドとなる演出制御コマンドの内容例を示している。テストコマンドとなる演出制御コマンドも、遊技用の演出制御コマンドと同様に、２バイト構成である。テストコマンドとなる演出制御コマンドは、上位データ（ＭＯＤＥデータ）がＦ０Ｈ〜Ｆ３Ｈのいずれかに設定される。これらの上位データ（ＭＯＤＥデータ）は、遊技用の演出制御コマンドでは使用されない値であり、各種検査を行うための専用コマンドとして、予め用意されたものであればよい。なお、２バイト構成のテストコマンドに限定されず、例えば１バイトや３バイト以上で構成される制御コマンドを用いてもよい。
図４２に示すテストコマンドは、遊技の進行に伴い主基板１１の遊技制御用マイクロコンピュータ１００から送信される演出制御コマンドには含まれていない。テストコマンドは、例えばレセプタクルＫＲＥ１に信号配線を介して接続された検査用の情報処理装置（パーソナルコンピュータなど）から送信され、演出制御基板１２の演出制御用マイクロコンピュータ６２ＡＫ１００が受信したことに基づいて、受信コマンドに対応する検査処理などが実行可能となる。このように、図４２に示すテストコマンドとなる演出制御コマンドは、遊技の進行に伴い主基板１１の遊技制御用マイクロコンピュータ１００から演出制御基板１２の演出制御用マイクロコンピュータ６２ＡＫ１００に対して送信される遊技用の演出制御コマンドとは異なり、各種検査を行う検査処理などを実行可能にする検査用の演出制御コマンドである。
図４２に示す黒画面表示コマンドＦ０００Ｈは、画像表示装置５においてテスト用の黒画面を表示させる。テスト用の黒画面は、表示色が黒色となる表示検査用の画面である。ＲＯＭチェック画面コマンドＦ００５Ｈは、例えば外部ＲＯＭ６２ＡＫ１２０といった各種ＲＯＭの検査処理について、その実行結果やバージョン情報を画像表示装置５の画面上に表示させる。赤表示コマンドＦ０２０Ｈは、画像表示装置５において表示色が赤色となる表示検査用の画面である赤画面を表示させる。緑表示コマンドＦ０２１Ｈは、画像表示装置５において表示色が緑色となる表示検査用の画面である緑画面を表示させる。青表示コマンドＦ０２２Ｈは、画像表示装置５において表示色が青色となる表示検査用の画面である青画面を表示させる。白表示コマンドＦ０２３Ｈは、画像表示装置５において表示色が白色となる表示検査用の画面である白画面を表示させる。黒表示コマンドＦ０２４Ｈは、画像表示装置５において表示色が黒色となる表示検査用の画面である黒画面を表示させる。
ＲＴＣ値種別指定コマンドＦ１ＸＸＨは、ＲＴＣ値の種別を指定する。ＲＴＣ値種別指定コマンドの下位データ（ＥＸＴデータ）であるＸＸＨは、例えば、年、月、日、曜日、時、分、秒といった、ＲＴＣ値の種別に対応した値を示している。ＲＴＣ数値設定コマンドＦ２ＸＸＨは、ＲＴＣ値種別指定コマンドＦ１ＸＸＨで指定されたＲＴＣ値の種別について、具体的な内容や数値を設定する。ＲＴＣ数値設定コマンドの下位データ（ＥＸＴデータ）であるＸＸＨは、年、月、日、時、分、秒について、具体的な数値に対応した値を示し、曜日について、日曜日から土曜日までに対応した値を示している。
チェック処理等指定コマンドＦ３ＸＸＨは、検査処理となる各種のチェック処理について、実行することを指定する。例えばチェック処理等指定コマンドの下位データ（ＥＸＴデータ）であるＸＸＨは、１のチェック処理と他のチェック処理とで異なる固有の値を示す場合や、複数種類のチェック処理などに共通した値を示す場合とがあればよい。チェック処理等指定コマンドＦ３ＸＸＨは、複数のテストコマンドを構成し、複数のテストコマンドの組み合わせとして、予め定められた順番で受信した場合に、検査処理となる各種のチェック処理などを実行可能であればよい。また、検査処理となる各種のチェック処理などに対応して予め定められた複数のテストコマンドを受信する順番として、複数種類の順番が予め定められており、複数のテストコマンドの組み合わせを受信した順番の種類に応じて異なる検査処理などを実行可能であればよい。
図４３は、主基板１１の遊技制御用マイクロコンピュータ１００などから受信した演出制御コマンドを格納するための受信レジスタや各受信バッファの構成例を示している。遊技制御用マイクロコンピュータ１００などから受信した演出制御コマンドは、まず、演出制御用マイクロコンピュータ６２ＡＫ１００のシリアル通信回路６２ＡＫ１０７の受信レジスタに格納される。シリアル通信回路６２ＡＫ１０７の受信レジスタは、ＦＩＦＯ（先入れ先出し）方式の１６バイトの領域で構成され、２バイト構成の演出制御コマンドを最大で８個まで格納可能である。なお、この実施の形態では、主基板１１の遊技制御用マイクロコンピュータ１００の他にも、例えばレセプタクルＫＲＥ１に信号配線を介して接続された検査用の情報処理装置（例えばパーソナルコンピュータ）から、図４２に示したようなテストコマンドとなる検査用の演出制御コマンドを受信する場合がある。
シリアル通信回路６２ＡＫ１０７の受信レジスタに格納された演出制御コマンドは、シリアル受信割込が発生するごとに、内部ＲＡＭ６２ＡＫ１０３の受け渡し用バッファに転送される。シリアル受信割込は、演出制御コマンドを受信すると直ちに発生すればよい。シリアル通信回路６２ＡＫ１０７の受信レジスタは、演出制御コマンドを最大で８個まで格納可能である。しかしながら、実質的には２以上の演出制御コマンドが蓄積して格納される場合は発生しないまたは発生しにくい。内部ＲＡＭ６２ＡＫ１０３の受け渡し用バッファは、シリアル通信回路６２ＡＫ１０７の受信レジスタよりも容量が大きい１２８バイトで構成され、２バイト構成の演出制御コマンドを６４個まで格納可能なリングバッファ形式のバッファであればよい。
受け渡し用バッファに格納された演出制御コマンドは、１ミリ秒ごとにタイマ割込が発生すると、外部ＲＡＭ６２ＡＫ１２１の解析用バッファに転送される。解析用バッファは、解析用バッファ（上位）と解析用バッファ（下位）との２つが設けられている。受け渡し用バッファから読み出された演出制御コマンドのうち、上位データ（ＭＯＤＥデータ）は解析用バッファ（上位）に格納され、下位データ（ＥＸＴデータ）は解析用バッファ（下位）に格納される。解析用バッファ（上位）および解析用バッファ（下位）は、それぞれ受け渡し用バッファよりも容量が大きい２５６バイトで構成され、２バイト構成の演出制御コマンドを２５６個まで格納可能なリングバッファ形式のバッファであればよい。受け渡し用バッファから解析用バッファ（上位）および解析用バッファ（下位）に演出制御コマンドを転送するときには、外部バスで接続された外部ＲＡＭ６２ＡＫ１２１へのアクセスが必要になる。これに対し、受信レジスタから受け渡し用バッファに演出制御コマンドを転送するときには、内部バスに接続されたシリアル通信回路６２ＡＫ１０７と内部ＲＡＭ６２ＡＫ１０３にアクセスするだけで済む。そのため、受信レジスタから受け渡し用バッファに演出制御コマンドを転送するときには、受け渡し用バッファから解析用バッファ（上位）および解析用バッファ（下位）に演出制御コマンドを転送するときよりも、高速（短期間）にデータ転送を行うことができる。
図４４は、演出制御基板１２に搭載された演出制御用マイクロコンピュータ６２ＡＫ１００のＣＰＵ６２ＡＫ１０１が実行する演出制御メイン処理の一例を示すフローチャートである。演出制御用マイクロコンピュータ６２ＡＫ１００では、起動用の電力供給が開始されると、ＣＰＵ６２ＡＫ１０１が演出制御メイン処理の実行を開始する。演出制御メイン処理を実行するためのプログラムは、内部ＲＯＭ６２ＡＫ１０２および外部ＲＯＭ６２ＡＫ１２０の一方または両方に、予め記憶されていればよい。すなわち、演出制御メイン処理を実行するためのプログラムは、一部または全部が内部ＲＯＭ６２ＡＫ１０２または外部ＲＯＭ６２ＡＫ１２０に予め記憶されていればよい。
図４４に示す演出制御メイン処理では、初期化処理が実行される（ステップ６２ＡＫＳ０１）。初期化処理では、例えばＲＡＭ領域のクリアや各種初期値の設定、演出制御の起動間隔（１ミリ秒など）を計測するタイマの初期設定などを、行うことができればよい。その後、ＣＰＵ６２ＡＫ１０１は、タイマ割込の発生を監視するループ処理に移行し、タイマ割込が発生したか否かを判定する（ステップ６２ＡＫＳ０２）。タイマ割込が発生しない場合には（ステップ６２ＡＫＳ０２；Ｎｏ）、ステップ６２ＡＫＳ０２を繰り返して待機する。なお、ステップ６２ＡＫＳ０２を繰り返すループ処理の実行中には、ステップ６２ＡＫＳ０７と同様の演出用乱数更新処理が実行されてもよい。
ステップ６２ＡＫＳ０２にてタイマ割込が発生した場合には（ステップ６２ＡＫＳ０２；Ｙｅｓ）、解析用バッファ転送処理を実行する（ステップ６２ＡＫＳ０３）。解析用バッファ転送処理は、内部ＲＡＭ６２ＡＫ１０３の受け渡し用バッファに格納された受信コマンドを、外部ＲＡＭ６２ＡＫ１２１の解析用バッファ（上位）および解析用バッファ（下位）に転送する処理である。解析用バッファ転送処理に続いて、コマンド解析処理（ステップ６２ＡＫＳ０４）、演出制御プロセス処理（ステップ６２ＡＫＳ０５）、エラー報知処理（ステップ６２ＡＫＳ０６）、演出用乱数更新処理（ステップ６２ＡＫＳ０７）を、順に実行する。その後、タイマ割込時におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を行ってから（ステップ６２ＡＫＳ０８）、ステップ６２ＡＫＳ０２に戻る。ステップ６２ＡＫＳ０８では、演出を制御するためのタイマ割込が発生した場合に対応して、ウォッチドッグタイマ６２ＡＫ１０４の監視時間が経過するより前に、ウォッチドッグタイマ６２ＡＫ１０４をクリアして、計測時間を初期化することでリスタートさせればよい。例えばＣＰＵ６２ＡＫ１０１は、ＷＤＴクリアレジスタに複数のＷＤＴクリアデータを順番に書き込むことで、ウォッチドッグタイマ６２ＡＫ１０４を定期的にクリアすればよい。
図４５は、初期化処理として、図４４のステップ６２ＡＫＳ０１にて実行される処理の一例を示すフローチャートである。図４５に示す初期化処理では、例えば外部ＲＯＭ６２ＡＫ１２０の管理データ領域に記憶されたディスプレイ情報を示すデータを読み出すことなどにより、ディスプレイ情報を取得する（ステップ６２ＡＫＳ１１）。ディスプレイ情報は、例えば画像表示装置５のサイズ（１５インチまたは１９インチなど）、水平同期周波数、垂直同期周波数、解像度、ＲＡＭＤＡＣ情報といった、画像表示装置５における画像表示の制御に必要となる画面設定の一部または全部を示す情報であればよい。なお、ディスプレイ情報は、外部ＲＯＭ６２ＡＫ１２０の管理データ領域に記憶されるものに限定されず、例えば画像表示装置５の表示制御回路から提供されるものであってもよい。
ステップ６２ＡＫＳ１１にてディスプレイ情報を取得した後には、そのディスプレイ情報を、例えば外部ＲＡＭ６２ＡＫ１２１の所定領域（システム情報設定部など）に記憶させる（ステップ６２ＡＫＳ１２）。続いて、取得したディスプレイ情報に基づいて、ディスプレイ初期化設定を行う（ステップ６２ＡＫＳ１３）。例えばＣＰＵ６２ＡＫ１０１は、ＶＤＰ６２ＡＫ１１０のレジスタ設定などにより、ディスプレイ情報に応じて画像表示装置５の表示制御を行うための初期設定を行えばよい。次に、その他の初期化設定を行ってから（ステップ６２ＡＫＳ１４）、初期化処理を終了する。こうした初期化処理にて記憶されたディスプレイ情報は、検査処理となる各種のチェック処理を実行するときにも使用可能である。したがって、遊技の進行に伴う表示の設定と共通の設定により、検査処理における検査対象（外部ＲＡＭ６２ＡＫ１２１など）の状態に応じた検査時表示を行うことができる。
図４６（Ａ）は、演出制御用マイクロコンピュータ６２ＡＫ１００における割込の優先度の設定例を示している。例えば図４５に示す初期化処理のステップ６２ＡＫＳ１４による初期化設定では、割込コントローラ６２ＡＫ１０６が制御する割込の優先順位を初期設定することができればよい。このときには、例えば外部ＲＯＭ６２ＡＫ１２０の管理データ領域に予め記憶された割込順位設定データに基づいて、割込の優先順位を設定すればよい。図４６（Ａ）に示す設定例では、シリアル受信割込の方がタイマ割込よりも優先度が高く、タイマ割込の方がＶシンク割込よりも優先度が高い。一例として、シリアル受信割込設定用の割込制御レジスタには、「００００（＝０Ｈ）」を示す割込優先度データが設定され、タイマ割込設定用の割込制御レジスタには、「０００１（＝１Ｈ）」を示す割込優先度データが設定され、Ｖシンク割込設定用の割込制御レジスタには、「００１０（＝２Ｈ）」を示す割込優先度データが設定される。この場合には、割込コントローラ６２ＡＫ１０６が制御する割込のうちで、シリアル受信割込の優先度が最も高くなり、タイマ割込の優先度が次に高くなり、Ｖシンク割込の優先度がタイマ割込の次に高くなる。なお、いずれの割込についても、割込禁止の設定が可能であり、その設定が行われた場合には、それぞれの割込の発生に対応した処理が実行されなくなればよい。
図４６（Ｂ）は、受け渡し用バッファ転送処理の一例を示すフローチャートである。主基板１１に搭載された遊技制御用マイクロコンピュータ１００などから演出制御コマンドを受信すると、シリアル受信割込が発生する。シリアル受信割込が発生すると、演出制御用マイクロコンピュータ６２ＡＫ１００のＣＰＵ６２ＡＫ１０１は、図４６（Ｂ）に示す受け渡し用バッファ転送処理を実行する。受け渡し用バッファ転送処理では、シリアル通信回路６２ＡＫ１０７の受信レジスタに格納されている演出制御コマンドを、内部ＲＡＭ６２ＡＫ１０３の受け渡し用バッファに転送することができる。
図４６（Ｂ）に示す受け渡し用バッファ転送処理が開始されると、受信受け渡し転送設定を行う（ステップ６２ＡＫＳ２１）。ステップ６２ＡＫＳ２１の受信受け渡し転送設定では、受信した演出制御コマンドに対応するデータをシリアル通信回路６２ＡＫ１０７の受信レジスタから読み出し、受け渡し用バッファの書込位置として指定された領域に書き込む。このときには、受け渡し用バッファの書込位置を増加更新する。演出制御コマンドは２バイト構成で伝送され、シリアル通信回路６２ＡＫ１０７の受信レジスタには受信した演出制御コマンドに対応するデータが１バイトずつ格納される。シリアル受信割込は、演出制御コマンドのうちの上位データ（ＭＯＤＥデータ）を受信したときと下位データ（ＥＸＴデータ）を受信したときのそれぞれにおいて発生する。ＣＰＵ６２ＡＫ１０１は、受信した演出制御コマンドに対応するデータを、シリアル通信回路６２ＡＫ１０７の受信レジスタから１バイトずつ読み出す。例えば演出制御コマンドは、上位データ（ＭＯＤＥデータ）を受信した後に下位データ（ＥＸＴデータ）を受信する。ＣＰＵ６２ＡＫ１０１は、シリアル受信割込の発生に応じて、上位データ（ＭＯＤＥデータ）に続き下位データ（ＥＸＴデータ）となる順番で、演出制御コマンドの構成データを読み出せばよい。受け渡し用バッファの書込位置は、例えば書込ポインタに格納されたアドレス値により特定できればよい。受信レジスタから読み出したデータを受け渡し用バッファの書込位置に書き込んだときには、書込ポインタに格納されるアドレス値を１加算（インクリメント）することにより、書込位置を増加更新すればよい。
ＣＰＵ６２ＡＫ１０１は、受け渡し用バッファが受信した演出制御コマンドに対応する記憶データで満杯になり空き領域がない状態となっているか否かを判定する（ステップ６２ＡＫＳ２２）。例えば、受け渡し用バッファの書込位置が読出位置と合致した状態になっているときには、未読出の領域に次のデータを書き込むことになるので、受け渡し用バッファに空き領域がない状態であると判定すればよい。
ステップ６２ＡＫＳ２２にて受け渡し用に空き領域がないと判定した場合には（ステップ６２ＡＫＳ２２；Ｙｅｓ）、受け渡し解析転送設定を行う（ステップ６２ＡＫＳ２３）。ステップ６２ＡＫＳ２３の受け渡し解析転送設定では、受け渡し用バッファから１バイト分の記憶データを読み出し、演出制御コマンドの上位データ（ＭＯＤＥデータ）であるか否かを判定する。なお、受け渡し用バッファから読み出したデータは、例えば、データレジスタの１つに一旦格納しておき、受け渡し用バッファの読出位置を増加更新する。受け渡し用バッファの読出位置は、例えば読出ポインタに格納されたアドレス値により特定できればよい。受け渡し用バッファの記憶データを読み出したときには、読出ポインタに格納されるアドレス値を１加算（インクリメント）することにより、読出位置を増加更新すればよい。
受け渡し用バッファからは、演出制御コマンドの上位データ（ＭＯＤＥデータ）が読み出された後に下位データ（ＥＸＴデータ）が読み出される。そのため、受け渡し用バッファから読み出したデータが演出制御コマンドの上位データ（ＭＯＤＥデータ）ではなく下位データ（ＥＸＴデータ）である場合に、１つの演出制御コマンドを上位データ（ＭＯＤＥデータ）および下位データ（ＥＸＴデータ）のセットで読み出したことになる。この場合には、先に読み出した上位データ（ＭＯＤＥデータ）を解析用バッファ（上位）に書き込むとともに、今回読み出した下位データ（ＥＸＴデータ）を解析用バッファ（下位）に書き込む。このときには、書込完了フラグをオン状態にせっとする。書込完了フラグは、１つの演出制御コマンドを上位データ（ＭＯＤＥデータ）および下位データ（ＥＸＴデータ）のセットで解析用バッファへの書き込みが完了したことを示すフラグである。受け渡し用バッファから読み出したデータが演出制御コマンドの上位データ（ＭＯＤＥデータ）である場合には、書込完了フラグをクリアしてオフ状態にする。これにより、演出制御コマンドは、受け渡し用バッファから上位データ（ＭＯＤＥデータ）および下位データ（ＥＸＴデータ）のセットで揃って読み出されてから、上位データ（ＭＯＤＥデータ）は解析用バッファ（上位）に、下位データ（ＥＸＴデータ）は解析用バッファ（下位）に、まとめて格納するように制御される。
ステップ６２ＡＫＳ２３による受け渡し解析転送設定の後には、受け渡し用バッファにおける記憶データの全部について読み出しが完了したか否かを判定する（ステップ６２ＡＫＳ２４）。例えば、ステップ６２ＡＫＳ２３による受け渡し解析転送設定の後に、受け渡し用バッファの読出位置が書込位置と合致した状態になっているときには、未読出の記憶データが存在しない状態になるので、記憶データの全部について読み出しが完了したと判定すればよい。
受け渡し用バッファにおける記憶データの全部まで読み出しが完了していない場合には（ステップ６２ＡＫＳ２４；Ｎｏ）、ステップ６２ＡＫＳ２３による受け渡し解析転送設定を繰り返し実行する。全部の読み出しが完了した場合には（ステップ６２ＡＫＳ２４；Ｙｅｓ）、受け渡し用バッファにおける読出位置を調整する（ステップ６２ＡＫＳ２５）。ステップ６２ＡＫＳ２５では、例えば書込完了フラグがオンであるか否かを判定し、オンである場合には、読出位置の調整を行わず、ステップ６２ＡＫＳ２５の処理を終了する。これに対し、書込完了フラグがオフである場合には、受け渡し用バッファにおける読出位置を減少更新して、読出位置の調整を行う。書込完了フラグがオフであるときには、受け渡し用バッファから最後に読み出した記憶データが演出制御コマンドの上位データ（ＭＯＤＥデータ）に対応しており、下位データ（ＥＸＴデータ）は未だ読み出されていない。このときには、解析用バッファへの転送が完了していないので、受け渡し用バッファにおける読出位置を１バイト分だけ元に戻すように調整する。ステップ６２ＡＫＳ２５では、読出ポインタに格納されているアドレス値を１減算（デクリメント）することにより、読出位置を減少更新すればよい。
ステップ６２ＡＫＳ２２にて受け渡し用バッファに空き領域があると判定した場合や（ステップ６２ＡＫＳ２２；Ｎｏ）、ステップ６２ＡＫＳ２５が終了した後には、受信レジスタにおける記憶データの全部について読み出しが完了したか否かを判定する（ステップ６２ＡＫＳ２６）。このとき、読み出しが完了していなければ（ステップ６２ＡＫＳ２６；Ｎｏ）、ステップ６２ＡＫＳ２１に戻り、受信受け渡し転送設定などを繰り返し実行する。これに対し、受信レジスタからの読み出しが完了した場合には（ステップ６２ＡＫＳ２６；Ｙｅｓ）、受け渡し用バッファ転送処理を終了する。
図４４に示す演出制御メイン処理のステップ６２ＡＫＳ０３にて実行される解析用バッファ転送処理では、まず、図４６（Ｂ）に示した受け渡し用バッファ転送処理のステップ６２ＡＫＳ２４と同様に、受け渡し用バッファの記憶データについて、すべて読み出しが完了している状態であるか否かを判定する。このとき、未読出の記憶データがあれば、図４６（Ｂ）に示した受け渡し用バッファ転送処理のステップ６２ＡＫＳ２３と同様に、受け渡し解析転送設定を行い、受け渡し用バッファの記憶データを解析用バッファ（上位）と解析用バッファ（下位）とに転送する。そして、受け渡し用バッファの記憶データについて、すべて読み出しが完了するまで、受け渡し解析転送設定を繰り返し実行する。その一方で、受け渡し用バッファの記憶データについて、すべて読み出しが完了している状態である場合には、図４６（Ｂ）に示した受け渡し用バッファ転送処理のステップ６２ＡＫＳ２５と同様に、受け渡し用バッファにおける記憶データの読出位置を調整して、解析用バッファ転送処理を終了する。
図４７は、コマンド解析処理として、図４４のステップ６２ＡＫＳ０４にて実行される処理の一例を示すフローチャートである。コマンド解析処理では、解析用バッファに格納された演出制御コマンドに対応する記憶データを読み出して解析し、その解析結果に応じたフラグの設定などが行われる。図４７に示すコマンド解析処理では、外部ＲＡＭ６２ＡＫ１２１の解析用バッファ（上位）および解析用バッファ（下位）に格納された演出制御コマンドに対応する記憶データがあるか否かを判定する（ステップ６２ＡＫＳ４１）。このとき、演出制御コマンドに対応する記憶データがなければ（ステップ６２ＡＫＳ４１；Ｎｏ）、コマンド解析処理を終了する。
演出制御コマンドに対応する記憶データがある場合には（ステップ６２ＡＫＳ４１；Ｙｅｓ）、解析用バッファ（上位）の記憶データを読み出す（ステップ６２ＡＫＳ４２）。そして、ステップ６２ＡＫＳ６２による読出データがＦ３Ｈであるか否かを判定する（ステップ６２ＡＫＳ４３）。図４２に示すように、演出制御コマンドの上位データ（ＭＯＤＥデータ）がＦ３Ｈである場合には、チェック処理等指定コマンドとなるテストコマンドを受信している。そこで、読出データがＦ３Ｈである場合には（ステップ６２ＡＫＳ４３；Ｙｅｓ）、解析用バッファ（下位）の記憶データを読み出し（ステップ６２ＡＫＳ４４）、受信コマンドを受信順序リストと照合する（ステップ６２ＡＫＳ４５）。受信順序リストは、例えば内部ＲＯＭ６２ＡＫ１０２または外部ＲＯＭ６２ＡＫ１２０に予め記憶されて、複数のテストコマンドの組み合わせを受信する順序と、実行する処理とを、特定可能な対応関係を示していればよい。ステップ６２ＡＫＳ４５での照合結果に基づいて、受信順序が合致する処理の有無を判定する（ステップ６２ＡＫＳ４６）。ステップ６２ＡＫＳ４６では、受信した複数のテストコマンドの組み合わせの順序が、受信順序リストに示された複数の処理のうち、いずれかの処理に対応するテストコマンドの受信順序と合致した場合に、受信順序が合致する処理があると判定すればよい。
受信順序が合致する処理がある場合には（ステップ６２ＡＫＳ４６；Ｙｅｓ）、受信順序がすべて合致したか否かを判定する（ステップ６２ＡＫＳ４７）。例えば、ステップ６２ＡＫＳ４６にて受信順序が合致する処理があると判定された場合に、受信コマンドに対応する解析用バッファの記憶データをテストコマンドバッファに蓄積しておき、次に受信したテストコマンドと、受信順序リストに示された次の順序に対応するテストコマンドとを、照合可能にすればよい。あるいは、受信順序リストの照合位置を指定する照合ポインタに格納されるポインタ値を更新することにより、次に受信したテストコマンドと、受信順序リストに示された次の順序に対応するテストコマンドとを、照合可能にしてもよい。ステップ６２ＡＫＳ４７にて、すべて合致した場合には（ステップ６２ＡＫＳ４７；Ｙｅｓ）、割込禁止とする設定を行い（ステップ６２ＡＫＳ４８）、合致した受信順序と対応するチェック処理等を開始するための設定を行う（ステップ６２ＡＫＳ４９）。こうして、複数のテストコマンドの組み合わせについて、受信順序が合致したチェック処理の実行を開始させることができる。
ステップ６２ＡＫＳ４３にて読出データがＦ３Ｈ以外である場合には（ステップ６２ＡＫＳ４３；Ｎｏ）、チェック処理等指定コマンドとは異なる他の演出制御コマンドに対応した受信時設定を行い（ステップ６２ＡＫＳ５０）、ステップ６２ＡＫＳ４１に戻る。また、ステップ６２ＡＫＳ４６にてリストに示された受信順序と合致する処理がない場合や（ステップ６２ＡＫＳ４６；Ｎｏ）、ステップ６２ＡＫＳ４７にて未だすべて合致に至っていない場合にも（ステップ６２ＡＫＳ４７；Ｎｏ）、ステップ６２ＡＫＳ４１に戻る。なお、ステップ６２ＡＫＳ４６にて受信順序が合致する処理がない場合には、テストコマンドバッファをクリアしたり、照合ポインタをクリアしたりするなどして、複数のテストコマンドの組み合わせを受信するための設定を初期化してもよい。このように、複数のテストコマンドを受信中に、予め定められた複数のテストコマンドの組み合わせ以外のコマンドを受信した場合には、検査処理となるチェック処理などを実行しないように制御（制限、規制）することができる。あるいは、ステップ６２ＡＫＳ４６にて受信順序が合致する処理がない場合には、テストコマンドバッファや照合ポインタをクリアせず、他の受信コマンドに応じた設定を行い、その後さらにテストコマンドを受信した場合に、以前の続きから受信順序の照合を行うようにしてもよい。この場合には、複数のテストコマンドを受信中に、テストコマンドの組み合わせ以外のコマンドを受信すると、その時点では検査処理となるチェック処理などを実行しないように制御する一方で、その後さらにテストコマンドを受信して、照合結果がすべて合致すれば、合致した受信順序と対応する処理を実行することができる。
図４７に示すようなコマンド解析処理では、ステップ６２ＡＫＳ４７にて受信順序がすべて合致したと判定されるよりも前に、ステップ６２ＡＫＳ４３にて読出データがＦ３Ｈではないと判定された場合や、ステップ６２ＡＫＳ４６にて受信順序が合致する処理はないと判定された場合に、ステップ６２ＡＫＳ４９の設定によるチェック処理などの実行が開始されない。仮に、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合でも検査処理を実行可能にすると、例えば遊技の進行中でも誤って検査処理が実行されてしまい、遊技者に不利益を与えてしまうおそれがある。これに対し、図４７に示すようなコマンド解析処理では、複数のテストコマンドの組み合わせにより検査処理の実行を開始可能であり、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合には、検査処理を実行しないように制御する。これにより、複数のテストコマンドの組み合わせとして予め定められたテストコマンドとは異なるコマンドを受信した場合に、誤って検査処理が実行されてしまうことを確実に防止して、電子部品の適切な検査が可能になる。また、例えば遊技の進行中などに誤って検査処理が実行される可能性を低下させるので、検査処理の誤った実行で遊技機が破損したと誤解されることによるトラブルを防止して、遊技の中断による遊技者の不利益を防ぎ、検査処理の信頼性を向上させることができる。
（特徴部６３ＡＫに関する説明）
図４８は、本実施形態の特徴部６３ＡＫに関し、受信順序リストによるテストコマンドの受信順序と実行する処理との設定例を示している。複数のテストコマンドの組み合わせにより実行可能になる処理としては、バックアップクリア、外部ＲＡＭチェック（ショート）、外部ＲＡＭチェック（ロング）、高負荷チェックの各処理が、予め用意されている。図４８（Ａ）は、バックアップクリア処理を実行する場合に、複数のテストコマンドの組み合わせを受信する順序を示している。図４８（Ｂ）は、外部ＲＡＭチェック（ショート）処理を実行する場合に、複数のテストコマンドの組み合わせを受信する順序を示している。図４８（Ｃ）は、外部ＲＡＭチェック（ロング）処理を実行する場合に、複数のテストコマンドの組み合わせを受信する順序を示している。図４８（Ｄ）は、高負荷チェック処理を実行する場合に、複数のテストコマンドの組み合わせを受信する順序を示している。図４８（Ａ）〜（Ｄ）に示す受信順序では、上から下に向かう順序で複数のテストコマンドの組み合わせを受信し、受信順序がすべて合致した場合に、対応する処理が実行される。
バックアップクリア処理は、例えば内部ＲＡＭ６２ＡＫ１０３や外部ＲＡＭ６２ＡＫ１２１に設けられたバックアップ領域の記憶内容を初期化する処理である。バックアップ領域の記憶内容には、ＲＴＣ値、エラー履歴、電源オン時刻、電源オフ時刻、設定変更といった各種情報のうち、一部または全部の情報を示すデータが含まれていればよい。外部ＲＡＭチェック（ショート）処理と外部ＲＡＭチェック（ロング）処理は、外部ＲＡＭ６２ＡＫ１２１の記憶領域について、データの書込および読出を適切に行うことができるか否かをチェックする検査処理である。外部ＲＡＭチェック（ショート）処理は、外部ＲＡＭチェック（ロング）処理よりも短時間で実行可能な処理であり、外部ＲＡＭチェック（ロング）処理よりも簡素化された処理内容を含むものであればよい。高負荷チェック処理は、演出制御用マイクロコンピュータ６２ＡＫ１００の内部回路や外部ＲＯＭ６２ＡＫ１２０、外部ＲＡＭ６２ＡＫ１２１といった、演出制御基板１２に搭載された各種回路の全般について、処理負荷が高い場合でも各種処理を適切に行うことができるか否かをチェックする検査処理である。
外部ＲＡＭチェック（ショート）処理と外部ＲＡＭチェック（ロング）処理は、外部ＲＡＭ６２ＡＫ１２１という電子部品の状態を検査する検査処理である。高負荷チェック処理は、例えばＶＤＰ６２ＡＫ１１０を含めた演出制御用マイクロコンピュータ６２ＡＫ１００の内部回路、あるいは、外部ＲＯＭ６２ＡＫ１２０、外部ＲＡＭ６２ＡＫ１２１といった、演出制御用マイクロコンピュータ６２ＡＫ１００の外部にて装着可能な外付け回路など、演出制御基板１２に搭載可能な電子部品の状態を検査する検査処理である。このように、演出制御用マイクロコンピュータ６２ＡＫ１００のＣＰＵ６２ＡＫ１０１は、複数のテストコマンドの組み合わせにより、電子部品の状態を検査する検査処理を実行することができる。
図４８に示す受信順序に従った複数のテストコマンドの組み合わせは、受信コマンドの上位データ（ＭＯＤＥデータ）がすべてＦ３Ｈとなるチェック処理等指定コマンドにより構成されている。このように、検査処理を実行するために受信する複数のテストコマンドの組み合わせは、例えば図４１に示される遊技の進行に伴い受信する遊技用の演出制御コマンドとは異なる検査用の演出制御コマンドの組み合わせとして構成されている。したがって、電子部品の状態を検査する検査処理は、遊技用の演出制御コマンドを受信したことに基づいて実行されることがない。これにより、遊技の進行に伴い受信する遊技用の演出制御コマンドに基づいて、電子部品の状態を検査する検査処理が誤って実行されてしまうことを確実に防止して、適切な検査を行うことができる。また、例えば遊技の進行中などに誤って検査処理が実行される可能性を低下させるので、検査処理の誤った実行で遊技機が破損したと誤解されることによるトラブルを防止して、遊技の中断による遊技者の不利益を防ぎ、検査処理の信頼性を向上させることができる。
図４８（Ａ）に示すバックアップクリア処理を実行する場合に受信する複数のテストコマンドの組み合わせには、チェック処理等指定コマンドのうちＦ３１１Ｈとなるコマンドが含まれている。図４８（Ｂ）に示す外部ＲＡＭチェック（ショート）処理を実行する場合に受信する複数のテストコマンドの組み合わせには、チェック処理等指定コマンドのうちＦ３１２Ｈとなるコマンドが含まれている。図４８（Ｃ）に示す外部ＲＡＭチェック（ロング）処理を実行する場合に受信する複数のテストコマンドの組み合わせには、チェック処理等指定コマンドのうちＦ３１３Ｈとなるコマンドが含まれている。図４８（Ｄ）に示す高負荷チェック処理を実行する場合に受信する複数のテストコマンドの組み合わせには、チェック処理等指定コマンドのうちＦ３１４Ｈとなるコマンドが含まれている。これらのコマンドは、いずれも他の処理を実行する場合に受信する複数のテストコマンドの組み合わせには含まれていない。このように、特定の検査処理を実行するために受信する複数のテストコマンドの組み合わせは、他の検査処理を実行するために受信する複数のテストコマンドの組み合わせには含まれない固有のテストコマンドを含んでいてもよい。
例えば、チェック処理等指定コマンドのうちＦ３０３ＨとなるコマンドやＦ３０４Ｈとなるコマンドなどは、バックアップクリア処理、外部ＲＡＭクリア（ショート）処理、外部ＲＡＭクリア（ロング）処理、高負荷チェック処理のいずれを実行する場合にも、受信する複数のテストコマンドの組み合わせに含まれている。このように、特定の検査処理を実行するために受信する複数のテストコマンドの組み合わせは、他の検査処理を実行するために受信する複数のテストコマンドの組み合わせにも含まれる共通のテストコマンドを含んでいてもよい。また、例えばチェック処理等指定コマンドのうちＦ３７ＦＨとなるコマンドは、いずれの処理を実行する場合にも、受信する複数のテストコマンドの組み合わせにおいて最後に受信するテストコマンドとなる。このように、特定の検査処理を実行するために受信する複数のテストコマンドの組み合わせにおいて最後に受信するテストコマンドは、他の検査処理を実行するために受信する複数のテストコマンドの組み合わせにおいて最後に受信するテストコマンドと共通のコマンドであってもよい。
なお、複数のテストコマンドの組み合わせにおいて最初に受信するテストコマンドが固有のコマンドとなる場合に限定されず、複数種類の検査処理に対応する複数のテストコマンドの組み合わせにおいて共通の順序で受信する少なくとも一部のテストコマンドが固有のコマンドとなるものであってもよい。また、複数のテストコマンドの組み合わせにおいて最後に受信するテストコマンドが共通のコマンドとなる場合に限定されず、複数種類の検査処理に対応する複数のテストコマンドの組み合わせにおいて共通の順序で受信する少なくとも一部のテストコマンドが共通のコマンドとなるものであってもよい。
図４８（Ａ）〜（Ｄ）に示す設定例では、バックアップクリア、外部ＲＡＭチェック（ショート）、外部ＲＡＭチェック（ロング）、高負荷チェックの各処理に対応して、１２個のテストコマンドの組み合わせを受信する順序が定められている。例えば特別図柄や飾り図柄の可変表示が開始されるときには、図４１に示す変動パターン指定コマンド８０ＸＸＨ、表示結果指定コマンド８ＣＸＸＨ、変動図柄指定コマンド８ＤＸＸＨ、さらには、第１保留記憶数指定コマンドＣ１ＸＸＨまたは第２保留記憶数指定コマンドＣ２ＸＸＨといった、４個の演出制御コマンドを連続して受信する場合がある。これに対し、図４８に示す設定例では、１２個のテストコマンドを連続して受信した場合に、受信したテストコマンドの組み合わせに応じた処理を実行可能になる。このように、検査処理を実行するために受信する複数のテストコマンドの組み合わせは、例えば図４１に示される遊技の進行に伴い受信する遊技用の演出制御コマンドよりも、多い個数のコマンドの組み合わせとして構成されている。したがって、電子部品の状態を検査する検査処理は、遊技用として受信する個数の演出制御コマンドでは実行されることがない。これにより、遊技の進行に伴い受信する遊技用の演出制御コマンドに基づいて、電子部品の状態を検査する検査処理が誤って実行されてしまうことを確実に防止して、適切な検査を行うことができる。また、例えば遊技の進行中などに誤って検査処理が実行される可能性を低下させるので、検査処理の誤った実行で遊技機が破損したと誤解されることによるトラブルを防止して、遊技の中断による遊技者の不利益を防ぎ、検査処理の信頼性を向上させることができる。
図４３に示されたシリアル通信回路６２ＡＫ１０７の受信レジスタは、１６バイトの領域で構成され、２バイト構成の演出制御コマンドを最大で８個まで格納可能である。これに対し、図４８（Ａ）〜（Ｄ）に示された受信順序に対応する複数のテストコマンドの組み合わせは、１２個のテストコマンドを用いて構成されている。このように、外部ＲＡＭチェック（ショート）、外部ＲＡＭチェック（ロング）、高負荷チェックといった検査処理を実行するために受信する複数のテストコマンドの組み合わせは、例えばシリアル通信回路６２ＡＫ１０７の受信レジスタといった、所定の受信コマンド格納部における記憶領域の容量よりも、データ量が多いコマンドの組み合わせとして構成されている。これに対し、遊技の進行中に特定の条件（例えば可変表示の開始）が成立したことに基づいて受信する演出制御コマンドの組み合わせは、受信コマンド格納部の記憶容量よりもデータ量が多くなることはない。このように、検査処理を実行するために受信する複数のテストコマンドの組み合わせは、所定の受信コマンド格納部の記憶容量よりもデータ量が多くなってもよい。これにより、遊技の進行中には受信することがない複数のテストコマンドの組み合わせであることが明確になり、遊技の進行中に電子部品の状態を検査する検査処理が誤って実行されてしまうことを確実に防止して、適切な検査を行うことができる。また、例えば遊技の進行中などに誤って検査処理が実行される可能性を低下させるので、検査処理の誤った実行で遊技機が破損したと誤解されることによるトラブルを防止して、遊技の中断による遊技者の不利益を防ぎ、検査処理の信頼性を向上させることができる。
図４２に示された検査用の演出制御コマンドのうちには、上位データ（ＭＯＤＥデータ）がＦ３Ｈ以外であり、複数のコマンドの組み合わせに応じた設定を可能にするものがある。例えばＲＴＣ値種別指定コマンドＦ１ＸＸＨは、ＲＴＣ値の種別を指定し、ＲＴＣ数値設定コマンドＦ２ＸＸＨは、ＲＴＣ値種別指定コマンドＦ１ＸＸＨにより指定されたＲＴＣ値の種別について、具体的な内容や数値を設定する。このように、図４８（Ａ）〜（Ｄ）に示された受信順序に対応する複数のテストコマンドの組み合わせの他にも、複数のコマンドの組み合わせに応じた処理を実行可能なものであってもよい。その一方で、ＲＴＣ値種別指定コマンドＦ１ＸＸＨおよびＲＴＣ数値設定コマンドＦ２ＸＸＨは、２個のコマンドの組み合わせにより、１のＲＴＣ値の種別に対応する内容や数値が設定可能になる。これに対し、図４８（Ａ）〜（Ｄ）に示された受信順序に対応する複数のテストコマンドの組み合わせは、１２個のコマンドの組み合わせにより、１の検査処理となるチェック処理などが実行可能になる。このように、電子部品の状態を検査する検査処理を実行するために受信する複数のテストコマンドの組み合わせは、複数のコマンドの組み合わせに応じた他の処理を実行する場合に受信する検査用の演出制御コマンドの組み合わせよりも、多い個数のコマンドの組み合わせとして構成され、検査処理に対応した組み合わせを構成する複数のテストコマンドをすべて正しい受信順序で受信した場合に、検査処理を実行することができる。したがって、電子部品の状態を検査する検査処理は、検査処理とは異なる種別の処理を実行する場合に受信する個数の演出制御コマンドでは実行されることがない。これにより、各種の設定や検査のために受信する検査用の演出制御コマンドに基づいて、電子部品の状態を検査する処理が誤って実行されてしまうことを確実に防止して、適切な検査を行うことができる。また、例えば電子部品の状態とは異なる検査や設定を行うときに誤って電子部品の状態を検査する検査処理が実行される可能性を低下させるので、検査処理の誤った実行により意図しない検査や設定が行われてしまうことを防止できる。
図４８（Ａ）に示す受信順序で複数のテストコマンドの組み合わせを受信した場合には、バックアップクリア処理が実行される。図４８（Ｂ）に示す受信順序で複数のテストコマンドの組み合わせを受信した場合には、外部ＲＡＭチェック（ショート）処理が実行される。図４８（Ｃ）に示す受信順序で複数のテストコマンドの組み合わせを受信した場合には、外部ＲＡＭチェック（ロング）処理が実行される。図４８（Ｄ）に示す受信順序で複数のテストコマンドの組み合わせを受信した場合には、高負荷チェック処理が実行される。このように、複数のテストコマンドの組み合わせとして、テストコマンドを受信する順番は複数種類がある。そして、外部ＲＡＭチェック（ショート）処理、外部ＲＡＭチェック（ロング）処理、高負荷チェック処理といった、検査処理として、複数のテストコマンドの組み合わせを受信した順番の種類に応じて異なる処理を実行することができる。また、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なる。これにより、電子部品の状態を検査する多様な検査処理を実行可能にして、適切な検査を行うことができる。
図４８（Ａ）〜（Ｄ）に示すような１２個のテストコマンドの組み合わせを所定順序で受信した場合に実行可能な処理には、外部ＲＡＭチェック（ショート）、外部ＲＡＭチェック（ロング）、高負荷チェックといった検査処理となるチェック処理の他に、バックアップクリア処理という初期化処理となるクリア処理が含まれている。このように、複数のテストコマンドの組み合わせを受信する順番が複数種類ある場合に、複数のテストコマンドの組み合わせを受信した順番の種類に応じて実行可能な処理には、電子部品の状態を検査する検査処理とは異なり、電子部品の状態を初期化する初期化処理が含まれていてもよい。また、電子部品の状態を初期化する初期化処理に限定されず、電子部品の状態を所定状態に設定する設定処理が含まれていてもよい。あるいは、電子部品の状態に関する決定処理や判定処理、その他、電子部品の状態を検査する検査処理とは異なる任意の処理が含まれていてもよい。したがって、複数のテストコマンドの組み合わせを受信した順番の種類に応じて、電子部品の状態を検査する検査処理とは異なる処理を実行可能であってもよい。
図４８（Ｅ）は、外部ＲＡＭチェック（ショート）、外部ＲＡＭチェック（ロング）の各処理について、実行時間の計測例を示している。図４８（Ｅ）に示すように、外部ＲＡＭチェック（ショート）処理が実行された場合には、その実行時間が約３秒となる。これに対し、外部ＲＡＭチェック（ロング）処理が実行された場合には、その実行時間が約９．５日となる。このように、複数のテストコマンドの組み合わせとして、テストコマンドを受信する順番が複数種類ある場合に、複数のテストコマンドの組み合わせを受信した順番の種類に応じて、検査処理の実行時間が異なる場合がある。外部ＲＡＭチェック（ショート）処理と外部ＲＡＭチェック（ロング）処理は、いずれも外部ＲＡＭ６２ＡＫ１２１を対象とする検査処理である。したがって、共通の電子部品を対象として状態を検査する検査処理が実行される場合であっても、複数のテストコマンドの組み合わせに応じて、検査時間の実行時間が異なる場合がある。例えばパチンコ遊技機１の工場出荷前には、多数の検査対象となる遊技機を短期間のうちに検査を完了することが必要になる場合がある。これに対し、パチンコ遊技機１を遊技場から回収してリユースしたり修理したりするときには、個別の遊技機を詳細に検査することが必要となる場合がある。そこで、複数のテストコマンドの組み合わせに応じて、実行時間が異なる検査処理を実行可能にする。これにより、検査を行う遊技機の状況に応じて、電子部品の状態を検査する多様な検査処理を実行可能にして、適切な検査を行うことができる。
高負荷チェック処理の実行時間は、外部ＲＡＭチェック（ショート）、外部ＲＡＭチェック（ロング）の各処理とは異なる実行時間であればよい。例えば高負荷チェック処理の実行時間は、演出制御用マイクロコンピュータ６２ＡＫ１００が処理を実行する環境やチェック用プログラム、チェック用データの内容などに応じて変化してもよい。このように、外部ＲＡＭチェック（ショート）、外部ＲＡＭチェック（ロング）、高負荷チェック処理といった複数種類のチェック処理には、外部ＲＡＭチェック（ショート）や外部ＲＡＭチェック（ロング）の各処理といった、実行時間が一定の時間となるチェック処理と、高負荷チェック処理といった、実行時間が変化する時間となるチェック処理とが含まれてもよい。なお、実行時間が一定の時間となるチェック処理と、実行時間が変化する時間となるチェック処理との組み合わせは、任意に変更が可能である。
図４９は、検査処理となるチェック処理の実行に対応した画面表示の設定例を示している。図４８に示された複数のテストコマンドの受診順序に対応して、外部ＲＡＭチェック（ショート）処理や外部ＲＡＭチェック（ロング）処理といった外部ＲＡＭチェック処理、あるいは、高負荷チェック処理といった、検査処理となる各種のチェック処理が実行される場合には、画像表示装置５の画面表示として、各チェック処理の実行状況に応じた表示が行われる。外部ＲＡＭチェック処理が実行される場合には、図４９（Ａ）に示すように、画像表示装置５の画面表示色が、チェック処理の実行状況や実行結果に応じて異なる表示色に設定される。高負荷チェック処理が実行される場合には、図４９（Ｂ）に示すように、画像表示装置５の画面表示内容が、チェック処理の実行状況や実行結果に応じて異なる表示内容に設定される。
図４９（Ａ）に示す設定例では、外部ＲＡＭチェック処理の実行中であるチェック実行中に対応して、画像表示装置５の画面表示色を緑色で点滅させるように設定される。また、外部ＲＡＭチェック処理が正常に実行されて終了したチェック完了（ＯＫ）に対応して、画像表示装置５の画面表示色が青色に設定される。外部ＲＡＭチェック処理の実行中にエラーが発生した場合のエラー発生に対応して、画像表示装置５の画面表示色が赤色に設定される。このように、外部ＲＡＭチェック処理の実行状況や実行結果に応じて、画像表示装置５の画面表示色が異なる表示色に設定される。これにより、検査処理となるチェック処理の実行状況や実行結果を認識しやすく報知して、適切な検査を行うことができる。
図４９（Ｂ）に示す設定例では、高負荷チェック処理の実行中であるチェック実行中に対応して、画像表示装置５の表示画面を、チェック用データ処理画面に設定する。チェック用データ処理画面は、例えば予め用意された背景画像とともに演出画像や飾り図柄が表示され、飾り図柄の一部または全部を使用して表示フレーム数に対応したフレームカウント値が表示されてもよい。また、チェック用データ処理画面では、処理負荷の増減に対応して表示量が増減するグラフ表示が行われてもよい。また、高負荷チェック処理が正常に実行されて終了したチェック完了（ＯＫ）に対応して、画像表示装置５の表示画面を、完了報知画面に設定する。完了報知画面は、高負荷チェック処理の正常終了を報知する画面として、予め用意されていればよい。高負荷チェック処理の実行中にエラーが発生した場合のエラー発生に対応して、画像表示装置５の表示画面における上半分の表示色が赤色に設定される。この場合には、例えばチェック用データ処理画面における上半分の表示色を、所定の透明度（５０％など）で赤色に設定すればよい。このように、高負荷チェック処理の実行状況や実行結果に応じて、画像表示装置５の画面表示内容が異なる表示内容に設定される。これにより、検査処理となるチェック処理の実行状況や実行結果を認識しやすく報知して、適切な検査を行うことができる。
図４９（Ａ）に示す画面表示色や図４９（Ｂ）に示す画面表示内容は、図４５に示された初期化処理のステップ６２ＡＫＳ１２にて記憶されたディスプレイ情報に基づき、ステップ６２ＡＫＳ１３でのディスプレイ初期化設定により、行うことができる。したがって、検査処理となるチェック処理の実行状況や実行結果を報知するときには、遊技の進行に伴う表示の設定と共通の設定により表示が可能である。これにより、検査処理となるチェック処理を実行するために特別の設定を用意する必要がなく、検査処理のプログラム容量が増大することを防止して、適切な検査を行うことができる。
図５０は、検査処理となるチェック処理を実行するために用意されたチェック用プログラムやチェック用データの使用例を示している。このうち、図５０（Ａ）は外部ＲＡＭチェック処理の場合を示し、図５０（Ｂ）は高負荷チェック処理の場合を示している。外部ＲＡＭチェック処理や高負荷チェック処理を実行するためのチェック用プログラムは、通常の遊技用として使用される外部ＲＯＭ６２ＡＫ１２０に予め記憶されたシステムプログラム内に含まれている。その一方で、外部ＲＡＭチェック処理や高負荷チェック処理を実行するためのチェック用プログラムは、パチンコ遊技機１による遊技が行われる通常の動作状態において、実行されないまたは実行されにくいように設定されている。
図５０（Ａ）に示す外部ＲＡＭチェック処理の場合には、例えば外部ＲＯＭ６２ＡＫ１２０の所定領域に予め記憶されたシステムプログラム内のチェック用プログラムが、演出制御用マイクロコンピュータ６２ＡＫ１００のＣＰＵ６２ＡＫ１０１などによって読み出される。このとき読み出されたチェック用プログラムに従って外部ＲＡＭチェック処理が実行される。また、外部ＲＯＭ６２ＡＫ１２０のシステムプログラム内から読み出されたチェック用データなどを用いて、外部ＲＡＭ６２ＡＫ１２１に対するデータの書込や読出を行うチェック用書込読出処理が実行される。
図５０（Ｂ）に示す高負荷チェック処理の場合には、例えば外部ＲＯＭ６２ＡＫ１２０の所定領域に予め記憶されたシステムプログラム内のチェック用プログラムが、演出制御用マイクロコンピュータ６２ＡＫ１００のＣＰＵ６２ＡＫ１０１などによって読み出される。このとき読み出されたチェック用プログラムに従って高負荷チェック処理が実行される。高負荷チェック処理では、例えば演出制御用マイクロコンピュータ６２ＡＫ１００に内蔵されたＶＤＰ６２ＡＫ１１０を用いて、画像処理に関する処理負荷を高めた場合の動作確認などが行われる。この高負荷チェック処理が実行される場合には、ＣＧＲＯＭ６２ＡＫ１２２として、通常の遊技用として使用される画像データを記憶した画像データメモリとは異なり、検査用として使用される画像データを記憶した画像データメモリが装着される。演出制御用マイクロコンピュータ６２ＡＫ１００では、例えばＣＰＵ６２ＡＫ１０１やＶＤＰ６２ＡＫ１１０などにより、チェック用データの一部を外部ＲＯＭ６２ＡＫ１２０のシステムプログラム内から読み出し、チェック用データの他の一部をＣＧＲＯＭ６２ＡＫ１２２から読み出す。なお、検査用となるＣＧＲＯＭ６２ＡＫ１２２が装着されない場合には、例えば外部ＲＯＭ６２ＡＫ１２０から読み出したチェック用データを用いて、検査用となるＣＧＲＯＭ６２ＡＫ１２２が装着された場合よりも簡易なチェック処理が実行されてもよい。
図５０（Ａ）に示すように、外部ＲＡＭチェック処理は、状態を検査する対象となる外部ＲＡＭ６２ＡＫ１２１を除き、チェック用プログラムとチェック用データが予め記憶された外部ＲＯＭ６２ＡＫ１２０が演出制御基板１２に搭載されている場合に、電子部品である外部ＲＡＭ６２ＡＫ１２１の状態を検査することができる。また、図５０（Ｂ）に示す高負荷チェック処理の場合でも、少なくともチェック用プログラムと一部のチェック用データが予め記憶された外部ＲＯＭ６２ＡＫ１２０が演出制御基板１２に搭載されていれば、電子部品である演出制御用マイクロコンピュータ６２ＡＫ１００などの状態を検査することができる。演出制御基板１２には、例えば外部ＲＯＭ６２ＡＫ１２０やＣＧＲＯＭ６２ＡＫ１２２といった、複数の半導体メモリなどによる記憶回路を搭載可能であり、これら複数の記憶回路のうち、例えば外部ＲＯＭ６２ＡＫ１２０といった１の記憶回路が搭載されている場合に、電子部品の状態を検査する検査処理を実行可能である。これにより、検査処理を実行するための構成が複雑になることを防止して、電子部品の適切な検査が可能になる。また、パチンコ遊技機１の製造者とは異なる第三者が電子部品の状態を検査する場合でも、簡単な構成で再現性が高い検査を実行することができ、電子部品の適切な検査が可能になる。検査処理を実行するためのチェック用プログラムは、通常の遊技用として使用される外部ＲＯＭ６２ＡＫ１２０に予め記憶されたシステムプログラム内に含まれているので、パチンコ遊技機１が出荷される場合と近い状況で、電子部品の状態を検査することができ、検査処理の信頼性を向上させて、電子部品の適切な検査が可能になる。
（特徴部６４ＡＫに関する説明）
図５１〜図５４は、本実施形態の特徴部６４ＡＫに関し、外部ＲＡＭチェック処理の一例を示すフローチャートである。これらの外部ＲＡＭチェック処理は、図４８（Ｂ）または図４８（Ｃ）に示された複数のテストコマンドの組み合わせを受信した場合の受信順序に対応して、図４７に示されたコマンド解析処理のステップ６２ＡＫＳ４９による設定に基づいて実行可能となる。また、これらの外部ＲＡＭチェック処理は、例えば図４８（Ｂ）に示した受信順序で複数のテストコマンドを受信した場合に対応する外部ＲＡＭチェック（ショート）の処理や、図４８（Ｃ）に示した受信順序で複数のテストコマンドを受信した場合に対応する外部ＲＡＭチェック（ロング）の処理として、図５１〜図５４に示す処理のうち、いずれかの処理を選択的に、あるいは、一部または全部の処理を組み合わせて、実行可能であればよい。例えば図４８（Ｂ）に示された受信順序に対応する外部ＲＡＭチェック（ショート）処理では、図５１〜図５４に示された外部ＲＡＭチェック処理の一部が実行される。これに対し、図４８（Ｃ）に示された受信順序に対応する外部ＲＡＭチェック（ロング）処理では、図５１〜図５４に示された外部ＲＡＭチェック処理の全部が実行される。図４７に示されたコマンド解析処理では、ステップ６２ＡＫＳ４９によりチェック処理の開始設定を行う場合に、ステップ６２ＡＫＳ４８により割込禁止とする設定を行う。したがって、図５１〜図５４に示した外部ＲＡＭチェック処理の一部または全部が実行される場合には、割込の発生に基づく他の処理を実行しない割込禁止の状態になる。例えば、外部ＲＡＭチェック処理の実行中は、シリアル受信割込の発生に基づく図４６（Ｂ）に示された受け渡し用バッファ転送処理を実行しない。このように、外部ＲＡＭ６２ＡＫ１２１といった電子部品の状態を検査する検査処理の実行中は、他の処理を実行しない。これにより、検査処理となるチェック処理を確実に実行して信頼性を向上させ、適切な検査を行うことができる。
図４７に示されたコマンド解析処理のステップ６２ＡＫＳ４３にて、ステップ６２ＡＫＳ４２による読出データがＦ３Ｈ以外であると判定された場合には、ステップ６２ＡＫＳ４８による割込禁止の設定が行われることなく、ステップ６２ＡＫＳ５０にてコマンド受信時の設定が行われる。したがって、図４８（Ａ）〜（Ｄ）に示された受信順序で複数のテストコマンドの組み合わせを受信した場合とは異なり、例えば図４１に示された遊技の進行に伴い送信される遊技用の演出制御コマンドを受信した場合や、図４２に示された検査用の演出制御コマンドのうち上位データ（ＭＯＤＥデータ）がＦ３Ｈ以外のコマンドを受信した場合には、受信コマンドに応じた処理の実行中に、他の処理を実行する場合がある。例えば黒画面表示コマンドＦ０００Ｈや、ＲＯＭチェック画面コマンドＦ００５Ｈ、赤表示コマンドＦ０２０Ｈ、緑表示コマンドＦ０２１Ｈ、青表示コマンドＦ０２２Ｈ、白表示コマンドＦ０２３Ｈ、黒表示コマンドＦ０２４Ｈのいずれかに応じた画面表示の実行中に、図４１に示された遊技用の演出制御コマンドのいずれかを受信した場合には、実行中の画面表示を終了して、新たに受信した演出制御コマンドに応じた処理が実行されるようにしてもよい。
図５１は、外部ＲＡＭチェック処理の一例として、アドレスデータ方式による処理内容を示すフローチャートである。アドレスデータ方式による外部ＲＡＭチェック処理は、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスから、検査処理の対象範囲となる記憶領域に対し、外部ＲＡＭ６２ＡＫ１２１のアドレスに対応する値をデータとして書き込む。その後、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスから、検査処理の対象範囲となる記憶領域について、外部ＲＡＭ６２ＡＫ１２１のアドレスに対応する値を読み出すことができたかの照合を行う。そして、アドレスに対応する値と読出データとに相違があれば、エラーが発生したことを検出する。図５１に示すアドレスデータ方式の外部ＲＡＭチェック処理では、まず、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスを、書込アドレスに設定する（ステップ６４ＡＫＳ０１）。ステップ６４ＡＫＳ０１では、例えば検査用ポインタに外部ＲＡＭ６２ＡＫ１２１の先頭アドレス値を格納すればよい。これにより、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスから、データの書込を可能にする。
その後、アドレス値をデータとして書込アドレスに書き込む（ステップ６４ＡＫＳ０２）。このときには、検査処理の対象範囲について、データの書込が完了したか否かを判定する（ステップ６４ＡＫＳ０３）。ステップ６４ＡＫＳ０３にてデータの書込が完了していない場合には（ステップ６４ＡＫＳ０３；Ｎｏ）、書込アドレスの増加更新を行う（ステップ６４ＡＫＳ０４）。ステップ６４ＡＫＳ０４では、例えば検査用ポインタに格納された書込アドレス値を１加算（インクリメント）するように更新すればよい。続いて、チェック中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を行ってから（ステップ６４ＡＫＳ０４Ａ）、ステップ６４ＡＫＳ０２に戻って、新たな書込アドレスに対するデータの書込を継続する。ステップ６４ＡＫＳ０４Ａでは、外部ＲＡＭ６２ＡＫ１２１のチェック処理を実行中であるチェック中に対応して、ウォッチドッグタイマ６２ＡＫ１０４の監視時間が経過するより前に、ウォッチドッグタイマ６２ＡＫ１０４をクリアして、計測時間を初期化することでリスタートさせればよい。ステップ６４ＡＫＳ０３にてデータの書込が完了した場合には（ステップ６４ＡＫＳ０３；Ｙｅｓ）、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスを、読出アドレスに設定する（ステップ６４ＡＫＳ０５）。ステップ６４ＡＫＳ０５では、例えば検査用ポインタに外部ＲＡＭ６２ＡＫ１２１の先頭アドレス値を格納すればよい。これにより、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスから、データの読出を可能にする。
次に、外部ＲＡＭ６２ＡＫ１２１における読出アドレスの記憶データを読み出す（ステップ６４ＡＫＳ０６）。そして、ステップ６４ＡＫＳ０６による読出データの照合チェックを行う（ステップ６４ＡＫＳ０７）。ステップ６４ＡＫＳ０７では、例えばステップ６４ＡＫＳ０６による読出データと、検査用ポインタの格納データにより特定される外部ＲＡＭ６２ＡＫ１２１のアドレス値とを比較し、両者が合致した場合にチェック結果が正常であることを特定すればよい。こうして、チェック結果が正常であったか否かを判定する（ステップ６４ＡＫＳ０８）。ステップ６４ＡＫＳ０８にてチェック結果に異常がある場合には（ステップ６４ＡＫＳ０８；Ｎｏ）、エラー時設定を行う（ステップ６４ＡＫＳ０９）。ステップ６４ＡＫＳ０９では、例えば図４９（Ａ）に示すような外部ＲＡＭチェック処理の実行状態におけるエラー発生に対応して、画像表示装置５の画面表示色が赤色に設定される。
ステップ６４ＡＫＳ０８にてチェック結果が正常であった場合には（ステップ６４ＡＫＳ０８；Ｙｅｓ）、検査処理の対象範囲について、チェックが完了したか否かを判定する（ステップ６４ＡＫＳ１０）。ステップ６４ＡＫＳ１０にてチェックが完了していない場合には（ステップ６４ＡＫＳ１０；Ｎｏ）、読出アドレスの増加更新を行う（ステップ６４ＡＫＳ１１）。ステップ６４ＡＫＳ１１では、例えば検査用ポインタに格納された読出アドレス値を１加算（インクリメント）するように更新すればよい。続いて、ステップ６４ＡＫＳ０４Ａと同様に、チェック中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を行ってから（ステップ６４ＡＫＳ１１Ａ）、ステップ６４ＡＫＳ０６に戻り、読出データの検査などを繰り返す。
ステップ６４ＡＫＳ１０にて対象範囲のチェックが完了した場合には（ステップ６４ＡＫＳ１０；Ｙｅｓ）、チェック完了時設定を行う（ステップ６４ＡＫＳ１２）。ステップ６４ＡＫＳ１２では、例えば図４９（Ａ）に示すような外部ＲＡＭチェック処理の実行状態におけるチェック完了（ＯＫ）に対応して、画像表示装置５の画面表示色が青色に設定される。
ステップ６４ＡＫＳ０９にてエラー時設定を行った後には、ステップ６４ＡＫＳ０９Ａにて待機中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を繰り返し行うループ処理に入る。ステップ６４ＡＫＳ１２にてチェック完了時設定を行った後には、ステップ６４ＡＫＳ１２Ａにて待機中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を繰り返し行うループ処理に入る。これらのループ処理に入ることで、エラー時設定やチェック完了時設定に応じた表示などを行うときに、ウォッチドッグタイマ６２ＡＫ１０４のタイムアウトによるリセットの発生を防止して、エラー発生やチェック完了を継続して報知することができる。外部ＲＡＭチェック処理の実行中は、他の処理を実行しないので、エラー時設定やチェック完了時設定に応じた表示などが実行されているときには、システムリセットや電源再投入などによりパチンコ遊技機１を再起動させればよい。
図５２は、外部ＲＡＭチェック処理の他の一例として、選択データ方式による処理内容を示すフローチャートである。選択データ方式による外部ＲＡＭチェック処理は、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスから、検査処理の対象範囲となる記憶領域に対し、選択データを用いた書込と読出の検査を行う。選択データは、予め用意された比較データテーブルのテーブルデータから選択される。比較データテーブルから読み込んだ選択データは、外部ＲＡＭ６２ＡＫ１２１における１ブロック分の記憶領域ごとに書込と読出が行われ、書込時と読出時のデータ照合を行う。そして、書込データと読出データとに相違があれば、エラーが発生したことを検出する。図５２に示す選択データ方式の外部ＲＡＭチェック処理では、まず、外部ＲＡＭ６２ＡＫ１２１におけるチェック対象ブロックの初期設定を行う（ステップ６４ＡＫＳ２１）。ステップ６４ＡＫＳ２１では、チェック処理の対象範囲における先頭アドレスを含んだ１ブロック分の記憶領域を、チェック対象ブロックとして設定すればよい。例えば、内部ＲＡＭ６２ＡＫ１０３の所定領域に設けられたチェック対象バッファに、チェック対象ブロックのブロック番号に対応する値が格納されてもよい。これにより、チェック処理の対象範囲における先頭アドレスを含んだ１ブロック分の記憶領域から、選択データを用いた書込と読出の検査を可能にする。
その後、比較データテーブルの選択データを決定する（ステップ６４ＡＫＳ２２）。例えば、比較データテーブルにおいて、先頭のテーブルデータから順番に、選択データとして決定されればよい。続いて、選択データを用いた１ブロックチェックを実行する（ステップ６４ＡＫＳ２３）。ステップ６４ＡＫＳ２３では、例えばチェック対象ブロックの先頭アドレスから最終アドレスへと向かう順番で、選択データの書込と読出を行い、書込データと読出データとを比較して、両者が合致した場合にチェック結果が正常であることを特定すればよい。こうして、チェック結果が正常であったか否かを判定する（ステップ６４ＡＫＳ２４）。ステップ６４ＡＫＳ２４にてチェック結果に異常がある場合には（ステップ６４ＡＫＳ２４；Ｎｏ）、エラー時設定を行う（ステップ６４ＡＫＳ２５）。ステップ６４ＡＫＳ２５では、例えば図４９（Ａ）に示すような外部ＲＡＭチェック処理の実行状態におけるエラー発生に対応して、画像表示装置５の画面表示色が赤色に設定される。
ステップ６４ＡＫＳ２４にてチェック結果が正常であった場合には（ステップ６４ＡＫＳ２４；Ｙｅｓ）、チェック中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を行う（ステップ６４ＡＫＳ２４Ａ）。そして、比較データテーブルにおける最終の選択データであるか否かを判定する（ステップ６４ＡＫＳ２６）。ステップ６４ＡＫＳ２６にて最終の選択データではない場合には（ステップ６４ＡＫＳ２６；Ｎｏ）、ステップ６４ＡＫＳ２２に戻り、新たな選択データに基づく検査を行う。一方、ステップ６４ＡＫＳ２６にて最終の選択データであると判定した場合には（ステップ６４ＡＫＳ２６；Ｙｅｓ）、検査処理の対象範囲について、チェックが完了したか否かを判定する（ステップ６４ＡＫＳ２７）。ステップ６４ＡＫＳ２７にてチェックが完了していない場合には（ステップ６４ＡＫＳ２７；Ｎｏ）、チェック対象ブロックの更新設定を行ってから（ステップ６４ＡＫＳ２８）、ステップ６４ＡＫＳ２２に戻り、選択データを用いた１ブロックチェックなどを繰り返す。ステップ６４ＡＫＳ２８では、例えばチェック対象バッファの格納値を１加算（インクリメント）するように更新すればよい。
ステップ６４ＡＫＳ２７にて対象範囲のチェックが完了した場合には（ステップ６４ＡＫＳ２７；Ｙｅｓ）、チェック完了時設定を行う（ステップ６４ＡＫＳ２９）。ステップ６４ＡＫＳ２９では、例えば図４９（Ａ）に示すような外部ＲＡＭチェック処理の実行状態におけるチェック完了（ＯＫ）に対応して、画像表示装置５の画面表示色が青色に設定される。
ステップ６４ＡＫＳ２５にてエラー時設定を行った後には、ステップ６４ＡＫＳ２５Ａにて待機中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を繰り返し行うループ処理に入る。ステップ６４ＡＫＳ２９にてチェック完了時設定を行った後には、ステップ６４ＡＫＳ２９Ａにて待機中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を繰り返し行うループ処理に入る。これらのループ処理に入ることで、エラー時設定やチェック完了時設定に応じた表示などを行うときに、ウォッチドッグタイマ６２ＡＫ１０４のタイムアウトによるリセットの発生を防止して、エラー発生やチェック完了を継続して報知することができる。外部ＲＡＭチェック処理の実行中は、他の処理を実行しないので、エラー時設定やチェック完了時設定に応じた表示などが実行されているときには、システムリセットや電源再投入などによりパチンコ遊技機１を再起動させればよい。
図５３は、外部ＲＡＭチェック処理の他の一例として、ランダムデータ方式による処理内容の一例を示すフローチャートである。ランダムデータ方式による外部ＲＡＭチェック処理は、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスから、検査処理の対象範囲となる記憶領域に対し、ランダムデータを用いた書込と読出の検査を行う。ランダムデータは、外部ＲＡＭチェック処理の開始時に作成されるランダムデータテーブルのテーブルデータから選択される。ランダムデータテーブルから読み込んだランダムデータは、外部ＲＡＭ６２ＡＫ１２１における１ブロック分の記憶領域ごとに書込と読出が行われ、書込時と読出時のデータ照合を行う。１ブロック分の記憶領域に対する書込と読出の検査は、予め設定された繰り返し回数に達するまで、繰り返し実行される。そして、書込データと読出データとに相違があれば、エラーが発生したことを検出する。図５３に示すランダムデータ方式の外部ＲＡＭチェック処理では、まず、ランダムデータテーブルを作成する（ステップ６４ＡＫＳ４１）。ランダムデータテーブルは、例えば内部ＲＡＭ６２ＡＫ１０３の所定領域に設けられ、演出制御用マイクロコンピュータ６２ＡＫ１００に内蔵または外付された乱数回路やシステムカウンタ、あるいは、内部ＲＡＭ６２ＡＫ１０３に設けられたランダムカウンタを用いて、生成されたランダム値を所定個数まで抽出して格納することにより作成すればよい。
ステップ６４ＡＫＳ４１に続いて、外部ＲＡＭ６２ＡＫ１２１におけるチェック対象ブロックの初期設定を行う（ステップ６４ＡＫＳ４２）。ステップ６４ＡＫＳ４２では、チェック処理の対象範囲における先頭アドレスを含んだ１ブロック分の記憶領域を、チェック対象ブロックとして設定すればよい。例えば、内部ＲＡＭ６２ＡＫ１０３の所定領域に設けられたチェック対象バッファに、チェック対象ブロックのブロック番号に対応する値が格納されてもよい。これにより、チェック処理の対象範囲における先頭アドレスを含んだ１ブロック分の記憶領域から、選択データを用いた書込と読出の検査を可能にする。
その後、ランダムデータテーブルのテーブルデータを用いた１ブロックチェックを実行する（ステップ６４ＡＫＳ４３）。ステップ６４ＡＫＳ４３では、例えばランダムデータテーブルにおいて、先頭のテーブルデータから順番に、あるいは、任意のテーブルデータをランダムに、使用データとして決定すればよい。こうして使用データを決定するごとに、チェック対象ブロックの先頭アドレスから最終アドレスへと向かう順番で、使用データの書込と読出を行い、書込データと読出データとを比較して、両者が合致した場合にチェック結果が正常であることを特定すればよい。これにより、チェック結果が正常であったか否かを判定する（ステップ６４ＡＫＳ４４）。ステップ６４ＡＫＳ４４にてチェック結果に異常がある場合には（ステップ６４ＡＫＳ４４；Ｎｏ）、エラー時設定を行う（ステップ６４ＡＫＳ４５）。ステップ６４ＡＫＳ４５では、例えば図４９（Ａ）に示すような外部ＲＡＭチェック処理の実行状態におけるエラー発生に対応して、画像表示装置５の画面表示色が赤色に設定される。
ステップ６４ＡＫＳ４４にてチェック結果が正常であった場合には（ステップ６４ＡＫＳ４４；Ｙｅｓ）、チェック中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を行う（ステップ６４ＡＫＳ４４Ａ）。そして、予め設定された繰り返し回数に対応する繰り返しチェックが完了したか否かを判定する（ステップ６４ＡＫＳ４６）。ステップ６４ＡＫＳ４６にて繰り返しチェックが完了していない場合には（ステップ６４ＡＫＳ４６；Ｎｏ）、ステップ６４ＡＫＳ４３に戻り、同一のチェック対象ブロックに対する検査を繰り返し実行する。一方、ステップ６４ＡＫＳ４６にて繰り返しチェックが完了した場合には（ステップ６４ＡＫＳ４６；Ｙｅｓ）、検査処理の対象範囲について、チェックが完了したか否かを判定する（ステップ６４ＡＫＳ４７）。ステップ６４ＡＫＳ４７にてチェックが完了していない場合には（ステップ６４ＡＫＳ４７；Ｎｏ）、チェック対象ブロックの更新設定を行ってから（ステップ６４ＡＫＳ４８）、ステップ６４ＡＫＳ４３に戻り、新たなチェック対象ブロックに対する検査を行う。ステップ６４ＡＫＳ４８では、例えばチェック対象バッファの格納値を１加算（インクリメント）するように更新すればよい。
ステップ６４ＡＫＳ４７にてチェックが完了した場合には（ステップ６４ＡＫＳ４７；Ｙｅｓ）、チェック完了時設定を行う（ステップ６４ＡＫＳ４９）。ステップ６４ＡＫＳ４９では、例えば図４９（Ａ）に示すような外部ＲＡＭチェック処理の実行状態におけるチェック完了（ＯＫ）に対応して、画像表示装置５の画面表示色が青色に設定される。
ステップ６４ＡＫＳ４５にてエラー時設定を行った後には、ステップ６４ＡＫＳ４５Ａにて待機中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を繰り返し行うループ処理に入る。ステップ６４ＡＫＳ４９にてチェック完了時設定を行った後には、ステップ６４ＡＫＳ４９Ａにて待機中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を繰り返し行うループ処理に入る。これらのループ処理に入ることで、エラー時設定やチェック完了時設定に応じた表示などを行うときに、ウォッチドッグタイマ６２ＡＫ１０４のタイムアウトによるリセットの発生を防止して、エラー発生やチェック完了を継続して報知することができる。外部ＲＡＭチェック処理の実行中は、他の処理を実行しないので、エラー時設定やチェック完了時設定に応じた表示などが実行されているときには、システムリセットや電源再投入などによりパチンコ遊技機１を再起動させればよい。
図５４は、外部ＲＡＭチェック処理の他の一例として、ランダムアドレス方式による処理内容を示すフローチャートである。ランダムアドレス方式による外部ＲＡＭチェック処理は、外部ＲＡＭ６２ＡＫ１２１にて、検査処理の対象範囲に含まれるチェックアドレスの記憶領域に対し、ランダムデータを用いた書込と読出の検査を行う。ランダムデータは、外部ＲＡＭチェック処理の開始時に作成されるランダムデータテーブルのテーブルデータから選択される。ランダムデータテーブルから読み込んだランダムデータは、外部ＲＡＭ６２ＡＫ１２１におけるチェックアドレスの記憶領域に書込と読出が行われ、書込時と読出時のデータ照合を行う。チェックアドレスは、使用されたランダムデータを用いて、検査処理の対象範囲のうちで更新される。ランダムデータテーブルに格納されたランダムデータをすべて用いた書込と読出の検査を１周分とし、予め設定された繰り返し回数に達するまで、ランダムデータを用いた書込と読出の検査が繰り返し実行される。そして、書込データと読出データとに相違があれば、エラーが発生したことを検出する。図５４に示すランダムアドレス方式の外部ＲＡＭチェック処理では、まず、ランダムデータテーブルを作成する（ステップ６４ＡＫＳ６１）。ステップ６４ＡＫＳ６１では、図５３に示されたステップ６４ＡＫＳ４１と同様に、ランダムデータテーブルを作成すればよい。
その後、外部ＲＡＭ６２ＡＫ１２１にて書込および読出の検査を行う記憶領域のアドレスであるチェックアドレスを決定する（ステップ６４ＡＫＳ６２）。ステップ６４ＡＫＳ６２では、例えばチェック対象ポインタの格納値にランダムデータを加算することなどにより、検査処理の対象範囲に含まれるチェックアドレスを決定すればよい。外部ＲＡＭチェック処理にて最初にステップ６４ＡＫＳ６２が実行される場合のように、ランダムデータの選択が行われていない場合には、検査処理の対象範囲における先頭アドレスに対応する値を、チェック対象ポインタに格納すればよい。続いて、ランダムデータテーブルの選択データを決定する（ステップ６４ＡＫＳ６３）。例えば、ランダムデータテーブルにおいて、先頭のテーブルデータから順番に、選択データとして決定されればよい。続いて、選択データを用いた１アドレスチェックを実行する（ステップ６４ＡＫＳ６４）。ステップ６４ＡＫＳ６４では、例えばチェック対象ポインタの格納値に対応するアドレスの記憶領域に対し、選択データの書込と読出を行い、書込データと読出データとを比較して、両者が合致した場合にチェック結果が正常であることを特定すればよい。こうして、チェック結果が正常であったか否かを判定する（ステップ６４ＡＫＳ６５）。ステップ６４ＡＫＳ６５にてチェック結果に異常がある場合には（ステップ６４ＡＫＳ６５；Ｎｏ）、エラー時設定を行う（ステップ６４ＡＫＳ６６）。ステップ６４ＡＫＳ６６では、例えば図４９（Ａ）に示すような外部ＲＡＭチェック処理の実行状態におけるエラー発生に対応して、画像表示装置５の画面表示色が赤色に設定される。
ステップ６４ＡＫＳ６５にてチェック結果が正常であった場合には（ステップ６４ＡＫＳ６５；Ｙｅｓ）、チェック中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を行う（ステップ６４ＡＫＳ６５Ａ）。そして、ランダムデータテーブルにおける最終の選択データであるか否かを判定する（ステップ６４ＡＫＳ６７）。ステップ６４ＡＫＳ６７にて最終の選択データではない場合には（ステップ６４ＡＫＳ６７；Ｎｏ）、ステップ６４ＡＫＳ６２に戻り、選択データとなったランダムデータを用いて新たなチェックアドレスを決定し、新たな選択データに基づく検査を行う。一方、ステップ６４ＡＫＳ６７にて最終の選択データであると判定した場合には（ステップ６４ＡＫＳ６７；Ｙｅｓ）、予め設定された繰り返し回数に対応する繰り返しチェックが完了したか否かを判定する（ステップ６４ＡＫＳ６８）。ステップ６４ＡＫＳ６８にて繰り返しチェックが完了していない場合には（ステップ６４ＡＫＳ６８；Ｎｏ）、ランダムデータテーブルにおける選択データの決定を初期化してから（ステップ６４ＡＫＳ６９）、ステップ６４ＡＫＳ６２に戻る。これにより、繰り返し回数に達するまで、ランダムデータを用いた書込と読出の検査が繰り返し実行される。
ステップ６４ＡＫＳ６８にて繰り返しチェックが完了した場合には（ステップ６４ＡＫＳ６８；Ｙｅｓ）、チェック完了時設定を行う（ステップ６４ＡＫＳ６９）。ステップ６４ＡＫＳ６９では、例えば図４９（Ａ）に示すような外部ＲＡＭチェック処理の実行状態におけるチェック完了（ＯＫ）に対応して、画像表示装置５の画面表示色が青色に設定される。
ステップ６４ＡＫＳ６６にてエラー時設定を行った後には、ステップ６４ＡＫＳ６６Ａにて待機中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を繰り返し行うループ処理に入る。ステップ６４ＡＫＳ６９にてチェック完了時設定を行った後には、ステップ６４ＡＫＳ６９Ａにて待機中におけるウォッチドッグタイマ６２ＡＫ１０４のクリア設定を繰り返し行うループ処理に入る。これらのループ処理に入ることで、エラー時設定やチェック完了時設定に応じた表示などを行うときに、ウォッチドッグタイマ６２ＡＫ１０４のタイムアウトによるリセットの発生を防止して、エラー発生やチェック完了を継続して報知することができる。外部ＲＡＭチェック処理の実行中は、他の処理を実行しないので、エラー時設定やチェック完了時設定に応じた表示などが実行されているときには、システムリセットや電源再投入などによりパチンコ遊技機１を再起動させればよい。
図５５および図５６は、図５１〜図５４に示された各種方式による外部ＲＡＭチェック処理の実行例を示している。図５５（Ａ）は、図５１のアドレスデータ方式による外部ＲＡＭチェック処理が実行される場合を示している。図５５（Ｂ）は、図５２の選択データ方式による外部ＲＡＭチェック処理が実行される場合を示している。図５６（Ａ）は、図５３のランダムデータ方式による外部ＲＡＭチェック処理が実行される場合を示している。図５６（Ｂ）は、図５４のランダムアドレス方式による外部ＲＡＭチェック処理が実行される場合を示している。
アドレスデータ方式の外部ＲＡＭチェック処理が実行される場合には、図５５（Ａ）に示すように、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスから、検査処理の対象範囲となる記憶領域に対し、各記憶領域のアドレスに対応する値を記憶データとして書き込む。このときには、図５１に示すステップ６４ＡＫＳ０２にてアドレス値をデータとした書込が行われ、対象範囲の書込が完了するまで、ステップ６４ＡＫＳ０４にて書込アドレスが増加更新されながら、データ書込が繰り返される。そして、対象範囲の書込が完了すると、外部ＲＡＭ６２ＡＫ１２１の先頭アドレスから、検査処理の対象範囲となる記憶領域に対し、各記憶領域の記憶データを読み出す。このときには、図５１に示すステップ６４ＡＫＳ０６にて記憶データの読出が行われ、ステップ６４ＡＫＳ０７にて読出データの照合チェックが行われる。照合チェックの結果に異常があれば、ステップ６４ＡＫＳ０９にてエラー時設定が行われる。照合チェックの結果が正常であれば、対象範囲のチェックが完了するまで、ステップ６４ＡＫＳ１１にて読出アドレスが増加更新されながら、読出データの照合チェックが繰り返される。対象範囲のチェックが正常に完了した場合には、ステップ６４ＡＫＳ１２にてチェック完了時設定が行われる。
選択データ方式の外部ＲＡＭチェック処理が実行される場合には、図５５（Ｂ）に示すように、比較データテーブル６４ＡＫＴ１からの選択データを用いて、外部ＲＡＭ６２ＡＫ１２１のチェック対象ブロックに含まれる記憶領域に対する書込と読出の検査が行われる。このときには、図５２に示すステップ６４ＡＫＳ２２にて決定された選択データを用いて、ステップ６４ＡＫＳ２３による１ブロックチェックが行われる。ステップ６４ＡＫＳ２３による１ブロックチェックでは、比較データテーブル６４ＡＫＴ１から読み込んだ特定の選択データを繰り返し用いて、外部ＲＡＭ６２ＡＫ１２１におけるチェック対象ブロックの記憶領域ごとに書込と読出を行い、書込データと読出データとに相違があるか否かをチェックする。チェック結果に異常があれば、ステップ６４ＡＫＳ２５にてエラー時設定が行われる。チェック結果が正常であれば、対象範囲のチェックが完了するまで、ステップ６４ＡＫＳ２８にてチェック対象ブロックが更新されながら、ステップ６４ＡＫＳ２３による１ブロックチェックが繰り返される。対象範囲のチェックが正常に完了した場合には、ステップ６４ＡＫＳ２９にてチェック完了時設定が行われる。
ランダムデータ方式の外部ＲＡＭチェック処理が実行される場合には、図５６（Ａ）に示すようなランダムデータテーブル６４ＡＫＴ２が作成され、ランダムデータテーブル６４ＡＫＴ２のテーブルデータを用いて、外部ＲＡＭ６２ＡＫ１２１のチェック対象ブロックに含まれる記憶領域に対する書込と読出の検査が行われる。このときには、図５３に示すステップ６４ＡＫＳ４１にて作成したランダムデータテーブル６４ＡＫＴ２に含まれるテーブルデータを用いて、ステップ６４ＡＫＳ４３による１ブロックチェックが行われる。ステップ６４ＡＫＳ４３による１ブロックチェックでは、例えばランダムデータテーブル６４ＡＫＴ２の先頭から順番に読み込んだテーブルデータを用いて、外部ＲＡＭ６２ＡＫ１２１におけるチェック対象ブロックの記憶領域ごとに書込と読出を行い、書込データと読出データとに相違があるか否かをチェックする。チェック結果に異常があれば、ステップ６４ＡＫＳ４５にてエラー時設定が行われる。チェック結果が正常であれば、予め設定した繰り返し回数に達するまで、チェック対象ブロックを更新せずに、ステップ６４ＡＫＳ４３による１ブロックチェックが繰り返される。繰り返し回数に達した場合には、対象範囲のチェックが完了するまで、ステップ６４ＡＫＳ４８にてチェック対象ブロックが更新されるごとに、さらにステップ６４ＡＫＳ４３による１ブロックチェックが繰り返される。対象範囲のチェックが正常に完了した場合には、ステップ６４ＡＫＳ４９にてチェック完了時設定が行われる。
ランダムアドレス方式の外部ＲＡＭチェック処理が実行される場合には、ランダムデータ方式の外部ＲＡＭチェック処理が実行される場合と同様に、図５６（Ｂ）に示すようなランダムデータテーブル６４ＡＫＴ２が作成される。その一方で、ランダムアドレス方式の外部ＲＡＭチェック処理が実行される場合には、ランダムデータ方式の外部ＲＡＭチェック処理が実行される場合とは異なり、ランダムデータテーブル６４ＡＫＴ２から読み込んだ選択データを用いて、外部ＲＡＭ６２ＡＫ１２１にて書込と読出の検査を行う記憶領域のアドレスであるチェックアドレスが決定される。決定されたチェックアドレスの記憶領域に対し、選択データを用いて書込と読出の検査が行われる。そのために、図５４に示すステップ６４ＡＫＳ６１にてランダムデータテーブル６４ＡＫＴ２を作成してから、ステップ６４ＡＫＳ６２にてチェックアドレスを決定し、ステップ６４ＡＫＳ６３にてランダムデータテーブル６４ＡＫＴ２の先頭から順番に決定された選択データを用いて、ステップ６４ＡＫＳ６４による１アドレスチェックが行われる。ステップ６４ＡＫＳ６４による１アドレスチェックでは、ランダムデータテーブル６４ＡＫＴ２から読み込んだ特定の選択データを用いて、ステップ６４ＡＫＳ６２にて決定されたチェックアドレスの記憶領域に対する書込と読出を行い、書込データと読出データとに相違があるか否かをチェックする。チェック結果に異常があれば、ステップ６４ＡＫＳ６６にてエラー時設定が行われる。チェック結果が正常であれば、最終の選択データに達するまで、ステップ６４ＡＫＳ６２によるチェックアドレスの決定や、ステップ６４ＡＫＳ６４による１アドレスチェックが繰り返される。最終の選択データに達した場合には、予め設定した繰り返し回数に達するまで、ステップ６４ＡＫＳ６９にて選択データの決定を初期化して、さらにステップ６４ＡＫＳ６２によるチェックアドレスの決定や、ステップ６４ＡＫＳ６４による１アドレスチェックが繰り返される。繰り返し回数に達した場合には、ステップ６４ＡＫＳ７０にてチェック完了時設定が行われる。
（変形および応用に関する説明）
この発明は上記の実施の形態に限定されず、様々な変形および応用が可能である。例えばパチンコ遊技機１は、上記実施の形態で示した全ての技術的特徴を備えるものでなくてもよく、従来技術における少なくとも１つの課題を解決できるように、上記実施の形態で説明した一部の構成を備えたものであってもよい。例えば上記実施の形態で示した特徴のうちで、適切な基板構成を可能にする少なくとも１の特徴を備えたものであればよい。あるいは、例えば上記実施の形態で示した特徴のうちで、適切な検査を可能にする少なくとも１の特徴を備えたものであればよい。具体的な一例として、特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合には、検査処理を実行しないように制御する図４７のコマンド解析処理を実行可能なＣＰＵ６２ＡＫ１０１の構成がある。また、特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、図４８の受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成がある。さらに、特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないように、図４７のコマンド解析処理や図５１〜図５４の外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成がある。これらの特徴部６２ＡＫ〜６４ＡＫに関する構成のうち、いずれか１つの特徴部に関する構成のみを備えたものであってもよいし、一部または全部の特徴部を組み合わせた構成を備えたものであってもよい。
また、上記実施の形態では説明していない構成であっても、上記実施の形態で説明した構成を備える場合と同様または類似の課題に含まれる少なくとも１つの課題を解決し、あるいは上記実施の形態で説明した構成を備える場合と同様または類似の目的や作用効果に含まれる少なくとも１つの目的や作用効果を達成できるものであれば、上記実施の形態で説明した構成とともに、あるいは上記実施の形態で説明した構成に代えて、備えられているものであってもよい。
（特徴部の関連づけに係る説明）
特徴部６２ＡＫ〜６４ＡＫに関する各構成は、特徴部３０ＡＫ、４２ＡＫ〜４５ＡＫ、５５ＡＫ、５６ＡＫに関する構成の一部または全部と、適宜、組み合わせられてもよい。例えば、特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合に、検査処理を実行しないように制御するＣＰＵ６２ＡＫ１０１の構成や、特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成、あるいは、特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないようにコマンド解析処理や外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成のうち、一部または全部の構成を、特徴部３０ＡＫ、４２ＡＫ〜４５ＡＫ、５５ＡＫ、５６ＡＫに関する構成の一部または全部と組み合わせてもよい。
より具体的に、特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合に、検査処理を実行しないように制御するＣＰＵ６２ＡＫ１０１の構成を、特徴部３０ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線によりＣＰＵ６２ＡＫ１０１が内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１と接続され、演出制御基板１２にて複数の信号配線を構成するパターンは、領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、領域３０ＡＫ１１Ｒなど、複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となるようにしてもよい。
あるいは、特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合に、検査処理を実行しないように制御するＣＰＵ６２ＡＫ１０１の構成を、特徴部４２ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４２ＡＫ１０と配線の第２パターン４２ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４２ＡＫ１０の第１形状部４２ＡＫ１０Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第２パターン４２ＡＫ１１の第２形状部４２ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、第２パターン４２ＡＫ１１の第１形状部４２ＡＫ１１Ｌなどに対応して、第１パターン４２ＡＫ１０の第２形状部４２ＡＫ１０Ｍを含むようにしてもよい。
特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合に、検査処理を実行しないように制御するＣＰＵ６２ＡＫ１０１の構成を、特徴部４３ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４３ＡＫ１０と配線の第２パターン４３ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４３ＡＫ１０の第１形状部４３ＡＫ１０Ｌや第２パターンの第１形状部４３ＡＫ１１Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターン４３ＡＫ１０の第２形状部４３ＡＫ１０Ｍや第２パターン４３ＡＫ１１の第２形状部４３ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、テストポイント４３ＡＫ１０Ｐ、４３ＡＫ１１Ｐのような接続確認用の特定導体部が設けられてもよい。
特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合に、検査処理を実行しないように制御するＣＰＵ６２ＡＫ１０１の構成を、特徴部４４ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４３ＡＫ１０と配線の第２パターン４３ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４３ＡＫ１０の第１形状部４３ＡＫ１０Ｌや第２パターンの第１形状部４３ＡＫ１１Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターン４３ＡＫ１０の第２形状部４３ＡＫ１０Ｍや第２パターン４３ＡＫ１１の第２形状部４３ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、表面層４４ＡＫ１Ｓに配線のパターン４４ＡＫ１０Ｐ、４４ＡＫ１１Ｐにより構成される信号配線などの第２形状部を含む信号配線が設けられ、裏面層４４ＡＫ２Ｓにテストポイント４４ＡＫ１１ＴＰのような接続確認用の特定導体部が設けられてもよい。
特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合に、検査処理を実行しないように制御するＣＰＵ６２ＡＫ１０１の構成を、特徴部４５ＡＫに関する構成と組み合わせてもよい。このとき、ＣＰＵ６２ＡＫ１０１は、平面視した場合に、矩形状の電子部品４５ＡＫ６０となり、その辺４５ＡＫ６０ａ〜４５ＡＫ６０ｄが、矩形状のヒートシンクの辺４５ＡＫ４０ａ〜４５ＡＫ４０ｄと平行とならないように配置されてもよい。
特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合に、検査処理を実行しないように制御するＣＰＵ６２ＡＫ１０１の構成を、特徴部５５ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線のパターン５５ＡＫ１０〜５５ＡＫ２２などが形成され、複数の信号配線により演出制御基板１２と画像表示装置５などの複数の電気部品を接続可能な接続配線部材５５ＡＫ０１を備え、パターンは、領域５５ＡＫ１０Ｚにて、複数の信号配線のうち少なくとも１の信号配線が直線または略直線の第１形状となる一方で、他の信号配線が第１形状とは異なる第２形状となる特定形状部を含み、複数の信号配線に含まれる少なくとも一部の信号配線の配線長が、同一または略同一となるようにしてもよい。
特徴部６２ＡＫに関し、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のコマンドを受信した場合に、検査処理を実行しないように制御するＣＰＵ６２ＡＫ１０１の構成を、特徴部５６ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線のパターン５５ＡＫ１０〜５５ＡＫ２２などが形成された接続配線部材５５ＡＫ０１を備え、演出制御基板１２と画像表示装置５などの複数の電気部品は、複数の信号配線と接続される複数の導体が、第１ピッチＷ１０などの第１ピッチで設けられた第１部品と、第２ピッチＷ１１などの第１ピッチとは異なる第２ピッチで設けられた第２部品とを含み、パターンは、複数の信号配線が第１部品と接続される一端にて、複数の信号配線が第１ピッチに対応した間隔となるように形成され、複数の信号配線が第２部品と接続される他端にて、複数の信号配線が第２ピッチに対応した間隔となるように形成され、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、第１部品および第２部品は、コネクタポート５６ＡＫ０１、５６ＡＫ０２のような複数の信号配線を着脱自在に接続可能な配線接続部品を含んでもよい。
特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部３０ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線によりＣＰＵ６２ＡＫ１０１が内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１と接続され、演出制御基板１２にて複数の信号配線を構成するパターンは、領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、領域３０ＡＫ１１Ｒなど、複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となるようにしてもよい。
あるいは、特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部４２ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４２ＡＫ１０と配線の第２パターン４２ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４２ＡＫ１０の第１形状部４２ＡＫ１０Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第２パターン４２ＡＫ１１の第２形状部４２ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、第２パターン４２ＡＫ１１の第１形状部４２ＡＫ１１Ｌなどに対応して、第１パターン４２ＡＫ１０の第２形状部４２ＡＫ１０Ｍを含むようにしてもよい。
特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部４３ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４３ＡＫ１０と配線の第２パターン４３ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４３ＡＫ１０の第１形状部４３ＡＫ１０Ｌや第２パターンの第１形状部４３ＡＫ１１Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターン４３ＡＫ１０の第２形状部４３ＡＫ１０Ｍや第２パターン４３ＡＫ１１の第２形状部４３ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、テストポイント４３ＡＫ１０Ｐ、４３ＡＫ１１Ｐのような接続確認用の特定導体部が設けられてもよい。
特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部４４ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４３ＡＫ１０と配線の第２パターン４３ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４３ＡＫ１０の第１形状部４３ＡＫ１０Ｌや第２パターンの第１形状部４３ＡＫ１１Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターン４３ＡＫ１０の第２形状部４３ＡＫ１０Ｍや第２パターン４３ＡＫ１１の第２形状部４３ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、表面層４４ＡＫ１Ｓに配線のパターン４４ＡＫ１０Ｐ、４４ＡＫ１１Ｐにより構成される信号配線などの第２形状部を含む信号配線が設けられ、裏面層４４ＡＫ２Ｓにテストポイント４４ＡＫ１１ＴＰのような接続確認用の特定導体部が設けられてもよい。
特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部４５ＡＫに関する構成と組み合わせてもよい。このとき、ＣＰＵ６２ＡＫ１０１は、平面視した場合に、矩形状の電子部品４５ＡＫ６０となり、その辺４５ＡＫ６０ａ〜４５ＡＫ６０ｄが、矩形状のヒートシンクの辺４５ＡＫ４０ａ〜４５ＡＫ４０ｄと平行とならないように配置されてもよい。
特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部５５ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線のパターン５５ＡＫ１０〜５５ＡＫ２２などが形成され、複数の信号配線により演出制御基板１２と画像表示装置５などの複数の電気部品を接続可能な接続配線部材５５ＡＫ０１を備え、パターンは、領域５５ＡＫ１０Ｚにて、複数の信号配線のうち少なくとも１の信号配線が直線または略直線の第１形状となる一方で、他の信号配線が第１形状とは異なる第２形状となる特定形状部を含み、複数の信号配線に含まれる少なくとも一部の信号配線の配線長が、同一または略同一となるようにしてもよい。
特徴部６３ＡＫに関し、複数のテストコマンドの組み合わせに応じて、電子部品の状態を検査する検査処理が異なるように、受信順序に応じたチェック処理などを実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部５６ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線のパターン５５ＡＫ１０〜５５ＡＫ２２などが形成された接続配線部材５５ＡＫ０１を備え、演出制御基板１２と画像表示装置５などの複数の電気部品は、複数の信号配線と接続される複数の導体が、第１ピッチＷ１０などの第１ピッチで設けられた第１部品と、第２ピッチＷ１１などの第１ピッチとは異なる第２ピッチで設けられた第２部品とを含み、パターンは、複数の信号配線が第１部品と接続される一端にて、複数の信号配線が第１ピッチに対応した間隔となるように形成され、複数の信号配線が第２部品と接続される他端にて、複数の信号配線が第２ピッチに対応した間隔となるように形成され、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、第１部品および第２部品は、コネクタポート５６ＡＫ０１、５６ＡＫ０２のような複数の信号配線を着脱自在に接続可能な配線接続部品を含んでもよい。
特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないようにコマンド解析処理のステップ６２ＡＫＳ４８およびステップ６２ＡＫＳ４９や外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部３０ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線によりＣＰＵ６２ＡＫ１０１が内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１と接続され、演出制御基板１２にて複数の信号配線を構成するパターンは、領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、領域３０ＡＫ１１Ｒなど、複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となるようにしてもよい。
あるいは、特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないようにコマンド解析処理のステップ６２ＡＫＳ４８およびステップ６２ＡＫＳ４９や外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部４２ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４２ＡＫ１０と配線の第２パターン４２ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４２ＡＫ１０の第１形状部４２ＡＫ１０Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第２パターン４２ＡＫ１１の第２形状部４２ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、第２パターン４２ＡＫ１１の第１形状部４２ＡＫ１１Ｌなどに対応して、第１パターン４２ＡＫ１０の第２形状部４２ＡＫ１０Ｍを含むようにしてもよい。
特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないようにコマンド解析処理のステップ６２ＡＫＳ４８およびステップ６２ＡＫＳ４９や外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部４３ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４３ＡＫ１０と配線の第２パターン４３ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４３ＡＫ１０の第１形状部４３ＡＫ１０Ｌや第２パターンの第１形状部４３ＡＫ１１Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターン４３ＡＫ１０の第２形状部４３ＡＫ１０Ｍや第２パターン４３ＡＫ１１の第２形状部４３ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、テストポイント４３ＡＫ１０Ｐ、４３ＡＫ１１Ｐのような接続確認用の特定導体部が設けられてもよい。
特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないようにコマンド解析処理のステップ６２ＡＫＳ４８およびステップ６２ＡＫＳ４９や外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部４４ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線の第１パターン４３ＡＫ１０と配線の第２パターン４３ＡＫ１１が形成され、複数の信号配線によりＣＰＵ６２ＡＫ１０１および内部ＲＯＭ６２ＡＫ１０２や内部ＲＡＭ６２ＡＫ１０３あるいは外部ＲＯＭ６２ＡＫ１２０や外部ＲＡＭ６２ＡＫ１２１などの複数の電気部品が接続された演出制御基板１２において、第１パターン４３ＡＫ１０の第１形状部４３ＡＫ１０Ｌや第２パターンの第１形状部４３ＡＫ１１Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターン４３ＡＫ１０の第２形状部４３ＡＫ１０Ｍや第２パターン４３ＡＫ１１の第２形状部４３ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、表面層４４ＡＫ１Ｓに配線のパターン４４ＡＫ１０Ｐ、４４ＡＫ１１Ｐにより構成される信号配線などの第２形状部を含む信号配線が設けられ、裏面層４４ＡＫ２Ｓにテストポイント４４ＡＫ１１ＴＰのような接続確認用の特定導体部が設けられてもよい。
特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないようにコマンド解析処理のステップ６２ＡＫＳ４８およびステップ６２ＡＫＳ４９や外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部４５ＡＫに関する構成と組み合わせてもよい。このとき、ＣＰＵ６２ＡＫ１０１は、平面視した場合に、矩形状の電子部品４５ＡＫ６０となり、その辺４５ＡＫ６０ａ〜４５ＡＫ６０ｄが、矩形状のヒートシンクの辺４５ＡＫ４０ａ〜４５ＡＫ４０ｄと平行とならないように配置されてもよい。
特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないようにコマンド解析処理のステップ６２ＡＫＳ４８およびステップ６２ＡＫＳ４９や外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部５５ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線のパターン５５ＡＫ１０〜５５ＡＫ２２などが形成され、複数の信号配線により演出制御基板１２と画像表示装置５などの複数の電気部品を接続可能な接続配線部材５５ＡＫ０１を備え、パターンは、領域５５ＡＫ１０Ｚにて、複数の信号配線のうち少なくとも１の信号配線が直線または略直線の第１形状となる一方で、他の信号配線が第１形状とは異なる第２形状となる特定形状部を含み、複数の信号配線に含まれる少なくとも一部の信号配線の配線長が、同一または略同一となるようにしてもよい。
特徴部６４ＡＫに関し、電子部品の状態を検査する検査処理の実行中は、他の処理を実行しないようにコマンド解析処理のステップ６２ＡＫＳ４８およびステップ６２ＡＫＳ４９や外部ＲＡＭチェック処理を実行可能なＣＰＵ６２ＡＫ１０１の構成を、特徴部５６ＡＫに関する構成と組み合わせてもよい。この場合、複数の信号配線を構成するパターンとして、配線のパターン５５ＡＫ１０〜５５ＡＫ２２などが形成された接続配線部材５５ＡＫ０１を備え、演出制御基板１２と画像表示装置５などの複数の電気部品は、複数の信号配線と接続される複数の導体が、第１ピッチＷ１０などの第１ピッチで設けられた第１部品と、第２ピッチＷ１１などの第１ピッチとは異なる第２ピッチで設けられた第２部品とを含み、パターンは、複数の信号配線が第１部品と接続される一端にて、複数の信号配線が第１ピッチに対応した間隔となるように形成され、複数の信号配線が第２部品と接続される他端にて、複数の信号配線が第２ピッチに対応した間隔となるように形成され、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、第１部品および第２部品は、コネクタポート５６ＡＫ０１、５６ＡＫ０２のような複数の信号配線を着脱自在に接続可能な配線接続部品を含んでもよい。
（特徴部３０ＡＫに関する変形）
上記実施の形態では、複数の電気部品を電気的に接続する複数の信号配線のうち少なくとも１の信号配線が、直線形状および略直線形状とは異なる形状であって、他の信号配線と平行および略平行な形状とは異なる形状として、蛇行形状、ミアンダ形状、ジグザグ形状、折返し形状と称される形状となる部分を含むものとして説明した。これに対し、直線形状および略直線形状とは異なる形状や、他の信号配線と平行および略平行な形状とは異なる形状は、湾曲形状あるいは渦巻き形状といった、蛇行形状とは異なり信号配線の配線長を延長可能あるいは調整可能な任意の形状であればよい。複数の電気部品を電気的に接続する複数の信号配線のうち少なくとも１の信号配線について、その配線長を延長可能な形状となる部分を含むことにより、複数の信号配線に含まれる各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差を防止あるいは抑制できればよい。
複数の信号配線により電気的に接続される複数の電気部品は、主基板１１に搭載されたＲＡＭ１０２およびＣＰＵ１０３に限定されず、パチンコ遊技機１などの遊技機が備える任意の電気部品であればよい。例えば複数の電気部品として、演出制御基板１２に搭載された演出制御用ＣＰＵ１２０およびＲＡＭ１２２が、複数の信号配線により電気的に接続され、複数の信号配線のうち少なくとも１の信号配線が、直線形状および略直線形状とは異なる形状であって、他の信号配線と平行および略平行な形状とは異なる形状となるように、配線のパターンが形成されてもよい。この場合に、演出制御用ＣＰＵ１２０は、パチンコ遊技機１における演出の制御に関して、所定の処理を実行可能に構成された電気部品であり、ＲＡＭ１２２は演出制御用ＣＰＵ１２０による処理の実行に関する情報を記憶可能に構成された電気部品である。あるいは、上記実施の形態におけるＲＡＭ１０２に代えてＲＯＭ１０１といった、ＣＰＵ１０３による処理の実行に関する情報を記憶可能な電気部品であってもよい。あるいは、演出制御用ＣＰＵ１２０に代えて表示制御部１２３が備えるグラフィックスプロセッサといった、演出制御用ＣＰＵ１２０とは異なる演出に関する処理を実行可能な電気部品であってもよい。さらに、ＲＡＭ１２２に代えてＲＯＭ１２１といった、演出制御用ＣＰＵ１２０による処理の実行に関する情報を記憶可能な電気部品であってもよい。また、ＲＡＭ１２２に代えて画像データメモリといった、演出制御用ＣＰＵ１２０あるいは表示制御部１２３のグラフィックスプロセッサによる処理の実行に関する情報を記憶可能な電気部品であってもよい。
演出制御基板１２は、上記実施の形態における主基板１１と同様に、多層配線基板として構成されてもよい。上記実施の形態における複数の信号配線は、例えば演出制御基板１２に搭載された演出制御用ＣＰＵ１２０および表示制御部１２３が備えるグラフィックスプロセッサといった、複数の処理装置が電気的に接続されるように、配線のパターンが形成されたものであってもよい。あるいは、複数の信号配線は、表示制御部１２３が備えるグラフィックスプロセッサと、映像信号用の入出力ポートといった、複数の電気部品が電気的に接続されるように、配線のパターンが形成されたものであってもよい。このような複数の電気部品が接続される複数の信号配線には、例えばフィルタ回路やバッファ回路といった、複数の電気部品とは異なる任意の電気回路が介在するように、配線のパターンが形成されたものであってもよい。複数の信号配線では、例えば画像表示装置５におけるＲ（赤）、Ｇ（緑）、Ｂ（青）の表示色について、それぞれのレベル（ＲＧＢ値）を示すデジタル映像信号が、パラレル信号方式で伝送されてもよい。あるいは、複数の信号配線では、遊技の制御や演出の制御に関する信号が、例えばＬＶＤＳ（Low Voltage Differential Signal）方式といったパラレル信号方式で伝送されてもよい。これらのパラレル信号方式では、複数の信号配線において同期した信号伝送が要求されることがある。そこで、上記実施の形態のように、蛇行形状などの形状となる部分が設けられるように配線のパターンを形成することにより、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、複数の信号配線で伝送される信号の遅延時間差を減少させることができる。
なお、パラレル信号方式で伝送される信号に限定されず、例えば画像表示装置５に供給される映像信号や、スピーカ８Ｌ、８Ｒ、遊技効果ランプ９、演出用モータ６０および演出用ＬＥＤ６１といった演出用の電気部品に供給される制御信号が、シリアル信号方式で伝送される場合に、クロック信号を伝送するための信号配線と、データ信号を伝送するための信号配線とが、上記実施の形態における複数の信号配線に含まれてもよい。さらに、映像信号や制御信号がシリアル信号方式で伝送される場合に、差動信号伝送方式により信号を伝送するための信号配線が、上記実施の形態における複数の信号配線に含まれてもよい。
例えば配線のパターン３０ＡＫ１０Ｄが構成する信号配線のように、複数の電気部品における接続端子間の距離が他の信号配線よりも長い信号配線についても、直線形状および略直線形状とは異なる形状であり、他の信号配線と平行および略平行な形状とは異なる形状となる部分が含まれるように、配線のパターンが形成されてもよい。複数の電気部品における接続端子間の距離が他の信号配線よりも短い信号配線であっても、基板上における配線パターンの設計によっては、配線長が他の信号配線よりも長くなることがある。このような場合に、複数の信号配線のうち蛇行形状などの形状となる部分が含まれる信号配線と、そのような部分が含まれない信号配線との選択は、基板上における配線パターンの設計に応じて任意に変更されてもよい。
配線のパターンにより構成される複数の信号配線は、配線長が互いに同一または略同一に形成されたものに限定されず、遅延時間差（スキュー）を調整可能な任意の構成と組み合わせて形成されたものであってもよい。例えば複数の信号配線のうち、１の信号配線に対応して配置された誘電体の比誘電率を、他の信号配線に対応して配置された絶縁体などの比誘電率とは異ならせることにより、信号の伝播速度を変化させることにより、各信号配線における遅延時間差（スキュー）を調整可能に構成されたものと組み合わせて、少なくとも１の信号配線が直線形状および略直線形状の第１形状とは異なる第２形状となる第２形状部を含むものであってもよい。
（特徴部４５ＡＫに関する変形）
上記実施の形態では、図２８に示すように、上下左右方向に辺を傾斜させて配置した電子部品は、発熱性の電子部品４５ＡＫ６０と、電子部品４５ＡＫ６０の周辺に設けられた電子部品４５ＡＫ６２である。しかしながら、発熱性の電子部品４５ＡＫ６０のみを傾斜させた配置とし、その他の電子部品は傾かせない配置としてもよい。また、電子部品４５ＡＫ６０の全てを傾かせる配置としてもよい。
また、発熱性の正方形状の電子部品に対するヒートシンクの傾斜角度は、４５°に限定されない。すなわち、電子部品と接触した範囲をフィンの配列方向において十分に確保できるヒートシンクの配置であれば、傾斜角度の程度は特に限定されない。
また、発熱性の電子部品の形状は、略正方形である必要はなく、長方形状であってもよい。長方形状の電子部品を採用する場合であっても、電子部品の対角線が延びる向きに対して、フィンが配列された方向が一致するようにヒートシンクを配置することで、電子部品から発せられた熱の放熱効果を高めることができる。
また、発熱性の電子部品に貼付された熱伝導シートは、電子部品から発せられた熱を伝導するに十分な範囲に設けられていればよい。例えば、電子部品の全体を覆う範囲に設けてもよいし、発熱する範囲のみ（電子部品の一部の範囲のみ）に設けるようにしてもよい。なお、熱伝導シートは、電子部品の全体を覆う場合に設ける場合であっても基板の配線と接触しない大きさとすることが好ましい。
（特徴部５５ＡＫに関する変形）
接続配線部材５５ＡＫ０１は、図３２に示すような電源層５５ＡＫ１Ｌや配線層５５ＡＫ２Ｌといった、内部層となる導体層を含む多層構造を有するものとして説明した。これに対し、接続配線部材５５ＡＫ０１は、内部層となる導体層を含まないように構成されてもよい。この場合にも、一面となる表面に設けられた表面層５５ＡＫ１Ｓにおいて信号配線を構成する配線のパターンと、他面となる裏面に設けられた裏面層５５ＡＫ２Ｓにおいて信号配線を構成する配線のパターンとを、電気的に接続可能なスルーホールなどの貫通部が設けられてもよい。内部層となる導体層を含まないように構成することにより、接続配線部材５５ＡＫ０１の柔軟性を高めて、コネクタプラグ５５ＡＫ１Ｐやコネクタプラグ５５ＡＫ２Ｐの方向を、容易に調整することができる。
内部層となる導体層を含むか否かにかかわらず、一面となる表面に設けられた表面層５５ＡＫ１Ｓにおいて信号配線を構成する配線のパターンが形成されているのに対し、他面となる裏面に設けられた裏面層５５ＡＫ２Ｓには信号配線を構成する配線のパターンが形成されていなくてもよい。複数の信号配線を構成する配線のパターンは、例えば表面層５５ＡＫ１Ｓや裏面層５５ＡＫ２Ｓといった、接続配線部材５５ＡＫ０１の一面または他面に形成されてもよいし、図３２に示された配線層５５ＡＫ２Ｌといった、内部層に形成されてもよい。これらの場合にも、少なくとも一部の信号配線の配線長が、同一または略同一となるように配線のパターンが形成されればよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。
図３１に示す接続配線部材５５ＡＫ０１では、領域５５ＡＫ１Ｚにて、配線のパターン５５ＡＫ１３〜５５ＡＫ１６により構成される信号配線が、蛇行形状を有するように形成されている。これに対し、領域５５ＡＫ１Ｚでは、配線のパターンにより構成される複数の信号配線が、直線形状または略直線形状の第１形状となり、第１形状とは異なる蛇行形状などの第２形状にはならないように形成されてもよい。このように、複数の電気部品を複数の信号配線により接続した場合に、接続配線部材５５ＡＫ０１にて形状が変化する領域５５ＡＫ１Ｚや領域５５ＡＫ１０Ｚでは、配線のパターンにより構成される複数の信号配線が、第２形状にはならないように形成されてもよい。形状が変化する位置に第２形状の信号配線が設けられている場合には、信号配線が外部からの電磁波ノイズによる影響を受けたり、信号配線が他の導体に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、形状が変化する位置に第２形状の信号配線が設けられていないようにすれば、これらの不都合が生じることを、防止あるいは抑制できる。また、形状が変化する位置に第２形状の信号配線が設けられていないようにすれば、各信号配線における特性インピーダンスの調整が複雑になることを、防止あるいは抑制できる。
複数の信号配線を構成する配線のパターンは、主基板１１や演出制御基板１２といった制御基板あるいは画像表示装置５などの電気機器における内部回路にて、少なくとも一部の信号配線の配線長が、同一または略同一となるように形成されてもよい。これに対し、複数の信号配線を構成する配線のパターンは、制御基板や電気機器における内部回路で信号配線の配線長が調整されずに、接続配線部材５５ＡＫ０１などの接続手段を用いた場合に、少なくとも一部の信号配線の配線長が、同一または略同一となるように形成されてもよい。制御基板や電気機器における内部回路で信号配線の配線長が調整されない場合には、接続手段を用いることにより複数の信号配線で伝送される信号の遅延時間差を減少させて、複数の信号配線で伝送される信号の信頼性を向上させることができる。また、制御基板や電気機器の内部回路における配線のパターン設計を容易かつ柔軟に行うことができ、制御基板や電気機器の内部回路における配線のパターンを配置する面積の増大が抑制されて、基板や装置の小型化を図ることができる。
（特徴部６２ＡＫ〜６４ＡＫに関する変形）
図４２に示されたテストコマンドとなる演出制御コマンドは、検査用の情報処理装置から送信され、主基板１１の遊技制御用マイクロコンピュータ１００からは送信されないものとして説明した。これに対し、主基板１１の遊技制御用マイクロコンピュータ１００は、図４２に示されたテストコマンドとなる演出制御コマンドを送信可能に構成されてもよい。この場合にも、特徴部６２ＡＫ〜６４ＡＫに関する構成のうち、いずれか１つの特徴部に関する構成のみを備えたものであってもよいし、一部または全部の特徴部を組み合わせた構成を備えたものであってもよい。
図４８（Ａ）〜（Ｄ）に示された受信順序に対応する複数のテストコマンドの組み合わせは、バックアップクリア、外部ＲＡＭチェック（ショート）、外部ＲＡＭチェック（ロング）、高負荷チェックの各処理を実行する場合にのみ使用され、他の処理や検査などを行う場合には使用されないものとして説明した。これに対し、電子部品の状態を検査する検査処理を実行する場合の受信順序に対応する複数のテストコマンドの組み合わせは、少なくとも１つのコマンドとして受信した場合に、電子部品の状態を検査する検査処理とは異なる検査や設定に使用されるテストコマンドを含んでいてもよい。例えば図４８（Ａ）〜（Ｄ）に示された受信順序において、Ｆ３０３Ｈのコマンドに代えて、黒画面表示コマンドＦ０００Ｈが含まれるように構成したものであってもよい。あるいは、電子部品の状態を検査する検査処理を実行する場合の受信順序に対応する複数のテストコマンドの組み合わせは、一部のテストコマンドを専用コマンドとし、他のコマンドを遊技用の演出制御コマンドとしたものであってもよい。例えば図４８（Ａ）〜（Ｄ）に示された受信順序において、最初に受信するコマンドＦ３１１Ｈ（図４８（Ａ）の場合）、コマンドＦ３１２Ｈ（図４８（Ｂ）の場合）、コマンドＦ３１３Ｈ（図４８（Ｃ）の場合）、コマンドＦ３１４Ｈ（図４８（Ｄ）の場合）といったヘッダーコマンドと、最後に受信するコマンドＦ３７ＦＨといったフッターコマンドとを、専用コマンドとする。その一方で、ヘッダーコマンドおよびフッターコマンド以外のコマンドについては、図４１に示された遊技用の演出制御コマンドが含まれるように構成したものであってもよい。あるいは、電子部品の状態を検査する検査処理を実行する場合の受信順序に対応する複数のテストコマンドの組み合わせは、遊技用の演出制御コマンドを組み合わせて構成され、遊技の進行に伴い１つのコマンドとして受信するが複数のコマンドの組み合わせとしては受信しないものであってもよい。これらの場合にも、特徴部６２ＡＫ〜６４ＡＫに関する構成のうち、いずれか１つの特徴部に関する構成のみを備えたものであってもよいし、一部または全部の特徴部を組み合わせた構成を備えたものであってもよい。
図４８（Ａ）〜（Ｄ）に示された受信順序に対応する複数のテストコマンドの組み合わせは、１２個のテストコマンドの組み合わせとして構成されるものとして説明した。これに対し、例えば１０個あるいは１４個といった、１２個とは異なる個数のテストコマンドの組み合わせとして構成されるものであってもよい。この場合にも、電子部品の状態を検査する検査処理を実行する場合に受信する複数のテストコマンドの組み合わせは、遊技の進行に伴い受信する遊技用の演出制御コマンドよりも、多い個数のコマンドの組み合わせとして構成されていればよい。また、電子部品の状態を検査する検査処理を実行する場合に受信する複数のテストコマンドの組み合わせは、例えばシリアル通信回路６２ＡＫ１０７の受信レジスタといった、所定の受信コマンド格納部の記憶容量よりもデータ量が多いコマンドの組み合わせとして構成されていればよい。
図４９（Ａ）に示された画面表示色や図４９（Ｂ）に示された画面表示内容は、画像表示装置５における画面表示を用いるものとして説明した。これに対し、画像表示装置５とは異なる発光部材などの報知用部材を用いて、検査処理となるチェック処理の実行状況や実行結果に応じた報知が行われてもよい。例えば演出制御基板１２に搭載されたＬＥＤ、あるいは演出制御基板１２と所定の信号配線を介して接続された可動部材、発光部材、音声出力部材など、任意の報知用部材を用いて、検査処理となるチェック処理の実行状況や実行結果に応じた報知を行うことができればよい。
（その他の変形など）
この発明は、パチンコ遊技機１に限らずスロットマシンなどにも適用できる。スロットマシンは、例えば複数種類の識別情報となる図柄の可変表示といった所定の遊技を行い、その遊技結果に基づいて所定の遊技価値を付与可能となる任意の遊技機であり、より具体的に、１ゲームに対して所定の賭数（メダル枚数またはクレジット数）を設定することによりゲームが開始可能になるとともに、各々が識別可能な複数種類の識別情報（図柄）を可変表示する可変表示装置（例えば複数のリールなど）の表示結果が導出表示されることにより１ゲームが終了し、その表示結果に応じて入賞（例えばチェリー入賞、スイカ入賞、ベル入賞、リプレイ入賞、ＢＢ入賞、ＲＢ入賞など）が発生可能とされた遊技機である。このようなスロットマシンにおいて、遊技制御を行うための遊技制御用マイクロコンピュータを含めたハードウェア資源と、所定の処理を行うソフトウェアとが協働することにより、上記実施の形態で示されたパチンコ遊技機１が有する特徴の全部または一部を備えるように構成されていればよい。
その他にも、遊技機の装置構成や各種の動作などは、この発明の趣旨を逸脱しない範囲で、任意に変更および修正が可能である。加えて、この発明の遊技機は、入賞の発生に基づいて所定数の遊技媒体を景品として払い出す払出式遊技機に限定されるものではなく、遊技媒体を封入し入賞の発生に基づいて得点を付与する封入式遊技機にも適用することができる。スロットマシンは、遊技用価値としてメダル並びにクレジットを用いて賭数が設定されるものに限定されず、遊技用価値として遊技球を用いて賭数を設定するスロットマシンや、遊技用価値としてクレジットのみを使用して賭数を設定する完全クレジット式のスロットマシンであってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（特徴部３０ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図８に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、例えば領域３０ＡＫ１１Ｒなど、複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
例えば配線のパターン３０ＡＫ１０Ｄが構成する信号配線など、第２形状を含まない信号配線は、複数の電気部品における接続端子間の距離が、例えば配線のパターン３０ＡＫ１１Ｄ〜３０ＡＫ１３Ｄが構成する信号配線など、第２形状を含む信号配線よりも長くてもよい。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。
例えばスペース領域３０ＡＫ０ＳＰなど、第２形状となる信号配線に近接する所定領域には、導体が設けられていなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。
基板には、例えばスルーホール３０ＡＫ１Ｈ、３０ＡＫ２Ｈなど、基板の一面に設けられた信号配線と基板の他面に設けられた信号配線とを電気的に接続可能なスルーホールが設けられ、複数の信号配線に含まれる各信号配線の配線長は、スルーホールにより接続された信号配線について、スルーホールの長さを含めて同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
基板は、例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど、複数の層を含み、複数の層のうち第２形状となる信号配線が設けられる層に隣接するグランド層３０ＡＫ１Ｌなどの導体層では、信号の伝送が行われなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。
複数の電気部品として、例えばＣＰＵ１０３など、所定の処理を実行可能な処理手段と、例えばＲＡＭ１０２など、処理の実行に関する情報を記憶可能な記憶手段とが接続されてもよい。これにより、複数の電気部品として処理手段や記憶手段に接続された複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図８に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、例えば領域３０ＡＫ１１Ｒなど、複数の信号配線が第１形状とは異なる第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図８に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば配線のパターン３０ＡＫ１０Ｄなど、複数の信号配線のうち少なくとも１の信号配線が、直線形状または略直線形状を含む第１形状となる第１パターンと、例えば配線のパターン３０ＡＫ１１Ｄ〜３０ＡＫ１３Ｄなど、複数の信号配線のうち第１パターンに含まれない他の信号配線が、第１形状とは異なる第２形状となる第２パターンとを含み、第１パターンおよび第２パターンは、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図８に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、複数の信号配線のうち少なくとも１の信号配線が、区間３０ＡＫ０ＳＣなどの所定区間を最短または略最短の距離で接続する配線のパターン３０ＡＫ１０Ｄ、３０ＡＫ１１Ｄなどの第１パターンと、複数の信号配線のうち第１パターンに含まれない他の信号配線が、所定区間を第１パターンよりも長い距離で接続する配線のパターン３０ＡＫ１２Ｄ、３０ＡＫ１３Ｄなどの第２パターンとを含み、第１パターンおよび第２パターンは、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
第１パターンは、複数の電気部品における接続端子間の距離が、第２パターンよりも長くてもよい。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。
例えばスペース領域３０ＡＫ０ＳＰなど、第２パターンに近接する所定領域には、導体が設けられていなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。
基板は、例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど、複数の層を含み、複数の層のうち第２パターンに含まれる信号配線が設けられる層に隣接するグランド層３０ＡＫ１Ｌなどの導体層では、信号の伝送が行われなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。
（特徴部４２ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１６（Ａ）に示すように、複数の信号配線を構成するパターンとして、例えば配線の第１パターン４２ＡＫ１０と配線の第２パターン４２ＡＫ１１などの第１パターンと第２パターンとが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、第１パターンおよび第２パターンのうち一方のパターンにより構成される信号配線が、例えば第１形状部４２ＡＫ１０Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターンおよび第２パターンのうち他方のパターンにより構成される信号配線が、例えば第２形状部４２ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、例えば第１形状部４２ＡＫ１１Ｌなど、他方のパターンにより構成される信号配線における第１形状部に対応して、例えば第２形状部４２ＡＫ１０Ｍなど、一方のパターンにより構成される信号配線が第２形状部を含む。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。
第１パターンと第２パターンは、各信号配線の配線長が同一または略同一となるように形成されていてもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
例えば図１７に示すように、第２形状部は、第１パターンにより構成される信号配線と第２パターンにより構成される信号配線とで異なる方向に形成されてもよい。これにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができ、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
例えば図１８に示すように、第２形状部は、第１パターンにより構成される信号配線と第２パターンにより構成される信号配線とで異なる配線幅に形成されてもよい。これにより、各信号配線における特性インピーダンスを容易に調整して、電気信号の種類などに応じた適切な伝送が可能になる。
例えば図１９（Ａ）に示すように、第２形状部は、第１パターンにより構成される信号配線と第２パターンにより構成される信号配線とが平行または略平行に形成される平行配線部を含んでもよい。これにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができ、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
例えば図２０（Ａ）および図２０（Ｂ）に示すように、第１パターンまたは第２パターンにより構成される信号配線における第２形状部にて、他のパターンにより構成される信号配線と接続されるように実装された回路部品４２ＡＫ１Ｒなどの回路部品を備えてもよい。これにより、信号配線における伝送特性などを適切に調整することができ、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
例えば図２０（Ａ）に示すように、第１パターンまたは第２パターンにより構成される信号配線における第２形状部とは異なる第１形状部４２ＡＫ５２Ｌなどの配線部に接続されるように実装された回路部品４２ＡＫ２Ｒなどの回路部品を備えてもよい。これにより、信号配線における伝送特性などを適切に調整することができ、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
（特徴部４３ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図２１に示すように、複数の信号配線を構成するパターンとして、例えば配線の第１パターン４３ＡＫ１０と配線の第２パターン４３ＡＫ１１などの第１パターンと第２パターンとが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、第１パターンおよび第２パターンのうち一方のパターンにより構成される信号配線が、例えば第１形状部４３ＡＫ１０Ｌ、４３ＡＫ１１Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターンおよび第２パターンのうち他方のパターンにより構成される信号配線が、例えば第２形状部４３ＡＫ１０Ｍ、４３ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、例えばテストポイント４３ＡＫ１０Ｐ、４３ＡＫ１１Ｐなど、第２形状部に接続確認用の特定導体部が設けられている。これにより、配線のパターンを適切に配置でき、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
特定導体部は、例えばはんだ、あるいは銅箔などの金属材料を用いて形成され、例えば図２１に示す配線幅Ｗ５＜直径Ｗ６のように、第１パターンまたは第２パターンにより構成される信号配線の配線幅よりも広くなるように形成されていてもよい。これにより、信号配線の電気特性検査を容易に行うことができ、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
基板は、例えば図２２に示す表面層４４ＡＫ１Ｓ、グランド層４４ＡＫ１Ｌ、電源層４４ＡＫ２Ｌ、配線層４４ＡＫ３Ｌ、電源層４４ＡＫ４Ｌ、裏面層４４ＡＫ２Ｓなど、複数の層を含み、特定導体部は、複数の層のうち特定導体部が設けられる層とは異なる導体層と、例えばスルーホール４４ＡＫ１Ｈ、４４ＡＫ２Ｈなどのスルーホールにより接続されてもよい。これにより、信号配線や導体層の電気特性検査を容易に行うことができ、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
（特徴部４４ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図２１に示すように、複数の信号配線を構成するパターンとして、例えば配線の第１パターン４３ＡＫ１０と配線の第２パターン４３ＡＫ１１などの第１パターンと第２パターンとが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、第１パターンおよび第２パターンのうち一方のパターンにより構成される信号配線が、例えば第１形状部４３ＡＫ１０Ｌ、４３ＡＫ１１Ｌなど、直線または略直線の第１形状となる第１形状部に対応して、第１パターンおよび第２パターンのうち他方のパターンにより構成される信号配線が、例えば第２形状部４３ＡＫ１０Ｍ、４３ＡＫ１１Ｍなど、第１形状とは異なる第２形状となる第２形状部を含み、例えば図２２に示す表面層４４ＡＫ１Ｓなど、基板の一面に、例えば配線のパターン４４ＡＫ１０Ｐ、４４ＡＫ１１Ｐにより構成される信号配線などの第２形状部を含む信号配線が設けられ、例えば裏面層４４ＡＫ２Ｓなど、基板の他面に、例えばテストポイント４４ＡＫ１１ＴＰなど、接続確認用の特定導体部が設けられている。これにより、信号配線や導体層の電気特性検査を容易に行うことができ、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
（特徴部４５ＡＫの課題解決手段および効果に関する説明）
図２７に示すように、平面視した場合に、矩形状の電子部品４５ＡＫ６０は、その辺４５ＡＫ６０ａ〜４５ＡＫ６０ｄが、矩形状のヒートシンクの辺４５ＡＫ４０ａ〜４５ＡＫ４０ｄと平行とならないように配置されている。これにより、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
各辺をヒートシンクの辺４５ＡＫ４０ａ〜４５ＡＫ４０ｄと平行となるように配置した電子部品４５ＡＫ６１を、中心点Ｏを中心に所定角度θだけ回転させることで、電子部品４５ＡＫ６０の配置とすることができる。所定角度θは例えば略４５°である。これにより、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
ヒートシンク４５ＡＫ４０を、左右方向に平行に配列されたフィン４５ＡＫ４２が上下方向を向くように配置している。これにより、下方から上方に向けて移動する空気を、上下方向に沿ったフィン４５ＡＫ４２の間に通すことができ、上方向に移動する空気の流れを阻害することなく、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
電子部品４５ＡＫ６０とヒートシンク４５ＡＫ４０との間に介在した熱伝導シート４５ＡＫ７０を、両面が粘着する柔軟な熱伝導シートとしている。これにより、電子部品４５ＡＫ６０から発生した熱を、熱伝導シート４５ＡＫ７０を介してヒートシンク４５ＡＫ４０にスムーズに伝えることができ、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
後ケース４５ＡＫ３０には、発熱性の電子部品４５ＡＫ６０にヒートシンク４５ＡＫ４０を押圧する支持部４５ＡＫ３５が設けられている。これにより、電子部品４５ＡＫ６０から発生した熱を、熱伝導シート４５ＡＫ７０を介してヒートシンク４５ＡＫ４０にスムーズに伝えることができ、電子部品４５ＡＫ６０から発生した熱の放熱効果を高めることができる。
（特徴部５５ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図３１に示すように、複数の信号配線を構成するパターンとして、例えば配線のパターン５５ＡＫ１０〜５５ＡＫ２２などが形成され、複数の信号配線により演出制御基板１２と画像表示装置５などの複数の電気部品を接続可能な接続手段として、例えば接続配線部材５５ＡＫ０１を備え、パターンは、例えば図３１に示す領域５５ＡＫ１０Ｚにて、複数の信号配線のうち少なくとも１の信号配線が直線または略直線の第１形状となる一方で、他の信号配線が第１形状とは異なる第２形状となる特定形状部を含み、複数の信号配線に含まれる少なくとも一部の信号配線の配線長が、同一または略同一となる。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。また、接続手段を用いて狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
接続手段は、例えば図３１に示された接続配線部材５５ＡＫ０１のように、Ｌ字形状または略Ｌ字形状を有していてもよい。これにより、狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
接続手段に、例えば図３１に示された領域５５ＡＫ２Ｚのような曲折部を設けてもよい。これにより、狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
例えば図３２に示された配線のパターン５５ＡＫ１１、５５ＡＫ１２、５５ＡＫ３１、５５ＡＫ３２のように、パターンは、接続手段の両面に形成されてもよい。これにより、狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
接続手段は、例えば接続配線部材５５ＡＫ０１の基体といった、可撓性を有する第１部材と、例えば補強部材５５ＡＫ０２といった、可撓性を有しない第２部材とを含み、第２部材にて、信号配線と接続されるように実装された回路部品として、例えば回路部品５５ＡＫ１Ｒなどを備えてもよい。これにより、回路部品の脱落や信号配線の断線が発生しにくい適切な配線構成が可能になる。
接続手段には、例えば図３２に示す表面層５５ＡＫ１Ｓに設けられた配線のパターン５５ＡＫ１１、５５ＡＫ１２により構成される信号配線など、接続手段の一面に設けられた信号配線と、例えば図３２に示す裏面層５５ＡＫ２Ｓに設けられた配線のパターン５５ＡＫ３１、５５ＡＫ３２により構成される信号配線など、接続手段の他面に設けられた信号配線とを、電気的に接続可能な貫通部として、例えばスルーホール５５ＡＫ１Ｈ、５５ＡＫ２Ｈなどが設けられ、複数の電気部品を複数の信号配線により接続した場合に、例えば図３４に示された領域５５ＡＫ１Ｚなどのように、接続手段にて形状が変化する変形部には、貫通部が設けられていなくてもよい。これにより、接続手段の強度低下や信号配線の断線が発生しにくい適切な配線構成が可能になる。
（特徴部５６ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図３１に示すように、複数の信号配線を構成するパターンとして、例えば配線のパターン５５ＡＫ１０〜５５ＡＫ２２などが形成された接続配線部材５５ＡＫ０１などの接続手段を備え、複数の電気部品は、複数の信号配線と接続される複数の導体が、例えば第１ピッチＷ１０などの第１ピッチで設けられた第１部品と、例えば第２ピッチＷ１１などの第１ピッチとは異なる第２ピッチで設けられた第２部品とを含み、パターンは、例えば図３７や図３８に示すように、複数の信号配線が第１部品と接続される一端にて、複数の信号配線が第１ピッチに対応した間隔となるように形成され、複数の信号配線が第２部品と接続される他端にて、複数の信号配線が第２ピッチに対応した間隔となるように形成され、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、第１部品および第２部品は、例えばコネクタポート５６ＡＫ０１、５６ＡＫ０２など、複数の信号配線を着脱自在に接続可能な配線接続部品である。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。また、接続手段を用いて狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
あるいは、第１部品および第２部品は、例えば電子部品５６ＡＫ１ＩＣ、５６ＡＫ２ＩＣなど、所定部材に実装された電子部品である。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。また、接続手段を用いて狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
あるいは、第１部品および第２部品のうち一方は、例えばコネクタポート５６ＡＫ０１、５６ＡＫ０２など、複数の信号配線を着脱自在に接続可能な配線接続部品であり、第１部品および第２部品のうち他方は、電子部品５６ＡＫ１ＩＣ、５６ＡＫ２ＩＣなど、所定部材に実装された電子部品である。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。また、接続手段を用いて狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
（特徴部６２ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図４０に示されたＣＰＵ６２ＡＫ１０１など、受信したコマンドに基づいて制御を行う制御手段と、例えば図４０に示された外部ＲＡＭ６２ＡＫ１２１など、制御手段と電気的に接続可能な電子部品とを備え、制御手段は、コマンドとして複数のテストコマンドの組み合わせにより、例えば図４８（Ｂ）に示された外部ＲＡＭチェック（ショート）処理、図４８（Ｃ）に示された外部ＲＡＭチェック（ロング）処理、図４８（Ｄ）に示された高負荷チェック処理など、電子部品の状態を検査する検査処理を実行可能であり、例えば図４７に示されたコマンド解析処理などにより、複数のテストコマンドを受信中に、そのテストコマンドの組み合わせ以外のテストコマンドを受信した場合には、検査処理を実行しない。これにより、誤って検査処理が実行されてしまうことを防止して、電子部品の適切な検査が可能になる。
例えば図４８（Ａ）〜（Ｄ）に示された受信順序などのように、複数のテストコマンドの組み合わせは、例えば図４１に示された遊技用の演出制御コマンドなど、遊技の進行に伴い受信する遊技用コマンドとは異なるコマンドの組み合わせからなってもよい。これにより、誤って検査処理が実行されてしまうことを確実に防止して、電子部品の適切な検査が可能になる。
また、複数のテストコマンドの組み合わせは、例えば２〜３個など、遊技の進行に伴い受信する演出制御コマンドの個数よりも、多い個数であり、例えば１２個などのコマンドの組み合わせからなってもよい。これにより、誤って検査処理が実行されてしまうことを確実に防止して、電子部品の適切な検査が可能になる。
例えば画像表示装置５など、検査処理の実行中に、電子部品の状態に応じた検査時表示を行う表示手段を備えてもよい。これにより、検査処理の実行状況や実行結果を認識しやすく報知して、電子部品の適切な検査が可能になる。
例えば図４４に示された演出制御メイン処理のステップ６２ＡＫＳ０１にて、図４５に示された初期化処理が実行され、ステップ６２ＡＫＳ１２にて記憶したディスプレイ情報に応じて、ステップ６２ＡＫＳ１３にてディスプレイ初期化設定が行われ、その後、図４４に示された演出制御メイン処理のステップ６２ＡＫＳ０４にて、図４７に示されたコマンド解析処理が実行され、ステップ６２ＡＫＳ４９での設定を行うことで、表示手段は、遊技の進行に伴う表示の設定と共通の設定により、検査時表示が可能であってもよい。これにより、検査処理のプログラム容量が増大することを防止して、電子部品の適切な検査を行うことができる。
制御手段と電子部品は、例えば図４０に示された外部ＲＯＭ６２ＡＫ１２０やＣＧＲＯＭ６２ＡＫ１２２など、複数の記憶手段とともに、例えば演出制御基板１２などの基板に搭載可能であり、制御手段は、例えば外部ＲＯＭ６２ＡＫ１２０など、基板に複数の記憶手段のうち１の記憶手段が搭載されている場合に、検査処理を実行可能であってもよい。これにより、検査処理を実行するための構成が複雑になることを防止して、電子部品の適切な検査を行うことができる。
（特徴部６３ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図４０に示されたＣＰＵ６２ＡＫ１０１など、受信したコマンドに基づいて制御を行う制御手段と、例えば図４０に示された外部ＲＡＭ６２ＡＫ１２１など、制御手段と電気的に接続可能な電子部品とを備え、制御手段は、コマンドとして複数のテストコマンドの組み合わせにより、例えば図４８（Ｂ）に示された外部ＲＡＭチェック（ショート）処理、図４８（Ｃ）に示された外部ＲＡＭチェック（ロング）処理、図４８（Ｄ）に示された高負荷チェック処理など、電子部品の状態を検査する検査処理を実行可能であり、複数のテストコマンドの組み合わせに応じて、検査処理が異なる。これにより、電子部品の状態を検査する多様な検査処理を実行可能にして、電子部品の適切な検査が可能になる。
（特徴部６４ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図４０に示されたＣＰＵ６２ＡＫ１０１など、受信したコマンドに基づいて制御を行う制御手段と、例えば図４０に示された外部ＲＡＭ６２ＡＫ１２１など、制御手段と電気的に接続可能な電子部品とを備え、制御手段は、コマンドとして複数のテストコマンドの組み合わせにより、例えば図４８（Ｂ）に示された外部ＲＡＭチェック（ショート）処理、図４８（Ｃ）に示された外部ＲＡＭチェック（ロング）処理、図４８（Ｄ）に示された高負荷チェック処理など、電子部品の状態を検査する検査処理を実行可能であり、例えば図４７に示されたコマンド解析処理のステップ６２ＡＫＳ４８にて割込禁止の設定を行い、ステップ６２ＡＫＳ４９での設定により図５１〜図５４に示された外部ＲＡＭチェック処理などを実行することで、検査処理の実行中は、他の処理を実行しない。これにより、検査処理を確実に実行して信頼性を向上させ、電子部品の適切な検査が可能になる。
１ … パチンコ遊技機
１１ … 主基板
１２ … 演出制御基板
１３ … 音声制御基板
６２ＡＫ１００ … 演出制御用マイクロコンピュータ
６２ＡＫ１０１ … ＣＰＵ
６２ＡＫ１０２ … 内部ＲＯＭ
６２ＡＫ１０３ … 内部ＲＡＭ
６２ＡＫ１０４ … ウォッチドッグタイマ
６２ＡＫ１０６ … 割込コントローラ
６２ＡＫ１０７ … シリアル通信回路
６２ＡＫ１２０ … 外部ＲＯＭ
６２ＡＫ１２１ … 外部ＲＡＭ
６２ＡＫ１２２ … ＣＧＲＯＭ
６４ＡＫＴ１ … 比較データテーブル
６４ＡＫＴ２ … ランダムデータテーブル

Claims (1)

  1. 遊技を行うことが可能な遊技機であって、
    受信したコマンドに基づいて制御を行う制御手段と、
    前記制御手段と電気的に接続可能な電子部品と、を備え、
    前記制御手段は、
    前記コマンドとして複数のテストコマンドの組み合わせにより、前記電子部品の状態を検査する検査処理を実行可能であり、
    前記検査処理として、データの書込と読出が可能な記憶領域に対する検査を実行可能であり、
    前記複数のテストコマンドの組み合わせに応じて、前記検査処理が異なり、
    前記複数のテストコマンドの組み合わせは、遊技の進行に伴い受信する遊技用コマンドの個数よりも多い個数のコマンドの組み合わせである、
    ことを特徴とする遊技機。
JP2017196614A 2017-10-10 2017-10-10 遊技機 Active JP6862329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017196614A JP6862329B2 (ja) 2017-10-10 2017-10-10 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017196614A JP6862329B2 (ja) 2017-10-10 2017-10-10 遊技機

Publications (3)

Publication Number Publication Date
JP2019068984A JP2019068984A (ja) 2019-05-09
JP2019068984A5 JP2019068984A5 (ja) 2020-08-27
JP6862329B2 true JP6862329B2 (ja) 2021-04-21

Family

ID=66440231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017196614A Active JP6862329B2 (ja) 2017-10-10 2017-10-10 遊技機

Country Status (1)

Country Link
JP (1) JP6862329B2 (ja)

Also Published As

Publication number Publication date
JP2019068984A (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
JP2019180621A (ja) 遊技機
JP6878649B2 (ja) 遊技機
JP6867925B2 (ja) 遊技機
JP2022103287A (ja) 遊技機
JP6692328B2 (ja) 遊技機
JP6862329B2 (ja) 遊技機
JP6862328B2 (ja) 遊技機
JP6692330B2 (ja) 遊技機
JP6692329B2 (ja) 遊技機
JP6898900B2 (ja) 遊技機
JP6893495B2 (ja) 遊技機
JP6720247B2 (ja) 遊技機
JP7128879B2 (ja) 遊技機
JP7083871B2 (ja) 遊技機
JP7083870B2 (ja) 遊技機
JP7087024B2 (ja) 遊技機
JP7083872B2 (ja) 遊技機
JP6982137B2 (ja) 遊技機
JP7043545B2 (ja) 遊技機
JP7087025B2 (ja) 遊技機
JP6982123B2 (ja) 遊技機
JP6810070B2 (ja) 遊技機
JP7087026B2 (ja) 遊技機
JP7043546B2 (ja) 遊技機
JP7087050B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210331

R150 Certificate of patent or registration of utility model

Ref document number: 6862329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250