JP6857169B2 - 送信機による非線形の事前符号化 - Google Patents

Description

[0001] 本発明は、全般的に、衛星通信システムにおける送信信号のための送信機による非線形の事前符号化を提供し、その結果、信号の非線形の歪みを低減させるシステムおよび方法に関するものである。更に特定すれば、本発明は、衛星通信システムでの送信信号のための送信機による非線形の事前符号化を提供し、その結果、信号の非線形の歪みを低減させるシステムおよび方法において、事前符号化が、送信信号におけるダーティ・ペーパ符号化と非線形の高電力増幅器（ＨＰＡ）モデリング（例えば、Ｖｏｌｔｅｒｒａ級数モデリング）との組み合わせを含む。

従来技術

考察
[0002] 衛星通信は、より大きなスループットへの、およびより多くのＤＣ電力効率性を有するトランスポンダへの需要が増していることを予測している。より大きなスペクトル効率性を提供するために、衛星通信システムは、しばしば、最新の符号化および変調を採用する。これは、公知のデジタル・ビデオ放送（ＤＶＢ）−Ｓ２規格およびプロトコルによって最良に例証される。復号化の複雑性を管理可能に維持しつつ、大規模な符号化利得を達成するには、符号連結が効率的な方法である。しかしながら、これまでに「ターボ符号」が発見されて以来、反復(iterative)処理技術は従来の連結誤り訂正符号に限定されないということが広く承認されており、所謂「ターボ原理」は、最新のデジタル通信で見つけられる数多くの他のコンポーネントに全般的に適用可能である。そのような１つの例は、符号化変調通信システムにおける反復的なデマッピングおよび復号化である。符号化Ｍ−ａｒｙ振幅位相シフト・キーイング（ＡＰＳＫ）は今や、デジタル衛星通信のための「デファクト」の帯域幅効率の変調技術である。

[0003] 信号伝送距離に必要となる放射電力の需要を満たすために、衛星通信システムは、通例、進行波管増幅器（ＴＷＴＡ）または固体電力増幅器（ＳＳＰＡ）のような高電力増幅器（ＨＰＡ）を採用する。高スループットおよび増加効率性を提供するために、これらＨＰＡは、しばしば、それらの飽和レベルまたは飽和レベルの近くで動作する。このことは、通例、送信された信号における重大な非線形性の歪みを生じる結果となり、通信チャネルのスループットおよび性能に対して逆効果を奏する。Ｍ−ａｒｙＡＰＳＫは、電力効率性および空間効率性の解決策として、その本来のロバスト性を、高い非線形性の歪みに対して提供する。しかしながら、衛星通信チャネルの実装は、それらの支配的な非線形な挙動のために、尚も、従来型の地上チャネルとは著しく異なる設計上の課題を提供する。

[0004] 衛星通信その他の通例の無線デジタル信号送信機では、送信のために、送信機は、特定の時点でのデジタル・ビットを、同位相および直角位相のシンボル・コンステレーションに変換するデジタル・コンポーネントを含む。しかしながら、これらコンポーネントはメモリを含み、特定の時点で送信されるシンボルは、所望の送信信号と干渉する、以前に送信されたシンボルからのアーチファクトを含む。特に、特定の時点で送信される各シンボルは、以前のシンボルからの重大な干渉を含むことになる。ここでは、特定の時点で実際に送信されるシンボルは、以前の時間枠における所望の信号と該信号からの干渉とを含む。更に、チャネルにおけるチャネル・インパルス応答は、信号におけるシンボル間干渉（ＩＳＩ）を生成し、これがまた信号の歪みを引き起こす。

[0005] チャネルにおいて非線形の信号歪みを引き起こすこれらデジタル通信システムのために、通例は、何らかの種別の信号補正が必要となる。送信機による事前符号化（ＴＰＣ）は通信分野における公知の技術である。ここでは、送信機はフォワード・チャネルの推定を生成し、該フォワード・チャネルは、信号が送信されるのよりも前に、予測した非線形の歪みを除去するように使用される。その結果、信号復調に関連する複合性(complexity)が、送信機において受信機ではなく提供される。公知の１つのＴＰＣ技術は、ダーティ・ペーパ符号化として当該分野において参照される。ダーティ・ペーパ符号化は、送信機がフォワード通信チャネルを理解する場合に、送信される信号を変更することができるという概念に依拠する。その結果、受信機によって受信されるときに所望の信号がクリーンとなるように、送信信号がチャネルを通じて送信されるときに、事前符号化がチャネルの干渉を補償する。送信される各シンボルを、所望の信号シンボル・コンポーネントのみを含むように事前符号化するために、送信機は、送信されている現在のシンボルのために以前の時間サンプルのシンボルにおいて結合された効果を差し引く。その結果、所望のシンボルのみが実際に送信される。

[0006] 通例のデジタル加入者回線（ＤＳＬ）通信システムにおける送信機による事前符号化のために、送信機は、通常、無線送信セッションの開始時に一度チャネルを学習することを必要とするだけである。何故ならば、チャネルは、比較的長い時間期間にわたり実質的に一定のままとなるからである。例えば、送信機はパイロット・トーンを受信機に送信し、当該信号がチャネル内でどのように変化するかに基づくことにより、送信機が、好適な事前符号化技術を使用して信号を変調することを可能にする。しかしながら、セルラ無線送信のために、フォワード・チャネル（ダウン・リンク）を学習する能力はより一層複雑化する。何故ならば、例えば、受信機やユーザ端末の移動の結果として、チャネルは絶えず変化しているからである。通例のセルラ通信システムでは、セル電話受信機は、受信信号とは異なる周波数（アップ・リンク）で、基地局の送信機に向けてフィードバック信号を絶えず送信し戻す。フィードバック信号は、事前符号化の目的で使用される。しかしながら、送信機がフォワード・チャネル推定信号を受信機から受信する時までに、受信機は、恐らく、次の送信のために異なる位置に移動しているおり、以前に受信したフォワード・チャネル推定はもはや正確ではないことがある。衛星通信信号のために、フォワード・チャネルは、通例はあまり迅速に変化しておらず、ここでは、フォワード・チャネル推定は、より正確に取得することができる。

[0007] 衛星通信システムにおいて事前符号化する送信機を提供する様々な技術が当該分野において公知である。１つの公知のＴＰＣ技術は、メモリを有しないシンボル予歪として称され、主には、ＨＰＡによって引き起こされる非線形の影響に重点を置く。しかしながら、当該技術は性能およびスループットを制限している。２つ目の公知のＴＰＣ技術は、メモリを有するシンボル予歪として称され、これもまた、主に、ＨＰＡによって引き起こされる非線形の影響に重点を置く。３つ目の公知の技術は、線形事前均一化(linear pre-equalization)として称され、主に、チャネル発生歪みを除去することに重点を置く。ここでは、複雑性はフォワード・チャネルに依存する。

図１は、シンボルを含むデジタル信号コンステレーションの例である。 図２は、Ｖｏｌｔｅｒｒａモデリングを使用して送信機による事前符号化を採用する衛星通信システムのブロック図である。 図３は、図１に示される剰余演算の出力におけるシンボルのデジタル信号コンステレーションの例である。 図４は、受信機での剰余演算への入力におけるシンボルを含むデジタル信号コンステレーションの例である。

[0012] 本発明の実施形態についての以降の検討は、衛星通信システムのための送信機による事前符号化（ＴＰＣ）技術に向けられ、その性質上、単に例示に過ぎず、本発明やその適用または使用を制限することを何ら意図するのではない。例えば、後述するように、本発明は、衛星通信システムのための特定の適用を有する。しかしながら、当業者には認められるように、ＴＰＣ技術は、他の無線通信システムのための適用を有してもよい。

[0013] 図１は、理想的な複合符号化デジタル信号シンボル・コンステレーション１０を示す。ここでは、同位相の値が水平軸、そして、直交位相の値が垂直軸となる。コンステレーション１０は、ポイントまたはシンボル１２のアレイを含む。ここでは、各シンボル１２は、Ｍ−ａｒｙＡＰＳＫ変調次数にしたがうビットの数を表し、また、シンボル１２の数は、共通の中心のまわりに、コンセントリック・リング１４（ここではシングル・リング）において提供される。リング１４の数および各リング１４のシンボル１２の数がデジタル信号コンステレーションのコンステレーション設計を規定する。

[0014] 図２は、送信機２２および受信機２４を含む衛星通信システム２０のブロック図である。ここでは、送信機２２および受信機２４は、衛星でのまたは地上局のいずれかにあることができる。送信機２２は、送信されることになるビットのストリームを有する信号ｂを受信する符号器２６を含む。ここでは、符号器２６は、採用されちる特定のアーキテクチャ（例えば、ＤＶＢ−Ｓ２プロトコル）にしたがって信号ｂを符号化する。また、符号器２６は、符号化されたビット・シーケンス信号ｃ＝［ｃ_１．．．Ｃ_ＫＭＣ］^Ｔを発生させる。符号器２６からの符号化デジタル信号ｃは、インタリーバ２８に送信される。インタリーバ２８は、符号化ビート・シーケンス信号ｃのビット・シーケンスを再配給する。その結果、システム誤り訂正符号ケイパビリティを超過することになるビット・グループをバースト誤りが損なわせる機会を削減することによって、送信機２２の性能を増加させる。

[0015] 次いで、インタリーバ１８からインターリーブされたビット信号は、マッパ３０に送られる。マッパ３０は、インターリーブされたビットを、シンボルのリングを有するコンステレーション（例えば図１に示されるコンステレーション）へと変換および変調する。ここでは、コンステレーションはビット・グループを規定する。例えば、マッパ３０は、Ｍ−ａｒｙ振幅位相シフト・キーイング（ＡＰＳＫ）を採用する。ＡＰＳＫは、送信される各シンボルごとに同位相および直交位相を提供する。更に特定すれば、ｃのＭ_ｃ個の連続ビットは、ビット・シーケンスｃ_ｋ＝［ｃ_ｋ（１），．．．，Ｃ_ｋ（Ｍ_ｃ）］を形成するようにグループ化される。次いで、各ビット・シーケンスｃ_ｋは、ビット・シンボル・マッピング(bit-to-symbol mapping)μによって複合シンボルｘ（ｋ）＝μ（ｃ_ｋ）にマップされる。符号化変調スペクトル効率は、Ｒ≡γＭ_ｃであり、ここでは、γは実際の符号化レートである。

[0016] マッパ３０からのシンボル信号は、同位相および直交位相の複合値のシーケンスであり、ここでは、各グループの値はコンステレーションにおけるシンボルの１つを特定する。一例では、符号化ビット・シーケンス信号ｃ＝［ｃ_１．．．Ｃ_ＫＭＣ］^Ｔは、Ｋ符号化情報シンボルｘのブロックにマップされることができ、Ｋ符号化情報シンボルｘ＝［ｘ（１）．．．ｘ（Ｋ）］^Tのセットを発生させる。シンボルは基数｜Ｘ｜＝２^Ｍｃによって複合コンステレーションＸからほぼ等しく選択されると想定する。ここでは、基数｜Ｘ｜は、ｘ次のコンステレーション・シンボルのセットにおけるポイントの数であり、平均シンボル・エネルギＥ_ｘ≡Ｅ｜ｓ（ｋ）｜^２を有する。

[0017] マッパ３０からのシンボル信号が差分器(differencer)５６に送られる。差分器５６は、より詳細に後述するように、例えば、非線形モデリング・ブロック５８でのＶｏｌｔｅｒｒａ級数モデリングを使用して、ＴＰＣ演算において信号から非線形干渉を減算する。ここでは、差分器５６の出力は事前符号化シンボル信号である。差分器５６からの事前符号化シンボル信号は、剰余(modulo)ボックス６２に送られる。剰余ボックス６２は、シンボルに公知の剰余演算を実行して、如何なる特定の時点でも、送信されるシンボルの数を制限する。その結果、それらシンボルは、各送信シンボルでの干渉に寄与し、シンボル表現における特定エリア（例えば、基本領域）内に収容される。

[0018] 数学的に正確な形態では、剰余演算は［ｕ］_Λとして規定される。ボックス６２で実行される剰余演算は、２つの異なるステップに分けることができる。すなわち、格子量子化および剰余格子縮小(modulo-lattice reduction)であり、ここでは、剰余ボックス６２への入力はベクトルｕである。
格子量子化について、ｕ∈Ｃ^ｎとした場合、

となる。換言すると、所与のベクトルｕについて、格子量子化ポイントＱ_Λ（ｕ）は、ベクトルｕに最も近い格子ポイントである。

[0019] 剰余格子縮小について、ｕ∈Ｃ^ｎとした場合、

となる。

[0020] つまり、剰余演算は、送信機２２が送信できるエネルギ量を制限する。剰余ボックス６２の出力において図１に示されるコンステレーションの全般表現は、シンボル空間１８を含むコンステレーション１６として図３に示される。剰余ボックス６２からの線６０上のフィードバック信号は、ＴＰＣ演算を提供する非線形モデリング・ボックス５８に供給される。

[0021] 剰余ボックス６２からの事前符号化信号は、乗算器６６において線６８上で供給されるファクタ１／ｈ_１（０）によって乗算され、次いで、平方根二乗剰余（ＳＲＲＣ）パルス整形フィルタ（ＰＳＦ）３２に供給される。ＰＳＦ３２は、シンボル・シーケンスを挿入し、当該信号を、デジタル信号からアナログ信号に変換する二乗剰余として整形する。次いで、フィルタリング・シンボルは、送信のために、線６４上のデジタル・アナログ変換器（ＤＡＣ）によってアナログ信号に変換される。ここでは、ＤＡＣ３４からのアナログ出力信号は、時刻ｔで送信される信号と同等のベースバンドである。

[0022] ＤＡＣ３４からのアナログ出力信号は、送信のために、送信機２２の高電力増幅器（ＨＰＡ）３６に送られる。ＨＰＡ３６は、前置増幅器フィルタ３８を含む。前置増幅器フィルタ３８は、送信信号をフィルタリングし、また、増幅のために、フィルタリング信号をメモリレス非線形増幅器性４０に供給する。次いで、増幅信号は、後置増幅器フィルタ４２によってフィルタリングされ、その後に、衛星または地上局からのチャネル４４上でアナログ信号として送信機２２によって送信される。

[0023] 上述したように、本発明は、一例では、Ｖｏｌｔｅｒｒａ級数モデリングｆ_{Ｖｏｌｔｅｒｒａ}（・）を採用して、ＨＰＡ３６で非線形衛星デジタル通信チャネルをモデリングすることを提案する。その結果、モデリングは、上述した種別のＴＰＣ演算（例えば、ダーティ・ペーパ符号化）において採用することができる。Ｖｏｌｔｅｒｒａ級数展開は、非線形の挙動をモデリングするための公知の数学モデルであり、非線形衛星通信チャネルを表すのに有効且つ分析として扱いやすい方法を提供する。一般的に、Ｖｏｌｔｅｒｒａ級数は信号を無限多項式で記述する。このような手法でＨＰＡ３６をモデリングすることによって、ＴＰＣ演算は、信号が送信機２２によって送信される前に、予測される非線形ＩＳＩの干渉を除去することができる。一実施形態では、Ｖｏｌｔｅｒｒａ級数モデルは、次のように規定される。

ここでは、ｈ_ｐ（ｎ_１，ｎ_２，．．．，ｎ_ｐ）は第ｐ次の係数であり、Ｘは係数であり、Ｎは係数であり、ｈ_１（０）は先頭の第１次の係数である。

[0024] 本実施形態では、送信機による事前符号化は、送信されることになる信号が剰余ボックス６２での剰余演算を受けた後に、部分空間(fractional space)において実行される。ＨＰＡ３６は、非線形モデリング・ブロック５８において数式（３）で示されたＶｏｌｔｅｒｒａ級数モデルを使用して、ブロック５８で推定される。ここでは、モデルの線形項が次の数式（４）で示されると共に、ブロック７０でモデリングされる。また、モデルの第３次の項が次の数式（５）で示されると共に、ブロック７２でモデリングされる。更に、第３次の項よりも高次の奇数項の全てが全般的にブロック７４でモデリングされる。Ｖｏｌｔｅｒｒａ級数式の第３次の項によって、各ｚ変数ごとに必要とされる第３次の項のボックス７２への３つの入力があり、ここでは、ｚは遅延要素に関連する。第３次の項への入力の内の１つは、ｚ^＊について複素共役ボックス７６を通過する。より高次の項について必要となるボックス７４への入力の数がまたあり、

ここでは、Ｚは係数であり、Ｎは係数である。

[0025] ボックス７０，７２，７４からのモデリング信号の全ては、総計ブロック７８で共に加算される。次いで、差分器５６においてマッパ３０の出力から減算される。その結果、チャネル４４上で送信される信号は、高電力増幅器３６によって提供される非線形化によって予歪される。

[0026] 上述したように、Ｖｏｌｔｅｒｒａ級数モデリングは、１つの好適な非線形モデリングであり、ＨＰＡ３６によって生じる非線形チャネル４４を展開するように使用されることができる。非線形モデリング技術についての他の幾らかの例を以下に検討する。これらは、他のモデリング技術がまた利用可能となるとの理解の下、Ｖｏｌｔｅｒｒａ級数モデリングを置換することができる。

[0027] 他の１つの適用可能な非線形モデリング技術は、メモリ多項式モデルとして知られる。メモリ多項式モデルは、メモリ効果を呈する電力増幅器および送信機の挙動モデリングおよびデジタル予歪のために広く使用される。メモリ多項式モデルは、基本的に、Ｖｏｌｔｅｒｒａ級数の縮小に対応し、選択的な項のみが維持される。モデルの出力波形は、次のようになる。

ここでは、ｘ_ｏｕｔはＨＰＡ３６の出力であり、ｘ_ｉｎはＨＰＡ３６の入力であり、ＮおよびＭは、それぞれ非線形項および被試験デバイス（ＤＵＴ）のメモリ長(depth)であり、また、ａ_ｊｉはモデル係数である。

[0028] メモリ多項式モデルについて、

であり、ここでは、関数ｆ_ＭＰ（・）は、メモリ多項式モデルを示す。

[0029] 他の適用可能な非線形モデリング技術は、Ｗｉｅｎｅｒモデルｆ_{Ｗｉｅｎｅｒ}（・）として知られる。これは、メモリレス非線形関数が続く線形有限インパルス応答（ＦＩＲ）フィルタで構成される２ボックス・モデルである。Ｗｉｅｎｅｒモデルの出力波形は次のように与えられる。

ここでは、Ｇ｜ｘ_１（ｎ）｜は、参照テーブルにおいて実装されるメモリレス瞬間利得関数であり、ｘ _ｏｕｔ （ｎ）は出力であり、ｘ_１（ｎ）は、次のようなＦＩＲフィルタの出力を示す。

ここでは、ｈ（ｊ）はＦＩＲフィルタ・インパルス応答の係数であり、ＭはＤＵＴのメモリ長である。

[0030] 他の適用可能な非線形モデリング技術は、Ｈａｍｍｅｒｓｔｅｉｎモデルｆ_{Ｈａｍｍｅｒｓｔｅｉｎ}（・）として知られ、静的非線形性が線形フィルタの上流側に適用される。出力波形は次のように与えられる。

ここでは、ｘ_１（ｎ）、ｈ（ｊ）、およびＧ（｜ｘ_１（ｎ）｜）は、それぞれ、参照テーブルの出力、ＦＩＲフィルタのインパルス応答、および参照テーブル・モデルの瞬間利得にそれぞれ関連し、ｘ _ｏｕｔ （ｎ）は出力であり、ＭはＤＵＴのメモリ長である。

[0031] 他の適用可能な非線形モデリング技術は、参照テーブル（ＬＵＴ）ダイレクト・モデルｆ_ＬＵＴ（・）として知られ、ＤＵＴの瞬間利得は実際の入力サンプルｘ_ｉｎ（ｎ）の関数であり、Ｍ−１個の先行サンプルは、次のようになる。

ここでは、ＭはＤＵＴのメモリ長である。したがって、ＬＵＴのサイズは、Ｋ^Ｍ＝１であり、ここでは、ＫはメモリレスＬＵＴモデルで必要とされるビンの数である。また、出力波形は次のように与えられる。

ここでは、Ｇ（｜ｘ_１（ｎ）｜）はＤＵＴの瞬間複素利得であり、ｘ_ｉｎ（ｎ）は現在およびＭ−１個の先行サンプルを含む入力ベクトルであり、ｘ_ｉｎ（ｘ）は次のように規定される。

[0032] 上述した非線形モデルの任意の２つの組み合わせがまたシステム２０における非線形モデリングとして供することができる。
例えば、Λ_１＋Λ_２＝１である場合、非線形モデリングは次のように与えられる。

また、非線形モデリングは、システム２０における完全な有効非線形モデリングを形成する。

[0033] 他の非線形モデリングの例は、次を含む。

[0034] 他の非線形モデリングの例は、次を含む。

[0035] 更に、上述した非線形関数の複数（＞２）の組み合わせがまた、システム２０における非線形モデリングとして供することができる。例えば、次のようになる。

ここでは、Ｎ＝４である。

[0036] Ｎ＝３であるときの他の非線形モデリングの例は、次のようにできる。

[0037] 更にまた、上記の非線形関数のテイラー級数展開による非線形の組み合わせが、ボックス５８におけるモデリングとして供することができる。例えば、次のようになる。

ここでは、ｆ^（ｎ）は関数のｆのｎ次導関数を示す。

[0038] 他の非線形モデリングの例は、次のようにできる。

[0039] システム２０のキーとなる特徴の内の１つは、個々のデバイスに依存する。また、上記の非線形関数が分かりやすく(straight forward)実現でき、その結果として、大抵は、モデリングの複雑さが非常に大きいことに起因して処理しやすくはない複雑なものとなり、すぐに処理できないものとなる。本発明は、上記のモデリングから「重要な」項のみを選択し、それらの項を、非線形ＴＰＣ計算の「非線形」チャネル係数として使用するのみである。

[0040] 受信機２４は、地上局その他においてチャネル４４上でアナログ・シンボル信号を受信する。ここでは、線４８上で供給される加算性白色ガウス・ノイズ（ＡＷＧＮ）が受信信号に付加さ、総計合流部４６において熱バックグラウンド・ノイズのためのモデリングを提供して、その結果、補正された受信信号を供給する。補正された受信信号は、受信機フロント・エンド５０に供給される。ここでは、アナログ信号がダウン変換され、また、搬送波信号が除去されて、図４に示されたシンボル９２を含むシンボル・コンステレーション９０のような、信号のシンボル・コンステレーションを提供する。フロント・エンド５０からのシンボル信号は、当業者に十分理解される手法で、ボックス５２での剰余演算によってデジタル信号に変換される。剰余演算は、デジタル信号のシンボル・バージョン当たり１サンプルを回復させる。デジタル信号は、コンステレーションの同位相および直交位相の値を有するシンボルを供給して、図１に示されたようなシンボル・コンステレーションを提供する。剰余ボックス５２からのデジタル信号は、内部ソフト入力／ソフト出力（ＳＩＳＯ）デマッパ５４に供給される。ＳＩＳＯデマッパ５４は、シンボル・コンステレーションのビットを除去する。次いで、ビットは復号器８０に送られ、ビットを複号化して、受信したビット・ストリームｂを供給する。

[0041] 当業者には十分に理解されるように、本発明を説明するために本願明細書において検討した幾らかの並びに様々なステップおよび処理は、コンピュータ、プロセッサ、または、電気的な現象を使用してデータを操作および／並びに変換する他の電子計算デバイスによって実行される動作に関連する。それらコンピュータおよび電子デバイスは、非一時的コンピュータ可読媒体を含む、様々な揮発性および／または不揮発性メモリを採用する。非一時的コンピュータ可読媒体は、コンピュータまたはプロセッサによって実行することができる様々なコードまたは実行可能命令を含んで格納される実行可能プログラムを有する。ここでは、メモリおよび／またはコンピュータ可読媒体は、全ての形態および種別のメモリ並びにコンピュータ可読媒体を含む。

[0042] 上述した検討は、本発明の例示の実施形態を開示および説明されるに過ぎないものである。当業者は、このような検討から、また、添付した図面および特許請求の範囲から、様々な変更、修正、および変更を、次の特許請求の範囲に規定される発明の主旨および範囲から逸脱することなく行うことが可能であることを容易に認識するであろう。

Claims (16)

1. デジタル通信システムに付随する送信機でデジタル信号を事前符号化して、送信される信号の非線形の歪みを除去する方法であって、
   送信されることになるデジタル・ビットを送信コンステレーションに変換するステップであって、該送信コンステレーションが複数の前記ビットをそれぞれ規定するシンボルを含む、ステップと、
   前記送信コンステレーションから、訂正された事前符号化コンステレーションを差し引いて、現在の事前符号化コンステレーションを提供するステップと、
   前記現在の事前符号化コンステレーションに剰余演算を実行して、任意の特定の時点で送信されるシンボルの数を制限するステップと、
   非線形モデルを使用して、前記剰余演算の後に前記現在の事前符号化コンステレーションをモデリングして、前記訂正された事前符号化コンステレーションを提供するステップであって、Ｖｏｌｔｅｒｒａ級数モデル、メモリ多項式モデル、Ｗｉｅｎｅｒモデル、Ｈａｍｍｅｒｓｔｅｉｎモデル、および参照テーブル・ダイレクト・モデルの内２つ以上の任意の組み合わせを使用して、前記現在の事前符号化コンステレーションをモデリングすることを含む、ステップと、
   前記現在の事前符号化コンステレーションの信号をフィルタリングして、事前符号化コンステレーションの信号を形成するステップと、
   前記形成された事前符号化コンステレーションの信号を、送信されることになるアナログ信号に変換するステップと、
   送信のために、高電力増幅器において前記アナログ信号を増幅させるステップと、
   を含む、方法。
2. 請求項１記載の方法において、非線形モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップが、Ｖｏｌｔｅｒｒａ級数モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップを含み、
   前記Ｖｏｌｔｅｒｒａ級数における複数の項は別個にモデリングされ、前記コンステレーションにおける各モデルリングされた項は共に加算されて、前記モデルリングされたコンステレーションを提供する、方法。
3. 請求項２記載の方法において、Ｖｏｌｔｅｒｒａ級数モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップが、
   数式：
   

   

   
   を使用することを含み、
   ここでは、ｈ_ｐ（ｎ_１，ｎ_２，．．．，ｎ_ｐ）が第ｐ次のＶｏｌｔｅｒｒａ級数の係数であり、Ｘは係数であり、Ｎは係数であり、ｈ_１（０）は先頭の第１次の係数である、方法。
4. 請求項３記載の方法において、Ｖｏｌｔｅｒｒａ級数モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップが、
   数式：
   

   

   
   を使用して前記Ｖｏｌｔｅｒｒａ級数の線形項をモデリングするステップと、
   数式：
   

   

   
   を使用して前記Ｖｏｌｔｅｒｒａ級数の第３次項をモデリングするステップと、
   を含み、
   ここでは、Ｚは係数であり、Ｎは係数である、方法。
5. 請求項１記載の方法において、非線形モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップが、メモリ多項式モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップを含む、方法。
6. 請求項５記載の方法において、前記メモリ多項式モデルが、
   

   

   
   によって規定される出力波形を有し、
   ここでは、ｘ_ｏｕｔは前記増幅器の出力であり、ｘ_ｉｎは前記増幅器の入力であり、ＮおよびＭはそれぞれ非線形項およびメモリ長であり、ａ_ｊｉはモデル係数である、方法。
7. 請求項１記載の方法において、非線形モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップが、
   

   

   
   によって与えられる出力波形を有するＷｉｅｎｅｒモデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップを含み、
   ここでは、Ｇ（｜ｘ_１（ｎ）｜）は、参照テーブルにおいて実装されるメモリレス瞬間利得関数であり、ｘ_ｏｕｔ（ｎ）は出力であり、ｘ_１（ｎ）は、
   

   

   
   としてフィルタの出力を示し、
   ここでは、ｈ（ｊ）はフィルタ・インパルス応答の係数であり、Ｍはメモリ長である、方法。
8. 請求項１記載の方法において、非線形モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップが、
   

   

   
   および
   

   

   
   によって与えられる出力波形を有するＨａｍｍｅｒｓｔｅｉｎモデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップを含み、
   ここでは、ｘ_１（ｎ）、ｈ（ｊ）、およびＧ（｜ｘ_１（ｎ）｜）は、それぞれ、参照テーブルの出力、フィルタのインパルス応答、および参照テーブル・モデルの瞬間利得に関連し、ｘ_ｏｕｔ（ｎ）は出力であり、Ｍはメモリ長である、方法。
9. 請求項１記載の方法において、非線形モデルを使用して前記現在の事前符号化コンステレーションをモデリングするステップが、
   

   

   
   として、参照テーブル（ＬＵＴ）を使用して前記事前符号化コンステレーションをモデリングするステップを含み、
   ここでは、Ｍはメモリ長であり、ＬＵＴのサイズは、Ｋ^Ｍ＝１であり、ＫはメモリレスＬＵＴモデルで必要とされるビンの数であり、出力波形は、
   

   

   
   によって与えられ、
   ここでは、Ｇ（｜ｘ_１（ｎ）｜）は瞬間複素利得であり、ｘ_ｏｕｔ（ｎ）は出力であり、ｘ_ｉｎ（ｎ）は現在およびＭ−１個の先行サンプルを含む入力ベクトルであり、ｘ_ｉｎ（ｎ）は、
   

   

   
   として規定される、方法。
10. 請求項１記載の方法において、前記デジタル・ビットをコンステレーションに変換するステップが、Ｍ−ａｒｙ振幅位相シフト・キーイングを使用することを含む、方法。
11. 請求項１記載の方法において、前記通信システムが衛星通信システムを含む、方法。
12. 請求項１記載の方法において、前記事前符号化コンステレーションをフィルタリングするステップが、パルス整形フィルタを使用することを含む、方法。
13. 送信機でデジタル信号を事前符号化して、送信される信号の非線形の歪みを除去する通信システムであって、
    送信されることになるデジタル・ビットを送信コンステレーションに変換する手段であって、該送信コンステレーションが複数の前記ビットをそれぞれ規定するシンボルを含む、手段と、
    前記送信コンステレーションから、訂正された事前符号化コンステレーションを差し引いて、現在の事前符号化コンステレーションを提供する手段と、
    前記現在の事前符号化コンステレーションに剰余演算を実行して、任意の特定の時点で送信されるシンボルの数を制限する手段と、
    非線形モデルを使用して、前記剰余演算の後に前記現在の事前符号化コンステレーションをモデリングして、前記訂正された事前符号化コンステレーションを提供する手段であって、Ｖｏｌｔｅｒｒａ級数モデル、メモリ多項式モデル、Ｗｉｅｎｅｒモデル、Ｈａｍｍｅｒｓｔｅｉｎモデル、および参照テーブル・ダイレクト・モデルの内２つ以上の任意の組み合わせを使用して、前記現在の事前符号化コンステレーションをモデリングすることを含む、手段と、
    前記現在の事前符号化コンステレーションの信号をフィルタリングして、事前符号化コンステレーションの信号を形成する手段と、
    前記形成された事前符号化コンステレーションの信号を、送信されることになるアナログ信号に変換する手段と、
    高電力増幅器において前記アナログ信号を増幅させる手段と、
    を含む、システム。
14. 請求項１３記載のシステムにおいて、非線形モデルを使用して前記現在の事前符号化コンステレーションをモデリングする手段が、Ｖｏｌｔｅｒｒａ級数モデルを使用して前記現在の事前符号化コンステレーションをモデリングし、
    前記Ｖｏｌｔｅｒｒａ級数における複数の項は別個にモデリングされ、前記コンステレーションにおける各モデルリングされた項は共に加算されて、前記モデルリングされたコンステレーションを提供する、システム。
15. 請求項１４記載のシステムにおいて、Ｖｏｌｔｅｒｒａ級数モデルを使用して前記現在の事前符号化コンステレーションをモデリングする手段が、
    数式：
    

    

    
    を使用し、
    ここでは、ｈ_ｐ（ｎ_１，ｎ_２，．．．，ｎ_ｐ）は第ｐ次項のＶｏｌｔｅｒｒａ級数の係数であり、Ｘは係数であり、Ｎは係数であり、ｈ_１（０）は先頭の第１次の係数である、システム。
16. 請求項１５記載のシステムにおいて、Ｖｏｌｔｅｒｒａ級数モデルを使用して前記現在の事前符号化コンステレーションをモデリングする手段が、
    数式：
    

    

    
    を使用して前記Ｖｏｌｔｅｒｒａ級数の線形項をモデリングし、
    数式：
    

    

    
    を使用して前記Ｖｏｌｔｅｒｒａ級数の第３次項をモデリングし、
    ここでは、Ｚは係数であり、Ｎは係数である、システム。

Images