JP6844877B2 - Manufacturing method of semiconductor module - Google Patents

Manufacturing method of semiconductor module Download PDF

Info

Publication number
JP6844877B2
JP6844877B2 JP2019543135A JP2019543135A JP6844877B2 JP 6844877 B2 JP6844877 B2 JP 6844877B2 JP 2019543135 A JP2019543135 A JP 2019543135A JP 2019543135 A JP2019543135 A JP 2019543135A JP 6844877 B2 JP6844877 B2 JP 6844877B2
Authority
JP
Japan
Prior art keywords
circuit modules
circuit
groove
module
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019543135A
Other languages
Japanese (ja)
Other versions
JPWO2020121415A1 (en
Inventor
隆俊 増田
隆俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of JPWO2020121415A1 publication Critical patent/JPWO2020121415A1/en
Application granted granted Critical
Publication of JP6844877B2 publication Critical patent/JP6844877B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

本発明は、半導体モジュールの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor module.

従来より、記憶装置としてＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリ（ＲＡＭ）が知られている。ＤＲＡＭには、演算装置（以下、論理チップという）の高性能化やデータ量の増大に耐えうる大容量化が求められている。そこで、メモリ（メモリセルアレイ、メモリチップ）の微細化及びセルの平面的な増設による大容量化が図られてきた。一方で、微細化によるノイズへの惰弱性や、ダイ面積の増加等により、この種の大容量化は限界に達してきている。 Conventionally, a volatile memory (RAM) such as a DRAM (Dynamic Random Access Memory) has been known as a storage device. DRAMs are required to have higher performance of arithmetic units (hereinafter referred to as logic chips) and larger capacities that can withstand an increase in the amount of data. Therefore, the capacity has been increased by miniaturizing the memory (memory cell array, memory chip) and increasing the number of cells in a plane. On the other hand, this kind of large capacity has reached its limit due to the weakness to noise due to miniaturization and the increase in die area.

そこで、昨今では、平面的なメモリを複数積層して３次元化（３Ｄ化）して大容量化を実現する技術が開発されている。例えば、２つのウェハを積層するウェハの製造方法が提案されている（例えば、特許文献１参照）。 Therefore, in recent years, a technique has been developed in which a plurality of flat memories are stacked to make them three-dimensional (three-dimensional) to realize a large capacity. For example, a method for manufacturing a wafer in which two wafers are laminated has been proposed (see, for example, Patent Document 1).

特開平１１−２９７６５０号公報Japanese Unexamined Patent Publication No. 11-297650

特許文献１に記載の半導体ウェハの製造方法では、２つのウェハがホットメルト接着剤で接合される。そして、特許文献１に記載の半導体ウェハの製造方法では、２つのウェハのそれぞれが研磨されて薄肉化された後、互いに剥離される。 In the method for manufacturing a semiconductor wafer described in Patent Document 1, two wafers are bonded with a hot melt adhesive. Then, in the method for manufacturing a semiconductor wafer described in Patent Document 1, each of the two wafers is polished to be thinned, and then separated from each other.

ところで、複数積層されたメモリにおいて、積層されたメモリ同士は、より強固に接合されて、容易に分離しないのが好ましい。これに対し、特許文献１に記載の半導体ウェハの製造方法では、２つのウェハは、最終的に剥離されることが前提であるため、容易に分離できないようにすることをしていない。 By the way, in a plurality of stacked memories, it is preferable that the stacked memories are joined more firmly and are not easily separated from each other. On the other hand, in the method for manufacturing a semiconductor wafer described in Patent Document 1, since it is premised that the two wafers are finally peeled off, the two wafers are not easily separated from each other.

また、各メモリにおける他のメモリとの接合面の外周側端部は、一般的に、径方向の外側に向けて湾曲する湾曲面で形成される。これにより、対向するメモリの接合面が互いに接合されたとしても、それぞれのメモリの接合面の外周側端部は、互いに離れた状態のまま維持される。そのため、積層されるメモリの接合面の外周側端部は、平面として形成される場合に比べ、分離されやすい構成となる。 Further, the outer peripheral end portion of the joint surface of each memory with another memory is generally formed of a curved surface that curves outward in the radial direction. As a result, even if the joint surfaces of the opposing memories are joined to each other, the outer peripheral end portions of the joint surfaces of the respective memories are maintained in a state of being separated from each other. Therefore, the outer peripheral end portion of the joint surface of the stacked memories has a configuration that is easier to separate than when it is formed as a flat surface.

本発明は、積層されたメモリ同士が分離するのを抑制可能な半導体モジュールの製造方法を提供することを目的とする。 An object of the present invention is to provide a method for manufacturing a semiconductor module capable of suppressing separation of stacked memories.

本発明は、基板と、前記基板の厚さ方向の一方の面上に配置される配線層とを備える回路モジュールを複数積層した半導体モジュールの製造方法であって、前記配線層を厚さ方向に貫通して前記基板の途中まで到達する溝部を前記回路モジュールの外周側端部に形成するステップと、前記溝部が形成された回路モジュールを一対として、互いの前記配線層を対向させるとともに、前記溝部を厚さ方向において位置合わせするステップと、一対の前記回路モジュールの前記配線層を接合することで、一対の前記回路モジュールを接合するステップと、一方の前記回路モジュールの前記基板の面のうち、前記配線層の配置される配置面とは逆の反対面を前記溝部の底面を超えるまで研磨するステップと、研磨された一方の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、を備える半導体モジュールの製造方法に関する。 The present invention is a method for manufacturing a semiconductor module in which a plurality of circuit modules including a substrate and a wiring layer arranged on one surface in the thickness direction of the substrate are laminated, and the wiring layer is arranged in the thickness direction. A pair of a step of forming a groove portion that penetrates and reaches the middle of the substrate at the outer peripheral side end portion of the circuit module and a circuit module in which the groove portion is formed are made into a pair, and the wiring layers are opposed to each other, and the groove portion is formed. Of the step of aligning the two in the thickness direction, the step of joining the pair of circuit modules by joining the wiring layers of the pair of circuit modules, and the surface of the substrate of one of the circuit modules. A step of polishing the surface opposite to the arrangement surface on which the wiring layer is arranged until it exceeds the bottom surface of the groove portion, and a step of removing an end portion on the outer peripheral side of the groove portion of one of the polished circuit modules. The present invention relates to a method for manufacturing a semiconductor module including.

また、前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周に沿って形成されるのが好ましい。 Further, in the step of forming the groove portion, it is preferable that the groove portion is formed along the outer periphery of the wiring layer.

また、前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周端よりも径方向内側に形成されるのが好ましい。 Further, in the step of forming the groove portion, it is preferable that the groove portion is formed radially inside the outer peripheral end of the wiring layer.

また、半導体モジュールの製造方法は、一方の前記回路モジュールの前記端部を除去するステップにおいて一方の前記回路モジュールの端部が除去された一対の前記回路モジュールを一組として、前記回路モジュールの研磨された前記反対面を互いに接合することで、二組の前記回路モジュールを互いに接合するステップと、一方の組の前記回路モジュールの他方の前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨するステップと、研磨された一方の組の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、をさらに備えるのが好ましい。 Further, in the method of manufacturing a semiconductor module, a pair of the circuit modules from which the end of the circuit module has been removed in the step of removing the end of the circuit module is set as a set, and the circuit module is polished. By joining the opposite surfaces to each other, the step of joining the two sets of the circuit modules to each other and the opposite surface of the other circuit module of one set of the circuit modules are polished until they exceed the bottom surface of the groove. It is preferable to further include a step of removing the end portion of the circuit module on the outer peripheral side of the groove portion of the one set of the polished circuit modules.

また、二組の前記回路モジュールを互いに接合するステップはさらに、研磨するステップにおいて研磨された他方の前記回路モジュールの反対面に１又は複数の他の組の前記回路モジュールを順に接合し、一方の組の前記回路モジュールを研磨するステップはさらに、他の組の前記回路モジュールの接合ごとに、厚さ方向に沿って最も外側に配置される前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨し、一方の組の前記回路モジュールの前記端部を除去するステップはさらに、他の組の前記回路モジュールの接合ごとに、研磨された前記回路モジュールの前記溝部よりも外周側の端部を除去するのが好ましい。 Further, in the step of joining the two sets of the circuit modules to each other, one or more other sets of the circuit modules are sequentially joined to the opposite surface of the other circuit module polished in the polishing step, and one of them is joined. The step of polishing the set of circuit modules further crosses the opposite side of the outermost circuit module along the thickness direction beyond the bottom surface of the groove for each joint of the other set of circuit modules. The step of polishing and removing the end of the circuit module in one set further removes the end of the circuit module on the outer periphery of the groove of the polished circuit module for each junction of the circuit modules in the other set. It is preferable to remove it.

本発明によれば、積層されたメモリ同士が分離するのを抑制可能な半導体モジュールの製造方法を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing a semiconductor module capable of suppressing separation of stacked memories.

本発明の一実施形態に係る半導体モジュールの概略側面図を示す。The schematic side view of the semiconductor module which concerns on one Embodiment of this invention is shown. 一実施形態の半導体モジュールの製造方法における、回路モジュールの概略側面図を示す。The schematic side view of the circuit module in the manufacturing method of the semiconductor module of one Embodiment is shown. 一実施形態の半導体モジュールの製造方法において、溝部が形成された回路モジュールの概略側面図を示す。A schematic side view of a circuit module in which a groove is formed in the method for manufacturing a semiconductor module of one embodiment is shown. 一実施形態の半導体モジュールの製造方法において、接合された一対の回路モジュールの概略側面図を示す。In the method of manufacturing a semiconductor module of one embodiment, a schematic side view of a pair of joined circuit modules is shown. 一実施形態の半導体モジュールの製造方法において、一対の回路モジュールの概略側面図であって、一方の回路モジュールの端部が除去された概略側面図を示す。In the method of manufacturing a semiconductor module of one embodiment, a schematic side view of a pair of circuit modules is shown, wherein the end portion of one of the circuit modules is removed.

以下、本発明に係る一実施形態の半導体モジュール１の製造方法について、図１〜図５を参照して説明する。 Hereinafter, a method for manufacturing the semiconductor module 1 according to the present invention will be described with reference to FIGS. 1 to 5.

まず、本実施形態の半導体モジュール１の製造方法によって製造される半導体モジュール１について、図１を参照して説明する。
半導体モジュール１は、例えば、積層型のＤＲＡＭ等を構成するチップである。具体的には、本実施形態に係る半導体モジュール１は、積層された状態でＤＲＡＭ等を構成する。半導体モジュール１は、図１に示すように、複数の回路モジュール１０を備える。半導体モジュール１は、回路モジュール１０を複数積層されて構成される。First, the semiconductor module 1 manufactured by the method for manufacturing the semiconductor module 1 of the present embodiment will be described with reference to FIG.
The semiconductor module 1 is, for example, a chip that constitutes a stacked DRAM or the like. Specifically, the semiconductor module 1 according to the present embodiment constitutes a DRAM or the like in a stacked state. As shown in FIG. 1, the semiconductor module 1 includes a plurality of circuit modules 10. The semiconductor module 1 is configured by stacking a plurality of circuit modules 10.

回路モジュール１０は、板状に形成される。回路モジュール１０は、基板１１と、配線層１２と、を備える。回路モジュール１０は、例えば、メモリである。 The circuit module 10 is formed in a plate shape. The circuit module 10 includes a substrate 11 and a wiring layer 12. The circuit module 10 is, for example, a memory.

基板１１は、例えば、Ｓｉ基板である。基板１１は、例えば、平面視円形で形成される。本実施形態において、基板１１の厚さ方向Ｔの一方の面は、配置面として説明される、また、本実施形態において、基板１１の厚さ方向Ｔの他方の面（配置面とは逆の面）は、反対面として説明される。基板１１の反対面は、平面として構成される。また、本実施形態において、基板１１は、１０μｍ以下の厚さで構成される。 The substrate 11 is, for example, a Si substrate. The substrate 11 is formed, for example, in a circular shape in a plan view. In the present embodiment, one surface of the substrate 11 in the thickness direction T is described as an arrangement surface, and in the present embodiment, the other surface of the substrate 11 in the thickness direction T (opposite to the arrangement surface). Face) is described as the opposite side. The opposite surface of the substrate 11 is configured as a flat surface. Further, in the present embodiment, the substrate 11 is configured to have a thickness of 10 μm or less.

配線層１２は、導体層（図示せず）及びシリコン酸化膜（図示せず）を含む層である。配線層１２は、例えば、導体層の周囲にシリコン酸化膜が配置されて形成される。本実施形態において、配線層１２は、基板１１の厚さ方向Ｔの一方の面上に配置される。具体的には、本実施形態において、配線層１２は、基板１１の配置面の上に配置される。配線層１２の面のうち、基板１１に対向する面とは逆の面は、平面として構成される。 The wiring layer 12 is a layer including a conductor layer (not shown) and a silicon oxide film (not shown). The wiring layer 12 is formed, for example, by arranging a silicon oxide film around the conductor layer. In the present embodiment, the wiring layer 12 is arranged on one surface of the substrate 11 in the thickness direction T. Specifically, in the present embodiment, the wiring layer 12 is arranged on the arrangement surface of the substrate 11. Of the surfaces of the wiring layer 12, the surface opposite to the surface facing the substrate 11 is configured as a flat surface.

以上の回路モジュール１０によれば、互いに配線層１２を対向させて接合された一対の回路モジュール１０が一組とされる。このとき、配線層１２の面のうち、基板１１に対向する面とは逆の面が接合面となる。即ち、配線層１２同士の接合面の外周側端部は、平面として構成される。したがって、一対の回路モジュール１０の配線層１２同士の接合面の外周側端部は、平面同士を接合した構成になる。そして、複数組の回路モジュール１０が基板１１の反対面で互いに接合されることで、半導体モジュール１は構成される。 According to the above circuit modules 10, a pair of circuit modules 10 joined to each other with the wiring layers 12 facing each other are formed as a set. At this time, of the surfaces of the wiring layer 12, the surface opposite to the surface facing the substrate 11 becomes the joint surface. That is, the outer peripheral end of the joint surface between the wiring layers 12 is configured as a flat surface. Therefore, the outer peripheral end of the joint surface between the wiring layers 12 of the pair of circuit modules 10 has a configuration in which the planes are joined to each other. The semiconductor module 1 is formed by joining a plurality of sets of circuit modules 10 to each other on opposite surfaces of the substrate 11.

基板１１の反対面は、他方の組の回路モジュール１０の基板１１との接合面となる。即ち、基板１１の反対面の外周側端部は、平面として構成される。したがって、複数組の回路モジュール１０の基板１１同士の外周側端部は、平面同士を接合した構成となる。 The opposite surface of the substrate 11 is a joint surface of the other set of circuit modules 10 with the substrate 11. That is, the outer peripheral end of the opposite surface of the substrate 11 is configured as a flat surface. Therefore, the outer peripheral end portions of the substrates 11 of the plurality of sets of circuit modules 10 have a configuration in which the planes are joined to each other.

次に、本実施形態に係る半導体モジュール１の製造方法について図２〜図５を参照して説明する。本実施形態に係る半導体モジュール１の製造方法は、溝部１３を形成するステップと、位置合わせするステップと、一対の回路モジュール１０を接合するステップと、一方の回路モジュール１０を研磨するステップと、一方の回路モジュール１０の端部を除去するステップと、を備える。また、本実施形態に係る半導体モジュール１の製造方法は、二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０を研磨するステップと、一方の組の回路モジュール１０の端部を除去するステップと、をさらに備える。 Next, the manufacturing method of the semiconductor module 1 according to the present embodiment will be described with reference to FIGS. 2 to 5. The method for manufacturing the semiconductor module 1 according to the present embodiment includes a step of forming a groove portion 13, a step of aligning, a step of joining a pair of circuit modules 10, and a step of polishing one of the circuit modules 10. A step of removing an end portion of the circuit module 10 of the above. Further, the method for manufacturing the semiconductor module 1 according to the present embodiment includes a step of joining two sets of circuit modules 10 to each other, a step of polishing one set of circuit modules 10, and an end of one set of circuit modules 10. It further comprises a step of removing the portion.

まず、溝部１３を形成するステップが実行される。例えば、図２に示すような、基板１１の配置面上に配線層１２を配置した回路モジュール１０が用意される。この回路モジュール１０の基板１１及び配線層１２の外周側端部は、湾曲面として構成される。そして、図３に示すように、配線層１２の厚さ方向Ｔに貫通して基板１１の途中まで到達する溝部１３が回路モジュール１０の外周側端部に形成される。具体的には、溝部１３は、配線層１２の外周に沿って形成される。また、溝部１３は、配線層１２の外周端よりも径方向Ｄ内側に形成される。溝部１３は、例えば、回路モジュール１０を面内方向で回転させるとともに、ダイシングブレード１００を用いて回路モジュール１０の外周端部を外周に沿って削ることで形成される。本実施形態において、溝部１３は、基板１１の表面から底面Ｂまでの深さを２０μｍ以上とするように形成される。また、本実施形態において、溝部１３は、基板１１の外周端から２ｍｍ以上、径方向Ｄの内側に離れた位置に形成される。そして、本実施形態において、溝部１３は、６０μｍ以下の幅のダイシングブレード１００を用いて形成される。また、回路モジュール１０の配線層１２は、溝部１３の形成の前に、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により所定の厚さまで研磨される。 First, the step of forming the groove portion 13 is executed. For example, as shown in FIG. 2, a circuit module 10 in which the wiring layer 12 is arranged on the arrangement surface of the substrate 11 is prepared. The outer peripheral side ends of the substrate 11 and the wiring layer 12 of the circuit module 10 are configured as curved surfaces. Then, as shown in FIG. 3, a groove portion 13 that penetrates the wiring layer 12 in the thickness direction T and reaches the middle of the substrate 11 is formed at the outer peripheral side end portion of the circuit module 10. Specifically, the groove portion 13 is formed along the outer circumference of the wiring layer 12. Further, the groove portion 13 is formed inside the outer peripheral end of the wiring layer 12 in the radial direction D. The groove portion 13 is formed by, for example, rotating the circuit module 10 in the in-plane direction and cutting the outer peripheral end portion of the circuit module 10 along the outer circumference using the dicing blade 100. In the present embodiment, the groove portion 13 is formed so that the depth from the surface surface to the bottom surface B of the substrate 11 is 20 μm or more. Further, in the present embodiment, the groove portion 13 is formed at a position separated from the outer peripheral end of the substrate 11 by 2 mm or more and inside in the radial direction D. Then, in the present embodiment, the groove portion 13 is formed by using the dicing blade 100 having a width of 60 μm or less. Further, the wiring layer 12 of the circuit module 10 is polished to a predetermined thickness by, for example, CMP (Chemical Mechanical Polishing) before forming the groove portion 13.

次いで、位置合わせするステップが実行される。位置合わせするステップでは、図４に示すように、溝部１３が形成された回路モジュール１０を一対として、互いの配線層１２を対向させるとともに、溝部１３を厚さ方向Ｔにおいて位置合わせする。これにより、一対の回路モジュール１０のそれぞれの溝部１３は、底面Ｂを対向させた状態に配置される。また、一対の回路モジュール１０の配線層１２のうち、溝部１３よりも外周側の配線層１２は、互いに対向する位置に配置される。 The alignment step is then performed. In the positioning step, as shown in FIG. 4, the circuit modules 10 in which the groove portions 13 are formed are paired, the wiring layers 12 are opposed to each other, and the groove portions 13 are aligned in the thickness direction T. As a result, the groove portions 13 of the pair of circuit modules 10 are arranged so that the bottom surfaces B face each other. Further, among the wiring layers 12 of the pair of circuit modules 10, the wiring layers 12 on the outer peripheral side of the groove 13 are arranged at positions facing each other.

次いで、一対の回路モジュール１０を接合するステップが実行される。一対の回路モジュール１０を接合するステップでは、一対の回路モジュール１０の配線層１２が接合される。これにより、溝部１３よりも径方向Ｄの内側の配線層１２が互いに接合される。また、溝部１３よりも径方向Ｄの外側の配線層１２も互いに接合される。 Then, the step of joining the pair of circuit modules 10 is executed. In the step of joining the pair of circuit modules 10, the wiring layer 12 of the pair of circuit modules 10 is joined. As a result, the wiring layers 12 inside the groove portion 13 in the radial direction D are joined to each other. Further, the wiring layers 12 outside the groove portion 13 in the radial direction D are also joined to each other.

次いで、一方の回路モジュール１０を研磨するステップが実行される。一方の回路モジュール１０を研磨するステップでは、一方の回路モジュール１０の基板１１の面のうち、配線層１２の配線される配置面とは逆の反対面が溝部１３の底面Ｂを超えるまで研磨される。 Then, the step of polishing one of the circuit modules 10 is executed. In the step of polishing one circuit module 10, among the surfaces of the substrate 11 of one circuit module 10, the opposite surface of the wiring layer 12 opposite to the wiring arrangement surface is polished until it exceeds the bottom surface B of the groove portion 13. Ru.

次いで、一方の回路モジュール１０の端部を除去するステップが実行される。一方の回路モジュール１０の端部を除去するステップでは、図５に示すように、研磨された回路モジュール１０の溝部１３よりも外周側の端部が除去される。これにより、一方の回路モジュール１０の基板１１及び配線層１２の外周側端部が除去される。なお、配線層１２の外周側端部は、互いに湾曲面で接合されている。そのため、一方の回路モジュール１０の配線層１２は、他方の回路モジュール１０の配線層１２に接合されているものの、他方の回路モジュール１０の配線層１２から分離され得る。 Then, the step of removing the end portion of one of the circuit modules 10 is executed. In the step of removing the end portion of one of the circuit modules 10, as shown in FIG. 5, the end portion on the outer peripheral side of the groove portion 13 of the polished circuit module 10 is removed. As a result, the outer peripheral end portion of the substrate 11 and the wiring layer 12 of one of the circuit modules 10 is removed. The outer peripheral end portions of the wiring layer 12 are joined to each other by curved surfaces. Therefore, although the wiring layer 12 of one circuit module 10 is joined to the wiring layer 12 of the other circuit module 10, it can be separated from the wiring layer 12 of the other circuit module 10.

次いで、二組の回路モジュール１０を互いに接合するステップが実行される。具体的には、端部を除去するステップにおいて一方の回路モジュール１０の端部が除去された一対の回路モジュール１０を一組として、研磨された回路モジュール１０の反対面を接合することで、二組の回路モジュール１０を互いに接合する。 Then, the step of joining the two sets of circuit modules 10 to each other is executed. Specifically, by joining the opposite surfaces of the polished circuit modules 10 as a set of a pair of circuit modules 10 from which the ends of one circuit module 10 have been removed in the step of removing the ends, two The set of circuit modules 10 are joined to each other.

次いで、一方の組の回路モジュール１０を研磨するステップが実行される。具体的には、一方の組の回路モジュール１０の他方の回路モジュール１０の反対面が溝部１３の底面Ｂを超えるまで研磨される。 The step of polishing one set of circuit modules 10 is then performed. Specifically, the opposite surface of one set of circuit modules 10 to the other circuit module 10 is polished until it exceeds the bottom surface B of the groove 13.

次いで、一方の組の回路モジュール１０の端部を除去するステップが実行される。具体的には、研磨された一方の組の回路モジュール１０の溝部１３よりも外周側の端部が除去される。 The step of removing the ends of one set of circuit modules 10 is then performed. Specifically, the end portion on the outer peripheral side of the groove portion 13 of the one set of polished circuit modules 10 is removed.

二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０を研磨するステップと、一方の組の回路モジュール１０の端部を除去するステップと、が繰り返されることで、所定数の組の回路モジュール１０が積層される。具体的には、二組の回路モジュール１０を互いに接合するステップでは、研磨するステップにおいて研磨された他方の回路モジュール１０の反対面に１又は複数の他方の組の回路モジュール１０が順に接合される。 A predetermined number of steps are repeated to join the two sets of circuit modules 10 to each other, to polish one set of circuit modules 10, and to remove the end portion of one set of circuit modules 10. The set of circuit modules 10 is stacked. Specifically, in the step of joining two sets of circuit modules 10 to each other, one or a plurality of other sets of circuit modules 10 are sequentially joined to the opposite surfaces of the other circuit module 10 polished in the polishing step. ..

一方の組の回路モジュール１０を研磨するステップでは、他方の組の回路モジュール１０の接合ごとに、厚さ方向Ｔに沿って最も外側に配置される回路モジュール１０の基板１１の反対面が溝部１３の底面Ｂを超えるまで研磨される。即ち、厚さ方向Ｔ両端のいずれか一方の回路モジュール１０の反対面が、溝部１３の底面Ｂを超えるまで研磨される。 In the step of polishing one set of circuit modules 10, the opposite surface of the substrate 11 of the circuit modules 10 arranged on the outermost side along the thickness direction T is the groove portion 13 for each joint of the other set of circuit modules 10. It is polished until it exceeds the bottom surface B of. That is, the opposite surface of the circuit module 10 at either end of the thickness direction T is polished until it exceeds the bottom surface B of the groove portion 13.

一方の組の回路モジュール１０の端部を除去するステップでは、他方の組の回路モジュール１０の接合ごとに、研磨された回路モジュール１０の溝部１３よりも外周側の端部が除去される。なお、所定数の組の回路モジュール１０が積層された場合、一方の組の回路モジュール１０を研磨するステップでは、厚さ方向Ｔの両端の回路モジュール１０の基板１１の反対面が溝部１３の底面Ｂを超えるまで研磨される。一方の組の回路モジュール１０の端部を除去するステップでは、研磨された両端の回路モジュール１０の溝部１３よりも外周側の端部が除去される。 In the step of removing the end portion of the circuit module 10 of one set, the end portion on the outer peripheral side of the groove portion 13 of the polished circuit module 10 is removed for each connection of the circuit module 10 of the other set. When a predetermined number of sets of circuit modules 10 are stacked, in the step of polishing one set of circuit modules 10, the opposite surfaces of the boards 11 of the circuit modules 10 at both ends in the thickness direction T are the bottom surfaces of the grooves 13. It is polished until it exceeds B. In the step of removing the end portion of one set of circuit modules 10, the end portion on the outer peripheral side of the groove portion 13 of the circuit module 10 at both ends of polishing is removed.

以上のような第１実施形態に係る半導体モジュール１の製造方法によれば、以下の効果を奏する。
（１）半導体モジュール１の製造方法は、基板１１と、基板１１の厚さ方向Ｔの一方の面上に配置される配線層１２とを備える回路モジュール１０を複数積層した半導体モジュール１の製造方法であって、配線層１２を厚さ方向Ｔに貫通して基板１１の途中まで到達する溝部１３を回路モジュール１０の外周側端部に形成するステップと、溝部１３が形成された回路モジュール１０を一対として、互いの配線層１２を対向させるとともに、溝部１３を厚さ方向Ｔにおいて位置合わせするステップと、一対の回路モジュール１０の配線層１２を接合することで、一対の回路モジュール１０を接合するステップと、一方の回路モジュール１０の基板１１の面のうち、配線層１２の配置される配置面とは逆の反対面を溝部１３の底面Ｂを超えるまで研磨するステップと、研磨された一方の回路モジュール１０の溝部１３よりも外周側の端部を除去するステップと、を備える。これにより、配線層１２の接合面の外周側の端部が平面同士で接合され得る。接合された配線層１２の外周側の端部が湾曲面のままである場合に比べ、配線層１２の接合をより強固にすることができる。したがって、積層されたメモリ（回路モジュール１０）同士が分離するのを抑制することができ、半導体モジュール１の歩留りを向上することができる。According to the method for manufacturing the semiconductor module 1 according to the first embodiment as described above, the following effects are obtained.
(1) A method for manufacturing a semiconductor module 1 is a method for manufacturing a semiconductor module 1 in which a plurality of circuit modules 10 including a substrate 11 and a wiring layer 12 arranged on one surface of the thickness direction T of the substrate 11 are laminated. The step of forming the groove portion 13 that penetrates the wiring layer 12 in the thickness direction T and reaches the middle of the substrate 11 at the outer peripheral side end portion of the circuit module 10 and the circuit module 10 in which the groove portion 13 is formed are provided. As a pair, the pair of circuit modules 10 are joined by facing each other's wiring layers 12 and joining the step of aligning the groove portion 13 in the thickness direction T and the wiring layers 12 of the pair of circuit modules 10. A step and a step of polishing the surface of the substrate 11 of one of the circuit modules 10 opposite to the arrangement surface on which the wiring layer 12 is arranged until it exceeds the bottom surface B of the groove portion 13, and one of the polished surfaces. A step of removing an end portion on the outer peripheral side of the groove portion 13 of the circuit module 10 is provided. As a result, the ends of the joint surface of the wiring layer 12 on the outer peripheral side can be joined to each other in planes. Compared with the case where the end portion on the outer peripheral side of the joined wiring layer 12 remains a curved surface, the joining of the wiring layer 12 can be made stronger. Therefore, it is possible to suppress the stacked memories (circuit modules 10) from being separated from each other, and it is possible to improve the yield of the semiconductor module 1.

（２）溝部１３を形成するステップにおいて、溝部１３は、配線層１２の外周に沿って形成される。これにより、配線層１２の湾曲面を除去可能にしつつ、配線層１２の湾曲面の除去位置を最適化することができる。即ち、配線層１２の湾曲面以外の平面の除去量を少なくすることができる。 (2) In the step of forming the groove portion 13, the groove portion 13 is formed along the outer circumference of the wiring layer 12. This makes it possible to remove the curved surface of the wiring layer 12, and optimize the removal position of the curved surface of the wiring layer 12. That is, the amount of the flat surface other than the curved surface of the wiring layer 12 can be reduced.

（３）溝部１３を形成するステップにおいて、溝部１３は、配線層１２の外周端よりも径方向Ｄ内側に形成される。これにより、溝部１３よりも外周側に配置される配線層１２同士を接合した状態で回路モジュール１０を研磨することができる。したがって、回路モジュール１０の研磨において、回路モジュール１０の端部の割れ等を抑制することができ、半導体モジュール１の歩留りを向上することができる。また、基板１１が溝部１３の底面Ｂを超えるまで研磨された場合であっても、一方の回路モジュール１０の外周側端部は、他方の回路モジュール１０の配線層１２に接合された状態で維持される。したがって、一方の回路モジュール１０の外周側端部が飛散することを抑制できるので、ゴミの散乱を抑制できる。 (3) In the step of forming the groove portion 13, the groove portion 13 is formed inside the outer peripheral end of the wiring layer 12 in the radial direction D. As a result, the circuit module 10 can be polished in a state where the wiring layers 12 arranged on the outer peripheral side of the groove portion 13 are joined to each other. Therefore, in polishing the circuit module 10, cracking of the end portion of the circuit module 10 can be suppressed, and the yield of the semiconductor module 1 can be improved. Further, even when the substrate 11 is polished to exceed the bottom surface B of the groove portion 13, the outer peripheral end portion of one circuit module 10 is maintained in a state of being joined to the wiring layer 12 of the other circuit module 10. Will be done. Therefore, since it is possible to suppress the scattering of the outer peripheral side end portion of one of the circuit modules 10, it is possible to suppress the scattering of dust.

（４）半導体モジュール１の製造方法はさらに、端部を除去するステップにおいて一方の回路モジュール１０の端部が除去された一対の回路モジュール１０を一組として、研磨された回路モジュール１０の反対面を接合することで、二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０の他方の回路モジュール１０の反対面を溝部１３の底面Ｂを超えるまで研磨するステップと、研磨された一方の組の回路モジュール１０の溝部１３よりも外周側の端部を除去するステップと、をさらに備える。これにより、一組の回路モジュール１０に他の一組の回路モジュール１０を接合できるので、より積層数の多い半導体モジュール１を得ることができる。 (4) In the method of manufacturing the semiconductor module 1, the opposite surface of the polished circuit module 10 is further set as a set of a pair of circuit modules 10 from which the end of one circuit module 10 has been removed in the step of removing the end. A step of joining two sets of circuit modules 10 to each other, a step of polishing the opposite surface of the other circuit module 10 of one set of circuit modules 10 until it exceeds the bottom surface B of the groove portion 13, and polishing. A step of removing an end portion on the outer peripheral side of the groove portion 13 of one set of the circuit modules 10 is further provided. As a result, another set of circuit modules 10 can be joined to one set of circuit modules 10, so that a semiconductor module 1 having a larger number of layers can be obtained.

（５）二組の回路モジュール１０を互いに接合するステップはさらに、研磨するステップにおいて研磨された他方の回路モジュール１０の反対面に１又は複数の他の組の回路モジュール１０を順に接合し、一方の組の回路モジュール１０を研磨するステップはさらに、他の組の回路モジュール１０の接合ごとに、厚さ方向Ｔに沿って最も外側に配置される回路モジュール１０の反対面を溝部１３の底面Ｂを超えるまで研磨し、一方の組の回路モジュール１０の端部を除去するステップはさらに、他の組の回路モジュール１０の接合ごとに、研磨された回路モジュール１０の溝部１３よりも外周側の端部を除去する。これにより、任意の組の回路モジュール１０を積層することができる。積層された回路モジュール１０が増加した場合であっても、積層されたメモリ（回路モジュール１０）同士が分離するのを抑制することができる。 (5) In the step of joining the two sets of circuit modules 10 to each other, one or a plurality of other sets of circuit modules 10 are joined in order to the opposite surface of the other circuit module 10 polished in the polishing step, and one of them is joined. In the step of polishing the circuit modules 10 of the set, the bottom surface B of the groove 13 is further formed on the opposite surface of the circuit modules 10 arranged on the outermost side along the thickness direction T for each joint of the circuit modules 10 of the other set. Further, the step of polishing until the amount exceeds the above and removing the end portion of one set of circuit modules 10 further increases the outer peripheral end of the polished circuit module 10 with respect to the groove portion 13 of the polished circuit module 10 for each joint of the other set of circuit modules 10. Remove the part. As a result, any set of circuit modules 10 can be stacked. Even when the number of stacked circuit modules 10 increases, it is possible to prevent the stacked memories (circuit modules 10) from separating from each other.

以上、本発明の半導体モジュールの製造方法の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。 Although the preferred embodiments of the method for manufacturing the semiconductor module of the present invention have been described above, the present invention is not limited to the above-described embodiments and can be appropriately modified.

例えば、上記実施形態において、積層される回路モジュール１０の数は、任意に設定することができる。例えば、２枚の回路モジュール１０を積層する場合、一方の回路モジュール１０を研磨するステップでは、一対の回路モジュール１０の両者の基板１１の反対面が研磨されることで半導体モジュール１が製造され得る。また、二組以上の回路モジュール１０が積層される場合、厚さ方向Ｔの両端のいずれの回路モジュール１０を研磨してもよい。この場合、研磨された回路モジュール１０の基板１１の反対面に、さらに加えて接合される組の回路モジュール１０の反対面を接合することができる。 For example, in the above embodiment, the number of circuit modules 10 to be stacked can be arbitrarily set. For example, in the case of stacking two circuit modules 10, in the step of polishing one circuit module 10, the semiconductor module 1 can be manufactured by polishing the opposite surfaces of both substrates 11 of the pair of circuit modules 10. .. Further, when two or more sets of circuit modules 10 are laminated, any of the circuit modules 10 at both ends in the thickness direction T may be polished. In this case, the opposite surface of the set of circuit modules 10 to be additionally joined can be joined to the opposite surface of the substrate 11 of the polished circuit module 10.

また、上記実施形態において、回路モジュール１０は平面視円形として説明されたが、これに制限されない。例えば、回路モジュール１０は、平面視方形等、任意の形状として形成され得る。この場合においても溝部１３は、回路モジュール１０の外周側端部に沿って形成される。 Further, in the above embodiment, the circuit module 10 has been described as a circular shape in a plan view, but the present invention is not limited thereto. For example, the circuit module 10 can be formed in any shape such as a plan view square. Also in this case, the groove portion 13 is formed along the outer peripheral side end portion of the circuit module 10.

また、上記実施形態において、半導体モジュール１の一例としてＤＲＡＭを説明したが、これに制限されない。半導体モジュール１は、ＳＲＡＭや広く不揮発性ＲＡＭ（例えばＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭ等）を含むＲＡＭ（Random Access Memory）全般であってもよい。また、ＭＰＵ、ＡＳＩＣ、ＦＰＧＡ等の論理素子であってもよい。 Further, in the above embodiment, DRAM has been described as an example of the semiconductor module 1, but the present invention is not limited thereto. The semiconductor module 1 may be a general RAM (Random Access Memory) including a SRAM and a broadly non-volatile RAM (for example, MRAM, ReRAM, FeRAM, etc.). Further, it may be a logic element such as MPU, ASIC, FPGA or the like.

１ 半導体モジュール
１０ 回路モジュール
１１ 基板
１２ 配線層
１３ 溝部
Ｂ 底面
Ｄ 径方向
Ｔ 厚さ方向1 Semiconductor module 10 Circuit module 11 Board 12 Wiring layer 13 Groove B Bottom D Radial direction T Thickness direction

Claims (5)

基板と、前記基板の厚さ方向の一方の面上に配置される配線層とを備える回路モジュールを複数積層した半導体モジュールの製造方法であって、
前記配線層を厚さ方向に貫通して前記基板の途中まで到達する溝部を前記回路モジュールの外周側端部に形成するステップと、
前記溝部が形成された回路モジュールを一対として、互いの前記配線層を対向させるとともに、前記溝部を厚さ方向において位置合わせするステップと、
一対の前記回路モジュールの前記配線層を接合することで、一対の前記回路モジュールを接合するステップと、
一方の前記回路モジュールの前記基板の面のうち、前記配線層の配置される配置面とは逆の反対面を前記溝部の底面を超えるまで研磨するステップと、
研磨された一方の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、
を備える半導体モジュールの製造方法。 A method for manufacturing a semiconductor module in which a plurality of circuit modules including a substrate and a wiring layer arranged on one surface in the thickness direction of the substrate are laminated.
A step of forming a groove portion that penetrates the wiring layer in the thickness direction and reaches the middle of the substrate at the outer peripheral end portion of the circuit module.
A pair of circuit modules in which the grooves are formed, the wiring layers facing each other, and a step of aligning the grooves in the thickness direction.
A step of joining the pair of circuit modules by joining the wiring layers of the pair of circuit modules,
A step of polishing the surface of the substrate of one of the circuit modules, which is opposite to the arrangement surface on which the wiring layer is arranged, until it exceeds the bottom surface of the groove portion.
A step of removing an end on the outer peripheral side of the groove of one of the polished circuit modules,
A method for manufacturing a semiconductor module. 前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周に沿って形成される請求項１に記載の半導体モジュールの製造方法。 The method for manufacturing a semiconductor module according to claim 1, wherein in the step of forming the groove, the groove is formed along the outer periphery of the wiring layer. 前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周端よりも径方向内側に形成される請求項１又は２に記載の半導体モジュールの製造方法。 The method for manufacturing a semiconductor module according to claim 1 or 2, wherein in the step of forming the groove, the groove is formed radially inside the outer peripheral end of the wiring layer. 一方の前記回路モジュールの前記端部を除去するステップにおいて一方の前記回路モジュールの端部が除去された一対の前記回路モジュールを一組として、前記回路モジュールの研磨された前記反対面を互いに接合することで、二組の前記回路モジュールを互いに接合するステップと、
一方の組の前記回路モジュールの他方の前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨するステップと、
研磨された一方の組の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、
をさらに備える請求項１乃至３のいずれかに記載の半導体モジュールの製造方法。 In the step of removing the end portion of one of the circuit modules, a pair of the circuit modules from which the end portion of the circuit module has been removed is set as a set, and the polished opposite surfaces of the circuit module are joined to each other. Therefore, the step of joining the two sets of the circuit modules to each other and
A step of polishing the opposite surface of one set of the circuit modules to the other side of the circuit module until it exceeds the bottom surface of the groove.
A step of removing an edge on the outer peripheral side of the groove of the circuit module of one set of polishing, and a step of removing the end.
The method for manufacturing a semiconductor module according to any one of claims 1 to 3, further comprising. 研磨するステップにおいて研磨された他方の前記回路モジュールの反対面に１又は複数の他の組の前記回路モジュールを順に接合するステップと、
他の組の前記回路モジュールの接合ごとに、厚さ方向に沿って最も外側に配置される前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨するステップと、
他の組の前記回路モジュールの接合ごとに、研磨された前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、
をさらに備える請求項４に記載の半導体モジュールの製造方法。 A step of bonding the circuit module 1 or more other pairs on the opposite surface of the polished other of said circuit modules in the order in the step of Migaku Ken,
For each junction of the other set of the circuit modules, a step of polishing the opposite surface of the circuit modules arranged on the outermost side in the thickness direction until it exceeds the bottom surface of the groove.
For each junction of the other set of the circuit modules, a step of removing the edge of the polished circuit module on the outer peripheral side of the groove , and
The method for manufacturing a semiconductor module according to claim 4, further comprising.
JP2019543135A 2018-12-11 2018-12-11 Manufacturing method of semiconductor module Active JP6844877B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/045537 WO2020121415A1 (en) 2018-12-11 2018-12-11 Method for manufacturing semiconductor module

Publications (2)

Publication Number Publication Date
JPWO2020121415A1 JPWO2020121415A1 (en) 2021-02-15
JP6844877B2 true JP6844877B2 (en) 2021-03-17

Family

ID=71075985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019543135A Active JP6844877B2 (en) 2018-12-11 2018-12-11 Manufacturing method of semiconductor module

Country Status (3)

Country Link
JP (1) JP6844877B2 (en)
CN (1) CN113272938A (en)
WO (1) WO2020121415A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653639B2 (en) * 2011-06-09 2014-02-18 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP2014107448A (en) * 2012-11-28 2014-06-09 Nikon Corp Laminated semiconductor device manufacturing method and laminated semiconductor manufacturing apparatus
CN104658880B (en) * 2013-11-19 2017-08-25 中芯国际集成电路制造(上海)有限公司 Wafer processing method
US9761561B2 (en) * 2015-03-18 2017-09-12 Globalfoundries Singapore Pte. Ltd. Edge structure for backgrinding asymmetrical bonded wafer
KR102524962B1 (en) * 2016-11-14 2023-04-21 삼성전자주식회사 Method for fabricating substrate structure and substrate structure fabricated by using the method
KR20180090494A (en) * 2017-02-03 2018-08-13 삼성전자주식회사 Method for fabricating substrate structure

Also Published As

Publication number Publication date
WO2020121415A1 (en) 2020-06-18
JPWO2020121415A1 (en) 2021-02-15
CN113272938A (en) 2021-08-17

Similar Documents

Publication Publication Date Title
JP6640780B2 (en) Semiconductor device manufacturing method and semiconductor device
US9653430B2 (en) Semiconductor devices having stacked structures and methods for fabricating the same
US5872025A (en) Method for stacked three dimensional device manufacture
JP6798728B2 (en) Semiconductor module
CN110379799B (en) Chip structure, wafer structure and manufacturing method thereof
US11114401B2 (en) Bonding structure and method for manufacturing the same
JP5657499B2 (en) Semiconductor device, manufacturing method thereof, and semiconductor device management system
CN108206169B (en) Semiconductor device including die bond pads at die edges
JP5157427B2 (en) Stacked semiconductor device, semiconductor substrate, and manufacturing method of stacked semiconductor device.
JP6844877B2 (en) Manufacturing method of semiconductor module
US10818570B1 (en) Stacked semiconductor devices having dissimilar-sized dies
TWI776569B (en) Semiconductor device and method of manufacturing the same
US11222865B2 (en) Semiconductor device including vertical bond pads
US11289130B2 (en) Memory device
CN108206161B (en) Semiconductor device including corner recess
JP7411959B2 (en) Semiconductor device and semiconductor device manufacturing method
TWI832156B (en) Semiconductor device and method of manufacturing semiconductor device
JP7357288B2 (en) Manufacturing method of semiconductor device
JP2023045675A (en) Semiconductor device and manufacturing method thereof
JP6798730B2 (en) Semiconductor module and its manufacturing method
WO2020178952A1 (en) Trimming method
JP6662015B2 (en) Semiconductor device and method of manufacturing semiconductor device
WO2020084782A1 (en) Semiconductor device and method of manufacturing same
KR101247344B1 (en) A semiconductor package and a semiconductor module including the same
JP2021044049A (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210217

R150 Certificate of patent or registration of utility model

Ref document number: 6844877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250