JP6826761B2 - Manufacturing method of semiconductor devices - Google Patents
Manufacturing method of semiconductor devices Download PDFInfo
- Publication number
- JP6826761B2 JP6826761B2 JP2018162883A JP2018162883A JP6826761B2 JP 6826761 B2 JP6826761 B2 JP 6826761B2 JP 2018162883 A JP2018162883 A JP 2018162883A JP 2018162883 A JP2018162883 A JP 2018162883A JP 6826761 B2 JP6826761 B2 JP 6826761B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal portion
- recess
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 251
- 239000002184 metal Substances 0.000 claims description 251
- 238000000034 method Methods 0.000 claims description 51
- 238000005304 joining Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 111
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
半導体装置の製造方法には、２つの部材を接合する工程を備えた製造方法がある。この接合という工程は、例えば、表面に凹部が設けられた部材と、別の部材と、を接合する工程を意味する。このような接合の工程を備えた装置の製造方法について、工程を簡素化し、製造コストを低減できる技術の開発が求められている。 As a manufacturing method of a semiconductor device, there is a manufacturing method including a step of joining two members. This step of joining means, for example, a step of joining a member provided with a recess on the surface and another member. Regarding the manufacturing method of an apparatus provided with such a joining process, it is required to develop a technique capable of simplifying the process and reducing the manufacturing cost.
本発明は、製造の工程を簡素化し、製造コストを低減できる半導体装置の製造方法を提供するものである。 The present invention provides a method for manufacturing a semiconductor device that can simplify the manufacturing process and reduce the manufacturing cost.
本発明の一実施形態に係る半導体装置の製造方法は、第１金属及び第２金属を含む金属層を基板の上に形成する準備工程と、前記金属層の少なくとも一部における前記第２金属を除去することで、前記第１金属からなり、複数の孔が設けられた多孔質状の第１金属部を前記基板の上に形成する形成工程と、凹部が設けられた第１面と、半導体積層体と、を有する構造体を準備する別の準備工程と、前記構造体に対して、前記第１金属部の一部を、前記第１面の前記凹部と接合し、前記第１金属部の別の一部を、前記第１面の前記凹部が設けられている面以外の面と接合する接合工程と、を備える。前記接合工程において、前記凹部の少なくとも一部を前記第１金属部で埋め込むとともに、前記第１金属部の前記別の一部における複数の前記孔の平均径が、前記第１金属部の前記一部における複数の前記孔の平均径よりも小さくなるように、前記第１面に前記第１金属部を接合する。 The method for manufacturing a semiconductor device according to an embodiment of the present invention includes a preparatory step of forming a metal layer containing a first metal and a second metal on a substrate, and the second metal in at least a part of the metal layer. By removing the first metal, a forming step of forming a porous first metal portion made of the first metal and having a plurality of holes on the substrate, a first surface provided with recesses, and a semiconductor Another preparatory step for preparing a structure having a laminated body , and a part of the first metal portion of the structure are joined to the recess of the first surface to form the first metal portion. It is provided with a joining step of joining another part of the first surface to a surface other than the surface on which the recess is provided. In the joining step, at least a part of the recess is embedded in the first metal part, and the average diameter of a plurality of the holes in the other part of the first metal part is the one of the first metal part. The first metal portion is joined to the first surface so as to be smaller than the average diameter of the plurality of holes in the portion.
本発明の一実施形態に係る半導体装置の製造方法によれば、半導体装置の製造工程を簡素化し、製造コストを低減することができる。 According to the method for manufacturing a semiconductor device according to an embodiment of the present invention, the manufacturing process of the semiconductor device can be simplified and the manufacturing cost can be reduced.
以下、図面を参照し、本発明の実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each drawing, the same elements are designated by the same reference numerals.
図１Ａ〜図１Ｈは、本発明の一実施形態に係る半導体装置の製造方法を示す工程断面図である。
まず、図１Ａに示したように、基板１の上に、金属層１０を形成する（第２準備工程）。金属層１０は、第１金属及び第２金属を含む合金により構成されている。金属層１０に含まれる合金の少なくとも一部は、固溶体や共晶では無く、第１金属からなる部分と、第２金属からなる部分と、を有する。
1A to 1H are process cross-sectional views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
First, as shown in FIG. 1A, the
金属層１０は、例えば、第１金属及び第２金属を含む合金を蒸着源として用いた真空蒸着により形成される。この金属層１０は、第１金属からなる蒸着源と、第２金属からなる蒸着源と、を同時に気化又は昇華させて形成しても良い。あるいは、金属層１０の形成方法は、めっきやスパッタリングなどを用いても良い。
The
次に、金属層１０の少なくとも一部に含まれる第２金属を除去する。これにより、金属層１０の中で第２金属が存在していた部分には、孔が形成される。この結果、図１Ｂに示したように、金属層１０に、複数の孔１０ａを有する多孔質状の第１金属部１１が形成される（形成工程）。金属層１０の一部の第２金属のみを除去した場合は、図１Ｂに示したように、第１金属からなる第１金属部１１と、第１金属及び第２金属からなる第２金属部１２と、が形成される。第２金属部１２は、基板１と第１金属部１１との間に位置する。
Next, the second metal contained in at least a part of the
より具体的には、複数の孔１０ａは、第１金属部１１中において互いに繋がっており、第１金属部１１中には３次元的に広がる空洞が形成されている。金属層１０をある断面で見たとき、その空洞の一部が複数の孔１０ａとして互いに点在して現れる。
More specifically, the plurality of
金属層１０中の第２金属は、例えばウェットエッチングにより除去される。ウェットエッチングに用いられる薬液としては、基板１及び第１金属に対して第２金属を選択的に除去できるものである。例えば、基板１は、Ｓｉ又はＣｕＷなどを含む。第１金属は、金、銀、ニッケル、及びクロムからなる群より選択された少なくとも１つである。第２金属は、錫であることが好ましい。これらの材料が用いられる場合、ウェットエッチングの薬液には硝酸を用いることができる。
The second metal in the
続いて、図１Ｃに示したように、第１金属部１１の上に、後述する構造体２０との接合に用いられる第１接合層１３を形成する。第１接合層１３は、単層であっても良いし、積層構造をしたものでも良い。一例として、第１接合層１３は、白金層、チタン層、ニッケル層、及び錫層を、この順に積層することで形成される。なお、第１金属部１１を構成する第１金属が接合に適した材料である場合は、第１接合層１３を形成する工程を省略することも可能である。
Subsequently, as shown in FIG. 1C, a
一方、第１金属部１１とは別に、図１Ｄに示した構造体２０を準備する（第１準備工程）。構造体２０は、基板２の上に設けられており、半導体積層体２１、積層体２２、及び第２接合層２３を有する。また、構造体２０は、凹部２０ｒが設けられた第１面２０Ｓを有する。
On the other hand, the
半導体積層体２１は、基板２の上に設けられている。基板２は、例えばサファイア基板である。半導体積層体２１は、シリコン、窒化ガリウム、ガリウムヒ素、又は窒化シリコンなどの半導体材料からなる層を複数有する。基板１にサファイア基板を用いる場合、半導体積層体２１には、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）などの窒化物半導体からなる半導体材料を用いることが好ましい。半導体積層体２１に含まれる各半導体層には、不純物が添加されていても良い。
The
積層体２２は、平面視において、半導体積層体２１の表面のうち凹部２０ｒが設けられていない領域と重なる表面に設けられている。積層体２２は、例えば、１つ以上の絶縁層及び１つ以上の金属層を含む。
The
第２接合層２３は、第１面２０Ｓに沿って設けられている。すなわち、第２接合層２３は、積層体２２の上面、凹部２０ｒの側面及び底面に設けられている。第２接合層２３は、第１金属部１１との接合に用いられる。第２接合層２３は、単層であっても良いし、積層構造をしたものでも良い。第２接合層２３の積層構造の一例としては、チタン層、ニッケル層、及び錫層を、この順に積層したものである。なお、積層体２２の表面に接合に適した金属層が設けられる場合は、構造体２０が第２接合層２３を有していなくても良い。
The
次に、図１Ｅに示したように、第１金属部１１を構造体２０の第１面２０Ｓに接合する。接合は、基板１の金属層１０が設けられた面と基板２の構造体２０が設けられた面とを互いに対向する方向に向けて押圧しながら、加熱して行われる。これにより、図１Ｆに示したように、第１金属部１１の一部が、第１面２０Ｓの凹部２０ｒと接合され、第１金属部１１の別の一部が、第１面２０Ｓの凹部２０ｒが設けられている面以外の面と接合される。
Next, as shown in FIG. 1E, the
構造体２０の第１面２０Ｓに接触する第１金属部１１は、多孔質状である。このため、第１金属部１１は、第２金属部１２や、第１接合層１３、第２接合層２３などの他の金属層よりも柔らかく、第１面２０Ｓに接触すると、第１面２０Ｓの形状に応じて容易に変形する。従って、第１面２０Ｓの凹部２０ｒ以外の部分では、第１金属部１１の別の一部が第１面２０Ｓと接触した際に、孔１０ａが潰れて第１金属部１１の形状が変化する。一方、第１面２０Ｓの凹部２０ｒでは、孔があまり潰されずに、第１金属部１１の一部が凹部２０ｒの内側に入り込んでいく。
The
この結果、第１金属部１１の別の一部における孔１０ａの平均径は、第１金属部１１の一部における孔１０ａの平均径よりも小さくなる。
As a result, the average diameter of the
なお、孔１０ａの平均径は、例えば以下の方法により測定される。まず、構造体２０と接合後の金属層１０を、構造体２０と金属層１０とを重ね合わせた方向に沿って、断面に凹部２０ｒが含まれるように切断する。次に、その断面上で、第１金属部１１の凹部２０ｒ内に設けられた部分と、第１金属部１１の凹部２０ｒ以外に設けられた部分と、について、所定面積内における孔１０ａの径の平均値を算出する。孔が円形では無い場合は、断面において、金属層１０と構造体２０とを結ぶ方向（金属層１０の厚み方向）における孔の最大寸法を、その孔の径とする。算出された平均値を、それぞれの部分における孔１０ａの平均径とする。
The average diameter of the
また、第１金属部１１における別の一部が潰れることで、例えば、第１金属部１１の別の一部における孔１０ａの密度が、第１金属部１１の別の一部における孔１０ａの密度よりも小さくなる。
Further, when another part of the
第１金属部１１の一部及び別の一部の各部分における孔１０ａの密度は、例えば以下の方法により測定される。上述した孔１０ａの平均径の測定方法と同様に、第１金属部１１と構造体２０の断面を、凹部２０ｒを含む位置で観察する。次に、その断面上で、第１金属部１１の凹部２０ｒ内に設けられた部分と、第１金属部１１の凹部２０ｒ以外に設けられた部分と、について、所定面積内における孔１０ａの面積の合計の割合を算出する。この割合を孔１０ａの密度とする。
The density of the
なお、接合において加えられる熱により、金属層１０の第２金属部１２が溶融することで、第１金属部１１の孔１０ａの少なくとも一部に溶融した第２金属部１２が流れ込む場合がある。この場合、図１Ｇに示したように、第１金属からなる第１金属部１１中に、第１金属と第２金属からなる第２金属部１２が複数設けられた構造となる。この場合、例えば、第１金属部１１の別の一部における第２金属部１２の平均径は、第１金属部１１の一部における第２金属部１２の平均径よりも小さい。第１金属部１１中の第２金属部１２の平均径は、上述した孔の平均径の算出方法と同様の方法により求めることができる。また、第１金属部１１の別の一部における第２金属部１２の密度は、第１金属部１１の別の一部における第２金属部１２の密度よりも小さい。
The heat applied in the bonding melts the
接合時には、図１Ｆ及び図１Ｇに示したように、凹部２０ｒの一部に第１金属部１１が埋め込まれ、凹部２０ｒにおいて、第１面２０Ｓと、第１金属部１１または第１接合層１３とによって囲まれた空間ＳＰが形成されても良い。接合工程が行われる空間の圧力は、例えば、大気圧未満に設定される。従って、空間ＳＰが形成される場合、空間ＳＰにおける圧力も大気圧未満となる。また、接合後に、図１Ｈに示したように、構造体２０側の基板２を除去しても良い。
At the time of joining, as shown in FIGS. 1F and 1G, the
ここで、比較例を参照しながら実施形態の効果を説明する。
比較例に係る製造方法として、以下のものが挙げられる。まず、第１金属部１１を形成せずに、金属層１０上に第１接合層１３を形成する。また、第２接合層２３が設けられていない構造体２０の第１面２０Ｓに、凹部を埋め込むための厚い金属膜を形成する。次に、この金属膜の表面を研磨により平坦化する。続いて、平坦化された金属膜の表面に第２接合層２３を形成する。その後、第１接合層１３と第２接合層２３を接合させることで、金属層１０と構造体２０を接合させる。
Here, the effect of the embodiment will be described with reference to a comparative example.
Examples of the manufacturing method according to the comparative example include the following. First, the
この方法によれば、凹部２０ｒが金属膜によって埋め込まれるため、金属層１０と構造体２０との接合が容易となる。また、凹部２０ｒが埋め込まれるため、製造される半導体装置の放熱性も向上する。一方で、この方法を用いる場合、工程数が多いため、製造コストが増加する。例えば、凹部２０ｒが深い場合、凹部２０ｒを埋め込むために比較的厚い金属膜を形成しなければならない。このため、金属膜を形成する工程や、その金属膜を平坦化する工程に長い時間を要し、製造コストがさらに増加する。
According to this method, since the
実施形態に係る半導体装置の製造方法では、図１Ｄに示したように、多孔質状の第１金属部１１を、構造体２０の第１面２０Ｓと接合させる。具体的には、第１金属部１１の一部を、第１面２０Ｓの凹部２０ｒと接合し、第１金属部１１の別の一部を、第１面２０Ｓの凹部２０ｒが設けられている面以外の面と接合する。
このとき、第１金属部１１は多孔質状であるため、接合時に第１面２０Ｓの形状に応じて容易に変形する。そのため、接合において、凹部２０ｒの少なくとも一部が第１金属部１１で埋め込まれるとともに、第１金属部１１の別の一部における複数の孔１０ａの平均径が、第１金属部１１の一部における複数の孔１０ａの平均径よりも小さくなる。
In the method for manufacturing a semiconductor device according to the embodiment, as shown in FIG. 1D, the porous
At this time, since the
すなわち、実施形態に係る半導体装置の製造方法によれば、凹部２０ｒを埋め込む金属膜を形成せずとも、凹部２０ｒの少なくとも一部を第１金属部１１で埋め込むことが可能となる。このため、金属膜を形成しない場合でも、接合性や放熱性の低下を抑制できる。また、これにより厚い金属膜を形成する工程や、その金属膜を平坦化する工程が不要となるため、半導体装置の製造コストを低減できる。
さらに、第１金属部１１が第１面２０Ｓとの接触時に容易に変形するため、接合時に基板１及び基板２に加える荷重を低減することができる。このため、接合時に基板１や基板２、構造体２０などが損傷することを抑制でき、半導体装置の歩留まりを向上させることができる。
That is, according to the method for manufacturing a semiconductor device according to the embodiment, at least a part of the
Further, since the
以上の通り、実施形態に係る半導体装置の製造方法によれば、接合性及び放熱性の低下を抑制しつつ、製造コストの低減及び歩留まりの向上が実現できる。 As described above, according to the method for manufacturing a semiconductor device according to the embodiment, it is possible to reduce the manufacturing cost and improve the yield while suppressing the deterioration of the bondability and the heat dissipation.
第１金属部１１を形成する形成工程では、図１Ｂに示したように、第１金属部１１の厚みＴ１が第２金属部１２の厚みＴ２よりも大きくなるよう、第１金属部１１を形成することが望ましい。厚みＴ１が厚みＴ２よりも大きくすることで、凹部２０ｒを第１金属部１１で埋め込み易くできるとともに、金属層１０の厚みを小さくし、図１Ａに示した工程において、金属層１０の形成に要する時間を短縮でき、製造コストを低減できる。
In the forming step of forming the
第１金属部１１と第１面２０Ｓを接合する工程では、図１Ｇに示したように、第１金属部１１の孔の少なくとも一部に、第１金属及び第２金属が充填されることが望ましい。第１金属部１１の孔に第１金属及び第２金属が充填されることで、第１金属部１１における熱伝導度が向上し、製造される半導体装置の放熱性を向上させることができる。
In the step of joining the
また、金属層１０は、金属層１０の厚みＴ（図１Ａに示す）が凹部２０ｒの深さＤ（図１Ｄに示す）よりも大きくなるよう、形成されることが望ましい。ここで、金属層１０の厚みＴとは、金属層１０の積層方向における厚みである。また、凹部２０ｒの深さＤとは、第１面２０Ｓのうち、積層体２２の上方における面と、積層体２２が設けられていない半導体積層体２１の上方における面と、の積層方向における距離である。厚みＴが深さＤよりも大きいことで、金属層１０に十分な厚みの第１金属部１１を形成できる。従って、接合時において凹部２０ｒ内に設けられる第１金属部１１の体積をより大きくし、第１金属部１１と第１面２０Ｓとの接合性及び放熱性を向上させることができる。
Further, it is desirable that the
第１金属及び第２金属は、上述した通り、第１金属に対して第２金属を選択的に除去できる金属材料を用いる。望ましくは、第１金属は、金、銀、ニッケル、及びクロムからなる群より選択された少なくとも１つであり、第２金属は、錫である。これらの材料を用いることで、第２金属部１２が第１金属と第２金属を含む場合に、第２金属部１２が第１金属及び第２金属の一方を含む場合に比べて、第２金属部１２の融点を大きく低下させることができる。従って、接合時の加熱温度が低い場合でも、第２金属部１２を溶融させ、溶融した第２金属部１２を用いて第１金属部１１と構造体２０を接合することができる。そのため、接合時の熱による金属層１０や構造体２０へのダメージを低減できる。
As the first metal and the second metal, as described above, a metal material capable of selectively removing the second metal with respect to the first metal is used. Desirably, the first metal is at least one selected from the group consisting of gold, silver, nickel, and chromium, and the second metal is tin. By using these materials, when the
第１金属部１１を第１面２０Ｓと接合した際、凹部２０ｒにおいて、第１面２０Ｓと第１金属部１１とに囲まれた空間ＳＰが形成されることが望ましい。凹部２０ｒの底部まで第１金属部１１で埋め込まれると、半導体装置の熱によって第１金属部１１が膨張又は収縮した際、第１金属部１１と半導体積層体２１との接触部分には大きな応力が発生する。第１金属部１１と半導体積層体２１との接触部分で膜剥がれ等が発生すると、製造される半導体装置ごとに放熱特性や電気特性にばらつきが生じる。空間ＳＰが形成されることで、第１金属部１１と半導体積層体２１との接触部分における応力を低減し、そのような特性のばらつきを抑制することが可能となる。
When the
また、空間ＳＰにおける圧力は、大気圧よりも低いことが望ましい。空間ＳＰにおける圧力が大気圧以上の場合、空間ＳＰ中の気体が加熱された際の膨張量が大きくなる。これにより、空間ＳＰから外部の空間に向けて半導体装置に大きな応力が発生し、半導体装置が損傷する可能性がある。空間ＳＰの圧力を大気圧未満にすることで、このような問題が生じる可能性を低減できる。 Further, it is desirable that the pressure in the space SP is lower than the atmospheric pressure. When the pressure in the space SP is equal to or higher than the atmospheric pressure, the amount of expansion when the gas in the space SP is heated becomes large. As a result, a large stress is generated in the semiconductor device from the space SP toward the external space, and the semiconductor device may be damaged. By reducing the pressure of the space SP to less than atmospheric pressure, the possibility of such a problem occurring can be reduced.
（適用例）
実施形態に係る半導体装置の製造方法は、一方の部材の表面に凹部が設けられた２つの部材を接合する方法に、広く適用できる。ここでは、その一例として、半導体発光装置の製造方法に、実施形態に係る製造方法を適用した場合を説明する。
(Application example)
The method for manufacturing a semiconductor device according to the embodiment can be widely applied to a method of joining two members having recesses on the surface of one member. Here, as an example, a case where the manufacturing method according to the embodiment is applied to the manufacturing method of the semiconductor light emitting device will be described.
図２Ａ及び図２Ｂは、本発明の一実施形態に係る半導体装置の製造方法の適用例を示す工程断面図である。
実施形態に係る製造方法を用いて半導体発光装置を製造する場合の、構造体２０の構造を図２Ａに示す。
2A and 2B are process cross-sectional views showing an application example of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 2A shows the structure of the
半導体積層体２１は、ｎ形半導体層２１ａ、ｐ形半導体層２１ｂ、及び発光層２１ｃを含む。ｎ形半導体層２１ａは、半導体積層体２１の基板２側に設けられている。発光層２１ｃは、ｎ形半導体層２１ａとｐ形半導体層２１ｂとの間に設けられている。ｐ形半導体層２１ｂ及び発光層２１ｃは、平面視において、ｎ形半導体層２１ａの表面のうち凹部２０ｒが設けられていない領域と重なる表面に設けられている。
The
積層体２２は、ｐ側電極２２ａ、絶縁層２２ｂ、配線層２２ｃ、及び絶縁層２２ｄを含む。ｐ側電極２２ａは、凹部２０ｒの周りにおいて、ｐ形半導体層２１ｂの上に部分的に設けられている。絶縁層２２ｂは、配線層２２ｃがｐ側電極２２ａ以外と接触しないように、ｐ側電極２２ａの外周及びｐ形半導体層２１ｂの表面を覆っている。配線層２２ｃは、ｐ側電極２２ａ及び絶縁層２２ｂの上に設けられており、ｐ側電極２２ａと絶縁膜２２ｂに設けられた開口部で接続されている。絶縁層２２ｄは、配線層２２ｃの表面と、凹部２０ｒの側面において露出したｐ形半導体層２１ｂ及び発光層２１ｃと、を覆っている。
The laminate 22 includes a p-
第２接合層２３は、絶縁層２２ｄの表面に沿って設けられている。また、ｎ形半導体層２１ａの一部は、凹部２０ｒの底部において、絶縁層２２ｄに覆われておらず絶縁層２２ｄから露出している。ｎ形半導体層２１ａの当該一部は、第２接合層２３と接触しており、コンタクト面２１ｎが形成されている。
The
構造体２０が有する各構成要素の材料の一例を説明する。
半導体積層体２１は、窒化物半導体層を含む。ｐ側電極２２ａ及び配線層２２ｃは、チタンやニッケルなどの金属材料を含む。絶縁層２２ｂ及び絶縁層２２ｅは、酸化シリコンなどの絶縁材料を含む。
An example of the material of each component of the
The
図２Ａに示した構造体２０を図１Ｃに示した第１金属部１１と接合させた後、基板２を除去することで、図２Ｂに示した構造が得られる。第１面２０Ｓには、凹部２０ｒ以外に、凹部２０ｒよりも高低差の小さい凹凸が多数存在するが、これらの凹凸に応じて第１金属部１１の形状が変化する。これにより、凹部２０ｒ以外でも、第１金属部１１と構造体２０とを適切に接合することができ、製造される半導体発光装置の放熱性を向上させることができる。
By joining the
また、接合後の第１金属部１１における孔１０ａの平均径は、例えば、第１面２０Ｓの形状に応じて変化する。一例として、図２Ｂに示したように、接合後の孔１０ａの平均径は、第１面２０Ｓの凸部と接合された部分では小さくなり、第１面２０Ｓの凹部と接合された部分では大きくなる。
Further, the average diameter of the
図３は、本発明の一実施形態に係る半導体装置の製造方法を用いて製造される半導体発光装置を表す平面図である。
図４は、図３のＩＶ−ＩＶ断面図である。
FIG. 3 is a plan view showing a semiconductor light emitting device manufactured by using the method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a sectional view taken along line IV-IV of FIG.
図３及び図４に表した半導体発光装置１００は、図２Ｂに示した構造に加え、裏面電極３１、ｐパッド電極３２、及び保護層３３をさらに有する。
The semiconductor
図３に示したように、半導体積層体２１には複数の凹部２０ｒが行列状に設けられている。配線層２２ｃは、半導体積層体２１が設けられている領域から延出して設けられ、その延出した部分の一部にｐパッド電極３２が設けられている。つまり、ｐパッド電極３２は、半導体積層体２１が設けられた領域の外側に設けられている。
As shown in FIG. 3, the
図４に示したように、裏面電極３１は、半導体発光装置１００の下面（基板１の金属層１０とは反対側の面）に設けられている。ｐパッド電極３２は、半導体発光装置１００の上面に、半導体積層体２１から離間して設けられている。ｐパッド電極３２は、図４に示したように、絶縁層２２ｂから露出した配線層２２ｃと接続されている。保護層３３は、半導体積層体２１の表面を覆っている。ｎ形半導体層２１ａの上面には、半導体発光装置１００における光取り出し効率向上のために、凹凸構造等が形成されていても良い。
As shown in FIG. 4, the
上述した実施形態に係る製造方法を用いた場合、以下の構成を有する半導体発光装置１００が製造される。
第１金属部１１は、複数の孔１０ａを有する。また、第１金属部１１の一部は、上下方向において第１面２０Ｓの凹部２０ｒと重なる。第１金属部１１の別の一部は、上下方向において、第１面２０Ｓの凹部２０ｒが設けられている面以外の面と重なる。そして、第１金属部１１の別の一部における孔１０ａの平均径は、第１金属部１１の一部における孔１０ａの平均径よりも小さい。また、第１金属部１１の別の一部における孔１０ａの密度は、第１金属部１１の一部における孔１０ａの密度よりも小さい。
When the manufacturing method according to the above-described embodiment is used, the semiconductor
The
第１金属部１１中に、第１金属及び第２金属を含む複数の第２金属部１２が設けられている場合、第１金属部１１の別の一部における第２金属部１２の平均径は、第１金属部１１の一部における第２金属部１２の平均径よりも小さい。また、第１金属部１１の別の一部における第２金属部１２の密度は、第１金属部１１の一部における第２金属部１２の密度よりも小さい。
When a plurality of
前述の実施形態は、本発明を具現化した例であり、本発明はこの実施形態には限定されない。当業者が上述の実施形態を適宜設計変更して実施し得る形態も、本発明の要旨を包含する限り、本発明の範囲に含まれる。 The above-described embodiment is an example embodying the present invention, and the present invention is not limited to this embodiment. A form in which a person skilled in the art can appropriately design and implement the above-described embodiment is also included in the scope of the present invention as long as the gist of the present invention is included.
１、２…基板、 １０…金属層、 １０ａ…孔、 １１…第１金属部、 １２…第２金属部、 １３…第１接合層、 ２０…構造体、 ２０Ｓ…第１面、 ２０ｒ…凹部、 ２１…半導体積層体、 ２１ａ…ｎ形半導体層、 ２１ｂ…ｐ形半導体層、 ２１ｃ…発光層、 ２１ｎ…コンタクト面、 ２２…積層体、 ２２ａ…ｐ側電極、 ２２ｂ…絶縁層、 ２２ｃ…配線層、 ２２ｄ…絶縁層、 ２３…第２接合層、 ３１…裏面電極、 ３２…ｐパッド電極、 ３３…保護層、 １００…半導体発光装置、 Ｄ…深さ、 ＳＰ…空間、 Ｔ、Ｔ１、Ｔ２…厚み 1, 2 ... Substrate, 10 ... Metal layer, 10a ... Hole, 11 ... First metal part, 12 ... Second metal part, 13 ... First junction layer, 20 ... Structure, 20S ... First surface, 20r ... Recess , 21 ... semiconductor laminate, 21a ... n-type semiconductor layer, 21b ... p-type semiconductor layer, 21c ... light emitting layer, 21n ... contact surface, 22 ... laminate, 22a ... p side electrode, 22b ... insulation layer, 22c ... wiring Layer, 22d ... Insulation layer, 23 ... Second bonding layer, 31 ... Back electrode, 32 ... p pad electrode, 33 ... Protective layer, 100 ... Semiconductor light emitting device, D ... Depth, SP ... Space, T, T1, T2 … Thickness
Claims (13)
前記金属層の少なくとも一部における前記第２金属を除去することで、前記第１金属からなり、複数の孔が設けられた多孔質状の第１金属部を前記基板の上に形成する形成工程と、
凹部が設けられた第１面と、半導体積層体と、を有する構造体を準備する別の準備工程と、
前記構造体に対して、前記第１金属部の一部を、前記第１面の前記凹部と接合し、前記第１金属部の別の一部を、前記第１面の前記凹部が設けられている面以外の面と接合する接合工程と、を備え、
前記接合工程において、前記凹部の少なくとも一部を前記第１金属部で埋め込むとともに、前記第１金属部の前記別の一部における複数の前記孔の平均径が、前記第１金属部の前記一部における複数の前記孔の平均径よりも小さくなるように、前記第１面に前記第１金属部を接合する半導体装置の製造方法。 A preparatory step for forming a metal layer containing a first metal and a second metal on a substrate, and
A forming step of forming a porous first metal portion made of the first metal and provided with a plurality of holes on the substrate by removing the second metal in at least a part of the metal layer. When,
A first surface having a recess provided with another preparation step of preparing a structure having a semiconductor laminated body, and
A part of the first metal portion is joined to the recess on the first surface of the structure, and another part of the first metal portion is provided with the recess on the first surface. It is provided with a joining process for joining with a surface other than the surface on which it is formed.
In the joining step, at least a part of the recess is embedded in the first metal portion, and the average diameter of the plurality of holes in the other part of the first metal portion is the one of the first metal portion. A method for manufacturing a semiconductor device in which the first metal portion is joined to the first surface so as to be smaller than the average diameter of the plurality of holes in the portion.
前記第２金属は、錫である請求項１〜４のいずれか１つに記載の半導体装置の製造方法。 The first metal is at least one selected from the group consisting of gold, silver, nickel, and chromium.
The method for manufacturing a semiconductor device according to any one of claims 1 to 4 , wherein the second metal is tin.
前記ｐ形半導体層及び前記発光層は、平面視において、前記ｎ形半導体層の表面のうち前記凹部が設けられていない領域と重なる表面に設けられた請求項１〜８のいずれか１つに記載の半導体装置の製造方法。 The semiconductor laminate includes an n-type semiconductor layer, a p-type semiconductor layer, and a light emitting layer provided between the n-type semiconductor layer and the p-type semiconductor layer.
The p-type semiconductor layer and the light emitting layer in plan view, to one of the claims 1-8 provided on the surface which overlaps with a region where the recess is not provided in the surface of the n-type semiconductor layer The method for manufacturing a semiconductor device according to the description.
前記接合工程において、前記第１金属部と前記導電層とを接合する請求項９記載の半導体装置の製造方法。 The structure is provided with a conductive layer electrically connected to the n-type semiconductor layer along the first surface.
The method for manufacturing a semiconductor device according to claim 9 , wherein in the joining step, the first metal portion and the conductive layer are joined.
凹部が設けられた第１面と、半導体積層体と、を有する構造体を準備する第１準備工程と、 A first preparation step for preparing a structure having a first surface provided with a recess and a semiconductor laminate,
前記構造体に対して、前記第１金属部の一部を、前記第１面の前記凹部と接合し、前記第１金属部の別の一部を、前記第１面の前記凹部が設けられている面以外の面と接合する接合工程と、を備え、 A part of the first metal portion is joined to the recess on the first surface of the structure, and another part of the first metal portion is provided with the recess on the first surface. It is provided with a joining process for joining with a surface other than the surface on which it is formed.
前記形成工程において形成される前記第１金属部の厚みは、前記凹部の深さよりも大きく、 The thickness of the first metal portion formed in the forming step is larger than the depth of the recess.
前記接合工程において、前記凹部の少なくとも一部を前記第１金属部で埋め込むとともに、前記第１金属部の前記別の一部における複数の前記孔の平均径が、前記第１金属部の前記一部における複数の前記孔の平均径よりも小さくなるように、前記第１面に前記第１金属部を接合する半導体装置の製造方法。 In the joining step, at least a part of the recess is embedded in the first metal portion, and the average diameter of the plurality of holes in the other part of the first metal portion is the one of the first metal portion. A method for manufacturing a semiconductor device in which the first metal portion is joined to the first surface so as to be smaller than the average diameter of the plurality of holes in the portion.
凹部が設けられた第１面と、半導体積層体と、を有する構造体を準備する第１準備工程と、 A first preparation step for preparing a structure having a first surface provided with a recess and a semiconductor laminate,
前記構造体に対して、前記第１金属部の一部を、前記第１面の前記凹部と接合し、前記第１金属部の別の一部を、前記第１面の前記凹部が設けられている面以外の面と接合する接合工程と、を備え、 A part of the first metal portion is joined to the recess on the first surface of the structure, and another part of the first metal portion is provided with the recess on the first surface. It is provided with a joining process for joining with a surface other than the surface on which it is formed.
前記接合工程において、前記凹部の一部を前記第１金属部で埋め込むことで、前記凹部において前記第１面と前記第１金属部とに囲まれた空間を形成するとともに、前記第１金属部の前記別の一部における複数の前記孔の平均径が、前記第１金属部の前記一部における複数の前記孔の平均径よりも小さくなるように、前記第１面に前記第１金属部を接合する半導体装置の製造方法。 In the joining step, by embedding a part of the recess with the first metal portion, a space surrounded by the first surface and the first metal portion is formed in the recess, and the first metal portion is formed. The first metal portion on the first surface so that the average diameter of the plurality of holes in the other part of the first metal portion is smaller than the average diameter of the plurality of holes in the portion of the first metal portion. A method for manufacturing a semiconductor device for joining.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018162883A JP6826761B2 (en) | 2018-08-31 | 2018-08-31 | Manufacturing method of semiconductor devices |
| US16/555,648 US10892392B2 (en) | 2018-08-31 | 2019-08-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018162883A JP6826761B2 (en) | 2018-08-31 | 2018-08-31 | Manufacturing method of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020035948A JP2020035948A (en) | 2020-03-05 |
| JP6826761B2 true JP6826761B2 (en) | 2021-02-10 |
Family
ID=69640114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018162883A Active JP6826761B2 (en) | 2018-08-31 | 2018-08-31 | Manufacturing method of semiconductor devices |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10892392B2 (en) |
| JP (1) | JP6826761B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129088B (en) * | 2019-12-17 | 2022-09-09 | 武汉华星光电半导体显示技术有限公司 | Organic light emitting diode display device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169931A (en) * | 1993-12-16 | 1995-07-04 | Hitachi Ltd | Semiconductor device and its manufacture |
| US8008683B2 (en) | 2008-10-22 | 2011-08-30 | Samsung Led Co., Ltd. | Semiconductor light emitting device |
| US8202741B2 (en) * | 2009-03-04 | 2012-06-19 | Koninklijke Philips Electronics N.V. | Method of bonding a semiconductor device using a compliant bonding structure |
| KR101252032B1 (en) | 2010-07-08 | 2013-04-10 | 삼성전자주식회사 | Semiconductor light emitting device and method of manufacturing the same |
| US9070851B2 (en) * | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| JP5892378B2 (en) | 2011-06-20 | 2016-03-23 | 国立大学法人東北大学 | Manufacturing method of package material |
| JP2013179215A (en) * | 2012-02-29 | 2013-09-09 | Toyohashi Univ Of Technology | Led array and photoelectric integrated device |
| JP6135213B2 (en) * | 2012-04-18 | 2017-05-31 | 日亜化学工業株式会社 | Semiconductor light emitting device |
| KR101936277B1 (en) * | 2012-07-12 | 2019-01-08 | 엘지이노텍 주식회사 | Light emitting device, light emitting device package, and light unit |
| JP5839326B2 (en) | 2012-10-16 | 2016-01-06 | 国立大学法人東北大学 | Packaged device, packaging material manufacturing method and packaging method |
| JP5828406B2 (en) | 2012-12-30 | 2015-12-02 | 国立大学法人東北大学 | Substrate bonding method |
| DE102013103079A1 (en) * | 2013-03-26 | 2014-10-02 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip |
| US9844134B2 (en) * | 2015-01-29 | 2017-12-12 | Infineon Technologies Ag | Device including a metallization layer and method of manufacturing a device |
| JP2016169411A (en) * | 2015-03-12 | 2016-09-23 | 日立化成株式会社 | Porous silver-made sheet and metallic member conjugate using the porous silver-made sheet |
| JP2016174018A (en) | 2015-03-16 | 2016-09-29 | 株式会社東芝 | Semiconductor light emitting element |
| JP6430007B2 (en) * | 2015-07-01 | 2018-11-28 | 三菱電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
-
2018
- 2018-08-31 JP JP2018162883A patent/JP6826761B2/en active Active
-
2019
- 2019-08-29 US US16/555,648 patent/US10892392B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020035948A (en) | 2020-03-05 |
| US10892392B2 (en) | 2021-01-12 |
| US20200075825A1 (en) | 2020-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6269664B2 (en) | Method for manufacturing LED or solar cell structure | |
| JP2015173177A (en) | semiconductor light-emitting element | |
| JP2011253975A (en) | Light emitting device and method for manufacturing the same | |
| JP6367175B2 (en) | Semiconductor light emitting device | |
| US9231163B2 (en) | Semiconductor light emitting apparatus | |
| CN101273446B (en) | Method for connecting layers, corresponding component and organic light-emitting diode | |
| JP2005347313A (en) | Manufacturing method of semiconductor device | |
| JP6826761B2 (en) | Manufacturing method of semiconductor devices | |
| TW201230260A (en) | Package carrier and manufacturing method thereof | |
| JP5749336B2 (en) | Radiation emitting semiconductor body, method for manufacturing radiation emitting semiconductor body, and radiation emitting semiconductor component | |
| KR102328383B1 (en) | Method for manufacturing optoelectronic semiconductor chip, and optoelectronic semiconductor chip | |
| JP3812549B2 (en) | Semiconductor device | |
| CN106531861A (en) | Semiconductor light emitting device | |
| JP6245791B2 (en) | Vertical nitride semiconductor device and manufacturing method thereof | |
| JP2014154693A (en) | Group iii nitride semiconductor light-emitting element and manufacturing method of the same | |
| JP7096489B2 (en) | Manufacturing method of semiconductor device | |
| US10510683B2 (en) | Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof | |
| JP2017076741A (en) | Semiconductor device and manufacturing method of the same | |
| JP2006086361A (en) | Semiconductor light-emitting element and its manufacturing method | |
| JP4333483B2 (en) | Semiconductor device | |
| CN109713090B (en) | LED chip with vertical structure and manufacturing method thereof | |
| JP7004918B2 (en) | Manufacturing method of semiconductor device | |
| JP2017069366A (en) | Semiconductor device and method of manufacturing the same | |
| US20200395731A1 (en) | Insulated Laser Coolers | |
| JP2015130399A (en) | Light emitting element and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201230 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6826761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |