JP6822647B2 - 電力供給装置、回路基板及び電池保存方法 - Google Patents
電力供給装置、回路基板及び電池保存方法 Download PDFInfo
- Publication number
- JP6822647B2 JP6822647B2 JP2016122582A JP2016122582A JP6822647B2 JP 6822647 B2 JP6822647 B2 JP 6822647B2 JP 2016122582 A JP2016122582 A JP 2016122582A JP 2016122582 A JP2016122582 A JP 2016122582A JP 6822647 B2 JP6822647 B2 JP 6822647B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switching element
- power supply
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
- Structure Of Printed Boards (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
特許文献1には、関連する技術として、電池を搭載したメモリバックアップ用の回路基板に関する技術が開示されている。特許文献1に記載されている回路基板は、コネクタを介してメモリバックアップを実現する回路基板であり、搭載される電池は充電可能である。
そこで、電池と負荷との間に機械スイッチを設けて電池から負荷への電力の経路を開状態と閉状態に切り替えることが考えられる。
しかしながら、アミューズメント用途などの機器で使用されるモジュールでは使用できる部品に制約があり、機械スイッチやコネクタなどの部品の使用ができない場合がある。また、信頼性を担保する見地から、機械スイッチやコネクタをできるだけ使用しない方が望ましい。
特許文献1に記載された回路基板と同様に電池として充電可能な電池を用いることも考えられる。しかしながら、この場合にも充電を行うためにはコネクタが必要であり、コネクタを使用できない場合がある。
そのため、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことのできる技術が求められていた。
本発明の第一の実施形態による電力供給装置について説明する。
本発明の第一の実施形態による電力供給装置は、本発明の最小構成の電力供給装置である。
スイッチング素子20は、電源10と図示されていない負荷との間に設けられる。スイッチング素子20は、ゲートを備える。スイッチング素子20は、ゲートに印加される電圧に応じて開状態と閉状態とに切り替わる。
電圧保持部30は、スイッチング素子20を開状態に維持する。
本発明の第二の実施形態による電力供給装置について説明する。
本発明の第二の実施形態による電力供給装置1は、図2に示すように、電源10と、スイッチング素子20と、電圧保持部30と、を備える。
なお、図2には、負荷40が示されている。
スイッチング素子20は、例えば、図2に示すpMOS(Metal Oxide Semiconductor)トランジスタである。
電圧保持部30は、抵抗301を備える。
その結果、スイッチング素子20のドレインは、Low状態を示す電圧となる。
なお、このとき、電力供給装置1において流れる全電流の大部分は、電源10によって印加された電圧により抵抗301が流す電流である。
例えば、パターン配線A1の切断は、図3で示す回路基板50のように、A−A’間にミシン目(スリット)の加工を施し、ミシン目に沿って回路基板50を切断することにより実現される。このとき、図3で示す回路基板50は、回路基板50aと回路基板50bのそれぞれに分離される。
なお、パターン配線A1の切断を行うために施される回路基板50の加工は、ミシン目の加工のほか、図4に示すVカットラインなどの回路基板の一部を切断するための加工であってもよい。
スイッチング素子20のゲートがスイッチング素子20のソースよりも電圧が低くなり、実効的なゲート電圧(Vgs−Vth)の絶対値がスイッチング素子20のソース・ドレイン間電圧Vdsよりも大きくなる。
その結果、スイッチング素子20のドレインは、High状態を示す電圧となる。
なお、このとき、スイッチング素子20は、pMOSトランジスタの線形領域で動作する。
また、図5に示す真理値表のように、電圧保持部30は、パターン配線A1が切断された後には、スイッチング素子20のゲートをLow状態を示す電圧に保持する。スイッチング素子20は、ゲートがLow状態を示す電圧である場合、閉状態となる。その結果、電源10からスイッチング素子20を介して負荷40に電流が流れ、電源10から負荷40に電力が供給される。
このようにすれば、電力供給装置1は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
本発明の第三の実施形態による電力供給装置について説明する。
本発明の第三の実施形態による電力供給装置1は、図6に示すように、電源10と、スイッチング素子20と、電圧保持部30と、を備える。
なお、図6には、負荷40が示されている。
電圧保持部30は、抵抗301を備える。
その結果、スイッチング素子20のドレインは、High状態を示す電圧となる。
なお、このとき、電力供給装置1において流れる全電流の大部分は、電源10によって印加された電圧により抵抗301が流す電流である。
パターン配線B1の切断は、回路基板50におけるB−B’間にミシン目の加工を施し、ミシン目に沿って回路基板50を切断することにより実現される。
スイッチング素子20のゲートがスイッチング素子20のソースよりも電圧が高くなり、実効的なゲート電圧(Vgs−Vth)がスイッチング素子20のソース・ドレイン間電圧Vdsよりも大きくなる。
その結果、スイッチング素子20のドレインは、Low状態を示す電圧となる。
なお、このとき、スイッチング素子20は、nMOSトランジスタの線形領域で動作する。
また、図7に示す真理値表のように、電圧保持部30は、パターン配線B1が切断された後には、スイッチング素子20のゲートをHigh状態を示す電圧に保持する。スイッチング素子20は、ゲートがHigh状態を示す電圧である場合、閉状態となる。その結果、電源10から負荷40に電流が流れ、電源10から負荷40に電力が供給される。
このようにすれば、電力供給装置1は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
本発明の第四の実施形態による電力供給装置について説明する。
本発明の第四の実施形態による電力供給装置1は、図8に示すように、電源10と、スイッチング素子20と、電圧保持部30と、を備える。
なお、図8には、負荷40が示されている。
スイッチング素子20は、例えば、図8に示すpMOSトランジスタである。
電圧保持部30は、抵抗301と、サイリスタ302と、抵抗303と、nMOSトランジスタ304と、を備える。
なお、サイリスタ302のゲートは、単独で存在する端子である。
その結果、nMOSトランジスタ304のゲートは、Low状態を示す電圧となる。
その結果、スイッチング素子20のゲートは、ソースと同一の電位となる。
その結果、スイッチング素子20のドレインは、Low状態を示す電圧となる。
その結果、nMOSトランジスタ304のゲートは、High状態を示す電圧となり、実効的なゲート電圧(Vgs−Vth)がnMOSトランジスタ304のソース・ドレイン間電圧Vdsよりも大きくなる。
その結果、スイッチング素子20のゲートは、Low状態を示す電圧となる。
その結果、スイッチング素子20のドレインは、High状態を示す電圧となる。
なお、このとき、スイッチング素子20は、pMOSトランジスタの線形領域で動作する。
また、図9に示す真理値表のように、電圧保持部30は、切り替え後には、スイッチング素子20のゲートをLow状態を示す電圧に保持する。スイッチング素子20は、ゲートがLow状態を示す電圧である場合、閉状態となる。その結果、電源10からスイッチング素子20を介して負荷40に電流が流れ、電源10から負荷40に電力が供給される。
このようにすれば、電力供給装置1は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
本発明の第五の実施形態による電力供給装置について説明する。
本発明の第五の実施形態による電力供給装置1は、図10に示すように、電源10と、スイッチング素子20と、電圧保持部30と、を備える。
なお、図10には、負荷40が示されている。
スイッチング素子20は、例えば、図10に示すnMOSトランジスタである。
電圧保持部30は、抵抗301と、サイリスタ302と、抵抗303と、pMOSトランジスタ305と、を備える。
なお、サイリスタ302のゲートは、単独で存在する端子である。
その結果、pMOSトランジスタ305のゲートは、High状態を示す電圧となる。
その結果、スイッチング素子20のゲートは、ソースと同一の電位となる。
その結果、スイッチング素子20のドレインは、High状態を示す電圧となる。
その結果、pMOSトランジスタ305のゲートは、Low状態を示す電圧となり、実効的なゲート電圧(Vgs−Vth)の絶対値がpMOSトランジスタ305のソース・ドレイン間電圧Vdsよりも大きくなる。
その結果、スイッチング素子20のゲートは、High状態を示す電圧となる。
その結果、スイッチング素子20のドレインは、Low状態を示す電圧となる。
なお、このとき、スイッチング素子20は、nMOSトランジスタの線形領域で動作する。
また、図11に示す真理値表のように、電圧保持部30は、切り替え後には、スイッチング素子20のゲートをHigh状態を示す電圧に保持する。スイッチング素子20は、スイッチング素子20のゲートがHigh状態を示す電圧である場合、閉状態となる。その結果、電源10からスイッチング素子20を介して負荷40に電流が流れ、電源10から負荷40に電力が供給される。
このようにすれば、電力供給装置1は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
本発明の第六の実施形態による電力供給装置について説明する。
本発明の第六の実施形態による電力供給装置1は、図12に示すように、電源10と、スイッチング素子20と、電圧保持部30と、を備える。
なお、図12には、負荷40が示されている。
スイッチング素子20は、例えば、図12に示すpMOSトランジスタである。
電圧保持部30は、SR−FF(Set−Reset Flip−Flop)306と、抵抗307と、抵抗308と、を備える。
その結果、スイッチング素子20のドレインは、Low状態を示す電圧となる。
その結果、スイッチング素子20のドレインは、Low状態を示す電圧を保持する。
その結果、スイッチング素子20のドレインは、High状態を示す電圧となる。
なお、このとき、スイッチング素子20は、pMOSトランジスタの線形領域で動作する。
また、図13に示す真理値表のように、電圧保持部30は、設定後には、スイッチング素子20のゲートをLow状態を示す電圧に保持する。スイッチング素子20は、ゲートがLow状態を示す電圧である場合、閉状態となる。その結果、電源10からスイッチング素子20を介して負荷40に電流が流れ、電源10から負荷40に電力が供給される。
なお、図13に示す真理値表における切断後とは、回路基板50が切断され、SR−FF306に信号を入力するための端子S、端子R、端子GNDが回路基板50から切り離された状態を示している。SR−FF306に信号を入力するための端子S、端子R、端子GNDが回路基板50から切り離されても、設定時の論理状態は変化しない。
このようにすれば、電力供給装置1は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
本発明の第七の実施形態による電力供給装置について説明する。
本発明の第七の実施形態による電力供給装置1は、図15に示すように、電源10と、スイッチング素子20と、電圧保持部30と、を備える。
なお、図15には、負荷40が示されている。
スイッチング素子20は、例えば、図15に示すnMOSトランジスタである。
電圧保持部30は、SR−FF306と、抵抗307と、抵抗308と、を備える。
その結果、スイッチング素子20のドレインは、High状態を示す電圧となる。
その結果、スイッチング素子20のドレインは、High状態を示す電圧を保持する。
その結果、スイッチング素子20のドレインは、Low状態を示す電圧となる。
なお、このとき、スイッチング素子20は、nMOSトランジスタの線形領域で動作する。
また、図16に示す真理値表のように、電圧保持部30は、設定後には、スイッチング素子20のゲートをLow状態を示す電圧に保持する。スイッチング素子20は、ゲートがLow状態を示す電圧である場合、閉状態となる。その結果、電源10からスイッチング素子20を介して負荷40に電流が流れ、電源10から負荷40に電力が供給される。
なお、図16に示す真理値表における切断後とは、回路基板50が切断され、SR−FF306に信号を入力するための端子S、端子R、端子GNDが回路基板50から切り離された状態を示している。SR−FF306に信号を入力するための端子S、端子R、端子GNDが回路基板50から切り離されても、設定時の論理状態は変化しない。
このようにすれば、電力供給装置1は、電子部品や電源が回路基板に直接実装されアミューズメント用途で使用されるモジュールにおいて、電池の消耗を防ぐことができる。
10・・・電源
20・・・スイッチング素子
30・・・電圧保持部
40・・・負荷
50、50a、50b・・・回路基板
301、303、307、308・・・抵抗
302・・・サイリスタ
304・・・nMOSトランジスタ
305・・・pMOSトランジスタ
306・・・SR−FF
A1・・・パターン配線
Claims (5)
- 外部に電力を供給する電源と前記電源から電力を受ける負荷との間に設けられ所定の端子に印加される電圧に応じて開状態と閉状態とに切り替わるスイッチング素子と、
サイリスタ、第1端子が前記サイリスタのカソードに接続される第1抵抗、第1端子が前記カソードに接続されるトランジスタ、及び、第1端子が前記トランジスタの第2端子に接続される第2抵抗を有し、前記サイリスタのアノードが前記電源の第1端子に接続され、前記第1抵抗の第2端子が前記電源の第2端子に接続され、前記トランジスタの第3端子が前記電源の第2端子に接続され、前記第2抵抗の第2端子が前記電源の第1端子に接続され、前記トランジスタの第2端子が前記所定の端子に接続され、前記所定の端子に印加される電圧に基づいて前記スイッチング素子を開状態に維持する電圧保持部と、
を備える電力供給装置。 - 前記スイッチング素子は、
前記サイリスタがオフ状態からオン状態に切り替わった場合に、開状態から閉状態へと切り替わる、
請求項1に記載の電力供給装置。 - 前記スイッチング素子は、
MOSトランジスタである、
請求項1または請求項2に記載の電力供給装置。 - 請求項1から請求項3の何れか一項に記載の電力供給装置と、
前記電源と、
を備える回路基板。 - 外部に電力を供給する電源と前記電源から電力を受ける負荷との間に設けられ所定の端に印加される電圧に応じて開状態と閉状態とに切り替わるスイッチング素子と、サイリスタ、第1端子が前記サイリスタのカソードに接続される第1抵抗、第1端子が前記カソードに接続されるトランジスタ、及び、第1端子が前記トランジスタの第2端子に接続される第2抵抗を有し、前記サイリスタのアノードが前記電源の第1端子に接続され、前記第1抵抗の第2端子が前記電源の第2端子に接続され、前記トランジスタの第3端子が前記電源の第2端子に接続され、前記第2抵抗の第2端子が前記電源の第1端子に接続され、前記トランジスタの第2端子が前記所定の端子に接続される電圧保持部と、を備える電力供給装置による電池保存方法であって、
前記所定の端子における電圧に基づいて前記スイッチング素子を開状態に維持する、電池保存方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016122582A JP6822647B2 (ja) | 2016-06-21 | 2016-06-21 | 電力供給装置、回路基板及び電池保存方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016122582A JP6822647B2 (ja) | 2016-06-21 | 2016-06-21 | 電力供給装置、回路基板及び電池保存方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017229130A JP2017229130A (ja) | 2017-12-28 |
JP6822647B2 true JP6822647B2 (ja) | 2021-01-27 |
Family
ID=60889402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016122582A Active JP6822647B2 (ja) | 2016-06-21 | 2016-06-21 | 電力供給装置、回路基板及び電池保存方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6822647B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0591226A (ja) * | 1991-05-15 | 1993-04-09 | Fuji Xerox Co Ltd | フアクシミリ装置 |
JPH11237934A (ja) * | 1998-02-23 | 1999-08-31 | Yaskawa Electric Corp | 補助電源装置 |
JP2001291935A (ja) * | 2000-04-10 | 2001-10-19 | Mitsubishi Electric Corp | 回路基板及び回路基板を用いた装置 |
-
2016
- 2016-06-21 JP JP2016122582A patent/JP6822647B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017229130A (ja) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767351B2 (ja) | フル機能のモジュール化機能ブロックの補助により電源装置をコントロールする装置 | |
US7723867B2 (en) | Power gating of circuits | |
US9407264B1 (en) | System for isolating integrated circuit power domains | |
CN103914008B (zh) | 用于集成电路接口的装置和相关方法 | |
US10181788B2 (en) | Rational conversion ratio converter | |
US20170047259A1 (en) | Mitigating electromigration, in-rush current effects, ir-voltage drop, and jitter through metal line and via matrix insertion | |
WO2012103477A1 (en) | High voltage tolerant receiver | |
CN108664067A (zh) | 具有高带宽和电源抑制的低泄漏低压差稳压器 | |
EP2668722B1 (en) | High voltage tolerant differential receiver | |
JP6822647B2 (ja) | 電力供給装置、回路基板及び電池保存方法 | |
US9390788B2 (en) | Configurable delay circuit and method of clock buffering | |
JP2013025696A (ja) | 多入力電源回路 | |
JP2008153588A (ja) | 電気ヒューズ回路 | |
JP2017168525A (ja) | 半導体集積回路 | |
US9312691B2 (en) | ESD protection circuit and ESD protection method thereof | |
CN108255753B (zh) | I/o接收机及其接收电路 | |
JP2010226590A (ja) | バッファ回路 | |
US8976499B2 (en) | E-fuse system for supplying current to a load along more than one path | |
CN104238703A (zh) | 电源电路 | |
KR101799682B1 (ko) | 메모리 회로 | |
CN202649858U (zh) | 过压容限电平检测电路及系统 | |
JP2018130002A (ja) | 電力供給システム、回路基板及び電力供給システムの制御方法 | |
KR102406818B1 (ko) | 전력 회로 | |
US20160187913A1 (en) | Power supply system | |
JP2014127207A (ja) | ソリッドステートディスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6822647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |